test/CodeGen/ARM/fast-isel-ext.ll

   1 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=armv7-apple-ios -verify-machineinstrs | FileCheck %s --check-prefix=v7
   2 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=armv7-linux-gnueabi -verify-machineinstrs | FileCheck %s --check-prefix=v7
   3 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=armv4t-apple-ios -verify-machineinstrs | FileCheck %s --check-prefix=prev6
   4 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=armv4t-linux-gnueabi -verify-machineinstrs | FileCheck %s --check-prefix=prev6
   5 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=armv5-apple-ios -verify-machineinstrs | FileCheck %s --check-prefix=prev6
   6 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=armv5-linux-gnueabi -verify-machineinstrs | FileCheck %s --check-prefix=prev6
   7 ; RUN: llc < %s -O0 -fast-isel-abort=1 -mtriple=thumbv7-apple-ios -verify-machineinstrs | FileCheck %s --check-prefix=v7
   8
   9 ; Can't test pre-ARMv6 Thumb because ARM FastISel currently only supports
  10 ; Thumb2. The ARMFastISel::ARMEmitIntExt code should work for Thumb by always
  11 ; using two shifts.
  12
  13 ; Note that lsl, asr and lsr in Thumb are all encoded as 16-bit instructions
  14 ; and therefore must set flags. {{s?}} below denotes this, instead of
  15 ; duplicating tests.
  16
  17 ; zext
  18
  19 define i8 @zext_1_8(i1 %a) nounwind ssp {
  20 ; v7-LABEL: zext_1_8:
  21 ; v7: and r0, r0, #1
  22 ; prev6-LABEL: zext_1_8:
  23 ; prev6: and r0, r0, #1
  24   %r = zext i1 %a to i8
  25   ret i8 %r
  26 }
  27
  28 define i16 @zext_1_16(i1 %a) nounwind ssp {
  29 ; v7-LABEL: zext_1_16:
  30 ; v7: and r0, r0, #1
  31 ; prev6-LABEL: zext_1_16:
  32 ; prev6: and r0, r0, #1
  33   %r = zext i1 %a to i16
  34   ret i16 %r
  35 }
  36
  37 define i32 @zext_1_32(i1 %a) nounwind ssp {
  38 ; v7-LABEL: zext_1_32:
  39 ; v7: and r0, r0, #1
  40 ; prev6-LABEL: zext_1_32:
  41 ; prev6: and r0, r0, #1
  42   %r = zext i1 %a to i32
  43   ret i32 %r
  44 }
  45
  46 define i16 @zext_8_16(i8 %a) nounwind ssp {
  47 ; v7-LABEL: zext_8_16:
  48 ; v7: and r0, r0, #255
  49 ; prev6-LABEL: zext_8_16:
  50 ; prev6: and r0, r0, #255
  51   %r = zext i8 %a to i16
  52   ret i16 %r
  53 }
  54
  55 define i32 @zext_8_32(i8 %a) nounwind ssp {
  56 ; v7-LABEL: zext_8_32:
  57 ; v7: and r0, r0, #255
  58 ; prev6-LABEL: zext_8_32:
  59 ; prev6: and r0, r0, #255
  60   %r = zext i8 %a to i32
  61   ret i32 %r
  62 }
  63
  64 define i32 @zext_16_32(i16 %a) nounwind ssp {
  65 ; v7-LABEL: zext_16_32:
  66 ; v7: uxth r0, r0
  67 ; prev6-LABEL: zext_16_32:
  68 ; prev6: lsl{{s?}} r0, r0, #16
  69 ; prev6: lsr{{s?}} r0, r0, #16
  70   %r = zext i16 %a to i32
  71   ret i32 %r
  72 }
  73
  74 ; sext
  75
  76 define i8 @sext_1_8(i1 %a) nounwind ssp {
  77 ; v7-LABEL: sext_1_8:
  78 ; v7: lsl{{s?}} r0, r0, #31
  79 ; v7: asr{{s?}} r0, r0, #31
  80 ; prev6-LABEL: sext_1_8:
  81 ; prev6: lsl{{s?}} r0, r0, #31
  82 ; prev6: asr{{s?}} r0, r0, #31
  83   %r = sext i1 %a to i8
  84   ret i8 %r
  85 }
  86
  87 define i16 @sext_1_16(i1 %a) nounwind ssp {
  88 ; v7-LABEL: sext_1_16:
  89 ; v7: lsl{{s?}} r0, r0, #31
  90 ; v7: asr{{s?}} r0, r0, #31
  91 ; prev6-LABEL: sext_1_16:
  92 ; prev6: lsl{{s?}} r0, r0, #31
  93 ; prev6: asr{{s?}} r0, r0, #31
  94   %r = sext i1 %a to i16
  95   ret i16 %r
  96 }
  97
  98 define i32 @sext_1_32(i1 %a) nounwind ssp {
  99 ; v7-LABEL: sext_1_32:
 100 ; v7: lsl{{s?}} r0, r0, #31
 101 ; v7: asr{{s?}} r0, r0, #31
 102 ; prev6-LABEL: sext_1_32:
 103 ; prev6: lsl{{s?}} r0, r0, #31
 104 ; prev6: asr{{s?}} r0, r0, #31
 105   %r = sext i1 %a to i32
 106   ret i32 %r
 107 }
 108
 109 define i16 @sext_8_16(i8 %a) nounwind ssp {
 110 ; v7-LABEL: sext_8_16:
 111 ; v7: sxtb r0, r0
 112 ; prev6-LABEL: sext_8_16:
 113 ; prev6: lsl{{s?}} r0, r0, #24
 114 ; prev6: asr{{s?}} r0, r0, #24
 115   %r = sext i8 %a to i16
 116   ret i16 %r
 117 }
 118
 119 define i32 @sext_8_32(i8 %a) nounwind ssp {
 120 ; v7-LABEL: sext_8_32:
 121 ; v7: sxtb r0, r0
 122 ; prev6-LABEL: sext_8_32:
 123 ; prev6: lsl{{s?}} r0, r0, #24
 124 ; prev6: asr{{s?}} r0, r0, #24
 125   %r = sext i8 %a to i32
 126   ret i32 %r
 127 }
 128
 129 define i32 @sext_16_32(i16 %a) nounwind ssp {
 130 ; v7-LABEL: sext_16_32:
 131 ; v7: sxth r0, r0
 132 ; prev6-LABEL: sext_16_32:
 133 ; prev6: lsl{{s?}} r0, r0, #16
 134 ; prev6: asr{{s?}} r0, r0, #16
 135   %r = sext i16 %a to i32
 136   ret i32 %r
 137 }