test/CodeGen/AMDGPU/schedule-vs-if-nested-loop-failure.ll

   1 ; XFAIL: *
   2 ; REQUIRES: asserts
   3 ; RUN: llc -O0 -march=amdgcn -mcpu=SI -verify-machineinstrs< %s | FileCheck %s -check-prefix=SI
   4 ; RUN: llc -O0 -march=amdgcn -mcpu=tonga -verify-machineinstrs< %s | FileCheck %s -check-prefix=SI
   5
   6 declare void @llvm.AMDGPU.barrier.local() nounwind noduplicate
   7
   8
   9 ; SI-LABEL: {{^}}main(
  10 define void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1) #0 {
  11 main_body:
  12   %0 = extractelement <4 x float> %reg1, i32 0
  13   %1 = extractelement <4 x float> %reg1, i32 2
  14   %2 = fcmp ult float %0, 0.000000e+00
  15   %3 = select i1 %2, float 1.000000e+00, float 0.000000e+00
  16   %4 = fsub float -0.000000e+00, %3
  17   %5 = fptosi float %4 to i32
  18   %6 = bitcast i32 %5 to float
  19   %7 = bitcast float %6 to i32
  20   %8 = icmp ne i32 %7, 0
  21   br i1 %8, label %LOOP, label %ENDIF
  22
  23 Flow1:                                            ; preds = %ENDIF19, %ENDIF16
  24   %9 = phi float [ %115, %ENDIF19 ], [ undef, %ENDIF16 ]
  25   %10 = phi float [ %114, %ENDIF19 ], [ undef, %ENDIF16 ]
  26   %11 = phi float [ %113, %ENDIF19 ], [ undef, %ENDIF16 ]
  27   %12 = phi float [ %112, %ENDIF19 ], [ undef, %ENDIF16 ]
  28   %13 = phi float [ %111, %ENDIF19 ], [ undef, %ENDIF16 ]
  29   %14 = phi i1 [ false, %ENDIF19 ], [ true, %ENDIF16 ]
  30   br label %Flow
  31
  32 Flow2:                                            ; preds = %Flow
  33   br label %ENDIF
  34
  35 ENDIF:                                            ; preds = %main_body, %Flow2
  36   %temp.0 = phi float [ 0.000000e+00, %main_body ], [ %104, %Flow2 ]
  37   %temp1.0 = phi float [ 1.000000e+00, %main_body ], [ %103, %Flow2 ]
  38   %temp2.0 = phi float [ 0.000000e+00, %main_body ], [ %102, %Flow2 ]
  39   %temp3.0 = phi float [ 0.000000e+00, %main_body ], [ %101, %Flow2 ]
  40   %15 = extractelement <4 x float> %reg1, i32 1
  41   %16 = extractelement <4 x float> %reg1, i32 3
  42   %17 = load <4 x float>, <4 x float> addrspace(9)* null
  43   %18 = extractelement <4 x float> %17, i32 0
  44   %19 = fmul float %18, %0
  45   %20 = load <4 x float>, <4 x float> addrspace(9)* null
  46   %21 = extractelement <4 x float> %20, i32 1
  47   %22 = fmul float %21, %0
  48   %23 = load <4 x float>, <4 x float> addrspace(9)* null
  49   %24 = extractelement <4 x float> %23, i32 2
  50   %25 = fmul float %24, %0
  51   %26 = load <4 x float>, <4 x float> addrspace(9)* null
  52   %27 = extractelement <4 x float> %26, i32 3
  53   %28 = fmul float %27, %0
  54   %29 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 1)
  55   %30 = extractelement <4 x float> %29, i32 0
  56   %31 = fmul float %30, %15
  57   %32 = fadd float %31, %19
  58   %33 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 1)
  59   %34 = extractelement <4 x float> %33, i32 1
  60   %35 = fmul float %34, %15
  61   %36 = fadd float %35, %22
  62   %37 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 1)
  63   %38 = extractelement <4 x float> %37, i32 2
  64   %39 = fmul float %38, %15
  65   %40 = fadd float %39, %25
  66   %41 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 1)
  67   %42 = extractelement <4 x float> %41, i32 3
  68   %43 = fmul float %42, %15
  69   %44 = fadd float %43, %28
  70   %45 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 2)
  71   %46 = extractelement <4 x float> %45, i32 0
  72   %47 = fmul float %46, %1
  73   %48 = fadd float %47, %32
  74   %49 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 2)
  75   %50 = extractelement <4 x float> %49, i32 1
  76   %51 = fmul float %50, %1
  77   %52 = fadd float %51, %36
  78   %53 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 2)
  79   %54 = extractelement <4 x float> %53, i32 2
  80   %55 = fmul float %54, %1
  81   %56 = fadd float %55, %40
  82   %57 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 2)
  83   %58 = extractelement <4 x float> %57, i32 3
  84   %59 = fmul float %58, %1
  85   %60 = fadd float %59, %44
  86   %61 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 3)
  87   %62 = extractelement <4 x float> %61, i32 0
  88   %63 = fmul float %62, %16
  89   %64 = fadd float %63, %48
  90   %65 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 3)
  91   %66 = extractelement <4 x float> %65, i32 1
  92   %67 = fmul float %66, %16
  93   %68 = fadd float %67, %52
  94   %69 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 3)
  95   %70 = extractelement <4 x float> %69, i32 2
  96   %71 = fmul float %70, %16
  97   %72 = fadd float %71, %56
  98   %73 = load <4 x float>, <4 x float> addrspace(9)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(9)* null, i64 0, i32 3)
  99   %74 = extractelement <4 x float> %73, i32 3
 100   %75 = fmul float %74, %16
 101   %76 = fadd float %75, %60
 102   %77 = insertelement <4 x float> undef, float %64, i32 0
 103   %78 = insertelement <4 x float> %77, float %68, i32 1
 104   %79 = insertelement <4 x float> %78, float %72, i32 2
 105   %80 = insertelement <4 x float> %79, float %76, i32 3
 106   call void @llvm.AMDGPU.barrier.local()
 107   %81 = insertelement <4 x float> undef, float %temp.0, i32 0
 108   %82 = insertelement <4 x float> %81, float %temp1.0, i32 1
 109   %83 = insertelement <4 x float> %82, float %temp2.0, i32 2
 110   %84 = insertelement <4 x float> %83, float %temp3.0, i32 3
 111   call void @llvm.AMDGPU.barrier.local()
 112   ret void
 113
 114 LOOP:                                             ; preds = %main_body, %Flow
 115   %temp.1 = phi float [ %109, %Flow ], [ 0.000000e+00, %main_body ]
 116   %temp1.1 = phi float [ %108, %Flow ], [ 1.000000e+00, %main_body ]
 117   %temp2.1 = phi float [ %107, %Flow ], [ 0.000000e+00, %main_body ]
 118   %temp3.1 = phi float [ %106, %Flow ], [ 0.000000e+00, %main_body ]
 119   %temp4.0 = phi float [ %105, %Flow ], [ -2.000000e+00, %main_body ]
 120   %85 = fcmp uge float %temp4.0, %0
 121   %86 = select i1 %85, float 1.000000e+00, float 0.000000e+00
 122   %87 = fsub float -0.000000e+00, %86
 123   %88 = fptosi float %87 to i32
 124   %89 = bitcast i32 %88 to float
 125   %90 = bitcast float %89 to i32
 126   %91 = icmp ne i32 %90, 0
 127   %92 = xor i1 %91, true
 128   br i1 %92, label %ENDIF16, label %Flow
 129
 130 ENDIF16:                                          ; preds = %LOOP
 131   %93 = fcmp une float %1, %temp4.0
 132   %94 = select i1 %93, float 1.000000e+00, float 0.000000e+00
 133   %95 = fsub float -0.000000e+00, %94
 134   %96 = fptosi float %95 to i32
 135   %97 = bitcast i32 %96 to float
 136   %98 = bitcast float %97 to i32
 137   %99 = icmp ne i32 %98, 0
 138   %100 = xor i1 %99, true
 139   br i1 %100, label %ENDIF19, label %Flow1
 140
 141 Flow:                                             ; preds = %Flow1, %LOOP
 142   %101 = phi float [ %temp3.1, %Flow1 ], [ %temp3.1, %LOOP ]
 143   %102 = phi float [ %temp2.1, %Flow1 ], [ %temp2.1, %LOOP ]
 144   %103 = phi float [ %temp1.1, %Flow1 ], [ %temp1.1, %LOOP ]
 145   %104 = phi float [ %temp.1, %Flow1 ], [ %temp.1, %LOOP ]
 146   %105 = phi float [ %9, %Flow1 ], [ undef, %LOOP ]
 147   %106 = phi float [ %10, %Flow1 ], [ undef, %LOOP ]
 148   %107 = phi float [ %11, %Flow1 ], [ undef, %LOOP ]
 149   %108 = phi float [ %12, %Flow1 ], [ undef, %LOOP ]
 150   %109 = phi float [ %13, %Flow1 ], [ undef, %LOOP ]
 151   %110 = phi i1 [ %14, %Flow1 ], [ true, %LOOP ]
 152   br i1 %110, label %Flow2, label %LOOP
 153
 154 ENDIF19:                                          ; preds = %ENDIF16
 155   %111 = fadd float %temp.1, 1.000000e+00
 156   %112 = fadd float %temp1.1, 0.000000e+00
 157   %113 = fadd float %temp2.1, 0.000000e+00
 158   %114 = fadd float %temp3.1, 0.000000e+00
 159   %115 = fadd float %temp4.0, 1.000000e+00
 160   br label %Flow1
 161 }
 162
 163 attributes #0 = { "ShaderType"="1" }