test/CodeGen/AMDGPU/mulhu.ll

   1 ;RUN: llc < %s -march=amdgcn -mcpu=verde -verify-machineinstrs | FileCheck %s
   2 ;RUN: llc < %s -march=amdgcn -mcpu=tonga -verify-machineinstrs | FileCheck %s
   3
   4 ;CHECK: v_mov_b32_e32 v{{[0-9]+}}, 0xaaaaaaab
   5 ;CHECK: v_mul_hi_u32 v0, {{v[0-9]+}}, {{s[0-9]+}}
   6 ;CHECK-NEXT: v_lshrrev_b32_e32 v0, 1, v0
   7
   8 define void @test(i32 %p) {
   9    %i = udiv i32 %p, 3
  10    %r = bitcast i32 %i to float
  11    call void @llvm.SI.export(i32 15, i32 0, i32 1, i32 12, i32 0, float %r, float %r, float %r, float %r)
  12    ret void
  13 }
  14
  15 declare <4 x float> @llvm.SI.sample.(i32, <4 x i32>, <8 x i32>, <4 x i32>, i32) readnone
  16
  17 declare void @llvm.SI.export(i32, i32, i32, i32, i32, float, float, float, float)