test/CodeGen/AArch64/aarch64-addv.ll

   1 ; RUN: llc -march=aarch64 -aarch64-neon-syntax=generic < %s | FileCheck %s
   2
   3 define i8 @f_v16i8(<16 x i8>* %arr)  {
   4 ; CHECK-LABEL: f_v16i8
   5 ; CHECK: addv {{b[0-9]+}}, {{v[0-9]+}}.16b
   6   %bin.rdx = load <16 x i8>, <16 x i8>* %arr
   7   %rdx.shuf0 = shufflevector <16 x i8> %bin.rdx, <16 x i8> undef, <16 x i32> <i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 undef, i32 undef,i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
   8   %bin.rdx0 = add <16 x i8> %bin.rdx, %rdx.shuf0
   9   %rdx.shuf = shufflevector <16 x i8> %bin.rdx0, <16 x i8> undef, <16 x i32> <i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef,i32 undef, i32 undef, i32 undef, i32 undef,i32 undef, i32 undef, i32 undef, i32 undef,i32 undef, i32 undef >
  10   %bin.rdx11 = add <16 x i8> %bin.rdx0, %rdx.shuf
  11   %rdx.shuf12 = shufflevector <16 x i8> %bin.rdx11, <16 x i8> undef, <16 x i32> <i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef,i32 undef, i32 undef, i32 undef, i32 undef,i32 undef, i32 undef>
  12   %bin.rdx13 = add <16 x i8> %bin.rdx11, %rdx.shuf12
  13   %rdx.shuf13 = shufflevector <16 x i8> %bin.rdx13, <16 x i8> undef, <16 x i32> <i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef,i32 undef, i32 undef, i32 undef, i32 undef,i32 undef, i32 undef>
  14   %bin.rdx14 = add <16 x i8> %bin.rdx13, %rdx.shuf13
  15   %r = extractelement <16 x i8> %bin.rdx14, i32 0
  16   ret i8 %r
  17 }
  18
  19 define i16 @f_v8i16(<8 x i16>* %arr)  {
  20 ; CHECK-LABEL: f_v8i16
  21 ; CHECK: addv {{h[0-9]+}}, {{v[0-9]+}}.8h
  22   %bin.rdx = load <8 x i16>, <8 x i16>* %arr
  23   %rdx.shuf = shufflevector <8 x i16> %bin.rdx, <8 x i16> undef, <8 x i32> <i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef,i32 undef, i32 undef>
  24   %bin.rdx11 = add <8 x i16> %bin.rdx, %rdx.shuf
  25   %rdx.shuf12 = shufflevector <8 x i16> %bin.rdx11, <8 x i16> undef, <8 x i32> <i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
  26   %bin.rdx13 = add <8 x i16> %bin.rdx11, %rdx.shuf12
  27   %rdx.shuf13 = shufflevector <8 x i16> %bin.rdx13, <8 x i16> undef, <8 x i32> <i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
  28   %bin.rdx14 = add <8 x i16> %bin.rdx13, %rdx.shuf13
  29   %r = extractelement <8 x i16> %bin.rdx14, i32 0
  30   ret i16 %r
  31 }
  32
  33 define i32 @f_v4i32( <4 x i32>* %arr)  {
  34 ; CHECK-LABEL: f_v4i32
  35 ; CHECK: addv {{s[0-9]+}}, {{v[0-9]+}}.4s
  36   %bin.rdx = load <4 x i32>, <4 x i32>* %arr
  37   %rdx.shuf = shufflevector <4 x i32> %bin.rdx, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 undef, i32 undef>
  38   %bin.rdx11 = add <4 x i32> %bin.rdx, %rdx.shuf
  39   %rdx.shuf12 = shufflevector <4 x i32> %bin.rdx11, <4 x i32> undef, <4 x i32> <i32 1, i32 undef, i32 undef, i32 undef>
  40   %bin.rdx13 = add <4 x i32> %bin.rdx11, %rdx.shuf12
  41   %r = extractelement <4 x i32> %bin.rdx13, i32 0
  42   ret i32 %r
  43 }
  44
  45 define i64 @f_v2i64(<2 x i64>* %arr)  {
  46 ; CHECK-LABEL: f_v2i64
  47 ; CHECK-NOT: addv
  48   %bin.rdx = load <2 x i64>, <2 x i64>* %arr
  49   %rdx.shuf0 = shufflevector <2 x i64> %bin.rdx, <2 x i64> undef, <2 x i32> <i32 1, i32 undef>
  50   %bin.rdx0 = add <2 x i64> %bin.rdx, %rdx.shuf0
  51   %r = extractelement <2 x i64> %bin.rdx0, i32 0
  52   ret i64 %r
  53 }