lib/Target/X86/X86MCInstLower.cpp

   1 //===-- X86MCInstLower.cpp - Convert X86 MachineInstr to an MCInst --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains code to lower X86 MachineInstrs to their corresponding
  11 // MCInst records.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86AsmPrinter.h"
  16 #include "X86RegisterInfo.h"
  17 #include "X86ShuffleDecodeConstantPool.h"
  18 #include "InstPrinter/X86ATTInstPrinter.h"
  19 #include "MCTargetDesc/X86BaseInfo.h"
  20 #include "Utils/X86ShuffleDecode.h"
  21 #include "llvm/ADT/Optional.h"
  22 #include "llvm/ADT/SmallString.h"
  23 #include "llvm/CodeGen/MachineFunction.h"
  24 #include "llvm/CodeGen/MachineConstantPool.h"
  25 #include "llvm/CodeGen/MachineOperand.h"
  26 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  27 #include "llvm/CodeGen/StackMaps.h"
  28 #include "llvm/IR/DataLayout.h"
  29 #include "llvm/IR/GlobalValue.h"
  30 #include "llvm/IR/Mangler.h"
  31 #include "llvm/MC/MCAsmInfo.h"
  32 #include "llvm/MC/MCCodeEmitter.h"
  33 #include "llvm/MC/MCContext.h"
  34 #include "llvm/MC/MCExpr.h"
  35 #include "llvm/MC/MCFixup.h"
  36 #include "llvm/MC/MCInst.h"
  37 #include "llvm/MC/MCInstBuilder.h"
  38 #include "llvm/MC/MCStreamer.h"
  39 #include "llvm/MC/MCSymbol.h"
  40 #include "llvm/Support/TargetRegistry.h"
  41 using namespace llvm;
  42
  43 namespace {
  44
  45 /// X86MCInstLower - This class is used to lower an MachineInstr into an MCInst.
  46 class X86MCInstLower {
  47   MCContext &Ctx;
  48   const MachineFunction &MF;
  49   const TargetMachine &TM;
  50   const MCAsmInfo &MAI;
  51   X86AsmPrinter &AsmPrinter;
  52 public:
  53   X86MCInstLower(const MachineFunction &MF, X86AsmPrinter &asmprinter);
  54
  55   Optional<MCOperand> LowerMachineOperand(const MachineInstr *MI,
  56                                           const MachineOperand &MO) const;
  57   void Lower(const MachineInstr *MI, MCInst &OutMI) const;
  58
  59   MCSymbol *GetSymbolFromOperand(const MachineOperand &MO) const;
  60   MCOperand LowerSymbolOperand(const MachineOperand &MO, MCSymbol *Sym) const;
  61
  62 private:
  63   MachineModuleInfoMachO &getMachOMMI() const;
  64   Mangler *getMang() const {
  65     return AsmPrinter.Mang;
  66   }
  67 };
  68
  69 } // end anonymous namespace
  70
  71 // Emit a minimal sequence of nops spanning NumBytes bytes.
  72 static void EmitNops(MCStreamer &OS, unsigned NumBytes, bool Is64Bit,
  73                      const MCSubtargetInfo &STI);
  74
  75 namespace llvm {
  76    X86AsmPrinter::StackMapShadowTracker::StackMapShadowTracker(TargetMachine &TM)
  77      : TM(TM), InShadow(false), RequiredShadowSize(0), CurrentShadowSize(0) {}
  78
  79   X86AsmPrinter::StackMapShadowTracker::~StackMapShadowTracker() {}
  80
  81   void
  82   X86AsmPrinter::StackMapShadowTracker::startFunction(MachineFunction &F) {
  83     MF = &F;
  84     CodeEmitter.reset(TM.getTarget().createMCCodeEmitter(
  85         *MF->getSubtarget().getInstrInfo(),
  86         *MF->getSubtarget().getRegisterInfo(), MF->getContext()));
  87   }
  88
  89   void X86AsmPrinter::StackMapShadowTracker::count(MCInst &Inst,
  90                                                    const MCSubtargetInfo &STI) {
  91     if (InShadow) {
  92       SmallString<256> Code;
  93       SmallVector<MCFixup, 4> Fixups;
  94       raw_svector_ostream VecOS(Code);
  95       CodeEmitter->encodeInstruction(Inst, VecOS, Fixups, STI);
  96       CurrentShadowSize += Code.size();
  97       if (CurrentShadowSize >= RequiredShadowSize)
  98         InShadow = false; // The shadow is big enough. Stop counting.
  99     }
 100   }
 101
 102   void X86AsmPrinter::StackMapShadowTracker::emitShadowPadding(
 103     MCStreamer &OutStreamer, const MCSubtargetInfo &STI) {
 104     if (InShadow && CurrentShadowSize < RequiredShadowSize) {
 105       InShadow = false;
 106       EmitNops(OutStreamer, RequiredShadowSize - CurrentShadowSize,
 107                MF->getSubtarget<X86Subtarget>().is64Bit(), STI);
 108     }
 109   }
 110
 111   void X86AsmPrinter::EmitAndCountInstruction(MCInst &Inst) {
 112     OutStreamer->EmitInstruction(Inst, getSubtargetInfo());
 113     SMShadowTracker.count(Inst, getSubtargetInfo());
 114   }
 115 } // end llvm namespace
 116
 117 X86MCInstLower::X86MCInstLower(const MachineFunction &mf,
 118                                X86AsmPrinter &asmprinter)
 119     : Ctx(mf.getContext()), MF(mf), TM(mf.getTarget()), MAI(*TM.getMCAsmInfo()),
 120       AsmPrinter(asmprinter) {}
 121
 122 MachineModuleInfoMachO &X86MCInstLower::getMachOMMI() const {
 123   return MF.getMMI().getObjFileInfo<MachineModuleInfoMachO>();
 124 }
 125
 126
 127 /// GetSymbolFromOperand - Lower an MO_GlobalAddress or MO_ExternalSymbol
 128 /// operand to an MCSymbol.
 129 MCSymbol *X86MCInstLower::
 130 GetSymbolFromOperand(const MachineOperand &MO) const {
 131   const DataLayout &DL = MF.getDataLayout();
 132   assert((MO.isGlobal() || MO.isSymbol() || MO.isMBB()) && "Isn't a symbol reference");
 133
 134   MCSymbol *Sym = nullptr;
 135   SmallString<128> Name;
 136   StringRef Suffix;
 137
 138   switch (MO.getTargetFlags()) {
 139   case X86II::MO_DLLIMPORT:
 140     // Handle dllimport linkage.
 141     Name += "__imp_";
 142     break;
 143   case X86II::MO_DARWIN_STUB:
 144     Suffix = "$stub";
 145     break;
 146   case X86II::MO_DARWIN_NONLAZY:
 147   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
 148   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
 149     Suffix = "$non_lazy_ptr";
 150     break;
 151   }
 152
 153   if (!Suffix.empty())
 154     Name += DL.getPrivateGlobalPrefix();
 155
 156   unsigned PrefixLen = Name.size();
 157
 158   if (MO.isGlobal()) {
 159     const GlobalValue *GV = MO.getGlobal();
 160     AsmPrinter.getNameWithPrefix(Name, GV);
 161   } else if (MO.isSymbol()) {
 162     Mangler::getNameWithPrefix(Name, MO.getSymbolName(), DL);
 163   } else if (MO.isMBB()) {
 164     assert(Suffix.empty());
 165     Sym = MO.getMBB()->getSymbol();
 166   }
 167   unsigned OrigLen = Name.size() - PrefixLen;
 168
 169   Name += Suffix;
 170   if (!Sym)
 171     Sym = Ctx.getOrCreateSymbol(Name);
 172
 173   StringRef OrigName = StringRef(Name).substr(PrefixLen, OrigLen);
 174
 175   // If the target flags on the operand changes the name of the symbol, do that
 176   // before we return the symbol.
 177   switch (MO.getTargetFlags()) {
 178   default: break;
 179   case X86II::MO_DARWIN_NONLAZY:
 180   case X86II::MO_DARWIN_NONLAZY_PIC_BASE: {
 181     MachineModuleInfoImpl::StubValueTy &StubSym =
 182       getMachOMMI().getGVStubEntry(Sym);
 183     if (!StubSym.getPointer()) {
 184       assert(MO.isGlobal() && "Extern symbol not handled yet");
 185       StubSym =
 186         MachineModuleInfoImpl::
 187         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 188                     !MO.getGlobal()->hasInternalLinkage());
 189     }
 190     break;
 191   }
 192   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE: {
 193     MachineModuleInfoImpl::StubValueTy &StubSym =
 194       getMachOMMI().getHiddenGVStubEntry(Sym);
 195     if (!StubSym.getPointer()) {
 196       assert(MO.isGlobal() && "Extern symbol not handled yet");
 197       StubSym =
 198         MachineModuleInfoImpl::
 199         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 200                     !MO.getGlobal()->hasInternalLinkage());
 201     }
 202     break;
 203   }
 204   case X86II::MO_DARWIN_STUB: {
 205     MachineModuleInfoImpl::StubValueTy &StubSym =
 206       getMachOMMI().getFnStubEntry(Sym);
 207     if (StubSym.getPointer())
 208       return Sym;
 209
 210     if (MO.isGlobal()) {
 211       StubSym =
 212         MachineModuleInfoImpl::
 213         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 214                     !MO.getGlobal()->hasInternalLinkage());
 215     } else {
 216       StubSym =
 217         MachineModuleInfoImpl::
 218         StubValueTy(Ctx.getOrCreateSymbol(OrigName), false);
 219     }
 220     break;
 221   }
 222   }
 223
 224   return Sym;
 225 }
 226
 227 MCOperand X86MCInstLower::LowerSymbolOperand(const MachineOperand &MO,
 228                                              MCSymbol *Sym) const {
 229   // FIXME: We would like an efficient form for this, so we don't have to do a
 230   // lot of extra uniquing.
 231   const MCExpr *Expr = nullptr;
 232   MCSymbolRefExpr::VariantKind RefKind = MCSymbolRefExpr::VK_None;
 233
 234   switch (MO.getTargetFlags()) {
 235   default: llvm_unreachable("Unknown target flag on GV operand");
 236   case X86II::MO_NO_FLAG:    // No flag.
 237   // These affect the name of the symbol, not any suffix.
 238   case X86II::MO_DARWIN_NONLAZY:
 239   case X86II::MO_DLLIMPORT:
 240   case X86II::MO_DARWIN_STUB:
 241     break;
 242
 243   case X86II::MO_TLVP:      RefKind = MCSymbolRefExpr::VK_TLVP; break;
 244   case X86II::MO_TLVP_PIC_BASE:
 245     Expr = MCSymbolRefExpr::create(Sym, MCSymbolRefExpr::VK_TLVP, Ctx);
 246     // Subtract the pic base.
 247     Expr = MCBinaryExpr::createSub(Expr,
 248                                   MCSymbolRefExpr::create(MF.getPICBaseSymbol(),
 249                                                            Ctx),
 250                                    Ctx);
 251     break;
 252   case X86II::MO_SECREL:    RefKind = MCSymbolRefExpr::VK_SECREL; break;
 253   case X86II::MO_TLSGD:     RefKind = MCSymbolRefExpr::VK_TLSGD; break;
 254   case X86II::MO_TLSLD:     RefKind = MCSymbolRefExpr::VK_TLSLD; break;
 255   case X86II::MO_TLSLDM:    RefKind = MCSymbolRefExpr::VK_TLSLDM; break;
 256   case X86II::MO_GOTTPOFF:  RefKind = MCSymbolRefExpr::VK_GOTTPOFF; break;
 257   case X86II::MO_INDNTPOFF: RefKind = MCSymbolRefExpr::VK_INDNTPOFF; break;
 258   case X86II::MO_TPOFF:     RefKind = MCSymbolRefExpr::VK_TPOFF; break;
 259   case X86II::MO_DTPOFF:    RefKind = MCSymbolRefExpr::VK_DTPOFF; break;
 260   case X86II::MO_NTPOFF:    RefKind = MCSymbolRefExpr::VK_NTPOFF; break;
 261   case X86II::MO_GOTNTPOFF: RefKind = MCSymbolRefExpr::VK_GOTNTPOFF; break;
 262   case X86II::MO_GOTPCREL:  RefKind = MCSymbolRefExpr::VK_GOTPCREL; break;
 263   case X86II::MO_GOT:       RefKind = MCSymbolRefExpr::VK_GOT; break;
 264   case X86II::MO_GOTOFF:    RefKind = MCSymbolRefExpr::VK_GOTOFF; break;
 265   case X86II::MO_PLT:       RefKind = MCSymbolRefExpr::VK_PLT; break;
 266   case X86II::MO_PIC_BASE_OFFSET:
 267   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
 268   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
 269     Expr = MCSymbolRefExpr::create(Sym, Ctx);
 270     // Subtract the pic base.
 271     Expr = MCBinaryExpr::createSub(Expr,
 272                             MCSymbolRefExpr::create(MF.getPICBaseSymbol(), Ctx),
 273                                    Ctx);
 274     if (MO.isJTI()) {
 275       assert(MAI.doesSetDirectiveSuppressesReloc());
 276       // If .set directive is supported, use it to reduce the number of
 277       // relocations the assembler will generate for differences between
 278       // local labels. This is only safe when the symbols are in the same
 279       // section so we are restricting it to jumptable references.
 280       MCSymbol *Label = Ctx.createTempSymbol();
 281       AsmPrinter.OutStreamer->EmitAssignment(Label, Expr);
 282       Expr = MCSymbolRefExpr::create(Label, Ctx);
 283     }
 284     break;
 285   }
 286
 287   if (!Expr)
 288     Expr = MCSymbolRefExpr::create(Sym, RefKind, Ctx);
 289
 290   if (!MO.isJTI() && !MO.isMBB() && MO.getOffset())
 291     Expr = MCBinaryExpr::createAdd(Expr,
 292                                    MCConstantExpr::create(MO.getOffset(), Ctx),
 293                                    Ctx);
 294   return MCOperand::createExpr(Expr);
 295 }
 296
 297
 298 /// \brief Simplify FOO $imm, %{al,ax,eax,rax} to FOO $imm, for instruction with
 299 /// a short fixed-register form.
 300 static void SimplifyShortImmForm(MCInst &Inst, unsigned Opcode) {
 301   unsigned ImmOp = Inst.getNumOperands() - 1;
 302   assert(Inst.getOperand(0).isReg() &&
 303          (Inst.getOperand(ImmOp).isImm() || Inst.getOperand(ImmOp).isExpr()) &&
 304          ((Inst.getNumOperands() == 3 && Inst.getOperand(1).isReg() &&
 305            Inst.getOperand(0).getReg() == Inst.getOperand(1).getReg()) ||
 306           Inst.getNumOperands() == 2) && "Unexpected instruction!");
 307
 308   // Check whether the destination register can be fixed.
 309   unsigned Reg = Inst.getOperand(0).getReg();
 310   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 311     return;
 312
 313   // If so, rewrite the instruction.
 314   MCOperand Saved = Inst.getOperand(ImmOp);
 315   Inst = MCInst();
 316   Inst.setOpcode(Opcode);
 317   Inst.addOperand(Saved);
 318 }
 319
 320 /// \brief If a movsx instruction has a shorter encoding for the used register
 321 /// simplify the instruction to use it instead.
 322 static void SimplifyMOVSX(MCInst &Inst) {
 323   unsigned NewOpcode = 0;
 324   unsigned Op0 = Inst.getOperand(0).getReg(), Op1 = Inst.getOperand(1).getReg();
 325   switch (Inst.getOpcode()) {
 326   default:
 327     llvm_unreachable("Unexpected instruction!");
 328   case X86::MOVSX16rr8:  // movsbw %al, %ax   --> cbtw
 329     if (Op0 == X86::AX && Op1 == X86::AL)
 330       NewOpcode = X86::CBW;
 331     break;
 332   case X86::MOVSX32rr16: // movswl %ax, %eax  --> cwtl
 333     if (Op0 == X86::EAX && Op1 == X86::AX)
 334       NewOpcode = X86::CWDE;
 335     break;
 336   case X86::MOVSX64rr32: // movslq %eax, %rax --> cltq
 337     if (Op0 == X86::RAX && Op1 == X86::EAX)
 338       NewOpcode = X86::CDQE;
 339     break;
 340   }
 341
 342   if (NewOpcode != 0) {
 343     Inst = MCInst();
 344     Inst.setOpcode(NewOpcode);
 345   }
 346 }
 347
 348 /// \brief Simplify things like MOV32rm to MOV32o32a.
 349 static void SimplifyShortMoveForm(X86AsmPrinter &Printer, MCInst &Inst,
 350                                   unsigned Opcode) {
 351   // Don't make these simplifications in 64-bit mode; other assemblers don't
 352   // perform them because they make the code larger.
 353   if (Printer.getSubtarget().is64Bit())
 354     return;
 355
 356   bool IsStore = Inst.getOperand(0).isReg() && Inst.getOperand(1).isReg();
 357   unsigned AddrBase = IsStore;
 358   unsigned RegOp = IsStore ? 0 : 5;
 359   unsigned AddrOp = AddrBase + 3;
 360   assert(Inst.getNumOperands() == 6 && Inst.getOperand(RegOp).isReg() &&
 361          Inst.getOperand(AddrBase + X86::AddrBaseReg).isReg() &&
 362          Inst.getOperand(AddrBase + X86::AddrScaleAmt).isImm() &&
 363          Inst.getOperand(AddrBase + X86::AddrIndexReg).isReg() &&
 364          Inst.getOperand(AddrBase + X86::AddrSegmentReg).isReg() &&
 365          (Inst.getOperand(AddrOp).isExpr() ||
 366           Inst.getOperand(AddrOp).isImm()) &&
 367          "Unexpected instruction!");
 368
 369   // Check whether the destination register can be fixed.
 370   unsigned Reg = Inst.getOperand(RegOp).getReg();
 371   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 372     return;
 373
 374   // Check whether this is an absolute address.
 375   // FIXME: We know TLVP symbol refs aren't, but there should be a better way
 376   // to do this here.
 377   bool Absolute = true;
 378   if (Inst.getOperand(AddrOp).isExpr()) {
 379     const MCExpr *MCE = Inst.getOperand(AddrOp).getExpr();
 380     if (const MCSymbolRefExpr *SRE = dyn_cast<MCSymbolRefExpr>(MCE))
 381       if (SRE->getKind() == MCSymbolRefExpr::VK_TLVP)
 382         Absolute = false;
 383   }
 384
 385   if (Absolute &&
 386       (Inst.getOperand(AddrBase + X86::AddrBaseReg).getReg() != 0 ||
 387        Inst.getOperand(AddrBase + X86::AddrScaleAmt).getImm() != 1 ||
 388        Inst.getOperand(AddrBase + X86::AddrIndexReg).getReg() != 0))
 389     return;
 390
 391   // If so, rewrite the instruction.
 392   MCOperand Saved = Inst.getOperand(AddrOp);
 393   MCOperand Seg = Inst.getOperand(AddrBase + X86::AddrSegmentReg);
 394   Inst = MCInst();
 395   Inst.setOpcode(Opcode);
 396   Inst.addOperand(Saved);
 397   Inst.addOperand(Seg);
 398 }
 399
 400 static unsigned getRetOpcode(const X86Subtarget &Subtarget) {
 401   return Subtarget.is64Bit() ? X86::RETQ : X86::RETL;
 402 }
 403
 404 Optional<MCOperand>
 405 X86MCInstLower::LowerMachineOperand(const MachineInstr *MI,
 406                                     const MachineOperand &MO) const {
 407   switch (MO.getType()) {
 408   default:
 409     MI->dump();
 410     llvm_unreachable("unknown operand type");
 411   case MachineOperand::MO_Register:
 412     // Ignore all implicit register operands.
 413     if (MO.isImplicit())
 414       return None;
 415     return MCOperand::createReg(MO.getReg());
 416   case MachineOperand::MO_Immediate:
 417     return MCOperand::createImm(MO.getImm());
 418   case MachineOperand::MO_MachineBasicBlock:
 419   case MachineOperand::MO_GlobalAddress:
 420   case MachineOperand::MO_ExternalSymbol:
 421     return LowerSymbolOperand(MO, GetSymbolFromOperand(MO));
 422   case MachineOperand::MO_MCSymbol:
 423     return LowerSymbolOperand(MO, MO.getMCSymbol());
 424   case MachineOperand::MO_JumpTableIndex:
 425     return LowerSymbolOperand(MO, AsmPrinter.GetJTISymbol(MO.getIndex()));
 426   case MachineOperand::MO_ConstantPoolIndex:
 427     return LowerSymbolOperand(MO, AsmPrinter.GetCPISymbol(MO.getIndex()));
 428   case MachineOperand::MO_BlockAddress:
 429     return LowerSymbolOperand(
 430         MO, AsmPrinter.GetBlockAddressSymbol(MO.getBlockAddress()));
 431   case MachineOperand::MO_RegisterMask:
 432     // Ignore call clobbers.
 433     return None;
 434   }
 435 }
 436
 437 void X86MCInstLower::Lower(const MachineInstr *MI, MCInst &OutMI) const {
 438   OutMI.setOpcode(MI->getOpcode());
 439
 440   for (const MachineOperand &MO : MI->operands())
 441     if (auto MaybeMCOp = LowerMachineOperand(MI, MO))
 442       OutMI.addOperand(MaybeMCOp.getValue());
 443
 444   // Handle a few special cases to eliminate operand modifiers.
 445 ReSimplify:
 446   switch (OutMI.getOpcode()) {
 447   case X86::LEA64_32r:
 448   case X86::LEA64r:
 449   case X86::LEA16r:
 450   case X86::LEA32r:
 451     // LEA should have a segment register, but it must be empty.
 452     assert(OutMI.getNumOperands() == 1+X86::AddrNumOperands &&
 453            "Unexpected # of LEA operands");
 454     assert(OutMI.getOperand(1+X86::AddrSegmentReg).getReg() == 0 &&
 455            "LEA has segment specified!");
 456     break;
 457
 458   case X86::MOV32ri64:
 459     OutMI.setOpcode(X86::MOV32ri);
 460     break;
 461
 462   // Commute operands to get a smaller encoding by using VEX.R instead of VEX.B
 463   // if one of the registers is extended, but other isn't.
 464   case X86::VMOVZPQILo2PQIrr:
 465   case X86::VMOVAPDrr:
 466   case X86::VMOVAPDYrr:
 467   case X86::VMOVAPSrr:
 468   case X86::VMOVAPSYrr:
 469   case X86::VMOVDQArr:
 470   case X86::VMOVDQAYrr:
 471   case X86::VMOVDQUrr:
 472   case X86::VMOVDQUYrr:
 473   case X86::VMOVUPDrr:
 474   case X86::VMOVUPDYrr:
 475   case X86::VMOVUPSrr:
 476   case X86::VMOVUPSYrr: {
 477     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 478         X86II::isX86_64ExtendedReg(OutMI.getOperand(1).getReg())) {
 479       unsigned NewOpc;
 480       switch (OutMI.getOpcode()) {
 481       default: llvm_unreachable("Invalid opcode");
 482       case X86::VMOVZPQILo2PQIrr: NewOpc = X86::VMOVPQI2QIrr;   break;
 483       case X86::VMOVAPDrr:        NewOpc = X86::VMOVAPDrr_REV;  break;
 484       case X86::VMOVAPDYrr:       NewOpc = X86::VMOVAPDYrr_REV; break;
 485       case X86::VMOVAPSrr:        NewOpc = X86::VMOVAPSrr_REV;  break;
 486       case X86::VMOVAPSYrr:       NewOpc = X86::VMOVAPSYrr_REV; break;
 487       case X86::VMOVDQArr:        NewOpc = X86::VMOVDQArr_REV;  break;
 488       case X86::VMOVDQAYrr:       NewOpc = X86::VMOVDQAYrr_REV; break;
 489       case X86::VMOVDQUrr:        NewOpc = X86::VMOVDQUrr_REV;  break;
 490       case X86::VMOVDQUYrr:       NewOpc = X86::VMOVDQUYrr_REV; break;
 491       case X86::VMOVUPDrr:        NewOpc = X86::VMOVUPDrr_REV;  break;
 492       case X86::VMOVUPDYrr:       NewOpc = X86::VMOVUPDYrr_REV; break;
 493       case X86::VMOVUPSrr:        NewOpc = X86::VMOVUPSrr_REV;  break;
 494       case X86::VMOVUPSYrr:       NewOpc = X86::VMOVUPSYrr_REV; break;
 495       }
 496       OutMI.setOpcode(NewOpc);
 497     }
 498     break;
 499   }
 500   case X86::VMOVSDrr:
 501   case X86::VMOVSSrr: {
 502     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 503         X86II::isX86_64ExtendedReg(OutMI.getOperand(2).getReg())) {
 504       unsigned NewOpc;
 505       switch (OutMI.getOpcode()) {
 506       default: llvm_unreachable("Invalid opcode");
 507       case X86::VMOVSDrr:   NewOpc = X86::VMOVSDrr_REV;   break;
 508       case X86::VMOVSSrr:   NewOpc = X86::VMOVSSrr_REV;   break;
 509       }
 510       OutMI.setOpcode(NewOpc);
 511     }
 512     break;
 513   }
 514
 515   // TAILJMPr64, CALL64r, CALL64pcrel32 - These instructions have register
 516   // inputs modeled as normal uses instead of implicit uses.  As such, truncate
 517   // off all but the first operand (the callee).  FIXME: Change isel.
 518   case X86::TAILJMPr64:
 519   case X86::TAILJMPr64_REX:
 520   case X86::CALL64r:
 521   case X86::CALL64pcrel32: {
 522     unsigned Opcode = OutMI.getOpcode();
 523     MCOperand Saved = OutMI.getOperand(0);
 524     OutMI = MCInst();
 525     OutMI.setOpcode(Opcode);
 526     OutMI.addOperand(Saved);
 527     break;
 528   }
 529
 530   case X86::EH_RETURN:
 531   case X86::EH_RETURN64: {
 532     OutMI = MCInst();
 533     OutMI.setOpcode(getRetOpcode(AsmPrinter.getSubtarget()));
 534     break;
 535   }
 536
 537   case X86::CLEANUPRET: {
 538     // Replace CATCHRET with the appropriate RET.
 539     OutMI = MCInst();
 540     OutMI.setOpcode(getRetOpcode(AsmPrinter.getSubtarget()));
 541     break;
 542   }
 543
 544   case X86::CATCHRET: {
 545     // Replace CATCHRET with the appropriate RET.
 546     const X86Subtarget &Subtarget = AsmPrinter.getSubtarget();
 547     unsigned ReturnReg = Subtarget.is64Bit() ? X86::RAX : X86::EAX;
 548     OutMI = MCInst();
 549     OutMI.setOpcode(getRetOpcode(Subtarget));
 550     OutMI.addOperand(MCOperand::createReg(ReturnReg));
 551     break;
 552   }
 553
 554   // TAILJMPd, TAILJMPd64 - Lower to the correct jump instructions.
 555   case X86::TAILJMPr:
 556   case X86::TAILJMPd:
 557   case X86::TAILJMPd64: {
 558     unsigned Opcode;
 559     switch (OutMI.getOpcode()) {
 560     default: llvm_unreachable("Invalid opcode");
 561     case X86::TAILJMPr: Opcode = X86::JMP32r; break;
 562     case X86::TAILJMPd:
 563     case X86::TAILJMPd64: Opcode = X86::JMP_1; break;
 564     }
 565
 566     MCOperand Saved = OutMI.getOperand(0);
 567     OutMI = MCInst();
 568     OutMI.setOpcode(Opcode);
 569     OutMI.addOperand(Saved);
 570     break;
 571   }
 572
 573   case X86::DEC16r:
 574   case X86::DEC32r:
 575   case X86::INC16r:
 576   case X86::INC32r:
 577     // If we aren't in 64-bit mode we can use the 1-byte inc/dec instructions.
 578     if (!AsmPrinter.getSubtarget().is64Bit()) {
 579       unsigned Opcode;
 580       switch (OutMI.getOpcode()) {
 581       default: llvm_unreachable("Invalid opcode");
 582       case X86::DEC16r: Opcode = X86::DEC16r_alt; break;
 583       case X86::DEC32r: Opcode = X86::DEC32r_alt; break;
 584       case X86::INC16r: Opcode = X86::INC16r_alt; break;
 585       case X86::INC32r: Opcode = X86::INC32r_alt; break;
 586       }
 587       OutMI.setOpcode(Opcode);
 588     }
 589     break;
 590
 591   // These are pseudo-ops for OR to help with the OR->ADD transformation.  We do
 592   // this with an ugly goto in case the resultant OR uses EAX and needs the
 593   // short form.
 594   case X86::ADD16rr_DB:   OutMI.setOpcode(X86::OR16rr); goto ReSimplify;
 595   case X86::ADD32rr_DB:   OutMI.setOpcode(X86::OR32rr); goto ReSimplify;
 596   case X86::ADD64rr_DB:   OutMI.setOpcode(X86::OR64rr); goto ReSimplify;
 597   case X86::ADD16ri_DB:   OutMI.setOpcode(X86::OR16ri); goto ReSimplify;
 598   case X86::ADD32ri_DB:   OutMI.setOpcode(X86::OR32ri); goto ReSimplify;
 599   case X86::ADD64ri32_DB: OutMI.setOpcode(X86::OR64ri32); goto ReSimplify;
 600   case X86::ADD16ri8_DB:  OutMI.setOpcode(X86::OR16ri8); goto ReSimplify;
 601   case X86::ADD32ri8_DB:  OutMI.setOpcode(X86::OR32ri8); goto ReSimplify;
 602   case X86::ADD64ri8_DB:  OutMI.setOpcode(X86::OR64ri8); goto ReSimplify;
 603
 604   // Atomic load and store require a separate pseudo-inst because Acquire
 605   // implies mayStore and Release implies mayLoad; fix these to regular MOV
 606   // instructions here
 607   case X86::ACQUIRE_MOV8rm:    OutMI.setOpcode(X86::MOV8rm); goto ReSimplify;
 608   case X86::ACQUIRE_MOV16rm:   OutMI.setOpcode(X86::MOV16rm); goto ReSimplify;
 609   case X86::ACQUIRE_MOV32rm:   OutMI.setOpcode(X86::MOV32rm); goto ReSimplify;
 610   case X86::ACQUIRE_MOV64rm:   OutMI.setOpcode(X86::MOV64rm); goto ReSimplify;
 611   case X86::RELEASE_MOV8mr:    OutMI.setOpcode(X86::MOV8mr); goto ReSimplify;
 612   case X86::RELEASE_MOV16mr:   OutMI.setOpcode(X86::MOV16mr); goto ReSimplify;
 613   case X86::RELEASE_MOV32mr:   OutMI.setOpcode(X86::MOV32mr); goto ReSimplify;
 614   case X86::RELEASE_MOV64mr:   OutMI.setOpcode(X86::MOV64mr); goto ReSimplify;
 615   case X86::RELEASE_MOV8mi:    OutMI.setOpcode(X86::MOV8mi); goto ReSimplify;
 616   case X86::RELEASE_MOV16mi:   OutMI.setOpcode(X86::MOV16mi); goto ReSimplify;
 617   case X86::RELEASE_MOV32mi:   OutMI.setOpcode(X86::MOV32mi); goto ReSimplify;
 618   case X86::RELEASE_MOV64mi32: OutMI.setOpcode(X86::MOV64mi32); goto ReSimplify;
 619   case X86::RELEASE_ADD8mi:    OutMI.setOpcode(X86::ADD8mi); goto ReSimplify;
 620   case X86::RELEASE_ADD8mr:    OutMI.setOpcode(X86::ADD8mr); goto ReSimplify;
 621   case X86::RELEASE_ADD32mi:   OutMI.setOpcode(X86::ADD32mi); goto ReSimplify;
 622   case X86::RELEASE_ADD32mr:   OutMI.setOpcode(X86::ADD32mr); goto ReSimplify;
 623   case X86::RELEASE_ADD64mi32: OutMI.setOpcode(X86::ADD64mi32); goto ReSimplify;
 624   case X86::RELEASE_ADD64mr:   OutMI.setOpcode(X86::ADD64mr); goto ReSimplify;
 625   case X86::RELEASE_AND8mi:    OutMI.setOpcode(X86::AND8mi); goto ReSimplify;
 626   case X86::RELEASE_AND8mr:    OutMI.setOpcode(X86::AND8mr); goto ReSimplify;
 627   case X86::RELEASE_AND32mi:   OutMI.setOpcode(X86::AND32mi); goto ReSimplify;
 628   case X86::RELEASE_AND32mr:   OutMI.setOpcode(X86::AND32mr); goto ReSimplify;
 629   case X86::RELEASE_AND64mi32: OutMI.setOpcode(X86::AND64mi32); goto ReSimplify;
 630   case X86::RELEASE_AND64mr:   OutMI.setOpcode(X86::AND64mr); goto ReSimplify;
 631   case X86::RELEASE_OR8mi:     OutMI.setOpcode(X86::OR8mi); goto ReSimplify;
 632   case X86::RELEASE_OR8mr:     OutMI.setOpcode(X86::OR8mr); goto ReSimplify;
 633   case X86::RELEASE_OR32mi:    OutMI.setOpcode(X86::OR32mi); goto ReSimplify;
 634   case X86::RELEASE_OR32mr:    OutMI.setOpcode(X86::OR32mr); goto ReSimplify;
 635   case X86::RELEASE_OR64mi32:  OutMI.setOpcode(X86::OR64mi32); goto ReSimplify;
 636   case X86::RELEASE_OR64mr:    OutMI.setOpcode(X86::OR64mr); goto ReSimplify;
 637   case X86::RELEASE_XOR8mi:    OutMI.setOpcode(X86::XOR8mi); goto ReSimplify;
 638   case X86::RELEASE_XOR8mr:    OutMI.setOpcode(X86::XOR8mr); goto ReSimplify;
 639   case X86::RELEASE_XOR32mi:   OutMI.setOpcode(X86::XOR32mi); goto ReSimplify;
 640   case X86::RELEASE_XOR32mr:   OutMI.setOpcode(X86::XOR32mr); goto ReSimplify;
 641   case X86::RELEASE_XOR64mi32: OutMI.setOpcode(X86::XOR64mi32); goto ReSimplify;
 642   case X86::RELEASE_XOR64mr:   OutMI.setOpcode(X86::XOR64mr); goto ReSimplify;
 643   case X86::RELEASE_INC8m:     OutMI.setOpcode(X86::INC8m); goto ReSimplify;
 644   case X86::RELEASE_INC16m:    OutMI.setOpcode(X86::INC16m); goto ReSimplify;
 645   case X86::RELEASE_INC32m:    OutMI.setOpcode(X86::INC32m); goto ReSimplify;
 646   case X86::RELEASE_INC64m:    OutMI.setOpcode(X86::INC64m); goto ReSimplify;
 647   case X86::RELEASE_DEC8m:     OutMI.setOpcode(X86::DEC8m); goto ReSimplify;
 648   case X86::RELEASE_DEC16m:    OutMI.setOpcode(X86::DEC16m); goto ReSimplify;
 649   case X86::RELEASE_DEC32m:    OutMI.setOpcode(X86::DEC32m); goto ReSimplify;
 650   case X86::RELEASE_DEC64m:    OutMI.setOpcode(X86::DEC64m); goto ReSimplify;
 651
 652   // We don't currently select the correct instruction form for instructions
 653   // which have a short %eax, etc. form. Handle this by custom lowering, for
 654   // now.
 655   //
 656   // Note, we are currently not handling the following instructions:
 657   // MOV64ao8, MOV64o8a
 658   // XCHG16ar, XCHG32ar, XCHG64ar
 659   case X86::MOV8mr_NOREX:
 660   case X86::MOV8mr:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8o32a); break;
 661   case X86::MOV8rm_NOREX:
 662   case X86::MOV8rm:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8ao32); break;
 663   case X86::MOV16mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16o32a); break;
 664   case X86::MOV16rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16ao32); break;
 665   case X86::MOV32mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32o32a); break;
 666   case X86::MOV32rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32ao32); break;
 667
 668   case X86::ADC8ri:     SimplifyShortImmForm(OutMI, X86::ADC8i8);    break;
 669   case X86::ADC16ri:    SimplifyShortImmForm(OutMI, X86::ADC16i16);  break;
 670   case X86::ADC32ri:    SimplifyShortImmForm(OutMI, X86::ADC32i32);  break;
 671   case X86::ADC64ri32:  SimplifyShortImmForm(OutMI, X86::ADC64i32);  break;
 672   case X86::ADD8ri:     SimplifyShortImmForm(OutMI, X86::ADD8i8);    break;
 673   case X86::ADD16ri:    SimplifyShortImmForm(OutMI, X86::ADD16i16);  break;
 674   case X86::ADD32ri:    SimplifyShortImmForm(OutMI, X86::ADD32i32);  break;
 675   case X86::ADD64ri32:  SimplifyShortImmForm(OutMI, X86::ADD64i32);  break;
 676   case X86::AND8ri:     SimplifyShortImmForm(OutMI, X86::AND8i8);    break;
 677   case X86::AND16ri:    SimplifyShortImmForm(OutMI, X86::AND16i16);  break;
 678   case X86::AND32ri:    SimplifyShortImmForm(OutMI, X86::AND32i32);  break;
 679   case X86::AND64ri32:  SimplifyShortImmForm(OutMI, X86::AND64i32);  break;
 680   case X86::CMP8ri:     SimplifyShortImmForm(OutMI, X86::CMP8i8);    break;
 681   case X86::CMP16ri:    SimplifyShortImmForm(OutMI, X86::CMP16i16);  break;
 682   case X86::CMP32ri:    SimplifyShortImmForm(OutMI, X86::CMP32i32);  break;
 683   case X86::CMP64ri32:  SimplifyShortImmForm(OutMI, X86::CMP64i32);  break;
 684   case X86::OR8ri:      SimplifyShortImmForm(OutMI, X86::OR8i8);     break;
 685   case X86::OR16ri:     SimplifyShortImmForm(OutMI, X86::OR16i16);   break;
 686   case X86::OR32ri:     SimplifyShortImmForm(OutMI, X86::OR32i32);   break;
 687   case X86::OR64ri32:   SimplifyShortImmForm(OutMI, X86::OR64i32);   break;
 688   case X86::SBB8ri:     SimplifyShortImmForm(OutMI, X86::SBB8i8);    break;
 689   case X86::SBB16ri:    SimplifyShortImmForm(OutMI, X86::SBB16i16);  break;
 690   case X86::SBB32ri:    SimplifyShortImmForm(OutMI, X86::SBB32i32);  break;
 691   case X86::SBB64ri32:  SimplifyShortImmForm(OutMI, X86::SBB64i32);  break;
 692   case X86::SUB8ri:     SimplifyShortImmForm(OutMI, X86::SUB8i8);    break;
 693   case X86::SUB16ri:    SimplifyShortImmForm(OutMI, X86::SUB16i16);  break;
 694   case X86::SUB32ri:    SimplifyShortImmForm(OutMI, X86::SUB32i32);  break;
 695   case X86::SUB64ri32:  SimplifyShortImmForm(OutMI, X86::SUB64i32);  break;
 696   case X86::TEST8ri:    SimplifyShortImmForm(OutMI, X86::TEST8i8);   break;
 697   case X86::TEST16ri:   SimplifyShortImmForm(OutMI, X86::TEST16i16); break;
 698   case X86::TEST32ri:   SimplifyShortImmForm(OutMI, X86::TEST32i32); break;
 699   case X86::TEST64ri32: SimplifyShortImmForm(OutMI, X86::TEST64i32); break;
 700   case X86::XOR8ri:     SimplifyShortImmForm(OutMI, X86::XOR8i8);    break;
 701   case X86::XOR16ri:    SimplifyShortImmForm(OutMI, X86::XOR16i16);  break;
 702   case X86::XOR32ri:    SimplifyShortImmForm(OutMI, X86::XOR32i32);  break;
 703   case X86::XOR64ri32:  SimplifyShortImmForm(OutMI, X86::XOR64i32);  break;
 704
 705   // Try to shrink some forms of movsx.
 706   case X86::MOVSX16rr8:
 707   case X86::MOVSX32rr16:
 708   case X86::MOVSX64rr32:
 709     SimplifyMOVSX(OutMI);
 710     break;
 711   }
 712 }
 713
 714 void X86AsmPrinter::LowerTlsAddr(X86MCInstLower &MCInstLowering,
 715                                  const MachineInstr &MI) {
 716
 717   bool is64Bits = MI.getOpcode() == X86::TLS_addr64 ||
 718                   MI.getOpcode() == X86::TLS_base_addr64;
 719
 720   bool needsPadding = MI.getOpcode() == X86::TLS_addr64;
 721
 722   MCContext &context = OutStreamer->getContext();
 723
 724   if (needsPadding)
 725     EmitAndCountInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 726
 727   MCSymbolRefExpr::VariantKind SRVK;
 728   switch (MI.getOpcode()) {
 729     case X86::TLS_addr32:
 730     case X86::TLS_addr64:
 731       SRVK = MCSymbolRefExpr::VK_TLSGD;
 732       break;
 733     case X86::TLS_base_addr32:
 734       SRVK = MCSymbolRefExpr::VK_TLSLDM;
 735       break;
 736     case X86::TLS_base_addr64:
 737       SRVK = MCSymbolRefExpr::VK_TLSLD;
 738       break;
 739     default:
 740       llvm_unreachable("unexpected opcode");
 741   }
 742
 743   MCSymbol *sym = MCInstLowering.GetSymbolFromOperand(MI.getOperand(3));
 744   const MCSymbolRefExpr *symRef = MCSymbolRefExpr::create(sym, SRVK, context);
 745
 746   MCInst LEA;
 747   if (is64Bits) {
 748     LEA.setOpcode(X86::LEA64r);
 749     LEA.addOperand(MCOperand::createReg(X86::RDI)); // dest
 750     LEA.addOperand(MCOperand::createReg(X86::RIP)); // base
 751     LEA.addOperand(MCOperand::createImm(1));        // scale
 752     LEA.addOperand(MCOperand::createReg(0));        // index
 753     LEA.addOperand(MCOperand::createExpr(symRef));  // disp
 754     LEA.addOperand(MCOperand::createReg(0));        // seg
 755   } else if (SRVK == MCSymbolRefExpr::VK_TLSLDM) {
 756     LEA.setOpcode(X86::LEA32r);
 757     LEA.addOperand(MCOperand::createReg(X86::EAX)); // dest
 758     LEA.addOperand(MCOperand::createReg(X86::EBX)); // base
 759     LEA.addOperand(MCOperand::createImm(1));        // scale
 760     LEA.addOperand(MCOperand::createReg(0));        // index
 761     LEA.addOperand(MCOperand::createExpr(symRef));  // disp
 762     LEA.addOperand(MCOperand::createReg(0));        // seg
 763   } else {
 764     LEA.setOpcode(X86::LEA32r);
 765     LEA.addOperand(MCOperand::createReg(X86::EAX)); // dest
 766     LEA.addOperand(MCOperand::createReg(0));        // base
 767     LEA.addOperand(MCOperand::createImm(1));        // scale
 768     LEA.addOperand(MCOperand::createReg(X86::EBX)); // index
 769     LEA.addOperand(MCOperand::createExpr(symRef));  // disp
 770     LEA.addOperand(MCOperand::createReg(0));        // seg
 771   }
 772   EmitAndCountInstruction(LEA);
 773
 774   if (needsPadding) {
 775     EmitAndCountInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 776     EmitAndCountInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 777     EmitAndCountInstruction(MCInstBuilder(X86::REX64_PREFIX));
 778   }
 779
 780   StringRef name = is64Bits ? "__tls_get_addr" : "___tls_get_addr";
 781   MCSymbol *tlsGetAddr = context.getOrCreateSymbol(name);
 782   const MCSymbolRefExpr *tlsRef =
 783     MCSymbolRefExpr::create(tlsGetAddr,
 784                             MCSymbolRefExpr::VK_PLT,
 785                             context);
 786
 787   EmitAndCountInstruction(MCInstBuilder(is64Bits ? X86::CALL64pcrel32
 788                                                  : X86::CALLpcrel32)
 789                             .addExpr(tlsRef));
 790 }
 791
 792 /// \brief Emit the optimal amount of multi-byte nops on X86.
 793 static void EmitNops(MCStreamer &OS, unsigned NumBytes, bool Is64Bit, const MCSubtargetInfo &STI) {
 794   // This works only for 64bit. For 32bit we have to do additional checking if
 795   // the CPU supports multi-byte nops.
 796   assert(Is64Bit && "EmitNops only supports X86-64");
 797   while (NumBytes) {
 798     unsigned Opc, BaseReg, ScaleVal, IndexReg, Displacement, SegmentReg;
 799     Opc = IndexReg = Displacement = SegmentReg = 0;
 800     BaseReg = X86::RAX; ScaleVal = 1;
 801     switch (NumBytes) {
 802     case  0: llvm_unreachable("Zero nops?"); break;
 803     case  1: NumBytes -=  1; Opc = X86::NOOP; break;
 804     case  2: NumBytes -=  2; Opc = X86::XCHG16ar; break;
 805     case  3: NumBytes -=  3; Opc = X86::NOOPL; break;
 806     case  4: NumBytes -=  4; Opc = X86::NOOPL; Displacement = 8; break;
 807     case  5: NumBytes -=  5; Opc = X86::NOOPL; Displacement = 8;
 808              IndexReg = X86::RAX; break;
 809     case  6: NumBytes -=  6; Opc = X86::NOOPW; Displacement = 8;
 810              IndexReg = X86::RAX; break;
 811     case  7: NumBytes -=  7; Opc = X86::NOOPL; Displacement = 512; break;
 812     case  8: NumBytes -=  8; Opc = X86::NOOPL; Displacement = 512;
 813              IndexReg = X86::RAX; break;
 814     case  9: NumBytes -=  9; Opc = X86::NOOPW; Displacement = 512;
 815              IndexReg = X86::RAX; break;
 816     default: NumBytes -= 10; Opc = X86::NOOPW; Displacement = 512;
 817              IndexReg = X86::RAX; SegmentReg = X86::CS; break;
 818     }
 819
 820     unsigned NumPrefixes = std::min(NumBytes, 5U);
 821     NumBytes -= NumPrefixes;
 822     for (unsigned i = 0; i != NumPrefixes; ++i)
 823       OS.EmitBytes("\x66");
 824
 825     switch (Opc) {
 826     default: llvm_unreachable("Unexpected opcode"); break;
 827     case X86::NOOP:
 828       OS.EmitInstruction(MCInstBuilder(Opc), STI);
 829       break;
 830     case X86::XCHG16ar:
 831       OS.EmitInstruction(MCInstBuilder(Opc).addReg(X86::AX), STI);
 832       break;
 833     case X86::NOOPL:
 834     case X86::NOOPW:
 835       OS.EmitInstruction(MCInstBuilder(Opc).addReg(BaseReg)
 836                          .addImm(ScaleVal).addReg(IndexReg)
 837                          .addImm(Displacement).addReg(SegmentReg), STI);
 838       break;
 839     }
 840   } // while (NumBytes)
 841 }
 842
 843 void X86AsmPrinter::LowerSTATEPOINT(const MachineInstr &MI,
 844                                     X86MCInstLower &MCIL) {
 845   assert(Subtarget->is64Bit() && "Statepoint currently only supports X86-64");
 846
 847   StatepointOpers SOpers(&MI);
 848   if (unsigned PatchBytes = SOpers.getNumPatchBytes()) {
 849     EmitNops(*OutStreamer, PatchBytes, Subtarget->is64Bit(),
 850              getSubtargetInfo());
 851   } else {
 852     // Lower call target and choose correct opcode
 853     const MachineOperand &CallTarget = SOpers.getCallTarget();
 854     MCOperand CallTargetMCOp;
 855     unsigned CallOpcode;
 856     switch (CallTarget.getType()) {
 857     case MachineOperand::MO_GlobalAddress:
 858     case MachineOperand::MO_ExternalSymbol:
 859       CallTargetMCOp = MCIL.LowerSymbolOperand(
 860           CallTarget, MCIL.GetSymbolFromOperand(CallTarget));
 861       CallOpcode = X86::CALL64pcrel32;
 862       // Currently, we only support relative addressing with statepoints.
 863       // Otherwise, we'll need a scratch register to hold the target
 864       // address.  You'll fail asserts during load & relocation if this
 865       // symbol is to far away. (TODO: support non-relative addressing)
 866       break;
 867     case MachineOperand::MO_Immediate:
 868       CallTargetMCOp = MCOperand::createImm(CallTarget.getImm());
 869       CallOpcode = X86::CALL64pcrel32;
 870       // Currently, we only support relative addressing with statepoints.
 871       // Otherwise, we'll need a scratch register to hold the target
 872       // immediate.  You'll fail asserts during load & relocation if this
 873       // address is to far away. (TODO: support non-relative addressing)
 874       break;
 875     case MachineOperand::MO_Register:
 876       CallTargetMCOp = MCOperand::createReg(CallTarget.getReg());
 877       CallOpcode = X86::CALL64r;
 878       break;
 879     default:
 880       llvm_unreachable("Unsupported operand type in statepoint call target");
 881       break;
 882     }
 883
 884     // Emit call
 885     MCInst CallInst;
 886     CallInst.setOpcode(CallOpcode);
 887     CallInst.addOperand(CallTargetMCOp);
 888     OutStreamer->EmitInstruction(CallInst, getSubtargetInfo());
 889   }
 890
 891   // Record our statepoint node in the same section used by STACKMAP
 892   // and PATCHPOINT
 893   SM.recordStatepoint(MI);
 894 }
 895
 896 void X86AsmPrinter::LowerFAULTING_LOAD_OP(const MachineInstr &MI,
 897                                        X86MCInstLower &MCIL) {
 898   // FAULTING_LOAD_OP <def>, <handler label>, <load opcode>, <load operands>
 899
 900   unsigned LoadDefRegister = MI.getOperand(0).getReg();
 901   MCSymbol *HandlerLabel = MI.getOperand(1).getMCSymbol();
 902   unsigned LoadOpcode = MI.getOperand(2).getImm();
 903   unsigned LoadOperandsBeginIdx = 3;
 904
 905   FM.recordFaultingOp(FaultMaps::FaultingLoad, HandlerLabel);
 906
 907   MCInst LoadMI;
 908   LoadMI.setOpcode(LoadOpcode);
 909
 910   if (LoadDefRegister != X86::NoRegister)
 911     LoadMI.addOperand(MCOperand::createReg(LoadDefRegister));
 912
 913   for (auto I = MI.operands_begin() + LoadOperandsBeginIdx,
 914             E = MI.operands_end();
 915        I != E; ++I)
 916     if (auto MaybeOperand = MCIL.LowerMachineOperand(&MI, *I))
 917       LoadMI.addOperand(MaybeOperand.getValue());
 918
 919   OutStreamer->EmitInstruction(LoadMI, getSubtargetInfo());
 920 }
 921
 922 // Lower a stackmap of the form:
 923 // <id>, <shadowBytes>, ...
 924 void X86AsmPrinter::LowerSTACKMAP(const MachineInstr &MI) {
 925   SMShadowTracker.emitShadowPadding(*OutStreamer, getSubtargetInfo());
 926   SM.recordStackMap(MI);
 927   unsigned NumShadowBytes = MI.getOperand(1).getImm();
 928   SMShadowTracker.reset(NumShadowBytes);
 929 }
 930
 931 // Lower a patchpoint of the form:
 932 // [<def>], <id>, <numBytes>, <target>, <numArgs>, <cc>, ...
 933 void X86AsmPrinter::LowerPATCHPOINT(const MachineInstr &MI,
 934                                     X86MCInstLower &MCIL) {
 935   assert(Subtarget->is64Bit() && "Patchpoint currently only supports X86-64");
 936
 937   SMShadowTracker.emitShadowPadding(*OutStreamer, getSubtargetInfo());
 938
 939   SM.recordPatchPoint(MI);
 940
 941   PatchPointOpers opers(&MI);
 942   unsigned ScratchIdx = opers.getNextScratchIdx();
 943   unsigned EncodedBytes = 0;
 944   const MachineOperand &CalleeMO =
 945     opers.getMetaOper(PatchPointOpers::TargetPos);
 946
 947   // Check for null target. If target is non-null (i.e. is non-zero or is
 948   // symbolic) then emit a call.
 949   if (!(CalleeMO.isImm() && !CalleeMO.getImm())) {
 950     MCOperand CalleeMCOp;
 951     switch (CalleeMO.getType()) {
 952     default:
 953       /// FIXME: Add a verifier check for bad callee types.
 954       llvm_unreachable("Unrecognized callee operand type.");
 955     case MachineOperand::MO_Immediate:
 956       if (CalleeMO.getImm())
 957         CalleeMCOp = MCOperand::createImm(CalleeMO.getImm());
 958       break;
 959     case MachineOperand::MO_ExternalSymbol:
 960     case MachineOperand::MO_GlobalAddress:
 961       CalleeMCOp =
 962         MCIL.LowerSymbolOperand(CalleeMO,
 963                                 MCIL.GetSymbolFromOperand(CalleeMO));
 964       break;
 965     }
 966
 967     // Emit MOV to materialize the target address and the CALL to target.
 968     // This is encoded with 12-13 bytes, depending on which register is used.
 969     unsigned ScratchReg = MI.getOperand(ScratchIdx).getReg();
 970     if (X86II::isX86_64ExtendedReg(ScratchReg))
 971       EncodedBytes = 13;
 972     else
 973       EncodedBytes = 12;
 974
 975     EmitAndCountInstruction(
 976         MCInstBuilder(X86::MOV64ri).addReg(ScratchReg).addOperand(CalleeMCOp));
 977     EmitAndCountInstruction(MCInstBuilder(X86::CALL64r).addReg(ScratchReg));
 978   }
 979
 980   // Emit padding.
 981   unsigned NumBytes = opers.getMetaOper(PatchPointOpers::NBytesPos).getImm();
 982   assert(NumBytes >= EncodedBytes &&
 983          "Patchpoint can't request size less than the length of a call.");
 984
 985   EmitNops(*OutStreamer, NumBytes - EncodedBytes, Subtarget->is64Bit(),
 986            getSubtargetInfo());
 987 }
 988
 989 // Returns instruction preceding MBBI in MachineFunction.
 990 // If MBBI is the first instruction of the first basic block, returns null.
 991 static MachineBasicBlock::const_iterator
 992 PrevCrossBBInst(MachineBasicBlock::const_iterator MBBI) {
 993   const MachineBasicBlock *MBB = MBBI->getParent();
 994   while (MBBI == MBB->begin()) {
 995     if (MBB == MBB->getParent()->begin())
 996       return nullptr;
 997     MBB = MBB->getPrevNode();
 998     MBBI = MBB->end();
 999   }
1000   return --MBBI;
1001 }
1002
1003 static const Constant *getConstantFromPool(const MachineInstr &MI,
1004                                            const MachineOperand &Op) {
1005   if (!Op.isCPI())
1006     return nullptr;
1007
1008   ArrayRef<MachineConstantPoolEntry> Constants =
1009       MI.getParent()->getParent()->getConstantPool()->getConstants();
1010   const MachineConstantPoolEntry &ConstantEntry =
1011       Constants[Op.getIndex()];
1012
1013   // Bail if this is a machine constant pool entry, we won't be able to dig out
1014   // anything useful.
1015   if (ConstantEntry.isMachineConstantPoolEntry())
1016     return nullptr;
1017
1018   auto *C = dyn_cast<Constant>(ConstantEntry.Val.ConstVal);
1019   assert((!C || ConstantEntry.getType() == C->getType()) &&
1020          "Expected a constant of the same type!");
1021   return C;
1022 }
1023
1024 static std::string getShuffleComment(const MachineOperand &DstOp,
1025                                      const MachineOperand &SrcOp,
1026                                      ArrayRef<int> Mask) {
1027   std::string Comment;
1028
1029   // Compute the name for a register. This is really goofy because we have
1030   // multiple instruction printers that could (in theory) use different
1031   // names. Fortunately most people use the ATT style (outside of Windows)
1032   // and they actually agree on register naming here. Ultimately, this is
1033   // a comment, and so its OK if it isn't perfect.
1034   auto GetRegisterName = [](unsigned RegNum) -> StringRef {
1035     return X86ATTInstPrinter::getRegisterName(RegNum);
1036   };
1037
1038   StringRef DstName = DstOp.isReg() ? GetRegisterName(DstOp.getReg()) : "mem";
1039   StringRef SrcName = SrcOp.isReg() ? GetRegisterName(SrcOp.getReg()) : "mem";
1040
1041   raw_string_ostream CS(Comment);
1042   CS << DstName << " = ";
1043   bool NeedComma = false;
1044   bool InSrc = false;
1045   for (int M : Mask) {
1046     // Wrap up any prior entry...
1047     if (M == SM_SentinelZero && InSrc) {
1048       InSrc = false;
1049       CS << "]";
1050     }
1051     if (NeedComma)
1052       CS << ",";
1053     else
1054       NeedComma = true;
1055
1056     // Print this shuffle...
1057     if (M == SM_SentinelZero) {
1058       CS << "zero";
1059     } else {
1060       if (!InSrc) {
1061         InSrc = true;
1062         CS << SrcName << "[";
1063       }
1064       if (M == SM_SentinelUndef)
1065         CS << "u";
1066       else
1067         CS << M;
1068     }
1069   }
1070   if (InSrc)
1071     CS << "]";
1072   CS.flush();
1073
1074   return Comment;
1075 }
1076
1077 void X86AsmPrinter::EmitInstruction(const MachineInstr *MI) {
1078   X86MCInstLower MCInstLowering(*MF, *this);
1079   const X86RegisterInfo *RI = MF->getSubtarget<X86Subtarget>().getRegisterInfo();
1080
1081   switch (MI->getOpcode()) {
1082   case TargetOpcode::DBG_VALUE:
1083     llvm_unreachable("Should be handled target independently");
1084
1085   // Emit nothing here but a comment if we can.
1086   case X86::Int_MemBarrier:
1087     OutStreamer->emitRawComment("MEMBARRIER");
1088     return;
1089
1090
1091   case X86::EH_RETURN:
1092   case X86::EH_RETURN64: {
1093     // Lower these as normal, but add some comments.
1094     unsigned Reg = MI->getOperand(0).getReg();
1095     OutStreamer->AddComment(StringRef("eh_return, addr: %") +
1096                             X86ATTInstPrinter::getRegisterName(Reg));
1097     break;
1098   }
1099   case X86::CLEANUPRET: {
1100     // Lower these as normal, but add some comments.
1101     OutStreamer->AddComment("CLEANUPRET");
1102     break;
1103   }
1104
1105   case X86::CATCHRET: {
1106     // Lower these as normal, but add some comments.
1107     OutStreamer->AddComment("CATCHRET");
1108     break;
1109   }
1110
1111   case X86::TAILJMPr:
1112   case X86::TAILJMPm:
1113   case X86::TAILJMPd:
1114   case X86::TAILJMPr64:
1115   case X86::TAILJMPm64:
1116   case X86::TAILJMPd64:
1117   case X86::TAILJMPr64_REX:
1118   case X86::TAILJMPm64_REX:
1119   case X86::TAILJMPd64_REX:
1120     // Lower these as normal, but add some comments.
1121     OutStreamer->AddComment("TAILCALL");
1122     break;
1123
1124   case X86::TLS_addr32:
1125   case X86::TLS_addr64:
1126   case X86::TLS_base_addr32:
1127   case X86::TLS_base_addr64:
1128     return LowerTlsAddr(MCInstLowering, *MI);
1129
1130   case X86::MOVPC32r: {
1131     // This is a pseudo op for a two instruction sequence with a label, which
1132     // looks like:
1133     //     call "L1$pb"
1134     // "L1$pb":
1135     //     popl %esi
1136
1137     // Emit the call.
1138     MCSymbol *PICBase = MF->getPICBaseSymbol();
1139     // FIXME: We would like an efficient form for this, so we don't have to do a
1140     // lot of extra uniquing.
1141     EmitAndCountInstruction(MCInstBuilder(X86::CALLpcrel32)
1142       .addExpr(MCSymbolRefExpr::create(PICBase, OutContext)));
1143
1144     const X86FrameLowering* FrameLowering =
1145         MF->getSubtarget<X86Subtarget>().getFrameLowering();
1146     bool hasFP = FrameLowering->hasFP(*MF);
1147
1148     // TODO: This is needed only if we require precise CFA.
1149     bool HasActiveDwarfFrame = OutStreamer->getNumFrameInfos() &&
1150                                !OutStreamer->getDwarfFrameInfos().back().End;
1151
1152     int stackGrowth = -RI->getSlotSize();
1153
1154     if (HasActiveDwarfFrame && !hasFP) {
1155       OutStreamer->EmitCFIAdjustCfaOffset(-stackGrowth);
1156     }
1157
1158     // Emit the label.
1159     OutStreamer->EmitLabel(PICBase);
1160
1161     // popl $reg
1162     EmitAndCountInstruction(MCInstBuilder(X86::POP32r)
1163                             .addReg(MI->getOperand(0).getReg()));
1164
1165     if (HasActiveDwarfFrame && !hasFP) {
1166       OutStreamer->EmitCFIAdjustCfaOffset(stackGrowth);
1167     }
1168     return;
1169   }
1170
1171   case X86::ADD32ri: {
1172     // Lower the MO_GOT_ABSOLUTE_ADDRESS form of ADD32ri.
1173     if (MI->getOperand(2).getTargetFlags() != X86II::MO_GOT_ABSOLUTE_ADDRESS)
1174       break;
1175
1176     // Okay, we have something like:
1177     //  EAX = ADD32ri EAX, MO_GOT_ABSOLUTE_ADDRESS(@MYGLOBAL)
1178
1179     // For this, we want to print something like:
1180     //   MYGLOBAL + (. - PICBASE)
1181     // However, we can't generate a ".", so just emit a new label here and refer
1182     // to it.
1183     MCSymbol *DotSym = OutContext.createTempSymbol();
1184     OutStreamer->EmitLabel(DotSym);
1185
1186     // Now that we have emitted the label, lower the complex operand expression.
1187     MCSymbol *OpSym = MCInstLowering.GetSymbolFromOperand(MI->getOperand(2));
1188
1189     const MCExpr *DotExpr = MCSymbolRefExpr::create(DotSym, OutContext);
1190     const MCExpr *PICBase =
1191       MCSymbolRefExpr::create(MF->getPICBaseSymbol(), OutContext);
1192     DotExpr = MCBinaryExpr::createSub(DotExpr, PICBase, OutContext);
1193
1194     DotExpr = MCBinaryExpr::createAdd(MCSymbolRefExpr::create(OpSym,OutContext),
1195                                       DotExpr, OutContext);
1196
1197     EmitAndCountInstruction(MCInstBuilder(X86::ADD32ri)
1198       .addReg(MI->getOperand(0).getReg())
1199       .addReg(MI->getOperand(1).getReg())
1200       .addExpr(DotExpr));
1201     return;
1202   }
1203   case TargetOpcode::STATEPOINT:
1204     return LowerSTATEPOINT(*MI, MCInstLowering);
1205
1206   case TargetOpcode::FAULTING_LOAD_OP:
1207     return LowerFAULTING_LOAD_OP(*MI, MCInstLowering);
1208
1209   case TargetOpcode::STACKMAP:
1210     return LowerSTACKMAP(*MI);
1211
1212   case TargetOpcode::PATCHPOINT:
1213     return LowerPATCHPOINT(*MI, MCInstLowering);
1214
1215   case X86::MORESTACK_RET:
1216     EmitAndCountInstruction(MCInstBuilder(getRetOpcode(*Subtarget)));
1217     return;
1218
1219   case X86::MORESTACK_RET_RESTORE_R10:
1220     // Return, then restore R10.
1221     EmitAndCountInstruction(MCInstBuilder(getRetOpcode(*Subtarget)));
1222     EmitAndCountInstruction(MCInstBuilder(X86::MOV64rr)
1223                             .addReg(X86::R10)
1224                             .addReg(X86::RAX));
1225     return;
1226
1227   case X86::SEH_PushReg:
1228     OutStreamer->EmitWinCFIPushReg(RI->getSEHRegNum(MI->getOperand(0).getImm()));
1229     return;
1230
1231   case X86::SEH_SaveReg:
1232     OutStreamer->EmitWinCFISaveReg(RI->getSEHRegNum(MI->getOperand(0).getImm()),
1233                                    MI->getOperand(1).getImm());
1234     return;
1235
1236   case X86::SEH_SaveXMM:
1237     OutStreamer->EmitWinCFISaveXMM(RI->getSEHRegNum(MI->getOperand(0).getImm()),
1238                                    MI->getOperand(1).getImm());
1239     return;
1240
1241   case X86::SEH_StackAlloc:
1242     OutStreamer->EmitWinCFIAllocStack(MI->getOperand(0).getImm());
1243     return;
1244
1245   case X86::SEH_SetFrame:
1246     OutStreamer->EmitWinCFISetFrame(RI->getSEHRegNum(MI->getOperand(0).getImm()),
1247                                     MI->getOperand(1).getImm());
1248     return;
1249
1250   case X86::SEH_PushFrame:
1251     OutStreamer->EmitWinCFIPushFrame(MI->getOperand(0).getImm());
1252     return;
1253
1254   case X86::SEH_EndPrologue:
1255     OutStreamer->EmitWinCFIEndProlog();
1256     return;
1257
1258   case X86::SEH_Epilogue: {
1259     MachineBasicBlock::const_iterator MBBI(MI);
1260     // Check if preceded by a call and emit nop if so.
1261     for (MBBI = PrevCrossBBInst(MBBI); MBBI; MBBI = PrevCrossBBInst(MBBI)) {
1262       // Conservatively assume that pseudo instructions don't emit code and keep
1263       // looking for a call. We may emit an unnecessary nop in some cases.
1264       if (!MBBI->isPseudo()) {
1265         if (MBBI->isCall())
1266           EmitAndCountInstruction(MCInstBuilder(X86::NOOP));
1267         break;
1268       }
1269     }
1270     return;
1271   }
1272
1273   // Lower PSHUFB and VPERMILP normally but add a comment if we can find
1274   // a constant shuffle mask. We won't be able to do this at the MC layer
1275   // because the mask isn't an immediate.
1276   case X86::PSHUFBrm:
1277   case X86::VPSHUFBrm:
1278   case X86::VPSHUFBYrm:
1279   case X86::VPSHUFBZ128rm:
1280   case X86::VPSHUFBZ128rmk:
1281   case X86::VPSHUFBZ128rmkz:
1282   case X86::VPSHUFBZ256rm:
1283   case X86::VPSHUFBZ256rmk:
1284   case X86::VPSHUFBZ256rmkz:
1285   case X86::VPSHUFBZrm:
1286   case X86::VPSHUFBZrmk:
1287   case X86::VPSHUFBZrmkz: {
1288     if (!OutStreamer->isVerboseAsm())
1289       break;
1290     unsigned SrcIdx, MaskIdx;
1291     switch (MI->getOpcode()) {
1292     default: llvm_unreachable("Invalid opcode");
1293     case X86::PSHUFBrm:
1294     case X86::VPSHUFBrm:
1295     case X86::VPSHUFBYrm:
1296     case X86::VPSHUFBZ128rm:
1297     case X86::VPSHUFBZ256rm:
1298     case X86::VPSHUFBZrm:
1299       SrcIdx = 1; MaskIdx = 5; break;
1300     case X86::VPSHUFBZ128rmkz:
1301     case X86::VPSHUFBZ256rmkz:
1302     case X86::VPSHUFBZrmkz:
1303       SrcIdx = 2; MaskIdx = 6; break;
1304     case X86::VPSHUFBZ128rmk:
1305     case X86::VPSHUFBZ256rmk:
1306     case X86::VPSHUFBZrmk:
1307       SrcIdx = 3; MaskIdx = 7; break;
1308     }
1309
1310     assert(MI->getNumOperands() >= 6 &&
1311            "We should always have at least 6 operands!");
1312     const MachineOperand &DstOp = MI->getOperand(0);
1313     const MachineOperand &SrcOp = MI->getOperand(SrcIdx);
1314     const MachineOperand &MaskOp = MI->getOperand(MaskIdx);
1315
1316     if (auto *C = getConstantFromPool(*MI, MaskOp)) {
1317       SmallVector<int, 16> Mask;
1318       DecodePSHUFBMask(C, Mask);
1319       if (!Mask.empty())
1320         OutStreamer->AddComment(getShuffleComment(DstOp, SrcOp, Mask));
1321     }
1322     break;
1323   }
1324   case X86::VPERMILPSrm:
1325   case X86::VPERMILPDrm:
1326   case X86::VPERMILPSYrm:
1327   case X86::VPERMILPDYrm: {
1328     if (!OutStreamer->isVerboseAsm())
1329       break;
1330     assert(MI->getNumOperands() > 5 &&
1331            "We should always have at least 5 operands!");
1332     const MachineOperand &DstOp = MI->getOperand(0);
1333     const MachineOperand &SrcOp = MI->getOperand(1);
1334     const MachineOperand &MaskOp = MI->getOperand(5);
1335
1336     unsigned ElSize;
1337     switch (MI->getOpcode()) {
1338     default: llvm_unreachable("Invalid opcode");
1339     case X86::VPERMILPSrm: case X86::VPERMILPSYrm: ElSize = 32; break;
1340     case X86::VPERMILPDrm: case X86::VPERMILPDYrm: ElSize = 64; break;
1341     }
1342
1343     if (auto *C = getConstantFromPool(*MI, MaskOp)) {
1344       SmallVector<int, 16> Mask;
1345       DecodeVPERMILPMask(C, ElSize, Mask);
1346       if (!Mask.empty())
1347         OutStreamer->AddComment(getShuffleComment(DstOp, SrcOp, Mask));
1348     }
1349     break;
1350   }
1351
1352 #define MOV_CASE(Prefix, Suffix)        \
1353   case X86::Prefix##MOVAPD##Suffix##rm: \
1354   case X86::Prefix##MOVAPS##Suffix##rm: \
1355   case X86::Prefix##MOVUPD##Suffix##rm: \
1356   case X86::Prefix##MOVUPS##Suffix##rm: \
1357   case X86::Prefix##MOVDQA##Suffix##rm: \
1358   case X86::Prefix##MOVDQU##Suffix##rm:
1359
1360 #define MOV_AVX512_CASE(Suffix)         \
1361   case X86::VMOVDQA64##Suffix##rm:      \
1362   case X86::VMOVDQA32##Suffix##rm:      \
1363   case X86::VMOVDQU64##Suffix##rm:      \
1364   case X86::VMOVDQU32##Suffix##rm:      \
1365   case X86::VMOVDQU16##Suffix##rm:      \
1366   case X86::VMOVDQU8##Suffix##rm:       \
1367   case X86::VMOVAPS##Suffix##rm:        \
1368   case X86::VMOVAPD##Suffix##rm:        \
1369   case X86::VMOVUPS##Suffix##rm:        \
1370   case X86::VMOVUPD##Suffix##rm:
1371
1372 #define CASE_ALL_MOV_RM()               \
1373   MOV_CASE(, )   /* SSE */              \
1374   MOV_CASE(V, )  /* AVX-128 */          \
1375   MOV_CASE(V, Y) /* AVX-256 */          \
1376   MOV_AVX512_CASE(Z)                    \
1377   MOV_AVX512_CASE(Z256)                 \
1378   MOV_AVX512_CASE(Z128)
1379
1380   // For loads from a constant pool to a vector register, print the constant
1381   // loaded.
1382   CASE_ALL_MOV_RM()
1383     if (!OutStreamer->isVerboseAsm())
1384       break;
1385     if (MI->getNumOperands() > 4)
1386     if (auto *C = getConstantFromPool(*MI, MI->getOperand(4))) {
1387       std::string Comment;
1388       raw_string_ostream CS(Comment);
1389       const MachineOperand &DstOp = MI->getOperand(0);
1390       CS << X86ATTInstPrinter::getRegisterName(DstOp.getReg()) << " = ";
1391       if (auto *CDS = dyn_cast<ConstantDataSequential>(C)) {
1392         CS << "[";
1393         for (int i = 0, NumElements = CDS->getNumElements(); i < NumElements; ++i) {
1394           if (i != 0)
1395             CS << ",";
1396           if (CDS->getElementType()->isIntegerTy())
1397             CS << CDS->getElementAsInteger(i);
1398           else if (CDS->getElementType()->isFloatTy())
1399             CS << CDS->getElementAsFloat(i);
1400           else if (CDS->getElementType()->isDoubleTy())
1401             CS << CDS->getElementAsDouble(i);
1402           else
1403             CS << "?";
1404         }
1405         CS << "]";
1406         OutStreamer->AddComment(CS.str());
1407       } else if (auto *CV = dyn_cast<ConstantVector>(C)) {
1408         CS << "<";
1409         for (int i = 0, NumOperands = CV->getNumOperands(); i < NumOperands; ++i) {
1410           if (i != 0)
1411             CS << ",";
1412           Constant *COp = CV->getOperand(i);
1413           if (isa<UndefValue>(COp)) {
1414             CS << "u";
1415           } else if (auto *CI = dyn_cast<ConstantInt>(COp)) {
1416             if (CI->getBitWidth() <= 64) {
1417               CS << CI->getZExtValue();
1418             } else {
1419               // print multi-word constant as (w0,w1)
1420               auto Val = CI->getValue();
1421               CS << "(";
1422               for (int i = 0, N = Val.getNumWords(); i < N; ++i) {
1423                 if (i > 0)
1424                   CS << ",";
1425                 CS << Val.getRawData()[i];
1426               }
1427               CS << ")";
1428             }
1429           } else if (auto *CF = dyn_cast<ConstantFP>(COp)) {
1430             SmallString<32> Str;
1431             CF->getValueAPF().toString(Str);
1432             CS << Str;
1433           } else {
1434             CS << "?";
1435           }
1436         }
1437         CS << ">";
1438         OutStreamer->AddComment(CS.str());
1439       }
1440     }
1441     break;
1442   }
1443
1444   MCInst TmpInst;
1445   MCInstLowering.Lower(MI, TmpInst);
1446
1447   // Stackmap shadows cannot include branch targets, so we can count the bytes
1448   // in a call towards the shadow, but must ensure that the no thread returns
1449   // in to the stackmap shadow.  The only way to achieve this is if the call
1450   // is at the end of the shadow.
1451   if (MI->isCall()) {
1452     // Count then size of the call towards the shadow
1453     SMShadowTracker.count(TmpInst, getSubtargetInfo());
1454     // Then flush the shadow so that we fill with nops before the call, not
1455     // after it.
1456     SMShadowTracker.emitShadowPadding(*OutStreamer, getSubtargetInfo());
1457     // Then emit the call
1458     OutStreamer->EmitInstruction(TmpInst, getSubtargetInfo());
1459     return;
1460   }
1461
1462   EmitAndCountInstruction(TmpInst);
1463 }