lib/Target/X86/X86InstrMMX.td

   1 //====- X86InstrMMX.td - Describe the MMX Instruction Set --*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the X86 MMX instruction set, defining the instructions,
  11 // and properties of the instructions which are needed for code generation,
  12 // machine code emission, and analysis.
  13 //
  14 // All instructions that use MMX should be in this file, even if they also use
  15 // SSE.
  16 //
  17 //===----------------------------------------------------------------------===//
  18
  19 //===----------------------------------------------------------------------===//
  20 // MMX Multiclasses
  21 //===----------------------------------------------------------------------===//
  22
  23 let Constraints = "$src1 = $dst" in {
  24   // MMXI_binop_rm_int - Simple MMX binary operator based on intrinsic.
  25   // When this is cleaned up, remove the FIXME from X86RecognizableInstr.cpp.
  26   multiclass MMXI_binop_rm_int<bits<8> opc, string OpcodeStr, Intrinsic IntId,
  27                                bit Commutable = 0> {
  28     def irr : MMXI<opc, MRMSrcReg, (outs VR64:$dst),
  29                  (ins VR64:$src1, VR64:$src2),
  30                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  31                  [(set VR64:$dst, (IntId VR64:$src1, VR64:$src2))]> {
  32       let isCommutable = Commutable;
  33     }
  34     def irm : MMXI<opc, MRMSrcMem, (outs VR64:$dst),
  35                  (ins VR64:$src1, i64mem:$src2),
  36                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  37                  [(set VR64:$dst, (IntId VR64:$src1,
  38                                    (bitconvert (load_mmx addr:$src2))))]>;
  39   }
  40
  41   multiclass MMXI_binop_rmi_int<bits<8> opc, bits<8> opc2, Format ImmForm,
  42                                 string OpcodeStr, Intrinsic IntId,
  43                                 Intrinsic IntId2> {
  44     def rr : MMXI<opc, MRMSrcReg, (outs VR64:$dst),
  45                                   (ins VR64:$src1, VR64:$src2),
  46                   !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  47                   [(set VR64:$dst, (IntId VR64:$src1, VR64:$src2))]>;
  48     def rm : MMXI<opc, MRMSrcMem, (outs VR64:$dst),
  49                                   (ins VR64:$src1, i64mem:$src2),
  50                   !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  51                   [(set VR64:$dst, (IntId VR64:$src1,
  52                                     (bitconvert (load_mmx addr:$src2))))]>;
  53     def ri : MMXIi8<opc2, ImmForm, (outs VR64:$dst),
  54                                    (ins VR64:$src1, i32i8imm:$src2),
  55                     !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  56            [(set VR64:$dst, (IntId2 VR64:$src1, (i32 imm:$src2)))]>;
  57   }
  58 }
  59
  60 /// Unary MMX instructions requiring SSSE3.
  61 multiclass SS3I_unop_rm_int_mm<bits<8> opc, string OpcodeStr,
  62                                Intrinsic IntId64> {
  63   def rr64 : SS38I<opc, MRMSrcReg, (outs VR64:$dst), (ins VR64:$src),
  64                    !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
  65                    [(set VR64:$dst, (IntId64 VR64:$src))]>;
  66
  67   def rm64 : SS38I<opc, MRMSrcMem, (outs VR64:$dst), (ins i64mem:$src),
  68                    !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
  69                    [(set VR64:$dst,
  70                      (IntId64 (bitconvert (memopmmx addr:$src))))]>;
  71 }
  72
  73 /// Binary MMX instructions requiring SSSE3.
  74 let ImmT = NoImm, Constraints = "$src1 = $dst" in {
  75 multiclass SS3I_binop_rm_int_mm<bits<8> opc, string OpcodeStr,
  76                              Intrinsic IntId64> {
  77   let isCommutable = 0 in
  78   def rr64 : SS38I<opc, MRMSrcReg, (outs VR64:$dst),
  79        (ins VR64:$src1, VR64:$src2),
  80         !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  81        [(set VR64:$dst, (IntId64 VR64:$src1, VR64:$src2))]>;
  82   def rm64 : SS38I<opc, MRMSrcMem, (outs VR64:$dst),
  83        (ins VR64:$src1, i64mem:$src2),
  84         !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
  85        [(set VR64:$dst,
  86          (IntId64 VR64:$src1,
  87           (bitconvert (memopmmx addr:$src2))))]>;
  88 }
  89 }
  90
  91 /// PALIGN MMX instructions (require SSSE3).
  92 multiclass ssse3_palign_mm<string asm, Intrinsic IntId> {
  93   def R64irr  : SS3AI<0x0F, MRMSrcReg, (outs VR64:$dst),
  94       (ins VR64:$src1, VR64:$src2, i8imm:$src3),
  95       !strconcat(asm, "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
  96       [(set VR64:$dst, (IntId VR64:$src1, VR64:$src2, (i8 imm:$src3)))]>;
  97   def R64irm  : SS3AI<0x0F, MRMSrcMem, (outs VR64:$dst),
  98       (ins VR64:$src1, i64mem:$src2, i8imm:$src3),
  99       !strconcat(asm, "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 100       [(set VR64:$dst, (IntId VR64:$src1,
 101                        (bitconvert (load_mmx addr:$src2)), (i8 imm:$src3)))]>;
 102 }
 103
 104 multiclass sse12_cvt_pint<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
 105                          Intrinsic Int, X86MemOperand x86memop, PatFrag ld_frag,
 106                          string asm, Domain d> {
 107   def irr : PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src), asm,
 108                         [(set DstRC:$dst, (Int SrcRC:$src))],
 109                         IIC_DEFAULT, d>;
 110   def irm : PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src), asm,
 111                         [(set DstRC:$dst, (Int (ld_frag addr:$src)))],
 112                         IIC_DEFAULT, d>;
 113 }
 114
 115 multiclass sse12_cvt_pint_3addr<bits<8> opc, RegisterClass SrcRC,
 116                     RegisterClass DstRC, Intrinsic Int, X86MemOperand x86memop,
 117                     PatFrag ld_frag, string asm, Domain d> {
 118   def irr : PI<opc, MRMSrcReg, (outs DstRC:$dst),(ins DstRC:$src1, SrcRC:$src2),
 119               asm, [(set DstRC:$dst, (Int DstRC:$src1, SrcRC:$src2))],
 120               IIC_DEFAULT, d>;
 121   def irm : PI<opc, MRMSrcMem, (outs DstRC:$dst),
 122                    (ins DstRC:$src1, x86memop:$src2), asm,
 123               [(set DstRC:$dst, (Int DstRC:$src1, (ld_frag addr:$src2)))],
 124               IIC_DEFAULT, d>;
 125 }
 126
 127 //===----------------------------------------------------------------------===//
 128 // MMX EMMS Instruction
 129 //===----------------------------------------------------------------------===//
 130
 131 def MMX_EMMS  : MMXI<0x77, RawFrm, (outs), (ins), "emms",
 132                      [(int_x86_mmx_emms)]>;
 133
 134 //===----------------------------------------------------------------------===//
 135 // MMX Scalar Instructions
 136 //===----------------------------------------------------------------------===//
 137
 138 // Data Transfer Instructions
 139 def MMX_MOVD64rr : MMXI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR32:$src),
 140                         "movd\t{$src, $dst|$dst, $src}",
 141                         [(set VR64:$dst,
 142                          (x86mmx (scalar_to_vector GR32:$src)))]>;
 143 let canFoldAsLoad = 1 in
 144 def MMX_MOVD64rm : MMXI<0x6E, MRMSrcMem, (outs VR64:$dst), (ins i32mem:$src),
 145                         "movd\t{$src, $dst|$dst, $src}",
 146               [(set VR64:$dst,
 147                (x86mmx (scalar_to_vector (loadi32 addr:$src))))]>;
 148 let mayStore = 1 in
 149 def MMX_MOVD64mr : MMXI<0x7E, MRMDestMem, (outs), (ins i32mem:$dst, VR64:$src),
 150                         "movd\t{$src, $dst|$dst, $src}", []>;
 151 def MMX_MOVD64grr : MMXI<0x7E, MRMDestReg, (outs), (ins GR32:$dst, VR64:$src),
 152                         "movd\t{$src, $dst|$dst, $src}", []>;
 153
 154 let neverHasSideEffects = 1 in
 155 def MMX_MOVD64to64rr : MMXRI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR64:$src),
 156                              "movd\t{$src, $dst|$dst, $src}",
 157                              []>;
 158
 159 // These are 64 bit moves, but since the OS X assembler doesn't
 160 // recognize a register-register movq, we write them as
 161 // movd.
 162 def MMX_MOVD64from64rr : MMXRI<0x7E, MRMDestReg,
 163                                (outs GR64:$dst), (ins VR64:$src),
 164                                "movd\t{$src, $dst|$dst, $src}",
 165                              [(set GR64:$dst,
 166                               (bitconvert VR64:$src))]>;
 167 def MMX_MOVD64rrv164 : MMXRI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR64:$src),
 168                              "movd\t{$src, $dst|$dst, $src}",
 169                              [(set VR64:$dst,
 170                               (bitconvert GR64:$src))]>;
 171 let neverHasSideEffects = 1 in
 172 def MMX_MOVQ64rr : MMXI<0x6F, MRMSrcReg, (outs VR64:$dst), (ins VR64:$src),
 173                         "movq\t{$src, $dst|$dst, $src}", []>;
 174 let canFoldAsLoad = 1 in
 175 def MMX_MOVQ64rm : MMXI<0x6F, MRMSrcMem, (outs VR64:$dst), (ins i64mem:$src),
 176                         "movq\t{$src, $dst|$dst, $src}",
 177                         [(set VR64:$dst, (load_mmx addr:$src))]>;
 178 def MMX_MOVQ64mr : MMXI<0x7F, MRMDestMem, (outs), (ins i64mem:$dst, VR64:$src),
 179                         "movq\t{$src, $dst|$dst, $src}",
 180                         [(store (x86mmx VR64:$src), addr:$dst)]>;
 181
 182 def MMX_MOVDQ2Qrr : SDIi8<0xD6, MRMSrcReg, (outs VR64:$dst),
 183                           (ins VR128:$src), "movdq2q\t{$src, $dst|$dst, $src}",
 184                           [(set VR64:$dst,
 185                             (x86mmx (bitconvert
 186                             (i64 (vector_extract (v2i64 VR128:$src),
 187                                   (iPTR 0))))))]>;
 188
 189 def MMX_MOVQ2DQrr : SSDIi8<0xD6, MRMSrcReg, (outs VR128:$dst),
 190                             (ins VR64:$src), "movq2dq\t{$src, $dst|$dst, $src}",
 191           [(set VR128:$dst,
 192             (v2i64 (scalar_to_vector
 193                               (i64 (bitconvert (x86mmx VR64:$src))))))]>;
 194
 195 let neverHasSideEffects = 1 in
 196 def MMX_MOVQ2FR64rr: SSDIi8<0xD6, MRMSrcReg, (outs FR64:$dst),
 197                        (ins VR64:$src), "movq2dq\t{$src, $dst|$dst, $src}", []>;
 198
 199 def MMX_MOVFR642Qrr: SDIi8<0xD6, MRMSrcReg, (outs VR64:$dst),
 200                        (ins FR64:$src), "movdq2q\t{$src, $dst|$dst, $src}", []>;
 201
 202 def MMX_MOVNTQmr  : MMXI<0xE7, MRMDestMem, (outs), (ins i64mem:$dst, VR64:$src),
 203                          "movntq\t{$src, $dst|$dst, $src}",
 204                          [(int_x86_mmx_movnt_dq addr:$dst, VR64:$src)]>;
 205
 206 let AddedComplexity = 15 in
 207 // movd to MMX register zero-extends
 208 def MMX_MOVZDI2PDIrr : MMXI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR32:$src),
 209                              "movd\t{$src, $dst|$dst, $src}",
 210               [(set VR64:$dst,
 211                     (x86mmx (X86vzmovl (x86mmx (scalar_to_vector GR32:$src)))))]>;
 212 let AddedComplexity = 20 in
 213 def MMX_MOVZDI2PDIrm : MMXI<0x6E, MRMSrcMem, (outs VR64:$dst),
 214                            (ins i32mem:$src),
 215                              "movd\t{$src, $dst|$dst, $src}",
 216           [(set VR64:$dst,
 217                 (x86mmx (X86vzmovl (x86mmx
 218                                    (scalar_to_vector (loadi32 addr:$src))))))]>;
 219
 220 // Arithmetic Instructions
 221 defm MMX_PABSB : SS3I_unop_rm_int_mm<0x1C, "pabsb", int_x86_ssse3_pabs_b>;
 222 defm MMX_PABSW : SS3I_unop_rm_int_mm<0x1D, "pabsw", int_x86_ssse3_pabs_w>;
 223 defm MMX_PABSD : SS3I_unop_rm_int_mm<0x1E, "pabsd", int_x86_ssse3_pabs_d>;
 224 // -- Addition
 225 defm MMX_PADDB : MMXI_binop_rm_int<0xFC, "paddb", int_x86_mmx_padd_b, 1>;
 226 defm MMX_PADDW : MMXI_binop_rm_int<0xFD, "paddw", int_x86_mmx_padd_w, 1>;
 227 defm MMX_PADDD : MMXI_binop_rm_int<0xFE, "paddd", int_x86_mmx_padd_d, 1>;
 228 defm MMX_PADDQ : MMXI_binop_rm_int<0xD4, "paddq", int_x86_mmx_padd_q, 1>;
 229 defm MMX_PADDSB  : MMXI_binop_rm_int<0xEC, "paddsb" , int_x86_mmx_padds_b, 1>;
 230 defm MMX_PADDSW  : MMXI_binop_rm_int<0xED, "paddsw" , int_x86_mmx_padds_w, 1>;
 231
 232 defm MMX_PADDUSB : MMXI_binop_rm_int<0xDC, "paddusb", int_x86_mmx_paddus_b, 1>;
 233 defm MMX_PADDUSW : MMXI_binop_rm_int<0xDD, "paddusw", int_x86_mmx_paddus_w, 1>;
 234
 235 defm MMX_PHADDW  : SS3I_binop_rm_int_mm<0x01, "phaddw", int_x86_ssse3_phadd_w>;
 236 defm MMX_PHADD   : SS3I_binop_rm_int_mm<0x02, "phaddd", int_x86_ssse3_phadd_d>;
 237 defm MMX_PHADDSW : SS3I_binop_rm_int_mm<0x03, "phaddsw",int_x86_ssse3_phadd_sw>;
 238
 239
 240 // -- Subtraction
 241 defm MMX_PSUBB : MMXI_binop_rm_int<0xF8, "psubb", int_x86_mmx_psub_b>;
 242 defm MMX_PSUBW : MMXI_binop_rm_int<0xF9, "psubw", int_x86_mmx_psub_w>;
 243 defm MMX_PSUBD : MMXI_binop_rm_int<0xFA, "psubd", int_x86_mmx_psub_d>;
 244 defm MMX_PSUBQ : MMXI_binop_rm_int<0xFB, "psubq", int_x86_mmx_psub_q>;
 245
 246 defm MMX_PSUBSB  : MMXI_binop_rm_int<0xE8, "psubsb" , int_x86_mmx_psubs_b>;
 247 defm MMX_PSUBSW  : MMXI_binop_rm_int<0xE9, "psubsw" , int_x86_mmx_psubs_w>;
 248
 249 defm MMX_PSUBUSB : MMXI_binop_rm_int<0xD8, "psubusb", int_x86_mmx_psubus_b>;
 250 defm MMX_PSUBUSW : MMXI_binop_rm_int<0xD9, "psubusw", int_x86_mmx_psubus_w>;
 251
 252 defm MMX_PHSUBW  : SS3I_binop_rm_int_mm<0x05, "phsubw", int_x86_ssse3_phsub_w>;
 253 defm MMX_PHSUBD  : SS3I_binop_rm_int_mm<0x06, "phsubd", int_x86_ssse3_phsub_d>;
 254 defm MMX_PHSUBSW : SS3I_binop_rm_int_mm<0x07, "phsubsw",int_x86_ssse3_phsub_sw>;
 255
 256 // -- Multiplication
 257 defm MMX_PMULLW  : MMXI_binop_rm_int<0xD5, "pmullw", int_x86_mmx_pmull_w, 1>;
 258
 259 defm MMX_PMULHW  : MMXI_binop_rm_int<0xE5, "pmulhw",  int_x86_mmx_pmulh_w,  1>;
 260 defm MMX_PMULHUW : MMXI_binop_rm_int<0xE4, "pmulhuw", int_x86_mmx_pmulhu_w, 1>;
 261 defm MMX_PMULUDQ : MMXI_binop_rm_int<0xF4, "pmuludq", int_x86_mmx_pmulu_dq, 1>;
 262 let isCommutable = 1 in
 263 defm MMX_PMULHRSW : SS3I_binop_rm_int_mm<0x0B, "pmulhrsw",
 264                                      int_x86_ssse3_pmul_hr_sw>;
 265
 266 // -- Miscellanea
 267 defm MMX_PMADDWD : MMXI_binop_rm_int<0xF5, "pmaddwd", int_x86_mmx_pmadd_wd, 1>;
 268
 269 defm MMX_PMADDUBSW : SS3I_binop_rm_int_mm<0x04, "pmaddubsw",
 270                                      int_x86_ssse3_pmadd_ub_sw>;
 271 defm MMX_PAVGB   : MMXI_binop_rm_int<0xE0, "pavgb", int_x86_mmx_pavg_b, 1>;
 272 defm MMX_PAVGW   : MMXI_binop_rm_int<0xE3, "pavgw", int_x86_mmx_pavg_w, 1>;
 273
 274 defm MMX_PMINUB  : MMXI_binop_rm_int<0xDA, "pminub", int_x86_mmx_pminu_b, 1>;
 275 defm MMX_PMINSW  : MMXI_binop_rm_int<0xEA, "pminsw", int_x86_mmx_pmins_w, 1>;
 276
 277 defm MMX_PMAXUB  : MMXI_binop_rm_int<0xDE, "pmaxub", int_x86_mmx_pmaxu_b, 1>;
 278 defm MMX_PMAXSW  : MMXI_binop_rm_int<0xEE, "pmaxsw", int_x86_mmx_pmaxs_w, 1>;
 279
 280 defm MMX_PSADBW  : MMXI_binop_rm_int<0xF6, "psadbw", int_x86_mmx_psad_bw, 1>;
 281
 282 defm MMX_PSIGNB :  SS3I_binop_rm_int_mm<0x08, "psignb", int_x86_ssse3_psign_b>;
 283 defm MMX_PSIGNW :  SS3I_binop_rm_int_mm<0x09, "psignw", int_x86_ssse3_psign_w>;
 284 defm MMX_PSIGND :  SS3I_binop_rm_int_mm<0x0A, "psignd", int_x86_ssse3_psign_d>;
 285 let Constraints = "$src1 = $dst" in
 286   defm MMX_PALIGN : ssse3_palign_mm<"palignr", int_x86_mmx_palignr_b>;
 287
 288 // Logical Instructions
 289 defm MMX_PAND : MMXI_binop_rm_int<0xDB, "pand", int_x86_mmx_pand, 1>;
 290 defm MMX_POR  : MMXI_binop_rm_int<0xEB, "por" , int_x86_mmx_por,  1>;
 291 defm MMX_PXOR : MMXI_binop_rm_int<0xEF, "pxor", int_x86_mmx_pxor, 1>;
 292 defm MMX_PANDN : MMXI_binop_rm_int<0xDF, "pandn", int_x86_mmx_pandn>;
 293
 294 // Shift Instructions
 295 defm MMX_PSRLW : MMXI_binop_rmi_int<0xD1, 0x71, MRM2r, "psrlw",
 296                                     int_x86_mmx_psrl_w, int_x86_mmx_psrli_w>;
 297 defm MMX_PSRLD : MMXI_binop_rmi_int<0xD2, 0x72, MRM2r, "psrld",
 298                                     int_x86_mmx_psrl_d, int_x86_mmx_psrli_d>;
 299 defm MMX_PSRLQ : MMXI_binop_rmi_int<0xD3, 0x73, MRM2r, "psrlq",
 300                                     int_x86_mmx_psrl_q, int_x86_mmx_psrli_q>;
 301
 302 defm MMX_PSLLW : MMXI_binop_rmi_int<0xF1, 0x71, MRM6r, "psllw",
 303                                     int_x86_mmx_psll_w, int_x86_mmx_pslli_w>;
 304 defm MMX_PSLLD : MMXI_binop_rmi_int<0xF2, 0x72, MRM6r, "pslld",
 305                                     int_x86_mmx_psll_d, int_x86_mmx_pslli_d>;
 306 defm MMX_PSLLQ : MMXI_binop_rmi_int<0xF3, 0x73, MRM6r, "psllq",
 307                                     int_x86_mmx_psll_q, int_x86_mmx_pslli_q>;
 308
 309 defm MMX_PSRAW : MMXI_binop_rmi_int<0xE1, 0x71, MRM4r, "psraw",
 310                                     int_x86_mmx_psra_w, int_x86_mmx_psrai_w>;
 311 defm MMX_PSRAD : MMXI_binop_rmi_int<0xE2, 0x72, MRM4r, "psrad",
 312                                     int_x86_mmx_psra_d, int_x86_mmx_psrai_d>;
 313
 314 // Comparison Instructions
 315 defm MMX_PCMPEQB : MMXI_binop_rm_int<0x74, "pcmpeqb", int_x86_mmx_pcmpeq_b>;
 316 defm MMX_PCMPEQW : MMXI_binop_rm_int<0x75, "pcmpeqw", int_x86_mmx_pcmpeq_w>;
 317 defm MMX_PCMPEQD : MMXI_binop_rm_int<0x76, "pcmpeqd", int_x86_mmx_pcmpeq_d>;
 318
 319 defm MMX_PCMPGTB : MMXI_binop_rm_int<0x64, "pcmpgtb", int_x86_mmx_pcmpgt_b>;
 320 defm MMX_PCMPGTW : MMXI_binop_rm_int<0x65, "pcmpgtw", int_x86_mmx_pcmpgt_w>;
 321 defm MMX_PCMPGTD : MMXI_binop_rm_int<0x66, "pcmpgtd", int_x86_mmx_pcmpgt_d>;
 322
 323 // -- Unpack Instructions
 324 defm MMX_PUNPCKHBW : MMXI_binop_rm_int<0x68, "punpckhbw",
 325                                        int_x86_mmx_punpckhbw>;
 326 defm MMX_PUNPCKHWD : MMXI_binop_rm_int<0x69, "punpckhwd",
 327                                        int_x86_mmx_punpckhwd>;
 328 defm MMX_PUNPCKHDQ : MMXI_binop_rm_int<0x6A, "punpckhdq",
 329                                        int_x86_mmx_punpckhdq>;
 330 defm MMX_PUNPCKLBW : MMXI_binop_rm_int<0x60, "punpcklbw",
 331                                        int_x86_mmx_punpcklbw>;
 332 defm MMX_PUNPCKLWD : MMXI_binop_rm_int<0x61, "punpcklwd",
 333                                        int_x86_mmx_punpcklwd>;
 334 defm MMX_PUNPCKLDQ : MMXI_binop_rm_int<0x62, "punpckldq",
 335                                        int_x86_mmx_punpckldq>;
 336
 337 // -- Pack Instructions
 338 defm MMX_PACKSSWB : MMXI_binop_rm_int<0x63, "packsswb", int_x86_mmx_packsswb>;
 339 defm MMX_PACKSSDW : MMXI_binop_rm_int<0x6B, "packssdw", int_x86_mmx_packssdw>;
 340 defm MMX_PACKUSWB : MMXI_binop_rm_int<0x67, "packuswb", int_x86_mmx_packuswb>;
 341
 342 // -- Shuffle Instructions
 343 defm MMX_PSHUFB : SS3I_binop_rm_int_mm<0x00, "pshufb", int_x86_ssse3_pshuf_b>;
 344
 345 def MMX_PSHUFWri : MMXIi8<0x70, MRMSrcReg,
 346                           (outs VR64:$dst), (ins VR64:$src1, i8imm:$src2),
 347                           "pshufw\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 348                           [(set VR64:$dst,
 349                              (int_x86_sse_pshuf_w VR64:$src1, imm:$src2))]>;
 350 def MMX_PSHUFWmi : MMXIi8<0x70, MRMSrcMem,
 351                           (outs VR64:$dst), (ins i64mem:$src1, i8imm:$src2),
 352                           "pshufw\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 353                           [(set VR64:$dst,
 354                              (int_x86_sse_pshuf_w (load_mmx addr:$src1),
 355                                                    imm:$src2))]>;
 356
 357
 358
 359
 360
 361 // -- Conversion Instructions
 362 defm MMX_CVTPS2PI : sse12_cvt_pint<0x2D, VR128, VR64, int_x86_sse_cvtps2pi,
 363                       f64mem, load, "cvtps2pi\t{$src, $dst|$dst, $src}",
 364                       SSEPackedSingle>, TB;
 365 defm MMX_CVTPD2PI : sse12_cvt_pint<0x2D, VR128, VR64, int_x86_sse_cvtpd2pi,
 366                       f128mem, memop, "cvtpd2pi\t{$src, $dst|$dst, $src}",
 367                       SSEPackedDouble>, TB, OpSize;
 368 defm MMX_CVTTPS2PI : sse12_cvt_pint<0x2C, VR128, VR64, int_x86_sse_cvttps2pi,
 369                        f64mem, load, "cvttps2pi\t{$src, $dst|$dst, $src}",
 370                        SSEPackedSingle>, TB;
 371 defm MMX_CVTTPD2PI : sse12_cvt_pint<0x2C, VR128, VR64, int_x86_sse_cvttpd2pi,
 372                        f128mem, memop, "cvttpd2pi\t{$src, $dst|$dst, $src}",
 373                        SSEPackedDouble>, TB, OpSize;
 374 defm MMX_CVTPI2PD : sse12_cvt_pint<0x2A, VR64, VR128, int_x86_sse_cvtpi2pd,
 375                          i64mem, load, "cvtpi2pd\t{$src, $dst|$dst, $src}",
 376                          SSEPackedDouble>, TB, OpSize;
 377 let Constraints = "$src1 = $dst" in {
 378   defm MMX_CVTPI2PS : sse12_cvt_pint_3addr<0x2A, VR64, VR128,
 379                          int_x86_sse_cvtpi2ps,
 380                          i64mem, load, "cvtpi2ps\t{$src2, $dst|$dst, $src2}",
 381                          SSEPackedSingle>, TB;
 382 }
 383
 384 // Extract / Insert
 385 def MMX_PEXTRWirri: MMXIi8<0xC5, MRMSrcReg,
 386                            (outs GR32:$dst), (ins VR64:$src1, i32i8imm:$src2),
 387                            "pextrw\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 388                            [(set GR32:$dst, (int_x86_mmx_pextr_w VR64:$src1,
 389                                              (iPTR imm:$src2)))]>;
 390 let Constraints = "$src1 = $dst" in {
 391   def MMX_PINSRWirri : MMXIi8<0xC4, MRMSrcReg,
 392                       (outs VR64:$dst),
 393                       (ins VR64:$src1, GR32:$src2, i32i8imm:$src3),
 394                       "pinsrw\t{$src3, $src2, $dst|$dst, $src2, $src3}",
 395                       [(set VR64:$dst, (int_x86_mmx_pinsr_w VR64:$src1,
 396                                         GR32:$src2, (iPTR imm:$src3)))]>;
 397
 398   def MMX_PINSRWirmi : MMXIi8<0xC4, MRMSrcMem,
 399                      (outs VR64:$dst),
 400                      (ins VR64:$src1, i16mem:$src2, i32i8imm:$src3),
 401                      "pinsrw\t{$src3, $src2, $dst|$dst, $src2, $src3}",
 402                      [(set VR64:$dst, (int_x86_mmx_pinsr_w VR64:$src1,
 403                                          (i32 (anyext (loadi16 addr:$src2))),
 404                                        (iPTR imm:$src3)))]>;
 405 }
 406
 407 // Mask creation
 408 def MMX_PMOVMSKBrr : MMXI<0xD7, MRMSrcReg, (outs GR32:$dst), (ins VR64:$src),
 409                           "pmovmskb\t{$src, $dst|$dst, $src}",
 410                           [(set GR32:$dst,
 411                                 (int_x86_mmx_pmovmskb VR64:$src))]>;
 412
 413
 414 // MMX to XMM for vector types
 415 def MMX_X86movq2dq : SDNode<"X86ISD::MOVQ2DQ", SDTypeProfile<1, 1,
 416                             [SDTCisVT<0, v2i64>, SDTCisVT<1, x86mmx>]>>;
 417
 418 def : Pat<(v2i64 (MMX_X86movq2dq VR64:$src)),
 419           (v2i64 (MMX_MOVQ2DQrr VR64:$src))>;
 420
 421 def : Pat<(v2i64 (MMX_X86movq2dq (load_mmx addr:$src))),
 422           (v2i64 (MOVQI2PQIrm addr:$src))>;
 423
 424 def : Pat<(v2i64 (MMX_X86movq2dq
 425                     (x86mmx (scalar_to_vector (loadi32 addr:$src))))),
 426           (v2i64 (MOVDI2PDIrm addr:$src))>;
 427
 428 // Low word of XMM to MMX.
 429 def MMX_X86movdq2q : SDNode<"X86ISD::MOVDQ2Q", SDTypeProfile<1, 1,
 430                             [SDTCisVT<0, x86mmx>, SDTCisVT<1, v2i64>]>>;
 431
 432 def : Pat<(x86mmx (MMX_X86movdq2q VR128:$src)),
 433           (x86mmx (MMX_MOVDQ2Qrr VR128:$src))>;
 434
 435 def : Pat<(x86mmx (MMX_X86movdq2q (loadv2i64 addr:$src))),
 436           (x86mmx (MMX_MOVQ64rm addr:$src))>;
 437
 438 // Misc.
 439 let Uses = [EDI] in
 440 def MMX_MASKMOVQ : MMXI<0xF7, MRMSrcReg, (outs), (ins VR64:$src, VR64:$mask),
 441                         "maskmovq\t{$mask, $src|$src, $mask}",
 442                         [(int_x86_mmx_maskmovq VR64:$src, VR64:$mask, EDI)]>;
 443 let Uses = [RDI] in
 444 def MMX_MASKMOVQ64: MMXI64<0xF7, MRMSrcReg, (outs), (ins VR64:$src, VR64:$mask),
 445                            "maskmovq\t{$mask, $src|$src, $mask}",
 446                            [(int_x86_mmx_maskmovq VR64:$src, VR64:$mask, RDI)]>;
 447
 448 // 64-bit bit convert.
 449 def : Pat<(x86mmx (bitconvert (i64 GR64:$src))),
 450           (MMX_MOVD64to64rr GR64:$src)>;
 451 def : Pat<(i64 (bitconvert (x86mmx VR64:$src))),
 452           (MMX_MOVD64from64rr VR64:$src)>;
 453 def : Pat<(f64 (bitconvert (x86mmx VR64:$src))),
 454           (MMX_MOVQ2FR64rr VR64:$src)>;
 455 def : Pat<(x86mmx (bitconvert (f64 FR64:$src))),
 456           (MMX_MOVFR642Qrr FR64:$src)>;
 457
 458