lib/Target/X86/X86InstrAVX512.td

   1 // Bitcasts between 512-bit vector types. Return the original type since
   2 // no instruction is needed for the conversion
   3 let Predicates = [HasAVX512] in {
   4   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
   5   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
   6   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
   7   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
   8   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
   9   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
  10   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
  11   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
  12   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
  13   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
  14   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))),  (v16i32 VR512:$src)>;
  15   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
  16   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
  17
  18   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
  19   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
  20   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
  21   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
  22   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
  23   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
  24   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
  25   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
  26   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
  27   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
  28   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
  29   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
  30   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
  31   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
  32   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
  33   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
  34   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
  35   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
  36   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
  37   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
  38   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
  39   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
  40   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
  41   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
  42   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
  43   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
  44   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
  45   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
  46   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
  47   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
  48
  49 // Bitcasts between 256-bit vector types. Return the original type since
  50 // no instruction is needed for the conversion
  51   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
  52   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
  53   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
  54   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
  55   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
  56   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
  57   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
  58   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
  59   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
  60   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
  61   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
  62   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
  63   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
  64   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
  65   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
  66   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
  67   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
  68   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
  69   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
  70   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
  71   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
  72   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
  73   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
  74   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
  75   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
  76   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
  77   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
  78   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
  79   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
  80   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
  81 }
  82
  83 //
  84 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
  85 //
  86
  87 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
  88     isPseudo = 1, Predicates = [HasAVX512] in {
  89 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
  90                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
  91 }
  92
  93 let Predicates = [HasAVX512] in {
  94 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
  95 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
  96 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
  97 }
  98
  99 //===----------------------------------------------------------------------===//
 100 // AVX-512 - VECTOR INSERT
 101 //
 102 // -- 32x8 form --
 103 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 104 def VINSERTF32x4rr : AVX512AIi8<0x18, MRMSrcReg, (outs VR512:$dst),
 105           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 106           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 107           []>, EVEX_4V, EVEX_V512;
 108 let mayLoad = 1 in
 109 def VINSERTF32x4rm : AVX512AIi8<0x18, MRMSrcMem, (outs VR512:$dst),
 110           (ins VR512:$src1, f128mem:$src2, i8imm:$src3),
 111           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 112           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 113 }
 114
 115 // -- 64x4 fp form --
 116 let hasSideEffects = 0, ExeDomain = SSEPackedDouble in {
 117 def VINSERTF64x4rr : AVX512AIi8<0x1a, MRMSrcReg, (outs VR512:$dst),
 118           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 119           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 120           []>, EVEX_4V, EVEX_V512, VEX_W;
 121 let mayLoad = 1 in
 122 def VINSERTF64x4rm : AVX512AIi8<0x1a, MRMSrcMem, (outs VR512:$dst),
 123           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 124           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 125           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 126 }
 127 // -- 32x4 integer form --
 128 let hasSideEffects = 0 in {
 129 def VINSERTI32x4rr : AVX512AIi8<0x38, MRMSrcReg, (outs VR512:$dst),
 130           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 131           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 132           []>, EVEX_4V, EVEX_V512;
 133 let mayLoad = 1 in
 134 def VINSERTI32x4rm : AVX512AIi8<0x38, MRMSrcMem, (outs VR512:$dst),
 135           (ins VR512:$src1, i128mem:$src2, i8imm:$src3),
 136           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 137           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 138
 139 }
 140
 141 let hasSideEffects = 0 in {
 142 // -- 64x4 form --
 143 def VINSERTI64x4rr : AVX512AIi8<0x3a, MRMSrcReg, (outs VR512:$dst),
 144           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 145           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 146           []>, EVEX_4V, EVEX_V512, VEX_W;
 147 let mayLoad = 1 in
 148 def VINSERTI64x4rm : AVX512AIi8<0x3a, MRMSrcMem, (outs VR512:$dst),
 149           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 150           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 151           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 152 }
 153
 154 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (v4f32 VR128X:$src2),
 155            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 156                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 157 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (v2f64 VR128X:$src2),
 158            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 159                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 160 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v2i64 VR128X:$src2),
 161            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 162                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 163 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v4i32 VR128X:$src2),
 164            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 165                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 166
 167 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (loadv4f32 addr:$src2),
 168            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 169                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 170 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1),
 171                         (bc_v4i32 (loadv2i64 addr:$src2)),
 172            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 173                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 174 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (loadv2f64 addr:$src2),
 175            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 176                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 177 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (loadv2i64 addr:$src2),
 178            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 179                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 180
 181 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (v8f32 VR256X:$src2),
 182            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 183                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 184 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (v4f64 VR256X:$src2),
 185            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 186                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 187 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v4i64 VR256X:$src2),
 188            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 189                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 190 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v8i32 VR256X:$src2),
 191            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 192                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 193
 194 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (loadv8f32 addr:$src2),
 195            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 196                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 197 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (loadv4f64 addr:$src2),
 198            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 199                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 200 def : Pat<(vinsert256_insert:$ins (v8i64  VR512:$src1), (loadv4i64 addr:$src2),
 201            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 202                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 203 def : Pat<(vinsert256_insert:$ins (v16i32 VR512:$src1),
 204                         (bc_v8i32 (loadv4i64 addr:$src2)),
 205            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 206                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 207
 208 // vinsertps - insert f32 to XMM
 209 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 210       (ins VR128X:$src1, VR128X:$src2, u32u8imm:$src3),
 211       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 212       [(set VR128X:$dst, (X86insrtps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 213       EVEX_4V;
 214 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 215       (ins VR128X:$src1, f32mem:$src2, u32u8imm:$src3),
 216       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 217       [(set VR128X:$dst, (X86insrtps VR128X:$src1,
 218                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 219                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 220
 221 //===----------------------------------------------------------------------===//
 222 // AVX-512 VECTOR EXTRACT
 223 //---
 224 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 225 // -- 32x4 form --
 226 def VEXTRACTF32x4rr : AVX512AIi8<0x19, MRMDestReg, (outs VR128X:$dst),
 227           (ins VR512:$src1, i8imm:$src2),
 228           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 229           []>, EVEX, EVEX_V512;
 230 def VEXTRACTF32x4mr : AVX512AIi8<0x19, MRMDestMem, (outs),
 231           (ins f128mem:$dst, VR512:$src1, i8imm:$src2),
 232           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 233           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 234
 235 // -- 64x4 form --
 236 def VEXTRACTF64x4rr : AVX512AIi8<0x1b, MRMDestReg, (outs VR256X:$dst),
 237           (ins VR512:$src1, i8imm:$src2),
 238           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 239           []>, EVEX, EVEX_V512, VEX_W;
 240 let mayStore = 1 in
 241 def VEXTRACTF64x4mr : AVX512AIi8<0x1b, MRMDestMem, (outs),
 242           (ins f256mem:$dst, VR512:$src1, i8imm:$src2),
 243           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 244           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 245 }
 246
 247 let hasSideEffects = 0 in {
 248 // -- 32x4 form --
 249 def VEXTRACTI32x4rr : AVX512AIi8<0x39, MRMDestReg, (outs VR128X:$dst),
 250           (ins VR512:$src1, i8imm:$src2),
 251           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 252           []>, EVEX, EVEX_V512;
 253 def VEXTRACTI32x4mr : AVX512AIi8<0x39, MRMDestMem, (outs),
 254           (ins i128mem:$dst, VR512:$src1, i8imm:$src2),
 255           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 256           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 257
 258 // -- 64x4 form --
 259 def VEXTRACTI64x4rr : AVX512AIi8<0x3b, MRMDestReg, (outs VR256X:$dst),
 260           (ins VR512:$src1, i8imm:$src2),
 261           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 262           []>, EVEX, EVEX_V512, VEX_W;
 263 let mayStore = 1 in
 264 def VEXTRACTI64x4mr : AVX512AIi8<0x3b, MRMDestMem, (outs),
 265           (ins i256mem:$dst, VR512:$src1, i8imm:$src2),
 266           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 267           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 268 }
 269
 270 def : Pat<(vextract128_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 271           (v4f32 (VEXTRACTF32x4rr VR512:$src1,
 272                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 273
 274 def : Pat<(vextract128_extract:$ext VR512:$src1, (iPTR imm)),
 275           (v4i32 (VEXTRACTF32x4rr VR512:$src1,
 276                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 277
 278 def : Pat<(vextract128_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 279           (v2f64 (VEXTRACTF32x4rr VR512:$src1,
 280                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 281
 282 def : Pat<(vextract128_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 283           (v2i64 (VEXTRACTI32x4rr VR512:$src1,
 284                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 285
 286
 287 def : Pat<(vextract256_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 288           (v8f32 (VEXTRACTF64x4rr VR512:$src1,
 289                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 290
 291 def : Pat<(vextract256_extract:$ext (v16i32 VR512:$src1), (iPTR imm)),
 292           (v8i32 (VEXTRACTI64x4rr VR512:$src1,
 293                     (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 294
 295 def : Pat<(vextract256_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 296           (v4f64 (VEXTRACTF64x4rr VR512:$src1,
 297                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 298
 299 def : Pat<(vextract256_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 300           (v4i64 (VEXTRACTI64x4rr VR512:$src1,
 301                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 302
 303 // A 256-bit subvector extract from the first 512-bit vector position
 304 // is a subregister copy that needs no instruction.
 305 def : Pat<(v8i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 306           (v8i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_ymm))>;
 307 def : Pat<(v8f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 308           (v8f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_ymm))>;
 309 def : Pat<(v4i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 310           (v4i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_ymm))>;
 311 def : Pat<(v4f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 312           (v4f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_ymm))>;
 313
 314 // zmm -> xmm
 315 def : Pat<(v4i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 316           (v4i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 317 def : Pat<(v2i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 318           (v2i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 319 def : Pat<(v2f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 320           (v2f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 321 def : Pat<(v4f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 322           (v4f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 323
 324
 325 // A 128-bit subvector insert to the first 512-bit vector position
 326 // is a subregister copy that needs no instruction.
 327 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 328           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 329           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 330           sub_ymm)>;
 331 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 332           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 333           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 334           sub_ymm)>;
 335 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 336           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 337           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 338           sub_ymm)>;
 339 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 340           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 341           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 342           sub_ymm)>;
 343
 344 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 345           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 346 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 347           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 348 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 349           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 350 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 351           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 352
 353 // vextractps - extract 32 bits from XMM
 354 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 355       (ins VR128X:$src1, u32u8imm:$src2),
 356       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 357       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 358       EVEX;
 359
 360 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 361       (ins f32mem:$dst, VR128X:$src1, u32u8imm:$src2),
 362       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 363       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 364                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 365
 366 //===---------------------------------------------------------------------===//
 367 // AVX-512 BROADCAST
 368 //---
 369 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 370                          RegisterClass DestRC,
 371                          RegisterClass SrcRC, X86MemOperand x86memop> {
 372   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 373          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 374          []>, EVEX;
 375   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 376         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
 377 }
 378 let ExeDomain = SSEPackedSingle in {
 379   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
 380                                        VR128X, f32mem>,
 381                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 382 }
 383
 384 let ExeDomain = SSEPackedDouble in {
 385   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
 386                                        VR128X, f64mem>,
 387                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 388 }
 389
 390 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 391           (VBROADCASTSSZrm addr:$src)>;
 392 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 393           (VBROADCASTSDZrm addr:$src)>;
 394
 395 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 396           (VBROADCASTSSZrm addr:$src)>;
 397 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 398           (VBROADCASTSDZrm addr:$src)>;
 399
 400 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 401                           RegisterClass SrcRC, RegisterClass KRC> {
 402   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 403                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 404                    []>, EVEX, EVEX_V512;
 405   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 406                    (ins KRC:$mask, SrcRC:$src),
 407                    !strconcat(OpcodeStr,
 408                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 409                    []>, EVEX, EVEX_V512, EVEX_KZ;
 410 }
 411
 412 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 413 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 414                                             VEX_W;
 415
 416 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 417            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 418
 419 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 420            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 421
 422 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 423         (VPBROADCASTDrZrr GR32:$src)>;
 424 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 425         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 426 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 427         (VPBROADCASTQrZrr GR64:$src)>;
 428 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 429         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 430
 431 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 432         (VPBROADCASTDrZrr GR32:$src)>;
 433 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 434         (VPBROADCASTQrZrr GR64:$src)>;
 435
 436 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 437                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 438           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 439 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 440                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 441           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 442
 443 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 444                           X86MemOperand x86memop, PatFrag ld_frag,
 445                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 446                           RegisterClass KRC> {
 447   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 448                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 449                   [(set DstRC:$dst,
 450                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 451   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 452                                                          VR128X:$src),
 453                     !strconcat(OpcodeStr,
 454                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 455                     [(set DstRC:$dst,
 456                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 457                     EVEX, EVEX_KZ;
 458   let mayLoad = 1 in {
 459   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 460                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 461                   [(set DstRC:$dst,
 462                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 463   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 464                                                          x86memop:$src),
 465                   !strconcat(OpcodeStr,
 466                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 467                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 468                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 469   }
 470 }
 471
 472 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 473                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 474                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 475 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 476                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 477                       EVEX_CD8<64, CD8VT1>;
 478
 479 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 480           (VPBROADCASTDZrr VR128X:$src)>;
 481 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 482           (VPBROADCASTQZrr VR128X:$src)>;
 483
 484 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 485           (VBROADCASTSSZrr VR128X:$src)>;
 486 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 487           (VBROADCASTSDZrr VR128X:$src)>;
 488
 489 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 490           (VBROADCASTSSZrr VR128X:$src)>;
 491 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 492           (VBROADCASTSDZrr VR128X:$src)>;
 493
 494 // Provide fallback in case the load node that is used in the patterns above
 495 // is used by additional users, which prevents the pattern selection.
 496 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 497           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 498 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 499           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 500
 501
 502 let Predicates = [HasAVX512] in {
 503 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 504            (EXTRACT_SUBREG
 505               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 506                        addr:$src)), sub_ymm)>;
 507 }
 508 //===----------------------------------------------------------------------===//
 509 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 510 //---
 511
 512 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 513                        RegisterClass DstRC, RegisterClass KRC,
 514                        ValueType OpVT, ValueType SrcVT> {
 515 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
 516                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 517                   []>, EVEX;
 518 }
 519
 520 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
 521                                              VK16, v16i32, v16i1>, EVEX_V512;
 522 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
 523                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
 524
 525 //===----------------------------------------------------------------------===//
 526 // AVX-512 - VPERM
 527 //
 528 // -- immediate form --
 529 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 530                          SDNode OpNode, PatFrag mem_frag,
 531                          X86MemOperand x86memop, ValueType OpVT> {
 532   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 533                      (ins RC:$src1, i8imm:$src2),
 534                      !strconcat(OpcodeStr,
 535                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 536                      [(set RC:$dst,
 537                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 538                      EVEX;
 539   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 540                      (ins x86memop:$src1, i8imm:$src2),
 541                      !strconcat(OpcodeStr,
 542                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 543                      [(set RC:$dst,
 544                        (OpVT (OpNode (mem_frag addr:$src1),
 545                               (i8 imm:$src2))))]>, EVEX;
 546 }
 547
 548 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 549                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 550 let ExeDomain = SSEPackedDouble in
 551 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 552                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 553
 554 // -- VPERM - register form --
 555 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 556                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 557
 558   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 559                    (ins RC:$src1, RC:$src2),
 560                    !strconcat(OpcodeStr,
 561                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 562                    [(set RC:$dst,
 563                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 564
 565   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 566                    (ins RC:$src1, x86memop:$src2),
 567                    !strconcat(OpcodeStr,
 568                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 569                    [(set RC:$dst,
 570                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 571                      EVEX_4V;
 572 }
 573
 574 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 575                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 576 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 577                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 578 let ExeDomain = SSEPackedSingle in
 579 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 580                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 581 let ExeDomain = SSEPackedDouble in
 582 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 583                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 584
 585 // -- VPERM2I - 3 source operands form --
 586 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 587                           PatFrag mem_frag, X86MemOperand x86memop,
 588                           SDNode OpNode, ValueType OpVT> {
 589 let Constraints = "$src1 = $dst" in {
 590   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 591                    (ins RC:$src1, RC:$src2, RC:$src3),
 592                    !strconcat(OpcodeStr,
 593                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 594                    [(set RC:$dst,
 595                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 596                     EVEX_4V;
 597
 598   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 599                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 600                    !strconcat(OpcodeStr,
 601                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 602                    [(set RC:$dst,
 603                      (OpVT (OpNode RC:$src1, RC:$src2,
 604                       (mem_frag addr:$src3))))]>, EVEX_4V;
 605   }
 606 }
 607 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32, i512mem,
 608                                X86VPermiv3, v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 609 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64, i512mem,
 610                                X86VPermiv3, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 611 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32, i512mem,
 612                                X86VPermiv3, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 613 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64, i512mem,
 614                                X86VPermiv3, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 615
 616 defm VPERMT2D  : avx512_perm_3src<0x7E, "vpermt2d",  VR512, memopv16i32, i512mem,
 617                                X86VPermv3, v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 618 defm VPERMT2Q  : avx512_perm_3src<0x7E, "vpermt2q",  VR512, memopv8i64, i512mem,
 619                                X86VPermv3, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 620 defm VPERMT2PS : avx512_perm_3src<0x7F, "vpermt2ps",  VR512, memopv16f32, i512mem,
 621                                X86VPermv3, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 622 defm VPERMT2PD : avx512_perm_3src<0x7F, "vpermt2pd",  VR512, memopv8f64, i512mem,
 623                                X86VPermv3, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 624 //===----------------------------------------------------------------------===//
 625 // AVX-512 - BLEND using mask
 626 //
 627 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 628                           RegisterClass KRC, RegisterClass RC,
 629                           X86MemOperand x86memop, PatFrag mem_frag,
 630                           SDNode OpNode, ValueType vt> {
 631   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 632              (ins KRC:$mask, RC:$src1, RC:$src2),
 633              !strconcat(OpcodeStr,
 634              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 635              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 636                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 637   let mayLoad = 1 in
 638   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 639              (ins KRC:$mask, RC:$src1, x86memop:$src2),
 640              !strconcat(OpcodeStr,
 641              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 642              []>, EVEX_4V, EVEX_K;
 643 }
 644
 645 let ExeDomain = SSEPackedSingle in
 646 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
 647                               VK16WM, VR512, f512mem,
 648                               memopv16f32, vselect, v16f32>,
 649                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 650 let ExeDomain = SSEPackedDouble in
 651 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
 652                               VK8WM, VR512, f512mem,
 653                               memopv8f64, vselect, v8f64>,
 654                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 655
 656 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
 657                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
 658         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
 659          VR512:$src1, VR512:$src2)>;
 660
 661 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
 662                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
 663         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
 664          VR512:$src1, VR512:$src2)>;
 665
 666 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
 667                               VK16WM, VR512, f512mem,
 668                               memopv16i32, vselect, v16i32>,
 669                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 670
 671 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
 672                               VK8WM, VR512, f512mem,
 673                               memopv8i64, vselect, v8i64>,
 674                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 675
 676 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
 677                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
 678         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
 679          VR512:$src1, VR512:$src2)>;
 680
 681 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
 682                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
 683         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
 684          VR512:$src1, VR512:$src2)>;
 685
 686 let Predicates = [HasAVX512] in {
 687 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
 688                             (v8f32 VR256X:$src2))),
 689             (EXTRACT_SUBREG
 690               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 691             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 692             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 693
 694 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
 695                             (v8i32 VR256X:$src2))),
 696             (EXTRACT_SUBREG
 697                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 698             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 699             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 700 }
 701 //===----------------------------------------------------------------------===//
 702 // Compare Instructions
 703 //===----------------------------------------------------------------------===//
 704
 705 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
 706 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
 707                             Operand CC, SDNode OpNode, ValueType VT,
 708                             PatFrag ld_frag, string asm, string asm_alt> {
 709   def rr : AVX512Ii8<0xC2, MRMSrcReg,
 710                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 711                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
 712                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 713   def rm : AVX512Ii8<0xC2, MRMSrcMem,
 714                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 715                 [(set VK1:$dst, (OpNode (VT RC:$src1),
 716                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 717   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 718     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
 719                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 720                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 721     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
 722                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 723                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 724   }
 725 }
 726
 727 let Predicates = [HasAVX512] in {
 728 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
 729                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 730                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 731                  XS;
 732 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
 733                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 734                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 735                  XD, VEX_W;
 736 }
 737
 738 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, RegisterClass KRC,
 739               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 740               SDNode OpNode, ValueType vt> {
 741   def rr : AVX512BI<opc, MRMSrcReg,
 742              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
 743              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 744              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
 745              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 746   def rm : AVX512BI<opc, MRMSrcMem,
 747              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
 748              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 749              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2)))],
 750              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 751 }
 752
 753 defm VPCMPEQDZ : avx512_icmp_packed<0x76, "vpcmpeqd", VK16, VR512, i512mem,
 754                            memopv16i32, X86pcmpeqm, v16i32>, EVEX_V512;
 755 defm VPCMPEQQZ : avx512_icmp_packed<0x29, "vpcmpeqq", VK8, VR512, i512mem,
 756                            memopv8i64, X86pcmpeqm, v8i64>, T8PD, EVEX_V512, VEX_W;
 757
 758 defm VPCMPGTDZ : avx512_icmp_packed<0x66, "vpcmpgtd", VK16, VR512, i512mem,
 759                            memopv16i32, X86pcmpgtm, v16i32>, EVEX_V512;
 760 defm VPCMPGTQZ : avx512_icmp_packed<0x37, "vpcmpgtq", VK8, VR512, i512mem,
 761                            memopv8i64, X86pcmpgtm, v8i64>, T8PD, EVEX_V512, VEX_W;
 762
 763 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 764             (COPY_TO_REGCLASS (VPCMPGTDZrr
 765             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 766             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 767
 768 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 769             (COPY_TO_REGCLASS (VPCMPEQDZrr
 770             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 771             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 772
 773 multiclass avx512_icmp_cc<bits<8> opc, RegisterClass KRC,
 774               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 775               SDNode OpNode, ValueType vt, Operand CC, string asm,
 776               string asm_alt> {
 777   def rri : AVX512AIi8<opc, MRMSrcReg,
 778              (outs KRC:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 779              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2), imm:$cc))],
 780              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 781   def rmi : AVX512AIi8<opc, MRMSrcMem,
 782              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 783              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2),
 784                               imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 785   // Accept explicit immediate argument form instead of comparison code.
 786   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 787     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
 788                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 789                asm_alt, [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 790     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
 791                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 792                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 793   }
 794 }
 795
 796 defm VPCMPDZ : avx512_icmp_cc<0x1F, VK16, VR512, i512mem, memopv16i32,
 797                               X86cmpm, v16i32, AVXCC,
 798               "vpcmp${cc}d\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 799               "vpcmpd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 800               EVEX_V512, EVEX_CD8<32, CD8VF>;
 801 defm VPCMPUDZ : avx512_icmp_cc<0x1E, VK16, VR512, i512mem, memopv16i32,
 802                                X86cmpmu, v16i32, AVXCC,
 803               "vpcmp${cc}ud\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 804               "vpcmpud\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 805               EVEX_V512, EVEX_CD8<32, CD8VF>;
 806
 807 defm VPCMPQZ : avx512_icmp_cc<0x1F, VK8, VR512, i512mem, memopv8i64,
 808                               X86cmpm, v8i64, AVXCC,
 809               "vpcmp${cc}q\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 810               "vpcmpq\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 811               VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 812 defm VPCMPUQZ : avx512_icmp_cc<0x1E, VK8, VR512, i512mem, memopv8i64,
 813                                X86cmpmu, v8i64, AVXCC,
 814               "vpcmp${cc}uq\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 815               "vpcmpuq\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 816               VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 817
 818 // avx512_cmp_packed - sse 1 & 2 compare packed instructions
 819 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
 820                            X86MemOperand x86memop, ValueType vt,
 821                            string suffix, Domain d> {
 822   def rri : AVX512PIi8<0xC2, MRMSrcReg,
 823              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
 824              !strconcat("vcmp${cc}", suffix,
 825                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 826              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
 827   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
 828              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
 829      !strconcat("vcmp${cc}", suffix,
 830                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
 831                 [], d>, EVEX_B;
 832   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
 833              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
 834               !strconcat("vcmp${cc}", suffix,
 835                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
 836              [(set KRC:$dst,
 837               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
 838
 839   // Accept explicit immediate argument form instead of comparison code.
 840   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 841     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
 842                (outs RC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 843               !strconcat("vcmp", suffix,
 844                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
 845     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
 846                (outs RC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 847               !strconcat("vcmp", suffix,
 848                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
 849   }
 850 }
 851
 852 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
 853                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
 854                EVEX_CD8<32, CD8VF>;
 855 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
 856                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
 857                EVEX_CD8<64, CD8VF>;
 858
 859 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
 860           (COPY_TO_REGCLASS (VCMPPSZrri
 861             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 862             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 863             imm:$cc), VK8)>;
 864 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
 865           (COPY_TO_REGCLASS (VPCMPDZrri
 866             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 867             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 868             imm:$cc), VK8)>;
 869 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
 870           (COPY_TO_REGCLASS (VPCMPUDZrri
 871             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 872             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 873             imm:$cc), VK8)>;
 874
 875 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
 876                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
 877                  FROUND_NO_EXC)),
 878           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
 879                              (I8Imm imm:$cc)), GR16)>;
 880
 881 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
 882                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
 883                  FROUND_NO_EXC)),
 884           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
 885                              (I8Imm imm:$cc)), GR8)>;
 886
 887 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
 888                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
 889                 FROUND_CURRENT)),
 890           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
 891                              (I8Imm imm:$cc)), GR16)>;
 892
 893 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
 894                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
 895                  FROUND_CURRENT)),
 896           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
 897                              (I8Imm imm:$cc)), GR8)>;
 898
 899 // Mask register copy, including
 900 // - copy between mask registers
 901 // - load/store mask registers
 902 // - copy from GPR to mask register and vice versa
 903 //
 904 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
 905                          string OpcodeStr, RegisterClass KRC,
 906                          ValueType vt, X86MemOperand x86memop> {
 907   let hasSideEffects = 0 in {
 908     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
 909                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 910     let mayLoad = 1 in
 911     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
 912                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 913                [(set KRC:$dst, (vt (load addr:$src)))]>;
 914     let mayStore = 1 in
 915     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
 916                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 917   }
 918 }
 919
 920 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
 921                              string OpcodeStr,
 922                              RegisterClass KRC, RegisterClass GRC> {
 923   let hasSideEffects = 0 in {
 924     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
 925                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 926     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
 927                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 928   }
 929 }
 930
 931 let Predicates = [HasAVX512] in {
 932   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16mem>,
 933                VEX, PS;
 934   defm KMOVW : avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
 935                VEX, PS;
 936 }
 937
 938 let Predicates = [HasAVX512] in {
 939   // GR16 from/to 16-bit mask
 940   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
 941             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
 942   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
 943             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
 944
 945   // Store kreg in memory
 946   def : Pat<(store (v16i1 VK16:$src), addr:$dst),
 947             (KMOVWmk addr:$dst, VK16:$src)>;
 948
 949   def : Pat<(store VK8:$src, addr:$dst),
 950             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
 951
 952   def : Pat<(i1 (load addr:$src)),
 953             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
 954
 955   def : Pat<(v8i1 (load addr:$src)),
 956             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
 957
 958   def : Pat<(i1 (trunc (i32 GR32:$src))),
 959             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
 960
 961   def : Pat<(i1 (trunc (i8 GR8:$src))),
 962        (COPY_TO_REGCLASS
 963         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
 964        VK1)>;
 965   def : Pat<(i1 (trunc (i16 GR16:$src))),
 966        (COPY_TO_REGCLASS
 967         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
 968        VK1)>;
 969
 970   def : Pat<(i32 (zext VK1:$src)), (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16))>;
 971   def : Pat<(i8 (zext VK1:$src)),
 972             (EXTRACT_SUBREG
 973              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_8bit)>;
 974   def : Pat<(i64 (zext VK1:$src)),
 975             (SUBREG_TO_REG (i64 0),
 976              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit)>;
 977   def : Pat<(i16 (zext VK1:$src)),
 978             (EXTRACT_SUBREG
 979              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_16bit)>;
 980 }
 981 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
 982 let Predicates = [HasAVX512] in {
 983   // GR from/to 8-bit mask without native support
 984   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
 985             (COPY_TO_REGCLASS
 986               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
 987               VK8)>;
 988   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
 989             (EXTRACT_SUBREG
 990               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
 991               sub_8bit)>;
 992
 993   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
 994             (COPY_TO_REGCLASS VK16:$src, VK1)>;
 995   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
 996             (COPY_TO_REGCLASS VK8:$src, VK1)>;
 997
 998 }
 999
1000 // Mask unary operation
1001 // - KNOT
1002 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1003                          RegisterClass KRC, SDPatternOperator OpNode> {
1004   let Predicates = [HasAVX512] in
1005     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1006                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1007                [(set KRC:$dst, (OpNode KRC:$src))]>;
1008 }
1009
1010 multiclass avx512_mask_unop_w<bits<8> opc, string OpcodeStr,
1011                                SDPatternOperator OpNode> {
1012   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1013                           VEX, PS;
1014 }
1015
1016 defm KNOT : avx512_mask_unop_w<0x44, "knot", not>;
1017
1018 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1019   let Predicates = [HasAVX512] in
1020     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1021                 (i16 GR16:$src)),
1022               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1023               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1024 }
1025 defm : avx512_mask_unop_int<"knot", "KNOT">;
1026
1027 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1028 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1029           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1030
1031 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1032 def : Pat<(not VK8:$src),
1033           (COPY_TO_REGCLASS
1034             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1035
1036 // Mask binary operation
1037 // - KAND, KANDN, KOR, KXNOR, KXOR
1038 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1039                            RegisterClass KRC, SDPatternOperator OpNode> {
1040   let Predicates = [HasAVX512] in
1041     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1042                !strconcat(OpcodeStr,
1043                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1044                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1045 }
1046
1047 multiclass avx512_mask_binop_w<bits<8> opc, string OpcodeStr,
1048                              SDPatternOperator OpNode> {
1049   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1050                            VEX_4V, VEX_L, PS;
1051 }
1052
1053 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1054 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1055
1056 let isCommutable = 1 in {
1057   defm KAND  : avx512_mask_binop_w<0x41, "kand",  and>;
1058   let isCommutable = 0 in
1059   defm KANDN : avx512_mask_binop_w<0x42, "kandn", andn>;
1060   defm KOR   : avx512_mask_binop_w<0x45, "kor",   or>;
1061   defm KXNOR : avx512_mask_binop_w<0x46, "kxnor", xnor>;
1062   defm KXOR  : avx512_mask_binop_w<0x47, "kxor",  xor>;
1063 }
1064
1065 def : Pat<(xor VK1:$src1, VK1:$src2),
1066      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1067                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1068
1069 def : Pat<(or VK1:$src1, VK1:$src2),
1070      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1071                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1072
1073 def : Pat<(and VK1:$src1, VK1:$src2),
1074      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1075                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1076
1077 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1078   let Predicates = [HasAVX512] in
1079     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1080                 (i16 GR16:$src1), (i16 GR16:$src2)),
1081               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1082               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1083               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1084 }
1085
1086 defm : avx512_mask_binop_int<"kand",  "KAND">;
1087 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1088 defm : avx512_mask_binop_int<"kor",   "KOR">;
1089 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1090 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1091
1092 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1093 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1094   let Predicates = [HasAVX512] in
1095     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1096               (COPY_TO_REGCLASS
1097                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1098                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1099 }
1100
1101 defm : avx512_binop_pat<and,  KANDWrr>;
1102 defm : avx512_binop_pat<andn, KANDNWrr>;
1103 defm : avx512_binop_pat<or,   KORWrr>;
1104 defm : avx512_binop_pat<xnor, KXNORWrr>;
1105 defm : avx512_binop_pat<xor,  KXORWrr>;
1106
1107 // Mask unpacking
1108 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1109                            RegisterClass KRC> {
1110   let Predicates = [HasAVX512] in
1111     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1112                !strconcat(OpcodeStr,
1113                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1114 }
1115
1116 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1117   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1118                             VEX_4V, VEX_L, PD;
1119 }
1120
1121 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1122 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1123           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1124                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1125
1126
1127 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1128   let Predicates = [HasAVX512] in
1129     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1130                 (i16 GR16:$src1), (i16 GR16:$src2)),
1131               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1132               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1133               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1134 }
1135 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1136
1137 // Mask bit testing
1138 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1139                             SDNode OpNode> {
1140   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1141     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1142                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1143                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1144 }
1145
1146 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1147   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1148                             VEX, PS;
1149 }
1150
1151 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1152
1153 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1154           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1155            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1156
1157 // Mask shift
1158 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1159                              SDNode OpNode> {
1160   let Predicates = [HasAVX512] in
1161     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1162                  !strconcat(OpcodeStr,
1163                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1164                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1165 }
1166
1167 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1168                                SDNode OpNode> {
1169   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1170                              VEX, TAPD, VEX_W;
1171 }
1172
1173 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1174 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1175
1176 // Mask setting all 0s or 1s
1177 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1178   let Predicates = [HasAVX512] in
1179     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1180       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1181                      [(set KRC:$dst, (VT Val))]>;
1182 }
1183
1184 multiclass avx512_mask_setop_w<PatFrag Val> {
1185   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1186   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1187 }
1188
1189 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1190 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1191
1192 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1193 let Predicates = [HasAVX512] in {
1194   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1195   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1196   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1197   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1198   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1199 }
1200 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1201           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1202
1203 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1204           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1205
1206 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1207           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1208
1209 //===----------------------------------------------------------------------===//
1210 // AVX-512 - Aligned and unaligned load and store
1211 //
1212
1213 multiclass avx512_mov_packed<bits<8> opc, RegisterClass RC, RegisterClass KRC,
1214                             X86MemOperand x86memop, PatFrag ld_frag,
1215                             string asm, Domain d, bit IsReMaterializable = 1> {
1216 let hasSideEffects = 0 in
1217   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1218               !strconcat(asm, " \t{$src, $dst|$dst, $src}"), [], d>,
1219               EVEX;
1220 let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable in
1221   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1222               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1223                [(set RC:$dst, (ld_frag addr:$src))], d>, EVEX;
1224 let Constraints = "$src1 = $dst" in {
1225   def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1226                                      (ins RC:$src1, KRC:$mask, RC:$src2),
1227               !strconcat(asm,
1228               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1229               EVEX, EVEX_K;
1230   def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1231                                 (ins RC:$src1, KRC:$mask, x86memop:$src2),
1232               !strconcat(asm,
1233               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
1234                [], d>, EVEX, EVEX_K;
1235 }
1236 }
1237
1238 defm VMOVAPSZ : avx512_mov_packed<0x28, VR512, VK16WM, f512mem, alignedloadv16f32,
1239                               "vmovaps", SSEPackedSingle>,
1240                                PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1241 defm VMOVAPDZ : avx512_mov_packed<0x28, VR512, VK8WM, f512mem, alignedloadv8f64,
1242                               "vmovapd", SSEPackedDouble>,
1243                               PD, EVEX_V512, VEX_W,
1244                               EVEX_CD8<64, CD8VF>;
1245 defm VMOVUPSZ : avx512_mov_packed<0x10, VR512, VK16WM, f512mem, loadv16f32,
1246                               "vmovups", SSEPackedSingle>,
1247                               PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1248 defm VMOVUPDZ : avx512_mov_packed<0x10, VR512, VK8WM, f512mem, loadv8f64,
1249                               "vmovupd", SSEPackedDouble, 0>,
1250                                PD, EVEX_V512, VEX_W,
1251                                EVEX_CD8<64, CD8VF>;
1252 def VMOVAPSZmr : AVX512PI<0x29, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1253                     "vmovaps\t{$src, $dst|$dst, $src}",
1254                     [(alignedstore512 (v16f32 VR512:$src), addr:$dst)],
1255                     SSEPackedSingle>, EVEX, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
1256 def VMOVAPDZmr : AVX512PI<0x29, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1257                     "vmovapd\t{$src, $dst|$dst, $src}",
1258                     [(alignedstore512 (v8f64 VR512:$src), addr:$dst)],
1259                     SSEPackedDouble>, EVEX, EVEX_V512,
1260                     PD, VEX_W, EVEX_CD8<64, CD8VF>;
1261 def VMOVUPSZmr : AVX512PI<0x11, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1262                     "vmovups\t{$src, $dst|$dst, $src}",
1263                     [(store (v16f32 VR512:$src), addr:$dst)],
1264                     SSEPackedSingle>, EVEX, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
1265 def VMOVUPDZmr : AVX512PI<0x11, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1266                     "vmovupd\t{$src, $dst|$dst, $src}",
1267                     [(store (v8f64 VR512:$src), addr:$dst)],
1268                     SSEPackedDouble>, EVEX, EVEX_V512,
1269                     PD, VEX_W, EVEX_CD8<64, CD8VF>;
1270
1271 let hasSideEffects = 0 in {
1272   def VMOVDQA32rr  : AVX512BI<0x6F, MRMSrcReg, (outs VR512:$dst),
1273                              (ins VR512:$src),
1274                              "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1275                              EVEX, EVEX_V512;
1276   def VMOVDQA64rr  : AVX512BI<0x6F, MRMSrcReg, (outs VR512:$dst),
1277                              (ins VR512:$src),
1278                              "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1279                              EVEX, EVEX_V512, VEX_W;
1280 let mayStore = 1 in {
1281   def VMOVDQA32mr  : AVX512BI<0x7F, MRMDestMem, (outs),
1282                      (ins i512mem:$dst, VR512:$src),
1283                      "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1284                      EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1285   def VMOVDQA64mr  : AVX512BI<0x7F, MRMDestMem, (outs),
1286                      (ins i512mem:$dst, VR512:$src),
1287                      "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1288                      EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1289 }
1290 let mayLoad = 1 in {
1291 def VMOVDQA32rm  : AVX512BI<0x6F, MRMSrcMem, (outs VR512:$dst),
1292                            (ins i512mem:$src),
1293                            "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1294                            EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1295 def VMOVDQA64rm  : AVX512BI<0x6F, MRMSrcMem, (outs VR512:$dst),
1296                            (ins i512mem:$src),
1297                            "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1298                            EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1299 }
1300 }
1301
1302 // 512-bit aligned load/store
1303 def : Pat<(alignedloadv8i64 addr:$src),  (VMOVDQA64rm addr:$src)>;
1304 def : Pat<(alignedloadv16i32 addr:$src), (VMOVDQA32rm addr:$src)>;
1305
1306 def : Pat<(alignedstore512 (v8i64  VR512:$src), addr:$dst),
1307           (VMOVDQA64mr addr:$dst, VR512:$src)>;
1308 def : Pat<(alignedstore512 (v16i32 VR512:$src), addr:$dst),
1309           (VMOVDQA32mr addr:$dst, VR512:$src)>;
1310
1311 multiclass avx512_mov_int<bits<8> load_opc, bits<8> store_opc, string asm,
1312                           RegisterClass RC, RegisterClass KRC,
1313                           PatFrag ld_frag, X86MemOperand x86memop> {
1314 let hasSideEffects = 0 in
1315   def rr : AVX512XSI<load_opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1316                      !strconcat(asm, " \t{$src, $dst|$dst, $src}"), []>, EVEX;
1317 let canFoldAsLoad = 1 in
1318   def rm : AVX512XSI<load_opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1319                      !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1320                      [(set RC:$dst, (ld_frag addr:$src))]>, EVEX;
1321 let mayStore = 1 in
1322   def mr : AVX512XSI<store_opc, MRMDestMem, (outs),
1323                      (ins x86memop:$dst, VR512:$src),
1324                      !strconcat(asm, " \t{$src, $dst|$dst, $src}"), []>, EVEX;
1325 let Constraints = "$src1 = $dst" in {
1326   def rrk : AVX512XSI<load_opc, MRMSrcReg, (outs RC:$dst),
1327                                       (ins RC:$src1, KRC:$mask, RC:$src2),
1328               !strconcat(asm,
1329               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), []>,
1330               EVEX, EVEX_K;
1331   def rmk : AVX512XSI<load_opc, MRMSrcMem, (outs RC:$dst),
1332                                   (ins RC:$src1, KRC:$mask, x86memop:$src2),
1333               !strconcat(asm,
1334               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
1335                []>, EVEX, EVEX_K;
1336 }
1337   def rrkz : AVX512XSI<load_opc, MRMSrcReg, (outs RC:$dst),
1338                                       (ins KRC:$mask, RC:$src),
1339               !strconcat(asm,
1340               " \t{$src, ${dst} {${mask}}  {z}|${dst} {${mask}} {z}, $src}"), []>,
1341               EVEX, EVEX_KZ;
1342 }
1343
1344 defm VMOVDQU32 : avx512_mov_int<0x6F, 0x7F, "vmovdqu32", VR512, VK16WM,
1345                                 memopv16i32, i512mem>,
1346                                 EVEX_V512, EVEX_CD8<32, CD8VF>;
1347 defm VMOVDQU64 : avx512_mov_int<0x6F, 0x7F, "vmovdqu64", VR512, VK8WM,
1348                                 memopv8i64, i512mem>,
1349                                 EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1350
1351 // 512-bit unaligned load/store
1352 def : Pat<(loadv8i64 addr:$src),         (VMOVDQU64rm addr:$src)>;
1353 def : Pat<(loadv16i32 addr:$src),        (VMOVDQU32rm addr:$src)>;
1354
1355 def : Pat<(store (v8i64  VR512:$src), addr:$dst),
1356           (VMOVDQU64mr addr:$dst, VR512:$src)>;
1357 def : Pat<(store (v16i32 VR512:$src), addr:$dst),
1358           (VMOVDQU32mr addr:$dst, VR512:$src)>;
1359
1360 let AddedComplexity = 20 in {
1361 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
1362                            (bc_v8i64 (v16i32 immAllZerosV)))),
1363                   (VMOVDQU64rrkz VK8WM:$mask, VR512:$src)>;
1364
1365 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
1366                   (v8i64 VR512:$src))),
1367    (VMOVDQU64rrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
1368                                               VK8), VR512:$src)>;
1369
1370 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
1371                            (v16i32 immAllZerosV))),
1372                   (VMOVDQU32rrkz VK16WM:$mask, VR512:$src)>;
1373
1374 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
1375                    (v16i32 VR512:$src))),
1376    (VMOVDQU32rrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
1377
1378 def : Pat<(v16f32 (vselect VK16WM:$mask, (v16f32 VR512:$src1),
1379                            (v16f32 VR512:$src2))),
1380                   (VMOVUPSZrrk VR512:$src2, VK16WM:$mask, VR512:$src1)>;
1381 def : Pat<(v8f64 (vselect VK8WM:$mask, (v8f64 VR512:$src1),
1382                            (v8f64 VR512:$src2))),
1383                   (VMOVUPDZrrk VR512:$src2, VK8WM:$mask, VR512:$src1)>;
1384 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src1),
1385                            (v16i32 VR512:$src2))),
1386                   (VMOVDQU32rrk VR512:$src2, VK16WM:$mask, VR512:$src1)>;
1387 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src1),
1388                            (v8i64 VR512:$src2))),
1389                   (VMOVDQU64rrk VR512:$src2, VK8WM:$mask, VR512:$src1)>;
1390 }
1391 // Move Int Doubleword to Packed Double Int
1392 //
1393 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
1394                       "vmovd\t{$src, $dst|$dst, $src}",
1395                       [(set VR128X:$dst,
1396                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
1397                         EVEX, VEX_LIG;
1398 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
1399                       "vmovd\t{$src, $dst|$dst, $src}",
1400                       [(set VR128X:$dst,
1401                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
1402                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1403 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
1404                       "vmovq\t{$src, $dst|$dst, $src}",
1405                         [(set VR128X:$dst,
1406                           (v2i64 (scalar_to_vector GR64:$src)))],
1407                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
1408 let isCodeGenOnly = 1 in {
1409 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
1410                        "vmovq\t{$src, $dst|$dst, $src}",
1411                        [(set FR64:$dst, (bitconvert GR64:$src))],
1412                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1413 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
1414                          "vmovq\t{$src, $dst|$dst, $src}",
1415                          [(set GR64:$dst, (bitconvert FR64:$src))],
1416                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1417 }
1418 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
1419                          "vmovq\t{$src, $dst|$dst, $src}",
1420                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
1421                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
1422                          EVEX_CD8<64, CD8VT1>;
1423
1424 // Move Int Doubleword to Single Scalar
1425 //
1426 let isCodeGenOnly = 1 in {
1427 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
1428                       "vmovd\t{$src, $dst|$dst, $src}",
1429                       [(set FR32X:$dst, (bitconvert GR32:$src))],
1430                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
1431
1432 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
1433                       "vmovd\t{$src, $dst|$dst, $src}",
1434                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
1435                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1436 }
1437
1438 // Move doubleword from xmm register to r/m32
1439 //
1440 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
1441                        "vmovd\t{$src, $dst|$dst, $src}",
1442                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
1443                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
1444                        EVEX, VEX_LIG;
1445 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
1446                        (ins i32mem:$dst, VR128X:$src),
1447                        "vmovd\t{$src, $dst|$dst, $src}",
1448                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
1449                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
1450                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1451
1452 // Move quadword from xmm1 register to r/m64
1453 //
1454 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
1455                       "vmovq\t{$src, $dst|$dst, $src}",
1456                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
1457                                                    (iPTR 0)))],
1458                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
1459                       Requires<[HasAVX512, In64BitMode]>;
1460
1461 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
1462                        (ins i64mem:$dst, VR128X:$src),
1463                        "vmovq\t{$src, $dst|$dst, $src}",
1464                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
1465                                addr:$dst)], IIC_SSE_MOVDQ>,
1466                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
1467                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
1468
1469 // Move Scalar Single to Double Int
1470 //
1471 let isCodeGenOnly = 1 in {
1472 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
1473                       (ins FR32X:$src),
1474                       "vmovd\t{$src, $dst|$dst, $src}",
1475                       [(set GR32:$dst, (bitconvert FR32X:$src))],
1476                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
1477 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
1478                       (ins i32mem:$dst, FR32X:$src),
1479                       "vmovd\t{$src, $dst|$dst, $src}",
1480                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
1481                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1482 }
1483
1484 // Move Quadword Int to Packed Quadword Int
1485 //
1486 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
1487                       (ins i64mem:$src),
1488                       "vmovq\t{$src, $dst|$dst, $src}",
1489                       [(set VR128X:$dst,
1490                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
1491                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
1492
1493 //===----------------------------------------------------------------------===//
1494 // AVX-512  MOVSS, MOVSD
1495 //===----------------------------------------------------------------------===//
1496
1497 multiclass avx512_move_scalar <string asm, RegisterClass RC,
1498                               SDNode OpNode, ValueType vt,
1499                               X86MemOperand x86memop, PatFrag mem_pat> {
1500   let hasSideEffects = 0 in {
1501   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
1502               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1503               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
1504                                       (scalar_to_vector RC:$src2))))],
1505               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
1506   let Constraints = "$src1 = $dst" in
1507   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
1508               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
1509               !strconcat(asm,
1510                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
1511               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
1512   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1513               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1514               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
1515               EVEX, VEX_LIG;
1516   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
1517              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1518              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
1519              EVEX, VEX_LIG;
1520   } //hasSideEffects = 0
1521 }
1522
1523 let ExeDomain = SSEPackedSingle in
1524 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
1525                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
1526
1527 let ExeDomain = SSEPackedDouble in
1528 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
1529                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
1530
1531 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
1532           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
1533            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
1534
1535 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
1536           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
1537            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
1538
1539 // For the disassembler
1540 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
1541   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1542                         (ins VR128X:$src1, FR32X:$src2),
1543                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1544                         IIC_SSE_MOV_S_RR>,
1545                         XS, EVEX_4V, VEX_LIG;
1546   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1547                         (ins VR128X:$src1, FR64X:$src2),
1548                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1549                         IIC_SSE_MOV_S_RR>,
1550                         XD, EVEX_4V, VEX_LIG, VEX_W;
1551 }
1552
1553 let Predicates = [HasAVX512] in {
1554   let AddedComplexity = 15 in {
1555   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
1556   // MOVS{S,D} to the lower bits.
1557   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
1558             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
1559   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
1560             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1561   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
1562             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1563   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
1564             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
1565
1566   // Move low f32 and clear high bits.
1567   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
1568             (SUBREG_TO_REG (i32 0),
1569              (VMOVSSZrr (v4f32 (V_SET0)),
1570               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
1571   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
1572             (SUBREG_TO_REG (i32 0),
1573              (VMOVSSZrr (v4i32 (V_SET0)),
1574                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
1575   }
1576
1577   let AddedComplexity = 20 in {
1578   // MOVSSrm zeros the high parts of the register; represent this
1579   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1580   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
1581             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1582   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
1583             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1584   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
1585             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1586
1587   // MOVSDrm zeros the high parts of the register; represent this
1588   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1589   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
1590             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1591   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
1592             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1593   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
1594             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1595   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
1596             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1597   def : Pat<(v2f64 (X86vzload addr:$src)),
1598             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1599
1600   // Represent the same patterns above but in the form they appear for
1601   // 256-bit types
1602   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1603                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
1604             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
1605   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1606                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
1607             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
1608   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1609                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
1610             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
1611   }
1612   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1613                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
1614             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
1615                                             FR32X:$src)), sub_xmm)>;
1616   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1617                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
1618             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
1619                                      FR64X:$src)), sub_xmm)>;
1620   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1621                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
1622             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
1623
1624   // Move low f64 and clear high bits.
1625   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
1626             (SUBREG_TO_REG (i32 0),
1627              (VMOVSDZrr (v2f64 (V_SET0)),
1628                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
1629
1630   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
1631             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
1632                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
1633
1634   // Extract and store.
1635   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
1636                    addr:$dst),
1637             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
1638   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
1639                    addr:$dst),
1640             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
1641
1642   // Shuffle with VMOVSS
1643   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
1644             (VMOVSSZrr (v4i32 VR128X:$src1),
1645                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
1646   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
1647             (VMOVSSZrr (v4f32 VR128X:$src1),
1648                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
1649
1650   // 256-bit variants
1651   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
1652             (SUBREG_TO_REG (i32 0),
1653               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
1654                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
1655               sub_xmm)>;
1656   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
1657             (SUBREG_TO_REG (i32 0),
1658               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
1659                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
1660               sub_xmm)>;
1661
1662   // Shuffle with VMOVSD
1663   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
1664             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1665   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
1666             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1667   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
1668             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1669   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
1670             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1671
1672   // 256-bit variants
1673   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
1674             (SUBREG_TO_REG (i32 0),
1675               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
1676                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
1677               sub_xmm)>;
1678   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
1679             (SUBREG_TO_REG (i32 0),
1680               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
1681                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
1682               sub_xmm)>;
1683
1684   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
1685             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1686   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
1687             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1688   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
1689             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1690   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
1691             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1692 }
1693
1694 let AddedComplexity = 15 in
1695 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
1696                                 (ins VR128X:$src),
1697                                 "vmovq\t{$src, $dst|$dst, $src}",
1698                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
1699                                                    (v2i64 VR128X:$src))))],
1700                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
1701
1702 let AddedComplexity = 20 in
1703 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
1704                                  (ins i128mem:$src),
1705                                  "vmovq\t{$src, $dst|$dst, $src}",
1706                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
1707                                                      (loadv2i64 addr:$src))))],
1708                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
1709                                  EVEX_CD8<8, CD8VT8>;
1710
1711 let Predicates = [HasAVX512] in {
1712   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
1713   let AddedComplexity = 20 in {
1714     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
1715               (VMOVDI2PDIZrm addr:$src)>;
1716     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
1717               (VMOV64toPQIZrr GR64:$src)>;
1718     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
1719               (VMOVDI2PDIZrr GR32:$src)>;
1720
1721     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
1722               (VMOVDI2PDIZrm addr:$src)>;
1723     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
1724               (VMOVDI2PDIZrm addr:$src)>;
1725     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
1726             (VMOVZPQILo2PQIZrm addr:$src)>;
1727     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
1728             (VMOVZPQILo2PQIZrr VR128X:$src)>;
1729     def : Pat<(v2i64 (X86vzload addr:$src)),
1730             (VMOVZPQILo2PQIZrm addr:$src)>;
1731   }
1732
1733   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
1734   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1735                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
1736             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
1737   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1738                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
1739             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
1740 }
1741
1742 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
1743         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
1744
1745 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
1746         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
1747
1748 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
1749         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
1750
1751 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
1752         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
1753
1754 //===----------------------------------------------------------------------===//
1755 // AVX-512 - Integer arithmetic
1756 //
1757 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
1758                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
1759                         X86MemOperand x86memop, PatFrag scalar_mfrag,
1760                         X86MemOperand x86scalar_mop, string BrdcstStr,
1761                         OpndItins itins, bit IsCommutable = 0> {
1762   let isCommutable = IsCommutable in
1763   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1764        (ins RC:$src1, RC:$src2),
1765        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1766        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
1767        itins.rr>, EVEX_4V;
1768   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1769        (ins RC:$src1, x86memop:$src2),
1770        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1771        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (memop_frag addr:$src2))))],
1772                                      itins.rm>, EVEX_4V;
1773   def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1774        (ins RC:$src1, x86scalar_mop:$src2),
1775        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
1776                   ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
1777        [(set RC:$dst, (OpNode RC:$src1,
1778                        (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))))],
1779                         itins.rm>, EVEX_4V, EVEX_B;
1780 }
1781 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr,
1782                          ValueType DstVT, ValueType SrcVT, RegisterClass RC,
1783                          PatFrag memop_frag, X86MemOperand x86memop,
1784                          OpndItins itins,
1785                          bit IsCommutable = 0> {
1786   let isCommutable = IsCommutable in
1787   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1788        (ins RC:$src1, RC:$src2),
1789        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1790        []>, EVEX_4V, VEX_W;
1791   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1792        (ins RC:$src1, x86memop:$src2),
1793        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1794        []>, EVEX_4V, VEX_W;
1795 }
1796
1797 defm VPADDDZ : avx512_binop_rm<0xFE, "vpaddd", add, v16i32, VR512, memopv16i32,
1798                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1799                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1800
1801 defm VPSUBDZ : avx512_binop_rm<0xFA, "vpsubd", sub, v16i32, VR512, memopv16i32,
1802                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 0>,
1803                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1804
1805 defm VPMULLDZ : avx512_binop_rm<0x40, "vpmulld", mul, v16i32, VR512, memopv16i32,
1806                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1807                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1808
1809 defm VPADDQZ : avx512_binop_rm<0xD4, "vpaddq", add, v8i64, VR512, memopv8i64,
1810                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 1>,
1811                    EVEX_CD8<64, CD8VF>, EVEX_V512, VEX_W;
1812
1813 defm VPSUBQZ : avx512_binop_rm<0xFB, "vpsubq", sub, v8i64, VR512, memopv8i64,
1814                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1815                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1816
1817 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32,
1818                 VR512, memopv8i64, i512mem, SSE_INTALU_ITINS_P, 1>, T8PD,
1819                 EVEX_V512, EVEX_CD8<64, CD8VF>;
1820
1821 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32,
1822                  VR512, memopv8i64, i512mem, SSE_INTMUL_ITINS_P, 1>, EVEX_V512,
1823                  EVEX_CD8<64, CD8VF>;
1824
1825 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
1826           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
1827
1828 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
1829            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1830           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
1831 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
1832            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1833           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
1834
1835 defm VPMAXUDZ : avx512_binop_rm<0x3F, "vpmaxud", X86umax, v16i32, VR512, memopv16i32,
1836                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1837                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1838 defm VPMAXUQZ : avx512_binop_rm<0x3F, "vpmaxuq", X86umax, v8i64, VR512, memopv8i64,
1839                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1840                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1841
1842 defm VPMAXSDZ : avx512_binop_rm<0x3D, "vpmaxsd", X86smax, v16i32, VR512, memopv16i32,
1843                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1844                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1845 defm VPMAXSQZ : avx512_binop_rm<0x3D, "vpmaxsq", X86smax, v8i64, VR512, memopv8i64,
1846                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1847                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1848
1849 defm VPMINUDZ : avx512_binop_rm<0x3B, "vpminud", X86umin, v16i32, VR512, memopv16i32,
1850                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1851                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1852 defm VPMINUQZ : avx512_binop_rm<0x3B, "vpminuq", X86umin, v8i64, VR512, memopv8i64,
1853                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1854                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1855
1856 defm VPMINSDZ : avx512_binop_rm<0x39, "vpminsd", X86smin, v16i32, VR512, memopv16i32,
1857                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1858                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1859 defm VPMINSQZ : avx512_binop_rm<0x39, "vpminsq", X86smin, v8i64, VR512, memopv8i64,
1860                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1861                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1862
1863 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
1864                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1865            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
1866 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
1867                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1868            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
1869 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
1870                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1871            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
1872 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
1873                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1874            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
1875 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
1876                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1877            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
1878 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
1879                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1880            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
1881 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
1882                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1883            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
1884 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
1885                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1886            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
1887 //===----------------------------------------------------------------------===//
1888 // AVX-512 - Unpack Instructions
1889 //===----------------------------------------------------------------------===//
1890
1891 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
1892                                    PatFrag mem_frag, RegisterClass RC,
1893                                    X86MemOperand x86memop, string asm,
1894                                    Domain d> {
1895     def rr : AVX512PI<opc, MRMSrcReg,
1896                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
1897                 asm, [(set RC:$dst,
1898                            (vt (OpNode RC:$src1, RC:$src2)))],
1899                            d>, EVEX_4V;
1900     def rm : AVX512PI<opc, MRMSrcMem,
1901                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
1902                 asm, [(set RC:$dst,
1903                        (vt (OpNode RC:$src1,
1904                             (bitconvert (mem_frag addr:$src2)))))],
1905                         d>, EVEX_4V;
1906 }
1907
1908 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
1909       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1910       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1911 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
1912       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1913       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1914 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
1915       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1916       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1917 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
1918       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1919       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1920
1921 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
1922                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
1923                         X86MemOperand x86memop> {
1924   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1925        (ins RC:$src1, RC:$src2),
1926        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1927        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
1928        IIC_SSE_UNPCK>, EVEX_4V;
1929   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1930        (ins RC:$src1, x86memop:$src2),
1931        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1932        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
1933                                      (bitconvert (memop_frag addr:$src2)))))],
1934                                      IIC_SSE_UNPCK>, EVEX_4V;
1935 }
1936 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
1937                                 VR512, memopv16i32, i512mem>, EVEX_V512,
1938                                 EVEX_CD8<32, CD8VF>;
1939 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
1940                                 VR512, memopv8i64, i512mem>, EVEX_V512,
1941                                 VEX_W, EVEX_CD8<64, CD8VF>;
1942 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
1943                                 VR512, memopv16i32, i512mem>, EVEX_V512,
1944                                 EVEX_CD8<32, CD8VF>;
1945 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
1946                                 VR512, memopv8i64, i512mem>, EVEX_V512,
1947                                 VEX_W, EVEX_CD8<64, CD8VF>;
1948 //===----------------------------------------------------------------------===//
1949 // AVX-512 - PSHUFD
1950 //
1951
1952 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
1953                          SDNode OpNode, PatFrag mem_frag,
1954                          X86MemOperand x86memop, ValueType OpVT> {
1955   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
1956                      (ins RC:$src1, i8imm:$src2),
1957                      !strconcat(OpcodeStr,
1958                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1959                      [(set RC:$dst,
1960                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
1961                      EVEX;
1962   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
1963                      (ins x86memop:$src1, i8imm:$src2),
1964                      !strconcat(OpcodeStr,
1965                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1966                      [(set RC:$dst,
1967                        (OpVT (OpNode (mem_frag addr:$src1),
1968                               (i8 imm:$src2))))]>, EVEX;
1969 }
1970
1971 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
1972                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1973
1974 let ExeDomain = SSEPackedSingle in
1975 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilp,
1976                       memopv16f32, i512mem, v16f32>, TAPD, EVEX_V512,
1977                       EVEX_CD8<32, CD8VF>;
1978 let ExeDomain = SSEPackedDouble in
1979 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilp,
1980                       memopv8f64, i512mem, v8f64>, TAPD, EVEX_V512,
1981                       VEX_W, EVEX_CD8<32, CD8VF>;
1982
1983 def : Pat<(v16i32 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
1984           (VPERMILPSZri VR512:$src1, imm:$imm)>;
1985 def : Pat<(v8i64 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
1986           (VPERMILPDZri VR512:$src1, imm:$imm)>;
1987
1988 //===----------------------------------------------------------------------===//
1989 // AVX-512  Logical Instructions
1990 //===----------------------------------------------------------------------===//
1991
1992 defm VPANDDZ : avx512_binop_rm<0xDB, "vpandd", and, v16i32, VR512, memopv16i32,
1993                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
1994                       EVEX_V512, EVEX_CD8<32, CD8VF>;
1995 defm VPANDQZ : avx512_binop_rm<0xDB, "vpandq", and, v8i64, VR512, memopv8i64,
1996                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
1997                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1998 defm VPORDZ  : avx512_binop_rm<0xEB, "vpord", or, v16i32, VR512, memopv16i32,
1999                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2000                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2001 defm VPORQZ  : avx512_binop_rm<0xEB, "vporq", or, v8i64, VR512, memopv8i64,
2002                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2003                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2004 defm VPXORDZ : avx512_binop_rm<0xEF, "vpxord", xor, v16i32, VR512, memopv16i32,
2005                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2006                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2007 defm VPXORQZ : avx512_binop_rm<0xEF, "vpxorq", xor, v8i64, VR512, memopv8i64,
2008                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2009                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2010 defm VPANDNDZ : avx512_binop_rm<0xDF, "vpandnd", X86andnp, v16i32, VR512,
2011                       memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2012                       SSE_BIT_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2013 defm VPANDNQZ : avx512_binop_rm<0xDF, "vpandnq", X86andnp, v8i64, VR512, memopv8i64,
2014                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 0>,
2015                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2016
2017 //===----------------------------------------------------------------------===//
2018 // AVX-512  FP arithmetic
2019 //===----------------------------------------------------------------------===//
2020
2021 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2022                                   SizeItins itins> {
2023   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2024                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2025                              EVEX_CD8<32, CD8VT1>;
2026   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2027                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2028                              EVEX_CD8<64, CD8VT1>;
2029 }
2030
2031 let isCommutable = 1 in {
2032 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2033 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2034 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2035 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2036 }
2037 let isCommutable = 0 in {
2038 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2039 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2040 }
2041
2042 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2043                            RegisterClass RC, ValueType vt,
2044                            X86MemOperand x86memop, PatFrag mem_frag,
2045                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2046                            string BrdcstStr,
2047                            Domain d, OpndItins itins, bit commutable> {
2048   let isCommutable = commutable in
2049     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2050        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2051        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2052        EVEX_4V;
2053   let mayLoad = 1 in {
2054     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2055        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2056        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2057           itins.rm, d>, EVEX_4V;
2058     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2059        (ins RC:$src1, x86scalar_mop:$src2),
2060        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2061                   ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2062        [(set RC:$dst, (OpNode RC:$src1,
2063                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2064        itins.rm, d>, EVEX_4V, EVEX_B;
2065     }
2066 }
2067
2068 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VR512, v16f32, f512mem,
2069                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2070                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2071
2072 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VR512, v8f64, f512mem,
2073                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2074                    SSE_ALU_ITINS_P.d, 1>,
2075                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2076
2077 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VR512, v16f32, f512mem,
2078                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2079                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2080 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VR512, v8f64, f512mem,
2081                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2082                    SSE_ALU_ITINS_P.d, 1>,
2083                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2084
2085 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VR512, v16f32, f512mem,
2086                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2087                    SSE_ALU_ITINS_P.s, 1>,
2088                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2089 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VR512, v16f32, f512mem,
2090                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2091                    SSE_ALU_ITINS_P.s, 1>,
2092                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2093
2094 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VR512, v8f64, f512mem,
2095                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2096                    SSE_ALU_ITINS_P.d, 1>,
2097                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2098 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VR512, v8f64, f512mem,
2099                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2100                    SSE_ALU_ITINS_P.d, 1>,
2101                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2102
2103 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VR512, v16f32, f512mem,
2104                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2105                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2106 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VR512, v16f32, f512mem,
2107                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2108                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2109
2110 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VR512, v8f64, f512mem,
2111                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2112                    SSE_ALU_ITINS_P.d, 0>,
2113                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2114 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VR512, v8f64, f512mem,
2115                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2116                    SSE_ALU_ITINS_P.d, 0>,
2117                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2118
2119 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
2120                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
2121                    (i16 -1), FROUND_CURRENT)),
2122           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
2123
2124 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
2125                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
2126                    (i8 -1), FROUND_CURRENT)),
2127           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
2128
2129 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
2130                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
2131                    (i16 -1), FROUND_CURRENT)),
2132           (VMINPSZrr VR512:$src1, VR512:$src2)>;
2133
2134 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
2135                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
2136                    (i8 -1), FROUND_CURRENT)),
2137           (VMINPDZrr VR512:$src1, VR512:$src2)>;
2138 //===----------------------------------------------------------------------===//
2139 // AVX-512  VPTESTM instructions
2140 //===----------------------------------------------------------------------===//
2141
2142 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2143               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
2144               SDNode OpNode, ValueType vt> {
2145   def rr : AVX512PI<opc, MRMSrcReg,
2146              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
2147              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2148              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
2149              SSEPackedInt>, EVEX_4V;
2150   def rm : AVX512PI<opc, MRMSrcMem,
2151              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
2152              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2153              [(set KRC:$dst, (OpNode (vt RC:$src1),
2154               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
2155 }
2156
2157 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
2158                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
2159                               EVEX_CD8<32, CD8VF>;
2160 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
2161                               memopv8i64, X86testm, v8i64>, T8XS, EVEX_V512, VEX_W,
2162                               EVEX_CD8<64, CD8VF>;
2163
2164 let Predicates = [HasCDI] in {
2165 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
2166                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
2167                               EVEX_CD8<32, CD8VF>;
2168 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
2169                               memopv8i64, X86testnm, v8i64>, T8PD, EVEX_V512, VEX_W,
2170                               EVEX_CD8<64, CD8VF>;
2171 }
2172
2173 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
2174                  (v16i32 VR512:$src2), (i16 -1))),
2175                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
2176
2177 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
2178                  (v8i64 VR512:$src2), (i8 -1))),
2179                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR8)>;
2180 //===----------------------------------------------------------------------===//
2181 // AVX-512  Shift instructions
2182 //===----------------------------------------------------------------------===//
2183 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
2184                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
2185                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
2186                          RegisterClass KRC> {
2187   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
2188        (ins RC:$src1, i8imm:$src2),
2189            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2190        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
2191         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
2192   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
2193        (ins KRC:$mask, RC:$src1, i8imm:$src2),
2194            !strconcat(OpcodeStr,
2195                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2196        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
2197   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
2198        (ins x86memop:$src1, i8imm:$src2),
2199            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2200        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
2201                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
2202   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
2203        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
2204            !strconcat(OpcodeStr,
2205                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2206        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
2207 }
2208
2209 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2210                           RegisterClass RC, ValueType vt, ValueType SrcVT,
2211                           PatFrag bc_frag, RegisterClass KRC> {
2212   // src2 is always 128-bit
2213   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2214        (ins RC:$src1, VR128X:$src2),
2215            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2216        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
2217         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
2218   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2219        (ins KRC:$mask, RC:$src1, VR128X:$src2),
2220            !strconcat(OpcodeStr,
2221                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2222        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
2223   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2224        (ins RC:$src1, i128mem:$src2),
2225            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2226        [(set RC:$dst, (vt (OpNode RC:$src1,
2227                        (bc_frag (memopv2i64 addr:$src2)))))],
2228                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
2229   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2230        (ins KRC:$mask, RC:$src1, i128mem:$src2),
2231            !strconcat(OpcodeStr,
2232                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2233        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
2234 }
2235
2236 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
2237                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
2238                            EVEX_V512, EVEX_CD8<32, CD8VF>;
2239 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
2240                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2241                            EVEX_CD8<32, CD8VQ>;
2242
2243 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
2244                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2245                            EVEX_CD8<64, CD8VF>, VEX_W;
2246 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
2247                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2248                            EVEX_CD8<64, CD8VQ>, VEX_W;
2249
2250 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
2251                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
2252                            EVEX_CD8<32, CD8VF>;
2253 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
2254                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2255                            EVEX_CD8<32, CD8VQ>;
2256
2257 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
2258                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2259                            EVEX_CD8<64, CD8VF>, VEX_W;
2260 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
2261                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2262                            EVEX_CD8<64, CD8VQ>, VEX_W;
2263
2264 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
2265                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
2266                            EVEX_V512, EVEX_CD8<32, CD8VF>;
2267 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
2268                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2269                            EVEX_CD8<32, CD8VQ>;
2270
2271 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
2272                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2273                            EVEX_CD8<64, CD8VF>, VEX_W;
2274 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
2275                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2276                            EVEX_CD8<64, CD8VQ>, VEX_W;
2277
2278 //===-------------------------------------------------------------------===//
2279 // Variable Bit Shifts
2280 //===-------------------------------------------------------------------===//
2281 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
2282                            RegisterClass RC, ValueType vt,
2283                            X86MemOperand x86memop, PatFrag mem_frag> {
2284   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
2285              (ins RC:$src1, RC:$src2),
2286              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2287              [(set RC:$dst,
2288                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
2289              EVEX_4V;
2290   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
2291              (ins RC:$src1, x86memop:$src2),
2292              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2293              [(set RC:$dst,
2294                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
2295              EVEX_4V;
2296 }
2297
2298 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
2299                                i512mem, memopv16i32>, EVEX_V512,
2300                                EVEX_CD8<32, CD8VF>;
2301 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
2302                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2303                                EVEX_CD8<64, CD8VF>;
2304 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
2305                                i512mem, memopv16i32>, EVEX_V512,
2306                                EVEX_CD8<32, CD8VF>;
2307 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
2308                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2309                                EVEX_CD8<64, CD8VF>;
2310 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
2311                                i512mem, memopv16i32>, EVEX_V512,
2312                                EVEX_CD8<32, CD8VF>;
2313 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
2314                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2315                                EVEX_CD8<64, CD8VF>;
2316
2317 //===----------------------------------------------------------------------===//
2318 // AVX-512 - MOVDDUP
2319 //===----------------------------------------------------------------------===//
2320
2321 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
2322                         X86MemOperand x86memop, PatFrag memop_frag> {
2323 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2324                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2325                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
2326 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2327                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2328                     [(set RC:$dst,
2329                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
2330 }
2331
2332 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
2333                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
2334 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
2335           (VMOVDDUPZrm addr:$src)>;
2336
2337 //===---------------------------------------------------------------------===//
2338 // Replicate Single FP - MOVSHDUP and MOVSLDUP
2339 //===---------------------------------------------------------------------===//
2340 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
2341                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
2342                               X86MemOperand x86memop> {
2343   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2344                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2345                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
2346   let mayLoad = 1 in
2347   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2348                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2349                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
2350 }
2351
2352 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
2353                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
2354                        EVEX_CD8<32, CD8VF>;
2355 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
2356                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
2357                        EVEX_CD8<32, CD8VF>;
2358
2359 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
2360 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
2361            (VMOVSHDUPZrm addr:$src)>;
2362 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
2363 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
2364            (VMOVSLDUPZrm addr:$src)>;
2365
2366 //===----------------------------------------------------------------------===//
2367 // Move Low to High and High to Low packed FP Instructions
2368 //===----------------------------------------------------------------------===//
2369 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
2370           (ins VR128X:$src1, VR128X:$src2),
2371           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2372           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
2373            IIC_SSE_MOV_LH>, EVEX_4V;
2374 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
2375           (ins VR128X:$src1, VR128X:$src2),
2376           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2377           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
2378           IIC_SSE_MOV_LH>, EVEX_4V;
2379
2380 let Predicates = [HasAVX512] in {
2381   // MOVLHPS patterns
2382   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2383             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
2384   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2385             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
2386
2387   // MOVHLPS patterns
2388   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
2389             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
2390 }
2391
2392 //===----------------------------------------------------------------------===//
2393 // FMA - Fused Multiply Operations
2394 //
2395 let Constraints = "$src1 = $dst" in {
2396 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr,
2397             RegisterClass RC, X86MemOperand x86memop,
2398             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2399             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2400   def r: AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2401           (ins RC:$src1, RC:$src2, RC:$src3),
2402           !strconcat(OpcodeStr," \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2403           [(set RC:$dst, (OpVT(OpNode RC:$src1, RC:$src2, RC:$src3)))]>;
2404
2405   let mayLoad = 1 in
2406   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2407           (ins RC:$src1, RC:$src2, x86memop:$src3),
2408           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2409           [(set RC:$dst, (OpVT (OpNode RC:$src1, RC:$src2,
2410                                                (mem_frag addr:$src3))))]>;
2411    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2412            (ins RC:$src1, RC:$src2, x86scalar_mop:$src3),
2413            !strconcat(OpcodeStr, " \t{${src3}", BrdcstStr,
2414             ", $src2, $dst|$dst, $src2, ${src3}", BrdcstStr, "}"),
2415            [(set RC:$dst, (OpNode RC:$src1, RC:$src2,
2416            (OpVT (X86VBroadcast (scalar_mfrag addr:$src3)))))]>, EVEX_B;
2417 }
2418 } // Constraints = "$src1 = $dst"
2419
2420 let ExeDomain = SSEPackedSingle in {
2421   defm VFMADD213PSZ    : avx512_fma3p_rm<0xA8, "vfmadd213ps", VR512, f512mem,
2422                                     memopv16f32, f32mem, loadf32, "{1to16}",
2423                                     X86Fmadd, v16f32>, EVEX_V512,
2424                                     EVEX_CD8<32, CD8VF>;
2425   defm VFMSUB213PSZ    : avx512_fma3p_rm<0xAA, "vfmsub213ps", VR512, f512mem,
2426                                     memopv16f32, f32mem, loadf32, "{1to16}",
2427                                     X86Fmsub, v16f32>, EVEX_V512,
2428                                     EVEX_CD8<32, CD8VF>;
2429   defm VFMADDSUB213PSZ : avx512_fma3p_rm<0xA6, "vfmaddsub213ps", VR512, f512mem,
2430                                     memopv16f32, f32mem, loadf32, "{1to16}",
2431                                     X86Fmaddsub, v16f32>,
2432                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2433   defm VFMSUBADD213PSZ : avx512_fma3p_rm<0xA7, "vfmsubadd213ps", VR512, f512mem,
2434                                     memopv16f32, f32mem, loadf32, "{1to16}",
2435                                     X86Fmsubadd, v16f32>,
2436                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2437   defm VFNMADD213PSZ   : avx512_fma3p_rm<0xAC, "vfnmadd213ps", VR512, f512mem,
2438                                     memopv16f32, f32mem, loadf32, "{1to16}",
2439                                     X86Fnmadd, v16f32>, EVEX_V512,
2440                                     EVEX_CD8<32, CD8VF>;
2441   defm VFNMSUB213PSZ   : avx512_fma3p_rm<0xAE, "vfnmsub213ps", VR512, f512mem,
2442                                     memopv16f32, f32mem, loadf32, "{1to16}",
2443                                     X86Fnmsub, v16f32>, EVEX_V512,
2444                                     EVEX_CD8<32, CD8VF>;
2445 }
2446 let ExeDomain = SSEPackedDouble in {
2447   defm VFMADD213PDZ    : avx512_fma3p_rm<0xA8, "vfmadd213pd", VR512, f512mem,
2448                                     memopv8f64, f64mem, loadf64, "{1to8}",
2449                                     X86Fmadd, v8f64>, EVEX_V512,
2450                                     VEX_W, EVEX_CD8<64, CD8VF>;
2451   defm VFMSUB213PDZ    : avx512_fma3p_rm<0xAA, "vfmsub213pd", VR512, f512mem,
2452                                     memopv8f64, f64mem, loadf64, "{1to8}",
2453                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2454                                     EVEX_CD8<64, CD8VF>;
2455   defm VFMADDSUB213PDZ : avx512_fma3p_rm<0xA6, "vfmaddsub213pd", VR512, f512mem,
2456                                     memopv8f64, f64mem, loadf64, "{1to8}",
2457                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2458                                     EVEX_CD8<64, CD8VF>;
2459   defm VFMSUBADD213PDZ : avx512_fma3p_rm<0xA7, "vfmsubadd213pd", VR512, f512mem,
2460                                     memopv8f64, f64mem, loadf64, "{1to8}",
2461                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2462                                     EVEX_CD8<64, CD8VF>;
2463   defm VFNMADD213PDZ : avx512_fma3p_rm<0xAC, "vfnmadd213pd", VR512, f512mem,
2464                                   memopv8f64, f64mem, loadf64, "{1to8}",
2465                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2466                                   EVEX_CD8<64, CD8VF>;
2467   defm VFNMSUB213PDZ : avx512_fma3p_rm<0xAE, "vfnmsub213pd", VR512, f512mem,
2468                                   memopv8f64, f64mem, loadf64, "{1to8}",
2469                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2470                                   EVEX_CD8<64, CD8VF>;
2471 }
2472
2473 let Constraints = "$src1 = $dst" in {
2474 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr,
2475             RegisterClass RC, X86MemOperand x86memop,
2476             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2477             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2478   let mayLoad = 1 in
2479   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2480           (ins RC:$src1, RC:$src3, x86memop:$src2),
2481           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
2482           [(set RC:$dst, (OpVT (OpNode RC:$src1, (mem_frag addr:$src2), RC:$src3)))]>;
2483    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2484            (ins RC:$src1, RC:$src3, x86scalar_mop:$src2),
2485            !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2486             ", $src3, $dst|$dst, $src3, ${src2}", BrdcstStr, "}"),
2487            [(set RC:$dst, (OpNode RC:$src1,
2488            (OpVT (X86VBroadcast (scalar_mfrag addr:$src2))), RC:$src3))]>, EVEX_B;
2489 }
2490 } // Constraints = "$src1 = $dst"
2491
2492
2493 let ExeDomain = SSEPackedSingle in {
2494   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", VR512, f512mem,
2495                                     memopv16f32, f32mem, loadf32, "{1to16}",
2496                                     X86Fmadd, v16f32>, EVEX_V512,
2497                                     EVEX_CD8<32, CD8VF>;
2498   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", VR512, f512mem,
2499                                     memopv16f32, f32mem, loadf32, "{1to16}",
2500                                     X86Fmsub, v16f32>, EVEX_V512,
2501                                     EVEX_CD8<32, CD8VF>;
2502   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", VR512, f512mem,
2503                                     memopv16f32, f32mem, loadf32, "{1to16}",
2504                                     X86Fmaddsub, v16f32>,
2505                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2506   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", VR512, f512mem,
2507                                     memopv16f32, f32mem, loadf32, "{1to16}",
2508                                     X86Fmsubadd, v16f32>,
2509                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2510   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", VR512, f512mem,
2511                                     memopv16f32, f32mem, loadf32, "{1to16}",
2512                                     X86Fnmadd, v16f32>, EVEX_V512,
2513                                     EVEX_CD8<32, CD8VF>;
2514   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", VR512, f512mem,
2515                                     memopv16f32, f32mem, loadf32, "{1to16}",
2516                                     X86Fnmsub, v16f32>, EVEX_V512,
2517                                     EVEX_CD8<32, CD8VF>;
2518 }
2519 let ExeDomain = SSEPackedDouble in {
2520   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", VR512, f512mem,
2521                                     memopv8f64, f64mem, loadf64, "{1to8}",
2522                                     X86Fmadd, v8f64>, EVEX_V512,
2523                                     VEX_W, EVEX_CD8<64, CD8VF>;
2524   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", VR512, f512mem,
2525                                     memopv8f64, f64mem, loadf64, "{1to8}",
2526                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2527                                     EVEX_CD8<64, CD8VF>;
2528   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", VR512, f512mem,
2529                                     memopv8f64, f64mem, loadf64, "{1to8}",
2530                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2531                                     EVEX_CD8<64, CD8VF>;
2532   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", VR512, f512mem,
2533                                     memopv8f64, f64mem, loadf64, "{1to8}",
2534                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2535                                     EVEX_CD8<64, CD8VF>;
2536   defm VFNMADD132PDZ : avx512_fma3p_m132<0x9C, "vfnmadd132pd", VR512, f512mem,
2537                                   memopv8f64, f64mem, loadf64, "{1to8}",
2538                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2539                                   EVEX_CD8<64, CD8VF>;
2540   defm VFNMSUB132PDZ : avx512_fma3p_m132<0x9E, "vfnmsub132pd", VR512, f512mem,
2541                                   memopv8f64, f64mem, loadf64, "{1to8}",
2542                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2543                                   EVEX_CD8<64, CD8VF>;
2544 }
2545
2546 // Scalar FMA
2547 let Constraints = "$src1 = $dst" in {
2548 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2549                  RegisterClass RC, ValueType OpVT,
2550                  X86MemOperand x86memop, Operand memop,
2551                  PatFrag mem_frag> {
2552   let isCommutable = 1 in
2553   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2554                    (ins RC:$src1, RC:$src2, RC:$src3),
2555                    !strconcat(OpcodeStr,
2556                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2557                    [(set RC:$dst,
2558                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
2559   let mayLoad = 1 in
2560   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2561                    (ins RC:$src1, RC:$src2, f128mem:$src3),
2562                    !strconcat(OpcodeStr,
2563                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2564                    [(set RC:$dst,
2565                      (OpVT (OpNode RC:$src2, RC:$src1,
2566                             (mem_frag addr:$src3))))]>;
2567 }
2568
2569 } // Constraints = "$src1 = $dst"
2570
2571 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
2572                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2573 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
2574                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2575 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
2576                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2577 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
2578                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2579 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
2580                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2581 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
2582                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2583 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
2584                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2585 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
2586                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2587
2588 //===----------------------------------------------------------------------===//
2589 // AVX-512  Scalar convert from sign integer to float/double
2590 //===----------------------------------------------------------------------===//
2591
2592 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2593                           X86MemOperand x86memop, string asm> {
2594 let hasSideEffects = 0 in {
2595   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
2596               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
2597               EVEX_4V;
2598   let mayLoad = 1 in
2599   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
2600               (ins DstRC:$src1, x86memop:$src),
2601               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
2602               EVEX_4V;
2603 } // hasSideEffects = 0
2604 }
2605 let Predicates = [HasAVX512] in {
2606 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
2607                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2608 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
2609                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2610 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
2611                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2612 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
2613                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2614
2615 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
2616           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2617 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
2618           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2619 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
2620           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2621 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
2622           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2623
2624 def : Pat<(f32 (sint_to_fp GR32:$src)),
2625           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
2626 def : Pat<(f32 (sint_to_fp GR64:$src)),
2627           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
2628 def : Pat<(f64 (sint_to_fp GR32:$src)),
2629           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
2630 def : Pat<(f64 (sint_to_fp GR64:$src)),
2631           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
2632
2633 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
2634                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2635 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
2636                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2637 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
2638                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2639 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
2640                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2641
2642 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
2643           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2644 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
2645           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2646 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
2647           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2648 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
2649           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2650
2651 def : Pat<(f32 (uint_to_fp GR32:$src)),
2652           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
2653 def : Pat<(f32 (uint_to_fp GR64:$src)),
2654           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
2655 def : Pat<(f64 (uint_to_fp GR32:$src)),
2656           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
2657 def : Pat<(f64 (uint_to_fp GR64:$src)),
2658           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
2659 }
2660
2661 //===----------------------------------------------------------------------===//
2662 // AVX-512  Scalar convert from float/double to integer
2663 //===----------------------------------------------------------------------===//
2664 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2665                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
2666                           string asm> {
2667 let hasSideEffects = 0 in {
2668   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2669               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2670               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
2671               Requires<[HasAVX512]>;
2672   let mayLoad = 1 in
2673   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
2674               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
2675               Requires<[HasAVX512]>;
2676 } // hasSideEffects = 0
2677 }
2678 let Predicates = [HasAVX512] in {
2679 // Convert float/double to signed/unsigned int 32/64
2680 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
2681                                    ssmem, sse_load_f32, "cvtss2si">,
2682                                    XS, EVEX_CD8<32, CD8VT1>;
2683 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
2684                                    ssmem, sse_load_f32, "cvtss2si">,
2685                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
2686 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
2687                                    ssmem, sse_load_f32, "cvtss2usi">,
2688                                    XS, EVEX_CD8<32, CD8VT1>;
2689 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
2690                                    int_x86_avx512_cvtss2usi64, ssmem,
2691                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
2692                                    EVEX_CD8<32, CD8VT1>;
2693 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
2694                                    sdmem, sse_load_f64, "cvtsd2si">,
2695                                    XD, EVEX_CD8<64, CD8VT1>;
2696 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
2697                                    sdmem, sse_load_f64, "cvtsd2si">,
2698                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2699 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
2700                                    sdmem, sse_load_f64, "cvtsd2usi">,
2701                                    XD, EVEX_CD8<64, CD8VT1>;
2702 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
2703                                    int_x86_avx512_cvtsd2usi64, sdmem,
2704                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
2705                                    EVEX_CD8<64, CD8VT1>;
2706
2707 let isCodeGenOnly = 1 in {
2708   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2709             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
2710             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
2711   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2712             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
2713             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
2714   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2715             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
2716             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
2717   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2718             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
2719             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
2720
2721   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2722             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
2723             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
2724   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2725             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
2726             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
2727   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2728             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
2729             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
2730   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2731             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
2732             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
2733 } // isCodeGenOnly = 1
2734
2735 // Convert float/double to signed/unsigned int 32/64 with truncation
2736 let isCodeGenOnly = 1 in {
2737   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
2738                                      ssmem, sse_load_f32, "cvttss2si">,
2739                                      XS, EVEX_CD8<32, CD8VT1>;
2740   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
2741                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
2742                                      "cvttss2si">, XS, VEX_W,
2743                                      EVEX_CD8<32, CD8VT1>;
2744   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
2745                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
2746                                      EVEX_CD8<64, CD8VT1>;
2747   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
2748                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
2749                                      "cvttsd2si">, XD, VEX_W,
2750                                      EVEX_CD8<64, CD8VT1>;
2751   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
2752                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
2753                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
2754   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
2755                                      int_x86_avx512_cvttss2usi64, ssmem,
2756                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
2757                                      EVEX_CD8<32, CD8VT1>;
2758   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
2759                                      int_x86_avx512_cvttsd2usi,
2760                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
2761                                      EVEX_CD8<64, CD8VT1>;
2762   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
2763                                      int_x86_avx512_cvttsd2usi64, sdmem,
2764                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
2765                                      EVEX_CD8<64, CD8VT1>;
2766 } // isCodeGenOnly = 1
2767
2768 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2769                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
2770                          string asm> {
2771   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2772               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2773               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
2774   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2775               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2776               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
2777 }
2778
2779 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
2780                                   loadf32, "cvttss2si">, XS,
2781                                   EVEX_CD8<32, CD8VT1>;
2782 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
2783                                   loadf32, "cvttss2usi">, XS,
2784                                   EVEX_CD8<32, CD8VT1>;
2785 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
2786                                   loadf32, "cvttss2si">, XS, VEX_W,
2787                                   EVEX_CD8<32, CD8VT1>;
2788 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
2789                                   loadf32, "cvttss2usi">, XS, VEX_W,
2790                                   EVEX_CD8<32, CD8VT1>;
2791 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
2792                                   loadf64, "cvttsd2si">, XD,
2793                                   EVEX_CD8<64, CD8VT1>;
2794 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
2795                                   loadf64, "cvttsd2usi">, XD,
2796                                   EVEX_CD8<64, CD8VT1>;
2797 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
2798                                   loadf64, "cvttsd2si">, XD, VEX_W,
2799                                   EVEX_CD8<64, CD8VT1>;
2800 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
2801                                   loadf64, "cvttsd2usi">, XD, VEX_W,
2802                                   EVEX_CD8<64, CD8VT1>;
2803 } // HasAVX512
2804 //===----------------------------------------------------------------------===//
2805 // AVX-512  Convert form float to double and back
2806 //===----------------------------------------------------------------------===//
2807 let hasSideEffects = 0 in {
2808 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
2809                     (ins FR32X:$src1, FR32X:$src2),
2810                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2811                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
2812 let mayLoad = 1 in
2813 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
2814                     (ins FR32X:$src1, f32mem:$src2),
2815                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2816                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
2817                     EVEX_CD8<32, CD8VT1>;
2818
2819 // Convert scalar double to scalar single
2820 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
2821                       (ins FR64X:$src1, FR64X:$src2),
2822                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2823                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
2824 let mayLoad = 1 in
2825 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
2826                       (ins FR64X:$src1, f64mem:$src2),
2827                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2828                       []>, EVEX_4V, VEX_LIG, VEX_W,
2829                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
2830 }
2831
2832 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
2833       Requires<[HasAVX512]>;
2834 def : Pat<(fextend (loadf32 addr:$src)),
2835     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
2836
2837 def : Pat<(extloadf32 addr:$src),
2838     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
2839       Requires<[HasAVX512, OptForSize]>;
2840
2841 def : Pat<(extloadf32 addr:$src),
2842     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
2843     Requires<[HasAVX512, OptForSpeed]>;
2844
2845 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
2846            Requires<[HasAVX512]>;
2847
2848 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
2849                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
2850                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
2851                Domain d> {
2852 let hasSideEffects = 0 in {
2853   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2854               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2855               [(set DstRC:$dst,
2856                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
2857   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
2858               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
2859               [], d>, EVEX, EVEX_B, EVEX_RC;
2860   let mayLoad = 1 in
2861   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2862               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2863               [(set DstRC:$dst,
2864                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
2865 } // hasSideEffects = 0
2866 }
2867
2868 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
2869                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
2870                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
2871                Domain d> {
2872 let hasSideEffects = 0 in {
2873   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2874               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2875               [(set DstRC:$dst,
2876                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
2877   let mayLoad = 1 in
2878   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2879               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2880               [(set DstRC:$dst,
2881                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
2882 } // hasSideEffects = 0
2883 }
2884
2885 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
2886                                 memopv8f64, f512mem, v8f32, v8f64,
2887                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
2888                                 EVEX_CD8<64, CD8VF>;
2889
2890 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
2891                                 memopv4f64, f256mem, v8f64, v8f32,
2892                                 SSEPackedDouble>, EVEX_V512, PS,
2893                                 EVEX_CD8<32, CD8VH>;
2894 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
2895             (VCVTPS2PDZrm addr:$src)>;
2896
2897 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
2898                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
2899           (VCVTPD2PSZrr VR512:$src)>;
2900
2901 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
2902                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
2903           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
2904
2905 //===----------------------------------------------------------------------===//
2906 // AVX-512  Vector convert from sign integer to float/double
2907 //===----------------------------------------------------------------------===//
2908
2909 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
2910                                 memopv8i64, i512mem, v16f32, v16i32,
2911                                 SSEPackedSingle>, EVEX_V512, PS,
2912                                 EVEX_CD8<32, CD8VF>;
2913
2914 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
2915                                 memopv4i64, i256mem, v8f64, v8i32,
2916                                 SSEPackedDouble>, EVEX_V512, XS,
2917                                 EVEX_CD8<32, CD8VH>;
2918
2919 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
2920                                  memopv16f32, f512mem, v16i32, v16f32,
2921                                  SSEPackedSingle>, EVEX_V512, XS,
2922                                  EVEX_CD8<32, CD8VF>;
2923
2924 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
2925                                  memopv8f64, f512mem, v8i32, v8f64,
2926                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
2927                                  EVEX_CD8<64, CD8VF>;
2928
2929 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
2930                                  memopv16f32, f512mem, v16i32, v16f32,
2931                                  SSEPackedSingle>, EVEX_V512, PS,
2932                                  EVEX_CD8<32, CD8VF>;
2933
2934 // cvttps2udq (src, 0, mask-all-ones, sae-current)
2935 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
2936                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
2937           (VCVTTPS2UDQZrr VR512:$src)>;
2938
2939 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
2940                                  memopv8f64, f512mem, v8i32, v8f64,
2941                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
2942                                  EVEX_CD8<64, CD8VF>;
2943
2944 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
2945 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
2946                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
2947           (VCVTTPD2UDQZrr VR512:$src)>;
2948
2949 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
2950                                  memopv4i64, f256mem, v8f64, v8i32,
2951                                  SSEPackedDouble>, EVEX_V512, XS,
2952                                  EVEX_CD8<32, CD8VH>;
2953
2954 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
2955                                  memopv16i32, f512mem, v16f32, v16i32,
2956                                  SSEPackedSingle>, EVEX_V512, XD,
2957                                  EVEX_CD8<32, CD8VF>;
2958
2959 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
2960           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
2961            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
2962
2963
2964 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
2965                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
2966           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
2967 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
2968                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
2969           (VCVTDQ2PDZrr VR256X:$src)>;
2970 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
2971                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
2972           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
2973 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
2974                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
2975           (VCVTUDQ2PDZrr VR256X:$src)>;
2976
2977 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
2978                RegisterClass DstRC, PatFrag mem_frag,
2979                X86MemOperand x86memop, Domain d> {
2980 let hasSideEffects = 0 in {
2981   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2982               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2983               [], d>, EVEX;
2984   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
2985               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
2986               [], d>, EVEX, EVEX_B, EVEX_RC;
2987   let mayLoad = 1 in
2988   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2989               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2990               [], d>, EVEX;
2991 } // hasSideEffects = 0
2992 }
2993
2994 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
2995                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
2996                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
2997 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
2998                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
2999                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3000
3001 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3002                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3003            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3004
3005 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3006                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3007            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3008
3009 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3010                                  memopv16f32, f512mem, SSEPackedSingle>,
3011                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3012 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3013                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3014                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3015
3016 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3017                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3018            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3019
3020 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3021                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3022            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3023
3024 let Predicates = [HasAVX512] in {
3025   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3026             (VCVTPD2PSZrm addr:$src)>;
3027   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3028             (VCVTPS2PDZrm addr:$src)>;
3029 }
3030
3031 //===----------------------------------------------------------------------===//
3032 // Half precision conversion instructions
3033 //===----------------------------------------------------------------------===//
3034 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3035                              X86MemOperand x86memop> {
3036   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3037              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3038              []>, EVEX;
3039   let hasSideEffects = 0, mayLoad = 1 in
3040   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3041              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3042 }
3043
3044 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3045                              X86MemOperand x86memop> {
3046   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3047                (ins srcRC:$src1, i32i8imm:$src2),
3048                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3049                []>, EVEX;
3050   let hasSideEffects = 0, mayStore = 1 in
3051   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3052                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3053                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3054 }
3055
3056 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3057                                     EVEX_CD8<32, CD8VH>;
3058 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
3059                                     EVEX_CD8<32, CD8VH>;
3060
3061 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
3062            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
3063            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
3064
3065 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
3066            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
3067            (VCVTPH2PSZrr VR256X:$src)>;
3068
3069 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
3070   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
3071                                  "ucomiss">, PS, EVEX, VEX_LIG,
3072                                  EVEX_CD8<32, CD8VT1>;
3073   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
3074                                   "ucomisd">, PD, EVEX,
3075                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3076   let Pattern = []<dag> in {
3077     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
3078                                    "comiss">, PS, EVEX, VEX_LIG,
3079                                    EVEX_CD8<32, CD8VT1>;
3080     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
3081                                    "comisd">, PD, EVEX,
3082                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3083   }
3084   let isCodeGenOnly = 1 in {
3085     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
3086                               load, "ucomiss">, PS, EVEX, VEX_LIG,
3087                               EVEX_CD8<32, CD8VT1>;
3088     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
3089                               load, "ucomisd">, PD, EVEX,
3090                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3091
3092     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
3093                               load, "comiss">, PS, EVEX, VEX_LIG,
3094                               EVEX_CD8<32, CD8VT1>;
3095     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
3096                               load, "comisd">, PD, EVEX,
3097                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3098   }
3099 }
3100
3101 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
3102 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3103                             X86MemOperand x86memop> {
3104   let hasSideEffects = 0 in {
3105   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3106                (ins RC:$src1, RC:$src2),
3107                !strconcat(OpcodeStr,
3108                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3109   let mayLoad = 1 in {
3110   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3111                (ins RC:$src1, x86memop:$src2),
3112                !strconcat(OpcodeStr,
3113                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3114   }
3115 }
3116 }
3117
3118 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
3119                   EVEX_CD8<32, CD8VT1>;
3120 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
3121                   VEX_W, EVEX_CD8<64, CD8VT1>;
3122 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
3123                   EVEX_CD8<32, CD8VT1>;
3124 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
3125                   VEX_W, EVEX_CD8<64, CD8VT1>;
3126
3127 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
3128               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
3129            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3130                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3131
3132 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
3133               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
3134            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3135                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3136
3137 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
3138               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
3139            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3140                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3141
3142 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
3143               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
3144            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3145                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3146
3147 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
3148 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3149                          RegisterClass RC, X86MemOperand x86memop,
3150                          PatFrag mem_frag, ValueType OpVt> {
3151   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3152                         !strconcat(OpcodeStr,
3153                                    " \t{$src, $dst|$dst, $src}"),
3154                         [(set RC:$dst, (OpVt (OpNode RC:$src)))]>,
3155                         EVEX;
3156   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3157                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3158                         [(set RC:$dst, (OpVt (OpNode (mem_frag addr:$src))))]>,
3159                         EVEX;
3160 }
3161 defm VRSQRT14PSZ : avx512_fp14_p<0x4E, "vrsqrt14ps", X86frsqrt, VR512, f512mem,
3162                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3163 defm VRSQRT14PDZ : avx512_fp14_p<0x4E, "vrsqrt14pd", X86frsqrt, VR512, f512mem,
3164                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3165 defm VRCP14PSZ : avx512_fp14_p<0x4C, "vrcp14ps", X86frcp, VR512, f512mem,
3166                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3167 defm VRCP14PDZ : avx512_fp14_p<0x4C, "vrcp14pd", X86frcp, VR512, f512mem,
3168                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3169
3170 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
3171               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
3172            (VRSQRT14PSZr VR512:$src)>;
3173 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
3174               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3175            (VRSQRT14PDZr VR512:$src)>;
3176
3177 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
3178               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
3179            (VRCP14PSZr VR512:$src)>;
3180 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
3181               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3182            (VRCP14PDZr VR512:$src)>;
3183
3184 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
3185 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3186                             X86MemOperand x86memop> {
3187   let hasSideEffects = 0, Predicates = [HasERI] in {
3188   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3189                (ins RC:$src1, RC:$src2),
3190                !strconcat(OpcodeStr,
3191                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3192   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3193                (ins RC:$src1, RC:$src2),
3194                !strconcat(OpcodeStr,
3195                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
3196                []>, EVEX_4V, EVEX_B;
3197   let mayLoad = 1 in {
3198   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3199                (ins RC:$src1, x86memop:$src2),
3200                !strconcat(OpcodeStr,
3201                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3202   }
3203 }
3204 }
3205
3206 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
3207                   EVEX_CD8<32, CD8VT1>;
3208 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
3209                   VEX_W, EVEX_CD8<64, CD8VT1>;
3210 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
3211                   EVEX_CD8<32, CD8VT1>;
3212 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
3213                   VEX_W, EVEX_CD8<64, CD8VT1>;
3214
3215 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
3216               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
3217                    FROUND_NO_EXC)),
3218            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3219                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3220
3221 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
3222               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
3223                    FROUND_NO_EXC)),
3224            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3225                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3226
3227 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
3228               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
3229                    FROUND_NO_EXC)),
3230            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3231                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3232
3233 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
3234               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
3235                    FROUND_NO_EXC)),
3236            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3237                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3238
3239 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
3240 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr,
3241                          RegisterClass RC, X86MemOperand x86memop> {
3242   let hasSideEffects = 0, Predicates = [HasERI] in {
3243   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3244                         !strconcat(OpcodeStr,
3245                                    " \t{$src, $dst|$dst, $src}"),
3246                         []>, EVEX;
3247   def rb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3248                         !strconcat(OpcodeStr,
3249                                    " \t{{sae}, $src, $dst|$dst, $src, {sae}}"),
3250                         []>, EVEX, EVEX_B;
3251   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3252                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3253                         []>, EVEX;
3254   }
3255 }
3256 defm VRSQRT28PSZ : avx512_fp28_p<0xCC, "vrsqrt28ps", VR512, f512mem>,
3257                         EVEX_V512, EVEX_CD8<32, CD8VF>;
3258 defm VRSQRT28PDZ : avx512_fp28_p<0xCC, "vrsqrt28pd", VR512, f512mem>,
3259                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3260 defm VRCP28PSZ : avx512_fp28_p<0xCA, "vrcp28ps", VR512, f512mem>,
3261                         EVEX_V512, EVEX_CD8<32, CD8VF>;
3262 defm VRCP28PDZ : avx512_fp28_p<0xCA, "vrcp28pd", VR512, f512mem>,
3263                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3264
3265 def : Pat <(v16f32 (int_x86_avx512_rsqrt28_ps (v16f32 VR512:$src),
3266               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
3267            (VRSQRT28PSZrb VR512:$src)>;
3268 def : Pat <(v8f64 (int_x86_avx512_rsqrt28_pd (v8f64 VR512:$src),
3269               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
3270            (VRSQRT28PDZrb VR512:$src)>;
3271
3272 def : Pat <(v16f32 (int_x86_avx512_rcp28_ps (v16f32 VR512:$src),
3273               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
3274            (VRCP28PSZrb VR512:$src)>;
3275 def : Pat <(v8f64 (int_x86_avx512_rcp28_pd (v8f64 VR512:$src),
3276               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
3277            (VRCP28PDZrb VR512:$src)>;
3278
3279 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3280                               Intrinsic V16F32Int, Intrinsic V8F64Int,
3281                               OpndItins itins_s, OpndItins itins_d> {
3282   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3283              !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3284              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
3285              EVEX, EVEX_V512;
3286
3287   let mayLoad = 1 in
3288   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3289               !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3290               [(set VR512:$dst,
3291                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
3292               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
3293
3294   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3295               !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3296               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
3297               EVEX, EVEX_V512;
3298
3299   let mayLoad = 1 in
3300     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3301                 !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3302                 [(set VR512:$dst, (OpNode
3303                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
3304                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
3305
3306 let isCodeGenOnly = 1 in {
3307   def PSZr_Int : AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3308                            !strconcat(OpcodeStr,
3309                                       "ps\t{$src, $dst|$dst, $src}"),
3310                            [(set VR512:$dst, (V16F32Int VR512:$src))]>,
3311                            EVEX, EVEX_V512;
3312   def PSZm_Int : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3313                           !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3314                           [(set VR512:$dst,
3315                            (V16F32Int (memopv16f32 addr:$src)))]>, EVEX,
3316                           EVEX_V512, EVEX_CD8<32, CD8VF>;
3317   def PDZr_Int : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3318                            !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3319                            [(set VR512:$dst, (V8F64Int VR512:$src))]>,
3320                            EVEX, EVEX_V512, VEX_W;
3321   def PDZm_Int : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3322                          !strconcat(OpcodeStr,
3323                          "pd\t{$src, $dst|$dst, $src}"),
3324                          [(set VR512:$dst, (V8F64Int (memopv8f64 addr:$src)))]>,
3325                          EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3326 } // isCodeGenOnly = 1
3327 }
3328
3329 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
3330                           Intrinsic F32Int, Intrinsic F64Int,
3331                           OpndItins itins_s, OpndItins itins_d> {
3332   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
3333                (ins FR32X:$src1, FR32X:$src2),
3334                !strconcat(OpcodeStr,
3335                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3336                       [], itins_s.rr>, XS, EVEX_4V;
3337   let isCodeGenOnly = 1 in
3338   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
3339                (ins VR128X:$src1, VR128X:$src2),
3340                !strconcat(OpcodeStr,
3341                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3342                [(set VR128X:$dst,
3343                  (F32Int VR128X:$src1, VR128X:$src2))],
3344                itins_s.rr>, XS, EVEX_4V;
3345   let mayLoad = 1 in {
3346   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
3347                (ins FR32X:$src1, f32mem:$src2),
3348                !strconcat(OpcodeStr,
3349                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3350                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
3351   let isCodeGenOnly = 1 in
3352   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
3353                    (ins VR128X:$src1, ssmem:$src2),
3354                    !strconcat(OpcodeStr,
3355                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3356                    [(set VR128X:$dst,
3357                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
3358                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
3359   }
3360   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
3361                (ins FR64X:$src1, FR64X:$src2),
3362                !strconcat(OpcodeStr,
3363                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
3364                       XD, EVEX_4V, VEX_W;
3365   let isCodeGenOnly = 1 in
3366   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
3367                (ins VR128X:$src1, VR128X:$src2),
3368                !strconcat(OpcodeStr,
3369                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3370                [(set VR128X:$dst,
3371                  (F64Int VR128X:$src1, VR128X:$src2))],
3372                itins_s.rr>, XD, EVEX_4V, VEX_W;
3373   let mayLoad = 1 in {
3374   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
3375                (ins FR64X:$src1, f64mem:$src2),
3376                !strconcat(OpcodeStr,
3377                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
3378                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
3379   let isCodeGenOnly = 1 in
3380   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
3381                   (ins VR128X:$src1, sdmem:$src2),
3382                    !strconcat(OpcodeStr,
3383                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3384                   [(set VR128X:$dst,
3385                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
3386                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
3387   }
3388 }
3389
3390
3391 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
3392                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
3393                 SSE_SQRTSS, SSE_SQRTSD>,
3394               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
3395                 int_x86_avx512_sqrt_ps_512, int_x86_avx512_sqrt_pd_512,
3396                 SSE_SQRTPS, SSE_SQRTPD>;
3397
3398 let Predicates = [HasAVX512] in {
3399   def : Pat<(f32 (fsqrt FR32X:$src)),
3400             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3401   def : Pat<(f32 (fsqrt (load addr:$src))),
3402             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
3403             Requires<[OptForSize]>;
3404   def : Pat<(f64 (fsqrt FR64X:$src)),
3405             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
3406   def : Pat<(f64 (fsqrt (load addr:$src))),
3407             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
3408             Requires<[OptForSize]>;
3409
3410   def : Pat<(f32 (X86frsqrt FR32X:$src)),
3411             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3412   def : Pat<(f32 (X86frsqrt (load addr:$src))),
3413             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3414             Requires<[OptForSize]>;
3415
3416   def : Pat<(f32 (X86frcp FR32X:$src)),
3417             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3418   def : Pat<(f32 (X86frcp (load addr:$src))),
3419             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3420             Requires<[OptForSize]>;
3421
3422   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
3423             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
3424                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
3425                               VR128X)>;
3426   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
3427             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
3428
3429   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
3430             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
3431                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
3432                               VR128X)>;
3433   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
3434             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
3435 }
3436
3437
3438 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
3439                             X86MemOperand x86memop, RegisterClass RC,
3440                             PatFrag mem_frag32, PatFrag mem_frag64,
3441                             Intrinsic V4F32Int, Intrinsic V2F64Int,
3442                             CD8VForm VForm> {
3443 let ExeDomain = SSEPackedSingle in {
3444   // Intrinsic operation, reg.
3445   // Vector intrinsic operation, reg
3446   def PSr : AVX512AIi8<opcps, MRMSrcReg,
3447                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3448                     !strconcat(OpcodeStr,
3449                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3450                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
3451
3452   // Vector intrinsic operation, mem
3453   def PSm : AVX512AIi8<opcps, MRMSrcMem,
3454                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3455                     !strconcat(OpcodeStr,
3456                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3457                     [(set RC:$dst,
3458                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
3459                     EVEX_CD8<32, VForm>;
3460 } // ExeDomain = SSEPackedSingle
3461
3462 let ExeDomain = SSEPackedDouble in {
3463   // Vector intrinsic operation, reg
3464   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
3465                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3466                      !strconcat(OpcodeStr,
3467                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3468                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
3469
3470   // Vector intrinsic operation, mem
3471   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
3472                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3473                      !strconcat(OpcodeStr,
3474                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3475                      [(set RC:$dst,
3476                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
3477                      EVEX_CD8<64, VForm>;
3478 } // ExeDomain = SSEPackedDouble
3479 }
3480
3481 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
3482                             string OpcodeStr,
3483                             Intrinsic F32Int,
3484                             Intrinsic F64Int> {
3485 let ExeDomain = GenericDomain in {
3486   // Operation, reg.
3487   let hasSideEffects = 0 in
3488   def SSr : AVX512AIi8<opcss, MRMSrcReg,
3489       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
3490       !strconcat(OpcodeStr,
3491               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3492       []>;
3493
3494   // Intrinsic operation, reg.
3495   let isCodeGenOnly = 1 in
3496   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
3497         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
3498         !strconcat(OpcodeStr,
3499                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3500         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
3501
3502   // Intrinsic operation, mem.
3503   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
3504                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
3505                      !strconcat(OpcodeStr,
3506                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3507                      [(set VR128X:$dst, (F32Int VR128X:$src1,
3508                                          sse_load_f32:$src2, imm:$src3))]>,
3509                      EVEX_CD8<32, CD8VT1>;
3510
3511   // Operation, reg.
3512   let hasSideEffects = 0 in
3513   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
3514         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
3515         !strconcat(OpcodeStr,
3516                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3517         []>, VEX_W;
3518
3519   // Intrinsic operation, reg.
3520   let isCodeGenOnly = 1 in
3521   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
3522         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
3523         !strconcat(OpcodeStr,
3524                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3525         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
3526         VEX_W;
3527
3528   // Intrinsic operation, mem.
3529   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
3530         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
3531         !strconcat(OpcodeStr,
3532                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3533         [(set VR128X:$dst,
3534               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
3535         VEX_W, EVEX_CD8<64, CD8VT1>;
3536 } // ExeDomain = GenericDomain
3537 }
3538
3539 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
3540                             X86MemOperand x86memop, RegisterClass RC,
3541                             PatFrag mem_frag, Domain d> {
3542 let ExeDomain = d in {
3543   // Intrinsic operation, reg.
3544   // Vector intrinsic operation, reg
3545   def r : AVX512AIi8<opc, MRMSrcReg,
3546                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3547                     !strconcat(OpcodeStr,
3548                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3549                     []>, EVEX;
3550
3551   // Vector intrinsic operation, mem
3552   def m : AVX512AIi8<opc, MRMSrcMem,
3553                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3554                     !strconcat(OpcodeStr,
3555                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3556                     []>, EVEX;
3557 } // ExeDomain
3558 }
3559
3560
3561 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
3562                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
3563                                 EVEX_CD8<32, CD8VF>;
3564
3565 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
3566                    imm:$src2, (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1),
3567                    FROUND_CURRENT)),
3568                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
3569
3570
3571 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
3572                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
3573                                 VEX_W, EVEX_CD8<64, CD8VF>;
3574
3575 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
3576                   imm:$src2, (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1),
3577                   FROUND_CURRENT)),
3578                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
3579
3580 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
3581                      Operand x86memop, RegisterClass RC, Domain d> {
3582 let ExeDomain = d in {
3583   def r : AVX512AIi8<opc, MRMSrcReg,
3584                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
3585                     !strconcat(OpcodeStr,
3586                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3587                     []>, EVEX_4V;
3588
3589   def m : AVX512AIi8<opc, MRMSrcMem,
3590                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
3591                     !strconcat(OpcodeStr,
3592                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3593                     []>, EVEX_4V;
3594 } // ExeDomain
3595 }
3596
3597 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
3598                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
3599
3600 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
3601                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
3602
3603 def : Pat<(ffloor FR32X:$src),
3604           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
3605 def : Pat<(f64 (ffloor FR64X:$src)),
3606           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
3607 def : Pat<(f32 (fnearbyint FR32X:$src)),
3608           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
3609 def : Pat<(f64 (fnearbyint FR64X:$src)),
3610           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
3611 def : Pat<(f32 (fceil FR32X:$src)),
3612           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
3613 def : Pat<(f64 (fceil FR64X:$src)),
3614           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
3615 def : Pat<(f32 (frint FR32X:$src)),
3616           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
3617 def : Pat<(f64 (frint FR64X:$src)),
3618           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
3619 def : Pat<(f32 (ftrunc FR32X:$src)),
3620           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
3621 def : Pat<(f64 (ftrunc FR64X:$src)),
3622           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
3623
3624 def : Pat<(v16f32 (ffloor VR512:$src)),
3625           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
3626 def : Pat<(v16f32 (fnearbyint VR512:$src)),
3627           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
3628 def : Pat<(v16f32 (fceil VR512:$src)),
3629           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
3630 def : Pat<(v16f32 (frint VR512:$src)),
3631           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
3632 def : Pat<(v16f32 (ftrunc VR512:$src)),
3633           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
3634
3635 def : Pat<(v8f64 (ffloor VR512:$src)),
3636           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
3637 def : Pat<(v8f64 (fnearbyint VR512:$src)),
3638           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
3639 def : Pat<(v8f64 (fceil VR512:$src)),
3640           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
3641 def : Pat<(v8f64 (frint VR512:$src)),
3642           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
3643 def : Pat<(v8f64 (ftrunc VR512:$src)),
3644           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
3645
3646 //-------------------------------------------------
3647 // Integer truncate and extend operations
3648 //-------------------------------------------------
3649
3650 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
3651                           RegisterClass dstRC, RegisterClass srcRC,
3652                           RegisterClass KRC, X86MemOperand x86memop> {
3653   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
3654                (ins srcRC:$src),
3655                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
3656                []>, EVEX;
3657
3658   def krr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
3659                (ins KRC:$mask, srcRC:$src),
3660                !strconcat(OpcodeStr,
3661                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
3662                []>, EVEX, EVEX_KZ;
3663
3664   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
3665                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3666                []>, EVEX;
3667 }
3668 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
3669                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
3670 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
3671                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
3672 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
3673                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
3674 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
3675                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
3676 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
3677                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
3678 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
3679                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
3680 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
3681                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
3682 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
3683                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
3684 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
3685                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
3686 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
3687                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
3688 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
3689                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
3690 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
3691                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
3692 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
3693                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
3694 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
3695                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
3696 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
3697                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
3698
3699 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
3700 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
3701 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
3702 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
3703 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
3704
3705 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
3706                   (VPMOVDBkrr VK16WM:$mask, VR512:$src)>;
3707 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
3708                   (VPMOVDWkrr VK16WM:$mask, VR512:$src)>;
3709 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
3710                   (VPMOVQWkrr  VK8WM:$mask, VR512:$src)>;
3711 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
3712                   (VPMOVQDkrr  VK8WM:$mask, VR512:$src)>;
3713
3714
3715 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass DstRC,
3716                       RegisterClass SrcRC, SDNode OpNode, PatFrag mem_frag,
3717                       X86MemOperand x86memop, ValueType OpVT, ValueType InVT> {
3718
3719   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
3720               (ins SrcRC:$src),
3721               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3722               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
3723   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
3724               (ins x86memop:$src),
3725               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
3726               [(set DstRC:$dst,
3727                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
3728               EVEX;
3729 }
3730
3731 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VR512, VR128X, X86vzext,
3732                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
3733                              EVEX_CD8<8, CD8VQ>;
3734 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VR512, VR128X, X86vzext,
3735                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
3736                              EVEX_CD8<8, CD8VO>;
3737 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VR512, VR256X, X86vzext,
3738                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
3739                              EVEX_CD8<16, CD8VH>;
3740 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VR512, VR128X, X86vzext,
3741                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
3742                              EVEX_CD8<16, CD8VQ>;
3743 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VR512, VR256X, X86vzext,
3744                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
3745                              EVEX_CD8<32, CD8VH>;
3746
3747 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VR512, VR128X, X86vsext,
3748                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
3749                              EVEX_CD8<8, CD8VQ>;
3750 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VR512, VR128X, X86vsext,
3751                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
3752                              EVEX_CD8<8, CD8VO>;
3753 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VR512, VR256X, X86vsext,
3754                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
3755                              EVEX_CD8<16, CD8VH>;
3756 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VR512, VR128X, X86vsext,
3757                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
3758                              EVEX_CD8<16, CD8VQ>;
3759 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VR512, VR256X, X86vsext,
3760                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
3761                              EVEX_CD8<32, CD8VH>;
3762
3763 //===----------------------------------------------------------------------===//
3764 // GATHER - SCATTER Operations
3765
3766 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3767                        RegisterClass RC, X86MemOperand memop> {
3768 let mayLoad = 1,
3769   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
3770   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
3771             (ins RC:$src1, KRC:$mask, memop:$src2),
3772             !strconcat(OpcodeStr,
3773             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
3774             []>, EVEX, EVEX_K;
3775 }
3776 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
3777                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3778 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
3779                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3780
3781 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
3782                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3783 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
3784                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3785
3786 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
3787                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3788 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
3789                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3790
3791 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
3792                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3793 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
3794                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3795
3796 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3797                        RegisterClass RC, X86MemOperand memop> {
3798 let mayStore = 1, Constraints = "$mask = $mask_wb" in
3799   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
3800             (ins memop:$dst, KRC:$mask, RC:$src2),
3801             !strconcat(OpcodeStr,
3802             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
3803             []>, EVEX, EVEX_K;
3804 }
3805
3806 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
3807                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3808 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
3809                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
3810
3811 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
3812                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3813 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
3814                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
3815
3816 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
3817                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3818 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
3819                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
3820
3821 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
3822                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3823 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
3824                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
3825
3826 //===----------------------------------------------------------------------===//
3827 // VSHUFPS - VSHUFPD Operations
3828
3829 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
3830                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
3831                       Domain d> {
3832   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
3833                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
3834                    !strconcat(OpcodeStr,
3835                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3836                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
3837                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
3838                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
3839   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
3840                    (ins RC:$src1, RC:$src2, i8imm:$src3),
3841                    !strconcat(OpcodeStr,
3842                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3843                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
3844                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
3845                    EVEX_4V, Sched<[WriteShuffle]>;
3846 }
3847
3848 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
3849                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3850 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
3851                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3852
3853 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3854           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
3855 def : Pat<(v16i32 (X86Shufp VR512:$src1,
3856                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
3857           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
3858
3859 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3860           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
3861 def : Pat<(v8i64 (X86Shufp VR512:$src1,
3862                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
3863           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
3864
3865 multiclass avx512_alignr<string OpcodeStr, RegisterClass RC,
3866                        X86MemOperand x86memop> {
3867   def rri : AVX512AIi8<0x03, MRMSrcReg, (outs RC:$dst),
3868                      (ins RC:$src1, RC:$src2, i8imm:$src3),
3869                      !strconcat(OpcodeStr,
3870                      " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3871                      []>, EVEX_4V;
3872   let mayLoad = 1 in
3873   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs RC:$dst),
3874                      (ins RC:$src1, x86memop:$src2, i8imm:$src3),
3875                      !strconcat(OpcodeStr,
3876                      " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3877                      []>, EVEX_4V;
3878 }
3879 defm VALIGND : avx512_alignr<"valignd", VR512, i512mem>,
3880                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3881 defm VALIGNQ : avx512_alignr<"valignq", VR512, i512mem>,
3882                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3883
3884 def : Pat<(v16f32 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3885           (VALIGNDrri VR512:$src2, VR512:$src1, imm:$imm)>;
3886 def : Pat<(v8f64 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3887           (VALIGNQrri VR512:$src2, VR512:$src1, imm:$imm)>;
3888 def : Pat<(v16i32 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3889           (VALIGNDrri VR512:$src2, VR512:$src1, imm:$imm)>;
3890 def : Pat<(v8i64 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3891           (VALIGNQrri VR512:$src2, VR512:$src1, imm:$imm)>;
3892
3893 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, RegisterClass RC,
3894                        X86MemOperand x86memop> {
3895   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3896                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>,
3897                     EVEX;
3898   def rm  : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
3899                    (ins x86memop:$src),
3900                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>,
3901                    EVEX;
3902 }
3903
3904 defm VPABSD : avx512_vpabs<0x1E, "vpabsd", VR512, i512mem>, EVEX_V512,
3905                         EVEX_CD8<32, CD8VF>;
3906 defm VPABSQ : avx512_vpabs<0x1F, "vpabsq", VR512, i512mem>, EVEX_V512, VEX_W,
3907                         EVEX_CD8<64, CD8VF>;
3908
3909 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
3910                    (v16i32 immAllZerosV), (i16 -1))),
3911           (VPABSDrr VR512:$src)>;
3912 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
3913                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3914           (VPABSQrr VR512:$src)>;
3915
3916 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
3917                         RegisterClass RC, RegisterClass KRC,
3918                         X86MemOperand x86memop,
3919                         X86MemOperand x86scalar_mop, string BrdcstStr> {
3920   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3921        (ins RC:$src),
3922        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
3923        []>, EVEX;
3924   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3925        (ins x86memop:$src),
3926        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
3927        []>, EVEX;
3928   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3929        (ins x86scalar_mop:$src),
3930        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
3931                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
3932        []>, EVEX, EVEX_B;
3933   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3934        (ins KRC:$mask, RC:$src),
3935        !strconcat(OpcodeStr,
3936                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
3937        []>, EVEX, EVEX_KZ;
3938   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3939        (ins KRC:$mask, x86memop:$src),
3940        !strconcat(OpcodeStr,
3941                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
3942        []>, EVEX, EVEX_KZ;
3943   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3944        (ins KRC:$mask, x86scalar_mop:$src),
3945        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
3946                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
3947                   BrdcstStr, "}"),
3948        []>, EVEX, EVEX_KZ, EVEX_B;
3949
3950   let Constraints = "$src1 = $dst" in {
3951   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3952        (ins RC:$src1, KRC:$mask, RC:$src2),
3953        !strconcat(OpcodeStr,
3954                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
3955        []>, EVEX, EVEX_K;
3956   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3957        (ins RC:$src1, KRC:$mask, x86memop:$src2),
3958        !strconcat(OpcodeStr,
3959                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
3960        []>, EVEX, EVEX_K;
3961   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3962        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
3963        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
3964                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
3965        []>, EVEX, EVEX_K, EVEX_B;
3966    }
3967 }
3968
3969 let Predicates = [HasCDI] in {
3970 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
3971                     i512mem, i32mem, "{1to16}">,
3972                     EVEX_V512, EVEX_CD8<32, CD8VF>;
3973
3974
3975 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
3976                     i512mem, i64mem, "{1to8}">,
3977                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3978
3979 }
3980
3981 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
3982                                               GR16:$mask),
3983           (VPCONFLICTDrrk VR512:$src1,
3984            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
3985
3986 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
3987                                               GR8:$mask),
3988           (VPCONFLICTQrrk VR512:$src1,
3989            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;