c7adbadbb59831101caf39e7f73986442b218387
[oota-llvm.git] / lib / Target / X86 / X86InstrAVX512.td
1 // Group template arguments that can be derived from the vector type (EltNum x
2 // EltVT).  These are things like the register class for the writemask, etc.
3 // The idea is to pass one of these as the template argument rather than the
4 // individual arguments.
5 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
6                       string suffix = ""> {
7   RegisterClass RC = rc;
8   int NumElts = numelts;
9
10   // Corresponding mask register class.
11   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
12
13   // Corresponding write-mask register class.
14   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
15
16   // The GPR register class that can hold the write mask.  Use GR8 for fewer
17   // than 8 elements.  Use shift-right and equal to work around the lack of
18   // !lt in tablegen.
19   RegisterClass MRC =
20     !cast<RegisterClass>("GR" #
21                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
22
23   // Suffix used in the instruction mnemonic.
24   string Suffix = suffix;
25
26   string VTName = "v" # NumElts # EltVT;
27
28   // The vector VT.
29   ValueType VT = !cast<ValueType>(VTName);
30
31   string EltTypeName = !cast<string>(EltVT);
32   // Size of the element type in bits, e.g. 32 for v16i32.
33   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
34   int EltSize = EltVT.Size;
35
36   // "i" for integer types and "f" for floating-point types
37   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
38
39   // Size of RC in bits, e.g. 512 for VR512.
40   int Size = VT.Size;
41
42   // The corresponding memory operand, e.g. i512mem for VR512.
43   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
44   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
45
46   // Load patterns
47   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
48   //       due to load promotion during legalization
49   PatFrag LdFrag = !cast<PatFrag>("load" #
50                                   !if (!eq (TypeVariantName, "i"),
51                                        !if (!eq (Size, 128), "v2i64",
52                                        !if (!eq (Size, 256), "v4i64",
53                                             VTName)), VTName));
54   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
55
56   // Load patterns used for memory operands.  We only have this defined in
57   // case of i64 element types for sub-512 integer vectors.  For now, keep
58   // MemOpFrag undefined in these cases.
59   PatFrag MemOpFrag =
60     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
61     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
62     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
63
64   // The corresponding float type, e.g. v16f32 for v16i32
65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
66   //       fails to compile, so we choose FloatVT = VT
67   ValueType FloatVT = !cast<ValueType>(
68                         !if (!eq (!srl(EltSize,5),0),
69                              VTName,
70                              !if (!eq(TypeVariantName, "i"),
71                                   "v" # NumElts # "f" # EltSize,
72                                   VTName)));
73
74   // The string to specify embedded broadcast in assembly.
75   string BroadcastStr = "{1to" # NumElts # "}";
76
77   // 8-bit compressed displacement tuple/subvector format.  This is only
78   // defined for NumElts <= 8.
79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
81
82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
83                           !if (!eq (Size, 256), sub_ymm, ?));
84
85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
87                      SSEPackedInt));
88
89   // A vector type of the same width with element type i32.  This is used to
90   // create the canonical constant zero node ImmAllZerosV.
91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
93 }
94
95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
101
102 // "x" in v32i8x_info means RC = VR256X
103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
107
108 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
109 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
110 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
111 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
112
113 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
114                            X86VectorVTInfo i128> {
115   X86VectorVTInfo info512 = i512;
116   X86VectorVTInfo info256 = i256;
117   X86VectorVTInfo info128 = i128;
118 }
119
120 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
121                                              v16i8x_info>;
122 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
123                                              v8i16x_info>;
124 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
125                                              v4i32x_info>;
126 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
127                                              v2i64x_info>;
128
129 // This multiclass generates the masking variants from the non-masking
130 // variant.  It only provides the assembly pieces for the masking variants.
131 // It assumes custom ISel patterns for masking which can be provided as
132 // template arguments.
133 multiclass AVX512_maskable_custom<bits<8> O, Format F,
134                                   dag Outs,
135                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
136                                   string OpcodeStr,
137                                   string AttSrcAsm, string IntelSrcAsm,
138                                   list<dag> Pattern,
139                                   list<dag> MaskingPattern,
140                                   list<dag> ZeroMaskingPattern,
141                                   string MaskingConstraint = "",
142                                   InstrItinClass itin = NoItinerary,
143                                   bit IsCommutable = 0> {
144   let isCommutable = IsCommutable in
145     def NAME: AVX512<O, F, Outs, Ins,
146                        OpcodeStr#"\t{"#AttSrcAsm#", $dst|"#
147                                      "$dst, "#IntelSrcAsm#"}",
148                        Pattern, itin>;
149
150   // Prefer over VMOV*rrk Pat<>
151   let AddedComplexity = 20 in
152     def NAME#k: AVX512<O, F, Outs, MaskingIns,
153                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}|"#
154                                      "$dst {${mask}}, "#IntelSrcAsm#"}",
155                        MaskingPattern, itin>,
156               EVEX_K {
157       // In case of the 3src subclass this is overridden with a let.
158       string Constraints = MaskingConstraint;
159   }
160   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
161     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
162                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
163                                      "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
164                        ZeroMaskingPattern,
165                        itin>,
166               EVEX_KZ;
167 }
168
169
170 // Common base class of AVX512_maskable and AVX512_maskable_3src.
171 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
172                                   dag Outs,
173                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
174                                   string OpcodeStr,
175                                   string AttSrcAsm, string IntelSrcAsm,
176                                   dag RHS, dag MaskingRHS,
177                                   string MaskingConstraint = "",
178                                   InstrItinClass itin = NoItinerary,
179                                   bit IsCommutable = 0> :
180   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
181                          AttSrcAsm, IntelSrcAsm,
182                          [(set _.RC:$dst, RHS)],
183                          [(set _.RC:$dst, MaskingRHS)],
184                          [(set _.RC:$dst,
185                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
186                          MaskingConstraint, NoItinerary, IsCommutable>;
187
188 // This multiclass generates the unconditional/non-masking, the masking and
189 // the zero-masking variant of the instruction.  In the masking case, the
190 // perserved vector elements come from a new dummy input operand tied to $dst.
191 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
192                            dag Outs, dag Ins, string OpcodeStr,
193                            string AttSrcAsm, string IntelSrcAsm,
194                            dag RHS, InstrItinClass itin = NoItinerary,
195                            bit IsCommutable = 0> :
196    AVX512_maskable_common<O, F, _, Outs, Ins,
197                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
198                           !con((ins _.KRCWM:$mask), Ins),
199                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
200                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0),
201                           "$src0 = $dst", itin, IsCommutable>;
202
203 // Similar to AVX512_maskable but in this case one of the source operands
204 // ($src1) is already tied to $dst so we just use that for the preserved
205 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
206 // $src1.
207 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
208                                 dag Outs, dag NonTiedIns, string OpcodeStr,
209                                 string AttSrcAsm, string IntelSrcAsm,
210                                 dag RHS> :
211    AVX512_maskable_common<O, F, _, Outs,
212                           !con((ins _.RC:$src1), NonTiedIns),
213                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
214                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
215                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
216                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
217
218
219 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
220                                   dag Outs, dag Ins,
221                                   string OpcodeStr,
222                                   string AttSrcAsm, string IntelSrcAsm,
223                                   list<dag> Pattern> :
224    AVX512_maskable_custom<O, F, Outs, Ins,
225                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
226                           !con((ins _.KRCWM:$mask), Ins),
227                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [],
228                           "$src0 = $dst">;
229
230 // Bitcasts between 512-bit vector types. Return the original type since
231 // no instruction is needed for the conversion
232 let Predicates = [HasAVX512] in {
233   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
234   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
235   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
236   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
237   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
238   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
239   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
240   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
241   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
242   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
243   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
244   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
245   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
246   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
247   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
248   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
249   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
250   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
251   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
252   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
253   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
254   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
255   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
256   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
257   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
258   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
259   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
260   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
261   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
262   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
263   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
264
265   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
266   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
267   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
268   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
269   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
270   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
271   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
272   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
273   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
274   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
275   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
276   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
277   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
278   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
279   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
280   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
281   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
282   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
283   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
284   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
285   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
286   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
287   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
288   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
289   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
290   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
291   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
292   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
293   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
294   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
295
296 // Bitcasts between 256-bit vector types. Return the original type since
297 // no instruction is needed for the conversion
298   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
299   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
300   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
301   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
302   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
303   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
304   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
305   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
306   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
307   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
308   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
309   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
310   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
311   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
312   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
313   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
314   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
315   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
316   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
317   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
318   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
319   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
320   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
321   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
322   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
323   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
324   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
325   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
326   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
327   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
328 }
329
330 //
331 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
332 //
333
334 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
335     isPseudo = 1, Predicates = [HasAVX512] in {
336 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
337                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
338 }
339
340 let Predicates = [HasAVX512] in {
341 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
342 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
343 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
344 }
345
346 //===----------------------------------------------------------------------===//
347 // AVX-512 - VECTOR INSERT
348 //
349
350 multiclass vinsert_for_size_no_alt<int Opcode,
351                                    X86VectorVTInfo From, X86VectorVTInfo To,
352                                    PatFrag vinsert_insert,
353                                    SDNodeXForm INSERT_get_vinsert_imm> {
354   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
355     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
356                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
357                "vinsert" # From.EltTypeName # "x" # From.NumElts #
358                                                 "\t{$src3, $src2, $src1, $dst|"
359                                                    "$dst, $src1, $src2, $src3}",
360                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
361                                                        (From.VT From.RC:$src2),
362                                                        (iPTR imm)))]>,
363              EVEX_4V, EVEX_V512;
364
365     let mayLoad = 1 in
366     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
367                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
368                "vinsert" # From.EltTypeName # "x" # From.NumElts #
369                                                 "\t{$src3, $src2, $src1, $dst|"
370                                                    "$dst, $src1, $src2, $src3}",
371                []>,
372              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
373   }
374 }
375
376 multiclass vinsert_for_size<int Opcode,
377                             X86VectorVTInfo From, X86VectorVTInfo To,
378                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
379                             PatFrag vinsert_insert,
380                             SDNodeXForm INSERT_get_vinsert_imm> :
381   vinsert_for_size_no_alt<Opcode, From, To,
382                           vinsert_insert, INSERT_get_vinsert_imm> {
383   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
384   // vinserti32x4.  Only add this if 64x2 and friends are not supported
385   // natively via AVX512DQ.
386   let Predicates = [NoDQI] in
387     def : Pat<(vinsert_insert:$ins
388                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
389               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
390                             VR512:$src1, From.RC:$src2,
391                             (INSERT_get_vinsert_imm VR512:$ins)))>;
392 }
393
394 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
395                             ValueType EltVT64, int Opcode256> {
396   defm NAME # "32x4" : vinsert_for_size<Opcode128,
397                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
398                                  X86VectorVTInfo<16, EltVT32, VR512>,
399                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
400                                  X86VectorVTInfo< 8, EltVT64, VR512>,
401                                  vinsert128_insert,
402                                  INSERT_get_vinsert128_imm>;
403   let Predicates = [HasDQI] in
404     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
405                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
406                                  X86VectorVTInfo< 8, EltVT64, VR512>,
407                                  vinsert128_insert,
408                                  INSERT_get_vinsert128_imm>, VEX_W;
409   defm NAME # "64x4" : vinsert_for_size<Opcode256,
410                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
411                                  X86VectorVTInfo< 8, EltVT64, VR512>,
412                                  X86VectorVTInfo< 8, EltVT32, VR256>,
413                                  X86VectorVTInfo<16, EltVT32, VR512>,
414                                  vinsert256_insert,
415                                  INSERT_get_vinsert256_imm>, VEX_W;
416   let Predicates = [HasDQI] in
417     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
418                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
419                                  X86VectorVTInfo<16, EltVT32, VR512>,
420                                  vinsert256_insert,
421                                  INSERT_get_vinsert256_imm>;
422 }
423
424 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
425 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
426
427 // vinsertps - insert f32 to XMM
428 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
429       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
430       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
431       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
432       EVEX_4V;
433 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
434       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
435       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
436       [(set VR128X:$dst, (X86insertps VR128X:$src1,
437                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
438                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
439
440 //===----------------------------------------------------------------------===//
441 // AVX-512 VECTOR EXTRACT
442 //---
443
444 multiclass vextract_for_size<int Opcode,
445                              X86VectorVTInfo From, X86VectorVTInfo To,
446                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
447                              PatFrag vextract_extract,
448                              SDNodeXForm EXTRACT_get_vextract_imm> {
449   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
450     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
451                 (ins VR512:$src1, i8imm:$idx),
452                 "vextract" # To.EltTypeName # "x4",
453                 "$idx, $src1", "$src1, $idx",
454                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
455                                                          (iPTR imm)))]>,
456               AVX512AIi8Base, EVEX, EVEX_V512;
457     let mayStore = 1 in
458     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
459             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
460             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
461                                                "$dst, $src1, $src2}",
462             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
463   }
464
465   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
466   // vextracti32x4
467   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
468             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
469                           VR512:$src1,
470                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
471
472   // A 128/256-bit subvector extract from the first 512-bit vector position is
473   // a subregister copy that needs no instruction.
474   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
475             (To.VT
476                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
477
478   // And for the alternative types.
479   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
480             (AltTo.VT
481                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
482
483   // Intrinsic call with masking.
484   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
485                               "x4_512")
486                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
487             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
488                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
489                 VR512:$src1, imm:$idx)>;
490
491   // Intrinsic call with zero-masking.
492   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
493                               "x4_512")
494                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
495             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
496                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
497                 VR512:$src1, imm:$idx)>;
498
499   // Intrinsic call without masking.
500   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
501                               "x4_512")
502                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
503             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
504                 VR512:$src1, imm:$idx)>;
505 }
506
507 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
508                              ValueType EltVT64, int Opcode64> {
509   defm NAME # "32x4" : vextract_for_size<Opcode32,
510                                  X86VectorVTInfo<16, EltVT32, VR512>,
511                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
512                                  X86VectorVTInfo< 8, EltVT64, VR512>,
513                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
514                                  vextract128_extract,
515                                  EXTRACT_get_vextract128_imm>;
516   defm NAME # "64x4" : vextract_for_size<Opcode64,
517                                  X86VectorVTInfo< 8, EltVT64, VR512>,
518                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
519                                  X86VectorVTInfo<16, EltVT32, VR512>,
520                                  X86VectorVTInfo< 8, EltVT32, VR256>,
521                                  vextract256_extract,
522                                  EXTRACT_get_vextract256_imm>, VEX_W;
523 }
524
525 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
526 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
527
528 // A 128-bit subvector insert to the first 512-bit vector position
529 // is a subregister copy that needs no instruction.
530 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
531           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
532           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
533           sub_ymm)>;
534 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
535           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
536           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
537           sub_ymm)>;
538 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
539           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
540           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
541           sub_ymm)>;
542 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
543           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
544           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
545           sub_ymm)>;
546
547 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
548           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
549 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
550           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
551 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
552           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
553 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
554           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
555
556 // vextractps - extract 32 bits from XMM
557 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
558       (ins VR128X:$src1, i32i8imm:$src2),
559       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
560       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
561       EVEX;
562
563 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
564       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
565       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
566       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
567                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
568
569 //===---------------------------------------------------------------------===//
570 // AVX-512 BROADCAST
571 //---
572 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr, 
573                          RegisterClass DestRC,
574                          RegisterClass SrcRC, X86MemOperand x86memop> {
575   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
576          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
577          []>, EVEX;
578   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
579         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
580 }
581 let ExeDomain = SSEPackedSingle in {
582   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
583                                        VR128X, f32mem>,
584                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
585 }
586
587 let ExeDomain = SSEPackedDouble in {
588   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
589                                        VR128X, f64mem>,
590                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
591 }
592
593 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
594           (VBROADCASTSSZrm addr:$src)>;
595 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
596           (VBROADCASTSDZrm addr:$src)>;
597
598 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
599           (VBROADCASTSSZrm addr:$src)>;
600 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
601           (VBROADCASTSDZrm addr:$src)>;
602
603 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
604                           RegisterClass SrcRC, RegisterClass KRC> {
605   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
606                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
607                    []>, EVEX, EVEX_V512;
608   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), 
609                    (ins KRC:$mask, SrcRC:$src),
610                    !strconcat(OpcodeStr, 
611                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
612                    []>, EVEX, EVEX_V512, EVEX_KZ;
613 }
614
615 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
616 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
617                                             VEX_W;
618                                             
619 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
620            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
621
622 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
623            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
624
625 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
626         (VPBROADCASTDrZrr GR32:$src)>;
627 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
628         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
629 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
630         (VPBROADCASTQrZrr GR64:$src)>;
631 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
632         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
633
634 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
635         (VPBROADCASTDrZrr GR32:$src)>;
636 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
637         (VPBROADCASTQrZrr GR64:$src)>;
638
639 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
640                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
641           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
642 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
643                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
644           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
645
646 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
647                           X86MemOperand x86memop, PatFrag ld_frag,
648                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
649                           RegisterClass KRC> {
650   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
651                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
652                   [(set DstRC:$dst,
653                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
654   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
655                                                          VR128X:$src),
656                     !strconcat(OpcodeStr, 
657                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
658                     [(set DstRC:$dst,
659                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
660                     EVEX, EVEX_KZ;
661   let mayLoad = 1 in {
662   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
663                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
664                   [(set DstRC:$dst, 
665                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
666   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
667                                                          x86memop:$src),
668                   !strconcat(OpcodeStr, 
669                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
670                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask, 
671                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
672   }
673 }
674
675 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
676                       loadi32, VR512, v16i32, v4i32, VK16WM>,
677                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
678 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
679                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
680                       EVEX_CD8<64, CD8VT1>;
681
682 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
683                           X86MemOperand x86memop, PatFrag ld_frag,
684                           RegisterClass KRC> {
685   let mayLoad = 1 in {
686   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
687                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
688                   []>, EVEX;
689   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
690                                                          x86memop:$src),
691                   !strconcat(OpcodeStr,
692                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
693                   []>, EVEX, EVEX_KZ;
694   }
695 }
696
697 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
698                        i128mem, loadv2i64, VK16WM>,
699                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
700 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
701                        i256mem, loadv4i64, VK16WM>, VEX_W,
702                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
703
704 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
705           (VPBROADCASTDZrr VR128X:$src)>;
706 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
707           (VPBROADCASTQZrr VR128X:$src)>;
708
709 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
710           (VBROADCASTSSZrr VR128X:$src)>;
711 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
712           (VBROADCASTSDZrr VR128X:$src)>;
713
714 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
715           (VBROADCASTSSZrr VR128X:$src)>;
716 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
717           (VBROADCASTSDZrr VR128X:$src)>;
718     
719 // Provide fallback in case the load node that is used in the patterns above
720 // is used by additional users, which prevents the pattern selection.
721 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
722           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
723 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
724           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
725
726
727 let Predicates = [HasAVX512] in {
728 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
729            (EXTRACT_SUBREG 
730               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
731                        addr:$src)), sub_ymm)>;
732 }
733 //===----------------------------------------------------------------------===//
734 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
735 //---
736
737 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
738                        RegisterClass KRC> {
739 let Predicates = [HasCDI] in
740 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
741                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
742                   []>, EVEX, EVEX_V512;
743                   
744 let Predicates = [HasCDI, HasVLX] in {
745 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
746                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
747                   []>, EVEX, EVEX_V128;
748 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
749                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
750                   []>, EVEX, EVEX_V256;
751 }
752 }
753
754 let Predicates = [HasCDI] in {
755 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
756                                              VK16>;
757 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
758                                              VK8>, VEX_W;
759 }
760
761 //===----------------------------------------------------------------------===//
762 // AVX-512 - VPERM
763 //
764 // -- immediate form --
765 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
766                          SDNode OpNode, PatFrag mem_frag, 
767                          X86MemOperand x86memop, ValueType OpVT> {
768   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
769                      (ins RC:$src1, i8imm:$src2),
770                      !strconcat(OpcodeStr,
771                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
772                      [(set RC:$dst,
773                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
774                      EVEX;
775   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
776                      (ins x86memop:$src1, i8imm:$src2),
777                      !strconcat(OpcodeStr,
778                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
779                      [(set RC:$dst,
780                        (OpVT (OpNode (mem_frag addr:$src1),
781                               (i8 imm:$src2))))]>, EVEX;
782 }
783
784 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
785                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
786 let ExeDomain = SSEPackedDouble in 
787 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64, 
788                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
789
790 let ExeDomain = SSEPackedSingle in
791 defm VPERMILPSZ : avx512_perm_imm<0x04, "vpermilps", VR512, X86VPermilpi,
792                       memopv16f32, f512mem, v16f32>, EVEX_V512,
793                       EVEX_CD8<32, CD8VF>;
794 let ExeDomain = SSEPackedDouble in
795 defm VPERMILPDZ : avx512_perm_imm<0x05, "vpermilpd", VR512, X86VPermilpi,
796                       memopv8f64, f512mem, v8f64>, EVEX_V512,
797                       VEX_W, EVEX_CD8<64, CD8VF>;
798
799 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
800           (VPERMILPSZri VR512:$src1, imm:$imm)>;
801 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
802           (VPERMILPDZri VR512:$src1, imm:$imm)>;
803
804 // -- VPERM - register form --
805 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC, 
806                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
807
808   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
809                    (ins RC:$src1, RC:$src2),
810                    !strconcat(OpcodeStr,
811                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
812                    [(set RC:$dst,
813                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
814
815   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
816                    (ins RC:$src1, x86memop:$src2),
817                    !strconcat(OpcodeStr,
818                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
819                    [(set RC:$dst,
820                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
821                      EVEX_4V;
822 }
823
824 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
825                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
826 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem, 
827                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
828 let ExeDomain = SSEPackedSingle in
829 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
830                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
831 let ExeDomain = SSEPackedDouble in
832 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem, 
833                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
834
835 // -- VPERM2I - 3 source operands form --
836 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
837                           PatFrag mem_frag, X86MemOperand x86memop,
838                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
839 let Constraints = "$src1 = $dst" in {
840   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
841                    (ins RC:$src1, RC:$src2, RC:$src3),
842                    !strconcat(OpcodeStr,
843                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
844                    [(set RC:$dst,
845                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
846                     EVEX_4V;
847
848   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
849                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
850                    !strconcat(OpcodeStr,
851                        " \t{$src3, $src2, $dst {${mask}}|"
852                        "$dst {${mask}}, $src2, $src3}"),
853                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
854                                            (OpNode RC:$src1, RC:$src2,
855                                               RC:$src3),
856                                            RC:$src1)))]>,
857                     EVEX_4V, EVEX_K;
858
859   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
860     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
861                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
862                    !strconcat(OpcodeStr,
863                        " \t{$src3, $src2, $dst {${mask}} {z} |",
864                        "$dst {${mask}} {z}, $src2, $src3}"),
865                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
866                                            (OpNode RC:$src1, RC:$src2,
867                                               RC:$src3),
868                                            (OpVT (bitconvert
869                                               (v16i32 immAllZerosV))))))]>,
870                     EVEX_4V, EVEX_KZ;
871
872   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
873                    (ins RC:$src1, RC:$src2, x86memop:$src3),
874                    !strconcat(OpcodeStr,
875                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
876                    [(set RC:$dst,
877                      (OpVT (OpNode RC:$src1, RC:$src2,
878                       (mem_frag addr:$src3))))]>, EVEX_4V;
879
880   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
881                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
882                    !strconcat(OpcodeStr,
883                     " \t{$src3, $src2, $dst {${mask}}|"
884                     "$dst {${mask}}, $src2, $src3}"),
885                    [(set RC:$dst,
886                        (OpVT (vselect KRC:$mask,
887                                       (OpNode RC:$src1, RC:$src2,
888                                          (mem_frag addr:$src3)),
889                                       RC:$src1)))]>,
890                     EVEX_4V, EVEX_K;
891
892   let AddedComplexity = 10 in // Prefer over the rrkz variant
893     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
894                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
895                    !strconcat(OpcodeStr,
896                     " \t{$src3, $src2, $dst {${mask}} {z}|"
897                     "$dst {${mask}} {z}, $src2, $src3}"),
898                    [(set RC:$dst,
899                      (OpVT (vselect KRC:$mask,
900                                     (OpNode RC:$src1, RC:$src2,
901                                             (mem_frag addr:$src3)),
902                                     (OpVT (bitconvert
903                                        (v16i32 immAllZerosV))))))]>,
904                     EVEX_4V, EVEX_KZ;
905   }
906 }
907 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
908                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
909                  EVEX_V512, EVEX_CD8<32, CD8VF>;
910 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
911                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
912                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
913 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
914                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
915                  EVEX_V512, EVEX_CD8<32, CD8VF>;
916 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
917                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
918                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
919
920 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
921                           PatFrag mem_frag, X86MemOperand x86memop,
922                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
923                           ValueType MaskVT, RegisterClass MRC> :
924         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
925                          OpVT, KRC> {
926   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
927                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
928             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
929
930   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
931                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
932             (!cast<Instruction>(NAME#rrk) VR512:$src1,
933               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
934 }
935
936 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
937                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
938                  EVEX_V512, EVEX_CD8<32, CD8VF>;
939 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
940                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
941                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
942 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
943                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
944                  EVEX_V512, EVEX_CD8<32, CD8VF>;
945 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
946                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
947                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
948
949 //===----------------------------------------------------------------------===//
950 // AVX-512 - BLEND using mask
951 //
952 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
953                           RegisterClass KRC, RegisterClass RC,
954                           X86MemOperand x86memop, PatFrag mem_frag,
955                           SDNode OpNode, ValueType vt> {
956   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
957              (ins KRC:$mask, RC:$src1, RC:$src2),
958              !strconcat(OpcodeStr,
959              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
960              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
961                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
962   let mayLoad = 1 in
963   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
964              (ins KRC:$mask, RC:$src1, x86memop:$src2),
965              !strconcat(OpcodeStr,
966              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
967              []>, EVEX_4V, EVEX_K;
968 }
969
970 let ExeDomain = SSEPackedSingle in
971 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps", 
972                               VK16WM, VR512, f512mem,
973                               memopv16f32, vselect, v16f32>, 
974                               EVEX_CD8<32, CD8VF>, EVEX_V512;
975 let ExeDomain = SSEPackedDouble in
976 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd", 
977                               VK8WM, VR512, f512mem,
978                               memopv8f64, vselect, v8f64>, 
979                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
980
981 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
982                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
983         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
984          VR512:$src1, VR512:$src2)>;
985
986 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
987                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
988         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
989          VR512:$src1, VR512:$src2)>;
990
991 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd", 
992                               VK16WM, VR512, f512mem, 
993                               memopv16i32, vselect, v16i32>, 
994                               EVEX_CD8<32, CD8VF>, EVEX_V512;
995
996 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq", 
997                               VK8WM, VR512, f512mem, 
998                               memopv8i64, vselect, v8i64>, 
999                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1000
1001 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
1002                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
1003         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
1004          VR512:$src1, VR512:$src2)>;
1005
1006 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
1007                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
1008         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
1009          VR512:$src1, VR512:$src2)>;
1010
1011 let Predicates = [HasAVX512] in {
1012 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1013                             (v8f32 VR256X:$src2))),
1014             (EXTRACT_SUBREG 
1015               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM), 
1016             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1017             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1018
1019 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1020                             (v8i32 VR256X:$src2))),
1021             (EXTRACT_SUBREG 
1022                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM), 
1023             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1024             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1025 }
1026 //===----------------------------------------------------------------------===//
1027 // Compare Instructions
1028 //===----------------------------------------------------------------------===//
1029
1030 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1031 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1032                             Operand CC, SDNode OpNode, ValueType VT,
1033                             PatFrag ld_frag, string asm, string asm_alt> {
1034   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1035                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1036                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1037                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1038   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1039                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1040                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1041                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1042   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1043     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1044                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1045                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1046     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1047                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1048                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1049   }
1050 }
1051
1052 let Predicates = [HasAVX512] in {
1053 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1054                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1055                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1056                  XS;
1057 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1058                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1059                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1060                  XD, VEX_W;
1061 }
1062
1063 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1064               X86VectorVTInfo _> {
1065   def rr : AVX512BI<opc, MRMSrcReg,
1066              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1067              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1068              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1069              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1070   let mayLoad = 1 in
1071   def rm : AVX512BI<opc, MRMSrcMem,
1072              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1073              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1074              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1075                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1076              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1077   def rrk : AVX512BI<opc, MRMSrcReg,
1078               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1079               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1080                           "$dst {${mask}}, $src1, $src2}"),
1081               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1082                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1083               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1084   let mayLoad = 1 in
1085   def rmk : AVX512BI<opc, MRMSrcMem,
1086               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1087               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1088                           "$dst {${mask}}, $src1, $src2}"),
1089               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1090                                    (OpNode (_.VT _.RC:$src1),
1091                                        (_.VT (bitconvert
1092                                               (_.LdFrag addr:$src2))))))],
1093               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1094 }
1095
1096 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1097               X86VectorVTInfo _> :
1098            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1099   let mayLoad = 1 in {
1100   def rmb : AVX512BI<opc, MRMSrcMem,
1101               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1102               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1103                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1104               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1105                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1106               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1107   def rmbk : AVX512BI<opc, MRMSrcMem,
1108                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1109                                        _.ScalarMemOp:$src2),
1110                !strconcat(OpcodeStr,
1111                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1112                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1113                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1114                                       (OpNode (_.VT _.RC:$src1),
1115                                         (X86VBroadcast
1116                                           (_.ScalarLdFrag addr:$src2)))))],
1117                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1118   }
1119 }
1120
1121 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1122                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1123   let Predicates = [prd] in
1124   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1125            EVEX_V512;
1126
1127   let Predicates = [prd, HasVLX] in {
1128     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1129                 EVEX_V256;
1130     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1131                 EVEX_V128;
1132   }
1133 }
1134
1135 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1136                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1137                                   Predicate prd> {
1138   let Predicates = [prd] in
1139   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1140            EVEX_V512;
1141
1142   let Predicates = [prd, HasVLX] in {
1143     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1144                 EVEX_V256;
1145     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1146                 EVEX_V128;
1147   }
1148 }
1149
1150 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1151                       avx512vl_i8_info, HasBWI>,
1152                 EVEX_CD8<8, CD8VF>;
1153
1154 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1155                       avx512vl_i16_info, HasBWI>,
1156                 EVEX_CD8<16, CD8VF>;
1157
1158 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1159                       avx512vl_i32_info, HasAVX512>,
1160                 EVEX_CD8<32, CD8VF>;
1161
1162 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1163                       avx512vl_i64_info, HasAVX512>,
1164                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1165
1166 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1167                       avx512vl_i8_info, HasBWI>,
1168                 EVEX_CD8<8, CD8VF>;
1169
1170 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1171                       avx512vl_i16_info, HasBWI>,
1172                 EVEX_CD8<16, CD8VF>;
1173
1174 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1175                       avx512vl_i32_info, HasAVX512>,
1176                 EVEX_CD8<32, CD8VF>;
1177
1178 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1179                       avx512vl_i64_info, HasAVX512>,
1180                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1181
1182 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1183             (COPY_TO_REGCLASS (VPCMPGTDZrr
1184             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1185             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1186
1187 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1188             (COPY_TO_REGCLASS (VPCMPEQDZrr
1189             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1190             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1191
1192 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1193                           X86VectorVTInfo _> {
1194   def rri : AVX512AIi8<opc, MRMSrcReg,
1195              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1196              !strconcat("vpcmp${cc}", Suffix,
1197                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1198              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1199                                        imm:$cc))],
1200              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1201   let mayLoad = 1 in
1202   def rmi : AVX512AIi8<opc, MRMSrcMem,
1203              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1204              !strconcat("vpcmp${cc}", Suffix,
1205                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1206              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1207                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1208                               imm:$cc))],
1209              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1210   def rrik : AVX512AIi8<opc, MRMSrcReg,
1211               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1212                                       AVXCC:$cc),
1213               !strconcat("vpcmp${cc}", Suffix,
1214                          "\t{$src2, $src1, $dst {${mask}}|",
1215                          "$dst {${mask}}, $src1, $src2}"),
1216               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1217                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1218                                           imm:$cc)))],
1219               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1220   let mayLoad = 1 in
1221   def rmik : AVX512AIi8<opc, MRMSrcMem,
1222               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1223                                     AVXCC:$cc),
1224               !strconcat("vpcmp${cc}", Suffix,
1225                          "\t{$src2, $src1, $dst {${mask}}|",
1226                          "$dst {${mask}}, $src1, $src2}"),
1227               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1228                                    (OpNode (_.VT _.RC:$src1),
1229                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1230                                       imm:$cc)))],
1231               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1232
1233   // Accept explicit immediate argument form instead of comparison code.
1234   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1235     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1236                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1237                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1238                           "$dst, $src1, $src2, $cc}"),
1239                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1240     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1241                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1242                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1243                           "$dst, $src1, $src2, $cc}"),
1244                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1245     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1246                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1247                                        i8imm:$cc),
1248                !strconcat("vpcmp", Suffix,
1249                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1250                           "$dst {${mask}}, $src1, $src2, $cc}"),
1251                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1252     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1253                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1254                                        i8imm:$cc),
1255                !strconcat("vpcmp", Suffix,
1256                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1257                           "$dst {${mask}}, $src1, $src2, $cc}"),
1258                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1259   }
1260 }
1261
1262 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1263                               X86VectorVTInfo _> :
1264            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1265   let mayLoad = 1 in {
1266   def rmib : AVX512AIi8<opc, MRMSrcMem,
1267              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1268                                      AVXCC:$cc),
1269              !strconcat("vpcmp${cc}", Suffix,
1270                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1271                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1272              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1273                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1274                                imm:$cc))],
1275              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1276   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1277               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1278                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1279               !strconcat("vpcmp${cc}", Suffix,
1280                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1281                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1282               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1283                                   (OpNode (_.VT _.RC:$src1),
1284                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1285                                     imm:$cc)))],
1286               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1287   }
1288
1289   // Accept explicit immediate argument form instead of comparison code.
1290   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1291     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1292                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1293                                        i8imm:$cc),
1294                !strconcat("vpcmp", Suffix,
1295                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1296                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1297                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1298     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1299                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1300                                        _.ScalarMemOp:$src2, i8imm:$cc),
1301                !strconcat("vpcmp", Suffix,
1302                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1303                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1304                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1305   }
1306 }
1307
1308 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1309                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1310   let Predicates = [prd] in
1311   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1312
1313   let Predicates = [prd, HasVLX] in {
1314     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1315     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1316   }
1317 }
1318
1319 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1320                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1321   let Predicates = [prd] in
1322   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1323            EVEX_V512;
1324
1325   let Predicates = [prd, HasVLX] in {
1326     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1327                 EVEX_V256;
1328     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1329                 EVEX_V128;
1330   }
1331 }
1332
1333 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1334                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1335 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1336                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1337
1338 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1339                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1340 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1341                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1342
1343 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1344                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1345 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1346                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1347
1348 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1349                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1350 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1351                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1352
1353 // avx512_cmp_packed - compare packed instructions
1354 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1355                            X86MemOperand x86memop, ValueType vt,
1356                            string suffix, Domain d> {
1357   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1358              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1359              !strconcat("vcmp${cc}", suffix,
1360                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1361              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1362   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1363              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1364      !strconcat("vcmp${cc}", suffix,
1365                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1366                 [], d>, EVEX_B;
1367   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1368              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1369               !strconcat("vcmp${cc}", suffix,
1370                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1371              [(set KRC:$dst,
1372               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1373
1374   // Accept explicit immediate argument form instead of comparison code.
1375   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1376     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1377                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1378               !strconcat("vcmp", suffix,
1379                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1380     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1381                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1382               !strconcat("vcmp", suffix,
1383                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1384   }
1385 }
1386
1387 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1388                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1389                EVEX_CD8<32, CD8VF>;
1390 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1391                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1392                EVEX_CD8<64, CD8VF>;
1393
1394 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1395           (COPY_TO_REGCLASS (VCMPPSZrri
1396             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1397             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1398             imm:$cc), VK8)>;
1399 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1400           (COPY_TO_REGCLASS (VPCMPDZrri
1401             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1402             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1403             imm:$cc), VK8)>;
1404 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1405           (COPY_TO_REGCLASS (VPCMPUDZrri
1406             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1407             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1408             imm:$cc), VK8)>;
1409
1410 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1411                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1412                  FROUND_NO_EXC)),
1413           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1414                              (I8Imm imm:$cc)), GR16)>;
1415            
1416 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1417                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1418                  FROUND_NO_EXC)),
1419           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1420                              (I8Imm imm:$cc)), GR8)>;
1421
1422 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1423                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1424                 FROUND_CURRENT)),
1425           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1426                              (I8Imm imm:$cc)), GR16)>;
1427
1428 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1429                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1430                  FROUND_CURRENT)),
1431           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1432                              (I8Imm imm:$cc)), GR8)>;
1433
1434 // Mask register copy, including
1435 // - copy between mask registers
1436 // - load/store mask registers
1437 // - copy from GPR to mask register and vice versa
1438 //
1439 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1440                          string OpcodeStr, RegisterClass KRC,
1441                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1442   let hasSideEffects = 0 in {
1443     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1444                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1445     let mayLoad = 1 in
1446     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1447                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1448                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1449     let mayStore = 1 in
1450     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1451                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1452   }
1453 }
1454
1455 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1456                              string OpcodeStr,
1457                              RegisterClass KRC, RegisterClass GRC> {
1458   let hasSideEffects = 0 in {
1459     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1460                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1461     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1462                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1463   }
1464 }
1465
1466 let Predicates = [HasDQI] in
1467   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1468                                i8mem>,
1469                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1470                VEX, PD;
1471
1472 let Predicates = [HasAVX512] in
1473   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1474                                i16mem>,
1475                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1476                VEX, PS;
1477
1478 let Predicates = [HasBWI] in {
1479   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1480                                i32mem>, VEX, PD, VEX_W;
1481   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1482                VEX, XD;
1483 }
1484
1485 let Predicates = [HasBWI] in {
1486   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1487                                i64mem>, VEX, PS, VEX_W;
1488   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1489                VEX, XD, VEX_W;
1490 }
1491
1492 // GR from/to mask register
1493 let Predicates = [HasDQI] in {
1494   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1495             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1496   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1497             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1498 }
1499 let Predicates = [HasAVX512] in {
1500   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1501             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1502   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1503             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1504 }
1505 let Predicates = [HasBWI] in {
1506   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1507   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1508 }
1509 let Predicates = [HasBWI] in {
1510   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1511   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1512 }
1513
1514 // Load/store kreg
1515 let Predicates = [HasDQI] in {
1516   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1517             (KMOVBmk addr:$dst, VK8:$src)>;
1518 }
1519 let Predicates = [HasAVX512] in {
1520   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1521             (KMOVWmk addr:$dst, VK16:$src)>;
1522   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1523             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1524   def : Pat<(i1 (load addr:$src)),
1525             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1526   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1527             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1528 }
1529 let Predicates = [HasBWI] in {
1530   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1531             (KMOVDmk addr:$dst, VK32:$src)>;
1532 }
1533 let Predicates = [HasBWI] in {
1534   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1535             (KMOVQmk addr:$dst, VK64:$src)>;
1536 }
1537
1538 let Predicates = [HasAVX512] in {
1539   def : Pat<(i1 (trunc (i64 GR64:$src))),
1540             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1541                                         (i32 1))), VK1)>;
1542
1543   def : Pat<(i1 (trunc (i32 GR32:$src))),
1544             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1545
1546   def : Pat<(i1 (trunc (i8 GR8:$src))),
1547        (COPY_TO_REGCLASS
1548         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1549        VK1)>;
1550   def : Pat<(i1 (trunc (i16 GR16:$src))),
1551        (COPY_TO_REGCLASS
1552         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1553        VK1)>;
1554
1555   def : Pat<(i32 (zext VK1:$src)),
1556             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1557   def : Pat<(i8 (zext VK1:$src)),
1558             (EXTRACT_SUBREG
1559              (AND32ri (KMOVWrk
1560                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1561   def : Pat<(i64 (zext VK1:$src)),
1562             (AND64ri8 (SUBREG_TO_REG (i64 0),
1563              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1564   def : Pat<(i16 (zext VK1:$src)),
1565             (EXTRACT_SUBREG
1566              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1567               sub_16bit)>;
1568   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1569             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1570   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1571             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1572 }
1573 let Predicates = [HasBWI] in {
1574   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1575             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1576   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1577             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1578 }
1579
1580
1581 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1582 let Predicates = [HasAVX512] in {
1583   // GR from/to 8-bit mask without native support
1584   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1585             (COPY_TO_REGCLASS
1586               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1587               VK8)>;
1588   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1589             (EXTRACT_SUBREG
1590               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1591               sub_8bit)>;
1592
1593   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1594             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1595   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1596             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1597 }
1598 let Predicates = [HasBWI] in {
1599   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1600             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1601   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1602             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1603 }
1604
1605 // Mask unary operation
1606 // - KNOT
1607 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1608                             RegisterClass KRC, SDPatternOperator OpNode,
1609                             Predicate prd> {
1610   let Predicates = [prd] in
1611     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1612                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1613                [(set KRC:$dst, (OpNode KRC:$src))]>;
1614 }
1615
1616 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1617                                 SDPatternOperator OpNode> {
1618   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1619                             HasDQI>, VEX, PD;
1620   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1621                             HasAVX512>, VEX, PS;
1622   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1623                             HasBWI>, VEX, PD, VEX_W;
1624   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1625                             HasBWI>, VEX, PS, VEX_W;
1626 }
1627
1628 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1629
1630 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1631   let Predicates = [HasAVX512] in
1632     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1633                 (i16 GR16:$src)),
1634               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1635               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1636 }
1637 defm : avx512_mask_unop_int<"knot", "KNOT">;
1638
1639 let Predicates = [HasDQI] in
1640 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1641 let Predicates = [HasAVX512] in
1642 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1643 let Predicates = [HasBWI] in
1644 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1645 let Predicates = [HasBWI] in
1646 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1647
1648 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1649 let Predicates = [HasAVX512] in {
1650 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1651           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1652
1653 def : Pat<(not VK8:$src),
1654           (COPY_TO_REGCLASS
1655             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1656 }
1657
1658 // Mask binary operation
1659 // - KAND, KANDN, KOR, KXNOR, KXOR
1660 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1661                            RegisterClass KRC, SDPatternOperator OpNode,
1662                            Predicate prd> {
1663   let Predicates = [prd] in
1664     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1665                !strconcat(OpcodeStr,
1666                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1667                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1668 }
1669
1670 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1671                                SDPatternOperator OpNode> {
1672   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1673                              HasDQI>, VEX_4V, VEX_L, PD;
1674   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1675                              HasAVX512>, VEX_4V, VEX_L, PS;
1676   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1677                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1678   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1679                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1680 }
1681
1682 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1683 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1684
1685 let isCommutable = 1 in {
1686   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1687   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1688   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1689   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1690 }
1691 let isCommutable = 0 in
1692   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1693
1694 def : Pat<(xor VK1:$src1, VK1:$src2),
1695      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1696                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1697
1698 def : Pat<(or VK1:$src1, VK1:$src2),
1699      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1700                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1701
1702 def : Pat<(and VK1:$src1, VK1:$src2),
1703      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1704                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1705
1706 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1707   let Predicates = [HasAVX512] in
1708     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1709                 (i16 GR16:$src1), (i16 GR16:$src2)),
1710               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1711               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1712               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1713 }
1714
1715 defm : avx512_mask_binop_int<"kand",  "KAND">;
1716 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1717 defm : avx512_mask_binop_int<"kor",   "KOR">;
1718 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1719 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1720
1721 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1722 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1723   let Predicates = [HasAVX512] in
1724     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1725               (COPY_TO_REGCLASS
1726                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1727                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1728 }
1729
1730 defm : avx512_binop_pat<and,  KANDWrr>;
1731 defm : avx512_binop_pat<andn, KANDNWrr>;
1732 defm : avx512_binop_pat<or,   KORWrr>;
1733 defm : avx512_binop_pat<xnor, KXNORWrr>;
1734 defm : avx512_binop_pat<xor,  KXORWrr>;
1735
1736 // Mask unpacking
1737 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1738                            RegisterClass KRC> {
1739   let Predicates = [HasAVX512] in
1740     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1741                !strconcat(OpcodeStr,
1742                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1743 }
1744
1745 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1746   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1747                             VEX_4V, VEX_L, PD;
1748 }
1749
1750 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1751 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1752           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1753                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1754
1755
1756 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1757   let Predicates = [HasAVX512] in
1758     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1759                 (i16 GR16:$src1), (i16 GR16:$src2)),
1760               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1761               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1762               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1763 }
1764 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1765
1766 // Mask bit testing
1767 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1768                             SDNode OpNode> {
1769   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1770     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1771                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1772                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1773 }
1774
1775 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1776   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1777                             VEX, PS;
1778 }
1779
1780 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1781
1782 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1783           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1784            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1785
1786 // Mask shift
1787 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1788                              SDNode OpNode> {
1789   let Predicates = [HasAVX512] in
1790     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1791                  !strconcat(OpcodeStr,
1792                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1793                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1794 }
1795
1796 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1797                                SDNode OpNode> {
1798   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1799                              VEX, TAPD, VEX_W;
1800 }
1801
1802 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1803 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1804
1805 // Mask setting all 0s or 1s
1806 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1807   let Predicates = [HasAVX512] in
1808     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1809       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1810                      [(set KRC:$dst, (VT Val))]>;
1811 }
1812
1813 multiclass avx512_mask_setop_w<PatFrag Val> {
1814   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1815   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1816 }
1817
1818 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1819 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1820
1821 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1822 let Predicates = [HasAVX512] in {
1823   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1824   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1825   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1826   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1827   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1828 }
1829 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1830           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1831
1832 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1833           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1834
1835 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1836           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1837
1838 let Predicates = [HasVLX] in {
1839   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1840             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1841   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1842             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1843   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1844             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1845   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1846             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1847 }
1848
1849 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1850           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1851
1852 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1853           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1854 //===----------------------------------------------------------------------===//
1855 // AVX-512 - Aligned and unaligned load and store
1856 //
1857
1858 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1859                        RegisterClass KRC, RegisterClass RC,
1860                        ValueType vt, ValueType zvt, X86MemOperand memop,
1861                        Domain d, bit IsReMaterializable = 1> {
1862 let hasSideEffects = 0 in {
1863   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1864                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1865                     d>, EVEX;
1866   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1867                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1868                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1869   }
1870   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1871       SchedRW = [WriteLoad] in
1872   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1873                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1874                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1875                     d>, EVEX;
1876
1877   let AddedComplexity = 20 in {
1878   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1879   let hasSideEffects = 0 in
1880     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1881                      (ins RC:$src0, KRC:$mask, RC:$src1),
1882                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1883                       "${dst} {${mask}}, $src1}"),
1884                      [(set RC:$dst, (vt (vselect KRC:$mask,
1885                                           (vt RC:$src1),
1886                                           (vt RC:$src0))))],
1887                      d>, EVEX, EVEX_K;
1888   let mayLoad = 1, SchedRW = [WriteLoad] in
1889     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1890                      (ins RC:$src0, KRC:$mask, memop:$src1),
1891                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1892                       "${dst} {${mask}}, $src1}"),
1893                      [(set RC:$dst, (vt
1894                          (vselect KRC:$mask,
1895                                  (vt (bitconvert (ld_frag addr:$src1))),
1896                                  (vt RC:$src0))))],
1897                      d>, EVEX, EVEX_K;
1898   }
1899   let mayLoad = 1, SchedRW = [WriteLoad] in
1900     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1901                       (ins KRC:$mask, memop:$src),
1902                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1903                        "${dst} {${mask}} {z}, $src}"),
1904                       [(set RC:$dst, (vt
1905                            (vselect KRC:$mask,
1906                                      (vt (bitconvert (ld_frag addr:$src))),
1907                                      (vt (bitconvert (zvt immAllZerosV))))))],
1908                       d>, EVEX, EVEX_KZ;
1909   }
1910 }
1911
1912 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1913                           string elty, string elsz, string vsz512,
1914                           string vsz256, string vsz128, Domain d,
1915                           Predicate prd, bit IsReMaterializable = 1> {
1916   let Predicates = [prd] in
1917   defm Z : avx512_load<opc, OpcodeStr,
1918                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1919                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1920                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1921                        !cast<X86MemOperand>(elty##"512mem"), d,
1922                        IsReMaterializable>, EVEX_V512;
1923
1924   let Predicates = [prd, HasVLX] in {
1925     defm Z256 : avx512_load<opc, OpcodeStr,
1926                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1927                              "v"##vsz256##elty##elsz, "v4i64")),
1928                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1929                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1930                        !cast<X86MemOperand>(elty##"256mem"), d,
1931                        IsReMaterializable>, EVEX_V256;
1932
1933     defm Z128 : avx512_load<opc, OpcodeStr,
1934                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1935                              "v"##vsz128##elty##elsz, "v2i64")),
1936                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1937                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1938                        !cast<X86MemOperand>(elty##"128mem"), d,
1939                        IsReMaterializable>, EVEX_V128;
1940   }
1941 }
1942
1943
1944 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1945                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1946                         X86MemOperand memop, Domain d> {
1947   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1948   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1949               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1950               EVEX;
1951   let Constraints = "$src1 = $dst" in
1952   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1953                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1954               !strconcat(OpcodeStr,
1955               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1956               EVEX, EVEX_K;
1957   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1958                                            (ins KRC:$mask, RC:$src),
1959               !strconcat(OpcodeStr,
1960               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1961               [], d>, EVEX, EVEX_KZ;
1962   }
1963   let mayStore = 1 in {
1964   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1965                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1966                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1967   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1968                                       (ins memop:$dst, KRC:$mask, RC:$src),
1969               !strconcat(OpcodeStr,
1970               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
1971                [], d>, EVEX, EVEX_K;
1972   }
1973 }
1974
1975
1976 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
1977                            string st_suff_512, string st_suff_256,
1978                            string st_suff_128, string elty, string elsz,
1979                            string vsz512, string vsz256, string vsz128,
1980                            Domain d, Predicate prd> {
1981   let Predicates = [prd] in
1982   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
1983                         !cast<ValueType>("v"##vsz512##elty##elsz),
1984                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1985                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
1986
1987   let Predicates = [prd, HasVLX] in {
1988     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
1989                              !cast<ValueType>("v"##vsz256##elty##elsz),
1990                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1991                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
1992
1993     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
1994                              !cast<ValueType>("v"##vsz128##elty##elsz),
1995                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1996                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
1997   }
1998 }
1999
2000 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2001                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2002                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2003                                "512", "256", "", "f", "32", "16", "8", "4",
2004                                SSEPackedSingle, HasAVX512>,
2005                               PS, EVEX_CD8<32, CD8VF>;
2006
2007 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2008                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2009                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2010                                "512", "256", "", "f", "64", "8", "4", "2",
2011                                SSEPackedDouble, HasAVX512>,
2012                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2013
2014 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2015                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2016                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2017                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2018                               PS, EVEX_CD8<32, CD8VF>;
2019
2020 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2021                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2022                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2023                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2024                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2025
2026 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2027                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2028        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2029
2030 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2031                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2032        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2033
2034 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2035           GR16:$mask),
2036          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2037             VR512:$src)>;
2038 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2039           GR8:$mask),
2040          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2041             VR512:$src)>;
2042
2043 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2044                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2045                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2046                                  "512", "256", "", "i", "32", "16", "8", "4",
2047                                  SSEPackedInt, HasAVX512>,
2048                                 PD, EVEX_CD8<32, CD8VF>;
2049
2050 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2051                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2052                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2053                                  "512", "256", "", "i", "64", "8", "4", "2",
2054                                  SSEPackedInt, HasAVX512>,
2055                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2056
2057 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2058                                "64", "32", "16", SSEPackedInt, HasBWI>,
2059                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2060                                  "i", "8", "64", "32", "16", SSEPackedInt,
2061                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2062
2063 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2064                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2065                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2066                                  "i", "16", "32", "16", "8", SSEPackedInt,
2067                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2068
2069 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2070                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2071                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2072                                  "i", "32", "16", "8", "4", SSEPackedInt,
2073                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2074
2075 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2076                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2077                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2078                                  "i", "64", "8", "4", "2", SSEPackedInt,
2079                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2080
2081 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2082                  (v16i32 immAllZerosV), GR16:$mask)),
2083        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2084
2085 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2086                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2087        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2088
2089 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2090             GR16:$mask),
2091          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2092             VR512:$src)>;
2093 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2094             GR8:$mask),
2095          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2096             VR512:$src)>;
2097
2098 let AddedComplexity = 20 in {
2099 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2100                           (bc_v8i64 (v16i32 immAllZerosV)))),
2101                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2102
2103 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2104                           (v8i64 VR512:$src))),
2105    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2106                                               VK8), VR512:$src)>;
2107
2108 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2109                            (v16i32 immAllZerosV))),
2110                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2111
2112 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2113                            (v16i32 VR512:$src))),
2114                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2115 }
2116
2117 // Move Int Doubleword to Packed Double Int
2118 //
2119 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2120                       "vmovd\t{$src, $dst|$dst, $src}",
2121                       [(set VR128X:$dst,
2122                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2123                         EVEX, VEX_LIG;
2124 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2125                       "vmovd\t{$src, $dst|$dst, $src}",
2126                       [(set VR128X:$dst,
2127                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2128                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2129 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2130                       "vmovq\t{$src, $dst|$dst, $src}",
2131                         [(set VR128X:$dst,
2132                           (v2i64 (scalar_to_vector GR64:$src)))],
2133                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2134 let isCodeGenOnly = 1 in {
2135 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2136                        "vmovq\t{$src, $dst|$dst, $src}",
2137                        [(set FR64:$dst, (bitconvert GR64:$src))],
2138                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2139 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2140                          "vmovq\t{$src, $dst|$dst, $src}",
2141                          [(set GR64:$dst, (bitconvert FR64:$src))],
2142                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2143 }
2144 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2145                          "vmovq\t{$src, $dst|$dst, $src}",
2146                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2147                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2148                          EVEX_CD8<64, CD8VT1>;
2149
2150 // Move Int Doubleword to Single Scalar
2151 //
2152 let isCodeGenOnly = 1 in {
2153 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2154                       "vmovd\t{$src, $dst|$dst, $src}",
2155                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2156                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2157
2158 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2159                       "vmovd\t{$src, $dst|$dst, $src}",
2160                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2161                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2162 }
2163
2164 // Move doubleword from xmm register to r/m32
2165 //
2166 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2167                        "vmovd\t{$src, $dst|$dst, $src}",
2168                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2169                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2170                        EVEX, VEX_LIG;
2171 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2172                        (ins i32mem:$dst, VR128X:$src),
2173                        "vmovd\t{$src, $dst|$dst, $src}",
2174                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2175                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2176                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2177
2178 // Move quadword from xmm1 register to r/m64
2179 //
2180 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2181                       "vmovq\t{$src, $dst|$dst, $src}",
2182                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2183                                                    (iPTR 0)))],
2184                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2185                       Requires<[HasAVX512, In64BitMode]>;
2186
2187 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2188                        (ins i64mem:$dst, VR128X:$src),
2189                        "vmovq\t{$src, $dst|$dst, $src}",
2190                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2191                                addr:$dst)], IIC_SSE_MOVDQ>,
2192                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2193                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2194
2195 // Move Scalar Single to Double Int
2196 //
2197 let isCodeGenOnly = 1 in {
2198 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2199                       (ins FR32X:$src),
2200                       "vmovd\t{$src, $dst|$dst, $src}",
2201                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2202                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2203 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2204                       (ins i32mem:$dst, FR32X:$src),
2205                       "vmovd\t{$src, $dst|$dst, $src}",
2206                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2207                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2208 }
2209
2210 // Move Quadword Int to Packed Quadword Int
2211 //
2212 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2213                       (ins i64mem:$src),
2214                       "vmovq\t{$src, $dst|$dst, $src}",
2215                       [(set VR128X:$dst,
2216                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2217                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2218
2219 //===----------------------------------------------------------------------===//
2220 // AVX-512  MOVSS, MOVSD
2221 //===----------------------------------------------------------------------===//
2222
2223 multiclass avx512_move_scalar <string asm, RegisterClass RC, 
2224                               SDNode OpNode, ValueType vt,
2225                               X86MemOperand x86memop, PatFrag mem_pat> {
2226   let hasSideEffects = 0 in {
2227   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2), 
2228               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2229               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2230                                       (scalar_to_vector RC:$src2))))],
2231               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2232   let Constraints = "$src1 = $dst" in
2233   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2234               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2235               !strconcat(asm,
2236                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2237               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2238   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2239               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2240               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2241               EVEX, VEX_LIG;
2242   let mayStore = 1 in {
2243   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2244              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2245              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2246              EVEX, VEX_LIG;
2247   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2248              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2249              [], IIC_SSE_MOV_S_MR>,
2250              EVEX, VEX_LIG, EVEX_K;
2251   } // mayStore
2252   } //hasSideEffects = 0
2253 }
2254
2255 let ExeDomain = SSEPackedSingle in
2256 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2257                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2258
2259 let ExeDomain = SSEPackedDouble in
2260 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2261                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2262
2263 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2264           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2265            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2266
2267 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2268           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2269            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2270
2271 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2272           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2273            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2274
2275 // For the disassembler
2276 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2277   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2278                         (ins VR128X:$src1, FR32X:$src2),
2279                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2280                         IIC_SSE_MOV_S_RR>,
2281                         XS, EVEX_4V, VEX_LIG;
2282   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2283                         (ins VR128X:$src1, FR64X:$src2),
2284                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2285                         IIC_SSE_MOV_S_RR>,
2286                         XD, EVEX_4V, VEX_LIG, VEX_W;
2287 }
2288
2289 let Predicates = [HasAVX512] in {
2290   let AddedComplexity = 15 in {
2291   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2292   // MOVS{S,D} to the lower bits.
2293   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2294             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2295   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2296             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2297   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2298             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2299   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2300             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2301
2302   // Move low f32 and clear high bits.
2303   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2304             (SUBREG_TO_REG (i32 0),
2305              (VMOVSSZrr (v4f32 (V_SET0)), 
2306               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2307   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2308             (SUBREG_TO_REG (i32 0),
2309              (VMOVSSZrr (v4i32 (V_SET0)),
2310                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2311   }
2312
2313   let AddedComplexity = 20 in {
2314   // MOVSSrm zeros the high parts of the register; represent this
2315   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2316   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2317             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2318   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2319             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2320   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2321             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2322
2323   // MOVSDrm zeros the high parts of the register; represent this
2324   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2325   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2326             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2327   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2328             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2329   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2330             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2331   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2332             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2333   def : Pat<(v2f64 (X86vzload addr:$src)),
2334             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2335
2336   // Represent the same patterns above but in the form they appear for
2337   // 256-bit types
2338   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2339                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2340             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2341   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2342                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2343             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2344   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2345                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2346             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2347   }
2348   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2349                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2350             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2351                                             FR32X:$src)), sub_xmm)>;
2352   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2353                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2354             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2355                                      FR64X:$src)), sub_xmm)>;
2356   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2357                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2358             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2359
2360   // Move low f64 and clear high bits.
2361   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2362             (SUBREG_TO_REG (i32 0),
2363              (VMOVSDZrr (v2f64 (V_SET0)),
2364                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2365
2366   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2367             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2368                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2369
2370   // Extract and store.
2371   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2372                    addr:$dst),
2373             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2374   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2375                    addr:$dst),
2376             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2377
2378   // Shuffle with VMOVSS
2379   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2380             (VMOVSSZrr (v4i32 VR128X:$src1),
2381                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2382   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2383             (VMOVSSZrr (v4f32 VR128X:$src1),
2384                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2385
2386   // 256-bit variants
2387   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2388             (SUBREG_TO_REG (i32 0),
2389               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2390                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2391               sub_xmm)>;
2392   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2393             (SUBREG_TO_REG (i32 0),
2394               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2395                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2396               sub_xmm)>;
2397
2398   // Shuffle with VMOVSD
2399   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2400             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2401   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2402             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2403   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2404             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2405   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2406             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2407
2408   // 256-bit variants
2409   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2410             (SUBREG_TO_REG (i32 0),
2411               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2412                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2413               sub_xmm)>;
2414   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2415             (SUBREG_TO_REG (i32 0),
2416               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2417                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2418               sub_xmm)>;
2419
2420   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2421             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2422   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2423             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2424   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2425             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2426   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2427             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2428 }
2429
2430 let AddedComplexity = 15 in
2431 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2432                                 (ins VR128X:$src),
2433                                 "vmovq\t{$src, $dst|$dst, $src}",
2434                                 [(set VR128X:$dst, (v2i64 (X86vzmovl 
2435                                                    (v2i64 VR128X:$src))))],
2436                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2437
2438 let AddedComplexity = 20 in
2439 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2440                                  (ins i128mem:$src),
2441                                  "vmovq\t{$src, $dst|$dst, $src}",
2442                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2443                                                      (loadv2i64 addr:$src))))],
2444                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2445                                  EVEX_CD8<8, CD8VT8>;
2446
2447 let Predicates = [HasAVX512] in {
2448   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2449   let AddedComplexity = 20 in {
2450     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2451               (VMOVDI2PDIZrm addr:$src)>;
2452     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2453               (VMOV64toPQIZrr GR64:$src)>;
2454     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2455               (VMOVDI2PDIZrr GR32:$src)>;
2456               
2457     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2458               (VMOVDI2PDIZrm addr:$src)>;
2459     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2460               (VMOVDI2PDIZrm addr:$src)>;
2461     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2462             (VMOVZPQILo2PQIZrm addr:$src)>;
2463     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2464             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2465     def : Pat<(v2i64 (X86vzload addr:$src)),
2466             (VMOVZPQILo2PQIZrm addr:$src)>;
2467   }
2468
2469   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2470   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2471                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2472             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2473   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2474                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2475             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2476 }
2477
2478 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2479         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2480
2481 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2482         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2483
2484 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2485         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2486
2487 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2488         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2489
2490 //===----------------------------------------------------------------------===//
2491 // AVX-512 - Non-temporals
2492 //===----------------------------------------------------------------------===//
2493 let SchedRW = [WriteLoad] in {
2494   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2495                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2496                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2497                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2498                         EVEX_CD8<64, CD8VF>;
2499
2500   let Predicates = [HasAVX512, HasVLX] in {
2501     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2502                              (ins i256mem:$src),
2503                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2504                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2505                              EVEX_CD8<64, CD8VF>;
2506
2507     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2508                              (ins i128mem:$src),
2509                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2510                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2511                              EVEX_CD8<64, CD8VF>;
2512   }
2513 }
2514
2515 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2516                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2517                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2518   let SchedRW = [WriteStore], mayStore = 1,
2519       AddedComplexity = 400 in
2520   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2521                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2522                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2523 }
2524
2525 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2526                            string elty, string elsz, string vsz512,
2527                            string vsz256, string vsz128, Domain d,
2528                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2529   let Predicates = [prd] in
2530   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2531                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2532                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2533                         EVEX_V512;
2534
2535   let Predicates = [prd, HasVLX] in {
2536     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2537                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2538                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2539                              EVEX_V256;
2540
2541     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2542                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2543                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2544                              EVEX_V128;
2545   }
2546 }
2547
2548 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2549                                 "i", "64", "8", "4", "2", SSEPackedInt,
2550                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2551
2552 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2553                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2554                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2555
2556 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2557                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2558                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2559
2560 //===----------------------------------------------------------------------===//
2561 // AVX-512 - Integer arithmetic
2562 //
2563 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2564                            X86VectorVTInfo _, OpndItins itins,
2565                            bit IsCommutable = 0> {
2566   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2567                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2568                     "$src2, $src1", "$src1, $src2",
2569                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2570                     itins.rr, IsCommutable>,
2571             AVX512BIBase, EVEX_4V;
2572
2573   let mayLoad = 1 in
2574     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2575                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2576                     "$src2, $src1", "$src1, $src2",
2577                     (_.VT (OpNode _.RC:$src1,
2578                                   (bitconvert (_.LdFrag addr:$src2)))),
2579                     itins.rm>,
2580               AVX512BIBase, EVEX_4V;
2581 }
2582
2583 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2584                             X86VectorVTInfo _, OpndItins itins,
2585                             bit IsCommutable = 0> :
2586            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2587   let mayLoad = 1 in
2588     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2589                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2590                     "${src2}"##_.BroadcastStr##", $src1",
2591                     "$src1, ${src2}"##_.BroadcastStr,
2592                     (_.VT (OpNode _.RC:$src1,
2593                                   (X86VBroadcast
2594                                       (_.ScalarLdFrag addr:$src2)))),
2595                     itins.rm>,
2596                AVX512BIBase, EVEX_4V, EVEX_B;
2597 }
2598
2599 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2600                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2601                               Predicate prd, bit IsCommutable = 0> {
2602   let Predicates = [prd] in
2603     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2604                              IsCommutable>, EVEX_V512;
2605
2606   let Predicates = [prd, HasVLX] in {
2607     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2608                              IsCommutable>, EVEX_V256;
2609     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2610                              IsCommutable>, EVEX_V128;
2611   }
2612 }
2613
2614 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2615                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2616                                Predicate prd, bit IsCommutable = 0> {
2617   let Predicates = [prd] in
2618     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2619                              IsCommutable>, EVEX_V512;
2620
2621   let Predicates = [prd, HasVLX] in {
2622     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2623                              IsCommutable>, EVEX_V256;
2624     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2625                              IsCommutable>, EVEX_V128;
2626   }
2627 }
2628
2629 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2630                                 OpndItins itins, Predicate prd,
2631                                 bit IsCommutable = 0> {
2632   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2633                                itins, prd, IsCommutable>,
2634                                VEX_W, EVEX_CD8<64, CD8VF>;
2635 }
2636
2637 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2638                                 OpndItins itins, Predicate prd,
2639                                 bit IsCommutable = 0> {
2640   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2641                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2642 }
2643
2644 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2645                                 OpndItins itins, Predicate prd,
2646                                 bit IsCommutable = 0> {
2647   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2648                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2649 }
2650
2651 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2652                                 OpndItins itins, Predicate prd,
2653                                 bit IsCommutable = 0> {
2654   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2655                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2656 }
2657
2658 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2659                                  SDNode OpNode, OpndItins itins, Predicate prd,
2660                                  bit IsCommutable = 0> {
2661   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2662                                    IsCommutable>;
2663
2664   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2665                                    IsCommutable>;
2666 }
2667
2668 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2669                                  SDNode OpNode, OpndItins itins, Predicate prd,
2670                                  bit IsCommutable = 0> {
2671   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2672                                    IsCommutable>;
2673
2674   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2675                                    IsCommutable>;
2676 }
2677
2678 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2679                                   bits<8> opc_d, bits<8> opc_q,
2680                                   string OpcodeStr, SDNode OpNode,
2681                                   OpndItins itins, bit IsCommutable = 0> {
2682   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2683                                     itins, HasAVX512, IsCommutable>,
2684               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2685                                     itins, HasBWI, IsCommutable>;
2686 }
2687
2688 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2689                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2690                             PatFrag memop_frag, X86MemOperand x86memop,
2691                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2692                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2693   let isCommutable = IsCommutable in
2694   {
2695     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2696        (ins RC:$src1, RC:$src2),
2697        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2698        []>, EVEX_4V;
2699     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2700                (ins KRC:$mask, RC:$src1, RC:$src2),
2701                !strconcat(OpcodeStr,
2702                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2703                [], itins.rr>, EVEX_4V, EVEX_K;
2704     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2705                 (ins KRC:$mask, RC:$src1, RC:$src2),
2706                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2707                     "|$dst {${mask}} {z}, $src1, $src2}"),
2708                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2709   }
2710   let mayLoad = 1 in {
2711     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2712               (ins RC:$src1, x86memop:$src2),
2713               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2714               []>, EVEX_4V;
2715     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2716                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2717                !strconcat(OpcodeStr,
2718                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2719                [], itins.rm>, EVEX_4V, EVEX_K;
2720     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2721                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2722                 !strconcat(OpcodeStr,
2723                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2724                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2725     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2726                (ins RC:$src1, x86scalar_mop:$src2),
2727                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2728                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2729                [], itins.rm>, EVEX_4V, EVEX_B;
2730     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2731                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2732                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2733                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2734                            BrdcstStr, "}"),
2735                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2736     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2737                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2738                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2739                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2740                             BrdcstStr, "}"),
2741                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2742   }
2743 }
2744
2745 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2746                                     SSE_INTALU_ITINS_P, 1>;
2747 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2748                                     SSE_INTALU_ITINS_P, 0>;
2749 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2750                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2751 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2752                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2753 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2754                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2755
2756 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2757                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2758                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2759                    EVEX_CD8<64, CD8VF>, VEX_W;
2760
2761 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2762                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2763                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2764
2765 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2766           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2767
2768 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2769            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2770           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2771 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2772            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2773           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2774
2775 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2776                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2777 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2778                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2779 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2780                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2781
2782 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2783                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2784 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2785                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2786 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2787                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2788
2789 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2790                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2791 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2792                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2793 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2794                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2795
2796 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2797                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2798 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2799                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2800 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2801                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2802
2803 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2804                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2805            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2806 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2807                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2808            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2809 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2810                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2811            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2812 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2813                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2814            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2815 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2816                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2817            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2818 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2819                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2820            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2821 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2822                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2823            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2824 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2825                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2826            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2827 //===----------------------------------------------------------------------===//
2828 // AVX-512 - Unpack Instructions
2829 //===----------------------------------------------------------------------===//
2830
2831 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2832                                    PatFrag mem_frag, RegisterClass RC,
2833                                    X86MemOperand x86memop, string asm,
2834                                    Domain d> {
2835     def rr : AVX512PI<opc, MRMSrcReg,
2836                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2837                 asm, [(set RC:$dst,
2838                            (vt (OpNode RC:$src1, RC:$src2)))],
2839                            d>, EVEX_4V;
2840     def rm : AVX512PI<opc, MRMSrcMem,
2841                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2842                 asm, [(set RC:$dst,
2843                        (vt (OpNode RC:$src1,
2844                             (bitconvert (mem_frag addr:$src2)))))],
2845                         d>, EVEX_4V;
2846 }
2847
2848 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2849       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2850       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2851 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2852       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2853       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2854 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2855       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2856       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2857 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2858       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2859       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2860
2861 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2862                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2863                         X86MemOperand x86memop> {
2864   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2865        (ins RC:$src1, RC:$src2),
2866        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2867        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))], 
2868        IIC_SSE_UNPCK>, EVEX_4V;
2869   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2870        (ins RC:$src1, x86memop:$src2),
2871        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2872        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2873                                      (bitconvert (memop_frag addr:$src2)))))],
2874                                      IIC_SSE_UNPCK>, EVEX_4V;
2875 }
2876 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2877                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2878                                 EVEX_CD8<32, CD8VF>;
2879 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2880                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2881                                 VEX_W, EVEX_CD8<64, CD8VF>;
2882 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2883                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2884                                 EVEX_CD8<32, CD8VF>;
2885 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2886                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2887                                 VEX_W, EVEX_CD8<64, CD8VF>;
2888 //===----------------------------------------------------------------------===//
2889 // AVX-512 - PSHUFD
2890 //
2891
2892 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2893                          SDNode OpNode, PatFrag mem_frag, 
2894                          X86MemOperand x86memop, ValueType OpVT> {
2895   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2896                      (ins RC:$src1, i8imm:$src2),
2897                      !strconcat(OpcodeStr,
2898                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2899                      [(set RC:$dst,
2900                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2901                      EVEX;
2902   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2903                      (ins x86memop:$src1, i8imm:$src2),
2904                      !strconcat(OpcodeStr,
2905                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2906                      [(set RC:$dst,
2907                        (OpVT (OpNode (mem_frag addr:$src1),
2908                               (i8 imm:$src2))))]>, EVEX;
2909 }
2910
2911 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2912                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2913
2914 //===----------------------------------------------------------------------===//
2915 // AVX-512  Logical Instructions
2916 //===----------------------------------------------------------------------===//
2917
2918 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
2919                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2920 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
2921                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2922 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
2923                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2924 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
2925                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2926
2927 //===----------------------------------------------------------------------===//
2928 // AVX-512  FP arithmetic
2929 //===----------------------------------------------------------------------===//
2930
2931 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2932                                   SizeItins itins> {
2933   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2934                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2935                              EVEX_CD8<32, CD8VT1>;
2936   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2937                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2938                              EVEX_CD8<64, CD8VT1>;
2939 }
2940
2941 let isCommutable = 1 in {
2942 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2943 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2944 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2945 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2946 }
2947 let isCommutable = 0 in {
2948 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2949 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2950 }
2951
2952 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2953                            RegisterClass KRC,
2954                            RegisterClass RC, ValueType vt,
2955                            X86MemOperand x86memop, PatFrag mem_frag,
2956                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2957                            string BrdcstStr,
2958                            Domain d, OpndItins itins, bit commutable> {
2959   let isCommutable = commutable in {
2960     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2961        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2962        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2963        EVEX_4V;
2964
2965     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2966        !strconcat(OpcodeStr,
2967            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2968        [], itins.rr, d>, EVEX_4V, EVEX_K;
2969
2970     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2971        !strconcat(OpcodeStr,
2972            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2973        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2974   }
2975
2976   let mayLoad = 1 in {
2977     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2978        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2979        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2980           itins.rm, d>, EVEX_4V;
2981
2982     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2983        (ins RC:$src1, x86scalar_mop:$src2),
2984        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2985            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2986        [(set RC:$dst, (OpNode RC:$src1, 
2987                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2988        itins.rm, d>, EVEX_4V, EVEX_B;
2989
2990     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2991        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2992            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2993        [], itins.rm, d>, EVEX_4V, EVEX_K;
2994
2995     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2996        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2997            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2998        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2999
3000     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
3001        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
3002            " \t{${src2}", BrdcstStr,
3003            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
3004        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
3005
3006     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
3007        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
3008            " \t{${src2}", BrdcstStr,
3009            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
3010            BrdcstStr, "}"),
3011        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
3012   }
3013 }
3014
3015 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
3016                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle, 
3017                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3018                    
3019 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
3020                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3021                    SSE_ALU_ITINS_P.d, 1>,
3022                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3023
3024 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
3025                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3026                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3027 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
3028                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3029                    SSE_ALU_ITINS_P.d, 1>,
3030                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3031
3032 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
3033                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3034                    SSE_ALU_ITINS_P.s, 1>,
3035                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3036 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
3037                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3038                    SSE_ALU_ITINS_P.s, 1>,
3039                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3040
3041 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
3042                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3043                    SSE_ALU_ITINS_P.d, 1>,
3044                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3045 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
3046                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3047                    SSE_ALU_ITINS_P.d, 1>,
3048                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3049
3050 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
3051                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3052                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3053 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
3054                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3055                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3056
3057 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
3058                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3059                    SSE_ALU_ITINS_P.d, 0>, 
3060                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3061 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
3062                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3063                    SSE_ALU_ITINS_P.d, 0>, 
3064                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3065
3066 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3067                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3068                    (i16 -1), FROUND_CURRENT)),
3069           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3070
3071 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3072                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3073                    (i8 -1), FROUND_CURRENT)),
3074           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3075
3076 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3077                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3078                    (i16 -1), FROUND_CURRENT)),
3079           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3080
3081 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3082                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3083                    (i8 -1), FROUND_CURRENT)),
3084           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3085 //===----------------------------------------------------------------------===//
3086 // AVX-512  VPTESTM instructions
3087 //===----------------------------------------------------------------------===//
3088
3089 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC, 
3090               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag, 
3091               SDNode OpNode, ValueType vt> {
3092   def rr : AVX512PI<opc, MRMSrcReg,
3093              (outs KRC:$dst), (ins RC:$src1, RC:$src2), 
3094              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3095              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3096              SSEPackedInt>, EVEX_4V;
3097   def rm : AVX512PI<opc, MRMSrcMem,
3098              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2), 
3099              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3100              [(set KRC:$dst, (OpNode (vt RC:$src1), 
3101               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3102 }
3103
3104 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3105                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3106                               EVEX_CD8<32, CD8VF>;
3107 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3108                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3109                               EVEX_CD8<64, CD8VF>;
3110
3111 let Predicates = [HasCDI] in {
3112 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3113                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3114                               EVEX_CD8<32, CD8VF>;
3115 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3116                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3117                               EVEX_CD8<64, CD8VF>;
3118 }
3119
3120 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3121                  (v16i32 VR512:$src2), (i16 -1))),
3122                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3123
3124 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3125                  (v8i64 VR512:$src2), (i8 -1))),
3126                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3127 //===----------------------------------------------------------------------===//
3128 // AVX-512  Shift instructions
3129 //===----------------------------------------------------------------------===//
3130 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3131                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
3132                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
3133                          RegisterClass KRC> {
3134   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3135        (ins RC:$src1, i8imm:$src2),
3136            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3137        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
3138         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3139   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3140        (ins KRC:$mask, RC:$src1, i8imm:$src2),
3141            !strconcat(OpcodeStr,
3142                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3143        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3144   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3145        (ins x86memop:$src1, i8imm:$src2),
3146            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3147        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
3148                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3149   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3150        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
3151            !strconcat(OpcodeStr,
3152                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3153        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3154 }
3155
3156 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3157                           RegisterClass RC, ValueType vt, ValueType SrcVT,
3158                           PatFrag bc_frag, RegisterClass KRC> {
3159   // src2 is always 128-bit
3160   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3161        (ins RC:$src1, VR128X:$src2),
3162            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3163        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
3164         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3165   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3166        (ins KRC:$mask, RC:$src1, VR128X:$src2),
3167            !strconcat(OpcodeStr,
3168                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3169        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3170   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3171        (ins RC:$src1, i128mem:$src2),
3172            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3173        [(set RC:$dst, (vt (OpNode RC:$src1,
3174                        (bc_frag (memopv2i64 addr:$src2)))))],
3175                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3176   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3177        (ins KRC:$mask, RC:$src1, i128mem:$src2),
3178            !strconcat(OpcodeStr,
3179                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3180        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3181 }
3182
3183 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3184                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3185                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3186 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
3187                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3188                            EVEX_CD8<32, CD8VQ>;
3189                            
3190 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3191                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3192                            EVEX_CD8<64, CD8VF>, VEX_W;
3193 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
3194                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3195                            EVEX_CD8<64, CD8VQ>, VEX_W;
3196
3197 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3198                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
3199                            EVEX_CD8<32, CD8VF>;
3200 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
3201                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3202                            EVEX_CD8<32, CD8VQ>;
3203                            
3204 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3205                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3206                            EVEX_CD8<64, CD8VF>, VEX_W;
3207 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
3208                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3209                            EVEX_CD8<64, CD8VQ>, VEX_W;
3210
3211 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3212                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3213                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3214 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
3215                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3216                            EVEX_CD8<32, CD8VQ>;
3217                            
3218 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3219                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3220                            EVEX_CD8<64, CD8VF>, VEX_W;
3221 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
3222                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3223                            EVEX_CD8<64, CD8VQ>, VEX_W;
3224
3225 //===-------------------------------------------------------------------===//
3226 // Variable Bit Shifts
3227 //===-------------------------------------------------------------------===//
3228 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3229                            RegisterClass RC, ValueType vt,
3230                            X86MemOperand x86memop, PatFrag mem_frag> {
3231   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3232              (ins RC:$src1, RC:$src2),
3233              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3234              [(set RC:$dst,
3235                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3236              EVEX_4V;
3237   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3238              (ins RC:$src1, x86memop:$src2),
3239              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3240              [(set RC:$dst,
3241                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3242              EVEX_4V;
3243 }
3244
3245 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32, 
3246                                i512mem, memopv16i32>, EVEX_V512,
3247                                EVEX_CD8<32, CD8VF>;
3248 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64, 
3249                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3250                                EVEX_CD8<64, CD8VF>;
3251 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32, 
3252                                i512mem, memopv16i32>, EVEX_V512,
3253                                EVEX_CD8<32, CD8VF>;
3254 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64, 
3255                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3256                                EVEX_CD8<64, CD8VF>;
3257 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32, 
3258                                i512mem, memopv16i32>, EVEX_V512,
3259                                EVEX_CD8<32, CD8VF>;
3260 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64, 
3261                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3262                                EVEX_CD8<64, CD8VF>;
3263
3264 //===----------------------------------------------------------------------===//
3265 // AVX-512 - MOVDDUP
3266 //===----------------------------------------------------------------------===//
3267
3268 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT, 
3269                         X86MemOperand x86memop, PatFrag memop_frag> {
3270 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3271                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3272                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3273 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3274                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3275                     [(set RC:$dst,
3276                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3277 }
3278
3279 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3280                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3281 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3282           (VMOVDDUPZrm addr:$src)>;
3283
3284 //===---------------------------------------------------------------------===//
3285 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3286 //===---------------------------------------------------------------------===//
3287 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3288                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3289                               X86MemOperand x86memop> {
3290   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3291                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3292                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3293   let mayLoad = 1 in
3294   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3295                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3296                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3297 }
3298
3299 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3300                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3301                        EVEX_CD8<32, CD8VF>;
3302 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3303                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3304                        EVEX_CD8<32, CD8VF>;
3305
3306 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3307 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3308            (VMOVSHDUPZrm addr:$src)>;
3309 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3310 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3311            (VMOVSLDUPZrm addr:$src)>;
3312
3313 //===----------------------------------------------------------------------===//
3314 // Move Low to High and High to Low packed FP Instructions
3315 //===----------------------------------------------------------------------===//
3316 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3317           (ins VR128X:$src1, VR128X:$src2),
3318           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3319           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3320            IIC_SSE_MOV_LH>, EVEX_4V;
3321 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3322           (ins VR128X:$src1, VR128X:$src2),
3323           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3324           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3325           IIC_SSE_MOV_LH>, EVEX_4V;
3326
3327 let Predicates = [HasAVX512] in {
3328   // MOVLHPS patterns
3329   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3330             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3331   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3332             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3333
3334   // MOVHLPS patterns
3335   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3336             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3337 }
3338
3339 //===----------------------------------------------------------------------===//
3340 // FMA - Fused Multiply Operations
3341 //
3342
3343 let Constraints = "$src1 = $dst" in {
3344 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3345 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3346                            SDPatternOperator OpNode = null_frag> {
3347   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3348           (ins _.RC:$src2, _.RC:$src3),
3349           OpcodeStr, "$src3, $src2", "$src2, $src3",
3350           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3351          AVX512FMA3Base;
3352
3353   let mayLoad = 1 in
3354   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3355           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3356           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3357           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3358                                                (_.MemOpFrag addr:$src3))))]>;
3359    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3360            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3361            !strconcat(OpcodeStr, " \t{${src3}", _.BroadcastStr,
3362             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3363            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3364            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3365 }
3366 } // Constraints = "$src1 = $dst"
3367
3368 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3369                               string OpcodeStr, X86VectorVTInfo VTI,
3370                               SDPatternOperator OpNode> {
3371   defm v213 : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3372                               VTI, OpNode>,
3373               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3374
3375   defm v231 : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3376                               VTI>,
3377               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3378 }
3379
3380 let ExeDomain = SSEPackedSingle in {
3381   defm VFMADDPSZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3382                                          v16f32_info, X86Fmadd>;
3383   defm VFMSUBPSZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3384                                          v16f32_info, X86Fmsub>;
3385   defm VFMADDSUBPSZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3386                                          v16f32_info, X86Fmaddsub>;
3387   defm VFMSUBADDPSZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3388                                          v16f32_info, X86Fmsubadd>;
3389   defm VFNMADDPSZ   : avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3390                                          v16f32_info, X86Fnmadd>;
3391   defm VFNMSUBPSZ   : avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3392                                          v16f32_info, X86Fnmsub>;
3393 }
3394 let ExeDomain = SSEPackedDouble in {
3395   defm VFMADDPDZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3396                                          v8f64_info, X86Fmadd>, VEX_W;
3397 &n