lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 class X86VectorVTInfo<int NumElts, ValueType EltVT, RegisterClass rc,
   6                       string suffix = ""> {
   7   RegisterClass RC = rc;
   8
   9   // Corresponding mask register class.
  10   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  11
  12   // Corresponding write-mask register class.
  13   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  14
  15   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  16   // than 8 elements.  Use shift-right and equal to work around the lack of
  17   // !lt in tablegen.
  18   RegisterClass MRC =
  19     !cast<RegisterClass>("GR" #
  20                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  21
  22   // Suffix used in the instruction mnemonic.
  23   string Suffix = suffix;
  24
  25   string VTName = "v" # NumElts # EltVT;
  26
  27   // The vector VT.
  28   ValueType VT = !cast<ValueType>(VTName);
  29
  30   string EltTypeName = !cast<string>(EltVT);
  31   // Size of the element type in bits, e.g. 32 for v16i32.
  32   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  33   int EltSize = EltVT.Size;
  34
  35   // "i" for integer types and "f" for floating-point types
  36   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  37
  38   // Size of RC in bits, e.g. 512 for VR512.
  39   int Size = VT.Size;
  40
  41   // The corresponding memory operand, e.g. i512mem for VR512.
  42   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  43   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  44
  45   // Load patterns
  46   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  47   //       due to load promotion during legalization
  48   PatFrag LdFrag = !cast<PatFrag>("load" #
  49                                   !if (!eq (TypeVariantName, "i"),
  50                                        !if (!eq (Size, 128), "v2i64",
  51                                        !if (!eq (Size, 256), "v4i64",
  52                                             VTName)), VTName));
  53   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  54
  55   // Load patterns used for memory operands.  We only have this defined in
  56   // case of i64 element types for sub-512 integer vectors.  For now, keep
  57   // MemOpFrag undefined in these cases.
  58   PatFrag MemOpFrag =
  59     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  60     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  61     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
  62
  63   // The corresponding float type, e.g. v16f32 for v16i32
  64   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  65   //       fails to compile, so we choose FloatVT = VT
  66   ValueType FloatVT = !cast<ValueType>(
  67                         !if (!eq (!srl(EltSize,5),0),
  68                              VTName,
  69                              !if (!eq(TypeVariantName, "i"),
  70                                   "v" # NumElts # "f" # EltSize,
  71                                   VTName)));
  72
  73   // The string to specify embedded broadcast in assembly.
  74   string BroadcastStr = "{1to" # NumElts # "}";
  75
  76   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  77                           !if (!eq (Size, 256), sub_ymm, ?));
  78
  79   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  80                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  81                      SSEPackedInt));
  82 }
  83
  84 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
  85 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
  86 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
  87 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
  88 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
  89 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
  90
  91 // "x" in v32i8x_info means RC = VR256X
  92 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
  93 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
  94 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
  95 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
  96
  97 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
  98 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
  99 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 100 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 101
 102 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 103                            X86VectorVTInfo i128> {
 104   X86VectorVTInfo info512 = i512;
 105   X86VectorVTInfo info256 = i256;
 106   X86VectorVTInfo info128 = i128;
 107 }
 108
 109 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 110                                              v16i8x_info>;
 111 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 112                                              v8i16x_info>;
 113 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 114                                              v4i32x_info>;
 115 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 116                                              v2i64x_info>;
 117
 118
 119 // Common base class of AVX512_masking and AVX512_masking_3src.
 120 multiclass AVX512_masking_common<bits<8> O, Format F, X86VectorVTInfo _,
 121                                  dag Outs,
 122                                  dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 123                                  string OpcodeStr,
 124                                  string AttSrcAsm, string IntelSrcAsm,
 125                                  dag RHS, dag MaskingRHS,
 126                                  string MaskingConstraint = ""> {
 127   def NAME: AVX512<O, F, Outs, Ins,
 128                        OpcodeStr#" \t{"#AttSrcAsm#", $dst|"#
 129                                       "$dst, "#IntelSrcAsm#"}",
 130                        [(set _.RC:$dst, RHS)]>;
 131
 132   // Prefer over VMOV*rrk Pat<>
 133   let AddedComplexity = 20 in
 134     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 135                        OpcodeStr#" \t{"#AttSrcAsm#", $dst {${mask}}|"#
 136                                       "$dst {${mask}}, "#IntelSrcAsm#"}",
 137                        [(set _.RC:$dst, MaskingRHS)]>,
 138               EVEX_K {
 139       // In case of the 3src subclass this is overridden with a let.
 140       string Constraints = MaskingConstraint;
 141   }
 142   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 143     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 144                        OpcodeStr#" \t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
 145                                       "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
 146                        [(set _.RC:$dst,
 147                              (vselect _.KRCWM:$mask, RHS,
 148                                       (_.VT (bitconvert
 149                                               (v16i32 immAllZerosV)))))]>,
 150               EVEX_KZ;
 151 }
 152
 153 // This multiclass generates the unconditional/non-masking, the masking and
 154 // the zero-masking variant of the instruction.  In the masking case, the
 155 // perserved vector elements come from a new dummy input operand tied to $dst.
 156 multiclass AVX512_masking<bits<8> O, Format F, X86VectorVTInfo _,
 157                           dag Outs, dag Ins, string OpcodeStr,
 158                           string AttSrcAsm, string IntelSrcAsm,
 159                           dag RHS> :
 160    AVX512_masking_common<O, F, _, Outs, Ins,
 161                          !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 162                          !con((ins _.KRCWM:$mask), Ins),
 163                          OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 164                          (vselect _.KRCWM:$mask, RHS, _.RC:$src0),
 165                          "$src0 = $dst">;
 166
 167 // Similar to AVX512_masking but in this case one of the source operands
 168 // ($src1) is already tied to $dst so we just use that for the preserved
 169 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 170 // $src1.
 171 multiclass AVX512_masking_3src<bits<8> O, Format F, X86VectorVTInfo _,
 172                                dag Outs, dag NonTiedIns, string OpcodeStr,
 173                                string AttSrcAsm, string IntelSrcAsm,
 174                                dag RHS> :
 175    AVX512_masking_common<O, F, _, Outs,
 176                          !con((ins _.RC:$src1), NonTiedIns),
 177                          !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 178                          !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 179                          OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 180                          (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 181
 182 // Bitcasts between 512-bit vector types. Return the original type since
 183 // no instruction is needed for the conversion
 184 let Predicates = [HasAVX512] in {
 185   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 186   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 187   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 188   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 189   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 190   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 191   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 192   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 193   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 194   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 195   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 196   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 197   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 198   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 199   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 200   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 201   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 202   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 203   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 204   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 205   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 206   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 207   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 208   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 209   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 210   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 211   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 212   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 213   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 214   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 215   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 216
 217   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 218   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 219   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 220   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 221   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 222   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 223   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 224   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 225   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 226   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 227   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 228   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 229   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 230   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 231   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 232   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 233   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 234   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 235   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 236   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 237   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 238   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 239   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 240   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 241   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 242   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 243   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 244   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 245   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 246   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 247
 248 // Bitcasts between 256-bit vector types. Return the original type since
 249 // no instruction is needed for the conversion
 250   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 251   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 252   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 253   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 254   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 255   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 256   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 257   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 258   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 259   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 260   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 261   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 262   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 263   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 264   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 265   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 266   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 267   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 268   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 269   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 270   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 271   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 272   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 273   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 274   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 275   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 276   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 277   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 278   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 279   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 280 }
 281
 282 //
 283 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 284 //
 285
 286 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 287     isPseudo = 1, Predicates = [HasAVX512] in {
 288 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 289                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 290 }
 291
 292 let Predicates = [HasAVX512] in {
 293 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 294 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 295 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 296 }
 297
 298 //===----------------------------------------------------------------------===//
 299 // AVX-512 - VECTOR INSERT
 300 //
 301 // -- 32x8 form --
 302 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 303 def VINSERTF32x4rr : AVX512AIi8<0x18, MRMSrcReg, (outs VR512:$dst),
 304           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 305           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 306           []>, EVEX_4V, EVEX_V512;
 307 let mayLoad = 1 in
 308 def VINSERTF32x4rm : AVX512AIi8<0x18, MRMSrcMem, (outs VR512:$dst),
 309           (ins VR512:$src1, f128mem:$src2, i8imm:$src3),
 310           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 311           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 312 }
 313
 314 // -- 64x4 fp form --
 315 let hasSideEffects = 0, ExeDomain = SSEPackedDouble in {
 316 def VINSERTF64x4rr : AVX512AIi8<0x1a, MRMSrcReg, (outs VR512:$dst),
 317           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 318           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 319           []>, EVEX_4V, EVEX_V512, VEX_W;
 320 let mayLoad = 1 in
 321 def VINSERTF64x4rm : AVX512AIi8<0x1a, MRMSrcMem, (outs VR512:$dst),
 322           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 323           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 324           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 325 }
 326 // -- 32x4 integer form --
 327 let hasSideEffects = 0 in {
 328 def VINSERTI32x4rr : AVX512AIi8<0x38, MRMSrcReg, (outs VR512:$dst),
 329           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 330           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 331           []>, EVEX_4V, EVEX_V512;
 332 let mayLoad = 1 in
 333 def VINSERTI32x4rm : AVX512AIi8<0x38, MRMSrcMem, (outs VR512:$dst),
 334           (ins VR512:$src1, i128mem:$src2, i8imm:$src3),
 335           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 336           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 337 }
 338
 339 let hasSideEffects = 0 in {
 340 // -- 64x4 form --
 341 def VINSERTI64x4rr : AVX512AIi8<0x3a, MRMSrcReg, (outs VR512:$dst),
 342           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 343           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 344           []>, EVEX_4V, EVEX_V512, VEX_W;
 345 let mayLoad = 1 in
 346 def VINSERTI64x4rm : AVX512AIi8<0x3a, MRMSrcMem, (outs VR512:$dst),
 347           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 348           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 349           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 350 }
 351
 352 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (v4f32 VR128X:$src2),
 353            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 354                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 355 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (v2f64 VR128X:$src2),
 356            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 357                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 358 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v2i64 VR128X:$src2),
 359            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 360                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 361 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v4i32 VR128X:$src2),
 362            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 363                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 364
 365 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (loadv4f32 addr:$src2),
 366            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 367                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 368 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1),
 369                   (bc_v4i32 (loadv2i64 addr:$src2)),
 370            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 371                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 372 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (loadv2f64 addr:$src2),
 373            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 374                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 375 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (loadv2i64 addr:$src2),
 376            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 377                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 378
 379 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (v8f32 VR256X:$src2),
 380            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 381                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 382 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (v4f64 VR256X:$src2),
 383            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 384                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 385 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v4i64 VR256X:$src2),
 386            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 387                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 388 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v8i32 VR256X:$src2),
 389            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 390                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 391
 392 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (loadv8f32 addr:$src2),
 393            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 394                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 395 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (loadv4f64 addr:$src2),
 396            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 397                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 398 def : Pat<(vinsert256_insert:$ins (v8i64  VR512:$src1), (loadv4i64 addr:$src2),
 399            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 400                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 401 def : Pat<(vinsert256_insert:$ins (v16i32 VR512:$src1),
 402                         (bc_v8i32 (loadv4i64 addr:$src2)),
 403            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 404                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 405
 406 // vinsertps - insert f32 to XMM
 407 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 408       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
 409       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 410       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 411       EVEX_4V;
 412 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 413       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
 414       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 415       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 416                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 417                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 418
 419 //===----------------------------------------------------------------------===//
 420 // AVX-512 VECTOR EXTRACT
 421 //---
 422
 423 multiclass vextract_for_size<int Opcode,
 424                              X86VectorVTInfo From, X86VectorVTInfo To,
 425                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 426                              PatFrag vextract_extract,
 427                              SDNodeXForm EXTRACT_get_vextract_imm> {
 428   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 429     def rr : AVX512AIi8<Opcode, MRMDestReg, (outs To.RC:$dst),
 430             (ins VR512:$src1, i8imm:$idx),
 431             "vextract" # To.EltTypeName # "x4\t{$idx, $src1, $dst|"
 432                                                "$dst, $src1, $idx}",
 433             [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 434                                                      (iPTR imm)))]>,
 435             EVEX, EVEX_V512;
 436     let mayStore = 1 in
 437     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 438             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
 439             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 440                                                "$dst, $src1, $src2}",
 441             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 442   }
 443
 444   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 445   // vextracti32x4
 446   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 447             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 448                           VR512:$src1,
 449                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 450
 451   // A 128/256-bit subvector extract from the first 512-bit vector position is
 452   // a subregister copy that needs no instruction.
 453   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 454             (To.VT
 455                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 456
 457   // And for the alternative types.
 458   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 459             (AltTo.VT
 460                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 461 }
 462
 463 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 464                              ValueType EltVT64, int Opcode64> {
 465   defm NAME # "32x4" : vextract_for_size<Opcode32,
 466                                  X86VectorVTInfo<16, EltVT32, VR512>,
 467                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 468                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 469                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 470                                  vextract128_extract,
 471                                  EXTRACT_get_vextract128_imm>;
 472   defm NAME # "64x4" : vextract_for_size<Opcode64,
 473                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 474                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 475                                  X86VectorVTInfo<16, EltVT32, VR512>,
 476                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 477                                  vextract256_extract,
 478                                  EXTRACT_get_vextract256_imm>, VEX_W;
 479 }
 480
 481 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 482 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 483
 484 // A 128-bit subvector insert to the first 512-bit vector position
 485 // is a subregister copy that needs no instruction.
 486 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 487           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 488           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 489           sub_ymm)>;
 490 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 491           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 492           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 493           sub_ymm)>;
 494 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 495           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 496           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 497           sub_ymm)>;
 498 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 499           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 500           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 501           sub_ymm)>;
 502
 503 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 504           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 505 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 506           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 507 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 508           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 509 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 510           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 511
 512 // vextractps - extract 32 bits from XMM
 513 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 514       (ins VR128X:$src1, i32i8imm:$src2),
 515       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 516       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 517       EVEX;
 518
 519 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 520       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 521       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 522       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 523                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 524
 525 //===---------------------------------------------------------------------===//
 526 // AVX-512 BROADCAST
 527 //---
 528 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 529                          RegisterClass DestRC,
 530                          RegisterClass SrcRC, X86MemOperand x86memop> {
 531   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 532          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 533          []>, EVEX;
 534   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 535         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
 536 }
 537 let ExeDomain = SSEPackedSingle in {
 538   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
 539                                        VR128X, f32mem>,
 540                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 541 }
 542
 543 let ExeDomain = SSEPackedDouble in {
 544   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
 545                                        VR128X, f64mem>,
 546                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 547 }
 548
 549 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 550           (VBROADCASTSSZrm addr:$src)>;
 551 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 552           (VBROADCASTSDZrm addr:$src)>;
 553
 554 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 555           (VBROADCASTSSZrm addr:$src)>;
 556 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 557           (VBROADCASTSDZrm addr:$src)>;
 558
 559 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 560                           RegisterClass SrcRC, RegisterClass KRC> {
 561   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 562                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 563                    []>, EVEX, EVEX_V512;
 564   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 565                    (ins KRC:$mask, SrcRC:$src),
 566                    !strconcat(OpcodeStr,
 567                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 568                    []>, EVEX, EVEX_V512, EVEX_KZ;
 569 }
 570
 571 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 572 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 573                                             VEX_W;
 574
 575 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 576            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 577
 578 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 579            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 580
 581 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 582         (VPBROADCASTDrZrr GR32:$src)>;
 583 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 584         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 585 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 586         (VPBROADCASTQrZrr GR64:$src)>;
 587 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 588         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 589
 590 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 591         (VPBROADCASTDrZrr GR32:$src)>;
 592 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 593         (VPBROADCASTQrZrr GR64:$src)>;
 594
 595 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 596                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 597           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 598 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 599                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 600           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 601
 602 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 603                           X86MemOperand x86memop, PatFrag ld_frag,
 604                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 605                           RegisterClass KRC> {
 606   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 607                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 608                   [(set DstRC:$dst,
 609                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 610   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 611                                                          VR128X:$src),
 612                     !strconcat(OpcodeStr,
 613                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 614                     [(set DstRC:$dst,
 615                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 616                     EVEX, EVEX_KZ;
 617   let mayLoad = 1 in {
 618   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 619                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 620                   [(set DstRC:$dst,
 621                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 622   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 623                                                          x86memop:$src),
 624                   !strconcat(OpcodeStr,
 625                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 626                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 627                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 628   }
 629 }
 630
 631 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 632                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 633                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 634 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 635                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 636                       EVEX_CD8<64, CD8VT1>;
 637
 638 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 639                           X86MemOperand x86memop, PatFrag ld_frag,
 640                           RegisterClass KRC> {
 641   let mayLoad = 1 in {
 642   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 643                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 644                   []>, EVEX;
 645   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 646                                                          x86memop:$src),
 647                   !strconcat(OpcodeStr,
 648                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 649                   []>, EVEX, EVEX_KZ;
 650   }
 651 }
 652
 653 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 654                        i128mem, loadv2i64, VK16WM>,
 655                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 656 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 657                        i256mem, loadv4i64, VK16WM>, VEX_W,
 658                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 659
 660 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 661           (VPBROADCASTDZrr VR128X:$src)>;
 662 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 663           (VPBROADCASTQZrr VR128X:$src)>;
 664
 665 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 666           (VBROADCASTSSZrr VR128X:$src)>;
 667 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 668           (VBROADCASTSDZrr VR128X:$src)>;
 669
 670 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 671           (VBROADCASTSSZrr VR128X:$src)>;
 672 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 673           (VBROADCASTSDZrr VR128X:$src)>;
 674
 675 // Provide fallback in case the load node that is used in the patterns above
 676 // is used by additional users, which prevents the pattern selection.
 677 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 678           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 679 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 680           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 681
 682
 683 let Predicates = [HasAVX512] in {
 684 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 685            (EXTRACT_SUBREG
 686               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 687                        addr:$src)), sub_ymm)>;
 688 }
 689 //===----------------------------------------------------------------------===//
 690 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 691 //---
 692
 693 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 694                        RegisterClass DstRC, RegisterClass KRC,
 695                        ValueType OpVT, ValueType SrcVT> {
 696 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
 697                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 698                   []>, EVEX;
 699 }
 700
 701 let Predicates = [HasCDI] in {
 702 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
 703                                              VK16, v16i32, v16i1>, EVEX_V512;
 704 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
 705                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
 706 }
 707
 708 //===----------------------------------------------------------------------===//
 709 // AVX-512 - VPERM
 710 //
 711 // -- immediate form --
 712 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 713                          SDNode OpNode, PatFrag mem_frag,
 714                          X86MemOperand x86memop, ValueType OpVT> {
 715   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 716                      (ins RC:$src1, i8imm:$src2),
 717                      !strconcat(OpcodeStr,
 718                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 719                      [(set RC:$dst,
 720                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 721                      EVEX;
 722   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 723                      (ins x86memop:$src1, i8imm:$src2),
 724                      !strconcat(OpcodeStr,
 725                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 726                      [(set RC:$dst,
 727                        (OpVT (OpNode (mem_frag addr:$src1),
 728                               (i8 imm:$src2))))]>, EVEX;
 729 }
 730
 731 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 732                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 733 let ExeDomain = SSEPackedDouble in
 734 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 735                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 736
 737 // -- VPERM - register form --
 738 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 739                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 740
 741   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 742                    (ins RC:$src1, RC:$src2),
 743                    !strconcat(OpcodeStr,
 744                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 745                    [(set RC:$dst,
 746                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 747
 748   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 749                    (ins RC:$src1, x86memop:$src2),
 750                    !strconcat(OpcodeStr,
 751                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 752                    [(set RC:$dst,
 753                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 754                      EVEX_4V;
 755 }
 756
 757 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 758                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 759 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 760                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 761 let ExeDomain = SSEPackedSingle in
 762 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 763                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 764 let ExeDomain = SSEPackedDouble in
 765 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 766                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 767
 768 // -- VPERM2I - 3 source operands form --
 769 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 770                           PatFrag mem_frag, X86MemOperand x86memop,
 771                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 772 let Constraints = "$src1 = $dst" in {
 773   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 774                    (ins RC:$src1, RC:$src2, RC:$src3),
 775                    !strconcat(OpcodeStr,
 776                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 777                    [(set RC:$dst,
 778                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 779                     EVEX_4V;
 780
 781   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 782                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 783                    !strconcat(OpcodeStr,
 784                        " \t{$src3, $src2, $dst {${mask}}|"
 785                        "$dst {${mask}}, $src2, $src3}"),
 786                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 787                                            (OpNode RC:$src1, RC:$src2,
 788                                               RC:$src3),
 789                                            RC:$src1)))]>,
 790                     EVEX_4V, EVEX_K;
 791
 792   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 793     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 794                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 795                    !strconcat(OpcodeStr,
 796                        " \t{$src3, $src2, $dst {${mask}} {z} |",
 797                        "$dst {${mask}} {z}, $src2, $src3}"),
 798                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 799                                            (OpNode RC:$src1, RC:$src2,
 800                                               RC:$src3),
 801                                            (OpVT (bitconvert
 802                                               (v16i32 immAllZerosV))))))]>,
 803                     EVEX_4V, EVEX_KZ;
 804
 805   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 806                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 807                    !strconcat(OpcodeStr,
 808                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 809                    [(set RC:$dst,
 810                      (OpVT (OpNode RC:$src1, RC:$src2,
 811                       (mem_frag addr:$src3))))]>, EVEX_4V;
 812
 813   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 814                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 815                    !strconcat(OpcodeStr,
 816                     " \t{$src3, $src2, $dst {${mask}}|"
 817                     "$dst {${mask}}, $src2, $src3}"),
 818                    [(set RC:$dst,
 819                        (OpVT (vselect KRC:$mask,
 820                                       (OpNode RC:$src1, RC:$src2,
 821                                          (mem_frag addr:$src3)),
 822                                       RC:$src1)))]>,
 823                     EVEX_4V, EVEX_K;
 824
 825   let AddedComplexity = 10 in // Prefer over the rrkz variant
 826     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 827                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 828                    !strconcat(OpcodeStr,
 829                     " \t{$src3, $src2, $dst {${mask}} {z}|"
 830                     "$dst {${mask}} {z}, $src2, $src3}"),
 831                    [(set RC:$dst,
 832                      (OpVT (vselect KRC:$mask,
 833                                     (OpNode RC:$src1, RC:$src2,
 834                                             (mem_frag addr:$src3)),
 835                                     (OpVT (bitconvert
 836                                        (v16i32 immAllZerosV))))))]>,
 837                     EVEX_4V, EVEX_KZ;
 838   }
 839 }
 840 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
 841                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
 842                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 843 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
 844                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
 845                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 846 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
 847                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
 848                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 849 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
 850                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
 851                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 852
 853 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
 854                           PatFrag mem_frag, X86MemOperand x86memop,
 855                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
 856                           ValueType MaskVT, RegisterClass MRC> :
 857         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
 858                          OpVT, KRC> {
 859   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 860                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
 861             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
 862
 863   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 864                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
 865             (!cast<Instruction>(NAME#rrk) VR512:$src1,
 866               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
 867 }
 868
 869 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
 870                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
 871                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 872 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
 873                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
 874                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 875 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
 876                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
 877                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 878 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
 879                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
 880                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 881
 882 //===----------------------------------------------------------------------===//
 883 // AVX-512 - BLEND using mask
 884 //
 885 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 886                           RegisterClass KRC, RegisterClass RC,
 887                           X86MemOperand x86memop, PatFrag mem_frag,
 888                           SDNode OpNode, ValueType vt> {
 889   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 890              (ins KRC:$mask, RC:$src1, RC:$src2),
 891              !strconcat(OpcodeStr,
 892              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 893              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 894                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 895   let mayLoad = 1 in
 896   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 897              (ins KRC:$mask, RC:$src1, x86memop:$src2),
 898              !strconcat(OpcodeStr,
 899              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 900              []>, EVEX_4V, EVEX_K;
 901 }
 902
 903 let ExeDomain = SSEPackedSingle in
 904 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
 905                               VK16WM, VR512, f512mem,
 906                               memopv16f32, vselect, v16f32>,
 907                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 908 let ExeDomain = SSEPackedDouble in
 909 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
 910                               VK8WM, VR512, f512mem,
 911                               memopv8f64, vselect, v8f64>,
 912                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 913
 914 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
 915                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
 916         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
 917          VR512:$src1, VR512:$src2)>;
 918
 919 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
 920                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
 921         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
 922          VR512:$src1, VR512:$src2)>;
 923
 924 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
 925                               VK16WM, VR512, f512mem,
 926                               memopv16i32, vselect, v16i32>,
 927                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 928
 929 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
 930                               VK8WM, VR512, f512mem,
 931                               memopv8i64, vselect, v8i64>,
 932                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 933
 934 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
 935                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
 936         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
 937          VR512:$src1, VR512:$src2)>;
 938
 939 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
 940                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
 941         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
 942          VR512:$src1, VR512:$src2)>;
 943
 944 let Predicates = [HasAVX512] in {
 945 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
 946                             (v8f32 VR256X:$src2))),
 947             (EXTRACT_SUBREG
 948               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 949             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 950             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 951
 952 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
 953                             (v8i32 VR256X:$src2))),
 954             (EXTRACT_SUBREG
 955                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 956             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 957             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 958 }
 959 //===----------------------------------------------------------------------===//
 960 // Compare Instructions
 961 //===----------------------------------------------------------------------===//
 962
 963 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
 964 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
 965                             Operand CC, SDNode OpNode, ValueType VT,
 966                             PatFrag ld_frag, string asm, string asm_alt> {
 967   def rr : AVX512Ii8<0xC2, MRMSrcReg,
 968                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 969                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
 970                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 971   def rm : AVX512Ii8<0xC2, MRMSrcMem,
 972                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 973                 [(set VK1:$dst, (OpNode (VT RC:$src1),
 974                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 975   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 976     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
 977                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 978                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 979     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
 980                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 981                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 982   }
 983 }
 984
 985 let Predicates = [HasAVX512] in {
 986 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
 987                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 988                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 989                  XS;
 990 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
 991                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 992                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 993                  XD, VEX_W;
 994 }
 995
 996 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
 997               X86VectorVTInfo _> {
 998   def rr : AVX512BI<opc, MRMSrcReg,
 999              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1000              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1001              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1002              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1003   let mayLoad = 1 in
1004   def rm : AVX512BI<opc, MRMSrcMem,
1005              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1006              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1007              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1008                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1009              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1010   def rrk : AVX512BI<opc, MRMSrcReg,
1011               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1012               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1013                           "$dst {${mask}}, $src1, $src2}"),
1014               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1015                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1016               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1017   let mayLoad = 1 in
1018   def rmk : AVX512BI<opc, MRMSrcMem,
1019               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1020               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1021                           "$dst {${mask}}, $src1, $src2}"),
1022               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1023                                    (OpNode (_.VT _.RC:$src1),
1024                                        (_.VT (bitconvert
1025                                               (_.LdFrag addr:$src2))))))],
1026               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1027 }
1028
1029 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1030               X86VectorVTInfo _> :
1031            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1032   let mayLoad = 1 in {
1033   def rmb : AVX512BI<opc, MRMSrcMem,
1034               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1035               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1036                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1037               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1038                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1039               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1040   def rmbk : AVX512BI<opc, MRMSrcMem,
1041                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1042                                        _.ScalarMemOp:$src2),
1043                !strconcat(OpcodeStr,
1044                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1045                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1046                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1047                                       (OpNode (_.VT _.RC:$src1),
1048                                         (X86VBroadcast
1049                                           (_.ScalarLdFrag addr:$src2)))))],
1050                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1051   }
1052 }
1053
1054 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1055                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1056   let Predicates = [prd] in
1057   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1058            EVEX_V512;
1059
1060   let Predicates = [prd, HasVLX] in {
1061     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1062                 EVEX_V256;
1063     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1064                 EVEX_V128;
1065   }
1066 }
1067
1068 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1069                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1070                                   Predicate prd> {
1071   let Predicates = [prd] in
1072   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1073            EVEX_V512;
1074
1075   let Predicates = [prd, HasVLX] in {
1076     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1077                 EVEX_V256;
1078     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1079                 EVEX_V128;
1080   }
1081 }
1082
1083 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1084                       avx512vl_i8_info, HasBWI>,
1085                 EVEX_CD8<8, CD8VF>;
1086
1087 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1088                       avx512vl_i16_info, HasBWI>,
1089                 EVEX_CD8<16, CD8VF>;
1090
1091 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1092                       avx512vl_i32_info, HasAVX512>,
1093                 EVEX_CD8<32, CD8VF>;
1094
1095 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1096                       avx512vl_i64_info, HasAVX512>,
1097                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1098
1099 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1100                       avx512vl_i8_info, HasBWI>,
1101                 EVEX_CD8<8, CD8VF>;
1102
1103 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1104                       avx512vl_i16_info, HasBWI>,
1105                 EVEX_CD8<16, CD8VF>;
1106
1107 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1108                       avx512vl_i32_info, HasAVX512>,
1109                 EVEX_CD8<32, CD8VF>;
1110
1111 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1112                       avx512vl_i64_info, HasAVX512>,
1113                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1114
1115 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1116             (COPY_TO_REGCLASS (VPCMPGTDZrr
1117             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1118             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1119
1120 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1121             (COPY_TO_REGCLASS (VPCMPEQDZrr
1122             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1123             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1124
1125 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1126                           X86VectorVTInfo _> {
1127   def rri : AVX512AIi8<opc, MRMSrcReg,
1128              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1129              !strconcat("vpcmp${cc}", Suffix,
1130                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1131              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1132                                        imm:$cc))],
1133              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1134   let mayLoad = 1 in
1135   def rmi : AVX512AIi8<opc, MRMSrcMem,
1136              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1137              !strconcat("vpcmp${cc}", Suffix,
1138                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1139              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1140                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1141                               imm:$cc))],
1142              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1143   def rrik : AVX512AIi8<opc, MRMSrcReg,
1144               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1145                                       AVXCC:$cc),
1146               !strconcat("vpcmp${cc}", Suffix,
1147                          "\t{$src2, $src1, $dst {${mask}}|",
1148                          "$dst {${mask}}, $src1, $src2}"),
1149               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1150                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1151                                           imm:$cc)))],
1152               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1153   let mayLoad = 1 in
1154   def rmik : AVX512AIi8<opc, MRMSrcMem,
1155               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1156                                     AVXCC:$cc),
1157               !strconcat("vpcmp${cc}", Suffix,
1158                          "\t{$src2, $src1, $dst {${mask}}|",
1159                          "$dst {${mask}}, $src1, $src2}"),
1160               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1161                                    (OpNode (_.VT _.RC:$src1),
1162                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1163                                       imm:$cc)))],
1164               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1165
1166   // Accept explicit immediate argument form instead of comparison code.
1167   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1168     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1169                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1170                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1171                           "$dst, $src1, $src2, $cc}"),
1172                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1173     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1174                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1175                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1176                           "$dst, $src1, $src2, $cc}"),
1177                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1178     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1179                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1180                                        i8imm:$cc),
1181                !strconcat("vpcmp", Suffix,
1182                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1183                           "$dst {${mask}}, $src1, $src2, $cc}"),
1184                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1185     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1186                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1187                                        i8imm:$cc),
1188                !strconcat("vpcmp", Suffix,
1189                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1190                           "$dst {${mask}}, $src1, $src2, $cc}"),
1191                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1192   }
1193 }
1194
1195 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1196                               X86VectorVTInfo _> :
1197            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1198   let mayLoad = 1 in {
1199   def rmib : AVX512AIi8<opc, MRMSrcMem,
1200              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1201                                      AVXCC:$cc),
1202              !strconcat("vpcmp${cc}", Suffix,
1203                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1204                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1205              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1206                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1207                                imm:$cc))],
1208              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1209   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1210               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1211                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1212               !strconcat("vpcmp${cc}", Suffix,
1213                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1214                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1215               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1216                                   (OpNode (_.VT _.RC:$src1),
1217                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1218                                     imm:$cc)))],
1219               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1220   }
1221
1222   // Accept explicit immediate argument form instead of comparison code.
1223   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1224     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1225                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1226                                        i8imm:$cc),
1227                !strconcat("vpcmp", Suffix,
1228                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1229                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1230                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1231     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1232                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1233                                        _.ScalarMemOp:$src2, i8imm:$cc),
1234                !strconcat("vpcmp", Suffix,
1235                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1236                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1237                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1238   }
1239 }
1240
1241 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1242                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1243   let Predicates = [prd] in
1244   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1245
1246   let Predicates = [prd, HasVLX] in {
1247     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1248     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1249   }
1250 }
1251
1252 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1253                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1254   let Predicates = [prd] in
1255   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1256            EVEX_V512;
1257
1258   let Predicates = [prd, HasVLX] in {
1259     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1260                 EVEX_V256;
1261     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1262                 EVEX_V128;
1263   }
1264 }
1265
1266 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1267                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1268 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1269                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1270
1271 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1272                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1273 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1274                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1275
1276 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1277                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1278 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1279                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1280
1281 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1282                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1283 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1284                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1285
1286 // avx512_cmp_packed - compare packed instructions
1287 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1288                            X86MemOperand x86memop, ValueType vt,
1289                            string suffix, Domain d> {
1290   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1291              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1292              !strconcat("vcmp${cc}", suffix,
1293                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1294              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1295   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1296              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1297      !strconcat("vcmp${cc}", suffix,
1298                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1299                 [], d>, EVEX_B;
1300   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1301              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1302               !strconcat("vcmp${cc}", suffix,
1303                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1304              [(set KRC:$dst,
1305               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1306
1307   // Accept explicit immediate argument form instead of comparison code.
1308   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1309     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1310                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1311               !strconcat("vcmp", suffix,
1312                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1313     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1314                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1315               !strconcat("vcmp", suffix,
1316                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1317   }
1318 }
1319
1320 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1321                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1322                EVEX_CD8<32, CD8VF>;
1323 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1324                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1325                EVEX_CD8<64, CD8VF>;
1326
1327 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1328           (COPY_TO_REGCLASS (VCMPPSZrri
1329             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1330             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1331             imm:$cc), VK8)>;
1332 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1333           (COPY_TO_REGCLASS (VPCMPDZrri
1334             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1335             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1336             imm:$cc), VK8)>;
1337 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1338           (COPY_TO_REGCLASS (VPCMPUDZrri
1339             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1340             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1341             imm:$cc), VK8)>;
1342
1343 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1344                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1345                  FROUND_NO_EXC)),
1346           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1347                              (I8Imm imm:$cc)), GR16)>;
1348
1349 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1350                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1351                  FROUND_NO_EXC)),
1352           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1353                              (I8Imm imm:$cc)), GR8)>;
1354
1355 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1356                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1357                 FROUND_CURRENT)),
1358           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1359                              (I8Imm imm:$cc)), GR16)>;
1360
1361 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1362                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1363                  FROUND_CURRENT)),
1364           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1365                              (I8Imm imm:$cc)), GR8)>;
1366
1367 // Mask register copy, including
1368 // - copy between mask registers
1369 // - load/store mask registers
1370 // - copy from GPR to mask register and vice versa
1371 //
1372 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1373                          string OpcodeStr, RegisterClass KRC,
1374                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1375   let hasSideEffects = 0 in {
1376     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1377                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1378     let mayLoad = 1 in
1379     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1380                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1381                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1382     let mayStore = 1 in
1383     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1384                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1385   }
1386 }
1387
1388 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1389                              string OpcodeStr,
1390                              RegisterClass KRC, RegisterClass GRC> {
1391   let hasSideEffects = 0 in {
1392     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1393                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1394     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1395                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1396   }
1397 }
1398
1399 let Predicates = [HasDQI] in
1400   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1401                                i8mem>,
1402                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1403                VEX, PD;
1404
1405 let Predicates = [HasAVX512] in
1406   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1407                                i16mem>,
1408                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1409                VEX, PS;
1410
1411 let Predicates = [HasBWI] in {
1412   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1413                                i32mem>, VEX, PD, VEX_W;
1414   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1415                VEX, XD;
1416 }
1417
1418 let Predicates = [HasBWI] in {
1419   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1420                                i64mem>, VEX, PS, VEX_W;
1421   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1422                VEX, XD, VEX_W;
1423 }
1424
1425 // GR from/to mask register
1426 let Predicates = [HasDQI] in {
1427   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1428             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1429   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1430             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1431 }
1432 let Predicates = [HasAVX512] in {
1433   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1434             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1435   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1436             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1437 }
1438 let Predicates = [HasBWI] in {
1439   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1440   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1441 }
1442 let Predicates = [HasBWI] in {
1443   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1444   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1445 }
1446
1447 // Load/store kreg
1448 let Predicates = [HasDQI] in {
1449   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1450             (KMOVBmk addr:$dst, VK8:$src)>;
1451 }
1452 let Predicates = [HasAVX512] in {
1453   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1454             (KMOVWmk addr:$dst, VK16:$src)>;
1455   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1456             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1457   def : Pat<(i1 (load addr:$src)),
1458             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1459   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1460             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1461 }
1462 let Predicates = [HasBWI] in {
1463   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1464             (KMOVDmk addr:$dst, VK32:$src)>;
1465 }
1466 let Predicates = [HasBWI] in {
1467   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1468             (KMOVQmk addr:$dst, VK64:$src)>;
1469 }
1470
1471 let Predicates = [HasAVX512] in {
1472   def : Pat<(i1 (trunc (i64 GR64:$src))),
1473             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1474                                         (i32 1))), VK1)>;
1475
1476   def : Pat<(i1 (trunc (i32 GR32:$src))),
1477             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1478
1479   def : Pat<(i1 (trunc (i8 GR8:$src))),
1480        (COPY_TO_REGCLASS
1481         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1482        VK1)>;
1483   def : Pat<(i1 (trunc (i16 GR16:$src))),
1484        (COPY_TO_REGCLASS
1485         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1486        VK1)>;
1487
1488   def : Pat<(i32 (zext VK1:$src)),
1489             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1490   def : Pat<(i8 (zext VK1:$src)),
1491             (EXTRACT_SUBREG
1492              (AND32ri (KMOVWrk
1493                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1494   def : Pat<(i64 (zext VK1:$src)),
1495             (AND64ri8 (SUBREG_TO_REG (i64 0),
1496              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1497   def : Pat<(i16 (zext VK1:$src)),
1498             (EXTRACT_SUBREG
1499              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1500               sub_16bit)>;
1501   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1502             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1503   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1504             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1505 }
1506 let Predicates = [HasBWI] in {
1507   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1508             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1509   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1510             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1511 }
1512
1513
1514 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1515 let Predicates = [HasAVX512] in {
1516   // GR from/to 8-bit mask without native support
1517   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1518             (COPY_TO_REGCLASS
1519               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1520               VK8)>;
1521   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1522             (EXTRACT_SUBREG
1523               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1524               sub_8bit)>;
1525
1526   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1527             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1528   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1529             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1530 }
1531 let Predicates = [HasBWI] in {
1532   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1533             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1534   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1535             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1536 }
1537
1538 // Mask unary operation
1539 // - KNOT
1540 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1541                             RegisterClass KRC, SDPatternOperator OpNode,
1542                             Predicate prd> {
1543   let Predicates = [prd] in
1544     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1545                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1546                [(set KRC:$dst, (OpNode KRC:$src))]>;
1547 }
1548
1549 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1550                                 SDPatternOperator OpNode> {
1551   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1552                             HasDQI>, VEX, PD;
1553   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1554                             HasAVX512>, VEX, PS;
1555   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1556                             HasBWI>, VEX, PD, VEX_W;
1557   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1558                             HasBWI>, VEX, PS, VEX_W;
1559 }
1560
1561 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1562
1563 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1564   let Predicates = [HasAVX512] in
1565     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1566                 (i16 GR16:$src)),
1567               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1568               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1569 }
1570 defm : avx512_mask_unop_int<"knot", "KNOT">;
1571
1572 let Predicates = [HasDQI] in
1573 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1574 let Predicates = [HasAVX512] in
1575 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1576 let Predicates = [HasBWI] in
1577 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1578 let Predicates = [HasBWI] in
1579 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1580
1581 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1582 let Predicates = [HasAVX512] in {
1583 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1584           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1585
1586 def : Pat<(not VK8:$src),
1587           (COPY_TO_REGCLASS
1588             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1589 }
1590
1591 // Mask binary operation
1592 // - KAND, KANDN, KOR, KXNOR, KXOR
1593 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1594                            RegisterClass KRC, SDPatternOperator OpNode,
1595                            Predicate prd> {
1596   let Predicates = [prd] in
1597     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1598                !strconcat(OpcodeStr,
1599                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1600                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1601 }
1602
1603 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1604                                SDPatternOperator OpNode> {
1605   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1606                              HasDQI>, VEX_4V, VEX_L, PD;
1607   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1608                              HasAVX512>, VEX_4V, VEX_L, PS;
1609   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1610                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1611   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1612                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1613 }
1614
1615 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1616 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1617
1618 let isCommutable = 1 in {
1619   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1620   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1621   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1622   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1623 }
1624 let isCommutable = 0 in
1625   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1626
1627 def : Pat<(xor VK1:$src1, VK1:$src2),
1628      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1629                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1630
1631 def : Pat<(or VK1:$src1, VK1:$src2),
1632      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1633                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1634
1635 def : Pat<(and VK1:$src1, VK1:$src2),
1636      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1637                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1638
1639 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1640   let Predicates = [HasAVX512] in
1641     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1642                 (i16 GR16:$src1), (i16 GR16:$src2)),
1643               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1644               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1645               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1646 }
1647
1648 defm : avx512_mask_binop_int<"kand",  "KAND">;
1649 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1650 defm : avx512_mask_binop_int<"kor",   "KOR">;
1651 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1652 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1653
1654 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1655 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1656   let Predicates = [HasAVX512] in
1657     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1658               (COPY_TO_REGCLASS
1659                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1660                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1661 }
1662
1663 defm : avx512_binop_pat<and,  KANDWrr>;
1664 defm : avx512_binop_pat<andn, KANDNWrr>;
1665 defm : avx512_binop_pat<or,   KORWrr>;
1666 defm : avx512_binop_pat<xnor, KXNORWrr>;
1667 defm : avx512_binop_pat<xor,  KXORWrr>;
1668
1669 // Mask unpacking
1670 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1671                            RegisterClass KRC> {
1672   let Predicates = [HasAVX512] in
1673     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1674                !strconcat(OpcodeStr,
1675                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1676 }
1677
1678 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1679   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1680                             VEX_4V, VEX_L, PD;
1681 }
1682
1683 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1684 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1685           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1686                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1687
1688
1689 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1690   let Predicates = [HasAVX512] in
1691     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1692                 (i16 GR16:$src1), (i16 GR16:$src2)),
1693               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1694               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1695               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1696 }
1697 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1698
1699 // Mask bit testing
1700 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1701                             SDNode OpNode> {
1702   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1703     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1704                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1705                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1706 }
1707
1708 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1709   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1710                             VEX, PS;
1711 }
1712
1713 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1714
1715 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1716           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1717            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1718
1719 // Mask shift
1720 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1721                              SDNode OpNode> {
1722   let Predicates = [HasAVX512] in
1723     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1724                  !strconcat(OpcodeStr,
1725                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1726                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1727 }
1728
1729 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1730                                SDNode OpNode> {
1731   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1732                              VEX, TAPD, VEX_W;
1733 }
1734
1735 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1736 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1737
1738 // Mask setting all 0s or 1s
1739 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1740   let Predicates = [HasAVX512] in
1741     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1742       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1743                      [(set KRC:$dst, (VT Val))]>;
1744 }
1745
1746 multiclass avx512_mask_setop_w<PatFrag Val> {
1747   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1748   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1749 }
1750
1751 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1752 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1753
1754 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1755 let Predicates = [HasAVX512] in {
1756   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1757   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1758   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1759   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1760   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1761 }
1762 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1763           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1764
1765 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1766           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1767
1768 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1769           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1770
1771 let Predicates = [HasVLX] in {
1772   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1773             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1774   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1775             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1776   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1777             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1778   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1779             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1780 }
1781
1782 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1783           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1784
1785 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1786           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1787 //===----------------------------------------------------------------------===//
1788 // AVX-512 - Aligned and unaligned load and store
1789 //
1790
1791 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1792                        RegisterClass KRC, RegisterClass RC,
1793                        ValueType vt, ValueType zvt, X86MemOperand memop,
1794                        Domain d, bit IsReMaterializable = 1> {
1795 let hasSideEffects = 0 in {
1796   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1797                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1798                     d>, EVEX;
1799   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1800                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1801                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1802   }
1803   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1804       SchedRW = [WriteLoad] in
1805   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1806                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1807                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1808                     d>, EVEX;
1809
1810   let AddedComplexity = 20 in {
1811   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1812   let hasSideEffects = 0 in
1813     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1814                      (ins RC:$src0, KRC:$mask, RC:$src1),
1815                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1816                       "${dst} {${mask}}, $src1}"),
1817                      [(set RC:$dst, (vt (vselect KRC:$mask,
1818                                           (vt RC:$src1),
1819                                           (vt RC:$src0))))],
1820                      d>, EVEX, EVEX_K;
1821   let mayLoad = 1, SchedRW = [WriteLoad] in
1822     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1823                      (ins RC:$src0, KRC:$mask, memop:$src1),
1824                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1825                       "${dst} {${mask}}, $src1}"),
1826                      [(set RC:$dst, (vt
1827                          (vselect KRC:$mask,
1828                                  (vt (bitconvert (ld_frag addr:$src1))),
1829                                  (vt RC:$src0))))],
1830                      d>, EVEX, EVEX_K;
1831   }
1832   let mayLoad = 1, SchedRW = [WriteLoad] in
1833     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1834                       (ins KRC:$mask, memop:$src),
1835                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1836                        "${dst} {${mask}} {z}, $src}"),
1837                       [(set RC:$dst, (vt
1838                            (vselect KRC:$mask,
1839                                      (vt (bitconvert (ld_frag addr:$src))),
1840                                      (vt (bitconvert (zvt immAllZerosV))))))],
1841                       d>, EVEX, EVEX_KZ;
1842   }
1843 }
1844
1845 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1846                           string elty, string elsz, string vsz512,
1847                           string vsz256, string vsz128, Domain d,
1848                           Predicate prd, bit IsReMaterializable = 1> {
1849   let Predicates = [prd] in
1850   defm Z : avx512_load<opc, OpcodeStr,
1851                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1852                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1853                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1854                        !cast<X86MemOperand>(elty##"512mem"), d,
1855                        IsReMaterializable>, EVEX_V512;
1856
1857   let Predicates = [prd, HasVLX] in {
1858     defm Z256 : avx512_load<opc, OpcodeStr,
1859                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1860                              "v"##vsz256##elty##elsz, "v4i64")),
1861                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1862                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1863                        !cast<X86MemOperand>(elty##"256mem"), d,
1864                        IsReMaterializable>, EVEX_V256;
1865
1866     defm Z128 : avx512_load<opc, OpcodeStr,
1867                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1868                              "v"##vsz128##elty##elsz, "v2i64")),
1869                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1870                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1871                        !cast<X86MemOperand>(elty##"128mem"), d,
1872                        IsReMaterializable>, EVEX_V128;
1873   }
1874 }
1875
1876
1877 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1878                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1879                         X86MemOperand memop, Domain d> {
1880   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1881   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1882               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1883               EVEX;
1884   let Constraints = "$src1 = $dst" in
1885   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1886                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1887               !strconcat(OpcodeStr,
1888               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1889               EVEX, EVEX_K;
1890   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1891                                            (ins KRC:$mask, RC:$src),
1892               !strconcat(OpcodeStr,
1893               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1894               [], d>, EVEX, EVEX_KZ;
1895   }
1896   let mayStore = 1 in {
1897   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1898                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1899                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1900   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1901                                       (ins memop:$dst, KRC:$mask, RC:$src),
1902               !strconcat(OpcodeStr,
1903               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
1904                [], d>, EVEX, EVEX_K;
1905   }
1906 }
1907
1908
1909 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
1910                            string st_suff_512, string st_suff_256,
1911                            string st_suff_128, string elty, string elsz,
1912                            string vsz512, string vsz256, string vsz128,
1913                            Domain d, Predicate prd> {
1914   let Predicates = [prd] in
1915   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
1916                         !cast<ValueType>("v"##vsz512##elty##elsz),
1917                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1918                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
1919
1920   let Predicates = [prd, HasVLX] in {
1921     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
1922                              !cast<ValueType>("v"##vsz256##elty##elsz),
1923                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1924                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
1925
1926     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
1927                              !cast<ValueType>("v"##vsz128##elty##elsz),
1928                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1929                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
1930   }
1931 }
1932
1933 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
1934                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1935                avx512_store_vl<0x29, "vmovaps", "alignedstore",
1936                                "512", "256", "", "f", "32", "16", "8", "4",
1937                                SSEPackedSingle, HasAVX512>,
1938                               PS, EVEX_CD8<32, CD8VF>;
1939
1940 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
1941                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1942                avx512_store_vl<0x29, "vmovapd", "alignedstore",
1943                                "512", "256", "", "f", "64", "8", "4", "2",
1944                                SSEPackedDouble, HasAVX512>,
1945                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
1946
1947 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
1948                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1949                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
1950                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1951                               PS, EVEX_CD8<32, CD8VF>;
1952
1953 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
1954                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
1955                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
1956                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1957                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
1958
1959 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
1960                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
1961        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
1962
1963 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
1964                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
1965        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
1966
1967 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
1968           GR16:$mask),
1969          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
1970             VR512:$src)>;
1971 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
1972           GR8:$mask),
1973          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
1974             VR512:$src)>;
1975
1976 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
1977                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
1978                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
1979                                  "512", "256", "", "i", "32", "16", "8", "4",
1980                                  SSEPackedInt, HasAVX512>,
1981                                 PD, EVEX_CD8<32, CD8VF>;
1982
1983 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
1984                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
1985                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
1986                                  "512", "256", "", "i", "64", "8", "4", "2",
1987                                  SSEPackedInt, HasAVX512>,
1988                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
1989
1990 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
1991                                "64", "32", "16", SSEPackedInt, HasBWI>,
1992                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
1993                                  "i", "8", "64", "32", "16", SSEPackedInt,
1994                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
1995
1996 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
1997                                 "32", "16", "8", SSEPackedInt, HasBWI>,
1998                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
1999                                  "i", "16", "32", "16", "8", SSEPackedInt,
2000                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2001
2002 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2003                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2004                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2005                                  "i", "32", "16", "8", "4", SSEPackedInt,
2006                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2007
2008 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2009                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2010                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2011                                  "i", "64", "8", "4", "2", SSEPackedInt,
2012                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2013
2014 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2015                  (v16i32 immAllZerosV), GR16:$mask)),
2016        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2017
2018 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2019                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2020        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2021
2022 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2023             GR16:$mask),
2024          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2025             VR512:$src)>;
2026 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2027             GR8:$mask),
2028          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2029             VR512:$src)>;
2030
2031 let AddedComplexity = 20 in {
2032 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2033                           (bc_v8i64 (v16i32 immAllZerosV)))),
2034                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2035
2036 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2037                           (v8i64 VR512:$src))),
2038    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2039                                               VK8), VR512:$src)>;
2040
2041 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2042                            (v16i32 immAllZerosV))),
2043                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2044
2045 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2046                            (v16i32 VR512:$src))),
2047                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2048 }
2049
2050 // Move Int Doubleword to Packed Double Int
2051 //
2052 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2053                       "vmovd\t{$src, $dst|$dst, $src}",
2054                       [(set VR128X:$dst,
2055                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2056                         EVEX, VEX_LIG;
2057 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2058                       "vmovd\t{$src, $dst|$dst, $src}",
2059                       [(set VR128X:$dst,
2060                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2061                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2062 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2063                       "vmovq\t{$src, $dst|$dst, $src}",
2064                         [(set VR128X:$dst,
2065                           (v2i64 (scalar_to_vector GR64:$src)))],
2066                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2067 let isCodeGenOnly = 1 in {
2068 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2069                        "vmovq\t{$src, $dst|$dst, $src}",
2070                        [(set FR64:$dst, (bitconvert GR64:$src))],
2071                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2072 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2073                          "vmovq\t{$src, $dst|$dst, $src}",
2074                          [(set GR64:$dst, (bitconvert FR64:$src))],
2075                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2076 }
2077 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2078                          "vmovq\t{$src, $dst|$dst, $src}",
2079                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2080                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2081                          EVEX_CD8<64, CD8VT1>;
2082
2083 // Move Int Doubleword to Single Scalar
2084 //
2085 let isCodeGenOnly = 1 in {
2086 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2087                       "vmovd\t{$src, $dst|$dst, $src}",
2088                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2089                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2090
2091 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2092                       "vmovd\t{$src, $dst|$dst, $src}",
2093                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2094                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2095 }
2096
2097 // Move doubleword from xmm register to r/m32
2098 //
2099 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2100                        "vmovd\t{$src, $dst|$dst, $src}",
2101                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2102                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2103                        EVEX, VEX_LIG;
2104 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2105                        (ins i32mem:$dst, VR128X:$src),
2106                        "vmovd\t{$src, $dst|$dst, $src}",
2107                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2108                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2109                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2110
2111 // Move quadword from xmm1 register to r/m64
2112 //
2113 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2114                       "vmovq\t{$src, $dst|$dst, $src}",
2115                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2116                                                    (iPTR 0)))],
2117                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2118                       Requires<[HasAVX512, In64BitMode]>;
2119
2120 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2121                        (ins i64mem:$dst, VR128X:$src),
2122                        "vmovq\t{$src, $dst|$dst, $src}",
2123                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2124                                addr:$dst)], IIC_SSE_MOVDQ>,
2125                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2126                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2127
2128 // Move Scalar Single to Double Int
2129 //
2130 let isCodeGenOnly = 1 in {
2131 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2132                       (ins FR32X:$src),
2133                       "vmovd\t{$src, $dst|$dst, $src}",
2134                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2135                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2136 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2137                       (ins i32mem:$dst, FR32X:$src),
2138                       "vmovd\t{$src, $dst|$dst, $src}",
2139                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2140                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2141 }
2142
2143 // Move Quadword Int to Packed Quadword Int
2144 //
2145 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2146                       (ins i64mem:$src),
2147                       "vmovq\t{$src, $dst|$dst, $src}",
2148                       [(set VR128X:$dst,
2149                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2150                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2151
2152 //===----------------------------------------------------------------------===//
2153 // AVX-512  MOVSS, MOVSD
2154 //===----------------------------------------------------------------------===//
2155
2156 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2157                               SDNode OpNode, ValueType vt,
2158                               X86MemOperand x86memop, PatFrag mem_pat> {
2159   let hasSideEffects = 0 in {
2160   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2161               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2162               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2163                                       (scalar_to_vector RC:$src2))))],
2164               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2165   let Constraints = "$src1 = $dst" in
2166   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2167               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2168               !strconcat(asm,
2169                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2170               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2171   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2172               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2173               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2174               EVEX, VEX_LIG;
2175   let mayStore = 1 in {
2176   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2177              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2178              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2179              EVEX, VEX_LIG;
2180   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2181              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2182              [], IIC_SSE_MOV_S_MR>,
2183              EVEX, VEX_LIG, EVEX_K;
2184   } // mayStore
2185   } //hasSideEffects = 0
2186 }
2187
2188 let ExeDomain = SSEPackedSingle in
2189 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2190                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2191
2192 let ExeDomain = SSEPackedDouble in
2193 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2194                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2195
2196 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2197           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2198            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2199
2200 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2201           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2202            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2203
2204 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2205           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2206            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2207
2208 // For the disassembler
2209 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2210   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2211                         (ins VR128X:$src1, FR32X:$src2),
2212                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2213                         IIC_SSE_MOV_S_RR>,
2214                         XS, EVEX_4V, VEX_LIG;
2215   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2216                         (ins VR128X:$src1, FR64X:$src2),
2217                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2218                         IIC_SSE_MOV_S_RR>,
2219                         XD, EVEX_4V, VEX_LIG, VEX_W;
2220 }
2221
2222 let Predicates = [HasAVX512] in {
2223   let AddedComplexity = 15 in {
2224   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2225   // MOVS{S,D} to the lower bits.
2226   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2227             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2228   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2229             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2230   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2231             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2232   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2233             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2234
2235   // Move low f32 and clear high bits.
2236   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2237             (SUBREG_TO_REG (i32 0),
2238              (VMOVSSZrr (v4f32 (V_SET0)),
2239               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2240   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2241             (SUBREG_TO_REG (i32 0),
2242              (VMOVSSZrr (v4i32 (V_SET0)),
2243                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2244   }
2245
2246   let AddedComplexity = 20 in {
2247   // MOVSSrm zeros the high parts of the register; represent this
2248   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2249   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2250             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2251   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2252             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2253   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2254             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2255
2256   // MOVSDrm zeros the high parts of the register; represent this
2257   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2258   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2259             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2260   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2261             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2262   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2263             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2264   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2265             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2266   def : Pat<(v2f64 (X86vzload addr:$src)),
2267             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2268
2269   // Represent the same patterns above but in the form they appear for
2270   // 256-bit types
2271   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2272                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2273             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2274   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2275                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2276             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2277   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2278                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2279             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2280   }
2281   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2282                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2283             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2284                                             FR32X:$src)), sub_xmm)>;
2285   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2286                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2287             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2288                                      FR64X:$src)), sub_xmm)>;
2289   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2290                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2291             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2292
2293   // Move low f64 and clear high bits.
2294   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2295             (SUBREG_TO_REG (i32 0),
2296              (VMOVSDZrr (v2f64 (V_SET0)),
2297                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2298
2299   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2300             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2301                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2302
2303   // Extract and store.
2304   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2305                    addr:$dst),
2306             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2307   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2308                    addr:$dst),
2309             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2310
2311   // Shuffle with VMOVSS
2312   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2313             (VMOVSSZrr (v4i32 VR128X:$src1),
2314                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2315   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2316             (VMOVSSZrr (v4f32 VR128X:$src1),
2317                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2318
2319   // 256-bit variants
2320   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2321             (SUBREG_TO_REG (i32 0),
2322               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2323                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2324               sub_xmm)>;
2325   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2326             (SUBREG_TO_REG (i32 0),
2327               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2328                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2329               sub_xmm)>;
2330
2331   // Shuffle with VMOVSD
2332   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2333             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2334   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2335             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2336   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2337             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2338   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2339             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2340
2341   // 256-bit variants
2342   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2343             (SUBREG_TO_REG (i32 0),
2344               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2345                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2346               sub_xmm)>;
2347   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2348             (SUBREG_TO_REG (i32 0),
2349               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2350                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2351               sub_xmm)>;
2352
2353   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2354             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2355   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2356             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2357   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2358             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2359   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2360             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2361 }
2362
2363 let AddedComplexity = 15 in
2364 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2365                                 (ins VR128X:$src),
2366                                 "vmovq\t{$src, $dst|$dst, $src}",
2367                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2368                                                    (v2i64 VR128X:$src))))],
2369                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2370
2371 let AddedComplexity = 20 in
2372 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2373                                  (ins i128mem:$src),
2374                                  "vmovq\t{$src, $dst|$dst, $src}",
2375                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2376                                                      (loadv2i64 addr:$src))))],
2377                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2378                                  EVEX_CD8<8, CD8VT8>;
2379
2380 let Predicates = [HasAVX512] in {
2381   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2382   let AddedComplexity = 20 in {
2383     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2384               (VMOVDI2PDIZrm addr:$src)>;
2385     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2386               (VMOV64toPQIZrr GR64:$src)>;
2387     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2388               (VMOVDI2PDIZrr GR32:$src)>;
2389
2390     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2391               (VMOVDI2PDIZrm addr:$src)>;
2392     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2393               (VMOVDI2PDIZrm addr:$src)>;
2394     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2395             (VMOVZPQILo2PQIZrm addr:$src)>;
2396     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2397             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2398     def : Pat<(v2i64 (X86vzload addr:$src)),
2399             (VMOVZPQILo2PQIZrm addr:$src)>;
2400   }
2401
2402   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2403   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2404                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2405             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2406   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2407                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2408             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2409 }
2410
2411 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2412         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2413
2414 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2415         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2416
2417 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2418         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2419
2420 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2421         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2422
2423 //===----------------------------------------------------------------------===//
2424 // AVX-512 - Non-temporals
2425 //===----------------------------------------------------------------------===//
2426 let SchedRW = [WriteLoad] in {
2427   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2428                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2429                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2430                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2431                         EVEX_CD8<64, CD8VF>;
2432
2433   let Predicates = [HasAVX512, HasVLX] in {
2434     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2435                              (ins i256mem:$src),
2436                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2437                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2438                              EVEX_CD8<64, CD8VF>;
2439
2440     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2441                              (ins i128mem:$src),
2442                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2443                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2444                              EVEX_CD8<64, CD8VF>;
2445   }
2446 }
2447
2448 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2449                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2450                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2451   let SchedRW = [WriteStore], mayStore = 1,
2452       AddedComplexity = 400 in
2453   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2454                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2455                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2456 }
2457
2458 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2459                            string elty, string elsz, string vsz512,
2460                            string vsz256, string vsz128, Domain d,
2461                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2462   let Predicates = [prd] in
2463   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2464                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2465                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2466                         EVEX_V512;
2467
2468   let Predicates = [prd, HasVLX] in {
2469     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2470                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2471                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2472                              EVEX_V256;
2473
2474     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2475                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2476                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2477                              EVEX_V128;
2478   }
2479 }
2480
2481 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2482                                 "i", "64", "8", "4", "2", SSEPackedInt,
2483                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2484
2485 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2486                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2487                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2488
2489 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2490                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2491                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2492
2493 //===----------------------------------------------------------------------===//
2494 // AVX-512 - Integer arithmetic
2495 //
2496 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2497                         ValueType OpVT, RegisterClass KRC,
2498                         RegisterClass RC, PatFrag memop_frag,
2499                         X86MemOperand x86memop, PatFrag scalar_mfrag,
2500                         X86MemOperand x86scalar_mop, string BrdcstStr,
2501                         OpndItins itins, bit IsCommutable = 0> {
2502   let isCommutable = IsCommutable in
2503     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2504               (ins RC:$src1, RC:$src2),
2505               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2506               [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2507               itins.rr>, EVEX_4V;
2508   let AddedComplexity = 30 in {
2509     let Constraints = "$src0 = $dst" in
2510       def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2511                  (ins RC:$src0, KRC:$mask, RC:$src1, RC:$src2),
2512                  !strconcat(OpcodeStr,
2513                     " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2514                  [(set RC:$dst, (OpVT (vselect KRC:$mask,
2515                                   (OpNode (OpVT RC:$src1), (OpVT RC:$src2)),
2516                                   RC:$src0)))],
2517                  itins.rr>, EVEX_4V, EVEX_K;
2518     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2519                 (ins KRC:$mask, RC:$src1, RC:$src2),
2520                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2521                     "|$dst {${mask}} {z}, $src1, $src2}"),
2522                 [(set RC:$dst, (OpVT (vselect KRC:$mask,
2523                                   (OpNode (OpVT RC:$src1), (OpVT RC:$src2)),
2524                                   (OpVT immAllZerosV))))],
2525                 itins.rr>, EVEX_4V, EVEX_KZ;
2526   }
2527
2528   let mayLoad = 1 in {
2529     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2530               (ins RC:$src1, x86memop:$src2),
2531               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2532               [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (memop_frag addr:$src2))))],
2533               itins.rm>, EVEX_4V;
2534     let AddedComplexity = 30 in {
2535     let Constraints = "$src0 = $dst" in
2536       def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2537                  (ins RC:$src0, KRC:$mask, RC:$src1, x86memop:$src2),
2538                  !strconcat(OpcodeStr,
2539                      " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2540                  [(set RC:$dst, (OpVT (vselect KRC:$mask,
2541                                     (OpNode (OpVT RC:$src1), (memop_frag addr:$src2)),
2542                                     RC:$src0)))],
2543                  itins.rm>, EVEX_4V, EVEX_K;
2544     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2545                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2546                 !strconcat(OpcodeStr,
2547                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2548                 [(set RC:$dst, (OpVT (vselect KRC:$mask,
2549                                     (OpNode (OpVT RC:$src1), (memop_frag addr:$src2)),
2550                                     (OpVT immAllZerosV))))],
2551                 itins.rm>, EVEX_4V, EVEX_KZ;
2552     }
2553     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2554                (ins RC:$src1, x86scalar_mop:$src2),
2555                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2556                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2557                [(set RC:$dst, (OpNode RC:$src1,
2558                                (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2559                itins.rm>, EVEX_4V, EVEX_B;
2560     let AddedComplexity = 30 in {
2561     let Constraints = "$src0 = $dst" in
2562       def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2563                   (ins RC:$src0, KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2564                   !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2565                              ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2566                              BrdcstStr, "}"),
2567                   [(set RC:$dst, (OpVT (vselect KRC:$mask,
2568                                     (OpNode (OpVT RC:$src1),
2569                                      (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))),
2570                                     RC:$src0)))],
2571                   itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2572     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2573                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2574                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2575                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2576                             BrdcstStr, "}"),
2577                  [(set RC:$dst, (OpVT (vselect KRC:$mask,
2578                                     (OpNode (OpVT RC:$src1),
2579                                      (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))),
2580                                     (OpVT immAllZerosV))))],
2581                  itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2582     }
2583   }
2584 }
2585
2586 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2587                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2588                             PatFrag memop_frag, X86MemOperand x86memop,
2589                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2590                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2591   let isCommutable = IsCommutable in
2592   {
2593     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2594        (ins RC:$src1, RC:$src2),
2595        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2596        []>, EVEX_4V;
2597     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2598                (ins KRC:$mask, RC:$src1, RC:$src2),
2599                !strconcat(OpcodeStr,
2600                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2601                [], itins.rr>, EVEX_4V, EVEX_K;
2602     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2603                 (ins KRC:$mask, RC:$src1, RC:$src2),
2604                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2605                     "|$dst {${mask}} {z}, $src1, $src2}"),
2606                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2607   }
2608   let mayLoad = 1 in {
2609     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2610               (ins RC:$src1, x86memop:$src2),
2611               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2612               []>, EVEX_4V;
2613     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2614                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2615                !strconcat(OpcodeStr,
2616                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2617                [], itins.rm>, EVEX_4V, EVEX_K;
2618     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2619                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2620                 !strconcat(OpcodeStr,
2621                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2622                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2623     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2624                (ins RC:$src1, x86scalar_mop:$src2),
2625                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2626                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2627                [], itins.rm>, EVEX_4V, EVEX_B;
2628     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2629                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2630                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2631                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2632                            BrdcstStr, "}"),
2633                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2634     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2635                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2636                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2637                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2638                             BrdcstStr, "}"),
2639                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2640   }
2641 }
2642
2643 defm VPADDDZ : avx512_binop_rm<0xFE, "vpaddd", add, v16i32, VK16WM, VR512,
2644                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2645                    SSE_INTALU_ITINS_P, 1>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2646
2647 defm VPSUBDZ : avx512_binop_rm<0xFA, "vpsubd", sub, v16i32, VK16WM, VR512,
2648                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2649                    SSE_INTALU_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2650
2651 defm VPMULLDZ : avx512_binop_rm<0x40, "vpmulld", mul, v16i32, VK16WM, VR512,
2652                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2653                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2654
2655 defm VPADDQZ : avx512_binop_rm<0xD4, "vpaddq", add, v8i64, VK8WM, VR512,
2656                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2657                    SSE_INTALU_ITINS_P, 1>, EVEX_CD8<64, CD8VF>, EVEX_V512, VEX_W;
2658
2659 defm VPSUBQZ : avx512_binop_rm<0xFB, "vpsubq", sub, v8i64, VK8WM, VR512,
2660                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2661                    SSE_INTALU_ITINS_P, 0>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2662
2663 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2664                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2665                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2666                    EVEX_CD8<64, CD8VF>, VEX_W;
2667
2668 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2669                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2670                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2671
2672 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2673           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2674
2675 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2676            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2677           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2678 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2679            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2680           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2681
2682 defm VPMAXUDZ : avx512_binop_rm<0x3F, "vpmaxud", X86umax, v16i32, VK16WM, VR512,
2683                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2684                    SSE_INTALU_ITINS_P, 1>,
2685                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2686 defm VPMAXUQZ : avx512_binop_rm<0x3F, "vpmaxuq", X86umax, v8i64, VK8WM, VR512,
2687                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2688                    SSE_INTALU_ITINS_P, 0>,
2689                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2690
2691 defm VPMAXSDZ : avx512_binop_rm<0x3D, "vpmaxsd", X86smax, v16i32, VK16WM, VR512,
2692                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2693                    SSE_INTALU_ITINS_P, 1>,
2694                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2695 defm VPMAXSQZ : avx512_binop_rm<0x3D, "vpmaxsq", X86smax, v8i64, VK8WM, VR512,
2696                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2697                    SSE_INTALU_ITINS_P, 0>,
2698                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2699
2700 defm VPMINUDZ : avx512_binop_rm<0x3B, "vpminud", X86umin, v16i32, VK16WM, VR512,
2701                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2702                    SSE_INTALU_ITINS_P, 1>,
2703                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2704 defm VPMINUQZ : avx512_binop_rm<0x3B, "vpminuq", X86umin, v8i64, VK8WM, VR512,
2705                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2706                    SSE_INTALU_ITINS_P, 0>,
2707                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2708
2709 defm VPMINSDZ : avx512_binop_rm<0x39, "vpminsd", X86smin, v16i32, VK16WM, VR512,
2710                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2711                    SSE_INTALU_ITINS_P, 1>,
2712                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2713 defm VPMINSQZ : avx512_binop_rm<0x39, "vpminsq", X86smin, v8i64, VK8WM, VR512,
2714                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2715                    SSE_INTALU_ITINS_P, 0>,
2716                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2717
2718 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2719                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2720            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2721 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2722                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2723            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2724 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2725                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2726            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2727 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2728                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2729            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2730 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2731                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2732            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2733 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2734                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2735            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2736 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2737                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2738            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2739 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2740                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2741            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2742 //===----------------------------------------------------------------------===//
2743 // AVX-512 - Unpack Instructions
2744 //===----------------------------------------------------------------------===//
2745
2746 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2747                                    PatFrag mem_frag, RegisterClass RC,
2748                                    X86MemOperand x86memop, string asm,
2749                                    Domain d> {
2750     def rr : AVX512PI<opc, MRMSrcReg,
2751                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2752                 asm, [(set RC:$dst,
2753                            (vt (OpNode RC:$src1, RC:$src2)))],
2754                            d>, EVEX_4V;
2755     def rm : AVX512PI<opc, MRMSrcMem,
2756                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2757                 asm, [(set RC:$dst,
2758                        (vt (OpNode RC:$src1,
2759                             (bitconvert (mem_frag addr:$src2)))))],
2760                         d>, EVEX_4V;
2761 }
2762
2763 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2764       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2765       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2766 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2767       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2768       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2769 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2770       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2771       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2772 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2773       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2774       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2775
2776 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2777                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2778                         X86MemOperand x86memop> {
2779   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2780        (ins RC:$src1, RC:$src2),
2781        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2782        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2783        IIC_SSE_UNPCK>, EVEX_4V;
2784   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2785        (ins RC:$src1, x86memop:$src2),
2786        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2787        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2788                                      (bitconvert (memop_frag addr:$src2)))))],
2789                                      IIC_SSE_UNPCK>, EVEX_4V;
2790 }
2791 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2792                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2793                                 EVEX_CD8<32, CD8VF>;
2794 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2795                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2796                                 VEX_W, EVEX_CD8<64, CD8VF>;
2797 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2798                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2799                                 EVEX_CD8<32, CD8VF>;
2800 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2801                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2802                                 VEX_W, EVEX_CD8<64, CD8VF>;
2803 //===----------------------------------------------------------------------===//
2804 // AVX-512 - PSHUFD
2805 //
2806
2807 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2808                          SDNode OpNode, PatFrag mem_frag,
2809                          X86MemOperand x86memop, ValueType OpVT> {
2810   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2811                      (ins RC:$src1, i8imm:$src2),
2812                      !strconcat(OpcodeStr,
2813                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2814                      [(set RC:$dst,
2815                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2816                      EVEX;
2817   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2818                      (ins x86memop:$src1, i8imm:$src2),
2819                      !strconcat(OpcodeStr,
2820                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2821                      [(set RC:$dst,
2822                        (OpVT (OpNode (mem_frag addr:$src1),
2823                               (i8 imm:$src2))))]>, EVEX;
2824 }
2825
2826 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2827                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2828
2829 let ExeDomain = SSEPackedSingle in
2830 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilpi,
2831                       memopv16f32, i512mem, v16f32>, TAPD, EVEX_V512,
2832                       EVEX_CD8<32, CD8VF>;
2833 let ExeDomain = SSEPackedDouble in
2834 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilpi,
2835                       memopv8f64, i512mem, v8f64>, TAPD, EVEX_V512,
2836                       VEX_W, EVEX_CD8<32, CD8VF>;
2837
2838 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
2839           (VPERMILPSZri VR512:$src1, imm:$imm)>;
2840 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
2841           (VPERMILPDZri VR512:$src1, imm:$imm)>;
2842
2843 //===----------------------------------------------------------------------===//
2844 // AVX-512  Logical Instructions
2845 //===----------------------------------------------------------------------===//
2846
2847 defm VPANDDZ : avx512_binop_rm<0xDB, "vpandd", and, v16i32, VK16WM, VR512, memopv16i32,
2848                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2849                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2850 defm VPANDQZ : avx512_binop_rm<0xDB, "vpandq", and, v8i64, VK8WM, VR512, memopv8i64,
2851                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2852                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2853 defm VPORDZ  : avx512_binop_rm<0xEB, "vpord", or, v16i32, VK16WM, VR512, memopv16i32,
2854                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2855                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2856 defm VPORQZ  : avx512_binop_rm<0xEB, "vporq", or, v8i64, VK8WM, VR512, memopv8i64,
2857                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2858                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2859 defm VPXORDZ : avx512_binop_rm<0xEF, "vpxord", xor, v16i32, VK16WM, VR512, memopv16i32,
2860                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2861                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2862 defm VPXORQZ : avx512_binop_rm<0xEF, "vpxorq", xor, v8i64, VK8WM, VR512, memopv8i64,
2863                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2864                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2865 defm VPANDNDZ : avx512_binop_rm<0xDF, "vpandnd", X86andnp, v16i32, VK16WM, VR512,
2866                       memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2867                       SSE_BIT_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2868 defm VPANDNQZ : avx512_binop_rm<0xDF, "vpandnq", X86andnp, v8i64, VK8WM, VR512,
2869                       memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2870                       SSE_BIT_ITINS_P, 0>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2871
2872 //===----------------------------------------------------------------------===//
2873 // AVX-512  FP arithmetic
2874 //===----------------------------------------------------------------------===//
2875
2876 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2877                                   SizeItins itins> {
2878   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2879                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2880                              EVEX_CD8<32, CD8VT1>;
2881   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2882                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2883                              EVEX_CD8<64, CD8VT1>;
2884 }
2885
2886 let isCommutable = 1 in {
2887 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2888 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2889 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2890 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2891 }
2892 let isCommutable = 0 in {
2893 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2894 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2895 }
2896
2897 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2898                            RegisterClass KRC,
2899                            RegisterClass RC, ValueType vt,
2900                            X86MemOperand x86memop, PatFrag mem_frag,
2901                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2902                            string BrdcstStr,
2903                            Domain d, OpndItins itins, bit commutable> {
2904   let isCommutable = commutable in {
2905     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2906        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2907        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2908        EVEX_4V;
2909
2910     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2911        !strconcat(OpcodeStr,
2912            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2913        [], itins.rr, d>, EVEX_4V, EVEX_K;
2914
2915     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2916        !strconcat(OpcodeStr,
2917            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2918        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2919   }
2920
2921   let mayLoad = 1 in {
2922     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2923        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2924        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2925           itins.rm, d>, EVEX_4V;
2926
2927     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2928        (ins RC:$src1, x86scalar_mop:$src2),
2929        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2930            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2931        [(set RC:$dst, (OpNode RC:$src1,
2932                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2933        itins.rm, d>, EVEX_4V, EVEX_B;
2934
2935     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2936        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2937            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2938        [], itins.rm, d>, EVEX_4V, EVEX_K;
2939
2940     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2941        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2942            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2943        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2944
2945     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
2946        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2947            " \t{${src2}", BrdcstStr,
2948            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
2949        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
2950
2951     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2952        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2953            " \t{${src2}", BrdcstStr,
2954            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2955            BrdcstStr, "}"),
2956        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
2957   }
2958 }
2959
2960 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
2961                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2962                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2963
2964 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
2965                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2966                    SSE_ALU_ITINS_P.d, 1>,
2967                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2968
2969 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
2970                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2971                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2972 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
2973                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2974                    SSE_ALU_ITINS_P.d, 1>,
2975                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2976
2977 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
2978                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2979                    SSE_ALU_ITINS_P.s, 1>,
2980                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2981 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
2982                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2983                    SSE_ALU_ITINS_P.s, 1>,
2984                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2985
2986 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
2987                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2988                    SSE_ALU_ITINS_P.d, 1>,
2989                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2990 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
2991                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2992                    SSE_ALU_ITINS_P.d, 1>,
2993                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2994
2995 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
2996                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2997                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2998 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
2999                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3000                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3001
3002 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
3003                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3004                    SSE_ALU_ITINS_P.d, 0>,
3005                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3006 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
3007                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3008                    SSE_ALU_ITINS_P.d, 0>,
3009                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3010
3011 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3012                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3013                    (i16 -1), FROUND_CURRENT)),
3014           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3015
3016 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3017                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3018                    (i8 -1), FROUND_CURRENT)),
3019           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3020
3021 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3022                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3023                    (i16 -1), FROUND_CURRENT)),
3024           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3025
3026 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3027                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3028                    (i8 -1), FROUND_CURRENT)),
3029           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3030 //===----------------------------------------------------------------------===//
3031 // AVX-512  VPTESTM instructions
3032 //===----------------------------------------------------------------------===//
3033
3034 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3035               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3036               SDNode OpNode, ValueType vt> {
3037   def rr : AVX512PI<opc, MRMSrcReg,
3038              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3039              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3040              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3041              SSEPackedInt>, EVEX_4V;
3042   def rm : AVX512PI<opc, MRMSrcMem,
3043              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3044              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3045              [(set KRC:$dst, (OpNode (vt RC:$src1),
3046               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3047 }
3048
3049 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3050                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3051                               EVEX_CD8<32, CD8VF>;
3052 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3053                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3054                               EVEX_CD8<64, CD8VF>;
3055
3056 let Predicates = [HasCDI] in {
3057 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3058                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3059                               EVEX_CD8<32, CD8VF>;
3060 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3061                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3062                               EVEX_CD8<64, CD8VF>;
3063 }
3064
3065 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3066                  (v16i32 VR512:$src2), (i16 -1))),
3067                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3068
3069 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3070                  (v8i64 VR512:$src2), (i8 -1))),
3071                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3072 //===----------------------------------------------------------------------===//
3073 // AVX-512  Shift instructions
3074 //===----------------------------------------------------------------------===//
3075 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3076                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
3077                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
3078                          RegisterClass KRC> {
3079   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3080        (ins RC:$src1, i8imm:$src2),
3081            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3082        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
3083         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3084   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3085        (ins KRC:$mask, RC:$src1, i8imm:$src2),
3086            !strconcat(OpcodeStr,
3087                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3088        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3089   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3090        (ins x86memop:$src1, i8imm:$src2),
3091            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3092        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
3093                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3094   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3095        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
3096            !strconcat(OpcodeStr,
3097                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3098        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3099 }
3100
3101 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3102                           RegisterClass RC, ValueType vt, ValueType SrcVT,
3103                           PatFrag bc_frag, RegisterClass KRC> {
3104   // src2 is always 128-bit
3105   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3106        (ins RC:$src1, VR128X:$src2),
3107            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3108        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
3109         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3110   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3111        (ins KRC:$mask, RC:$src1, VR128X:$src2),
3112            !strconcat(OpcodeStr,
3113                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3114        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3115   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3116        (ins RC:$src1, i128mem:$src2),
3117            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3118        [(set RC:$dst, (vt (OpNode RC:$src1,
3119                        (bc_frag (memopv2i64 addr:$src2)))))],
3120                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3121   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3122        (ins KRC:$mask, RC:$src1, i128mem:$src2),
3123            !strconcat(OpcodeStr,
3124                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3125        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3126 }
3127
3128 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3129                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3130                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3131 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
3132                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3133                            EVEX_CD8<32, CD8VQ>;
3134
3135 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3136                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3137                            EVEX_CD8<64, CD8VF>, VEX_W;
3138 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
3139                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3140                            EVEX_CD8<64, CD8VQ>, VEX_W;
3141
3142 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3143                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
3144                            EVEX_CD8<32, CD8VF>;
3145 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
3146                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3147                            EVEX_CD8<32, CD8VQ>;
3148
3149 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3150                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3151                            EVEX_CD8<64, CD8VF>, VEX_W;
3152 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
3153                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3154                            EVEX_CD8<64, CD8VQ>, VEX_W;
3155
3156 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3157                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3158                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3159 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
3160                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3161                            EVEX_CD8<32, CD8VQ>;
3162
3163 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3164                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3165                            EVEX_CD8<64, CD8VF>, VEX_W;
3166 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
3167                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3168                            EVEX_CD8<64, CD8VQ>, VEX_W;
3169
3170 //===-------------------------------------------------------------------===//
3171 // Variable Bit Shifts
3172 //===-------------------------------------------------------------------===//
3173 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3174                            RegisterClass RC, ValueType vt,
3175                            X86MemOperand x86memop, PatFrag mem_frag> {
3176   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3177              (ins RC:$src1, RC:$src2),
3178              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3179              [(set RC:$dst,
3180                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3181              EVEX_4V;
3182   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3183              (ins RC:$src1, x86memop:$src2),
3184              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3185              [(set RC:$dst,
3186                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3187              EVEX_4V;
3188 }
3189
3190 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
3191                                i512mem, memopv16i32>, EVEX_V512,
3192                                EVEX_CD8<32, CD8VF>;
3193 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
3194                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3195                                EVEX_CD8<64, CD8VF>;
3196 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
3197                                i512mem, memopv16i32>, EVEX_V512,
3198                                EVEX_CD8<32, CD8VF>;
3199 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
3200                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3201                                EVEX_CD8<64, CD8VF>;
3202 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
3203                                i512mem, memopv16i32>, EVEX_V512,
3204                                EVEX_CD8<32, CD8VF>;
3205 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
3206                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3207                                EVEX_CD8<64, CD8VF>;
3208
3209 //===----------------------------------------------------------------------===//
3210 // AVX-512 - MOVDDUP
3211 //===----------------------------------------------------------------------===//
3212
3213 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3214                         X86MemOperand x86memop, PatFrag memop_frag> {
3215 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3216                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3217                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3218 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3219                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3220                     [(set RC:$dst,
3221                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3222 }
3223
3224 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3225                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3226 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3227           (VMOVDDUPZrm addr:$src)>;
3228
3229 //===---------------------------------------------------------------------===//
3230 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3231 //===---------------------------------------------------------------------===//
3232 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3233                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3234                               X86MemOperand x86memop> {
3235   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3236                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3237                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3238   let mayLoad = 1 in
3239   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3240                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3241                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3242 }
3243
3244 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3245                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3246                        EVEX_CD8<32, CD8VF>;
3247 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3248                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3249                        EVEX_CD8<32, CD8VF>;
3250
3251 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3252 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3253            (VMOVSHDUPZrm addr:$src)>;
3254 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3255 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3256            (VMOVSLDUPZrm addr:$src)>;
3257
3258 //===----------------------------------------------------------------------===//
3259 // Move Low to High and High to Low packed FP Instructions
3260 //===----------------------------------------------------------------------===//
3261 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3262           (ins VR128X:$src1, VR128X:$src2),
3263           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3264           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3265            IIC_SSE_MOV_LH>, EVEX_4V;
3266 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3267           (ins VR128X:$src1, VR128X:$src2),
3268           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3269           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3270           IIC_SSE_MOV_LH>, EVEX_4V;
3271
3272 let Predicates = [HasAVX512] in {
3273   // MOVLHPS patterns
3274   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3275             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3276   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3277             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3278
3279   // MOVHLPS patterns
3280   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3281             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3282 }
3283
3284 //===----------------------------------------------------------------------===//
3285 // FMA - Fused Multiply Operations
3286 //
3287 let Constraints = "$src1 = $dst" in {
3288 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3289                            X86VectorVTInfo _> {
3290   defm r: AVX512_masking_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3291           (ins _.RC:$src2, _.RC:$src3),
3292           OpcodeStr, "$src3, $src2", "$src2, $src3",
3293           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3294          AVX512FMA3Base;
3295
3296   let mayLoad = 1 in
3297   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3298           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3299           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3300           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3301                                                (_.MemOpFrag addr:$src3))))]>;
3302    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3303            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3304            !strconcat(OpcodeStr, " \t{${src3}", _.BroadcastStr,
3305             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3306            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3307            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3308 }
3309 } // Constraints = "$src1 = $dst"
3310
3311 let ExeDomain = SSEPackedSingle in {
3312   defm VFMADD213PSZ    : avx512_fma3p_rm<0xA8, "vfmadd213ps", X86Fmadd,
3313                                          v16f32_info>,
3314                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3315   defm VFMSUB213PSZ    : avx512_fma3p_rm<0xAA, "vfmsub213ps", X86Fmsub,
3316                                          v16f32_info>,
3317                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3318   defm VFMADDSUB213PSZ : avx512_fma3p_rm<0xA6, "vfmaddsub213ps", X86Fmaddsub,
3319                                          v16f32_info>,
3320                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3321   defm VFMSUBADD213PSZ : avx512_fma3p_rm<0xA7, "vfmsubadd213ps", X86Fmsubadd,
3322                                          v16f32_info>,
3323                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3324   defm VFNMADD213PSZ   : avx512_fma3p_rm<0xAC, "vfnmadd213ps", X86Fnmadd,
3325                                          v16f32_info>,
3326                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3327   defm VFNMSUB213PSZ   : avx512_fma3p_rm<0xAE, "vfnmsub213ps", X86Fnmsub,
3328                                          v16f32_info>,
3329                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3330 }
3331 let ExeDomain = SSEPackedDouble in {
3332   defm VFMADD213PDZ    : avx512_fma3p_rm<0xA8, "vfmadd213pd", X86Fmadd,
3333                                          v8f64_info>,
3334                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3335   defm VFMSUB213PDZ    : avx512_fma3p_rm<0xAA, "vfmsub213pd", X86Fmsub,
3336                                          v8f64_info>,
3337                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3338   defm VFMADDSUB213PDZ : avx512_fma3p_rm<0xA6, "vfmaddsub213pd", X86Fmaddsub,
3339                                          v8f64_info>,
3340                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3341   defm VFMSUBADD213PDZ : avx512_fma3p_rm<0xA7, "vfmsubadd213pd", X86Fmsubadd,
3342                                          v8f64_info>,
3343                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3344   defm VFNMADD213PDZ :   avx512_fma3p_rm<0xAC, "vfnmadd213pd", X86Fnmadd,
3345                                          v8f64_info>,
3346                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3347   defm VFNMSUB213PDZ :   avx512_fma3p_rm<0xAE, "vfnmsub213pd", X86Fnmsub,
3348                                          v8f64_info>,
3349                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3350 }
3351
3352 let Constraints = "$src1 = $dst" in {
3353 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3354                              X86VectorVTInfo _> {
3355   let mayLoad = 1 in
3356   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3357           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3358           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3359           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3360                                                     _.RC:$src3)))]>;
3361    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3362            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3363            !strconcat(OpcodeStr, " \t{${src2}", _.BroadcastStr,
3364             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3365            [(set _.RC:$dst,
3366                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3367                                             (_.ScalarLdFrag addr:$src2))),
3368                                    _.RC:$src3))]>, EVEX_B;
3369 }
3370 } // Constraints = "$src1 = $dst"
3371
3372
3373 let ExeDomain = SSEPackedSingle in {
3374   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", X86Fmadd,
3375                                            v16f32_info>,
3376                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3377   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", X86Fmsub,
3378                                            v16f32_info>,
3379                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3380   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", X86Fmaddsub,
3381                                            v16f32_info>,
3382                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3383   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", X86Fmsubadd,
3384                                            v16f32_info>,
3385                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3386   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", X86Fnmadd,
3387                                            v16f32_info>,
3388                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3389   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", X86Fnmsub,
3390                                            v16f32_info>,
3391                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3392 }
3393 let ExeDomain = SSEPackedDouble in {
3394   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", X86Fmadd,
3395                                            v8f64_info>,
3396                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3397   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", X86Fmsub,
3398                                            v8f64_info>,
3399                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3400   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", X86Fmaddsub,
3401                                            v8f64_info>,
3402                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3403   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", X86Fmsubadd,
3404                                            v8f64_info>,
3405                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3406   defm VFNMADD132PDZ :   avx512_fma3p_m132<0x9C, "vfnmadd132pd", X86Fnmadd,
3407                                            v8f64_info>,
3408                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3409   defm VFNMSUB132PDZ :   avx512_fma3p_m132<0x9E, "vfnmsub132pd", X86Fnmsub,
3410                                            v8f64_info>,
3411                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3412 }
3413
3414 // Scalar FMA
3415 let Constraints = "$src1 = $dst" in {
3416 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3417                  RegisterClass RC, ValueType OpVT,
3418                  X86MemOperand x86memop, Operand memop,
3419                  PatFrag mem_frag> {
3420   let isCommutable = 1 in
3421   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3422                    (ins RC:$src1, RC:$src2, RC:$src3),
3423                    !strconcat(OpcodeStr,
3424                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3425                    [(set RC:$dst,
3426                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3427   let mayLoad = 1 in
3428   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3429                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3430                    !strconcat(OpcodeStr,
3431                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3432                    [(set RC:$dst,
3433                      (OpVT (OpNode RC:$src2, RC:$src1,
3434                             (mem_frag addr:$src3))))]>;
3435 }
3436
3437 } // Constraints = "$src1 = $dst"
3438
3439 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3440                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3441 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3442                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3443 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3444                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3445 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3446                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3447 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3448                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3449 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3450                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3451 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3452                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3453 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3454                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3455
3456 //===----------------------------------------------------------------------===//
3457 // AVX-512  Scalar convert from sign integer to float/double
3458 //===----------------------------------------------------------------------===//
3459
3460 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3461                           X86MemOperand x86memop, string asm> {
3462 let hasSideEffects = 0 in {
3463   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3464               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3465               EVEX_4V;
3466   let mayLoad = 1 in
3467   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3468               (ins DstRC:$src1, x86memop:$src),
3469               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3470               EVEX_4V;
3471 } // hasSideEffects = 0
3472 }
3473 let Predicates = [HasAVX512] in {
3474 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3475                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3476 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3477                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3478 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3479                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3480 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3481                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3482
3483 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3484           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3485 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3486           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3487 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3488           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3489 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3490           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3491
3492 def : Pat<(f32 (sint_to_fp GR32:$src)),
3493           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3494 def : Pat<(f32 (sint_to_fp GR64:$src)),
3495           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3496 def : Pat<(f64 (sint_to_fp GR32:$src)),
3497           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3498 def : Pat<(f64 (sint_to_fp GR64:$src)),
3499           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3500
3501 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3502                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3503 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3504                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3505 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3506                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3507 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3508                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3509
3510 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3511           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3512 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3513           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3514 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3515           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3516 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3517           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3518
3519 def : Pat<(f32 (uint_to_fp GR32:$src)),
3520           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3521 def : Pat<(f32 (uint_to_fp GR64:$src)),
3522           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3523 def : Pat<(f64 (uint_to_fp GR32:$src)),
3524           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3525 def : Pat<(f64 (uint_to_fp GR64:$src)),
3526           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3527 }
3528
3529 //===----------------------------------------------------------------------===//
3530 // AVX-512  Scalar convert from float/double to integer
3531 //===----------------------------------------------------------------------===//
3532 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3533                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3534                           string asm> {
3535 let hasSideEffects = 0 in {
3536   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3537               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3538               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3539               Requires<[HasAVX512]>;
3540   let mayLoad = 1 in
3541   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3542               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3543               Requires<[HasAVX512]>;
3544 } // hasSideEffects = 0
3545 }
3546 let Predicates = [HasAVX512] in {
3547 // Convert float/double to signed/unsigned int 32/64
3548 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3549                                    ssmem, sse_load_f32, "cvtss2si">,
3550                                    XS, EVEX_CD8<32, CD8VT1>;
3551 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3552                                    ssmem, sse_load_f32, "cvtss2si">,
3553                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3554 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3555                                    ssmem, sse_load_f32, "cvtss2usi">,
3556                                    XS, EVEX_CD8<32, CD8VT1>;
3557 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3558                                    int_x86_avx512_cvtss2usi64, ssmem,
3559                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3560                                    EVEX_CD8<32, CD8VT1>;
3561 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3562                                    sdmem, sse_load_f64, "cvtsd2si">,
3563                                    XD, EVEX_CD8<64, CD8VT1>;
3564 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3565                                    sdmem, sse_load_f64, "cvtsd2si">,
3566                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3567 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3568                                    sdmem, sse_load_f64, "cvtsd2usi">,
3569                                    XD, EVEX_CD8<64, CD8VT1>;
3570 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3571                                    int_x86_avx512_cvtsd2usi64, sdmem,
3572                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3573                                    EVEX_CD8<64, CD8VT1>;
3574
3575 let isCodeGenOnly = 1 in {
3576   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3577             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3578             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3579   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3580             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3581             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3582   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3583             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3584             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3585   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3586             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3587             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3588
3589   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3590             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3591             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3592   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3593             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3594             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3595   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3596             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3597             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3598   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3599             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3600             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3601 } // isCodeGenOnly = 1
3602
3603 // Convert float/double to signed/unsigned int 32/64 with truncation
3604 let isCodeGenOnly = 1 in {
3605   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3606                                      ssmem, sse_load_f32, "cvttss2si">,
3607                                      XS, EVEX_CD8<32, CD8VT1>;
3608   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3609                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3610                                      "cvttss2si">, XS, VEX_W,
3611                                      EVEX_CD8<32, CD8VT1>;
3612   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3613                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3614                                      EVEX_CD8<64, CD8VT1>;
3615   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3616                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3617                                      "cvttsd2si">, XD, VEX_W,
3618                                      EVEX_CD8<64, CD8VT1>;
3619   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3620                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3621                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3622   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3623                                      int_x86_avx512_cvttss2usi64, ssmem,
3624                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3625                                      EVEX_CD8<32, CD8VT1>;
3626   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3627                                      int_x86_avx512_cvttsd2usi,
3628                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3629                                      EVEX_CD8<64, CD8VT1>;
3630   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3631                                      int_x86_avx512_cvttsd2usi64, sdmem,
3632                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3633                                      EVEX_CD8<64, CD8VT1>;
3634 } // isCodeGenOnly = 1
3635
3636 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3637                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3638                          string asm> {
3639   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3640               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3641               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3642   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3643               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3644               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3645 }
3646
3647 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3648                                   loadf32, "cvttss2si">, XS,
3649                                   EVEX_CD8<32, CD8VT1>;
3650 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3651                                   loadf32, "cvttss2usi">, XS,
3652                                   EVEX_CD8<32, CD8VT1>;
3653 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3654                                   loadf32, "cvttss2si">, XS, VEX_W,
3655                                   EVEX_CD8<32, CD8VT1>;
3656 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3657                                   loadf32, "cvttss2usi">, XS, VEX_W,
3658                                   EVEX_CD8<32, CD8VT1>;
3659 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3660                                   loadf64, "cvttsd2si">, XD,
3661                                   EVEX_CD8<64, CD8VT1>;
3662 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3663                                   loadf64, "cvttsd2usi">, XD,
3664                                   EVEX_CD8<64, CD8VT1>;
3665 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3666                                   loadf64, "cvttsd2si">, XD, VEX_W,
3667                                   EVEX_CD8<64, CD8VT1>;
3668 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3669                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3670                                   EVEX_CD8<64, CD8VT1>;
3671 } // HasAVX512
3672 //===----------------------------------------------------------------------===//
3673 // AVX-512  Convert form float to double and back
3674 //===----------------------------------------------------------------------===//
3675 let hasSideEffects = 0 in {
3676 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3677                     (ins FR32X:$src1, FR32X:$src2),
3678                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3679                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3680 let mayLoad = 1 in
3681 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3682                     (ins FR32X:$src1, f32mem:$src2),
3683                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3684                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3685                     EVEX_CD8<32, CD8VT1>;
3686
3687 // Convert scalar double to scalar single
3688 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3689                       (ins FR64X:$src1, FR64X:$src2),
3690                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3691                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3692 let mayLoad = 1 in
3693 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3694                       (ins FR64X:$src1, f64mem:$src2),
3695                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3696                       []>, EVEX_4V, VEX_LIG, VEX_W,
3697                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3698 }
3699
3700 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3701       Requires<[HasAVX512]>;
3702 def : Pat<(fextend (loadf32 addr:$src)),
3703     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3704
3705 def : Pat<(extloadf32 addr:$src),
3706     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3707       Requires<[HasAVX512, OptForSize]>;
3708
3709 def : Pat<(extloadf32 addr:$src),
3710     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3711     Requires<[HasAVX512, OptForSpeed]>;
3712
3713 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3714            Requires<[HasAVX512]>;
3715
3716 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3717                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3718                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3719                Domain d> {
3720 let hasSideEffects = 0 in {
3721   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3722               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3723               [(set DstRC:$dst,
3724                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3725   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3726               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3727               [], d>, EVEX, EVEX_B, EVEX_RC;
3728   let mayLoad = 1 in
3729   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3730               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3731               [(set DstRC:$dst,
3732                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3733 } // hasSideEffects = 0
3734 }
3735
3736 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3737                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3738                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3739                Domain d> {
3740 let hasSideEffects = 0 in {
3741   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3742               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3743               [(set DstRC:$dst,
3744                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3745   let mayLoad = 1 in
3746   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3747               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3748               [(set DstRC:$dst,
3749                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3750 } // hasSideEffects = 0
3751 }
3752
3753 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3754                                 memopv8f64, f512mem, v8f32, v8f64,
3755                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3756                                 EVEX_CD8<64, CD8VF>;
3757
3758 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3759                                 memopv4f64, f256mem, v8f64, v8f32,
3760                                 SSEPackedDouble>, EVEX_V512, PS,
3761                                 EVEX_CD8<32, CD8VH>;
3762 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3763             (VCVTPS2PDZrm addr:$src)>;
3764
3765 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3766                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3767           (VCVTPD2PSZrr VR512:$src)>;
3768
3769 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3770                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3771           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3772
3773 //===----------------------------------------------------------------------===//
3774 // AVX-512  Vector convert from sign integer to float/double
3775 //===----------------------------------------------------------------------===//
3776
3777 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3778                                 memopv8i64, i512mem, v16f32, v16i32,
3779                                 SSEPackedSingle>, EVEX_V512, PS,
3780                                 EVEX_CD8<32, CD8VF>;
3781
3782 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3783                                 memopv4i64, i256mem, v8f64, v8i32,
3784                                 SSEPackedDouble>, EVEX_V512, XS,
3785                                 EVEX_CD8<32, CD8VH>;
3786
3787 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3788                                  memopv16f32, f512mem, v16i32, v16f32,
3789                                  SSEPackedSingle>, EVEX_V512, XS,
3790                                  EVEX_CD8<32, CD8VF>;
3791
3792 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3793                                  memopv8f64, f512mem, v8i32, v8f64,
3794                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3795                                  EVEX_CD8<64, CD8VF>;
3796
3797 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3798                                  memopv16f32, f512mem, v16i32, v16f32,
3799                                  SSEPackedSingle>, EVEX_V512, PS,
3800                                  EVEX_CD8<32, CD8VF>;
3801
3802 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3803 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3804                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3805           (VCVTTPS2UDQZrr VR512:$src)>;
3806
3807 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3808                                  memopv8f64, f512mem, v8i32, v8f64,
3809                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3810                                  EVEX_CD8<64, CD8VF>;
3811
3812 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3813 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3814                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3815           (VCVTTPD2UDQZrr VR512:$src)>;
3816
3817 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3818                                  memopv4i64, f256mem, v8f64, v8i32,
3819                                  SSEPackedDouble>, EVEX_V512, XS,
3820                                  EVEX_CD8<32, CD8VH>;
3821
3822 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3823                                  memopv16i32, f512mem, v16f32, v16i32,
3824                                  SSEPackedSingle>, EVEX_V512, XD,
3825                                  EVEX_CD8<32, CD8VF>;
3826
3827 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3828           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3829            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3830
3831 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
3832           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3833            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3834
3835 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
3836           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3837            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3838
3839 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
3840           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3841            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3842
3843 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
3844           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
3845            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
3846
3847 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3848                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3849           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3850 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3851                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3852           (VCVTDQ2PDZrr VR256X:$src)>;
3853 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3854                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3855           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3856 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3857                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3858           (VCVTUDQ2PDZrr VR256X:$src)>;
3859
3860 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3861                RegisterClass DstRC, PatFrag mem_frag,
3862                X86MemOperand x86memop, Domain d> {
3863 let hasSideEffects = 0 in {
3864   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3865               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3866               [], d>, EVEX;
3867   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3868               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3869               [], d>, EVEX, EVEX_B, EVEX_RC;
3870   let mayLoad = 1 in
3871   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3872               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3873               [], d>, EVEX;
3874 } // hasSideEffects = 0
3875 }
3876
3877 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3878                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3879                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3880 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3881                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3882                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3883
3884 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3885                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3886            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3887
3888 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3889                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3890            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3891
3892 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3893                                  memopv16f32, f512mem, SSEPackedSingle>,
3894                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3895 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3896                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3897                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3898
3899 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3900                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3901            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3902
3903 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3904                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3905            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3906
3907 let Predicates = [HasAVX512] in {
3908   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3909             (VCVTPD2PSZrm addr:$src)>;
3910   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3911             (VCVTPS2PDZrm addr:$src)>;
3912 }
3913
3914 //===----------------------------------------------------------------------===//
3915 // Half precision conversion instructions
3916 //===----------------------------------------------------------------------===//
3917 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3918                              X86MemOperand x86memop> {
3919   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3920              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3921              []>, EVEX;
3922   let hasSideEffects = 0, mayLoad = 1 in
3923   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3924              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3925 }
3926
3927 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3928                              X86MemOperand x86memop> {
3929   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3930                (ins srcRC:$src1, i32i8imm:$src2),
3931                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3932                []>, EVEX;
3933   let hasSideEffects = 0, mayStore = 1 in
3934   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3935                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3936                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3937 }
3938
3939 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3940                                     EVEX_CD8<32, CD8VH>;
3941 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
3942                                     EVEX_CD8<32, CD8VH>;
3943
3944 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
3945            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
3946            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
3947
3948 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
3949            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
3950            (VCVTPH2PSZrr VR256X:$src)>;
3951
3952 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
3953   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
3954                                  "ucomiss">, PS, EVEX, VEX_LIG,
3955                                  EVEX_CD8<32, CD8VT1>;
3956   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
3957                                   "ucomisd">, PD, EVEX,
3958                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3959   let Pattern = []<dag> in {
3960     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
3961                                    "comiss">, PS, EVEX, VEX_LIG,
3962                                    EVEX_CD8<32, CD8VT1>;
3963     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
3964                                    "comisd">, PD, EVEX,
3965                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3966   }
3967   let isCodeGenOnly = 1 in {
3968     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
3969                               load, "ucomiss">, PS, EVEX, VEX_LIG,
3970                               EVEX_CD8<32, CD8VT1>;
3971     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
3972                               load, "ucomisd">, PD, EVEX,
3973                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3974
3975     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
3976                               load, "comiss">, PS, EVEX, VEX_LIG,
3977                               EVEX_CD8<32, CD8VT1>;
3978     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
3979                               load, "comisd">, PD, EVEX,
3980                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3981   }
3982 }
3983
3984 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
3985 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3986                             X86MemOperand x86memop> {
3987   let hasSideEffects = 0 in {
3988   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3989                (ins RC:$src1, RC:$src2),
3990                !strconcat(OpcodeStr,
3991                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3992   let mayLoad = 1 in {
3993   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3994                (ins RC:$src1, x86memop:$src2),
3995                !strconcat(OpcodeStr,
3996                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3997   }
3998 }
3999 }
4000
4001 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4002                   EVEX_CD8<32, CD8VT1>;
4003 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4004                   VEX_W, EVEX_CD8<64, CD8VT1>;
4005 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4006                   EVEX_CD8<32, CD8VT1>;
4007 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4008                   VEX_W, EVEX_CD8<64, CD8VT1>;
4009
4010 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4011               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4012            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4013                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4014
4015 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4016               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4017            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4018                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4019
4020 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4021               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4022            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4023                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4024
4025 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4026               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4027            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4028                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4029
4030 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4031 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4032                          RegisterClass RC, X86MemOperand x86memop,
4033                          PatFrag mem_frag, ValueType OpVt> {
4034   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4035                         !strconcat(OpcodeStr,
4036                                    " \t{$src, $dst|$dst, $src}"),
4037                         [(set RC:$dst, (OpVt (OpNode RC:$src)))]>,
4038                         EVEX;
4039   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
4040                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4041                         [(set RC:$dst, (OpVt (OpNode (mem_frag addr:$src))))]>,
4042                         EVEX;
4043 }
4044 defm VRSQRT14PSZ : avx512_fp14_p<0x4E, "vrsqrt14ps", X86frsqrt, VR512, f512mem,
4045                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4046 defm VRSQRT14PDZ : avx512_fp14_p<0x4E, "vrsqrt14pd", X86frsqrt, VR512, f512mem,
4047                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4048 defm VRCP14PSZ : avx512_fp14_p<0x4C, "vrcp14ps", X86frcp, VR512, f512mem,
4049                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4050 defm VRCP14PDZ : avx512_fp14_p<0x4C, "vrcp14pd", X86frcp, VR512, f512mem,
4051                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4052
4053 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4054               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4055            (VRSQRT14PSZr VR512:$src)>;
4056 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4057               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4058            (VRSQRT14PDZr VR512:$src)>;
4059
4060 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4061               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4062            (VRCP14PSZr VR512:$src)>;
4063 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4064               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4065            (VRCP14PDZr VR512:$src)>;
4066
4067 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4068 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4069                             X86MemOperand x86memop> {
4070   let hasSideEffects = 0, Predicates = [HasERI] in {
4071   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4072                (ins RC:$src1, RC:$src2),
4073                !strconcat(OpcodeStr,
4074                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4075   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4076                (ins RC:$src1, RC:$src2),
4077                !strconcat(OpcodeStr,
4078                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
4079                []>, EVEX_4V, EVEX_B;
4080   let mayLoad = 1 in {
4081   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4082                (ins RC:$src1, x86memop:$src2),
4083                !strconcat(OpcodeStr,
4084                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4085   }
4086 }
4087 }
4088
4089 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
4090                   EVEX_CD8<32, CD8VT1>;
4091 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
4092                   VEX_W, EVEX_CD8<64, CD8VT1>;
4093 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
4094                   EVEX_CD8<32, CD8VT1>;
4095 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
4096                   VEX_W, EVEX_CD8<64, CD8VT1>;
4097
4098 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
4099               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4100                    FROUND_NO_EXC)),
4101            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4102                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4103
4104 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
4105               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4106                    FROUND_NO_EXC)),
4107            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4108                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4109
4110 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
4111               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4112                    FROUND_NO_EXC)),
4113            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4114                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4115
4116 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
4117               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4118                    FROUND_NO_EXC)),
4119            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4120                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4121
4122 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4123 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr,
4124                          RegisterClass RC, X86MemOperand x86memop> {
4125   let hasSideEffects = 0, Predicates = [HasERI] in {
4126   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4127                         !strconcat(OpcodeStr,
4128                                    " \t{$src, $dst|$dst, $src}"),
4129                         []>, EVEX;
4130   def rb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4131                         !strconcat(OpcodeStr,
4132                                    " \t{{sae}, $src, $dst|$dst, $src, {sae}}"),
4133                         []>, EVEX, EVEX_B;
4134   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
4135                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4136                         []>, EVEX;
4137   }
4138 }
4139 defm VRSQRT28PSZ : avx512_fp28_p<0xCC, "vrsqrt28ps", VR512, f512mem>,
4140                         EVEX_V512, EVEX_CD8<32, CD8VF>;
4141 defm VRSQRT28PDZ : avx512_fp28_p<0xCC, "vrsqrt28pd", VR512, f512mem>,
4142                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4143 defm VRCP28PSZ : avx512_fp28_p<0xCA, "vrcp28ps", VR512, f512mem>,
4144                         EVEX_V512, EVEX_CD8<32, CD8VF>;
4145 defm VRCP28PDZ : avx512_fp28_p<0xCA, "vrcp28pd", VR512, f512mem>,
4146                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4147
4148 def : Pat <(v16f32 (int_x86_avx512_rsqrt28_ps (v16f32 VR512:$src),
4149               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
4150            (VRSQRT28PSZrb VR512:$src)>;
4151 def : Pat <(v8f64 (int_x86_avx512_rsqrt28_pd (v8f64 VR512:$src),
4152               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
4153            (VRSQRT28PDZrb VR512:$src)>;
4154
4155 def : Pat <(v16f32 (int_x86_avx512_rcp28_ps (v16f32 VR512:$src),
4156               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
4157            (VRCP28PSZrb VR512:$src)>;
4158 def : Pat <(v8f64 (int_x86_avx512_rcp28_pd (v8f64 VR512:$src),
4159               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
4160            (VRCP28PDZrb VR512:$src)>;
4161
4162 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
4163                               OpndItins itins_s, OpndItins itins_d> {
4164   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
4165              !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
4166              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
4167              EVEX, EVEX_V512;
4168
4169   let mayLoad = 1 in
4170   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
4171               !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
4172               [(set VR512:$dst,
4173                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
4174               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
4175
4176   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
4177               !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
4178               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
4179               EVEX, EVEX_V512;
4180
4181   let mayLoad = 1 in
4182     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
4183                 !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
4184                 [(set VR512:$dst, (OpNode
4185                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
4186                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
4187
4188 }
4189
4190 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4191                           Intrinsic F32Int, Intrinsic F64Int,
4192                           OpndItins itins_s, OpndItins itins_d> {
4193   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4194                (ins FR32X:$src1, FR32X:$src2),
4195                !strconcat(OpcodeStr,
4196                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4197                       [], itins_s.rr>, XS, EVEX_4V;
4198   let isCodeGenOnly = 1 in
4199   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4200                (ins VR128X:$src1, VR128X:$src2),
4201                !strconcat(OpcodeStr,
4202                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4203                [(set VR128X:$dst,
4204                  (F32Int VR128X:$src1, VR128X:$src2))],
4205                itins_s.rr>, XS, EVEX_4V;
4206   let mayLoad = 1 in {
4207   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4208                (ins FR32X:$src1, f32mem:$src2),
4209                !strconcat(OpcodeStr,
4210                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4211                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4212   let isCodeGenOnly = 1 in
4213   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4214                    (ins VR128X:$src1, ssmem:$src2),
4215                    !strconcat(OpcodeStr,
4216                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4217                    [(set VR128X:$dst,
4218                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4219                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4220   }
4221   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4222                (ins FR64X:$src1, FR64X:$src2),
4223                !strconcat(OpcodeStr,
4224                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4225                       XD, EVEX_4V, VEX_W;
4226   let isCodeGenOnly = 1 in
4227   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4228                (ins VR128X:$src1, VR128X:$src2),
4229                !strconcat(OpcodeStr,
4230                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4231                [(set VR128X:$dst,
4232                  (F64Int VR128X:$src1, VR128X:$src2))],
4233                itins_s.rr>, XD, EVEX_4V, VEX_W;
4234   let mayLoad = 1 in {
4235   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4236                (ins FR64X:$src1, f64mem:$src2),
4237                !strconcat(OpcodeStr,
4238                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4239                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4240   let isCodeGenOnly = 1 in
4241   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4242                   (ins VR128X:$src1, sdmem:$src2),
4243                    !strconcat(OpcodeStr,
4244                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4245                   [(set VR128X:$dst,
4246                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4247                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4248   }
4249 }
4250
4251
4252 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4253                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4254                 SSE_SQRTSS, SSE_SQRTSD>,
4255               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
4256                 SSE_SQRTPS, SSE_SQRTPD>;
4257
4258 let Predicates = [HasAVX512] in {
4259   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4260                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4261                    (VSQRTPSZrr VR512:$src1)>;
4262   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4263                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4264                    (VSQRTPDZrr VR512:$src1)>;
4265
4266   def : Pat<(f32 (fsqrt FR32X:$src)),
4267             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4268   def : Pat<(f32 (fsqrt (load addr:$src))),
4269             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4270             Requires<[OptForSize]>;
4271   def : Pat<(f64 (fsqrt FR64X:$src)),
4272             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4273   def : Pat<(f64 (fsqrt (load addr:$src))),
4274             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4275             Requires<[OptForSize]>;
4276
4277   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4278             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4279   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4280             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4281             Requires<[OptForSize]>;
4282
4283   def : Pat<(f32 (X86frcp FR32X:$src)),
4284             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4285   def : Pat<(f32 (X86frcp (load addr:$src))),
4286             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4287             Requires<[OptForSize]>;
4288
4289   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4290             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4291                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4292                               VR128X)>;
4293   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4294             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4295
4296   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4297             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4298                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4299                               VR128X)>;
4300   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4301             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4302 }
4303
4304
4305 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
4306                             X86MemOperand x86memop, RegisterClass RC,
4307                             PatFrag mem_frag32, PatFrag mem_frag64,
4308                             Intrinsic V4F32Int, Intrinsic V2F64Int,
4309                             CD8VForm VForm> {
4310 let ExeDomain = SSEPackedSingle in {
4311   // Intrinsic operation, reg.
4312   // Vector intrinsic operation, reg
4313   def PSr : AVX512AIi8<opcps, MRMSrcReg,
4314                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4315                     !strconcat(OpcodeStr,
4316                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4317                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
4318
4319   // Vector intrinsic operation, mem
4320   def PSm : AVX512AIi8<opcps, MRMSrcMem,
4321                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4322                     !strconcat(OpcodeStr,
4323                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4324                     [(set RC:$dst,
4325                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
4326                     EVEX_CD8<32, VForm>;
4327 } // ExeDomain = SSEPackedSingle
4328
4329 let ExeDomain = SSEPackedDouble in {
4330   // Vector intrinsic operation, reg
4331   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
4332                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4333                      !strconcat(OpcodeStr,
4334                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4335                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
4336
4337   // Vector intrinsic operation, mem
4338   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4339                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4340                      !strconcat(OpcodeStr,
4341                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4342                      [(set RC:$dst,
4343                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4344                      EVEX_CD8<64, VForm>;
4345 } // ExeDomain = SSEPackedDouble
4346 }
4347
4348 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4349                             string OpcodeStr,
4350                             Intrinsic F32Int,
4351                             Intrinsic F64Int> {
4352 let ExeDomain = GenericDomain in {
4353   // Operation, reg.
4354   let hasSideEffects = 0 in
4355   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4356       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4357       !strconcat(OpcodeStr,
4358               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4359       []>;
4360
4361   // Intrinsic operation, reg.
4362   let isCodeGenOnly = 1 in
4363   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4364         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4365         !strconcat(OpcodeStr,
4366                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4367         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4368
4369   // Intrinsic operation, mem.
4370   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4371                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4372                      !strconcat(OpcodeStr,
4373                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4374                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4375                                          sse_load_f32:$src2, imm:$src3))]>,
4376                      EVEX_CD8<32, CD8VT1>;
4377
4378   // Operation, reg.
4379   let hasSideEffects = 0 in
4380   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4381         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4382         !strconcat(OpcodeStr,
4383                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4384         []>, VEX_W;
4385
4386   // Intrinsic operation, reg.
4387   let isCodeGenOnly = 1 in
4388   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4389         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4390         !strconcat(OpcodeStr,
4391                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4392         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4393         VEX_W;
4394
4395   // Intrinsic operation, mem.
4396   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4397         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4398         !strconcat(OpcodeStr,
4399                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4400         [(set VR128X:$dst,
4401               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4402         VEX_W, EVEX_CD8<64, CD8VT1>;
4403 } // ExeDomain = GenericDomain
4404 }
4405
4406 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4407                             X86MemOperand x86memop, RegisterClass RC,
4408                             PatFrag mem_frag, Domain d> {
4409 let ExeDomain = d in {
4410   // Intrinsic operation, reg.
4411   // Vector intrinsic operation, reg
4412   def r : AVX512AIi8<opc, MRMSrcReg,
4413                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4414                     !strconcat(OpcodeStr,
4415                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4416                     []>, EVEX;
4417
4418   // Vector intrinsic operation, mem
4419   def m : AVX512AIi8<opc, MRMSrcMem,
4420                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4421                     !strconcat(OpcodeStr,
4422                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4423                     []>, EVEX;
4424 } // ExeDomain
4425 }
4426
4427
4428 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4429                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4430                                 EVEX_CD8<32, CD8VF>;
4431
4432 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4433                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4434                    FROUND_CURRENT)),
4435                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4436
4437
4438 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4439                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4440                                 VEX_W, EVEX_CD8<64, CD8VF>;
4441
4442 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4443                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4444                   FROUND_CURRENT)),
4445                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4446
4447 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4448                      Operand x86memop, RegisterClass RC, Domain d> {
4449 let ExeDomain = d in {
4450   def r : AVX512AIi8<opc, MRMSrcReg,
4451                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4452                     !strconcat(OpcodeStr,
4453                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4454                     []>, EVEX_4V;
4455
4456   def m : AVX512AIi8<opc, MRMSrcMem,
4457                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4458                     !strconcat(OpcodeStr,
4459                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4460                     []>, EVEX_4V;
4461 } // ExeDomain
4462 }
4463
4464 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4465                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4466
4467 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4468                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4469
4470 def : Pat<(ffloor FR32X:$src),
4471           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4472 def : Pat<(f64 (ffloor FR64X:$src)),
4473           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4474 def : Pat<(f32 (fnearbyint FR32X:$src)),
4475           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4476 def : Pat<(f64 (fnearbyint FR64X:$src)),
4477           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4478 def : Pat<(f32 (fceil FR32X:$src)),
4479           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4480 def : Pat<(f64 (fceil FR64X:$src)),
4481           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4482 def : Pat<(f32 (frint FR32X:$src)),
4483           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4484 def : Pat<(f64 (frint FR64X:$src)),
4485           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4486 def : Pat<(f32 (ftrunc FR32X:$src)),
4487           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4488 def : Pat<(f64 (ftrunc FR64X:$src)),
4489           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4490
4491 def : Pat<(v16f32 (ffloor VR512:$src)),
4492           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4493 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4494           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4495 def : Pat<(v16f32 (fceil VR512:$src)),
4496           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4497 def : Pat<(v16f32 (frint VR512:$src)),
4498           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4499 def : Pat<(v16f32 (ftrunc VR512:$src)),
4500           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4501
4502 def : Pat<(v8f64 (ffloor VR512:$src)),
4503           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4504 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4505           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4506 def : Pat<(v8f64 (fceil VR512:$src)),
4507           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4508 def : Pat<(v8f64 (frint VR512:$src)),
4509           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4510 def : Pat<(v8f64 (ftrunc VR512:$src)),
4511           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4512
4513 //-------------------------------------------------
4514 // Integer truncate and extend operations
4515 //-------------------------------------------------
4516
4517 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4518                           RegisterClass dstRC, RegisterClass srcRC,
4519                           RegisterClass KRC, X86MemOperand x86memop> {
4520   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4521                (ins srcRC:$src),
4522                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4523                []>, EVEX;
4524
4525   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4526                (ins KRC:$mask, srcRC:$src),
4527                !strconcat(OpcodeStr,
4528                  " \t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4529                []>, EVEX, EVEX_K;
4530
4531   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4532                (ins KRC:$mask, srcRC:$src),
4533                !strconcat(OpcodeStr,
4534                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4535                []>, EVEX, EVEX_KZ;
4536
4537   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4538                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4539                []>, EVEX;
4540
4541   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4542                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4543                !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4544                []>, EVEX, EVEX_K;
4545
4546 }
4547 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4548                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4549 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4550                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4551 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4552                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4553 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4554                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4555 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4556                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4557 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4558                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4559 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4560                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4561 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4562                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4563 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4564                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4565 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4566                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4567 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4568                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4569 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4570                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4571 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4572                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4573 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4574                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4575 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4576                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4577
4578 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4579 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4580 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4581 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4582 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4583
4584 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4585                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4586 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4587                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4588 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4589                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4590 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4591                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4592
4593
4594 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4595                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4596                       PatFrag mem_frag, X86MemOperand x86memop,
4597                       ValueType OpVT, ValueType InVT> {
4598
4599   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4600               (ins SrcRC:$src),
4601               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4602               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4603
4604   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4605               (ins KRC:$mask, SrcRC:$src),
4606               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4607               []>, EVEX, EVEX_K;
4608
4609   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4610               (ins KRC:$mask, SrcRC:$src),
4611               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4612               []>, EVEX, EVEX_KZ;
4613
4614   let mayLoad = 1 in {
4615     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4616               (ins x86memop:$src),
4617               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4618               [(set DstRC:$dst,
4619                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4620               EVEX;
4621
4622     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4623               (ins KRC:$mask, x86memop:$src),
4624               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4625               []>,
4626               EVEX, EVEX_K;
4627
4628     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4629               (ins KRC:$mask, x86memop:$src),
4630               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4631               []>,
4632               EVEX, EVEX_KZ;
4633   }
4634 }
4635
4636 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4637                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4638                              EVEX_CD8<8, CD8VQ>;
4639 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4640                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4641                              EVEX_CD8<8, CD8VO>;
4642 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4643                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4644                              EVEX_CD8<16, CD8VH>;
4645 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4646                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4647                              EVEX_CD8<16, CD8VQ>;
4648 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4649                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4650                              EVEX_CD8<32, CD8VH>;
4651
4652 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4653                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4654                              EVEX_CD8<8, CD8VQ>;
4655 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4656                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4657                              EVEX_CD8<8, CD8VO>;
4658 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4659                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4660                              EVEX_CD8<16, CD8VH>;
4661 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4662                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4663                              EVEX_CD8<16, CD8VQ>;
4664 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4665                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4666                              EVEX_CD8<32, CD8VH>;
4667
4668 //===----------------------------------------------------------------------===//
4669 // GATHER - SCATTER Operations
4670
4671 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4672                        RegisterClass RC, X86MemOperand memop> {
4673 let mayLoad = 1,
4674   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4675   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4676             (ins RC:$src1, KRC:$mask, memop:$src2),
4677             !strconcat(OpcodeStr,
4678             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4679             []>, EVEX, EVEX_K;
4680 }
4681
4682 let ExeDomain = SSEPackedDouble in {
4683 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4684                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4685 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4686                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4687 }
4688
4689 let ExeDomain = SSEPackedSingle in {
4690 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4691                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4692 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4693                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4694 }
4695
4696 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4697                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4698 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4699                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4700
4701 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4702                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4703 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4704                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4705
4706 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4707                        RegisterClass RC, X86MemOperand memop> {
4708 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4709   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4710             (ins memop:$dst, KRC:$mask, RC:$src2),
4711             !strconcat(OpcodeStr,
4712             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4713             []>, EVEX, EVEX_K;
4714 }
4715
4716 let ExeDomain = SSEPackedDouble in {
4717 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4718                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4719 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4720                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4721 }
4722
4723 let ExeDomain = SSEPackedSingle in {
4724 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4725                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4726 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4727                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4728 }
4729
4730 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4731                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4732 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4733                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4734
4735 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4736                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4737 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4738                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4739
4740 // prefetch
4741 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4742                        RegisterClass KRC, X86MemOperand memop> {
4743   let Predicates = [HasPFI], hasSideEffects = 1 in
4744   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4745             !strconcat(OpcodeStr, " \t{$src {${mask}}|{${mask}}, $src}"),
4746             []>, EVEX, EVEX_K;
4747 }
4748
4749 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4750                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4751
4752 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4753                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4754
4755 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4756                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4757
4758 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4759                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4760
4761 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4762                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4763
4764 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4765                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4766
4767 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4768                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4769
4770 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4771                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4772
4773 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4774                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4775
4776 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4777                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4778
4779 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4780                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4781
4782 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4783                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4784
4785 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4786                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4787
4788 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4789                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4790
4791 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4792                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4793
4794 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4795                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4796 //===----------------------------------------------------------------------===//
4797 // VSHUFPS - VSHUFPD Operations
4798
4799 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4800                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4801                       Domain d> {
4802   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4803                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4804                    !strconcat(OpcodeStr,
4805                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4806                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4807                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4808                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4809   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4810                    (ins RC:$src1, RC:$src2, i8imm:$src3),
4811                    !strconcat(OpcodeStr,
4812                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4813                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4814                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4815                    EVEX_4V, Sched<[WriteShuffle]>;
4816 }
4817
4818 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4819                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4820 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4821                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4822
4823 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4824           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4825 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4826                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4827           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4828
4829 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4830           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4831 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4832                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4833           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4834
4835 multiclass avx512_valign<X86VectorVTInfo _> {
4836   defm rri : AVX512_masking<0x03, MRMSrcReg, _, (outs _.RC:$dst),
4837                      (ins _.RC:$src1, _.RC:$src2, i8imm:$src3),
4838                      "valign"##_.Suffix,
4839                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4840                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
4841                                       (i8 imm:$src3)))>,
4842              AVX512AIi8Base, EVEX_4V;
4843
4844   // Also match valign of packed floats.
4845   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
4846             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
4847
4848   let mayLoad = 1 in
4849   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
4850                      (ins _.RC:$src1, _.MemOp:$src2, i8imm:$src3),
4851                      !strconcat("valign"##_.Suffix,
4852                      " \t{$src3, $src2, $src1, $dst|"
4853                          "$dst, $src1, $src2, $src3}"),
4854                      []>, EVEX_4V;
4855 }
4856 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4857 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4858
4859 // Helper fragments to match sext vXi1 to vXiY.
4860 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
4861 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
4862
4863 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
4864                         RegisterClass KRC, RegisterClass RC,
4865                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
4866                         string BrdcstStr> {
4867   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4868             !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4869             []>, EVEX;
4870   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4871              !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4872              []>, EVEX, EVEX_K;
4873   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4874               !strconcat(OpcodeStr,
4875                          " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4876               []>, EVEX, EVEX_KZ;
4877   let mayLoad = 1 in {
4878     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4879               (ins x86memop:$src),
4880               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4881               []>, EVEX;
4882     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4883                (ins KRC:$mask, x86memop:$src),
4884                !strconcat(OpcodeStr,
4885                           " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4886                []>, EVEX, EVEX_K;
4887     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4888                 (ins KRC:$mask, x86memop:$src),
4889                 !strconcat(OpcodeStr,
4890                            " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4891                 []>, EVEX, EVEX_KZ;
4892     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4893                (ins x86scalar_mop:$src),
4894                !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4895                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
4896                []>, EVEX, EVEX_B;
4897     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4898                 (ins KRC:$mask, x86scalar_mop:$src),
4899                 !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4900                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
4901                 []>, EVEX, EVEX_B, EVEX_K;
4902     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4903                  (ins KRC:$mask, x86scalar_mop:$src),
4904                  !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4905                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
4906                             BrdcstStr, "}"),
4907                  []>, EVEX, EVEX_B, EVEX_KZ;
4908   }
4909 }
4910
4911 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
4912                            i512mem, i32mem, "{1to16}">, EVEX_V512,
4913                            EVEX_CD8<32, CD8VF>;
4914 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
4915                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
4916                            EVEX_CD8<64, CD8VF>;
4917
4918 def : Pat<(xor
4919           (bc_v16i32 (v16i1sextv16i32)),
4920           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
4921           (VPABSDZrr VR512:$src)>;
4922 def : Pat<(xor
4923           (bc_v8i64 (v8i1sextv8i64)),
4924           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
4925           (VPABSQZrr VR512:$src)>;
4926
4927 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
4928                    (v16i32 immAllZerosV), (i16 -1))),
4929           (VPABSDZrr VR512:$src)>;
4930 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
4931                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
4932           (VPABSQZrr VR512:$src)>;
4933
4934 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
4935                         RegisterClass RC, RegisterClass KRC,
4936                         X86MemOperand x86memop,
4937                         X86MemOperand x86scalar_mop, string BrdcstStr> {
4938   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4939        (ins RC:$src),
4940        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
4941        []>, EVEX;
4942   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4943        (ins x86memop:$src),
4944        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
4945        []>, EVEX;
4946   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4947        (ins x86scalar_mop:$src),
4948        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4949                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
4950        []>, EVEX, EVEX_B;
4951   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4952        (ins KRC:$mask, RC:$src),
4953        !strconcat(OpcodeStr,
4954                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4955        []>, EVEX, EVEX_KZ;
4956   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4957        (ins KRC:$mask, x86memop:$src),
4958        !strconcat(OpcodeStr,
4959                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4960        []>, EVEX, EVEX_KZ;
4961   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4962        (ins KRC:$mask, x86scalar_mop:$src),
4963        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4964                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
4965                   BrdcstStr, "}"),
4966        []>, EVEX, EVEX_KZ, EVEX_B;
4967
4968   let Constraints = "$src1 = $dst" in {
4969   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4970        (ins RC:$src1, KRC:$mask, RC:$src2),
4971        !strconcat(OpcodeStr,
4972                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4973        []>, EVEX, EVEX_K;
4974   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4975        (ins RC:$src1, KRC:$mask, x86memop:$src2),
4976        !strconcat(OpcodeStr,
4977                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4978        []>, EVEX, EVEX_K;
4979   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4980        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
4981        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
4982                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
4983        []>, EVEX, EVEX_K, EVEX_B;
4984    }
4985 }
4986
4987 let Predicates = [HasCDI] in {
4988 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
4989                     i512mem, i32mem, "{1to16}">,
4990                     EVEX_V512, EVEX_CD8<32, CD8VF>;
4991
4992
4993 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
4994                     i512mem, i64mem, "{1to8}">,
4995                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4996
4997 }
4998
4999 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5000                                               GR16:$mask),
5001           (VPCONFLICTDrrk VR512:$src1,
5002            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5003
5004 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5005                                               GR8:$mask),
5006           (VPCONFLICTQrrk VR512:$src1,
5007            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5008
5009 let Predicates = [HasCDI] in {
5010 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5011                     i512mem, i32mem, "{1to16}">,
5012                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5013
5014
5015 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5016                     i512mem, i64mem, "{1to8}">,
5017                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5018
5019 }
5020
5021 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5022                                               GR16:$mask),
5023           (VPLZCNTDrrk VR512:$src1,
5024            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5025
5026 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5027                                               GR8:$mask),
5028           (VPLZCNTQrrk VR512:$src1,
5029            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5030
5031 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5032           (VPLZCNTDrm addr:$src)>;
5033 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5034           (VPLZCNTDrr VR512:$src)>;
5035 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5036           (VPLZCNTQrm addr:$src)>;
5037 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5038           (VPLZCNTQrr VR512:$src)>;
5039
5040 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5041 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5042 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5043
5044 def : Pat<(store VK1:$src, addr:$dst),
5045           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5046
5047 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5048                            (truncstore node:$val, node:$ptr), [{
5049   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5050 }]>;
5051
5052 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5053           (MOV8mr addr:$dst, GR8:$src)>;
5054