lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
   6                       string suffix = ""> {
   7   RegisterClass RC = rc;
   8   int NumElts = numelts;
   9
  10   // Corresponding mask register class.
  11   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  12
  13   // Corresponding write-mask register class.
  14   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  15
  16   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  17   // than 8 elements.  Use shift-right and equal to work around the lack of
  18   // !lt in tablegen.
  19   RegisterClass MRC =
  20     !cast<RegisterClass>("GR" #
  21                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  22
  23   // Suffix used in the instruction mnemonic.
  24   string Suffix = suffix;
  25
  26   string VTName = "v" # NumElts # EltVT;
  27
  28   // The vector VT.
  29   ValueType VT = !cast<ValueType>(VTName);
  30
  31   string EltTypeName = !cast<string>(EltVT);
  32   // Size of the element type in bits, e.g. 32 for v16i32.
  33   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  34   int EltSize = EltVT.Size;
  35
  36   // "i" for integer types and "f" for floating-point types
  37   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  38
  39   // Size of RC in bits, e.g. 512 for VR512.
  40   int Size = VT.Size;
  41
  42   // The corresponding memory operand, e.g. i512mem for VR512.
  43   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  44   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  45
  46   // Load patterns
  47   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  48   //       due to load promotion during legalization
  49   PatFrag LdFrag = !cast<PatFrag>("load" #
  50                                   !if (!eq (TypeVariantName, "i"),
  51                                        !if (!eq (Size, 128), "v2i64",
  52                                        !if (!eq (Size, 256), "v4i64",
  53                                             VTName)), VTName));
  54   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  55
  56   // Load patterns used for memory operands.  We only have this defined in
  57   // case of i64 element types for sub-512 integer vectors.  For now, keep
  58   // MemOpFrag undefined in these cases.
  59   PatFrag MemOpFrag =
  60     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  61     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  62     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
  63
  64   // The corresponding float type, e.g. v16f32 for v16i32
  65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  66   //       fails to compile, so we choose FloatVT = VT
  67   ValueType FloatVT = !cast<ValueType>(
  68                         !if (!eq (!srl(EltSize,5),0),
  69                              VTName,
  70                              !if (!eq(TypeVariantName, "i"),
  71                                   "v" # NumElts # "f" # EltSize,
  72                                   VTName)));
  73
  74   // The string to specify embedded broadcast in assembly.
  75   string BroadcastStr = "{1to" # NumElts # "}";
  76
  77   // 8-bit compressed displacement tuple/subvector format.  This is only
  78   // defined for NumElts <= 8.
  79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  81
  82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  83                           !if (!eq (Size, 256), sub_ymm, ?));
  84
  85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  87                      SSEPackedInt));
  88
  89   // A vector type of the same width with element type i32.  This is used to
  90   // create the canonical constant zero node ImmAllZerosV.
  91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
  92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
  93 }
  94
  95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
  96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
  97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
  98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
  99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 101
 102 // "x" in v32i8x_info means RC = VR256X
 103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 107 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 108 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 109
 110 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 111 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 112 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 113 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 114 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 115 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 116
 117 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 118                            X86VectorVTInfo i128> {
 119   X86VectorVTInfo info512 = i512;
 120   X86VectorVTInfo info256 = i256;
 121   X86VectorVTInfo info128 = i128;
 122 }
 123
 124 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 125                                              v16i8x_info>;
 126 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 127                                              v8i16x_info>;
 128 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 129                                              v4i32x_info>;
 130 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 131                                              v2i64x_info>;
 132 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 133                                              v4f32x_info>;
 134 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 135                                              v2f64x_info>;
 136
 137 // This multiclass generates the masking variants from the non-masking
 138 // variant.  It only provides the assembly pieces for the masking variants.
 139 // It assumes custom ISel patterns for masking which can be provided as
 140 // template arguments.
 141 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 142                                   dag Outs,
 143                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 144                                   string OpcodeStr,
 145                                   string AttSrcAsm, string IntelSrcAsm,
 146                                   list<dag> Pattern,
 147                                   list<dag> MaskingPattern,
 148                                   list<dag> ZeroMaskingPattern,
 149                                   string Round = "",
 150                                   string MaskingConstraint = "",
 151                                   InstrItinClass itin = NoItinerary,
 152                                   bit IsCommutable = 0> {
 153   let isCommutable = IsCommutable in
 154     def NAME: AVX512<O, F, Outs, Ins,
 155                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 156                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 157                        Pattern, itin>;
 158
 159   // Prefer over VMOV*rrk Pat<>
 160   let AddedComplexity = 20 in
 161     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 162                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}"#Round#"|"#
 163                                      "$dst {${mask}}"#Round#", "#IntelSrcAsm#"}",
 164                        MaskingPattern, itin>,
 165               EVEX_K {
 166       // In case of the 3src subclass this is overridden with a let.
 167       string Constraints = MaskingConstraint;
 168   }
 169   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 170     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 171                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}"#Round#"|"#
 172                                      "$dst {${mask}} {z}"#Round#", "#IntelSrcAsm#"}",
 173                        ZeroMaskingPattern,
 174                        itin>,
 175               EVEX_KZ;
 176 }
 177
 178
 179 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 180 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 181                                   dag Outs,
 182                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 183                                   string OpcodeStr,
 184                                   string AttSrcAsm, string IntelSrcAsm,
 185                                   dag RHS, dag MaskingRHS,
 186                                   string Round = "",
 187                                   string MaskingConstraint = "",
 188                                   InstrItinClass itin = NoItinerary,
 189                                   bit IsCommutable = 0> :
 190   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 191                          AttSrcAsm, IntelSrcAsm,
 192                          [(set _.RC:$dst, RHS)],
 193                          [(set _.RC:$dst, MaskingRHS)],
 194                          [(set _.RC:$dst,
 195                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 196                          Round, MaskingConstraint, NoItinerary, IsCommutable>;
 197
 198 // This multiclass generates the unconditional/non-masking, the masking and
 199 // the zero-masking variant of the instruction.  In the masking case, the
 200 // perserved vector elements come from a new dummy input operand tied to $dst.
 201 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 202                            dag Outs, dag Ins, string OpcodeStr,
 203                            string AttSrcAsm, string IntelSrcAsm,
 204                            dag RHS, string Round = "",
 205                            InstrItinClass itin = NoItinerary,
 206                            bit IsCommutable = 0> :
 207    AVX512_maskable_common<O, F, _, Outs, Ins,
 208                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 209                           !con((ins _.KRCWM:$mask), Ins),
 210                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 211                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), Round,
 212                           "$src0 = $dst", itin, IsCommutable>;
 213
 214 // Similar to AVX512_maskable but in this case one of the source operands
 215 // ($src1) is already tied to $dst so we just use that for the preserved
 216 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 217 // $src1.
 218 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 219                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 220                                 string AttSrcAsm, string IntelSrcAsm,
 221                                 dag RHS> :
 222    AVX512_maskable_common<O, F, _, Outs,
 223                           !con((ins _.RC:$src1), NonTiedIns),
 224                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 225                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 226                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 227                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 228
 229
 230 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 231                                   dag Outs, dag Ins,
 232                                   string OpcodeStr,
 233                                   string AttSrcAsm, string IntelSrcAsm,
 234                                   list<dag> Pattern> :
 235    AVX512_maskable_custom<O, F, Outs, Ins,
 236                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 237                           !con((ins _.KRCWM:$mask), Ins),
 238                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [], "",
 239                           "$src0 = $dst">;
 240
 241 // Bitcasts between 512-bit vector types. Return the original type since
 242 // no instruction is needed for the conversion
 243 let Predicates = [HasAVX512] in {
 244   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 245   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 246   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 247   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 248   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 249   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 250   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 251   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 252   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 253   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 254   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 255   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 256   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 257   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 258   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 259   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 260   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 261   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 262   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 263   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 264   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 265   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 266   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 267   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 268   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 269   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 270   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 271   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 272   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 273   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 274   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 275
 276   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 277   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 278   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 279   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 280   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 281   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 282   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 283   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 284   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 285   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 286   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 287   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 288   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 289   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 290   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 291   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 292   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 293   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 294   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 295   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 296   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 297   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 298   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 299   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 300   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 301   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 302   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 303   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 304   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 305   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 306
 307 // Bitcasts between 256-bit vector types. Return the original type since
 308 // no instruction is needed for the conversion
 309   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 310   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 311   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 312   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 313   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 314   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 315   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 316   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 317   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 318   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 319   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 320   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 321   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 322   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 323   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 324   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 325   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 326   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 327   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 328   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 329   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 330   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 331   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 332   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 333   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 334   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 335   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 336   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 337   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 338   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 339 }
 340
 341 //
 342 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 343 //
 344
 345 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 346     isPseudo = 1, Predicates = [HasAVX512] in {
 347 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 348                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 349 }
 350
 351 let Predicates = [HasAVX512] in {
 352 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 353 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 354 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 355 }
 356
 357 //===----------------------------------------------------------------------===//
 358 // AVX-512 - VECTOR INSERT
 359 //
 360
 361 multiclass vinsert_for_size_no_alt<int Opcode,
 362                                    X86VectorVTInfo From, X86VectorVTInfo To,
 363                                    PatFrag vinsert_insert,
 364                                    SDNodeXForm INSERT_get_vinsert_imm> {
 365   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 366     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 367                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
 368                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 369                                                 "\t{$src3, $src2, $src1, $dst|"
 370                                                    "$dst, $src1, $src2, $src3}",
 371                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 372                                                        (From.VT From.RC:$src2),
 373                                                        (iPTR imm)))]>,
 374              EVEX_4V, EVEX_V512;
 375
 376     let mayLoad = 1 in
 377     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 378                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
 379                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 380                                                 "\t{$src3, $src2, $src1, $dst|"
 381                                                    "$dst, $src1, $src2, $src3}",
 382                []>,
 383              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 384   }
 385 }
 386
 387 multiclass vinsert_for_size<int Opcode,
 388                             X86VectorVTInfo From, X86VectorVTInfo To,
 389                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 390                             PatFrag vinsert_insert,
 391                             SDNodeXForm INSERT_get_vinsert_imm> :
 392   vinsert_for_size_no_alt<Opcode, From, To,
 393                           vinsert_insert, INSERT_get_vinsert_imm> {
 394   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 395   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 396   // natively via AVX512DQ.
 397   let Predicates = [NoDQI] in
 398     def : Pat<(vinsert_insert:$ins
 399                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 400               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 401                             VR512:$src1, From.RC:$src2,
 402                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 403 }
 404
 405 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 406                             ValueType EltVT64, int Opcode256> {
 407   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 408                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 409                                  X86VectorVTInfo<16, EltVT32, VR512>,
 410                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 411                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 412                                  vinsert128_insert,
 413                                  INSERT_get_vinsert128_imm>;
 414   let Predicates = [HasDQI] in
 415     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 416                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 417                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 418                                  vinsert128_insert,
 419                                  INSERT_get_vinsert128_imm>, VEX_W;
 420   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 421                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 422                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 423                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 424                                  X86VectorVTInfo<16, EltVT32, VR512>,
 425                                  vinsert256_insert,
 426                                  INSERT_get_vinsert256_imm>, VEX_W;
 427   let Predicates = [HasDQI] in
 428     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 429                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 430                                  X86VectorVTInfo<16, EltVT32, VR512>,
 431                                  vinsert256_insert,
 432                                  INSERT_get_vinsert256_imm>;
 433 }
 434
 435 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 436 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 437
 438 // vinsertps - insert f32 to XMM
 439 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 440       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
 441       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 442       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 443       EVEX_4V;
 444 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 445       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
 446       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 447       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 448                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 449                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 450
 451 //===----------------------------------------------------------------------===//
 452 // AVX-512 VECTOR EXTRACT
 453 //---
 454
 455 multiclass vextract_for_size<int Opcode,
 456                              X86VectorVTInfo From, X86VectorVTInfo To,
 457                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 458                              PatFrag vextract_extract,
 459                              SDNodeXForm EXTRACT_get_vextract_imm> {
 460   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 461     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 462                 (ins VR512:$src1, i8imm:$idx),
 463                 "vextract" # To.EltTypeName # "x4",
 464                 "$idx, $src1", "$src1, $idx",
 465                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 466                                                          (iPTR imm)))]>,
 467               AVX512AIi8Base, EVEX, EVEX_V512;
 468     let mayStore = 1 in
 469     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 470             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
 471             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 472                                                "$dst, $src1, $src2}",
 473             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 474   }
 475
 476   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 477   // vextracti32x4
 478   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 479             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 480                           VR512:$src1,
 481                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 482
 483   // A 128/256-bit subvector extract from the first 512-bit vector position is
 484   // a subregister copy that needs no instruction.
 485   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 486             (To.VT
 487                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 488
 489   // And for the alternative types.
 490   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 491             (AltTo.VT
 492                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 493
 494   // Intrinsic call with masking.
 495   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 496                               "x4_512")
 497                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 498             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 499                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 500                 VR512:$src1, imm:$idx)>;
 501
 502   // Intrinsic call with zero-masking.
 503   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 504                               "x4_512")
 505                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 506             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 507                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 508                 VR512:$src1, imm:$idx)>;
 509
 510   // Intrinsic call without masking.
 511   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 512                               "x4_512")
 513                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 514             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 515                 VR512:$src1, imm:$idx)>;
 516 }
 517
 518 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 519                              ValueType EltVT64, int Opcode64> {
 520   defm NAME # "32x4" : vextract_for_size<Opcode32,
 521                                  X86VectorVTInfo<16, EltVT32, VR512>,
 522                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 523                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 524                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 525                                  vextract128_extract,
 526                                  EXTRACT_get_vextract128_imm>;
 527   defm NAME # "64x4" : vextract_for_size<Opcode64,
 528                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 529                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 530                                  X86VectorVTInfo<16, EltVT32, VR512>,
 531                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 532                                  vextract256_extract,
 533                                  EXTRACT_get_vextract256_imm>, VEX_W;
 534 }
 535
 536 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 537 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 538
 539 // A 128-bit subvector insert to the first 512-bit vector position
 540 // is a subregister copy that needs no instruction.
 541 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 542           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 543           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 544           sub_ymm)>;
 545 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 546           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 547           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 548           sub_ymm)>;
 549 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 550           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 551           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 552           sub_ymm)>;
 553 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 554           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 555           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 556           sub_ymm)>;
 557
 558 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 559           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 560 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 561           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 562 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 563           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 564 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 565           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 566
 567 // vextractps - extract 32 bits from XMM
 568 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 569       (ins VR128X:$src1, i32i8imm:$src2),
 570       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 571       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 572       EVEX;
 573
 574 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 575       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 576       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 577       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 578                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 579
 580 //===---------------------------------------------------------------------===//
 581 // AVX-512 BROADCAST
 582 //---
 583 multiclass avx512_fp_broadcast<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
 584                               ValueType svt, X86VectorVTInfo _> {
 585   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
 586                    (ins SrcRC:$src), "vbroadcast"## !subst("p", "s", _.Suffix),
 587                    "$src", "$src", (_.VT (OpNode (svt SrcRC:$src)))>,
 588                    T8PD, EVEX;
 589
 590   let mayLoad = 1 in {
 591     defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
 592                      (ins _.ScalarMemOp:$src),
 593                      "vbroadcast"##!subst("p", "s", _.Suffix), "$src", "$src",
 594                      (_.VT (OpNode (_.ScalarLdFrag addr:$src)))>,
 595                      T8PD, EVEX;
 596   }
 597 }
 598
 599 multiclass avx512_fp_broadcast_vl<bits<8> opc, SDNode OpNode,
 600                                   AVX512VLVectorVTInfo _> {
 601   defm Z  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info512>,
 602                              EVEX_V512;
 603
 604   let Predicates = [HasVLX] in {
 605     defm Z256  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info256>,
 606                                   EVEX_V256;
 607   }
 608 }
 609
 610 let ExeDomain = SSEPackedSingle in {
 611   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, X86VBroadcast,
 612                               avx512vl_f32_info>, EVEX_CD8<32, CD8VT1>;
 613    let Predicates = [HasVLX] in {
 614      defm VBROADCASTSSZ128  : avx512_fp_broadcast<0x18, X86VBroadcast, VR128X,
 615                                      v4f32, v4f32x_info>, EVEX_V128,
 616                                      EVEX_CD8<32, CD8VT1>;
 617    }
 618 }
 619
 620 let ExeDomain = SSEPackedDouble in {
 621   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, X86VBroadcast,
 622                               avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VT1>;
 623 }
 624
 625 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 626           (VBROADCASTSSZm addr:$src)>;
 627 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 628           (VBROADCASTSDZm addr:$src)>;
 629
 630 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 631           (VBROADCASTSSZm addr:$src)>;
 632 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 633           (VBROADCASTSDZm addr:$src)>;
 634
 635 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 636                           RegisterClass SrcRC, RegisterClass KRC> {
 637   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 638                    !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 639                    []>, EVEX, EVEX_V512;
 640   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 641                    (ins KRC:$mask, SrcRC:$src),
 642                    !strconcat(OpcodeStr,
 643                         "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 644                    []>, EVEX, EVEX_V512, EVEX_KZ;
 645 }
 646
 647 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 648 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 649                                             VEX_W;
 650
 651 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 652            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 653
 654 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 655            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 656
 657 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 658         (VPBROADCASTDrZrr GR32:$src)>;
 659 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 660         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 661 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 662         (VPBROADCASTQrZrr GR64:$src)>;
 663 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 664         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 665
 666 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 667         (VPBROADCASTDrZrr GR32:$src)>;
 668 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 669         (VPBROADCASTQrZrr GR64:$src)>;
 670
 671 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 672                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 673           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 674 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 675                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 676           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 677
 678 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 679                           X86MemOperand x86memop, PatFrag ld_frag,
 680                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 681                           RegisterClass KRC> {
 682   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 683                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 684                   [(set DstRC:$dst,
 685                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 686   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 687                                                          VR128X:$src),
 688                     !strconcat(OpcodeStr,
 689                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 690                     [(set DstRC:$dst,
 691                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 692                     EVEX, EVEX_KZ;
 693   let mayLoad = 1 in {
 694   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 695                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 696                   [(set DstRC:$dst,
 697                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 698   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 699                                                          x86memop:$src),
 700                   !strconcat(OpcodeStr,
 701                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 702                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 703                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 704   }
 705 }
 706
 707 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 708                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 709                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 710 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 711                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 712                       EVEX_CD8<64, CD8VT1>;
 713
 714 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 715                           X86MemOperand x86memop, PatFrag ld_frag,
 716                           RegisterClass KRC> {
 717   let mayLoad = 1 in {
 718   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 719                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 720                   []>, EVEX;
 721   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 722                                                          x86memop:$src),
 723                   !strconcat(OpcodeStr,
 724                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 725                   []>, EVEX, EVEX_KZ;
 726   }
 727 }
 728
 729 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 730                        i128mem, loadv2i64, VK16WM>,
 731                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 732 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 733                        i256mem, loadv4i64, VK16WM>, VEX_W,
 734                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 735
 736 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 737           (VPBROADCASTDZrr VR128X:$src)>;
 738 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 739           (VPBROADCASTQZrr VR128X:$src)>;
 740
 741 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
 742           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 743 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
 744           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 745
 746 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
 747           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 748 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
 749           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 750
 751 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 752           (VBROADCASTSSZr VR128X:$src)>;
 753 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 754           (VBROADCASTSDZr VR128X:$src)>;
 755
 756 // Provide fallback in case the load node that is used in the patterns above
 757 // is used by additional users, which prevents the pattern selection.
 758 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 759           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 760 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 761           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 762
 763
 764 let Predicates = [HasAVX512] in {
 765 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 766            (EXTRACT_SUBREG
 767               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 768                        addr:$src)), sub_ymm)>;
 769 }
 770 //===----------------------------------------------------------------------===//
 771 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 772 //---
 773
 774 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 775                        RegisterClass KRC> {
 776 let Predicates = [HasCDI] in
 777 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 778                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 779                   []>, EVEX, EVEX_V512;
 780
 781 let Predicates = [HasCDI, HasVLX] in {
 782 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 783                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 784                   []>, EVEX, EVEX_V128;
 785 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 786                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 787                   []>, EVEX, EVEX_V256;
 788 }
 789 }
 790
 791 let Predicates = [HasCDI] in {
 792 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 793                                              VK16>;
 794 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 795                                              VK8>, VEX_W;
 796 }
 797
 798 //===----------------------------------------------------------------------===//
 799 // AVX-512 - VPERM
 800 //
 801 // -- immediate form --
 802 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 803                            X86VectorVTInfo _> {
 804   let ExeDomain = _.ExeDomain in {
 805   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
 806                      (ins _.RC:$src1, i8imm:$src2),
 807                      !strconcat(OpcodeStr,
 808                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 809                      [(set _.RC:$dst,
 810                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
 811                      EVEX;
 812   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
 813                      (ins _.MemOp:$src1, i8imm:$src2),
 814                      !strconcat(OpcodeStr,
 815                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 816                      [(set _.RC:$dst,
 817                        (_.VT (OpNode (_.MemOpFrag addr:$src1),
 818                               (i8 imm:$src2))))]>,
 819            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
 820 }
 821 }
 822
 823 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
 824                          X86VectorVTInfo Ctrl> :
 825      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
 826   let ExeDomain = _.ExeDomain in {
 827     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
 828                      (ins _.RC:$src1, _.RC:$src2),
 829                      !strconcat("vpermil" # _.Suffix,
 830                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 831                      [(set _.RC:$dst,
 832                          (_.VT (X86VPermilpv _.RC:$src1,
 833                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
 834              EVEX_4V;
 835     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
 836                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
 837                      !strconcat("vpermil" # _.Suffix,
 838                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 839                      [(set _.RC:$dst,
 840                          (_.VT (X86VPermilpv _.RC:$src1,
 841                                   (Ctrl.VT (Ctrl.MemOpFrag addr:$src2)))))]>,
 842              EVEX_4V;
 843   }
 844 }
 845
 846 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
 847                   EVEX_V512, VEX_W;
 848 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
 849                   EVEX_V512, VEX_W;
 850
 851 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
 852                   EVEX_V512;
 853 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
 854                   EVEX_V512, VEX_W;
 855
 856 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 857           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 858 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 859           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 860
 861 // -- VPERM - register form --
 862 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 863                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 864
 865   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 866                    (ins RC:$src1, RC:$src2),
 867                    !strconcat(OpcodeStr,
 868                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 869                    [(set RC:$dst,
 870                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 871
 872   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 873                    (ins RC:$src1, x86memop:$src2),
 874                    !strconcat(OpcodeStr,
 875                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 876                    [(set RC:$dst,
 877                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 878                      EVEX_4V;
 879 }
 880
 881 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 882                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 883 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 884                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 885 let ExeDomain = SSEPackedSingle in
 886 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 887                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 888 let ExeDomain = SSEPackedDouble in
 889 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 890                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 891
 892 // -- VPERM2I - 3 source operands form --
 893 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 894                           PatFrag mem_frag, X86MemOperand x86memop,
 895                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 896 let Constraints = "$src1 = $dst" in {
 897   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 898                    (ins RC:$src1, RC:$src2, RC:$src3),
 899                    !strconcat(OpcodeStr,
 900                        "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 901                    [(set RC:$dst,
 902                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 903                     EVEX_4V;
 904
 905   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 906                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 907                    !strconcat(OpcodeStr,
 908                        "\t{$src3, $src2, $dst {${mask}}|"
 909                        "$dst {${mask}}, $src2, $src3}"),
 910                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 911                                            (OpNode RC:$src1, RC:$src2,
 912                                               RC:$src3),
 913                                            RC:$src1)))]>,
 914                     EVEX_4V, EVEX_K;
 915
 916   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 917     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 918                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 919                    !strconcat(OpcodeStr,
 920                        "\t{$src3, $src2, $dst {${mask}} {z} |",
 921                        "$dst {${mask}} {z}, $src2, $src3}"),
 922                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 923                                            (OpNode RC:$src1, RC:$src2,
 924                                               RC:$src3),
 925                                            (OpVT (bitconvert
 926                                               (v16i32 immAllZerosV))))))]>,
 927                     EVEX_4V, EVEX_KZ;
 928
 929   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 930                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 931                    !strconcat(OpcodeStr,
 932                     "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 933                    [(set RC:$dst,
 934                      (OpVT (OpNode RC:$src1, RC:$src2,
 935                       (mem_frag addr:$src3))))]>, EVEX_4V;
 936
 937   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 938                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 939                    !strconcat(OpcodeStr,
 940                     "\t{$src3, $src2, $dst {${mask}}|"
 941                     "$dst {${mask}}, $src2, $src3}"),
 942                    [(set RC:$dst,
 943                        (OpVT (vselect KRC:$mask,
 944                                       (OpNode RC:$src1, RC:$src2,
 945                                          (mem_frag addr:$src3)),
 946                                       RC:$src1)))]>,
 947                     EVEX_4V, EVEX_K;
 948
 949   let AddedComplexity = 10 in // Prefer over the rrkz variant
 950     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 951                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 952                    !strconcat(OpcodeStr,
 953                     "\t{$src3, $src2, $dst {${mask}} {z}|"
 954                     "$dst {${mask}} {z}, $src2, $src3}"),
 955                    [(set RC:$dst,
 956                      (OpVT (vselect KRC:$mask,
 957                                     (OpNode RC:$src1, RC:$src2,
 958                                             (mem_frag addr:$src3)),
 959                                     (OpVT (bitconvert
 960                                        (v16i32 immAllZerosV))))))]>,
 961                     EVEX_4V, EVEX_KZ;
 962   }
 963 }
 964 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
 965                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
 966                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 967 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
 968                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
 969                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 970 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
 971                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
 972                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 973 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
 974                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
 975                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 976
 977 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
 978                           PatFrag mem_frag, X86MemOperand x86memop,
 979                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
 980                           ValueType MaskVT, RegisterClass MRC> :
 981         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
 982                          OpVT, KRC> {
 983   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 984                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
 985             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
 986
 987   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 988                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
 989             (!cast<Instruction>(NAME#rrk) VR512:$src1,
 990               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
 991 }
 992
 993 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
 994                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
 995                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 996 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
 997                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
 998                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 999 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
1000                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
1001                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1002 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
1003                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
1004                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1005
1006 //===----------------------------------------------------------------------===//
1007 // AVX-512 - BLEND using mask
1008 //
1009 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
1010                           RegisterClass KRC, RegisterClass RC,
1011                           X86MemOperand x86memop, PatFrag mem_frag,
1012                           SDNode OpNode, ValueType vt> {
1013   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
1014              (ins KRC:$mask, RC:$src1, RC:$src2),
1015              !strconcat(OpcodeStr,
1016              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1017              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
1018                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
1019   let mayLoad = 1 in
1020   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1021              (ins KRC:$mask, RC:$src1, x86memop:$src2),
1022              !strconcat(OpcodeStr,
1023              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1024              []>, EVEX_4V, EVEX_K;
1025 }
1026
1027 let ExeDomain = SSEPackedSingle in
1028 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
1029                               VK16WM, VR512, f512mem,
1030                               memopv16f32, vselect, v16f32>,
1031                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1032 let ExeDomain = SSEPackedDouble in
1033 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
1034                               VK8WM, VR512, f512mem,
1035                               memopv8f64, vselect, v8f64>,
1036                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1037
1038 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
1039                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
1040         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
1041          VR512:$src1, VR512:$src2)>;
1042
1043 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
1044                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
1045         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
1046          VR512:$src1, VR512:$src2)>;
1047
1048 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
1049                               VK16WM, VR512, f512mem,
1050                               memopv16i32, vselect, v16i32>,
1051                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1052
1053 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
1054                               VK8WM, VR512, f512mem,
1055                               memopv8i64, vselect, v8i64>,
1056                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1057
1058 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
1059                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
1060         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
1061          VR512:$src1, VR512:$src2)>;
1062
1063 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
1064                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
1065         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
1066          VR512:$src1, VR512:$src2)>;
1067
1068 let Predicates = [HasAVX512] in {
1069 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1070                             (v8f32 VR256X:$src2))),
1071             (EXTRACT_SUBREG
1072               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1073             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1074             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1075
1076 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1077                             (v8i32 VR256X:$src2))),
1078             (EXTRACT_SUBREG
1079                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1080             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1081             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1082 }
1083 //===----------------------------------------------------------------------===//
1084 // Compare Instructions
1085 //===----------------------------------------------------------------------===//
1086
1087 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1088 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1089                             Operand CC, SDNode OpNode, ValueType VT,
1090                             PatFrag ld_frag, string asm, string asm_alt> {
1091   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1092                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1093                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1094                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1095   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1096                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1097                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1098                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1099   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1100     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1101                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1102                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1103     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1104                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1105                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1106   }
1107 }
1108
1109 let Predicates = [HasAVX512] in {
1110 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1111                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1112                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1113                  XS;
1114 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1115                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1116                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1117                  XD, VEX_W;
1118 }
1119
1120 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1121               X86VectorVTInfo _> {
1122   def rr : AVX512BI<opc, MRMSrcReg,
1123              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1124              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1125              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1126              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1127   let mayLoad = 1 in
1128   def rm : AVX512BI<opc, MRMSrcMem,
1129              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1130              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1131              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1132                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1133              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1134   def rrk : AVX512BI<opc, MRMSrcReg,
1135               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1136               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1137                           "$dst {${mask}}, $src1, $src2}"),
1138               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1139                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1140               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1141   let mayLoad = 1 in
1142   def rmk : AVX512BI<opc, MRMSrcMem,
1143               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1144               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1145                           "$dst {${mask}}, $src1, $src2}"),
1146               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1147                                    (OpNode (_.VT _.RC:$src1),
1148                                        (_.VT (bitconvert
1149                                               (_.LdFrag addr:$src2))))))],
1150               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1151 }
1152
1153 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1154               X86VectorVTInfo _> :
1155            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1156   let mayLoad = 1 in {
1157   def rmb : AVX512BI<opc, MRMSrcMem,
1158               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1159               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1160                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1161               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1162                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1163               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1164   def rmbk : AVX512BI<opc, MRMSrcMem,
1165                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1166                                        _.ScalarMemOp:$src2),
1167                !strconcat(OpcodeStr,
1168                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1169                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1170                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1171                                       (OpNode (_.VT _.RC:$src1),
1172                                         (X86VBroadcast
1173                                           (_.ScalarLdFrag addr:$src2)))))],
1174                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1175   }
1176 }
1177
1178 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1179                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1180   let Predicates = [prd] in
1181   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1182            EVEX_V512;
1183
1184   let Predicates = [prd, HasVLX] in {
1185     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1186                 EVEX_V256;
1187     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1188                 EVEX_V128;
1189   }
1190 }
1191
1192 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1193                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1194                                   Predicate prd> {
1195   let Predicates = [prd] in
1196   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1197            EVEX_V512;
1198
1199   let Predicates = [prd, HasVLX] in {
1200     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1201                 EVEX_V256;
1202     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1203                 EVEX_V128;
1204   }
1205 }
1206
1207 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1208                       avx512vl_i8_info, HasBWI>,
1209                 EVEX_CD8<8, CD8VF>;
1210
1211 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1212                       avx512vl_i16_info, HasBWI>,
1213                 EVEX_CD8<16, CD8VF>;
1214
1215 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1216                       avx512vl_i32_info, HasAVX512>,
1217                 EVEX_CD8<32, CD8VF>;
1218
1219 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1220                       avx512vl_i64_info, HasAVX512>,
1221                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1222
1223 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1224                       avx512vl_i8_info, HasBWI>,
1225                 EVEX_CD8<8, CD8VF>;
1226
1227 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1228                       avx512vl_i16_info, HasBWI>,
1229                 EVEX_CD8<16, CD8VF>;
1230
1231 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1232                       avx512vl_i32_info, HasAVX512>,
1233                 EVEX_CD8<32, CD8VF>;
1234
1235 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1236                       avx512vl_i64_info, HasAVX512>,
1237                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1238
1239 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1240             (COPY_TO_REGCLASS (VPCMPGTDZrr
1241             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1242             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1243
1244 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1245             (COPY_TO_REGCLASS (VPCMPEQDZrr
1246             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1247             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1248
1249 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1250                           X86VectorVTInfo _> {
1251   def rri : AVX512AIi8<opc, MRMSrcReg,
1252              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1253              !strconcat("vpcmp${cc}", Suffix,
1254                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1255              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1256                                        imm:$cc))],
1257              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1258   let mayLoad = 1 in
1259   def rmi : AVX512AIi8<opc, MRMSrcMem,
1260              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1261              !strconcat("vpcmp${cc}", Suffix,
1262                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1263              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1264                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1265                               imm:$cc))],
1266              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1267   def rrik : AVX512AIi8<opc, MRMSrcReg,
1268               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1269                                       AVXCC:$cc),
1270               !strconcat("vpcmp${cc}", Suffix,
1271                          "\t{$src2, $src1, $dst {${mask}}|",
1272                          "$dst {${mask}}, $src1, $src2}"),
1273               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1274                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1275                                           imm:$cc)))],
1276               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1277   let mayLoad = 1 in
1278   def rmik : AVX512AIi8<opc, MRMSrcMem,
1279               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1280                                     AVXCC:$cc),
1281               !strconcat("vpcmp${cc}", Suffix,
1282                          "\t{$src2, $src1, $dst {${mask}}|",
1283                          "$dst {${mask}}, $src1, $src2}"),
1284               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1285                                    (OpNode (_.VT _.RC:$src1),
1286                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1287                                       imm:$cc)))],
1288               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1289
1290   // Accept explicit immediate argument form instead of comparison code.
1291   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1292     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1293                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1294                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1295                           "$dst, $src1, $src2, $cc}"),
1296                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1297     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1298                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1299                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1300                           "$dst, $src1, $src2, $cc}"),
1301                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1302     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1303                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1304                                        i8imm:$cc),
1305                !strconcat("vpcmp", Suffix,
1306                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1307                           "$dst {${mask}}, $src1, $src2, $cc}"),
1308                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1309     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1310                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1311                                        i8imm:$cc),
1312                !strconcat("vpcmp", Suffix,
1313                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1314                           "$dst {${mask}}, $src1, $src2, $cc}"),
1315                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1316   }
1317 }
1318
1319 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1320                               X86VectorVTInfo _> :
1321            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1322   let mayLoad = 1 in {
1323   def rmib : AVX512AIi8<opc, MRMSrcMem,
1324              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1325                                      AVXCC:$cc),
1326              !strconcat("vpcmp${cc}", Suffix,
1327                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1328                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1329              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1330                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1331                                imm:$cc))],
1332              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1333   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1334               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1335                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1336               !strconcat("vpcmp${cc}", Suffix,
1337                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1338                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1339               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1340                                   (OpNode (_.VT _.RC:$src1),
1341                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1342                                     imm:$cc)))],
1343               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1344   }
1345
1346   // Accept explicit immediate argument form instead of comparison code.
1347   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1348     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1349                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1350                                        i8imm:$cc),
1351                !strconcat("vpcmp", Suffix,
1352                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1353                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1354                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1355     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1356                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1357                                        _.ScalarMemOp:$src2, i8imm:$cc),
1358                !strconcat("vpcmp", Suffix,
1359                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1360                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1361                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1362   }
1363 }
1364
1365 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1366                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1367   let Predicates = [prd] in
1368   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1369
1370   let Predicates = [prd, HasVLX] in {
1371     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1372     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1373   }
1374 }
1375
1376 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1377                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1378   let Predicates = [prd] in
1379   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1380            EVEX_V512;
1381
1382   let Predicates = [prd, HasVLX] in {
1383     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1384                 EVEX_V256;
1385     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1386                 EVEX_V128;
1387   }
1388 }
1389
1390 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1391                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1392 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1393                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1394
1395 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1396                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1397 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1398                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1399
1400 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1401                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1402 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1403                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1404
1405 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1406                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1407 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1408                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1409
1410 // avx512_cmp_packed - compare packed instructions
1411 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1412                            X86MemOperand x86memop, ValueType vt,
1413                            string suffix, Domain d> {
1414   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1415              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1416              !strconcat("vcmp${cc}", suffix,
1417                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1418              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1419   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1420              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1421      !strconcat("vcmp${cc}", suffix,
1422                 "\t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1423                 [], d>, EVEX_B;
1424   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1425              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1426               !strconcat("vcmp${cc}", suffix,
1427                          "\t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1428              [(set KRC:$dst,
1429               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1430
1431   // Accept explicit immediate argument form instead of comparison code.
1432   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1433     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1434                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1435               !strconcat("vcmp", suffix,
1436                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1437     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1438                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1439               !strconcat("vcmp", suffix,
1440                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1441   }
1442 }
1443
1444 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1445                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1446                EVEX_CD8<32, CD8VF>;
1447 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1448                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1449                EVEX_CD8<64, CD8VF>;
1450
1451 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1452           (COPY_TO_REGCLASS (VCMPPSZrri
1453             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1454             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1455             imm:$cc), VK8)>;
1456 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1457           (COPY_TO_REGCLASS (VPCMPDZrri
1458             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1459             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1460             imm:$cc), VK8)>;
1461 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1462           (COPY_TO_REGCLASS (VPCMPUDZrri
1463             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1464             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1465             imm:$cc), VK8)>;
1466
1467 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1468                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1469                  FROUND_NO_EXC)),
1470           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1471                              (I8Imm imm:$cc)), GR16)>;
1472
1473 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1474                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1475                  FROUND_NO_EXC)),
1476           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1477                              (I8Imm imm:$cc)), GR8)>;
1478
1479 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1480                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1481                 FROUND_CURRENT)),
1482           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1483                              (I8Imm imm:$cc)), GR16)>;
1484
1485 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1486                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1487                  FROUND_CURRENT)),
1488           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1489                              (I8Imm imm:$cc)), GR8)>;
1490
1491 // Mask register copy, including
1492 // - copy between mask registers
1493 // - load/store mask registers
1494 // - copy from GPR to mask register and vice versa
1495 //
1496 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1497                          string OpcodeStr, RegisterClass KRC,
1498                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1499   let hasSideEffects = 0 in {
1500     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1501                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1502     let mayLoad = 1 in
1503     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1504                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1505                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1506     let mayStore = 1 in
1507     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1508                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1509   }
1510 }
1511
1512 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1513                              string OpcodeStr,
1514                              RegisterClass KRC, RegisterClass GRC> {
1515   let hasSideEffects = 0 in {
1516     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1517                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1518     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1519                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1520   }
1521 }
1522
1523 let Predicates = [HasDQI] in
1524   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1525                                i8mem>,
1526                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1527                VEX, PD;
1528
1529 let Predicates = [HasAVX512] in
1530   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1531                                i16mem>,
1532                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1533                VEX, PS;
1534
1535 let Predicates = [HasBWI] in {
1536   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1537                                i32mem>, VEX, PD, VEX_W;
1538   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1539                VEX, XD;
1540 }
1541
1542 let Predicates = [HasBWI] in {
1543   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1544                                i64mem>, VEX, PS, VEX_W;
1545   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1546                VEX, XD, VEX_W;
1547 }
1548
1549 // GR from/to mask register
1550 let Predicates = [HasDQI] in {
1551   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1552             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1553   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1554             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1555 }
1556 let Predicates = [HasAVX512] in {
1557   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1558             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1559   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1560             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1561 }
1562 let Predicates = [HasBWI] in {
1563   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1564   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1565 }
1566 let Predicates = [HasBWI] in {
1567   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1568   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1569 }
1570
1571 // Load/store kreg
1572 let Predicates = [HasDQI] in {
1573   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1574             (KMOVBmk addr:$dst, VK8:$src)>;
1575 }
1576 let Predicates = [HasAVX512] in {
1577   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1578             (KMOVWmk addr:$dst, VK16:$src)>;
1579   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1580             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1581   def : Pat<(i1 (load addr:$src)),
1582             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1583   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1584             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1585 }
1586 let Predicates = [HasBWI] in {
1587   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1588             (KMOVDmk addr:$dst, VK32:$src)>;
1589 }
1590 let Predicates = [HasBWI] in {
1591   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1592             (KMOVQmk addr:$dst, VK64:$src)>;
1593 }
1594
1595 let Predicates = [HasAVX512] in {
1596   def : Pat<(i1 (trunc (i64 GR64:$src))),
1597             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1598                                         (i32 1))), VK1)>;
1599
1600   def : Pat<(i1 (trunc (i32 GR32:$src))),
1601             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1602
1603   def : Pat<(i1 (trunc (i8 GR8:$src))),
1604        (COPY_TO_REGCLASS
1605         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1606        VK1)>;
1607   def : Pat<(i1 (trunc (i16 GR16:$src))),
1608        (COPY_TO_REGCLASS
1609         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1610        VK1)>;
1611
1612   def : Pat<(i32 (zext VK1:$src)),
1613             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1614   def : Pat<(i8 (zext VK1:$src)),
1615             (EXTRACT_SUBREG
1616              (AND32ri (KMOVWrk
1617                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1618   def : Pat<(i64 (zext VK1:$src)),
1619             (AND64ri8 (SUBREG_TO_REG (i64 0),
1620              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1621   def : Pat<(i16 (zext VK1:$src)),
1622             (EXTRACT_SUBREG
1623              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1624               sub_16bit)>;
1625   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1626             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1627   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1628             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1629 }
1630 let Predicates = [HasBWI] in {
1631   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1632             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1633   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1634             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1635 }
1636
1637
1638 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1639 let Predicates = [HasAVX512] in {
1640   // GR from/to 8-bit mask without native support
1641   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1642             (COPY_TO_REGCLASS
1643               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1644               VK8)>;
1645   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1646             (EXTRACT_SUBREG
1647               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1648               sub_8bit)>;
1649
1650   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1651             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1652   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1653             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1654 }
1655 let Predicates = [HasBWI] in {
1656   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1657             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1658   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1659             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1660 }
1661
1662 // Mask unary operation
1663 // - KNOT
1664 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1665                             RegisterClass KRC, SDPatternOperator OpNode,
1666                             Predicate prd> {
1667   let Predicates = [prd] in
1668     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1669                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1670                [(set KRC:$dst, (OpNode KRC:$src))]>;
1671 }
1672
1673 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1674                                 SDPatternOperator OpNode> {
1675   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1676                             HasDQI>, VEX, PD;
1677   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1678                             HasAVX512>, VEX, PS;
1679   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1680                             HasBWI>, VEX, PD, VEX_W;
1681   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1682                             HasBWI>, VEX, PS, VEX_W;
1683 }
1684
1685 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1686
1687 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1688   let Predicates = [HasAVX512] in
1689     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1690                 (i16 GR16:$src)),
1691               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1692               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1693 }
1694 defm : avx512_mask_unop_int<"knot", "KNOT">;
1695
1696 let Predicates = [HasDQI] in
1697 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1698 let Predicates = [HasAVX512] in
1699 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1700 let Predicates = [HasBWI] in
1701 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1702 let Predicates = [HasBWI] in
1703 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1704
1705 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1706 let Predicates = [HasAVX512] in {
1707 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1708           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1709
1710 def : Pat<(not VK8:$src),
1711           (COPY_TO_REGCLASS
1712             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1713 }
1714
1715 // Mask binary operation
1716 // - KAND, KANDN, KOR, KXNOR, KXOR
1717 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1718                            RegisterClass KRC, SDPatternOperator OpNode,
1719                            Predicate prd> {
1720   let Predicates = [prd] in
1721     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1722                !strconcat(OpcodeStr,
1723                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1724                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1725 }
1726
1727 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1728                                SDPatternOperator OpNode> {
1729   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1730                              HasDQI>, VEX_4V, VEX_L, PD;
1731   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1732                              HasAVX512>, VEX_4V, VEX_L, PS;
1733   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1734                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1735   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1736                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1737 }
1738
1739 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1740 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1741
1742 let isCommutable = 1 in {
1743   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1744   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1745   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1746   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1747 }
1748 let isCommutable = 0 in
1749   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1750
1751 def : Pat<(xor VK1:$src1, VK1:$src2),
1752      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1753                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1754
1755 def : Pat<(or VK1:$src1, VK1:$src2),
1756      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1757                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1758
1759 def : Pat<(and VK1:$src1, VK1:$src2),
1760      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1761                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1762
1763 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1764   let Predicates = [HasAVX512] in
1765     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1766                 (i16 GR16:$src1), (i16 GR16:$src2)),
1767               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1768               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1769               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1770 }
1771
1772 defm : avx512_mask_binop_int<"kand",  "KAND">;
1773 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1774 defm : avx512_mask_binop_int<"kor",   "KOR">;
1775 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1776 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1777
1778 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1779 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1780   let Predicates = [HasAVX512] in
1781     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1782               (COPY_TO_REGCLASS
1783                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1784                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1785 }
1786
1787 defm : avx512_binop_pat<and,  KANDWrr>;
1788 defm : avx512_binop_pat<andn, KANDNWrr>;
1789 defm : avx512_binop_pat<or,   KORWrr>;
1790 defm : avx512_binop_pat<xnor, KXNORWrr>;
1791 defm : avx512_binop_pat<xor,  KXORWrr>;
1792
1793 // Mask unpacking
1794 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1795                            RegisterClass KRC> {
1796   let Predicates = [HasAVX512] in
1797     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1798                !strconcat(OpcodeStr,
1799                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1800 }
1801
1802 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1803   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1804                             VEX_4V, VEX_L, PD;
1805 }
1806
1807 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1808 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1809           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1810                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1811
1812
1813 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1814   let Predicates = [HasAVX512] in
1815     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1816                 (i16 GR16:$src1), (i16 GR16:$src2)),
1817               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1818               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1819               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1820 }
1821 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1822
1823 // Mask bit testing
1824 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1825                             SDNode OpNode> {
1826   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1827     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1828                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
1829                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1830 }
1831
1832 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1833   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1834                             VEX, PS;
1835 }
1836
1837 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1838
1839 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1840           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1841            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1842
1843 // Mask shift
1844 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1845                              SDNode OpNode> {
1846   let Predicates = [HasAVX512] in
1847     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1848                  !strconcat(OpcodeStr,
1849                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
1850                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1851 }
1852
1853 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1854                                SDNode OpNode> {
1855   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1856                              VEX, TAPD, VEX_W;
1857 }
1858
1859 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1860 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1861
1862 // Mask setting all 0s or 1s
1863 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1864   let Predicates = [HasAVX512] in
1865     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1866       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1867                      [(set KRC:$dst, (VT Val))]>;
1868 }
1869
1870 multiclass avx512_mask_setop_w<PatFrag Val> {
1871   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1872   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1873 }
1874
1875 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1876 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1877
1878 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1879 let Predicates = [HasAVX512] in {
1880   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1881   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1882   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1883   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1884   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1885 }
1886 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1887           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1888
1889 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1890           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1891
1892 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1893           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1894
1895 let Predicates = [HasVLX] in {
1896   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1897             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1898   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1899             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1900   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1901             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1902   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1903             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1904 }
1905
1906 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1907           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1908
1909 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1910           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1911 //===----------------------------------------------------------------------===//
1912 // AVX-512 - Aligned and unaligned load and store
1913 //
1914
1915 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1916                        RegisterClass KRC, RegisterClass RC,
1917                        ValueType vt, ValueType zvt, X86MemOperand memop,
1918                        Domain d, bit IsReMaterializable = 1> {
1919 let hasSideEffects = 0 in {
1920   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1921                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1922                     d>, EVEX;
1923   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1924                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1925                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1926   }
1927   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1928       SchedRW = [WriteLoad] in
1929   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1930                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1931                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1932                     d>, EVEX;
1933
1934   let AddedComplexity = 20 in {
1935   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1936   let hasSideEffects = 0 in
1937     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1938                      (ins RC:$src0, KRC:$mask, RC:$src1),
1939                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1940                       "${dst} {${mask}}, $src1}"),
1941                      [(set RC:$dst, (vt (vselect KRC:$mask,
1942                                           (vt RC:$src1),
1943                                           (vt RC:$src0))))],
1944                      d>, EVEX, EVEX_K;
1945   let mayLoad = 1, SchedRW = [WriteLoad] in
1946     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1947                      (ins RC:$src0, KRC:$mask, memop:$src1),
1948                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1949                       "${dst} {${mask}}, $src1}"),
1950                      [(set RC:$dst, (vt
1951                          (vselect KRC:$mask,
1952                                  (vt (bitconvert (ld_frag addr:$src1))),
1953                                  (vt RC:$src0))))],
1954                      d>, EVEX, EVEX_K;
1955   }
1956   let mayLoad = 1, SchedRW = [WriteLoad] in
1957     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1958                       (ins KRC:$mask, memop:$src),
1959                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1960                        "${dst} {${mask}} {z}, $src}"),
1961                       [(set RC:$dst, (vt
1962                            (vselect KRC:$mask,
1963                                      (vt (bitconvert (ld_frag addr:$src))),
1964                                      (vt (bitconvert (zvt immAllZerosV))))))],
1965                       d>, EVEX, EVEX_KZ;
1966   }
1967 }
1968
1969 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1970                           string elty, string elsz, string vsz512,
1971                           string vsz256, string vsz128, Domain d,
1972                           Predicate prd, bit IsReMaterializable = 1> {
1973   let Predicates = [prd] in
1974   defm Z : avx512_load<opc, OpcodeStr,
1975                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1976                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1977                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1978                        !cast<X86MemOperand>(elty##"512mem"), d,
1979                        IsReMaterializable>, EVEX_V512;
1980
1981   let Predicates = [prd, HasVLX] in {
1982     defm Z256 : avx512_load<opc, OpcodeStr,
1983                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1984                              "v"##vsz256##elty##elsz, "v4i64")),
1985                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1986                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1987                        !cast<X86MemOperand>(elty##"256mem"), d,
1988                        IsReMaterializable>, EVEX_V256;
1989
1990     defm Z128 : avx512_load<opc, OpcodeStr,
1991                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1992                              "v"##vsz128##elty##elsz, "v2i64")),
1993                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1994                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1995                        !cast<X86MemOperand>(elty##"128mem"), d,
1996                        IsReMaterializable>, EVEX_V128;
1997   }
1998 }
1999
2000
2001 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2002                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
2003                         X86MemOperand memop, Domain d> {
2004   let isAsmParserOnly = 1, hasSideEffects = 0 in {
2005   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
2006               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
2007               EVEX;
2008   let Constraints = "$src1 = $dst" in
2009   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2010                                           (ins RC:$src1, KRC:$mask, RC:$src2),
2011               !strconcat(OpcodeStr,
2012               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
2013               EVEX, EVEX_K;
2014   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2015                                            (ins KRC:$mask, RC:$src),
2016               !strconcat(OpcodeStr,
2017               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2018               [], d>, EVEX, EVEX_KZ;
2019   }
2020   let mayStore = 1 in {
2021   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2022                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2023                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
2024   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2025                                       (ins memop:$dst, KRC:$mask, RC:$src),
2026               !strconcat(OpcodeStr,
2027               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2028                [], d>, EVEX, EVEX_K;
2029   }
2030 }
2031
2032
2033 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2034                            string st_suff_512, string st_suff_256,
2035                            string st_suff_128, string elty, string elsz,
2036                            string vsz512, string vsz256, string vsz128,
2037                            Domain d, Predicate prd> {
2038   let Predicates = [prd] in
2039   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2040                         !cast<ValueType>("v"##vsz512##elty##elsz),
2041                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2042                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2043
2044   let Predicates = [prd, HasVLX] in {
2045     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2046                              !cast<ValueType>("v"##vsz256##elty##elsz),
2047                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2048                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2049
2050     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2051                              !cast<ValueType>("v"##vsz128##elty##elsz),
2052                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2053                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2054   }
2055 }
2056
2057 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2058                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2059                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2060                                "512", "256", "", "f", "32", "16", "8", "4",
2061                                SSEPackedSingle, HasAVX512>,
2062                               PS, EVEX_CD8<32, CD8VF>;
2063
2064 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2065                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2066                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2067                                "512", "256", "", "f", "64", "8", "4", "2",
2068                                SSEPackedDouble, HasAVX512>,
2069                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2070
2071 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2072                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2073                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2074                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2075                               PS, EVEX_CD8<32, CD8VF>;
2076
2077 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2078                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2079                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2080                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2081                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2082
2083 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2084                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2085        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2086
2087 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2088                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2089        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2090
2091 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2092           GR16:$mask),
2093          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2094             VR512:$src)>;
2095 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2096           GR8:$mask),
2097          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2098             VR512:$src)>;
2099
2100 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src)),
2101          (VMOVUPSZmrk addr:$ptr,
2102          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2103          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2104
2105 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2106          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmkz
2107           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2108
2109 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src)),
2110          (VMOVUPSZmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2111
2112 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src)),
2113          (VMOVUPDZmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2114
2115 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2116          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2117
2118 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask,
2119                               (bc_v16f32 (v16i32 immAllZerosV)))),
2120          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2121
2122 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src0))),
2123          (VMOVUPSZrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2124
2125 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2126          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2127
2128 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask,
2129                              (bc_v8f64 (v16i32 immAllZerosV)))),
2130          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2131
2132 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src0))),
2133          (VMOVUPDZrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2134
2135 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2136                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2137                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2138                                  "512", "256", "", "i", "32", "16", "8", "4",
2139                                  SSEPackedInt, HasAVX512>,
2140                                 PD, EVEX_CD8<32, CD8VF>;
2141
2142 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2143                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2144                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2145                                  "512", "256", "", "i", "64", "8", "4", "2",
2146                                  SSEPackedInt, HasAVX512>,
2147                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2148
2149 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2150                                "64", "32", "16", SSEPackedInt, HasBWI>,
2151                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2152                                  "i", "8", "64", "32", "16", SSEPackedInt,
2153                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2154
2155 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2156                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2157                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2158                                  "i", "16", "32", "16", "8", SSEPackedInt,
2159                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2160
2161 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2162                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2163                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2164                                  "i", "32", "16", "8", "4", SSEPackedInt,
2165                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2166
2167 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2168                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2169                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2170                                  "i", "64", "8", "4", "2", SSEPackedInt,
2171                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2172
2173 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2174                  (v16i32 immAllZerosV), GR16:$mask)),
2175        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2176
2177 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2178                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2179        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2180
2181 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2182             GR16:$mask),
2183          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2184             VR512:$src)>;
2185 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2186             GR8:$mask),
2187          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2188             VR512:$src)>;
2189
2190 let AddedComplexity = 20 in {
2191 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2192                           (bc_v8i64 (v16i32 immAllZerosV)))),
2193                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2194
2195 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2196                           (v8i64 VR512:$src))),
2197    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2198                                               VK8), VR512:$src)>;
2199
2200 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2201                            (v16i32 immAllZerosV))),
2202                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2203
2204 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2205                            (v16i32 VR512:$src))),
2206                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2207 }
2208
2209 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 immAllZerosV))),
2210          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2211
2212 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2213          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2214
2215 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src0))),
2216          (VMOVDQU32Zrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2217
2218 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask,
2219                              (bc_v8i64 (v16i32 immAllZerosV)))),
2220          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2221
2222 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2223          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2224
2225 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src0))),
2226          (VMOVDQU64Zrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2227
2228 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src)),
2229          (VMOVDQU32Zmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2230
2231 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src)),
2232          (VMOVDQU64Zmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2233
2234 // SKX replacement
2235 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2236          (VMOVDQU32Z256mrk addr:$ptr, VK8WM:$mask, VR256:$src)>;
2237
2238 // KNL replacement
2239 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2240          (VMOVDQU32Zmrk addr:$ptr,
2241          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2242          (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2243
2244 def: Pat<(v8i32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2245          (v8i32 (EXTRACT_SUBREG (v16i32 (VMOVDQU32Zrmkz
2246           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2247
2248
2249 // Move Int Doubleword to Packed Double Int
2250 //
2251 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2252                       "vmovd\t{$src, $dst|$dst, $src}",
2253                       [(set VR128X:$dst,
2254                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2255                         EVEX, VEX_LIG;
2256 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2257                       "vmovd\t{$src, $dst|$dst, $src}",
2258                       [(set VR128X:$dst,
2259                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2260                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2261 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2262                       "vmovq\t{$src, $dst|$dst, $src}",
2263                         [(set VR128X:$dst,
2264                           (v2i64 (scalar_to_vector GR64:$src)))],
2265                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2266 let isCodeGenOnly = 1 in {
2267 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2268                        "vmovq\t{$src, $dst|$dst, $src}",
2269                        [(set FR64:$dst, (bitconvert GR64:$src))],
2270                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2271 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2272                          "vmovq\t{$src, $dst|$dst, $src}",
2273                          [(set GR64:$dst, (bitconvert FR64:$src))],
2274                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2275 }
2276 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2277                          "vmovq\t{$src, $dst|$dst, $src}",
2278                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2279                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2280                          EVEX_CD8<64, CD8VT1>;
2281
2282 // Move Int Doubleword to Single Scalar
2283 //
2284 let isCodeGenOnly = 1 in {
2285 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2286                       "vmovd\t{$src, $dst|$dst, $src}",
2287                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2288                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2289
2290 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2291                       "vmovd\t{$src, $dst|$dst, $src}",
2292                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2293                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2294 }
2295
2296 // Move doubleword from xmm register to r/m32
2297 //
2298 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2299                        "vmovd\t{$src, $dst|$dst, $src}",
2300                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2301                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2302                        EVEX, VEX_LIG;
2303 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2304                        (ins i32mem:$dst, VR128X:$src),
2305                        "vmovd\t{$src, $dst|$dst, $src}",
2306                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2307                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2308                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2309
2310 // Move quadword from xmm1 register to r/m64
2311 //
2312 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2313                       "vmovq\t{$src, $dst|$dst, $src}",
2314                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2315                                                    (iPTR 0)))],
2316                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2317                       Requires<[HasAVX512, In64BitMode]>;
2318
2319 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2320                        (ins i64mem:$dst, VR128X:$src),
2321                        "vmovq\t{$src, $dst|$dst, $src}",
2322                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2323                                addr:$dst)], IIC_SSE_MOVDQ>,
2324                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2325                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2326
2327 // Move Scalar Single to Double Int
2328 //
2329 let isCodeGenOnly = 1 in {
2330 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2331                       (ins FR32X:$src),
2332                       "vmovd\t{$src, $dst|$dst, $src}",
2333                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2334                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2335 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2336                       (ins i32mem:$dst, FR32X:$src),
2337                       "vmovd\t{$src, $dst|$dst, $src}",
2338                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2339                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2340 }
2341
2342 // Move Quadword Int to Packed Quadword Int
2343 //
2344 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2345                       (ins i64mem:$src),
2346                       "vmovq\t{$src, $dst|$dst, $src}",
2347                       [(set VR128X:$dst,
2348                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2349                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2350
2351 //===----------------------------------------------------------------------===//
2352 // AVX-512  MOVSS, MOVSD
2353 //===----------------------------------------------------------------------===//
2354
2355 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2356                               SDNode OpNode, ValueType vt,
2357                               X86MemOperand x86memop, PatFrag mem_pat> {
2358   let hasSideEffects = 0 in {
2359   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2360               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2361               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2362                                       (scalar_to_vector RC:$src2))))],
2363               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2364   let Constraints = "$src1 = $dst" in
2365   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2366               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2367               !strconcat(asm,
2368                 "\t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2369               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2370   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2371               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2372               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2373               EVEX, VEX_LIG;
2374   let mayStore = 1 in {
2375   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2376              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2377              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2378              EVEX, VEX_LIG;
2379   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2380              !strconcat(asm, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2381              [], IIC_SSE_MOV_S_MR>,
2382              EVEX, VEX_LIG, EVEX_K;
2383   } // mayStore
2384   } //hasSideEffects = 0
2385 }
2386
2387 let ExeDomain = SSEPackedSingle in
2388 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2389                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2390
2391 let ExeDomain = SSEPackedDouble in
2392 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2393                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2394
2395 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2396           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2397            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2398
2399 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2400           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2401            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2402
2403 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2404           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2405            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2406
2407 // For the disassembler
2408 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2409   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2410                         (ins VR128X:$src1, FR32X:$src2),
2411                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2412                         IIC_SSE_MOV_S_RR>,
2413                         XS, EVEX_4V, VEX_LIG;
2414   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2415                         (ins VR128X:$src1, FR64X:$src2),
2416                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2417                         IIC_SSE_MOV_S_RR>,
2418                         XD, EVEX_4V, VEX_LIG, VEX_W;
2419 }
2420
2421 let Predicates = [HasAVX512] in {
2422   let AddedComplexity = 15 in {
2423   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2424   // MOVS{S,D} to the lower bits.
2425   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2426             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2427   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2428             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2429   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2430             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2431   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2432             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2433
2434   // Move low f32 and clear high bits.
2435   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2436             (SUBREG_TO_REG (i32 0),
2437              (VMOVSSZrr (v4f32 (V_SET0)),
2438               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2439   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2440             (SUBREG_TO_REG (i32 0),
2441              (VMOVSSZrr (v4i32 (V_SET0)),
2442                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2443   }
2444
2445   let AddedComplexity = 20 in {
2446   // MOVSSrm zeros the high parts of the register; represent this
2447   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2448   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2449             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2450   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2451             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2452   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2453             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2454
2455   // MOVSDrm zeros the high parts of the register; represent this
2456   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2457   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2458             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2459   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2460             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2461   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2462             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2463   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2464             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2465   def : Pat<(v2f64 (X86vzload addr:$src)),
2466             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2467
2468   // Represent the same patterns above but in the form they appear for
2469   // 256-bit types
2470   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2471                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2472             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2473   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2474                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2475             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2476   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2477                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2478             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2479   }
2480   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2481                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2482             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2483                                             FR32X:$src)), sub_xmm)>;
2484   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2485                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2486             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2487                                      FR64X:$src)), sub_xmm)>;
2488   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2489                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2490             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2491
2492   // Move low f64 and clear high bits.
2493   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2494             (SUBREG_TO_REG (i32 0),
2495              (VMOVSDZrr (v2f64 (V_SET0)),
2496                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2497
2498   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2499             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2500                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2501
2502   // Extract and store.
2503   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2504                    addr:$dst),
2505             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2506   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2507                    addr:$dst),
2508             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2509
2510   // Shuffle with VMOVSS
2511   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2512             (VMOVSSZrr (v4i32 VR128X:$src1),
2513                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2514   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2515             (VMOVSSZrr (v4f32 VR128X:$src1),
2516                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2517
2518   // 256-bit variants
2519   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2520             (SUBREG_TO_REG (i32 0),
2521               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2522                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2523               sub_xmm)>;
2524   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2525             (SUBREG_TO_REG (i32 0),
2526               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2527                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2528               sub_xmm)>;
2529
2530   // Shuffle with VMOVSD
2531   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2532             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2533   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2534             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2535   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2536             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2537   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2538             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2539
2540   // 256-bit variants
2541   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2542             (SUBREG_TO_REG (i32 0),
2543               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2544                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2545               sub_xmm)>;
2546   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2547             (SUBREG_TO_REG (i32 0),
2548               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2549                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2550               sub_xmm)>;
2551
2552   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2553             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2554   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2555             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2556   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2557             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2558   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2559             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2560 }
2561
2562 let AddedComplexity = 15 in
2563 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2564                                 (ins VR128X:$src),
2565                                 "vmovq\t{$src, $dst|$dst, $src}",
2566                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2567                                                    (v2i64 VR128X:$src))))],
2568                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2569
2570 let AddedComplexity = 20 in
2571 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2572                                  (ins i128mem:$src),
2573                                  "vmovq\t{$src, $dst|$dst, $src}",
2574                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2575                                                      (loadv2i64 addr:$src))))],
2576                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2577                                  EVEX_CD8<8, CD8VT8>;
2578
2579 let Predicates = [HasAVX512] in {
2580   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2581   let AddedComplexity = 20 in {
2582     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2583               (VMOVDI2PDIZrm addr:$src)>;
2584     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2585               (VMOV64toPQIZrr GR64:$src)>;
2586     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2587               (VMOVDI2PDIZrr GR32:$src)>;
2588
2589     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2590               (VMOVDI2PDIZrm addr:$src)>;
2591     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2592               (VMOVDI2PDIZrm addr:$src)>;
2593     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2594             (VMOVZPQILo2PQIZrm addr:$src)>;
2595     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2596             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2597     def : Pat<(v2i64 (X86vzload addr:$src)),
2598             (VMOVZPQILo2PQIZrm addr:$src)>;
2599   }
2600
2601   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2602   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2603                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2604             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2605   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2606                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2607             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2608 }
2609
2610 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2611         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2612
2613 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2614         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2615
2616 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2617         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2618
2619 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2620         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2621
2622 //===----------------------------------------------------------------------===//
2623 // AVX-512 - Non-temporals
2624 //===----------------------------------------------------------------------===//
2625 let SchedRW = [WriteLoad] in {
2626   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2627                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2628                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2629                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2630                         EVEX_CD8<64, CD8VF>;
2631
2632   let Predicates = [HasAVX512, HasVLX] in {
2633     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2634                              (ins i256mem:$src),
2635                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2636                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2637                              EVEX_CD8<64, CD8VF>;
2638
2639     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2640                              (ins i128mem:$src),
2641                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2642                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2643                              EVEX_CD8<64, CD8VF>;
2644   }
2645 }
2646
2647 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2648                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2649                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2650   let SchedRW = [WriteStore], mayStore = 1,
2651       AddedComplexity = 400 in
2652   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2653                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2654                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2655 }
2656
2657 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2658                            string elty, string elsz, string vsz512,
2659                            string vsz256, string vsz128, Domain d,
2660                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2661   let Predicates = [prd] in
2662   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2663                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2664                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2665                         EVEX_V512;
2666
2667   let Predicates = [prd, HasVLX] in {
2668     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2669                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2670                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2671                              EVEX_V256;
2672
2673     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2674                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2675                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2676                              EVEX_V128;
2677   }
2678 }
2679
2680 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2681                                 "i", "64", "8", "4", "2", SSEPackedInt,
2682                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2683
2684 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2685                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2686                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2687
2688 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2689                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2690                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2691
2692 //===----------------------------------------------------------------------===//
2693 // AVX-512 - Integer arithmetic
2694 //
2695 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2696                            X86VectorVTInfo _, OpndItins itins,
2697                            bit IsCommutable = 0> {
2698   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2699                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2700                     "$src2, $src1", "$src1, $src2",
2701                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2702                     "", itins.rr, IsCommutable>,
2703             AVX512BIBase, EVEX_4V;
2704
2705   let mayLoad = 1 in
2706     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2707                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2708                     "$src2, $src1", "$src1, $src2",
2709                     (_.VT (OpNode _.RC:$src1,
2710                                   (bitconvert (_.LdFrag addr:$src2)))),
2711                     "", itins.rm>,
2712               AVX512BIBase, EVEX_4V;
2713 }
2714
2715 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2716                             X86VectorVTInfo _, OpndItins itins,
2717                             bit IsCommutable = 0> :
2718            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2719   let mayLoad = 1 in
2720     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2721                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2722                     "${src2}"##_.BroadcastStr##", $src1",
2723                     "$src1, ${src2}"##_.BroadcastStr,
2724                     (_.VT (OpNode _.RC:$src1,
2725                                   (X86VBroadcast
2726                                       (_.ScalarLdFrag addr:$src2)))),
2727                     "", itins.rm>,
2728                AVX512BIBase, EVEX_4V, EVEX_B;
2729 }
2730
2731 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2732                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2733                               Predicate prd, bit IsCommutable = 0> {
2734   let Predicates = [prd] in
2735     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2736                              IsCommutable>, EVEX_V512;
2737
2738   let Predicates = [prd, HasVLX] in {
2739     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2740                              IsCommutable>, EVEX_V256;
2741     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2742                              IsCommutable>, EVEX_V128;
2743   }
2744 }
2745
2746 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2747                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2748                                Predicate prd, bit IsCommutable = 0> {
2749   let Predicates = [prd] in
2750     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2751                              IsCommutable>, EVEX_V512;
2752
2753   let Predicates = [prd, HasVLX] in {
2754     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2755                              IsCommutable>, EVEX_V256;
2756     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2757                              IsCommutable>, EVEX_V128;
2758   }
2759 }
2760
2761 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2762                                 OpndItins itins, Predicate prd,
2763                                 bit IsCommutable = 0> {
2764   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2765                                itins, prd, IsCommutable>,
2766                                VEX_W, EVEX_CD8<64, CD8VF>;
2767 }
2768
2769 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2770                                 OpndItins itins, Predicate prd,
2771                                 bit IsCommutable = 0> {
2772   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2773                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2774 }
2775
2776 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2777                                 OpndItins itins, Predicate prd,
2778                                 bit IsCommutable = 0> {
2779   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2780                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2781 }
2782
2783 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2784                                 OpndItins itins, Predicate prd,
2785                                 bit IsCommutable = 0> {
2786   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2787                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2788 }
2789
2790 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2791                                  SDNode OpNode, OpndItins itins, Predicate prd,
2792                                  bit IsCommutable = 0> {
2793   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2794                                    IsCommutable>;
2795
2796   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2797                                    IsCommutable>;
2798 }
2799
2800 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2801                                  SDNode OpNode, OpndItins itins, Predicate prd,
2802                                  bit IsCommutable = 0> {
2803   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2804                                    IsCommutable>;
2805
2806   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2807                                    IsCommutable>;
2808 }
2809
2810 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2811                                   bits<8> opc_d, bits<8> opc_q,
2812                                   string OpcodeStr, SDNode OpNode,
2813                                   OpndItins itins, bit IsCommutable = 0> {
2814   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2815                                     itins, HasAVX512, IsCommutable>,
2816               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2817                                     itins, HasBWI, IsCommutable>;
2818 }
2819
2820 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2821                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2822                             PatFrag memop_frag, X86MemOperand x86memop,
2823                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2824                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2825   let isCommutable = IsCommutable in
2826   {
2827     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2828        (ins RC:$src1, RC:$src2),
2829        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2830        []>, EVEX_4V;
2831     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2832                (ins KRC:$mask, RC:$src1, RC:$src2),
2833                !strconcat(OpcodeStr,
2834                   "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2835                [], itins.rr>, EVEX_4V, EVEX_K;
2836     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2837                 (ins KRC:$mask, RC:$src1, RC:$src2),
2838                 !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}} {z}" ,
2839                     "|$dst {${mask}} {z}, $src1, $src2}"),
2840                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2841   }
2842   let mayLoad = 1 in {
2843     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2844               (ins RC:$src1, x86memop:$src2),
2845               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2846               []>, EVEX_4V;
2847     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2848                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2849                !strconcat(OpcodeStr,
2850                    "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2851                [], itins.rm>, EVEX_4V, EVEX_K;
2852     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2853                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2854                 !strconcat(OpcodeStr,
2855                     "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2856                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2857     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2858                (ins RC:$src1, x86scalar_mop:$src2),
2859                !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2860                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2861                [], itins.rm>, EVEX_4V, EVEX_B;
2862     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2863                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2864                 !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2865                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2866                            BrdcstStr, "}"),
2867                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2868     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2869                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2870                  !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2871                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2872                             BrdcstStr, "}"),
2873                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2874   }
2875 }
2876
2877 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2878                                     SSE_INTALU_ITINS_P, 1>;
2879 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2880                                     SSE_INTALU_ITINS_P, 0>;
2881 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2882                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2883 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2884                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2885 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2886                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2887
2888 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2889                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2890                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2891                    EVEX_CD8<64, CD8VF>, VEX_W;
2892
2893 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2894                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2895                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2896
2897 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2898           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2899
2900 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2901            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2902           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2903 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2904            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2905           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2906
2907 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2908                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2909 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2910                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2911 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2912                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2913
2914 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2915                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2916 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2917                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2918 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2919                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2920
2921 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2922                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2923 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2924                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2925 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2926                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2927
2928 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2929                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2930 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2931                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2932 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2933                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2934
2935 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2936                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2937            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2938 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2939                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2940            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2941 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2942                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2943            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2944 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2945                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2946            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2947 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2948                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2949            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2950 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2951                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2952            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2953 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2954                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2955            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2956 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2957                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2958            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2959 //===----------------------------------------------------------------------===//
2960 // AVX-512 - Unpack Instructions
2961 //===----------------------------------------------------------------------===//
2962
2963 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2964                                    PatFrag mem_frag, RegisterClass RC,
2965                                    X86MemOperand x86memop, string asm,
2966                                    Domain d> {
2967     def rr : AVX512PI<opc, MRMSrcReg,
2968                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2969                 asm, [(set RC:$dst,
2970                            (vt (OpNode RC:$src1, RC:$src2)))],
2971                            d>, EVEX_4V;
2972     def rm : AVX512PI<opc, MRMSrcMem,
2973                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2974                 asm, [(set RC:$dst,
2975                        (vt (OpNode RC:$src1,
2976                             (bitconvert (mem_frag addr:$src2)))))],
2977                         d>, EVEX_4V;
2978 }
2979
2980 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2981       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2982       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2983 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2984       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2985       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2986 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2987       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2988       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2989 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2990       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2991       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2992
2993 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2994                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2995                         X86MemOperand x86memop> {
2996   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2997        (ins RC:$src1, RC:$src2),
2998        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2999        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
3000        IIC_SSE_UNPCK>, EVEX_4V;
3001   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3002        (ins RC:$src1, x86memop:$src2),
3003        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3004        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
3005                                      (bitconvert (memop_frag addr:$src2)))))],
3006                                      IIC_SSE_UNPCK>, EVEX_4V;
3007 }
3008 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
3009                                 VR512, memopv16i32, i512mem>, EVEX_V512,
3010                                 EVEX_CD8<32, CD8VF>;
3011 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
3012                                 VR512, memopv8i64, i512mem>, EVEX_V512,
3013                                 VEX_W, EVEX_CD8<64, CD8VF>;
3014 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
3015                                 VR512, memopv16i32, i512mem>, EVEX_V512,
3016                                 EVEX_CD8<32, CD8VF>;
3017 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
3018                                 VR512, memopv8i64, i512mem>, EVEX_V512,
3019                                 VEX_W, EVEX_CD8<64, CD8VF>;
3020 //===----------------------------------------------------------------------===//
3021 // AVX-512 - PSHUFD
3022 //
3023
3024 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
3025                          SDNode OpNode, PatFrag mem_frag,
3026                          X86MemOperand x86memop, ValueType OpVT> {
3027   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
3028                      (ins RC:$src1, i8imm:$src2),
3029                      !strconcat(OpcodeStr,
3030                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3031                      [(set RC:$dst,
3032                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
3033                      EVEX;
3034   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
3035                      (ins x86memop:$src1, i8imm:$src2),
3036                      !strconcat(OpcodeStr,
3037                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3038                      [(set RC:$dst,
3039                        (OpVT (OpNode (mem_frag addr:$src1),
3040                               (i8 imm:$src2))))]>, EVEX;
3041 }
3042
3043 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
3044                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
3045
3046 //===----------------------------------------------------------------------===//
3047 // AVX-512  Logical Instructions
3048 //===----------------------------------------------------------------------===//
3049
3050 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
3051                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3052 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
3053                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3054 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
3055                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3056 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
3057                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3058
3059 //===----------------------------------------------------------------------===//
3060 // AVX-512  FP arithmetic
3061 //===----------------------------------------------------------------------===//
3062
3063 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
3064                                   SizeItins itins> {
3065   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
3066                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
3067                              EVEX_CD8<32, CD8VT1>;
3068   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
3069                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
3070                              EVEX_CD8<64, CD8VT1>;
3071 }
3072
3073 let isCommutable = 1 in {
3074 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
3075 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
3076 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
3077 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
3078 }
3079 let isCommutable = 0 in {
3080 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
3081 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
3082 }
3083
3084 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3085                             X86VectorVTInfo _, bit IsCommutable> {
3086   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3087                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3088                   "$src2, $src1", "$src1, $src2",
3089                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3090   let mayLoad = 1 in {
3091     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3092                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3093                     "$src2, $src1", "$src1, $src2",
3094                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3095     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3096                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3097                      "${src2}"##_.BroadcastStr##", $src1",
3098                      "$src1, ${src2}"##_.BroadcastStr,
3099                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3100                                                 (_.ScalarLdFrag addr:$src2))))>,
3101                      EVEX_4V, EVEX_B;
3102   }//let mayLoad = 1
3103 }
3104
3105 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3106                              bit IsCommutable = 0> {
3107   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3108                               IsCommutable>, EVEX_V512, PS,
3109                               EVEX_CD8<32, CD8VF>;
3110   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3111                               IsCommutable>, EVEX_V512, PD, VEX_W,
3112                               EVEX_CD8<64, CD8VF>;
3113
3114     // Define only if AVX512VL feature is present.
3115   let Predicates = [HasVLX] in {
3116     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3117                                    IsCommutable>, EVEX_V128, PS,
3118                                    EVEX_CD8<32, CD8VF>;
3119     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3120                                    IsCommutable>, EVEX_V256, PS,
3121                                    EVEX_CD8<32, CD8VF>;
3122     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3123                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3124                                    EVEX_CD8<64, CD8VF>;
3125     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3126                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3127                                    EVEX_CD8<64, CD8VF>;
3128   }
3129 }
3130
3131 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>;
3132 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>;
3133 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>;
3134 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>;
3135 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>;
3136 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>;
3137
3138 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3139                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3140                    (i16 -1), FROUND_CURRENT)),
3141           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3142
3143 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3144                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3145                    (i8 -1), FROUND_CURRENT)),
3146           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3147
3148 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3149                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3150                    (i16 -1), FROUND_CURRENT)),
3151           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3152
3153 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3154                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3155                    (i8 -1), FROUND_CURRENT)),
3156           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3157 //===----------------------------------------------------------------------===//
3158 // AVX-512  VPTESTM instructions
3159 //===----------------------------------------------------------------------===//
3160
3161 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3162               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3163               SDNode OpNode, ValueType vt> {
3164   def rr : AVX512PI<opc, MRMSrcReg,
3165              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3166              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3167              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3168              SSEPackedInt>, EVEX_4V;
3169   def rm : AVX512PI<opc, MRMSrcMem,
3170              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3171              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3172              [(set KRC:$dst, (OpNode (vt RC:$src1),
3173               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3174 }
3175
3176 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3177                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3178                               EVEX_CD8<32, CD8VF>;
3179 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3180                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3181                               EVEX_CD8<64, CD8VF>;
3182
3183 let Predicates = [HasCDI] in {
3184 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3185                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3186                               EVEX_CD8<32, CD8VF>;
3187 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3188                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3189                               EVEX_CD8<64, CD8VF>;
3190 }
3191
3192 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3193                  (v16i32 VR512:$src2), (i16 -1))),
3194                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3195
3196 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3197                  (v8i64 VR512:$src2), (i8 -1))),
3198                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3199
3200 //===----------------------------------------------------------------------===//
3201 // AVX-512  Shift instructions
3202 //===----------------------------------------------------------------------===//
3203 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3204                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3205   defm ri : AVX512_maskable<opc, ImmFormR, _, (outs _.RC:$dst),
3206                    (ins _.RC:$src1, i8imm:$src2), OpcodeStr,
3207                       "$src2, $src1", "$src1, $src2",
3208                    (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))),
3209                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIi8Base, EVEX_4V;
3210   defm mi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3211                    (ins _.MemOp:$src1, i8imm:$src2), OpcodeStr,
3212                        "$src2, $src1", "$src1, $src2",
3213                    (_.VT (OpNode (_.MemOpFrag addr:$src1), (i8 imm:$src2))),
3214                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIi8Base, EVEX_4V;
3215 }
3216
3217 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3218                             ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3219    // src2 is always 128-bit
3220   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3221                    (ins _.RC:$src1, VR128X:$src2), OpcodeStr,
3222                       "$src2, $src1", "$src1, $src2",
3223                    (_.VT (OpNode _.RC:$src1, (SrcVT VR128X:$src2))),
3224                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIBase, EVEX_4V;
3225   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3226                    (ins _.RC:$src1, i128mem:$src2), OpcodeStr,
3227                        "$src2, $src1", "$src1, $src2",
3228                    (_.VT (OpNode _.RC:$src1, (bc_frag (memopv2i64 addr:$src2)))),
3229                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIBase, EVEX_4V;
3230 }
3231
3232 multiclass avx512_varshift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3233                                   ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3234   defm Z : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag, _>, EVEX_V512;
3235 }
3236
3237 multiclass avx512_varshift_types<bits<8> opcd, bits<8> opcq, string OpcodeStr,
3238                                  SDNode OpNode> {
3239   defm D : avx512_varshift_sizes<opcd, OpcodeStr#"d", OpNode, v4i32, bc_v4i32,
3240                                  v16i32_info>, EVEX_CD8<32, CD8VQ>;
3241   defm Q : avx512_varshift_sizes<opcq, OpcodeStr#"q", OpNode, v2i64, bc_v2i64,
3242                                  v8i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3243 }
3244
3245 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3246                            v16i32_info>,
3247                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3248 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3249                            v8i64_info>, EVEX_V512,
3250                            EVEX_CD8<64, CD8VF>, VEX_W;
3251
3252 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3253                            v16i32_info>, EVEX_V512,
3254                            EVEX_CD8<32, CD8VF>;
3255 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3256                            v8i64_info>, EVEX_V512,
3257                            EVEX_CD8<64, CD8VF>, VEX_W;
3258
3259 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3260                            v16i32_info>,
3261                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3262 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3263                            v8i64_info>, EVEX_V512,
3264                            EVEX_CD8<64, CD8VF>, VEX_W;
3265
3266 defm VPSRL : avx512_varshift_types<0xD2, 0xD3, "vpsrl", X86vsrl>;
3267 defm VPSLL : avx512_varshift_types<0xF2, 0xF3, "vpsll", X86vshl>;
3268 defm VPSRA : avx512_varshift_types<0xE2, 0xE2, "vpsra", X86vsra>;
3269
3270 //===-------------------------------------------------------------------===//
3271 // Variable Bit Shifts
3272 //===-------------------------------------------------------------------===//
3273 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3274                            RegisterClass RC, ValueType vt,
3275                            X86MemOperand x86memop, PatFrag mem_frag> {
3276   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3277              (ins RC:$src1, RC:$src2),
3278              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3279              [(set RC:$dst,
3280                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3281              EVEX_4V;
3282   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3283              (ins RC:$src1, x86memop:$src2),
3284              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3285              [(set RC:$dst,
3286                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3287              EVEX_4V;
3288 }
3289
3290 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
3291                                i512mem, memopv16i32>, EVEX_V512,
3292                                EVEX_CD8<32, CD8VF>;
3293 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
3294                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3295                                EVEX_CD8<64, CD8VF>;
3296 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
3297                                i512mem, memopv16i32>, EVEX_V512,
3298                                EVEX_CD8<32, CD8VF>;
3299 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
3300                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3301                                EVEX_CD8<64, CD8VF>;
3302 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
3303                                i512mem, memopv16i32>, EVEX_V512,
3304                                EVEX_CD8<32, CD8VF>;
3305 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
3306                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3307                                EVEX_CD8<64, CD8VF>;
3308
3309 //===----------------------------------------------------------------------===//
3310 // AVX-512 - MOVDDUP
3311 //===----------------------------------------------------------------------===//
3312
3313 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3314                         X86MemOperand x86memop, PatFrag memop_frag> {
3315 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3316                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3317                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3318 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3319                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3320                     [(set RC:$dst,
3321                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3322 }
3323
3324 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3325                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3326 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3327           (VMOVDDUPZrm addr:$src)>;
3328
3329 //===---------------------------------------------------------------------===//
3330 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3331 //===---------------------------------------------------------------------===//
3332 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3333                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3334                               X86MemOperand x86memop> {
3335   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3336                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3337                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3338   let mayLoad = 1 in
3339   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3340                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3341                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3342 }
3343
3344 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3345                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3346                        EVEX_CD8<32, CD8VF>;
3347 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3348                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3349                        EVEX_CD8<32, CD8VF>;
3350
3351 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3352 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3353            (VMOVSHDUPZrm addr:$src)>;
3354 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3355 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3356            (VMOVSLDUPZrm addr:$src)>;
3357
3358 //===----------------------------------------------------------------------===//
3359 // Move Low to High and High to Low packed FP Instructions
3360 //===----------------------------------------------------------------------===//
3361 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3362           (ins VR128X:$src1, VR128X:$src2),
3363           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3364           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3365            IIC_SSE_MOV_LH>, EVEX_4V;
3366 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3367           (ins VR128X:$src1, VR128X:$src2),
3368           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3369           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3370           IIC_SSE_MOV_LH>, EVEX_4V;
3371
3372 let Predicates = [HasAVX512] in {
3373   // MOVLHPS patterns
3374   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3375             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3376   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3377             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3378
3379   // MOVHLPS patterns
3380   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3381             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3382 }
3383
3384 //===----------------------------------------------------------------------===//
3385 // FMA - Fused Multiply Operations
3386 //
3387
3388 let Constraints = "$src1 = $dst" in {
3389 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3390 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3391                            SDPatternOperator OpNode = null_frag> {
3392   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3393           (ins _.RC:$src2, _.RC:$src3),
3394           OpcodeStr, "$src3, $src2", "$src2, $src3",
3395           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3396          AVX512FMA3Base;
3397
3398   let mayLoad = 1 in
3399   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3400           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3401           !strconcat(OpcodeStr, "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3402           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3403                                                (_.MemOpFrag addr:$src3))))]>;
3404    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3405            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3406            !strconcat(OpcodeStr, "\t{${src3}", _.BroadcastStr,
3407             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3408            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3409            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3410 }
3411 } // Constraints = "$src1 = $dst"
3412
3413 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3414                               string OpcodeStr, X86VectorVTInfo VTI,
3415                               SDPatternOperator OpNode> {
3416   defm v213 : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3417                               VTI, OpNode>,
3418               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3419
3420   defm v231 : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3421                               VTI>,
3422               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3423 }
3424
3425 let ExeDomain = SSEPackedSingle in {
3426   defm VFMADDPSZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3427                                          v16f32_info, X86Fmadd>;
3428   defm VFMSUBPSZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3429                                          v16f32_info, X86Fmsub>;
3430   defm VFMADDSUBPSZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3431                                          v16f32_info, X86Fmaddsub>;
3432   defm VFMSUBADDPSZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3433                                          v16f32_info, X86Fmsubadd>;
3434   defm VFNMADDPSZ   : avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3435                                          v16f32_info, X86Fnmadd>;
3436   defm VFNMSUBPSZ   : avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3437                                          v16f32_info, X86Fnmsub>;
3438 }
3439 let ExeDomain = SSEPackedDouble in {
3440   defm VFMADDPDZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3441                                          v8f64_info, X86Fmadd>, VEX_W;
3442   defm VFMSUBPDZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3443                                          v8f64_info, X86Fmsub>, VEX_W;
3444   defm VFMADDSUBPDZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3445                                          v8f64_info, X86Fmaddsub>, VEX_W;
3446   defm VFMSUBADDPDZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3447                                          v8f64_info, X86Fmsubadd>, VEX_W;
3448   defm VFNMADDPDZ :   avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3449                                          v8f64_info, X86Fnmadd>, VEX_W;
3450   defm VFNMSUBPDZ :   avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3451                                          v8f64_info, X86Fnmsub>, VEX_W;
3452 }
3453
3454 let Constraints = "$src1 = $dst" in {
3455 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3456                              X86VectorVTInfo _> {
3457   let mayLoad = 1 in
3458   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3459           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3460           !strconcat(OpcodeStr, "\t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3461           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3462                                                     _.RC:$src3)))]>;
3463    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3464            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3465            !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr,
3466             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3467            [(set _.RC:$dst,
3468                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3469                                             (_.ScalarLdFrag addr:$src2))),
3470                                    _.RC:$src3))]>, EVEX_B;
3471 }
3472 } // Constraints = "$src1 = $dst"
3473
3474
3475 let ExeDomain = SSEPackedSingle in {
3476   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", X86Fmadd,
3477                                            v16f32_info>,
3478                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3479   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", X86Fmsub,
3480                                            v16f32_info>,
3481                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3482   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", X86Fmaddsub,
3483                                            v16f32_info>,
3484                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3485   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", X86Fmsubadd,
3486                                            v16f32_info>,
3487                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3488   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", X86Fnmadd,
3489                                            v16f32_info>,
3490                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3491   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", X86Fnmsub,
3492                                            v16f32_info>,
3493                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3494 }
3495 let ExeDomain = SSEPackedDouble in {
3496   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", X86Fmadd,
3497                                            v8f64_info>,
3498                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3499   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", X86Fmsub,
3500                                            v8f64_info>,
3501                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3502   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", X86Fmaddsub,
3503                                            v8f64_info>,
3504                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3505   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", X86Fmsubadd,
3506                                            v8f64_info>,
3507                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3508   defm VFNMADD132PDZ :   avx512_fma3p_m132<0x9C, "vfnmadd132pd", X86Fnmadd,
3509                                            v8f64_info>,
3510                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3511   defm VFNMSUB132PDZ :   avx512_fma3p_m132<0x9E, "vfnmsub132pd", X86Fnmsub,
3512                                            v8f64_info>,
3513                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3514 }
3515
3516 // Scalar FMA
3517 let Constraints = "$src1 = $dst" in {
3518 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3519                  RegisterClass RC, ValueType OpVT,
3520                  X86MemOperand x86memop, Operand memop,
3521                  PatFrag mem_frag> {
3522   let isCommutable = 1 in
3523   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3524                    (ins RC:$src1, RC:$src2, RC:$src3),
3525                    !strconcat(OpcodeStr,
3526                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3527                    [(set RC:$dst,
3528                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3529   let mayLoad = 1 in
3530   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3531                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3532                    !strconcat(OpcodeStr,
3533                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3534                    [(set RC:$dst,
3535                      (OpVT (OpNode RC:$src2, RC:$src1,
3536                             (mem_frag addr:$src3))))]>;
3537 }
3538
3539 } // Constraints = "$src1 = $dst"
3540
3541 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3542                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3543 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3544                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3545 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3546                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3547 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3548                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3549 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3550                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3551 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3552                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3553 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3554                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3555 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3556                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3557
3558 //===----------------------------------------------------------------------===//
3559 // AVX-512  Scalar convert from sign integer to float/double
3560 //===----------------------------------------------------------------------===//
3561
3562 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3563                           X86MemOperand x86memop, string asm> {
3564 let hasSideEffects = 0 in {
3565   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3566               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3567               EVEX_4V;
3568   let mayLoad = 1 in
3569   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3570               (ins DstRC:$src1, x86memop:$src),
3571               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3572               EVEX_4V;
3573 } // hasSideEffects = 0
3574 }
3575 let Predicates = [HasAVX512] in {
3576 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3577                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3578 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3579                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3580 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3581                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3582 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3583                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3584
3585 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3586           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3587 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3588           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3589 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3590           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3591 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3592           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3593
3594 def : Pat<(f32 (sint_to_fp GR32:$src)),
3595           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3596 def : Pat<(f32 (sint_to_fp GR64:$src)),
3597           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3598 def : Pat<(f64 (sint_to_fp GR32:$src)),
3599           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3600 def : Pat<(f64 (sint_to_fp GR64:$src)),
3601           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3602
3603 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3604                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3605 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3606                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3607 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3608                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3609 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3610                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3611
3612 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3613           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3614 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3615           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3616 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3617           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3618 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3619           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3620
3621 def : Pat<(f32 (uint_to_fp GR32:$src)),
3622           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3623 def : Pat<(f32 (uint_to_fp GR64:$src)),
3624           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3625 def : Pat<(f64 (uint_to_fp GR32:$src)),
3626           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3627 def : Pat<(f64 (uint_to_fp GR64:$src)),
3628           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3629 }
3630
3631 //===----------------------------------------------------------------------===//
3632 // AVX-512  Scalar convert from float/double to integer
3633 //===----------------------------------------------------------------------===//
3634 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3635                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3636                           string asm> {
3637 let hasSideEffects = 0 in {
3638   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3639               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3640               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3641               Requires<[HasAVX512]>;
3642   let mayLoad = 1 in
3643   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3644               !strconcat(asm,"\t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3645               Requires<[HasAVX512]>;
3646 } // hasSideEffects = 0
3647 }
3648 let Predicates = [HasAVX512] in {
3649 // Convert float/double to signed/unsigned int 32/64
3650 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3651                                    ssmem, sse_load_f32, "cvtss2si">,
3652                                    XS, EVEX_CD8<32, CD8VT1>;
3653 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3654                                    ssmem, sse_load_f32, "cvtss2si">,
3655                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3656 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3657                                    ssmem, sse_load_f32, "cvtss2usi">,
3658                                    XS, EVEX_CD8<32, CD8VT1>;
3659 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3660                                    int_x86_avx512_cvtss2usi64, ssmem,
3661                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3662                                    EVEX_CD8<32, CD8VT1>;
3663 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3664                                    sdmem, sse_load_f64, "cvtsd2si">,
3665                                    XD, EVEX_CD8<64, CD8VT1>;
3666 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3667                                    sdmem, sse_load_f64, "cvtsd2si">,
3668                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3669 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3670                                    sdmem, sse_load_f64, "cvtsd2usi">,
3671                                    XD, EVEX_CD8<64, CD8VT1>;
3672 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3673                                    int_x86_avx512_cvtsd2usi64, sdmem,
3674                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3675                                    EVEX_CD8<64, CD8VT1>;
3676
3677 let isCodeGenOnly = 1 in {
3678   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3679             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3680             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3681   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3682             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3683             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3684   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3685             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3686             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3687   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3688             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3689             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3690
3691   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3692             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3693             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3694   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3695             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3696             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3697   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3698             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3699             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3700   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3701             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3702             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3703 } // isCodeGenOnly = 1
3704
3705 // Convert float/double to signed/unsigned int 32/64 with truncation
3706 let isCodeGenOnly = 1 in {
3707   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3708                                      ssmem, sse_load_f32, "cvttss2si">,
3709                                      XS, EVEX_CD8<32, CD8VT1>;
3710   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3711                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3712                                      "cvttss2si">, XS, VEX_W,
3713                                      EVEX_CD8<32, CD8VT1>;
3714   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3715                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3716                                      EVEX_CD8<64, CD8VT1>;
3717   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3718                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3719                                      "cvttsd2si">, XD, VEX_W,
3720                                      EVEX_CD8<64, CD8VT1>;
3721   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3722                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3723                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3724   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3725                                      int_x86_avx512_cvttss2usi64, ssmem,
3726                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3727                                      EVEX_CD8<32, CD8VT1>;
3728   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3729                                      int_x86_avx512_cvttsd2usi,
3730                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3731                                      EVEX_CD8<64, CD8VT1>;
3732   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3733                                      int_x86_avx512_cvttsd2usi64, sdmem,
3734                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3735                                      EVEX_CD8<64, CD8VT1>;
3736 } // isCodeGenOnly = 1
3737
3738 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3739                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3740                          string asm> {
3741   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3742               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3743               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3744   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3745               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3746               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3747 }
3748
3749 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3750                                   loadf32, "cvttss2si">, XS,
3751                                   EVEX_CD8<32, CD8VT1>;
3752 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3753                                   loadf32, "cvttss2usi">, XS,
3754                                   EVEX_CD8<32, CD8VT1>;
3755 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3756                                   loadf32, "cvttss2si">, XS, VEX_W,
3757                                   EVEX_CD8<32, CD8VT1>;
3758 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3759                                   loadf32, "cvttss2usi">, XS, VEX_W,
3760                                   EVEX_CD8<32, CD8VT1>;
3761 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3762                                   loadf64, "cvttsd2si">, XD,
3763                                   EVEX_CD8<64, CD8VT1>;
3764 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3765                                   loadf64, "cvttsd2usi">, XD,
3766                                   EVEX_CD8<64, CD8VT1>;
3767 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3768                                   loadf64, "cvttsd2si">, XD, VEX_W,
3769                                   EVEX_CD8<64, CD8VT1>;
3770 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3771                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3772                                   EVEX_CD8<64, CD8VT1>;
3773 } // HasAVX512
3774 //===----------------------------------------------------------------------===//
3775 // AVX-512  Convert form float to double and back
3776 //===----------------------------------------------------------------------===//
3777 let hasSideEffects = 0 in {
3778 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3779                     (ins FR32X:$src1, FR32X:$src2),
3780                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3781                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3782 let mayLoad = 1 in
3783 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3784                     (ins FR32X:$src1, f32mem:$src2),
3785                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3786                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3787                     EVEX_CD8<32, CD8VT1>;
3788
3789 // Convert scalar double to scalar single
3790 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3791                       (ins FR64X:$src1, FR64X:$src2),
3792                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3793                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3794 let mayLoad = 1 in
3795 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3796                       (ins FR64X:$src1, f64mem:$src2),
3797                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3798                       []>, EVEX_4V, VEX_LIG, VEX_W,
3799                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3800 }
3801
3802 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3803       Requires<[HasAVX512]>;
3804 def : Pat<(fextend (loadf32 addr:$src)),
3805     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3806
3807 def : Pat<(extloadf32 addr:$src),
3808     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3809       Requires<[HasAVX512, OptForSize]>;
3810
3811 def : Pat<(extloadf32 addr:$src),
3812     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3813     Requires<[HasAVX512, OptForSpeed]>;
3814
3815 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3816            Requires<[HasAVX512]>;
3817
3818 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3819                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3820                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3821                Domain d> {
3822 let hasSideEffects = 0 in {
3823   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3824               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3825               [(set DstRC:$dst,
3826                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3827   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3828               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
3829               [], d>, EVEX, EVEX_B, EVEX_RC;
3830   let mayLoad = 1 in
3831   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3832               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3833               [(set DstRC:$dst,
3834                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3835 } // hasSideEffects = 0
3836 }
3837
3838 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3839                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3840                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3841                Domain d> {
3842 let hasSideEffects = 0 in {
3843   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3844               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3845               [(set DstRC:$dst,
3846                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3847   let mayLoad = 1 in
3848   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3849               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3850               [(set DstRC:$dst,
3851                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3852 } // hasSideEffects = 0
3853 }
3854
3855 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3856                                 memopv8f64, f512mem, v8f32, v8f64,
3857                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3858                                 EVEX_CD8<64, CD8VF>;
3859
3860 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3861                                 memopv4f64, f256mem, v8f64, v8f32,
3862                                 SSEPackedDouble>, EVEX_V512, PS,
3863                                 EVEX_CD8<32, CD8VH>;
3864 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3865             (VCVTPS2PDZrm addr:$src)>;
3866
3867 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3868                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3869           (VCVTPD2PSZrr VR512:$src)>;
3870
3871 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3872                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3873           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3874
3875 //===----------------------------------------------------------------------===//
3876 // AVX-512  Vector convert from sign integer to float/double
3877 //===----------------------------------------------------------------------===//
3878
3879 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3880                                 memopv8i64, i512mem, v16f32, v16i32,
3881                                 SSEPackedSingle>, EVEX_V512, PS,
3882                                 EVEX_CD8<32, CD8VF>;
3883
3884 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3885                                 memopv4i64, i256mem, v8f64, v8i32,
3886                                 SSEPackedDouble>, EVEX_V512, XS,
3887                                 EVEX_CD8<32, CD8VH>;
3888
3889 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3890                                  memopv16f32, f512mem, v16i32, v16f32,
3891                                  SSEPackedSingle>, EVEX_V512, XS,
3892                                  EVEX_CD8<32, CD8VF>;
3893
3894 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3895                                  memopv8f64, f512mem, v8i32, v8f64,
3896                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3897                                  EVEX_CD8<64, CD8VF>;
3898
3899 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3900                                  memopv16f32, f512mem, v16i32, v16f32,
3901                                  SSEPackedSingle>, EVEX_V512, PS,
3902                                  EVEX_CD8<32, CD8VF>;
3903
3904 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3905 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3906                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3907           (VCVTTPS2UDQZrr VR512:$src)>;
3908
3909 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3910                                  memopv8f64, f512mem, v8i32, v8f64,
3911                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3912                                  EVEX_CD8<64, CD8VF>;
3913
3914 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3915 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3916                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3917           (VCVTTPD2UDQZrr VR512:$src)>;
3918
3919 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3920                                  memopv4i64, f256mem, v8f64, v8i32,
3921                                  SSEPackedDouble>, EVEX_V512, XS,
3922                                  EVEX_CD8<32, CD8VH>;
3923
3924 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3925                                  memopv16i32, f512mem, v16f32, v16i32,
3926                                  SSEPackedSingle>, EVEX_V512, XD,
3927                                  EVEX_CD8<32, CD8VF>;
3928
3929 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3930           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3931            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3932
3933 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
3934           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3935            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3936
3937 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
3938           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3939            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3940
3941 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
3942           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3943            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3944
3945 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
3946           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
3947            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
3948
3949 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3950                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3951           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3952 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3953                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3954           (VCVTDQ2PDZrr VR256X:$src)>;
3955 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3956                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3957           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3958 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3959                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3960           (VCVTUDQ2PDZrr VR256X:$src)>;
3961
3962 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3963                RegisterClass DstRC, PatFrag mem_frag,
3964                X86MemOperand x86memop, Domain d> {
3965 let hasSideEffects = 0 in {
3966   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3967               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3968               [], d>, EVEX;
3969   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3970               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
3971               [], d>, EVEX, EVEX_B, EVEX_RC;
3972   let mayLoad = 1 in
3973   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3974               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3975               [], d>, EVEX;
3976 } // hasSideEffects = 0
3977 }
3978
3979 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3980                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3981                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3982 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3983                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3984                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3985
3986 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3987                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3988            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3989
3990 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3991                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3992            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3993
3994 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3995                                  memopv16f32, f512mem, SSEPackedSingle>,
3996                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3997 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3998                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3999                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
4000
4001 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
4002                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4003            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
4004
4005 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
4006                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4007            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
4008
4009 let Predicates = [HasAVX512] in {
4010   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
4011             (VCVTPD2PSZrm addr:$src)>;
4012   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4013             (VCVTPS2PDZrm addr:$src)>;
4014 }
4015
4016 //===----------------------------------------------------------------------===//
4017 // Half precision conversion instructions
4018 //===----------------------------------------------------------------------===//
4019 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
4020                              X86MemOperand x86memop> {
4021   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
4022              "vcvtph2ps\t{$src, $dst|$dst, $src}",
4023              []>, EVEX;
4024   let hasSideEffects = 0, mayLoad = 1 in
4025   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
4026              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
4027 }
4028
4029 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
4030                              X86MemOperand x86memop> {
4031   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
4032                (ins srcRC:$src1, i32i8imm:$src2),
4033                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4034                []>, EVEX;
4035   let hasSideEffects = 0, mayStore = 1 in
4036   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
4037                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
4038                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
4039 }
4040
4041 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
4042                                     EVEX_CD8<32, CD8VH>;
4043 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
4044                                     EVEX_CD8<32, CD8VH>;
4045
4046 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4047            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4048            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4049
4050 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4051            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4052            (VCVTPH2PSZrr VR256X:$src)>;
4053
4054 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4055   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4056                                  "ucomiss">, PS, EVEX, VEX_LIG,
4057                                  EVEX_CD8<32, CD8VT1>;
4058   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4059                                   "ucomisd">, PD, EVEX,
4060                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4061   let Pattern = []<dag> in {
4062     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4063                                    "comiss">, PS, EVEX, VEX_LIG,
4064                                    EVEX_CD8<32, CD8VT1>;
4065     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4066                                    "comisd">, PD, EVEX,
4067                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4068   }
4069   let isCodeGenOnly = 1 in {
4070     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4071                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4072                               EVEX_CD8<32, CD8VT1>;
4073     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4074                               load, "ucomisd">, PD, EVEX,
4075                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4076
4077     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4078                               load, "comiss">, PS, EVEX, VEX_LIG,
4079                               EVEX_CD8<32, CD8VT1>;
4080     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4081                               load, "comisd">, PD, EVEX,
4082                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4083   }
4084 }
4085
4086 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4087 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4088                             X86MemOperand x86memop> {
4089   let hasSideEffects = 0 in {
4090   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4091                (ins RC:$src1, RC:$src2),
4092                !strconcat(OpcodeStr,
4093                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4094   let mayLoad = 1 in {
4095   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4096                (ins RC:$src1, x86memop:$src2),
4097                !strconcat(OpcodeStr,
4098                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4099   }
4100 }
4101 }
4102
4103 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4104                   EVEX_CD8<32, CD8VT1>;
4105 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4106                   VEX_W, EVEX_CD8<64, CD8VT1>;
4107 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4108                   EVEX_CD8<32, CD8VT1>;
4109 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4110                   VEX_W, EVEX_CD8<64, CD8VT1>;
4111
4112 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4113               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4114            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4115                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4116
4117 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4118               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4119            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4120                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4121
4122 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4123               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4124            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4125                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4126
4127 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4128               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4129            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4130                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4131
4132 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4133 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4134                          X86VectorVTInfo _> {
4135   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4136                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4137                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
4138   let mayLoad = 1 in {
4139     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4140                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4141                            (OpNode (_.FloatVT
4142                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
4143     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4144                             (ins _.ScalarMemOp:$src), OpcodeStr,
4145                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4146                             (OpNode (_.FloatVT
4147                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4148                             EVEX, T8PD, EVEX_B;
4149   }
4150 }
4151
4152 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4153   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
4154                           EVEX_V512, EVEX_CD8<32, CD8VF>;
4155   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
4156                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4157
4158   // Define only if AVX512VL feature is present.
4159   let Predicates = [HasVLX] in {
4160     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4161                                 OpNode, v4f32x_info>,
4162                                EVEX_V128, EVEX_CD8<32, CD8VF>;
4163     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4164                                 OpNode, v8f32x_info>,
4165                                EVEX_V256, EVEX_CD8<32, CD8VF>;
4166     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4167                                 OpNode, v2f64x_info>,
4168                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
4169     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4170                                 OpNode, v4f64x_info>,
4171                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
4172   }
4173 }
4174
4175 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
4176 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
4177
4178 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4179               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4180            (VRSQRT14PSZr VR512:$src)>;
4181 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4182               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4183            (VRSQRT14PDZr VR512:$src)>;
4184
4185 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4186               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4187            (VRCP14PSZr VR512:$src)>;
4188 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4189               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4190            (VRCP14PDZr VR512:$src)>;
4191
4192 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4193 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4194                             X86MemOperand x86memop> {
4195   let hasSideEffects = 0, Predicates = [HasERI] in {
4196   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4197                (ins RC:$src1, RC:$src2),
4198                !strconcat(OpcodeStr,
4199                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4200   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4201                (ins RC:$src1, RC:$src2),
4202                !strconcat(OpcodeStr,
4203                "\t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
4204                []>, EVEX_4V, EVEX_B;
4205   let mayLoad = 1 in {
4206   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4207                (ins RC:$src1, x86memop:$src2),
4208                !strconcat(OpcodeStr,
4209                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4210   }
4211 }
4212 }
4213
4214 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
4215                   EVEX_CD8<32, CD8VT1>;
4216 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
4217                   VEX_W, EVEX_CD8<64, CD8VT1>;
4218 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
4219                   EVEX_CD8<32, CD8VT1>;
4220 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
4221                   VEX_W, EVEX_CD8<64, CD8VT1>;
4222
4223 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
4224               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4225                    FROUND_NO_EXC)),
4226            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4227                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4228
4229 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
4230               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4231                    FROUND_NO_EXC)),
4232            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4233                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4234
4235 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
4236               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4237                    FROUND_NO_EXC)),
4238            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4239                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4240
4241 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
4242               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4243                    FROUND_NO_EXC)),
4244            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4245                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4246
4247 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4248
4249 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4250                          SDNode OpNode> {
4251
4252   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4253                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4254                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
4255
4256   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4257                         (ins _.RC:$src), OpcodeStr,
4258                         "$src", "$src",
4259                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
4260
4261   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4262                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4263                          (OpNode (_.FloatVT
4264                              (bitconvert (_.LdFrag addr:$src))), (i32 FROUND_CURRENT))>;
4265
4266   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4267                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4268                          (OpNode (_.FloatVT
4269                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
4270                                  (i32 FROUND_CURRENT))>, EVEX_B;
4271 }
4272
4273 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4274    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
4275                      EVEX_CD8<32, CD8VF>;
4276    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
4277                      VEX_W, EVEX_CD8<32, CD8VF>;
4278 }
4279
4280 let Predicates = [HasERI], hasSideEffects = 0 in {
4281
4282  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX, EVEX_V512, T8PD;
4283  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX, EVEX_V512, T8PD;
4284  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX, EVEX_V512, T8PD;
4285 }
4286
4287 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
4288                               SDNode OpNode, X86VectorVTInfo _>{
4289   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4290                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4291                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
4292   let mayLoad = 1 in {
4293     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4294                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4295                            (OpNode (_.FloatVT
4296                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
4297
4298     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4299                             (ins _.ScalarMemOp:$src), OpcodeStr,
4300                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4301                             (OpNode (_.FloatVT
4302                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4303                             EVEX, EVEX_B;
4304   }
4305 }
4306
4307 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4308                           Intrinsic F32Int, Intrinsic F64Int,
4309                           OpndItins itins_s, OpndItins itins_d> {
4310   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4311                (ins FR32X:$src1, FR32X:$src2),
4312                !strconcat(OpcodeStr,
4313                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4314                       [], itins_s.rr>, XS, EVEX_4V;
4315   let isCodeGenOnly = 1 in
4316   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4317                (ins VR128X:$src1, VR128X:$src2),
4318                !strconcat(OpcodeStr,
4319                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4320                [(set VR128X:$dst,
4321                  (F32Int VR128X:$src1, VR128X:$src2))],
4322                itins_s.rr>, XS, EVEX_4V;
4323   let mayLoad = 1 in {
4324   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4325                (ins FR32X:$src1, f32mem:$src2),
4326                !strconcat(OpcodeStr,
4327                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4328                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4329   let isCodeGenOnly = 1 in
4330   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4331                    (ins VR128X:$src1, ssmem:$src2),
4332                    !strconcat(OpcodeStr,
4333                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4334                    [(set VR128X:$dst,
4335                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4336                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4337   }
4338   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4339                (ins FR64X:$src1, FR64X:$src2),
4340                !strconcat(OpcodeStr,
4341                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4342                       XD, EVEX_4V, VEX_W;
4343   let isCodeGenOnly = 1 in
4344   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4345                (ins VR128X:$src1, VR128X:$src2),
4346                !strconcat(OpcodeStr,
4347                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4348                [(set VR128X:$dst,
4349                  (F64Int VR128X:$src1, VR128X:$src2))],
4350                itins_s.rr>, XD, EVEX_4V, VEX_W;
4351   let mayLoad = 1 in {
4352   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4353                (ins FR64X:$src1, f64mem:$src2),
4354                !strconcat(OpcodeStr,
4355                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4356                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4357   let isCodeGenOnly = 1 in
4358   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4359                   (ins VR128X:$src1, sdmem:$src2),
4360                    !strconcat(OpcodeStr,
4361                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4362                   [(set VR128X:$dst,
4363                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4364                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4365   }
4366 }
4367
4368 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
4369                                   SDNode OpNode> {
4370   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
4371                                 v16f32_info>,
4372                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
4373   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
4374                                 v8f64_info>,
4375                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4376   // Define only if AVX512VL feature is present.
4377   let Predicates = [HasVLX] in {
4378     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4379                                      OpNode, v4f32x_info>,
4380                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
4381     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4382                                      OpNode, v8f32x_info>,
4383                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
4384     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4385                                      OpNode, v2f64x_info>,
4386                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4387     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4388                                      OpNode, v4f64x_info>,
4389                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4390   }
4391 }
4392
4393 defm VSQRT : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>;
4394
4395 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4396                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4397                 SSE_SQRTSS, SSE_SQRTSD>;
4398
4399 let Predicates = [HasAVX512] in {
4400   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4401                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4402                    (VSQRTPSZr VR512:$src1)>;
4403   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4404                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4405                    (VSQRTPDZr VR512:$src1)>;
4406
4407   def : Pat<(f32 (fsqrt FR32X:$src)),
4408             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4409   def : Pat<(f32 (fsqrt (load addr:$src))),
4410             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4411             Requires<[OptForSize]>;
4412   def : Pat<(f64 (fsqrt FR64X:$src)),
4413             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4414   def : Pat<(f64 (fsqrt (load addr:$src))),
4415             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4416             Requires<[OptForSize]>;
4417
4418   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4419             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4420   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4421             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4422             Requires<[OptForSize]>;
4423
4424   def : Pat<(f32 (X86frcp FR32X:$src)),
4425             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4426   def : Pat<(f32 (X86frcp (load addr:$src))),
4427             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4428             Requires<[OptForSize]>;
4429
4430   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4431             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4432                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4433                               VR128X)>;
4434   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4435             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4436
4437   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4438             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4439                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4440                               VR128X)>;
4441   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4442             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4443 }
4444
4445
4446 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
4447                             X86MemOperand x86memop, RegisterClass RC,
4448                             PatFrag mem_frag32, PatFrag mem_frag64,
4449                             Intrinsic V4F32Int, Intrinsic V2F64Int,
4450                             CD8VForm VForm> {
4451 let ExeDomain = SSEPackedSingle in {
4452   // Intrinsic operation, reg.
4453   // Vector intrinsic operation, reg
4454   def PSr : AVX512AIi8<opcps, MRMSrcReg,
4455                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4456                     !strconcat(OpcodeStr,
4457                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4458                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
4459
4460   // Vector intrinsic operation, mem
4461   def PSm : AVX512AIi8<opcps, MRMSrcMem,
4462                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4463                     !strconcat(OpcodeStr,
4464                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4465                     [(set RC:$dst,
4466                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
4467                     EVEX_CD8<32, VForm>;
4468 } // ExeDomain = SSEPackedSingle
4469
4470 let ExeDomain = SSEPackedDouble in {
4471   // Vector intrinsic operation, reg
4472   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
4473                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4474                      !strconcat(OpcodeStr,
4475                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4476                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
4477
4478   // Vector intrinsic operation, mem
4479   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4480                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4481                      !strconcat(OpcodeStr,
4482                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4483                      [(set RC:$dst,
4484                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4485                      EVEX_CD8<64, VForm>;
4486 } // ExeDomain = SSEPackedDouble
4487 }
4488
4489 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4490                             string OpcodeStr,
4491                             Intrinsic F32Int,
4492                             Intrinsic F64Int> {
4493 let ExeDomain = GenericDomain in {
4494   // Operation, reg.
4495   let hasSideEffects = 0 in
4496   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4497       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4498       !strconcat(OpcodeStr,
4499               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4500       []>;
4501
4502   // Intrinsic operation, reg.
4503   let isCodeGenOnly = 1 in
4504   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4505         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4506         !strconcat(OpcodeStr,
4507                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4508         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4509
4510   // Intrinsic operation, mem.
4511   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4512                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4513                      !strconcat(OpcodeStr,
4514                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4515                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4516                                          sse_load_f32:$src2, imm:$src3))]>,
4517                      EVEX_CD8<32, CD8VT1>;
4518
4519   // Operation, reg.
4520   let hasSideEffects = 0 in
4521   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4522         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4523         !strconcat(OpcodeStr,
4524                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4525         []>, VEX_W;
4526
4527   // Intrinsic operation, reg.
4528   let isCodeGenOnly = 1 in
4529   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4530         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4531         !strconcat(OpcodeStr,
4532                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4533         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4534         VEX_W;
4535
4536   // Intrinsic operation, mem.
4537   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4538         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4539         !strconcat(OpcodeStr,
4540                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4541         [(set VR128X:$dst,
4542               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4543         VEX_W, EVEX_CD8<64, CD8VT1>;
4544 } // ExeDomain = GenericDomain
4545 }
4546
4547 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4548                             X86MemOperand x86memop, RegisterClass RC,
4549                             PatFrag mem_frag, Domain d> {
4550 let ExeDomain = d in {
4551   // Intrinsic operation, reg.
4552   // Vector intrinsic operation, reg
4553   def r : AVX512AIi8<opc, MRMSrcReg,
4554                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4555                     !strconcat(OpcodeStr,
4556                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4557                     []>, EVEX;
4558
4559   // Vector intrinsic operation, mem
4560   def m : AVX512AIi8<opc, MRMSrcMem,
4561                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4562                     !strconcat(OpcodeStr,
4563                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4564                     []>, EVEX;
4565 } // ExeDomain
4566 }
4567
4568
4569 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4570                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4571                                 EVEX_CD8<32, CD8VF>;
4572
4573 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4574                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4575                    FROUND_CURRENT)),
4576                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4577
4578
4579 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4580                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4581                                 VEX_W, EVEX_CD8<64, CD8VF>;
4582
4583 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4584                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4585                   FROUND_CURRENT)),
4586                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4587
4588 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4589                      Operand x86memop, RegisterClass RC, Domain d> {
4590 let ExeDomain = d in {
4591   def r : AVX512AIi8<opc, MRMSrcReg,
4592                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4593                     !strconcat(OpcodeStr,
4594                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4595                     []>, EVEX_4V;
4596
4597   def m : AVX512AIi8<opc, MRMSrcMem,
4598                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4599                     !strconcat(OpcodeStr,
4600                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4601                     []>, EVEX_4V;
4602 } // ExeDomain
4603 }
4604
4605 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4606                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4607
4608 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4609                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4610
4611 def : Pat<(ffloor FR32X:$src),
4612           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4613 def : Pat<(f64 (ffloor FR64X:$src)),
4614           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4615 def : Pat<(f32 (fnearbyint FR32X:$src)),
4616           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4617 def : Pat<(f64 (fnearbyint FR64X:$src)),
4618           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4619 def : Pat<(f32 (fceil FR32X:$src)),
4620           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4621 def : Pat<(f64 (fceil FR64X:$src)),
4622           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4623 def : Pat<(f32 (frint FR32X:$src)),
4624           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4625 def : Pat<(f64 (frint FR64X:$src)),
4626           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4627 def : Pat<(f32 (ftrunc FR32X:$src)),
4628           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4629 def : Pat<(f64 (ftrunc FR64X:$src)),
4630           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4631
4632 def : Pat<(v16f32 (ffloor VR512:$src)),
4633           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4634 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4635           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4636 def : Pat<(v16f32 (fceil VR512:$src)),
4637           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4638 def : Pat<(v16f32 (frint VR512:$src)),
4639           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4640 def : Pat<(v16f32 (ftrunc VR512:$src)),
4641           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4642
4643 def : Pat<(v8f64 (ffloor VR512:$src)),
4644           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4645 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4646           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4647 def : Pat<(v8f64 (fceil VR512:$src)),
4648           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4649 def : Pat<(v8f64 (frint VR512:$src)),
4650           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4651 def : Pat<(v8f64 (ftrunc VR512:$src)),
4652           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4653
4654 //-------------------------------------------------
4655 // Integer truncate and extend operations
4656 //-------------------------------------------------
4657
4658 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4659                           RegisterClass dstRC, RegisterClass srcRC,
4660                           RegisterClass KRC, X86MemOperand x86memop> {
4661   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4662                (ins srcRC:$src),
4663                !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4664                []>, EVEX;
4665
4666   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4667                (ins KRC:$mask, srcRC:$src),
4668                !strconcat(OpcodeStr,
4669                  "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4670                []>, EVEX, EVEX_K;
4671
4672   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4673                (ins KRC:$mask, srcRC:$src),
4674                !strconcat(OpcodeStr,
4675                  "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4676                []>, EVEX, EVEX_KZ;
4677
4678   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4679                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4680                []>, EVEX;
4681
4682   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4683                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4684                !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4685                []>, EVEX, EVEX_K;
4686
4687 }
4688 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4689                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4690 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4691                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4692 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4693                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4694 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4695                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4696 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4697                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4698 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4699                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4700 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4701                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4702 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4703                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4704 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4705                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4706 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4707                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4708 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4709                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4710 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4711                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4712 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4713                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4714 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4715                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4716 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4717                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4718
4719 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4720 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4721 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4722 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4723 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4724
4725 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4726                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4727 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4728                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4729 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4730                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4731 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4732                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4733
4734
4735 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4736                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4737                       PatFrag mem_frag, X86MemOperand x86memop,
4738                       ValueType OpVT, ValueType InVT> {
4739
4740   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4741               (ins SrcRC:$src),
4742               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4743               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4744
4745   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4746               (ins KRC:$mask, SrcRC:$src),
4747               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4748               []>, EVEX, EVEX_K;
4749
4750   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4751               (ins KRC:$mask, SrcRC:$src),
4752               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4753               []>, EVEX, EVEX_KZ;
4754
4755   let mayLoad = 1 in {
4756     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4757               (ins x86memop:$src),
4758               !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4759               [(set DstRC:$dst,
4760                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4761               EVEX;
4762
4763     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4764               (ins KRC:$mask, x86memop:$src),
4765               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4766               []>,
4767               EVEX, EVEX_K;
4768
4769     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4770               (ins KRC:$mask, x86memop:$src),
4771               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4772               []>,
4773               EVEX, EVEX_KZ;
4774   }
4775 }
4776
4777 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4778                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4779                              EVEX_CD8<8, CD8VQ>;
4780 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4781                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4782                              EVEX_CD8<8, CD8VO>;
4783 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4784                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4785                              EVEX_CD8<16, CD8VH>;
4786 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4787                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4788                              EVEX_CD8<16, CD8VQ>;
4789 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4790                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4791                              EVEX_CD8<32, CD8VH>;
4792
4793 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4794                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4795                              EVEX_CD8<8, CD8VQ>;
4796 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4797                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4798                              EVEX_CD8<8, CD8VO>;
4799 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4800                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4801                              EVEX_CD8<16, CD8VH>;
4802 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4803                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4804                              EVEX_CD8<16, CD8VQ>;
4805 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4806                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4807                              EVEX_CD8<32, CD8VH>;
4808
4809 //===----------------------------------------------------------------------===//
4810 // GATHER - SCATTER Operations
4811
4812 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4813                        RegisterClass RC, X86MemOperand memop> {
4814 let mayLoad = 1,
4815   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4816   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4817             (ins RC:$src1, KRC:$mask, memop:$src2),
4818             !strconcat(OpcodeStr,
4819             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4820             []>, EVEX, EVEX_K;
4821 }
4822
4823 let ExeDomain = SSEPackedDouble in {
4824 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4825                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4826 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4827                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4828 }
4829
4830 let ExeDomain = SSEPackedSingle in {
4831 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4832                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4833 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4834                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4835 }
4836
4837 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4838                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4839 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4840                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4841
4842 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4843                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4844 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4845                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4846
4847 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4848                        RegisterClass RC, X86MemOperand memop> {
4849 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4850   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4851             (ins memop:$dst, KRC:$mask, RC:$src2),
4852             !strconcat(OpcodeStr,
4853             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4854             []>, EVEX, EVEX_K;
4855 }
4856
4857 let ExeDomain = SSEPackedDouble in {
4858 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4859                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4860 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4861                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4862 }
4863
4864 let ExeDomain = SSEPackedSingle in {
4865 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4866                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4867 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4868                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4869 }
4870
4871 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4872                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4873 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4874                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4875
4876 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4877                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4878 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4879                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4880
4881 // prefetch
4882 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4883                        RegisterClass KRC, X86MemOperand memop> {
4884   let Predicates = [HasPFI], hasSideEffects = 1 in
4885   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4886             !strconcat(OpcodeStr, "\t{$src {${mask}}|{${mask}}, $src}"),
4887             []>, EVEX, EVEX_K;
4888 }
4889
4890 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4891                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4892
4893 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4894                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4895
4896 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4897                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4898
4899 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4900                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4901
4902 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4903                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4904
4905 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4906                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4907
4908 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4909                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4910
4911 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4912                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4913
4914 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4915                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4916
4917 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4918                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4919
4920 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4921                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4922
4923 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4924                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4925
4926 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4927                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4928
4929 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4930                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4931
4932 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4933                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4934
4935 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4936                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4937 //===----------------------------------------------------------------------===//
4938 // VSHUFPS - VSHUFPD Operations
4939
4940 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4941                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4942                       Domain d> {
4943   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4944                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4945                    !strconcat(OpcodeStr,
4946                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4947                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4948                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4949                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4950   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4951                    (ins RC:$src1, RC:$src2, i8imm:$src3),
4952                    !strconcat(OpcodeStr,
4953                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4954                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4955                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4956                    EVEX_4V, Sched<[WriteShuffle]>;
4957 }
4958
4959 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4960                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4961 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4962                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4963
4964 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4965           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4966 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4967                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4968           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4969
4970 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4971           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4972 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4973                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4974           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4975
4976 multiclass avx512_valign<X86VectorVTInfo _> {
4977   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
4978                      (ins _.RC:$src1, _.RC:$src2, i8imm:$src3),
4979                      "valign"##_.Suffix,
4980                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4981                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
4982                                       (i8 imm:$src3)))>,
4983              AVX512AIi8Base, EVEX_4V;
4984
4985   // Also match valign of packed floats.
4986   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
4987             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
4988
4989   let mayLoad = 1 in
4990   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
4991                      (ins _.RC:$src1, _.MemOp:$src2, i8imm:$src3),
4992                      !strconcat("valign"##_.Suffix,
4993                      "\t{$src3, $src2, $src1, $dst|"
4994                          "$dst, $src1, $src2, $src3}"),
4995                      []>, EVEX_4V;
4996 }
4997 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4998 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4999
5000 // Helper fragments to match sext vXi1 to vXiY.
5001 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
5002 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
5003
5004 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
5005                         RegisterClass KRC, RegisterClass RC,
5006                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
5007                         string BrdcstStr> {
5008   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
5009             !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5010             []>, EVEX;
5011   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5012              !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5013              []>, EVEX, EVEX_K;
5014   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5015               !strconcat(OpcodeStr,
5016                          "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5017               []>, EVEX, EVEX_KZ;
5018   let mayLoad = 1 in {
5019     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5020               (ins x86memop:$src),
5021               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5022               []>, EVEX;
5023     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5024                (ins KRC:$mask, x86memop:$src),
5025                !strconcat(OpcodeStr,
5026                           "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5027                []>, EVEX, EVEX_K;
5028     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5029                 (ins KRC:$mask, x86memop:$src),
5030                 !strconcat(OpcodeStr,
5031                            "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5032                 []>, EVEX, EVEX_KZ;
5033     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5034                (ins x86scalar_mop:$src),
5035                !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5036                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
5037                []>, EVEX, EVEX_B;
5038     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5039                 (ins KRC:$mask, x86scalar_mop:$src),
5040                 !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5041                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
5042                 []>, EVEX, EVEX_B, EVEX_K;
5043     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5044                  (ins KRC:$mask, x86scalar_mop:$src),
5045                  !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5046                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
5047                             BrdcstStr, "}"),
5048                  []>, EVEX, EVEX_B, EVEX_KZ;
5049   }
5050 }
5051
5052 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
5053                            i512mem, i32mem, "{1to16}">, EVEX_V512,
5054                            EVEX_CD8<32, CD8VF>;
5055 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
5056                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
5057                            EVEX_CD8<64, CD8VF>;
5058
5059 def : Pat<(xor
5060           (bc_v16i32 (v16i1sextv16i32)),
5061           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
5062           (VPABSDZrr VR512:$src)>;
5063 def : Pat<(xor
5064           (bc_v8i64 (v8i1sextv8i64)),
5065           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
5066           (VPABSQZrr VR512:$src)>;
5067
5068 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
5069                    (v16i32 immAllZerosV), (i16 -1))),
5070           (VPABSDZrr VR512:$src)>;
5071 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
5072                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
5073           (VPABSQZrr VR512:$src)>;
5074
5075 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
5076                         RegisterClass RC, RegisterClass KRC,
5077                         X86MemOperand x86memop,
5078                         X86MemOperand x86scalar_mop, string BrdcstStr> {
5079   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5080        (ins RC:$src),
5081        !strconcat(OpcodeStr, "\t{$src, ${dst} |${dst}, $src}"),
5082        []>, EVEX;
5083   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5084        (ins x86memop:$src),
5085        !strconcat(OpcodeStr, "\t{$src, ${dst}|${dst}, $src}"),
5086        []>, EVEX;
5087   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5088        (ins x86scalar_mop:$src),
5089        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5090                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5091        []>, EVEX, EVEX_B;
5092   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5093        (ins KRC:$mask, RC:$src),
5094        !strconcat(OpcodeStr,
5095                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5096        []>, EVEX, EVEX_KZ;
5097   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5098        (ins KRC:$mask, x86memop:$src),
5099        !strconcat(OpcodeStr,
5100                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5101        []>, EVEX, EVEX_KZ;
5102   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5103        (ins KRC:$mask, x86scalar_mop:$src),
5104        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5105                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5106                   BrdcstStr, "}"),
5107        []>, EVEX, EVEX_KZ, EVEX_B;
5108
5109   let Constraints = "$src1 = $dst" in {
5110   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5111        (ins RC:$src1, KRC:$mask, RC:$src2),
5112        !strconcat(OpcodeStr,
5113                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5114        []>, EVEX, EVEX_K;
5115   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5116        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5117        !strconcat(OpcodeStr,
5118                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5119        []>, EVEX, EVEX_K;
5120   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5121        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5122        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
5123                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5124        []>, EVEX, EVEX_K, EVEX_B;
5125    }
5126 }
5127
5128 let Predicates = [HasCDI] in {
5129 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5130                     i512mem, i32mem, "{1to16}">,
5131                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5132
5133
5134 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5135                     i512mem, i64mem, "{1to8}">,
5136                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5137
5138 }
5139
5140 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5141                                               GR16:$mask),
5142           (VPCONFLICTDrrk VR512:$src1,
5143            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5144
5145 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5146                                               GR8:$mask),
5147           (VPCONFLICTQrrk VR512:$src1,
5148            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5149
5150 let Predicates = [HasCDI] in {
5151 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5152                     i512mem, i32mem, "{1to16}">,
5153                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5154
5155
5156 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5157                     i512mem, i64mem, "{1to8}">,
5158                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5159
5160 }
5161
5162 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5163                                               GR16:$mask),
5164           (VPLZCNTDrrk VR512:$src1,
5165            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5166
5167 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5168                                               GR8:$mask),
5169           (VPLZCNTQrrk VR512:$src1,
5170            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5171
5172 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5173           (VPLZCNTDrm addr:$src)>;
5174 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5175           (VPLZCNTDrr VR512:$src)>;
5176 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5177           (VPLZCNTQrm addr:$src)>;
5178 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5179           (VPLZCNTQrr VR512:$src)>;
5180
5181 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5182 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5183 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5184
5185 def : Pat<(store VK1:$src, addr:$dst),
5186           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5187
5188 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5189                            (truncstore node:$val, node:$ptr), [{
5190   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5191 }]>;
5192
5193 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5194           (MOV8mr addr:$dst, GR8:$src)>;
5195
5196 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5197 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5198                   !strconcat(OpcodeStr##Vec.Suffix, "\t{$src, $dst|$dst, $src}"),
5199                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5200 }
5201
5202 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5203                                  string OpcodeStr, Predicate prd> {
5204 let Predicates = [prd] in
5205   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5206
5207   let Predicates = [prd, HasVLX] in {
5208     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5209     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5210   }
5211 }
5212
5213 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5214   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5215                                        HasBWI>;
5216   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5217                                        HasBWI>, VEX_W;
5218   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5219                                        HasDQI>;
5220   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5221                                        HasDQI>, VEX_W;
5222 }
5223
5224 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;