[AVX512] Bring back vector-shuffle lowering support through broadcasts
[oota-llvm.git] / lib / Target / X86 / X86InstrAVX512.td
1 // Group template arguments that can be derived from the vector type (EltNum x
2 // EltVT).  These are things like the register class for the writemask, etc.
3 // The idea is to pass one of these as the template argument rather than the
4 // individual arguments.
5 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
6                       string suffix = ""> {
7   RegisterClass RC = rc;
8   int NumElts = numelts;
9
10   // Corresponding mask register class.
11   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
12
13   // Corresponding write-mask register class.
14   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
15
16   // The GPR register class that can hold the write mask.  Use GR8 for fewer
17   // than 8 elements.  Use shift-right and equal to work around the lack of
18   // !lt in tablegen.
19   RegisterClass MRC =
20     !cast<RegisterClass>("GR" #
21                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
22
23   // Suffix used in the instruction mnemonic.
24   string Suffix = suffix;
25
26   string VTName = "v" # NumElts # EltVT;
27
28   // The vector VT.
29   ValueType VT = !cast<ValueType>(VTName);
30
31   string EltTypeName = !cast<string>(EltVT);
32   // Size of the element type in bits, e.g. 32 for v16i32.
33   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
34   int EltSize = EltVT.Size;
35
36   // "i" for integer types and "f" for floating-point types
37   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
38
39   // Size of RC in bits, e.g. 512 for VR512.
40   int Size = VT.Size;
41
42   // The corresponding memory operand, e.g. i512mem for VR512.
43   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
44   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
45
46   // Load patterns
47   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
48   //       due to load promotion during legalization
49   PatFrag LdFrag = !cast<PatFrag>("load" #
50                                   !if (!eq (TypeVariantName, "i"),
51                                        !if (!eq (Size, 128), "v2i64",
52                                        !if (!eq (Size, 256), "v4i64",
53                                             VTName)), VTName));
54   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
55
56   // Load patterns used for memory operands.  We only have this defined in
57   // case of i64 element types for sub-512 integer vectors.  For now, keep
58   // MemOpFrag undefined in these cases.
59   PatFrag MemOpFrag =
60     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
61     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
62     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
63
64   // The corresponding float type, e.g. v16f32 for v16i32
65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
66   //       fails to compile, so we choose FloatVT = VT
67   ValueType FloatVT = !cast<ValueType>(
68                         !if (!eq (!srl(EltSize,5),0),
69                              VTName,
70                              !if (!eq(TypeVariantName, "i"),
71                                   "v" # NumElts # "f" # EltSize,
72                                   VTName)));
73
74   // The string to specify embedded broadcast in assembly.
75   string BroadcastStr = "{1to" # NumElts # "}";
76
77   // 8-bit compressed displacement tuple/subvector format.  This is only
78   // defined for NumElts <= 8.
79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
81
82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
83                           !if (!eq (Size, 256), sub_ymm, ?));
84
85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
87                      SSEPackedInt));
88
89   // A vector type of the same width with element type i32.  This is used to
90   // create the canonical constant zero node ImmAllZerosV.
91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
93 }
94
95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
101
102 // "x" in v32i8x_info means RC = VR256X
103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
107
108 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
109 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
110 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
111 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
112
113 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
114                            X86VectorVTInfo i128> {
115   X86VectorVTInfo info512 = i512;
116   X86VectorVTInfo info256 = i256;
117   X86VectorVTInfo info128 = i128;
118 }
119
120 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
121                                              v16i8x_info>;
122 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
123                                              v8i16x_info>;
124 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
125                                              v4i32x_info>;
126 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
127                                              v2i64x_info>;
128
129 // This multiclass generates the masking variants from the non-masking
130 // variant.  It only provides the assembly pieces for the masking variants.
131 // It assumes custom ISel patterns for masking which can be provided as
132 // template arguments.
133 multiclass AVX512_maskable_custom<bits<8> O, Format F,
134                                   dag Outs,
135                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
136                                   string OpcodeStr,
137                                   string AttSrcAsm, string IntelSrcAsm,
138                                   list<dag> Pattern,
139                                   list<dag> MaskingPattern,
140                                   list<dag> ZeroMaskingPattern,
141                                   string MaskingConstraint = "",
142                                   InstrItinClass itin = NoItinerary,
143                                   bit IsCommutable = 0> {
144   let isCommutable = IsCommutable in
145     def NAME: AVX512<O, F, Outs, Ins,
146                        OpcodeStr#"\t{"#AttSrcAsm#", $dst|"#
147                                      "$dst, "#IntelSrcAsm#"}",
148                        Pattern, itin>;
149
150   // Prefer over VMOV*rrk Pat<>
151   let AddedComplexity = 20 in
152     def NAME#k: AVX512<O, F, Outs, MaskingIns,
153                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}|"#
154                                      "$dst {${mask}}, "#IntelSrcAsm#"}",
155                        MaskingPattern, itin>,
156               EVEX_K {
157       // In case of the 3src subclass this is overridden with a let.
158       string Constraints = MaskingConstraint;
159   }
160   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
161     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
162                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
163                                      "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
164                        ZeroMaskingPattern,
165                        itin>,
166               EVEX_KZ;
167 }
168
169
170 // Common base class of AVX512_maskable and AVX512_maskable_3src.
171 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
172                                   dag Outs,
173                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
174                                   string OpcodeStr,
175                                   string AttSrcAsm, string IntelSrcAsm,
176                                   dag RHS, dag MaskingRHS,
177                                   string MaskingConstraint = "",
178                                   InstrItinClass itin = NoItinerary,
179                                   bit IsCommutable = 0> :
180   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
181                          AttSrcAsm, IntelSrcAsm,
182                          [(set _.RC:$dst, RHS)],
183                          [(set _.RC:$dst, MaskingRHS)],
184                          [(set _.RC:$dst,
185                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
186                          MaskingConstraint, NoItinerary, IsCommutable>;
187
188 // This multiclass generates the unconditional/non-masking, the masking and
189 // the zero-masking variant of the instruction.  In the masking case, the
190 // perserved vector elements come from a new dummy input operand tied to $dst.
191 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
192                            dag Outs, dag Ins, string OpcodeStr,
193                            string AttSrcAsm, string IntelSrcAsm,
194                            dag RHS, InstrItinClass itin = NoItinerary,
195                            bit IsCommutable = 0> :
196    AVX512_maskable_common<O, F, _, Outs, Ins,
197                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
198                           !con((ins _.KRCWM:$mask), Ins),
199                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
200                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0),
201                           "$src0 = $dst", itin, IsCommutable>;
202
203 // Similar to AVX512_maskable but in this case one of the source operands
204 // ($src1) is already tied to $dst so we just use that for the preserved
205 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
206 // $src1.
207 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
208                                 dag Outs, dag NonTiedIns, string OpcodeStr,
209                                 string AttSrcAsm, string IntelSrcAsm,
210                                 dag RHS> :
211    AVX512_maskable_common<O, F, _, Outs,
212                           !con((ins _.RC:$src1), NonTiedIns),
213                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
214                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
215                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
216                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
217
218
219 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
220                                   dag Outs, dag Ins,
221                                   string OpcodeStr,
222                                   string AttSrcAsm, string IntelSrcAsm,
223                                   list<dag> Pattern> :
224    AVX512_maskable_custom<O, F, Outs, Ins,
225                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
226                           !con((ins _.KRCWM:$mask), Ins),
227                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [],
228                           "$src0 = $dst">;
229
230 // Bitcasts between 512-bit vector types. Return the original type since
231 // no instruction is needed for the conversion
232 let Predicates = [HasAVX512] in {
233   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
234   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
235   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
236   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
237   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
238   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
239   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
240   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
241   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
242   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
243   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
244   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
245   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
246   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
247   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
248   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
249   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
250   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
251   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
252   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
253   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
254   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
255   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
256   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
257   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
258   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
259   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
260   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
261   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
262   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
263   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
264
265   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
266   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
267   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
268   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
269   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
270   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
271   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
272   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
273   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
274   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
275   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
276   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
277   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
278   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
279   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
280   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
281   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
282   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
283   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
284   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
285   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
286   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
287   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
288   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
289   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
290   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
291   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
292   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
293   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
294   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
295
296 // Bitcasts between 256-bit vector types. Return the original type since
297 // no instruction is needed for the conversion
298   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
299   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
300   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
301   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
302   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
303   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
304   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
305   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
306   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
307   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
308   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
309   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
310   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
311   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
312   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
313   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
314   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
315   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
316   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
317   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
318   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
319   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
320   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
321   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
322   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
323   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
324   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
325   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
326   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
327   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
328 }
329
330 //
331 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
332 //
333
334 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
335     isPseudo = 1, Predicates = [HasAVX512] in {
336 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
337                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
338 }
339
340 let Predicates = [HasAVX512] in {
341 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
342 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
343 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
344 }
345
346 //===----------------------------------------------------------------------===//
347 // AVX-512 - VECTOR INSERT
348 //
349
350 multiclass vinsert_for_size_no_alt<int Opcode,
351                                    X86VectorVTInfo From, X86VectorVTInfo To,
352                                    PatFrag vinsert_insert,
353                                    SDNodeXForm INSERT_get_vinsert_imm> {
354   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
355     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
356                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
357                "vinsert" # From.EltTypeName # "x" # From.NumElts #
358                                                 "\t{$src3, $src2, $src1, $dst|"
359                                                    "$dst, $src1, $src2, $src3}",
360                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
361                                                        (From.VT From.RC:$src2),
362                                                        (iPTR imm)))]>,
363              EVEX_4V, EVEX_V512;
364
365     let mayLoad = 1 in
366     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
367                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
368                "vinsert" # From.EltTypeName # "x" # From.NumElts #
369                                                 "\t{$src3, $src2, $src1, $dst|"
370                                                    "$dst, $src1, $src2, $src3}",
371                []>,
372              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
373   }
374 }
375
376 multiclass vinsert_for_size<int Opcode,
377                             X86VectorVTInfo From, X86VectorVTInfo To,
378                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
379                             PatFrag vinsert_insert,
380                             SDNodeXForm INSERT_get_vinsert_imm> :
381   vinsert_for_size_no_alt<Opcode, From, To,
382                           vinsert_insert, INSERT_get_vinsert_imm> {
383   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
384   // vinserti32x4.  Only add this if 64x2 and friends are not supported
385   // natively via AVX512DQ.
386   let Predicates = [NoDQI] in
387     def : Pat<(vinsert_insert:$ins
388                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
389               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
390                             VR512:$src1, From.RC:$src2,
391                             (INSERT_get_vinsert_imm VR512:$ins)))>;
392 }
393
394 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
395                             ValueType EltVT64, int Opcode256> {
396   defm NAME # "32x4" : vinsert_for_size<Opcode128,
397                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
398                                  X86VectorVTInfo<16, EltVT32, VR512>,
399                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
400                                  X86VectorVTInfo< 8, EltVT64, VR512>,
401                                  vinsert128_insert,
402                                  INSERT_get_vinsert128_imm>;
403   let Predicates = [HasDQI] in
404     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
405                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
406                                  X86VectorVTInfo< 8, EltVT64, VR512>,
407                                  vinsert128_insert,
408                                  INSERT_get_vinsert128_imm>, VEX_W;
409   defm NAME # "64x4" : vinsert_for_size<Opcode256,
410                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
411                                  X86VectorVTInfo< 8, EltVT64, VR512>,
412                                  X86VectorVTInfo< 8, EltVT32, VR256>,
413                                  X86VectorVTInfo<16, EltVT32, VR512>,
414                                  vinsert256_insert,
415                                  INSERT_get_vinsert256_imm>, VEX_W;
416   let Predicates = [HasDQI] in
417     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
418                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
419                                  X86VectorVTInfo<16, EltVT32, VR512>,
420                                  vinsert256_insert,
421                                  INSERT_get_vinsert256_imm>;
422 }
423
424 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
425 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
426
427 // vinsertps - insert f32 to XMM
428 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
429       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
430       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
431       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
432       EVEX_4V;
433 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
434       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
435       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
436       [(set VR128X:$dst, (X86insertps VR128X:$src1,
437                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
438                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
439
440 //===----------------------------------------------------------------------===//
441 // AVX-512 VECTOR EXTRACT
442 //---
443
444 multiclass vextract_for_size<int Opcode,
445                              X86VectorVTInfo From, X86VectorVTInfo To,
446                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
447                              PatFrag vextract_extract,
448                              SDNodeXForm EXTRACT_get_vextract_imm> {
449   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
450     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
451                 (ins VR512:$src1, i8imm:$idx),
452                 "vextract" # To.EltTypeName # "x4",
453                 "$idx, $src1", "$src1, $idx",
454                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
455                                                          (iPTR imm)))]>,
456               AVX512AIi8Base, EVEX, EVEX_V512;
457     let mayStore = 1 in
458     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
459             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
460             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
461                                                "$dst, $src1, $src2}",
462             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
463   }
464
465   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
466   // vextracti32x4
467   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
468             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
469                           VR512:$src1,
470                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
471
472   // A 128/256-bit subvector extract from the first 512-bit vector position is
473   // a subregister copy that needs no instruction.
474   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
475             (To.VT
476                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
477
478   // And for the alternative types.
479   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
480             (AltTo.VT
481                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
482
483   // Intrinsic call with masking.
484   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
485                               "x4_512")
486                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
487             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
488                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
489                 VR512:$src1, imm:$idx)>;
490
491   // Intrinsic call with zero-masking.
492   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
493                               "x4_512")
494                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
495             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
496                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
497                 VR512:$src1, imm:$idx)>;
498
499   // Intrinsic call without masking.
500   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
501                               "x4_512")
502                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
503             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
504                 VR512:$src1, imm:$idx)>;
505 }
506
507 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
508                              ValueType EltVT64, int Opcode64> {
509   defm NAME # "32x4" : vextract_for_size<Opcode32,
510                                  X86VectorVTInfo<16, EltVT32, VR512>,
511                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
512                                  X86VectorVTInfo< 8, EltVT64, VR512>,
513                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
514                                  vextract128_extract,
515                                  EXTRACT_get_vextract128_imm>;
516   defm NAME # "64x4" : vextract_for_size<Opcode64,
517                                  X86VectorVTInfo< 8, EltVT64, VR512>,
518                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
519                                  X86VectorVTInfo<16, EltVT32, VR512>,
520                                  X86VectorVTInfo< 8, EltVT32, VR256>,
521                                  vextract256_extract,
522                                  EXTRACT_get_vextract256_imm>, VEX_W;
523 }
524
525 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
526 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
527
528 // A 128-bit subvector insert to the first 512-bit vector position
529 // is a subregister copy that needs no instruction.
530 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
531           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
532           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
533           sub_ymm)>;
534 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
535           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
536           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
537           sub_ymm)>;
538 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
539           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
540           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
541           sub_ymm)>;
542 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
543           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
544           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
545           sub_ymm)>;
546
547 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
548           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
549 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
550           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
551 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
552           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
553 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
554           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
555
556 // vextractps - extract 32 bits from XMM
557 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
558       (ins VR128X:$src1, i32i8imm:$src2),
559       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
560       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
561       EVEX;
562
563 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
564       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
565       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
566       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
567                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
568
569 //===---------------------------------------------------------------------===//
570 // AVX-512 BROADCAST
571 //---
572 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr, 
573                          RegisterClass DestRC,
574                          RegisterClass SrcRC, X86MemOperand x86memop> {
575   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
576          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
577          []>, EVEX;
578   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
579         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
580 }
581 let ExeDomain = SSEPackedSingle in {
582   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
583                                        VR128X, f32mem>,
584                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
585 }
586
587 let ExeDomain = SSEPackedDouble in {
588   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
589                                        VR128X, f64mem>,
590                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
591 }
592
593 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
594           (VBROADCASTSSZrm addr:$src)>;
595 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
596           (VBROADCASTSDZrm addr:$src)>;
597
598 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
599           (VBROADCASTSSZrm addr:$src)>;
600 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
601           (VBROADCASTSDZrm addr:$src)>;
602
603 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
604                           RegisterClass SrcRC, RegisterClass KRC> {
605   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
606                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
607                    []>, EVEX, EVEX_V512;
608   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), 
609                    (ins KRC:$mask, SrcRC:$src),
610                    !strconcat(OpcodeStr, 
611                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
612                    []>, EVEX, EVEX_V512, EVEX_KZ;
613 }
614
615 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
616 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
617                                             VEX_W;
618                                             
619 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
620            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
621
622 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
623            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
624
625 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
626         (VPBROADCASTDrZrr GR32:$src)>;
627 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
628         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
629 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
630         (VPBROADCASTQrZrr GR64:$src)>;
631 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
632         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
633
634 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
635         (VPBROADCASTDrZrr GR32:$src)>;
636 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
637         (VPBROADCASTQrZrr GR64:$src)>;
638
639 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
640                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
641           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
642 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
643                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
644           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
645
646 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
647                           X86MemOperand x86memop, PatFrag ld_frag,
648                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
649                           RegisterClass KRC> {
650   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
651                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
652                   [(set DstRC:$dst,
653                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
654   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
655                                                          VR128X:$src),
656                     !strconcat(OpcodeStr, 
657                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
658                     [(set DstRC:$dst,
659                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
660                     EVEX, EVEX_KZ;
661   let mayLoad = 1 in {
662   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
663                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
664                   [(set DstRC:$dst, 
665                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
666   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
667                                                          x86memop:$src),
668                   !strconcat(OpcodeStr, 
669                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
670                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask, 
671                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
672   }
673 }
674
675 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
676                       loadi32, VR512, v16i32, v4i32, VK16WM>,
677                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
678 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
679                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
680                       EVEX_CD8<64, CD8VT1>;
681
682 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
683                           X86MemOperand x86memop, PatFrag ld_frag,
684                           RegisterClass KRC> {
685   let mayLoad = 1 in {
686   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
687                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
688                   []>, EVEX;
689   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
690                                                          x86memop:$src),
691                   !strconcat(OpcodeStr,
692                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
693                   []>, EVEX, EVEX_KZ;
694   }
695 }
696
697 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
698                        i128mem, loadv2i64, VK16WM>,
699                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
700 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
701                        i256mem, loadv4i64, VK16WM>, VEX_W,
702                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
703
704 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
705           (VPBROADCASTDZrr VR128X:$src)>;
706 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
707           (VPBROADCASTQZrr VR128X:$src)>;
708
709 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
710           (VBROADCASTSSZrr VR128X:$src)>;
711 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
712           (VBROADCASTSDZrr VR128X:$src)>;
713
714 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
715           (VBROADCASTSSZrr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
716 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
717           (VBROADCASTSDZrr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
718
719 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
720           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
721 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
722           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
723
724 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
725           (VBROADCASTSSZrr VR128X:$src)>;
726 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
727           (VBROADCASTSDZrr VR128X:$src)>;
728     
729 // Provide fallback in case the load node that is used in the patterns above
730 // is used by additional users, which prevents the pattern selection.
731 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
732           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
733 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
734           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
735
736
737 let Predicates = [HasAVX512] in {
738 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
739            (EXTRACT_SUBREG 
740               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
741                        addr:$src)), sub_ymm)>;
742 }
743 //===----------------------------------------------------------------------===//
744 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
745 //---
746
747 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
748                        RegisterClass KRC> {
749 let Predicates = [HasCDI] in
750 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
751                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
752                   []>, EVEX, EVEX_V512;
753                   
754 let Predicates = [HasCDI, HasVLX] in {
755 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
756                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
757                   []>, EVEX, EVEX_V128;
758 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
759                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
760                   []>, EVEX, EVEX_V256;
761 }
762 }
763
764 let Predicates = [HasCDI] in {
765 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
766                                              VK16>;
767 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
768                                              VK8>, VEX_W;
769 }
770
771 //===----------------------------------------------------------------------===//
772 // AVX-512 - VPERM
773 //
774 // -- immediate form --
775 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
776                            X86VectorVTInfo _> {
777   let ExeDomain = _.ExeDomain in {
778   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
779                      (ins _.RC:$src1, i8imm:$src2),
780                      !strconcat(OpcodeStr,
781                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
782                      [(set _.RC:$dst,
783                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
784                      EVEX;
785   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
786                      (ins _.MemOp:$src1, i8imm:$src2),
787                      !strconcat(OpcodeStr,
788                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
789                      [(set _.RC:$dst,
790                        (_.VT (OpNode (_.MemOpFrag addr:$src1),
791                               (i8 imm:$src2))))]>,
792            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
793 }
794 }
795
796 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
797                          X86VectorVTInfo Ctrl> :
798      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
799   let ExeDomain = _.ExeDomain in {
800     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
801                      (ins _.RC:$src1, _.RC:$src2),
802                      !strconcat("vpermil" # _.Suffix,
803                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
804                      [(set _.RC:$dst,
805                          (_.VT (X86VPermilpv _.RC:$src1,
806                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
807              EVEX_4V;
808     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
809                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
810                      !strconcat("vpermil" # _.Suffix,
811                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
812                      [(set _.RC:$dst,
813                          (_.VT (X86VPermilpv _.RC:$src1,
814                                   (Ctrl.VT (Ctrl.MemOpFrag addr:$src2)))))]>,
815              EVEX_4V;
816   }
817 }
818
819 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
820                   EVEX_V512, VEX_W;
821 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
822                   EVEX_V512, VEX_W;
823
824 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
825                   EVEX_V512;
826 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
827                   EVEX_V512, VEX_W;
828
829 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
830           (VPERMILPSZri VR512:$src1, imm:$imm)>;
831 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
832           (VPERMILPDZri VR512:$src1, imm:$imm)>;
833
834 // -- VPERM - register form --
835 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC, 
836                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
837
838   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
839                    (ins RC:$src1, RC:$src2),
840                    !strconcat(OpcodeStr,
841                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
842                    [(set RC:$dst,
843                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
844
845   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
846                    (ins RC:$src1, x86memop:$src2),
847                    !strconcat(OpcodeStr,
848                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
849                    [(set RC:$dst,
850                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
851                      EVEX_4V;
852 }
853
854 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
855                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
856 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem, 
857                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
858 let ExeDomain = SSEPackedSingle in
859 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
860                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
861 let ExeDomain = SSEPackedDouble in
862 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem, 
863                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
864
865 // -- VPERM2I - 3 source operands form --
866 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
867                           PatFrag mem_frag, X86MemOperand x86memop,
868                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
869 let Constraints = "$src1 = $dst" in {
870   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
871                    (ins RC:$src1, RC:$src2, RC:$src3),
872                    !strconcat(OpcodeStr,
873                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
874                    [(set RC:$dst,
875                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
876                     EVEX_4V;
877
878   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
879                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
880                    !strconcat(OpcodeStr,
881                        " \t{$src3, $src2, $dst {${mask}}|"
882                        "$dst {${mask}}, $src2, $src3}"),
883                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
884                                            (OpNode RC:$src1, RC:$src2,
885                                               RC:$src3),
886                                            RC:$src1)))]>,
887                     EVEX_4V, EVEX_K;
888
889   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
890     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
891                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
892                    !strconcat(OpcodeStr,
893                        " \t{$src3, $src2, $dst {${mask}} {z} |",
894                        "$dst {${mask}} {z}, $src2, $src3}"),
895                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
896                                            (OpNode RC:$src1, RC:$src2,
897                                               RC:$src3),
898                                            (OpVT (bitconvert
899                                               (v16i32 immAllZerosV))))))]>,
900                     EVEX_4V, EVEX_KZ;
901
902   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
903                    (ins RC:$src1, RC:$src2, x86memop:$src3),
904                    !strconcat(OpcodeStr,
905                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
906                    [(set RC:$dst,
907                      (OpVT (OpNode RC:$src1, RC:$src2,
908                       (mem_frag addr:$src3))))]>, EVEX_4V;
909
910   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
911                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
912                    !strconcat(OpcodeStr,
913                     " \t{$src3, $src2, $dst {${mask}}|"
914                     "$dst {${mask}}, $src2, $src3}"),
915                    [(set RC:$dst,
916                        (OpVT (vselect KRC:$mask,
917                                       (OpNode RC:$src1, RC:$src2,
918                                          (mem_frag addr:$src3)),
919                                       RC:$src1)))]>,
920                     EVEX_4V, EVEX_K;
921
922   let AddedComplexity = 10 in // Prefer over the rrkz variant
923     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
924                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
925                    !strconcat(OpcodeStr,
926                     " \t{$src3, $src2, $dst {${mask}} {z}|"
927                     "$dst {${mask}} {z}, $src2, $src3}"),
928                    [(set RC:$dst,
929                      (OpVT (vselect KRC:$mask,
930                                     (OpNode RC:$src1, RC:$src2,
931                                             (mem_frag addr:$src3)),
932                                     (OpVT (bitconvert
933                                        (v16i32 immAllZerosV))))))]>,
934                     EVEX_4V, EVEX_KZ;
935   }
936 }
937 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
938                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
939                  EVEX_V512, EVEX_CD8<32, CD8VF>;
940 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
941                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
942                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
943 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
944                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
945                  EVEX_V512, EVEX_CD8<32, CD8VF>;
946 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
947                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
948                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
949
950 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
951                           PatFrag mem_frag, X86MemOperand x86memop,
952                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
953                           ValueType MaskVT, RegisterClass MRC> :
954         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
955                          OpVT, KRC> {
956   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
957                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
958             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
959
960   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
961                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
962             (!cast<Instruction>(NAME#rrk) VR512:$src1,
963               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
964 }
965
966 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
967                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
968                  EVEX_V512, EVEX_CD8<32, CD8VF>;
969 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
970                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
971                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
972 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
973                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
974                  EVEX_V512, EVEX_CD8<32, CD8VF>;
975 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
976                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
977                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
978
979 //===----------------------------------------------------------------------===//
980 // AVX-512 - BLEND using mask
981 //
982 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
983                           RegisterClass KRC, RegisterClass RC,
984                           X86MemOperand x86memop, PatFrag mem_frag,
985                           SDNode OpNode, ValueType vt> {
986   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
987              (ins KRC:$mask, RC:$src1, RC:$src2),
988              !strconcat(OpcodeStr,
989              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
990              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
991                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
992   let mayLoad = 1 in
993   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
994              (ins KRC:$mask, RC:$src1, x86memop:$src2),
995              !strconcat(OpcodeStr,
996              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
997              []>, EVEX_4V, EVEX_K;
998 }
999
1000 let ExeDomain = SSEPackedSingle in
1001 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps", 
1002                               VK16WM, VR512, f512mem,
1003                               memopv16f32, vselect, v16f32>, 
1004                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1005 let ExeDomain = SSEPackedDouble in
1006 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd", 
1007                               VK8WM, VR512, f512mem,
1008                               memopv8f64, vselect, v8f64>, 
1009                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1010
1011 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
1012                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
1013         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
1014          VR512:$src1, VR512:$src2)>;
1015
1016 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
1017                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
1018         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
1019          VR512:$src1, VR512:$src2)>;
1020
1021 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd", 
1022                               VK16WM, VR512, f512mem, 
1023                               memopv16i32, vselect, v16i32>, 
1024                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1025
1026 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq", 
1027                               VK8WM, VR512, f512mem, 
1028                               memopv8i64, vselect, v8i64>, 
1029                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1030
1031 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
1032                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
1033         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
1034          VR512:$src1, VR512:$src2)>;
1035
1036 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
1037                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
1038         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
1039          VR512:$src1, VR512:$src2)>;
1040
1041 let Predicates = [HasAVX512] in {
1042 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1043                             (v8f32 VR256X:$src2))),
1044             (EXTRACT_SUBREG 
1045               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM), 
1046             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1047             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1048
1049 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1050                             (v8i32 VR256X:$src2))),
1051             (EXTRACT_SUBREG 
1052                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM), 
1053             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1054             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1055 }
1056 //===----------------------------------------------------------------------===//
1057 // Compare Instructions
1058 //===----------------------------------------------------------------------===//
1059
1060 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1061 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1062                             Operand CC, SDNode OpNode, ValueType VT,
1063                             PatFrag ld_frag, string asm, string asm_alt> {
1064   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1065                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1066                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1067                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1068   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1069                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1070                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1071                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1072   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1073     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1074                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1075                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1076     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1077                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1078                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1079   }
1080 }
1081
1082 let Predicates = [HasAVX512] in {
1083 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1084                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1085                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1086                  XS;
1087 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1088                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1089                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1090                  XD, VEX_W;
1091 }
1092
1093 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1094               X86VectorVTInfo _> {
1095   def rr : AVX512BI<opc, MRMSrcReg,
1096              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1097              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1098              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1099              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1100   let mayLoad = 1 in
1101   def rm : AVX512BI<opc, MRMSrcMem,
1102              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1103              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1104              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1105                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1106              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1107   def rrk : AVX512BI<opc, MRMSrcReg,
1108               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1109               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1110                           "$dst {${mask}}, $src1, $src2}"),
1111               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1112                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1113               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1114   let mayLoad = 1 in
1115   def rmk : AVX512BI<opc, MRMSrcMem,
1116               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1117               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1118                           "$dst {${mask}}, $src1, $src2}"),
1119               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1120                                    (OpNode (_.VT _.RC:$src1),
1121                                        (_.VT (bitconvert
1122                                               (_.LdFrag addr:$src2))))))],
1123               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1124 }
1125
1126 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1127               X86VectorVTInfo _> :
1128            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1129   let mayLoad = 1 in {
1130   def rmb : AVX512BI<opc, MRMSrcMem,
1131               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1132               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1133                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1134               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1135                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1136               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1137   def rmbk : AVX512BI<opc, MRMSrcMem,
1138                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1139                                        _.ScalarMemOp:$src2),
1140                !strconcat(OpcodeStr,
1141                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1142                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1143                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1144                                       (OpNode (_.VT _.RC:$src1),
1145                                         (X86VBroadcast
1146                                           (_.ScalarLdFrag addr:$src2)))))],
1147                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1148   }
1149 }
1150
1151 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1152                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1153   let Predicates = [prd] in
1154   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1155            EVEX_V512;
1156
1157   let Predicates = [prd, HasVLX] in {
1158     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1159                 EVEX_V256;
1160     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1161                 EVEX_V128;
1162   }
1163 }
1164
1165 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1166                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1167                                   Predicate prd> {
1168   let Predicates = [prd] in
1169   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1170            EVEX_V512;
1171
1172   let Predicates = [prd, HasVLX] in {
1173     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1174                 EVEX_V256;
1175     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1176                 EVEX_V128;
1177   }
1178 }
1179
1180 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1181                       avx512vl_i8_info, HasBWI>,
1182                 EVEX_CD8<8, CD8VF>;
1183
1184 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1185                       avx512vl_i16_info, HasBWI>,
1186                 EVEX_CD8<16, CD8VF>;
1187
1188 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1189                       avx512vl_i32_info, HasAVX512>,
1190                 EVEX_CD8<32, CD8VF>;
1191
1192 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1193                       avx512vl_i64_info, HasAVX512>,
1194                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1195
1196 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1197                       avx512vl_i8_info, HasBWI>,
1198                 EVEX_CD8<8, CD8VF>;
1199
1200 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1201                       avx512vl_i16_info, HasBWI>,
1202                 EVEX_CD8<16, CD8VF>;
1203
1204 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1205                       avx512vl_i32_info, HasAVX512>,
1206                 EVEX_CD8<32, CD8VF>;
1207
1208 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1209                       avx512vl_i64_info, HasAVX512>,
1210                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1211
1212 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1213             (COPY_TO_REGCLASS (VPCMPGTDZrr
1214             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1215             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1216
1217 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1218             (COPY_TO_REGCLASS (VPCMPEQDZrr
1219             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1220             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1221
1222 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1223                           X86VectorVTInfo _> {
1224   def rri : AVX512AIi8<opc, MRMSrcReg,
1225              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1226              !strconcat("vpcmp${cc}", Suffix,
1227                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1228              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1229                                        imm:$cc))],
1230              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1231   let mayLoad = 1 in
1232   def rmi : AVX512AIi8<opc, MRMSrcMem,
1233              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1234              !strconcat("vpcmp${cc}", Suffix,
1235                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1236              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1237                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1238                               imm:$cc))],
1239              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1240   def rrik : AVX512AIi8<opc, MRMSrcReg,
1241               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1242                                       AVXCC:$cc),
1243               !strconcat("vpcmp${cc}", Suffix,
1244                          "\t{$src2, $src1, $dst {${mask}}|",
1245                          "$dst {${mask}}, $src1, $src2}"),
1246               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1247                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1248                                           imm:$cc)))],
1249               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1250   let mayLoad = 1 in
1251   def rmik : AVX512AIi8<opc, MRMSrcMem,
1252               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1253                                     AVXCC:$cc),
1254               !strconcat("vpcmp${cc}", Suffix,
1255                          "\t{$src2, $src1, $dst {${mask}}|",
1256                          "$dst {${mask}}, $src1, $src2}"),
1257               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1258                                    (OpNode (_.VT _.RC:$src1),
1259                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1260                                       imm:$cc)))],
1261               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1262
1263   // Accept explicit immediate argument form instead of comparison code.
1264   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1265     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1266                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1267                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1268                           "$dst, $src1, $src2, $cc}"),
1269                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1270     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1271                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1272                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1273                           "$dst, $src1, $src2, $cc}"),
1274                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1275     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1276                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1277                                        i8imm:$cc),
1278                !strconcat("vpcmp", Suffix,
1279                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1280                           "$dst {${mask}}, $src1, $src2, $cc}"),
1281                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1282     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1283                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1284                                        i8imm:$cc),
1285                !strconcat("vpcmp", Suffix,
1286                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1287                           "$dst {${mask}}, $src1, $src2, $cc}"),
1288                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1289   }
1290 }
1291
1292 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1293                               X86VectorVTInfo _> :
1294            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1295   let mayLoad = 1 in {
1296   def rmib : AVX512AIi8<opc, MRMSrcMem,
1297              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1298                                      AVXCC:$cc),
1299              !strconcat("vpcmp${cc}", Suffix,
1300                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1301                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1302              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1303                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1304                                imm:$cc))],
1305              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1306   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1307               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1308                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1309               !strconcat("vpcmp${cc}", Suffix,
1310                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1311                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1312               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1313                                   (OpNode (_.VT _.RC:$src1),
1314                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1315                                     imm:$cc)))],
1316               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1317   }
1318
1319   // Accept explicit immediate argument form instead of comparison code.
1320   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1321     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1322                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1323                                        i8imm:$cc),
1324                !strconcat("vpcmp", Suffix,
1325                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1326                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1327                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1328     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1329                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1330                                        _.ScalarMemOp:$src2, i8imm:$cc),
1331                !strconcat("vpcmp", Suffix,
1332                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1333                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1334                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1335   }
1336 }
1337
1338 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1339                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1340   let Predicates = [prd] in
1341   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1342
1343   let Predicates = [prd, HasVLX] in {
1344     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1345     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1346   }
1347 }
1348
1349 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1350                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1351   let Predicates = [prd] in
1352   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1353            EVEX_V512;
1354
1355   let Predicates = [prd, HasVLX] in {
1356     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1357                 EVEX_V256;
1358     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1359                 EVEX_V128;
1360   }
1361 }
1362
1363 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1364                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1365 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1366                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1367
1368 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1369                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1370 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1371                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1372
1373 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1374                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1375 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1376                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1377
1378 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1379                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1380 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1381                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1382
1383 // avx512_cmp_packed - compare packed instructions
1384 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1385                            X86MemOperand x86memop, ValueType vt,
1386                            string suffix, Domain d> {
1387   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1388              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1389              !strconcat("vcmp${cc}", suffix,
1390                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1391              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1392   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1393              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1394      !strconcat("vcmp${cc}", suffix,
1395                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1396                 [], d>, EVEX_B;
1397   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1398              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1399               !strconcat("vcmp${cc}", suffix,
1400                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1401              [(set KRC:$dst,
1402               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1403
1404   // Accept explicit immediate argument form instead of comparison code.
1405   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1406     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1407                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1408               !strconcat("vcmp", suffix,
1409                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1410     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1411                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1412               !strconcat("vcmp", suffix,
1413                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1414   }
1415 }
1416
1417 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1418                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1419                EVEX_CD8<32, CD8VF>;
1420 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1421                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1422                EVEX_CD8<64, CD8VF>;
1423
1424 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1425           (COPY_TO_REGCLASS (VCMPPSZrri
1426             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1427             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1428             imm:$cc), VK8)>;
1429 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1430           (COPY_TO_REGCLASS (VPCMPDZrri
1431             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1432             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1433             imm:$cc), VK8)>;
1434 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1435           (COPY_TO_REGCLASS (VPCMPUDZrri
1436             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1437             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1438             imm:$cc), VK8)>;
1439
1440 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1441                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1442                  FROUND_NO_EXC)),
1443           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1444                              (I8Imm imm:$cc)), GR16)>;
1445            
1446 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1447                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1448                  FROUND_NO_EXC)),
1449           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1450                              (I8Imm imm:$cc)), GR8)>;
1451
1452 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1453                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1454                 FROUND_CURRENT)),
1455           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1456                              (I8Imm imm:$cc)), GR16)>;
1457
1458 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1459                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1460                  FROUND_CURRENT)),
1461           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1462                              (I8Imm imm:$cc)), GR8)>;
1463
1464 // Mask register copy, including
1465 // - copy between mask registers
1466 // - load/store mask registers
1467 // - copy from GPR to mask register and vice versa
1468 //
1469 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1470                          string OpcodeStr, RegisterClass KRC,
1471                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1472   let hasSideEffects = 0 in {
1473     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1474                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1475     let mayLoad = 1 in
1476     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1477                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1478                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1479     let mayStore = 1 in
1480     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1481                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1482   }
1483 }
1484
1485 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1486                              string OpcodeStr,
1487                              RegisterClass KRC, RegisterClass GRC> {
1488   let hasSideEffects = 0 in {
1489     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1490                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1491     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1492                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1493   }
1494 }
1495
1496 let Predicates = [HasDQI] in
1497   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1498                                i8mem>,
1499                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1500                VEX, PD;
1501
1502 let Predicates = [HasAVX512] in
1503   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1504                                i16mem>,
1505                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1506                VEX, PS;
1507
1508 let Predicates = [HasBWI] in {
1509   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1510                                i32mem>, VEX, PD, VEX_W;
1511   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1512                VEX, XD;
1513 }
1514
1515 let Predicates = [HasBWI] in {
1516   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1517                                i64mem>, VEX, PS, VEX_W;
1518   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1519                VEX, XD, VEX_W;
1520 }
1521
1522 // GR from/to mask register
1523 let Predicates = [HasDQI] in {
1524   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1525             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1526   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1527             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1528 }
1529 let Predicates = [HasAVX512] in {
1530   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1531             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1532   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1533             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1534 }
1535 let Predicates = [HasBWI] in {
1536   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1537   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1538 }
1539 let Predicates = [HasBWI] in {
1540   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1541   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1542 }
1543
1544 // Load/store kreg
1545 let Predicates = [HasDQI] in {
1546   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1547             (KMOVBmk addr:$dst, VK8:$src)>;
1548 }
1549 let Predicates = [HasAVX512] in {
1550   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1551             (KMOVWmk addr:$dst, VK16:$src)>;
1552   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1553             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1554   def : Pat<(i1 (load addr:$src)),
1555             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1556   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1557             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1558 }
1559 let Predicates = [HasBWI] in {
1560   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1561             (KMOVDmk addr:$dst, VK32:$src)>;
1562 }
1563 let Predicates = [HasBWI] in {
1564   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1565             (KMOVQmk addr:$dst, VK64:$src)>;
1566 }
1567
1568 let Predicates = [HasAVX512] in {
1569   def : Pat<(i1 (trunc (i64 GR64:$src))),
1570             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1571                                         (i32 1))), VK1)>;
1572
1573   def : Pat<(i1 (trunc (i32 GR32:$src))),
1574             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1575
1576   def : Pat<(i1 (trunc (i8 GR8:$src))),
1577        (COPY_TO_REGCLASS
1578         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1579        VK1)>;
1580   def : Pat<(i1 (trunc (i16 GR16:$src))),
1581        (COPY_TO_REGCLASS
1582         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1583        VK1)>;
1584
1585   def : Pat<(i32 (zext VK1:$src)),
1586             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1587   def : Pat<(i8 (zext VK1:$src)),
1588             (EXTRACT_SUBREG
1589              (AND32ri (KMOVWrk
1590                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1591   def : Pat<(i64 (zext VK1:$src)),
1592             (AND64ri8 (SUBREG_TO_REG (i64 0),
1593              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1594   def : Pat<(i16 (zext VK1:$src)),
1595             (EXTRACT_SUBREG
1596              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1597               sub_16bit)>;
1598   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1599             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1600   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1601             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1602 }
1603 let Predicates = [HasBWI] in {
1604   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1605             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1606   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1607             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1608 }
1609
1610
1611 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1612 let Predicates = [HasAVX512] in {
1613   // GR from/to 8-bit mask without native support
1614   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1615             (COPY_TO_REGCLASS
1616               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1617               VK8)>;
1618   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1619             (EXTRACT_SUBREG
1620               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1621               sub_8bit)>;
1622
1623   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1624             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1625   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1626             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1627 }
1628 let Predicates = [HasBWI] in {
1629   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1630             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1631   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1632             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1633 }
1634
1635 // Mask unary operation
1636 // - KNOT
1637 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1638                             RegisterClass KRC, SDPatternOperator OpNode,
1639                             Predicate prd> {
1640   let Predicates = [prd] in
1641     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1642                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1643                [(set KRC:$dst, (OpNode KRC:$src))]>;
1644 }
1645
1646 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1647                                 SDPatternOperator OpNode> {
1648   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1649                             HasDQI>, VEX, PD;
1650   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1651                             HasAVX512>, VEX, PS;
1652   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1653                             HasBWI>, VEX, PD, VEX_W;
1654   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1655                             HasBWI>, VEX, PS, VEX_W;
1656 }
1657
1658 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1659
1660 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1661   let Predicates = [HasAVX512] in
1662     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1663                 (i16 GR16:$src)),
1664               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1665               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1666 }
1667 defm : avx512_mask_unop_int<"knot", "KNOT">;
1668
1669 let Predicates = [HasDQI] in
1670 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1671 let Predicates = [HasAVX512] in
1672 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1673 let Predicates = [HasBWI] in
1674 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1675 let Predicates = [HasBWI] in
1676 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1677
1678 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1679 let Predicates = [HasAVX512] in {
1680 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1681           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1682
1683 def : Pat<(not VK8:$src),
1684           (COPY_TO_REGCLASS
1685             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1686 }
1687
1688 // Mask binary operation
1689 // - KAND, KANDN, KOR, KXNOR, KXOR
1690 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1691                            RegisterClass KRC, SDPatternOperator OpNode,
1692                            Predicate prd> {
1693   let Predicates = [prd] in
1694     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1695                !strconcat(OpcodeStr,
1696                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1697                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1698 }
1699
1700 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1701                                SDPatternOperator OpNode> {
1702   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1703                              HasDQI>, VEX_4V, VEX_L, PD;
1704   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1705                              HasAVX512>, VEX_4V, VEX_L, PS;
1706   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1707                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1708   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1709                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1710 }
1711
1712 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1713 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1714
1715 let isCommutable = 1 in {
1716   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1717   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1718   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1719   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1720 }
1721 let isCommutable = 0 in
1722   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1723
1724 def : Pat<(xor VK1:$src1, VK1:$src2),
1725      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1726                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1727
1728 def : Pat<(or VK1:$src1, VK1:$src2),
1729      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1730                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1731
1732 def : Pat<(and VK1:$src1, VK1:$src2),
1733      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1734                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1735
1736 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1737   let Predicates = [HasAVX512] in
1738     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1739                 (i16 GR16:$src1), (i16 GR16:$src2)),
1740               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1741               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1742               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1743 }
1744
1745 defm : avx512_mask_binop_int<"kand",  "KAND">;
1746 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1747 defm : avx512_mask_binop_int<"kor",   "KOR">;
1748 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1749 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1750
1751 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1752 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1753   let Predicates = [HasAVX512] in
1754     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1755               (COPY_TO_REGCLASS
1756                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1757                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1758 }
1759
1760 defm : avx512_binop_pat<and,  KANDWrr>;
1761 defm : avx512_binop_pat<andn, KANDNWrr>;
1762 defm : avx512_binop_pat<or,   KORWrr>;
1763 defm : avx512_binop_pat<xnor, KXNORWrr>;
1764 defm : avx512_binop_pat<xor,  KXORWrr>;
1765
1766 // Mask unpacking
1767 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1768                            RegisterClass KRC> {
1769   let Predicates = [HasAVX512] in
1770     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1771                !strconcat(OpcodeStr,
1772                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1773 }
1774
1775 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1776   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1777                             VEX_4V, VEX_L, PD;
1778 }
1779
1780 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1781 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1782           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1783                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1784
1785
1786 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1787   let Predicates = [HasAVX512] in
1788     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1789                 (i16 GR16:$src1), (i16 GR16:$src2)),
1790               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1791               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1792               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1793 }
1794 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1795
1796 // Mask bit testing
1797 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1798                             SDNode OpNode> {
1799   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1800     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1801                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1802                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1803 }
1804
1805 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1806   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1807                             VEX, PS;
1808 }
1809
1810 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1811
1812 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1813           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1814            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1815
1816 // Mask shift
1817 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1818                              SDNode OpNode> {
1819   let Predicates = [HasAVX512] in
1820     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1821                  !strconcat(OpcodeStr,
1822                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1823                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1824 }
1825
1826 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1827                                SDNode OpNode> {
1828   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1829                              VEX, TAPD, VEX_W;
1830 }
1831
1832 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1833 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1834
1835 // Mask setting all 0s or 1s
1836 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1837   let Predicates = [HasAVX512] in
1838     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1839       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1840                      [(set KRC:$dst, (VT Val))]>;
1841 }
1842
1843 multiclass avx512_mask_setop_w<PatFrag Val> {
1844   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1845   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1846 }
1847
1848 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1849 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1850
1851 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1852 let Predicates = [HasAVX512] in {
1853   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1854   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1855   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1856   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1857   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1858 }
1859 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1860           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1861
1862 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1863           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1864
1865 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1866           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1867
1868 let Predicates = [HasVLX] in {
1869   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1870             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1871   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1872             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1873   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1874             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1875   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1876             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1877 }
1878
1879 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1880           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1881
1882 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1883           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1884 //===----------------------------------------------------------------------===//
1885 // AVX-512 - Aligned and unaligned load and store
1886 //
1887
1888 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1889                        RegisterClass KRC, RegisterClass RC,
1890                        ValueType vt, ValueType zvt, X86MemOperand memop,
1891                        Domain d, bit IsReMaterializable = 1> {
1892 let hasSideEffects = 0 in {
1893   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1894                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1895                     d>, EVEX;
1896   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1897                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1898                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1899   }
1900   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1901       SchedRW = [WriteLoad] in
1902   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1903                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1904                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1905                     d>, EVEX;
1906
1907   let AddedComplexity = 20 in {
1908   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1909   let hasSideEffects = 0 in
1910     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1911                      (ins RC:$src0, KRC:$mask, RC:$src1),
1912                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1913                       "${dst} {${mask}}, $src1}"),
1914                      [(set RC:$dst, (vt (vselect KRC:$mask,
1915                                           (vt RC:$src1),
1916                                           (vt RC:$src0))))],
1917                      d>, EVEX, EVEX_K;
1918   let mayLoad = 1, SchedRW = [WriteLoad] in
1919     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1920                      (ins RC:$src0, KRC:$mask, memop:$src1),
1921                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1922                       "${dst} {${mask}}, $src1}"),
1923                      [(set RC:$dst, (vt
1924                          (vselect KRC:$mask,
1925                                  (vt (bitconvert (ld_frag addr:$src1))),
1926                                  (vt RC:$src0))))],
1927                      d>, EVEX, EVEX_K;
1928   }
1929   let mayLoad = 1, SchedRW = [WriteLoad] in
1930     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1931                       (ins KRC:$mask, memop:$src),
1932                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1933                        "${dst} {${mask}} {z}, $src}"),
1934                       [(set RC:$dst, (vt
1935                            (vselect KRC:$mask,
1936                                      (vt (bitconvert (ld_frag addr:$src))),
1937                                      (vt (bitconvert (zvt immAllZerosV))))))],
1938                       d>, EVEX, EVEX_KZ;
1939   }
1940 }
1941
1942 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1943                           string elty, string elsz, string vsz512,
1944                           string vsz256, string vsz128, Domain d,
1945                           Predicate prd, bit IsReMaterializable = 1> {
1946   let Predicates = [prd] in
1947   defm Z : avx512_load<opc, OpcodeStr,
1948                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1949                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1950                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1951                        !cast<X86MemOperand>(elty##"512mem"), d,
1952                        IsReMaterializable>, EVEX_V512;
1953
1954   let Predicates = [prd, HasVLX] in {
1955     defm Z256 : avx512_load<opc, OpcodeStr,
1956                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1957                              "v"##vsz256##elty##elsz, "v4i64")),
1958                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1959                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1960                        !cast<X86MemOperand>(elty##"256mem"), d,
1961                        IsReMaterializable>, EVEX_V256;
1962
1963     defm Z128 : avx512_load<opc, OpcodeStr,
1964                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1965                              "v"##vsz128##elty##elsz, "v2i64")),
1966                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1967                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1968                        !cast<X86MemOperand>(elty##"128mem"), d,
1969                        IsReMaterializable>, EVEX_V128;
1970   }
1971 }
1972
1973
1974 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1975                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1976                         X86MemOperand memop, Domain d> {
1977   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1978   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1979               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1980               EVEX;
1981   let Constraints = "$src1 = $dst" in
1982   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1983                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1984               !strconcat(OpcodeStr,
1985               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1986               EVEX, EVEX_K;
1987   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1988                                            (ins KRC:$mask, RC:$src),
1989               !strconcat(OpcodeStr,
1990               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1991               [], d>, EVEX, EVEX_KZ;
1992   }
1993   let mayStore = 1 in {
1994   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1995                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1996                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1997   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1998                                       (ins memop:$dst, KRC:$mask, RC:$src),
1999               !strconcat(OpcodeStr,
2000               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2001                [], d>, EVEX, EVEX_K;
2002   }
2003 }
2004
2005
2006 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2007                            string st_suff_512, string st_suff_256,
2008                            string st_suff_128, string elty, string elsz,
2009                            string vsz512, string vsz256, string vsz128,
2010                            Domain d, Predicate prd> {
2011   let Predicates = [prd] in
2012   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2013                         !cast<ValueType>("v"##vsz512##elty##elsz),
2014                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2015                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2016
2017   let Predicates = [prd, HasVLX] in {
2018     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2019                              !cast<ValueType>("v"##vsz256##elty##elsz),
2020                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2021                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2022
2023     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2024                              !cast<ValueType>("v"##vsz128##elty##elsz),
2025                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2026                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2027   }
2028 }
2029
2030 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2031                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2032                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2033                                "512", "256", "", "f", "32", "16", "8", "4",
2034                                SSEPackedSingle, HasAVX512>,
2035                               PS, EVEX_CD8<32, CD8VF>;
2036
2037 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2038                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2039                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2040                                "512", "256", "", "f", "64", "8", "4", "2",
2041                                SSEPackedDouble, HasAVX512>,
2042                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2043
2044 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2045                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2046                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2047                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2048                               PS, EVEX_CD8<32, CD8VF>;
2049
2050 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2051                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2052                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2053                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2054                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2055
2056 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2057                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2058        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2059
2060 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2061                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2062        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2063
2064 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2065           GR16:$mask),
2066          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2067             VR512:$src)>;
2068 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2069           GR8:$mask),
2070          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2071             VR512:$src)>;
2072
2073 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2074                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2075                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2076                                  "512", "256", "", "i", "32", "16", "8", "4",
2077                                  SSEPackedInt, HasAVX512>,
2078                                 PD, EVEX_CD8<32, CD8VF>;
2079
2080 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2081                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2082                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2083                                  "512", "256", "", "i", "64", "8", "4", "2",
2084                                  SSEPackedInt, HasAVX512>,
2085                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2086
2087 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2088                                "64", "32", "16", SSEPackedInt, HasBWI>,
2089                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2090                                  "i", "8", "64", "32", "16", SSEPackedInt,
2091                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2092
2093 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2094                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2095                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2096                                  "i", "16", "32", "16", "8", SSEPackedInt,
2097                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2098
2099 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2100                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2101                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2102                                  "i", "32", "16", "8", "4", SSEPackedInt,
2103                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2104
2105 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2106                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2107                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2108                                  "i", "64", "8", "4", "2", SSEPackedInt,
2109                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2110
2111 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2112                  (v16i32 immAllZerosV), GR16:$mask)),
2113        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2114
2115 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2116                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2117        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2118
2119 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2120             GR16:$mask),
2121          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2122             VR512:$src)>;
2123 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2124             GR8:$mask),
2125          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2126             VR512:$src)>;
2127
2128 let AddedComplexity = 20 in {
2129 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2130                           (bc_v8i64 (v16i32 immAllZerosV)))),
2131                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2132
2133 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2134                           (v8i64 VR512:$src))),
2135    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2136                                               VK8), VR512:$src)>;
2137
2138 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2139                            (v16i32 immAllZerosV))),
2140                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2141
2142 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2143                            (v16i32 VR512:$src))),
2144                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2145 }
2146
2147 // Move Int Doubleword to Packed Double Int
2148 //
2149 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2150                       "vmovd\t{$src, $dst|$dst, $src}",
2151                       [(set VR128X:$dst,
2152                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2153                         EVEX, VEX_LIG;
2154 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2155                       "vmovd\t{$src, $dst|$dst, $src}",
2156                       [(set VR128X:$dst,
2157                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2158                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2159 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2160                       "vmovq\t{$src, $dst|$dst, $src}",
2161                         [(set VR128X:$dst,
2162                           (v2i64 (scalar_to_vector GR64:$src)))],
2163                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2164 let isCodeGenOnly = 1 in {
2165 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2166                        "vmovq\t{$src, $dst|$dst, $src}",
2167                        [(set FR64:$dst, (bitconvert GR64:$src))],
2168                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2169 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2170                          "vmovq\t{$src, $dst|$dst, $src}",
2171                          [(set GR64:$dst, (bitconvert FR64:$src))],
2172                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2173 }
2174 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2175                          "vmovq\t{$src, $dst|$dst, $src}",
2176                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2177                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2178                          EVEX_CD8<64, CD8VT1>;
2179
2180 // Move Int Doubleword to Single Scalar
2181 //
2182 let isCodeGenOnly = 1 in {
2183 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2184                       "vmovd\t{$src, $dst|$dst, $src}",
2185                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2186                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2187
2188 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2189                       "vmovd\t{$src, $dst|$dst, $src}",
2190                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2191                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2192 }
2193
2194 // Move doubleword from xmm register to r/m32
2195 //
2196 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2197                        "vmovd\t{$src, $dst|$dst, $src}",
2198                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2199                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2200                        EVEX, VEX_LIG;
2201 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2202                        (ins i32mem:$dst, VR128X:$src),
2203                        "vmovd\t{$src, $dst|$dst, $src}",
2204                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2205                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2206                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2207
2208 // Move quadword from xmm1 register to r/m64
2209 //
2210 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2211                       "vmovq\t{$src, $dst|$dst, $src}",
2212                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2213                                                    (iPTR 0)))],
2214                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2215                       Requires<[HasAVX512, In64BitMode]>;
2216
2217 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2218                        (ins i64mem:$dst, VR128X:$src),
2219                        "vmovq\t{$src, $dst|$dst, $src}",
2220                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2221                                addr:$dst)], IIC_SSE_MOVDQ>,
2222                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2223                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2224
2225 // Move Scalar Single to Double Int
2226 //
2227 let isCodeGenOnly = 1 in {
2228 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2229                       (ins FR32X:$src),
2230                       "vmovd\t{$src, $dst|$dst, $src}",
2231                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2232                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2233 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2234                       (ins i32mem:$dst, FR32X:$src),
2235                       "vmovd\t{$src, $dst|$dst, $src}",
2236                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2237                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2238 }
2239
2240 // Move Quadword Int to Packed Quadword Int
2241 //
2242 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2243                       (ins i64mem:$src),
2244                       "vmovq\t{$src, $dst|$dst, $src}",
2245                       [(set VR128X:$dst,
2246                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2247                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2248
2249 //===----------------------------------------------------------------------===//
2250 // AVX-512  MOVSS, MOVSD
2251 //===----------------------------------------------------------------------===//
2252
2253 multiclass avx512_move_scalar <string asm, RegisterClass RC, 
2254                               SDNode OpNode, ValueType vt,
2255                               X86MemOperand x86memop, PatFrag mem_pat> {
2256   let hasSideEffects = 0 in {
2257   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2), 
2258               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2259               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2260                                       (scalar_to_vector RC:$src2))))],
2261               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2262   let Constraints = "$src1 = $dst" in
2263   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2264               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2265               !strconcat(asm,
2266                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2267               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2268   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2269               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2270               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2271               EVEX, VEX_LIG;
2272   let mayStore = 1 in {
2273   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2274              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2275              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2276              EVEX, VEX_LIG;
2277   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2278              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2279              [], IIC_SSE_MOV_S_MR>,
2280              EVEX, VEX_LIG, EVEX_K;
2281   } // mayStore
2282   } //hasSideEffects = 0
2283 }
2284
2285 let ExeDomain = SSEPackedSingle in
2286 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2287                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2288
2289 let ExeDomain = SSEPackedDouble in
2290 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2291                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2292
2293 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2294           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2295            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2296
2297 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2298           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2299            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2300
2301 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2302           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2303            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2304
2305 // For the disassembler
2306 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2307   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2308                         (ins VR128X:$src1, FR32X:$src2),
2309                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2310                         IIC_SSE_MOV_S_RR>,
2311                         XS, EVEX_4V, VEX_LIG;
2312   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2313                         (ins VR128X:$src1, FR64X:$src2),
2314                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2315                         IIC_SSE_MOV_S_RR>,
2316                         XD, EVEX_4V, VEX_LIG, VEX_W;
2317 }
2318
2319 let Predicates = [HasAVX512] in {
2320   let AddedComplexity = 15 in {
2321   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2322   // MOVS{S,D} to the lower bits.
2323   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2324             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2325   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2326             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2327   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2328             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2329   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2330             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2331
2332   // Move low f32 and clear high bits.
2333   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2334             (SUBREG_TO_REG (i32 0),
2335              (VMOVSSZrr (v4f32 (V_SET0)), 
2336               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2337   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2338             (SUBREG_TO_REG (i32 0),
2339              (VMOVSSZrr (v4i32 (V_SET0)),
2340                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2341   }
2342
2343   let AddedComplexity = 20 in {
2344   // MOVSSrm zeros the high parts of the register; represent this
2345   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2346   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2347             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2348   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2349             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2350   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2351             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2352
2353   // MOVSDrm zeros the high parts of the register; represent this
2354   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2355   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2356             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2357   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2358             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2359   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2360             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2361   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2362             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2363   def : Pat<(v2f64 (X86vzload addr:$src)),
2364             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2365
2366   // Represent the same patterns above but in the form they appear for
2367   // 256-bit types
2368   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2369                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2370             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2371   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2372                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2373             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2374   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2375                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2376             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2377   }
2378   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2379                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2380             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2381                                             FR32X:$src)), sub_xmm)>;
2382   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2383                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2384             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2385                                      FR64X:$src)), sub_xmm)>;
2386   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2387                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2388             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2389
2390   // Move low f64 and clear high bits.
2391   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2392             (SUBREG_TO_REG (i32 0),
2393              (VMOVSDZrr (v2f64 (V_SET0)),
2394                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2395
2396   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2397             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2398                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2399
2400   // Extract and store.
2401   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2402                    addr:$dst),
2403             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2404   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2405                    addr:$dst),
2406             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2407
2408   // Shuffle with VMOVSS
2409   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2410             (VMOVSSZrr (v4i32 VR128X:$src1),
2411                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2412   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2413             (VMOVSSZrr (v4f32 VR128X:$src1),
2414                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2415
2416   // 256-bit variants
2417   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2418             (SUBREG_TO_REG (i32 0),
2419               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2420                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2421               sub_xmm)>;
2422   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2423             (SUBREG_TO_REG (i32 0),
2424               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2425                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2426               sub_xmm)>;
2427
2428   // Shuffle with VMOVSD
2429   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2430             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2431   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2432             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2433   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2434             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2435   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2436             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2437
2438   // 256-bit variants
2439   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2440             (SUBREG_TO_REG (i32 0),
2441               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2442                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2443               sub_xmm)>;
2444   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2445             (SUBREG_TO_REG (i32 0),
2446               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2447                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2448               sub_xmm)>;
2449
2450   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2451             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2452   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2453             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2454   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2455             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2456   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2457             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2458 }
2459
2460 let AddedComplexity = 15 in
2461 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2462                                 (ins VR128X:$src),
2463                                 "vmovq\t{$src, $dst|$dst, $src}",
2464                                 [(set VR128X:$dst, (v2i64 (X86vzmovl 
2465                                                    (v2i64 VR128X:$src))))],
2466                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2467
2468 let AddedComplexity = 20 in
2469 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2470                                  (ins i128mem:$src),
2471                                  "vmovq\t{$src, $dst|$dst, $src}",
2472                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2473                                                      (loadv2i64 addr:$src))))],
2474                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2475                                  EVEX_CD8<8, CD8VT8>;
2476
2477 let Predicates = [HasAVX512] in {
2478   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2479   let AddedComplexity = 20 in {
2480     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2481               (VMOVDI2PDIZrm addr:$src)>;
2482     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2483               (VMOV64toPQIZrr GR64:$src)>;
2484     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2485               (VMOVDI2PDIZrr GR32:$src)>;
2486               
2487     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2488               (VMOVDI2PDIZrm addr:$src)>;
2489     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2490               (VMOVDI2PDIZrm addr:$src)>;
2491     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2492             (VMOVZPQILo2PQIZrm addr:$src)>;
2493     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2494             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2495     def : Pat<(v2i64 (X86vzload addr:$src)),
2496             (VMOVZPQILo2PQIZrm addr:$src)>;
2497   }
2498
2499   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2500   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2501                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2502             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2503   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2504                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2505             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2506 }
2507
2508 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2509         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2510
2511 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2512         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2513
2514 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2515         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2516
2517 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2518         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2519
2520 //===----------------------------------------------------------------------===//
2521 // AVX-512 - Non-temporals
2522 //===----------------------------------------------------------------------===//
2523 let SchedRW = [WriteLoad] in {
2524   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2525                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2526                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2527                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2528                         EVEX_CD8<64, CD8VF>;
2529
2530   let Predicates = [HasAVX512, HasVLX] in {
2531     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2532                              (ins i256mem:$src),
2533                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2534                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2535                              EVEX_CD8<64, CD8VF>;
2536
2537     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2538                              (ins i128mem:$src),
2539                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2540                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2541                              EVEX_CD8<64, CD8VF>;
2542   }
2543 }
2544
2545 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2546                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2547                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2548   let SchedRW = [WriteStore], mayStore = 1,
2549       AddedComplexity = 400 in
2550   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2551                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2552                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2553 }
2554
2555 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2556                            string elty, string elsz, string vsz512,
2557                            string vsz256, string vsz128, Domain d,
2558                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2559   let Predicates = [prd] in
2560   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2561                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2562                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2563                         EVEX_V512;
2564
2565   let Predicates = [prd, HasVLX] in {
2566     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2567                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2568                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2569                              EVEX_V256;
2570
2571     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2572                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2573                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2574                              EVEX_V128;
2575   }
2576 }
2577
2578 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2579                                 "i", "64", "8", "4", "2", SSEPackedInt,
2580                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2581
2582 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2583                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2584                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2585
2586 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2587                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2588                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2589
2590 //===----------------------------------------------------------------------===//
2591 // AVX-512 - Integer arithmetic
2592 //
2593 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2594                            X86VectorVTInfo _, OpndItins itins,
2595                            bit IsCommutable = 0> {
2596   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2597                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2598                     "$src2, $src1", "$src1, $src2",
2599                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2600                     itins.rr, IsCommutable>,
2601             AVX512BIBase, EVEX_4V;
2602
2603   let mayLoad = 1 in
2604     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2605                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2606                     "$src2, $src1", "$src1, $src2",
2607                     (_.VT (OpNode _.RC:$src1,
2608                                   (bitconvert (_.LdFrag addr:$src2)))),
2609                     itins.rm>,
2610               AVX512BIBase, EVEX_4V;
2611 }
2612
2613 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2614                             X86VectorVTInfo _, OpndItins itins,
2615                             bit IsCommutable = 0> :
2616            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2617   let mayLoad = 1 in
2618     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2619                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2620                     "${src2}"##_.BroadcastStr##", $src1",
2621                     "$src1, ${src2}"##_.BroadcastStr,
2622                     (_.VT (OpNode _.RC:$src1,
2623                                   (X86VBroadcast
2624                                       (_.ScalarLdFrag addr:$src2)))),
2625                     itins.rm>,
2626                AVX512BIBase, EVEX_4V, EVEX_B;
2627 }
2628
2629 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2630                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2631                               Predicate prd, bit IsCommutable = 0> {
2632   let Predicates = [prd] in
2633     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2634                              IsCommutable>, EVEX_V512;
2635
2636   let Predicates = [prd, HasVLX] in {
2637     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2638                              IsCommutable>, EVEX_V256;
2639     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2640                              IsCommutable>, EVEX_V128;
2641   }
2642 }
2643
2644 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2645                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2646                                Predicate prd, bit IsCommutable = 0> {
2647   let Predicates = [prd] in
2648     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2649                              IsCommutable>, EVEX_V512;
2650
2651   let Predicates = [prd, HasVLX] in {
2652     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2653                              IsCommutable>, EVEX_V256;
2654     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2655                              IsCommutable>, EVEX_V128;
2656   }
2657 }
2658
2659 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2660                                 OpndItins itins, Predicate prd,
2661                                 bit IsCommutable = 0> {
2662   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2663                                itins, prd, IsCommutable>,
2664                                VEX_W, EVEX_CD8<64, CD8VF>;
2665 }
2666
2667 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2668                                 OpndItins itins, Predicate prd,
2669                                 bit IsCommutable = 0> {
2670   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2671                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2672 }
2673
2674 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2675                                 OpndItins itins, Predicate prd,
2676                                 bit IsCommutable = 0> {
2677   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2678                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2679 }
2680
2681 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2682                                 OpndItins itins, Predicate prd,
2683                                 bit IsCommutable = 0> {
2684   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2685                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2686 }
2687
2688 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2689                                  SDNode OpNode, OpndItins itins, Predicate prd,
2690                                  bit IsCommutable = 0> {
2691   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2692                                    IsCommutable>;
2693
2694   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2695                                    IsCommutable>;
2696 }
2697
2698 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2699                                  SDNode OpNode, OpndItins itins, Predicate prd,
2700                                  bit IsCommutable = 0> {
2701   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2702                                    IsCommutable>;
2703
2704   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2705                                    IsCommutable>;
2706 }
2707
2708 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2709                                   bits<8> opc_d, bits<8> opc_q,
2710                                   string OpcodeStr, SDNode OpNode,
2711                                   OpndItins itins, bit IsCommutable = 0> {
2712   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2713                                     itins, HasAVX512, IsCommutable>,
2714               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2715                                     itins, HasBWI, IsCommutable>;
2716 }
2717
2718 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2719                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2720                             PatFrag memop_frag, X86MemOperand x86memop,
2721                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2722                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2723   let isCommutable = IsCommutable in
2724   {
2725     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2726        (ins RC:$src1, RC:$src2),
2727        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2728        []>, EVEX_4V;
2729     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2730                (ins KRC:$mask, RC:$src1, RC:$src2),
2731                !strconcat(OpcodeStr,
2732                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2733                [], itins.rr>, EVEX_4V, EVEX_K;
2734     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2735                 (ins KRC:$mask, RC:$src1, RC:$src2),
2736                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2737                     "|$dst {${mask}} {z}, $src1, $src2}"),
2738                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2739   }
2740   let mayLoad = 1 in {
2741     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2742               (ins RC:$src1, x86memop:$src2),
2743               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2744               []>, EVEX_4V;
2745     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2746                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2747                !strconcat(OpcodeStr,
2748                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2749                [], itins.rm>, EVEX_4V, EVEX_K;
2750     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2751                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2752                 !strconcat(OpcodeStr,
2753                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2754                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2755     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2756                (ins RC:$src1, x86scalar_mop:$src2),
2757                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2758                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2759                [], itins.rm>, EVEX_4V, EVEX_B;
2760     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2761                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2762                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2763                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2764                            BrdcstStr, "}"),
2765                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2766     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2767                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2768                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2769                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2770                             BrdcstStr, "}"),
2771                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2772   }
2773 }
2774
2775 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2776                                     SSE_INTALU_ITINS_P, 1>;
2777 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2778                                     SSE_INTALU_ITINS_P, 0>;
2779 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2780                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2781 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2782                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2783 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2784                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2785
2786 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2787                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2788                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2789                    EVEX_CD8<64, CD8VF>, VEX_W;
2790
2791 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2792                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2793                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2794
2795 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2796           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2797
2798 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2799            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2800           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2801 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2802            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2803           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2804
2805 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2806                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2807 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2808                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2809 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2810                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2811
2812 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2813                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2814 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2815                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2816 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2817                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2818
2819 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2820                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2821 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2822                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2823 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2824                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2825
2826 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2827                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2828 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2829                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2830 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2831                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2832
2833 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2834                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2835            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2836 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2837                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2838            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2839 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2840                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2841            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2842 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2843                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2844            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2845 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2846                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2847            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2848 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2849                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2850            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2851 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2852                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2853            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2854 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2855                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2856            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2857 //===----------------------------------------------------------------------===//
2858 // AVX-512 - Unpack Instructions
2859 //===----------------------------------------------------------------------===//
2860
2861 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2862                                    PatFrag mem_frag, RegisterClass RC,
2863                                    X86MemOperand x86memop, string asm,
2864                                    Domain d> {
2865     def rr : AVX512PI<opc, MRMSrcReg,
2866                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2867                 asm, [(set RC:$dst,
2868                            (vt (OpNode RC:$src1, RC:$src2)))],
2869                            d>, EVEX_4V;
2870     def rm : AVX512PI<opc, MRMSrcMem,
2871                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2872                 asm, [(set RC:$dst,
2873                        (vt (OpNode RC:$src1,
2874                             (bitconvert (mem_frag addr:$src2)))))],
2875                         d>, EVEX_4V;
2876 }
2877
2878 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2879       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2880       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2881 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2882       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2883       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2884 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2885       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2886       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2887 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2888       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2889       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2890
2891 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2892                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2893                         X86MemOperand x86memop> {
2894   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2895        (ins RC:$src1, RC:$src2),
2896        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2897        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))], 
2898        IIC_SSE_UNPCK>, EVEX_4V;
2899   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2900        (ins RC:$src1, x86memop:$src2),
2901        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2902        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2903                                      (bitconvert (memop_frag addr:$src2)))))],
2904                                      IIC_SSE_UNPCK>, EVEX_4V;
2905 }
2906 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2907                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2908                                 EVEX_CD8<32, CD8VF>;
2909 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2910                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2911                                 VEX_W, EVEX_CD8<64, CD8VF>;
2912 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2913                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2914                                 EVEX_CD8<32, CD8VF>;
2915 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2916                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2917                                 VEX_W, EVEX_CD8<64, CD8VF>;
2918 //===----------------------------------------------------------------------===//
2919 // AVX-512 - PSHUFD
2920 //
2921
2922 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2923                          SDNode OpNode, PatFrag mem_frag, 
2924                          X86MemOperand x86memop, ValueType OpVT> {
2925   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2926                      (ins RC:$src1, i8imm:$src2),
2927                      !strconcat(OpcodeStr,
2928                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2929                      [(set RC:$dst,
2930                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2931                      EVEX;
2932   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2933                      (ins x86memop:$src1, i8imm:$src2),
2934                      !strconcat(OpcodeStr,
2935                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2936                      [(set RC:$dst,
2937                        (OpVT (OpNode (mem_frag addr:$src1),
2938                               (i8 imm:$src2))))]>, EVEX;
2939 }
2940
2941 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2942                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2943
2944 //===----------------------------------------------------------------------===//
2945 // AVX-512  Logical Instructions
2946 //===----------------------------------------------------------------------===//
2947
2948 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
2949                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2950 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
2951                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2952 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
2953                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2954 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
2955                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2956
2957 //===----------------------------------------------------------------------===//
2958 // AVX-512  FP arithmetic
2959 //===----------------------------------------------------------------------===//
2960
2961 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2962                                   SizeItins itins> {
2963   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2964                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2965                              EVEX_CD8<32, CD8VT1>;
2966   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2967                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2968                              EVEX_CD8<64, CD8VT1>;
2969 }
297