lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 class X86VectorVTInfo<int NumElts, ValueType EltVT, RegisterClass rc,
   6                       string suffix = ""> {
   7   RegisterClass RC = rc;
   8
   9   // Corresponding mask register class.
  10   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  11
  12   // Corresponding write-mask register class.
  13   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  14
  15   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  16   // than 8 elements.  Use shift-right and equal to work around the lack of
  17   // !lt in tablegen.
  18   RegisterClass MRC =
  19     !cast<RegisterClass>("GR" #
  20                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  21
  22   // Suffix used in the instruction mnemonic.
  23   string Suffix = suffix;
  24
  25   string VTName = "v" # NumElts # EltVT;
  26
  27   // The vector VT.
  28   ValueType VT = !cast<ValueType>(VTName);
  29
  30   string EltTypeName = !cast<string>(EltVT);
  31   // Size of the element type in bits, e.g. 32 for v16i32.
  32   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  33   int EltSize = EltVT.Size;
  34
  35   // "i" for integer types and "f" for floating-point types
  36   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  37
  38   // Size of RC in bits, e.g. 512 for VR512.
  39   int Size = VT.Size;
  40
  41   // The corresponding memory operand, e.g. i512mem for VR512.
  42   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  43   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  44
  45   // Load patterns
  46   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  47   //       due to load promotion during legalization
  48   PatFrag LdFrag = !cast<PatFrag>("load" #
  49                                   !if (!eq (TypeVariantName, "i"),
  50                                        !if (!eq (Size, 128), "v2i64",
  51                                        !if (!eq (Size, 256), "v4i64",
  52                                             VTName)), VTName));
  53   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  54
  55   // Load patterns used for memory operands.  We only have this defined in
  56   // case of i64 element types for sub-512 integer vectors.  For now, keep
  57   // MemOpFrag undefined in these cases.
  58   PatFrag MemOpFrag =
  59     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  60     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  61     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
  62
  63   // The corresponding float type, e.g. v16f32 for v16i32
  64   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  65   //       fails to compile, so we choose FloatVT = VT
  66   ValueType FloatVT = !cast<ValueType>(
  67                         !if (!eq (!srl(EltSize,5),0),
  68                              VTName,
  69                              !if (!eq(TypeVariantName, "i"),
  70                                   "v" # NumElts # "f" # EltSize,
  71                                   VTName)));
  72
  73   // The string to specify embedded broadcast in assembly.
  74   string BroadcastStr = "{1to" # NumElts # "}";
  75
  76   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  77                           !if (!eq (Size, 256), sub_ymm, ?));
  78
  79   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  80                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  81                      SSEPackedInt));
  82
  83   // A vector type of the same width with element type i32.  This is used to
  84   // create the canonical constant zero node ImmAllZerosV.
  85   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
  86   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
  87 }
  88
  89 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
  90 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
  91 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
  92 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
  93 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
  94 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
  95
  96 // "x" in v32i8x_info means RC = VR256X
  97 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
  98 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
  99 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 100 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 101
 102 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 103 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 104 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 105 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 106
 107 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 108                            X86VectorVTInfo i128> {
 109   X86VectorVTInfo info512 = i512;
 110   X86VectorVTInfo info256 = i256;
 111   X86VectorVTInfo info128 = i128;
 112 }
 113
 114 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 115                                              v16i8x_info>;
 116 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 117                                              v8i16x_info>;
 118 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 119                                              v4i32x_info>;
 120 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 121                                              v2i64x_info>;
 122
 123 // This multiclass generates the masking variants from the non-masking
 124 // variant.  It only provides the assembly pieces for the masking variants.
 125 // It assumes custom ISel patterns for masking which can be provided as
 126 // template arguments.
 127 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 128                                   dag Outs,
 129                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 130                                   string OpcodeStr,
 131                                   string AttSrcAsm, string IntelSrcAsm,
 132                                   list<dag> Pattern,
 133                                   list<dag> MaskingPattern,
 134                                   list<dag> ZeroMaskingPattern,
 135                                   string MaskingConstraint = "",
 136                                   InstrItinClass itin = NoItinerary,
 137                                   bit IsCommutable = 0> {
 138   let isCommutable = IsCommutable in
 139     def NAME: AVX512<O, F, Outs, Ins,
 140                        OpcodeStr#"\t{"#AttSrcAsm#", $dst|"#
 141                                      "$dst, "#IntelSrcAsm#"}",
 142                        Pattern, itin>;
 143
 144   // Prefer over VMOV*rrk Pat<>
 145   let AddedComplexity = 20 in
 146     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 147                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}|"#
 148                                      "$dst {${mask}}, "#IntelSrcAsm#"}",
 149                        MaskingPattern, itin>,
 150               EVEX_K {
 151       // In case of the 3src subclass this is overridden with a let.
 152       string Constraints = MaskingConstraint;
 153   }
 154   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 155     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 156                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
 157                                      "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
 158                        ZeroMaskingPattern,
 159                        itin>,
 160               EVEX_KZ;
 161 }
 162
 163
 164 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 165 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 166                                   dag Outs,
 167                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 168                                   string OpcodeStr,
 169                                   string AttSrcAsm, string IntelSrcAsm,
 170                                   dag RHS, dag MaskingRHS,
 171                                   string MaskingConstraint = "",
 172                                   InstrItinClass itin = NoItinerary,
 173                                   bit IsCommutable = 0> :
 174   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 175                          AttSrcAsm, IntelSrcAsm,
 176                          [(set _.RC:$dst, RHS)],
 177                          [(set _.RC:$dst, MaskingRHS)],
 178                          [(set _.RC:$dst,
 179                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 180                          MaskingConstraint, NoItinerary, IsCommutable>;
 181
 182 // This multiclass generates the unconditional/non-masking, the masking and
 183 // the zero-masking variant of the instruction.  In the masking case, the
 184 // perserved vector elements come from a new dummy input operand tied to $dst.
 185 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 186                            dag Outs, dag Ins, string OpcodeStr,
 187                            string AttSrcAsm, string IntelSrcAsm,
 188                            dag RHS, InstrItinClass itin = NoItinerary,
 189                            bit IsCommutable = 0> :
 190    AVX512_maskable_common<O, F, _, Outs, Ins,
 191                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 192                           !con((ins _.KRCWM:$mask), Ins),
 193                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 194                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0),
 195                           "$src0 = $dst", itin, IsCommutable>;
 196
 197 // Similar to AVX512_maskable but in this case one of the source operands
 198 // ($src1) is already tied to $dst so we just use that for the preserved
 199 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 200 // $src1.
 201 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 202                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 203                                 string AttSrcAsm, string IntelSrcAsm,
 204                                 dag RHS> :
 205    AVX512_maskable_common<O, F, _, Outs,
 206                           !con((ins _.RC:$src1), NonTiedIns),
 207                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 208                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 209                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 210                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 211
 212
 213 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 214                                   dag Outs, dag Ins,
 215                                   string OpcodeStr,
 216                                   string AttSrcAsm, string IntelSrcAsm,
 217                                   list<dag> Pattern> :
 218    AVX512_maskable_custom<O, F, Outs, Ins,
 219                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 220                           !con((ins _.KRCWM:$mask), Ins),
 221                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [],
 222                           "$src0 = $dst">;
 223
 224 // Bitcasts between 512-bit vector types. Return the original type since
 225 // no instruction is needed for the conversion
 226 let Predicates = [HasAVX512] in {
 227   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 228   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 229   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 230   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 231   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 232   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 233   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 234   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 235   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 236   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 237   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 238   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 239   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 240   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 241   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 242   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 243   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 244   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 245   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 246   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 247   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 248   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 249   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 250   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 251   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 252   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 253   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 254   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 255   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 256   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 257   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 258
 259   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 260   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 261   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 262   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 263   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 264   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 265   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 266   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 267   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 268   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 269   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 270   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 271   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 272   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 273   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 274   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 275   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 276   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 277   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 278   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 279   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 280   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 281   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 282   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 283   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 284   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 285   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 286   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 287   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 288   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 289
 290 // Bitcasts between 256-bit vector types. Return the original type since
 291 // no instruction is needed for the conversion
 292   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 293   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 294   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 295   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 296   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 297   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 298   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 299   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 300   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 301   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 302   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 303   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 304   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 305   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 306   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 307   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 308   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 309   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 310   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 311   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 312   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 313   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 314   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 315   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 316   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 317   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 318   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 319   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 320   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 321   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 322 }
 323
 324 //
 325 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 326 //
 327
 328 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 329     isPseudo = 1, Predicates = [HasAVX512] in {
 330 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 331                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 332 }
 333
 334 let Predicates = [HasAVX512] in {
 335 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 336 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 337 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 338 }
 339
 340 //===----------------------------------------------------------------------===//
 341 // AVX-512 - VECTOR INSERT
 342 //
 343
 344 multiclass vinsert_for_size<int Opcode,
 345                              X86VectorVTInfo From, X86VectorVTInfo To,
 346                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 347                              PatFrag vinsert_insert,
 348                              SDNodeXForm INSERT_get_vinsert_imm> {
 349   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 350     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 351                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
 352                "vinsert" # From.EltTypeName # "x4\t{$src3, $src2, $src1, $dst|"
 353                                                    "$dst, $src1, $src2, $src3}",
 354                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 355                                                        (From.VT From.RC:$src2),
 356                                                        (iPTR imm)))]>,
 357              EVEX_4V, EVEX_V512;
 358
 359     let mayLoad = 1 in
 360     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 361                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
 362                "vinsert" # From.EltTypeName # "x4\t{$src3, $src2, $src1, $dst|"
 363                                                    "$dst, $src1, $src2, $src3}",
 364                []>, EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, CD8VT4>;
 365   }
 366
 367   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 368   // vinserti32x4
 369   def : Pat<(vinsert_insert:$ins
 370                (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 371             (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 372                           VR512:$src1, From.RC:$src2,
 373                           (INSERT_get_vinsert_imm VR512:$ins)))>;
 374 }
 375
 376 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 377                             ValueType EltVT64, int Opcode256> {
 378   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 379                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 380                                  X86VectorVTInfo<16, EltVT32, VR512>,
 381                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 382                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 383                                  vinsert128_insert,
 384                                  INSERT_get_vinsert128_imm>;
 385   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 386                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 387                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 388                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 389                                  X86VectorVTInfo<16, EltVT32, VR512>,
 390                                  vinsert256_insert,
 391                                  INSERT_get_vinsert256_imm>, VEX_W;
 392 }
 393
 394 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 395 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 396
 397 // vinsertps - insert f32 to XMM
 398 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 399       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
 400       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 401       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 402       EVEX_4V;
 403 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 404       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
 405       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 406       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 407                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 408                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 409
 410 //===----------------------------------------------------------------------===//
 411 // AVX-512 VECTOR EXTRACT
 412 //---
 413
 414 multiclass vextract_for_size<int Opcode,
 415                              X86VectorVTInfo From, X86VectorVTInfo To,
 416                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 417                              PatFrag vextract_extract,
 418                              SDNodeXForm EXTRACT_get_vextract_imm> {
 419   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 420     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 421                 (ins VR512:$src1, i8imm:$idx),
 422                 "vextract" # To.EltTypeName # "x4",
 423                 "$idx, $src1", "$src1, $idx",
 424                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 425                                                          (iPTR imm)))]>,
 426               AVX512AIi8Base, EVEX, EVEX_V512;
 427     let mayStore = 1 in
 428     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 429             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
 430             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 431                                                "$dst, $src1, $src2}",
 432             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 433   }
 434
 435   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 436   // vextracti32x4
 437   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 438             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 439                           VR512:$src1,
 440                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 441
 442   // A 128/256-bit subvector extract from the first 512-bit vector position is
 443   // a subregister copy that needs no instruction.
 444   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 445             (To.VT
 446                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 447
 448   // And for the alternative types.
 449   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 450             (AltTo.VT
 451                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 452
 453   // Intrinsic call with masking.
 454   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 455                               "x4_512")
 456                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 457             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 458                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 459                 VR512:$src1, imm:$idx)>;
 460
 461   // Intrinsic call with zero-masking.
 462   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 463                               "x4_512")
 464                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 465             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 466                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 467                 VR512:$src1, imm:$idx)>;
 468
 469   // Intrinsic call without masking.
 470   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 471                               "x4_512")
 472                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 473             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 474                 VR512:$src1, imm:$idx)>;
 475 }
 476
 477 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 478                              ValueType EltVT64, int Opcode64> {
 479   defm NAME # "32x4" : vextract_for_size<Opcode32,
 480                                  X86VectorVTInfo<16, EltVT32, VR512>,
 481                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 482                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 483                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 484                                  vextract128_extract,
 485                                  EXTRACT_get_vextract128_imm>;
 486   defm NAME # "64x4" : vextract_for_size<Opcode64,
 487                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 488                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 489                                  X86VectorVTInfo<16, EltVT32, VR512>,
 490                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 491                                  vextract256_extract,
 492                                  EXTRACT_get_vextract256_imm>, VEX_W;
 493 }
 494
 495 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 496 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 497
 498 // A 128-bit subvector insert to the first 512-bit vector position
 499 // is a subregister copy that needs no instruction.
 500 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 501           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 502           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 503           sub_ymm)>;
 504 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 505           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 506           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 507           sub_ymm)>;
 508 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 509           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 510           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 511           sub_ymm)>;
 512 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 513           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 514           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 515           sub_ymm)>;
 516
 517 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 518           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 519 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 520           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 521 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 522           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 523 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 524           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 525
 526 // vextractps - extract 32 bits from XMM
 527 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 528       (ins VR128X:$src1, i32i8imm:$src2),
 529       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 530       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 531       EVEX;
 532
 533 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 534       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 535       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 536       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 537                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 538
 539 //===---------------------------------------------------------------------===//
 540 // AVX-512 BROADCAST
 541 //---
 542 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 543                          RegisterClass DestRC,
 544                          RegisterClass SrcRC, X86MemOperand x86memop> {
 545   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 546          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 547          []>, EVEX;
 548   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 549         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
 550 }
 551 let ExeDomain = SSEPackedSingle in {
 552   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
 553                                        VR128X, f32mem>,
 554                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 555 }
 556
 557 let ExeDomain = SSEPackedDouble in {
 558   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
 559                                        VR128X, f64mem>,
 560                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 561 }
 562
 563 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 564           (VBROADCASTSSZrm addr:$src)>;
 565 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 566           (VBROADCASTSDZrm addr:$src)>;
 567
 568 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 569           (VBROADCASTSSZrm addr:$src)>;
 570 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 571           (VBROADCASTSDZrm addr:$src)>;
 572
 573 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 574                           RegisterClass SrcRC, RegisterClass KRC> {
 575   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 576                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 577                    []>, EVEX, EVEX_V512;
 578   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 579                    (ins KRC:$mask, SrcRC:$src),
 580                    !strconcat(OpcodeStr,
 581                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 582                    []>, EVEX, EVEX_V512, EVEX_KZ;
 583 }
 584
 585 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 586 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 587                                             VEX_W;
 588
 589 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 590            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 591
 592 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 593            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 594
 595 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 596         (VPBROADCASTDrZrr GR32:$src)>;
 597 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 598         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 599 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 600         (VPBROADCASTQrZrr GR64:$src)>;
 601 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 602         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 603
 604 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 605         (VPBROADCASTDrZrr GR32:$src)>;
 606 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 607         (VPBROADCASTQrZrr GR64:$src)>;
 608
 609 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 610                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 611           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 612 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 613                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 614           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 615
 616 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 617                           X86MemOperand x86memop, PatFrag ld_frag,
 618                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 619                           RegisterClass KRC> {
 620   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 621                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 622                   [(set DstRC:$dst,
 623                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 624   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 625                                                          VR128X:$src),
 626                     !strconcat(OpcodeStr,
 627                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 628                     [(set DstRC:$dst,
 629                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 630                     EVEX, EVEX_KZ;
 631   let mayLoad = 1 in {
 632   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 633                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 634                   [(set DstRC:$dst,
 635                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 636   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 637                                                          x86memop:$src),
 638                   !strconcat(OpcodeStr,
 639                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 640                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 641                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 642   }
 643 }
 644
 645 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 646                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 647                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 648 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 649                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 650                       EVEX_CD8<64, CD8VT1>;
 651
 652 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 653                           X86MemOperand x86memop, PatFrag ld_frag,
 654                           RegisterClass KRC> {
 655   let mayLoad = 1 in {
 656   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 657                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 658                   []>, EVEX;
 659   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 660                                                          x86memop:$src),
 661                   !strconcat(OpcodeStr,
 662                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 663                   []>, EVEX, EVEX_KZ;
 664   }
 665 }
 666
 667 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 668                        i128mem, loadv2i64, VK16WM>,
 669                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 670 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 671                        i256mem, loadv4i64, VK16WM>, VEX_W,
 672                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 673
 674 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 675           (VPBROADCASTDZrr VR128X:$src)>;
 676 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 677           (VPBROADCASTQZrr VR128X:$src)>;
 678
 679 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 680           (VBROADCASTSSZrr VR128X:$src)>;
 681 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 682           (VBROADCASTSDZrr VR128X:$src)>;
 683
 684 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 685           (VBROADCASTSSZrr VR128X:$src)>;
 686 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 687           (VBROADCASTSDZrr VR128X:$src)>;
 688
 689 // Provide fallback in case the load node that is used in the patterns above
 690 // is used by additional users, which prevents the pattern selection.
 691 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 692           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 693 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 694           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 695
 696
 697 let Predicates = [HasAVX512] in {
 698 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 699            (EXTRACT_SUBREG
 700               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 701                        addr:$src)), sub_ymm)>;
 702 }
 703 //===----------------------------------------------------------------------===//
 704 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 705 //---
 706
 707 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 708                        RegisterClass DstRC, RegisterClass KRC,
 709                        ValueType OpVT, ValueType SrcVT> {
 710 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
 711                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 712                   []>, EVEX;
 713 }
 714
 715 let Predicates = [HasCDI] in {
 716 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
 717                                              VK16, v16i32, v16i1>, EVEX_V512;
 718 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
 719                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
 720 }
 721
 722 //===----------------------------------------------------------------------===//
 723 // AVX-512 - VPERM
 724 //
 725 // -- immediate form --
 726 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 727                          SDNode OpNode, PatFrag mem_frag,
 728                          X86MemOperand x86memop, ValueType OpVT> {
 729   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 730                      (ins RC:$src1, i8imm:$src2),
 731                      !strconcat(OpcodeStr,
 732                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 733                      [(set RC:$dst,
 734                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 735                      EVEX;
 736   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 737                      (ins x86memop:$src1, i8imm:$src2),
 738                      !strconcat(OpcodeStr,
 739                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 740                      [(set RC:$dst,
 741                        (OpVT (OpNode (mem_frag addr:$src1),
 742                               (i8 imm:$src2))))]>, EVEX;
 743 }
 744
 745 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 746                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 747 let ExeDomain = SSEPackedDouble in
 748 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 749                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 750
 751 // -- VPERM - register form --
 752 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 753                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 754
 755   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 756                    (ins RC:$src1, RC:$src2),
 757                    !strconcat(OpcodeStr,
 758                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 759                    [(set RC:$dst,
 760                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 761
 762   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 763                    (ins RC:$src1, x86memop:$src2),
 764                    !strconcat(OpcodeStr,
 765                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 766                    [(set RC:$dst,
 767                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 768                      EVEX_4V;
 769 }
 770
 771 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 772                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 773 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 774                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 775 let ExeDomain = SSEPackedSingle in
 776 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 777                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 778 let ExeDomain = SSEPackedDouble in
 779 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 780                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 781
 782 // -- VPERM2I - 3 source operands form --
 783 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 784                           PatFrag mem_frag, X86MemOperand x86memop,
 785                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 786 let Constraints = "$src1 = $dst" in {
 787   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 788                    (ins RC:$src1, RC:$src2, RC:$src3),
 789                    !strconcat(OpcodeStr,
 790                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 791                    [(set RC:$dst,
 792                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 793                     EVEX_4V;
 794
 795   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 796                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 797                    !strconcat(OpcodeStr,
 798                        " \t{$src3, $src2, $dst {${mask}}|"
 799                        "$dst {${mask}}, $src2, $src3}"),
 800                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 801                                            (OpNode RC:$src1, RC:$src2,
 802                                               RC:$src3),
 803                                            RC:$src1)))]>,
 804                     EVEX_4V, EVEX_K;
 805
 806   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 807     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 808                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 809                    !strconcat(OpcodeStr,
 810                        " \t{$src3, $src2, $dst {${mask}} {z} |",
 811                        "$dst {${mask}} {z}, $src2, $src3}"),
 812                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 813                                            (OpNode RC:$src1, RC:$src2,
 814                                               RC:$src3),
 815                                            (OpVT (bitconvert
 816                                               (v16i32 immAllZerosV))))))]>,
 817                     EVEX_4V, EVEX_KZ;
 818
 819   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 820                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 821                    !strconcat(OpcodeStr,
 822                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 823                    [(set RC:$dst,
 824                      (OpVT (OpNode RC:$src1, RC:$src2,
 825                       (mem_frag addr:$src3))))]>, EVEX_4V;
 826
 827   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 828                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 829                    !strconcat(OpcodeStr,
 830                     " \t{$src3, $src2, $dst {${mask}}|"
 831                     "$dst {${mask}}, $src2, $src3}"),
 832                    [(set RC:$dst,
 833                        (OpVT (vselect KRC:$mask,
 834                                       (OpNode RC:$src1, RC:$src2,
 835                                          (mem_frag addr:$src3)),
 836                                       RC:$src1)))]>,
 837                     EVEX_4V, EVEX_K;
 838
 839   let AddedComplexity = 10 in // Prefer over the rrkz variant
 840     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 841                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 842                    !strconcat(OpcodeStr,
 843                     " \t{$src3, $src2, $dst {${mask}} {z}|"
 844                     "$dst {${mask}} {z}, $src2, $src3}"),
 845                    [(set RC:$dst,
 846                      (OpVT (vselect KRC:$mask,
 847                                     (OpNode RC:$src1, RC:$src2,
 848                                             (mem_frag addr:$src3)),
 849                                     (OpVT (bitconvert
 850                                        (v16i32 immAllZerosV))))))]>,
 851                     EVEX_4V, EVEX_KZ;
 852   }
 853 }
 854 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
 855                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
 856                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 857 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
 858                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
 859                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 860 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
 861                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
 862                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 863 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
 864                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
 865                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 866
 867 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
 868                           PatFrag mem_frag, X86MemOperand x86memop,
 869                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
 870                           ValueType MaskVT, RegisterClass MRC> :
 871         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
 872                          OpVT, KRC> {
 873   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 874                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
 875             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
 876
 877   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 878                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
 879             (!cast<Instruction>(NAME#rrk) VR512:$src1,
 880               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
 881 }
 882
 883 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
 884                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
 885                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 886 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
 887                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
 888                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 889 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
 890                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
 891                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 892 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
 893                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
 894                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 895
 896 //===----------------------------------------------------------------------===//
 897 // AVX-512 - BLEND using mask
 898 //
 899 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 900                           RegisterClass KRC, RegisterClass RC,
 901                           X86MemOperand x86memop, PatFrag mem_frag,
 902                           SDNode OpNode, ValueType vt> {
 903   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 904              (ins KRC:$mask, RC:$src1, RC:$src2),
 905              !strconcat(OpcodeStr,
 906              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 907              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 908                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 909   let mayLoad = 1 in
 910   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 911              (ins KRC:$mask, RC:$src1, x86memop:$src2),
 912              !strconcat(OpcodeStr,
 913              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 914              []>, EVEX_4V, EVEX_K;
 915 }
 916
 917 let ExeDomain = SSEPackedSingle in
 918 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
 919                               VK16WM, VR512, f512mem,
 920                               memopv16f32, vselect, v16f32>,
 921                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 922 let ExeDomain = SSEPackedDouble in
 923 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
 924                               VK8WM, VR512, f512mem,
 925                               memopv8f64, vselect, v8f64>,
 926                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 927
 928 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
 929                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
 930         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
 931          VR512:$src1, VR512:$src2)>;
 932
 933 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
 934                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
 935         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
 936          VR512:$src1, VR512:$src2)>;
 937
 938 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
 939                               VK16WM, VR512, f512mem,
 940                               memopv16i32, vselect, v16i32>,
 941                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 942
 943 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
 944                               VK8WM, VR512, f512mem,
 945                               memopv8i64, vselect, v8i64>,
 946                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 947
 948 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
 949                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
 950         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
 951          VR512:$src1, VR512:$src2)>;
 952
 953 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
 954                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
 955         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
 956          VR512:$src1, VR512:$src2)>;
 957
 958 let Predicates = [HasAVX512] in {
 959 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
 960                             (v8f32 VR256X:$src2))),
 961             (EXTRACT_SUBREG
 962               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 963             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 964             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 965
 966 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
 967                             (v8i32 VR256X:$src2))),
 968             (EXTRACT_SUBREG
 969                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 970             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 971             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 972 }
 973 //===----------------------------------------------------------------------===//
 974 // Compare Instructions
 975 //===----------------------------------------------------------------------===//
 976
 977 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
 978 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
 979                             Operand CC, SDNode OpNode, ValueType VT,
 980                             PatFrag ld_frag, string asm, string asm_alt> {
 981   def rr : AVX512Ii8<0xC2, MRMSrcReg,
 982                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 983                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
 984                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 985   def rm : AVX512Ii8<0xC2, MRMSrcMem,
 986                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 987                 [(set VK1:$dst, (OpNode (VT RC:$src1),
 988                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 989   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 990     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
 991                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 992                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 993     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
 994                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 995                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 996   }
 997 }
 998
 999 let Predicates = [HasAVX512] in {
1000 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1001                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1002                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1003                  XS;
1004 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1005                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1006                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1007                  XD, VEX_W;
1008 }
1009
1010 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1011               X86VectorVTInfo _> {
1012   def rr : AVX512BI<opc, MRMSrcReg,
1013              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1014              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1015              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1016              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1017   let mayLoad = 1 in
1018   def rm : AVX512BI<opc, MRMSrcMem,
1019              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1020              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1021              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1022                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1023              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1024   def rrk : AVX512BI<opc, MRMSrcReg,
1025               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1026               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1027                           "$dst {${mask}}, $src1, $src2}"),
1028               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1029                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1030               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1031   let mayLoad = 1 in
1032   def rmk : AVX512BI<opc, MRMSrcMem,
1033               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1034               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1035                           "$dst {${mask}}, $src1, $src2}"),
1036               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1037                                    (OpNode (_.VT _.RC:$src1),
1038                                        (_.VT (bitconvert
1039                                               (_.LdFrag addr:$src2))))))],
1040               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1041 }
1042
1043 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1044               X86VectorVTInfo _> :
1045            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1046   let mayLoad = 1 in {
1047   def rmb : AVX512BI<opc, MRMSrcMem,
1048               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1049               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1050                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1051               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1052                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1053               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1054   def rmbk : AVX512BI<opc, MRMSrcMem,
1055                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1056                                        _.ScalarMemOp:$src2),
1057                !strconcat(OpcodeStr,
1058                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1059                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1060                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1061                                       (OpNode (_.VT _.RC:$src1),
1062                                         (X86VBroadcast
1063                                           (_.ScalarLdFrag addr:$src2)))))],
1064                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1065   }
1066 }
1067
1068 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1069                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1070   let Predicates = [prd] in
1071   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1072            EVEX_V512;
1073
1074   let Predicates = [prd, HasVLX] in {
1075     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1076                 EVEX_V256;
1077     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1078                 EVEX_V128;
1079   }
1080 }
1081
1082 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1083                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1084                                   Predicate prd> {
1085   let Predicates = [prd] in
1086   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1087            EVEX_V512;
1088
1089   let Predicates = [prd, HasVLX] in {
1090     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1091                 EVEX_V256;
1092     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1093                 EVEX_V128;
1094   }
1095 }
1096
1097 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1098                       avx512vl_i8_info, HasBWI>,
1099                 EVEX_CD8<8, CD8VF>;
1100
1101 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1102                       avx512vl_i16_info, HasBWI>,
1103                 EVEX_CD8<16, CD8VF>;
1104
1105 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1106                       avx512vl_i32_info, HasAVX512>,
1107                 EVEX_CD8<32, CD8VF>;
1108
1109 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1110                       avx512vl_i64_info, HasAVX512>,
1111                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1112
1113 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1114                       avx512vl_i8_info, HasBWI>,
1115                 EVEX_CD8<8, CD8VF>;
1116
1117 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1118                       avx512vl_i16_info, HasBWI>,
1119                 EVEX_CD8<16, CD8VF>;
1120
1121 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1122                       avx512vl_i32_info, HasAVX512>,
1123                 EVEX_CD8<32, CD8VF>;
1124
1125 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1126                       avx512vl_i64_info, HasAVX512>,
1127                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1128
1129 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1130             (COPY_TO_REGCLASS (VPCMPGTDZrr
1131             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1132             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1133
1134 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1135             (COPY_TO_REGCLASS (VPCMPEQDZrr
1136             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1137             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1138
1139 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1140                           X86VectorVTInfo _> {
1141   def rri : AVX512AIi8<opc, MRMSrcReg,
1142              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1143              !strconcat("vpcmp${cc}", Suffix,
1144                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1145              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1146                                        imm:$cc))],
1147              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1148   let mayLoad = 1 in
1149   def rmi : AVX512AIi8<opc, MRMSrcMem,
1150              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1151              !strconcat("vpcmp${cc}", Suffix,
1152                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1153              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1154                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1155                               imm:$cc))],
1156              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1157   def rrik : AVX512AIi8<opc, MRMSrcReg,
1158               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1159                                       AVXCC:$cc),
1160               !strconcat("vpcmp${cc}", Suffix,
1161                          "\t{$src2, $src1, $dst {${mask}}|",
1162                          "$dst {${mask}}, $src1, $src2}"),
1163               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1164                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1165                                           imm:$cc)))],
1166               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1167   let mayLoad = 1 in
1168   def rmik : AVX512AIi8<opc, MRMSrcMem,
1169               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1170                                     AVXCC:$cc),
1171               !strconcat("vpcmp${cc}", Suffix,
1172                          "\t{$src2, $src1, $dst {${mask}}|",
1173                          "$dst {${mask}}, $src1, $src2}"),
1174               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1175                                    (OpNode (_.VT _.RC:$src1),
1176                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1177                                       imm:$cc)))],
1178               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1179
1180   // Accept explicit immediate argument form instead of comparison code.
1181   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1182     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1183                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1184                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1185                           "$dst, $src1, $src2, $cc}"),
1186                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1187     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1188                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1189                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1190                           "$dst, $src1, $src2, $cc}"),
1191                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1192     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1193                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1194                                        i8imm:$cc),
1195                !strconcat("vpcmp", Suffix,
1196                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1197                           "$dst {${mask}}, $src1, $src2, $cc}"),
1198                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1199     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1200                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1201                                        i8imm:$cc),
1202                !strconcat("vpcmp", Suffix,
1203                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1204                           "$dst {${mask}}, $src1, $src2, $cc}"),
1205                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1206   }
1207 }
1208
1209 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1210                               X86VectorVTInfo _> :
1211            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1212   let mayLoad = 1 in {
1213   def rmib : AVX512AIi8<opc, MRMSrcMem,
1214              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1215                                      AVXCC:$cc),
1216              !strconcat("vpcmp${cc}", Suffix,
1217                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1218                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1219              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1220                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1221                                imm:$cc))],
1222              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1223   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1224               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1225                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1226               !strconcat("vpcmp${cc}", Suffix,
1227                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1228                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1229               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1230                                   (OpNode (_.VT _.RC:$src1),
1231                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1232                                     imm:$cc)))],
1233               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1234   }
1235
1236   // Accept explicit immediate argument form instead of comparison code.
1237   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1238     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1239                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1240                                        i8imm:$cc),
1241                !strconcat("vpcmp", Suffix,
1242                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1243                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1244                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1245     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1246                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1247                                        _.ScalarMemOp:$src2, i8imm:$cc),
1248                !strconcat("vpcmp", Suffix,
1249                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1250                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1251                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1252   }
1253 }
1254
1255 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1256                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1257   let Predicates = [prd] in
1258   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1259
1260   let Predicates = [prd, HasVLX] in {
1261     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1262     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1263   }
1264 }
1265
1266 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1267                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1268   let Predicates = [prd] in
1269   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1270            EVEX_V512;
1271
1272   let Predicates = [prd, HasVLX] in {
1273     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1274                 EVEX_V256;
1275     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1276                 EVEX_V128;
1277   }
1278 }
1279
1280 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1281                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1282 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1283                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1284
1285 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1286                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1287 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1288                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1289
1290 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1291                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1292 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1293                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1294
1295 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1296                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1297 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1298                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1299
1300 // avx512_cmp_packed - compare packed instructions
1301 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1302                            X86MemOperand x86memop, ValueType vt,
1303                            string suffix, Domain d> {
1304   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1305              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1306              !strconcat("vcmp${cc}", suffix,
1307                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1308              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1309   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1310              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1311      !strconcat("vcmp${cc}", suffix,
1312                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1313                 [], d>, EVEX_B;
1314   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1315              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1316               !strconcat("vcmp${cc}", suffix,
1317                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1318              [(set KRC:$dst,
1319               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1320
1321   // Accept explicit immediate argument form instead of comparison code.
1322   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1323     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1324                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1325               !strconcat("vcmp", suffix,
1326                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1327     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1328                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1329               !strconcat("vcmp", suffix,
1330                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1331   }
1332 }
1333
1334 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1335                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1336                EVEX_CD8<32, CD8VF>;
1337 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1338                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1339                EVEX_CD8<64, CD8VF>;
1340
1341 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1342           (COPY_TO_REGCLASS (VCMPPSZrri
1343             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1344             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1345             imm:$cc), VK8)>;
1346 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1347           (COPY_TO_REGCLASS (VPCMPDZrri
1348             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1349             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1350             imm:$cc), VK8)>;
1351 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1352           (COPY_TO_REGCLASS (VPCMPUDZrri
1353             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1354             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1355             imm:$cc), VK8)>;
1356
1357 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1358                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1359                  FROUND_NO_EXC)),
1360           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1361                              (I8Imm imm:$cc)), GR16)>;
1362
1363 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1364                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1365                  FROUND_NO_EXC)),
1366           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1367                              (I8Imm imm:$cc)), GR8)>;
1368
1369 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1370                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1371                 FROUND_CURRENT)),
1372           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1373                              (I8Imm imm:$cc)), GR16)>;
1374
1375 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1376                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1377                  FROUND_CURRENT)),
1378           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1379                              (I8Imm imm:$cc)), GR8)>;
1380
1381 // Mask register copy, including
1382 // - copy between mask registers
1383 // - load/store mask registers
1384 // - copy from GPR to mask register and vice versa
1385 //
1386 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1387                          string OpcodeStr, RegisterClass KRC,
1388                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1389   let hasSideEffects = 0 in {
1390     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1391                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1392     let mayLoad = 1 in
1393     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1394                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1395                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1396     let mayStore = 1 in
1397     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1398                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1399   }
1400 }
1401
1402 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1403                              string OpcodeStr,
1404                              RegisterClass KRC, RegisterClass GRC> {
1405   let hasSideEffects = 0 in {
1406     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1407                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1408     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1409                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1410   }
1411 }
1412
1413 let Predicates = [HasDQI] in
1414   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1415                                i8mem>,
1416                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1417                VEX, PD;
1418
1419 let Predicates = [HasAVX512] in
1420   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1421                                i16mem>,
1422                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1423                VEX, PS;
1424
1425 let Predicates = [HasBWI] in {
1426   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1427                                i32mem>, VEX, PD, VEX_W;
1428   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1429                VEX, XD;
1430 }
1431
1432 let Predicates = [HasBWI] in {
1433   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1434                                i64mem>, VEX, PS, VEX_W;
1435   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1436                VEX, XD, VEX_W;
1437 }
1438
1439 // GR from/to mask register
1440 let Predicates = [HasDQI] in {
1441   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1442             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1443   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1444             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1445 }
1446 let Predicates = [HasAVX512] in {
1447   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1448             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1449   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1450             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1451 }
1452 let Predicates = [HasBWI] in {
1453   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1454   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1455 }
1456 let Predicates = [HasBWI] in {
1457   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1458   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1459 }
1460
1461 // Load/store kreg
1462 let Predicates = [HasDQI] in {
1463   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1464             (KMOVBmk addr:$dst, VK8:$src)>;
1465 }
1466 let Predicates = [HasAVX512] in {
1467   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1468             (KMOVWmk addr:$dst, VK16:$src)>;
1469   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1470             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1471   def : Pat<(i1 (load addr:$src)),
1472             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1473   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1474             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1475 }
1476 let Predicates = [HasBWI] in {
1477   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1478             (KMOVDmk addr:$dst, VK32:$src)>;
1479 }
1480 let Predicates = [HasBWI] in {
1481   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1482             (KMOVQmk addr:$dst, VK64:$src)>;
1483 }
1484
1485 let Predicates = [HasAVX512] in {
1486   def : Pat<(i1 (trunc (i64 GR64:$src))),
1487             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1488                                         (i32 1))), VK1)>;
1489
1490   def : Pat<(i1 (trunc (i32 GR32:$src))),
1491             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1492
1493   def : Pat<(i1 (trunc (i8 GR8:$src))),
1494        (COPY_TO_REGCLASS
1495         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1496        VK1)>;
1497   def : Pat<(i1 (trunc (i16 GR16:$src))),
1498        (COPY_TO_REGCLASS
1499         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1500        VK1)>;
1501
1502   def : Pat<(i32 (zext VK1:$src)),
1503             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1504   def : Pat<(i8 (zext VK1:$src)),
1505             (EXTRACT_SUBREG
1506              (AND32ri (KMOVWrk
1507                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1508   def : Pat<(i64 (zext VK1:$src)),
1509             (AND64ri8 (SUBREG_TO_REG (i64 0),
1510              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1511   def : Pat<(i16 (zext VK1:$src)),
1512             (EXTRACT_SUBREG
1513              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1514               sub_16bit)>;
1515   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1516             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1517   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1518             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1519 }
1520 let Predicates = [HasBWI] in {
1521   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1522             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1523   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1524             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1525 }
1526
1527
1528 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1529 let Predicates = [HasAVX512] in {
1530   // GR from/to 8-bit mask without native support
1531   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1532             (COPY_TO_REGCLASS
1533               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1534               VK8)>;
1535   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1536             (EXTRACT_SUBREG
1537               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1538               sub_8bit)>;
1539
1540   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1541             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1542   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1543             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1544 }
1545 let Predicates = [HasBWI] in {
1546   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1547             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1548   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1549             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1550 }
1551
1552 // Mask unary operation
1553 // - KNOT
1554 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1555                             RegisterClass KRC, SDPatternOperator OpNode,
1556                             Predicate prd> {
1557   let Predicates = [prd] in
1558     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1559                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1560                [(set KRC:$dst, (OpNode KRC:$src))]>;
1561 }
1562
1563 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1564                                 SDPatternOperator OpNode> {
1565   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1566                             HasDQI>, VEX, PD;
1567   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1568                             HasAVX512>, VEX, PS;
1569   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1570                             HasBWI>, VEX, PD, VEX_W;
1571   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1572                             HasBWI>, VEX, PS, VEX_W;
1573 }
1574
1575 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1576
1577 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1578   let Predicates = [HasAVX512] in
1579     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1580                 (i16 GR16:$src)),
1581               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1582               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1583 }
1584 defm : avx512_mask_unop_int<"knot", "KNOT">;
1585
1586 let Predicates = [HasDQI] in
1587 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1588 let Predicates = [HasAVX512] in
1589 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1590 let Predicates = [HasBWI] in
1591 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1592 let Predicates = [HasBWI] in
1593 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1594
1595 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1596 let Predicates = [HasAVX512] in {
1597 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1598           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1599
1600 def : Pat<(not VK8:$src),
1601           (COPY_TO_REGCLASS
1602             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1603 }
1604
1605 // Mask binary operation
1606 // - KAND, KANDN, KOR, KXNOR, KXOR
1607 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1608                            RegisterClass KRC, SDPatternOperator OpNode,
1609                            Predicate prd> {
1610   let Predicates = [prd] in
1611     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1612                !strconcat(OpcodeStr,
1613                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1614                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1615 }
1616
1617 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1618                                SDPatternOperator OpNode> {
1619   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1620                              HasDQI>, VEX_4V, VEX_L, PD;
1621   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1622                              HasAVX512>, VEX_4V, VEX_L, PS;
1623   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1624                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1625   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1626                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1627 }
1628
1629 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1630 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1631
1632 let isCommutable = 1 in {
1633   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1634   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1635   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1636   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1637 }
1638 let isCommutable = 0 in
1639   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1640
1641 def : Pat<(xor VK1:$src1, VK1:$src2),
1642      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1643                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1644
1645 def : Pat<(or VK1:$src1, VK1:$src2),
1646      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1647                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1648
1649 def : Pat<(and VK1:$src1, VK1:$src2),
1650      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1651                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1652
1653 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1654   let Predicates = [HasAVX512] in
1655     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1656                 (i16 GR16:$src1), (i16 GR16:$src2)),
1657               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1658               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1659               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1660 }
1661
1662 defm : avx512_mask_binop_int<"kand",  "KAND">;
1663 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1664 defm : avx512_mask_binop_int<"kor",   "KOR">;
1665 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1666 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1667
1668 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1669 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1670   let Predicates = [HasAVX512] in
1671     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1672               (COPY_TO_REGCLASS
1673                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1674                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1675 }
1676
1677 defm : avx512_binop_pat<and,  KANDWrr>;
1678 defm : avx512_binop_pat<andn, KANDNWrr>;
1679 defm : avx512_binop_pat<or,   KORWrr>;
1680 defm : avx512_binop_pat<xnor, KXNORWrr>;
1681 defm : avx512_binop_pat<xor,  KXORWrr>;
1682
1683 // Mask unpacking
1684 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1685                            RegisterClass KRC> {
1686   let Predicates = [HasAVX512] in
1687     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1688                !strconcat(OpcodeStr,
1689                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1690 }
1691
1692 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1693   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1694                             VEX_4V, VEX_L, PD;
1695 }
1696
1697 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1698 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1699           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1700                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1701
1702
1703 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1704   let Predicates = [HasAVX512] in
1705     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1706                 (i16 GR16:$src1), (i16 GR16:$src2)),
1707               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1708               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1709               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1710 }
1711 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1712
1713 // Mask bit testing
1714 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1715                             SDNode OpNode> {
1716   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1717     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1718                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1719                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1720 }
1721
1722 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1723   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1724                             VEX, PS;
1725 }
1726
1727 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1728
1729 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1730           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1731            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1732
1733 // Mask shift
1734 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1735                              SDNode OpNode> {
1736   let Predicates = [HasAVX512] in
1737     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1738                  !strconcat(OpcodeStr,
1739                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1740                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1741 }
1742
1743 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1744                                SDNode OpNode> {
1745   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1746                              VEX, TAPD, VEX_W;
1747 }
1748
1749 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1750 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1751
1752 // Mask setting all 0s or 1s
1753 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1754   let Predicates = [HasAVX512] in
1755     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1756       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1757                      [(set KRC:$dst, (VT Val))]>;
1758 }
1759
1760 multiclass avx512_mask_setop_w<PatFrag Val> {
1761   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1762   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1763 }
1764
1765 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1766 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1767
1768 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1769 let Predicates = [HasAVX512] in {
1770   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1771   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1772   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1773   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1774   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1775 }
1776 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1777           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1778
1779 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1780           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1781
1782 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1783           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1784
1785 let Predicates = [HasVLX] in {
1786   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1787             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1788   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1789             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1790   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1791             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1792   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1793             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1794 }
1795
1796 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1797           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1798
1799 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1800           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1801 //===----------------------------------------------------------------------===//
1802 // AVX-512 - Aligned and unaligned load and store
1803 //
1804
1805 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1806                        RegisterClass KRC, RegisterClass RC,
1807                        ValueType vt, ValueType zvt, X86MemOperand memop,
1808                        Domain d, bit IsReMaterializable = 1> {
1809 let hasSideEffects = 0 in {
1810   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1811                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1812                     d>, EVEX;
1813   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1814                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1815                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1816   }
1817   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1818       SchedRW = [WriteLoad] in
1819   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1820                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1821                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1822                     d>, EVEX;
1823
1824   let AddedComplexity = 20 in {
1825   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1826   let hasSideEffects = 0 in
1827     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1828                      (ins RC:$src0, KRC:$mask, RC:$src1),
1829                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1830                       "${dst} {${mask}}, $src1}"),
1831                      [(set RC:$dst, (vt (vselect KRC:$mask,
1832                                           (vt RC:$src1),
1833                                           (vt RC:$src0))))],
1834                      d>, EVEX, EVEX_K;
1835   let mayLoad = 1, SchedRW = [WriteLoad] in
1836     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1837                      (ins RC:$src0, KRC:$mask, memop:$src1),
1838                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1839                       "${dst} {${mask}}, $src1}"),
1840                      [(set RC:$dst, (vt
1841                          (vselect KRC:$mask,
1842                                  (vt (bitconvert (ld_frag addr:$src1))),
1843                                  (vt RC:$src0))))],
1844                      d>, EVEX, EVEX_K;
1845   }
1846   let mayLoad = 1, SchedRW = [WriteLoad] in
1847     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1848                       (ins KRC:$mask, memop:$src),
1849                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1850                        "${dst} {${mask}} {z}, $src}"),
1851                       [(set RC:$dst, (vt
1852                            (vselect KRC:$mask,
1853                                      (vt (bitconvert (ld_frag addr:$src))),
1854                                      (vt (bitconvert (zvt immAllZerosV))))))],
1855                       d>, EVEX, EVEX_KZ;
1856   }
1857 }
1858
1859 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1860                           string elty, string elsz, string vsz512,
1861                           string vsz256, string vsz128, Domain d,
1862                           Predicate prd, bit IsReMaterializable = 1> {
1863   let Predicates = [prd] in
1864   defm Z : avx512_load<opc, OpcodeStr,
1865                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1866                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1867                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1868                        !cast<X86MemOperand>(elty##"512mem"), d,
1869                        IsReMaterializable>, EVEX_V512;
1870
1871   let Predicates = [prd, HasVLX] in {
1872     defm Z256 : avx512_load<opc, OpcodeStr,
1873                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1874                              "v"##vsz256##elty##elsz, "v4i64")),
1875                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1876                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1877                        !cast<X86MemOperand>(elty##"256mem"), d,
1878                        IsReMaterializable>, EVEX_V256;
1879
1880     defm Z128 : avx512_load<opc, OpcodeStr,
1881                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1882                              "v"##vsz128##elty##elsz, "v2i64")),
1883                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1884                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1885                        !cast<X86MemOperand>(elty##"128mem"), d,
1886                        IsReMaterializable>, EVEX_V128;
1887   }
1888 }
1889
1890
1891 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1892                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1893                         X86MemOperand memop, Domain d> {
1894   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1895   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1896               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1897               EVEX;
1898   let Constraints = "$src1 = $dst" in
1899   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1900                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1901               !strconcat(OpcodeStr,
1902               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1903               EVEX, EVEX_K;
1904   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1905                                            (ins KRC:$mask, RC:$src),
1906               !strconcat(OpcodeStr,
1907               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1908               [], d>, EVEX, EVEX_KZ;
1909   }
1910   let mayStore = 1 in {
1911   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1912                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1913                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1914   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1915                                       (ins memop:$dst, KRC:$mask, RC:$src),
1916               !strconcat(OpcodeStr,
1917               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
1918                [], d>, EVEX, EVEX_K;
1919   }
1920 }
1921
1922
1923 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
1924                            string st_suff_512, string st_suff_256,
1925                            string st_suff_128, string elty, string elsz,
1926                            string vsz512, string vsz256, string vsz128,
1927                            Domain d, Predicate prd> {
1928   let Predicates = [prd] in
1929   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
1930                         !cast<ValueType>("v"##vsz512##elty##elsz),
1931                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1932                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
1933
1934   let Predicates = [prd, HasVLX] in {
1935     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
1936                              !cast<ValueType>("v"##vsz256##elty##elsz),
1937                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1938                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
1939
1940     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
1941                              !cast<ValueType>("v"##vsz128##elty##elsz),
1942                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1943                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
1944   }
1945 }
1946
1947 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
1948                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1949                avx512_store_vl<0x29, "vmovaps", "alignedstore",
1950                                "512", "256", "", "f", "32", "16", "8", "4",
1951                                SSEPackedSingle, HasAVX512>,
1952                               PS, EVEX_CD8<32, CD8VF>;
1953
1954 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
1955                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1956                avx512_store_vl<0x29, "vmovapd", "alignedstore",
1957                                "512", "256", "", "f", "64", "8", "4", "2",
1958                                SSEPackedDouble, HasAVX512>,
1959                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
1960
1961 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
1962                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1963                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
1964                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1965                               PS, EVEX_CD8<32, CD8VF>;
1966
1967 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
1968                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
1969                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
1970                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1971                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
1972
1973 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
1974                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
1975        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
1976
1977 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
1978                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
1979        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
1980
1981 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
1982           GR16:$mask),
1983          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
1984             VR512:$src)>;
1985 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
1986           GR8:$mask),
1987          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
1988             VR512:$src)>;
1989
1990 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
1991                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
1992                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
1993                                  "512", "256", "", "i", "32", "16", "8", "4",
1994                                  SSEPackedInt, HasAVX512>,
1995                                 PD, EVEX_CD8<32, CD8VF>;
1996
1997 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
1998                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
1999                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2000                                  "512", "256", "", "i", "64", "8", "4", "2",
2001                                  SSEPackedInt, HasAVX512>,
2002                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2003
2004 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2005                                "64", "32", "16", SSEPackedInt, HasBWI>,
2006                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2007                                  "i", "8", "64", "32", "16", SSEPackedInt,
2008                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2009
2010 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2011                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2012                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2013                                  "i", "16", "32", "16", "8", SSEPackedInt,
2014                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2015
2016 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2017                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2018                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2019                                  "i", "32", "16", "8", "4", SSEPackedInt,
2020                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2021
2022 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2023                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2024                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2025                                  "i", "64", "8", "4", "2", SSEPackedInt,
2026                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2027
2028 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2029                  (v16i32 immAllZerosV), GR16:$mask)),
2030        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2031
2032 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2033                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2034        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2035
2036 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2037             GR16:$mask),
2038          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2039             VR512:$src)>;
2040 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2041             GR8:$mask),
2042          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2043             VR512:$src)>;
2044
2045 let AddedComplexity = 20 in {
2046 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2047                           (bc_v8i64 (v16i32 immAllZerosV)))),
2048                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2049
2050 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2051                           (v8i64 VR512:$src))),
2052    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2053                                               VK8), VR512:$src)>;
2054
2055 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2056                            (v16i32 immAllZerosV))),
2057                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2058
2059 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2060                            (v16i32 VR512:$src))),
2061                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2062 }
2063
2064 // Move Int Doubleword to Packed Double Int
2065 //
2066 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2067                       "vmovd\t{$src, $dst|$dst, $src}",
2068                       [(set VR128X:$dst,
2069                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2070                         EVEX, VEX_LIG;
2071 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2072                       "vmovd\t{$src, $dst|$dst, $src}",
2073                       [(set VR128X:$dst,
2074                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2075                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2076 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2077                       "vmovq\t{$src, $dst|$dst, $src}",
2078                         [(set VR128X:$dst,
2079                           (v2i64 (scalar_to_vector GR64:$src)))],
2080                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2081 let isCodeGenOnly = 1 in {
2082 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2083                        "vmovq\t{$src, $dst|$dst, $src}",
2084                        [(set FR64:$dst, (bitconvert GR64:$src))],
2085                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2086 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2087                          "vmovq\t{$src, $dst|$dst, $src}",
2088                          [(set GR64:$dst, (bitconvert FR64:$src))],
2089                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2090 }
2091 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2092                          "vmovq\t{$src, $dst|$dst, $src}",
2093                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2094                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2095                          EVEX_CD8<64, CD8VT1>;
2096
2097 // Move Int Doubleword to Single Scalar
2098 //
2099 let isCodeGenOnly = 1 in {
2100 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2101                       "vmovd\t{$src, $dst|$dst, $src}",
2102                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2103                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2104
2105 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2106                       "vmovd\t{$src, $dst|$dst, $src}",
2107                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2108                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2109 }
2110
2111 // Move doubleword from xmm register to r/m32
2112 //
2113 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2114                        "vmovd\t{$src, $dst|$dst, $src}",
2115                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2116                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2117                        EVEX, VEX_LIG;
2118 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2119                        (ins i32mem:$dst, VR128X:$src),
2120                        "vmovd\t{$src, $dst|$dst, $src}",
2121                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2122                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2123                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2124
2125 // Move quadword from xmm1 register to r/m64
2126 //
2127 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2128                       "vmovq\t{$src, $dst|$dst, $src}",
2129                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2130                                                    (iPTR 0)))],
2131                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2132                       Requires<[HasAVX512, In64BitMode]>;
2133
2134 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2135                        (ins i64mem:$dst, VR128X:$src),
2136                        "vmovq\t{$src, $dst|$dst, $src}",
2137                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2138                                addr:$dst)], IIC_SSE_MOVDQ>,
2139                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2140                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2141
2142 // Move Scalar Single to Double Int
2143 //
2144 let isCodeGenOnly = 1 in {
2145 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2146                       (ins FR32X:$src),
2147                       "vmovd\t{$src, $dst|$dst, $src}",
2148                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2149                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2150 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2151                       (ins i32mem:$dst, FR32X:$src),
2152                       "vmovd\t{$src, $dst|$dst, $src}",
2153                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2154                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2155 }
2156
2157 // Move Quadword Int to Packed Quadword Int
2158 //
2159 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2160                       (ins i64mem:$src),
2161                       "vmovq\t{$src, $dst|$dst, $src}",
2162                       [(set VR128X:$dst,
2163                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2164                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2165
2166 //===----------------------------------------------------------------------===//
2167 // AVX-512  MOVSS, MOVSD
2168 //===----------------------------------------------------------------------===//
2169
2170 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2171                               SDNode OpNode, ValueType vt,
2172                               X86MemOperand x86memop, PatFrag mem_pat> {
2173   let hasSideEffects = 0 in {
2174   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2175               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2176               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2177                                       (scalar_to_vector RC:$src2))))],
2178               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2179   let Constraints = "$src1 = $dst" in
2180   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2181               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2182               !strconcat(asm,
2183                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2184               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2185   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2186               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2187               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2188               EVEX, VEX_LIG;
2189   let mayStore = 1 in {
2190   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2191              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2192              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2193              EVEX, VEX_LIG;
2194   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2195              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2196              [], IIC_SSE_MOV_S_MR>,
2197              EVEX, VEX_LIG, EVEX_K;
2198   } // mayStore
2199   } //hasSideEffects = 0
2200 }
2201
2202 let ExeDomain = SSEPackedSingle in
2203 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2204                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2205
2206 let ExeDomain = SSEPackedDouble in
2207 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2208                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2209
2210 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2211           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2212            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2213
2214 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2215           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2216            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2217
2218 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2219           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2220            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2221
2222 // For the disassembler
2223 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2224   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2225                         (ins VR128X:$src1, FR32X:$src2),
2226                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2227                         IIC_SSE_MOV_S_RR>,
2228                         XS, EVEX_4V, VEX_LIG;
2229   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2230                         (ins VR128X:$src1, FR64X:$src2),
2231                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2232                         IIC_SSE_MOV_S_RR>,
2233                         XD, EVEX_4V, VEX_LIG, VEX_W;
2234 }
2235
2236 let Predicates = [HasAVX512] in {
2237   let AddedComplexity = 15 in {
2238   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2239   // MOVS{S,D} to the lower bits.
2240   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2241             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2242   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2243             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2244   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2245             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2246   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2247             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2248
2249   // Move low f32 and clear high bits.
2250   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2251             (SUBREG_TO_REG (i32 0),
2252              (VMOVSSZrr (v4f32 (V_SET0)),
2253               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2254   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2255             (SUBREG_TO_REG (i32 0),
2256              (VMOVSSZrr (v4i32 (V_SET0)),
2257                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2258   }
2259
2260   let AddedComplexity = 20 in {
2261   // MOVSSrm zeros the high parts of the register; represent this
2262   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2263   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2264             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2265   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2266             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2267   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2268             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2269
2270   // MOVSDrm zeros the high parts of the register; represent this
2271   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2272   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2273             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2274   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2275             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2276   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2277             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2278   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2279             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2280   def : Pat<(v2f64 (X86vzload addr:$src)),
2281             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2282
2283   // Represent the same patterns above but in the form they appear for
2284   // 256-bit types
2285   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2286                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2287             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2288   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2289                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2290             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2291   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2292                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2293             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2294   }
2295   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2296                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2297             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2298                                             FR32X:$src)), sub_xmm)>;
2299   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2300                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2301             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2302                                      FR64X:$src)), sub_xmm)>;
2303   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2304                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2305             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2306
2307   // Move low f64 and clear high bits.
2308   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2309             (SUBREG_TO_REG (i32 0),
2310              (VMOVSDZrr (v2f64 (V_SET0)),
2311                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2312
2313   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2314             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2315                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2316
2317   // Extract and store.
2318   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2319                    addr:$dst),
2320             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2321   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2322                    addr:$dst),
2323             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2324
2325   // Shuffle with VMOVSS
2326   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2327             (VMOVSSZrr (v4i32 VR128X:$src1),
2328                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2329   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2330             (VMOVSSZrr (v4f32 VR128X:$src1),
2331                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2332
2333   // 256-bit variants
2334   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2335             (SUBREG_TO_REG (i32 0),
2336               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2337                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2338               sub_xmm)>;
2339   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2340             (SUBREG_TO_REG (i32 0),
2341               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2342                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2343               sub_xmm)>;
2344
2345   // Shuffle with VMOVSD
2346   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2347             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2348   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2349             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2350   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2351             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2352   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2353             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2354
2355   // 256-bit variants
2356   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2357             (SUBREG_TO_REG (i32 0),
2358               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2359                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2360               sub_xmm)>;
2361   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2362             (SUBREG_TO_REG (i32 0),
2363               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2364                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2365               sub_xmm)>;
2366
2367   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2368             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2369   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2370             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2371   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2372             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2373   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2374             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2375 }
2376
2377 let AddedComplexity = 15 in
2378 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2379                                 (ins VR128X:$src),
2380                                 "vmovq\t{$src, $dst|$dst, $src}",
2381                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2382                                                    (v2i64 VR128X:$src))))],
2383                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2384
2385 let AddedComplexity = 20 in
2386 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2387                                  (ins i128mem:$src),
2388                                  "vmovq\t{$src, $dst|$dst, $src}",
2389                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2390                                                      (loadv2i64 addr:$src))))],
2391                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2392                                  EVEX_CD8<8, CD8VT8>;
2393
2394 let Predicates = [HasAVX512] in {
2395   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2396   let AddedComplexity = 20 in {
2397     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2398               (VMOVDI2PDIZrm addr:$src)>;
2399     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2400               (VMOV64toPQIZrr GR64:$src)>;
2401     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2402               (VMOVDI2PDIZrr GR32:$src)>;
2403
2404     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2405               (VMOVDI2PDIZrm addr:$src)>;
2406     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2407               (VMOVDI2PDIZrm addr:$src)>;
2408     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2409             (VMOVZPQILo2PQIZrm addr:$src)>;
2410     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2411             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2412     def : Pat<(v2i64 (X86vzload addr:$src)),
2413             (VMOVZPQILo2PQIZrm addr:$src)>;
2414   }
2415
2416   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2417   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2418                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2419             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2420   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2421                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2422             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2423 }
2424
2425 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2426         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2427
2428 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2429         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2430
2431 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2432         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2433
2434 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2435         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2436
2437 //===----------------------------------------------------------------------===//
2438 // AVX-512 - Non-temporals
2439 //===----------------------------------------------------------------------===//
2440 let SchedRW = [WriteLoad] in {
2441   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2442                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2443                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2444                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2445                         EVEX_CD8<64, CD8VF>;
2446
2447   let Predicates = [HasAVX512, HasVLX] in {
2448     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2449                              (ins i256mem:$src),
2450                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2451                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2452                              EVEX_CD8<64, CD8VF>;
2453
2454     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2455                              (ins i128mem:$src),
2456                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2457                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2458                              EVEX_CD8<64, CD8VF>;
2459   }
2460 }
2461
2462 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2463                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2464                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2465   let SchedRW = [WriteStore], mayStore = 1,
2466       AddedComplexity = 400 in
2467   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2468                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2469                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2470 }
2471
2472 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2473                            string elty, string elsz, string vsz512,
2474                            string vsz256, string vsz128, Domain d,
2475                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2476   let Predicates = [prd] in
2477   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2478                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2479                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2480                         EVEX_V512;
2481
2482   let Predicates = [prd, HasVLX] in {
2483     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2484                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2485                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2486                              EVEX_V256;
2487
2488     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2489                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2490                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2491                              EVEX_V128;
2492   }
2493 }
2494
2495 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2496                                 "i", "64", "8", "4", "2", SSEPackedInt,
2497                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2498
2499 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2500                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2501                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2502
2503 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2504                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2505                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2506
2507 //===----------------------------------------------------------------------===//
2508 // AVX-512 - Integer arithmetic
2509 //
2510 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2511                            X86VectorVTInfo _, OpndItins itins,
2512                            bit IsCommutable = 0> {
2513   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2514                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2515                     "$src2, $src1", "$src1, $src2",
2516                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2517                     itins.rr, IsCommutable>,
2518             AVX512BIBase, EVEX_4V;
2519
2520   let mayLoad = 1 in
2521     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2522                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2523                     "$src2, $src1", "$src1, $src2",
2524                     (_.VT (OpNode _.RC:$src1,
2525                                   (bitconvert (_.LdFrag addr:$src2)))),
2526                     itins.rm>,
2527               AVX512BIBase, EVEX_4V;
2528 }
2529
2530 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2531                             X86VectorVTInfo _, OpndItins itins,
2532                             bit IsCommutable = 0> :
2533            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2534   let mayLoad = 1 in
2535     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2536                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2537                     "${src2}"##_.BroadcastStr##", $src1",
2538                     "$src1, ${src2}"##_.BroadcastStr,
2539                     (_.VT (OpNode _.RC:$src1,
2540                                   (X86VBroadcast
2541                                       (_.ScalarLdFrag addr:$src2)))),
2542                     itins.rm>,
2543                AVX512BIBase, EVEX_4V, EVEX_B;
2544 }
2545
2546 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2547                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2548                               Predicate prd, bit IsCommutable = 0> {
2549   let Predicates = [prd] in
2550     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2551                              IsCommutable>, EVEX_V512;
2552
2553   let Predicates = [prd, HasVLX] in {
2554     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2555                              IsCommutable>, EVEX_V256;
2556     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2557                              IsCommutable>, EVEX_V128;
2558   }
2559 }
2560
2561 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2562                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2563                                Predicate prd, bit IsCommutable = 0> {
2564   let Predicates = [prd] in
2565     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2566                              IsCommutable>, EVEX_V512;
2567
2568   let Predicates = [prd, HasVLX] in {
2569     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2570                              IsCommutable>, EVEX_V256;
2571     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2572                              IsCommutable>, EVEX_V128;
2573   }
2574 }
2575
2576 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2577                                 OpndItins itins, Predicate prd,
2578                                 bit IsCommutable = 0> {
2579   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2580                                itins, prd, IsCommutable>,
2581                                VEX_W, EVEX_CD8<64, CD8VF>;
2582 }
2583
2584 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2585                                 OpndItins itins, Predicate prd,
2586                                 bit IsCommutable = 0> {
2587   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2588                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2589 }
2590
2591 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2592                                 OpndItins itins, Predicate prd,
2593                                 bit IsCommutable = 0> {
2594   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2595                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2596 }
2597
2598 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2599                                 OpndItins itins, Predicate prd,
2600                                 bit IsCommutable = 0> {
2601   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2602                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2603 }
2604
2605 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2606                                  SDNode OpNode, OpndItins itins, Predicate prd,
2607                                  bit IsCommutable = 0> {
2608   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2609                                    IsCommutable>;
2610
2611   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2612                                    IsCommutable>;
2613 }
2614
2615 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2616                                  SDNode OpNode, OpndItins itins, Predicate prd,
2617                                  bit IsCommutable = 0> {
2618   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2619                                    IsCommutable>;
2620
2621   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2622                                    IsCommutable>;
2623 }
2624
2625 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2626                                   bits<8> opc_d, bits<8> opc_q,
2627                                   string OpcodeStr, SDNode OpNode,
2628                                   OpndItins itins, bit IsCommutable = 0> {
2629   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2630                                     itins, HasAVX512, IsCommutable>,
2631               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2632                                     itins, HasBWI, IsCommutable>;
2633 }
2634
2635 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2636                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2637                             PatFrag memop_frag, X86MemOperand x86memop,
2638                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2639                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2640   let isCommutable = IsCommutable in
2641   {
2642     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2643        (ins RC:$src1, RC:$src2),
2644        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2645        []>, EVEX_4V;
2646     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2647                (ins KRC:$mask, RC:$src1, RC:$src2),
2648                !strconcat(OpcodeStr,
2649                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2650                [], itins.rr>, EVEX_4V, EVEX_K;
2651     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2652                 (ins KRC:$mask, RC:$src1, RC:$src2),
2653                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2654                     "|$dst {${mask}} {z}, $src1, $src2}"),
2655                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2656   }
2657   let mayLoad = 1 in {
2658     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2659               (ins RC:$src1, x86memop:$src2),
2660               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2661               []>, EVEX_4V;
2662     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2663                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2664                !strconcat(OpcodeStr,
2665                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2666                [], itins.rm>, EVEX_4V, EVEX_K;
2667     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2668                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2669                 !strconcat(OpcodeStr,
2670                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2671                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2672     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2673                (ins RC:$src1, x86scalar_mop:$src2),
2674                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2675                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2676                [], itins.rm>, EVEX_4V, EVEX_B;
2677     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2678                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2679                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2680                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2681                            BrdcstStr, "}"),
2682                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2683     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2684                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2685                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2686                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2687                             BrdcstStr, "}"),
2688                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2689   }
2690 }
2691
2692 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2693                                     SSE_INTALU_ITINS_P, 1>;
2694 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2695                                     SSE_INTALU_ITINS_P, 0>;
2696 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2697                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2698 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2699                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2700 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2701                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2702
2703 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2704                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2705                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2706                    EVEX_CD8<64, CD8VF>, VEX_W;
2707
2708 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2709                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2710                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2711
2712 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2713           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2714
2715 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2716            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2717           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2718 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2719            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2720           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2721
2722 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2723                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2724 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2725                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2726 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2727                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2728
2729 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2730                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2731 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2732                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2733 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2734                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2735
2736 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2737                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2738 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2739                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2740 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2741                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2742
2743 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2744                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2745 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2746                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2747 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2748                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2749
2750 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2751                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2752            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2753 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2754                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2755            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2756 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2757                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2758            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2759 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2760                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2761            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2762 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2763                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2764            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2765 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2766                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2767            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2768 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2769                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2770            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2771 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2772                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2773            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2774 //===----------------------------------------------------------------------===//
2775 // AVX-512 - Unpack Instructions
2776 //===----------------------------------------------------------------------===//
2777
2778 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2779                                    PatFrag mem_frag, RegisterClass RC,
2780                                    X86MemOperand x86memop, string asm,
2781                                    Domain d> {
2782     def rr : AVX512PI<opc, MRMSrcReg,
2783                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2784                 asm, [(set RC:$dst,
2785                            (vt (OpNode RC:$src1, RC:$src2)))],
2786                            d>, EVEX_4V;
2787     def rm : AVX512PI<opc, MRMSrcMem,
2788                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2789                 asm, [(set RC:$dst,
2790                        (vt (OpNode RC:$src1,
2791                             (bitconvert (mem_frag addr:$src2)))))],
2792                         d>, EVEX_4V;
2793 }
2794
2795 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2796       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2797       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2798 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2799       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2800       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2801 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2802       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2803       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2804 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2805       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2806       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2807
2808 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2809                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2810                         X86MemOperand x86memop> {
2811   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2812        (ins RC:$src1, RC:$src2),
2813        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2814        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2815        IIC_SSE_UNPCK>, EVEX_4V;
2816   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2817        (ins RC:$src1, x86memop:$src2),
2818        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2819        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2820                                      (bitconvert (memop_frag addr:$src2)))))],
2821                                      IIC_SSE_UNPCK>, EVEX_4V;
2822 }
2823 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2824                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2825                                 EVEX_CD8<32, CD8VF>;
2826 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2827                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2828                                 VEX_W, EVEX_CD8<64, CD8VF>;
2829 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2830                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2831                                 EVEX_CD8<32, CD8VF>;
2832 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2833                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2834                                 VEX_W, EVEX_CD8<64, CD8VF>;
2835 //===----------------------------------------------------------------------===//
2836 // AVX-512 - PSHUFD
2837 //
2838
2839 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2840                          SDNode OpNode, PatFrag mem_frag,
2841                          X86MemOperand x86memop, ValueType OpVT> {
2842   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2843                      (ins RC:$src1, i8imm:$src2),
2844                      !strconcat(OpcodeStr,
2845                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2846                      [(set RC:$dst,
2847                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2848                      EVEX;
2849   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2850                      (ins x86memop:$src1, i8imm:$src2),
2851                      !strconcat(OpcodeStr,
2852                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2853                      [(set RC:$dst,
2854                        (OpVT (OpNode (mem_frag addr:$src1),
2855                               (i8 imm:$src2))))]>, EVEX;
2856 }
2857
2858 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2859                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2860
2861 let ExeDomain = SSEPackedSingle in
2862 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilpi,
2863                       memopv16f32, i512mem, v16f32>, TAPD, EVEX_V512,
2864                       EVEX_CD8<32, CD8VF>;
2865 let ExeDomain = SSEPackedDouble in
2866 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilpi,
2867                       memopv8f64, i512mem, v8f64>, TAPD, EVEX_V512,
2868                       VEX_W, EVEX_CD8<32, CD8VF>;
2869
2870 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
2871           (VPERMILPSZri VR512:$src1, imm:$imm)>;
2872 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
2873           (VPERMILPDZri VR512:$src1, imm:$imm)>;
2874
2875 //===----------------------------------------------------------------------===//
2876 // AVX-512  Logical Instructions
2877 //===----------------------------------------------------------------------===//
2878
2879 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
2880                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2881 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
2882                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2883 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
2884                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2885 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
2886                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2887
2888 //===----------------------------------------------------------------------===//
2889 // AVX-512  FP arithmetic
2890 //===----------------------------------------------------------------------===//
2891
2892 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2893                                   SizeItins itins> {
2894   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2895                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2896                              EVEX_CD8<32, CD8VT1>;
2897   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2898                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2899                              EVEX_CD8<64, CD8VT1>;
2900 }
2901
2902 let isCommutable = 1 in {
2903 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2904 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2905 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2906 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2907 }
2908 let isCommutable = 0 in {
2909 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2910 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2911 }
2912
2913 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2914                            RegisterClass KRC,
2915                            RegisterClass RC, ValueType vt,
2916                            X86MemOperand x86memop, PatFrag mem_frag,
2917                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2918                            string BrdcstStr,
2919                            Domain d, OpndItins itins, bit commutable> {
2920   let isCommutable = commutable in {
2921     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2922        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2923        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2924        EVEX_4V;
2925
2926     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2927        !strconcat(OpcodeStr,
2928            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2929        [], itins.rr, d>, EVEX_4V, EVEX_K;
2930
2931     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2932        !strconcat(OpcodeStr,
2933            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2934        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2935   }
2936
2937   let mayLoad = 1 in {
2938     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2939        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2940        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2941           itins.rm, d>, EVEX_4V;
2942
2943     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2944        (ins RC:$src1, x86scalar_mop:$src2),
2945        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2946            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2947        [(set RC:$dst, (OpNode RC:$src1,
2948                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2949        itins.rm, d>, EVEX_4V, EVEX_B;
2950
2951     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2952        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2953            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2954        [], itins.rm, d>, EVEX_4V, EVEX_K;
2955
2956     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2957        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2958            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2959        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2960
2961     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
2962        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2963            " \t{${src2}", BrdcstStr,
2964            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
2965        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
2966
2967     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2968        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2969            " \t{${src2}", BrdcstStr,
2970            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2971            BrdcstStr, "}"),
2972        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
2973   }
2974 }
2975
2976 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
2977                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2978                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2979
2980 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
2981                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2982                    SSE_ALU_ITINS_P.d, 1>,
2983                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2984
2985 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
2986                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2987                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2988 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
2989                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2990                    SSE_ALU_ITINS_P.d, 1>,
2991                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2992
2993 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
2994                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2995                    SSE_ALU_ITINS_P.s, 1>,
2996                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2997 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
2998                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2999                    SSE_ALU_ITINS_P.s, 1>,
3000                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3001
3002 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
3003                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3004                    SSE_ALU_ITINS_P.d, 1>,
3005                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3006 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
3007                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3008                    SSE_ALU_ITINS_P.d, 1>,
3009                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3010
3011 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
3012                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3013                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3014 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
3015                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3016                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3017
3018 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
3019                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3020                    SSE_ALU_ITINS_P.d, 0>,
3021                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3022 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
3023                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3024                    SSE_ALU_ITINS_P.d, 0>,
3025                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3026
3027 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3028                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3029                    (i16 -1), FROUND_CURRENT)),
3030           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3031
3032 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3033                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3034                    (i8 -1), FROUND_CURRENT)),
3035           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3036
3037 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3038                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3039                    (i16 -1), FROUND_CURRENT)),
3040           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3041
3042 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3043                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3044                    (i8 -1), FROUND_CURRENT)),
3045           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3046 //===----------------------------------------------------------------------===//
3047 // AVX-512  VPTESTM instructions
3048 //===----------------------------------------------------------------------===//
3049
3050 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3051               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3052               SDNode OpNode, ValueType vt> {
3053   def rr : AVX512PI<opc, MRMSrcReg,
3054              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3055              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3056              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3057              SSEPackedInt>, EVEX_4V;
3058   def rm : AVX512PI<opc, MRMSrcMem,
3059              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3060              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3061              [(set KRC:$dst, (OpNode (vt RC:$src1),
3062               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3063 }
3064
3065 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3066                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3067                               EVEX_CD8<32, CD8VF>;
3068 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3069                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3070                               EVEX_CD8<64, CD8VF>;
3071
3072 let Predicates = [HasCDI] in {
3073 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3074                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3075                               EVEX_CD8<32, CD8VF>;
3076 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3077                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3078                               EVEX_CD8<64, CD8VF>;
3079 }
3080
3081 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3082                  (v16i32 VR512:$src2), (i16 -1))),
3083                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3084
3085 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3086                  (v8i64 VR512:$src2), (i8 -1))),
3087                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3088 //===----------------------------------------------------------------------===//
3089 // AVX-512  Shift instructions
3090 //===----------------------------------------------------------------------===//
3091 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3092                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
3093                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
3094                          RegisterClass KRC> {
3095   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3096        (ins RC:$src1, i8imm:$src2),
3097            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3098        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
3099         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3100   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3101        (ins KRC:$mask, RC:$src1, i8imm:$src2),
3102            !strconcat(OpcodeStr,
3103                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3104        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3105   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3106        (ins x86memop:$src1, i8imm:$src2),
3107            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3108        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
3109                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3110   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3111        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
3112            !strconcat(OpcodeStr,
3113                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3114        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3115 }
3116
3117 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3118                           RegisterClass RC, ValueType vt, ValueType SrcVT,
3119                           PatFrag bc_frag, RegisterClass KRC> {
3120   // src2 is always 128-bit
3121   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3122        (ins RC:$src1, VR128X:$src2),
3123            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3124        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
3125         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3126   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3127        (ins KRC:$mask, RC:$src1, VR128X:$src2),
3128            !strconcat(OpcodeStr,
3129                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3130        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3131   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3132        (ins RC:$src1, i128mem:$src2),
3133            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3134        [(set RC:$dst, (vt (OpNode RC:$src1,
3135                        (bc_frag (memopv2i64 addr:$src2)))))],
3136                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3137   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3138        (ins KRC:$mask, RC:$src1, i128mem:$src2),
3139            !strconcat(OpcodeStr,
3140                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3141        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3142 }
3143
3144 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3145                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3146                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3147 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
3148                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3149                            EVEX_CD8<32, CD8VQ>;
3150
3151 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3152                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3153                            EVEX_CD8<64, CD8VF>, VEX_W;
3154 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
3155                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3156                            EVEX_CD8<64, CD8VQ>, VEX_W;
3157
3158 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3159                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
3160                            EVEX_CD8<32, CD8VF>;
3161 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
3162                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3163                            EVEX_CD8<32, CD8VQ>;
3164
3165 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3166                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3167                            EVEX_CD8<64, CD8VF>, VEX_W;
3168 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
3169                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3170                            EVEX_CD8<64, CD8VQ>, VEX_W;
3171
3172 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3173                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3174                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3175 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
3176                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3177                            EVEX_CD8<32, CD8VQ>;
3178
3179 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3180                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3181                            EVEX_CD8<64, CD8VF>, VEX_W;
3182 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
3183                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3184                            EVEX_CD8<64, CD8VQ>, VEX_W;
3185
3186 //===-------------------------------------------------------------------===//
3187 // Variable Bit Shifts
3188 //===-------------------------------------------------------------------===//
3189 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3190                            RegisterClass RC, ValueType vt,
3191                            X86MemOperand x86memop, PatFrag mem_frag> {
3192   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3193              (ins RC:$src1, RC:$src2),
3194              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3195              [(set RC:$dst,
3196                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3197              EVEX_4V;
3198   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3199              (ins RC:$src1, x86memop:$src2),
3200              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3201              [(set RC:$dst,
3202                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3203              EVEX_4V;
3204 }
3205
3206 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
3207                                i512mem, memopv16i32>, EVEX_V512,
3208                                EVEX_CD8<32, CD8VF>;
3209 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
3210                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3211                                EVEX_CD8<64, CD8VF>;
3212 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
3213                                i512mem, memopv16i32>, EVEX_V512,
3214                                EVEX_CD8<32, CD8VF>;
3215 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
3216                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3217                                EVEX_CD8<64, CD8VF>;
3218 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
3219                                i512mem, memopv16i32>, EVEX_V512,
3220                                EVEX_CD8<32, CD8VF>;
3221 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
3222                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3223                                EVEX_CD8<64, CD8VF>;
3224
3225 //===----------------------------------------------------------------------===//
3226 // AVX-512 - MOVDDUP
3227 //===----------------------------------------------------------------------===//
3228
3229 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3230                         X86MemOperand x86memop, PatFrag memop_frag> {
3231 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3232                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3233                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3234 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3235                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3236                     [(set RC:$dst,
3237                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3238 }
3239
3240 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3241                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3242 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3243           (VMOVDDUPZrm addr:$src)>;
3244
3245 //===---------------------------------------------------------------------===//
3246 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3247 //===---------------------------------------------------------------------===//
3248 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3249                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3250                               X86MemOperand x86memop> {
3251   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3252                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3253                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3254   let mayLoad = 1 in
3255   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3256                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3257                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3258 }
3259
3260 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3261                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3262                        EVEX_CD8<32, CD8VF>;
3263 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3264                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3265                        EVEX_CD8<32, CD8VF>;
3266
3267 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3268 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3269            (VMOVSHDUPZrm addr:$src)>;
3270 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3271 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3272            (VMOVSLDUPZrm addr:$src)>;
3273
3274 //===----------------------------------------------------------------------===//
3275 // Move Low to High and High to Low packed FP Instructions
3276 //===----------------------------------------------------------------------===//
3277 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3278           (ins VR128X:$src1, VR128X:$src2),
3279           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3280           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3281            IIC_SSE_MOV_LH>, EVEX_4V;
3282 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3283           (ins VR128X:$src1, VR128X:$src2),
3284           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3285           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3286           IIC_SSE_MOV_LH>, EVEX_4V;
3287
3288 let Predicates = [HasAVX512] in {
3289   // MOVLHPS patterns
3290   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3291             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3292   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3293             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3294
3295   // MOVHLPS patterns
3296   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3297             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3298 }
3299
3300 //===----------------------------------------------------------------------===//
3301 // FMA - Fused Multiply Operations
3302 //
3303 let Constraints = "$src1 = $dst" in {
3304 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3305                            X86VectorVTInfo _> {
3306   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3307           (ins _.RC:$src2, _.RC:$src3),
3308           OpcodeStr, "$src3, $src2", "$src2, $src3",
3309           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3310          AVX512FMA3Base;
3311
3312   let mayLoad = 1 in
3313   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3314           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3315           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3316           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3317                                                (_.MemOpFrag addr:$src3))))]>;
3318    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3319            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3320            !strconcat(OpcodeStr, " \t{${src3}", _.BroadcastStr,
3321             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3322            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3323            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3324 }
3325 } // Constraints = "$src1 = $dst"
3326
3327 let ExeDomain = SSEPackedSingle in {
3328   defm VFMADD213PSZ    : avx512_fma3p_rm<0xA8, "vfmadd213ps", X86Fmadd,
3329                                          v16f32_info>,
3330                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3331   defm VFMSUB213PSZ    : avx512_fma3p_rm<0xAA, "vfmsub213ps", X86Fmsub,
3332                                          v16f32_info>,
3333                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3334   defm VFMADDSUB213PSZ : avx512_fma3p_rm<0xA6, "vfmaddsub213ps", X86Fmaddsub,
3335                                          v16f32_info>,
3336                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3337   defm VFMSUBADD213PSZ : avx512_fma3p_rm<0xA7, "vfmsubadd213ps", X86Fmsubadd,
3338                                          v16f32_info>,
3339                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3340   defm VFNMADD213PSZ   : avx512_fma3p_rm<0xAC, "vfnmadd213ps", X86Fnmadd,
3341                                          v16f32_info>,
3342                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3343   defm VFNMSUB213PSZ   : avx512_fma3p_rm<0xAE, "vfnmsub213ps", X86Fnmsub,
3344                                          v16f32_info>,
3345                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3346 }
3347 let ExeDomain = SSEPackedDouble in {
3348   defm VFMADD213PDZ    : avx512_fma3p_rm<0xA8, "vfmadd213pd", X86Fmadd,
3349                                          v8f64_info>,
3350                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3351   defm VFMSUB213PDZ    : avx512_fma3p_rm<0xAA, "vfmsub213pd", X86Fmsub,
3352                                          v8f64_info>,
3353                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3354   defm VFMADDSUB213PDZ : avx512_fma3p_rm<0xA6, "vfmaddsub213pd", X86Fmaddsub,
3355                                          v8f64_info>,
3356                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3357   defm VFMSUBADD213PDZ : avx512_fma3p_rm<0xA7, "vfmsubadd213pd", X86Fmsubadd,
3358                                          v8f64_info>,
3359                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3360   defm VFNMADD213PDZ :   avx512_fma3p_rm<0xAC, "vfnmadd213pd", X86Fnmadd,
3361                                          v8f64_info>,
3362                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3363   defm VFNMSUB213PDZ :   avx512_fma3p_rm<0xAE, "vfnmsub213pd", X86Fnmsub,
3364                                          v8f64_info>,
3365                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3366 }
3367
3368 let Constraints = "$src1 = $dst" in {
3369 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3370                              X86VectorVTInfo _> {
3371   let mayLoad = 1 in
3372   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3373           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3374           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3375           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3376                                                     _.RC:$src3)))]>;
3377    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3378            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3379            !strconcat(OpcodeStr, " \t{${src2}", _.BroadcastStr,
3380             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3381            [(set _.RC:$dst,
3382                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3383                                             (_.ScalarLdFrag addr:$src2))),
3384                                    _.RC:$src3))]>, EVEX_B;
3385 }
3386 } // Constraints = "$src1 = $dst"
3387
3388
3389 let ExeDomain = SSEPackedSingle in {
3390   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", X86Fmadd,
3391                                            v16f32_info>,
3392                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3393   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", X86Fmsub,
3394                                            v16f32_info>,
3395                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3396   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", X86Fmaddsub,
3397                                            v16f32_info>,
3398                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3399   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", X86Fmsubadd,
3400                                            v16f32_info>,
3401                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3402   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", X86Fnmadd,
3403                                            v16f32_info>,
3404                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3405   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", X86Fnmsub,
3406                                            v16f32_info>,
3407                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3408 }
3409 let ExeDomain = SSEPackedDouble in {
3410   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", X86Fmadd,
3411                                            v8f64_info>,
3412                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3413   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", X86Fmsub,
3414                                            v8f64_info>,
3415                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3416   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", X86Fmaddsub,
3417                                            v8f64_info>,
3418                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3419   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", X86Fmsubadd,
3420                                            v8f64_info>,
3421                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3422   defm VFNMADD132PDZ :   avx512_fma3p_m132<0x9C, "vfnmadd132pd", X86Fnmadd,
3423                                            v8f64_info>,
3424                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3425   defm VFNMSUB132PDZ :   avx512_fma3p_m132<0x9E, "vfnmsub132pd", X86Fnmsub,
3426                                            v8f64_info>,
3427                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3428 }
3429
3430 // Scalar FMA
3431 let Constraints = "$src1 = $dst" in {
3432 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3433                  RegisterClass RC, ValueType OpVT,
3434                  X86MemOperand x86memop, Operand memop,
3435                  PatFrag mem_frag> {
3436   let isCommutable = 1 in
3437   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3438                    (ins RC:$src1, RC:$src2, RC:$src3),
3439                    !strconcat(OpcodeStr,
3440                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3441                    [(set RC:$dst,
3442                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3443   let mayLoad = 1 in
3444   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3445                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3446                    !strconcat(OpcodeStr,
3447                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3448                    [(set RC:$dst,
3449                      (OpVT (OpNode RC:$src2, RC:$src1,
3450                             (mem_frag addr:$src3))))]>;
3451 }
3452
3453 } // Constraints = "$src1 = $dst"
3454
3455 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3456                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3457 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3458                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3459 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3460                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3461 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3462                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3463 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3464                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3465 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3466                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3467 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3468                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3469 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3470                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3471
3472 //===----------------------------------------------------------------------===//
3473 // AVX-512  Scalar convert from sign integer to float/double
3474 //===----------------------------------------------------------------------===//
3475
3476 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3477                           X86MemOperand x86memop, string asm> {
3478 let hasSideEffects = 0 in {
3479   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3480               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3481               EVEX_4V;
3482   let mayLoad = 1 in
3483   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3484               (ins DstRC:$src1, x86memop:$src),
3485               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3486               EVEX_4V;
3487 } // hasSideEffects = 0
3488 }
3489 let Predicates = [HasAVX512] in {
3490 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3491                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3492 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3493                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3494 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3495                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3496 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3497                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3498
3499 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3500           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3501 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3502           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3503 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3504           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3505 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3506           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3507
3508 def : Pat<(f32 (sint_to_fp GR32:$src)),
3509           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3510 def : Pat<(f32 (sint_to_fp GR64:$src)),
3511           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3512 def : Pat<(f64 (sint_to_fp GR32:$src)),
3513           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3514 def : Pat<(f64 (sint_to_fp GR64:$src)),
3515           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3516
3517 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3518                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3519 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3520                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3521 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3522                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3523 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3524                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3525
3526 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3527           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3528 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3529           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3530 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3531           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3532 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3533           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3534
3535 def : Pat<(f32 (uint_to_fp GR32:$src)),
3536           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3537 def : Pat<(f32 (uint_to_fp GR64:$src)),
3538           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3539 def : Pat<(f64 (uint_to_fp GR32:$src)),
3540           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3541 def : Pat<(f64 (uint_to_fp GR64:$src)),
3542           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3543 }
3544
3545 //===----------------------------------------------------------------------===//
3546 // AVX-512  Scalar convert from float/double to integer
3547 //===----------------------------------------------------------------------===//
3548 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3549                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3550                           string asm> {
3551 let hasSideEffects = 0 in {
3552   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3553               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3554               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3555               Requires<[HasAVX512]>;
3556   let mayLoad = 1 in
3557   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3558               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3559               Requires<[HasAVX512]>;
3560 } // hasSideEffects = 0
3561 }
3562 let Predicates = [HasAVX512] in {
3563 // Convert float/double to signed/unsigned int 32/64
3564 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3565                                    ssmem, sse_load_f32, "cvtss2si">,
3566                                    XS, EVEX_CD8<32, CD8VT1>;
3567 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3568                                    ssmem, sse_load_f32, "cvtss2si">,
3569                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3570 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3571                                    ssmem, sse_load_f32, "cvtss2usi">,
3572                                    XS, EVEX_CD8<32, CD8VT1>;
3573 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3574                                    int_x86_avx512_cvtss2usi64, ssmem,
3575                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3576                                    EVEX_CD8<32, CD8VT1>;
3577 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3578                                    sdmem, sse_load_f64, "cvtsd2si">,
3579                                    XD, EVEX_CD8<64, CD8VT1>;
3580 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3581                                    sdmem, sse_load_f64, "cvtsd2si">,
3582                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3583 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3584                                    sdmem, sse_load_f64, "cvtsd2usi">,
3585                                    XD, EVEX_CD8<64, CD8VT1>;
3586 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3587                                    int_x86_avx512_cvtsd2usi64, sdmem,
3588                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3589                                    EVEX_CD8<64, CD8VT1>;
3590
3591 let isCodeGenOnly = 1 in {
3592   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3593             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3594             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3595   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3596             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3597             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3598   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3599             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3600             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3601   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3602             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3603             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3604
3605   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3606             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3607             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3608   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3609             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3610             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3611   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3612             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3613             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3614   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3615             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3616             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3617 } // isCodeGenOnly = 1
3618
3619 // Convert float/double to signed/unsigned int 32/64 with truncation
3620 let isCodeGenOnly = 1 in {
3621   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3622                                      ssmem, sse_load_f32, "cvttss2si">,
3623                                      XS, EVEX_CD8<32, CD8VT1>;
3624   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3625                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3626                                      "cvttss2si">, XS, VEX_W,
3627                                      EVEX_CD8<32, CD8VT1>;
3628   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3629                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3630                                      EVEX_CD8<64, CD8VT1>;
3631   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3632                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3633                                      "cvttsd2si">, XD, VEX_W,
3634                                      EVEX_CD8<64, CD8VT1>;
3635   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3636                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3637                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3638   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3639                                      int_x86_avx512_cvttss2usi64, ssmem,
3640                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3641                                      EVEX_CD8<32, CD8VT1>;
3642   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3643                                      int_x86_avx512_cvttsd2usi,
3644                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3645                                      EVEX_CD8<64, CD8VT1>;
3646   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3647                                      int_x86_avx512_cvttsd2usi64, sdmem,
3648                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3649                                      EVEX_CD8<64, CD8VT1>;
3650 } // isCodeGenOnly = 1
3651
3652 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3653                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3654                          string asm> {
3655   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3656               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3657               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3658   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3659               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3660               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3661 }
3662
3663 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3664                                   loadf32, "cvttss2si">, XS,
3665                                   EVEX_CD8<32, CD8VT1>;
3666 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3667                                   loadf32, "cvttss2usi">, XS,
3668                                   EVEX_CD8<32, CD8VT1>;
3669 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3670                                   loadf32, "cvttss2si">, XS, VEX_W,
3671                                   EVEX_CD8<32, CD8VT1>;
3672 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3673                                   loadf32, "cvttss2usi">, XS, VEX_W,
3674                                   EVEX_CD8<32, CD8VT1>;
3675 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3676                                   loadf64, "cvttsd2si">, XD,
3677                                   EVEX_CD8<64, CD8VT1>;
3678 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3679                                   loadf64, "cvttsd2usi">, XD,
3680                                   EVEX_CD8<64, CD8VT1>;
3681 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3682                                   loadf64, "cvttsd2si">, XD, VEX_W,
3683                                   EVEX_CD8<64, CD8VT1>;
3684 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3685                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3686                                   EVEX_CD8<64, CD8VT1>;
3687 } // HasAVX512
3688 //===----------------------------------------------------------------------===//
3689 // AVX-512  Convert form float to double and back
3690 //===----------------------------------------------------------------------===//
3691 let hasSideEffects = 0 in {
3692 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3693                     (ins FR32X:$src1, FR32X:$src2),
3694                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3695                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3696 let mayLoad = 1 in
3697 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3698                     (ins FR32X:$src1, f32mem:$src2),
3699                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3700                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3701                     EVEX_CD8<32, CD8VT1>;
3702
3703 // Convert scalar double to scalar single
3704 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3705                       (ins FR64X:$src1, FR64X:$src2),
3706                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3707                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3708 let mayLoad = 1 in
3709 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3710                       (ins FR64X:$src1, f64mem:$src2),
3711                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3712                       []>, EVEX_4V, VEX_LIG, VEX_W,
3713                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3714 }
3715
3716 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3717       Requires<[HasAVX512]>;
3718 def : Pat<(fextend (loadf32 addr:$src)),
3719     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3720
3721 def : Pat<(extloadf32 addr:$src),
3722     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3723       Requires<[HasAVX512, OptForSize]>;
3724
3725 def : Pat<(extloadf32 addr:$src),
3726     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3727     Requires<[HasAVX512, OptForSpeed]>;
3728
3729 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3730            Requires<[HasAVX512]>;
3731
3732 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3733                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3734                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3735                Domain d> {
3736 let hasSideEffects = 0 in {
3737   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3738               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3739               [(set DstRC:$dst,
3740                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3741   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3742               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3743               [], d>, EVEX, EVEX_B, EVEX_RC;
3744   let mayLoad = 1 in
3745   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3746               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3747               [(set DstRC:$dst,
3748                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3749 } // hasSideEffects = 0
3750 }
3751
3752 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3753                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3754                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3755                Domain d> {
3756 let hasSideEffects = 0 in {
3757   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3758               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3759               [(set DstRC:$dst,
3760                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3761   let mayLoad = 1 in
3762   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3763               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3764               [(set DstRC:$dst,
3765                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3766 } // hasSideEffects = 0
3767 }
3768
3769 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3770                                 memopv8f64, f512mem, v8f32, v8f64,
3771                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3772                                 EVEX_CD8<64, CD8VF>;
3773
3774 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3775                                 memopv4f64, f256mem, v8f64, v8f32,
3776                                 SSEPackedDouble>, EVEX_V512, PS,
3777                                 EVEX_CD8<32, CD8VH>;
3778 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3779             (VCVTPS2PDZrm addr:$src)>;
3780
3781 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3782                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3783           (VCVTPD2PSZrr VR512:$src)>;
3784
3785 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3786                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3787           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3788
3789 //===----------------------------------------------------------------------===//
3790 // AVX-512  Vector convert from sign integer to float/double
3791 //===----------------------------------------------------------------------===//
3792
3793 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3794                                 memopv8i64, i512mem, v16f32, v16i32,
3795                                 SSEPackedSingle>, EVEX_V512, PS,
3796                                 EVEX_CD8<32, CD8VF>;
3797
3798 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3799                                 memopv4i64, i256mem, v8f64, v8i32,
3800                                 SSEPackedDouble>, EVEX_V512, XS,
3801                                 EVEX_CD8<32, CD8VH>;
3802
3803 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3804                                  memopv16f32, f512mem, v16i32, v16f32,
3805                                  SSEPackedSingle>, EVEX_V512, XS,
3806                                  EVEX_CD8<32, CD8VF>;
3807
3808 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3809                                  memopv8f64, f512mem, v8i32, v8f64,
3810                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3811                                  EVEX_CD8<64, CD8VF>;
3812
3813 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3814                                  memopv16f32, f512mem, v16i32, v16f32,
3815                                  SSEPackedSingle>, EVEX_V512, PS,
3816                                  EVEX_CD8<32, CD8VF>;
3817
3818 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3819 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3820                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3821           (VCVTTPS2UDQZrr VR512:$src)>;
3822
3823 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3824                                  memopv8f64, f512mem, v8i32, v8f64,
3825                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3826                                  EVEX_CD8<64, CD8VF>;
3827
3828 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3829 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3830                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3831           (VCVTTPD2UDQZrr VR512:$src)>;
3832
3833 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3834                                  memopv4i64, f256mem, v8f64, v8i32,
3835                                  SSEPackedDouble>, EVEX_V512, XS,
3836                                  EVEX_CD8<32, CD8VH>;
3837
3838 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3839                                  memopv16i32, f512mem, v16f32, v16i32,
3840                                  SSEPackedSingle>, EVEX_V512, XD,
3841                                  EVEX_CD8<32, CD8VF>;
3842
3843 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3844           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3845            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3846
3847 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
3848           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3849            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3850
3851 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
3852           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3853            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3854
3855 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
3856           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3857            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3858
3859 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
3860           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
3861            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
3862
3863 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3864                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3865           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3866 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3867                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3868           (VCVTDQ2PDZrr VR256X:$src)>;
3869 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3870                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3871           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3872 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3873                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3874           (VCVTUDQ2PDZrr VR256X:$src)>;
3875
3876 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3877                RegisterClass DstRC, PatFrag mem_frag,
3878                X86MemOperand x86memop, Domain d> {
3879 let hasSideEffects = 0 in {
3880   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3881               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3882               [], d>, EVEX;
3883   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3884               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3885               [], d>, EVEX, EVEX_B, EVEX_RC;
3886   let mayLoad = 1 in
3887   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3888               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3889               [], d>, EVEX;
3890 } // hasSideEffects = 0
3891 }
3892
3893 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3894                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3895                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3896 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3897                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3898                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3899
3900 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3901                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3902            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3903
3904 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3905                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3906            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3907
3908 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3909                                  memopv16f32, f512mem, SSEPackedSingle>,
3910                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3911 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3912                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3913                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3914
3915 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3916                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3917            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3918
3919 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3920                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3921            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3922
3923 let Predicates = [HasAVX512] in {
3924   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3925             (VCVTPD2PSZrm addr:$src)>;
3926   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3927             (VCVTPS2PDZrm addr:$src)>;
3928 }
3929
3930 //===----------------------------------------------------------------------===//
3931 // Half precision conversion instructions
3932 //===----------------------------------------------------------------------===//
3933 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3934                              X86MemOperand x86memop> {
3935   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3936              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3937              []>, EVEX;
3938   let hasSideEffects = 0, mayLoad = 1 in
3939   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3940              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3941 }
3942
3943 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3944                              X86MemOperand x86memop> {
3945   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3946                (ins srcRC:$src1, i32i8imm:$src2),
3947                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3948                []>, EVEX;
3949   let hasSideEffects = 0, mayStore = 1 in
3950   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3951                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3952                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3953 }
3954
3955 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3956                                     EVEX_CD8<32, CD8VH>;
3957 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
3958                                     EVEX_CD8<32, CD8VH>;
3959
3960 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
3961            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
3962            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
3963
3964 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
3965            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
3966            (VCVTPH2PSZrr VR256X:$src)>;
3967
3968 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
3969   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
3970                                  "ucomiss">, PS, EVEX, VEX_LIG,
3971                                  EVEX_CD8<32, CD8VT1>;
3972   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
3973                                   "ucomisd">, PD, EVEX,
3974                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3975   let Pattern = []<dag> in {
3976     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
3977                                    "comiss">, PS, EVEX, VEX_LIG,
3978                                    EVEX_CD8<32, CD8VT1>;
3979     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
3980                                    "comisd">, PD, EVEX,
3981                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3982   }
3983   let isCodeGenOnly = 1 in {
3984     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
3985                               load, "ucomiss">, PS, EVEX, VEX_LIG,
3986                               EVEX_CD8<32, CD8VT1>;
3987     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
3988                               load, "ucomisd">, PD, EVEX,
3989                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3990
3991     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
3992                               load, "comiss">, PS, EVEX, VEX_LIG,
3993                               EVEX_CD8<32, CD8VT1>;
3994     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
3995                               load, "comisd">, PD, EVEX,
3996                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3997   }
3998 }
3999
4000 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4001 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4002                             X86MemOperand x86memop> {
4003   let hasSideEffects = 0 in {
4004   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4005                (ins RC:$src1, RC:$src2),
4006                !strconcat(OpcodeStr,
4007                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4008   let mayLoad = 1 in {
4009   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4010                (ins RC:$src1, x86memop:$src2),
4011                !strconcat(OpcodeStr,
4012                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4013   }
4014 }
4015 }
4016
4017 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4018                   EVEX_CD8<32, CD8VT1>;
4019 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4020                   VEX_W, EVEX_CD8<64, CD8VT1>;
4021 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4022                   EVEX_CD8<32, CD8VT1>;
4023 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4024                   VEX_W, EVEX_CD8<64, CD8VT1>;
4025
4026 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4027               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4028            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4029                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4030
4031 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4032               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4033            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4034                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4035
4036 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4037               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4038            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4039                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4040
4041 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4042               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4043            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4044                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4045
4046 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4047 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4048                          RegisterClass RC, X86MemOperand x86memop,
4049                          PatFrag mem_frag, ValueType OpVt> {
4050   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4051                         !strconcat(OpcodeStr,
4052                                    " \t{$src, $dst|$dst, $src}"),
4053                         [(set RC:$dst, (OpVt (OpNode RC:$src)))]>,
4054                         EVEX;
4055   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
4056                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4057                         [(set RC:$dst, (OpVt (OpNode (mem_frag addr:$src))))]>,
4058                         EVEX;
4059 }
4060 defm VRSQRT14PSZ : avx512_fp14_p<0x4E, "vrsqrt14ps", X86frsqrt, VR512, f512mem,
4061                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4062 defm VRSQRT14PDZ : avx512_fp14_p<0x4E, "vrsqrt14pd", X86frsqrt, VR512, f512mem,
4063                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4064 defm VRCP14PSZ : avx512_fp14_p<0x4C, "vrcp14ps", X86frcp, VR512, f512mem,
4065                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4066 defm VRCP14PDZ : avx512_fp14_p<0x4C, "vrcp14pd", X86frcp, VR512, f512mem,
4067                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4068
4069 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4070               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4071            (VRSQRT14PSZr VR512:$src)>;
4072 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4073               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4074            (VRSQRT14PDZr VR512:$src)>;
4075
4076 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4077               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4078            (VRCP14PSZr VR512:$src)>;
4079 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4080               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4081            (VRCP14PDZr VR512:$src)>;
4082
4083 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4084 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4085                             X86MemOperand x86memop> {
4086   let hasSideEffects = 0, Predicates = [HasERI] in {
4087   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4088                (ins RC:$src1, RC:$src2),
4089                !strconcat(OpcodeStr,
4090                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4091   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4092                (ins RC:$src1, RC:$src2),
4093                !strconcat(OpcodeStr,
4094                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
4095                []>, EVEX_4V, EVEX_B;
4096   let mayLoad = 1 in {
4097   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4098                (ins RC:$src1, x86memop:$src2),
4099                !strconcat(OpcodeStr,
4100                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4101   }
4102 }
4103 }
4104
4105 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
4106                   EVEX_CD8<32, CD8VT1>;
4107 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
4108                   VEX_W, EVEX_CD8<64, CD8VT1>;
4109 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
4110                   EVEX_CD8<32, CD8VT1>;
4111 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
4112                   VEX_W, EVEX_CD8<64, CD8VT1>;
4113
4114 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
4115               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4116                    FROUND_NO_EXC)),
4117            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4118                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4119
4120 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
4121               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4122                    FROUND_NO_EXC)),
4123            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4124                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4125
4126 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
4127               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4128                    FROUND_NO_EXC)),
4129            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4130                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4131
4132 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
4133               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4134                    FROUND_NO_EXC)),
4135            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4136                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4137
4138 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4139 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr,
4140                          RegisterClass RC, X86MemOperand x86memop> {
4141   let hasSideEffects = 0, Predicates = [HasERI] in {
4142   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4143                         !strconcat(OpcodeStr,
4144                                    " \t{$src, $dst|$dst, $src}"),
4145                         []>, EVEX;
4146   def rb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4147                         !strconcat(OpcodeStr,
4148                                    " \t{{sae}, $src, $dst|$dst, $src, {sae}}"),
4149                         []>, EVEX, EVEX_B;
4150   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
4151                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4152                         []>, EVEX;
4153   }
4154 }
4155 defm VRSQRT28PSZ : avx512_fp28_p<0xCC, "vrsqrt28ps", VR512, f512mem>,
4156                         EVEX_V512, EVEX_CD8<32, CD8VF>;
4157 defm VRSQRT28PDZ : avx512_fp28_p<0xCC, "vrsqrt28pd", VR512, f512mem>,
4158                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4159 defm VRCP28PSZ : avx512_fp28_p<0xCA, "vrcp28ps", VR512, f512mem>,
4160                         EVEX_V512, EVEX_CD8<32, CD8VF>;
4161 defm VRCP28PDZ : avx512_fp28_p<0xCA, "vrcp28pd", VR512, f512mem>,
4162                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4163
4164 def : Pat <(v16f32 (int_x86_avx512_rsqrt28_ps (v16f32 VR512:$src),
4165               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
4166            (VRSQRT28PSZrb VR512:$src)>;
4167 def : Pat <(v8f64 (int_x86_avx512_rsqrt28_pd (v8f64 VR512:$src),
4168               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
4169            (VRSQRT28PDZrb VR512:$src)>;
4170
4171 def : Pat <(v16f32 (int_x86_avx512_rcp28_ps (v16f32 VR512:$src),
4172               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
4173            (VRCP28PSZrb VR512:$src)>;
4174 def : Pat <(v8f64 (int_x86_avx512_rcp28_pd (v8f64 VR512:$src),
4175               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
4176            (VRCP28PDZrb VR512:$src)>;
4177
4178 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
4179                               OpndItins itins_s, OpndItins itins_d> {
4180   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
4181              !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
4182              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
4183              EVEX, EVEX_V512;
4184
4185   let mayLoad = 1 in
4186   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
4187               !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
4188               [(set VR512:$dst,
4189                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
4190               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
4191
4192   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
4193               !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
4194               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
4195               EVEX, EVEX_V512;
4196
4197   let mayLoad = 1 in
4198     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
4199                 !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
4200                 [(set VR512:$dst, (OpNode
4201                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
4202                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
4203
4204 }
4205
4206 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4207                           Intrinsic F32Int, Intrinsic F64Int,
4208                           OpndItins itins_s, OpndItins itins_d> {
4209   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4210                (ins FR32X:$src1, FR32X:$src2),
4211                !strconcat(OpcodeStr,
4212                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4213                       [], itins_s.rr>, XS, EVEX_4V;
4214   let isCodeGenOnly = 1 in
4215   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4216                (ins VR128X:$src1, VR128X:$src2),
4217                !strconcat(OpcodeStr,
4218                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4219                [(set VR128X:$dst,
4220                  (F32Int VR128X:$src1, VR128X:$src2))],
4221                itins_s.rr>, XS, EVEX_4V;
4222   let mayLoad = 1 in {
4223   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4224                (ins FR32X:$src1, f32mem:$src2),
4225                !strconcat(OpcodeStr,
4226                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4227                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4228   let isCodeGenOnly = 1 in
4229   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4230                    (ins VR128X:$src1, ssmem:$src2),
4231                    !strconcat(OpcodeStr,
4232                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4233                    [(set VR128X:$dst,
4234                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4235                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4236   }
4237   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4238                (ins FR64X:$src1, FR64X:$src2),
4239                !strconcat(OpcodeStr,
4240                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4241                       XD, EVEX_4V, VEX_W;
4242   let isCodeGenOnly = 1 in
4243   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4244                (ins VR128X:$src1, VR128X:$src2),
4245                !strconcat(OpcodeStr,
4246                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4247                [(set VR128X:$dst,
4248                  (F64Int VR128X:$src1, VR128X:$src2))],
4249                itins_s.rr>, XD, EVEX_4V, VEX_W;
4250   let mayLoad = 1 in {
4251   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4252                (ins FR64X:$src1, f64mem:$src2),
4253                !strconcat(OpcodeStr,
4254                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4255                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4256   let isCodeGenOnly = 1 in
4257   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4258                   (ins VR128X:$src1, sdmem:$src2),
4259                    !strconcat(OpcodeStr,
4260                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4261                   [(set VR128X:$dst,
4262                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4263                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4264   }
4265 }
4266
4267
4268 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4269                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4270                 SSE_SQRTSS, SSE_SQRTSD>,
4271               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
4272                 SSE_SQRTPS, SSE_SQRTPD>;
4273
4274 let Predicates = [HasAVX512] in {
4275   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4276                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4277                    (VSQRTPSZrr VR512:$src1)>;
4278   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4279                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4280                    (VSQRTPDZrr VR512:$src1)>;
4281
4282   def : Pat<(f32 (fsqrt FR32X:$src)),
4283             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4284   def : Pat<(f32 (fsqrt (load addr:$src))),
4285             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4286             Requires<[OptForSize]>;
4287   def : Pat<(f64 (fsqrt FR64X:$src)),
4288             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4289   def : Pat<(f64 (fsqrt (load addr:$src))),
4290             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4291             Requires<[OptForSize]>;
4292
4293   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4294             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4295   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4296             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4297             Requires<[OptForSize]>;
4298
4299   def : Pat<(f32 (X86frcp FR32X:$src)),
4300             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4301   def : Pat<(f32 (X86frcp (load addr:$src))),
4302             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4303             Requires<[OptForSize]>;
4304
4305   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4306             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4307                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4308                               VR128X)>;
4309   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4310             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4311
4312   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4313             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4314                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4315                               VR128X)>;
4316   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4317             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4318 }
4319
4320
4321 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
4322                             X86MemOperand x86memop, RegisterClass RC,
4323                             PatFrag mem_frag32, PatFrag mem_frag64,
4324                             Intrinsic V4F32Int, Intrinsic V2F64Int,
4325                             CD8VForm VForm> {
4326 let ExeDomain = SSEPackedSingle in {
4327   // Intrinsic operation, reg.
4328   // Vector intrinsic operation, reg
4329   def PSr : AVX512AIi8<opcps, MRMSrcReg,
4330                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4331                     !strconcat(OpcodeStr,
4332                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4333                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
4334
4335   // Vector intrinsic operation, mem
4336   def PSm : AVX512AIi8<opcps, MRMSrcMem,
4337                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4338                     !strconcat(OpcodeStr,
4339                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4340                     [(set RC:$dst,
4341                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
4342                     EVEX_CD8<32, VForm>;
4343 } // ExeDomain = SSEPackedSingle
4344
4345 let ExeDomain = SSEPackedDouble in {
4346   // Vector intrinsic operation, reg
4347   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
4348                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4349                      !strconcat(OpcodeStr,
4350                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4351                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
4352
4353   // Vector intrinsic operation, mem
4354   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4355                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4356                      !strconcat(OpcodeStr,
4357                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4358                      [(set RC:$dst,
4359                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4360                      EVEX_CD8<64, VForm>;
4361 } // ExeDomain = SSEPackedDouble
4362 }
4363
4364 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4365                             string OpcodeStr,
4366                             Intrinsic F32Int,
4367                             Intrinsic F64Int> {
4368 let ExeDomain = GenericDomain in {
4369   // Operation, reg.
4370   let hasSideEffects = 0 in
4371   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4372       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4373       !strconcat(OpcodeStr,
4374               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4375       []>;
4376
4377   // Intrinsic operation, reg.
4378   let isCodeGenOnly = 1 in
4379   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4380         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4381         !strconcat(OpcodeStr,
4382                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4383         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4384
4385   // Intrinsic operation, mem.
4386   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4387                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4388                      !strconcat(OpcodeStr,
4389                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4390                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4391                                          sse_load_f32:$src2, imm:$src3))]>,
4392                      EVEX_CD8<32, CD8VT1>;
4393
4394   // Operation, reg.
4395   let hasSideEffects = 0 in
4396   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4397         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4398         !strconcat(OpcodeStr,
4399                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4400         []>, VEX_W;
4401
4402   // Intrinsic operation, reg.
4403   let isCodeGenOnly = 1 in
4404   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4405         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4406         !strconcat(OpcodeStr,
4407                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4408         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4409         VEX_W;
4410
4411   // Intrinsic operation, mem.
4412   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4413         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4414         !strconcat(OpcodeStr,
4415                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4416         [(set VR128X:$dst,
4417               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4418         VEX_W, EVEX_CD8<64, CD8VT1>;
4419 } // ExeDomain = GenericDomain
4420 }
4421
4422 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4423                             X86MemOperand x86memop, RegisterClass RC,
4424                             PatFrag mem_frag, Domain d> {
4425 let ExeDomain = d in {
4426   // Intrinsic operation, reg.
4427   // Vector intrinsic operation, reg
4428   def r : AVX512AIi8<opc, MRMSrcReg,
4429                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4430                     !strconcat(OpcodeStr,
4431                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4432                     []>, EVEX;
4433
4434   // Vector intrinsic operation, mem
4435   def m : AVX512AIi8<opc, MRMSrcMem,
4436                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4437                     !strconcat(OpcodeStr,
4438                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4439                     []>, EVEX;
4440 } // ExeDomain
4441 }
4442
4443
4444 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4445                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4446                                 EVEX_CD8<32, CD8VF>;
4447
4448 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4449                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4450                    FROUND_CURRENT)),
4451                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4452
4453
4454 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4455                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4456                                 VEX_W, EVEX_CD8<64, CD8VF>;
4457
4458 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4459                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4460                   FROUND_CURRENT)),
4461                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4462
4463 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4464                      Operand x86memop, RegisterClass RC, Domain d> {
4465 let ExeDomain = d in {
4466   def r : AVX512AIi8<opc, MRMSrcReg,
4467                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4468                     !strconcat(OpcodeStr,
4469                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4470                     []>, EVEX_4V;
4471
4472   def m : AVX512AIi8<opc, MRMSrcMem,
4473                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4474                     !strconcat(OpcodeStr,
4475                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4476                     []>, EVEX_4V;
4477 } // ExeDomain
4478 }
4479
4480 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4481                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4482
4483 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4484                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4485
4486 def : Pat<(ffloor FR32X:$src),
4487           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4488 def : Pat<(f64 (ffloor FR64X:$src)),
4489           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4490 def : Pat<(f32 (fnearbyint FR32X:$src)),
4491           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4492 def : Pat<(f64 (fnearbyint FR64X:$src)),
4493           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4494 def : Pat<(f32 (fceil FR32X:$src)),
4495           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4496 def : Pat<(f64 (fceil FR64X:$src)),
4497           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4498 def : Pat<(f32 (frint FR32X:$src)),
4499           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4500 def : Pat<(f64 (frint FR64X:$src)),
4501           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4502 def : Pat<(f32 (ftrunc FR32X:$src)),
4503           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4504 def : Pat<(f64 (ftrunc FR64X:$src)),
4505           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4506
4507 def : Pat<(v16f32 (ffloor VR512:$src)),
4508           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4509 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4510           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4511 def : Pat<(v16f32 (fceil VR512:$src)),
4512           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4513 def : Pat<(v16f32 (frint VR512:$src)),
4514           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4515 def : Pat<(v16f32 (ftrunc VR512:$src)),
4516           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4517
4518 def : Pat<(v8f64 (ffloor VR512:$src)),
4519           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4520 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4521           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4522 def : Pat<(v8f64 (fceil VR512:$src)),
4523           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4524 def : Pat<(v8f64 (frint VR512:$src)),
4525           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4526 def : Pat<(v8f64 (ftrunc VR512:$src)),
4527           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4528
4529 //-------------------------------------------------
4530 // Integer truncate and extend operations
4531 //-------------------------------------------------
4532
4533 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4534                           RegisterClass dstRC, RegisterClass srcRC,
4535                           RegisterClass KRC, X86MemOperand x86memop> {
4536   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4537                (ins srcRC:$src),
4538                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4539                []>, EVEX;
4540
4541   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4542                (ins KRC:$mask, srcRC:$src),
4543                !strconcat(OpcodeStr,
4544                  " \t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4545                []>, EVEX, EVEX_K;
4546
4547   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4548                (ins KRC:$mask, srcRC:$src),
4549                !strconcat(OpcodeStr,
4550                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4551                []>, EVEX, EVEX_KZ;
4552
4553   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4554                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4555                []>, EVEX;
4556
4557   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4558                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4559                !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4560                []>, EVEX, EVEX_K;
4561
4562 }
4563 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4564                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4565 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4566                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4567 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4568                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4569 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4570                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4571 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4572                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4573 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4574                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4575 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4576                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4577 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4578                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4579 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4580                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4581 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4582                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4583 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4584                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4585 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4586                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4587 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4588                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4589 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4590                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4591 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4592                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4593
4594 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4595 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4596 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4597 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4598 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4599
4600 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4601                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4602 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4603                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4604 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4605                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4606 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4607                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4608
4609
4610 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4611                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4612                       PatFrag mem_frag, X86MemOperand x86memop,
4613                       ValueType OpVT, ValueType InVT> {
4614
4615   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4616               (ins SrcRC:$src),
4617               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4618               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4619
4620   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4621               (ins KRC:$mask, SrcRC:$src),
4622               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4623               []>, EVEX, EVEX_K;
4624
4625   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4626               (ins KRC:$mask, SrcRC:$src),
4627               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4628               []>, EVEX, EVEX_KZ;
4629
4630   let mayLoad = 1 in {
4631     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4632               (ins x86memop:$src),
4633               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4634               [(set DstRC:$dst,
4635                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4636               EVEX;
4637
4638     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4639               (ins KRC:$mask, x86memop:$src),
4640               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4641               []>,
4642               EVEX, EVEX_K;
4643
4644     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4645               (ins KRC:$mask, x86memop:$src),
4646               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4647               []>,
4648               EVEX, EVEX_KZ;
4649   }
4650 }
4651
4652 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4653                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4654                              EVEX_CD8<8, CD8VQ>;
4655 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4656                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4657                              EVEX_CD8<8, CD8VO>;
4658 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4659                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4660                              EVEX_CD8<16, CD8VH>;
4661 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4662                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4663                              EVEX_CD8<16, CD8VQ>;
4664 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4665                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4666                              EVEX_CD8<32, CD8VH>;
4667
4668 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4669                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4670                              EVEX_CD8<8, CD8VQ>;
4671 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4672                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4673                              EVEX_CD8<8, CD8VO>;
4674 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4675                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4676                              EVEX_CD8<16, CD8VH>;
4677 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4678                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4679                              EVEX_CD8<16, CD8VQ>;
4680 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4681                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4682                              EVEX_CD8<32, CD8VH>;
4683
4684 //===----------------------------------------------------------------------===//
4685 // GATHER - SCATTER Operations
4686
4687 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4688                        RegisterClass RC, X86MemOperand memop> {
4689 let mayLoad = 1,
4690   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4691   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4692             (ins RC:$src1, KRC:$mask, memop:$src2),
4693             !strconcat(OpcodeStr,
4694             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4695             []>, EVEX, EVEX_K;
4696 }
4697
4698 let ExeDomain = SSEPackedDouble in {
4699 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4700                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4701 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4702                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4703 }
4704
4705 let ExeDomain = SSEPackedSingle in {
4706 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4707                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4708 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4709                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4710 }
4711
4712 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4713                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4714 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4715                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4716
4717 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4718                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4719 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4720                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4721
4722 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4723                        RegisterClass RC, X86MemOperand memop> {
4724 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4725   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4726             (ins memop:$dst, KRC:$mask, RC:$src2),
4727             !strconcat(OpcodeStr,
4728             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4729             []>, EVEX, EVEX_K;
4730 }
4731
4732 let ExeDomain = SSEPackedDouble in {
4733 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4734                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4735 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4736                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4737 }
4738
4739 let ExeDomain = SSEPackedSingle in {
4740 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4741                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4742 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4743                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4744 }
4745
4746 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4747                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4748 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4749                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4750
4751 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4752                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4753 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4754                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4755
4756 // prefetch
4757 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4758                        RegisterClass KRC, X86MemOperand memop> {
4759   let Predicates = [HasPFI], hasSideEffects = 1 in
4760   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4761             !strconcat(OpcodeStr, " \t{$src {${mask}}|{${mask}}, $src}"),
4762             []>, EVEX, EVEX_K;
4763 }
4764
4765 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4766                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4767
4768 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4769                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4770
4771 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4772                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4773
4774 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4775                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4776
4777 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4778                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4779
4780 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4781                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4782
4783 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4784                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4785
4786 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4787                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4788
4789 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4790                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4791
4792 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4793                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4794
4795 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4796                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4797
4798 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4799                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4800
4801 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4802                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4803
4804 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4805                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4806
4807 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4808                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4809
4810 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4811                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4812 //===----------------------------------------------------------------------===//
4813 // VSHUFPS - VSHUFPD Operations
4814
4815 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4816                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4817                       Domain d> {
4818   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4819                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4820                    !strconcat(OpcodeStr,
4821                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4822                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4823                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4824                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4825   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4826                    (ins RC:$src1, RC:$src2, i8imm:$src3),
4827                    !strconcat(OpcodeStr,
4828                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4829                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4830                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4831                    EVEX_4V, Sched<[WriteShuffle]>;
4832 }
4833
4834 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4835                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4836 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4837                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4838
4839 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4840           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4841 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4842                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4843           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4844
4845 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4846           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4847 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4848                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4849           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4850
4851 multiclass avx512_valign<X86VectorVTInfo _> {
4852   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
4853                      (ins _.RC:$src1, _.RC:$src2, i8imm:$src3),
4854                      "valign"##_.Suffix,
4855                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4856                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
4857                                       (i8 imm:$src3)))>,
4858              AVX512AIi8Base, EVEX_4V;
4859
4860   // Also match valign of packed floats.
4861   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
4862             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
4863
4864   let mayLoad = 1 in
4865   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
4866                      (ins _.RC:$src1, _.MemOp:$src2, i8imm:$src3),
4867                      !strconcat("valign"##_.Suffix,
4868                      " \t{$src3, $src2, $src1, $dst|"
4869                          "$dst, $src1, $src2, $src3}"),
4870                      []>, EVEX_4V;
4871 }
4872 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4873 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4874
4875 // Helper fragments to match sext vXi1 to vXiY.
4876 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
4877 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
4878
4879 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
4880                         RegisterClass KRC, RegisterClass RC,
4881                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
4882                         string BrdcstStr> {
4883   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4884             !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4885             []>, EVEX;
4886   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4887              !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4888              []>, EVEX, EVEX_K;
4889   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4890               !strconcat(OpcodeStr,
4891                          " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4892               []>, EVEX, EVEX_KZ;
4893   let mayLoad = 1 in {
4894     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4895               (ins x86memop:$src),
4896               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4897               []>, EVEX;
4898     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4899                (ins KRC:$mask, x86memop:$src),
4900                !strconcat(OpcodeStr,
4901                           " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4902                []>, EVEX, EVEX_K;
4903     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4904                 (ins KRC:$mask, x86memop:$src),
4905                 !strconcat(OpcodeStr,
4906                            " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4907                 []>, EVEX, EVEX_KZ;
4908     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4909                (ins x86scalar_mop:$src),
4910                !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4911                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
4912                []>, EVEX, EVEX_B;
4913     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4914                 (ins KRC:$mask, x86scalar_mop:$src),
4915                 !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4916                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
4917                 []>, EVEX, EVEX_B, EVEX_K;
4918     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4919                  (ins KRC:$mask, x86scalar_mop:$src),
4920                  !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4921                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
4922                             BrdcstStr, "}"),
4923                  []>, EVEX, EVEX_B, EVEX_KZ;
4924   }
4925 }
4926
4927 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
4928                            i512mem, i32mem, "{1to16}">, EVEX_V512,
4929                            EVEX_CD8<32, CD8VF>;
4930 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
4931                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
4932                            EVEX_CD8<64, CD8VF>;
4933
4934 def : Pat<(xor
4935           (bc_v16i32 (v16i1sextv16i32)),
4936           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
4937           (VPABSDZrr VR512:$src)>;
4938 def : Pat<(xor
4939           (bc_v8i64 (v8i1sextv8i64)),
4940           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
4941           (VPABSQZrr VR512:$src)>;
4942
4943 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
4944                    (v16i32 immAllZerosV), (i16 -1))),
4945           (VPABSDZrr VR512:$src)>;
4946 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
4947                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
4948           (VPABSQZrr VR512:$src)>;
4949
4950 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
4951                         RegisterClass RC, RegisterClass KRC,
4952                         X86MemOperand x86memop,
4953                         X86MemOperand x86scalar_mop, string BrdcstStr> {
4954   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4955        (ins RC:$src),
4956        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
4957        []>, EVEX;
4958   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4959        (ins x86memop:$src),
4960        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
4961        []>, EVEX;
4962   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4963        (ins x86scalar_mop:$src),
4964        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4965                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
4966        []>, EVEX, EVEX_B;
4967   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4968        (ins KRC:$mask, RC:$src),
4969        !strconcat(OpcodeStr,
4970                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4971        []>, EVEX, EVEX_KZ;
4972   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4973        (ins KRC:$mask, x86memop:$src),
4974        !strconcat(OpcodeStr,
4975                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4976        []>, EVEX, EVEX_KZ;
4977   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4978        (ins KRC:$mask, x86scalar_mop:$src),
4979        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4980                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
4981                   BrdcstStr, "}"),
4982        []>, EVEX, EVEX_KZ, EVEX_B;
4983
4984   let Constraints = "$src1 = $dst" in {
4985   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4986        (ins RC:$src1, KRC:$mask, RC:$src2),
4987        !strconcat(OpcodeStr,
4988                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4989        []>, EVEX, EVEX_K;
4990   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4991        (ins RC:$src1, KRC:$mask, x86memop:$src2),
4992        !strconcat(OpcodeStr,
4993                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4994        []>, EVEX, EVEX_K;
4995   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4996        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
4997        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
4998                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
4999        []>, EVEX, EVEX_K, EVEX_B;
5000    }
5001 }
5002
5003 let Predicates = [HasCDI] in {
5004 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5005                     i512mem, i32mem, "{1to16}">,
5006                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5007
5008
5009 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5010                     i512mem, i64mem, "{1to8}">,
5011                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5012
5013 }
5014
5015 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5016                                               GR16:$mask),
5017           (VPCONFLICTDrrk VR512:$src1,
5018            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5019
5020 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5021                                               GR8:$mask),
5022           (VPCONFLICTQrrk VR512:$src1,
5023            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5024
5025 let Predicates = [HasCDI] in {
5026 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5027                     i512mem, i32mem, "{1to16}">,
5028                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5029
5030
5031 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5032                     i512mem, i64mem, "{1to8}">,
5033                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5034
5035 }
5036
5037 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5038                                               GR16:$mask),
5039           (VPLZCNTDrrk VR512:$src1,
5040            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5041
5042 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5043                                               GR8:$mask),
5044           (VPLZCNTQrrk VR512:$src1,
5045            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5046
5047 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5048           (VPLZCNTDrm addr:$src)>;
5049 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5050           (VPLZCNTDrr VR512:$src)>;
5051 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5052           (VPLZCNTQrm addr:$src)>;
5053 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5054           (VPLZCNTQrr VR512:$src)>;
5055
5056 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5057 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5058 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5059
5060 def : Pat<(store VK1:$src, addr:$dst),
5061           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5062
5063 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5064                            (truncstore node:$val, node:$ptr), [{
5065   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5066 }]>;
5067
5068 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5069           (MOV8mr addr:$dst, GR8:$src)>;
5070
5071 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5072 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5073                   !strconcat(OpcodeStr##Vec.Suffix, " \t{$src, $dst|$dst, $src}"),
5074                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5075 }
5076
5077 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5078                                  string OpcodeStr, Predicate prd> {
5079 let Predicates = [prd] in
5080   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5081
5082   let Predicates = [prd, HasVLX] in {
5083     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5084     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5085   }
5086 }
5087
5088 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5089   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5090                                        HasBWI>;
5091   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5092                                        HasBWI>, VEX_W;
5093   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5094                                        HasDQI>;
5095   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5096                                        HasDQI>, VEX_W;
5097 }
5098
5099 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;