05c09e25ed5b1938aa0afb49060ad6152d10e9fd
[oota-llvm.git] / lib / Target / X86 / X86InstrAVX512.td
1 // Group template arguments that can be derived from the vector type (EltNum x
2 // EltVT).  These are things like the register class for the writemask, etc.
3 // The idea is to pass one of these as the template argument rather than the
4 // individual arguments.
5 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
6                       string suffix = ""> {
7   RegisterClass RC = rc;
8   int NumElts = numelts;
9
10   // Corresponding mask register class.
11   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
12
13   // Corresponding write-mask register class.
14   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
15
16   // The GPR register class that can hold the write mask.  Use GR8 for fewer
17   // than 8 elements.  Use shift-right and equal to work around the lack of
18   // !lt in tablegen.
19   RegisterClass MRC =
20     !cast<RegisterClass>("GR" #
21                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
22
23   // Suffix used in the instruction mnemonic.
24   string Suffix = suffix;
25
26   string VTName = "v" # NumElts # EltVT;
27
28   // The vector VT.
29   ValueType VT = !cast<ValueType>(VTName);
30
31   string EltTypeName = !cast<string>(EltVT);
32   // Size of the element type in bits, e.g. 32 for v16i32.
33   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
34   int EltSize = EltVT.Size;
35
36   // "i" for integer types and "f" for floating-point types
37   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
38
39   // Size of RC in bits, e.g. 512 for VR512.
40   int Size = VT.Size;
41
42   // The corresponding memory operand, e.g. i512mem for VR512.
43   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
44   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
45
46   // Load patterns
47   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
48   //       due to load promotion during legalization
49   PatFrag LdFrag = !cast<PatFrag>("load" #
50                                   !if (!eq (TypeVariantName, "i"),
51                                        !if (!eq (Size, 128), "v2i64",
52                                        !if (!eq (Size, 256), "v4i64",
53                                             VTName)), VTName));
54   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
55
56   // Load patterns used for memory operands.  We only have this defined in
57   // case of i64 element types for sub-512 integer vectors.  For now, keep
58   // MemOpFrag undefined in these cases.
59   PatFrag MemOpFrag =
60     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
61     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
62     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
63
64   // The corresponding float type, e.g. v16f32 for v16i32
65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
66   //       fails to compile, so we choose FloatVT = VT
67   ValueType FloatVT = !cast<ValueType>(
68                         !if (!eq (!srl(EltSize,5),0),
69                              VTName,
70                              !if (!eq(TypeVariantName, "i"),
71                                   "v" # NumElts # "f" # EltSize,
72                                   VTName)));
73
74   // The string to specify embedded broadcast in assembly.
75   string BroadcastStr = "{1to" # NumElts # "}";
76
77   // 8-bit compressed displacement tuple/subvector format.  This is only
78   // defined for NumElts <= 8.
79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
81
82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
83                           !if (!eq (Size, 256), sub_ymm, ?));
84
85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
87                      SSEPackedInt));
88
89   // A vector type of the same width with element type i32.  This is used to
90   // create the canonical constant zero node ImmAllZerosV.
91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
93 }
94
95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
101
102 // "x" in v32i8x_info means RC = VR256X
103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
107
108 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
109 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
110 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
111 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
112
113 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
114                            X86VectorVTInfo i128> {
115   X86VectorVTInfo info512 = i512;
116   X86VectorVTInfo info256 = i256;
117   X86VectorVTInfo info128 = i128;
118 }
119
120 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
121                                              v16i8x_info>;
122 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
123                                              v8i16x_info>;
124 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
125                                              v4i32x_info>;
126 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
127                                              v2i64x_info>;
128
129 // This multiclass generates the masking variants from the non-masking
130 // variant.  It only provides the assembly pieces for the masking variants.
131 // It assumes custom ISel patterns for masking which can be provided as
132 // template arguments.
133 multiclass AVX512_maskable_custom<bits<8> O, Format F,
134                                   dag Outs,
135                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
136                                   string OpcodeStr,
137                                   string AttSrcAsm, string IntelSrcAsm,
138                                   list<dag> Pattern,
139                                   list<dag> MaskingPattern,
140                                   list<dag> ZeroMaskingPattern,
141                                   string MaskingConstraint = "",
142                                   InstrItinClass itin = NoItinerary,
143                                   bit IsCommutable = 0> {
144   let isCommutable = IsCommutable in
145     def NAME: AVX512<O, F, Outs, Ins,
146                        OpcodeStr#"\t{"#AttSrcAsm#", $dst|"#
147                                      "$dst, "#IntelSrcAsm#"}",
148                        Pattern, itin>;
149
150   // Prefer over VMOV*rrk Pat<>
151   let AddedComplexity = 20 in
152     def NAME#k: AVX512<O, F, Outs, MaskingIns,
153                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}|"#
154                                      "$dst {${mask}}, "#IntelSrcAsm#"}",
155                        MaskingPattern, itin>,
156               EVEX_K {
157       // In case of the 3src subclass this is overridden with a let.
158       string Constraints = MaskingConstraint;
159   }
160   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
161     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
162                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
163                                      "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
164                        ZeroMaskingPattern,
165                        itin>,
166               EVEX_KZ;
167 }
168
169
170 // Common base class of AVX512_maskable and AVX512_maskable_3src.
171 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
172                                   dag Outs,
173                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
174                                   string OpcodeStr,
175                                   string AttSrcAsm, string IntelSrcAsm,
176                                   dag RHS, dag MaskingRHS,
177                                   string MaskingConstraint = "",
178                                   InstrItinClass itin = NoItinerary,
179                                   bit IsCommutable = 0> :
180   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
181                          AttSrcAsm, IntelSrcAsm,
182                          [(set _.RC:$dst, RHS)],
183                          [(set _.RC:$dst, MaskingRHS)],
184                          [(set _.RC:$dst,
185                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
186                          MaskingConstraint, NoItinerary, IsCommutable>;
187
188 // This multiclass generates the unconditional/non-masking, the masking and
189 // the zero-masking variant of the instruction.  In the masking case, the
190 // perserved vector elements come from a new dummy input operand tied to $dst.
191 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
192                            dag Outs, dag Ins, string OpcodeStr,
193                            string AttSrcAsm, string IntelSrcAsm,
194                            dag RHS, InstrItinClass itin = NoItinerary,
195                            bit IsCommutable = 0> :
196    AVX512_maskable_common<O, F, _, Outs, Ins,
197                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
198                           !con((ins _.KRCWM:$mask), Ins),
199                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
200                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0),
201                           "$src0 = $dst", itin, IsCommutable>;
202
203 // Similar to AVX512_maskable but in this case one of the source operands
204 // ($src1) is already tied to $dst so we just use that for the preserved
205 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
206 // $src1.
207 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
208                                 dag Outs, dag NonTiedIns, string OpcodeStr,
209                                 string AttSrcAsm, string IntelSrcAsm,
210                                 dag RHS> :
211    AVX512_maskable_common<O, F, _, Outs,
212                           !con((ins _.RC:$src1), NonTiedIns),
213                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
214                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
215                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
216                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
217
218
219 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
220                                   dag Outs, dag Ins,
221                                   string OpcodeStr,
222                                   string AttSrcAsm, string IntelSrcAsm,
223                                   list<dag> Pattern> :
224    AVX512_maskable_custom<O, F, Outs, Ins,
225                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
226                           !con((ins _.KRCWM:$mask), Ins),
227                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [],
228                           "$src0 = $dst">;
229
230 // Bitcasts between 512-bit vector types. Return the original type since
231 // no instruction is needed for the conversion
232 let Predicates = [HasAVX512] in {
233   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
234   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
235   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
236   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
237   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
238   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
239   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
240   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
241   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
242   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
243   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
244   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
245   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
246   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
247   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
248   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
249   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
250   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
251   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
252   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
253   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
254   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
255   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
256   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
257   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
258   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
259   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
260   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
261   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
262   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
263   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
264
265   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
266   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
267   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
268   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
269   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
270   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
271   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
272   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
273   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
274   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
275   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
276   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
277   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
278   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
279   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
280   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
281   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
282   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
283   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
284   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
285   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
286   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
287   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
288   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
289   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
290   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
291   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
292   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
293   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
294   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
295
296 // Bitcasts between 256-bit vector types. Return the original type since
297 // no instruction is needed for the conversion
298   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
299   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
300   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
301   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
302   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
303   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
304   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
305   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
306   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
307   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
308   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
309   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
310   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
311   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
312   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
313   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
314   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
315   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
316   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
317   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
318   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
319   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
320   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
321   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
322   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
323   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
324   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
325   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
326   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
327   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
328 }
329
330 //
331 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
332 //
333
334 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
335     isPseudo = 1, Predicates = [HasAVX512] in {
336 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
337                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
338 }
339
340 let Predicates = [HasAVX512] in {
341 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
342 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
343 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
344 }
345
346 //===----------------------------------------------------------------------===//
347 // AVX-512 - VECTOR INSERT
348 //
349
350 multiclass vinsert_for_size_no_alt<int Opcode,
351                                    X86VectorVTInfo From, X86VectorVTInfo To,
352                                    PatFrag vinsert_insert,
353                                    SDNodeXForm INSERT_get_vinsert_imm> {
354   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
355     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
356                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
357                "vinsert" # From.EltTypeName # "x" # From.NumElts #
358                                                 "\t{$src3, $src2, $src1, $dst|"
359                                                    "$dst, $src1, $src2, $src3}",
360                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
361                                                        (From.VT From.RC:$src2),
362                                                        (iPTR imm)))]>,
363              EVEX_4V, EVEX_V512;
364
365     let mayLoad = 1 in
366     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
367                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
368                "vinsert" # From.EltTypeName # "x" # From.NumElts #
369                                                 "\t{$src3, $src2, $src1, $dst|"
370                                                    "$dst, $src1, $src2, $src3}",
371                []>,
372              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
373   }
374 }
375
376 multiclass vinsert_for_size<int Opcode,
377                             X86VectorVTInfo From, X86VectorVTInfo To,
378                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
379                             PatFrag vinsert_insert,
380                             SDNodeXForm INSERT_get_vinsert_imm> :
381   vinsert_for_size_no_alt<Opcode, From, To,
382                           vinsert_insert, INSERT_get_vinsert_imm> {
383   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
384   // vinserti32x4.  Only add this if 64x2 and friends are not supported
385   // natively via AVX512DQ.
386   let Predicates = [NoDQI] in
387     def : Pat<(vinsert_insert:$ins
388                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
389               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
390                             VR512:$src1, From.RC:$src2,
391                             (INSERT_get_vinsert_imm VR512:$ins)))>;
392 }
393
394 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
395                             ValueType EltVT64, int Opcode256> {
396   defm NAME # "32x4" : vinsert_for_size<Opcode128,
397                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
398                                  X86VectorVTInfo<16, EltVT32, VR512>,
399                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
400                                  X86VectorVTInfo< 8, EltVT64, VR512>,
401                                  vinsert128_insert,
402                                  INSERT_get_vinsert128_imm>;
403   let Predicates = [HasDQI] in
404     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
405                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
406                                  X86VectorVTInfo< 8, EltVT64, VR512>,
407                                  vinsert128_insert,
408                                  INSERT_get_vinsert128_imm>, VEX_W;
409   defm NAME # "64x4" : vinsert_for_size<Opcode256,
410                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
411                                  X86VectorVTInfo< 8, EltVT64, VR512>,
412                                  X86VectorVTInfo< 8, EltVT32, VR256>,
413                                  X86VectorVTInfo<16, EltVT32, VR512>,
414                                  vinsert256_insert,
415                                  INSERT_get_vinsert256_imm>, VEX_W;
416   let Predicates = [HasDQI] in
417     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
418                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
419                                  X86VectorVTInfo<16, EltVT32, VR512>,
420                                  vinsert256_insert,
421                                  INSERT_get_vinsert256_imm>;
422 }
423
424 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
425 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
426
427 // vinsertps - insert f32 to XMM
428 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
429       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
430       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
431       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
432       EVEX_4V;
433 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
434       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
435       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
436       [(set VR128X:$dst, (X86insertps VR128X:$src1,
437                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
438                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
439
440 //===----------------------------------------------------------------------===//
441 // AVX-512 VECTOR EXTRACT
442 //---
443
444 multiclass vextract_for_size<int Opcode,
445                              X86VectorVTInfo From, X86VectorVTInfo To,
446                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
447                              PatFrag vextract_extract,
448                              SDNodeXForm EXTRACT_get_vextract_imm> {
449   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
450     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
451                 (ins VR512:$src1, i8imm:$idx),
452                 "vextract" # To.EltTypeName # "x4",
453                 "$idx, $src1", "$src1, $idx",
454                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
455                                                          (iPTR imm)))]>,
456               AVX512AIi8Base, EVEX, EVEX_V512;
457     let mayStore = 1 in
458     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
459             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
460             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
461                                                "$dst, $src1, $src2}",
462             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
463   }
464
465   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
466   // vextracti32x4
467   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
468             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
469                           VR512:$src1,
470                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
471
472   // A 128/256-bit subvector extract from the first 512-bit vector position is
473   // a subregister copy that needs no instruction.
474   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
475             (To.VT
476                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
477
478   // And for the alternative types.
479   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
480             (AltTo.VT
481                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
482
483   // Intrinsic call with masking.
484   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
485                               "x4_512")
486                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
487             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
488                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
489                 VR512:$src1, imm:$idx)>;
490
491   // Intrinsic call with zero-masking.
492   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
493                               "x4_512")
494                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
495             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
496                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
497                 VR512:$src1, imm:$idx)>;
498
499   // Intrinsic call without masking.
500   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
501                               "x4_512")
502                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
503             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
504                 VR512:$src1, imm:$idx)>;
505 }
506
507 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
508                              ValueType EltVT64, int Opcode64> {
509   defm NAME # "32x4" : vextract_for_size<Opcode32,
510                                  X86VectorVTInfo<16, EltVT32, VR512>,
511                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
512                                  X86VectorVTInfo< 8, EltVT64, VR512>,
513                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
514                                  vextract128_extract,
515                                  EXTRACT_get_vextract128_imm>;
516   defm NAME # "64x4" : vextract_for_size<Opcode64,
517                                  X86VectorVTInfo< 8, EltVT64, VR512>,
518                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
519                                  X86VectorVTInfo<16, EltVT32, VR512>,
520                                  X86VectorVTInfo< 8, EltVT32, VR256>,
521                                  vextract256_extract,
522                                  EXTRACT_get_vextract256_imm>, VEX_W;
523 }
524
525 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
526 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
527
528 // A 128-bit subvector insert to the first 512-bit vector position
529 // is a subregister copy that needs no instruction.
530 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
531           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
532           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
533           sub_ymm)>;
534 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
535           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
536           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
537           sub_ymm)>;
538 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
539           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
540           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
541           sub_ymm)>;
542 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
543           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
544           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
545           sub_ymm)>;
546
547 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
548           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
549 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
550           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
551 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
552           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
553 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
554           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
555
556 // vextractps - extract 32 bits from XMM
557 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
558       (ins VR128X:$src1, i32i8imm:$src2),
559       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
560       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
561       EVEX;
562
563 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
564       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
565       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
566       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
567                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
568
569 //===---------------------------------------------------------------------===//
570 // AVX-512 BROADCAST
571 //---
572 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr, 
573                          RegisterClass DestRC,
574                          RegisterClass SrcRC, X86MemOperand x86memop> {
575   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
576          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
577          []>, EVEX;
578   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
579         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
580 }
581 let ExeDomain = SSEPackedSingle in {
582   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
583                                        VR128X, f32mem>,
584                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
585 }
586
587 let ExeDomain = SSEPackedDouble in {
588   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
589                                        VR128X, f64mem>,
590                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
591 }
592
593 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
594           (VBROADCASTSSZrm addr:$src)>;
595 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
596           (VBROADCASTSDZrm addr:$src)>;
597
598 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
599           (VBROADCASTSSZrm addr:$src)>;
600 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
601           (VBROADCASTSDZrm addr:$src)>;
602
603 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
604                           RegisterClass SrcRC, RegisterClass KRC> {
605   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
606                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
607                    []>, EVEX, EVEX_V512;
608   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), 
609                    (ins KRC:$mask, SrcRC:$src),
610                    !strconcat(OpcodeStr, 
611                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
612                    []>, EVEX, EVEX_V512, EVEX_KZ;
613 }
614
615 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
616 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
617                                             VEX_W;
618                                             
619 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
620            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
621
622 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
623            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
624
625 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
626         (VPBROADCASTDrZrr GR32:$src)>;
627 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
628         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
629 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
630         (VPBROADCASTQrZrr GR64:$src)>;
631 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
632         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
633
634 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
635         (VPBROADCASTDrZrr GR32:$src)>;
636 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
637         (VPBROADCASTQrZrr GR64:$src)>;
638
639 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
640                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
641           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
642 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
643                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
644           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
645
646 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
647                           X86MemOperand x86memop, PatFrag ld_frag,
648                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
649                           RegisterClass KRC> {
650   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
651                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
652                   [(set DstRC:$dst,
653                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
654   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
655                                                          VR128X:$src),
656                     !strconcat(OpcodeStr, 
657                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
658                     [(set DstRC:$dst,
659                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
660                     EVEX, EVEX_KZ;
661   let mayLoad = 1 in {
662   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
663                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
664                   [(set DstRC:$dst, 
665                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
666   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
667                                                          x86memop:$src),
668                   !strconcat(OpcodeStr, 
669                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
670                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask, 
671                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
672   }
673 }
674
675 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
676                       loadi32, VR512, v16i32, v4i32, VK16WM>,
677                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
678 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
679                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
680                       EVEX_CD8<64, CD8VT1>;
681
682 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
683                           X86MemOperand x86memop, PatFrag ld_frag,
684                           RegisterClass KRC> {
685   let mayLoad = 1 in {
686   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
687                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
688                   []>, EVEX;
689   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
690                                                          x86memop:$src),
691                   !strconcat(OpcodeStr,
692                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
693                   []>, EVEX, EVEX_KZ;
694   }
695 }
696
697 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
698                        i128mem, loadv2i64, VK16WM>,
699                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
700 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
701                        i256mem, loadv4i64, VK16WM>, VEX_W,
702                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
703
704 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
705           (VPBROADCASTDZrr VR128X:$src)>;
706 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
707           (VPBROADCASTQZrr VR128X:$src)>;
708
709 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
710           (VBROADCASTSSZrr VR128X:$src)>;
711 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
712           (VBROADCASTSDZrr VR128X:$src)>;
713
714 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
715           (VBROADCASTSSZrr VR128X:$src)>;
716 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
717           (VBROADCASTSDZrr VR128X:$src)>;
718     
719 // Provide fallback in case the load node that is used in the patterns above
720 // is used by additional users, which prevents the pattern selection.
721 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
722           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
723 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
724           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
725
726
727 let Predicates = [HasAVX512] in {
728 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
729            (EXTRACT_SUBREG 
730               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
731                        addr:$src)), sub_ymm)>;
732 }
733 //===----------------------------------------------------------------------===//
734 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
735 //---
736
737 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
738                        RegisterClass DstRC, RegisterClass KRC,
739                        ValueType OpVT, ValueType SrcVT> {
740 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
741                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
742                   []>, EVEX;
743 }
744
745 let Predicates = [HasCDI] in {
746 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
747                                              VK16, v16i32, v16i1>, EVEX_V512;
748 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
749                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
750 }
751
752 //===----------------------------------------------------------------------===//
753 // AVX-512 - VPERM
754 //
755 // -- immediate form --
756 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
757                          SDNode OpNode, PatFrag mem_frag, 
758                          X86MemOperand x86memop, ValueType OpVT> {
759   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
760                      (ins RC:$src1, i8imm:$src2),
761                      !strconcat(OpcodeStr,
762                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
763                      [(set RC:$dst,
764                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
765                      EVEX;
766   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
767                      (ins x86memop:$src1, i8imm:$src2),
768                      !strconcat(OpcodeStr,
769                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
770                      [(set RC:$dst,
771                        (OpVT (OpNode (mem_frag addr:$src1),
772                               (i8 imm:$src2))))]>, EVEX;
773 }
774
775 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
776                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
777 let ExeDomain = SSEPackedDouble in 
778 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64, 
779                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
780
781 // -- VPERM - register form --
782 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC, 
783                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
784
785   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
786                    (ins RC:$src1, RC:$src2),
787                    !strconcat(OpcodeStr,
788                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
789                    [(set RC:$dst,
790                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
791
792   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
793                    (ins RC:$src1, x86memop:$src2),
794                    !strconcat(OpcodeStr,
795                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
796                    [(set RC:$dst,
797                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
798                      EVEX_4V;
799 }
800
801 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
802                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
803 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem, 
804                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
805 let ExeDomain = SSEPackedSingle in
806 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
807                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
808 let ExeDomain = SSEPackedDouble in
809 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem, 
810                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
811
812 // -- VPERM2I - 3 source operands form --
813 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
814                           PatFrag mem_frag, X86MemOperand x86memop,
815                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
816 let Constraints = "$src1 = $dst" in {
817   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
818                    (ins RC:$src1, RC:$src2, RC:$src3),
819                    !strconcat(OpcodeStr,
820                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
821                    [(set RC:$dst,
822                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
823                     EVEX_4V;
824
825   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
826                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
827                    !strconcat(OpcodeStr,
828                        " \t{$src3, $src2, $dst {${mask}}|"
829                        "$dst {${mask}}, $src2, $src3}"),
830                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
831                                            (OpNode RC:$src1, RC:$src2,
832                                               RC:$src3),
833                                            RC:$src1)))]>,
834                     EVEX_4V, EVEX_K;
835
836   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
837     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
838                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
839                    !strconcat(OpcodeStr,
840                        " \t{$src3, $src2, $dst {${mask}} {z} |",
841                        "$dst {${mask}} {z}, $src2, $src3}"),
842                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
843                                            (OpNode RC:$src1, RC:$src2,
844                                               RC:$src3),
845                                            (OpVT (bitconvert
846                                               (v16i32 immAllZerosV))))))]>,
847                     EVEX_4V, EVEX_KZ;
848
849   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
850                    (ins RC:$src1, RC:$src2, x86memop:$src3),
851                    !strconcat(OpcodeStr,
852                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
853                    [(set RC:$dst,
854                      (OpVT (OpNode RC:$src1, RC:$src2,
855                       (mem_frag addr:$src3))))]>, EVEX_4V;
856
857   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
858                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
859                    !strconcat(OpcodeStr,
860                     " \t{$src3, $src2, $dst {${mask}}|"
861                     "$dst {${mask}}, $src2, $src3}"),
862                    [(set RC:$dst,
863                        (OpVT (vselect KRC:$mask,
864                                       (OpNode RC:$src1, RC:$src2,
865                                          (mem_frag addr:$src3)),
866                                       RC:$src1)))]>,
867                     EVEX_4V, EVEX_K;
868
869   let AddedComplexity = 10 in // Prefer over the rrkz variant
870     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
871                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
872                    !strconcat(OpcodeStr,
873                     " \t{$src3, $src2, $dst {${mask}} {z}|"
874                     "$dst {${mask}} {z}, $src2, $src3}"),
875                    [(set RC:$dst,
876                      (OpVT (vselect KRC:$mask,
877                                     (OpNode RC:$src1, RC:$src2,
878                                             (mem_frag addr:$src3)),
879                                     (OpVT (bitconvert
880                                        (v16i32 immAllZerosV))))))]>,
881                     EVEX_4V, EVEX_KZ;
882   }
883 }
884 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
885                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
886                  EVEX_V512, EVEX_CD8<32, CD8VF>;
887 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
888                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
889                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
890 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
891                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
892                  EVEX_V512, EVEX_CD8<32, CD8VF>;
893 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
894                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
895                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
896
897 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
898                           PatFrag mem_frag, X86MemOperand x86memop,
899                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
900                           ValueType MaskVT, RegisterClass MRC> :
901         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
902                          OpVT, KRC> {
903   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
904                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
905             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
906
907   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
908                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
909             (!cast<Instruction>(NAME#rrk) VR512:$src1,
910               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
911 }
912
913 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
914                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
915                  EVEX_V512, EVEX_CD8<32, CD8VF>;
916 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
917                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
918                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
919 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
920                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
921                  EVEX_V512, EVEX_CD8<32, CD8VF>;
922 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
923                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
924                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
925
926 //===----------------------------------------------------------------------===//
927 // AVX-512 - BLEND using mask
928 //
929 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
930                           RegisterClass KRC, RegisterClass RC,
931                           X86MemOperand x86memop, PatFrag mem_frag,
932                           SDNode OpNode, ValueType vt> {
933   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
934              (ins KRC:$mask, RC:$src1, RC:$src2),
935              !strconcat(OpcodeStr,
936              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
937              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
938                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
939   let mayLoad = 1 in
940   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
941              (ins KRC:$mask, RC:$src1, x86memop:$src2),
942              !strconcat(OpcodeStr,
943              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
944              []>, EVEX_4V, EVEX_K;
945 }
946
947 let ExeDomain = SSEPackedSingle in
948 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps", 
949                               VK16WM, VR512, f512mem,
950                               memopv16f32, vselect, v16f32>, 
951                               EVEX_CD8<32, CD8VF>, EVEX_V512;
952 let ExeDomain = SSEPackedDouble in
953 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd", 
954                               VK8WM, VR512, f512mem,
955                               memopv8f64, vselect, v8f64>, 
956                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
957
958 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
959                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
960         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
961          VR512:$src1, VR512:$src2)>;
962
963 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
964                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
965         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
966          VR512:$src1, VR512:$src2)>;
967
968 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd", 
969                               VK16WM, VR512, f512mem, 
970                               memopv16i32, vselect, v16i32>, 
971                               EVEX_CD8<32, CD8VF>, EVEX_V512;
972
973 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq", 
974                               VK8WM, VR512, f512mem, 
975                               memopv8i64, vselect, v8i64>, 
976                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
977
978 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
979                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
980         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
981          VR512:$src1, VR512:$src2)>;
982
983 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
984                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
985         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
986          VR512:$src1, VR512:$src2)>;
987
988 let Predicates = [HasAVX512] in {
989 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
990                             (v8f32 VR256X:$src2))),
991             (EXTRACT_SUBREG 
992               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM), 
993             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
994             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
995
996 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
997                             (v8i32 VR256X:$src2))),
998             (EXTRACT_SUBREG 
999                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM), 
1000             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1001             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1002 }
1003 //===----------------------------------------------------------------------===//
1004 // Compare Instructions
1005 //===----------------------------------------------------------------------===//
1006
1007 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1008 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1009                             Operand CC, SDNode OpNode, ValueType VT,
1010                             PatFrag ld_frag, string asm, string asm_alt> {
1011   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1012                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1013                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1014                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1015   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1016                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1017                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1018                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1019   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1020     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1021                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1022                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1023     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1024                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1025                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1026   }
1027 }
1028
1029 let Predicates = [HasAVX512] in {
1030 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1031                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1032                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1033                  XS;
1034 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1035                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1036                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1037                  XD, VEX_W;
1038 }
1039
1040 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1041               X86VectorVTInfo _> {
1042   def rr : AVX512BI<opc, MRMSrcReg,
1043              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1044              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1045              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1046              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1047   let mayLoad = 1 in
1048   def rm : AVX512BI<opc, MRMSrcMem,
1049              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1050              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1051              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1052                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1053              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1054   def rrk : AVX512BI<opc, MRMSrcReg,
1055               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1056               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1057                           "$dst {${mask}}, $src1, $src2}"),
1058               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1059                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1060               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1061   let mayLoad = 1 in
1062   def rmk : AVX512BI<opc, MRMSrcMem,
1063               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1064               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1065                           "$dst {${mask}}, $src1, $src2}"),
1066               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1067                                    (OpNode (_.VT _.RC:$src1),
1068                                        (_.VT (bitconvert
1069                                               (_.LdFrag addr:$src2))))))],
1070               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1071 }
1072
1073 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1074               X86VectorVTInfo _> :
1075            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1076   let mayLoad = 1 in {
1077   def rmb : AVX512BI<opc, MRMSrcMem,
1078               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1079               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1080                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1081               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1082                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1083               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1084   def rmbk : AVX512BI<opc, MRMSrcMem,
1085                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1086                                        _.ScalarMemOp:$src2),
1087                !strconcat(OpcodeStr,
1088                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1089                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1090                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1091                                       (OpNode (_.VT _.RC:$src1),
1092                                         (X86VBroadcast
1093                                           (_.ScalarLdFrag addr:$src2)))))],
1094                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1095   }
1096 }
1097
1098 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1099                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1100   let Predicates = [prd] in
1101   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1102            EVEX_V512;
1103
1104   let Predicates = [prd, HasVLX] in {
1105     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1106                 EVEX_V256;
1107     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1108                 EVEX_V128;
1109   }
1110 }
1111
1112 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1113                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1114                                   Predicate prd> {
1115   let Predicates = [prd] in
1116   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1117            EVEX_V512;
1118
1119   let Predicates = [prd, HasVLX] in {
1120     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1121                 EVEX_V256;
1122     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1123                 EVEX_V128;
1124   }
1125 }
1126
1127 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1128                       avx512vl_i8_info, HasBWI>,
1129                 EVEX_CD8<8, CD8VF>;
1130
1131 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1132                       avx512vl_i16_info, HasBWI>,
1133                 EVEX_CD8<16, CD8VF>;
1134
1135 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1136                       avx512vl_i32_info, HasAVX512>,
1137                 EVEX_CD8<32, CD8VF>;
1138
1139 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1140                       avx512vl_i64_info, HasAVX512>,
1141                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1142
1143 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1144                       avx512vl_i8_info, HasBWI>,
1145                 EVEX_CD8<8, CD8VF>;
1146
1147 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1148                       avx512vl_i16_info, HasBWI>,
1149                 EVEX_CD8<16, CD8VF>;
1150
1151 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1152                       avx512vl_i32_info, HasAVX512>,
1153                 EVEX_CD8<32, CD8VF>;
1154
1155 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1156                       avx512vl_i64_info, HasAVX512>,
1157                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1158
1159 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1160             (COPY_TO_REGCLASS (VPCMPGTDZrr
1161             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1162             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1163
1164 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1165             (COPY_TO_REGCLASS (VPCMPEQDZrr
1166             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1167             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1168
1169 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1170                           X86VectorVTInfo _> {
1171   def rri : AVX512AIi8<opc, MRMSrcReg,
1172              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1173              !strconcat("vpcmp${cc}", Suffix,
1174                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1175              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1176                                        imm:$cc))],
1177              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1178   let mayLoad = 1 in
1179   def rmi : AVX512AIi8<opc, MRMSrcMem,
1180              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1181              !strconcat("vpcmp${cc}", Suffix,
1182                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1183              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1184                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1185                               imm:$cc))],
1186              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1187   def rrik : AVX512AIi8<opc, MRMSrcReg,
1188               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1189                                       AVXCC:$cc),
1190               !strconcat("vpcmp${cc}", Suffix,
1191                          "\t{$src2, $src1, $dst {${mask}}|",
1192                          "$dst {${mask}}, $src1, $src2}"),
1193               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1194                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1195                                           imm:$cc)))],
1196               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1197   let mayLoad = 1 in
1198   def rmik : AVX512AIi8<opc, MRMSrcMem,
1199               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1200                                     AVXCC:$cc),
1201               !strconcat("vpcmp${cc}", Suffix,
1202                          "\t{$src2, $src1, $dst {${mask}}|",
1203                          "$dst {${mask}}, $src1, $src2}"),
1204               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1205                                    (OpNode (_.VT _.RC:$src1),
1206                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1207                                       imm:$cc)))],
1208               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1209
1210   // Accept explicit immediate argument form instead of comparison code.
1211   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1212     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1213                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1214                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1215                           "$dst, $src1, $src2, $cc}"),
1216                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1217     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1218                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1219                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1220                           "$dst, $src1, $src2, $cc}"),
1221                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1222     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1223                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1224                                        i8imm:$cc),
1225                !strconcat("vpcmp", Suffix,
1226                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1227                           "$dst {${mask}}, $src1, $src2, $cc}"),
1228                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1229     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1230                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1231                                        i8imm:$cc),
1232                !strconcat("vpcmp", Suffix,
1233                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1234                           "$dst {${mask}}, $src1, $src2, $cc}"),
1235                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1236   }
1237 }
1238
1239 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1240                               X86VectorVTInfo _> :
1241            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1242   let mayLoad = 1 in {
1243   def rmib : AVX512AIi8<opc, MRMSrcMem,
1244              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1245                                      AVXCC:$cc),
1246              !strconcat("vpcmp${cc}", Suffix,
1247                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1248                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1249              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1250                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1251                                imm:$cc))],
1252              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1253   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1254               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1255                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1256               !strconcat("vpcmp${cc}", Suffix,
1257                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1258                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1259               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1260                                   (OpNode (_.VT _.RC:$src1),
1261                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1262                                     imm:$cc)))],
1263               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1264   }
1265
1266   // Accept explicit immediate argument form instead of comparison code.
1267   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1268     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1269                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1270                                        i8imm:$cc),
1271                !strconcat("vpcmp", Suffix,
1272                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1273                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1274                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1275     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1276                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1277                                        _.ScalarMemOp:$src2, i8imm:$cc),
1278                !strconcat("vpcmp", Suffix,
1279                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1280                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1281                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1282   }
1283 }
1284
1285 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1286                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1287   let Predicates = [prd] in
1288   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1289
1290   let Predicates = [prd, HasVLX] in {
1291     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1292     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1293   }
1294 }
1295
1296 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1297                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1298   let Predicates = [prd] in
1299   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1300            EVEX_V512;
1301
1302   let Predicates = [prd, HasVLX] in {
1303     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1304                 EVEX_V256;
1305     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1306                 EVEX_V128;
1307   }
1308 }
1309
1310 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1311                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1312 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1313                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1314
1315 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1316                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1317 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1318                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1319
1320 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1321                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1322 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1323                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1324
1325 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1326                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1327 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1328                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1329
1330 // avx512_cmp_packed - compare packed instructions
1331 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1332                            X86MemOperand x86memop, ValueType vt,
1333                            string suffix, Domain d> {
1334   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1335              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1336              !strconcat("vcmp${cc}", suffix,
1337                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1338              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1339   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1340              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1341      !strconcat("vcmp${cc}", suffix,
1342                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1343                 [], d>, EVEX_B;
1344   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1345              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1346               !strconcat("vcmp${cc}", suffix,
1347                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1348              [(set KRC:$dst,
1349               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1350
1351   // Accept explicit immediate argument form instead of comparison code.
1352   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1353     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1354                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1355               !strconcat("vcmp", suffix,
1356                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1357     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1358                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1359               !strconcat("vcmp", suffix,
1360                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1361   }
1362 }
1363
1364 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1365                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1366                EVEX_CD8<32, CD8VF>;
1367 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1368                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1369                EVEX_CD8<64, CD8VF>;
1370
1371 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1372           (COPY_TO_REGCLASS (VCMPPSZrri
1373             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1374             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1375             imm:$cc), VK8)>;
1376 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1377           (COPY_TO_REGCLASS (VPCMPDZrri
1378             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1379             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1380             imm:$cc), VK8)>;
1381 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1382           (COPY_TO_REGCLASS (VPCMPUDZrri
1383             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1384             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1385             imm:$cc), VK8)>;
1386
1387 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1388                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1389                  FROUND_NO_EXC)),
1390           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1391                              (I8Imm imm:$cc)), GR16)>;
1392            
1393 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1394                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1395                  FROUND_NO_EXC)),
1396           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1397                              (I8Imm imm:$cc)), GR8)>;
1398
1399 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1400                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1401                 FROUND_CURRENT)),
1402           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1403                              (I8Imm imm:$cc)), GR16)>;
1404
1405 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1406                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1407                  FROUND_CURRENT)),
1408           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1409                              (I8Imm imm:$cc)), GR8)>;
1410
1411 // Mask register copy, including
1412 // - copy between mask registers
1413 // - load/store mask registers
1414 // - copy from GPR to mask register and vice versa
1415 //
1416 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1417                          string OpcodeStr, RegisterClass KRC,
1418                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1419   let hasSideEffects = 0 in {
1420     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1421                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1422     let mayLoad = 1 in
1423     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1424                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1425                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1426     let mayStore = 1 in
1427     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1428                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1429   }
1430 }
1431
1432 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1433                              string OpcodeStr,
1434                              RegisterClass KRC, RegisterClass GRC> {
1435   let hasSideEffects = 0 in {
1436     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1437                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1438     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1439                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1440   }
1441 }
1442
1443 let Predicates = [HasDQI] in
1444   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1445                                i8mem>,
1446                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1447                VEX, PD;
1448
1449 let Predicates = [HasAVX512] in
1450   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1451                                i16mem>,
1452                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1453                VEX, PS;
1454
1455 let Predicates = [HasBWI] in {
1456   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1457                                i32mem>, VEX, PD, VEX_W;
1458   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1459                VEX, XD;
1460 }
1461
1462 let Predicates = [HasBWI] in {
1463   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1464                                i64mem>, VEX, PS, VEX_W;
1465   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1466                VEX, XD, VEX_W;
1467 }
1468
1469 // GR from/to mask register
1470 let Predicates = [HasDQI] in {
1471   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1472             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1473   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1474             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1475 }
1476 let Predicates = [HasAVX512] in {
1477   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1478             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1479   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1480             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1481 }
1482 let Predicates = [HasBWI] in {
1483   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1484   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1485 }
1486 let Predicates = [HasBWI] in {
1487   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1488   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1489 }
1490
1491 // Load/store kreg
1492 let Predicates = [HasDQI] in {
1493   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1494             (KMOVBmk addr:$dst, VK8:$src)>;
1495 }
1496 let Predicates = [HasAVX512] in {
1497   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1498             (KMOVWmk addr:$dst, VK16:$src)>;
1499   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1500             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1501   def : Pat<(i1 (load addr:$src)),
1502             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1503   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1504             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1505 }
1506 let Predicates = [HasBWI] in {
1507   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1508             (KMOVDmk addr:$dst, VK32:$src)>;
1509 }
1510 let Predicates = [HasBWI] in {
1511   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1512             (KMOVQmk addr:$dst, VK64:$src)>;
1513 }
1514
1515 let Predicates = [HasAVX512] in {
1516   def : Pat<(i1 (trunc (i64 GR64:$src))),
1517             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1518                                         (i32 1))), VK1)>;
1519
1520   def : Pat<(i1 (trunc (i32 GR32:$src))),
1521             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1522
1523   def : Pat<(i1 (trunc (i8 GR8:$src))),
1524        (COPY_TO_REGCLASS
1525         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1526        VK1)>;
1527   def : Pat<(i1 (trunc (i16 GR16:$src))),
1528        (COPY_TO_REGCLASS
1529         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1530        VK1)>;
1531
1532   def : Pat<(i32 (zext VK1:$src)),
1533             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1534   def : Pat<(i8 (zext VK1:$src)),
1535             (EXTRACT_SUBREG
1536              (AND32ri (KMOVWrk
1537                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1538   def : Pat<(i64 (zext VK1:$src)),
1539             (AND64ri8 (SUBREG_TO_REG (i64 0),
1540              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1541   def : Pat<(i16 (zext VK1:$src)),
1542             (EXTRACT_SUBREG
1543              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1544               sub_16bit)>;
1545   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1546             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1547   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1548             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1549 }
1550 let Predicates = [HasBWI] in {
1551   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1552             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1553   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1554             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1555 }
1556
1557
1558 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1559 let Predicates = [HasAVX512] in {
1560   // GR from/to 8-bit mask without native support
1561   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1562             (COPY_TO_REGCLASS
1563               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1564               VK8)>;
1565   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1566             (EXTRACT_SUBREG
1567               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1568               sub_8bit)>;
1569
1570   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1571             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1572   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1573             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1574 }
1575 let Predicates = [HasBWI] in {
1576   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1577             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1578   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1579             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1580 }
1581
1582 // Mask unary operation
1583 // - KNOT
1584 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1585                             RegisterClass KRC, SDPatternOperator OpNode,
1586                             Predicate prd> {
1587   let Predicates = [prd] in
1588     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1589                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1590                [(set KRC:$dst, (OpNode KRC:$src))]>;
1591 }
1592
1593 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1594                                 SDPatternOperator OpNode> {
1595   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1596                             HasDQI>, VEX, PD;
1597   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1598                             HasAVX512>, VEX, PS;
1599   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1600                             HasBWI>, VEX, PD, VEX_W;
1601   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1602                             HasBWI>, VEX, PS, VEX_W;
1603 }
1604
1605 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1606
1607 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1608   let Predicates = [HasAVX512] in
1609     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1610                 (i16 GR16:$src)),
1611               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1612               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1613 }
1614 defm : avx512_mask_unop_int<"knot", "KNOT">;
1615
1616 let Predicates = [HasDQI] in
1617 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1618 let Predicates = [HasAVX512] in
1619 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1620 let Predicates = [HasBWI] in
1621 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1622 let Predicates = [HasBWI] in
1623 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1624
1625 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1626 let Predicates = [HasAVX512] in {
1627 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1628           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1629
1630 def : Pat<(not VK8:$src),
1631           (COPY_TO_REGCLASS
1632             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1633 }
1634
1635 // Mask binary operation
1636 // - KAND, KANDN, KOR, KXNOR, KXOR
1637 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1638                            RegisterClass KRC, SDPatternOperator OpNode,
1639                            Predicate prd> {
1640   let Predicates = [prd] in
1641     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1642                !strconcat(OpcodeStr,
1643                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1644                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1645 }
1646
1647 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1648                                SDPatternOperator OpNode> {
1649   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1650                              HasDQI>, VEX_4V, VEX_L, PD;
1651   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1652                              HasAVX512>, VEX_4V, VEX_L, PS;
1653   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1654                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1655   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1656                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1657 }
1658
1659 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1660 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1661
1662 let isCommutable = 1 in {
1663   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1664   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1665   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1666   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1667 }
1668 let isCommutable = 0 in
1669   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1670
1671 def : Pat<(xor VK1:$src1, VK1:$src2),
1672      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1673                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1674
1675 def : Pat<(or VK1:$src1, VK1:$src2),
1676      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1677                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1678
1679 def : Pat<(and VK1:$src1, VK1:$src2),
1680      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1681                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1682
1683 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1684   let Predicates = [HasAVX512] in
1685     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1686                 (i16 GR16:$src1), (i16 GR16:$src2)),
1687               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1688               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1689               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1690 }
1691
1692 defm : avx512_mask_binop_int<"kand",  "KAND">;
1693 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1694 defm : avx512_mask_binop_int<"kor",   "KOR">;
1695 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1696 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1697
1698 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1699 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1700   let Predicates = [HasAVX512] in
1701     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1702               (COPY_TO_REGCLASS
1703                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1704                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1705 }
1706
1707 defm : avx512_binop_pat<and,  KANDWrr>;
1708 defm : avx512_binop_pat<andn, KANDNWrr>;
1709 defm : avx512_binop_pat<or,   KORWrr>;
1710 defm : avx512_binop_pat<xnor, KXNORWrr>;
1711 defm : avx512_binop_pat<xor,  KXORWrr>;
1712
1713 // Mask unpacking
1714 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1715                            RegisterClass KRC> {
1716   let Predicates = [HasAVX512] in
1717     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1718                !strconcat(OpcodeStr,
1719                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1720 }
1721
1722 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1723   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1724                             VEX_4V, VEX_L, PD;
1725 }
1726
1727 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1728 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1729           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1730                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1731
1732
1733 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1734   let Predicates = [HasAVX512] in
1735     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1736                 (i16 GR16:$src1), (i16 GR16:$src2)),
1737               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1738               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1739               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1740 }
1741 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1742
1743 // Mask bit testing
1744 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1745                             SDNode OpNode> {
1746   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1747     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1748                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1749                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1750 }
1751
1752 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1753   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1754                             VEX, PS;
1755 }
1756
1757 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1758
1759 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1760           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1761            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1762
1763 // Mask shift
1764 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1765                              SDNode OpNode> {
1766   let Predicates = [HasAVX512] in
1767     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1768                  !strconcat(OpcodeStr,
1769                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1770                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1771 }
1772
1773 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1774                                SDNode OpNode> {
1775   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1776                              VEX, TAPD, VEX_W;
1777 }
1778
1779 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1780 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1781
1782 // Mask setting all 0s or 1s
1783 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1784   let Predicates = [HasAVX512] in
1785     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1786       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1787                      [(set KRC:$dst, (VT Val))]>;
1788 }
1789
1790 multiclass avx512_mask_setop_w<PatFrag Val> {
1791   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1792   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1793 }
1794
1795 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1796 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1797
1798 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1799 let Predicates = [HasAVX512] in {
1800   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1801   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1802   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1803   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1804   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1805 }
1806 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1807           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1808
1809 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1810           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1811
1812 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1813           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1814
1815 let Predicates = [HasVLX] in {
1816   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1817             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1818   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1819             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1820   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1821             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1822   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1823             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1824 }
1825
1826 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1827           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1828
1829 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1830           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1831 //===----------------------------------------------------------------------===//
1832 // AVX-512 - Aligned and unaligned load and store
1833 //
1834
1835 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1836                        RegisterClass KRC, RegisterClass RC,
1837                        ValueType vt, ValueType zvt, X86MemOperand memop,
1838                        Domain d, bit IsReMaterializable = 1> {
1839 let hasSideEffects = 0 in {
1840   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1841                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1842                     d>, EVEX;
1843   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1844                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1845                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1846   }
1847   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1848       SchedRW = [WriteLoad] in
1849   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1850                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1851                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1852                     d>, EVEX;
1853
1854   let AddedComplexity = 20 in {
1855   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1856   let hasSideEffects = 0 in
1857     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1858                      (ins RC:$src0, KRC:$mask, RC:$src1),
1859                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1860                       "${dst} {${mask}}, $src1}"),
1861                      [(set RC:$dst, (vt (vselect KRC:$mask,
1862                                           (vt RC:$src1),
1863                                           (vt RC:$src0))))],
1864                      d>, EVEX, EVEX_K;
1865   let mayLoad = 1, SchedRW = [WriteLoad] in
1866     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1867                      (ins RC:$src0, KRC:$mask, memop:$src1),
1868                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1869                       "${dst} {${mask}}, $src1}"),
1870                      [(set RC:$dst, (vt
1871                          (vselect KRC:$mask,
1872                                  (vt (bitconvert (ld_frag addr:$src1))),
1873                                  (vt RC:$src0))))],
1874                      d>, EVEX, EVEX_K;
1875   }
1876   let mayLoad = 1, SchedRW = [WriteLoad] in
1877     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1878                       (ins KRC:$mask, memop:$src),
1879                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1880                        "${dst} {${mask}} {z}, $src}"),
1881                       [(set RC:$dst, (vt
1882                            (vselect KRC:$mask,
1883                                      (vt (bitconvert (ld_frag addr:$src))),
1884                                      (vt (bitconvert (zvt immAllZerosV))))))],
1885                       d>, EVEX, EVEX_KZ;
1886   }
1887 }
1888
1889 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1890                           string elty, string elsz, string vsz512,
1891                           string vsz256, string vsz128, Domain d,
1892                           Predicate prd, bit IsReMaterializable = 1> {
1893   let Predicates = [prd] in
1894   defm Z : avx512_load<opc, OpcodeStr,
1895                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1896                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1897                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1898                        !cast<X86MemOperand>(elty##"512mem"), d,
1899                        IsReMaterializable>, EVEX_V512;
1900
1901   let Predicates = [prd, HasVLX] in {
1902     defm Z256 : avx512_load<opc, OpcodeStr,
1903                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1904                              "v"##vsz256##elty##elsz, "v4i64")),
1905                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1906                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1907                        !cast<X86MemOperand>(elty##"256mem"), d,
1908                        IsReMaterializable>, EVEX_V256;
1909
1910     defm Z128 : avx512_load<opc, OpcodeStr,
1911                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1912                              "v"##vsz128##elty##elsz, "v2i64")),
1913                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1914                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1915                        !cast<X86MemOperand>(elty##"128mem"), d,
1916                        IsReMaterializable>, EVEX_V128;
1917   }
1918 }
1919
1920
1921 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1922                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1923                         X86MemOperand memop, Domain d> {
1924   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1925   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1926               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1927               EVEX;
1928   let Constraints = "$src1 = $dst" in
1929   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1930                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1931               !strconcat(OpcodeStr,
1932               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1933               EVEX, EVEX_K;
1934   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1935                                            (ins KRC:$mask, RC:$src),
1936               !strconcat(OpcodeStr,
1937               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1938               [], d>, EVEX, EVEX_KZ;
1939   }
1940   let mayStore = 1 in {
1941   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1942                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1943                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1944   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1945                                       (ins memop:$dst, KRC:$mask, RC:$src),
1946               !strconcat(OpcodeStr,
1947               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
1948                [], d>, EVEX, EVEX_K;
1949   }
1950 }
1951
1952
1953 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
1954                            string st_suff_512, string st_suff_256,
1955                            string st_suff_128, string elty, string elsz,
1956                            string vsz512, string vsz256, string vsz128,
1957                            Domain d, Predicate prd> {
1958   let Predicates = [prd] in
1959   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
1960                         !cast<ValueType>("v"##vsz512##elty##elsz),
1961                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1962                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
1963
1964   let Predicates = [prd, HasVLX] in {
1965     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
1966                              !cast<ValueType>("v"##vsz256##elty##elsz),
1967                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1968                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
1969
1970     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
1971                              !cast<ValueType>("v"##vsz128##elty##elsz),
1972                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1973                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
1974   }
1975 }
1976
1977 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
1978                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1979                avx512_store_vl<0x29, "vmovaps", "alignedstore",
1980                                "512", "256", "", "f", "32", "16", "8", "4",
1981                                SSEPackedSingle, HasAVX512>,
1982                               PS, EVEX_CD8<32, CD8VF>;
1983
1984 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
1985                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1986                avx512_store_vl<0x29, "vmovapd", "alignedstore",
1987                                "512", "256", "", "f", "64", "8", "4", "2",
1988                                SSEPackedDouble, HasAVX512>,
1989                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
1990
1991 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
1992                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1993                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
1994                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1995                               PS, EVEX_CD8<32, CD8VF>;
1996
1997 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
1998                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
1999                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2000                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2001                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2002
2003 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2004                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2005        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2006
2007 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2008                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2009        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2010
2011 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2012           GR16:$mask),
2013          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2014             VR512:$src)>;
2015 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2016           GR8:$mask),
2017          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2018             VR512:$src)>;
2019
2020 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2021                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2022                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2023                                  "512", "256", "", "i", "32", "16", "8", "4",
2024                                  SSEPackedInt, HasAVX512>,
2025                                 PD, EVEX_CD8<32, CD8VF>;
2026
2027 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2028                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2029                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2030                                  "512", "256", "", "i", "64", "8", "4", "2",
2031                                  SSEPackedInt, HasAVX512>,
2032                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2033
2034 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2035                                "64", "32", "16", SSEPackedInt, HasBWI>,
2036                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2037                                  "i", "8", "64", "32", "16", SSEPackedInt,
2038                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2039
2040 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2041                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2042                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2043                                  "i", "16", "32", "16", "8", SSEPackedInt,
2044                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2045
2046 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2047                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2048                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2049                                  "i", "32", "16", "8", "4", SSEPackedInt,
2050                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2051
2052 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2053                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2054                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2055                                  "i", "64", "8", "4", "2", SSEPackedInt,
2056                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2057
2058 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2059                  (v16i32 immAllZerosV), GR16:$mask)),
2060        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2061
2062 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2063                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2064        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2065
2066 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2067             GR16:$mask),
2068          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2069             VR512:$src)>;
2070 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2071             GR8:$mask),
2072          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2073             VR512:$src)>;
2074
2075 let AddedComplexity = 20 in {
2076 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2077                           (bc_v8i64 (v16i32 immAllZerosV)))),
2078                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2079
2080 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2081                           (v8i64 VR512:$src))),
2082    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2083                                               VK8), VR512:$src)>;
2084
2085 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2086                            (v16i32 immAllZerosV))),
2087                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2088
2089 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2090                            (v16i32 VR512:$src))),
2091                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2092 }
2093
2094 // Move Int Doubleword to Packed Double Int
2095 //
2096 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2097                       "vmovd\t{$src, $dst|$dst, $src}",
2098                       [(set VR128X:$dst,
2099                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2100                         EVEX, VEX_LIG;
2101 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2102                       "vmovd\t{$src, $dst|$dst, $src}",
2103                       [(set VR128X:$dst,
2104                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2105                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2106 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2107                       "vmovq\t{$src, $dst|$dst, $src}",
2108                         [(set VR128X:$dst,
2109                           (v2i64 (scalar_to_vector GR64:$src)))],
2110                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2111 let isCodeGenOnly = 1 in {
2112 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2113                        "vmovq\t{$src, $dst|$dst, $src}",
2114                        [(set FR64:$dst, (bitconvert GR64:$src))],
2115                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2116 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2117                          "vmovq\t{$src, $dst|$dst, $src}",
2118                          [(set GR64:$dst, (bitconvert FR64:$src))],
2119                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2120 }
2121 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2122                          "vmovq\t{$src, $dst|$dst, $src}",
2123                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2124                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2125                          EVEX_CD8<64, CD8VT1>;
2126
2127 // Move Int Doubleword to Single Scalar
2128 //
2129 let isCodeGenOnly = 1 in {
2130 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2131                       "vmovd\t{$src, $dst|$dst, $src}",
2132                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2133                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2134
2135 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2136                       "vmovd\t{$src, $dst|$dst, $src}",
2137                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2138                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2139 }
2140
2141 // Move doubleword from xmm register to r/m32
2142 //
2143 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2144                        "vmovd\t{$src, $dst|$dst, $src}",
2145                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2146                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2147                        EVEX, VEX_LIG;
2148 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2149                        (ins i32mem:$dst, VR128X:$src),
2150                        "vmovd\t{$src, $dst|$dst, $src}",
2151                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2152                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2153                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2154
2155 // Move quadword from xmm1 register to r/m64
2156 //
2157 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2158                       "vmovq\t{$src, $dst|$dst, $src}",
2159                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2160                                                    (iPTR 0)))],
2161                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2162                       Requires<[HasAVX512, In64BitMode]>;
2163
2164 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2165                        (ins i64mem:$dst, VR128X:$src),
2166                        "vmovq\t{$src, $dst|$dst, $src}",
2167                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2168                                addr:$dst)], IIC_SSE_MOVDQ>,
2169                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2170                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2171
2172 // Move Scalar Single to Double Int
2173 //
2174 let isCodeGenOnly = 1 in {
2175 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2176                       (ins FR32X:$src),
2177                       "vmovd\t{$src, $dst|$dst, $src}",
2178                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2179                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2180 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2181                       (ins i32mem:$dst, FR32X:$src),
2182                       "vmovd\t{$src, $dst|$dst, $src}",
2183                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2184                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2185 }
2186
2187 // Move Quadword Int to Packed Quadword Int
2188 //
2189 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2190                       (ins i64mem:$src),
2191                       "vmovq\t{$src, $dst|$dst, $src}",
2192                       [(set VR128X:$dst,
2193                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2194                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2195
2196 //===----------------------------------------------------------------------===//
2197 // AVX-512  MOVSS, MOVSD
2198 //===----------------------------------------------------------------------===//
2199
2200 multiclass avx512_move_scalar <string asm, RegisterClass RC, 
2201                               SDNode OpNode, ValueType vt,
2202                               X86MemOperand x86memop, PatFrag mem_pat> {
2203   let hasSideEffects = 0 in {
2204   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2), 
2205               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2206               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2207                                       (scalar_to_vector RC:$src2))))],
2208               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2209   let Constraints = "$src1 = $dst" in
2210   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2211               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2212               !strconcat(asm,
2213                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2214               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2215   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2216               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2217               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2218               EVEX, VEX_LIG;
2219   let mayStore = 1 in {
2220   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2221              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2222              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2223              EVEX, VEX_LIG;
2224   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2225              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2226              [], IIC_SSE_MOV_S_MR>,
2227              EVEX, VEX_LIG, EVEX_K;
2228   } // mayStore
2229   } //hasSideEffects = 0
2230 }
2231
2232 let ExeDomain = SSEPackedSingle in
2233 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2234                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2235
2236 let ExeDomain = SSEPackedDouble in
2237 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2238                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2239
2240 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2241           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2242            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2243
2244 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2245           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2246            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2247
2248 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2249           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2250            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2251
2252 // For the disassembler
2253 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2254   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2255                         (ins VR128X:$src1, FR32X:$src2),
2256                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2257                         IIC_SSE_MOV_S_RR>,
2258                         XS, EVEX_4V, VEX_LIG;
2259   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2260                         (ins VR128X:$src1, FR64X:$src2),
2261                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2262                         IIC_SSE_MOV_S_RR>,
2263                         XD, EVEX_4V, VEX_LIG, VEX_W;
2264 }
2265
2266 let Predicates = [HasAVX512] in {
2267   let AddedComplexity = 15 in {
2268   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2269   // MOVS{S,D} to the lower bits.
2270   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2271             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2272   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2273             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2274   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2275             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2276   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2277             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2278
2279   // Move low f32 and clear high bits.
2280   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2281             (SUBREG_TO_REG (i32 0),
2282              (VMOVSSZrr (v4f32 (V_SET0)), 
2283               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2284   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2285             (SUBREG_TO_REG (i32 0),
2286              (VMOVSSZrr (v4i32 (V_SET0)),
2287                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2288   }
2289
2290   let AddedComplexity = 20 in {
2291   // MOVSSrm zeros the high parts of the register; represent this
2292   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2293   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2294             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2295   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2296             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2297   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2298             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2299
2300   // MOVSDrm zeros the high parts of the register; represent this
2301   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2302   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2303             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2304   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2305             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2306   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2307             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2308   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2309             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2310   def : Pat<(v2f64 (X86vzload addr:$src)),
2311             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2312
2313   // Represent the same patterns above but in the form they appear for
2314   // 256-bit types
2315   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2316                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2317             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2318   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2319                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2320             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2321   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2322                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2323             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2324   }
2325   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2326                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2327             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2328                                             FR32X:$src)), sub_xmm)>;
2329   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2330                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2331             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2332                                      FR64X:$src)), sub_xmm)>;
2333   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2334                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2335             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2336
2337   // Move low f64 and clear high bits.
2338   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2339             (SUBREG_TO_REG (i32 0),
2340              (VMOVSDZrr (v2f64 (V_SET0)),
2341                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2342
2343   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2344             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2345                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2346
2347   // Extract and store.
2348   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2349                    addr:$dst),
2350             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2351   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2352                    addr:$dst),
2353             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2354
2355   // Shuffle with VMOVSS
2356   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2357             (VMOVSSZrr (v4i32 VR128X:$src1),
2358                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2359   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2360             (VMOVSSZrr (v4f32 VR128X:$src1),
2361                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2362
2363   // 256-bit variants
2364   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2365             (SUBREG_TO_REG (i32 0),
2366               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2367                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2368               sub_xmm)>;
2369   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2370             (SUBREG_TO_REG (i32 0),
2371               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2372                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2373               sub_xmm)>;
2374
2375   // Shuffle with VMOVSD
2376   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2377             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2378   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2379             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2380   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2381             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2382   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2383             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2384
2385   // 256-bit variants
2386   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2387             (SUBREG_TO_REG (i32 0),
2388               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2389                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2390               sub_xmm)>;
2391   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2392             (SUBREG_TO_REG (i32 0),
2393               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2394                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2395               sub_xmm)>;
2396
2397   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2398             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2399   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2400             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2401   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2402             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2403   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2404             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2405 }
2406
2407 let AddedComplexity = 15 in
2408 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2409                                 (ins VR128X:$src),
2410                                 "vmovq\t{$src, $dst|$dst, $src}",
2411                                 [(set VR128X:$dst, (v2i64 (X86vzmovl 
2412                                                    (v2i64 VR128X:$src))))],
2413                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2414
2415 let AddedComplexity = 20 in
2416 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2417                                  (ins i128mem:$src),
2418                                  "vmovq\t{$src, $dst|$dst, $src}",
2419                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2420                                                      (loadv2i64 addr:$src))))],
2421                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2422                                  EVEX_CD8<8, CD8VT8>;
2423
2424 let Predicates = [HasAVX512] in {
2425   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2426   let AddedComplexity = 20 in {
2427     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2428               (VMOVDI2PDIZrm addr:$src)>;
2429     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2430               (VMOV64toPQIZrr GR64:$src)>;
2431     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2432               (VMOVDI2PDIZrr GR32:$src)>;
2433               
2434     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2435               (VMOVDI2PDIZrm addr:$src)>;
2436     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2437               (VMOVDI2PDIZrm addr:$src)>;
2438     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2439             (VMOVZPQILo2PQIZrm addr:$src)>;
2440     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2441             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2442     def : Pat<(v2i64 (X86vzload addr:$src)),
2443             (VMOVZPQILo2PQIZrm addr:$src)>;
2444   }
2445
2446   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2447   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2448                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2449             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2450   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2451                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2452             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2453 }
2454
2455 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2456         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2457
2458 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2459         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2460
2461 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2462         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2463
2464 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2465         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2466
2467 //===----------------------------------------------------------------------===//
2468 // AVX-512 - Non-temporals
2469 //===----------------------------------------------------------------------===//
2470 let SchedRW = [WriteLoad] in {
2471   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2472                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2473                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2474                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2475                         EVEX_CD8<64, CD8VF>;
2476
2477   let Predicates = [HasAVX512, HasVLX] in {
2478     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2479                              (ins i256mem:$src),
2480                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2481                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2482                              EVEX_CD8<64, CD8VF>;
2483
2484     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2485                              (ins i128mem:$src),
2486                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2487                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2488                              EVEX_CD8<64, CD8VF>;
2489   }
2490 }
2491
2492 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2493                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2494                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2495   let SchedRW = [WriteStore], mayStore = 1,
2496       AddedComplexity = 400 in
2497   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2498                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2499                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2500 }
2501
2502 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2503                            string elty, string elsz, string vsz512,
2504                            string vsz256, string vsz128, Domain d,
2505                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2506   let Predicates = [prd] in
2507   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2508                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2509                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2510                         EVEX_V512;
2511
2512   let Predicates = [prd, HasVLX] in {
2513     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2514                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2515                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2516                              EVEX_V256;
2517
2518     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2519                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2520                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2521                              EVEX_V128;
2522   }
2523 }
2524
2525 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2526                                 "i", "64", "8", "4", "2", SSEPackedInt,
2527                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2528
2529 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2530                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2531                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2532
2533 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2534                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2535                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2536
2537 //===----------------------------------------------------------------------===//
2538 // AVX-512 - Integer arithmetic
2539 //
2540 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2541                            X86VectorVTInfo _, OpndItins itins,
2542                            bit IsCommutable = 0> {
2543   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2544                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2545                     "$src2, $src1", "$src1, $src2",
2546                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2547                     itins.rr, IsCommutable>,
2548             AVX512BIBase, EVEX_4V;
2549
2550   let mayLoad = 1 in
2551     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2552                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2553                     "$src2, $src1", "$src1, $src2",
2554                     (_.VT (OpNode _.RC:$src1,
2555                                   (bitconvert (_.LdFrag addr:$src2)))),
2556                     itins.rm>,
2557               AVX512BIBase, EVEX_4V;
2558 }
2559
2560 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2561                             X86VectorVTInfo _, OpndItins itins,
2562                             bit IsCommutable = 0> :
2563            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2564   let mayLoad = 1 in
2565     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2566                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2567                     "${src2}"##_.BroadcastStr##", $src1",
2568                     "$src1, ${src2}"##_.BroadcastStr,
2569                     (_.VT (OpNode _.RC:$src1,
2570                                   (X86VBroadcast
2571                                       (_.ScalarLdFrag addr:$src2)))),
2572                     itins.rm>,
2573                AVX512BIBase, EVEX_4V, EVEX_B;
2574 }
2575
2576 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2577                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2578                               Predicate prd, bit IsCommutable = 0> {
2579   let Predicates = [prd] in
2580     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2581                              IsCommutable>, EVEX_V512;
2582
2583   let Predicates = [prd, HasVLX] in {
2584     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2585                              IsCommutable>, EVEX_V256;
2586     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2587                              IsCommutable>, EVEX_V128;
2588   }
2589 }
2590
2591 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2592                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2593                                Predicate prd, bit IsCommutable = 0> {
2594   let Predicates = [prd] in
2595     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2596                              IsCommutable>, EVEX_V512;
2597
2598   let Predicates = [prd, HasVLX] in {
2599     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2600                              IsCommutable>, EVEX_V256;
2601     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2602                              IsCommutable>, EVEX_V128;
2603   }
2604 }
2605
2606 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2607                                 OpndItins itins, Predicate prd,
2608                                 bit IsCommutable = 0> {
2609   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2610                                itins, prd, IsCommutable>,
2611                                VEX_W, EVEX_CD8<64, CD8VF>;
2612 }
2613
2614 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2615                                 OpndItins itins, Predicate prd,
2616                                 bit IsCommutable = 0> {
2617   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2618                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2619 }
2620
2621 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2622                                 OpndItins itins, Predicate prd,
2623                                 bit IsCommutable = 0> {
2624   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2625                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2626 }
2627
2628 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2629                                 OpndItins itins, Predicate prd,
2630                                 bit IsCommutable = 0> {
2631   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2632                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2633 }
2634
2635 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2636                                  SDNode OpNode, OpndItins itins, Predicate prd,
2637                                  bit IsCommutable = 0> {
2638   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2639                                    IsCommutable>;
2640
2641   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2642                                    IsCommutable>;
2643 }
2644
2645 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2646                                  SDNode OpNode, OpndItins itins, Predicate prd,
2647                                  bit IsCommutable = 0> {
2648   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2649                                    IsCommutable>;
2650
2651   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2652                                    IsCommutable>;
2653 }
2654
2655 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2656                                   bits<8> opc_d, bits<8> opc_q,
2657                                   string OpcodeStr, SDNode OpNode,
2658                                   OpndItins itins, bit IsCommutable = 0> {
2659   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2660                                     itins, HasAVX512, IsCommutable>,
2661               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2662                                     itins, HasBWI, IsCommutable>;
2663 }
2664
2665 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2666                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2667                             PatFrag memop_frag, X86MemOperand x86memop,
2668                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2669                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2670   let isCommutable = IsCommutable in
2671   {
2672     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2673        (ins RC:$src1, RC:$src2),
2674        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2675        []>, EVEX_4V;
2676     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2677                (ins KRC:$mask, RC:$src1, RC:$src2),
2678                !strconcat(OpcodeStr,
2679                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2680                [], itins.rr>, EVEX_4V, EVEX_K;
2681     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2682                 (ins KRC:$mask, RC:$src1, RC:$src2),
2683                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2684                     "|$dst {${mask}} {z}, $src1, $src2}"),
2685                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2686   }
2687   let mayLoad = 1 in {
2688     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2689               (ins RC:$src1, x86memop:$src2),
2690               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2691               []>, EVEX_4V;
2692     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2693                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2694                !strconcat(OpcodeStr,
2695                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2696                [], itins.rm>, EVEX_4V, EVEX_K;
2697     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2698                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2699                 !strconcat(OpcodeStr,
2700                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2701                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2702     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2703                (ins RC:$src1, x86scalar_mop:$src2),
2704                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2705                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2706                [], itins.rm>, EVEX_4V, EVEX_B;
2707     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2708                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2709                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2710                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2711                            BrdcstStr, "}"),
2712                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2713     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2714                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2715                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2716                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2717                             BrdcstStr, "}"),
2718                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2719   }
2720 }
2721
2722 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2723                                     SSE_INTALU_ITINS_P, 1>;
2724 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2725                                     SSE_INTALU_ITINS_P, 0>;
2726 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2727                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2728 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2729                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2730 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2731                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2732
2733 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2734                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2735                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2736                    EVEX_CD8<64, CD8VF>, VEX_W;
2737
2738 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2739                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2740                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2741
2742 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2743           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2744
2745 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2746            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2747           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2748 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2749            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2750           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2751
2752 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2753                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2754 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2755                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2756 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2757                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2758
2759 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2760                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2761 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2762                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2763 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2764                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2765
2766 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2767                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2768 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2769                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2770 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2771                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2772
2773 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2774                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2775 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2776                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2777 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2778                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2779
2780 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2781                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2782            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2783 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2784                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2785            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2786 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2787                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2788            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2789 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2790                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2791            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2792 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2793                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2794            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2795 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2796                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2797            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2798 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2799                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2800            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2801 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2802                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2803            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2804 //===----------------------------------------------------------------------===//
2805 // AVX-512 - Unpack Instructions
2806 //===----------------------------------------------------------------------===//
2807
2808 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2809                                    PatFrag mem_frag, RegisterClass RC,
2810                                    X86MemOperand x86memop, string asm,
2811                                    Domain d> {
2812     def rr : AVX512PI<opc, MRMSrcReg,
2813                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2814                 asm, [(set RC:$dst,
2815                            (vt (OpNode RC:$src1, RC:$src2)))],
2816                            d>, EVEX_4V;
2817     def rm : AVX512PI<opc, MRMSrcMem,
2818                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2819                 asm, [(set RC:$dst,
2820                        (vt (OpNode RC:$src1,
2821                             (bitconvert (mem_frag addr:$src2)))))],
2822                         d>, EVEX_4V;
2823 }
2824
2825 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2826       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2827       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2828 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2829       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2830       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2831 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2832       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2833       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2834 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2835       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2836       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2837
2838 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2839                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2840                         X86MemOperand x86memop> {
2841   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2842        (ins RC:$src1, RC:$src2),
2843        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2844        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))], 
2845        IIC_SSE_UNPCK>, EVEX_4V;
2846   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2847        (ins RC:$src1, x86memop:$src2),
2848        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2849        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2850                                      (bitconvert (memop_frag addr:$src2)))))],
2851                                      IIC_SSE_UNPCK>, EVEX_4V;
2852 }
2853 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2854                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2855                                 EVEX_CD8<32, CD8VF>;
2856 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2857                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2858                                 VEX_W, EVEX_CD8<64, CD8VF>;
2859 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2860                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2861                                 EVEX_CD8<32, CD8VF>;
2862 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2863                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2864                                 VEX_W, EVEX_CD8<64, CD8VF>;
2865 //===----------------------------------------------------------------------===//
2866 // AVX-512 - PSHUFD
2867 //
2868
2869 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2870                          SDNode OpNode, PatFrag mem_frag, 
2871                          X86MemOperand x86memop, ValueType OpVT> {
2872   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2873                      (ins RC:$src1, i8imm:$src2),
2874                      !strconcat(OpcodeStr,
2875                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2876                      [(set RC:$dst,
2877                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2878                      EVEX;
2879   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2880                      (ins x86memop:$src1, i8imm:$src2),
2881                      !strconcat(OpcodeStr,
2882                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2883                      [(set RC:$dst,
2884                        (OpVT (OpNode (mem_frag addr:$src1),
2885                               (i8 imm:$src2))))]>, EVEX;
2886 }
2887
2888 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2889                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2890
2891 let ExeDomain = SSEPackedSingle in
2892 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilpi,
2893                       memopv16f32, i512mem, v16f32>, TAPD, EVEX_V512,
2894                       EVEX_CD8<32, CD8VF>;
2895 let ExeDomain = SSEPackedDouble in
2896 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilpi,
2897                       memopv8f64, i512mem, v8f64>, TAPD, EVEX_V512,
2898                       VEX_W, EVEX_CD8<32, CD8VF>;
2899
2900 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
2901           (VPERMILPSZri VR512:$src1, imm:$imm)>;
2902 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
2903           (VPERMILPDZri VR512:$src1, imm:$imm)>;
2904
2905 //===----------------------------------------------------------------------===//
2906 // AVX-512  Logical Instructions
2907 //===----------------------------------------------------------------------===//
2908
2909 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
2910                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2911 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
2912                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2913 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
2914                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2915 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
2916                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2917
2918 //===----------------------------------------------------------------------===//
2919 // AVX-512  FP arithmetic
2920 //===----------------------------------------------------------------------===//
2921
2922 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2923                                   SizeItins itins> {
2924   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2925                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2926                              EVEX_CD8<32, CD8VT1>;
2927   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2928                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2929                              EVEX_CD8<64, CD8VT1>;
2930 }
2931
2932 let isCommutable = 1 in {
2933 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2934 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2935 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2936 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2937 }
2938 let isCommutable = 0 in {
2939 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2940 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2941 }
2942
2943 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2944                            RegisterClass KRC,
2945                            RegisterClass RC, ValueType vt,
2946                            X86MemOperand x86memop, PatFrag mem_frag,
2947                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2948                            string BrdcstStr,
2949                            Domain d, OpndItins itins, bit commutable> {
2950   let isCommutable = commutable in {
2951     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2952        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2953        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2954        EVEX_4V;
2955
2956     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2957        !strconcat(OpcodeStr,
2958            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2959        [], itins.rr, d>, EVEX_4V, EVEX_K;
2960
2961     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2962        !strconcat(OpcodeStr,
2963            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2964        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2965   }
2966
2967   let mayLoad = 1 in {
2968     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2969        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2970        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2971           itins.rm, d>, EVEX_4V;
2972
2973     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2974        (ins RC:$src1, x86scalar_mop:$src2),
2975        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2976            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2977        [(set RC:$dst, (OpNode RC:$src1, 
2978                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2979        itins.rm, d>, EVEX_4V, EVEX_B;
2980
2981     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2982        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2983            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2984        [], itins.rm, d>, EVEX_4V, EVEX_K;
2985
2986     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2987        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2988            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2989        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2990
2991     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
2992        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2993            " \t{${src2}", BrdcstStr,
2994            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
2995        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
2996
2997     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2998        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2999            " \t{${src2}", BrdcstStr,
3000            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
3001            BrdcstStr, "}"),
3002        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
3003   }
3004 }
3005
3006 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
3007                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle, 
3008                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3009                    
3010 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
3011                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3012                    SSE_ALU_ITINS_P.d, 1>,
3013                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3014
3015 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
3016                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3017                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3018 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
3019                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3020                    SSE_ALU_ITINS_P.d, 1>,
3021                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3022
3023 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
3024                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3025                    SSE_ALU_ITINS_P.s, 1>,
3026                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3027 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
3028                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3029                    SSE_ALU_ITINS_P.s, 1>,
3030                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3031
3032 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
3033                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3034                    SSE_ALU_ITINS_P.d, 1>,
3035                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3036 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
3037                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3038                    SSE_ALU_ITINS_P.d, 1>,
3039                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3040
3041 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
3042                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3043                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3044 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
3045                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3046                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3047
3048 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
3049                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3050                    SSE_ALU_ITINS_P.d, 0>, 
3051                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3052 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
3053                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3054                    SSE_ALU_ITINS_P.d, 0>, 
3055                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3056
3057 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3058                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3059                    (i16 -1), FROUND_CURRENT)),
3060           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3061
3062 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3063                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3064                    (i8 -1), FROUND_CURRENT)),
3065           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3066
3067 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3068                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3069                    (i16 -1), FROUND_CURRENT)),
3070           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3071
3072 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3073                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3074                    (i8 -1), FROUND_CURRENT)),
3075           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3076 //===----------------------------------------------------------------------===//
3077 // AVX-512  VPTESTM instructions
3078 //===----------------------------------------------------------------------===//
3079
3080 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC, 
3081               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag, 
3082               SDNode OpNode, ValueType vt> {
3083   def rr : AVX512PI<opc, MRMSrcReg,
3084              (outs KRC:$dst), (ins RC:$src1, RC:$src2), 
3085              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3086              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3087              SSEPackedInt>, EVEX_4V;
3088   def rm : AVX512PI<opc, MRMSrcMem,
3089              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2), 
3090              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3091              [(set KRC:$dst, (OpNode (vt RC:$src1), 
3092               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3093 }
3094
3095 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3096                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3097                               EVEX_CD8<32, CD8VF>;
3098 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3099                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3100                               EVEX_CD8<64, CD8VF>;
3101
3102 let Predicates = [HasCDI] in {
3103 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3104                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3105                               EVEX_CD8<32, CD8VF>;
3106 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3107                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3108                               EVEX_CD8<64, CD8VF>;
3109 }
3110
3111 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3112                  (v16i32 VR512:$src2), (i16 -1))),
3113                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3114
3115 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3116                  (v8i64 VR512:$src2), (i8 -1))),
3117                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3118 //===----------------------------------------------------------------------===//
3119 // AVX-512  Shift instructions
3120 //===----------------------------------------------------------------------===//
3121 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3122                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
3123                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
3124                          RegisterClass KRC> {
3125   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3126        (ins RC:$src1, i8imm:$src2),
3127            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3128        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
3129         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3130   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3131        (ins KRC:$mask, RC:$src1, i8imm:$src2),
3132            !strconcat(OpcodeStr,
3133                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3134        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3135   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3136        (ins x86memop:$src1, i8imm:$src2),
3137            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3138        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
3139                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3140   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3141        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
3142            !strconcat(OpcodeStr,
3143                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3144        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3145 }
3146
3147 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3148                           RegisterClass RC, ValueType vt, ValueType SrcVT,
3149                           PatFrag bc_frag, RegisterClass KRC> {
3150   // src2 is always 128-bit
3151   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3152        (ins RC:$src1, VR128X:$src2),
3153            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3154        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
3155         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3156   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3157        (ins KRC:$mask, RC:$src1, VR128X:$src2),
3158            !strconcat(OpcodeStr,
3159                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3160        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3161   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3162        (ins RC:$src1, i128mem:$src2),
3163            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3164        [(set RC:$dst, (vt (OpNode RC:$src1,
3165                        (bc_frag (memopv2i64 addr:$src2)))))],
3166                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3167   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3168        (ins KRC:$mask, RC:$src1, i128mem:$src2),
3169            !strconcat(OpcodeStr,
3170                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3171        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3172 }
3173
3174 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3175                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3176                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3177 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
3178                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3179                            EVEX_CD8<32, CD8VQ>;
3180                            
3181 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3182                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3183                            EVEX_CD8<64, CD8VF>, VEX_W;
3184 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
3185                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3186                            EVEX_CD8<64, CD8VQ>, VEX_W;
3187
3188 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3189                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
3190                            EVEX_CD8<32, CD8VF>;
3191 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
3192                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3193                            EVEX_CD8<32, CD8VQ>;
3194                            
3195 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3196                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3197                            EVEX_CD8<64, CD8VF>, VEX_W;
3198 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
3199                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3200                            EVEX_CD8<64, CD8VQ>, VEX_W;
3201
3202 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3203                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3204                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3205 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
3206                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3207                            EVEX_CD8<32, CD8VQ>;
3208                            
3209 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3210                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3211                            EVEX_CD8<64, CD8VF>, VEX_W;
3212 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
3213                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3214                            EVEX_CD8<64, CD8VQ>, VEX_W;
3215
3216 //===-------------------------------------------------------------------===//
3217 // Variable Bit Shifts
3218 //===-------------------------------------------------------------------===//
3219 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3220                            RegisterClass RC, ValueType vt,
3221                            X86MemOperand x86memop, PatFrag mem_frag> {
3222   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3223              (ins RC:$src1, RC:$src2),
3224              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3225              [(set RC:$dst,
3226                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3227              EVEX_4V;
3228   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3229              (ins RC:$src1, x86memop:$src2),
3230              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3231              [(set RC:$dst,
3232                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3233              EVEX_4V;
3234 }
3235
3236 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32, 
3237                                i512mem, memopv16i32>, EVEX_V512,
3238                                EVEX_CD8<32, CD8VF>;
3239 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64, 
3240                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3241                                EVEX_CD8<64, CD8VF>;
3242 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32, 
3243                                i512mem, memopv16i32>, EVEX_V512,
3244                                EVEX_CD8<32, CD8VF>;
3245 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64, 
3246                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3247                                EVEX_CD8<64, CD8VF>;
3248 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32, 
3249                                i512mem, memopv16i32>, EVEX_V512,
3250                                EVEX_CD8<32, CD8VF>;
3251 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64, 
3252                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3253                                EVEX_CD8<64, CD8VF>;
3254
3255 //===----------------------------------------------------------------------===//
3256 // AVX-512 - MOVDDUP
3257 //===----------------------------------------------------------------------===//
3258
3259 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT, 
3260                         X86MemOperand x86memop, PatFrag memop_frag> {
3261 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3262                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3263                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3264 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3265                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3266                     [(set RC:$dst,
3267                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3268 }
3269
3270 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3271                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3272 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3273           (VMOVDDUPZrm addr:$src)>;
3274
3275 //===---------------------------------------------------------------------===//
3276 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3277 //===---------------------------------------------------------------------===//
3278 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3279                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3280                               X86MemOperand x86memop> {
3281   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3282                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3283                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3284   let mayLoad = 1 in
3285   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3286                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3287                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3288 }
3289
3290 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3291                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3292                        EVEX_CD8<32, CD8VF>;
3293 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3294                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3295                        EVEX_CD8<32, CD8VF>;
3296
3297 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3298 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3299            (VMOVSHDUPZrm addr:$src)>;
3300 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3301 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3302            (VMOVSLDUPZrm addr:$src)>;
3303
3304 //===----------------------------------------------------------------------===//
3305 // Move Low to High and High to Low packed FP Instructions
3306 //===----------------------------------------------------------------------===//
3307 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3308           (ins VR128X:$src1, VR128X:$src2),
3309           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3310           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3311            IIC_SSE_MOV_LH>, EVEX_4V;
3312 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3313           (ins VR128X:$src1, VR128X:$src2),
3314           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3315           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3316           IIC_SSE_MOV_LH>, EVEX_4V;
3317
3318 let Predicates = [HasAVX512] in {
3319   // MOVLHPS patterns
3320   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3321             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3322   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3323             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3324
3325   // MOVHLPS patterns
3326   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3327             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3328 }
3329
3330 //===----------------------------------------------------------------------===//
3331 // FMA - Fused Multiply Operations
3332 //
3333
3334 let Constraints = "$src1 = $dst" in {
3335 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3336 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3337                            SDPatternOperator OpNode = null_frag> {
3338   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3339           (ins _.RC:$src2, _.RC:$src3),
3340           OpcodeStr, "$src3, $src2", "$src2, $src3",
3341           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3342          AVX512FMA3Base;
3343
3344   let mayLoad = 1 in
3345   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3346           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3347           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3348           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3349                                                (_.MemOpFrag addr:$src3))))]>;
3350    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3351            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3352            !strconcat(OpcodeStr, " \t{${src3}", _.BroadcastStr,
3353             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3354            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3355            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3356 }
3357 } // Constraints = "$src1 = $dst"
3358
3359 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3360                               string OpcodeStr, X86VectorVTInfo VTI,
3361                               SDPatternOperator OpNode> {
3362   defm v213 : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3363                               VTI, OpNode>,
3364               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3365
3366   defm v231 : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3367                               VTI>,
3368               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3369 }
3370
3371 let ExeDomain = SSEPackedSingle in {
3372   defm VFMADDPSZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3373                                          v16f32_info, X86Fmadd>;
3374   defm VFMSUBPSZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3375                                          v16f32_info, X86Fmsub>;
3376   defm VFMADDSUBPSZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3377                                          v16f32_info, X86Fmaddsub>;
3378   defm VFMSUBADDPSZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3379                                          v16f32_info, X86Fmsubadd>;
3380   defm VFNMADDPSZ   : avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3381                                          v16f32_info, X86Fnmadd>;
3382   defm VFNMSUBPSZ   : avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3383                                          v16f32_info, X86Fnmsub>;
3384 }
3385 let ExeDomain = SSEPackedDouble in {
3386   defm VFMADDPDZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3387                                          v8f64_info, X86Fmadd>, VEX_W;
3388   defm VFMSUBPDZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3389                                          v8f64_info, X86Fmsub>, VEX_W;
3390   defm VFMADDSUBPDZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3391                                          v8f64_info, X86Fmaddsub>, VEX_W;
3392   defm VFMSUBADDPDZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3393                                          v8f64_info, X86Fmsubadd>, VEX_W;
3394   defm VFNMADDPDZ :   avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",