lib/Target/X86/X86ISelLowering.cpp

   1 //===-- X86ISelLowering.cpp - X86 DAG Lowering Implementation -------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that X86 uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86ISelLowering.h"
  16 #include "Utils/X86ShuffleDecode.h"
  17 #include "X86CallingConv.h"
  18 #include "X86FrameLowering.h"
  19 #include "X86InstrBuilder.h"
  20 #include "X86MachineFunctionInfo.h"
  21 #include "X86TargetMachine.h"
  22 #include "X86TargetObjectFile.h"
  23 #include "llvm/ADT/SmallBitVector.h"
  24 #include "llvm/ADT/SmallSet.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/ADT/StringExtras.h"
  27 #include "llvm/ADT/StringSwitch.h"
  28 #include "llvm/CodeGen/IntrinsicLowering.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineFunction.h"
  31 #include "llvm/CodeGen/MachineInstrBuilder.h"
  32 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  33 #include "llvm/CodeGen/MachineModuleInfo.h"
  34 #include "llvm/CodeGen/MachineRegisterInfo.h"
  35 #include "llvm/CodeGen/WinEHFuncInfo.h"
  36 #include "llvm/IR/CallSite.h"
  37 #include "llvm/IR/CallingConv.h"
  38 #include "llvm/IR/Constants.h"
  39 #include "llvm/IR/DerivedTypes.h"
  40 #include "llvm/IR/Function.h"
  41 #include "llvm/IR/GlobalAlias.h"
  42 #include "llvm/IR/GlobalVariable.h"
  43 #include "llvm/IR/Instructions.h"
  44 #include "llvm/IR/Intrinsics.h"
  45 #include "llvm/MC/MCAsmInfo.h"
  46 #include "llvm/MC/MCContext.h"
  47 #include "llvm/MC/MCExpr.h"
  48 #include "llvm/MC/MCSymbol.h"
  49 #include "llvm/Support/CommandLine.h"
  50 #include "llvm/Support/Debug.h"
  51 #include "llvm/Support/ErrorHandling.h"
  52 #include "llvm/Support/MathExtras.h"
  53 #include "llvm/Target/TargetOptions.h"
  54 #include "X86IntrinsicsInfo.h"
  55 #include <bitset>
  56 #include <numeric>
  57 #include <cctype>
  58 using namespace llvm;
  59
  60 #define DEBUG_TYPE "x86-isel"
  61
  62 STATISTIC(NumTailCalls, "Number of tail calls");
  63
  64 static cl::opt<bool> ExperimentalVectorWideningLegalization(
  65     "x86-experimental-vector-widening-legalization", cl::init(false),
  66     cl::desc("Enable an experimental vector type legalization through widening "
  67              "rather than promotion."),
  68     cl::Hidden);
  69
  70 static cl::opt<int> ReciprocalEstimateRefinementSteps(
  71     "x86-recip-refinement-steps", cl::init(1),
  72     cl::desc("Specify the number of Newton-Raphson iterations applied to the "
  73              "result of the hardware reciprocal estimate instruction."),
  74     cl::NotHidden);
  75
  76 // Forward declarations.
  77 static SDValue getMOVL(SelectionDAG &DAG, SDLoc dl, EVT VT, SDValue V1,
  78                        SDValue V2);
  79
  80 X86TargetLowering::X86TargetLowering(const X86TargetMachine &TM,
  81                                      const X86Subtarget &STI)
  82     : TargetLowering(TM), Subtarget(&STI) {
  83   X86ScalarSSEf64 = Subtarget->hasSSE2();
  84   X86ScalarSSEf32 = Subtarget->hasSSE1();
  85   TD = getDataLayout();
  86
  87   // Set up the TargetLowering object.
  88   static const MVT IntVTs[] = { MVT::i8, MVT::i16, MVT::i32, MVT::i64 };
  89
  90   // X86 is weird. It always uses i8 for shift amounts and setcc results.
  91   setBooleanContents(ZeroOrOneBooleanContent);
  92   // X86-SSE is even stranger. It uses -1 or 0 for vector masks.
  93   setBooleanVectorContents(ZeroOrNegativeOneBooleanContent);
  94
  95   // For 64-bit, since we have so many registers, use the ILP scheduler.
  96   // For 32-bit, use the register pressure specific scheduling.
  97   // For Atom, always use ILP scheduling.
  98   if (Subtarget->isAtom())
  99     setSchedulingPreference(Sched::ILP);
 100   else if (Subtarget->is64Bit())
 101     setSchedulingPreference(Sched::ILP);
 102   else
 103     setSchedulingPreference(Sched::RegPressure);
 104   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
 105   setStackPointerRegisterToSaveRestore(RegInfo->getStackRegister());
 106
 107   // Bypass expensive divides on Atom when compiling with O2.
 108   if (TM.getOptLevel() >= CodeGenOpt::Default) {
 109     if (Subtarget->hasSlowDivide32())
 110       addBypassSlowDiv(32, 8);
 111     if (Subtarget->hasSlowDivide64() && Subtarget->is64Bit())
 112       addBypassSlowDiv(64, 16);
 113   }
 114
 115   if (Subtarget->isTargetKnownWindowsMSVC()) {
 116     // Setup Windows compiler runtime calls.
 117     setLibcallName(RTLIB::SDIV_I64, "_alldiv");
 118     setLibcallName(RTLIB::UDIV_I64, "_aulldiv");
 119     setLibcallName(RTLIB::SREM_I64, "_allrem");
 120     setLibcallName(RTLIB::UREM_I64, "_aullrem");
 121     setLibcallName(RTLIB::MUL_I64, "_allmul");
 122     setLibcallCallingConv(RTLIB::SDIV_I64, CallingConv::X86_StdCall);
 123     setLibcallCallingConv(RTLIB::UDIV_I64, CallingConv::X86_StdCall);
 124     setLibcallCallingConv(RTLIB::SREM_I64, CallingConv::X86_StdCall);
 125     setLibcallCallingConv(RTLIB::UREM_I64, CallingConv::X86_StdCall);
 126     setLibcallCallingConv(RTLIB::MUL_I64, CallingConv::X86_StdCall);
 127
 128     // The _ftol2 runtime function has an unusual calling conv, which
 129     // is modeled by a special pseudo-instruction.
 130     setLibcallName(RTLIB::FPTOUINT_F64_I64, nullptr);
 131     setLibcallName(RTLIB::FPTOUINT_F32_I64, nullptr);
 132     setLibcallName(RTLIB::FPTOUINT_F64_I32, nullptr);
 133     setLibcallName(RTLIB::FPTOUINT_F32_I32, nullptr);
 134   }
 135
 136   if (Subtarget->isTargetDarwin()) {
 137     // Darwin should use _setjmp/_longjmp instead of setjmp/longjmp.
 138     setUseUnderscoreSetJmp(false);
 139     setUseUnderscoreLongJmp(false);
 140   } else if (Subtarget->isTargetWindowsGNU()) {
 141     // MS runtime is weird: it exports _setjmp, but longjmp!
 142     setUseUnderscoreSetJmp(true);
 143     setUseUnderscoreLongJmp(false);
 144   } else {
 145     setUseUnderscoreSetJmp(true);
 146     setUseUnderscoreLongJmp(true);
 147   }
 148
 149   // Set up the register classes.
 150   addRegisterClass(MVT::i8, &X86::GR8RegClass);
 151   addRegisterClass(MVT::i16, &X86::GR16RegClass);
 152   addRegisterClass(MVT::i32, &X86::GR32RegClass);
 153   if (Subtarget->is64Bit())
 154     addRegisterClass(MVT::i64, &X86::GR64RegClass);
 155
 156   for (MVT VT : MVT::integer_valuetypes())
 157     setLoadExtAction(ISD::SEXTLOAD, VT, MVT::i1, Promote);
 158
 159   // We don't accept any truncstore of integer registers.
 160   setTruncStoreAction(MVT::i64, MVT::i32, Expand);
 161   setTruncStoreAction(MVT::i64, MVT::i16, Expand);
 162   setTruncStoreAction(MVT::i64, MVT::i8 , Expand);
 163   setTruncStoreAction(MVT::i32, MVT::i16, Expand);
 164   setTruncStoreAction(MVT::i32, MVT::i8 , Expand);
 165   setTruncStoreAction(MVT::i16, MVT::i8,  Expand);
 166
 167   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 168
 169   // SETOEQ and SETUNE require checking two conditions.
 170   setCondCodeAction(ISD::SETOEQ, MVT::f32, Expand);
 171   setCondCodeAction(ISD::SETOEQ, MVT::f64, Expand);
 172   setCondCodeAction(ISD::SETOEQ, MVT::f80, Expand);
 173   setCondCodeAction(ISD::SETUNE, MVT::f32, Expand);
 174   setCondCodeAction(ISD::SETUNE, MVT::f64, Expand);
 175   setCondCodeAction(ISD::SETUNE, MVT::f80, Expand);
 176
 177   // Promote all UINT_TO_FP to larger SINT_TO_FP's, as X86 doesn't have this
 178   // operation.
 179   setOperationAction(ISD::UINT_TO_FP       , MVT::i1   , Promote);
 180   setOperationAction(ISD::UINT_TO_FP       , MVT::i8   , Promote);
 181   setOperationAction(ISD::UINT_TO_FP       , MVT::i16  , Promote);
 182
 183   if (Subtarget->is64Bit()) {
 184     setOperationAction(ISD::UINT_TO_FP     , MVT::i32  , Promote);
 185     setOperationAction(ISD::UINT_TO_FP     , MVT::i64  , Custom);
 186   } else if (!TM.Options.UseSoftFloat) {
 187     // We have an algorithm for SSE2->double, and we turn this into a
 188     // 64-bit FILD followed by conditional FADD for other targets.
 189     setOperationAction(ISD::UINT_TO_FP     , MVT::i64  , Custom);
 190     // We have an algorithm for SSE2, and we turn this into a 64-bit
 191     // FILD for other targets.
 192     setOperationAction(ISD::UINT_TO_FP     , MVT::i32  , Custom);
 193   }
 194
 195   // Promote i1/i8 SINT_TO_FP to larger SINT_TO_FP's, as X86 doesn't have
 196   // this operation.
 197   setOperationAction(ISD::SINT_TO_FP       , MVT::i1   , Promote);
 198   setOperationAction(ISD::SINT_TO_FP       , MVT::i8   , Promote);
 199
 200   if (!TM.Options.UseSoftFloat) {
 201     // SSE has no i16 to fp conversion, only i32
 202     if (X86ScalarSSEf32) {
 203       setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Promote);
 204       // f32 and f64 cases are Legal, f80 case is not
 205       setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Custom);
 206     } else {
 207       setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Custom);
 208       setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Custom);
 209     }
 210   } else {
 211     setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Promote);
 212     setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Promote);
 213   }
 214
 215   // In 32-bit mode these are custom lowered.  In 64-bit mode F32 and F64
 216   // are Legal, f80 is custom lowered.
 217   setOperationAction(ISD::FP_TO_SINT     , MVT::i64  , Custom);
 218   setOperationAction(ISD::SINT_TO_FP     , MVT::i64  , Custom);
 219
 220   // Promote i1/i8 FP_TO_SINT to larger FP_TO_SINTS's, as X86 doesn't have
 221   // this operation.
 222   setOperationAction(ISD::FP_TO_SINT       , MVT::i1   , Promote);
 223   setOperationAction(ISD::FP_TO_SINT       , MVT::i8   , Promote);
 224
 225   if (X86ScalarSSEf32) {
 226     setOperationAction(ISD::FP_TO_SINT     , MVT::i16  , Promote);
 227     // f32 and f64 cases are Legal, f80 case is not
 228     setOperationAction(ISD::FP_TO_SINT     , MVT::i32  , Custom);
 229   } else {
 230     setOperationAction(ISD::FP_TO_SINT     , MVT::i16  , Custom);
 231     setOperationAction(ISD::FP_TO_SINT     , MVT::i32  , Custom);
 232   }
 233
 234   // Handle FP_TO_UINT by promoting the destination to a larger signed
 235   // conversion.
 236   setOperationAction(ISD::FP_TO_UINT       , MVT::i1   , Promote);
 237   setOperationAction(ISD::FP_TO_UINT       , MVT::i8   , Promote);
 238   setOperationAction(ISD::FP_TO_UINT       , MVT::i16  , Promote);
 239
 240   if (Subtarget->is64Bit()) {
 241     setOperationAction(ISD::FP_TO_UINT     , MVT::i64  , Expand);
 242     setOperationAction(ISD::FP_TO_UINT     , MVT::i32  , Promote);
 243   } else if (!TM.Options.UseSoftFloat) {
 244     // Since AVX is a superset of SSE3, only check for SSE here.
 245     if (Subtarget->hasSSE1() && !Subtarget->hasSSE3())
 246       // Expand FP_TO_UINT into a select.
 247       // FIXME: We would like to use a Custom expander here eventually to do
 248       // the optimal thing for SSE vs. the default expansion in the legalizer.
 249       setOperationAction(ISD::FP_TO_UINT   , MVT::i32  , Expand);
 250     else
 251       // With SSE3 we can use fisttpll to convert to a signed i64; without
 252       // SSE, we're stuck with a fistpll.
 253       setOperationAction(ISD::FP_TO_UINT   , MVT::i32  , Custom);
 254   }
 255
 256   if (isTargetFTOL()) {
 257     // Use the _ftol2 runtime function, which has a pseudo-instruction
 258     // to handle its weird calling convention.
 259     setOperationAction(ISD::FP_TO_UINT     , MVT::i64  , Custom);
 260   }
 261
 262   // TODO: when we have SSE, these could be more efficient, by using movd/movq.
 263   if (!X86ScalarSSEf64) {
 264     setOperationAction(ISD::BITCAST        , MVT::f32  , Expand);
 265     setOperationAction(ISD::BITCAST        , MVT::i32  , Expand);
 266     if (Subtarget->is64Bit()) {
 267       setOperationAction(ISD::BITCAST      , MVT::f64  , Expand);
 268       // Without SSE, i64->f64 goes through memory.
 269       setOperationAction(ISD::BITCAST      , MVT::i64  , Expand);
 270     }
 271   }
 272
 273   // Scalar integer divide and remainder are lowered to use operations that
 274   // produce two results, to match the available instructions. This exposes
 275   // the two-result form to trivial CSE, which is able to combine x/y and x%y
 276   // into a single instruction.
 277   //
 278   // Scalar integer multiply-high is also lowered to use two-result
 279   // operations, to match the available instructions. However, plain multiply
 280   // (low) operations are left as Legal, as there are single-result
 281   // instructions for this in x86. Using the two-result multiply instructions
 282   // when both high and low results are needed must be arranged by dagcombine.
 283   for (unsigned i = 0; i != array_lengthof(IntVTs); ++i) {
 284     MVT VT = IntVTs[i];
 285     setOperationAction(ISD::MULHS, VT, Expand);
 286     setOperationAction(ISD::MULHU, VT, Expand);
 287     setOperationAction(ISD::SDIV, VT, Expand);
 288     setOperationAction(ISD::UDIV, VT, Expand);
 289     setOperationAction(ISD::SREM, VT, Expand);
 290     setOperationAction(ISD::UREM, VT, Expand);
 291
 292     // Add/Sub overflow ops with MVT::Glues are lowered to EFLAGS dependences.
 293     setOperationAction(ISD::ADDC, VT, Custom);
 294     setOperationAction(ISD::ADDE, VT, Custom);
 295     setOperationAction(ISD::SUBC, VT, Custom);
 296     setOperationAction(ISD::SUBE, VT, Custom);
 297   }
 298
 299   setOperationAction(ISD::BR_JT            , MVT::Other, Expand);
 300   setOperationAction(ISD::BRCOND           , MVT::Other, Custom);
 301   setOperationAction(ISD::BR_CC            , MVT::f32,   Expand);
 302   setOperationAction(ISD::BR_CC            , MVT::f64,   Expand);
 303   setOperationAction(ISD::BR_CC            , MVT::f80,   Expand);
 304   setOperationAction(ISD::BR_CC            , MVT::i8,    Expand);
 305   setOperationAction(ISD::BR_CC            , MVT::i16,   Expand);
 306   setOperationAction(ISD::BR_CC            , MVT::i32,   Expand);
 307   setOperationAction(ISD::BR_CC            , MVT::i64,   Expand);
 308   setOperationAction(ISD::SELECT_CC        , MVT::f32,   Expand);
 309   setOperationAction(ISD::SELECT_CC        , MVT::f64,   Expand);
 310   setOperationAction(ISD::SELECT_CC        , MVT::f80,   Expand);
 311   setOperationAction(ISD::SELECT_CC        , MVT::i8,    Expand);
 312   setOperationAction(ISD::SELECT_CC        , MVT::i16,   Expand);
 313   setOperationAction(ISD::SELECT_CC        , MVT::i32,   Expand);
 314   setOperationAction(ISD::SELECT_CC        , MVT::i64,   Expand);
 315   if (Subtarget->is64Bit())
 316     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i32, Legal);
 317   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16  , Legal);
 318   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8   , Legal);
 319   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1   , Expand);
 320   setOperationAction(ISD::FP_ROUND_INREG   , MVT::f32  , Expand);
 321   setOperationAction(ISD::FREM             , MVT::f32  , Expand);
 322   setOperationAction(ISD::FREM             , MVT::f64  , Expand);
 323   setOperationAction(ISD::FREM             , MVT::f80  , Expand);
 324   setOperationAction(ISD::FLT_ROUNDS_      , MVT::i32  , Custom);
 325
 326   // Promote the i8 variants and force them on up to i32 which has a shorter
 327   // encoding.
 328   setOperationAction(ISD::CTTZ             , MVT::i8   , Promote);
 329   AddPromotedToType (ISD::CTTZ             , MVT::i8   , MVT::i32);
 330   setOperationAction(ISD::CTTZ_ZERO_UNDEF  , MVT::i8   , Promote);
 331   AddPromotedToType (ISD::CTTZ_ZERO_UNDEF  , MVT::i8   , MVT::i32);
 332   if (Subtarget->hasBMI()) {
 333     setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i16  , Expand);
 334     setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i32  , Expand);
 335     if (Subtarget->is64Bit())
 336       setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i64, Expand);
 337   } else {
 338     setOperationAction(ISD::CTTZ           , MVT::i16  , Custom);
 339     setOperationAction(ISD::CTTZ           , MVT::i32  , Custom);
 340     if (Subtarget->is64Bit())
 341       setOperationAction(ISD::CTTZ         , MVT::i64  , Custom);
 342   }
 343
 344   if (Subtarget->hasLZCNT()) {
 345     // When promoting the i8 variants, force them to i32 for a shorter
 346     // encoding.
 347     setOperationAction(ISD::CTLZ           , MVT::i8   , Promote);
 348     AddPromotedToType (ISD::CTLZ           , MVT::i8   , MVT::i32);
 349     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i8   , Promote);
 350     AddPromotedToType (ISD::CTLZ_ZERO_UNDEF, MVT::i8   , MVT::i32);
 351     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i16  , Expand);
 352     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i32  , Expand);
 353     if (Subtarget->is64Bit())
 354       setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i64, Expand);
 355   } else {
 356     setOperationAction(ISD::CTLZ           , MVT::i8   , Custom);
 357     setOperationAction(ISD::CTLZ           , MVT::i16  , Custom);
 358     setOperationAction(ISD::CTLZ           , MVT::i32  , Custom);
 359     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i8   , Custom);
 360     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i16  , Custom);
 361     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i32  , Custom);
 362     if (Subtarget->is64Bit()) {
 363       setOperationAction(ISD::CTLZ         , MVT::i64  , Custom);
 364       setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i64, Custom);
 365     }
 366   }
 367
 368   // Special handling for half-precision floating point conversions.
 369   // If we don't have F16C support, then lower half float conversions
 370   // into library calls.
 371   if (TM.Options.UseSoftFloat || !Subtarget->hasF16C()) {
 372     setOperationAction(ISD::FP16_TO_FP, MVT::f32, Expand);
 373     setOperationAction(ISD::FP_TO_FP16, MVT::f32, Expand);
 374   }
 375
 376   // There's never any support for operations beyond MVT::f32.
 377   setOperationAction(ISD::FP16_TO_FP, MVT::f64, Expand);
 378   setOperationAction(ISD::FP16_TO_FP, MVT::f80, Expand);
 379   setOperationAction(ISD::FP_TO_FP16, MVT::f64, Expand);
 380   setOperationAction(ISD::FP_TO_FP16, MVT::f80, Expand);
 381
 382   setLoadExtAction(ISD::EXTLOAD, MVT::f32, MVT::f16, Expand);
 383   setLoadExtAction(ISD::EXTLOAD, MVT::f64, MVT::f16, Expand);
 384   setLoadExtAction(ISD::EXTLOAD, MVT::f80, MVT::f16, Expand);
 385   setTruncStoreAction(MVT::f32, MVT::f16, Expand);
 386   setTruncStoreAction(MVT::f64, MVT::f16, Expand);
 387   setTruncStoreAction(MVT::f80, MVT::f16, Expand);
 388
 389   if (Subtarget->hasPOPCNT()) {
 390     setOperationAction(ISD::CTPOP          , MVT::i8   , Promote);
 391   } else {
 392     setOperationAction(ISD::CTPOP          , MVT::i8   , Expand);
 393     setOperationAction(ISD::CTPOP          , MVT::i16  , Expand);
 394     setOperationAction(ISD::CTPOP          , MVT::i32  , Expand);
 395     if (Subtarget->is64Bit())
 396       setOperationAction(ISD::CTPOP        , MVT::i64  , Expand);
 397   }
 398
 399   setOperationAction(ISD::READCYCLECOUNTER , MVT::i64  , Custom);
 400
 401   if (!Subtarget->hasMOVBE())
 402     setOperationAction(ISD::BSWAP          , MVT::i16  , Expand);
 403
 404   // These should be promoted to a larger select which is supported.
 405   setOperationAction(ISD::SELECT          , MVT::i1   , Promote);
 406   // X86 wants to expand cmov itself.
 407   setOperationAction(ISD::SELECT          , MVT::i8   , Custom);
 408   setOperationAction(ISD::SELECT          , MVT::i16  , Custom);
 409   setOperationAction(ISD::SELECT          , MVT::i32  , Custom);
 410   setOperationAction(ISD::SELECT          , MVT::f32  , Custom);
 411   setOperationAction(ISD::SELECT          , MVT::f64  , Custom);
 412   setOperationAction(ISD::SELECT          , MVT::f80  , Custom);
 413   setOperationAction(ISD::SETCC           , MVT::i8   , Custom);
 414   setOperationAction(ISD::SETCC           , MVT::i16  , Custom);
 415   setOperationAction(ISD::SETCC           , MVT::i32  , Custom);
 416   setOperationAction(ISD::SETCC           , MVT::f32  , Custom);
 417   setOperationAction(ISD::SETCC           , MVT::f64  , Custom);
 418   setOperationAction(ISD::SETCC           , MVT::f80  , Custom);
 419   if (Subtarget->is64Bit()) {
 420     setOperationAction(ISD::SELECT        , MVT::i64  , Custom);
 421     setOperationAction(ISD::SETCC         , MVT::i64  , Custom);
 422   }
 423   setOperationAction(ISD::EH_RETURN       , MVT::Other, Custom);
 424   // NOTE: EH_SJLJ_SETJMP/_LONGJMP supported here is NOT intended to support
 425   // SjLj exception handling but a light-weight setjmp/longjmp replacement to
 426   // support continuation, user-level threading, and etc.. As a result, no
 427   // other SjLj exception interfaces are implemented and please don't build
 428   // your own exception handling based on them.
 429   // LLVM/Clang supports zero-cost DWARF exception handling.
 430   setOperationAction(ISD::EH_SJLJ_SETJMP, MVT::i32, Custom);
 431   setOperationAction(ISD::EH_SJLJ_LONGJMP, MVT::Other, Custom);
 432
 433   // Darwin ABI issue.
 434   setOperationAction(ISD::ConstantPool    , MVT::i32  , Custom);
 435   setOperationAction(ISD::JumpTable       , MVT::i32  , Custom);
 436   setOperationAction(ISD::GlobalAddress   , MVT::i32  , Custom);
 437   setOperationAction(ISD::GlobalTLSAddress, MVT::i32  , Custom);
 438   if (Subtarget->is64Bit())
 439     setOperationAction(ISD::GlobalTLSAddress, MVT::i64, Custom);
 440   setOperationAction(ISD::ExternalSymbol  , MVT::i32  , Custom);
 441   setOperationAction(ISD::BlockAddress    , MVT::i32  , Custom);
 442   if (Subtarget->is64Bit()) {
 443     setOperationAction(ISD::ConstantPool  , MVT::i64  , Custom);
 444     setOperationAction(ISD::JumpTable     , MVT::i64  , Custom);
 445     setOperationAction(ISD::GlobalAddress , MVT::i64  , Custom);
 446     setOperationAction(ISD::ExternalSymbol, MVT::i64  , Custom);
 447     setOperationAction(ISD::BlockAddress  , MVT::i64  , Custom);
 448   }
 449   // 64-bit addm sub, shl, sra, srl (iff 32-bit x86)
 450   setOperationAction(ISD::SHL_PARTS       , MVT::i32  , Custom);
 451   setOperationAction(ISD::SRA_PARTS       , MVT::i32  , Custom);
 452   setOperationAction(ISD::SRL_PARTS       , MVT::i32  , Custom);
 453   if (Subtarget->is64Bit()) {
 454     setOperationAction(ISD::SHL_PARTS     , MVT::i64  , Custom);
 455     setOperationAction(ISD::SRA_PARTS     , MVT::i64  , Custom);
 456     setOperationAction(ISD::SRL_PARTS     , MVT::i64  , Custom);
 457   }
 458
 459   if (Subtarget->hasSSE1())
 460     setOperationAction(ISD::PREFETCH      , MVT::Other, Legal);
 461
 462   setOperationAction(ISD::ATOMIC_FENCE  , MVT::Other, Custom);
 463
 464   // Expand certain atomics
 465   for (unsigned i = 0; i != array_lengthof(IntVTs); ++i) {
 466     MVT VT = IntVTs[i];
 467     setOperationAction(ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, VT, Custom);
 468     setOperationAction(ISD::ATOMIC_LOAD_SUB, VT, Custom);
 469     setOperationAction(ISD::ATOMIC_STORE, VT, Custom);
 470   }
 471
 472   if (Subtarget->hasCmpxchg16b()) {
 473     setOperationAction(ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, MVT::i128, Custom);
 474   }
 475
 476   // FIXME - use subtarget debug flags
 477   if (!Subtarget->isTargetDarwin() && !Subtarget->isTargetELF() &&
 478       !Subtarget->isTargetCygMing() && !Subtarget->isTargetWin64()) {
 479     setOperationAction(ISD::EH_LABEL, MVT::Other, Expand);
 480   }
 481
 482   if (Subtarget->is64Bit()) {
 483     setExceptionPointerRegister(X86::RAX);
 484     setExceptionSelectorRegister(X86::RDX);
 485   } else {
 486     setExceptionPointerRegister(X86::EAX);
 487     setExceptionSelectorRegister(X86::EDX);
 488   }
 489   setOperationAction(ISD::FRAME_TO_ARGS_OFFSET, MVT::i32, Custom);
 490   setOperationAction(ISD::FRAME_TO_ARGS_OFFSET, MVT::i64, Custom);
 491
 492   setOperationAction(ISD::INIT_TRAMPOLINE, MVT::Other, Custom);
 493   setOperationAction(ISD::ADJUST_TRAMPOLINE, MVT::Other, Custom);
 494
 495   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 496   setOperationAction(ISD::DEBUGTRAP, MVT::Other, Legal);
 497
 498   // VASTART needs to be custom lowered to use the VarArgsFrameIndex
 499   setOperationAction(ISD::VASTART           , MVT::Other, Custom);
 500   setOperationAction(ISD::VAEND             , MVT::Other, Expand);
 501   if (Subtarget->is64Bit() && !Subtarget->isTargetWin64()) {
 502     // TargetInfo::X86_64ABIBuiltinVaList
 503     setOperationAction(ISD::VAARG           , MVT::Other, Custom);
 504     setOperationAction(ISD::VACOPY          , MVT::Other, Custom);
 505   } else {
 506     // TargetInfo::CharPtrBuiltinVaList
 507     setOperationAction(ISD::VAARG           , MVT::Other, Expand);
 508     setOperationAction(ISD::VACOPY          , MVT::Other, Expand);
 509   }
 510
 511   setOperationAction(ISD::STACKSAVE,          MVT::Other, Expand);
 512   setOperationAction(ISD::STACKRESTORE,       MVT::Other, Expand);
 513
 514   setOperationAction(ISD::DYNAMIC_STACKALLOC, getPointerTy(), Custom);
 515
 516   if (!TM.Options.UseSoftFloat && X86ScalarSSEf64) {
 517     // f32 and f64 use SSE.
 518     // Set up the FP register classes.
 519     addRegisterClass(MVT::f32, &X86::FR32RegClass);
 520     addRegisterClass(MVT::f64, &X86::FR64RegClass);
 521
 522     // Use ANDPD to simulate FABS.
 523     setOperationAction(ISD::FABS , MVT::f64, Custom);
 524     setOperationAction(ISD::FABS , MVT::f32, Custom);
 525
 526     // Use XORP to simulate FNEG.
 527     setOperationAction(ISD::FNEG , MVT::f64, Custom);
 528     setOperationAction(ISD::FNEG , MVT::f32, Custom);
 529
 530     // Use ANDPD and ORPD to simulate FCOPYSIGN.
 531     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Custom);
 532     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 533
 534     // Lower this to FGETSIGNx86 plus an AND.
 535     setOperationAction(ISD::FGETSIGN, MVT::i64, Custom);
 536     setOperationAction(ISD::FGETSIGN, MVT::i32, Custom);
 537
 538     // We don't support sin/cos/fmod
 539     setOperationAction(ISD::FSIN   , MVT::f64, Expand);
 540     setOperationAction(ISD::FCOS   , MVT::f64, Expand);
 541     setOperationAction(ISD::FSINCOS, MVT::f64, Expand);
 542     setOperationAction(ISD::FSIN   , MVT::f32, Expand);
 543     setOperationAction(ISD::FCOS   , MVT::f32, Expand);
 544     setOperationAction(ISD::FSINCOS, MVT::f32, Expand);
 545
 546     // Expand FP immediates into loads from the stack, except for the special
 547     // cases we handle.
 548     addLegalFPImmediate(APFloat(+0.0)); // xorpd
 549     addLegalFPImmediate(APFloat(+0.0f)); // xorps
 550   } else if (!TM.Options.UseSoftFloat && X86ScalarSSEf32) {
 551     // Use SSE for f32, x87 for f64.
 552     // Set up the FP register classes.
 553     addRegisterClass(MVT::f32, &X86::FR32RegClass);
 554     addRegisterClass(MVT::f64, &X86::RFP64RegClass);
 555
 556     // Use ANDPS to simulate FABS.
 557     setOperationAction(ISD::FABS , MVT::f32, Custom);
 558
 559     // Use XORP to simulate FNEG.
 560     setOperationAction(ISD::FNEG , MVT::f32, Custom);
 561
 562     setOperationAction(ISD::UNDEF,     MVT::f64, Expand);
 563
 564     // Use ANDPS and ORPS to simulate FCOPYSIGN.
 565     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 566     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 567
 568     // We don't support sin/cos/fmod
 569     setOperationAction(ISD::FSIN   , MVT::f32, Expand);
 570     setOperationAction(ISD::FCOS   , MVT::f32, Expand);
 571     setOperationAction(ISD::FSINCOS, MVT::f32, Expand);
 572
 573     // Special cases we handle for FP constants.
 574     addLegalFPImmediate(APFloat(+0.0f)); // xorps
 575     addLegalFPImmediate(APFloat(+0.0)); // FLD0
 576     addLegalFPImmediate(APFloat(+1.0)); // FLD1
 577     addLegalFPImmediate(APFloat(-0.0)); // FLD0/FCHS
 578     addLegalFPImmediate(APFloat(-1.0)); // FLD1/FCHS
 579
 580     if (!TM.Options.UnsafeFPMath) {
 581       setOperationAction(ISD::FSIN   , MVT::f64, Expand);
 582       setOperationAction(ISD::FCOS   , MVT::f64, Expand);
 583       setOperationAction(ISD::FSINCOS, MVT::f64, Expand);
 584     }
 585   } else if (!TM.Options.UseSoftFloat) {
 586     // f32 and f64 in x87.
 587     // Set up the FP register classes.
 588     addRegisterClass(MVT::f64, &X86::RFP64RegClass);
 589     addRegisterClass(MVT::f32, &X86::RFP32RegClass);
 590
 591     setOperationAction(ISD::UNDEF,     MVT::f64, Expand);
 592     setOperationAction(ISD::UNDEF,     MVT::f32, Expand);
 593     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 594     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Expand);
 595
 596     if (!TM.Options.UnsafeFPMath) {
 597       setOperationAction(ISD::FSIN   , MVT::f64, Expand);
 598       setOperationAction(ISD::FSIN   , MVT::f32, Expand);
 599       setOperationAction(ISD::FCOS   , MVT::f64, Expand);
 600       setOperationAction(ISD::FCOS   , MVT::f32, Expand);
 601       setOperationAction(ISD::FSINCOS, MVT::f64, Expand);
 602       setOperationAction(ISD::FSINCOS, MVT::f32, Expand);
 603     }
 604     addLegalFPImmediate(APFloat(+0.0)); // FLD0
 605     addLegalFPImmediate(APFloat(+1.0)); // FLD1
 606     addLegalFPImmediate(APFloat(-0.0)); // FLD0/FCHS
 607     addLegalFPImmediate(APFloat(-1.0)); // FLD1/FCHS
 608     addLegalFPImmediate(APFloat(+0.0f)); // FLD0
 609     addLegalFPImmediate(APFloat(+1.0f)); // FLD1
 610     addLegalFPImmediate(APFloat(-0.0f)); // FLD0/FCHS
 611     addLegalFPImmediate(APFloat(-1.0f)); // FLD1/FCHS
 612   }
 613
 614   // We don't support FMA.
 615   setOperationAction(ISD::FMA, MVT::f64, Expand);
 616   setOperationAction(ISD::FMA, MVT::f32, Expand);
 617
 618   // Long double always uses X87.
 619   if (!TM.Options.UseSoftFloat) {
 620     addRegisterClass(MVT::f80, &X86::RFP80RegClass);
 621     setOperationAction(ISD::UNDEF,     MVT::f80, Expand);
 622     setOperationAction(ISD::FCOPYSIGN, MVT::f80, Expand);
 623     {
 624       APFloat TmpFlt = APFloat::getZero(APFloat::x87DoubleExtended);
 625       addLegalFPImmediate(TmpFlt);  // FLD0
 626       TmpFlt.changeSign();
 627       addLegalFPImmediate(TmpFlt);  // FLD0/FCHS
 628
 629       bool ignored;
 630       APFloat TmpFlt2(+1.0);
 631       TmpFlt2.convert(APFloat::x87DoubleExtended, APFloat::rmNearestTiesToEven,
 632                       &ignored);
 633       addLegalFPImmediate(TmpFlt2);  // FLD1
 634       TmpFlt2.changeSign();
 635       addLegalFPImmediate(TmpFlt2);  // FLD1/FCHS
 636     }
 637
 638     if (!TM.Options.UnsafeFPMath) {
 639       setOperationAction(ISD::FSIN   , MVT::f80, Expand);
 640       setOperationAction(ISD::FCOS   , MVT::f80, Expand);
 641       setOperationAction(ISD::FSINCOS, MVT::f80, Expand);
 642     }
 643
 644     setOperationAction(ISD::FFLOOR, MVT::f80, Expand);
 645     setOperationAction(ISD::FCEIL,  MVT::f80, Expand);
 646     setOperationAction(ISD::FTRUNC, MVT::f80, Expand);
 647     setOperationAction(ISD::FRINT,  MVT::f80, Expand);
 648     setOperationAction(ISD::FNEARBYINT, MVT::f80, Expand);
 649     setOperationAction(ISD::FMA, MVT::f80, Expand);
 650   }
 651
 652   // Always use a library call for pow.
 653   setOperationAction(ISD::FPOW             , MVT::f32  , Expand);
 654   setOperationAction(ISD::FPOW             , MVT::f64  , Expand);
 655   setOperationAction(ISD::FPOW             , MVT::f80  , Expand);
 656
 657   setOperationAction(ISD::FLOG, MVT::f80, Expand);
 658   setOperationAction(ISD::FLOG2, MVT::f80, Expand);
 659   setOperationAction(ISD::FLOG10, MVT::f80, Expand);
 660   setOperationAction(ISD::FEXP, MVT::f80, Expand);
 661   setOperationAction(ISD::FEXP2, MVT::f80, Expand);
 662   setOperationAction(ISD::FMINNUM, MVT::f80, Expand);
 663   setOperationAction(ISD::FMAXNUM, MVT::f80, Expand);
 664
 665   // First set operation action for all vector types to either promote
 666   // (for widening) or expand (for scalarization). Then we will selectively
 667   // turn on ones that can be effectively codegen'd.
 668   for (MVT VT : MVT::vector_valuetypes()) {
 669     setOperationAction(ISD::ADD , VT, Expand);
 670     setOperationAction(ISD::SUB , VT, Expand);
 671     setOperationAction(ISD::FADD, VT, Expand);
 672     setOperationAction(ISD::FNEG, VT, Expand);
 673     setOperationAction(ISD::FSUB, VT, Expand);
 674     setOperationAction(ISD::MUL , VT, Expand);
 675     setOperationAction(ISD::FMUL, VT, Expand);
 676     setOperationAction(ISD::SDIV, VT, Expand);
 677     setOperationAction(ISD::UDIV, VT, Expand);
 678     setOperationAction(ISD::FDIV, VT, Expand);
 679     setOperationAction(ISD::SREM, VT, Expand);
 680     setOperationAction(ISD::UREM, VT, Expand);
 681     setOperationAction(ISD::LOAD, VT, Expand);
 682     setOperationAction(ISD::VECTOR_SHUFFLE, VT, Expand);
 683     setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT,Expand);
 684     setOperationAction(ISD::INSERT_VECTOR_ELT, VT, Expand);
 685     setOperationAction(ISD::EXTRACT_SUBVECTOR, VT,Expand);
 686     setOperationAction(ISD::INSERT_SUBVECTOR, VT,Expand);
 687     setOperationAction(ISD::FABS, VT, Expand);
 688     setOperationAction(ISD::FSIN, VT, Expand);
 689     setOperationAction(ISD::FSINCOS, VT, Expand);
 690     setOperationAction(ISD::FCOS, VT, Expand);
 691     setOperationAction(ISD::FSINCOS, VT, Expand);
 692     setOperationAction(ISD::FREM, VT, Expand);
 693     setOperationAction(ISD::FMA,  VT, Expand);
 694     setOperationAction(ISD::FPOWI, VT, Expand);
 695     setOperationAction(ISD::FSQRT, VT, Expand);
 696     setOperationAction(ISD::FCOPYSIGN, VT, Expand);
 697     setOperationAction(ISD::FFLOOR, VT, Expand);
 698     setOperationAction(ISD::FCEIL, VT, Expand);
 699     setOperationAction(ISD::FTRUNC, VT, Expand);
 700     setOperationAction(ISD::FRINT, VT, Expand);
 701     setOperationAction(ISD::FNEARBYINT, VT, Expand);
 702     setOperationAction(ISD::SMUL_LOHI, VT, Expand);
 703     setOperationAction(ISD::MULHS, VT, Expand);
 704     setOperationAction(ISD::UMUL_LOHI, VT, Expand);
 705     setOperationAction(ISD::MULHU, VT, Expand);
 706     setOperationAction(ISD::SDIVREM, VT, Expand);
 707     setOperationAction(ISD::UDIVREM, VT, Expand);
 708     setOperationAction(ISD::FPOW, VT, Expand);
 709     setOperationAction(ISD::CTPOP, VT, Expand);
 710     setOperationAction(ISD::CTTZ, VT, Expand);
 711     setOperationAction(ISD::CTTZ_ZERO_UNDEF, VT, Expand);
 712     setOperationAction(ISD::CTLZ, VT, Expand);
 713     setOperationAction(ISD::CTLZ_ZERO_UNDEF, VT, Expand);
 714     setOperationAction(ISD::SHL, VT, Expand);
 715     setOperationAction(ISD::SRA, VT, Expand);
 716     setOperationAction(ISD::SRL, VT, Expand);
 717     setOperationAction(ISD::ROTL, VT, Expand);
 718     setOperationAction(ISD::ROTR, VT, Expand);
 719     setOperationAction(ISD::BSWAP, VT, Expand);
 720     setOperationAction(ISD::SETCC, VT, Expand);
 721     setOperationAction(ISD::FLOG, VT, Expand);
 722     setOperationAction(ISD::FLOG2, VT, Expand);
 723     setOperationAction(ISD::FLOG10, VT, Expand);
 724     setOperationAction(ISD::FEXP, VT, Expand);
 725     setOperationAction(ISD::FEXP2, VT, Expand);
 726     setOperationAction(ISD::FP_TO_UINT, VT, Expand);
 727     setOperationAction(ISD::FP_TO_SINT, VT, Expand);
 728     setOperationAction(ISD::UINT_TO_FP, VT, Expand);
 729     setOperationAction(ISD::SINT_TO_FP, VT, Expand);
 730     setOperationAction(ISD::SIGN_EXTEND_INREG, VT,Expand);
 731     setOperationAction(ISD::TRUNCATE, VT, Expand);
 732     setOperationAction(ISD::SIGN_EXTEND, VT, Expand);
 733     setOperationAction(ISD::ZERO_EXTEND, VT, Expand);
 734     setOperationAction(ISD::ANY_EXTEND, VT, Expand);
 735     setOperationAction(ISD::VSELECT, VT, Expand);
 736     setOperationAction(ISD::SELECT_CC, VT, Expand);
 737     for (MVT InnerVT : MVT::vector_valuetypes()) {
 738       setTruncStoreAction(InnerVT, VT, Expand);
 739
 740       setLoadExtAction(ISD::SEXTLOAD, InnerVT, VT, Expand);
 741       setLoadExtAction(ISD::ZEXTLOAD, InnerVT, VT, Expand);
 742
 743       // N.b. ISD::EXTLOAD legality is basically ignored except for i1-like
 744       // types, we have to deal with them whether we ask for Expansion or not.
 745       // Setting Expand causes its own optimisation problems though, so leave
 746       // them legal.
 747       if (VT.getVectorElementType() == MVT::i1)
 748         setLoadExtAction(ISD::EXTLOAD, InnerVT, VT, Expand);
 749     }
 750   }
 751
 752   // FIXME: In order to prevent SSE instructions being expanded to MMX ones
 753   // with -msoft-float, disable use of MMX as well.
 754   if (!TM.Options.UseSoftFloat && Subtarget->hasMMX()) {
 755     addRegisterClass(MVT::x86mmx, &X86::VR64RegClass);
 756     // No operations on x86mmx supported, everything uses intrinsics.
 757   }
 758
 759   // MMX-sized vectors (other than x86mmx) are expected to be expanded
 760   // into smaller operations.
 761   for (MVT MMXTy : {MVT::v8i8, MVT::v4i16, MVT::v2i32, MVT::v1i64}) {
 762     setOperationAction(ISD::MULHS,              MMXTy,      Expand);
 763     setOperationAction(ISD::AND,                MMXTy,      Expand);
 764     setOperationAction(ISD::OR,                 MMXTy,      Expand);
 765     setOperationAction(ISD::XOR,                MMXTy,      Expand);
 766     setOperationAction(ISD::SCALAR_TO_VECTOR,   MMXTy,      Expand);
 767     setOperationAction(ISD::SELECT,             MMXTy,      Expand);
 768     setOperationAction(ISD::BITCAST,            MMXTy,      Expand);
 769   }
 770   setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v1i64, Expand);
 771
 772   if (!TM.Options.UseSoftFloat && Subtarget->hasSSE1()) {
 773     addRegisterClass(MVT::v4f32, &X86::VR128RegClass);
 774
 775     setOperationAction(ISD::FADD,               MVT::v4f32, Legal);
 776     setOperationAction(ISD::FSUB,               MVT::v4f32, Legal);
 777     setOperationAction(ISD::FMUL,               MVT::v4f32, Legal);
 778     setOperationAction(ISD::FDIV,               MVT::v4f32, Legal);
 779     setOperationAction(ISD::FSQRT,              MVT::v4f32, Legal);
 780     setOperationAction(ISD::FNEG,               MVT::v4f32, Custom);
 781     setOperationAction(ISD::FABS,               MVT::v4f32, Custom);
 782     setOperationAction(ISD::LOAD,               MVT::v4f32, Legal);
 783     setOperationAction(ISD::BUILD_VECTOR,       MVT::v4f32, Custom);
 784     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v4f32, Custom);
 785     setOperationAction(ISD::VSELECT,            MVT::v4f32, Custom);
 786     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f32, Custom);
 787     setOperationAction(ISD::SELECT,             MVT::v4f32, Custom);
 788     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i32, Custom);
 789   }
 790
 791   if (!TM.Options.UseSoftFloat && Subtarget->hasSSE2()) {
 792     addRegisterClass(MVT::v2f64, &X86::VR128RegClass);
 793
 794     // FIXME: Unfortunately, -soft-float and -no-implicit-float mean XMM
 795     // registers cannot be used even for integer operations.
 796     addRegisterClass(MVT::v16i8, &X86::VR128RegClass);
 797     addRegisterClass(MVT::v8i16, &X86::VR128RegClass);
 798     addRegisterClass(MVT::v4i32, &X86::VR128RegClass);
 799     addRegisterClass(MVT::v2i64, &X86::VR128RegClass);
 800
 801     setOperationAction(ISD::ADD,                MVT::v16i8, Legal);
 802     setOperationAction(ISD::ADD,                MVT::v8i16, Legal);
 803     setOperationAction(ISD::ADD,                MVT::v4i32, Legal);
 804     setOperationAction(ISD::ADD,                MVT::v2i64, Legal);
 805     setOperationAction(ISD::MUL,                MVT::v16i8, Custom);
 806     setOperationAction(ISD::MUL,                MVT::v4i32, Custom);
 807     setOperationAction(ISD::MUL,                MVT::v2i64, Custom);
 808     setOperationAction(ISD::UMUL_LOHI,          MVT::v4i32, Custom);
 809     setOperationAction(ISD::SMUL_LOHI,          MVT::v4i32, Custom);
 810     setOperationAction(ISD::MULHU,              MVT::v8i16, Legal);
 811     setOperationAction(ISD::MULHS,              MVT::v8i16, Legal);
 812     setOperationAction(ISD::SUB,                MVT::v16i8, Legal);
 813     setOperationAction(ISD::SUB,                MVT::v8i16, Legal);
 814     setOperationAction(ISD::SUB,                MVT::v4i32, Legal);
 815     setOperationAction(ISD::SUB,                MVT::v2i64, Legal);
 816     setOperationAction(ISD::MUL,                MVT::v8i16, Legal);
 817     setOperationAction(ISD::FADD,               MVT::v2f64, Legal);
 818     setOperationAction(ISD::FSUB,               MVT::v2f64, Legal);
 819     setOperationAction(ISD::FMUL,               MVT::v2f64, Legal);
 820     setOperationAction(ISD::FDIV,               MVT::v2f64, Legal);
 821     setOperationAction(ISD::FSQRT,              MVT::v2f64, Legal);
 822     setOperationAction(ISD::FNEG,               MVT::v2f64, Custom);
 823     setOperationAction(ISD::FABS,               MVT::v2f64, Custom);
 824
 825     setOperationAction(ISD::SETCC,              MVT::v2i64, Custom);
 826     setOperationAction(ISD::SETCC,              MVT::v16i8, Custom);
 827     setOperationAction(ISD::SETCC,              MVT::v8i16, Custom);
 828     setOperationAction(ISD::SETCC,              MVT::v4i32, Custom);
 829
 830     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v16i8, Custom);
 831     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v8i16, Custom);
 832     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i16, Custom);
 833     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i32, Custom);
 834     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f32, Custom);
 835
 836     // Only provide customized ctpop vector bit twiddling for vector types we
 837     // know to perform better than using the popcnt instructions on each vector
 838     // element. If popcnt isn't supported, always provide the custom version.
 839     if (!Subtarget->hasPOPCNT()) {
 840       setOperationAction(ISD::CTPOP,            MVT::v4i32, Custom);
 841       setOperationAction(ISD::CTPOP,            MVT::v2i64, Custom);
 842     }
 843
 844     // Custom lower build_vector, vector_shuffle, and extract_vector_elt.
 845     for (int i = MVT::v16i8; i != MVT::v2i64; ++i) {
 846       MVT VT = (MVT::SimpleValueType)i;
 847       // Do not attempt to custom lower non-power-of-2 vectors
 848       if (!isPowerOf2_32(VT.getVectorNumElements()))
 849         continue;
 850       // Do not attempt to custom lower non-128-bit vectors
 851       if (!VT.is128BitVector())
 852         continue;
 853       setOperationAction(ISD::BUILD_VECTOR,       VT, Custom);
 854       setOperationAction(ISD::VECTOR_SHUFFLE,     VT, Custom);
 855       setOperationAction(ISD::VSELECT,            VT, Custom);
 856       setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT, Custom);
 857     }
 858
 859     // We support custom legalizing of sext and anyext loads for specific
 860     // memory vector types which we can load as a scalar (or sequence of
 861     // scalars) and extend in-register to a legal 128-bit vector type. For sext
 862     // loads these must work with a single scalar load.
 863     for (MVT VT : MVT::integer_vector_valuetypes()) {
 864       setLoadExtAction(ISD::SEXTLOAD, VT, MVT::v4i8, Custom);
 865       setLoadExtAction(ISD::SEXTLOAD, VT, MVT::v4i16, Custom);
 866       setLoadExtAction(ISD::SEXTLOAD, VT, MVT::v8i8, Custom);
 867       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v2i8, Custom);
 868       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v2i16, Custom);
 869       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v2i32, Custom);
 870       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v4i8, Custom);
 871       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v4i16, Custom);
 872       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v8i8, Custom);
 873     }
 874
 875     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2f64, Custom);
 876     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2i64, Custom);
 877     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2f64, Custom);
 878     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2i64, Custom);
 879     setOperationAction(ISD::VSELECT,            MVT::v2f64, Custom);
 880     setOperationAction(ISD::VSELECT,            MVT::v2i64, Custom);
 881     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2f64, Custom);
 882     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2f64, Custom);
 883
 884     if (Subtarget->is64Bit()) {
 885       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2i64, Custom);
 886       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2i64, Custom);
 887     }
 888
 889     // Promote v16i8, v8i16, v4i32 load, select, and, or, xor to v2i64.
 890     for (int i = MVT::v16i8; i != MVT::v2i64; ++i) {
 891       MVT VT = (MVT::SimpleValueType)i;
 892
 893       // Do not attempt to promote non-128-bit vectors
 894       if (!VT.is128BitVector())
 895         continue;
 896
 897       setOperationAction(ISD::AND,    VT, Promote);
 898       AddPromotedToType (ISD::AND,    VT, MVT::v2i64);
 899       setOperationAction(ISD::OR,     VT, Promote);
 900       AddPromotedToType (ISD::OR,     VT, MVT::v2i64);
 901       setOperationAction(ISD::XOR,    VT, Promote);
 902       AddPromotedToType (ISD::XOR,    VT, MVT::v2i64);
 903       setOperationAction(ISD::LOAD,   VT, Promote);
 904       AddPromotedToType (ISD::LOAD,   VT, MVT::v2i64);
 905       setOperationAction(ISD::SELECT, VT, Promote);
 906       AddPromotedToType (ISD::SELECT, VT, MVT::v2i64);
 907     }
 908
 909     // Custom lower v2i64 and v2f64 selects.
 910     setOperationAction(ISD::LOAD,               MVT::v2f64, Legal);
 911     setOperationAction(ISD::LOAD,               MVT::v2i64, Legal);
 912     setOperationAction(ISD::SELECT,             MVT::v2f64, Custom);
 913     setOperationAction(ISD::SELECT,             MVT::v2i64, Custom);
 914
 915     setOperationAction(ISD::FP_TO_SINT,         MVT::v4i32, Legal);
 916     setOperationAction(ISD::SINT_TO_FP,         MVT::v4i32, Legal);
 917
 918     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i8,  Custom);
 919     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i16, Custom);
 920     // As there is no 64-bit GPR available, we need build a special custom
 921     // sequence to convert from v2i32 to v2f32.
 922     if (!Subtarget->is64Bit())
 923       setOperationAction(ISD::UINT_TO_FP,       MVT::v2f32, Custom);
 924
 925     setOperationAction(ISD::FP_EXTEND,          MVT::v2f32, Custom);
 926     setOperationAction(ISD::FP_ROUND,           MVT::v2f32, Custom);
 927
 928     for (MVT VT : MVT::fp_vector_valuetypes())
 929       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v2f32, Legal);
 930
 931     setOperationAction(ISD::BITCAST,            MVT::v2i32, Custom);
 932     setOperationAction(ISD::BITCAST,            MVT::v4i16, Custom);
 933     setOperationAction(ISD::BITCAST,            MVT::v8i8,  Custom);
 934   }
 935
 936   if (!TM.Options.UseSoftFloat && Subtarget->hasSSE41()) {
 937     for (MVT RoundedTy : {MVT::f32, MVT::f64, MVT::v4f32, MVT::v2f64}) {
 938       setOperationAction(ISD::FFLOOR,           RoundedTy,  Legal);
 939       setOperationAction(ISD::FCEIL,            RoundedTy,  Legal);
 940       setOperationAction(ISD::FTRUNC,           RoundedTy,  Legal);
 941       setOperationAction(ISD::FRINT,            RoundedTy,  Legal);
 942       setOperationAction(ISD::FNEARBYINT,       RoundedTy,  Legal);
 943     }
 944
 945     // FIXME: Do we need to handle scalar-to-vector here?
 946     setOperationAction(ISD::MUL,                MVT::v4i32, Legal);
 947
 948     // We directly match byte blends in the backend as they match the VSELECT
 949     // condition form.
 950     setOperationAction(ISD::VSELECT,            MVT::v16i8, Legal);
 951
 952     // SSE41 brings specific instructions for doing vector sign extend even in
 953     // cases where we don't have SRA.
 954     for (MVT VT : MVT::integer_vector_valuetypes()) {
 955       setLoadExtAction(ISD::SEXTLOAD, VT, MVT::v2i8, Custom);
 956       setLoadExtAction(ISD::SEXTLOAD, VT, MVT::v2i16, Custom);
 957       setLoadExtAction(ISD::SEXTLOAD, VT, MVT::v2i32, Custom);
 958     }
 959
 960     // SSE41 also has vector sign/zero extending loads, PMOV[SZ]X
 961     setLoadExtAction(ISD::SEXTLOAD, MVT::v8i16, MVT::v8i8,  Legal);
 962     setLoadExtAction(ISD::SEXTLOAD, MVT::v4i32, MVT::v4i8,  Legal);
 963     setLoadExtAction(ISD::SEXTLOAD, MVT::v2i64, MVT::v2i8,  Legal);
 964     setLoadExtAction(ISD::SEXTLOAD, MVT::v4i32, MVT::v4i16, Legal);
 965     setLoadExtAction(ISD::SEXTLOAD, MVT::v2i64, MVT::v2i16, Legal);
 966     setLoadExtAction(ISD::SEXTLOAD, MVT::v2i64, MVT::v2i32, Legal);
 967
 968     setLoadExtAction(ISD::ZEXTLOAD, MVT::v8i16, MVT::v8i8,  Legal);
 969     setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i32, MVT::v4i8,  Legal);
 970     setLoadExtAction(ISD::ZEXTLOAD, MVT::v2i64, MVT::v2i8,  Legal);
 971     setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i32, MVT::v4i16, Legal);
 972     setLoadExtAction(ISD::ZEXTLOAD, MVT::v2i64, MVT::v2i16, Legal);
 973     setLoadExtAction(ISD::ZEXTLOAD, MVT::v2i64, MVT::v2i32, Legal);
 974
 975     // i8 and i16 vectors are custom because the source register and source
 976     // source memory operand types are not the same width.  f32 vectors are
 977     // custom since the immediate controlling the insert encodes additional
 978     // information.
 979     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v16i8, Custom);
 980     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i16, Custom);
 981     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i32, Custom);
 982     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f32, Custom);
 983
 984     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v16i8, Custom);
 985     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v8i16, Custom);
 986     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4i32, Custom);
 987     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f32, Custom);
 988
 989     // FIXME: these should be Legal, but that's only for the case where
 990     // the index is constant.  For now custom expand to deal with that.
 991     if (Subtarget->is64Bit()) {
 992       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2i64, Custom);
 993       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2i64, Custom);
 994     }
 995   }
 996
 997   if (Subtarget->hasSSE2()) {
 998     setOperationAction(ISD::SRL,               MVT::v8i16, Custom);
 999     setOperationAction(ISD::SRL,               MVT::v16i8, Custom);
1000
1001     setOperationAction(ISD::SHL,               MVT::v8i16, Custom);
1002     setOperationAction(ISD::SHL,               MVT::v16i8, Custom);
1003
1004     setOperationAction(ISD::SRA,               MVT::v8i16, Custom);
1005     setOperationAction(ISD::SRA,               MVT::v16i8, Custom);
1006
1007     // In the customized shift lowering, the legal cases in AVX2 will be
1008     // recognized.
1009     setOperationAction(ISD::SRL,               MVT::v2i64, Custom);
1010     setOperationAction(ISD::SRL,               MVT::v4i32, Custom);
1011
1012     setOperationAction(ISD::SHL,               MVT::v2i64, Custom);
1013     setOperationAction(ISD::SHL,               MVT::v4i32, Custom);
1014
1015     setOperationAction(ISD::SRA,               MVT::v4i32, Custom);
1016   }
1017
1018   if (!TM.Options.UseSoftFloat && Subtarget->hasFp256()) {
1019     addRegisterClass(MVT::v32i8,  &X86::VR256RegClass);
1020     addRegisterClass(MVT::v16i16, &X86::VR256RegClass);
1021     addRegisterClass(MVT::v8i32,  &X86::VR256RegClass);
1022     addRegisterClass(MVT::v8f32,  &X86::VR256RegClass);
1023     addRegisterClass(MVT::v4i64,  &X86::VR256RegClass);
1024     addRegisterClass(MVT::v4f64,  &X86::VR256RegClass);
1025
1026     setOperationAction(ISD::LOAD,               MVT::v8f32, Legal);
1027     setOperationAction(ISD::LOAD,               MVT::v4f64, Legal);
1028     setOperationAction(ISD::LOAD,               MVT::v4i64, Legal);
1029
1030     setOperationAction(ISD::FADD,               MVT::v8f32, Legal);
1031     setOperationAction(ISD::FSUB,               MVT::v8f32, Legal);
1032     setOperationAction(ISD::FMUL,               MVT::v8f32, Legal);
1033     setOperationAction(ISD::FDIV,               MVT::v8f32, Legal);
1034     setOperationAction(ISD::FSQRT,              MVT::v8f32, Legal);
1035     setOperationAction(ISD::FFLOOR,             MVT::v8f32, Legal);
1036     setOperationAction(ISD::FCEIL,              MVT::v8f32, Legal);
1037     setOperationAction(ISD::FTRUNC,             MVT::v8f32, Legal);
1038     setOperationAction(ISD::FRINT,              MVT::v8f32, Legal);
1039     setOperationAction(ISD::FNEARBYINT,         MVT::v8f32, Legal);
1040     setOperationAction(ISD::FNEG,               MVT::v8f32, Custom);
1041     setOperationAction(ISD::FABS,               MVT::v8f32, Custom);
1042
1043     setOperationAction(ISD::FADD,               MVT::v4f64, Legal);
1044     setOperationAction(ISD::FSUB,               MVT::v4f64, Legal);
1045     setOperationAction(ISD::FMUL,               MVT::v4f64, Legal);
1046     setOperationAction(ISD::FDIV,               MVT::v4f64, Legal);
1047     setOperationAction(ISD::FSQRT,              MVT::v4f64, Legal);
1048     setOperationAction(ISD::FFLOOR,             MVT::v4f64, Legal);
1049     setOperationAction(ISD::FCEIL,              MVT::v4f64, Legal);
1050     setOperationAction(ISD::FTRUNC,             MVT::v4f64, Legal);
1051     setOperationAction(ISD::FRINT,              MVT::v4f64, Legal);
1052     setOperationAction(ISD::FNEARBYINT,         MVT::v4f64, Legal);
1053     setOperationAction(ISD::FNEG,               MVT::v4f64, Custom);
1054     setOperationAction(ISD::FABS,               MVT::v4f64, Custom);
1055
1056     // (fp_to_int:v8i16 (v8f32 ..)) requires the result type to be promoted
1057     // even though v8i16 is a legal type.
1058     setOperationAction(ISD::FP_TO_SINT,         MVT::v8i16, Promote);
1059     setOperationAction(ISD::FP_TO_UINT,         MVT::v8i16, Promote);
1060     setOperationAction(ISD::FP_TO_SINT,         MVT::v8i32, Legal);
1061
1062     setOperationAction(ISD::SINT_TO_FP,         MVT::v8i16, Promote);
1063     setOperationAction(ISD::SINT_TO_FP,         MVT::v8i32, Legal);
1064     setOperationAction(ISD::FP_ROUND,           MVT::v4f32, Legal);
1065
1066     setOperationAction(ISD::UINT_TO_FP,         MVT::v8i8,  Custom);
1067     setOperationAction(ISD::UINT_TO_FP,         MVT::v8i16, Custom);
1068
1069     for (MVT VT : MVT::fp_vector_valuetypes())
1070       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v4f32, Legal);
1071
1072     setOperationAction(ISD::SRL,               MVT::v16i16, Custom);
1073     setOperationAction(ISD::SRL,               MVT::v32i8, Custom);
1074
1075     setOperationAction(ISD::SHL,               MVT::v16i16, Custom);
1076     setOperationAction(ISD::SHL,               MVT::v32i8, Custom);
1077
1078     setOperationAction(ISD::SRA,               MVT::v16i16, Custom);
1079     setOperationAction(ISD::SRA,               MVT::v32i8, Custom);
1080
1081     setOperationAction(ISD::SETCC,             MVT::v32i8, Custom);
1082     setOperationAction(ISD::SETCC,             MVT::v16i16, Custom);
1083     setOperationAction(ISD::SETCC,             MVT::v8i32, Custom);
1084     setOperationAction(ISD::SETCC,             MVT::v4i64, Custom);
1085
1086     setOperationAction(ISD::SELECT,            MVT::v4f64, Custom);
1087     setOperationAction(ISD::SELECT,            MVT::v4i64, Custom);
1088     setOperationAction(ISD::SELECT,            MVT::v8f32, Custom);
1089
1090     setOperationAction(ISD::SIGN_EXTEND,       MVT::v4i64, Custom);
1091     setOperationAction(ISD::SIGN_EXTEND,       MVT::v8i32, Custom);
1092     setOperationAction(ISD::SIGN_EXTEND,       MVT::v16i16, Custom);
1093     setOperationAction(ISD::ZERO_EXTEND,       MVT::v4i64, Custom);
1094     setOperationAction(ISD::ZERO_EXTEND,       MVT::v8i32, Custom);
1095     setOperationAction(ISD::ZERO_EXTEND,       MVT::v16i16, Custom);
1096     setOperationAction(ISD::ANY_EXTEND,        MVT::v4i64, Custom);
1097     setOperationAction(ISD::ANY_EXTEND,        MVT::v8i32, Custom);
1098     setOperationAction(ISD::ANY_EXTEND,        MVT::v16i16, Custom);
1099     setOperationAction(ISD::TRUNCATE,          MVT::v16i8, Custom);
1100     setOperationAction(ISD::TRUNCATE,          MVT::v8i16, Custom);
1101     setOperationAction(ISD::TRUNCATE,          MVT::v4i32, Custom);
1102
1103     if (Subtarget->hasFMA() || Subtarget->hasFMA4()) {
1104       setOperationAction(ISD::FMA,             MVT::v8f32, Legal);
1105       setOperationAction(ISD::FMA,             MVT::v4f64, Legal);
1106       setOperationAction(ISD::FMA,             MVT::v4f32, Legal);
1107       setOperationAction(ISD::FMA,             MVT::v2f64, Legal);
1108       setOperationAction(ISD::FMA,             MVT::f32, Legal);
1109       setOperationAction(ISD::FMA,             MVT::f64, Legal);
1110     }
1111
1112     if (Subtarget->hasInt256()) {
1113       setOperationAction(ISD::ADD,             MVT::v4i64, Legal);
1114       setOperationAction(ISD::ADD,             MVT::v8i32, Legal);
1115       setOperationAction(ISD::ADD,             MVT::v16i16, Legal);
1116       setOperationAction(ISD::ADD,             MVT::v32i8, Legal);
1117
1118       setOperationAction(ISD::SUB,             MVT::v4i64, Legal);
1119       setOperationAction(ISD::SUB,             MVT::v8i32, Legal);
1120       setOperationAction(ISD::SUB,             MVT::v16i16, Legal);
1121       setOperationAction(ISD::SUB,             MVT::v32i8, Legal);
1122
1123       setOperationAction(ISD::MUL,             MVT::v4i64, Custom);
1124       setOperationAction(ISD::MUL,             MVT::v8i32, Legal);
1125       setOperationAction(ISD::MUL,             MVT::v16i16, Legal);
1126       setOperationAction(ISD::MUL,             MVT::v32i8, Custom);
1127
1128       setOperationAction(ISD::UMUL_LOHI,       MVT::v8i32, Custom);
1129       setOperationAction(ISD::SMUL_LOHI,       MVT::v8i32, Custom);
1130       setOperationAction(ISD::MULHU,           MVT::v16i16, Legal);
1131       setOperationAction(ISD::MULHS,           MVT::v16i16, Legal);
1132
1133       // The custom lowering for UINT_TO_FP for v8i32 becomes interesting
1134       // when we have a 256bit-wide blend with immediate.
1135       setOperationAction(ISD::UINT_TO_FP, MVT::v8i32, Custom);
1136
1137       // Only provide customized ctpop vector bit twiddling for vector types we
1138       // know to perform better than using the popcnt instructions on each
1139       // vector element. If popcnt isn't supported, always provide the custom
1140       // version.
1141       if (!Subtarget->hasPOPCNT())
1142         setOperationAction(ISD::CTPOP,           MVT::v4i64, Custom);
1143
1144       // Custom CTPOP always performs better on natively supported v8i32
1145       setOperationAction(ISD::CTPOP,             MVT::v8i32, Custom);
1146
1147       // AVX2 also has wider vector sign/zero extending loads, VPMOV[SZ]X
1148       setLoadExtAction(ISD::SEXTLOAD, MVT::v16i16, MVT::v16i8, Legal);
1149       setLoadExtAction(ISD::SEXTLOAD, MVT::v8i32,  MVT::v8i8,  Legal);
1150       setLoadExtAction(ISD::SEXTLOAD, MVT::v4i64,  MVT::v4i8,  Legal);
1151       setLoadExtAction(ISD::SEXTLOAD, MVT::v8i32,  MVT::v8i16, Legal);
1152       setLoadExtAction(ISD::SEXTLOAD, MVT::v4i64,  MVT::v4i16, Legal);
1153       setLoadExtAction(ISD::SEXTLOAD, MVT::v4i64,  MVT::v4i32, Legal);
1154
1155       setLoadExtAction(ISD::ZEXTLOAD, MVT::v16i16, MVT::v16i8, Legal);
1156       setLoadExtAction(ISD::ZEXTLOAD, MVT::v8i32,  MVT::v8i8,  Legal);
1157       setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i64,  MVT::v4i8,  Legal);
1158       setLoadExtAction(ISD::ZEXTLOAD, MVT::v8i32,  MVT::v8i16, Legal);
1159       setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i64,  MVT::v4i16, Legal);
1160       setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i64,  MVT::v4i32, Legal);
1161     } else {
1162       setOperationAction(ISD::ADD,             MVT::v4i64, Custom);
1163       setOperationAction(ISD::ADD,             MVT::v8i32, Custom);
1164       setOperationAction(ISD::ADD,             MVT::v16i16, Custom);
1165       setOperationAction(ISD::ADD,             MVT::v32i8, Custom);
1166
1167       setOperationAction(ISD::SUB,             MVT::v4i64, Custom);
1168       setOperationAction(ISD::SUB,             MVT::v8i32, Custom);
1169       setOperationAction(ISD::SUB,             MVT::v16i16, Custom);
1170       setOperationAction(ISD::SUB,             MVT::v32i8, Custom);
1171
1172       setOperationAction(ISD::MUL,             MVT::v4i64, Custom);
1173       setOperationAction(ISD::MUL,             MVT::v8i32, Custom);
1174       setOperationAction(ISD::MUL,             MVT::v16i16, Custom);
1175       setOperationAction(ISD::MUL,             MVT::v32i8, Custom);
1176     }
1177
1178     // In the customized shift lowering, the legal cases in AVX2 will be
1179     // recognized.
1180     setOperationAction(ISD::SRL,               MVT::v4i64, Custom);
1181     setOperationAction(ISD::SRL,               MVT::v8i32, Custom);
1182
1183     setOperationAction(ISD::SHL,               MVT::v4i64, Custom);
1184     setOperationAction(ISD::SHL,               MVT::v8i32, Custom);
1185
1186     setOperationAction(ISD::SRA,               MVT::v8i32, Custom);
1187
1188     // Custom lower several nodes for 256-bit types.
1189     for (MVT VT : MVT::vector_valuetypes()) {
1190       if (VT.getScalarSizeInBits() >= 32) {
1191         setOperationAction(ISD::MLOAD,  VT, Legal);
1192         setOperationAction(ISD::MSTORE, VT, Legal);
1193       }
1194       // Extract subvector is special because the value type
1195       // (result) is 128-bit but the source is 256-bit wide.
1196       if (VT.is128BitVector()) {
1197         setOperationAction(ISD::EXTRACT_SUBVECTOR, VT, Custom);
1198       }
1199       // Do not attempt to custom lower other non-256-bit vectors
1200       if (!VT.is256BitVector())
1201         continue;
1202
1203       setOperationAction(ISD::BUILD_VECTOR,       VT, Custom);
1204       setOperationAction(ISD::VECTOR_SHUFFLE,     VT, Custom);
1205       setOperationAction(ISD::VSELECT,            VT, Custom);
1206       setOperationAction(ISD::INSERT_VECTOR_ELT,  VT, Custom);
1207       setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT, Custom);
1208       setOperationAction(ISD::SCALAR_TO_VECTOR,   VT, Custom);
1209       setOperationAction(ISD::INSERT_SUBVECTOR,   VT, Custom);
1210       setOperationAction(ISD::CONCAT_VECTORS,     VT, Custom);
1211     }
1212
1213     if (Subtarget->hasInt256())
1214       setOperationAction(ISD::VSELECT,         MVT::v32i8, Legal);
1215
1216
1217     // Promote v32i8, v16i16, v8i32 select, and, or, xor to v4i64.
1218     for (int i = MVT::v32i8; i != MVT::v4i64; ++i) {
1219       MVT VT = (MVT::SimpleValueType)i;
1220
1221       // Do not attempt to promote non-256-bit vectors
1222       if (!VT.is256BitVector())
1223         continue;
1224
1225       setOperationAction(ISD::AND,    VT, Promote);
1226       AddPromotedToType (ISD::AND,    VT, MVT::v4i64);
1227       setOperationAction(ISD::OR,     VT, Promote);
1228       AddPromotedToType (ISD::OR,     VT, MVT::v4i64);
1229       setOperationAction(ISD::XOR,    VT, Promote);
1230       AddPromotedToType (ISD::XOR,    VT, MVT::v4i64);
1231       setOperationAction(ISD::LOAD,   VT, Promote);
1232       AddPromotedToType (ISD::LOAD,   VT, MVT::v4i64);
1233       setOperationAction(ISD::SELECT, VT, Promote);
1234       AddPromotedToType (ISD::SELECT, VT, MVT::v4i64);
1235     }
1236   }
1237
1238   if (!TM.Options.UseSoftFloat && Subtarget->hasAVX512()) {
1239     addRegisterClass(MVT::v16i32, &X86::VR512RegClass);
1240     addRegisterClass(MVT::v16f32, &X86::VR512RegClass);
1241     addRegisterClass(MVT::v8i64,  &X86::VR512RegClass);
1242     addRegisterClass(MVT::v8f64,  &X86::VR512RegClass);
1243
1244     addRegisterClass(MVT::i1,     &X86::VK1RegClass);
1245     addRegisterClass(MVT::v8i1,   &X86::VK8RegClass);
1246     addRegisterClass(MVT::v16i1,  &X86::VK16RegClass);
1247
1248     for (MVT VT : MVT::fp_vector_valuetypes())
1249       setLoadExtAction(ISD::EXTLOAD, VT, MVT::v8f32, Legal);
1250
1251     setOperationAction(ISD::BR_CC,              MVT::i1,    Expand);
1252     setOperationAction(ISD::SETCC,              MVT::i1,    Custom);
1253     setOperationAction(ISD::XOR,                MVT::i1,    Legal);
1254     setOperationAction(ISD::OR,                 MVT::i1,    Legal);
1255     setOperationAction(ISD::AND,                MVT::i1,    Legal);
1256     setOperationAction(ISD::LOAD,               MVT::v16f32, Legal);
1257     setOperationAction(ISD::LOAD,               MVT::v8f64, Legal);
1258     setOperationAction(ISD::LOAD,               MVT::v8i64, Legal);
1259     setOperationAction(ISD::LOAD,               MVT::v16i32, Legal);
1260     setOperationAction(ISD::LOAD,               MVT::v16i1, Legal);
1261
1262     setOperationAction(ISD::FADD,               MVT::v16f32, Legal);
1263     setOperationAction(ISD::FSUB,               MVT::v16f32, Legal);
1264     setOperationAction(ISD::FMUL,               MVT::v16f32, Legal);
1265     setOperationAction(ISD::FDIV,               MVT::v16f32, Legal);
1266     setOperationAction(ISD::FSQRT,              MVT::v16f32, Legal);
1267     setOperationAction(ISD::FNEG,               MVT::v16f32, Custom);
1268
1269     setOperationAction(ISD::FADD,               MVT::v8f64, Legal);
1270     setOperationAction(ISD::FSUB,               MVT::v8f64, Legal);
1271     setOperationAction(ISD::FMUL,               MVT::v8f64, Legal);
1272     setOperationAction(ISD::FDIV,               MVT::v8f64, Legal);
1273     setOperationAction(ISD::FSQRT,              MVT::v8f64, Legal);
1274     setOperationAction(ISD::FNEG,               MVT::v8f64, Custom);
1275     setOperationAction(ISD::FMA,                MVT::v8f64, Legal);
1276     setOperationAction(ISD::FMA,                MVT::v16f32, Legal);
1277
1278     setOperationAction(ISD::FP_TO_SINT,         MVT::i32, Legal);
1279     setOperationAction(ISD::FP_TO_UINT,         MVT::i32, Legal);
1280     setOperationAction(ISD::SINT_TO_FP,         MVT::i32, Legal);
1281     setOperationAction(ISD::UINT_TO_FP,         MVT::i32, Legal);
1282     if (Subtarget->is64Bit()) {
1283       setOperationAction(ISD::FP_TO_UINT,       MVT::i64, Legal);
1284       setOperationAction(ISD::FP_TO_SINT,       MVT::i64, Legal);
1285       setOperationAction(ISD::SINT_TO_FP,       MVT::i64, Legal);
1286       setOperationAction(ISD::UINT_TO_FP,       MVT::i64, Legal);
1287     }
1288     setOperationAction(ISD::FP_TO_SINT,         MVT::v16i32, Legal);
1289     setOperationAction(ISD::FP_TO_UINT,         MVT::v16i32, Legal);
1290     setOperationAction(ISD::FP_TO_UINT,         MVT::v8i32, Legal);
1291     setOperationAction(ISD::FP_TO_UINT,         MVT::v4i32, Legal);
1292     setOperationAction(ISD::SINT_TO_FP,         MVT::v16i32, Legal);
1293     setOperationAction(ISD::SINT_TO_FP,         MVT::v8i1,   Custom);
1294     setOperationAction(ISD::SINT_TO_FP,         MVT::v16i1,  Custom);
1295     setOperationAction(ISD::SINT_TO_FP,         MVT::v16i8,  Promote);
1296     setOperationAction(ISD::SINT_TO_FP,         MVT::v16i16, Promote);
1297     setOperationAction(ISD::UINT_TO_FP,         MVT::v16i32, Legal);
1298     setOperationAction(ISD::UINT_TO_FP,         MVT::v8i32, Legal);
1299     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i32, Legal);
1300     setOperationAction(ISD::FP_ROUND,           MVT::v8f32, Legal);
1301     setOperationAction(ISD::FP_EXTEND,          MVT::v8f32, Legal);
1302
1303     setOperationAction(ISD::TRUNCATE,           MVT::i1, Custom);
1304     setOperationAction(ISD::TRUNCATE,           MVT::v16i8, Custom);
1305     setOperationAction(ISD::TRUNCATE,           MVT::v8i32, Custom);
1306     if (Subtarget->hasDQI()) {
1307       setOperationAction(ISD::TRUNCATE,           MVT::v2i1, Custom);
1308       setOperationAction(ISD::TRUNCATE,           MVT::v4i1, Custom);
1309     }
1310     setOperationAction(ISD::TRUNCATE,           MVT::v8i1, Custom);
1311     setOperationAction(ISD::TRUNCATE,           MVT::v16i1, Custom);
1312     setOperationAction(ISD::TRUNCATE,           MVT::v16i16, Custom);
1313     setOperationAction(ISD::ZERO_EXTEND,        MVT::v16i32, Custom);
1314     setOperationAction(ISD::ZERO_EXTEND,        MVT::v8i64, Custom);
1315     setOperationAction(ISD::SIGN_EXTEND,        MVT::v16i32, Custom);
1316     setOperationAction(ISD::SIGN_EXTEND,        MVT::v8i64, Custom);
1317     setOperationAction(ISD::SIGN_EXTEND,        MVT::v16i8, Custom);
1318     setOperationAction(ISD::SIGN_EXTEND,        MVT::v8i16, Custom);
1319     setOperationAction(ISD::SIGN_EXTEND,        MVT::v16i16, Custom);
1320     if (Subtarget->hasDQI()) {
1321       setOperationAction(ISD::SIGN_EXTEND,        MVT::v4i32, Custom);
1322       setOperationAction(ISD::SIGN_EXTEND,        MVT::v2i64, Custom);
1323     }
1324     setOperationAction(ISD::FFLOOR,             MVT::v16f32, Legal);
1325     setOperationAction(ISD::FFLOOR,             MVT::v8f64, Legal);
1326     setOperationAction(ISD::FCEIL,              MVT::v16f32, Legal);
1327     setOperationAction(ISD::FCEIL,              MVT::v8f64, Legal);
1328     setOperationAction(ISD::FTRUNC,             MVT::v16f32, Legal);
1329     setOperationAction(ISD::FTRUNC,             MVT::v8f64, Legal);
1330     setOperationAction(ISD::FRINT,              MVT::v16f32, Legal);
1331     setOperationAction(ISD::FRINT,              MVT::v8f64, Legal);
1332     setOperationAction(ISD::FNEARBYINT,         MVT::v16f32, Legal);
1333     setOperationAction(ISD::FNEARBYINT,         MVT::v8f64, Legal);
1334
1335     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8f64,  Custom);
1336     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8i64,  Custom);
1337     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16f32,  Custom);
1338     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16i32,  Custom);
1339     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16i1, Legal);
1340
1341     setOperationAction(ISD::SETCC,              MVT::v16i1, Custom);
1342     setOperationAction(ISD::SETCC,              MVT::v8i1, Custom);
1343
1344     setOperationAction(ISD::MUL,              MVT::v8i64, Custom);
1345
1346     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v8i1,  Custom);
1347     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v16i1, Custom);
1348     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v16i1, Custom);
1349     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i1, Custom);
1350     setOperationAction(ISD::BUILD_VECTOR,       MVT::v8i1, Custom);
1351     setOperationAction(ISD::BUILD_VECTOR,       MVT::v16i1, Custom);
1352     setOperationAction(ISD::SELECT,             MVT::v8f64, Custom);
1353     setOperationAction(ISD::SELECT,             MVT::v8i64, Custom);
1354     setOperationAction(ISD::SELECT,             MVT::v16f32, Custom);
1355
1356     setOperationAction(ISD::ADD,                MVT::v8i64, Legal);
1357     setOperationAction(ISD::ADD,                MVT::v16i32, Legal);
1358
1359     setOperationAction(ISD::SUB,                MVT::v8i64, Legal);
1360     setOperationAction(ISD::SUB,                MVT::v16i32, Legal);
1361
1362     setOperationAction(ISD::MUL,                MVT::v16i32, Legal);
1363
1364     setOperationAction(ISD::SRL,                MVT::v8i64, Custom);
1365     setOperationAction(ISD::SRL,                MVT::v16i32, Custom);
1366
1367     setOperationAction(ISD::SHL,                MVT::v8i64, Custom);
1368     setOperationAction(ISD::SHL,                MVT::v16i32, Custom);
1369
1370     setOperationAction(ISD::SRA,                MVT::v8i64, Custom);
1371     setOperationAction(ISD::SRA,                MVT::v16i32, Custom);
1372
1373     setOperationAction(ISD::AND,                MVT::v8i64, Legal);
1374     setOperationAction(ISD::OR,                 MVT::v8i64, Legal);
1375     setOperationAction(ISD::XOR,                MVT::v8i64, Legal);
1376     setOperationAction(ISD::AND,                MVT::v16i32, Legal);
1377     setOperationAction(ISD::OR,                 MVT::v16i32, Legal);
1378     setOperationAction(ISD::XOR,                MVT::v16i32, Legal);
1379
1380     if (Subtarget->hasCDI()) {
1381       setOperationAction(ISD::CTLZ,             MVT::v8i64, Legal);
1382       setOperationAction(ISD::CTLZ,             MVT::v16i32, Legal);
1383     }
1384     if (Subtarget->hasDQI()) {
1385       setOperationAction(ISD::MUL,             MVT::v2i64, Legal);
1386       setOperationAction(ISD::MUL,             MVT::v4i64, Legal);
1387       setOperationAction(ISD::MUL,             MVT::v8i64, Legal);
1388     }
1389     // Custom lower several nodes.
1390     for (MVT VT : MVT::vector_valuetypes()) {
1391       unsigned EltSize = VT.getVectorElementType().getSizeInBits();
1392       // Extract subvector is special because the value type
1393       // (result) is 256/128-bit but the source is 512-bit wide.
1394       if (VT.is128BitVector() || VT.is256BitVector()) {
1395         setOperationAction(ISD::EXTRACT_SUBVECTOR, VT, Custom);
1396       }
1397       if (VT.getVectorElementType() == MVT::i1)
1398         setOperationAction(ISD::EXTRACT_SUBVECTOR, VT, Legal);
1399
1400       // Do not attempt to custom lower other non-512-bit vectors
1401       if (!VT.is512BitVector())
1402         continue;
1403
1404       if ( EltSize >= 32) {
1405         setOperationAction(ISD::VECTOR_SHUFFLE,      VT, Custom);
1406         setOperationAction(ISD::INSERT_VECTOR_ELT,   VT, Custom);
1407         setOperationAction(ISD::BUILD_VECTOR,        VT, Custom);
1408         setOperationAction(ISD::VSELECT,             VT, Legal);
1409         setOperationAction(ISD::EXTRACT_VECTOR_ELT,  VT, Custom);
1410         setOperationAction(ISD::SCALAR_TO_VECTOR,    VT, Custom);
1411         setOperationAction(ISD::INSERT_SUBVECTOR,    VT, Custom);
1412         setOperationAction(ISD::MLOAD,               VT, Legal);
1413         setOperationAction(ISD::MSTORE,              VT, Legal);
1414       }
1415     }
1416     for (int i = MVT::v32i8; i != MVT::v8i64; ++i) {
1417       MVT VT = (MVT::SimpleValueType)i;
1418
1419       // Do not attempt to promote non-512-bit vectors.
1420       if (!VT.is512BitVector())
1421         continue;
1422
1423       setOperationAction(ISD::SELECT, VT, Promote);
1424       AddPromotedToType (ISD::SELECT, VT, MVT::v8i64);
1425     }
1426   }// has  AVX-512
1427
1428   if (!TM.Options.UseSoftFloat && Subtarget->hasBWI()) {
1429     addRegisterClass(MVT::v32i16, &X86::VR512RegClass);
1430     addRegisterClass(MVT::v64i8,  &X86::VR512RegClass);
1431
1432     addRegisterClass(MVT::v32i1,  &X86::VK32RegClass);
1433     addRegisterClass(MVT::v64i1,  &X86::VK64RegClass);
1434
1435     setOperationAction(ISD::LOAD,               MVT::v32i16, Legal);
1436     setOperationAction(ISD::LOAD,               MVT::v64i8, Legal);
1437     setOperationAction(ISD::SETCC,              MVT::v32i1, Custom);
1438     setOperationAction(ISD::SETCC,              MVT::v64i1, Custom);
1439     setOperationAction(ISD::ADD,                MVT::v32i16, Legal);
1440     setOperationAction(ISD::ADD,                MVT::v64i8, Legal);
1441     setOperationAction(ISD::SUB,                MVT::v32i16, Legal);
1442     setOperationAction(ISD::SUB,                MVT::v64i8, Legal);
1443     setOperationAction(ISD::MUL,                MVT::v32i16, Legal);
1444     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v32i1, Custom);
1445     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v64i1, Custom);
1446     setOperationAction(ISD::INSERT_SUBVECTOR,   MVT::v32i1, Custom);
1447     setOperationAction(ISD::INSERT_SUBVECTOR,   MVT::v64i1, Custom);
1448
1449     for (int i = MVT::v32i8; i != MVT::v8i64; ++i) {
1450       const MVT VT = (MVT::SimpleValueType)i;
1451
1452       const unsigned EltSize = VT.getVectorElementType().getSizeInBits();
1453
1454       // Do not attempt to promote non-512-bit vectors.
1455       if (!VT.is512BitVector())
1456         continue;
1457
1458       if (EltSize < 32) {
1459         setOperationAction(ISD::BUILD_VECTOR,        VT, Custom);
1460         setOperationAction(ISD::VSELECT,             VT, Legal);
1461       }
1462     }
1463   }
1464
1465   if (!TM.Options.UseSoftFloat && Subtarget->hasVLX()) {
1466     addRegisterClass(MVT::v4i1,   &X86::VK4RegClass);
1467     addRegisterClass(MVT::v2i1,   &X86::VK2RegClass);
1468
1469     setOperationAction(ISD::SETCC,              MVT::v4i1, Custom);
1470     setOperationAction(ISD::SETCC,              MVT::v2i1, Custom);
1471     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v4i1, Custom);
1472     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8i1, Custom);
1473     setOperationAction(ISD::INSERT_SUBVECTOR,   MVT::v8i1, Custom);
1474     setOperationAction(ISD::INSERT_SUBVECTOR,   MVT::v4i1, Custom);
1475
1476     setOperationAction(ISD::AND,                MVT::v8i32, Legal);
1477     setOperationAction(ISD::OR,                 MVT::v8i32, Legal);
1478     setOperationAction(ISD::XOR,                MVT::v8i32, Legal);
1479     setOperationAction(ISD::AND,                MVT::v4i32, Legal);
1480     setOperationAction(ISD::OR,                 MVT::v4i32, Legal);
1481     setOperationAction(ISD::XOR,                MVT::v4i32, Legal);
1482   }
1483
1484   // We want to custom lower some of our intrinsics.
1485   setOperationAction(ISD::INTRINSIC_WO_CHAIN, MVT::Other, Custom);
1486   setOperationAction(ISD::INTRINSIC_W_CHAIN, MVT::Other, Custom);
1487   setOperationAction(ISD::INTRINSIC_VOID, MVT::Other, Custom);
1488   if (!Subtarget->is64Bit())
1489     setOperationAction(ISD::INTRINSIC_W_CHAIN, MVT::i64, Custom);
1490
1491   // Only custom-lower 64-bit SADDO and friends on 64-bit because we don't
1492   // handle type legalization for these operations here.
1493   //
1494   // FIXME: We really should do custom legalization for addition and
1495   // subtraction on x86-32 once PR3203 is fixed.  We really can't do much better
1496   // than generic legalization for 64-bit multiplication-with-overflow, though.
1497   for (unsigned i = 0, e = 3+Subtarget->is64Bit(); i != e; ++i) {
1498     // Add/Sub/Mul with overflow operations are custom lowered.
1499     MVT VT = IntVTs[i];
1500     setOperationAction(ISD::SADDO, VT, Custom);
1501     setOperationAction(ISD::UADDO, VT, Custom);
1502     setOperationAction(ISD::SSUBO, VT, Custom);
1503     setOperationAction(ISD::USUBO, VT, Custom);
1504     setOperationAction(ISD::SMULO, VT, Custom);
1505     setOperationAction(ISD::UMULO, VT, Custom);
1506   }
1507
1508
1509   if (!Subtarget->is64Bit()) {
1510     // These libcalls are not available in 32-bit.
1511     setLibcallName(RTLIB::SHL_I128, nullptr);
1512     setLibcallName(RTLIB::SRL_I128, nullptr);
1513     setLibcallName(RTLIB::SRA_I128, nullptr);
1514   }
1515
1516   // Combine sin / cos into one node or libcall if possible.
1517   if (Subtarget->hasSinCos()) {
1518     setLibcallName(RTLIB::SINCOS_F32, "sincosf");
1519     setLibcallName(RTLIB::SINCOS_F64, "sincos");
1520     if (Subtarget->isTargetDarwin()) {
1521       // For MacOSX, we don't want the normal expansion of a libcall to sincos.
1522       // We want to issue a libcall to __sincos_stret to avoid memory traffic.
1523       setOperationAction(ISD::FSINCOS, MVT::f64, Custom);
1524       setOperationAction(ISD::FSINCOS, MVT::f32, Custom);
1525     }
1526   }
1527
1528   if (Subtarget->isTargetWin64()) {
1529     setOperationAction(ISD::SDIV, MVT::i128, Custom);
1530     setOperationAction(ISD::UDIV, MVT::i128, Custom);
1531     setOperationAction(ISD::SREM, MVT::i128, Custom);
1532     setOperationAction(ISD::UREM, MVT::i128, Custom);
1533     setOperationAction(ISD::SDIVREM, MVT::i128, Custom);
1534     setOperationAction(ISD::UDIVREM, MVT::i128, Custom);
1535   }
1536
1537   // We have target-specific dag combine patterns for the following nodes:
1538   setTargetDAGCombine(ISD::VECTOR_SHUFFLE);
1539   setTargetDAGCombine(ISD::EXTRACT_VECTOR_ELT);
1540   setTargetDAGCombine(ISD::BITCAST);
1541   setTargetDAGCombine(ISD::VSELECT);
1542   setTargetDAGCombine(ISD::SELECT);
1543   setTargetDAGCombine(ISD::SHL);
1544   setTargetDAGCombine(ISD::SRA);
1545   setTargetDAGCombine(ISD::SRL);
1546   setTargetDAGCombine(ISD::OR);
1547   setTargetDAGCombine(ISD::AND);
1548   setTargetDAGCombine(ISD::ADD);
1549   setTargetDAGCombine(ISD::FADD);
1550   setTargetDAGCombine(ISD::FSUB);
1551   setTargetDAGCombine(ISD::FMA);
1552   setTargetDAGCombine(ISD::SUB);
1553   setTargetDAGCombine(ISD::LOAD);
1554   setTargetDAGCombine(ISD::MLOAD);
1555   setTargetDAGCombine(ISD::STORE);
1556   setTargetDAGCombine(ISD::MSTORE);
1557   setTargetDAGCombine(ISD::ZERO_EXTEND);
1558   setTargetDAGCombine(ISD::ANY_EXTEND);
1559   setTargetDAGCombine(ISD::SIGN_EXTEND);
1560   setTargetDAGCombine(ISD::SIGN_EXTEND_INREG);
1561   setTargetDAGCombine(ISD::TRUNCATE);
1562   setTargetDAGCombine(ISD::SINT_TO_FP);
1563   setTargetDAGCombine(ISD::SETCC);
1564   setTargetDAGCombine(ISD::INTRINSIC_WO_CHAIN);
1565   setTargetDAGCombine(ISD::BUILD_VECTOR);
1566   setTargetDAGCombine(ISD::MUL);
1567   setTargetDAGCombine(ISD::XOR);
1568
1569   computeRegisterProperties(Subtarget->getRegisterInfo());
1570
1571   // On Darwin, -Os means optimize for size without hurting performance,
1572   // do not reduce the limit.
1573   MaxStoresPerMemset = 16; // For @llvm.memset -> sequence of stores
1574   MaxStoresPerMemsetOptSize = Subtarget->isTargetDarwin() ? 16 : 8;
1575   MaxStoresPerMemcpy = 8; // For @llvm.memcpy -> sequence of stores
1576   MaxStoresPerMemcpyOptSize = Subtarget->isTargetDarwin() ? 8 : 4;
1577   MaxStoresPerMemmove = 8; // For @llvm.memmove -> sequence of stores
1578   MaxStoresPerMemmoveOptSize = Subtarget->isTargetDarwin() ? 8 : 4;
1579   setPrefLoopAlignment(4); // 2^4 bytes.
1580
1581   // Predictable cmov don't hurt on atom because it's in-order.
1582   PredictableSelectIsExpensive = !Subtarget->isAtom();
1583   EnableExtLdPromotion = true;
1584   setPrefFunctionAlignment(4); // 2^4 bytes.
1585
1586   verifyIntrinsicTables();
1587 }
1588
1589 // This has so far only been implemented for 64-bit MachO.
1590 bool X86TargetLowering::useLoadStackGuardNode() const {
1591   return Subtarget->isTargetMachO() && Subtarget->is64Bit();
1592 }
1593
1594 TargetLoweringBase::LegalizeTypeAction
1595 X86TargetLowering::getPreferredVectorAction(EVT VT) const {
1596   if (ExperimentalVectorWideningLegalization &&
1597       VT.getVectorNumElements() != 1 &&
1598       VT.getVectorElementType().getSimpleVT() != MVT::i1)
1599     return TypeWidenVector;
1600
1601   return TargetLoweringBase::getPreferredVectorAction(VT);
1602 }
1603
1604 EVT X86TargetLowering::getSetCCResultType(LLVMContext &, EVT VT) const {
1605   if (!VT.isVector())
1606     return Subtarget->hasAVX512() ? MVT::i1: MVT::i8;
1607
1608   const unsigned NumElts = VT.getVectorNumElements();
1609   const EVT EltVT = VT.getVectorElementType();
1610   if (VT.is512BitVector()) {
1611     if (Subtarget->hasAVX512())
1612       if (EltVT == MVT::i32 || EltVT == MVT::i64 ||
1613           EltVT == MVT::f32 || EltVT == MVT::f64)
1614         switch(NumElts) {
1615         case  8: return MVT::v8i1;
1616         case 16: return MVT::v16i1;
1617       }
1618     if (Subtarget->hasBWI())
1619       if (EltVT == MVT::i8 || EltVT == MVT::i16)
1620         switch(NumElts) {
1621         case 32: return MVT::v32i1;
1622         case 64: return MVT::v64i1;
1623       }
1624   }
1625
1626   if (VT.is256BitVector() || VT.is128BitVector()) {
1627     if (Subtarget->hasVLX())
1628       if (EltVT == MVT::i32 || EltVT == MVT::i64 ||
1629           EltVT == MVT::f32 || EltVT == MVT::f64)
1630         switch(NumElts) {
1631         case 2: return MVT::v2i1;
1632         case 4: return MVT::v4i1;
1633         case 8: return MVT::v8i1;
1634       }
1635     if (Subtarget->hasBWI() && Subtarget->hasVLX())
1636       if (EltVT == MVT::i8 || EltVT == MVT::i16)
1637         switch(NumElts) {
1638         case  8: return MVT::v8i1;
1639         case 16: return MVT::v16i1;
1640         case 32: return MVT::v32i1;
1641       }
1642   }
1643
1644   return VT.changeVectorElementTypeToInteger();
1645 }
1646
1647 /// Helper for getByValTypeAlignment to determine
1648 /// the desired ByVal argument alignment.
1649 static void getMaxByValAlign(Type *Ty, unsigned &MaxAlign) {
1650   if (MaxAlign == 16)
1651     return;
1652   if (VectorType *VTy = dyn_cast<VectorType>(Ty)) {
1653     if (VTy->getBitWidth() == 128)
1654       MaxAlign = 16;
1655   } else if (ArrayType *ATy = dyn_cast<ArrayType>(Ty)) {
1656     unsigned EltAlign = 0;
1657     getMaxByValAlign(ATy->getElementType(), EltAlign);
1658     if (EltAlign > MaxAlign)
1659       MaxAlign = EltAlign;
1660   } else if (StructType *STy = dyn_cast<StructType>(Ty)) {
1661     for (unsigned i = 0, e = STy->getNumElements(); i != e; ++i) {
1662       unsigned EltAlign = 0;
1663       getMaxByValAlign(STy->getElementType(i), EltAlign);
1664       if (EltAlign > MaxAlign)
1665         MaxAlign = EltAlign;
1666       if (MaxAlign == 16)
1667         break;
1668     }
1669   }
1670 }
1671
1672 /// Return the desired alignment for ByVal aggregate
1673 /// function arguments in the caller parameter area. For X86, aggregates
1674 /// that contain SSE vectors are placed at 16-byte boundaries while the rest
1675 /// are at 4-byte boundaries.
1676 unsigned X86TargetLowering::getByValTypeAlignment(Type *Ty) const {
1677   if (Subtarget->is64Bit()) {
1678     // Max of 8 and alignment of type.
1679     unsigned TyAlign = TD->getABITypeAlignment(Ty);
1680     if (TyAlign > 8)
1681       return TyAlign;
1682     return 8;
1683   }
1684
1685   unsigned Align = 4;
1686   if (Subtarget->hasSSE1())
1687     getMaxByValAlign(Ty, Align);
1688   return Align;
1689 }
1690
1691 /// Returns the target specific optimal type for load
1692 /// and store operations as a result of memset, memcpy, and memmove
1693 /// lowering. If DstAlign is zero that means it's safe to destination
1694 /// alignment can satisfy any constraint. Similarly if SrcAlign is zero it
1695 /// means there isn't a need to check it against alignment requirement,
1696 /// probably because the source does not need to be loaded. If 'IsMemset' is
1697 /// true, that means it's expanding a memset. If 'ZeroMemset' is true, that
1698 /// means it's a memset of zero. 'MemcpyStrSrc' indicates whether the memcpy
1699 /// source is constant so it does not need to be loaded.
1700 /// It returns EVT::Other if the type should be determined using generic
1701 /// target-independent logic.
1702 EVT
1703 X86TargetLowering::getOptimalMemOpType(uint64_t Size,
1704                                        unsigned DstAlign, unsigned SrcAlign,
1705                                        bool IsMemset, bool ZeroMemset,
1706                                        bool MemcpyStrSrc,
1707                                        MachineFunction &MF) const {
1708   const Function *F = MF.getFunction();
1709   if ((!IsMemset || ZeroMemset) &&
1710       !F->hasFnAttribute(Attribute::NoImplicitFloat)) {
1711     if (Size >= 16 &&
1712         (Subtarget->isUnalignedMemAccessFast() ||
1713          ((DstAlign == 0 || DstAlign >= 16) &&
1714           (SrcAlign == 0 || SrcAlign >= 16)))) {
1715       if (Size >= 32) {
1716         if (Subtarget->hasInt256())
1717           return MVT::v8i32;
1718         if (Subtarget->hasFp256())
1719           return MVT::v8f32;
1720       }
1721       if (Subtarget->hasSSE2())
1722         return MVT::v4i32;
1723       if (Subtarget->hasSSE1())
1724         return MVT::v4f32;
1725     } else if (!MemcpyStrSrc && Size >= 8 &&
1726                !Subtarget->is64Bit() &&
1727                Subtarget->hasSSE2()) {
1728       // Do not use f64 to lower memcpy if source is string constant. It's
1729       // better to use i32 to avoid the loads.
1730       return MVT::f64;
1731     }
1732   }
1733   if (Subtarget->is64Bit() && Size >= 8)
1734     return MVT::i64;
1735   return MVT::i32;
1736 }
1737
1738 bool X86TargetLowering::isSafeMemOpType(MVT VT) const {
1739   if (VT == MVT::f32)
1740     return X86ScalarSSEf32;
1741   else if (VT == MVT::f64)
1742     return X86ScalarSSEf64;
1743   return true;
1744 }
1745
1746 bool
1747 X86TargetLowering::allowsMisalignedMemoryAccesses(EVT VT,
1748                                                   unsigned,
1749                                                   unsigned,
1750                                                   bool *Fast) const {
1751   if (Fast)
1752     *Fast = Subtarget->isUnalignedMemAccessFast();
1753   return true;
1754 }
1755
1756 /// Return the entry encoding for a jump table in the
1757 /// current function.  The returned value is a member of the
1758 /// MachineJumpTableInfo::JTEntryKind enum.
1759 unsigned X86TargetLowering::getJumpTableEncoding() const {
1760   // In GOT pic mode, each entry in the jump table is emitted as a @GOTOFF
1761   // symbol.
1762   if (getTargetMachine().getRelocationModel() == Reloc::PIC_ &&
1763       Subtarget->isPICStyleGOT())
1764     return MachineJumpTableInfo::EK_Custom32;
1765
1766   // Otherwise, use the normal jump table encoding heuristics.
1767   return TargetLowering::getJumpTableEncoding();
1768 }
1769
1770 const MCExpr *
1771 X86TargetLowering::LowerCustomJumpTableEntry(const MachineJumpTableInfo *MJTI,
1772                                              const MachineBasicBlock *MBB,
1773                                              unsigned uid,MCContext &Ctx) const{
1774   assert(MBB->getParent()->getTarget().getRelocationModel() == Reloc::PIC_ &&
1775          Subtarget->isPICStyleGOT());
1776   // In 32-bit ELF systems, our jump table entries are formed with @GOTOFF
1777   // entries.
1778   return MCSymbolRefExpr::Create(MBB->getSymbol(),
1779                                  MCSymbolRefExpr::VK_GOTOFF, Ctx);
1780 }
1781
1782 /// Returns relocation base for the given PIC jumptable.
1783 SDValue X86TargetLowering::getPICJumpTableRelocBase(SDValue Table,
1784                                                     SelectionDAG &DAG) const {
1785   if (!Subtarget->is64Bit())
1786     // This doesn't have SDLoc associated with it, but is not really the
1787     // same as a Register.
1788     return DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), getPointerTy());
1789   return Table;
1790 }
1791
1792 /// This returns the relocation base for the given PIC jumptable,
1793 /// the same as getPICJumpTableRelocBase, but as an MCExpr.
1794 const MCExpr *X86TargetLowering::
1795 getPICJumpTableRelocBaseExpr(const MachineFunction *MF, unsigned JTI,
1796                              MCContext &Ctx) const {
1797   // X86-64 uses RIP relative addressing based on the jump table label.
1798   if (Subtarget->isPICStyleRIPRel())
1799     return TargetLowering::getPICJumpTableRelocBaseExpr(MF, JTI, Ctx);
1800
1801   // Otherwise, the reference is relative to the PIC base.
1802   return MCSymbolRefExpr::Create(MF->getPICBaseSymbol(), Ctx);
1803 }
1804
1805 std::pair<const TargetRegisterClass *, uint8_t>
1806 X86TargetLowering::findRepresentativeClass(const TargetRegisterInfo *TRI,
1807                                            MVT VT) const {
1808   const TargetRegisterClass *RRC = nullptr;
1809   uint8_t Cost = 1;
1810   switch (VT.SimpleTy) {
1811   default:
1812     return TargetLowering::findRepresentativeClass(TRI, VT);
1813   case MVT::i8: case MVT::i16: case MVT::i32: case MVT::i64:
1814     RRC = Subtarget->is64Bit() ? &X86::GR64RegClass : &X86::GR32RegClass;
1815     break;
1816   case MVT::x86mmx:
1817     RRC = &X86::VR64RegClass;
1818     break;
1819   case MVT::f32: case MVT::f64:
1820   case MVT::v16i8: case MVT::v8i16: case MVT::v4i32: case MVT::v2i64:
1821   case MVT::v4f32: case MVT::v2f64:
1822   case MVT::v32i8: case MVT::v8i32: case MVT::v4i64: case MVT::v8f32:
1823   case MVT::v4f64:
1824     RRC = &X86::VR128RegClass;
1825     break;
1826   }
1827   return std::make_pair(RRC, Cost);
1828 }
1829
1830 bool X86TargetLowering::getStackCookieLocation(unsigned &AddressSpace,
1831                                                unsigned &Offset) const {
1832   if (!Subtarget->isTargetLinux())
1833     return false;
1834
1835   if (Subtarget->is64Bit()) {
1836     // %fs:0x28, unless we're using a Kernel code model, in which case it's %gs:
1837     Offset = 0x28;
1838     if (getTargetMachine().getCodeModel() == CodeModel::Kernel)
1839       AddressSpace = 256;
1840     else
1841       AddressSpace = 257;
1842   } else {
1843     // %gs:0x14 on i386
1844     Offset = 0x14;
1845     AddressSpace = 256;
1846   }
1847   return true;
1848 }
1849
1850 bool X86TargetLowering::isNoopAddrSpaceCast(unsigned SrcAS,
1851                                             unsigned DestAS) const {
1852   assert(SrcAS != DestAS && "Expected different address spaces!");
1853
1854   return SrcAS < 256 && DestAS < 256;
1855 }
1856
1857 //===----------------------------------------------------------------------===//
1858 //               Return Value Calling Convention Implementation
1859 //===----------------------------------------------------------------------===//
1860
1861 #include "X86GenCallingConv.inc"
1862
1863 bool
1864 X86TargetLowering::CanLowerReturn(CallingConv::ID CallConv,
1865                                   MachineFunction &MF, bool isVarArg,
1866                         const SmallVectorImpl<ISD::OutputArg> &Outs,
1867                         LLVMContext &Context) const {
1868   SmallVector<CCValAssign, 16> RVLocs;
1869   CCState CCInfo(CallConv, isVarArg, MF, RVLocs, Context);
1870   return CCInfo.CheckReturn(Outs, RetCC_X86);
1871 }
1872
1873 const MCPhysReg *X86TargetLowering::getScratchRegisters(CallingConv::ID) const {
1874   static const MCPhysReg ScratchRegs[] = { X86::R11, 0 };
1875   return ScratchRegs;
1876 }
1877
1878 SDValue
1879 X86TargetLowering::LowerReturn(SDValue Chain,
1880                                CallingConv::ID CallConv, bool isVarArg,
1881                                const SmallVectorImpl<ISD::OutputArg> &Outs,
1882                                const SmallVectorImpl<SDValue> &OutVals,
1883                                SDLoc dl, SelectionDAG &DAG) const {
1884   MachineFunction &MF = DAG.getMachineFunction();
1885   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1886
1887   SmallVector<CCValAssign, 16> RVLocs;
1888   CCState CCInfo(CallConv, isVarArg, MF, RVLocs, *DAG.getContext());
1889   CCInfo.AnalyzeReturn(Outs, RetCC_X86);
1890
1891   SDValue Flag;
1892   SmallVector<SDValue, 6> RetOps;
1893   RetOps.push_back(Chain); // Operand #0 = Chain (updated below)
1894   // Operand #1 = Bytes To Pop
1895   RetOps.push_back(DAG.getTargetConstant(FuncInfo->getBytesToPopOnReturn(), dl,
1896                    MVT::i16));
1897
1898   // Copy the result values into the output registers.
1899   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1900     CCValAssign &VA = RVLocs[i];
1901     assert(VA.isRegLoc() && "Can only return in registers!");
1902     SDValue ValToCopy = OutVals[i];
1903     EVT ValVT = ValToCopy.getValueType();
1904
1905     // Promote values to the appropriate types.
1906     if (VA.getLocInfo() == CCValAssign::SExt)
1907       ValToCopy = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), ValToCopy);
1908     else if (VA.getLocInfo() == CCValAssign::ZExt)
1909       ValToCopy = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), ValToCopy);
1910     else if (VA.getLocInfo() == CCValAssign::AExt) {
1911       if (ValVT.getScalarType() == MVT::i1)
1912         ValToCopy = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), ValToCopy);
1913       else
1914         ValToCopy = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), ValToCopy);
1915     }
1916     else if (VA.getLocInfo() == CCValAssign::BCvt)
1917       ValToCopy = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), ValToCopy);
1918
1919     assert(VA.getLocInfo() != CCValAssign::FPExt &&
1920            "Unexpected FP-extend for return value.");
1921
1922     // If this is x86-64, and we disabled SSE, we can't return FP values,
1923     // or SSE or MMX vectors.
1924     if ((ValVT == MVT::f32 || ValVT == MVT::f64 ||
1925          VA.getLocReg() == X86::XMM0 || VA.getLocReg() == X86::XMM1) &&
1926           (Subtarget->is64Bit() && !Subtarget->hasSSE1())) {
1927       report_fatal_error("SSE register return with SSE disabled");
1928     }
1929     // Likewise we can't return F64 values with SSE1 only.  gcc does so, but
1930     // llvm-gcc has never done it right and no one has noticed, so this
1931     // should be OK for now.
1932     if (ValVT == MVT::f64 &&
1933         (Subtarget->is64Bit() && !Subtarget->hasSSE2()))
1934       report_fatal_error("SSE2 register return with SSE2 disabled");
1935
1936     // Returns in ST0/ST1 are handled specially: these are pushed as operands to
1937     // the RET instruction and handled by the FP Stackifier.
1938     if (VA.getLocReg() == X86::FP0 ||
1939         VA.getLocReg() == X86::FP1) {
1940       // If this is a copy from an xmm register to ST(0), use an FPExtend to
1941       // change the value to the FP stack register class.
1942       if (isScalarFPTypeInSSEReg(VA.getValVT()))
1943         ValToCopy = DAG.getNode(ISD::FP_EXTEND, dl, MVT::f80, ValToCopy);
1944       RetOps.push_back(ValToCopy);
1945       // Don't emit a copytoreg.
1946       continue;
1947     }
1948
1949     // 64-bit vector (MMX) values are returned in XMM0 / XMM1 except for v1i64
1950     // which is returned in RAX / RDX.
1951     if (Subtarget->is64Bit()) {
1952       if (ValVT == MVT::x86mmx) {
1953         if (VA.getLocReg() == X86::XMM0 || VA.getLocReg() == X86::XMM1) {
1954           ValToCopy = DAG.getNode(ISD::BITCAST, dl, MVT::i64, ValToCopy);
1955           ValToCopy = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64,
1956                                   ValToCopy);
1957           // If we don't have SSE2 available, convert to v4f32 so the generated
1958           // register is legal.
1959           if (!Subtarget->hasSSE2())
1960             ValToCopy = DAG.getNode(ISD::BITCAST, dl, MVT::v4f32,ValToCopy);
1961         }
1962       }
1963     }
1964
1965     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), ValToCopy, Flag);
1966     Flag = Chain.getValue(1);
1967     RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
1968   }
1969
1970   // The x86-64 ABIs require that for returning structs by value we copy
1971   // the sret argument into %rax/%eax (depending on ABI) for the return.
1972   // Win32 requires us to put the sret argument to %eax as well.
1973   // We saved the argument into a virtual register in the entry block,
1974   // so now we copy the value out and into %rax/%eax.
1975   //
1976   // Checking Function.hasStructRetAttr() here is insufficient because the IR
1977   // may not have an explicit sret argument. If FuncInfo.CanLowerReturn is
1978   // false, then an sret argument may be implicitly inserted in the SelDAG. In
1979   // either case FuncInfo->setSRetReturnReg() will have been called.
1980   if (unsigned SRetReg = FuncInfo->getSRetReturnReg()) {
1981     assert((Subtarget->is64Bit() || Subtarget->isTargetKnownWindowsMSVC()) &&
1982            "No need for an sret register");
1983     SDValue Val = DAG.getCopyFromReg(Chain, dl, SRetReg, getPointerTy());
1984
1985     unsigned RetValReg
1986         = (Subtarget->is64Bit() && !Subtarget->isTarget64BitILP32()) ?
1987           X86::RAX : X86::EAX;
1988     Chain = DAG.getCopyToReg(Chain, dl, RetValReg, Val, Flag);
1989     Flag = Chain.getValue(1);
1990
1991     // RAX/EAX now acts like a return value.
1992     RetOps.push_back(DAG.getRegister(RetValReg, getPointerTy()));
1993   }
1994
1995   RetOps[0] = Chain;  // Update chain.
1996
1997   // Add the flag if we have it.
1998   if (Flag.getNode())
1999     RetOps.push_back(Flag);
2000
2001   return DAG.getNode(X86ISD::RET_FLAG, dl, MVT::Other, RetOps);
2002 }
2003
2004 bool X86TargetLowering::isUsedByReturnOnly(SDNode *N, SDValue &Chain) const {
2005   if (N->getNumValues() != 1)
2006     return false;
2007   if (!N->hasNUsesOfValue(1, 0))
2008     return false;
2009
2010   SDValue TCChain = Chain;
2011   SDNode *Copy = *N->use_begin();
2012   if (Copy->getOpcode() == ISD::CopyToReg) {
2013     // If the copy has a glue operand, we conservatively assume it isn't safe to
2014     // perform a tail call.
2015     if (Copy->getOperand(Copy->getNumOperands()-1).getValueType() == MVT::Glue)
2016       return false;
2017     TCChain = Copy->getOperand(0);
2018   } else if (Copy->getOpcode() != ISD::FP_EXTEND)
2019     return false;
2020
2021   bool HasRet = false;
2022   for (SDNode::use_iterator UI = Copy->use_begin(), UE = Copy->use_end();
2023        UI != UE; ++UI) {
2024     if (UI->getOpcode() != X86ISD::RET_FLAG)
2025       return false;
2026     // If we are returning more than one value, we can definitely
2027     // not make a tail call see PR19530
2028     if (UI->getNumOperands() > 4)
2029       return false;
2030     if (UI->getNumOperands() == 4 &&
2031         UI->getOperand(UI->getNumOperands()-1).getValueType() != MVT::Glue)
2032       return false;
2033     HasRet = true;
2034   }
2035
2036   if (!HasRet)
2037     return false;
2038
2039   Chain = TCChain;
2040   return true;
2041 }
2042
2043 EVT
2044 X86TargetLowering::getTypeForExtArgOrReturn(LLVMContext &Context, EVT VT,
2045                                             ISD::NodeType ExtendKind) const {
2046   MVT ReturnMVT;
2047   // TODO: Is this also valid on 32-bit?
2048   if (Subtarget->is64Bit() && VT == MVT::i1 && ExtendKind == ISD::ZERO_EXTEND)
2049     ReturnMVT = MVT::i8;
2050   else
2051     ReturnMVT = MVT::i32;
2052
2053   EVT MinVT = getRegisterType(Context, ReturnMVT);
2054   return VT.bitsLT(MinVT) ? MinVT : VT;
2055 }
2056
2057 /// Lower the result values of a call into the
2058 /// appropriate copies out of appropriate physical registers.
2059 ///
2060 SDValue
2061 X86TargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
2062                                    CallingConv::ID CallConv, bool isVarArg,
2063                                    const SmallVectorImpl<ISD::InputArg> &Ins,
2064                                    SDLoc dl, SelectionDAG &DAG,
2065                                    SmallVectorImpl<SDValue> &InVals) const {
2066
2067   // Assign locations to each value returned by this call.
2068   SmallVector<CCValAssign, 16> RVLocs;
2069   bool Is64Bit = Subtarget->is64Bit();
2070   CCState CCInfo(CallConv, isVarArg, DAG.getMachineFunction(), RVLocs,
2071                  *DAG.getContext());
2072   CCInfo.AnalyzeCallResult(Ins, RetCC_X86);
2073
2074   // Copy all of the result registers out of their specified physreg.
2075   for (unsigned i = 0, e = RVLocs.size(); i != e; ++i) {
2076     CCValAssign &VA = RVLocs[i];
2077     EVT CopyVT = VA.getValVT();
2078
2079     // If this is x86-64, and we disabled SSE, we can't return FP values
2080     if ((CopyVT == MVT::f32 || CopyVT == MVT::f64) &&
2081         ((Is64Bit || Ins[i].Flags.isInReg()) && !Subtarget->hasSSE1())) {
2082       report_fatal_error("SSE register return with SSE disabled");
2083     }
2084
2085     // If we prefer to use the value in xmm registers, copy it out as f80 and
2086     // use a truncate to move it from fp stack reg to xmm reg.
2087     if ((VA.getLocReg() == X86::FP0 || VA.getLocReg() == X86::FP1) &&
2088         isScalarFPTypeInSSEReg(VA.getValVT()))
2089       CopyVT = MVT::f80;
2090
2091     Chain = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(),
2092                                CopyVT, InFlag).getValue(1);
2093     SDValue Val = Chain.getValue(0);
2094
2095     if (CopyVT != VA.getValVT())
2096       Val = DAG.getNode(ISD::FP_ROUND, dl, VA.getValVT(), Val,
2097                         // This truncation won't change the value.
2098                         DAG.getIntPtrConstant(1, dl));
2099
2100     InFlag = Chain.getValue(2);
2101     InVals.push_back(Val);
2102   }
2103
2104   return Chain;
2105 }
2106
2107 //===----------------------------------------------------------------------===//
2108 //                C & StdCall & Fast Calling Convention implementation
2109 //===----------------------------------------------------------------------===//
2110 //  StdCall calling convention seems to be standard for many Windows' API
2111 //  routines and around. It differs from C calling convention just a little:
2112 //  callee should clean up the stack, not caller. Symbols should be also
2113 //  decorated in some fancy way :) It doesn't support any vector arguments.
2114 //  For info on fast calling convention see Fast Calling Convention (tail call)
2115 //  implementation LowerX86_32FastCCCallTo.
2116
2117 /// CallIsStructReturn - Determines whether a call uses struct return
2118 /// semantics.
2119 enum StructReturnType {
2120   NotStructReturn,
2121   RegStructReturn,
2122   StackStructReturn
2123 };
2124 static StructReturnType
2125 callIsStructReturn(const SmallVectorImpl<ISD::OutputArg> &Outs) {
2126   if (Outs.empty())
2127     return NotStructReturn;
2128
2129   const ISD::ArgFlagsTy &Flags = Outs[0].Flags;
2130   if (!Flags.isSRet())
2131     return NotStructReturn;
2132   if (Flags.isInReg())
2133     return RegStructReturn;
2134   return StackStructReturn;
2135 }
2136
2137 /// Determines whether a function uses struct return semantics.
2138 static StructReturnType
2139 argsAreStructReturn(const SmallVectorImpl<ISD::InputArg> &Ins) {
2140   if (Ins.empty())
2141     return NotStructReturn;
2142
2143   const ISD::ArgFlagsTy &Flags = Ins[0].Flags;
2144   if (!Flags.isSRet())
2145     return NotStructReturn;
2146   if (Flags.isInReg())
2147     return RegStructReturn;
2148   return StackStructReturn;
2149 }
2150
2151 /// Make a copy of an aggregate at address specified by "Src" to address
2152 /// "Dst" with size and alignment information specified by the specific
2153 /// parameter attribute. The copy will be passed as a byval function parameter.
2154 static SDValue
2155 CreateCopyOfByValArgument(SDValue Src, SDValue Dst, SDValue Chain,
2156                           ISD::ArgFlagsTy Flags, SelectionDAG &DAG,
2157                           SDLoc dl) {
2158   SDValue SizeNode = DAG.getConstant(Flags.getByValSize(), dl, MVT::i32);
2159
2160   return DAG.getMemcpy(Chain, dl, Dst, Src, SizeNode, Flags.getByValAlign(),
2161                        /*isVolatile*/false, /*AlwaysInline=*/true,
2162                        /*isTailCall*/false,
2163                        MachinePointerInfo(), MachinePointerInfo());
2164 }
2165
2166 /// Return true if the calling convention is one that
2167 /// supports tail call optimization.
2168 static bool IsTailCallConvention(CallingConv::ID CC) {
2169   return (CC == CallingConv::Fast || CC == CallingConv::GHC ||
2170           CC == CallingConv::HiPE);
2171 }
2172
2173 /// \brief Return true if the calling convention is a C calling convention.
2174 static bool IsCCallConvention(CallingConv::ID CC) {
2175   return (CC == CallingConv::C || CC == CallingConv::X86_64_Win64 ||
2176           CC == CallingConv::X86_64_SysV);
2177 }
2178
2179 bool X86TargetLowering::mayBeEmittedAsTailCall(CallInst *CI) const {
2180   if (!CI->isTailCall() || getTargetMachine().Options.DisableTailCalls)
2181     return false;
2182
2183   CallSite CS(CI);
2184   CallingConv::ID CalleeCC = CS.getCallingConv();
2185   if (!IsTailCallConvention(CalleeCC) && !IsCCallConvention(CalleeCC))
2186     return false;
2187
2188   return true;
2189 }
2190
2191 /// Return true if the function is being made into
2192 /// a tailcall target by changing its ABI.
2193 static bool FuncIsMadeTailCallSafe(CallingConv::ID CC,
2194                                    bool GuaranteedTailCallOpt) {
2195   return GuaranteedTailCallOpt && IsTailCallConvention(CC);
2196 }
2197
2198 SDValue
2199 X86TargetLowering::LowerMemArgument(SDValue Chain,
2200                                     CallingConv::ID CallConv,
2201                                     const SmallVectorImpl<ISD::InputArg> &Ins,
2202                                     SDLoc dl, SelectionDAG &DAG,
2203                                     const CCValAssign &VA,
2204                                     MachineFrameInfo *MFI,
2205                                     unsigned i) const {
2206   // Create the nodes corresponding to a load from this parameter slot.
2207   ISD::ArgFlagsTy Flags = Ins[i].Flags;
2208   bool AlwaysUseMutable = FuncIsMadeTailCallSafe(
2209       CallConv, DAG.getTarget().Options.GuaranteedTailCallOpt);
2210   bool isImmutable = !AlwaysUseMutable && !Flags.isByVal();
2211   EVT ValVT;
2212
2213   // If value is passed by pointer we have address passed instead of the value
2214   // itself.
2215   if (VA.getLocInfo() == CCValAssign::Indirect)
2216     ValVT = VA.getLocVT();
2217   else
2218     ValVT = VA.getValVT();
2219
2220   // FIXME: For now, all byval parameter objects are marked mutable. This can be
2221   // changed with more analysis.
2222   // In case of tail call optimization mark all arguments mutable. Since they
2223   // could be overwritten by lowering of arguments in case of a tail call.
2224   if (Flags.isByVal()) {
2225     unsigned Bytes = Flags.getByValSize();
2226     if (Bytes == 0) Bytes = 1; // Don't create zero-sized stack objects.
2227     int FI = MFI->CreateFixedObject(Bytes, VA.getLocMemOffset(), isImmutable);
2228     return DAG.getFrameIndex(FI, getPointerTy());
2229   } else {
2230     int FI = MFI->CreateFixedObject(ValVT.getSizeInBits()/8,
2231                                     VA.getLocMemOffset(), isImmutable);
2232     SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
2233     return DAG.getLoad(ValVT, dl, Chain, FIN,
2234                        MachinePointerInfo::getFixedStack(FI),
2235                        false, false, false, 0);
2236   }
2237 }
2238
2239 // FIXME: Get this from tablegen.
2240 static ArrayRef<MCPhysReg> get64BitArgumentGPRs(CallingConv::ID CallConv,
2241                                                 const X86Subtarget *Subtarget) {
2242   assert(Subtarget->is64Bit());
2243
2244   if (Subtarget->isCallingConvWin64(CallConv)) {
2245     static const MCPhysReg GPR64ArgRegsWin64[] = {
2246       X86::RCX, X86::RDX, X86::R8,  X86::R9
2247     };
2248     return makeArrayRef(std::begin(GPR64ArgRegsWin64), std::end(GPR64ArgRegsWin64));
2249   }
2250
2251   static const MCPhysReg GPR64ArgRegs64Bit[] = {
2252     X86::RDI, X86::RSI, X86::RDX, X86::RCX, X86::R8, X86::R9
2253   };
2254   return makeArrayRef(std::begin(GPR64ArgRegs64Bit), std::end(GPR64ArgRegs64Bit));
2255 }
2256
2257 // FIXME: Get this from tablegen.
2258 static ArrayRef<MCPhysReg> get64BitArgumentXMMs(MachineFunction &MF,
2259                                                 CallingConv::ID CallConv,
2260                                                 const X86Subtarget *Subtarget) {
2261   assert(Subtarget->is64Bit());
2262   if (Subtarget->isCallingConvWin64(CallConv)) {
2263     // The XMM registers which might contain var arg parameters are shadowed
2264     // in their paired GPR.  So we only need to save the GPR to their home
2265     // slots.
2266     // TODO: __vectorcall will change this.
2267     return None;
2268   }
2269
2270   const Function *Fn = MF.getFunction();
2271   bool NoImplicitFloatOps = Fn->hasFnAttribute(Attribute::NoImplicitFloat);
2272   assert(!(MF.getTarget().Options.UseSoftFloat && NoImplicitFloatOps) &&
2273          "SSE register cannot be used when SSE is disabled!");
2274   if (MF.getTarget().Options.UseSoftFloat || NoImplicitFloatOps ||
2275       !Subtarget->hasSSE1())
2276     // Kernel mode asks for SSE to be disabled, so there are no XMM argument
2277     // registers.
2278     return None;
2279
2280   static const MCPhysReg XMMArgRegs64Bit[] = {
2281     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3,
2282     X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7
2283   };
2284   return makeArrayRef(std::begin(XMMArgRegs64Bit), std::end(XMMArgRegs64Bit));
2285 }
2286
2287 SDValue
2288 X86TargetLowering::LowerFormalArguments(SDValue Chain,
2289                                         CallingConv::ID CallConv,
2290                                         bool isVarArg,
2291                                       const SmallVectorImpl<ISD::InputArg> &Ins,
2292                                         SDLoc dl,
2293                                         SelectionDAG &DAG,
2294                                         SmallVectorImpl<SDValue> &InVals)
2295                                           const {
2296   MachineFunction &MF = DAG.getMachineFunction();
2297   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
2298   const TargetFrameLowering &TFI = *Subtarget->getFrameLowering();
2299
2300   const Function* Fn = MF.getFunction();
2301   if (Fn->hasExternalLinkage() &&
2302       Subtarget->isTargetCygMing() &&
2303       Fn->getName() == "main")
2304     FuncInfo->setForceFramePointer(true);
2305
2306   MachineFrameInfo *MFI = MF.getFrameInfo();
2307   bool Is64Bit = Subtarget->is64Bit();
2308   bool IsWin64 = Subtarget->isCallingConvWin64(CallConv);
2309
2310   assert(!(isVarArg && IsTailCallConvention(CallConv)) &&
2311          "Var args not supported with calling convention fastcc, ghc or hipe");
2312
2313   // Assign locations to all of the incoming arguments.
2314   SmallVector<CCValAssign, 16> ArgLocs;
2315   CCState CCInfo(CallConv, isVarArg, MF, ArgLocs, *DAG.getContext());
2316
2317   // Allocate shadow area for Win64
2318   if (IsWin64)
2319     CCInfo.AllocateStack(32, 8);
2320
2321   CCInfo.AnalyzeFormalArguments(Ins, CC_X86);
2322
2323   unsigned LastVal = ~0U;
2324   SDValue ArgValue;
2325   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2326     CCValAssign &VA = ArgLocs[i];
2327     // TODO: If an arg is passed in two places (e.g. reg and stack), skip later
2328     // places.
2329     assert(VA.getValNo() != LastVal &&
2330            "Don't support value assigned to multiple locs yet");
2331     (void)LastVal;
2332     LastVal = VA.getValNo();
2333
2334     if (VA.isRegLoc()) {
2335       EVT RegVT = VA.getLocVT();
2336       const TargetRegisterClass *RC;
2337       if (RegVT == MVT::i32)
2338         RC = &X86::GR32RegClass;
2339       else if (Is64Bit && RegVT == MVT::i64)
2340         RC = &X86::GR64RegClass;
2341       else if (RegVT == MVT::f32)
2342         RC = &X86::FR32RegClass;
2343       else if (RegVT == MVT::f64)
2344         RC = &X86::FR64RegClass;
2345       else if (RegVT.is512BitVector())
2346         RC = &X86::VR512RegClass;
2347       else if (RegVT.is256BitVector())
2348         RC = &X86::VR256RegClass;
2349       else if (RegVT.is128BitVector())
2350         RC = &X86::VR128RegClass;
2351       else if (RegVT == MVT::x86mmx)
2352         RC = &X86::VR64RegClass;
2353       else if (RegVT == MVT::i1)
2354         RC = &X86::VK1RegClass;
2355       else if (RegVT == MVT::v8i1)
2356         RC = &X86::VK8RegClass;
2357       else if (RegVT == MVT::v16i1)
2358         RC = &X86::VK16RegClass;
2359       else if (RegVT == MVT::v32i1)
2360         RC = &X86::VK32RegClass;
2361       else if (RegVT == MVT::v64i1)
2362         RC = &X86::VK64RegClass;
2363       else
2364         llvm_unreachable("Unknown argument type!");
2365
2366       unsigned Reg = MF.addLiveIn(VA.getLocReg(), RC);
2367       ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
2368
2369       // If this is an 8 or 16-bit value, it is really passed promoted to 32
2370       // bits.  Insert an assert[sz]ext to capture this, then truncate to the
2371       // right size.
2372       if (VA.getLocInfo() == CCValAssign::SExt)
2373         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
2374                                DAG.getValueType(VA.getValVT()));
2375       else if (VA.getLocInfo() == CCValAssign::ZExt)
2376         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
2377                                DAG.getValueType(VA.getValVT()));
2378       else if (VA.getLocInfo() == CCValAssign::BCvt)
2379         ArgValue = DAG.getNode(ISD::BITCAST, dl, VA.getValVT(), ArgValue);
2380
2381       if (VA.isExtInLoc()) {
2382         // Handle MMX values passed in XMM regs.
2383         if (RegVT.isVector() && VA.getValVT().getScalarType() != MVT::i1)
2384           ArgValue = DAG.getNode(X86ISD::MOVDQ2Q, dl, VA.getValVT(), ArgValue);
2385         else
2386           ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
2387       }
2388     } else {
2389       assert(VA.isMemLoc());
2390       ArgValue = LowerMemArgument(Chain, CallConv, Ins, dl, DAG, VA, MFI, i);
2391     }
2392
2393     // If value is passed via pointer - do a load.
2394     if (VA.getLocInfo() == CCValAssign::Indirect)
2395       ArgValue = DAG.getLoad(VA.getValVT(), dl, Chain, ArgValue,
2396                              MachinePointerInfo(), false, false, false, 0);
2397
2398     InVals.push_back(ArgValue);
2399   }
2400
2401   if (Subtarget->is64Bit() || Subtarget->isTargetKnownWindowsMSVC()) {
2402     for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2403       // The x86-64 ABIs require that for returning structs by value we copy
2404       // the sret argument into %rax/%eax (depending on ABI) for the return.
2405       // Win32 requires us to put the sret argument to %eax as well.
2406       // Save the argument into a virtual register so that we can access it
2407       // from the return points.
2408       if (Ins[i].Flags.isSRet()) {
2409         unsigned Reg = FuncInfo->getSRetReturnReg();
2410         if (!Reg) {
2411           MVT PtrTy = getPointerTy();
2412           Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(PtrTy));
2413           FuncInfo->setSRetReturnReg(Reg);
2414         }
2415         SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[i]);
2416         Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
2417         break;
2418       }
2419     }
2420   }
2421
2422   unsigned StackSize = CCInfo.getNextStackOffset();
2423   // Align stack specially for tail calls.
2424   if (FuncIsMadeTailCallSafe(CallConv,
2425                              MF.getTarget().Options.GuaranteedTailCallOpt))
2426     StackSize = GetAlignedArgumentStackSize(StackSize, DAG);
2427
2428   // If the function takes variable number of arguments, make a frame index for
2429   // the start of the first vararg value... for expansion of llvm.va_start. We
2430   // can skip this if there are no va_start calls.
2431   if (MFI->hasVAStart() &&
2432       (Is64Bit || (CallConv != CallingConv::X86_FastCall &&
2433                    CallConv != CallingConv::X86_ThisCall))) {
2434     FuncInfo->setVarArgsFrameIndex(
2435         MFI->CreateFixedObject(1, StackSize, true));
2436   }
2437
2438   MachineModuleInfo &MMI = MF.getMMI();
2439   const Function *WinEHParent = nullptr;
2440   if (IsWin64 && MMI.hasWinEHFuncInfo(Fn))
2441     WinEHParent = MMI.getWinEHParent(Fn);
2442   bool IsWinEHOutlined = WinEHParent && WinEHParent != Fn;
2443   bool IsWinEHParent = WinEHParent && WinEHParent == Fn;
2444
2445   // Figure out if XMM registers are in use.
2446   assert(!(MF.getTarget().Options.UseSoftFloat &&
2447            Fn->hasFnAttribute(Attribute::NoImplicitFloat)) &&
2448          "SSE register cannot be used when SSE is disabled!");
2449
2450   // 64-bit calling conventions support varargs and register parameters, so we
2451   // have to do extra work to spill them in the prologue.
2452   if (Is64Bit && isVarArg && MFI->hasVAStart()) {
2453     // Find the first unallocated argument registers.
2454     ArrayRef<MCPhysReg> ArgGPRs = get64BitArgumentGPRs(CallConv, Subtarget);
2455     ArrayRef<MCPhysReg> ArgXMMs = get64BitArgumentXMMs(MF, CallConv, Subtarget);
2456     unsigned NumIntRegs = CCInfo.getFirstUnallocated(ArgGPRs);
2457     unsigned NumXMMRegs = CCInfo.getFirstUnallocated(ArgXMMs);
2458     assert(!(NumXMMRegs && !Subtarget->hasSSE1()) &&
2459            "SSE register cannot be used when SSE is disabled!");
2460
2461     // Gather all the live in physical registers.
2462     SmallVector<SDValue, 6> LiveGPRs;
2463     SmallVector<SDValue, 8> LiveXMMRegs;
2464     SDValue ALVal;
2465     for (MCPhysReg Reg : ArgGPRs.slice(NumIntRegs)) {
2466       unsigned GPR = MF.addLiveIn(Reg, &X86::GR64RegClass);
2467       LiveGPRs.push_back(
2468           DAG.getCopyFromReg(Chain, dl, GPR, MVT::i64));
2469     }
2470     if (!ArgXMMs.empty()) {
2471       unsigned AL = MF.addLiveIn(X86::AL, &X86::GR8RegClass);
2472       ALVal = DAG.getCopyFromReg(Chain, dl, AL, MVT::i8);
2473       for (MCPhysReg Reg : ArgXMMs.slice(NumXMMRegs)) {
2474         unsigned XMMReg = MF.addLiveIn(Reg, &X86::VR128RegClass);
2475         LiveXMMRegs.push_back(
2476             DAG.getCopyFromReg(Chain, dl, XMMReg, MVT::v4f32));
2477       }
2478     }
2479
2480     if (IsWin64) {
2481       // Get to the caller-allocated home save location.  Add 8 to account
2482       // for the return address.
2483       int HomeOffset = TFI.getOffsetOfLocalArea() + 8;
2484       FuncInfo->setRegSaveFrameIndex(
2485           MFI->CreateFixedObject(1, NumIntRegs * 8 + HomeOffset, false));
2486       // Fixup to set vararg frame on shadow area (4 x i64).
2487       if (NumIntRegs < 4)
2488         FuncInfo->setVarArgsFrameIndex(FuncInfo->getRegSaveFrameIndex());
2489     } else {
2490       // For X86-64, if there are vararg parameters that are passed via
2491       // registers, then we must store them to their spots on the stack so
2492       // they may be loaded by deferencing the result of va_next.
2493       FuncInfo->setVarArgsGPOffset(NumIntRegs * 8);
2494       FuncInfo->setVarArgsFPOffset(ArgGPRs.size() * 8 + NumXMMRegs * 16);
2495       FuncInfo->setRegSaveFrameIndex(MFI->CreateStackObject(
2496           ArgGPRs.size() * 8 + ArgXMMs.size() * 16, 16, false));
2497     }
2498
2499     // Store the integer parameter registers.
2500     SmallVector<SDValue, 8> MemOps;
2501     SDValue RSFIN = DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(),
2502                                       getPointerTy());
2503     unsigned Offset = FuncInfo->getVarArgsGPOffset();
2504     for (SDValue Val : LiveGPRs) {
2505       SDValue FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(), RSFIN,
2506                                 DAG.getIntPtrConstant(Offset, dl));
2507       SDValue Store =
2508         DAG.getStore(Val.getValue(1), dl, Val, FIN,
2509                      MachinePointerInfo::getFixedStack(
2510                        FuncInfo->getRegSaveFrameIndex(), Offset),
2511                      false, false, 0);
2512       MemOps.push_back(Store);
2513       Offset += 8;
2514     }
2515
2516     if (!ArgXMMs.empty() && NumXMMRegs != ArgXMMs.size()) {
2517       // Now store the XMM (fp + vector) parameter registers.
2518       SmallVector<SDValue, 12> SaveXMMOps;
2519       SaveXMMOps.push_back(Chain);
2520       SaveXMMOps.push_back(ALVal);
2521       SaveXMMOps.push_back(DAG.getIntPtrConstant(
2522                              FuncInfo->getRegSaveFrameIndex(), dl));
2523       SaveXMMOps.push_back(DAG.getIntPtrConstant(
2524                              FuncInfo->getVarArgsFPOffset(), dl));
2525       SaveXMMOps.insert(SaveXMMOps.end(), LiveXMMRegs.begin(),
2526                         LiveXMMRegs.end());
2527       MemOps.push_back(DAG.getNode(X86ISD::VASTART_SAVE_XMM_REGS, dl,
2528                                    MVT::Other, SaveXMMOps));
2529     }
2530
2531     if (!MemOps.empty())
2532       Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, MemOps);
2533   } else if (IsWinEHOutlined) {
2534     // Get to the caller-allocated home save location.  Add 8 to account
2535     // for the return address.
2536     int HomeOffset = TFI.getOffsetOfLocalArea() + 8;
2537     FuncInfo->setRegSaveFrameIndex(MFI->CreateFixedObject(
2538         /*Size=*/1, /*SPOffset=*/HomeOffset + 8, /*Immutable=*/false));
2539
2540     MMI.getWinEHFuncInfo(Fn)
2541         .CatchHandlerParentFrameObjIdx[const_cast<Function *>(Fn)] =
2542         FuncInfo->getRegSaveFrameIndex();
2543
2544     // Store the second integer parameter (rdx) into rsp+16 relative to the
2545     // stack pointer at the entry of the function.
2546     SDValue RSFIN =
2547         DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(), getPointerTy());
2548     unsigned GPR = MF.addLiveIn(X86::RDX, &X86::GR64RegClass);
2549     SDValue Val = DAG.getCopyFromReg(Chain, dl, GPR, MVT::i64);
2550     Chain = DAG.getStore(
2551         Val.getValue(1), dl, Val, RSFIN,
2552         MachinePointerInfo::getFixedStack(FuncInfo->getRegSaveFrameIndex()),
2553         /*isVolatile=*/true, /*isNonTemporal=*/false, /*Alignment=*/0);
2554   }
2555
2556   if (isVarArg && MFI->hasMustTailInVarArgFunc()) {
2557     // Find the largest legal vector type.
2558     MVT VecVT = MVT::Other;
2559     // FIXME: Only some x86_32 calling conventions support AVX512.
2560     if (Subtarget->hasAVX512() &&
2561         (Is64Bit || (CallConv == CallingConv::X86_VectorCall ||
2562                      CallConv == CallingConv::Intel_OCL_BI)))
2563       VecVT = MVT::v16f32;
2564     else if (Subtarget->hasAVX())
2565       VecVT = MVT::v8f32;
2566     else if (Subtarget->hasSSE2())
2567       VecVT = MVT::v4f32;
2568
2569     // We forward some GPRs and some vector types.
2570     SmallVector<MVT, 2> RegParmTypes;
2571     MVT IntVT = Is64Bit ? MVT::i64 : MVT::i32;
2572     RegParmTypes.push_back(IntVT);
2573     if (VecVT != MVT::Other)
2574       RegParmTypes.push_back(VecVT);
2575
2576     // Compute the set of forwarded registers. The rest are scratch.
2577     SmallVectorImpl<ForwardedRegister> &Forwards =
2578         FuncInfo->getForwardedMustTailRegParms();
2579     CCInfo.analyzeMustTailForwardedRegisters(Forwards, RegParmTypes, CC_X86);
2580
2581     // Conservatively forward AL on x86_64, since it might be used for varargs.
2582     if (Is64Bit && !CCInfo.isAllocated(X86::AL)) {
2583       unsigned ALVReg = MF.addLiveIn(X86::AL, &X86::GR8RegClass);
2584       Forwards.push_back(ForwardedRegister(ALVReg, X86::AL, MVT::i8));
2585     }
2586
2587     // Copy all forwards from physical to virtual registers.
2588     for (ForwardedRegister &F : Forwards) {
2589       // FIXME: Can we use a less constrained schedule?
2590       SDValue RegVal = DAG.getCopyFromReg(Chain, dl, F.VReg, F.VT);
2591       F.VReg = MF.getRegInfo().createVirtualRegister(getRegClassFor(F.VT));
2592       Chain = DAG.getCopyToReg(Chain, dl, F.VReg, RegVal);
2593     }
2594   }
2595
2596   // Some CCs need callee pop.
2597   if (X86::isCalleePop(CallConv, Is64Bit, isVarArg,
2598                        MF.getTarget().Options.GuaranteedTailCallOpt)) {
2599     FuncInfo->setBytesToPopOnReturn(StackSize); // Callee pops everything.
2600   } else {
2601     FuncInfo->setBytesToPopOnReturn(0); // Callee pops nothing.
2602     // If this is an sret function, the return should pop the hidden pointer.
2603     if (!Is64Bit && !IsTailCallConvention(CallConv) &&
2604         !Subtarget->getTargetTriple().isOSMSVCRT() &&
2605         argsAreStructReturn(Ins) == StackStructReturn)
2606       FuncInfo->setBytesToPopOnReturn(4);
2607   }
2608
2609   if (!Is64Bit) {
2610     // RegSaveFrameIndex is X86-64 only.
2611     FuncInfo->setRegSaveFrameIndex(0xAAAAAAA);
2612     if (CallConv == CallingConv::X86_FastCall ||
2613         CallConv == CallingConv::X86_ThisCall)
2614       // fastcc functions can't have varargs.
2615       FuncInfo->setVarArgsFrameIndex(0xAAAAAAA);
2616   }
2617
2618   FuncInfo->setArgumentStackSize(StackSize);
2619
2620   if (IsWinEHParent) {
2621     int UnwindHelpFI = MFI->CreateStackObject(8, 8, /*isSS=*/false);
2622     SDValue StackSlot = DAG.getFrameIndex(UnwindHelpFI, MVT::i64);
2623     MMI.getWinEHFuncInfo(MF.getFunction()).UnwindHelpFrameIdx = UnwindHelpFI;
2624     SDValue Neg2 = DAG.getConstant(-2, dl, MVT::i64);
2625     Chain = DAG.getStore(Chain, dl, Neg2, StackSlot,
2626                          MachinePointerInfo::getFixedStack(UnwindHelpFI),
2627                          /*isVolatile=*/true,
2628                          /*isNonTemporal=*/false, /*Alignment=*/0);
2629   }
2630
2631   return Chain;
2632 }
2633
2634 SDValue
2635 X86TargetLowering::LowerMemOpCallTo(SDValue Chain,
2636                                     SDValue StackPtr, SDValue Arg,
2637                                     SDLoc dl, SelectionDAG &DAG,
2638                                     const CCValAssign &VA,
2639                                     ISD::ArgFlagsTy Flags) const {
2640   unsigned LocMemOffset = VA.getLocMemOffset();
2641   SDValue PtrOff = DAG.getIntPtrConstant(LocMemOffset, dl);
2642   PtrOff = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, PtrOff);
2643   if (Flags.isByVal())
2644     return CreateCopyOfByValArgument(Arg, PtrOff, Chain, Flags, DAG, dl);
2645
2646   return DAG.getStore(Chain, dl, Arg, PtrOff,
2647                       MachinePointerInfo::getStack(LocMemOffset),
2648                       false, false, 0);
2649 }
2650
2651 /// Emit a load of return address if tail call
2652 /// optimization is performed and it is required.
2653 SDValue
2654 X86TargetLowering::EmitTailCallLoadRetAddr(SelectionDAG &DAG,
2655                                            SDValue &OutRetAddr, SDValue Chain,
2656                                            bool IsTailCall, bool Is64Bit,
2657                                            int FPDiff, SDLoc dl) const {
2658   // Adjust the Return address stack slot.
2659   EVT VT = getPointerTy();
2660   OutRetAddr = getReturnAddressFrameIndex(DAG);
2661
2662   // Load the "old" Return address.
2663   OutRetAddr = DAG.getLoad(VT, dl, Chain, OutRetAddr, MachinePointerInfo(),
2664                            false, false, false, 0);
2665   return SDValue(OutRetAddr.getNode(), 1);
2666 }
2667
2668 /// Emit a store of the return address if tail call
2669 /// optimization is performed and it is required (FPDiff!=0).
2670 static SDValue EmitTailCallStoreRetAddr(SelectionDAG &DAG, MachineFunction &MF,
2671                                         SDValue Chain, SDValue RetAddrFrIdx,
2672                                         EVT PtrVT, unsigned SlotSize,
2673                                         int FPDiff, SDLoc dl) {
2674   // Store the return address to the appropriate stack slot.
2675   if (!FPDiff) return Chain;
2676   // Calculate the new stack slot for the return address.
2677   int NewReturnAddrFI =
2678     MF.getFrameInfo()->CreateFixedObject(SlotSize, (int64_t)FPDiff - SlotSize,
2679                                          false);
2680   SDValue NewRetAddrFrIdx = DAG.getFrameIndex(NewReturnAddrFI, PtrVT);
2681   Chain = DAG.getStore(Chain, dl, RetAddrFrIdx, NewRetAddrFrIdx,
2682                        MachinePointerInfo::getFixedStack(NewReturnAddrFI),
2683                        false, false, 0);
2684   return Chain;
2685 }
2686
2687 SDValue
2688 X86TargetLowering::LowerCall(TargetLowering::CallLoweringInfo &CLI,
2689                              SmallVectorImpl<SDValue> &InVals) const {
2690   SelectionDAG &DAG                     = CLI.DAG;
2691   SDLoc &dl                             = CLI.DL;
2692   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
2693   SmallVectorImpl<SDValue> &OutVals     = CLI.OutVals;
2694   SmallVectorImpl<ISD::InputArg> &Ins   = CLI.Ins;
2695   SDValue Chain                         = CLI.Chain;
2696   SDValue Callee                        = CLI.Callee;
2697   CallingConv::ID CallConv              = CLI.CallConv;
2698   bool &isTailCall                      = CLI.IsTailCall;
2699   bool isVarArg                         = CLI.IsVarArg;
2700
2701   MachineFunction &MF = DAG.getMachineFunction();
2702   bool Is64Bit        = Subtarget->is64Bit();
2703   bool IsWin64        = Subtarget->isCallingConvWin64(CallConv);
2704   StructReturnType SR = callIsStructReturn(Outs);
2705   bool IsSibcall      = false;
2706   X86MachineFunctionInfo *X86Info = MF.getInfo<X86MachineFunctionInfo>();
2707
2708   if (MF.getTarget().Options.DisableTailCalls)
2709     isTailCall = false;
2710
2711   bool IsMustTail = CLI.CS && CLI.CS->isMustTailCall();
2712   if (IsMustTail) {
2713     // Force this to be a tail call.  The verifier rules are enough to ensure
2714     // that we can lower this successfully without moving the return address
2715     // around.
2716     isTailCall = true;
2717   } else if (isTailCall) {
2718     // Check if it's really possible to do a tail call.
2719     isTailCall = IsEligibleForTailCallOptimization(Callee, CallConv,
2720                     isVarArg, SR != NotStructReturn,
2721                     MF.getFunction()->hasStructRetAttr(), CLI.RetTy,
2722                     Outs, OutVals, Ins, DAG);
2723
2724     // Sibcalls are automatically detected tailcalls which do not require
2725     // ABI changes.
2726     if (!MF.getTarget().Options.GuaranteedTailCallOpt && isTailCall)
2727       IsSibcall = true;
2728
2729     if (isTailCall)
2730       ++NumTailCalls;
2731   }
2732
2733   assert(!(isVarArg && IsTailCallConvention(CallConv)) &&
2734          "Var args not supported with calling convention fastcc, ghc or hipe");
2735
2736   // Analyze operands of the call, assigning locations to each operand.
2737   SmallVector<CCValAssign, 16> ArgLocs;
2738   CCState CCInfo(CallConv, isVarArg, MF, ArgLocs, *DAG.getContext());
2739
2740   // Allocate shadow area for Win64
2741   if (IsWin64)
2742     CCInfo.AllocateStack(32, 8);
2743
2744   CCInfo.AnalyzeCallOperands(Outs, CC_X86);
2745
2746   // Get a count of how many bytes are to be pushed on the stack.
2747   unsigned NumBytes = CCInfo.getNextStackOffset();
2748   if (IsSibcall)
2749     // This is a sibcall. The memory operands are available in caller's
2750     // own caller's stack.
2751     NumBytes = 0;
2752   else if (MF.getTarget().Options.GuaranteedTailCallOpt &&
2753            IsTailCallConvention(CallConv))
2754     NumBytes = GetAlignedArgumentStackSize(NumBytes, DAG);
2755
2756   int FPDiff = 0;
2757   if (isTailCall && !IsSibcall && !IsMustTail) {
2758     // Lower arguments at fp - stackoffset + fpdiff.
2759     unsigned NumBytesCallerPushed = X86Info->getBytesToPopOnReturn();
2760
2761     FPDiff = NumBytesCallerPushed - NumBytes;
2762
2763     // Set the delta of movement of the returnaddr stackslot.
2764     // But only set if delta is greater than previous delta.
2765     if (FPDiff < X86Info->getTCReturnAddrDelta())
2766       X86Info->setTCReturnAddrDelta(FPDiff);
2767   }
2768
2769   unsigned NumBytesToPush = NumBytes;
2770   unsigned NumBytesToPop = NumBytes;
2771
2772   // If we have an inalloca argument, all stack space has already been allocated
2773   // for us and be right at the top of the stack.  We don't support multiple
2774   // arguments passed in memory when using inalloca.
2775   if (!Outs.empty() && Outs.back().Flags.isInAlloca()) {
2776     NumBytesToPush = 0;
2777     if (!ArgLocs.back().isMemLoc())
2778       report_fatal_error("cannot use inalloca attribute on a register "
2779                          "parameter");
2780     if (ArgLocs.back().getLocMemOffset() != 0)
2781       report_fatal_error("any parameter with the inalloca attribute must be "
2782                          "the only memory argument");
2783   }
2784
2785   if (!IsSibcall)
2786     Chain = DAG.getCALLSEQ_START(
2787         Chain, DAG.getIntPtrConstant(NumBytesToPush, dl, true), dl);
2788
2789   SDValue RetAddrFrIdx;
2790   // Load return address for tail calls.
2791   if (isTailCall && FPDiff)
2792     Chain = EmitTailCallLoadRetAddr(DAG, RetAddrFrIdx, Chain, isTailCall,
2793                                     Is64Bit, FPDiff, dl);
2794
2795   SmallVector<std::pair<unsigned, SDValue>, 8> RegsToPass;
2796   SmallVector<SDValue, 8> MemOpChains;
2797   SDValue StackPtr;
2798
2799   // Walk the register/memloc assignments, inserting copies/loads.  In the case
2800   // of tail call optimization arguments are handle later.
2801   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
2802   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2803     // Skip inalloca arguments, they have already been written.
2804     ISD::ArgFlagsTy Flags = Outs[i].Flags;
2805     if (Flags.isInAlloca())
2806       continue;
2807
2808     CCValAssign &VA = ArgLocs[i];
2809     EVT RegVT = VA.getLocVT();
2810     SDValue Arg = OutVals[i];
2811     bool isByVal = Flags.isByVal();
2812
2813     // Promote the value if needed.
2814     switch (VA.getLocInfo()) {
2815     default: llvm_unreachable("Unknown loc info!");
2816     case CCValAssign::Full: break;
2817     case CCValAssign::SExt:
2818       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, RegVT, Arg);
2819       break;
2820     case CCValAssign::ZExt:
2821       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, RegVT, Arg);
2822       break;
2823     case CCValAssign::AExt:
2824       if (RegVT.is128BitVector()) {
2825         // Special case: passing MMX values in XMM registers.
2826         Arg = DAG.getNode(ISD::BITCAST, dl, MVT::i64, Arg);
2827         Arg = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64, Arg);
2828         Arg = getMOVL(DAG, dl, MVT::v2i64, DAG.getUNDEF(MVT::v2i64), Arg);
2829       } else
2830         Arg = DAG.getNode(ISD::ANY_EXTEND, dl, RegVT, Arg);
2831       break;
2832     case CCValAssign::BCvt:
2833       Arg = DAG.getNode(ISD::BITCAST, dl, RegVT, Arg);
2834       break;
2835     case CCValAssign::Indirect: {
2836       // Store the argument.
2837       SDValue SpillSlot = DAG.CreateStackTemporary(VA.getValVT());
2838       int FI = cast<FrameIndexSDNode>(SpillSlot)->getIndex();
2839       Chain = DAG.getStore(Chain, dl, Arg, SpillSlot,
2840                            MachinePointerInfo::getFixedStack(FI),
2841                            false, false, 0);
2842       Arg = SpillSlot;
2843       break;
2844     }
2845     }
2846
2847     if (VA.isRegLoc()) {
2848       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
2849       if (isVarArg && IsWin64) {
2850         // Win64 ABI requires argument XMM reg to be copied to the corresponding
2851         // shadow reg if callee is a varargs function.
2852         unsigned ShadowReg = 0;
2853         switch (VA.getLocReg()) {
2854         case X86::XMM0: ShadowReg = X86::RCX; break;
2855         case X86::XMM1: ShadowReg = X86::RDX; break;
2856         case X86::XMM2: ShadowReg = X86::R8; break;
2857         case X86::XMM3: ShadowReg = X86::R9; break;
2858         }
2859         if (ShadowReg)
2860           RegsToPass.push_back(std::make_pair(ShadowReg, Arg));
2861       }
2862     } else if (!IsSibcall && (!isTailCall || isByVal)) {
2863       assert(VA.isMemLoc());
2864       if (!StackPtr.getNode())
2865         StackPtr = DAG.getCopyFromReg(Chain, dl, RegInfo->getStackRegister(),
2866                                       getPointerTy());
2867       MemOpChains.push_back(LowerMemOpCallTo(Chain, StackPtr, Arg,
2868                                              dl, DAG, VA, Flags));
2869     }
2870   }
2871
2872   if (!MemOpChains.empty())
2873     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, MemOpChains);
2874
2875   if (Subtarget->isPICStyleGOT()) {
2876     // ELF / PIC requires GOT in the EBX register before function calls via PLT
2877     // GOT pointer.
2878     if (!isTailCall) {
2879       RegsToPass.push_back(std::make_pair(unsigned(X86::EBX),
2880                DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), getPointerTy())));
2881     } else {
2882       // If we are tail calling and generating PIC/GOT style code load the
2883       // address of the callee into ECX. The value in ecx is used as target of
2884       // the tail jump. This is done to circumvent the ebx/callee-saved problem
2885       // for tail calls on PIC/GOT architectures. Normally we would just put the
2886       // address of GOT into ebx and then call target@PLT. But for tail calls
2887       // ebx would be restored (since ebx is callee saved) before jumping to the
2888       // target@PLT.
2889
2890       // Note: The actual moving to ECX is done further down.
2891       GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee);
2892       if (G && !G->getGlobal()->hasHiddenVisibility() &&
2893           !G->getGlobal()->hasProtectedVisibility())
2894         Callee = LowerGlobalAddress(Callee, DAG);
2895       else if (isa<ExternalSymbolSDNode>(Callee))
2896         Callee = LowerExternalSymbol(Callee, DAG);
2897     }
2898   }
2899
2900   if (Is64Bit && isVarArg && !IsWin64 && !IsMustTail) {
2901     // From AMD64 ABI document:
2902     // For calls that may call functions that use varargs or stdargs
2903     // (prototype-less calls or calls to functions containing ellipsis (...) in
2904     // the declaration) %al is used as hidden argument to specify the number
2905     // of SSE registers used. The contents of %al do not need to match exactly
2906     // the number of registers, but must be an ubound on the number of SSE
2907     // registers used and is in the range 0 - 8 inclusive.
2908
2909     // Count the number of XMM registers allocated.
2910     static const MCPhysReg XMMArgRegs[] = {
2911       X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3,
2912       X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7
2913     };
2914     unsigned NumXMMRegs = CCInfo.getFirstUnallocated(XMMArgRegs);
2915     assert((Subtarget->hasSSE1() || !NumXMMRegs)
2916            && "SSE registers cannot be used when SSE is disabled");
2917
2918     RegsToPass.push_back(std::make_pair(unsigned(X86::AL),
2919                                         DAG.getConstant(NumXMMRegs, dl,
2920                                                         MVT::i8)));
2921   }
2922
2923   if (isVarArg && IsMustTail) {
2924     const auto &Forwards = X86Info->getForwardedMustTailRegParms();
2925     for (const auto &F : Forwards) {
2926       SDValue Val = DAG.getCopyFromReg(Chain, dl, F.VReg, F.VT);
2927       RegsToPass.push_back(std::make_pair(unsigned(F.PReg), Val));
2928     }
2929   }
2930
2931   // For tail calls lower the arguments to the 'real' stack slots.  Sibcalls
2932   // don't need this because the eligibility check rejects calls that require
2933   // shuffling arguments passed in memory.
2934   if (!IsSibcall && isTailCall) {
2935     // Force all the incoming stack arguments to be loaded from the stack
2936     // before any new outgoing arguments are stored to the stack, because the
2937     // outgoing stack slots may alias the incoming argument stack slots, and
2938     // the alias isn't otherwise explicit. This is slightly more conservative
2939     // than necessary, because it means that each store effectively depends
2940     // on every argument instead of just those arguments it would clobber.
2941     SDValue ArgChain = DAG.getStackArgumentTokenFactor(Chain);
2942
2943     SmallVector<SDValue, 8> MemOpChains2;
2944     SDValue FIN;
2945     int FI = 0;
2946     for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2947       CCValAssign &VA = ArgLocs[i];
2948       if (VA.isRegLoc())
2949         continue;
2950       assert(VA.isMemLoc());
2951       SDValue Arg = OutVals[i];
2952       ISD::ArgFlagsTy Flags = Outs[i].Flags;
2953       // Skip inalloca arguments.  They don't require any work.
2954       if (Flags.isInAlloca())
2955         continue;
2956       // Create frame index.
2957       int32_t Offset = VA.getLocMemOffset()+FPDiff;
2958       uint32_t OpSize = (VA.getLocVT().getSizeInBits()+7)/8;
2959       FI = MF.getFrameInfo()->CreateFixedObject(OpSize, Offset, true);
2960       FIN = DAG.getFrameIndex(FI, getPointerTy());
2961
2962       if (Flags.isByVal()) {
2963         // Copy relative to framepointer.
2964         SDValue Source = DAG.getIntPtrConstant(VA.getLocMemOffset(), dl);
2965         if (!StackPtr.getNode())
2966           StackPtr = DAG.getCopyFromReg(Chain, dl,
2967                                         RegInfo->getStackRegister(),
2968                                         getPointerTy());
2969         Source = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, Source);
2970
2971         MemOpChains2.push_back(CreateCopyOfByValArgument(Source, FIN,
2972                                                          ArgChain,
2973                                                          Flags, DAG, dl));
2974       } else {
2975         // Store relative to framepointer.
2976         MemOpChains2.push_back(
2977           DAG.getStore(ArgChain, dl, Arg, FIN,
2978                        MachinePointerInfo::getFixedStack(FI),
2979                        false, false, 0));
2980       }
2981     }
2982
2983     if (!MemOpChains2.empty())
2984       Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, MemOpChains2);
2985
2986     // Store the return address to the appropriate stack slot.
2987     Chain = EmitTailCallStoreRetAddr(DAG, MF, Chain, RetAddrFrIdx,
2988                                      getPointerTy(), RegInfo->getSlotSize(),
2989                                      FPDiff, dl);
2990   }
2991
2992   // Build a sequence of copy-to-reg nodes chained together with token chain
2993   // and flag operands which copy the outgoing args into registers.
2994   SDValue InFlag;
2995   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
2996     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
2997                              RegsToPass[i].second, InFlag);
2998     InFlag = Chain.getValue(1);
2999   }
3000
3001   if (DAG.getTarget().getCodeModel() == CodeModel::Large) {
3002     assert(Is64Bit && "Large code model is only legal in 64-bit mode.");
3003     // In the 64-bit large code model, we have to make all calls
3004     // through a register, since the call instruction's 32-bit
3005     // pc-relative offset may not be large enough to hold the whole
3006     // address.
3007   } else if (Callee->getOpcode() == ISD::GlobalAddress) {
3008     // If the callee is a GlobalAddress node (quite common, every direct call
3009     // is) turn it into a TargetGlobalAddress node so that legalize doesn't hack
3010     // it.
3011     GlobalAddressSDNode* G = cast<GlobalAddressSDNode>(Callee);
3012
3013     // We should use extra load for direct calls to dllimported functions in
3014     // non-JIT mode.
3015     const GlobalValue *GV = G->getGlobal();
3016     if (!GV->hasDLLImportStorageClass()) {
3017       unsigned char OpFlags = 0;
3018       bool ExtraLoad = false;
3019       unsigned WrapperKind = ISD::DELETED_NODE;
3020
3021       // On ELF targets, in both X86-64 and X86-32 mode, direct calls to
3022       // external symbols most go through the PLT in PIC mode.  If the symbol
3023       // has hidden or protected visibility, or if it is static or local, then
3024       // we don't need to use the PLT - we can directly call it.
3025       if (Subtarget->isTargetELF() &&
3026           DAG.getTarget().getRelocationModel() == Reloc::PIC_ &&
3027           GV->hasDefaultVisibility() && !GV->hasLocalLinkage()) {
3028         OpFlags = X86II::MO_PLT;
3029       } else if (Subtarget->isPICStyleStubAny() &&
3030                  (GV->isDeclaration() || GV->isWeakForLinker()) &&
3031                  (!Subtarget->getTargetTriple().isMacOSX() ||
3032                   Subtarget->getTargetTriple().isMacOSXVersionLT(10, 5))) {
3033         // PC-relative references to external symbols should go through $stub,
3034         // unless we're building with the leopard linker or later, which
3035         // automatically synthesizes these stubs.
3036         OpFlags = X86II::MO_DARWIN_STUB;
3037       } else if (Subtarget->isPICStyleRIPRel() && isa<Function>(GV) &&
3038                  cast<Function>(GV)->hasFnAttribute(Attribute::NonLazyBind)) {
3039         // If the function is marked as non-lazy, generate an indirect call
3040         // which loads from the GOT directly. This avoids runtime overhead
3041         // at the cost of eager binding (and one extra byte of encoding).
3042         OpFlags = X86II::MO_GOTPCREL;
3043         WrapperKind = X86ISD::WrapperRIP;
3044         ExtraLoad = true;
3045       }
3046
3047       Callee = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(),
3048                                           G->getOffset(), OpFlags);
3049
3050       // Add a wrapper if needed.
3051       if (WrapperKind != ISD::DELETED_NODE)
3052         Callee = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Callee);
3053       // Add extra indirection if needed.
3054       if (ExtraLoad)
3055         Callee = DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(), Callee,
3056                              MachinePointerInfo::getGOT(),
3057                              false, false, false, 0);
3058     }
3059   } else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee)) {
3060     unsigned char OpFlags = 0;
3061
3062     // On ELF targets, in either X86-64 or X86-32 mode, direct calls to
3063     // external symbols should go through the PLT.
3064     if (Subtarget->isTargetELF() &&
3065         DAG.getTarget().getRelocationModel() == Reloc::PIC_) {
3066       OpFlags = X86II::MO_PLT;
3067     } else if (Subtarget->isPICStyleStubAny() &&
3068                (!Subtarget->getTargetTriple().isMacOSX() ||
3069                 Subtarget->getTargetTriple().isMacOSXVersionLT(10, 5))) {
3070       // PC-relative references to external symbols should go through $stub,
3071       // unless we're building with the leopard linker or later, which
3072       // automatically synthesizes these stubs.
3073       OpFlags = X86II::MO_DARWIN_STUB;
3074     }
3075
3076     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy(),
3077                                          OpFlags);
3078   } else if (Subtarget->isTarget64BitILP32() &&
3079              Callee->getValueType(0) == MVT::i32) {
3080     // Zero-extend the 32-bit Callee address into a 64-bit according to x32 ABI
3081     Callee = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i64, Callee);
3082   }
3083
3084   // Returns a chain & a flag for retval copy to use.
3085   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
3086   SmallVector<SDValue, 8> Ops;
3087
3088   if (!IsSibcall && isTailCall) {
3089     Chain = DAG.getCALLSEQ_END(Chain,
3090                                DAG.getIntPtrConstant(NumBytesToPop, dl, true),
3091                                DAG.getIntPtrConstant(0, dl, true), InFlag, dl);
3092     InFlag = Chain.getValue(1);
3093   }
3094
3095   Ops.push_back(Chain);
3096   Ops.push_back(Callee);
3097
3098   if (isTailCall)
3099     Ops.push_back(DAG.getConstant(FPDiff, dl, MVT::i32));
3100
3101   // Add argument registers to the end of the list so that they are known live
3102   // into the call.
3103   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
3104     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
3105                                   RegsToPass[i].second.getValueType()));
3106
3107   // Add a register mask operand representing the call-preserved registers.
3108   const TargetRegisterInfo *TRI = Subtarget->getRegisterInfo();
3109   const uint32_t *Mask = TRI->getCallPreservedMask(MF, CallConv);
3110   assert(Mask && "Missing call preserved mask for calling convention");
3111   Ops.push_back(DAG.getRegisterMask(Mask));
3112
3113   if (InFlag.getNode())
3114     Ops.push_back(InFlag);
3115
3116   if (isTailCall) {
3117     // We used to do:
3118     //// If this is the first return lowered for this function, add the regs
3119     //// to the liveout set for the function.
3120     // This isn't right, although it's probably harmless on x86; liveouts
3121     // should be computed from returns not tail calls.  Consider a void
3122     // function making a tail call to a function returning int.
3123     return DAG.getNode(X86ISD::TC_RETURN, dl, NodeTys, Ops);
3124   }
3125
3126   Chain = DAG.getNode(X86ISD::CALL, dl, NodeTys, Ops);
3127   InFlag = Chain.getValue(1);
3128
3129   // Create the CALLSEQ_END node.
3130   unsigned NumBytesForCalleeToPop;
3131   if (X86::isCalleePop(CallConv, Is64Bit, isVarArg,
3132                        DAG.getTarget().Options.GuaranteedTailCallOpt))
3133     NumBytesForCalleeToPop = NumBytes;    // Callee pops everything
3134   else if (!Is64Bit && !IsTailCallConvention(CallConv) &&
3135            !Subtarget->getTargetTriple().isOSMSVCRT() &&
3136            SR == StackStructReturn)
3137     // If this is a call to a struct-return function, the callee
3138     // pops the hidden struct pointer, so we have to push it back.
3139     // This is common for Darwin/X86, Linux & Mingw32 targets.
3140     // For MSVC Win32 targets, the caller pops the hidden struct pointer.
3141     NumBytesForCalleeToPop = 4;
3142   else
3143     NumBytesForCalleeToPop = 0;  // Callee pops nothing.
3144
3145   // Returns a flag for retval copy to use.
3146   if (!IsSibcall) {
3147     Chain = DAG.getCALLSEQ_END(Chain,
3148                                DAG.getIntPtrConstant(NumBytesToPop, dl, true),
3149                                DAG.getIntPtrConstant(NumBytesForCalleeToPop, dl,
3150                                                      true),
3151                                InFlag, dl);
3152     InFlag = Chain.getValue(1);
3153   }
3154
3155   // Handle result values, copying them out of physregs into vregs that we
3156   // return.
3157   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
3158                          Ins, dl, DAG, InVals);
3159 }
3160
3161 //===----------------------------------------------------------------------===//
3162 //                Fast Calling Convention (tail call) implementation
3163 //===----------------------------------------------------------------------===//
3164
3165 //  Like std call, callee cleans arguments, convention except that ECX is
3166 //  reserved for storing the tail called function address. Only 2 registers are
3167 //  free for argument passing (inreg). Tail call optimization is performed
3168 //  provided:
3169 //                * tailcallopt is enabled
3170 //                * caller/callee are fastcc
3171 //  On X86_64 architecture with GOT-style position independent code only local
3172 //  (within module) calls are supported at the moment.
3173 //  To keep the stack aligned according to platform abi the function
3174 //  GetAlignedArgumentStackSize ensures that argument delta is always multiples
3175 //  of stack alignment. (Dynamic linkers need this - darwin's dyld for example)
3176 //  If a tail called function callee has more arguments than the caller the
3177 //  caller needs to make sure that there is room to move the RETADDR to. This is
3178 //  achieved by reserving an area the size of the argument delta right after the
3179 //  original RETADDR, but before the saved framepointer or the spilled registers
3180 //  e.g. caller(arg1, arg2) calls callee(arg1, arg2,arg3,arg4)
3181 //  stack layout:
3182 //    arg1
3183 //    arg2
3184 //    RETADDR
3185 //    [ new RETADDR
3186 //      move area ]
3187 //    (possible EBP)
3188 //    ESI
3189 //    EDI
3190 //    local1 ..
3191
3192 /// GetAlignedArgumentStackSize - Make the stack size align e.g 16n + 12 aligned
3193 /// for a 16 byte align requirement.
3194 unsigned
3195 X86TargetLowering::GetAlignedArgumentStackSize(unsigned StackSize,
3196                                                SelectionDAG& DAG) const {
3197   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
3198   const TargetFrameLowering &TFI = *Subtarget->getFrameLowering();
3199   unsigned StackAlignment = TFI.getStackAlignment();
3200   uint64_t AlignMask = StackAlignment - 1;
3201   int64_t Offset = StackSize;
3202   unsigned SlotSize = RegInfo->getSlotSize();
3203   if ( (Offset & AlignMask) <= (StackAlignment - SlotSize) ) {
3204     // Number smaller than 12 so just add the difference.
3205     Offset += ((StackAlignment - SlotSize) - (Offset & AlignMask));
3206   } else {
3207     // Mask out lower bits, add stackalignment once plus the 12 bytes.
3208     Offset = ((~AlignMask) & Offset) + StackAlignment +
3209       (StackAlignment-SlotSize);
3210   }
3211   return Offset;
3212 }
3213
3214 /// MatchingStackOffset - Return true if the given stack call argument is
3215 /// already available in the same position (relatively) of the caller's
3216 /// incoming argument stack.
3217 static
3218 bool MatchingStackOffset(SDValue Arg, unsigned Offset, ISD::ArgFlagsTy Flags,
3219                          MachineFrameInfo *MFI, const MachineRegisterInfo *MRI,
3220                          const X86InstrInfo *TII) {
3221   unsigned Bytes = Arg.getValueType().getSizeInBits() / 8;
3222   int FI = INT_MAX;
3223   if (Arg.getOpcode() == ISD::CopyFromReg) {
3224     unsigned VR = cast<RegisterSDNode>(Arg.getOperand(1))->getReg();
3225     if (!TargetRegisterInfo::isVirtualRegister(VR))
3226       return false;
3227     MachineInstr *Def = MRI->getVRegDef(VR);
3228     if (!Def)
3229       return false;
3230     if (!Flags.isByVal()) {
3231       if (!TII->isLoadFromStackSlot(Def, FI))
3232         return false;
3233     } else {
3234       unsigned Opcode = Def->getOpcode();
3235       if ((Opcode == X86::LEA32r || Opcode == X86::LEA64r ||
3236            Opcode == X86::LEA64_32r) &&
3237           Def->getOperand(1).isFI()) {
3238         FI = Def->getOperand(1).getIndex();
3239         Bytes = Flags.getByValSize();
3240       } else
3241         return false;
3242     }
3243   } else if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Arg)) {
3244     if (Flags.isByVal())
3245       // ByVal argument is passed in as a pointer but it's now being
3246       // dereferenced. e.g.
3247       // define @foo(%struct.X* %A) {
3248       //   tail call @bar(%struct.X* byval %A)
3249       // }
3250       return false;
3251     SDValue Ptr = Ld->getBasePtr();
3252     FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr);
3253     if (!FINode)
3254       return false;
3255     FI = FINode->getIndex();
3256   } else if (Arg.getOpcode() == ISD::FrameIndex && Flags.isByVal()) {
3257     FrameIndexSDNode *FINode = cast<FrameIndexSDNode>(Arg);
3258     FI = FINode->getIndex();
3259     Bytes = Flags.getByValSize();
3260   } else
3261     return false;
3262
3263   assert(FI != INT_MAX);
3264   if (!MFI->isFixedObjectIndex(FI))
3265     return false;
3266   return Offset == MFI->getObjectOffset(FI) && Bytes == MFI->getObjectSize(FI);
3267 }
3268
3269 /// IsEligibleForTailCallOptimization - Check whether the call is eligible
3270 /// for tail call optimization. Targets which want to do tail call
3271 /// optimization should implement this function.
3272 bool
3273 X86TargetLowering::IsEligibleForTailCallOptimization(SDValue Callee,
3274                                                      CallingConv::ID CalleeCC,
3275                                                      bool isVarArg,
3276                                                      bool isCalleeStructRet,
3277                                                      bool isCallerStructRet,
3278                                                      Type *RetTy,
3279                                     const SmallVectorImpl<ISD::OutputArg> &Outs,
3280                                     const SmallVectorImpl<SDValue> &OutVals,
3281                                     const SmallVectorImpl<ISD::InputArg> &Ins,
3282                                                      SelectionDAG &DAG) const {
3283   if (!IsTailCallConvention(CalleeCC) && !IsCCallConvention(CalleeCC))
3284     return false;
3285
3286   // If -tailcallopt is specified, make fastcc functions tail-callable.
3287   const MachineFunction &MF = DAG.getMachineFunction();
3288   const Function *CallerF = MF.getFunction();
3289
3290   // If the function return type is x86_fp80 and the callee return type is not,
3291   // then the FP_EXTEND of the call result is not a nop. It's not safe to
3292   // perform a tailcall optimization here.
3293   if (CallerF->getReturnType()->isX86_FP80Ty() && !RetTy->isX86_FP80Ty())
3294     return false;
3295
3296   CallingConv::ID CallerCC = CallerF->getCallingConv();
3297   bool CCMatch = CallerCC == CalleeCC;
3298   bool IsCalleeWin64 = Subtarget->isCallingConvWin64(CalleeCC);
3299   bool IsCallerWin64 = Subtarget->isCallingConvWin64(CallerCC);
3300
3301   // Win64 functions have extra shadow space for argument homing. Don't do the
3302   // sibcall if the caller and callee have mismatched expectations for this
3303   // space.
3304   if (IsCalleeWin64 != IsCallerWin64)
3305     return false;
3306
3307   if (DAG.getTarget().Options.GuaranteedTailCallOpt) {
3308     if (IsTailCallConvention(CalleeCC) && CCMatch)
3309       return true;
3310     return false;
3311   }
3312
3313   // Look for obvious safe cases to perform tail call optimization that do not
3314   // require ABI changes. This is what gcc calls sibcall.
3315
3316   // Can't do sibcall if stack needs to be dynamically re-aligned. PEI needs to
3317   // emit a special epilogue.
3318   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
3319   if (RegInfo->needsStackRealignment(MF))
3320     return false;
3321
3322   // Also avoid sibcall optimization if either caller or callee uses struct
3323   // return semantics.
3324   if (isCalleeStructRet || isCallerStructRet)
3325     return false;
3326
3327   // An stdcall/thiscall caller is expected to clean up its arguments; the
3328   // callee isn't going to do that.
3329   // FIXME: this is more restrictive than needed. We could produce a tailcall
3330   // when the stack adjustment matches. For example, with a thiscall that takes
3331   // only one argument.
3332   if (!CCMatch && (CallerCC == CallingConv::X86_StdCall ||
3333                    CallerCC == CallingConv::X86_ThisCall))
3334     return false;
3335
3336   // Do not sibcall optimize vararg calls unless all arguments are passed via
3337   // registers.
3338   if (isVarArg && !Outs.empty()) {
3339
3340     // Optimizing for varargs on Win64 is unlikely to be safe without
3341     // additional testing.
3342     if (IsCalleeWin64 || IsCallerWin64)
3343       return false;
3344
3345     SmallVector<CCValAssign, 16> ArgLocs;
3346     CCState CCInfo(CalleeCC, isVarArg, DAG.getMachineFunction(), ArgLocs,
3347                    *DAG.getContext());
3348
3349     CCInfo.AnalyzeCallOperands(Outs, CC_X86);
3350     for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i)
3351       if (!ArgLocs[i].isRegLoc())
3352         return false;
3353   }
3354
3355   // If the call result is in ST0 / ST1, it needs to be popped off the x87
3356   // stack.  Therefore, if it's not used by the call it is not safe to optimize
3357   // this into a sibcall.
3358   bool Unused = false;
3359   for (unsigned i = 0, e = Ins.size(); i != e; ++i) {
3360     if (!Ins[i].Used) {
3361       Unused = true;
3362       break;
3363     }
3364   }
3365   if (Unused) {
3366     SmallVector<CCValAssign, 16> RVLocs;
3367     CCState CCInfo(CalleeCC, false, DAG.getMachineFunction(), RVLocs,
3368                    *DAG.getContext());
3369     CCInfo.AnalyzeCallResult(Ins, RetCC_X86);
3370     for (unsigned i = 0, e = RVLocs.size(); i != e; ++i) {
3371       CCValAssign &VA = RVLocs[i];
3372       if (VA.getLocReg() == X86::FP0 || VA.getLocReg() == X86::FP1)
3373         return false;
3374     }
3375   }
3376
3377   // If the calling conventions do not match, then we'd better make sure the
3378   // results are returned in the same way as what the caller expects.
3379   if (!CCMatch) {
3380     SmallVector<CCValAssign, 16> RVLocs1;
3381     CCState CCInfo1(CalleeCC, false, DAG.getMachineFunction(), RVLocs1,
3382                     *DAG.getContext());
3383     CCInfo1.AnalyzeCallResult(Ins, RetCC_X86);
3384
3385     SmallVector<CCValAssign, 16> RVLocs2;
3386     CCState CCInfo2(CallerCC, false, DAG.getMachineFunction(), RVLocs2,
3387                     *DAG.getContext());
3388     CCInfo2.AnalyzeCallResult(Ins, RetCC_X86);
3389
3390     if (RVLocs1.size() != RVLocs2.size())
3391       return false;
3392     for (unsigned i = 0, e = RVLocs1.size(); i != e; ++i) {
3393       if (RVLocs1[i].isRegLoc() != RVLocs2[i].isRegLoc())
3394         return false;
3395       if (RVLocs1[i].getLocInfo() != RVLocs2[i].getLocInfo())
3396         return false;
3397       if (RVLocs1[i].isRegLoc()) {
3398         if (RVLocs1[i].getLocReg() != RVLocs2[i].getLocReg())
3399           return false;
3400       } else {
3401         if (RVLocs1[i].getLocMemOffset() != RVLocs2[i].getLocMemOffset())
3402           return false;
3403       }
3404     }
3405   }
3406
3407   // If the callee takes no arguments then go on to check the results of the
3408   // call.
3409   if (!Outs.empty()) {
3410     // Check if stack adjustment is needed. For now, do not do this if any
3411     // argument is passed on the stack.
3412     SmallVector<CCValAssign, 16> ArgLocs;
3413     CCState CCInfo(CalleeCC, isVarArg, DAG.getMachineFunction(), ArgLocs,
3414                    *DAG.getContext());
3415
3416     // Allocate shadow area for Win64
3417     if (IsCalleeWin64)
3418       CCInfo.AllocateStack(32, 8);
3419
3420     CCInfo.AnalyzeCallOperands(Outs, CC_X86);
3421     if (CCInfo.getNextStackOffset()) {
3422       MachineFunction &MF = DAG.getMachineFunction();
3423       if (MF.getInfo<X86MachineFunctionInfo>()->getBytesToPopOnReturn())
3424         return false;
3425
3426       // Check if the arguments are already laid out in the right way as
3427       // the caller's fixed stack objects.
3428       MachineFrameInfo *MFI = MF.getFrameInfo();
3429       const MachineRegisterInfo *MRI = &MF.getRegInfo();
3430       const X86InstrInfo *TII = Subtarget->getInstrInfo();
3431       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
3432         CCValAssign &VA = ArgLocs[i];
3433         SDValue Arg = OutVals[i];
3434         ISD::ArgFlagsTy Flags = Outs[i].Flags;
3435         if (VA.getLocInfo() == CCValAssign::Indirect)
3436           return false;
3437         if (!VA.isRegLoc()) {
3438           if (!MatchingStackOffset(Arg, VA.getLocMemOffset(), Flags,
3439                                    MFI, MRI, TII))
3440             return false;
3441         }
3442       }
3443     }
3444
3445     // If the tailcall address may be in a register, then make sure it's
3446     // possible to register allocate for it. In 32-bit, the call address can
3447     // only target EAX, EDX, or ECX since the tail call must be scheduled after
3448     // callee-saved registers are restored. These happen to be the same
3449     // registers used to pass 'inreg' arguments so watch out for those.
3450     if (!Subtarget->is64Bit() &&
3451         ((!isa<GlobalAddressSDNode>(Callee) &&
3452           !isa<ExternalSymbolSDNode>(Callee)) ||
3453          DAG.getTarget().getRelocationModel() == Reloc::PIC_)) {
3454       unsigned NumInRegs = 0;
3455       // In PIC we need an extra register to formulate the address computation
3456       // for the callee.
3457       unsigned MaxInRegs =
3458         (DAG.getTarget().getRelocationModel() == Reloc::PIC_) ? 2 : 3;
3459
3460       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
3461         CCValAssign &VA = ArgLocs[i];
3462         if (!VA.isRegLoc())
3463           continue;
3464         unsigned Reg = VA.getLocReg();
3465         switch (Reg) {
3466         default: break;
3467         case X86::EAX: case X86::EDX: case X86::ECX:
3468           if (++NumInRegs == MaxInRegs)
3469             return false;
3470           break;
3471         }
3472       }
3473     }
3474   }
3475
3476   return true;
3477 }
3478
3479 FastISel *
3480 X86TargetLowering::createFastISel(FunctionLoweringInfo &funcInfo,
3481                                   const TargetLibraryInfo *libInfo) const {
3482   return X86::createFastISel(funcInfo, libInfo);
3483 }
3484
3485 //===----------------------------------------------------------------------===//
3486 //                           Other Lowering Hooks
3487 //===----------------------------------------------------------------------===//
3488
3489 static bool MayFoldLoad(SDValue Op) {
3490   return Op.hasOneUse() && ISD::isNormalLoad(Op.getNode());
3491 }
3492
3493 static bool MayFoldIntoStore(SDValue Op) {
3494   return Op.hasOneUse() && ISD::isNormalStore(*Op.getNode()->use_begin());
3495 }
3496
3497 static bool isTargetShuffle(unsigned Opcode) {
3498   switch(Opcode) {
3499   default: return false;
3500   case X86ISD::BLENDI:
3501   case X86ISD::PSHUFB:
3502   case X86ISD::PSHUFD:
3503   case X86ISD::PSHUFHW:
3504   case X86ISD::PSHUFLW:
3505   case X86ISD::SHUFP:
3506   case X86ISD::PALIGNR:
3507   case X86ISD::MOVLHPS:
3508   case X86ISD::MOVLHPD:
3509   case X86ISD::MOVHLPS:
3510   case X86ISD::MOVLPS:
3511   case X86ISD::MOVLPD:
3512   case X86ISD::MOVSHDUP:
3513   case X86ISD::MOVSLDUP:
3514   case X86ISD::MOVDDUP:
3515   case X86ISD::MOVSS:
3516   case X86ISD::MOVSD:
3517   case X86ISD::UNPCKL:
3518   case X86ISD::UNPCKH:
3519   case X86ISD::VPERMILPI:
3520   case X86ISD::VPERM2X128:
3521   case X86ISD::VPERMI:
3522     return true;
3523   }
3524 }
3525
3526 static SDValue getTargetShuffleNode(unsigned Opc, SDLoc dl, EVT VT,
3527                                     SDValue V1, unsigned TargetMask,
3528                                     SelectionDAG &DAG) {
3529   switch(Opc) {
3530   default: llvm_unreachable("Unknown x86 shuffle node");
3531   case X86ISD::PSHUFD:
3532   case X86ISD::PSHUFHW:
3533   case X86ISD::PSHUFLW:
3534   case X86ISD::VPERMILPI:
3535   case X86ISD::VPERMI:
3536     return DAG.getNode(Opc, dl, VT, V1,
3537                        DAG.getConstant(TargetMask, dl, MVT::i8));
3538   }
3539 }
3540
3541 static SDValue getTargetShuffleNode(unsigned Opc, SDLoc dl, EVT VT,
3542                                     SDValue V1, SDValue V2, SelectionDAG &DAG) {
3543   switch(Opc) {
3544   default: llvm_unreachable("Unknown x86 shuffle node");
3545   case X86ISD::MOVLHPS:
3546   case X86ISD::MOVLHPD:
3547   case X86ISD::MOVHLPS:
3548   case X86ISD::MOVLPS:
3549   case X86ISD::MOVLPD:
3550   case X86ISD::MOVSS:
3551   case X86ISD::MOVSD:
3552   case X86ISD::UNPCKL:
3553   case X86ISD::UNPCKH:
3554     return DAG.getNode(Opc, dl, VT, V1, V2);
3555   }
3556 }
3557
3558 SDValue X86TargetLowering::getReturnAddressFrameIndex(SelectionDAG &DAG) const {
3559   MachineFunction &MF = DAG.getMachineFunction();
3560   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
3561   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
3562   int ReturnAddrIndex = FuncInfo->getRAIndex();
3563
3564   if (ReturnAddrIndex == 0) {
3565     // Set up a frame object for the return address.
3566     unsigned SlotSize = RegInfo->getSlotSize();
3567     ReturnAddrIndex = MF.getFrameInfo()->CreateFixedObject(SlotSize,
3568                                                            -(int64_t)SlotSize,
3569                                                            false);
3570     FuncInfo->setRAIndex(ReturnAddrIndex);
3571   }
3572
3573   return DAG.getFrameIndex(ReturnAddrIndex, getPointerTy());
3574 }
3575
3576 bool X86::isOffsetSuitableForCodeModel(int64_t Offset, CodeModel::Model M,
3577                                        bool hasSymbolicDisplacement) {
3578   // Offset should fit into 32 bit immediate field.
3579   if (!isInt<32>(Offset))
3580     return false;
3581
3582   // If we don't have a symbolic displacement - we don't have any extra
3583   // restrictions.
3584   if (!hasSymbolicDisplacement)
3585     return true;
3586
3587   // FIXME: Some tweaks might be needed for medium code model.
3588   if (M != CodeModel::Small && M != CodeModel::Kernel)
3589     return false;
3590
3591   // For small code model we assume that latest object is 16MB before end of 31
3592   // bits boundary. We may also accept pretty large negative constants knowing
3593   // that all objects are in the positive half of address space.
3594   if (M == CodeModel::Small && Offset < 16*1024*1024)
3595     return true;
3596
3597   // For kernel code model we know that all object resist in the negative half
3598   // of 32bits address space. We may not accept negative offsets, since they may
3599   // be just off and we may accept pretty large positive ones.
3600   if (M == CodeModel::Kernel && Offset >= 0)
3601     return true;
3602
3603   return false;
3604 }
3605
3606 /// isCalleePop - Determines whether the callee is required to pop its
3607 /// own arguments. Callee pop is necessary to support tail calls.
3608 bool X86::isCalleePop(CallingConv::ID CallingConv,
3609                       bool is64Bit, bool IsVarArg, bool TailCallOpt) {
3610   switch (CallingConv) {
3611   default:
3612     return false;
3613   case CallingConv::X86_StdCall:
3614   case CallingConv::X86_FastCall:
3615   case CallingConv::X86_ThisCall:
3616     return !is64Bit;
3617   case CallingConv::Fast:
3618   case CallingConv::GHC:
3619   case CallingConv::HiPE:
3620     if (IsVarArg)
3621       return false;
3622     return TailCallOpt;
3623   }
3624 }
3625
3626 /// \brief Return true if the condition is an unsigned comparison operation.
3627 static bool isX86CCUnsigned(unsigned X86CC) {
3628   switch (X86CC) {
3629   default: llvm_unreachable("Invalid integer condition!");
3630   case X86::COND_E:     return true;
3631   case X86::COND_G:     return false;
3632   case X86::COND_GE:    return false;
3633   case X86::COND_L:     return false;
3634   case X86::COND_LE:    return false;
3635   case X86::COND_NE:    return true;
3636   case X86::COND_B:     return true;
3637   case X86::COND_A:     return true;
3638   case X86::COND_BE:    return true;
3639   case X86::COND_AE:    return true;
3640   }
3641   llvm_unreachable("covered switch fell through?!");
3642 }
3643
3644 /// TranslateX86CC - do a one to one translation of a ISD::CondCode to the X86
3645 /// specific condition code, returning the condition code and the LHS/RHS of the
3646 /// comparison to make.
3647 static unsigned TranslateX86CC(ISD::CondCode SetCCOpcode, SDLoc DL, bool isFP,
3648                                SDValue &LHS, SDValue &RHS, SelectionDAG &DAG) {
3649   if (!isFP) {
3650     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(RHS)) {
3651       if (SetCCOpcode == ISD::SETGT && RHSC->isAllOnesValue()) {
3652         // X > -1   -> X == 0, jump !sign.
3653         RHS = DAG.getConstant(0, DL, RHS.getValueType());
3654         return X86::COND_NS;
3655       }
3656       if (SetCCOpcode == ISD::SETLT && RHSC->isNullValue()) {
3657         // X < 0   -> X == 0, jump on sign.
3658         return X86::COND_S;
3659       }
3660       if (SetCCOpcode == ISD::SETLT && RHSC->getZExtValue() == 1) {
3661         // X < 1   -> X <= 0
3662         RHS = DAG.getConstant(0, DL, RHS.getValueType());
3663         return X86::COND_LE;
3664       }
3665     }
3666
3667     switch (SetCCOpcode) {
3668     default: llvm_unreachable("Invalid integer condition!");
3669     case ISD::SETEQ:  return X86::COND_E;
3670     case ISD::SETGT:  return X86::COND_G;
3671     case ISD::SETGE:  return X86::COND_GE;
3672     case ISD::SETLT:  return X86::COND_L;
3673     case ISD::SETLE:  return X86::COND_LE;
3674     case ISD::SETNE:  return X86::COND_NE;
3675     case ISD::SETULT: return X86::COND_B;
3676     case ISD::SETUGT: return X86::COND_A;
3677     case ISD::SETULE: return X86::COND_BE;
3678     case ISD::SETUGE: return X86::COND_AE;
3679     }
3680   }
3681
3682   // First determine if it is required or is profitable to flip the operands.
3683
3684   // If LHS is a foldable load, but RHS is not, flip the condition.
3685   if (ISD::isNON_EXTLoad(LHS.getNode()) &&
3686       !ISD::isNON_EXTLoad(RHS.getNode())) {
3687     SetCCOpcode = getSetCCSwappedOperands(SetCCOpcode);
3688     std::swap(LHS, RHS);
3689   }
3690
3691   switch (SetCCOpcode) {
3692   default: break;
3693   case ISD::SETOLT:
3694   case ISD::SETOLE:
3695   case ISD::SETUGT:
3696   case ISD::SETUGE:
3697     std::swap(LHS, RHS);
3698     break;
3699   }
3700
3701   // On a floating point condition, the flags are set as follows:
3702   // ZF  PF  CF   op
3703   //  0 | 0 | 0 | X > Y
3704   //  0 | 0 | 1 | X < Y
3705   //  1 | 0 | 0 | X == Y
3706   //  1 | 1 | 1 | unordered
3707   switch (SetCCOpcode) {
3708   default: llvm_unreachable("Condcode should be pre-legalized away");
3709   case ISD::SETUEQ:
3710   case ISD::SETEQ:   return X86::COND_E;
3711   case ISD::SETOLT:              // flipped
3712   case ISD::SETOGT:
3713   case ISD::SETGT:   return X86::COND_A;
3714   case ISD::SETOLE:              // flipped
3715   case ISD::SETOGE:
3716   case ISD::SETGE:   return X86::COND_AE;
3717   case ISD::SETUGT:              // flipped
3718   case ISD::SETULT:
3719   case ISD::SETLT:   return X86::COND_B;
3720   case ISD::SETUGE:              // flipped
3721   case ISD::SETULE:
3722   case ISD::SETLE:   return X86::COND_BE;
3723   case ISD::SETONE:
3724   case ISD::SETNE:   return X86::COND_NE;
3725   case ISD::SETUO:   return X86::COND_P;
3726   case ISD::SETO:    return X86::COND_NP;
3727   case ISD::SETOEQ:
3728   case ISD::SETUNE:  return X86::COND_INVALID;
3729   }
3730 }
3731
3732 /// hasFPCMov - is there a floating point cmov for the specific X86 condition
3733 /// code. Current x86 isa includes the following FP cmov instructions:
3734 /// fcmovb, fcomvbe, fcomve, fcmovu, fcmovae, fcmova, fcmovne, fcmovnu.
3735 static bool hasFPCMov(unsigned X86CC) {
3736   switch (X86CC) {
3737   default:
3738     return false;
3739   case X86::COND_B:
3740   case X86::COND_BE:
3741   case X86::COND_E:
3742   case X86::COND_P:
3743   case X86::COND_A:
3744   case X86::COND_AE:
3745   case X86::COND_NE:
3746   case X86::COND_NP:
3747     return true;
3748   }
3749 }
3750
3751 /// isFPImmLegal - Returns true if the target can instruction select the
3752 /// specified FP immediate natively. If false, the legalizer will
3753 /// materialize the FP immediate as a load from a constant pool.
3754 bool X86TargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
3755   for (unsigned i = 0, e = LegalFPImmediates.size(); i != e; ++i) {
3756     if (Imm.bitwiseIsEqual(LegalFPImmediates[i]))
3757       return true;
3758   }
3759   return false;
3760 }
3761
3762 bool X86TargetLowering::shouldReduceLoadWidth(SDNode *Load,
3763                                               ISD::LoadExtType ExtTy,
3764                                               EVT NewVT) const {
3765   // "ELF Handling for Thread-Local Storage" specifies that R_X86_64_GOTTPOFF
3766   // relocation target a movq or addq instruction: don't let the load shrink.
3767   SDValue BasePtr = cast<LoadSDNode>(Load)->getBasePtr();
3768   if (BasePtr.getOpcode() == X86ISD::WrapperRIP)
3769     if (const auto *GA = dyn_cast<GlobalAddressSDNode>(BasePtr.getOperand(0)))
3770       return GA->getTargetFlags() != X86II::MO_GOTTPOFF;
3771   return true;
3772 }
3773
3774 /// \brief Returns true if it is beneficial to convert a load of a constant
3775 /// to just the constant itself.
3776 bool X86TargetLowering::shouldConvertConstantLoadToIntImm(const APInt &Imm,
3777                                                           Type *Ty) const {
3778   assert(Ty->isIntegerTy());
3779
3780   unsigned BitSize = Ty->getPrimitiveSizeInBits();
3781   if (BitSize == 0 || BitSize > 64)
3782     return false;
3783   return true;
3784 }
3785
3786 bool X86TargetLowering::isExtractSubvectorCheap(EVT ResVT,
3787                                                 unsigned Index) const {
3788   if (!isOperationLegalOrCustom(ISD::EXTRACT_SUBVECTOR, ResVT))
3789     return false;
3790
3791   return (Index == 0 || Index == ResVT.getVectorNumElements());
3792 }
3793
3794 bool X86TargetLowering::isCheapToSpeculateCttz() const {
3795   // Speculate cttz only if we can directly use TZCNT.
3796   return Subtarget->hasBMI();
3797 }
3798
3799 bool X86TargetLowering::isCheapToSpeculateCtlz() const {
3800   // Speculate ctlz only if we can directly use LZCNT.
3801   return Subtarget->hasLZCNT();
3802 }
3803
3804 /// isUndefOrInRange - Return true if Val is undef or if its value falls within
3805 /// the specified range (L, H].
3806 static bool isUndefOrInRange(int Val, int Low, int Hi) {
3807   return (Val < 0) || (Val >= Low && Val < Hi);
3808 }
3809
3810 /// isUndefOrEqual - Val is either less than zero (undef) or equal to the
3811 /// specified value.
3812 static bool isUndefOrEqual(int Val, int CmpVal) {
3813   return (Val < 0 || Val == CmpVal);
3814 }
3815
3816 /// isSequentialOrUndefInRange - Return true if every element in Mask, beginning
3817 /// from position Pos and ending in Pos+Size, falls within the specified
3818 /// sequential range (Low, Low+Size]. or is undef.
3819 static bool isSequentialOrUndefInRange(ArrayRef<int> Mask,
3820                                        unsigned Pos, unsigned Size, int Low) {
3821   for (unsigned i = Pos, e = Pos+Size; i != e; ++i, ++Low)
3822     if (!isUndefOrEqual(Mask[i], Low))
3823       return false;
3824   return true;
3825 }
3826
3827 /// isVEXTRACTIndex - Return true if the specified
3828 /// EXTRACT_SUBVECTOR operand specifies a vector extract that is
3829 /// suitable for instruction that extract 128 or 256 bit vectors
3830 static bool isVEXTRACTIndex(SDNode *N, unsigned vecWidth) {
3831   assert((vecWidth == 128 || vecWidth == 256) && "Unexpected vector width");
3832   if (!isa<ConstantSDNode>(N->getOperand(1).getNode()))
3833     return false;
3834
3835   // The index should be aligned on a vecWidth-bit boundary.
3836   uint64_t Index =
3837     cast<ConstantSDNode>(N->getOperand(1).getNode())->getZExtValue();
3838
3839   MVT VT = N->getSimpleValueType(0);
3840   unsigned ElSize = VT.getVectorElementType().getSizeInBits();
3841   bool Result = (Index * ElSize) % vecWidth == 0;
3842
3843   return Result;
3844 }
3845
3846 /// isVINSERTIndex - Return true if the specified INSERT_SUBVECTOR
3847 /// operand specifies a subvector insert that is suitable for input to
3848 /// insertion of 128 or 256-bit subvectors
3849 static bool isVINSERTIndex(SDNode *N, unsigned vecWidth) {
3850   assert((vecWidth == 128 || vecWidth == 256) && "Unexpected vector width");
3851   if (!isa<ConstantSDNode>(N->getOperand(2).getNode()))
3852     return false;
3853   // The index should be aligned on a vecWidth-bit boundary.
3854   uint64_t Index =
3855     cast<ConstantSDNode>(N->getOperand(2).getNode())->getZExtValue();
3856
3857   MVT VT = N->getSimpleValueType(0);
3858   unsigned ElSize = VT.getVectorElementType().getSizeInBits();
3859   bool Result = (Index * ElSize) % vecWidth == 0;
3860
3861   return Result;
3862 }
3863
3864 bool X86::isVINSERT128Index(SDNode *N) {
3865   return isVINSERTIndex(N, 128);
3866 }
3867
3868 bool X86::isVINSERT256Index(SDNode *N) {
3869   return isVINSERTIndex(N, 256);
3870 }
3871
3872 bool X86::isVEXTRACT128Index(SDNode *N) {
3873   return isVEXTRACTIndex(N, 128);
3874 }
3875
3876 bool X86::isVEXTRACT256Index(SDNode *N) {
3877   return isVEXTRACTIndex(N, 256);
3878 }
3879
3880 static unsigned getExtractVEXTRACTImmediate(SDNode *N, unsigned vecWidth) {
3881   assert((vecWidth == 128 || vecWidth == 256) && "Unsupported vector width");
3882   if (!isa<ConstantSDNode>(N->getOperand(1).getNode()))
3883     llvm_unreachable("Illegal extract subvector for VEXTRACT");
3884
3885   uint64_t Index =
3886     cast<ConstantSDNode>(N->getOperand(1).getNode())->getZExtValue();
3887
3888   MVT VecVT = N->getOperand(0).getSimpleValueType();
3889   MVT ElVT = VecVT.getVectorElementType();
3890
3891   unsigned NumElemsPerChunk = vecWidth / ElVT.getSizeInBits();
3892   return Index / NumElemsPerChunk;
3893 }
3894
3895 static unsigned getInsertVINSERTImmediate(SDNode *N, unsigned vecWidth) {
3896   assert((vecWidth == 128 || vecWidth == 256) && "Unsupported vector width");
3897   if (!isa<ConstantSDNode>(N->getOperand(2).getNode()))
3898     llvm_unreachable("Illegal insert subvector for VINSERT");
3899
3900   uint64_t Index =
3901     cast<ConstantSDNode>(N->getOperand(2).getNode())->getZExtValue();
3902
3903   MVT VecVT = N->getSimpleValueType(0);
3904   MVT ElVT = VecVT.getVectorElementType();
3905
3906   unsigned NumElemsPerChunk = vecWidth / ElVT.getSizeInBits();
3907   return Index / NumElemsPerChunk;
3908 }
3909
3910 /// getExtractVEXTRACT128Immediate - Return the appropriate immediate
3911 /// to extract the specified EXTRACT_SUBVECTOR index with VEXTRACTF128
3912 /// and VINSERTI128 instructions.
3913 unsigned X86::getExtractVEXTRACT128Immediate(SDNode *N) {
3914   return getExtractVEXTRACTImmediate(N, 128);
3915 }
3916
3917 /// getExtractVEXTRACT256Immediate - Return the appropriate immediate
3918 /// to extract the specified EXTRACT_SUBVECTOR index with VEXTRACTF64x4
3919 /// and VINSERTI64x4 instructions.
3920 unsigned X86::getExtractVEXTRACT256Immediate(SDNode *N) {
3921   return getExtractVEXTRACTImmediate(N, 256);
3922 }
3923
3924 /// getInsertVINSERT128Immediate - Return the appropriate immediate
3925 /// to insert at the specified INSERT_SUBVECTOR index with VINSERTF128
3926 /// and VINSERTI128 instructions.
3927 unsigned X86::getInsertVINSERT128Immediate(SDNode *N) {
3928   return getInsertVINSERTImmediate(N, 128);
3929 }
3930
3931 /// getInsertVINSERT256Immediate - Return the appropriate immediate
3932 /// to insert at the specified INSERT_SUBVECTOR index with VINSERTF46x4
3933 /// and VINSERTI64x4 instructions.
3934 unsigned X86::getInsertVINSERT256Immediate(SDNode *N) {
3935   return getInsertVINSERTImmediate(N, 256);
3936 }
3937
3938 /// isZero - Returns true if Elt is a constant integer zero
3939 static bool isZero(SDValue V) {
3940   ConstantSDNode *C = dyn_cast<ConstantSDNode>(V);
3941   return C && C->isNullValue();
3942 }
3943
3944 /// isZeroNode - Returns true if Elt is a constant zero or a floating point
3945 /// constant +0.0.
3946 bool X86::isZeroNode(SDValue Elt) {
3947   if (isZero(Elt))
3948     return true;
3949   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Elt))
3950     return CFP->getValueAPF().isPosZero();
3951   return false;
3952 }
3953
3954 /// getZeroVector - Returns a vector of specified type with all zero elements.
3955 ///
3956 static SDValue getZeroVector(EVT VT, const X86Subtarget *Subtarget,
3957                              SelectionDAG &DAG, SDLoc dl) {
3958   assert(VT.isVector() && "Expected a vector type");
3959
3960   // Always build SSE zero vectors as <4 x i32> bitcasted
3961   // to their dest type. This ensures they get CSE'd.
3962   SDValue Vec;
3963   if (VT.is128BitVector()) {  // SSE
3964     if (Subtarget->hasSSE2()) {  // SSE2
3965       SDValue Cst = DAG.getConstant(0, dl, MVT::i32);
3966       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
3967     } else { // SSE1
3968       SDValue Cst = DAG.getConstantFP(+0.0, dl, MVT::f32);
3969       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4f32, Cst, Cst, Cst, Cst);
3970     }
3971   } else if (VT.is256BitVector()) { // AVX
3972     if (Subtarget->hasInt256()) { // AVX2
3973       SDValue Cst = DAG.getConstant(0, dl, MVT::i32);
3974       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
3975       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8i32, Ops);
3976     } else {
3977       // 256-bit logic and arithmetic instructions in AVX are all
3978       // floating-point, no support for integer ops. Emit fp zeroed vectors.
3979       SDValue Cst = DAG.getConstantFP(+0.0, dl, MVT::f32);
3980       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
3981       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8f32, Ops);
3982     }
3983   } else if (VT.is512BitVector()) { // AVX-512
3984       SDValue Cst = DAG.getConstant(0, dl, MVT::i32);
3985       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst,
3986                         Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
3987       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v16i32, Ops);
3988   } else if (VT.getScalarType() == MVT::i1) {
3989
3990     assert((Subtarget->hasBWI() || VT.getVectorNumElements() <= 16)
3991             && "Unexpected vector type");
3992     assert((Subtarget->hasVLX() || VT.getVectorNumElements() >= 8)
3993             && "Unexpected vector type");
3994     SDValue Cst = DAG.getConstant(0, dl, MVT::i1);
3995     SmallVector<SDValue, 64> Ops(VT.getVectorNumElements(), Cst);
3996     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
3997   } else
3998     llvm_unreachable("Unexpected vector type");
3999
4000   return DAG.getNode(ISD::BITCAST, dl, VT, Vec);
4001 }
4002
4003 static SDValue ExtractSubVector(SDValue Vec, unsigned IdxVal,
4004                                 SelectionDAG &DAG, SDLoc dl,
4005                                 unsigned vectorWidth) {
4006   assert((vectorWidth == 128 || vectorWidth == 256) &&
4007          "Unsupported vector width");
4008   EVT VT = Vec.getValueType();
4009   EVT ElVT = VT.getVectorElementType();
4010   unsigned Factor = VT.getSizeInBits()/vectorWidth;
4011   EVT ResultVT = EVT::getVectorVT(*DAG.getContext(), ElVT,
4012                                   VT.getVectorNumElements()/Factor);
4013
4014   // Extract from UNDEF is UNDEF.
4015   if (Vec.getOpcode() == ISD::UNDEF)
4016     return DAG.getUNDEF(ResultVT);
4017
4018   // Extract the relevant vectorWidth bits.  Generate an EXTRACT_SUBVECTOR
4019   unsigned ElemsPerChunk = vectorWidth / ElVT.getSizeInBits();
4020
4021   // This is the index of the first element of the vectorWidth-bit chunk
4022   // we want.
4023   unsigned NormalizedIdxVal = (((IdxVal * ElVT.getSizeInBits()) / vectorWidth)
4024                                * ElemsPerChunk);
4025
4026   // If the input is a buildvector just emit a smaller one.
4027   if (Vec.getOpcode() == ISD::BUILD_VECTOR)
4028     return DAG.getNode(ISD::BUILD_VECTOR, dl, ResultVT,
4029                        makeArrayRef(Vec->op_begin() + NormalizedIdxVal,
4030                                     ElemsPerChunk));
4031
4032   SDValue VecIdx = DAG.getIntPtrConstant(NormalizedIdxVal, dl);
4033   return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, ResultVT, Vec, VecIdx);
4034 }
4035
4036 /// Generate a DAG to grab 128-bits from a vector > 128 bits.  This
4037 /// sets things up to match to an AVX VEXTRACTF128 / VEXTRACTI128
4038 /// or AVX-512 VEXTRACTF32x4 / VEXTRACTI32x4
4039 /// instructions or a simple subregister reference. Idx is an index in the
4040 /// 128 bits we want.  It need not be aligned to a 128-bit boundary.  That makes
4041 /// lowering EXTRACT_VECTOR_ELT operations easier.
4042 static SDValue Extract128BitVector(SDValue Vec, unsigned IdxVal,
4043                                    SelectionDAG &DAG, SDLoc dl) {
4044   assert((Vec.getValueType().is256BitVector() ||
4045           Vec.getValueType().is512BitVector()) && "Unexpected vector size!");
4046   return ExtractSubVector(Vec, IdxVal, DAG, dl, 128);
4047 }
4048
4049 /// Generate a DAG to grab 256-bits from a 512-bit vector.
4050 static SDValue Extract256BitVector(SDValue Vec, unsigned IdxVal,
4051                                    SelectionDAG &DAG, SDLoc dl) {
4052   assert(Vec.getValueType().is512BitVector() && "Unexpected vector size!");
4053   return ExtractSubVector(Vec, IdxVal, DAG, dl, 256);
4054 }
4055
4056 static SDValue InsertSubVector(SDValue Result, SDValue Vec,
4057                                unsigned IdxVal, SelectionDAG &DAG,
4058                                SDLoc dl, unsigned vectorWidth) {
4059   assert((vectorWidth == 128 || vectorWidth == 256) &&
4060          "Unsupported vector width");
4061   // Inserting UNDEF is Result
4062   if (Vec.getOpcode() == ISD::UNDEF)
4063     return Result;
4064   EVT VT = Vec.getValueType();
4065   EVT ElVT = VT.getVectorElementType();
4066   EVT ResultVT = Result.getValueType();
4067
4068   // Insert the relevant vectorWidth bits.
4069   unsigned ElemsPerChunk = vectorWidth/ElVT.getSizeInBits();
4070
4071   // This is the index of the first element of the vectorWidth-bit chunk
4072   // we want.
4073   unsigned NormalizedIdxVal = (((IdxVal * ElVT.getSizeInBits())/vectorWidth)
4074                                * ElemsPerChunk);
4075
4076   SDValue VecIdx = DAG.getIntPtrConstant(NormalizedIdxVal, dl);
4077   return DAG.getNode(ISD::INSERT_SUBVECTOR, dl, ResultVT, Result, Vec, VecIdx);
4078 }
4079
4080 /// Generate a DAG to put 128-bits into a vector > 128 bits.  This
4081 /// sets things up to match to an AVX VINSERTF128/VINSERTI128 or
4082 /// AVX-512 VINSERTF32x4/VINSERTI32x4 instructions or a
4083 /// simple superregister reference.  Idx is an index in the 128 bits
4084 /// we want.  It need not be aligned to a 128-bit boundary.  That makes
4085 /// lowering INSERT_VECTOR_ELT operations easier.
4086 static SDValue Insert128BitVector(SDValue Result, SDValue Vec, unsigned IdxVal,
4087                                   SelectionDAG &DAG, SDLoc dl) {
4088   assert(Vec.getValueType().is128BitVector() && "Unexpected vector size!");
4089
4090   // For insertion into the zero index (low half) of a 256-bit vector, it is
4091   // more efficient to generate a blend with immediate instead of an insert*128.
4092   // We are still creating an INSERT_SUBVECTOR below with an undef node to
4093   // extend the subvector to the size of the result vector. Make sure that
4094   // we are not recursing on that node by checking for undef here.
4095   if (IdxVal == 0 && Result.getValueType().is256BitVector() &&
4096       Result.getOpcode() != ISD::UNDEF) {
4097     EVT ResultVT = Result.getValueType();
4098     SDValue ZeroIndex = DAG.getIntPtrConstant(0, dl);
4099     SDValue Undef = DAG.getUNDEF(ResultVT);
4100     SDValue Vec256 = DAG.getNode(ISD::INSERT_SUBVECTOR, dl, ResultVT, Undef,
4101                                  Vec, ZeroIndex);
4102
4103     // The blend instruction, and therefore its mask, depend on the data type.
4104     MVT ScalarType = ResultVT.getScalarType().getSimpleVT();
4105     if (ScalarType.isFloatingPoint()) {
4106       // Choose either vblendps (float) or vblendpd (double).
4107       unsigned ScalarSize = ScalarType.getSizeInBits();
4108       assert((ScalarSize == 64 || ScalarSize == 32) && "Unknown float type");
4109       unsigned MaskVal = (ScalarSize == 64) ? 0x03 : 0x0f;
4110       SDValue Mask = DAG.getConstant(MaskVal, dl, MVT::i8);
4111       return DAG.getNode(X86ISD::BLENDI, dl, ResultVT, Result, Vec256, Mask);
4112     }
4113
4114     const X86Subtarget &Subtarget =
4115     static_cast<const X86Subtarget &>(DAG.getSubtarget());
4116
4117     // AVX2 is needed for 256-bit integer blend support.
4118     // Integers must be cast to 32-bit because there is only vpblendd;
4119     // vpblendw can't be used for this because it has a handicapped mask.
4120
4121     // If we don't have AVX2, then cast to float. Using a wrong domain blend
4122     // is still more efficient than using the wrong domain vinsertf128 that
4123     // will be created by InsertSubVector().
4124     MVT CastVT = Subtarget.hasAVX2() ? MVT::v8i32 : MVT::v8f32;
4125
4126     SDValue Mask = DAG.getConstant(0x0f, dl, MVT::i8);
4127     Vec256 = DAG.getNode(ISD::BITCAST, dl, CastVT, Vec256);
4128     Vec256 = DAG.getNode(X86ISD::BLENDI, dl, CastVT, Result, Vec256, Mask);
4129     return DAG.getNode(ISD::BITCAST, dl, ResultVT, Vec256);
4130   }
4131
4132   return InsertSubVector(Result, Vec, IdxVal, DAG, dl, 128);
4133 }
4134
4135 static SDValue Insert256BitVector(SDValue Result, SDValue Vec, unsigned IdxVal,
4136                                   SelectionDAG &DAG, SDLoc dl) {
4137   assert(Vec.getValueType().is256BitVector() && "Unexpected vector size!");
4138   return InsertSubVector(Result, Vec, IdxVal, DAG, dl, 256);
4139 }
4140
4141 /// Concat two 128-bit vectors into a 256 bit vector using VINSERTF128
4142 /// instructions. This is used because creating CONCAT_VECTOR nodes of
4143 /// BUILD_VECTORS returns a larger BUILD_VECTOR while we're trying to lower
4144 /// large BUILD_VECTORS.
4145 static SDValue Concat128BitVectors(SDValue V1, SDValue V2, EVT VT,
4146                                    unsigned NumElems, SelectionDAG &DAG,
4147                                    SDLoc dl) {
4148   SDValue V = Insert128BitVector(DAG.getUNDEF(VT), V1, 0, DAG, dl);
4149   return Insert128BitVector(V, V2, NumElems/2, DAG, dl);
4150 }
4151
4152 static SDValue Concat256BitVectors(SDValue V1, SDValue V2, EVT VT,
4153                                    unsigned NumElems, SelectionDAG &DAG,
4154                                    SDLoc dl) {
4155   SDValue V = Insert256BitVector(DAG.getUNDEF(VT), V1, 0, DAG, dl);
4156   return Insert256BitVector(V, V2, NumElems/2, DAG, dl);
4157 }
4158
4159 /// getOnesVector - Returns a vector of specified type with all bits set.
4160 /// Always build ones vectors as <4 x i32> or <8 x i32>. For 256-bit types with
4161 /// no AVX2 supprt, use two <4 x i32> inserted in a <8 x i32> appropriately.
4162 /// Then bitcast to their original type, ensuring they get CSE'd.
4163 static SDValue getOnesVector(MVT VT, bool HasInt256, SelectionDAG &DAG,
4164                              SDLoc dl) {
4165   assert(VT.isVector() && "Expected a vector type");
4166
4167   SDValue Cst = DAG.getConstant(~0U, dl, MVT::i32);
4168   SDValue Vec;
4169   if (VT.is256BitVector()) {
4170     if (HasInt256) { // AVX2
4171       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
4172       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8i32, Ops);
4173     } else { // AVX
4174       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
4175       Vec = Concat128BitVectors(Vec, Vec, MVT::v8i32, 8, DAG, dl);
4176     }
4177   } else if (VT.is128BitVector()) {
4178     Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
4179   } else
4180     llvm_unreachable("Unexpected vector type");
4181
4182   return DAG.getNode(ISD::BITCAST, dl, VT, Vec);
4183 }
4184
4185 /// getMOVLMask - Returns a vector_shuffle mask for an movs{s|d}, movd
4186 /// operation of specified width.
4187 static SDValue getMOVL(SelectionDAG &DAG, SDLoc dl, EVT VT, SDValue V1,
4188                        SDValue V2) {
4189   unsigned NumElems = VT.getVectorNumElements();
4190   SmallVector<int, 8> Mask;
4191   Mask.push_back(NumElems);
4192   for (unsigned i = 1; i != NumElems; ++i)
4193     Mask.push_back(i);
4194   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
4195 }
4196
4197 /// getUnpackl - Returns a vector_shuffle node for an unpackl operation.
4198 static SDValue getUnpackl(SelectionDAG &DAG, SDLoc dl, MVT VT, SDValue V1,
4199                           SDValue V2) {
4200   unsigned NumElems = VT.getVectorNumElements();
4201   SmallVector<int, 8> Mask;
4202   for (unsigned i = 0, e = NumElems/2; i != e; ++i) {
4203     Mask.push_back(i);
4204     Mask.push_back(i + NumElems);
4205   }
4206   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
4207 }
4208
4209 /// getUnpackh - Returns a vector_shuffle node for an unpackh operation.
4210 static SDValue getUnpackh(SelectionDAG &DAG, SDLoc dl, MVT VT, SDValue V1,
4211                           SDValue V2) {
4212   unsigned NumElems = VT.getVectorNumElements();
4213   SmallVector<int, 8> Mask;
4214   for (unsigned i = 0, Half = NumElems/2; i != Half; ++i) {
4215     Mask.push_back(i + Half);
4216     Mask.push_back(i + NumElems + Half);
4217   }
4218   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
4219 }
4220
4221 /// getShuffleVectorZeroOrUndef - Return a vector_shuffle of the specified
4222 /// vector of zero or undef vector.  This produces a shuffle where the low
4223 /// element of V2 is swizzled into the zero/undef vector, landing at element
4224 /// Idx.  This produces a shuffle mask like 4,1,2,3 (idx=0) or  0,1,2,4 (idx=3).
4225 static SDValue getShuffleVectorZeroOrUndef(SDValue V2, unsigned Idx,
4226                                            bool IsZero,
4227                                            const X86Subtarget *Subtarget,
4228                                            SelectionDAG &DAG) {
4229   MVT VT = V2.getSimpleValueType();
4230   SDValue V1 = IsZero
4231     ? getZeroVector(VT, Subtarget, DAG, SDLoc(V2)) : DAG.getUNDEF(VT);
4232   unsigned NumElems = VT.getVectorNumElements();
4233   SmallVector<int, 16> MaskVec;
4234   for (unsigned i = 0; i != NumElems; ++i)
4235     // If this is the insertion idx, put the low elt of V2 here.
4236     MaskVec.push_back(i == Idx ? NumElems : i);
4237   return DAG.getVectorShuffle(VT, SDLoc(V2), V1, V2, &MaskVec[0]);
4238 }
4239
4240 /// getTargetShuffleMask - Calculates the shuffle mask corresponding to the
4241 /// target specific opcode. Returns true if the Mask could be calculated. Sets
4242 /// IsUnary to true if only uses one source. Note that this will set IsUnary for
4243 /// shuffles which use a single input multiple times, and in those cases it will
4244 /// adjust the mask to only have indices within that single input.
4245 static bool getTargetShuffleMask(SDNode *N, MVT VT,
4246                                  SmallVectorImpl<int> &Mask, bool &IsUnary) {
4247   unsigned NumElems = VT.getVectorNumElements();
4248   SDValue ImmN;
4249
4250   IsUnary = false;
4251   bool IsFakeUnary = false;
4252   switch(N->getOpcode()) {
4253   case X86ISD::BLENDI:
4254     ImmN = N->getOperand(N->getNumOperands()-1);
4255     DecodeBLENDMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4256     break;
4257   case X86ISD::SHUFP:
4258     ImmN = N->getOperand(N->getNumOperands()-1);
4259     DecodeSHUFPMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4260     IsUnary = IsFakeUnary = N->getOperand(0) == N->getOperand(1);
4261     break;
4262   case X86ISD::UNPCKH:
4263     DecodeUNPCKHMask(VT, Mask);
4264     IsUnary = IsFakeUnary = N->getOperand(0) == N->getOperand(1);
4265     break;
4266   case X86ISD::UNPCKL:
4267     DecodeUNPCKLMask(VT, Mask);
4268     IsUnary = IsFakeUnary = N->getOperand(0) == N->getOperand(1);
4269     break;
4270   case X86ISD::MOVHLPS:
4271     DecodeMOVHLPSMask(NumElems, Mask);
4272     IsUnary = IsFakeUnary = N->getOperand(0) == N->getOperand(1);
4273     break;
4274   case X86ISD::MOVLHPS:
4275     DecodeMOVLHPSMask(NumElems, Mask);
4276     IsUnary = IsFakeUnary = N->getOperand(0) == N->getOperand(1);
4277     break;
4278   case X86ISD::PALIGNR:
4279     ImmN = N->getOperand(N->getNumOperands()-1);
4280     DecodePALIGNRMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4281     break;
4282   case X86ISD::PSHUFD:
4283   case X86ISD::VPERMILPI:
4284     ImmN = N->getOperand(N->getNumOperands()-1);
4285     DecodePSHUFMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4286     IsUnary = true;
4287     break;
4288   case X86ISD::PSHUFHW:
4289     ImmN = N->getOperand(N->getNumOperands()-1);
4290     DecodePSHUFHWMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4291     IsUnary = true;
4292     break;
4293   case X86ISD::PSHUFLW:
4294     ImmN = N->getOperand(N->getNumOperands()-1);
4295     DecodePSHUFLWMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4296     IsUnary = true;
4297     break;
4298   case X86ISD::PSHUFB: {
4299     IsUnary = true;
4300     SDValue MaskNode = N->getOperand(1);
4301     while (MaskNode->getOpcode() == ISD::BITCAST)
4302       MaskNode = MaskNode->getOperand(0);
4303
4304     if (MaskNode->getOpcode() == ISD::BUILD_VECTOR) {
4305       // If we have a build-vector, then things are easy.
4306       EVT VT = MaskNode.getValueType();
4307       assert(VT.isVector() &&
4308              "Can't produce a non-vector with a build_vector!");
4309       if (!VT.isInteger())
4310         return false;
4311
4312       int NumBytesPerElement = VT.getVectorElementType().getSizeInBits() / 8;
4313
4314       SmallVector<uint64_t, 32> RawMask;
4315       for (int i = 0, e = MaskNode->getNumOperands(); i < e; ++i) {
4316         SDValue Op = MaskNode->getOperand(i);
4317         if (Op->getOpcode() == ISD::UNDEF) {
4318           RawMask.push_back((uint64_t)SM_SentinelUndef);
4319           continue;
4320         }
4321         auto *CN = dyn_cast<ConstantSDNode>(Op.getNode());
4322         if (!CN)
4323           return false;
4324         APInt MaskElement = CN->getAPIntValue();
4325
4326         // We now have to decode the element which could be any integer size and
4327         // extract each byte of it.
4328         for (int j = 0; j < NumBytesPerElement; ++j) {
4329           // Note that this is x86 and so always little endian: the low byte is
4330           // the first byte of the mask.
4331           RawMask.push_back(MaskElement.getLoBits(8).getZExtValue());
4332           MaskElement = MaskElement.lshr(8);
4333         }
4334       }
4335       DecodePSHUFBMask(RawMask, Mask);
4336       break;
4337     }
4338
4339     auto *MaskLoad = dyn_cast<LoadSDNode>(MaskNode);
4340     if (!MaskLoad)
4341       return false;
4342
4343     SDValue Ptr = MaskLoad->getBasePtr();
4344     if (Ptr->getOpcode() == X86ISD::Wrapper)
4345       Ptr = Ptr->getOperand(0);
4346
4347     auto *MaskCP = dyn_cast<ConstantPoolSDNode>(Ptr);
4348     if (!MaskCP || MaskCP->isMachineConstantPoolEntry())
4349       return false;
4350
4351     if (auto *C = dyn_cast<Constant>(MaskCP->getConstVal())) {
4352       DecodePSHUFBMask(C, Mask);
4353       if (Mask.empty())
4354         return false;
4355       break;
4356     }
4357
4358     return false;
4359   }
4360   case X86ISD::VPERMI:
4361     ImmN = N->getOperand(N->getNumOperands()-1);
4362     DecodeVPERMMask(cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4363     IsUnary = true;
4364     break;
4365   case X86ISD::MOVSS:
4366   case X86ISD::MOVSD:
4367     DecodeScalarMoveMask(VT, /* IsLoad */ false, Mask);
4368     break;
4369   case X86ISD::VPERM2X128:
4370     ImmN = N->getOperand(N->getNumOperands()-1);
4371     DecodeVPERM2X128Mask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
4372     if (Mask.empty()) return false;
4373     break;
4374   case X86ISD::MOVSLDUP:
4375     DecodeMOVSLDUPMask(VT, Mask);
4376     IsUnary = true;
4377     break;
4378   case X86ISD::MOVSHDUP:
4379     DecodeMOVSHDUPMask(VT, Mask);
4380     IsUnary = true;
4381     break;
4382   case X86ISD::MOVDDUP:
4383     DecodeMOVDDUPMask(VT, Mask);
4384     IsUnary = true;
4385     break;
4386   case X86ISD::MOVLHPD:
4387   case X86ISD::MOVLPD:
4388   case X86ISD::MOVLPS:
4389     // Not yet implemented
4390     return false;
4391   default: llvm_unreachable("unknown target shuffle node");
4392   }
4393
4394   // If we have a fake unary shuffle, the shuffle mask is spread across two
4395   // inputs that are actually the same node. Re-map the mask to always point
4396   // into the first input.
4397   if (IsFakeUnary)
4398     for (int &M : Mask)
4399       if (M >= (int)Mask.size())
4400         M -= Mask.size();
4401
4402   return true;
4403 }
4404
4405 /// getShuffleScalarElt - Returns the scalar element that will make up the ith
4406 /// element of the result of the vector shuffle.
4407 static SDValue getShuffleScalarElt(SDNode *N, unsigned Index, SelectionDAG &DAG,
4408                                    unsigned Depth) {
4409   if (Depth == 6)
4410     return SDValue();  // Limit search depth.
4411
4412   SDValue V = SDValue(N, 0);
4413   EVT VT = V.getValueType();
4414   unsigned Opcode = V.getOpcode();
4415
4416   // Recurse into ISD::VECTOR_SHUFFLE node to find scalars.
4417   if (const ShuffleVectorSDNode *SV = dyn_cast<ShuffleVectorSDNode>(N)) {
4418     int Elt = SV->getMaskElt(Index);
4419
4420     if (Elt < 0)
4421       return DAG.getUNDEF(VT.getVectorElementType());
4422
4423     unsigned NumElems = VT.getVectorNumElements();
4424     SDValue NewV = (Elt < (int)NumElems) ? SV->getOperand(0)
4425                                          : SV->getOperand(1);
4426     return getShuffleScalarElt(NewV.getNode(), Elt % NumElems, DAG, Depth+1);
4427   }
4428
4429   // Recurse into target specific vector shuffles to find scalars.
4430   if (isTargetShuffle(Opcode)) {
4431     MVT ShufVT = V.getSimpleValueType();
4432     unsigned NumElems = ShufVT.getVectorNumElements();
4433     SmallVector<int, 16> ShuffleMask;
4434     bool IsUnary;
4435
4436     if (!getTargetShuffleMask(N, ShufVT, ShuffleMask, IsUnary))
4437       return SDValue();
4438
4439     int Elt = ShuffleMask[Index];
4440     if (Elt < 0)
4441       return DAG.getUNDEF(ShufVT.getVectorElementType());
4442
4443     SDValue NewV = (Elt < (int)NumElems) ? N->getOperand(0)
4444                                          : N->getOperand(1);
4445     return getShuffleScalarElt(NewV.getNode(), Elt % NumElems, DAG,
4446                                Depth+1);
4447   }
4448
4449   // Actual nodes that may contain scalar elements
4450   if (Opcode == ISD::BITCAST) {
4451     V = V.getOperand(0);
4452     EVT SrcVT = V.getValueType();
4453     unsigned NumElems = VT.getVectorNumElements();
4454
4455     if (!SrcVT.isVector() || SrcVT.getVectorNumElements() != NumElems)
4456       return SDValue();
4457   }
4458
4459   if (V.getOpcode() == ISD::SCALAR_TO_VECTOR)
4460     return (Index == 0) ? V.getOperand(0)
4461                         : DAG.getUNDEF(VT.getVectorElementType());
4462
4463   if (V.getOpcode() == ISD::BUILD_VECTOR)
4464     return V.getOperand(Index);
4465
4466   return SDValue();
4467 }
4468
4469 /// LowerBuildVectorv16i8 - Custom lower build_vector of v16i8.
4470 ///
4471 static SDValue LowerBuildVectorv16i8(SDValue Op, unsigned NonZeros,
4472                                        unsigned NumNonZero, unsigned NumZero,
4473                                        SelectionDAG &DAG,
4474                                        const X86Subtarget* Subtarget,
4475                                        const TargetLowering &TLI) {
4476   if (NumNonZero > 8)
4477     return SDValue();
4478
4479   SDLoc dl(Op);
4480   SDValue V;
4481   bool First = true;
4482
4483   // SSE4.1 - use PINSRB to insert each byte directly.
4484   if (Subtarget->hasSSE41()) {
4485     for (unsigned i = 0; i < 16; ++i) {
4486       bool isNonZero = (NonZeros & (1 << i)) != 0;
4487       if (isNonZero) {
4488         if (First) {
4489           if (NumZero)
4490             V = getZeroVector(MVT::v16i8, Subtarget, DAG, dl);
4491           else
4492             V = DAG.getUNDEF(MVT::v16i8);
4493           First = false;
4494         }
4495         V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl,
4496                         MVT::v16i8, V, Op.getOperand(i),
4497                         DAG.getIntPtrConstant(i, dl));
4498       }
4499     }
4500
4501     return V;
4502   }
4503
4504   // Pre-SSE4.1 - merge byte pairs and insert with PINSRW.
4505   for (unsigned i = 0; i < 16; ++i) {
4506     bool ThisIsNonZero = (NonZeros & (1 << i)) != 0;
4507     if (ThisIsNonZero && First) {
4508       if (NumZero)
4509         V = getZeroVector(MVT::v8i16, Subtarget, DAG, dl);
4510       else
4511         V = DAG.getUNDEF(MVT::v8i16);
4512       First = false;
4513     }
4514
4515     if ((i & 1) != 0) {
4516       SDValue ThisElt, LastElt;
4517       bool LastIsNonZero = (NonZeros & (1 << (i-1))) != 0;
4518       if (LastIsNonZero) {
4519         LastElt = DAG.getNode(ISD::ZERO_EXTEND, dl,
4520                               MVT::i16, Op.getOperand(i-1));
4521       }
4522       if (ThisIsNonZero) {
4523         ThisElt = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i16, Op.getOperand(i));
4524         ThisElt = DAG.getNode(ISD::SHL, dl, MVT::i16,
4525                               ThisElt, DAG.getConstant(8, dl, MVT::i8));
4526         if (LastIsNonZero)
4527           ThisElt = DAG.getNode(ISD::OR, dl, MVT::i16, ThisElt, LastElt);
4528       } else
4529         ThisElt = LastElt;
4530
4531       if (ThisElt.getNode())
4532         V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, V, ThisElt,
4533                         DAG.getIntPtrConstant(i/2, dl));
4534     }
4535   }
4536
4537   return DAG.getNode(ISD::BITCAST, dl, MVT::v16i8, V);
4538 }
4539
4540 /// LowerBuildVectorv8i16 - Custom lower build_vector of v8i16.
4541 ///
4542 static SDValue LowerBuildVectorv8i16(SDValue Op, unsigned NonZeros,
4543                                      unsigned NumNonZero, unsigned NumZero,
4544                                      SelectionDAG &DAG,
4545                                      const X86Subtarget* Subtarget,
4546                                      const TargetLowering &TLI) {
4547   if (NumNonZero > 4)
4548     return SDValue();
4549
4550   SDLoc dl(Op);
4551   SDValue V;
4552   bool First = true;
4553   for (unsigned i = 0; i < 8; ++i) {
4554     bool isNonZero = (NonZeros & (1 << i)) != 0;
4555     if (isNonZero) {
4556       if (First) {
4557         if (NumZero)
4558           V = getZeroVector(MVT::v8i16, Subtarget, DAG, dl);
4559         else
4560           V = DAG.getUNDEF(MVT::v8i16);
4561         First = false;
4562       }
4563       V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl,
4564                       MVT::v8i16, V, Op.getOperand(i),
4565                       DAG.getIntPtrConstant(i, dl));
4566     }
4567   }
4568
4569   return V;
4570 }
4571
4572 /// LowerBuildVectorv4x32 - Custom lower build_vector of v4i32 or v4f32.
4573 static SDValue LowerBuildVectorv4x32(SDValue Op, SelectionDAG &DAG,
4574                                      const X86Subtarget *Subtarget,
4575                                      const TargetLowering &TLI) {
4576   // Find all zeroable elements.
4577   std::bitset<4> Zeroable;
4578   for (int i=0; i < 4; ++i) {
4579     SDValue Elt = Op->getOperand(i);
4580     Zeroable[i] = (Elt.getOpcode() == ISD::UNDEF || X86::isZeroNode(Elt));
4581   }
4582   assert(Zeroable.size() - Zeroable.count() > 1 &&
4583          "We expect at least two non-zero elements!");
4584
4585   // We only know how to deal with build_vector nodes where elements are either
4586   // zeroable or extract_vector_elt with constant index.
4587   SDValue FirstNonZero;
4588   unsigned FirstNonZeroIdx;
4589   for (unsigned i=0; i < 4; ++i) {
4590     if (Zeroable[i])
4591       continue;
4592     SDValue Elt = Op->getOperand(i);
4593     if (Elt.getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4594         !isa<ConstantSDNode>(Elt.getOperand(1)))
4595       return SDValue();
4596     // Make sure that this node is extracting from a 128-bit vector.
4597     MVT VT = Elt.getOperand(0).getSimpleValueType();
4598     if (!VT.is128BitVector())
4599       return SDValue();
4600     if (!FirstNonZero.getNode()) {
4601       FirstNonZero = Elt;
4602       FirstNonZeroIdx = i;
4603     }
4604   }
4605
4606   assert(FirstNonZero.getNode() && "Unexpected build vector of all zeros!");
4607   SDValue V1 = FirstNonZero.getOperand(0);
4608   MVT VT = V1.getSimpleValueType();
4609
4610   // See if this build_vector can be lowered as a blend with zero.
4611   SDValue Elt;
4612   unsigned EltMaskIdx, EltIdx;
4613   int Mask[4];
4614   for (EltIdx = 0; EltIdx < 4; ++EltIdx) {
4615     if (Zeroable[EltIdx]) {
4616       // The zero vector will be on the right hand side.
4617       Mask[EltIdx] = EltIdx+4;
4618       continue;
4619     }
4620
4621     Elt = Op->getOperand(EltIdx);
4622     // By construction, Elt is a EXTRACT_VECTOR_ELT with constant index.
4623     EltMaskIdx = cast<ConstantSDNode>(Elt.getOperand(1))->getZExtValue();
4624     if (Elt.getOperand(0) != V1 || EltMaskIdx != EltIdx)
4625       break;
4626     Mask[EltIdx] = EltIdx;
4627   }
4628
4629   if (EltIdx == 4) {
4630     // Let the shuffle legalizer deal with blend operations.
4631     SDValue VZero = getZeroVector(VT, Subtarget, DAG, SDLoc(Op));
4632     if (V1.getSimpleValueType() != VT)
4633       V1 = DAG.getNode(ISD::BITCAST, SDLoc(V1), VT, V1);
4634     return DAG.getVectorShuffle(VT, SDLoc(V1), V1, VZero, &Mask[0]);
4635   }
4636
4637   // See if we can lower this build_vector to a INSERTPS.
4638   if (!Subtarget->hasSSE41())
4639     return SDValue();
4640
4641   SDValue V2 = Elt.getOperand(0);
4642   if (Elt == FirstNonZero && EltIdx == FirstNonZeroIdx)
4643     V1 = SDValue();
4644
4645   bool CanFold = true;
4646   for (unsigned i = EltIdx + 1; i < 4 && CanFold; ++i) {
4647     if (Zeroable[i])
4648       continue;
4649
4650     SDValue Current = Op->getOperand(i);
4651     SDValue SrcVector = Current->getOperand(0);
4652     if (!V1.getNode())
4653       V1 = SrcVector;
4654     CanFold = SrcVector == V1 &&
4655       cast<ConstantSDNode>(Current.getOperand(1))->getZExtValue() == i;
4656   }
4657
4658   if (!CanFold)
4659     return SDValue();
4660
4661   assert(V1.getNode() && "Expected at least two non-zero elements!");
4662   if (V1.getSimpleValueType() != MVT::v4f32)
4663     V1 = DAG.getNode(ISD::BITCAST, SDLoc(V1), MVT::v4f32, V1);
4664   if (V2.getSimpleValueType() != MVT::v4f32)
4665     V2 = DAG.getNode(ISD::BITCAST, SDLoc(V2), MVT::v4f32, V2);
4666
4667   // Ok, we can emit an INSERTPS instruction.
4668   unsigned ZMask = Zeroable.to_ulong();
4669
4670   unsigned InsertPSMask = EltMaskIdx << 6 | EltIdx << 4 | ZMask;
4671   assert((InsertPSMask & ~0xFFu) == 0 && "Invalid mask!");
4672   SDLoc DL(Op);
4673   SDValue Result = DAG.getNode(X86ISD::INSERTPS, DL, MVT::v4f32, V1, V2,
4674                                DAG.getIntPtrConstant(InsertPSMask, DL));
4675   return DAG.getNode(ISD::BITCAST, DL, VT, Result);
4676 }
4677
4678 /// Return a vector logical shift node.
4679 static SDValue getVShift(bool isLeft, EVT VT, SDValue SrcOp,
4680                          unsigned NumBits, SelectionDAG &DAG,
4681                          const TargetLowering &TLI, SDLoc dl) {
4682   assert(VT.is128BitVector() && "Unknown type for VShift");
4683   MVT ShVT = MVT::v2i64;
4684   unsigned Opc = isLeft ? X86ISD::VSHLDQ : X86ISD::VSRLDQ;
4685   SrcOp = DAG.getNode(ISD::BITCAST, dl, ShVT, SrcOp);
4686   MVT ScalarShiftTy = TLI.getScalarShiftAmountTy(SrcOp.getValueType());
4687   assert(NumBits % 8 == 0 && "Only support byte sized shifts");
4688   SDValue ShiftVal = DAG.getConstant(NumBits/8, dl, ScalarShiftTy);
4689   return DAG.getNode(ISD::BITCAST, dl, VT,
4690                      DAG.getNode(Opc, dl, ShVT, SrcOp, ShiftVal));
4691 }
4692
4693 static SDValue
4694 LowerAsSplatVectorLoad(SDValue SrcOp, MVT VT, SDLoc dl, SelectionDAG &DAG) {
4695
4696   // Check if the scalar load can be widened into a vector load. And if
4697   // the address is "base + cst" see if the cst can be "absorbed" into
4698   // the shuffle mask.
4699   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(SrcOp)) {
4700     SDValue Ptr = LD->getBasePtr();
4701     if (!ISD::isNormalLoad(LD) || LD->isVolatile())
4702       return SDValue();
4703     EVT PVT = LD->getValueType(0);
4704     if (PVT != MVT::i32 && PVT != MVT::f32)
4705       return SDValue();
4706
4707     int FI = -1;
4708     int64_t Offset = 0;
4709     if (FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr)) {
4710       FI = FINode->getIndex();
4711       Offset = 0;
4712     } else if (DAG.isBaseWithConstantOffset(Ptr) &&
4713                isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
4714       FI = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
4715       Offset = Ptr.getConstantOperandVal(1);
4716       Ptr = Ptr.getOperand(0);
4717     } else {
4718       return SDValue();
4719     }
4720
4721     // FIXME: 256-bit vector instructions don't require a strict alignment,
4722     // improve this code to support it better.
4723     unsigned RequiredAlign = VT.getSizeInBits()/8;
4724     SDValue Chain = LD->getChain();
4725     // Make sure the stack object alignment is at least 16 or 32.
4726     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
4727     if (DAG.InferPtrAlignment(Ptr) < RequiredAlign) {
4728       if (MFI->isFixedObjectIndex(FI)) {
4729         // Can't change the alignment. FIXME: It's possible to compute
4730         // the exact stack offset and reference FI + adjust offset instead.
4731         // If someone *really* cares about this. That's the way to implement it.
4732         return SDValue();
4733       } else {
4734         MFI->setObjectAlignment(FI, RequiredAlign);
4735       }
4736     }
4737
4738     // (Offset % 16 or 32) must be multiple of 4. Then address is then
4739     // Ptr + (Offset & ~15).
4740     if (Offset < 0)
4741       return SDValue();
4742     if ((Offset % RequiredAlign) & 3)
4743       return SDValue();
4744     int64_t StartOffset = Offset & ~(RequiredAlign-1);
4745     if (StartOffset) {
4746       SDLoc DL(Ptr);
4747       Ptr = DAG.getNode(ISD::ADD, DL, Ptr.getValueType(), Ptr,
4748                         DAG.getConstant(StartOffset, DL, Ptr.getValueType()));
4749     }
4750
4751     int EltNo = (Offset - StartOffset) >> 2;
4752     unsigned NumElems = VT.getVectorNumElements();
4753
4754     EVT NVT = EVT::getVectorVT(*DAG.getContext(), PVT, NumElems);
4755     SDValue V1 = DAG.getLoad(NVT, dl, Chain, Ptr,
4756                              LD->getPointerInfo().getWithOffset(StartOffset),
4757                              false, false, false, 0);
4758
4759     SmallVector<int, 8> Mask(NumElems, EltNo);
4760
4761     return DAG.getVectorShuffle(NVT, dl, V1, DAG.getUNDEF(NVT), &Mask[0]);
4762   }
4763
4764   return SDValue();
4765 }
4766
4767 /// Given the initializing elements 'Elts' of a vector of type 'VT', see if the
4768 /// elements can be replaced by a single large load which has the same value as
4769 /// a build_vector or insert_subvector whose loaded operands are 'Elts'.
4770 ///
4771 /// Example: <load i32 *a, load i32 *a+4, undef, undef> -> zextload a
4772 ///
4773 /// FIXME: we'd also like to handle the case where the last elements are zero
4774 /// rather than undef via VZEXT_LOAD, but we do not detect that case today.
4775 /// There's even a handy isZeroNode for that purpose.
4776 static SDValue EltsFromConsecutiveLoads(EVT VT, ArrayRef<SDValue> Elts,
4777                                         SDLoc &DL, SelectionDAG &DAG,
4778                                         bool isAfterLegalize) {
4779   unsigned NumElems = Elts.size();
4780
4781   LoadSDNode *LDBase = nullptr;
4782   unsigned LastLoadedElt = -1U;
4783
4784   // For each element in the initializer, see if we've found a load or an undef.
4785   // If we don't find an initial load element, or later load elements are
4786   // non-consecutive, bail out.
4787   for (unsigned i = 0; i < NumElems; ++i) {
4788     SDValue Elt = Elts[i];
4789     // Look through a bitcast.
4790     if (Elt.getNode() && Elt.getOpcode() == ISD::BITCAST)
4791       Elt = Elt.getOperand(0);
4792     if (!Elt.getNode() ||
4793         (Elt.getOpcode() != ISD::UNDEF && !ISD::isNON_EXTLoad(Elt.getNode())))
4794       return SDValue();
4795     if (!LDBase) {
4796       if (Elt.getNode()->getOpcode() == ISD::UNDEF)
4797         return SDValue();
4798       LDBase = cast<LoadSDNode>(Elt.getNode());
4799       LastLoadedElt = i;
4800       continue;
4801     }
4802     if (Elt.getOpcode() == ISD::UNDEF)
4803       continue;
4804
4805     LoadSDNode *LD = cast<LoadSDNode>(Elt);
4806     EVT LdVT = Elt.getValueType();
4807     // Each loaded element must be the correct fractional portion of the
4808     // requested vector load.
4809     if (LdVT.getSizeInBits() != VT.getSizeInBits() / NumElems)
4810       return SDValue();
4811     if (!DAG.isConsecutiveLoad(LD, LDBase, LdVT.getSizeInBits() / 8, i))
4812       return SDValue();
4813     LastLoadedElt = i;
4814   }
4815
4816   // If we have found an entire vector of loads and undefs, then return a large
4817   // load of the entire vector width starting at the base pointer.  If we found
4818   // consecutive loads for the low half, generate a vzext_load node.
4819   if (LastLoadedElt == NumElems - 1) {
4820     assert(LDBase && "Did not find base load for merging consecutive loads");
4821     EVT EltVT = LDBase->getValueType(0);
4822     // Ensure that the input vector size for the merged loads matches the
4823     // cumulative size of the input elements.
4824     if (VT.getSizeInBits() != EltVT.getSizeInBits() * NumElems)
4825       return SDValue();
4826
4827     if (isAfterLegalize &&
4828         !DAG.getTargetLoweringInfo().isOperationLegal(ISD::LOAD, VT))
4829       return SDValue();
4830
4831     SDValue NewLd = SDValue();
4832
4833     NewLd = DAG.getLoad(VT, DL, LDBase->getChain(), LDBase->getBasePtr(),
4834                         LDBase->getPointerInfo(), LDBase->isVolatile(),
4835                         LDBase->isNonTemporal(), LDBase->isInvariant(),
4836                         LDBase->getAlignment());
4837
4838     if (LDBase->hasAnyUseOfValue(1)) {
4839       SDValue NewChain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other,
4840                                      SDValue(LDBase, 1),
4841                                      SDValue(NewLd.getNode(), 1));
4842       DAG.ReplaceAllUsesOfValueWith(SDValue(LDBase, 1), NewChain);
4843       DAG.UpdateNodeOperands(NewChain.getNode(), SDValue(LDBase, 1),
4844                              SDValue(NewLd.getNode(), 1));
4845     }
4846
4847     return NewLd;
4848   }
4849
4850   //TODO: The code below fires only for for loading the low v2i32 / v2f32
4851   //of a v4i32 / v4f32. It's probably worth generalizing.
4852   EVT EltVT = VT.getVectorElementType();
4853   if (NumElems == 4 && LastLoadedElt == 1 && (EltVT.getSizeInBits() == 32) &&
4854       DAG.getTargetLoweringInfo().isTypeLegal(MVT::v2i64)) {
4855     SDVTList Tys = DAG.getVTList(MVT::v2i64, MVT::Other);
4856     SDValue Ops[] = { LDBase->getChain(), LDBase->getBasePtr() };
4857     SDValue ResNode =
4858         DAG.getMemIntrinsicNode(X86ISD::VZEXT_LOAD, DL, Tys, Ops, MVT::i64,
4859                                 LDBase->getPointerInfo(),
4860                                 LDBase->getAlignment(),
4861                                 false/*isVolatile*/, true/*ReadMem*/,
4862                                 false/*WriteMem*/);
4863
4864     // Make sure the newly-created LOAD is in the same position as LDBase in
4865     // terms of dependency. We create a TokenFactor for LDBase and ResNode, and
4866     // update uses of LDBase's output chain to use the TokenFactor.
4867     if (LDBase->hasAnyUseOfValue(1)) {
4868       SDValue NewChain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other,
4869                              SDValue(LDBase, 1), SDValue(ResNode.getNode(), 1));
4870       DAG.ReplaceAllUsesOfValueWith(SDValue(LDBase, 1), NewChain);
4871       DAG.UpdateNodeOperands(NewChain.getNode(), SDValue(LDBase, 1),
4872                              SDValue(ResNode.getNode(), 1));
4873     }
4874
4875     return DAG.getNode(ISD::BITCAST, DL, VT, ResNode);
4876   }
4877   return SDValue();
4878 }
4879
4880 /// LowerVectorBroadcast - Attempt to use the vbroadcast instruction
4881 /// to generate a splat value for the following cases:
4882 /// 1. A splat BUILD_VECTOR which uses a single scalar load, or a constant.
4883 /// 2. A splat shuffle which uses a scalar_to_vector node which comes from
4884 /// a scalar load, or a constant.
4885 /// The VBROADCAST node is returned when a pattern is found,
4886 /// or SDValue() otherwise.
4887 static SDValue LowerVectorBroadcast(SDValue Op, const X86Subtarget* Subtarget,
4888                                     SelectionDAG &DAG) {
4889   // VBROADCAST requires AVX.
4890   // TODO: Splats could be generated for non-AVX CPUs using SSE
4891   // instructions, but there's less potential gain for only 128-bit vectors.
4892   if (!Subtarget->hasAVX())
4893     return SDValue();
4894
4895   MVT VT = Op.getSimpleValueType();
4896   SDLoc dl(Op);
4897
4898   assert((VT.is128BitVector() || VT.is256BitVector() || VT.is512BitVector()) &&
4899          "Unsupported vector type for broadcast.");
4900
4901   SDValue Ld;
4902   bool ConstSplatVal;
4903
4904   switch (Op.getOpcode()) {
4905     default:
4906       // Unknown pattern found.
4907       return SDValue();
4908
4909     case ISD::BUILD_VECTOR: {
4910       auto *BVOp = cast<BuildVectorSDNode>(Op.getNode());
4911       BitVector UndefElements;
4912       SDValue Splat = BVOp->getSplatValue(&UndefElements);
4913
4914       // We need a splat of a single value to use broadcast, and it doesn't
4915       // make any sense if the value is only in one element of the vector.
4916       if (!Splat || (VT.getVectorNumElements() - UndefElements.count()) <= 1)
4917         return SDValue();
4918
4919       Ld = Splat;
4920       ConstSplatVal = (Ld.getOpcode() == ISD::Constant ||
4921                        Ld.getOpcode() == ISD::ConstantFP);
4922
4923       // Make sure that all of the users of a non-constant load are from the
4924       // BUILD_VECTOR node.
4925       if (!ConstSplatVal && !BVOp->isOnlyUserOf(Ld.getNode()))
4926         return SDValue();
4927       break;
4928     }
4929
4930     case ISD::VECTOR_SHUFFLE: {
4931       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
4932
4933       // Shuffles must have a splat mask where the first element is
4934       // broadcasted.
4935       if ((!SVOp->isSplat()) || SVOp->getMaskElt(0) != 0)
4936         return SDValue();
4937
4938       SDValue Sc = Op.getOperand(0);
4939       if (Sc.getOpcode() != ISD::SCALAR_TO_VECTOR &&
4940           Sc.getOpcode() != ISD::BUILD_VECTOR) {
4941
4942         if (!Subtarget->hasInt256())
4943           return SDValue();
4944
4945         // Use the register form of the broadcast instruction available on AVX2.
4946         if (VT.getSizeInBits() >= 256)
4947           Sc = Extract128BitVector(Sc, 0, DAG, dl);
4948         return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Sc);
4949       }
4950
4951       Ld = Sc.getOperand(0);
4952       ConstSplatVal = (Ld.getOpcode() == ISD::Constant ||
4953                        Ld.getOpcode() == ISD::ConstantFP);
4954
4955       // The scalar_to_vector node and the suspected
4956       // load node must have exactly one user.
4957       // Constants may have multiple users.
4958
4959       // AVX-512 has register version of the broadcast
4960       bool hasRegVer = Subtarget->hasAVX512() && VT.is512BitVector() &&
4961         Ld.getValueType().getSizeInBits() >= 32;
4962       if (!ConstSplatVal && ((!Sc.hasOneUse() || !Ld.hasOneUse()) &&
4963           !hasRegVer))
4964         return SDValue();
4965       break;
4966     }
4967   }
4968
4969   unsigned ScalarSize = Ld.getValueType().getSizeInBits();
4970   bool IsGE256 = (VT.getSizeInBits() >= 256);
4971
4972   // When optimizing for size, generate up to 5 extra bytes for a broadcast
4973   // instruction to save 8 or more bytes of constant pool data.
4974   // TODO: If multiple splats are generated to load the same constant,
4975   // it may be detrimental to overall size. There needs to be a way to detect
4976   // that condition to know if this is truly a size win.
4977   const Function *F = DAG.getMachineFunction().getFunction();
4978   bool OptForSize = F->hasFnAttribute(Attribute::OptimizeForSize);
4979
4980   // Handle broadcasting a single constant scalar from the constant pool
4981   // into a vector.
4982   // On Sandybridge (no AVX2), it is still better to load a constant vector
4983   // from the constant pool and not to broadcast it from a scalar.
4984   // But override that restriction when optimizing for size.
4985   // TODO: Check if splatting is recommended for other AVX-capable CPUs.
4986   if (ConstSplatVal && (Subtarget->hasAVX2() || OptForSize)) {
4987     EVT CVT = Ld.getValueType();
4988     assert(!CVT.isVector() && "Must not broadcast a vector type");
4989
4990     // Splat f32, i32, v4f64, v4i64 in all cases with AVX2.
4991     // For size optimization, also splat v2f64 and v2i64, and for size opt
4992     // with AVX2, also splat i8 and i16.
4993     // With pattern matching, the VBROADCAST node may become a VMOVDDUP.
4994     if (ScalarSize == 32 || (IsGE256 && ScalarSize == 64) ||
4995         (OptForSize && (ScalarSize == 64 || Subtarget->hasAVX2()))) {
4996       const Constant *C = nullptr;
4997       if (ConstantSDNode *CI = dyn_cast<ConstantSDNode>(Ld))
4998         C = CI->getConstantIntValue();
4999       else if (ConstantFPSDNode *CF = dyn_cast<ConstantFPSDNode>(Ld))
5000         C = CF->getConstantFPValue();
5001
5002       assert(C && "Invalid constant type");
5003
5004       const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5005       SDValue CP = DAG.getConstantPool(C, TLI.getPointerTy());
5006       unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
5007       Ld = DAG.getLoad(CVT, dl, DAG.getEntryNode(), CP,
5008                        MachinePointerInfo::getConstantPool(),
5009                        false, false, false, Alignment);
5010
5011       return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5012     }
5013   }
5014
5015   bool IsLoad = ISD::isNormalLoad(Ld.getNode());
5016
5017   // Handle AVX2 in-register broadcasts.
5018   if (!IsLoad && Subtarget->hasInt256() &&
5019       (ScalarSize == 32 || (IsGE256 && ScalarSize == 64)))
5020     return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5021
5022   // The scalar source must be a normal load.
5023   if (!IsLoad)
5024     return SDValue();
5025
5026   if (ScalarSize == 32 || (IsGE256 && ScalarSize == 64) ||
5027       (Subtarget->hasVLX() && ScalarSize == 64))
5028     return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5029
5030   // The integer check is needed for the 64-bit into 128-bit so it doesn't match
5031   // double since there is no vbroadcastsd xmm
5032   if (Subtarget->hasInt256() && Ld.getValueType().isInteger()) {
5033     if (ScalarSize == 8 || ScalarSize == 16 || ScalarSize == 64)
5034       return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5035   }
5036
5037   // Unsupported broadcast.
5038   return SDValue();
5039 }
5040
5041 /// \brief For an EXTRACT_VECTOR_ELT with a constant index return the real
5042 /// underlying vector and index.
5043 ///
5044 /// Modifies \p ExtractedFromVec to the real vector and returns the real
5045 /// index.
5046 static int getUnderlyingExtractedFromVec(SDValue &ExtractedFromVec,
5047                                          SDValue ExtIdx) {
5048   int Idx = cast<ConstantSDNode>(ExtIdx)->getZExtValue();
5049   if (!isa<ShuffleVectorSDNode>(ExtractedFromVec))
5050     return Idx;
5051
5052   // For 256-bit vectors, LowerEXTRACT_VECTOR_ELT_SSE4 may have already
5053   // lowered this:
5054   //   (extract_vector_elt (v8f32 %vreg1), Constant<6>)
5055   // to:
5056   //   (extract_vector_elt (vector_shuffle<2,u,u,u>
5057   //                           (extract_subvector (v8f32 %vreg0), Constant<4>),
5058   //                           undef)
5059   //                       Constant<0>)
5060   // In this case the vector is the extract_subvector expression and the index
5061   // is 2, as specified by the shuffle.
5062   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(ExtractedFromVec);
5063   SDValue ShuffleVec = SVOp->getOperand(0);
5064   MVT ShuffleVecVT = ShuffleVec.getSimpleValueType();
5065   assert(ShuffleVecVT.getVectorElementType() ==
5066          ExtractedFromVec.getSimpleValueType().getVectorElementType());
5067
5068   int ShuffleIdx = SVOp->getMaskElt(Idx);
5069   if (isUndefOrInRange(ShuffleIdx, 0, ShuffleVecVT.getVectorNumElements())) {
5070     ExtractedFromVec = ShuffleVec;
5071     return ShuffleIdx;
5072   }
5073   return Idx;
5074 }
5075
5076 static SDValue buildFromShuffleMostly(SDValue Op, SelectionDAG &DAG) {
5077   MVT VT = Op.getSimpleValueType();
5078
5079   // Skip if insert_vec_elt is not supported.
5080   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5081   if (!TLI.isOperationLegalOrCustom(ISD::INSERT_VECTOR_ELT, VT))
5082     return SDValue();
5083
5084   SDLoc DL(Op);
5085   unsigned NumElems = Op.getNumOperands();
5086
5087   SDValue VecIn1;
5088   SDValue VecIn2;
5089   SmallVector<unsigned, 4> InsertIndices;
5090   SmallVector<int, 8> Mask(NumElems, -1);
5091
5092   for (unsigned i = 0; i != NumElems; ++i) {
5093     unsigned Opc = Op.getOperand(i).getOpcode();
5094
5095     if (Opc == ISD::UNDEF)
5096       continue;
5097
5098     if (Opc != ISD::EXTRACT_VECTOR_ELT) {
5099       // Quit if more than 1 elements need inserting.
5100       if (InsertIndices.size() > 1)
5101         return SDValue();
5102
5103       InsertIndices.push_back(i);
5104       continue;
5105     }
5106
5107     SDValue ExtractedFromVec = Op.getOperand(i).getOperand(0);
5108     SDValue ExtIdx = Op.getOperand(i).getOperand(1);
5109     // Quit if non-constant index.
5110     if (!isa<ConstantSDNode>(ExtIdx))
5111       return SDValue();
5112     int Idx = getUnderlyingExtractedFromVec(ExtractedFromVec, ExtIdx);
5113
5114     // Quit if extracted from vector of different type.
5115     if (ExtractedFromVec.getValueType() != VT)
5116       return SDValue();
5117
5118     if (!VecIn1.getNode())
5119       VecIn1 = ExtractedFromVec;
5120     else if (VecIn1 != ExtractedFromVec) {
5121       if (!VecIn2.getNode())
5122         VecIn2 = ExtractedFromVec;
5123       else if (VecIn2 != ExtractedFromVec)
5124         // Quit if more than 2 vectors to shuffle
5125         return SDValue();
5126     }
5127
5128     if (ExtractedFromVec == VecIn1)
5129       Mask[i] = Idx;
5130     else if (ExtractedFromVec == VecIn2)
5131       Mask[i] = Idx + NumElems;
5132   }
5133
5134   if (!VecIn1.getNode())
5135     return SDValue();
5136
5137   VecIn2 = VecIn2.getNode() ? VecIn2 : DAG.getUNDEF(VT);
5138   SDValue NV = DAG.getVectorShuffle(VT, DL, VecIn1, VecIn2, &Mask[0]);
5139   for (unsigned i = 0, e = InsertIndices.size(); i != e; ++i) {
5140     unsigned Idx = InsertIndices[i];
5141     NV = DAG.getNode(ISD::INSERT_VECTOR_ELT, DL, VT, NV, Op.getOperand(Idx),
5142                      DAG.getIntPtrConstant(Idx, DL));
5143   }
5144
5145   return NV;
5146 }
5147
5148 // Lower BUILD_VECTOR operation for v8i1 and v16i1 types.
5149 SDValue
5150 X86TargetLowering::LowerBUILD_VECTORvXi1(SDValue Op, SelectionDAG &DAG) const {
5151
5152   MVT VT = Op.getSimpleValueType();
5153   assert((VT.getVectorElementType() == MVT::i1) && (VT.getSizeInBits() <= 16) &&
5154          "Unexpected type in LowerBUILD_VECTORvXi1!");
5155
5156   SDLoc dl(Op);
5157   if (ISD::isBuildVectorAllZeros(Op.getNode())) {
5158     SDValue Cst = DAG.getTargetConstant(0, dl, MVT::i1);
5159     SmallVector<SDValue, 16> Ops(VT.getVectorNumElements(), Cst);
5160     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
5161   }
5162
5163   if (ISD::isBuildVectorAllOnes(Op.getNode())) {
5164     SDValue Cst = DAG.getTargetConstant(1, dl, MVT::i1);
5165     SmallVector<SDValue, 16> Ops(VT.getVectorNumElements(), Cst);
5166     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
5167   }
5168
5169   bool AllContants = true;
5170   uint64_t Immediate = 0;
5171   int NonConstIdx = -1;
5172   bool IsSplat = true;
5173   unsigned NumNonConsts = 0;
5174   unsigned NumConsts = 0;
5175   for (unsigned idx = 0, e = Op.getNumOperands(); idx < e; ++idx) {
5176     SDValue In = Op.getOperand(idx);
5177     if (In.getOpcode() == ISD::UNDEF)
5178       continue;
5179     if (!isa<ConstantSDNode>(In)) {
5180       AllContants = false;
5181       NonConstIdx = idx;
5182       NumNonConsts++;
5183     } else {
5184       NumConsts++;
5185       if (cast<ConstantSDNode>(In)->getZExtValue())
5186       Immediate |= (1ULL << idx);
5187     }
5188     if (In != Op.getOperand(0))
5189       IsSplat = false;
5190   }
5191
5192   if (AllContants) {
5193     SDValue FullMask = DAG.getNode(ISD::BITCAST, dl, MVT::v16i1,
5194       DAG.getConstant(Immediate, dl, MVT::i16));
5195     return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, FullMask,
5196                        DAG.getIntPtrConstant(0, dl));
5197   }
5198
5199   if (NumNonConsts == 1 && NonConstIdx != 0) {
5200     SDValue DstVec;
5201     if (NumConsts) {
5202       SDValue VecAsImm = DAG.getConstant(Immediate, dl,
5203                                          MVT::getIntegerVT(VT.getSizeInBits()));
5204       DstVec = DAG.getNode(ISD::BITCAST, dl, VT, VecAsImm);
5205     }
5206     else
5207       DstVec = DAG.getUNDEF(VT);
5208     return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, DstVec,
5209                        Op.getOperand(NonConstIdx),
5210                        DAG.getIntPtrConstant(NonConstIdx, dl));
5211   }
5212   if (!IsSplat && (NonConstIdx != 0))
5213     llvm_unreachable("Unsupported BUILD_VECTOR operation");
5214   MVT SelectVT = (VT == MVT::v16i1)? MVT::i16 : MVT::i8;
5215   SDValue Select;
5216   if (IsSplat)
5217     Select = DAG.getNode(ISD::SELECT, dl, SelectVT, Op.getOperand(0),
5218                           DAG.getConstant(-1, dl, SelectVT),
5219                           DAG.getConstant(0, dl, SelectVT));
5220   else
5221     Select = DAG.getNode(ISD::SELECT, dl, SelectVT, Op.getOperand(0),
5222                          DAG.getConstant((Immediate | 1), dl, SelectVT),
5223                          DAG.getConstant(Immediate, dl, SelectVT));
5224   return DAG.getNode(ISD::BITCAST, dl, VT, Select);
5225 }
5226
5227 /// \brief Return true if \p N implements a horizontal binop and return the
5228 /// operands for the horizontal binop into V0 and V1.
5229 ///
5230 /// This is a helper function of LowerToHorizontalOp().
5231 /// This function checks that the build_vector \p N in input implements a
5232 /// horizontal operation. Parameter \p Opcode defines the kind of horizontal
5233 /// operation to match.
5234 /// For example, if \p Opcode is equal to ISD::ADD, then this function
5235 /// checks if \p N implements a horizontal arithmetic add; if instead \p Opcode
5236 /// is equal to ISD::SUB, then this function checks if this is a horizontal
5237 /// arithmetic sub.
5238 ///
5239 /// This function only analyzes elements of \p N whose indices are
5240 /// in range [BaseIdx, LastIdx).
5241 static bool isHorizontalBinOp(const BuildVectorSDNode *N, unsigned Opcode,
5242                               SelectionDAG &DAG,
5243                               unsigned BaseIdx, unsigned LastIdx,
5244                               SDValue &V0, SDValue &V1) {
5245   EVT VT = N->getValueType(0);
5246
5247   assert(BaseIdx * 2 <= LastIdx && "Invalid Indices in input!");
5248   assert(VT.isVector() && VT.getVectorNumElements() >= LastIdx &&
5249          "Invalid Vector in input!");
5250
5251   bool IsCommutable = (Opcode == ISD::ADD || Opcode == ISD::FADD);
5252   bool CanFold = true;
5253   unsigned ExpectedVExtractIdx = BaseIdx;
5254   unsigned NumElts = LastIdx - BaseIdx;
5255   V0 = DAG.getUNDEF(VT);
5256   V1 = DAG.getUNDEF(VT);
5257
5258   // Check if N implements a horizontal binop.
5259   for (unsigned i = 0, e = NumElts; i != e && CanFold; ++i) {
5260     SDValue Op = N->getOperand(i + BaseIdx);
5261
5262     // Skip UNDEFs.
5263     if (Op->getOpcode() == ISD::UNDEF) {
5264       // Update the expected vector extract index.
5265       if (i * 2 == NumElts)
5266         ExpectedVExtractIdx = BaseIdx;
5267       ExpectedVExtractIdx += 2;
5268       continue;
5269     }
5270
5271     CanFold = Op->getOpcode() == Opcode && Op->hasOneUse();
5272
5273     if (!CanFold)
5274       break;
5275
5276     SDValue Op0 = Op.getOperand(0);
5277     SDValue Op1 = Op.getOperand(1);
5278
5279     // Try to match the following pattern:
5280     // (BINOP (extract_vector_elt A, I), (extract_vector_elt A, I+1))
5281     CanFold = (Op0.getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
5282         Op1.getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
5283         Op0.getOperand(0) == Op1.getOperand(0) &&
5284         isa<ConstantSDNode>(Op0.getOperand(1)) &&
5285         isa<ConstantSDNode>(Op1.getOperand(1)));
5286     if (!CanFold)
5287       break;
5288
5289     unsigned I0 = cast<ConstantSDNode>(Op0.getOperand(1))->getZExtValue();
5290     unsigned I1 = cast<ConstantSDNode>(Op1.getOperand(1))->getZExtValue();
5291
5292     if (i * 2 < NumElts) {
5293       if (V0.getOpcode() == ISD::UNDEF) {
5294         V0 = Op0.getOperand(0);
5295         if (V0.getValueType() != VT)
5296           return false;
5297       }
5298     } else {
5299       if (V1.getOpcode() == ISD::UNDEF) {
5300         V1 = Op0.getOperand(0);
5301         if (V1.getValueType() != VT)
5302           return false;
5303       }
5304       if (i * 2 == NumElts)
5305         ExpectedVExtractIdx = BaseIdx;
5306     }
5307
5308     SDValue Expected = (i * 2 < NumElts) ? V0 : V1;
5309     if (I0 == ExpectedVExtractIdx)
5310       CanFold = I1 == I0 + 1 && Op0.getOperand(0) == Expected;
5311     else if (IsCommutable && I1 == ExpectedVExtractIdx) {
5312       // Try to match the following dag sequence:
5313       // (BINOP (extract_vector_elt A, I+1), (extract_vector_elt A, I))
5314       CanFold = I0 == I1 + 1 && Op1.getOperand(0) == Expected;
5315     } else
5316       CanFold = false;
5317
5318     ExpectedVExtractIdx += 2;
5319   }
5320
5321   return CanFold;
5322 }
5323
5324 /// \brief Emit a sequence of two 128-bit horizontal add/sub followed by
5325 /// a concat_vector.
5326 ///
5327 /// This is a helper function of LowerToHorizontalOp().
5328 /// This function expects two 256-bit vectors called V0 and V1.
5329 /// At first, each vector is split into two separate 128-bit vectors.
5330 /// Then, the resulting 128-bit vectors are used to implement two
5331 /// horizontal binary operations.
5332 ///
5333 /// The kind of horizontal binary operation is defined by \p X86Opcode.
5334 ///
5335 /// \p Mode specifies how the 128-bit parts of V0 and V1 are passed in input to
5336 /// the two new horizontal binop.
5337 /// When Mode is set, the first horizontal binop dag node would take as input
5338 /// the lower 128-bit of V0 and the upper 128-bit of V0. The second
5339 /// horizontal binop dag node would take as input the lower 128-bit of V1
5340 /// and the upper 128-bit of V1.
5341 ///   Example:
5342 ///     HADD V0_LO, V0_HI
5343 ///     HADD V1_LO, V1_HI
5344 ///
5345 /// Otherwise, the first horizontal binop dag node takes as input the lower
5346 /// 128-bit of V0 and the lower 128-bit of V1, and the second horizontal binop
5347 /// dag node takes the the upper 128-bit of V0 and the upper 128-bit of V1.
5348 ///   Example:
5349 ///     HADD V0_LO, V1_LO
5350 ///     HADD V0_HI, V1_HI
5351 ///
5352 /// If \p isUndefLO is set, then the algorithm propagates UNDEF to the lower
5353 /// 128-bits of the result. If \p isUndefHI is set, then UNDEF is propagated to
5354 /// the upper 128-bits of the result.
5355 static SDValue ExpandHorizontalBinOp(const SDValue &V0, const SDValue &V1,
5356                                      SDLoc DL, SelectionDAG &DAG,
5357                                      unsigned X86Opcode, bool Mode,
5358                                      bool isUndefLO, bool isUndefHI) {
5359   EVT VT = V0.getValueType();
5360   assert(VT.is256BitVector() && VT == V1.getValueType() &&
5361          "Invalid nodes in input!");
5362
5363   unsigned NumElts = VT.getVectorNumElements();
5364   SDValue V0_LO = Extract128BitVector(V0, 0, DAG, DL);
5365   SDValue V0_HI = Extract128BitVector(V0, NumElts/2, DAG, DL);
5366   SDValue V1_LO = Extract128BitVector(V1, 0, DAG, DL);
5367   SDValue V1_HI = Extract128BitVector(V1, NumElts/2, DAG, DL);
5368   EVT NewVT = V0_LO.getValueType();
5369
5370   SDValue LO = DAG.getUNDEF(NewVT);
5371   SDValue HI = DAG.getUNDEF(NewVT);
5372
5373   if (Mode) {
5374     // Don't emit a horizontal binop if the result is expected to be UNDEF.
5375     if (!isUndefLO && V0->getOpcode() != ISD::UNDEF)
5376       LO = DAG.getNode(X86Opcode, DL, NewVT, V0_LO, V0_HI);
5377     if (!isUndefHI && V1->getOpcode() != ISD::UNDEF)
5378       HI = DAG.getNode(X86Opcode, DL, NewVT, V1_LO, V1_HI);
5379   } else {
5380     // Don't emit a horizontal binop if the result is expected to be UNDEF.
5381     if (!isUndefLO && (V0_LO->getOpcode() != ISD::UNDEF ||
5382                        V1_LO->getOpcode() != ISD::UNDEF))
5383       LO = DAG.getNode(X86Opcode, DL, NewVT, V0_LO, V1_LO);
5384
5385     if (!isUndefHI && (V0_HI->getOpcode() != ISD::UNDEF ||
5386                        V1_HI->getOpcode() != ISD::UNDEF))
5387       HI = DAG.getNode(X86Opcode, DL, NewVT, V0_HI, V1_HI);
5388   }
5389
5390   return DAG.getNode(ISD::CONCAT_VECTORS, DL, VT, LO, HI);
5391 }
5392
5393 /// Try to fold a build_vector that performs an 'addsub' to an X86ISD::ADDSUB
5394 /// node.
5395 static SDValue LowerToAddSub(const BuildVectorSDNode *BV,
5396                              const X86Subtarget *Subtarget, SelectionDAG &DAG) {
5397   EVT VT = BV->getValueType(0);
5398   if ((!Subtarget->hasSSE3() || (VT != MVT::v4f32 && VT != MVT::v2f64)) &&
5399       (!Subtarget->hasAVX() || (VT != MVT::v8f32 && VT != MVT::v4f64)))
5400     return SDValue();
5401
5402   SDLoc DL(BV);
5403   unsigned NumElts = VT.getVectorNumElements();
5404   SDValue InVec0 = DAG.getUNDEF(VT);
5405   SDValue InVec1 = DAG.getUNDEF(VT);
5406
5407   assert((VT == MVT::v8f32 || VT == MVT::v4f64 || VT == MVT::v4f32 ||
5408           VT == MVT::v2f64) && "build_vector with an invalid type found!");
5409
5410   // Odd-numbered elements in the input build vector are obtained from
5411   // adding two integer/float elements.
5412   // Even-numbered elements in the input build vector are obtained from
5413   // subtracting two integer/float elements.
5414   unsigned ExpectedOpcode = ISD::FSUB;
5415   unsigned NextExpectedOpcode = ISD::FADD;
5416   bool AddFound = false;
5417   bool SubFound = false;
5418
5419   for (unsigned i = 0, e = NumElts; i != e; ++i) {
5420     SDValue Op = BV->getOperand(i);
5421
5422     // Skip 'undef' values.
5423     unsigned Opcode = Op.getOpcode();
5424     if (Opcode == ISD::UNDEF) {
5425       std::swap(ExpectedOpcode, NextExpectedOpcode);
5426       continue;
5427     }
5428
5429     // Early exit if we found an unexpected opcode.
5430     if (Opcode != ExpectedOpcode)
5431       return SDValue();
5432
5433     SDValue Op0 = Op.getOperand(0);
5434     SDValue Op1 = Op.getOperand(1);
5435
5436     // Try to match the following pattern:
5437     // (BINOP (extract_vector_elt A, i), (extract_vector_elt B, i))
5438     // Early exit if we cannot match that sequence.
5439     if (Op0.getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
5440         Op1.getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
5441         !isa<ConstantSDNode>(Op0.getOperand(1)) ||
5442         !isa<ConstantSDNode>(Op1.getOperand(1)) ||
5443         Op0.getOperand(1) != Op1.getOperand(1))
5444       return SDValue();
5445
5446     unsigned I0 = cast<ConstantSDNode>(Op0.getOperand(1))->getZExtValue();
5447     if (I0 != i)
5448       return SDValue();
5449
5450     // We found a valid add/sub node. Update the information accordingly.
5451     if (i & 1)
5452       AddFound = true;
5453     else
5454       SubFound = true;
5455
5456     // Update InVec0 and InVec1.
5457     if (InVec0.getOpcode() == ISD::UNDEF) {
5458       InVec0 = Op0.getOperand(0);
5459       if (InVec0.getValueType() != VT)
5460         return SDValue();
5461     }
5462     if (InVec1.getOpcode() == ISD::UNDEF) {
5463       InVec1 = Op1.getOperand(0);
5464       if (InVec1.getValueType() != VT)
5465         return SDValue();
5466     }
5467
5468     // Make sure that operands in input to each add/sub node always
5469     // come from a same pair of vectors.
5470     if (InVec0 != Op0.getOperand(0)) {
5471       if (ExpectedOpcode == ISD::FSUB)
5472         return SDValue();
5473
5474       // FADD is commutable. Try to commute the operands
5475       // and then test again.
5476       std::swap(Op0, Op1);
5477       if (InVec0 != Op0.getOperand(0))
5478         return SDValue();
5479     }
5480
5481     if (InVec1 != Op1.getOperand(0))
5482       return SDValue();
5483
5484     // Update the pair of expected opcodes.
5485     std::swap(ExpectedOpcode, NextExpectedOpcode);
5486   }
5487
5488   // Don't try to fold this build_vector into an ADDSUB if the inputs are undef.
5489   if (AddFound && SubFound && InVec0.getOpcode() != ISD::UNDEF &&
5490       InVec1.getOpcode() != ISD::UNDEF)
5491     return DAG.getNode(X86ISD::ADDSUB, DL, VT, InVec0, InVec1);
5492
5493   return SDValue();
5494 }
5495
5496 /// Lower BUILD_VECTOR to a horizontal add/sub operation if possible.
5497 static SDValue LowerToHorizontalOp(const BuildVectorSDNode *BV,
5498                                    const X86Subtarget *Subtarget,
5499                                    SelectionDAG &DAG) {
5500   EVT VT = BV->getValueType(0);
5501   unsigned NumElts = VT.getVectorNumElements();
5502   unsigned NumUndefsLO = 0;
5503   unsigned NumUndefsHI = 0;
5504   unsigned Half = NumElts/2;
5505
5506   // Count the number of UNDEF operands in the build_vector in input.
5507   for (unsigned i = 0, e = Half; i != e; ++i)
5508     if (BV->getOperand(i)->getOpcode() == ISD::UNDEF)
5509       NumUndefsLO++;
5510
5511   for (unsigned i = Half, e = NumElts; i != e; ++i)
5512     if (BV->getOperand(i)->getOpcode() == ISD::UNDEF)
5513       NumUndefsHI++;
5514
5515   // Early exit if this is either a build_vector of all UNDEFs or all the
5516   // operands but one are UNDEF.
5517   if (NumUndefsLO + NumUndefsHI + 1 >= NumElts)
5518     return SDValue();
5519
5520   SDLoc DL(BV);
5521   SDValue InVec0, InVec1;
5522   if ((VT == MVT::v4f32 || VT == MVT::v2f64) && Subtarget->hasSSE3()) {
5523     // Try to match an SSE3 float HADD/HSUB.
5524     if (isHorizontalBinOp(BV, ISD::FADD, DAG, 0, NumElts, InVec0, InVec1))
5525       return DAG.getNode(X86ISD::FHADD, DL, VT, InVec0, InVec1);
5526
5527     if (isHorizontalBinOp(BV, ISD::FSUB, DAG, 0, NumElts, InVec0, InVec1))
5528       return DAG.getNode(X86ISD::FHSUB, DL, VT, InVec0, InVec1);
5529   } else if ((VT == MVT::v4i32 || VT == MVT::v8i16) && Subtarget->hasSSSE3()) {
5530     // Try to match an SSSE3 integer HADD/HSUB.
5531     if (isHorizontalBinOp(BV, ISD::ADD, DAG, 0, NumElts, InVec0, InVec1))
5532       return DAG.getNode(X86ISD::HADD, DL, VT, InVec0, InVec1);
5533
5534     if (isHorizontalBinOp(BV, ISD::SUB, DAG, 0, NumElts, InVec0, InVec1))
5535       return DAG.getNode(X86ISD::HSUB, DL, VT, InVec0, InVec1);
5536   }
5537
5538   if (!Subtarget->hasAVX())
5539     return SDValue();
5540
5541   if ((VT == MVT::v8f32 || VT == MVT::v4f64)) {
5542     // Try to match an AVX horizontal add/sub of packed single/double
5543     // precision floating point values from 256-bit vectors.
5544     SDValue InVec2, InVec3;
5545     if (isHorizontalBinOp(BV, ISD::FADD, DAG, 0, Half, InVec0, InVec1) &&
5546         isHorizontalBinOp(BV, ISD::FADD, DAG, Half, NumElts, InVec2, InVec3) &&
5547         ((InVec0.getOpcode() == ISD::UNDEF ||
5548           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
5549         ((InVec1.getOpcode() == ISD::UNDEF ||
5550           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
5551       return DAG.getNode(X86ISD::FHADD, DL, VT, InVec0, InVec1);
5552
5553     if (isHorizontalBinOp(BV, ISD::FSUB, DAG, 0, Half, InVec0, InVec1) &&
5554         isHorizontalBinOp(BV, ISD::FSUB, DAG, Half, NumElts, InVec2, InVec3) &&
5555         ((InVec0.getOpcode() == ISD::UNDEF ||
5556           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
5557         ((InVec1.getOpcode() == ISD::UNDEF ||
5558           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
5559       return DAG.getNode(X86ISD::FHSUB, DL, VT, InVec0, InVec1);
5560   } else if (VT == MVT::v8i32 || VT == MVT::v16i16) {
5561     // Try to match an AVX2 horizontal add/sub of signed integers.
5562     SDValue InVec2, InVec3;
5563     unsigned X86Opcode;
5564     bool CanFold = true;
5565
5566     if (isHorizontalBinOp(BV, ISD::ADD, DAG, 0, Half, InVec0, InVec1) &&
5567         isHorizontalBinOp(BV, ISD::ADD, DAG, Half, NumElts, InVec2, InVec3) &&
5568         ((InVec0.getOpcode() == ISD::UNDEF ||
5569           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
5570         ((InVec1.getOpcode() == ISD::UNDEF ||
5571           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
5572       X86Opcode = X86ISD::HADD;
5573     else if (isHorizontalBinOp(BV, ISD::SUB, DAG, 0, Half, InVec0, InVec1) &&
5574         isHorizontalBinOp(BV, ISD::SUB, DAG, Half, NumElts, InVec2, InVec3) &&
5575         ((InVec0.getOpcode() == ISD::UNDEF ||
5576           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
5577         ((InVec1.getOpcode() == ISD::UNDEF ||
5578           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
5579       X86Opcode = X86ISD::HSUB;
5580     else
5581       CanFold = false;
5582
5583     if (CanFold) {
5584       // Fold this build_vector into a single horizontal add/sub.
5585       // Do this only if the target has AVX2.
5586       if (Subtarget->hasAVX2())
5587         return DAG.getNode(X86Opcode, DL, VT, InVec0, InVec1);
5588
5589       // Do not try to expand this build_vector into a pair of horizontal
5590       // add/sub if we can emit a pair of scalar add/sub.
5591       if (NumUndefsLO + 1 == Half || NumUndefsHI + 1 == Half)
5592         return SDValue();
5593
5594       // Convert this build_vector into a pair of horizontal binop followed by
5595       // a concat vector.
5596       bool isUndefLO = NumUndefsLO == Half;
5597       bool isUndefHI = NumUndefsHI == Half;
5598       return ExpandHorizontalBinOp(InVec0, InVec1, DL, DAG, X86Opcode, false,
5599                                    isUndefLO, isUndefHI);
5600     }
5601   }
5602
5603   if ((VT == MVT::v8f32 || VT == MVT::v4f64 || VT == MVT::v8i32 ||
5604        VT == MVT::v16i16) && Subtarget->hasAVX()) {
5605     unsigned X86Opcode;
5606     if (isHorizontalBinOp(BV, ISD::ADD, DAG, 0, NumElts, InVec0, InVec1))
5607       X86Opcode = X86ISD::HADD;
5608     else if (isHorizontalBinOp(BV, ISD::SUB, DAG, 0, NumElts, InVec0, InVec1))
5609       X86Opcode = X86ISD::HSUB;
5610     else if (isHorizontalBinOp(BV, ISD::FADD, DAG, 0, NumElts, InVec0, InVec1))
5611       X86Opcode = X86ISD::FHADD;
5612     else if (isHorizontalBinOp(BV, ISD::FSUB, DAG, 0, NumElts, InVec0, InVec1))
5613       X86Opcode = X86ISD::FHSUB;
5614     else
5615       return SDValue();
5616
5617     // Don't try to expand this build_vector into a pair of horizontal add/sub
5618     // if we can simply emit a pair of scalar add/sub.
5619     if (NumUndefsLO + 1 == Half || NumUndefsHI + 1 == Half)
5620       return SDValue();
5621
5622     // Convert this build_vector into two horizontal add/sub followed by
5623     // a concat vector.
5624     bool isUndefLO = NumUndefsLO == Half;
5625     bool isUndefHI = NumUndefsHI == Half;
5626     return ExpandHorizontalBinOp(InVec0, InVec1, DL, DAG, X86Opcode, true,
5627                                  isUndefLO, isUndefHI);
5628   }
5629
5630   return SDValue();
5631 }
5632
5633 SDValue
5634 X86TargetLowering::LowerBUILD_VECTOR(SDValue Op, SelectionDAG &DAG) const {
5635   SDLoc dl(Op);
5636
5637   MVT VT = Op.getSimpleValueType();
5638   MVT ExtVT = VT.getVectorElementType();
5639   unsigned NumElems = Op.getNumOperands();
5640
5641   // Generate vectors for predicate vectors.
5642   if (VT.getScalarType() == MVT::i1 && Subtarget->hasAVX512())
5643     return LowerBUILD_VECTORvXi1(Op, DAG);
5644
5645   // Vectors containing all zeros can be matched by pxor and xorps later
5646   if (ISD::isBuildVectorAllZeros(Op.getNode())) {
5647     // Canonicalize this to <4 x i32> to 1) ensure the zero vectors are CSE'd
5648     // and 2) ensure that i64 scalars are eliminated on x86-32 hosts.
5649     if (VT == MVT::v4i32 || VT == MVT::v8i32 || VT == MVT::v16i32)
5650       return Op;
5651
5652     return getZeroVector(VT, Subtarget, DAG, dl);
5653   }
5654
5655   // Vectors containing all ones can be matched by pcmpeqd on 128-bit width
5656   // vectors or broken into v4i32 operations on 256-bit vectors. AVX2 can use
5657   // vpcmpeqd on 256-bit vectors.
5658   if (Subtarget->hasSSE2() && ISD::isBuildVectorAllOnes(Op.getNode())) {
5659     if (VT == MVT::v4i32 || (VT == MVT::v8i32 && Subtarget->hasInt256()))
5660       return Op;
5661
5662     if (!VT.is512BitVector())
5663       return getOnesVector(VT, Subtarget->hasInt256(), DAG, dl);
5664   }
5665
5666   BuildVectorSDNode *BV = cast<BuildVectorSDNode>(Op.getNode());
5667   if (SDValue AddSub = LowerToAddSub(BV, Subtarget, DAG))
5668     return AddSub;
5669   if (SDValue HorizontalOp = LowerToHorizontalOp(BV, Subtarget, DAG))
5670     return HorizontalOp;
5671   if (SDValue Broadcast = LowerVectorBroadcast(Op, Subtarget, DAG))
5672     return Broadcast;
5673
5674   unsigned EVTBits = ExtVT.getSizeInBits();
5675
5676   unsigned NumZero  = 0;
5677   unsigned NumNonZero = 0;
5678   unsigned NonZeros = 0;
5679   bool IsAllConstants = true;
5680   SmallSet<SDValue, 8> Values;
5681   for (unsigned i = 0; i < NumElems; ++i) {
5682     SDValue Elt = Op.getOperand(i);
5683     if (Elt.getOpcode() == ISD::UNDEF)
5684       continue;
5685     Values.insert(Elt);
5686     if (Elt.getOpcode() != ISD::Constant &&
5687         Elt.getOpcode() != ISD::ConstantFP)
5688       IsAllConstants = false;
5689     if (X86::isZeroNode(Elt))
5690       NumZero++;
5691     else {
5692       NonZeros |= (1 << i);
5693       NumNonZero++;
5694     }
5695   }
5696
5697   // All undef vector. Return an UNDEF.  All zero vectors were handled above.
5698   if (NumNonZero == 0)
5699     return DAG.getUNDEF(VT);
5700
5701   // Special case for single non-zero, non-undef, element.
5702   if (NumNonZero == 1) {
5703     unsigned Idx = countTrailingZeros(NonZeros);
5704     SDValue Item = Op.getOperand(Idx);
5705
5706     // If this is an insertion of an i64 value on x86-32, and if the top bits of
5707     // the value are obviously zero, truncate the value to i32 and do the
5708     // insertion that way.  Only do this if the value is non-constant or if the
5709     // value is a constant being inserted into element 0.  It is cheaper to do
5710     // a constant pool load than it is to do a movd + shuffle.
5711     if (ExtVT == MVT::i64 && !Subtarget->is64Bit() &&
5712         (!IsAllConstants || Idx == 0)) {
5713       if (DAG.MaskedValueIsZero(Item, APInt::getBitsSet(64, 32, 64))) {
5714         // Handle SSE only.
5715         assert(VT == MVT::v2i64 && "Expected an SSE value type!");
5716         EVT VecVT = MVT::v4i32;
5717
5718         // Truncate the value (which may itself be a constant) to i32, and
5719         // convert it to a vector with movd (S2V+shuffle to zero extend).
5720         Item = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32, Item);
5721         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VecVT, Item);
5722         return DAG.getNode(
5723             ISD::BITCAST, dl, VT,
5724             getShuffleVectorZeroOrUndef(Item, Idx * 2, true, Subtarget, DAG));
5725       }
5726     }
5727
5728     // If we have a constant or non-constant insertion into the low element of
5729     // a vector, we can do this with SCALAR_TO_VECTOR + shuffle of zero into
5730     // the rest of the elements.  This will be matched as movd/movq/movss/movsd
5731     // depending on what the source datatype is.
5732     if (Idx == 0) {
5733       if (NumZero == 0)
5734         return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
5735
5736       if (ExtVT == MVT::i32 || ExtVT == MVT::f32 || ExtVT == MVT::f64 ||
5737           (ExtVT == MVT::i64 && Subtarget->is64Bit())) {
5738         if (VT.is512BitVector()) {
5739           SDValue ZeroVec = getZeroVector(VT, Subtarget, DAG, dl);
5740           return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, ZeroVec,
5741                              Item, DAG.getIntPtrConstant(0, dl));
5742         }
5743         assert((VT.is128BitVector() || VT.is256BitVector()) &&
5744                "Expected an SSE value type!");
5745         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
5746         // Turn it into a MOVL (i.e. movss, movsd, or movd) to a zero vector.
5747         return getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget, DAG);
5748       }
5749
5750       // We can't directly insert an i8 or i16 into a vector, so zero extend
5751       // it to i32 first.
5752       if (ExtVT == MVT::i16 || ExtVT == MVT::i8) {
5753         Item = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, Item);
5754         if (VT.is256BitVector()) {
5755           if (Subtarget->hasAVX()) {
5756             Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v8i32, Item);
5757             Item = getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget, DAG);
5758           } else {
5759             // Without AVX, we need to extend to a 128-bit vector and then
5760             // insert into the 256-bit vector.
5761             Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32, Item);
5762             SDValue ZeroVec = getZeroVector(MVT::v8i32, Subtarget, DAG, dl);
5763             Item = Insert128BitVector(ZeroVec, Item, 0, DAG, dl);
5764           }
5765         } else {
5766           assert(VT.is128BitVector() && "Expected an SSE value type!");
5767           Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32, Item);
5768           Item = getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget, DAG);
5769         }
5770         return DAG.getNode(ISD::BITCAST, dl, VT, Item);
5771       }
5772     }
5773
5774     // Is it a vector logical left shift?
5775     if (NumElems == 2 && Idx == 1 &&
5776         X86::isZeroNode(Op.getOperand(0)) &&
5777         !X86::isZeroNode(Op.getOperand(1))) {
5778       unsigned NumBits = VT.getSizeInBits();
5779       return getVShift(true, VT,
5780                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
5781                                    VT, Op.getOperand(1)),
5782                        NumBits/2, DAG, *this, dl);
5783     }
5784
5785     if (IsAllConstants) // Otherwise, it's better to do a constpool load.
5786       return SDValue();
5787
5788     // Otherwise, if this is a vector with i32 or f32 elements, and the element
5789     // is a non-constant being inserted into an element other than the low one,
5790     // we can't use a constant pool load.  Instead, use SCALAR_TO_VECTOR (aka
5791     // movd/movss) to move this into the low element, then shuffle it into
5792     // place.
5793     if (EVTBits == 32) {
5794       Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
5795       return getShuffleVectorZeroOrUndef(Item, Idx, NumZero > 0, Subtarget, DAG);
5796     }
5797   }
5798
5799   // Splat is obviously ok. Let legalizer expand it to a shuffle.
5800   if (Values.size() == 1) {
5801     if (EVTBits == 32) {
5802       // Instead of a shuffle like this:
5803       // shuffle (scalar_to_vector (load (ptr + 4))), undef, <0, 0, 0, 0>
5804       // Check if it's possible to issue this instead.
5805       // shuffle (vload ptr)), undef, <1, 1, 1, 1>
5806       unsigned Idx = countTrailingZeros(NonZeros);
5807       SDValue Item = Op.getOperand(Idx);
5808       if (Op.getNode()->isOnlyUserOf(Item.getNode()))
5809         return LowerAsSplatVectorLoad(Item, VT, dl, DAG);
5810     }
5811     return SDValue();
5812   }
5813
5814   // A vector full of immediates; various special cases are already
5815   // handled, so this is best done with a single constant-pool load.
5816   if (IsAllConstants)
5817     return SDValue();
5818
5819   // For AVX-length vectors, see if we can use a vector load to get all of the
5820   // elements, otherwise build the individual 128-bit pieces and use
5821   // shuffles to put them in place.
5822   if (VT.is256BitVector() || VT.is512BitVector()) {
5823     SmallVector<SDValue, 64> V(Op->op_begin(), Op->op_begin() + NumElems);
5824
5825     // Check for a build vector of consecutive loads.
5826     if (SDValue LD = EltsFromConsecutiveLoads(VT, V, dl, DAG, false))
5827       return LD;
5828
5829     EVT HVT = EVT::getVectorVT(*DAG.getContext(), ExtVT, NumElems/2);
5830
5831     // Build both the lower and upper subvector.
5832     SDValue Lower = DAG.getNode(ISD::BUILD_VECTOR, dl, HVT,
5833                                 makeArrayRef(&V[0], NumElems/2));
5834     SDValue Upper = DAG.getNode(ISD::BUILD_VECTOR, dl, HVT,
5835                                 makeArrayRef(&V[NumElems / 2], NumElems/2));
5836
5837     // Recreate the wider vector with the lower and upper part.
5838     if (VT.is256BitVector())
5839       return Concat128BitVectors(Lower, Upper, VT, NumElems, DAG, dl);
5840     return Concat256BitVectors(Lower, Upper, VT, NumElems, DAG, dl);
5841   }
5842
5843   // Let legalizer expand 2-wide build_vectors.
5844   if (EVTBits == 64) {
5845     if (NumNonZero == 1) {
5846       // One half is zero or undef.
5847       unsigned Idx = countTrailingZeros(NonZeros);
5848       SDValue V2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT,
5849                                  Op.getOperand(Idx));
5850       return getShuffleVectorZeroOrUndef(V2, Idx, true, Subtarget, DAG);
5851     }
5852     return SDValue();
5853   }
5854
5855   // If element VT is < 32 bits, convert it to inserts into a zero vector.
5856   if (EVTBits == 8 && NumElems == 16)
5857     if (SDValue V = LowerBuildVectorv16i8(Op, NonZeros,NumNonZero,NumZero, DAG,
5858                                         Subtarget, *this))
5859       return V;
5860
5861   if (EVTBits == 16 && NumElems == 8)
5862     if (SDValue V = LowerBuildVectorv8i16(Op, NonZeros,NumNonZero,NumZero, DAG,
5863                                       Subtarget, *this))
5864       return V;
5865
5866   // If element VT is == 32 bits and has 4 elems, try to generate an INSERTPS
5867   if (EVTBits == 32 && NumElems == 4)
5868     if (SDValue V = LowerBuildVectorv4x32(Op, DAG, Subtarget, *this))
5869       return V;
5870
5871   // If element VT is == 32 bits, turn it into a number of shuffles.
5872   SmallVector<SDValue, 8> V(NumElems);
5873   if (NumElems == 4 && NumZero > 0) {
5874     for (unsigned i = 0; i < 4; ++i) {
5875       bool isZero = !(NonZeros & (1 << i));
5876       if (isZero)
5877         V[i] = getZeroVector(VT, Subtarget, DAG, dl);
5878       else
5879         V[i] = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(i));
5880     }
5881
5882     for (unsigned i = 0; i < 2; ++i) {
5883       switch ((NonZeros & (0x3 << i*2)) >> (i*2)) {
5884         default: break;
5885         case 0:
5886           V[i] = V[i*2];  // Must be a zero vector.
5887           break;
5888         case 1:
5889           V[i] = getMOVL(DAG, dl, VT, V[i*2+1], V[i*2]);
5890           break;
5891         case 2:
5892           V[i] = getMOVL(DAG, dl, VT, V[i*2], V[i*2+1]);
5893           break;
5894         case 3:
5895           V[i] = getUnpackl(DAG, dl, VT, V[i*2], V[i*2+1]);
5896           break;
5897       }
5898     }
5899
5900     bool Reverse1 = (NonZeros & 0x3) == 2;
5901     bool Reverse2 = ((NonZeros & (0x3 << 2)) >> 2) == 2;
5902     int MaskVec[] = {
5903       Reverse1 ? 1 : 0,
5904       Reverse1 ? 0 : 1,
5905       static_cast<int>(Reverse2 ? NumElems+1 : NumElems),
5906       static_cast<int>(Reverse2 ? NumElems   : NumElems+1)
5907     };
5908     return DAG.getVectorShuffle(VT, dl, V[0], V[1], &MaskVec[0]);
5909   }
5910
5911   if (Values.size() > 1 && VT.is128BitVector()) {
5912     // Check for a build vector of consecutive loads.
5913     for (unsigned i = 0; i < NumElems; ++i)
5914       V[i] = Op.getOperand(i);
5915
5916     // Check for elements which are consecutive loads.
5917     if (SDValue LD = EltsFromConsecutiveLoads(VT, V, dl, DAG, false))
5918       return LD;
5919
5920     // Check for a build vector from mostly shuffle plus few inserting.
5921     if (SDValue Sh = buildFromShuffleMostly(Op, DAG))
5922       return Sh;
5923
5924     // For SSE 4.1, use insertps to put the high elements into the low element.
5925     if (Subtarget->hasSSE41()) {
5926       SDValue Result;
5927       if (Op.getOperand(0).getOpcode() != ISD::UNDEF)
5928         Result = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(0));
5929       else
5930         Result = DAG.getUNDEF(VT);
5931
5932       for (unsigned i = 1; i < NumElems; ++i) {
5933         if (Op.getOperand(i).getOpcode() == ISD::UNDEF) continue;
5934         Result = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, Result,
5935                              Op.getOperand(i), DAG.getIntPtrConstant(i, dl));
5936       }
5937       return Result;
5938     }
5939
5940     // Otherwise, expand into a number of unpckl*, start by extending each of
5941     // our (non-undef) elements to the full vector width with the element in the
5942     // bottom slot of the vector (which generates no code for SSE).
5943     for (unsigned i = 0; i < NumElems; ++i) {
5944       if (Op.getOperand(i).getOpcode() != ISD::UNDEF)
5945         V[i] = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(i));
5946       else
5947         V[i] = DAG.getUNDEF(VT);
5948     }
5949
5950     // Next, we iteratively mix elements, e.g. for v4f32:
5951     //   Step 1: unpcklps 0, 2 ==> X: <?, ?, 2, 0>
5952     //         : unpcklps 1, 3 ==> Y: <?, ?, 3, 1>
5953     //   Step 2: unpcklps X, Y ==>    <3, 2, 1, 0>
5954     unsigned EltStride = NumElems >> 1;
5955     while (EltStride != 0) {
5956       for (unsigned i = 0; i < EltStride; ++i) {
5957         // If V[i+EltStride] is undef and this is the first round of mixing,
5958         // then it is safe to just drop this shuffle: V[i] is already in the
5959         // right place, the one element (since it's the first round) being
5960         // inserted as undef can be dropped.  This isn't safe for successive
5961         // rounds because they will permute elements within both vectors.
5962         if (V[i+EltStride].getOpcode() == ISD::UNDEF &&
5963             EltStride == NumElems/2)
5964           continue;
5965
5966         V[i] = getUnpackl(DAG, dl, VT, V[i], V[i + EltStride]);
5967       }
5968       EltStride >>= 1;
5969     }
5970     return V[0];
5971   }
5972   return SDValue();
5973 }
5974
5975 // LowerAVXCONCAT_VECTORS - 256-bit AVX can use the vinsertf128 instruction
5976 // to create 256-bit vectors from two other 128-bit ones.
5977 static SDValue LowerAVXCONCAT_VECTORS(SDValue Op, SelectionDAG &DAG) {
5978   SDLoc dl(Op);
5979   MVT ResVT = Op.getSimpleValueType();
5980
5981   assert((ResVT.is256BitVector() ||
5982           ResVT.is512BitVector()) && "Value type must be 256-/512-bit wide");
5983
5984   SDValue V1 = Op.getOperand(0);
5985   SDValue V2 = Op.getOperand(1);
5986   unsigned NumElems = ResVT.getVectorNumElements();
5987   if (ResVT.is256BitVector())
5988     return Concat128BitVectors(V1, V2, ResVT, NumElems, DAG, dl);
5989
5990   if (Op.getNumOperands() == 4) {
5991     MVT HalfVT = MVT::getVectorVT(ResVT.getScalarType(),
5992                                 ResVT.getVectorNumElements()/2);
5993     SDValue V3 = Op.getOperand(2);
5994     SDValue V4 = Op.getOperand(3);
5995     return Concat256BitVectors(Concat128BitVectors(V1, V2, HalfVT, NumElems/2, DAG, dl),
5996       Concat128BitVectors(V3, V4, HalfVT, NumElems/2, DAG, dl), ResVT, NumElems, DAG, dl);
5997   }
5998   return Concat256BitVectors(V1, V2, ResVT, NumElems, DAG, dl);
5999 }
6000
6001 static SDValue LowerCONCAT_VECTORSvXi1(SDValue Op,
6002                                        const X86Subtarget *Subtarget,
6003                                        SelectionDAG & DAG) {
6004   SDLoc dl(Op);
6005   MVT ResVT = Op.getSimpleValueType();
6006   unsigned NumOfOperands = Op.getNumOperands();
6007
6008   assert(isPowerOf2_32(NumOfOperands) &&
6009          "Unexpected number of operands in CONCAT_VECTORS");
6010
6011   if (NumOfOperands > 2) {
6012     MVT HalfVT = MVT::getVectorVT(ResVT.getScalarType(),
6013                                   ResVT.getVectorNumElements()/2);
6014     SmallVector<SDValue, 2> Ops;
6015     for (unsigned i = 0; i < NumOfOperands/2; i++)
6016       Ops.push_back(Op.getOperand(i));
6017     SDValue Lo = DAG.getNode(ISD::CONCAT_VECTORS, dl, HalfVT, Ops);
6018     Ops.clear();
6019     for (unsigned i = NumOfOperands/2; i < NumOfOperands; i++)
6020       Ops.push_back(Op.getOperand(i));
6021     SDValue Hi = DAG.getNode(ISD::CONCAT_VECTORS, dl, HalfVT, Ops);
6022     return DAG.getNode(ISD::CONCAT_VECTORS, dl, ResVT, Lo, Hi);
6023   }
6024
6025   SDValue V1 = Op.getOperand(0);
6026   SDValue V2 = Op.getOperand(1);
6027   bool IsZeroV1 = ISD::isBuildVectorAllZeros(V1.getNode());
6028   bool IsZeroV2 = ISD::isBuildVectorAllZeros(V2.getNode());
6029
6030   if (IsZeroV1 && IsZeroV2)
6031     return getZeroVector(ResVT, Subtarget, DAG, dl);
6032
6033   SDValue ZeroIdx = DAG.getIntPtrConstant(0, dl);
6034   SDValue Undef = DAG.getUNDEF(ResVT);
6035   unsigned NumElems = ResVT.getVectorNumElements();
6036   SDValue ShiftBits = DAG.getConstant(NumElems/2, dl, MVT::i8);
6037
6038   V2 = DAG.getNode(ISD::INSERT_SUBVECTOR, dl, ResVT, Undef, V2, ZeroIdx);
6039   V2 = DAG.getNode(X86ISD::VSHLI, dl, ResVT, V2, ShiftBits);
6040   if (IsZeroV1)
6041     return V2;
6042
6043   V1 = DAG.getNode(ISD::INSERT_SUBVECTOR, dl, ResVT, Undef, V1, ZeroIdx);
6044   // Zero the upper bits of V1
6045   V1 = DAG.getNode(X86ISD::VSHLI, dl, ResVT, V1, ShiftBits);
6046   V1 = DAG.getNode(X86ISD::VSRLI, dl, ResVT, V1, ShiftBits);
6047   if (IsZeroV2)
6048     return V1;
6049   return DAG.getNode(ISD::OR, dl, ResVT, V1, V2);
6050 }
6051
6052 static SDValue LowerCONCAT_VECTORS(SDValue Op,
6053                                    const X86Subtarget *Subtarget,
6054                                    SelectionDAG &DAG) {
6055   MVT VT = Op.getSimpleValueType();
6056   if (VT.getVectorElementType() == MVT::i1)
6057     return LowerCONCAT_VECTORSvXi1(Op, Subtarget, DAG);
6058
6059   assert((VT.is256BitVector() && Op.getNumOperands() == 2) ||
6060          (VT.is512BitVector() && (Op.getNumOperands() == 2 ||
6061           Op.getNumOperands() == 4)));
6062
6063   // AVX can use the vinsertf128 instruction to create 256-bit vectors
6064   // from two other 128-bit ones.
6065
6066   // 512-bit vector may contain 2 256-bit vectors or 4 128-bit vectors
6067   return LowerAVXCONCAT_VECTORS(Op, DAG);
6068 }
6069
6070
6071 //===----------------------------------------------------------------------===//
6072 // Vector shuffle lowering
6073 //
6074 // This is an experimental code path for lowering vector shuffles on x86. It is
6075 // designed to handle arbitrary vector shuffles and blends, gracefully
6076 // degrading performance as necessary. It works hard to recognize idiomatic
6077 // shuffles and lower them to optimal instruction patterns without leaving
6078 // a framework that allows reasonably efficient handling of all vector shuffle
6079 // patterns.
6080 //===----------------------------------------------------------------------===//
6081
6082 /// \brief Tiny helper function to identify a no-op mask.
6083 ///
6084 /// This is a somewhat boring predicate function. It checks whether the mask
6085 /// array input, which is assumed to be a single-input shuffle mask of the kind
6086 /// used by the X86 shuffle instructions (not a fully general
6087 /// ShuffleVectorSDNode mask) requires any shuffles to occur. Both undef and an
6088 /// in-place shuffle are 'no-op's.
6089 static bool isNoopShuffleMask(ArrayRef<int> Mask) {
6090   for (int i = 0, Size = Mask.size(); i < Size; ++i)
6091     if (Mask[i] != -1 && Mask[i] != i)
6092       return false;
6093   return true;
6094 }
6095
6096 /// \brief Helper function to classify a mask as a single-input mask.
6097 ///
6098 /// This isn't a generic single-input test because in the vector shuffle
6099 /// lowering we canonicalize single inputs to be the first input operand. This
6100 /// means we can more quickly test for a single input by only checking whether
6101 /// an input from the second operand exists. We also assume that the size of
6102 /// mask corresponds to the size of the input vectors which isn't true in the
6103 /// fully general case.
6104 static bool isSingleInputShuffleMask(ArrayRef<int> Mask) {
6105   for (int M : Mask)
6106     if (M >= (int)Mask.size())
6107       return false;
6108   return true;
6109 }
6110
6111 /// \brief Test whether there are elements crossing 128-bit lanes in this
6112 /// shuffle mask.
6113 ///
6114 /// X86 divides up its shuffles into in-lane and cross-lane shuffle operations
6115 /// and we routinely test for these.
6116 static bool is128BitLaneCrossingShuffleMask(MVT VT, ArrayRef<int> Mask) {
6117   int LaneSize = 128 / VT.getScalarSizeInBits();
6118   int Size = Mask.size();
6119   for (int i = 0; i < Size; ++i)
6120     if (Mask[i] >= 0 && (Mask[i] % Size) / LaneSize != i / LaneSize)
6121       return true;
6122   return false;
6123 }
6124
6125 /// \brief Test whether a shuffle mask is equivalent within each 128-bit lane.
6126 ///
6127 /// This checks a shuffle mask to see if it is performing the same
6128 /// 128-bit lane-relative shuffle in each 128-bit lane. This trivially implies
6129 /// that it is also not lane-crossing. It may however involve a blend from the
6130 /// same lane of a second vector.
6131 ///
6132 /// The specific repeated shuffle mask is populated in \p RepeatedMask, as it is
6133 /// non-trivial to compute in the face of undef lanes. The representation is
6134 /// *not* suitable for use with existing 128-bit shuffles as it will contain
6135 /// entries from both V1 and V2 inputs to the wider mask.
6136 static bool
6137 is128BitLaneRepeatedShuffleMask(MVT VT, ArrayRef<int> Mask,
6138                                 SmallVectorImpl<int> &RepeatedMask) {
6139   int LaneSize = 128 / VT.getScalarSizeInBits();
6140   RepeatedMask.resize(LaneSize, -1);
6141   int Size = Mask.size();
6142   for (int i = 0; i < Size; ++i) {
6143     if (Mask[i] < 0)
6144       continue;
6145     if ((Mask[i] % Size) / LaneSize != i / LaneSize)
6146       // This entry crosses lanes, so there is no way to model this shuffle.
6147       return false;
6148
6149     // Ok, handle the in-lane shuffles by detecting if and when they repeat.
6150     if (RepeatedMask[i % LaneSize] == -1)
6151       // This is the first non-undef entry in this slot of a 128-bit lane.
6152       RepeatedMask[i % LaneSize] =
6153           Mask[i] < Size ? Mask[i] % LaneSize : Mask[i] % LaneSize + Size;
6154     else if (RepeatedMask[i % LaneSize] + (i / LaneSize) * LaneSize != Mask[i])
6155       // Found a mismatch with the repeated mask.
6156       return false;
6157   }
6158   return true;
6159 }
6160
6161 /// \brief Checks whether a shuffle mask is equivalent to an explicit list of
6162 /// arguments.
6163 ///
6164 /// This is a fast way to test a shuffle mask against a fixed pattern:
6165 ///
6166 ///   if (isShuffleEquivalent(Mask, 3, 2, {1, 0})) { ... }
6167 ///
6168 /// It returns true if the mask is exactly as wide as the argument list, and
6169 /// each element of the mask is either -1 (signifying undef) or the value given
6170 /// in the argument.
6171 static bool isShuffleEquivalent(SDValue V1, SDValue V2, ArrayRef<int> Mask,
6172                                 ArrayRef<int> ExpectedMask) {
6173   if (Mask.size() != ExpectedMask.size())
6174     return false;
6175
6176   int Size = Mask.size();
6177
6178   // If the values are build vectors, we can look through them to find
6179   // equivalent inputs that make the shuffles equivalent.
6180   auto *BV1 = dyn_cast<BuildVectorSDNode>(V1);
6181   auto *BV2 = dyn_cast<BuildVectorSDNode>(V2);
6182
6183   for (int i = 0; i < Size; ++i)
6184     if (Mask[i] != -1 && Mask[i] != ExpectedMask[i]) {
6185       auto *MaskBV = Mask[i] < Size ? BV1 : BV2;
6186       auto *ExpectedBV = ExpectedMask[i] < Size ? BV1 : BV2;
6187       if (!MaskBV || !ExpectedBV ||
6188           MaskBV->getOperand(Mask[i] % Size) !=
6189               ExpectedBV->getOperand(ExpectedMask[i] % Size))
6190         return false;
6191     }
6192
6193   return true;
6194 }
6195
6196 /// \brief Get a 4-lane 8-bit shuffle immediate for a mask.
6197 ///
6198 /// This helper function produces an 8-bit shuffle immediate corresponding to
6199 /// the ubiquitous shuffle encoding scheme used in x86 instructions for
6200 /// shuffling 4 lanes. It can be used with most of the PSHUF instructions for
6201 /// example.
6202 ///
6203 /// NB: We rely heavily on "undef" masks preserving the input lane.
6204 static SDValue getV4X86ShuffleImm8ForMask(ArrayRef<int> Mask, SDLoc DL,
6205                                           SelectionDAG &DAG) {
6206   assert(Mask.size() == 4 && "Only 4-lane shuffle masks");
6207   assert(Mask[0] >= -1 && Mask[0] < 4 && "Out of bound mask element!");
6208   assert(Mask[1] >= -1 && Mask[1] < 4 && "Out of bound mask element!");
6209   assert(Mask[2] >= -1 && Mask[2] < 4 && "Out of bound mask element!");
6210   assert(Mask[3] >= -1 && Mask[3] < 4 && "Out of bound mask element!");
6211
6212   unsigned Imm = 0;
6213   Imm |= (Mask[0] == -1 ? 0 : Mask[0]) << 0;
6214   Imm |= (Mask[1] == -1 ? 1 : Mask[1]) << 2;
6215   Imm |= (Mask[2] == -1 ? 2 : Mask[2]) << 4;
6216   Imm |= (Mask[3] == -1 ? 3 : Mask[3]) << 6;
6217   return DAG.getConstant(Imm, DL, MVT::i8);
6218 }
6219
6220 /// \brief Try to emit a blend instruction for a shuffle using bit math.
6221 ///
6222 /// This is used as a fallback approach when first class blend instructions are
6223 /// unavailable. Currently it is only suitable for integer vectors, but could
6224 /// be generalized for floating point vectors if desirable.
6225 static SDValue lowerVectorShuffleAsBitBlend(SDLoc DL, MVT VT, SDValue V1,
6226                                             SDValue V2, ArrayRef<int> Mask,
6227                                             SelectionDAG &DAG) {
6228   assert(VT.isInteger() && "Only supports integer vector types!");
6229   MVT EltVT = VT.getScalarType();
6230   int NumEltBits = EltVT.getSizeInBits();
6231   SDValue Zero = DAG.getConstant(0, DL, EltVT);
6232   SDValue AllOnes = DAG.getConstant(APInt::getAllOnesValue(NumEltBits), DL,
6233                                     EltVT);
6234   SmallVector<SDValue, 16> MaskOps;
6235   for (int i = 0, Size = Mask.size(); i < Size; ++i) {
6236     if (Mask[i] != -1 && Mask[i] != i && Mask[i] != i + Size)
6237       return SDValue(); // Shuffled input!
6238     MaskOps.push_back(Mask[i] < Size ? AllOnes : Zero);
6239   }
6240
6241   SDValue V1Mask = DAG.getNode(ISD::BUILD_VECTOR, DL, VT, MaskOps);
6242   V1 = DAG.getNode(ISD::AND, DL, VT, V1, V1Mask);
6243   // We have to cast V2 around.
6244   MVT MaskVT = MVT::getVectorVT(MVT::i64, VT.getSizeInBits() / 64);
6245   V2 = DAG.getNode(ISD::BITCAST, DL, VT,
6246                    DAG.getNode(X86ISD::ANDNP, DL, MaskVT,
6247                                DAG.getNode(ISD::BITCAST, DL, MaskVT, V1Mask),
6248                                DAG.getNode(ISD::BITCAST, DL, MaskVT, V2)));
6249   return DAG.getNode(ISD::OR, DL, VT, V1, V2);
6250 }
6251
6252 /// \brief Try to emit a blend instruction for a shuffle.
6253 ///
6254 /// This doesn't do any checks for the availability of instructions for blending
6255 /// these values. It relies on the availability of the X86ISD::BLENDI pattern to
6256 /// be matched in the backend with the type given. What it does check for is
6257 /// that the shuffle mask is in fact a blend.
6258 static SDValue lowerVectorShuffleAsBlend(SDLoc DL, MVT VT, SDValue V1,
6259                                          SDValue V2, ArrayRef<int> Mask,
6260                                          const X86Subtarget *Subtarget,
6261                                          SelectionDAG &DAG) {
6262   unsigned BlendMask = 0;
6263   for (int i = 0, Size = Mask.size(); i < Size; ++i) {
6264     if (Mask[i] >= Size) {
6265       if (Mask[i] != i + Size)
6266         return SDValue(); // Shuffled V2 input!
6267       BlendMask |= 1u << i;
6268       continue;
6269     }
6270     if (Mask[i] >= 0 && Mask[i] != i)
6271       return SDValue(); // Shuffled V1 input!
6272   }
6273   switch (VT.SimpleTy) {
6274   case MVT::v2f64:
6275   case MVT::v4f32:
6276   case MVT::v4f64:
6277   case MVT::v8f32:
6278     return DAG.getNode(X86ISD::BLENDI, DL, VT, V1, V2,
6279                        DAG.getConstant(BlendMask, DL, MVT::i8));
6280
6281   case MVT::v4i64:
6282   case MVT::v8i32:
6283     assert(Subtarget->hasAVX2() && "256-bit integer blends require AVX2!");
6284     // FALLTHROUGH
6285   case MVT::v2i64:
6286   case MVT::v4i32:
6287     // If we have AVX2 it is faster to use VPBLENDD when the shuffle fits into
6288     // that instruction.
6289     if (Subtarget->hasAVX2()) {
6290       // Scale the blend by the number of 32-bit dwords per element.
6291       int Scale =  VT.getScalarSizeInBits() / 32;
6292       BlendMask = 0;
6293       for (int i = 0, Size = Mask.size(); i < Size; ++i)
6294         if (Mask[i] >= Size)
6295           for (int j = 0; j < Scale; ++j)
6296             BlendMask |= 1u << (i * Scale + j);
6297
6298       MVT BlendVT = VT.getSizeInBits() > 128 ? MVT::v8i32 : MVT::v4i32;
6299       V1 = DAG.getNode(ISD::BITCAST, DL, BlendVT, V1);
6300       V2 = DAG.getNode(ISD::BITCAST, DL, BlendVT, V2);
6301       return DAG.getNode(ISD::BITCAST, DL, VT,
6302                          DAG.getNode(X86ISD::BLENDI, DL, BlendVT, V1, V2,
6303                                      DAG.getConstant(BlendMask, DL, MVT::i8)));
6304     }
6305     // FALLTHROUGH
6306   case MVT::v8i16: {
6307     // For integer shuffles we need to expand the mask and cast the inputs to
6308     // v8i16s prior to blending.
6309     int Scale = 8 / VT.getVectorNumElements();
6310     BlendMask = 0;
6311     for (int i = 0, Size = Mask.size(); i < Size; ++i)
6312       if (Mask[i] >= Size)
6313         for (int j = 0; j < Scale; ++j)
6314           BlendMask |= 1u << (i * Scale + j);
6315
6316     V1 = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V1);
6317     V2 = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V2);
6318     return DAG.getNode(ISD::BITCAST, DL, VT,
6319                        DAG.getNode(X86ISD::BLENDI, DL, MVT::v8i16, V1, V2,
6320                                    DAG.getConstant(BlendMask, DL, MVT::i8)));
6321   }
6322
6323   case MVT::v16i16: {
6324     assert(Subtarget->hasAVX2() && "256-bit integer blends require AVX2!");
6325     SmallVector<int, 8> RepeatedMask;
6326     if (is128BitLaneRepeatedShuffleMask(MVT::v16i16, Mask, RepeatedMask)) {
6327       // We can lower these with PBLENDW which is mirrored across 128-bit lanes.
6328       assert(RepeatedMask.size() == 8 && "Repeated mask size doesn't match!");
6329       BlendMask = 0;
6330       for (int i = 0; i < 8; ++i)
6331         if (RepeatedMask[i] >= 16)
6332           BlendMask |= 1u << i;
6333       return DAG.getNode(X86ISD::BLENDI, DL, MVT::v16i16, V1, V2,
6334                          DAG.getConstant(BlendMask, DL, MVT::i8));
6335     }
6336   }
6337     // FALLTHROUGH
6338   case MVT::v16i8:
6339   case MVT::v32i8: {
6340     assert((VT.getSizeInBits() == 128 || Subtarget->hasAVX2()) &&
6341            "256-bit byte-blends require AVX2 support!");
6342
6343     // Scale the blend by the number of bytes per element.
6344     int Scale = VT.getScalarSizeInBits() / 8;
6345
6346     // This form of blend is always done on bytes. Compute the byte vector
6347     // type.
6348     MVT BlendVT = MVT::getVectorVT(MVT::i8, VT.getSizeInBits() / 8);
6349
6350     // Compute the VSELECT mask. Note that VSELECT is really confusing in the
6351     // mix of LLVM's code generator and the x86 backend. We tell the code
6352     // generator that boolean values in the elements of an x86 vector register
6353     // are -1 for true and 0 for false. We then use the LLVM semantics of 'true'
6354     // mapping a select to operand #1, and 'false' mapping to operand #2. The
6355     // reality in x86 is that vector masks (pre-AVX-512) use only the high bit
6356     // of the element (the remaining are ignored) and 0 in that high bit would
6357     // mean operand #1 while 1 in the high bit would mean operand #2. So while
6358     // the LLVM model for boolean values in vector elements gets the relevant
6359     // bit set, it is set backwards and over constrained relative to x86's
6360     // actual model.
6361     SmallVector<SDValue, 32> VSELECTMask;
6362     for (int i = 0, Size = Mask.size(); i < Size; ++i)
6363       for (int j = 0; j < Scale; ++j)
6364         VSELECTMask.push_back(
6365             Mask[i] < 0 ? DAG.getUNDEF(MVT::i8)
6366                         : DAG.getConstant(Mask[i] < Size ? -1 : 0, DL,
6367                                           MVT::i8));
6368
6369     V1 = DAG.getNode(ISD::BITCAST, DL, BlendVT, V1);
6370     V2 = DAG.getNode(ISD::BITCAST, DL, BlendVT, V2);
6371     return DAG.getNode(
6372         ISD::BITCAST, DL, VT,
6373         DAG.getNode(ISD::VSELECT, DL, BlendVT,
6374                     DAG.getNode(ISD::BUILD_VECTOR, DL, BlendVT, VSELECTMask),
6375                     V1, V2));
6376   }
6377
6378   default:
6379     llvm_unreachable("Not a supported integer vector type!");
6380   }
6381 }
6382
6383 /// \brief Try to lower as a blend of elements from two inputs followed by
6384 /// a single-input permutation.
6385 ///
6386 /// This matches the pattern where we can blend elements from two inputs and
6387 /// then reduce the shuffle to a single-input permutation.
6388 static SDValue lowerVectorShuffleAsBlendAndPermute(SDLoc DL, MVT VT, SDValue V1,
6389                                                    SDValue V2,
6390                                                    ArrayRef<int> Mask,
6391                                                    SelectionDAG &DAG) {
6392   // We build up the blend mask while checking whether a blend is a viable way
6393   // to reduce the shuffle.
6394   SmallVector<int, 32> BlendMask(Mask.size(), -1);
6395   SmallVector<int, 32> PermuteMask(Mask.size(), -1);
6396
6397   for (int i = 0, Size = Mask.size(); i < Size; ++i) {
6398     if (Mask[i] < 0)
6399       continue;
6400
6401     assert(Mask[i] < Size * 2 && "Shuffle input is out of bounds.");
6402
6403     if (BlendMask[Mask[i] % Size] == -1)
6404       BlendMask[Mask[i] % Size] = Mask[i];
6405     else if (BlendMask[Mask[i] % Size] != Mask[i])
6406       return SDValue(); // Can't blend in the needed input!
6407
6408     PermuteMask[i] = Mask[i] % Size;
6409   }
6410
6411   SDValue V = DAG.getVectorShuffle(VT, DL, V1, V2, BlendMask);
6412   return DAG.getVectorShuffle(VT, DL, V, DAG.getUNDEF(VT), PermuteMask);
6413 }
6414
6415 /// \brief Generic routine to decompose a shuffle and blend into indepndent
6416 /// blends and permutes.
6417 ///
6418 /// This matches the extremely common pattern for handling combined
6419 /// shuffle+blend operations on newer X86 ISAs where we have very fast blend
6420 /// operations. It will try to pick the best arrangement of shuffles and
6421 /// blends.
6422 static SDValue lowerVectorShuffleAsDecomposedShuffleBlend(SDLoc DL, MVT VT,
6423                                                           SDValue V1,
6424                                                           SDValue V2,
6425                                                           ArrayRef<int> Mask,
6426                                                           SelectionDAG &DAG) {
6427   // Shuffle the input elements into the desired positions in V1 and V2 and
6428   // blend them together.
6429   SmallVector<int, 32> V1Mask(Mask.size(), -1);
6430   SmallVector<int, 32> V2Mask(Mask.size(), -1);
6431   SmallVector<int, 32> BlendMask(Mask.size(), -1);
6432   for (int i = 0, Size = Mask.size(); i < Size; ++i)
6433     if (Mask[i] >= 0 && Mask[i] < Size) {
6434       V1Mask[i] = Mask[i];
6435       BlendMask[i] = i;
6436     } else if (Mask[i] >= Size) {
6437       V2Mask[i] = Mask[i] - Size;
6438       BlendMask[i] = i + Size;
6439     }
6440
6441   // Try to lower with the simpler initial blend strategy unless one of the
6442   // input shuffles would be a no-op. We prefer to shuffle inputs as the
6443   // shuffle may be able to fold with a load or other benefit. However, when
6444   // we'll have to do 2x as many shuffles in order to achieve this, blending
6445   // first is a better strategy.
6446   if (!isNoopShuffleMask(V1Mask) && !isNoopShuffleMask(V2Mask))
6447     if (SDValue BlendPerm =
6448             lowerVectorShuffleAsBlendAndPermute(DL, VT, V1, V2, Mask, DAG))
6449       return BlendPerm;
6450
6451   V1 = DAG.getVectorShuffle(VT, DL, V1, DAG.getUNDEF(VT), V1Mask);
6452   V2 = DAG.getVectorShuffle(VT, DL, V2, DAG.getUNDEF(VT), V2Mask);
6453   return DAG.getVectorShuffle(VT, DL, V1, V2, BlendMask);
6454 }
6455
6456 /// \brief Try to lower a vector shuffle as a byte rotation.
6457 ///
6458 /// SSSE3 has a generic PALIGNR instruction in x86 that will do an arbitrary
6459 /// byte-rotation of the concatenation of two vectors; pre-SSSE3 can use
6460 /// a PSRLDQ/PSLLDQ/POR pattern to get a similar effect. This routine will
6461 /// try to generically lower a vector shuffle through such an pattern. It
6462 /// does not check for the profitability of lowering either as PALIGNR or
6463 /// PSRLDQ/PSLLDQ/POR, only whether the mask is valid to lower in that form.
6464 /// This matches shuffle vectors that look like:
6465 ///
6466 ///   v8i16 [11, 12, 13, 14, 15, 0, 1, 2]
6467 ///
6468 /// Essentially it concatenates V1 and V2, shifts right by some number of
6469 /// elements, and takes the low elements as the result. Note that while this is
6470 /// specified as a *right shift* because x86 is little-endian, it is a *left
6471 /// rotate* of the vector lanes.
6472 static SDValue lowerVectorShuffleAsByteRotate(SDLoc DL, MVT VT, SDValue V1,
6473                                               SDValue V2,
6474                                               ArrayRef<int> Mask,
6475                                               const X86Subtarget *Subtarget,
6476                                               SelectionDAG &DAG) {
6477   assert(!isNoopShuffleMask(Mask) && "We shouldn't lower no-op shuffles!");
6478
6479   int NumElts = Mask.size();
6480   int NumLanes = VT.getSizeInBits() / 128;
6481   int NumLaneElts = NumElts / NumLanes;
6482
6483   // We need to detect various ways of spelling a rotation:
6484   //   [11, 12, 13, 14, 15,  0,  1,  2]
6485   //   [-1, 12, 13, 14, -1, -1,  1, -1]
6486   //   [-1, -1, -1, -1, -1, -1,  1,  2]
6487   //   [ 3,  4,  5,  6,  7,  8,  9, 10]
6488   //   [-1,  4,  5,  6, -1, -1,  9, -1]
6489   //   [-1,  4,  5,  6, -1, -1, -1, -1]
6490   int Rotation = 0;
6491   SDValue Lo, Hi;
6492   for (int l = 0; l < NumElts; l += NumLaneElts) {
6493     for (int i = 0; i < NumLaneElts; ++i) {
6494       if (Mask[l + i] == -1)
6495         continue;
6496       assert(Mask[l + i] >= 0 && "Only -1 is a valid negative mask element!");
6497
6498       // Get the mod-Size index and lane correct it.
6499       int LaneIdx = (Mask[l + i] % NumElts) - l;
6500       // Make sure it was in this lane.
6501       if (LaneIdx < 0 || LaneIdx >= NumLaneElts)
6502         return SDValue();
6503
6504       // Determine where a rotated vector would have started.
6505       int StartIdx = i - LaneIdx;
6506       if (StartIdx == 0)
6507         // The identity rotation isn't interesting, stop.
6508         return SDValue();
6509
6510       // If we found the tail of a vector the rotation must be the missing
6511       // front. If we found the head of a vector, it must be how much of the
6512       // head.
6513       int CandidateRotation = StartIdx < 0 ? -StartIdx : NumLaneElts - StartIdx;
6514
6515       if (Rotation == 0)
6516         Rotation = CandidateRotation;
6517       else if (Rotation != CandidateRotation)
6518         // The rotations don't match, so we can't match this mask.
6519         return SDValue();
6520
6521       // Compute which value this mask is pointing at.
6522       SDValue MaskV = Mask[l + i] < NumElts ? V1 : V2;
6523
6524       // Compute which of the two target values this index should be assigned
6525       // to. This reflects whether the high elements are remaining or the low
6526       // elements are remaining.
6527       SDValue &TargetV = StartIdx < 0 ? Hi : Lo;
6528
6529       // Either set up this value if we've not encountered it before, or check
6530       // that it remains consistent.
6531       if (!TargetV)
6532         TargetV = MaskV;
6533       else if (TargetV != MaskV)
6534         // This may be a rotation, but it pulls from the inputs in some
6535         // unsupported interleaving.
6536         return SDValue();
6537     }
6538   }
6539
6540   // Check that we successfully analyzed the mask, and normalize the results.
6541   assert(Rotation != 0 && "Failed to locate a viable rotation!");
6542   assert((Lo || Hi) && "Failed to find a rotated input vector!");
6543   if (!Lo)
6544     Lo = Hi;
6545   else if (!Hi)
6546     Hi = Lo;
6547
6548   // The actual rotate instruction rotates bytes, so we need to scale the
6549   // rotation based on how many bytes are in the vector lane.
6550   int Scale = 16 / NumLaneElts;
6551
6552   // SSSE3 targets can use the palignr instruction.
6553   if (Subtarget->hasSSSE3()) {
6554     // Cast the inputs to i8 vector of correct length to match PALIGNR.
6555     MVT AlignVT = MVT::getVectorVT(MVT::i8, 16 * NumLanes);
6556     Lo = DAG.getNode(ISD::BITCAST, DL, AlignVT, Lo);
6557     Hi = DAG.getNode(ISD::BITCAST, DL, AlignVT, Hi);
6558
6559     return DAG.getNode(ISD::BITCAST, DL, VT,
6560                        DAG.getNode(X86ISD::PALIGNR, DL, AlignVT, Hi, Lo,
6561                                    DAG.getConstant(Rotation * Scale, DL,
6562                                                    MVT::i8)));
6563   }
6564
6565   assert(VT.getSizeInBits() == 128 &&
6566          "Rotate-based lowering only supports 128-bit lowering!");
6567   assert(Mask.size() <= 16 &&
6568          "Can shuffle at most 16 bytes in a 128-bit vector!");
6569
6570   // Default SSE2 implementation
6571   int LoByteShift = 16 - Rotation * Scale;
6572   int HiByteShift = Rotation * Scale;
6573
6574   // Cast the inputs to v2i64 to match PSLLDQ/PSRLDQ.
6575   Lo = DAG.getNode(ISD::BITCAST, DL, MVT::v2i64, Lo);
6576   Hi = DAG.getNode(ISD::BITCAST, DL, MVT::v2i64, Hi);
6577
6578   SDValue LoShift = DAG.getNode(X86ISD::VSHLDQ, DL, MVT::v2i64, Lo,
6579                                 DAG.getConstant(LoByteShift, DL, MVT::i8));
6580   SDValue HiShift = DAG.getNode(X86ISD::VSRLDQ, DL, MVT::v2i64, Hi,
6581                                 DAG.getConstant(HiByteShift, DL, MVT::i8));
6582   return DAG.getNode(ISD::BITCAST, DL, VT,
6583                      DAG.getNode(ISD::OR, DL, MVT::v2i64, LoShift, HiShift));
6584 }
6585
6586 /// \brief Compute whether each element of a shuffle is zeroable.
6587 ///
6588 /// A "zeroable" vector shuffle element is one which can be lowered to zero.
6589 /// Either it is an undef element in the shuffle mask, the element of the input
6590 /// referenced is undef, or the element of the input referenced is known to be
6591 /// zero. Many x86 shuffles can zero lanes cheaply and we often want to handle
6592 /// as many lanes with this technique as possible to simplify the remaining
6593 /// shuffle.
6594 static SmallBitVector computeZeroableShuffleElements(ArrayRef<int> Mask,
6595                                                      SDValue V1, SDValue V2) {
6596   SmallBitVector Zeroable(Mask.size(), false);
6597
6598   while (V1.getOpcode() == ISD::BITCAST)
6599     V1 = V1->getOperand(0);
6600   while (V2.getOpcode() == ISD::BITCAST)
6601     V2 = V2->getOperand(0);
6602
6603   bool V1IsZero = ISD::isBuildVectorAllZeros(V1.getNode());
6604   bool V2IsZero = ISD::isBuildVectorAllZeros(V2.getNode());
6605
6606   for (int i = 0, Size = Mask.size(); i < Size; ++i) {
6607     int M = Mask[i];
6608     // Handle the easy cases.
6609     if (M < 0 || (M >= 0 && M < Size && V1IsZero) || (M >= Size && V2IsZero)) {
6610       Zeroable[i] = true;
6611       continue;
6612     }
6613
6614     // If this is an index into a build_vector node (which has the same number
6615     // of elements), dig out the input value and use it.
6616     SDValue V = M < Size ? V1 : V2;
6617     if (V.getOpcode() != ISD::BUILD_VECTOR || Size != (int)V.getNumOperands())
6618       continue;
6619
6620     SDValue Input = V.getOperand(M % Size);
6621     // The UNDEF opcode check really should be dead code here, but not quite
6622     // worth asserting on (it isn't invalid, just unexpected).
6623     if (Input.getOpcode() == ISD::UNDEF || X86::isZeroNode(Input))
6624       Zeroable[i] = true;
6625   }
6626
6627   return Zeroable;
6628 }
6629
6630 /// \brief Try to emit a bitmask instruction for a shuffle.
6631 ///
6632 /// This handles cases where we can model a blend exactly as a bitmask due to
6633 /// one of the inputs being zeroable.
6634 static SDValue lowerVectorShuffleAsBitMask(SDLoc DL, MVT VT, SDValue V1,
6635                                            SDValue V2, ArrayRef<int> Mask,
6636                                            SelectionDAG &DAG) {
6637   MVT EltVT = VT.getScalarType();
6638   int NumEltBits = EltVT.getSizeInBits();
6639   MVT IntEltVT = MVT::getIntegerVT(NumEltBits);
6640   SDValue Zero = DAG.getConstant(0, DL, IntEltVT);
6641   SDValue AllOnes = DAG.getConstant(APInt::getAllOnesValue(NumEltBits), DL,
6642                                     IntEltVT);
6643   if (EltVT.isFloatingPoint()) {
6644     Zero = DAG.getNode(ISD::BITCAST, DL, EltVT, Zero);
6645     AllOnes = DAG.getNode(ISD::BITCAST, DL, EltVT, AllOnes);
6646   }
6647   SmallVector<SDValue, 16> VMaskOps(Mask.size(), Zero);
6648   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
6649   SDValue V;
6650   for (int i = 0, Size = Mask.size(); i < Size; ++i) {
6651     if (Zeroable[i])
6652       continue;
6653     if (Mask[i] % Size != i)
6654       return SDValue(); // Not a blend.
6655     if (!V)
6656       V = Mask[i] < Size ? V1 : V2;
6657     else if (V != (Mask[i] < Size ? V1 : V2))
6658       return SDValue(); // Can only let one input through the mask.
6659
6660     VMaskOps[i] = AllOnes;
6661   }
6662   if (!V)
6663     return SDValue(); // No non-zeroable elements!
6664
6665   SDValue VMask = DAG.getNode(ISD::BUILD_VECTOR, DL, VT, VMaskOps);
6666   V = DAG.getNode(VT.isFloatingPoint()
6667                   ? (unsigned) X86ISD::FAND : (unsigned) ISD::AND,
6668                   DL, VT, V, VMask);
6669   return V;
6670 }
6671
6672 /// \brief Try to lower a vector shuffle as a bit shift (shifts in zeros).
6673 ///
6674 /// Attempts to match a shuffle mask against the PSLL(W/D/Q/DQ) and
6675 /// PSRL(W/D/Q/DQ) SSE2 and AVX2 logical bit-shift instructions. The function
6676 /// matches elements from one of the input vectors shuffled to the left or
6677 /// right with zeroable elements 'shifted in'. It handles both the strictly
6678 /// bit-wise element shifts and the byte shift across an entire 128-bit double
6679 /// quad word lane.
6680 ///
6681 /// PSHL : (little-endian) left bit shift.
6682 /// [ zz, 0, zz,  2 ]
6683 /// [ -1, 4, zz, -1 ]
6684 /// PSRL : (little-endian) right bit shift.
6685 /// [  1, zz,  3, zz]
6686 /// [ -1, -1,  7, zz]
6687 /// PSLLDQ : (little-endian) left byte shift
6688 /// [ zz,  0,  1,  2,  3,  4,  5,  6]
6689 /// [ zz, zz, -1, -1,  2,  3,  4, -1]
6690 /// [ zz, zz, zz, zz, zz, zz, -1,  1]
6691 /// PSRLDQ : (little-endian) right byte shift
6692 /// [  5, 6,  7, zz, zz, zz, zz, zz]
6693 /// [ -1, 5,  6,  7, zz, zz, zz, zz]
6694 /// [  1, 2, -1, -1, -1, -1, zz, zz]
6695 static SDValue lowerVectorShuffleAsShift(SDLoc DL, MVT VT, SDValue V1,
6696                                          SDValue V2, ArrayRef<int> Mask,
6697                                          SelectionDAG &DAG) {
6698   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
6699
6700   int Size = Mask.size();
6701   assert(Size == (int)VT.getVectorNumElements() && "Unexpected mask size");
6702
6703   auto CheckZeros = [&](int Shift, int Scale, bool Left) {
6704     for (int i = 0; i < Size; i += Scale)
6705       for (int j = 0; j < Shift; ++j)
6706         if (!Zeroable[i + j + (Left ? 0 : (Scale - Shift))])
6707           return false;
6708
6709     return true;
6710   };
6711
6712   auto MatchShift = [&](int Shift, int Scale, bool Left, SDValue V) {
6713     for (int i = 0; i != Size; i += Scale) {
6714       unsigned Pos = Left ? i + Shift : i;
6715       unsigned Low = Left ? i : i + Shift;
6716       unsigned Len = Scale - Shift;
6717       if (!isSequentialOrUndefInRange(Mask, Pos, Len,
6718                                       Low + (V == V1 ? 0 : Size)))
6719         return SDValue();
6720     }
6721
6722     int ShiftEltBits = VT.getScalarSizeInBits() * Scale;
6723     bool ByteShift = ShiftEltBits > 64;
6724     unsigned OpCode = Left ? (ByteShift ? X86ISD::VSHLDQ : X86ISD::VSHLI)
6725                            : (ByteShift ? X86ISD::VSRLDQ : X86ISD::VSRLI);
6726     int ShiftAmt = Shift * VT.getScalarSizeInBits() / (ByteShift ? 8 : 1);
6727
6728     // Normalize the scale for byte shifts to still produce an i64 element
6729     // type.
6730     Scale = ByteShift ? Scale / 2 : Scale;
6731
6732     // We need to round trip through the appropriate type for the shift.
6733     MVT ShiftSVT = MVT::getIntegerVT(VT.getScalarSizeInBits() * Scale);
6734     MVT ShiftVT = MVT::getVectorVT(ShiftSVT, Size / Scale);
6735     assert(DAG.getTargetLoweringInfo().isTypeLegal(ShiftVT) &&
6736            "Illegal integer vector type");
6737     V = DAG.getNode(ISD::BITCAST, DL, ShiftVT, V);
6738
6739     V = DAG.getNode(OpCode, DL, ShiftVT, V,
6740                     DAG.getConstant(ShiftAmt, DL, MVT::i8));
6741     return DAG.getNode(ISD::BITCAST, DL, VT, V);
6742   };
6743
6744   // SSE/AVX supports logical shifts up to 64-bit integers - so we can just
6745   // keep doubling the size of the integer elements up to that. We can
6746   // then shift the elements of the integer vector by whole multiples of
6747   // their width within the elements of the larger integer vector. Test each
6748   // multiple to see if we can find a match with the moved element indices
6749   // and that the shifted in elements are all zeroable.
6750   for (int Scale = 2; Scale * VT.getScalarSizeInBits() <= 128; Scale *= 2)
6751     for (int Shift = 1; Shift != Scale; ++Shift)
6752       for (bool Left : {true, false})
6753         if (CheckZeros(Shift, Scale, Left))
6754           for (SDValue V : {V1, V2})
6755             if (SDValue Match = MatchShift(Shift, Scale, Left, V))
6756               return Match;
6757
6758   // no match
6759   return SDValue();
6760 }
6761
6762 /// \brief Lower a vector shuffle as a zero or any extension.
6763 ///
6764 /// Given a specific number of elements, element bit width, and extension
6765 /// stride, produce either a zero or any extension based on the available
6766 /// features of the subtarget.
6767 static SDValue lowerVectorShuffleAsSpecificZeroOrAnyExtend(
6768     SDLoc DL, MVT VT, int Scale, bool AnyExt, SDValue InputV,
6769     const X86Subtarget *Subtarget, SelectionDAG &DAG) {
6770   assert(Scale > 1 && "Need a scale to extend.");
6771   int NumElements = VT.getVectorNumElements();
6772   int EltBits = VT.getScalarSizeInBits();
6773   assert((EltBits == 8 || EltBits == 16 || EltBits == 32) &&
6774          "Only 8, 16, and 32 bit elements can be extended.");
6775   assert(Scale * EltBits <= 64 && "Cannot zero extend past 64 bits.");
6776
6777   // Found a valid zext mask! Try various lowering strategies based on the
6778   // input type and available ISA extensions.
6779   if (Subtarget->hasSSE41()) {
6780     MVT ExtVT = MVT::getVectorVT(MVT::getIntegerVT(EltBits * Scale),
6781                                  NumElements / Scale);
6782     return DAG.getNode(ISD::BITCAST, DL, VT,
6783                        DAG.getNode(X86ISD::VZEXT, DL, ExtVT, InputV));
6784   }
6785
6786   // For any extends we can cheat for larger element sizes and use shuffle
6787   // instructions that can fold with a load and/or copy.
6788   if (AnyExt && EltBits == 32) {
6789     int PSHUFDMask[4] = {0, -1, 1, -1};
6790     return DAG.getNode(
6791         ISD::BITCAST, DL, VT,
6792         DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32,
6793                     DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, InputV),
6794                     getV4X86ShuffleImm8ForMask(PSHUFDMask, DL, DAG)));
6795   }
6796   if (AnyExt && EltBits == 16 && Scale > 2) {
6797     int PSHUFDMask[4] = {0, -1, 0, -1};
6798     InputV = DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32,
6799                          DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, InputV),
6800                          getV4X86ShuffleImm8ForMask(PSHUFDMask, DL, DAG));
6801     int PSHUFHWMask[4] = {1, -1, -1, -1};
6802     return DAG.getNode(
6803         ISD::BITCAST, DL, VT,
6804         DAG.getNode(X86ISD::PSHUFHW, DL, MVT::v8i16,
6805                     DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, InputV),
6806                     getV4X86ShuffleImm8ForMask(PSHUFHWMask, DL, DAG)));
6807   }
6808
6809   // If this would require more than 2 unpack instructions to expand, use
6810   // pshufb when available. We can only use more than 2 unpack instructions
6811   // when zero extending i8 elements which also makes it easier to use pshufb.
6812   if (Scale > 4 && EltBits == 8 && Subtarget->hasSSSE3()) {
6813     assert(NumElements == 16 && "Unexpected byte vector width!");
6814     SDValue PSHUFBMask[16];
6815     for (int i = 0; i < 16; ++i)
6816       PSHUFBMask[i] =
6817           DAG.getConstant((i % Scale == 0) ? i / Scale : 0x80, DL, MVT::i8);
6818     InputV = DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, InputV);
6819     return DAG.getNode(ISD::BITCAST, DL, VT,
6820                        DAG.getNode(X86ISD::PSHUFB, DL, MVT::v16i8, InputV,
6821                                    DAG.getNode(ISD::BUILD_VECTOR, DL,
6822                                                MVT::v16i8, PSHUFBMask)));
6823   }
6824
6825   // Otherwise emit a sequence of unpacks.
6826   do {
6827     MVT InputVT = MVT::getVectorVT(MVT::getIntegerVT(EltBits), NumElements);
6828     SDValue Ext = AnyExt ? DAG.getUNDEF(InputVT)
6829                          : getZeroVector(InputVT, Subtarget, DAG, DL);
6830     InputV = DAG.getNode(ISD::BITCAST, DL, InputVT, InputV);
6831     InputV = DAG.getNode(X86ISD::UNPCKL, DL, InputVT, InputV, Ext);
6832     Scale /= 2;
6833     EltBits *= 2;
6834     NumElements /= 2;
6835   } while (Scale > 1);
6836   return DAG.getNode(ISD::BITCAST, DL, VT, InputV);
6837 }
6838
6839 /// \brief Try to lower a vector shuffle as a zero extension on any microarch.
6840 ///
6841 /// This routine will try to do everything in its power to cleverly lower
6842 /// a shuffle which happens to match the pattern of a zero extend. It doesn't
6843 /// check for the profitability of this lowering,  it tries to aggressively
6844 /// match this pattern. It will use all of the micro-architectural details it
6845 /// can to emit an efficient lowering. It handles both blends with all-zero
6846 /// inputs to explicitly zero-extend and undef-lanes (sometimes undef due to
6847 /// masking out later).
6848 ///
6849 /// The reason we have dedicated lowering for zext-style shuffles is that they
6850 /// are both incredibly common and often quite performance sensitive.
6851 static SDValue lowerVectorShuffleAsZeroOrAnyExtend(
6852     SDLoc DL, MVT VT, SDValue V1, SDValue V2, ArrayRef<int> Mask,
6853     const X86Subtarget *Subtarget, SelectionDAG &DAG) {
6854   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
6855
6856   int Bits = VT.getSizeInBits();
6857   int NumElements = VT.getVectorNumElements();
6858   assert(VT.getScalarSizeInBits() <= 32 &&
6859          "Exceeds 32-bit integer zero extension limit");
6860   assert((int)Mask.size() == NumElements && "Unexpected shuffle mask size");
6861
6862   // Define a helper function to check a particular ext-scale and lower to it if
6863   // valid.
6864   auto Lower = [&](int Scale) -> SDValue {
6865     SDValue InputV;
6866     bool AnyExt = true;
6867     for (int i = 0; i < NumElements; ++i) {
6868       if (Mask[i] == -1)
6869         continue; // Valid anywhere but doesn't tell us anything.
6870       if (i % Scale != 0) {
6871         // Each of the extended elements need to be zeroable.
6872         if (!Zeroable[i])
6873           return SDValue();
6874
6875         // We no longer are in the anyext case.
6876         AnyExt = false;
6877         continue;
6878       }
6879
6880       // Each of the base elements needs to be consecutive indices into the
6881       // same input vector.
6882       SDValue V = Mask[i] < NumElements ? V1 : V2;
6883       if (!InputV)
6884         InputV = V;
6885       else if (InputV != V)
6886         return SDValue(); // Flip-flopping inputs.
6887
6888       if (Mask[i] % NumElements != i / Scale)
6889         return SDValue(); // Non-consecutive strided elements.
6890     }
6891
6892     // If we fail to find an input, we have a zero-shuffle which should always
6893     // have already been handled.
6894     // FIXME: Maybe handle this here in case during blending we end up with one?
6895     if (!InputV)
6896       return SDValue();
6897
6898     return lowerVectorShuffleAsSpecificZeroOrAnyExtend(
6899         DL, VT, Scale, AnyExt, InputV, Subtarget, DAG);
6900   };
6901
6902   // The widest scale possible for extending is to a 64-bit integer.
6903   assert(Bits % 64 == 0 &&
6904          "The number of bits in a vector must be divisible by 64 on x86!");
6905   int NumExtElements = Bits / 64;
6906
6907   // Each iteration, try extending the elements half as much, but into twice as
6908   // many elements.
6909   for (; NumExtElements < NumElements; NumExtElements *= 2) {
6910     assert(NumElements % NumExtElements == 0 &&
6911            "The input vector size must be divisible by the extended size.");
6912     if (SDValue V = Lower(NumElements / NumExtElements))
6913       return V;
6914   }
6915
6916   // General extends failed, but 128-bit vectors may be able to use MOVQ.
6917   if (Bits != 128)
6918     return SDValue();
6919
6920   // Returns one of the source operands if the shuffle can be reduced to a
6921   // MOVQ, copying the lower 64-bits and zero-extending to the upper 64-bits.
6922   auto CanZExtLowHalf = [&]() {
6923     for (int i = NumElements / 2; i != NumElements; ++i)
6924       if (!Zeroable[i])
6925         return SDValue();
6926     if (isSequentialOrUndefInRange(Mask, 0, NumElements / 2, 0))
6927       return V1;
6928     if (isSequentialOrUndefInRange(Mask, 0, NumElements / 2, NumElements))
6929       return V2;
6930     return SDValue();
6931   };
6932
6933   if (SDValue V = CanZExtLowHalf()) {
6934     V = DAG.getNode(ISD::BITCAST, DL, MVT::v2i64, V);
6935     V = DAG.getNode(X86ISD::VZEXT_MOVL, DL, MVT::v2i64, V);
6936     return DAG.getNode(ISD::BITCAST, DL, VT, V);
6937   }
6938
6939   // No viable ext lowering found.
6940   return SDValue();
6941 }
6942
6943 /// \brief Try to get a scalar value for a specific element of a vector.
6944 ///
6945 /// Looks through BUILD_VECTOR and SCALAR_TO_VECTOR nodes to find a scalar.
6946 static SDValue getScalarValueForVectorElement(SDValue V, int Idx,
6947                                               SelectionDAG &DAG) {
6948   MVT VT = V.getSimpleValueType();
6949   MVT EltVT = VT.getVectorElementType();
6950   while (V.getOpcode() == ISD::BITCAST)
6951     V = V.getOperand(0);
6952   // If the bitcasts shift the element size, we can't extract an equivalent
6953   // element from it.
6954   MVT NewVT = V.getSimpleValueType();
6955   if (!NewVT.isVector() || NewVT.getScalarSizeInBits() != VT.getScalarSizeInBits())
6956     return SDValue();
6957
6958   if (V.getOpcode() == ISD::BUILD_VECTOR ||
6959       (Idx == 0 && V.getOpcode() == ISD::SCALAR_TO_VECTOR)) {
6960     // Ensure the scalar operand is the same size as the destination.
6961     // FIXME: Add support for scalar truncation where possible.
6962     SDValue S = V.getOperand(Idx);
6963     if (EltVT.getSizeInBits() == S.getSimpleValueType().getSizeInBits())
6964       return DAG.getNode(ISD::BITCAST, SDLoc(V), EltVT, S);
6965   }
6966
6967   return SDValue();
6968 }
6969
6970 /// \brief Helper to test for a load that can be folded with x86 shuffles.
6971 ///
6972 /// This is particularly important because the set of instructions varies
6973 /// significantly based on whether the operand is a load or not.
6974 static bool isShuffleFoldableLoad(SDValue V) {
6975   while (V.getOpcode() == ISD::BITCAST)
6976     V = V.getOperand(0);
6977
6978   return ISD::isNON_EXTLoad(V.getNode());
6979 }
6980
6981 /// \brief Try to lower insertion of a single element into a zero vector.
6982 ///
6983 /// This is a common pattern that we have especially efficient patterns to lower
6984 /// across all subtarget feature sets.
6985 static SDValue lowerVectorShuffleAsElementInsertion(
6986     SDLoc DL, MVT VT, SDValue V1, SDValue V2, ArrayRef<int> Mask,
6987     const X86Subtarget *Subtarget, SelectionDAG &DAG) {
6988   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
6989   MVT ExtVT = VT;
6990   MVT EltVT = VT.getVectorElementType();
6991
6992   int V2Index = std::find_if(Mask.begin(), Mask.end(),
6993                              [&Mask](int M) { return M >= (int)Mask.size(); }) -
6994                 Mask.begin();
6995   bool IsV1Zeroable = true;
6996   for (int i = 0, Size = Mask.size(); i < Size; ++i)
6997     if (i != V2Index && !Zeroable[i]) {
6998       IsV1Zeroable = false;
6999       break;
7000     }
7001
7002   // Check for a single input from a SCALAR_TO_VECTOR node.
7003   // FIXME: All of this should be canonicalized into INSERT_VECTOR_ELT and
7004   // all the smarts here sunk into that routine. However, the current
7005   // lowering of BUILD_VECTOR makes that nearly impossible until the old
7006   // vector shuffle lowering is dead.
7007   if (SDValue V2S = getScalarValueForVectorElement(
7008           V2, Mask[V2Index] - Mask.size(), DAG)) {
7009     // We need to zext the scalar if it is smaller than an i32.
7010     V2S = DAG.getNode(ISD::BITCAST, DL, EltVT, V2S);
7011     if (EltVT == MVT::i8 || EltVT == MVT::i16) {
7012       // Using zext to expand a narrow element won't work for non-zero
7013       // insertions.
7014       if (!IsV1Zeroable)
7015         return SDValue();
7016
7017       // Zero-extend directly to i32.
7018       ExtVT = MVT::v4i32;
7019       V2S = DAG.getNode(ISD::ZERO_EXTEND, DL, MVT::i32, V2S);
7020     }
7021     V2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, ExtVT, V2S);
7022   } else if (Mask[V2Index] != (int)Mask.size() || EltVT == MVT::i8 ||
7023              EltVT == MVT::i16) {
7024     // Either not inserting from the low element of the input or the input
7025     // element size is too small to use VZEXT_MOVL to clear the high bits.
7026     return SDValue();
7027   }
7028
7029   if (!IsV1Zeroable) {
7030     // If V1 can't be treated as a zero vector we have fewer options to lower
7031     // this. We can't support integer vectors or non-zero targets cheaply, and
7032     // the V1 elements can't be permuted in any way.
7033     assert(VT == ExtVT && "Cannot change extended type when non-zeroable!");
7034     if (!VT.isFloatingPoint() || V2Index != 0)
7035       return SDValue();
7036     SmallVector<int, 8> V1Mask(Mask.begin(), Mask.end());
7037     V1Mask[V2Index] = -1;
7038     if (!isNoopShuffleMask(V1Mask))
7039       return SDValue();
7040     // This is essentially a special case blend operation, but if we have
7041     // general purpose blend operations, they are always faster. Bail and let
7042     // the rest of the lowering handle these as blends.
7043     if (Subtarget->hasSSE41())
7044       return SDValue();
7045
7046     // Otherwise, use MOVSD or MOVSS.
7047     assert((EltVT == MVT::f32 || EltVT == MVT::f64) &&
7048            "Only two types of floating point element types to handle!");
7049     return DAG.getNode(EltVT == MVT::f32 ? X86ISD::MOVSS : X86ISD::MOVSD, DL,
7050                        ExtVT, V1, V2);
7051   }
7052
7053   // This lowering only works for the low element with floating point vectors.
7054   if (VT.isFloatingPoint() && V2Index != 0)
7055     return SDValue();
7056
7057   V2 = DAG.getNode(X86ISD::VZEXT_MOVL, DL, ExtVT, V2);
7058   if (ExtVT != VT)
7059     V2 = DAG.getNode(ISD::BITCAST, DL, VT, V2);
7060
7061   if (V2Index != 0) {
7062     // If we have 4 or fewer lanes we can cheaply shuffle the element into
7063     // the desired position. Otherwise it is more efficient to do a vector
7064     // shift left. We know that we can do a vector shift left because all
7065     // the inputs are zero.
7066     if (VT.isFloatingPoint() || VT.getVectorNumElements() <= 4) {
7067       SmallVector<int, 4> V2Shuffle(Mask.size(), 1);
7068       V2Shuffle[V2Index] = 0;
7069       V2 = DAG.getVectorShuffle(VT, DL, V2, DAG.getUNDEF(VT), V2Shuffle);
7070     } else {
7071       V2 = DAG.getNode(ISD::BITCAST, DL, MVT::v2i64, V2);
7072       V2 = DAG.getNode(
7073           X86ISD::VSHLDQ, DL, MVT::v2i64, V2,
7074           DAG.getConstant(
7075               V2Index * EltVT.getSizeInBits()/8, DL,
7076               DAG.getTargetLoweringInfo().getScalarShiftAmountTy(MVT::v2i64)));
7077       V2 = DAG.getNode(ISD::BITCAST, DL, VT, V2);
7078     }
7079   }
7080   return V2;
7081 }
7082
7083 /// \brief Try to lower broadcast of a single element.
7084 ///
7085 /// For convenience, this code also bundles all of the subtarget feature set
7086 /// filtering. While a little annoying to re-dispatch on type here, there isn't
7087 /// a convenient way to factor it out.
7088 static SDValue lowerVectorShuffleAsBroadcast(SDLoc DL, MVT VT, SDValue V,
7089                                              ArrayRef<int> Mask,
7090                                              const X86Subtarget *Subtarget,
7091                                              SelectionDAG &DAG) {
7092   if (!Subtarget->hasAVX())
7093     return SDValue();
7094   if (VT.isInteger() && !Subtarget->hasAVX2())
7095     return SDValue();
7096
7097   // Check that the mask is a broadcast.
7098   int BroadcastIdx = -1;
7099   for (int M : Mask)
7100     if (M >= 0 && BroadcastIdx == -1)
7101       BroadcastIdx = M;
7102     else if (M >= 0 && M != BroadcastIdx)
7103       return SDValue();
7104
7105   assert(BroadcastIdx < (int)Mask.size() && "We only expect to be called with "
7106                                             "a sorted mask where the broadcast "
7107                                             "comes from V1.");
7108
7109   // Go up the chain of (vector) values to find a scalar load that we can
7110   // combine with the broadcast.
7111   for (;;) {
7112     switch (V.getOpcode()) {
7113     case ISD::CONCAT_VECTORS: {
7114       int OperandSize = Mask.size() / V.getNumOperands();
7115       V = V.getOperand(BroadcastIdx / OperandSize);
7116       BroadcastIdx %= OperandSize;
7117       continue;
7118     }
7119
7120     case ISD::INSERT_SUBVECTOR: {
7121       SDValue VOuter = V.getOperand(0), VInner = V.getOperand(1);
7122       auto ConstantIdx = dyn_cast<ConstantSDNode>(V.getOperand(2));
7123       if (!ConstantIdx)
7124         break;
7125
7126       int BeginIdx = (int)ConstantIdx->getZExtValue();
7127       int EndIdx =
7128           BeginIdx + (int)VInner.getValueType().getVectorNumElements();
7129       if (BroadcastIdx >= BeginIdx && BroadcastIdx < EndIdx) {
7130         BroadcastIdx -= BeginIdx;
7131         V = VInner;
7132       } else {
7133         V = VOuter;
7134       }
7135       continue;
7136     }
7137     }
7138     break;
7139   }
7140
7141   // Check if this is a broadcast of a scalar. We special case lowering
7142   // for scalars so that we can more effectively fold with loads.
7143   if (V.getOpcode() == ISD::BUILD_VECTOR ||
7144       (V.getOpcode() == ISD::SCALAR_TO_VECTOR && BroadcastIdx == 0)) {
7145     V = V.getOperand(BroadcastIdx);
7146
7147     // If the scalar isn't a load, we can't broadcast from it in AVX1.
7148     // Only AVX2 has register broadcasts.
7149     if (!Subtarget->hasAVX2() && !isShuffleFoldableLoad(V))
7150       return SDValue();
7151   } else if (BroadcastIdx != 0 || !Subtarget->hasAVX2()) {
7152     // We can't broadcast from a vector register without AVX2, and we can only
7153     // broadcast from the zero-element of a vector register.
7154     return SDValue();
7155   }
7156
7157   return DAG.getNode(X86ISD::VBROADCAST, DL, VT, V);
7158 }
7159
7160 // Check for whether we can use INSERTPS to perform the shuffle. We only use
7161 // INSERTPS when the V1 elements are already in the correct locations
7162 // because otherwise we can just always use two SHUFPS instructions which
7163 // are much smaller to encode than a SHUFPS and an INSERTPS. We can also
7164 // perform INSERTPS if a single V1 element is out of place and all V2
7165 // elements are zeroable.
7166 static SDValue lowerVectorShuffleAsInsertPS(SDValue Op, SDValue V1, SDValue V2,
7167                                             ArrayRef<int> Mask,
7168                                             SelectionDAG &DAG) {
7169   assert(Op.getSimpleValueType() == MVT::v4f32 && "Bad shuffle type!");
7170   assert(V1.getSimpleValueType() == MVT::v4f32 && "Bad operand type!");
7171   assert(V2.getSimpleValueType() == MVT::v4f32 && "Bad operand type!");
7172   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
7173
7174   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
7175
7176   unsigned ZMask = 0;
7177   int V1DstIndex = -1;
7178   int V2DstIndex = -1;
7179   bool V1UsedInPlace = false;
7180
7181   for (int i = 0; i < 4; ++i) {
7182     // Synthesize a zero mask from the zeroable elements (includes undefs).
7183     if (Zeroable[i]) {
7184       ZMask |= 1 << i;
7185       continue;
7186     }
7187
7188     // Flag if we use any V1 inputs in place.
7189     if (i == Mask[i]) {
7190       V1UsedInPlace = true;
7191       continue;
7192     }
7193
7194     // We can only insert a single non-zeroable element.
7195     if (V1DstIndex != -1 || V2DstIndex != -1)
7196       return SDValue();
7197
7198     if (Mask[i] < 4) {
7199       // V1 input out of place for insertion.
7200       V1DstIndex = i;
7201     } else {
7202       // V2 input for insertion.
7203       V2DstIndex = i;
7204     }
7205   }
7206
7207   // Don't bother if we have no (non-zeroable) element for insertion.
7208   if (V1DstIndex == -1 && V2DstIndex == -1)
7209     return SDValue();
7210
7211   // Determine element insertion src/dst indices. The src index is from the
7212   // start of the inserted vector, not the start of the concatenated vector.
7213   unsigned V2SrcIndex = 0;
7214   if (V1DstIndex != -1) {
7215     // If we have a V1 input out of place, we use V1 as the V2 element insertion
7216     // and don't use the original V2 at all.
7217     V2SrcIndex = Mask[V1DstIndex];
7218     V2DstIndex = V1DstIndex;
7219     V2 = V1;
7220   } else {
7221     V2SrcIndex = Mask[V2DstIndex] - 4;
7222   }
7223
7224   // If no V1 inputs are used in place, then the result is created only from
7225   // the zero mask and the V2 insertion - so remove V1 dependency.
7226   if (!V1UsedInPlace)
7227     V1 = DAG.getUNDEF(MVT::v4f32);
7228
7229   unsigned InsertPSMask = V2SrcIndex << 6 | V2DstIndex << 4 | ZMask;
7230   assert((InsertPSMask & ~0xFFu) == 0 && "Invalid mask!");
7231
7232   // Insert the V2 element into the desired position.
7233   SDLoc DL(Op);
7234   return DAG.getNode(X86ISD::INSERTPS, DL, MVT::v4f32, V1, V2,
7235                      DAG.getConstant(InsertPSMask, DL, MVT::i8));
7236 }
7237
7238 /// \brief Try to lower a shuffle as a permute of the inputs followed by an
7239 /// UNPCK instruction.
7240 ///
7241 /// This specifically targets cases where we end up with alternating between
7242 /// the two inputs, and so can permute them into something that feeds a single
7243 /// UNPCK instruction. Note that this routine only targets integer vectors
7244 /// because for floating point vectors we have a generalized SHUFPS lowering
7245 /// strategy that handles everything that doesn't *exactly* match an unpack,
7246 /// making this clever lowering unnecessary.
7247 static SDValue lowerVectorShuffleAsUnpack(SDLoc DL, MVT VT, SDValue V1,
7248                                           SDValue V2, ArrayRef<int> Mask,
7249                                           SelectionDAG &DAG) {
7250   assert(!VT.isFloatingPoint() &&
7251          "This routine only supports integer vectors.");
7252   assert(!isSingleInputShuffleMask(Mask) &&
7253          "This routine should only be used when blending two inputs.");
7254   assert(Mask.size() >= 2 && "Single element masks are invalid.");
7255
7256   int Size = Mask.size();
7257
7258   int NumLoInputs = std::count_if(Mask.begin(), Mask.end(), [Size](int M) {
7259     return M >= 0 && M % Size < Size / 2;
7260   });
7261   int NumHiInputs = std::count_if(
7262       Mask.begin(), Mask.end(), [Size](int M) { return M % Size >= Size / 2; });
7263
7264   bool UnpackLo = NumLoInputs >= NumHiInputs;
7265
7266   auto TryUnpack = [&](MVT UnpackVT, int Scale) {
7267     SmallVector<int, 32> V1Mask(Mask.size(), -1);
7268     SmallVector<int, 32> V2Mask(Mask.size(), -1);
7269
7270     for (int i = 0; i < Size; ++i) {
7271       if (Mask[i] < 0)
7272         continue;
7273
7274       // Each element of the unpack contains Scale elements from this mask.
7275       int UnpackIdx = i / Scale;
7276
7277       // We only handle the case where V1 feeds the first slots of the unpack.
7278       // We rely on canonicalization to ensure this is the case.
7279       if ((UnpackIdx % 2 == 0) != (Mask[i] < Size))
7280         return SDValue();
7281
7282       // Setup the mask for this input. The indexing is tricky as we have to
7283       // handle the unpack stride.
7284       SmallVectorImpl<int> &VMask = (UnpackIdx % 2 == 0) ? V1Mask : V2Mask;
7285       VMask[(UnpackIdx / 2) * Scale + i % Scale + (UnpackLo ? 0 : Size / 2)] =
7286           Mask[i] % Size;
7287     }
7288
7289     // If we will have to shuffle both inputs to use the unpack, check whether
7290     // we can just unpack first and shuffle the result. If so, skip this unpack.
7291     if ((NumLoInputs == 0 || NumHiInputs == 0) && !isNoopShuffleMask(V1Mask) &&
7292         !isNoopShuffleMask(V2Mask))
7293       return SDValue();
7294
7295     // Shuffle the inputs into place.
7296     V1 = DAG.getVectorShuffle(VT, DL, V1, DAG.getUNDEF(VT), V1Mask);
7297     V2 = DAG.getVectorShuffle(VT, DL, V2, DAG.getUNDEF(VT), V2Mask);
7298
7299     // Cast the inputs to the type we will use to unpack them.
7300     V1 = DAG.getNode(ISD::BITCAST, DL, UnpackVT, V1);
7301     V2 = DAG.getNode(ISD::BITCAST, DL, UnpackVT, V2);
7302
7303     // Unpack the inputs and cast the result back to the desired type.
7304     return DAG.getNode(ISD::BITCAST, DL, VT,
7305                        DAG.getNode(UnpackLo ? X86ISD::UNPCKL : X86ISD::UNPCKH,
7306                                    DL, UnpackVT, V1, V2));
7307   };
7308
7309   // We try each unpack from the largest to the smallest to try and find one
7310   // that fits this mask.
7311   int OrigNumElements = VT.getVectorNumElements();
7312   int OrigScalarSize = VT.getScalarSizeInBits();
7313   for (int ScalarSize = 64; ScalarSize >= OrigScalarSize; ScalarSize /= 2) {
7314     int Scale = ScalarSize / OrigScalarSize;
7315     int NumElements = OrigNumElements / Scale;
7316     MVT UnpackVT = MVT::getVectorVT(MVT::getIntegerVT(ScalarSize), NumElements);
7317     if (SDValue Unpack = TryUnpack(UnpackVT, Scale))
7318       return Unpack;
7319   }
7320
7321   // If none of the unpack-rooted lowerings worked (or were profitable) try an
7322   // initial unpack.
7323   if (NumLoInputs == 0 || NumHiInputs == 0) {
7324     assert((NumLoInputs > 0 || NumHiInputs > 0) &&
7325            "We have to have *some* inputs!");
7326     int HalfOffset = NumLoInputs == 0 ? Size / 2 : 0;
7327
7328     // FIXME: We could consider the total complexity of the permute of each
7329     // possible unpacking. Or at the least we should consider how many
7330     // half-crossings are created.
7331     // FIXME: We could consider commuting the unpacks.
7332
7333     SmallVector<int, 32> PermMask;
7334     PermMask.assign(Size, -1);
7335     for (int i = 0; i < Size; ++i) {
7336       if (Mask[i] < 0)
7337         continue;
7338
7339       assert(Mask[i] % Size >= HalfOffset && "Found input from wrong half!");
7340
7341       PermMask[i] =
7342           2 * ((Mask[i] % Size) - HalfOffset) + (Mask[i] < Size ? 0 : 1);
7343     }
7344     return DAG.getVectorShuffle(
7345         VT, DL, DAG.getNode(NumLoInputs == 0 ? X86ISD::UNPCKH : X86ISD::UNPCKL,
7346                             DL, VT, V1, V2),
7347         DAG.getUNDEF(VT), PermMask);
7348   }
7349
7350   return SDValue();
7351 }
7352
7353 /// \brief Handle lowering of 2-lane 64-bit floating point shuffles.
7354 ///
7355 /// This is the basis function for the 2-lane 64-bit shuffles as we have full
7356 /// support for floating point shuffles but not integer shuffles. These
7357 /// instructions will incur a domain crossing penalty on some chips though so
7358 /// it is better to avoid lowering through this for integer vectors where
7359 /// possible.
7360 static SDValue lowerV2F64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7361                                        const X86Subtarget *Subtarget,
7362                                        SelectionDAG &DAG) {
7363   SDLoc DL(Op);
7364   assert(Op.getSimpleValueType() == MVT::v2f64 && "Bad shuffle type!");
7365   assert(V1.getSimpleValueType() == MVT::v2f64 && "Bad operand type!");
7366   assert(V2.getSimpleValueType() == MVT::v2f64 && "Bad operand type!");
7367   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7368   ArrayRef<int> Mask = SVOp->getMask();
7369   assert(Mask.size() == 2 && "Unexpected mask size for v2 shuffle!");
7370
7371   if (isSingleInputShuffleMask(Mask)) {
7372     // Use low duplicate instructions for masks that match their pattern.
7373     if (Subtarget->hasSSE3())
7374       if (isShuffleEquivalent(V1, V2, Mask, {0, 0}))
7375         return DAG.getNode(X86ISD::MOVDDUP, DL, MVT::v2f64, V1);
7376
7377     // Straight shuffle of a single input vector. Simulate this by using the
7378     // single input as both of the "inputs" to this instruction..
7379     unsigned SHUFPDMask = (Mask[0] == 1) | ((Mask[1] == 1) << 1);
7380
7381     if (Subtarget->hasAVX()) {
7382       // If we have AVX, we can use VPERMILPS which will allow folding a load
7383       // into the shuffle.
7384       return DAG.getNode(X86ISD::VPERMILPI, DL, MVT::v2f64, V1,
7385                          DAG.getConstant(SHUFPDMask, DL, MVT::i8));
7386     }
7387
7388     return DAG.getNode(X86ISD::SHUFP, DL, MVT::v2f64, V1, V1,
7389                        DAG.getConstant(SHUFPDMask, DL, MVT::i8));
7390   }
7391   assert(Mask[0] >= 0 && Mask[0] < 2 && "Non-canonicalized blend!");
7392   assert(Mask[1] >= 2 && "Non-canonicalized blend!");
7393
7394   // If we have a single input, insert that into V1 if we can do so cheaply.
7395   if ((Mask[0] >= 2) + (Mask[1] >= 2) == 1) {
7396     if (SDValue Insertion = lowerVectorShuffleAsElementInsertion(
7397             DL, MVT::v2f64, V1, V2, Mask, Subtarget, DAG))
7398       return Insertion;
7399     // Try inverting the insertion since for v2 masks it is easy to do and we
7400     // can't reliably sort the mask one way or the other.
7401     int InverseMask[2] = {Mask[0] < 0 ? -1 : (Mask[0] ^ 2),
7402                           Mask[1] < 0 ? -1 : (Mask[1] ^ 2)};
7403     if (SDValue Insertion = lowerVectorShuffleAsElementInsertion(
7404             DL, MVT::v2f64, V2, V1, InverseMask, Subtarget, DAG))
7405       return Insertion;
7406   }
7407
7408   // Try to use one of the special instruction patterns to handle two common
7409   // blend patterns if a zero-blend above didn't work.
7410   if (isShuffleEquivalent(V1, V2, Mask, {0, 3}) ||
7411       isShuffleEquivalent(V1, V2, Mask, {1, 3}))
7412     if (SDValue V1S = getScalarValueForVectorElement(V1, Mask[0], DAG))
7413       // We can either use a special instruction to load over the low double or
7414       // to move just the low double.
7415       return DAG.getNode(
7416           isShuffleFoldableLoad(V1S) ? X86ISD::MOVLPD : X86ISD::MOVSD,
7417           DL, MVT::v2f64, V2,
7418           DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, MVT::v2f64, V1S));
7419
7420   if (Subtarget->hasSSE41())
7421     if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v2f64, V1, V2, Mask,
7422                                                   Subtarget, DAG))
7423       return Blend;
7424
7425   // Use dedicated unpack instructions for masks that match their pattern.
7426   if (isShuffleEquivalent(V1, V2, Mask, {0, 2}))
7427     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v2f64, V1, V2);
7428   if (isShuffleEquivalent(V1, V2, Mask, {1, 3}))
7429     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v2f64, V1, V2);
7430
7431   unsigned SHUFPDMask = (Mask[0] == 1) | (((Mask[1] - 2) == 1) << 1);
7432   return DAG.getNode(X86ISD::SHUFP, DL, MVT::v2f64, V1, V2,
7433                      DAG.getConstant(SHUFPDMask, DL, MVT::i8));
7434 }
7435
7436 /// \brief Handle lowering of 2-lane 64-bit integer shuffles.
7437 ///
7438 /// Tries to lower a 2-lane 64-bit shuffle using shuffle operations provided by
7439 /// the integer unit to minimize domain crossing penalties. However, for blends
7440 /// it falls back to the floating point shuffle operation with appropriate bit
7441 /// casting.
7442 static SDValue lowerV2I64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7443                                        const X86Subtarget *Subtarget,
7444                                        SelectionDAG &DAG) {
7445   SDLoc DL(Op);
7446   assert(Op.getSimpleValueType() == MVT::v2i64 && "Bad shuffle type!");
7447   assert(V1.getSimpleValueType() == MVT::v2i64 && "Bad operand type!");
7448   assert(V2.getSimpleValueType() == MVT::v2i64 && "Bad operand type!");
7449   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7450   ArrayRef<int> Mask = SVOp->getMask();
7451   assert(Mask.size() == 2 && "Unexpected mask size for v2 shuffle!");
7452
7453   if (isSingleInputShuffleMask(Mask)) {
7454     // Check for being able to broadcast a single element.
7455     if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v2i64, V1,
7456                                                           Mask, Subtarget, DAG))
7457       return Broadcast;
7458
7459     // Straight shuffle of a single input vector. For everything from SSE2
7460     // onward this has a single fast instruction with no scary immediates.
7461     // We have to map the mask as it is actually a v4i32 shuffle instruction.
7462     V1 = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, V1);
7463     int WidenedMask[4] = {
7464         std::max(Mask[0], 0) * 2, std::max(Mask[0], 0) * 2 + 1,
7465         std::max(Mask[1], 0) * 2, std::max(Mask[1], 0) * 2 + 1};
7466     return DAG.getNode(
7467         ISD::BITCAST, DL, MVT::v2i64,
7468         DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32, V1,
7469                     getV4X86ShuffleImm8ForMask(WidenedMask, DL, DAG)));
7470   }
7471   assert(Mask[0] != -1 && "No undef lanes in multi-input v2 shuffles!");
7472   assert(Mask[1] != -1 && "No undef lanes in multi-input v2 shuffles!");
7473   assert(Mask[0] < 2 && "We sort V1 to be the first input.");
7474   assert(Mask[1] >= 2 && "We sort V2 to be the second input.");
7475
7476   // If we have a blend of two PACKUS operations an the blend aligns with the
7477   // low and half halves, we can just merge the PACKUS operations. This is
7478   // particularly important as it lets us merge shuffles that this routine itself
7479   // creates.
7480   auto GetPackNode = [](SDValue V) {
7481     while (V.getOpcode() == ISD::BITCAST)
7482       V = V.getOperand(0);
7483
7484     return V.getOpcode() == X86ISD::PACKUS ? V : SDValue();
7485   };
7486   if (SDValue V1Pack = GetPackNode(V1))
7487     if (SDValue V2Pack = GetPackNode(V2))
7488       return DAG.getNode(ISD::BITCAST, DL, MVT::v2i64,
7489                          DAG.getNode(X86ISD::PACKUS, DL, MVT::v16i8,
7490                                      Mask[0] == 0 ? V1Pack.getOperand(0)
7491                                                   : V1Pack.getOperand(1),
7492                                      Mask[1] == 2 ? V2Pack.getOperand(0)
7493                                                   : V2Pack.getOperand(1)));
7494
7495   // Try to use shift instructions.
7496   if (SDValue Shift =
7497           lowerVectorShuffleAsShift(DL, MVT::v2i64, V1, V2, Mask, DAG))
7498     return Shift;
7499
7500   // When loading a scalar and then shuffling it into a vector we can often do
7501   // the insertion cheaply.
7502   if (SDValue Insertion = lowerVectorShuffleAsElementInsertion(
7503           DL, MVT::v2i64, V1, V2, Mask, Subtarget, DAG))
7504     return Insertion;
7505   // Try inverting the insertion since for v2 masks it is easy to do and we
7506   // can't reliably sort the mask one way or the other.
7507   int InverseMask[2] = {Mask[0] ^ 2, Mask[1] ^ 2};
7508   if (SDValue Insertion = lowerVectorShuffleAsElementInsertion(
7509           DL, MVT::v2i64, V2, V1, InverseMask, Subtarget, DAG))
7510     return Insertion;
7511
7512   // We have different paths for blend lowering, but they all must use the
7513   // *exact* same predicate.
7514   bool IsBlendSupported = Subtarget->hasSSE41();
7515   if (IsBlendSupported)
7516     if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v2i64, V1, V2, Mask,
7517                                                   Subtarget, DAG))
7518       return Blend;
7519
7520   // Use dedicated unpack instructions for masks that match their pattern.
7521   if (isShuffleEquivalent(V1, V2, Mask, {0, 2}))
7522     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v2i64, V1, V2);
7523   if (isShuffleEquivalent(V1, V2, Mask, {1, 3}))
7524     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v2i64, V1, V2);
7525
7526   // Try to use byte rotation instructions.
7527   // Its more profitable for pre-SSSE3 to use shuffles/unpacks.
7528   if (Subtarget->hasSSSE3())
7529     if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
7530             DL, MVT::v2i64, V1, V2, Mask, Subtarget, DAG))
7531       return Rotate;
7532
7533   // If we have direct support for blends, we should lower by decomposing into
7534   // a permute. That will be faster than the domain cross.
7535   if (IsBlendSupported)
7536     return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v2i64, V1, V2,
7537                                                       Mask, DAG);
7538
7539   // We implement this with SHUFPD which is pretty lame because it will likely
7540   // incur 2 cycles of stall for integer vectors on Nehalem and older chips.
7541   // However, all the alternatives are still more cycles and newer chips don't
7542   // have this problem. It would be really nice if x86 had better shuffles here.
7543   V1 = DAG.getNode(ISD::BITCAST, DL, MVT::v2f64, V1);
7544   V2 = DAG.getNode(ISD::BITCAST, DL, MVT::v2f64, V2);
7545   return DAG.getNode(ISD::BITCAST, DL, MVT::v2i64,
7546                      DAG.getVectorShuffle(MVT::v2f64, DL, V1, V2, Mask));
7547 }
7548
7549 /// \brief Test whether this can be lowered with a single SHUFPS instruction.
7550 ///
7551 /// This is used to disable more specialized lowerings when the shufps lowering
7552 /// will happen to be efficient.
7553 static bool isSingleSHUFPSMask(ArrayRef<int> Mask) {
7554   // This routine only handles 128-bit shufps.
7555   assert(Mask.size() == 4 && "Unsupported mask size!");
7556
7557   // To lower with a single SHUFPS we need to have the low half and high half
7558   // each requiring a single input.
7559   if (Mask[0] != -1 && Mask[1] != -1 && (Mask[0] < 4) != (Mask[1] < 4))
7560     return false;
7561   if (Mask[2] != -1 && Mask[3] != -1 && (Mask[2] < 4) != (Mask[3] < 4))
7562     return false;
7563
7564   return true;
7565 }
7566
7567 /// \brief Lower a vector shuffle using the SHUFPS instruction.
7568 ///
7569 /// This is a helper routine dedicated to lowering vector shuffles using SHUFPS.
7570 /// It makes no assumptions about whether this is the *best* lowering, it simply
7571 /// uses it.
7572 static SDValue lowerVectorShuffleWithSHUFPS(SDLoc DL, MVT VT,
7573                                             ArrayRef<int> Mask, SDValue V1,
7574                                             SDValue V2, SelectionDAG &DAG) {
7575   SDValue LowV = V1, HighV = V2;
7576   int NewMask[4] = {Mask[0], Mask[1], Mask[2], Mask[3]};
7577
7578   int NumV2Elements =
7579       std::count_if(Mask.begin(), Mask.end(), [](int M) { return M >= 4; });
7580
7581   if (NumV2Elements == 1) {
7582     int V2Index =
7583         std::find_if(Mask.begin(), Mask.end(), [](int M) { return M >= 4; }) -
7584         Mask.begin();
7585
7586     // Compute the index adjacent to V2Index and in the same half by toggling
7587     // the low bit.
7588     int V2AdjIndex = V2Index ^ 1;
7589
7590     if (Mask[V2AdjIndex] == -1) {
7591       // Handles all the cases where we have a single V2 element and an undef.
7592       // This will only ever happen in the high lanes because we commute the
7593       // vector otherwise.
7594       if (V2Index < 2)
7595         std::swap(LowV, HighV);
7596       NewMask[V2Index] -= 4;
7597     } else {
7598       // Handle the case where the V2 element ends up adjacent to a V1 element.
7599       // To make this work, blend them together as the first step.
7600       int V1Index = V2AdjIndex;
7601       int BlendMask[4] = {Mask[V2Index] - 4, 0, Mask[V1Index], 0};
7602       V2 = DAG.getNode(X86ISD::SHUFP, DL, VT, V2, V1,
7603                        getV4X86ShuffleImm8ForMask(BlendMask, DL, DAG));
7604
7605       // Now proceed to reconstruct the final blend as we have the necessary
7606       // high or low half formed.
7607       if (V2Index < 2) {
7608         LowV = V2;
7609         HighV = V1;
7610       } else {
7611         HighV = V2;
7612       }
7613       NewMask[V1Index] = 2; // We put the V1 element in V2[2].
7614       NewMask[V2Index] = 0; // We shifted the V2 element into V2[0].
7615     }
7616   } else if (NumV2Elements == 2) {
7617     if (Mask[0] < 4 && Mask[1] < 4) {
7618       // Handle the easy case where we have V1 in the low lanes and V2 in the
7619       // high lanes.
7620       NewMask[2] -= 4;
7621       NewMask[3] -= 4;
7622     } else if (Mask[2] < 4 && Mask[3] < 4) {
7623       // We also handle the reversed case because this utility may get called
7624       // when we detect a SHUFPS pattern but can't easily commute the shuffle to
7625       // arrange things in the right direction.
7626       NewMask[0] -= 4;
7627       NewMask[1] -= 4;
7628       HighV = V1;
7629       LowV = V2;
7630     } else {
7631       // We have a mixture of V1 and V2 in both low and high lanes. Rather than
7632       // trying to place elements directly, just blend them and set up the final
7633       // shuffle to place them.
7634
7635       // The first two blend mask elements are for V1, the second two are for
7636       // V2.
7637       int BlendMask[4] = {Mask[0] < 4 ? Mask[0] : Mask[1],
7638                           Mask[2] < 4 ? Mask[2] : Mask[3],
7639                           (Mask[0] >= 4 ? Mask[0] : Mask[1]) - 4,
7640                           (Mask[2] >= 4 ? Mask[2] : Mask[3]) - 4};
7641       V1 = DAG.getNode(X86ISD::SHUFP, DL, VT, V1, V2,
7642                        getV4X86ShuffleImm8ForMask(BlendMask, DL, DAG));
7643
7644       // Now we do a normal shuffle of V1 by giving V1 as both operands to
7645       // a blend.
7646       LowV = HighV = V1;
7647       NewMask[0] = Mask[0] < 4 ? 0 : 2;
7648       NewMask[1] = Mask[0] < 4 ? 2 : 0;
7649       NewMask[2] = Mask[2] < 4 ? 1 : 3;
7650       NewMask[3] = Mask[2] < 4 ? 3 : 1;
7651     }
7652   }
7653   return DAG.getNode(X86ISD::SHUFP, DL, VT, LowV, HighV,
7654                      getV4X86ShuffleImm8ForMask(NewMask, DL, DAG));
7655 }
7656
7657 /// \brief Lower 4-lane 32-bit floating point shuffles.
7658 ///
7659 /// Uses instructions exclusively from the floating point unit to minimize
7660 /// domain crossing penalties, as these are sufficient to implement all v4f32
7661 /// shuffles.
7662 static SDValue lowerV4F32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7663                                        const X86Subtarget *Subtarget,
7664                                        SelectionDAG &DAG) {
7665   SDLoc DL(Op);
7666   assert(Op.getSimpleValueType() == MVT::v4f32 && "Bad shuffle type!");
7667   assert(V1.getSimpleValueType() == MVT::v4f32 && "Bad operand type!");
7668   assert(V2.getSimpleValueType() == MVT::v4f32 && "Bad operand type!");
7669   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7670   ArrayRef<int> Mask = SVOp->getMask();
7671   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
7672
7673   int NumV2Elements =
7674       std::count_if(Mask.begin(), Mask.end(), [](int M) { return M >= 4; });
7675
7676   if (NumV2Elements == 0) {
7677     // Check for being able to broadcast a single element.
7678     if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v4f32, V1,
7679                                                           Mask, Subtarget, DAG))
7680       return Broadcast;
7681
7682     // Use even/odd duplicate instructions for masks that match their pattern.
7683     if (Subtarget->hasSSE3()) {
7684       if (isShuffleEquivalent(V1, V2, Mask, {0, 0, 2, 2}))
7685         return DAG.getNode(X86ISD::MOVSLDUP, DL, MVT::v4f32, V1);
7686       if (isShuffleEquivalent(V1, V2, Mask, {1, 1, 3, 3}))
7687         return DAG.getNode(X86ISD::MOVSHDUP, DL, MVT::v4f32, V1);
7688     }
7689
7690     if (Subtarget->hasAVX()) {
7691       // If we have AVX, we can use VPERMILPS which will allow folding a load
7692       // into the shuffle.
7693       return DAG.getNode(X86ISD::VPERMILPI, DL, MVT::v4f32, V1,
7694                          getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
7695     }
7696
7697     // Otherwise, use a straight shuffle of a single input vector. We pass the
7698     // input vector to both operands to simulate this with a SHUFPS.
7699     return DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f32, V1, V1,
7700                        getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
7701   }
7702
7703   // There are special ways we can lower some single-element blends. However, we
7704   // have custom ways we can lower more complex single-element blends below that
7705   // we defer to if both this and BLENDPS fail to match, so restrict this to
7706   // when the V2 input is targeting element 0 of the mask -- that is the fast
7707   // case here.
7708   if (NumV2Elements == 1 && Mask[0] >= 4)
7709     if (SDValue V = lowerVectorShuffleAsElementInsertion(DL, MVT::v4f32, V1, V2,
7710                                                          Mask, Subtarget, DAG))
7711       return V;
7712
7713   if (Subtarget->hasSSE41()) {
7714     if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v4f32, V1, V2, Mask,
7715                                                   Subtarget, DAG))
7716       return Blend;
7717
7718     // Use INSERTPS if we can complete the shuffle efficiently.
7719     if (SDValue V = lowerVectorShuffleAsInsertPS(Op, V1, V2, Mask, DAG))
7720       return V;
7721
7722     if (!isSingleSHUFPSMask(Mask))
7723       if (SDValue BlendPerm = lowerVectorShuffleAsBlendAndPermute(
7724               DL, MVT::v4f32, V1, V2, Mask, DAG))
7725         return BlendPerm;
7726   }
7727
7728   // Use dedicated unpack instructions for masks that match their pattern.
7729   if (isShuffleEquivalent(V1, V2, Mask, {0, 4, 1, 5}))
7730     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4f32, V1, V2);
7731   if (isShuffleEquivalent(V1, V2, Mask, {2, 6, 3, 7}))
7732     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4f32, V1, V2);
7733   if (isShuffleEquivalent(V1, V2, Mask, {4, 0, 5, 1}))
7734     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4f32, V2, V1);
7735   if (isShuffleEquivalent(V1, V2, Mask, {6, 2, 7, 3}))
7736     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4f32, V2, V1);
7737
7738   // Otherwise fall back to a SHUFPS lowering strategy.
7739   return lowerVectorShuffleWithSHUFPS(DL, MVT::v4f32, Mask, V1, V2, DAG);
7740 }
7741
7742 /// \brief Lower 4-lane i32 vector shuffles.
7743 ///
7744 /// We try to handle these with integer-domain shuffles where we can, but for
7745 /// blends we use the floating point domain blend instructions.
7746 static SDValue lowerV4I32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7747                                        const X86Subtarget *Subtarget,
7748                                        SelectionDAG &DAG) {
7749   SDLoc DL(Op);
7750   assert(Op.getSimpleValueType() == MVT::v4i32 && "Bad shuffle type!");
7751   assert(V1.getSimpleValueType() == MVT::v4i32 && "Bad operand type!");
7752   assert(V2.getSimpleValueType() == MVT::v4i32 && "Bad operand type!");
7753   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7754   ArrayRef<int> Mask = SVOp->getMask();
7755   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
7756
7757   // Whenever we can lower this as a zext, that instruction is strictly faster
7758   // than any alternative. It also allows us to fold memory operands into the
7759   // shuffle in many cases.
7760   if (SDValue ZExt = lowerVectorShuffleAsZeroOrAnyExtend(DL, MVT::v4i32, V1, V2,
7761                                                          Mask, Subtarget, DAG))
7762     return ZExt;
7763
7764   int NumV2Elements =
7765       std::count_if(Mask.begin(), Mask.end(), [](int M) { return M >= 4; });
7766
7767   if (NumV2Elements == 0) {
7768     // Check for being able to broadcast a single element.
7769     if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v4i32, V1,
7770                                                           Mask, Subtarget, DAG))
7771       return Broadcast;
7772
7773     // Straight shuffle of a single input vector. For everything from SSE2
7774     // onward this has a single fast instruction with no scary immediates.
7775     // We coerce the shuffle pattern to be compatible with UNPCK instructions
7776     // but we aren't actually going to use the UNPCK instruction because doing
7777     // so prevents folding a load into this instruction or making a copy.
7778     const int UnpackLoMask[] = {0, 0, 1, 1};
7779     const int UnpackHiMask[] = {2, 2, 3, 3};
7780     if (isShuffleEquivalent(V1, V2, Mask, {0, 0, 1, 1}))
7781       Mask = UnpackLoMask;
7782     else if (isShuffleEquivalent(V1, V2, Mask, {2, 2, 3, 3}))
7783       Mask = UnpackHiMask;
7784
7785     return DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32, V1,
7786                        getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
7787   }
7788
7789   // Try to use shift instructions.
7790   if (SDValue Shift =
7791           lowerVectorShuffleAsShift(DL, MVT::v4i32, V1, V2, Mask, DAG))
7792     return Shift;
7793
7794   // There are special ways we can lower some single-element blends.
7795   if (NumV2Elements == 1)
7796     if (SDValue V = lowerVectorShuffleAsElementInsertion(DL, MVT::v4i32, V1, V2,
7797                                                          Mask, Subtarget, DAG))
7798       return V;
7799
7800   // We have different paths for blend lowering, but they all must use the
7801   // *exact* same predicate.
7802   bool IsBlendSupported = Subtarget->hasSSE41();
7803   if (IsBlendSupported)
7804     if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v4i32, V1, V2, Mask,
7805                                                   Subtarget, DAG))
7806       return Blend;
7807
7808   if (SDValue Masked =
7809           lowerVectorShuffleAsBitMask(DL, MVT::v4i32, V1, V2, Mask, DAG))
7810     return Masked;
7811
7812   // Use dedicated unpack instructions for masks that match their pattern.
7813   if (isShuffleEquivalent(V1, V2, Mask, {0, 4, 1, 5}))
7814     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4i32, V1, V2);
7815   if (isShuffleEquivalent(V1, V2, Mask, {2, 6, 3, 7}))
7816     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4i32, V1, V2);
7817   if (isShuffleEquivalent(V1, V2, Mask, {4, 0, 5, 1}))
7818     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4i32, V2, V1);
7819   if (isShuffleEquivalent(V1, V2, Mask, {6, 2, 7, 3}))
7820     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4i32, V2, V1);
7821
7822   // Try to use byte rotation instructions.
7823   // Its more profitable for pre-SSSE3 to use shuffles/unpacks.
7824   if (Subtarget->hasSSSE3())
7825     if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
7826             DL, MVT::v4i32, V1, V2, Mask, Subtarget, DAG))
7827       return Rotate;
7828
7829   // If we have direct support for blends, we should lower by decomposing into
7830   // a permute. That will be faster than the domain cross.
7831   if (IsBlendSupported)
7832     return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v4i32, V1, V2,
7833                                                       Mask, DAG);
7834
7835   // Try to lower by permuting the inputs into an unpack instruction.
7836   if (SDValue Unpack =
7837           lowerVectorShuffleAsUnpack(DL, MVT::v4i32, V1, V2, Mask, DAG))
7838     return Unpack;
7839
7840   // We implement this with SHUFPS because it can blend from two vectors.
7841   // Because we're going to eventually use SHUFPS, we use SHUFPS even to build
7842   // up the inputs, bypassing domain shift penalties that we would encur if we
7843   // directly used PSHUFD on Nehalem and older. For newer chips, this isn't
7844   // relevant.
7845   return DAG.getNode(ISD::BITCAST, DL, MVT::v4i32,
7846                      DAG.getVectorShuffle(
7847                          MVT::v4f32, DL,
7848                          DAG.getNode(ISD::BITCAST, DL, MVT::v4f32, V1),
7849                          DAG.getNode(ISD::BITCAST, DL, MVT::v4f32, V2), Mask));
7850 }
7851
7852 /// \brief Lowering of single-input v8i16 shuffles is the cornerstone of SSE2
7853 /// shuffle lowering, and the most complex part.
7854 ///
7855 /// The lowering strategy is to try to form pairs of input lanes which are
7856 /// targeted at the same half of the final vector, and then use a dword shuffle
7857 /// to place them onto the right half, and finally unpack the paired lanes into
7858 /// their final position.
7859 ///
7860 /// The exact breakdown of how to form these dword pairs and align them on the
7861 /// correct sides is really tricky. See the comments within the function for
7862 /// more of the details.
7863 ///
7864 /// This code also handles repeated 128-bit lanes of v8i16 shuffles, but each
7865 /// lane must shuffle the *exact* same way. In fact, you must pass a v8 Mask to
7866 /// this routine for it to work correctly. To shuffle a 256-bit or 512-bit i16
7867 /// vector, form the analogous 128-bit 8-element Mask.
7868 static SDValue lowerV8I16GeneralSingleInputVectorShuffle(
7869     SDLoc DL, MVT VT, SDValue V, MutableArrayRef<int> Mask,
7870     const X86Subtarget *Subtarget, SelectionDAG &DAG) {
7871   assert(VT.getScalarType() == MVT::i16 && "Bad input type!");
7872   MVT PSHUFDVT = MVT::getVectorVT(MVT::i32, VT.getVectorNumElements() / 2);
7873
7874   assert(Mask.size() == 8 && "Shuffle mask length doen't match!");
7875   MutableArrayRef<int> LoMask = Mask.slice(0, 4);
7876   MutableArrayRef<int> HiMask = Mask.slice(4, 4);
7877
7878   SmallVector<int, 4> LoInputs;
7879   std::copy_if(LoMask.begin(), LoMask.end(), std::back_inserter(LoInputs),
7880                [](int M) { return M >= 0; });
7881   std::sort(LoInputs.begin(), LoInputs.end());
7882   LoInputs.erase(std::unique(LoInputs.begin(), LoInputs.end()), LoInputs.end());
7883   SmallVector<int, 4> HiInputs;
7884   std::copy_if(HiMask.begin(), HiMask.end(), std::back_inserter(HiInputs),
7885                [](int M) { return M >= 0; });
7886   std::sort(HiInputs.begin(), HiInputs.end());
7887   HiInputs.erase(std::unique(HiInputs.begin(), HiInputs.end()), HiInputs.end());
7888   int NumLToL =
7889       std::lower_bound(LoInputs.begin(), LoInputs.end(), 4) - LoInputs.begin();
7890   int NumHToL = LoInputs.size() - NumLToL;
7891   int NumLToH =
7892       std::lower_bound(HiInputs.begin(), HiInputs.end(), 4) - HiInputs.begin();
7893   int NumHToH = HiInputs.size() - NumLToH;
7894   MutableArrayRef<int> LToLInputs(LoInputs.data(), NumLToL);
7895   MutableArrayRef<int> LToHInputs(HiInputs.data(), NumLToH);
7896   MutableArrayRef<int> HToLInputs(LoInputs.data() + NumLToL, NumHToL);
7897   MutableArrayRef<int> HToHInputs(HiInputs.data() + NumLToH, NumHToH);
7898
7899   // Simplify the 1-into-3 and 3-into-1 cases with a single pshufd. For all
7900   // such inputs we can swap two of the dwords across the half mark and end up
7901   // with <=2 inputs to each half in each half. Once there, we can fall through
7902   // to the generic code below. For example:
7903   //
7904   // Input: [a, b, c, d, e, f, g, h] -PSHUFD[0,2,1,3]-> [a, b, e, f, c, d, g, h]
7905   // Mask:  [0, 1, 2, 7, 4, 5, 6, 3] -----------------> [0, 1, 4, 7, 2, 3, 6, 5]
7906   //
7907   // However in some very rare cases we have a 1-into-3 or 3-into-1 on one half
7908   // and an existing 2-into-2 on the other half. In this case we may have to
7909   // pre-shuffle the 2-into-2 half to avoid turning it into a 3-into-1 or
7910   // 1-into-3 which could cause us to cycle endlessly fixing each side in turn.
7911   // Fortunately, we don't have to handle anything but a 2-into-2 pattern
7912   // because any other situation (including a 3-into-1 or 1-into-3 in the other
7913   // half than the one we target for fixing) will be fixed when we re-enter this
7914   // path. We will also combine away any sequence of PSHUFD instructions that
7915   // result into a single instruction. Here is an example of the tricky case:
7916   //
7917   // Input: [a, b, c, d, e, f, g, h] -PSHUFD[0,2,1,3]-> [a, b, e, f, c, d, g, h]
7918   // Mask:  [3, 7, 1, 0, 2, 7, 3, 5] -THIS-IS-BAD!!!!-> [5, 7, 1, 0, 4, 7, 5, 3]
7919   //
7920   // This now has a 1-into-3 in the high half! Instead, we do two shuffles:
7921   //
7922   // Input: [a, b, c, d, e, f, g, h] PSHUFHW[0,2,1,3]-> [a, b, c, d, e, g, f, h]
7923   // Mask:  [3, 7, 1, 0, 2, 7, 3, 5] -----------------> [3, 7, 1, 0, 2, 7, 3, 6]
7924   //
7925   // Input: [a, b, c, d, e, g, f, h] -PSHUFD[0,2,1,3]-> [a, b, e, g, c, d, f, h]
7926   // Mask:  [3, 7, 1, 0, 2, 7, 3, 6] -----------------> [5, 7, 1, 0, 4, 7, 5, 6]
7927   //
7928   // The result is fine to be handled by the generic logic.
7929   auto balanceSides = [&](ArrayRef<int> AToAInputs, ArrayRef<int> BToAInputs,
7930                           ArrayRef<int> BToBInputs, ArrayRef<int> AToBInputs,
7931                           int AOffset, int BOffset) {
7932     assert((AToAInputs.size() == 3 || AToAInputs.size() == 1) &&
7933            "Must call this with A having 3 or 1 inputs from the A half.");
7934     assert((BToAInputs.size() == 1 || BToAInputs.size() == 3) &&
7935            "Must call this with B having 1 or 3 inputs from the B half.");
7936     assert(AToAInputs.size() + BToAInputs.size() == 4 &&
7937            "Must call this with either 3:1 or 1:3 inputs (summing to 4).");
7938
7939     // Compute the index of dword with only one word among the three inputs in
7940     // a half by taking the sum of the half with three inputs and subtracting
7941     // the sum of the actual three inputs. The difference is the remaining
7942     // slot.
7943     int ADWord, BDWord;
7944     int &TripleDWord = AToAInputs.size() == 3 ? ADWord : BDWord;
7945     int &OneInputDWord = AToAInputs.size() == 3 ? BDWord : ADWord;
7946     int TripleInputOffset = AToAInputs.size() == 3 ? AOffset : BOffset;
7947     ArrayRef<int> TripleInputs = AToAInputs.size() == 3 ? AToAInputs : BToAInputs;
7948     int OneInput = AToAInputs.size() == 3 ? BToAInputs[0] : AToAInputs[0];
7949     int TripleInputSum = 0 + 1 + 2 + 3 + (4 * TripleInputOffset);
7950     int TripleNonInputIdx =
7951         TripleInputSum - std::accumulate(TripleInputs.begin(), TripleInputs.end(), 0);
7952     TripleDWord = TripleNonInputIdx / 2;
7953
7954     // We use xor with one to compute the adjacent DWord to whichever one the
7955     // OneInput is in.
7956     OneInputDWord = (OneInput / 2) ^ 1;
7957
7958     // Check for one tricky case: We're fixing a 3<-1 or a 1<-3 shuffle for AToA
7959     // and BToA inputs. If there is also such a problem with the BToB and AToB
7960     // inputs, we don't try to fix it necessarily -- we'll recurse and see it in
7961     // the next pass. However, if we have a 2<-2 in the BToB and AToB inputs, it
7962     // is essential that we don't *create* a 3<-1 as then we might oscillate.
7963     if (BToBInputs.size() == 2 && AToBInputs.size() == 2) {
7964       // Compute how many inputs will be flipped by swapping these DWords. We
7965       // need
7966       // to balance this to ensure we don't form a 3-1 shuffle in the other
7967       // half.
7968       int NumFlippedAToBInputs =
7969           std::count(AToBInputs.begin(), AToBInputs.end(), 2 * ADWord) +
7970           std::count(AToBInputs.begin(), AToBInputs.end(), 2 * ADWord + 1);
7971       int NumFlippedBToBInputs =
7972           std::count(BToBInputs.begin(), BToBInputs.end(), 2 * BDWord) +
7973           std::count(BToBInputs.begin(), BToBInputs.end(), 2 * BDWord + 1);
7974       if ((NumFlippedAToBInputs == 1 &&
7975            (NumFlippedBToBInputs == 0 || NumFlippedBToBInputs == 2)) ||
7976           (NumFlippedBToBInputs == 1 &&
7977            (NumFlippedAToBInputs == 0 || NumFlippedAToBInputs == 2))) {
7978         // We choose whether to fix the A half or B half based on whether that
7979         // half has zero flipped inputs. At zero, we may not be able to fix it
7980         // with that half. We also bias towards fixing the B half because that
7981         // will more commonly be the high half, and we have to bias one way.
7982         auto FixFlippedInputs = [&V, &DL, &Mask, &DAG](int PinnedIdx, int DWord,
7983                                                        ArrayRef<int> Inputs) {
7984           int FixIdx = PinnedIdx ^ 1; // The adjacent slot to the pinned slot.
7985           bool IsFixIdxInput = std::find(Inputs.begin(), Inputs.end(),
7986                                          PinnedIdx ^ 1) != Inputs.end();
7987           // Determine whether the free index is in the flipped dword or the
7988           // unflipped dword based on where the pinned index is. We use this bit
7989           // in an xor to conditionally select the adjacent dword.
7990           int FixFreeIdx = 2 * (DWord ^ (PinnedIdx / 2 == DWord));
7991           bool IsFixFreeIdxInput = std::find(Inputs.begin(), Inputs.end(),
7992                                              FixFreeIdx) != Inputs.end();
7993           if (IsFixIdxInput == IsFixFreeIdxInput)
7994             FixFreeIdx += 1;
7995           IsFixFreeIdxInput = std::find(Inputs.begin(), Inputs.end(),
7996                                         FixFreeIdx) != Inputs.end();
7997           assert(IsFixIdxInput != IsFixFreeIdxInput &&
7998                  "We need to be changing the number of flipped inputs!");
7999           int PSHUFHalfMask[] = {0, 1, 2, 3};
8000           std::swap(PSHUFHalfMask[FixFreeIdx % 4], PSHUFHalfMask[FixIdx % 4]);
8001           V = DAG.getNode(FixIdx < 4 ? X86ISD::PSHUFLW : X86ISD::PSHUFHW, DL,
8002                           MVT::v8i16, V,
8003                           getV4X86ShuffleImm8ForMask(PSHUFHalfMask, DL, DAG));
8004
8005           for (int &M : Mask)
8006             if (M != -1 && M == FixIdx)
8007               M = FixFreeIdx;
8008             else if (M != -1 && M == FixFreeIdx)
8009               M = FixIdx;
8010         };
8011         if (NumFlippedBToBInputs != 0) {
8012           int BPinnedIdx =
8013               BToAInputs.size() == 3 ? TripleNonInputIdx : OneInput;
8014           FixFlippedInputs(BPinnedIdx, BDWord, BToBInputs);
8015         } else {
8016           assert(NumFlippedAToBInputs != 0 && "Impossible given predicates!");
8017           int APinnedIdx =
8018               AToAInputs.size() == 3 ? TripleNonInputIdx : OneInput;
8019           FixFlippedInputs(APinnedIdx, ADWord, AToBInputs);
8020         }
8021       }
8022     }
8023
8024     int PSHUFDMask[] = {0, 1, 2, 3};
8025     PSHUFDMask[ADWord] = BDWord;
8026     PSHUFDMask[BDWord] = ADWord;
8027     V = DAG.getNode(ISD::BITCAST, DL, VT,
8028                     DAG.getNode(X86ISD::PSHUFD, DL, PSHUFDVT,
8029                                 DAG.getNode(ISD::BITCAST, DL, PSHUFDVT, V),
8030                                 getV4X86ShuffleImm8ForMask(PSHUFDMask, DL,
8031                                                            DAG)));
8032
8033     // Adjust the mask to match the new locations of A and B.
8034     for (int &M : Mask)
8035       if (M != -1 && M/2 == ADWord)
8036         M = 2 * BDWord + M % 2;
8037       else if (M != -1 && M/2 == BDWord)
8038         M = 2 * ADWord + M % 2;
8039
8040     // Recurse back into this routine to re-compute state now that this isn't
8041     // a 3 and 1 problem.
8042     return lowerV8I16GeneralSingleInputVectorShuffle(DL, VT, V, Mask, Subtarget,
8043                                                      DAG);
8044   };
8045   if ((NumLToL == 3 && NumHToL == 1) || (NumLToL == 1 && NumHToL == 3))
8046     return balanceSides(LToLInputs, HToLInputs, HToHInputs, LToHInputs, 0, 4);
8047   else if ((NumHToH == 3 && NumLToH == 1) || (NumHToH == 1 && NumLToH == 3))
8048     return balanceSides(HToHInputs, LToHInputs, LToLInputs, HToLInputs, 4, 0);
8049
8050   // At this point there are at most two inputs to the low and high halves from
8051   // each half. That means the inputs can always be grouped into dwords and
8052   // those dwords can then be moved to the correct half with a dword shuffle.
8053   // We use at most one low and one high word shuffle to collect these paired
8054   // inputs into dwords, and finally a dword shuffle to place them.
8055   int PSHUFLMask[4] = {-1, -1, -1, -1};
8056   int PSHUFHMask[4] = {-1, -1, -1, -1};
8057   int PSHUFDMask[4] = {-1, -1, -1, -1};
8058
8059   // First fix the masks for all the inputs that are staying in their
8060   // original halves. This will then dictate the targets of the cross-half
8061   // shuffles.
8062   auto fixInPlaceInputs =
8063       [&PSHUFDMask](ArrayRef<int> InPlaceInputs, ArrayRef<int> IncomingInputs,
8064                     MutableArrayRef<int> SourceHalfMask,
8065                     MutableArrayRef<int> HalfMask, int HalfOffset) {
8066     if (InPlaceInputs.empty())
8067       return;
8068     if (InPlaceInputs.size() == 1) {
8069       SourceHalfMask[InPlaceInputs[0] - HalfOffset] =
8070           InPlaceInputs[0] - HalfOffset;
8071       PSHUFDMask[InPlaceInputs[0] / 2] = InPlaceInputs[0] / 2;
8072       return;
8073     }
8074     if (IncomingInputs.empty()) {
8075       // Just fix all of the in place inputs.
8076       for (int Input : InPlaceInputs) {
8077         SourceHalfMask[Input - HalfOffset] = Input - HalfOffset;
8078         PSHUFDMask[Input / 2] = Input / 2;
8079       }
8080       return;
8081     }
8082
8083     assert(InPlaceInputs.size() == 2 && "Cannot handle 3 or 4 inputs!");
8084     SourceHalfMask[InPlaceInputs[0] - HalfOffset] =
8085         InPlaceInputs[0] - HalfOffset;
8086     // Put the second input next to the first so that they are packed into
8087     // a dword. We find the adjacent index by toggling the low bit.
8088     int AdjIndex = InPlaceInputs[0] ^ 1;
8089     SourceHalfMask[AdjIndex - HalfOffset] = InPlaceInputs[1] - HalfOffset;
8090     std::replace(HalfMask.begin(), HalfMask.end(), InPlaceInputs[1], AdjIndex);
8091     PSHUFDMask[AdjIndex / 2] = AdjIndex / 2;
8092   };
8093   fixInPlaceInputs(LToLInputs, HToLInputs, PSHUFLMask, LoMask, 0);
8094   fixInPlaceInputs(HToHInputs, LToHInputs, PSHUFHMask, HiMask, 4);
8095
8096   // Now gather the cross-half inputs and place them into a free dword of
8097   // their target half.
8098   // FIXME: This operation could almost certainly be simplified dramatically to
8099   // look more like the 3-1 fixing operation.
8100   auto moveInputsToRightHalf = [&PSHUFDMask](
8101       MutableArrayRef<int> IncomingInputs, ArrayRef<int> ExistingInputs,
8102       MutableArrayRef<int> SourceHalfMask, MutableArrayRef<int> HalfMask,
8103       MutableArrayRef<int> FinalSourceHalfMask, int SourceOffset,
8104       int DestOffset) {
8105     auto isWordClobbered = [](ArrayRef<int> SourceHalfMask, int Word) {
8106       return SourceHalfMask[Word] != -1 && SourceHalfMask[Word] != Word;
8107     };
8108     auto isDWordClobbered = [&isWordClobbered](ArrayRef<int> SourceHalfMask,
8109                                                int Word) {
8110       int LowWord = Word & ~1;
8111       int HighWord = Word | 1;
8112       return isWordClobbered(SourceHalfMask, LowWord) ||
8113              isWordClobbered(SourceHalfMask, HighWord);
8114     };
8115
8116     if (IncomingInputs.empty())
8117       return;
8118
8119     if (ExistingInputs.empty()) {
8120       // Map any dwords with inputs from them into the right half.
8121       for (int Input : IncomingInputs) {
8122         // If the source half mask maps over the inputs, turn those into
8123         // swaps and use the swapped lane.
8124         if (isWordClobbered(SourceHalfMask, Input - SourceOffset)) {
8125           if (SourceHalfMask[SourceHalfMask[Input - SourceOffset]] == -1) {
8126             SourceHalfMask[SourceHalfMask[Input - SourceOffset]] =
8127                 Input - SourceOffset;
8128             // We have to swap the uses in our half mask in one sweep.
8129             for (int &M : HalfMask)
8130               if (M == SourceHalfMask[Input - SourceOffset] + SourceOffset)
8131                 M = Input;
8132               else if (M == Input)
8133                 M = SourceHalfMask[Input - SourceOffset] + SourceOffset;
8134           } else {
8135             assert(SourceHalfMask[SourceHalfMask[Input - SourceOffset]] ==
8136                        Input - SourceOffset &&
8137                    "Previous placement doesn't match!");
8138           }
8139           // Note that this correctly re-maps both when we do a swap and when
8140           // we observe the other side of the swap above. We rely on that to
8141           // avoid swapping the members of the input list directly.
8142           Input = SourceHalfMask[Input - SourceOffset] + SourceOffset;
8143         }
8144
8145         // Map the input's dword into the correct half.
8146         if (PSHUFDMask[(Input - SourceOffset + DestOffset) / 2] == -1)
8147           PSHUFDMask[(Input - SourceOffset + DestOffset) / 2] = Input / 2;
8148         else
8149           assert(PSHUFDMask[(Input - SourceOffset + DestOffset) / 2] ==
8150                      Input / 2 &&
8151                  "Previous placement doesn't match!");
8152       }
8153
8154       // And just directly shift any other-half mask elements to be same-half
8155       // as we will have mirrored the dword containing the element into the
8156       // same position within that half.
8157       for (int &M : HalfMask)
8158         if (M >= SourceOffset && M < SourceOffset + 4) {
8159           M = M - SourceOffset + DestOffset;
8160           assert(M >= 0 && "This should never wrap below zero!");
8161         }
8162       return;
8163     }
8164
8165     // Ensure we have the input in a viable dword of its current half. This
8166     // is particularly tricky because the original position may be clobbered
8167     // by inputs being moved and *staying* in that half.
8168     if (IncomingInputs.size() == 1) {
8169       if (isWordClobbered(SourceHalfMask, IncomingInputs[0] - SourceOffset)) {
8170         int InputFixed = std::find(std::begin(SourceHalfMask),
8171                                    std::end(SourceHalfMask), -1) -
8172                          std::begin(SourceHalfMask) + SourceOffset;
8173         SourceHalfMask[InputFixed - SourceOffset] =
8174             IncomingInputs[0] - SourceOffset;
8175         std::replace(HalfMask.begin(), HalfMask.end(), IncomingInputs[0],
8176                      InputFixed);
8177         IncomingInputs[0] = InputFixed;
8178       }
8179     } else if (IncomingInputs.size() == 2) {
8180       if (IncomingInputs[0] / 2 != IncomingInputs[1] / 2 ||
8181           isDWordClobbered(SourceHalfMask, IncomingInputs[0] - SourceOffset)) {
8182         // We have two non-adjacent or clobbered inputs we need to extract from
8183         // the source half. To do this, we need to map them into some adjacent
8184         // dword slot in the source mask.
8185         int InputsFixed[2] = {IncomingInputs[0] - SourceOffset,
8186                               IncomingInputs[1] - SourceOffset};
8187
8188         // If there is a free slot in the source half mask adjacent to one of
8189         // the inputs, place the other input in it. We use (Index XOR 1) to
8190         // compute an adjacent index.
8191         if (!isWordClobbered(SourceHalfMask, InputsFixed[0]) &&
8192             SourceHalfMask[InputsFixed[0] ^ 1] == -1) {
8193           SourceHalfMask[InputsFixed[0]] = InputsFixed[0];
8194           SourceHalfMask[InputsFixed[0] ^ 1] = InputsFixed[1];
8195           InputsFixed[1] = InputsFixed[0] ^ 1;
8196         } else if (!isWordClobbered(SourceHalfMask, InputsFixed[1]) &&
8197                    SourceHalfMask[InputsFixed[1] ^ 1] == -1) {
8198           SourceHalfMask[InputsFixed[1]] = InputsFixed[1];
8199           SourceHalfMask[InputsFixed[1] ^ 1] = InputsFixed[0];
8200           InputsFixed[0] = InputsFixed[1] ^ 1;
8201         } else if (SourceHalfMask[2 * ((InputsFixed[0] / 2) ^ 1)] == -1 &&
8202                    SourceHalfMask[2 * ((InputsFixed[0] / 2) ^ 1) + 1] == -1) {
8203           // The two inputs are in the same DWord but it is clobbered and the
8204           // adjacent DWord isn't used at all. Move both inputs to the free
8205           // slot.
8206           SourceHalfMask[2 * ((InputsFixed[0] / 2) ^ 1)] = InputsFixed[0];
8207           SourceHalfMask[2 * ((InputsFixed[0] / 2) ^ 1) + 1] = InputsFixed[1];
8208           InputsFixed[0] = 2 * ((InputsFixed[0] / 2) ^ 1);
8209           InputsFixed[1] = 2 * ((InputsFixed[0] / 2) ^ 1) + 1;
8210         } else {
8211           // The only way we hit this point is if there is no clobbering
8212           // (because there are no off-half inputs to this half) and there is no
8213           // free slot adjacent to one of the inputs. In this case, we have to
8214           // swap an input with a non-input.
8215           for (int i = 0; i < 4; ++i)
8216             assert((SourceHalfMask[i] == -1 || SourceHalfMask[i] == i) &&
8217                    "We can't handle any clobbers here!");
8218           assert(InputsFixed[1] != (InputsFixed[0] ^ 1) &&
8219                  "Cannot have adjacent inputs here!");
8220
8221           SourceHalfMask[InputsFixed[0] ^ 1] = InputsFixed[1];
8222           SourceHalfMask[InputsFixed[1]] = InputsFixed[0] ^ 1;
8223
8224           // We also have to update the final source mask in this case because
8225           // it may need to undo the above swap.
8226           for (int &M : FinalSourceHalfMask)
8227             if (M == (InputsFixed[0] ^ 1) + SourceOffset)
8228               M = InputsFixed[1] + SourceOffset;
8229             else if (M == InputsFixed[1] + SourceOffset)
8230               M = (InputsFixed[0] ^ 1) + SourceOffset;
8231
8232           InputsFixed[1] = InputsFixed[0] ^ 1;
8233         }
8234
8235         // Point everything at the fixed inputs.
8236         for (int &M : HalfMask)
8237           if (M == IncomingInputs[0])
8238             M = InputsFixed[0] + SourceOffset;
8239           else if (M == IncomingInputs[1])
8240             M = InputsFixed[1] + SourceOffset;
8241
8242         IncomingInputs[0] = InputsFixed[0] + SourceOffset;
8243         IncomingInputs[1] = InputsFixed[1] + SourceOffset;
8244       }
8245     } else {
8246       llvm_unreachable("Unhandled input size!");
8247     }
8248
8249     // Now hoist the DWord down to the right half.
8250     int FreeDWord = (PSHUFDMask[DestOffset / 2] == -1 ? 0 : 1) + DestOffset / 2;
8251     assert(PSHUFDMask[FreeDWord] == -1 && "DWord not free");
8252     PSHUFDMask[FreeDWord] = IncomingInputs[0] / 2;
8253     for (int &M : HalfMask)
8254       for (int Input : IncomingInputs)
8255         if (M == Input)
8256           M = FreeDWord * 2 + Input % 2;
8257   };
8258   moveInputsToRightHalf(HToLInputs, LToLInputs, PSHUFHMask, LoMask, HiMask,
8259                         /*SourceOffset*/ 4, /*DestOffset*/ 0);
8260   moveInputsToRightHalf(LToHInputs, HToHInputs, PSHUFLMask, HiMask, LoMask,
8261                         /*SourceOffset*/ 0, /*DestOffset*/ 4);
8262
8263   // Now enact all the shuffles we've computed to move the inputs into their
8264   // target half.
8265   if (!isNoopShuffleMask(PSHUFLMask))
8266     V = DAG.getNode(X86ISD::PSHUFLW, DL, VT, V,
8267                     getV4X86ShuffleImm8ForMask(PSHUFLMask, DL, DAG));
8268   if (!isNoopShuffleMask(PSHUFHMask))
8269     V = DAG.getNode(X86ISD::PSHUFHW, DL, VT, V,
8270                     getV4X86ShuffleImm8ForMask(PSHUFHMask, DL, DAG));
8271   if (!isNoopShuffleMask(PSHUFDMask))
8272     V = DAG.getNode(ISD::BITCAST, DL, VT,
8273                     DAG.getNode(X86ISD::PSHUFD, DL, PSHUFDVT,
8274                                 DAG.getNode(ISD::BITCAST, DL, PSHUFDVT, V),
8275                                 getV4X86ShuffleImm8ForMask(PSHUFDMask, DL,
8276                                                            DAG)));
8277
8278   // At this point, each half should contain all its inputs, and we can then
8279   // just shuffle them into their final position.
8280   assert(std::count_if(LoMask.begin(), LoMask.end(),
8281                        [](int M) { return M >= 4; }) == 0 &&
8282          "Failed to lift all the high half inputs to the low mask!");
8283   assert(std::count_if(HiMask.begin(), HiMask.end(),
8284                        [](int M) { return M >= 0 && M < 4; }) == 0 &&
8285          "Failed to lift all the low half inputs to the high mask!");
8286
8287   // Do a half shuffle for the low mask.
8288   if (!isNoopShuffleMask(LoMask))
8289     V = DAG.getNode(X86ISD::PSHUFLW, DL, VT, V,
8290                     getV4X86ShuffleImm8ForMask(LoMask, DL, DAG));
8291
8292   // Do a half shuffle with the high mask after shifting its values down.
8293   for (int &M : HiMask)
8294     if (M >= 0)
8295       M -= 4;
8296   if (!isNoopShuffleMask(HiMask))
8297     V = DAG.getNode(X86ISD::PSHUFHW, DL, VT, V,
8298                     getV4X86ShuffleImm8ForMask(HiMask, DL, DAG));
8299
8300   return V;
8301 }
8302
8303 /// \brief Helper to form a PSHUFB-based shuffle+blend.
8304 static SDValue lowerVectorShuffleAsPSHUFB(SDLoc DL, MVT VT, SDValue V1,
8305                                           SDValue V2, ArrayRef<int> Mask,
8306                                           SelectionDAG &DAG, bool &V1InUse,
8307                                           bool &V2InUse) {
8308   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
8309   SDValue V1Mask[16];
8310   SDValue V2Mask[16];
8311   V1InUse = false;
8312   V2InUse = false;
8313
8314   int Size = Mask.size();
8315   int Scale = 16 / Size;
8316   for (int i = 0; i < 16; ++i) {
8317     if (Mask[i / Scale] == -1) {
8318       V1Mask[i] = V2Mask[i] = DAG.getUNDEF(MVT::i8);
8319     } else {
8320       const int ZeroMask = 0x80;
8321       int V1Idx = Mask[i / Scale] < Size ? Mask[i / Scale] * Scale + i % Scale
8322                                           : ZeroMask;
8323       int V2Idx = Mask[i / Scale] < Size
8324                       ? ZeroMask
8325                       : (Mask[i / Scale] - Size) * Scale + i % Scale;
8326       if (Zeroable[i / Scale])
8327         V1Idx = V2Idx = ZeroMask;
8328       V1Mask[i] = DAG.getConstant(V1Idx, DL, MVT::i8);
8329       V2Mask[i] = DAG.getConstant(V2Idx, DL, MVT::i8);
8330       V1InUse |= (ZeroMask != V1Idx);
8331       V2InUse |= (ZeroMask != V2Idx);
8332     }
8333   }
8334
8335   if (V1InUse)
8336     V1 = DAG.getNode(X86ISD::PSHUFB, DL, MVT::v16i8,
8337                      DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, V1),
8338                      DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v16i8, V1Mask));
8339   if (V2InUse)
8340     V2 = DAG.getNode(X86ISD::PSHUFB, DL, MVT::v16i8,
8341                      DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, V2),
8342                      DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v16i8, V2Mask));
8343
8344   // If we need shuffled inputs from both, blend the two.
8345   SDValue V;
8346   if (V1InUse && V2InUse)
8347     V = DAG.getNode(ISD::OR, DL, MVT::v16i8, V1, V2);
8348   else
8349     V = V1InUse ? V1 : V2;
8350
8351   // Cast the result back to the correct type.
8352   return DAG.getNode(ISD::BITCAST, DL, VT, V);
8353 }
8354
8355 /// \brief Generic lowering of 8-lane i16 shuffles.
8356 ///
8357 /// This handles both single-input shuffles and combined shuffle/blends with
8358 /// two inputs. The single input shuffles are immediately delegated to
8359 /// a dedicated lowering routine.
8360 ///
8361 /// The blends are lowered in one of three fundamental ways. If there are few
8362 /// enough inputs, it delegates to a basic UNPCK-based strategy. If the shuffle
8363 /// of the input is significantly cheaper when lowered as an interleaving of
8364 /// the two inputs, try to interleave them. Otherwise, blend the low and high
8365 /// halves of the inputs separately (making them have relatively few inputs)
8366 /// and then concatenate them.
8367 static SDValue lowerV8I16VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
8368                                        const X86Subtarget *Subtarget,
8369                                        SelectionDAG &DAG) {
8370   SDLoc DL(Op);
8371   assert(Op.getSimpleValueType() == MVT::v8i16 && "Bad shuffle type!");
8372   assert(V1.getSimpleValueType() == MVT::v8i16 && "Bad operand type!");
8373   assert(V2.getSimpleValueType() == MVT::v8i16 && "Bad operand type!");
8374   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
8375   ArrayRef<int> OrigMask = SVOp->getMask();
8376   int MaskStorage[8] = {OrigMask[0], OrigMask[1], OrigMask[2], OrigMask[3],
8377                         OrigMask[4], OrigMask[5], OrigMask[6], OrigMask[7]};
8378   MutableArrayRef<int> Mask(MaskStorage);
8379
8380   assert(Mask.size() == 8 && "Unexpected mask size for v8 shuffle!");
8381
8382   // Whenever we can lower this as a zext, that instruction is strictly faster
8383   // than any alternative.
8384   if (SDValue ZExt = lowerVectorShuffleAsZeroOrAnyExtend(
8385           DL, MVT::v8i16, V1, V2, OrigMask, Subtarget, DAG))
8386     return ZExt;
8387
8388   auto isV1 = [](int M) { return M >= 0 && M < 8; };
8389   (void)isV1;
8390   auto isV2 = [](int M) { return M >= 8; };
8391
8392   int NumV2Inputs = std::count_if(Mask.begin(), Mask.end(), isV2);
8393
8394   if (NumV2Inputs == 0) {
8395     // Check for being able to broadcast a single element.
8396     if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v8i16, V1,
8397                                                           Mask, Subtarget, DAG))
8398       return Broadcast;
8399
8400     // Try to use shift instructions.
8401     if (SDValue Shift =
8402             lowerVectorShuffleAsShift(DL, MVT::v8i16, V1, V1, Mask, DAG))
8403       return Shift;
8404
8405     // Use dedicated unpack instructions for masks that match their pattern.
8406     if (isShuffleEquivalent(V1, V1, Mask, {0, 0, 1, 1, 2, 2, 3, 3}))
8407       return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8i16, V1, V1);
8408     if (isShuffleEquivalent(V1, V1, Mask, {4, 4, 5, 5, 6, 6, 7, 7}))
8409       return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8i16, V1, V1);
8410
8411     // Try to use byte rotation instructions.
8412     if (SDValue Rotate = lowerVectorShuffleAsByteRotate(DL, MVT::v8i16, V1, V1,
8413                                                         Mask, Subtarget, DAG))
8414       return Rotate;
8415
8416     return lowerV8I16GeneralSingleInputVectorShuffle(DL, MVT::v8i16, V1, Mask,
8417                                                      Subtarget, DAG);
8418   }
8419
8420   assert(std::any_of(Mask.begin(), Mask.end(), isV1) &&
8421          "All single-input shuffles should be canonicalized to be V1-input "
8422          "shuffles.");
8423
8424   // Try to use shift instructions.
8425   if (SDValue Shift =
8426           lowerVectorShuffleAsShift(DL, MVT::v8i16, V1, V2, Mask, DAG))
8427     return Shift;
8428
8429   // There are special ways we can lower some single-element blends.
8430   if (NumV2Inputs == 1)
8431     if (SDValue V = lowerVectorShuffleAsElementInsertion(DL, MVT::v8i16, V1, V2,
8432                                                          Mask, Subtarget, DAG))
8433       return V;
8434
8435   // We have different paths for blend lowering, but they all must use the
8436   // *exact* same predicate.
8437   bool IsBlendSupported = Subtarget->hasSSE41();
8438   if (IsBlendSupported)
8439     if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v8i16, V1, V2, Mask,
8440                                                   Subtarget, DAG))
8441       return Blend;
8442
8443   if (SDValue Masked =
8444           lowerVectorShuffleAsBitMask(DL, MVT::v8i16, V1, V2, Mask, DAG))
8445     return Masked;
8446
8447   // Use dedicated unpack instructions for masks that match their pattern.
8448   if (isShuffleEquivalent(V1, V2, Mask, {0, 8, 1, 9, 2, 10, 3, 11}))
8449     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8i16, V1, V2);
8450   if (isShuffleEquivalent(V1, V2, Mask, {4, 12, 5, 13, 6, 14, 7, 15}))
8451     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8i16, V1, V2);
8452
8453   // Try to use byte rotation instructions.
8454   if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
8455           DL, MVT::v8i16, V1, V2, Mask, Subtarget, DAG))
8456     return Rotate;
8457
8458   if (SDValue BitBlend =
8459           lowerVectorShuffleAsBitBlend(DL, MVT::v8i16, V1, V2, Mask, DAG))
8460     return BitBlend;
8461
8462   if (SDValue Unpack =
8463           lowerVectorShuffleAsUnpack(DL, MVT::v8i16, V1, V2, Mask, DAG))
8464     return Unpack;
8465
8466   // If we can't directly blend but can use PSHUFB, that will be better as it
8467   // can both shuffle and set up the inefficient blend.
8468   if (!IsBlendSupported && Subtarget->hasSSSE3()) {
8469     bool V1InUse, V2InUse;
8470     return lowerVectorShuffleAsPSHUFB(DL, MVT::v8i16, V1, V2, Mask, DAG,
8471                                       V1InUse, V2InUse);
8472   }
8473
8474   // We can always bit-blend if we have to so the fallback strategy is to
8475   // decompose into single-input permutes and blends.
8476   return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v8i16, V1, V2,
8477                                                       Mask, DAG);
8478 }
8479
8480 /// \brief Check whether a compaction lowering can be done by dropping even
8481 /// elements and compute how many times even elements must be dropped.
8482 ///
8483 /// This handles shuffles which take every Nth element where N is a power of
8484 /// two. Example shuffle masks:
8485 ///
8486 ///  N = 1:  0,  2,  4,  6,  8, 10, 12, 14,  0,  2,  4,  6,  8, 10, 12, 14
8487 ///  N = 1:  0,  2,  4,  6,  8, 10, 12, 14, 16, 18, 20, 22, 24, 26, 28, 30
8488 ///  N = 2:  0,  4,  8, 12,  0,  4,  8, 12,  0,  4,  8, 12,  0,  4,  8, 12
8489 ///  N = 2:  0,  4,  8, 12, 16, 20, 24, 28,  0,  4,  8, 12, 16, 20, 24, 28
8490 ///  N = 3:  0,  8,  0,  8,  0,  8,  0,  8,  0,  8,  0,  8,  0,  8,  0,  8
8491 ///  N = 3:  0,  8, 16, 24,  0,  8, 16, 24,  0,  8, 16, 24,  0,  8, 16, 24
8492 ///
8493 /// Any of these lanes can of course be undef.
8494 ///
8495 /// This routine only supports N <= 3.
8496 /// FIXME: Evaluate whether either AVX or AVX-512 have any opportunities here
8497 /// for larger N.
8498 ///
8499 /// \returns N above, or the number of times even elements must be dropped if
8500 /// there is such a number. Otherwise returns zero.
8501 static int canLowerByDroppingEvenElements(ArrayRef<int> Mask) {
8502   // Figure out whether we're looping over two inputs or just one.
8503   bool IsSingleInput = isSingleInputShuffleMask(Mask);
8504
8505   // The modulus for the shuffle vector entries is based on whether this is
8506   // a single input or not.
8507   int ShuffleModulus = Mask.size() * (IsSingleInput ? 1 : 2);
8508   assert(isPowerOf2_32((uint32_t)ShuffleModulus) &&
8509          "We should only be called with masks with a power-of-2 size!");
8510
8511   uint64_t ModMask = (uint64_t)ShuffleModulus - 1;
8512
8513   // We track whether the input is viable for all power-of-2 strides 2^1, 2^2,
8514   // and 2^3 simultaneously. This is because we may have ambiguity with
8515   // partially undef inputs.
8516   bool ViableForN[3] = {true, true, true};
8517
8518   for (int i = 0, e = Mask.size(); i < e; ++i) {
8519     // Ignore undef lanes, we'll optimistically collapse them to the pattern we
8520     // want.
8521     if (Mask[i] == -1)
8522       continue;
8523
8524     bool IsAnyViable = false;
8525     for (unsigned j = 0; j != array_lengthof(ViableForN); ++j)
8526       if (ViableForN[j]) {
8527         uint64_t N = j + 1;
8528
8529         // The shuffle mask must be equal to (i * 2^N) % M.
8530         if ((uint64_t)Mask[i] == (((uint64_t)i << N) & ModMask))
8531           IsAnyViable = true;
8532         else
8533           ViableForN[j] = false;
8534       }
8535     // Early exit if we exhaust the possible powers of two.
8536     if (!IsAnyViable)
8537       break;
8538   }
8539
8540   for (unsigned j = 0; j != array_lengthof(ViableForN); ++j)
8541     if (ViableForN[j])
8542       return j + 1;
8543
8544   // Return 0 as there is no viable power of two.
8545   return 0;
8546 }
8547
8548 /// \brief Generic lowering of v16i8 shuffles.
8549 ///
8550 /// This is a hybrid strategy to lower v16i8 vectors. It first attempts to
8551 /// detect any complexity reducing interleaving. If that doesn't help, it uses
8552 /// UNPCK to spread the i8 elements across two i16-element vectors, and uses
8553 /// the existing lowering for v8i16 blends on each half, finally PACK-ing them
8554 /// back together.
8555 static SDValue lowerV16I8VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
8556                                        const X86Subtarget *Subtarget,
8557                                        SelectionDAG &DAG) {
8558   SDLoc DL(Op);
8559   assert(Op.getSimpleValueType() == MVT::v16i8 && "Bad shuffle type!");
8560   assert(V1.getSimpleValueType() == MVT::v16i8 && "Bad operand type!");
8561   assert(V2.getSimpleValueType() == MVT::v16i8 && "Bad operand type!");
8562   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
8563   ArrayRef<int> Mask = SVOp->getMask();
8564   assert(Mask.size() == 16 && "Unexpected mask size for v16 shuffle!");
8565
8566   // Try to use shift instructions.
8567   if (SDValue Shift =
8568           lowerVectorShuffleAsShift(DL, MVT::v16i8, V1, V2, Mask, DAG))
8569     return Shift;
8570
8571   // Try to use byte rotation instructions.
8572   if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
8573           DL, MVT::v16i8, V1, V2, Mask, Subtarget, DAG))
8574     return Rotate;
8575
8576   // Try to use a zext lowering.
8577   if (SDValue ZExt = lowerVectorShuffleAsZeroOrAnyExtend(
8578           DL, MVT::v16i8, V1, V2, Mask, Subtarget, DAG))
8579     return ZExt;
8580
8581   int NumV2Elements =
8582       std::count_if(Mask.begin(), Mask.end(), [](int M) { return M >= 16; });
8583
8584   // For single-input shuffles, there are some nicer lowering tricks we can use.
8585   if (NumV2Elements == 0) {
8586     // Check for being able to broadcast a single element.
8587     if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v16i8, V1,
8588                                                           Mask, Subtarget, DAG))
8589       return Broadcast;
8590
8591     // Check whether we can widen this to an i16 shuffle by duplicating bytes.
8592     // Notably, this handles splat and partial-splat shuffles more efficiently.
8593     // However, it only makes sense if the pre-duplication shuffle simplifies
8594     // things significantly. Currently, this means we need to be able to
8595     // express the pre-duplication shuffle as an i16 shuffle.
8596     //
8597     // FIXME: We should check for other patterns which can be widened into an
8598     // i16 shuffle as well.
8599     auto canWidenViaDuplication = [](ArrayRef<int> Mask) {
8600       for (int i = 0; i < 16; i += 2)
8601         if (Mask[i] != -1 && Mask[i + 1] != -1 && Mask[i] != Mask[i + 1])
8602           return false;
8603
8604       return true;
8605     };
8606     auto tryToWidenViaDuplication = [&]() -> SDValue {
8607       if (!canWidenViaDuplication(Mask))
8608         return SDValue();
8609       SmallVector<int, 4> LoInputs;
8610       std::copy_if(Mask.begin(), Mask.end(), std::back_inserter(LoInputs),
8611                    [](int M) { return M >= 0 && M < 8; });
8612       std::sort(LoInputs.begin(), LoInputs.end());
8613       LoInputs.erase(std::unique(LoInputs.begin(), LoInputs.end()),
8614                      LoInputs.end());
8615       SmallVector<int, 4> HiInputs;
8616       std::copy_if(Mask.begin(), Mask.end(), std::back_inserter(HiInputs),
8617                    [](int M) { return M >= 8; });
8618       std::sort(HiInputs.begin(), HiInputs.end());
8619       HiInputs.erase(std::unique(HiInputs.begin(), HiInputs.end()),
8620                      HiInputs.end());
8621
8622       bool TargetLo = LoInputs.size() >= HiInputs.size();
8623       ArrayRef<int> InPlaceInputs = TargetLo ? LoInputs : HiInputs;
8624       ArrayRef<int> MovingInputs = TargetLo ? HiInputs : LoInputs;
8625
8626       int PreDupI16Shuffle[] = {-1, -1, -1, -1, -1, -1, -1, -1};
8627       SmallDenseMap<int, int, 8> LaneMap;
8628       for (int I : InPlaceInputs) {
8629         PreDupI16Shuffle[I/2] = I/2;
8630         LaneMap[I] = I;
8631       }
8632       int j = TargetLo ? 0 : 4, je = j + 4;
8633       for (int i = 0, ie = MovingInputs.size(); i < ie; ++i) {
8634         // Check if j is already a shuffle of this input. This happens when
8635         // there are two adjacent bytes after we move the low one.
8636         if (PreDupI16Shuffle[j] != MovingInputs[i] / 2) {
8637           // If we haven't yet mapped the input, search for a slot into which
8638           // we can map it.
8639           while (j < je && PreDupI16Shuffle[j] != -1)
8640             ++j;
8641
8642           if (j == je)
8643             // We can't place the inputs into a single half with a simple i16 shuffle, so bail.
8644             return SDValue();
8645
8646           // Map this input with the i16 shuffle.
8647           PreDupI16Shuffle[j] = MovingInputs[i] / 2;
8648         }
8649
8650         // Update the lane map based on the mapping we ended up with.
8651         LaneMap[MovingInputs[i]] = 2 * j + MovingInputs[i] % 2;
8652       }
8653       V1 = DAG.getNode(
8654           ISD::BITCAST, DL, MVT::v16i8,
8655           DAG.getVectorShuffle(MVT::v8i16, DL,
8656                                DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V1),
8657                                DAG.getUNDEF(MVT::v8i16), PreDupI16Shuffle));
8658
8659       // Unpack the bytes to form the i16s that will be shuffled into place.
8660       V1 = DAG.getNode(TargetLo ? X86ISD::UNPCKL : X86ISD::UNPCKH, DL,
8661                        MVT::v16i8, V1, V1);
8662
8663       int PostDupI16Shuffle[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
8664       for (int i = 0; i < 16; ++i)
8665         if (Mask[i] != -1) {
8666           int MappedMask = LaneMap[Mask[i]] - (TargetLo ? 0 : 8);
8667           assert(MappedMask < 8 && "Invalid v8 shuffle mask!");
8668           if (PostDupI16Shuffle[i / 2] == -1)
8669             PostDupI16Shuffle[i / 2] = MappedMask;
8670           else
8671             assert(PostDupI16Shuffle[i / 2] == MappedMask &&
8672                    "Conflicting entrties in the original shuffle!");
8673         }
8674       return DAG.getNode(
8675           ISD::BITCAST, DL, MVT::v16i8,
8676           DAG.getVectorShuffle(MVT::v8i16, DL,
8677                                DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V1),
8678                                DAG.getUNDEF(MVT::v8i16), PostDupI16Shuffle));
8679     };
8680     if (SDValue V = tryToWidenViaDuplication())
8681       return V;
8682   }
8683
8684   // Use dedicated unpack instructions for masks that match their pattern.
8685   if (isShuffleEquivalent(V1, V2, Mask, {// Low half.
8686                                          0, 16, 1, 17, 2, 18, 3, 19,
8687                                          // High half.
8688                                          4, 20, 5, 21, 6, 22, 7, 23}))
8689     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i8, V1, V2);
8690   if (isShuffleEquivalent(V1, V2, Mask, {// Low half.
8691                                          8, 24, 9, 25, 10, 26, 11, 27,
8692                                          // High half.
8693                                          12, 28, 13, 29, 14, 30, 15, 31}))
8694     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16i8, V1, V2);
8695
8696   // Check for SSSE3 which lets us lower all v16i8 shuffles much more directly
8697   // with PSHUFB. It is important to do this before we attempt to generate any
8698   // blends but after all of the single-input lowerings. If the single input
8699   // lowerings can find an instruction sequence that is faster than a PSHUFB, we
8700   // want to preserve that and we can DAG combine any longer sequences into
8701   // a PSHUFB in the end. But once we start blending from multiple inputs,
8702   // the complexity of DAG combining bad patterns back into PSHUFB is too high,
8703   // and there are *very* few patterns that would actually be faster than the
8704   // PSHUFB approach because of its ability to zero lanes.
8705   //
8706   // FIXME: The only exceptions to the above are blends which are exact
8707   // interleavings with direct instructions supporting them. We currently don't
8708   // handle those well here.
8709   if (Subtarget->hasSSSE3()) {
8710     bool V1InUse = false;
8711     bool V2InUse = false;
8712
8713     SDValue PSHUFB = lowerVectorShuffleAsPSHUFB(DL, MVT::v16i8, V1, V2, Mask,
8714                                                 DAG, V1InUse, V2InUse);
8715
8716     // If both V1 and V2 are in use and we can use a direct blend or an unpack,
8717     // do so. This avoids using them to handle blends-with-zero which is
8718     // important as a single pshufb is significantly faster for that.
8719     if (V1InUse && V2InUse) {
8720       if (Subtarget->hasSSE41())
8721         if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v16i8, V1, V2,
8722                                                       Mask, Subtarget, DAG))
8723           return Blend;
8724
8725       // We can use an unpack to do the blending rather than an or in some
8726       // cases. Even though the or may be (very minorly) more efficient, we
8727       // preference this lowering because there are common cases where part of
8728       // the complexity of the shuffles goes away when we do the final blend as
8729       // an unpack.
8730       // FIXME: It might be worth trying to detect if the unpack-feeding
8731       // shuffles will both be pshufb, in which case we shouldn't bother with
8732       // this.
8733       if (SDValue Unpack =
8734               lowerVectorShuffleAsUnpack(DL, MVT::v16i8, V1, V2, Mask, DAG))
8735         return Unpack;
8736     }
8737
8738     return PSHUFB;
8739   }
8740
8741   // There are special ways we can lower some single-element blends.
8742   if (NumV2Elements == 1)
8743     if (SDValue V = lowerVectorShuffleAsElementInsertion(DL, MVT::v16i8, V1, V2,
8744                                                          Mask, Subtarget, DAG))
8745       return V;
8746
8747   if (SDValue BitBlend =
8748           lowerVectorShuffleAsBitBlend(DL, MVT::v16i8, V1, V2, Mask, DAG))
8749     return BitBlend;
8750
8751   // Check whether a compaction lowering can be done. This handles shuffles
8752   // which take every Nth element for some even N. See the helper function for
8753   // details.
8754   //
8755   // We special case these as they can be particularly efficiently handled with
8756   // the PACKUSB instruction on x86 and they show up in common patterns of
8757   // rearranging bytes to truncate wide elements.
8758   if (int NumEvenDrops = canLowerByDroppingEvenElements(Mask)) {
8759     // NumEvenDrops is the power of two stride of the elements. Another way of
8760     // thinking about it is that we need to drop the even elements this many
8761     // times to get the original input.
8762     bool IsSingleInput = isSingleInputShuffleMask(Mask);
8763
8764     // First we need to zero all the dropped bytes.
8765     assert(NumEvenDrops <= 3 &&
8766            "No support for dropping even elements more than 3 times.");
8767     // We use the mask type to pick which bytes are preserved based on how many
8768     // elements are dropped.
8769     MVT MaskVTs[] = { MVT::v8i16, MVT::v4i32, MVT::v2i64 };
8770     SDValue ByteClearMask =
8771         DAG.getNode(ISD::BITCAST, DL, MVT::v16i8,
8772                     DAG.getConstant(0xFF, DL, MaskVTs[NumEvenDrops - 1]));
8773     V1 = DAG.getNode(ISD::AND, DL, MVT::v16i8, V1, ByteClearMask);
8774     if (!IsSingleInput)
8775       V2 = DAG.getNode(ISD::AND, DL, MVT::v16i8, V2, ByteClearMask);
8776
8777     // Now pack things back together.
8778     V1 = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V1);
8779     V2 = IsSingleInput ? V1 : DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V2);
8780     SDValue Result = DAG.getNode(X86ISD::PACKUS, DL, MVT::v16i8, V1, V2);
8781     for (int i = 1; i < NumEvenDrops; ++i) {
8782       Result = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, Result);
8783       Result = DAG.getNode(X86ISD::PACKUS, DL, MVT::v16i8, Result, Result);
8784     }
8785
8786     return Result;
8787   }
8788
8789   // Handle multi-input cases by blending single-input shuffles.
8790   if (NumV2Elements > 0)
8791     return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v16i8, V1, V2,
8792                                                       Mask, DAG);
8793
8794   // The fallback path for single-input shuffles widens this into two v8i16
8795   // vectors with unpacks, shuffles those, and then pulls them back together
8796   // with a pack.
8797   SDValue V = V1;
8798
8799   int LoBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
8800   int HiBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
8801   for (int i = 0; i < 16; ++i)
8802     if (Mask[i] >= 0)
8803       (i < 8 ? LoBlendMask[i] : HiBlendMask[i % 8]) = Mask[i];
8804
8805   SDValue Zero = getZeroVector(MVT::v8i16, Subtarget, DAG, DL);
8806
8807   SDValue VLoHalf, VHiHalf;
8808   // Check if any of the odd lanes in the v16i8 are used. If not, we can mask
8809   // them out and avoid using UNPCK{L,H} to extract the elements of V as
8810   // i16s.
8811   if (std::none_of(std::begin(LoBlendMask), std::end(LoBlendMask),
8812                    [](int M) { return M >= 0 && M % 2 == 1; }) &&
8813       std::none_of(std::begin(HiBlendMask), std::end(HiBlendMask),
8814                    [](int M) { return M >= 0 && M % 2 == 1; })) {
8815     // Use a mask to drop the high bytes.
8816     VLoHalf = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V);
8817     VLoHalf = DAG.getNode(ISD::AND, DL, MVT::v8i16, VLoHalf,
8818                      DAG.getConstant(0x00FF, DL, MVT::v8i16));
8819
8820     // This will be a single vector shuffle instead of a blend so nuke VHiHalf.
8821     VHiHalf = DAG.getUNDEF(MVT::v8i16);
8822
8823     // Squash the masks to point directly into VLoHalf.
8824     for (int &M : LoBlendMask)
8825       if (M >= 0)
8826         M /= 2;
8827     for (int &M : HiBlendMask)
8828       if (M >= 0)
8829         M /= 2;
8830   } else {
8831     // Otherwise just unpack the low half of V into VLoHalf and the high half into
8832     // VHiHalf so that we can blend them as i16s.
8833     VLoHalf = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
8834                      DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i8, V, Zero));
8835     VHiHalf = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
8836                      DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16i8, V, Zero));
8837   }
8838
8839   SDValue LoV = DAG.getVectorShuffle(MVT::v8i16, DL, VLoHalf, VHiHalf, LoBlendMask);
8840   SDValue HiV = DAG.getVectorShuffle(MVT::v8i16, DL, VLoHalf, VHiHalf, HiBlendMask);
8841
8842   return DAG.getNode(X86ISD::PACKUS, DL, MVT::v16i8, LoV, HiV);
8843 }
8844
8845 /// \brief Dispatching routine to lower various 128-bit x86 vector shuffles.
8846 ///
8847 /// This routine breaks down the specific type of 128-bit shuffle and
8848 /// dispatches to the lowering routines accordingly.
8849 static SDValue lower128BitVectorShuffle(SDValue Op, SDValue V1, SDValue V2,
8850                                         MVT VT, const X86Subtarget *Subtarget,
8851                                         SelectionDAG &DAG) {
8852   switch (VT.SimpleTy) {
8853   case MVT::v2i64:
8854     return lowerV2I64VectorShuffle(Op, V1, V2, Subtarget, DAG);
8855   case MVT::v2f64:
8856     return lowerV2F64VectorShuffle(Op, V1, V2, Subtarget, DAG);
8857   case MVT::v4i32:
8858     return lowerV4I32VectorShuffle(Op, V1, V2, Subtarget, DAG);
8859   case MVT::v4f32:
8860     return lowerV4F32VectorShuffle(Op, V1, V2, Subtarget, DAG);
8861   case MVT::v8i16:
8862     return lowerV8I16VectorShuffle(Op, V1, V2, Subtarget, DAG);
8863   case MVT::v16i8:
8864     return lowerV16I8VectorShuffle(Op, V1, V2, Subtarget, DAG);
8865
8866   default:
8867     llvm_unreachable("Unimplemented!");
8868   }
8869 }
8870
8871 /// \brief Helper function to test whether a shuffle mask could be
8872 /// simplified by widening the elements being shuffled.
8873 ///
8874 /// Appends the mask for wider elements in WidenedMask if valid. Otherwise
8875 /// leaves it in an unspecified state.
8876 ///
8877 /// NOTE: This must handle normal vector shuffle masks and *target* vector
8878 /// shuffle masks. The latter have the special property of a '-2' representing
8879 /// a zero-ed lane of a vector.
8880 static bool canWidenShuffleElements(ArrayRef<int> Mask,
8881                                     SmallVectorImpl<int> &WidenedMask) {
8882   for (int i = 0, Size = Mask.size(); i < Size; i += 2) {
8883     // If both elements are undef, its trivial.
8884     if (Mask[i] == SM_SentinelUndef && Mask[i + 1] == SM_SentinelUndef) {
8885       WidenedMask.push_back(SM_SentinelUndef);
8886       continue;
8887     }
8888
8889     // Check for an undef mask and a mask value properly aligned to fit with
8890     // a pair of values. If we find such a case, use the non-undef mask's value.
8891     if (Mask[i] == SM_SentinelUndef && Mask[i + 1] >= 0 && Mask[i + 1] % 2 == 1) {
8892       WidenedMask.push_back(Mask[i + 1] / 2);
8893       continue;
8894     }
8895     if (Mask[i + 1] == SM_SentinelUndef && Mask[i] >= 0 && Mask[i] % 2 == 0) {
8896       WidenedMask.push_back(Mask[i] / 2);
8897       continue;
8898     }
8899
8900     // When zeroing, we need to spread the zeroing across both lanes to widen.
8901     if (Mask[i] == SM_SentinelZero || Mask[i + 1] == SM_SentinelZero) {
8902       if ((Mask[i] == SM_SentinelZero || Mask[i] == SM_SentinelUndef) &&
8903           (Mask[i + 1] == SM_SentinelZero || Mask[i + 1] == SM_SentinelUndef)) {
8904         WidenedMask.push_back(SM_SentinelZero);
8905         continue;
8906       }
8907       return false;
8908     }
8909
8910     // Finally check if the two mask values are adjacent and aligned with
8911     // a pair.
8912     if (Mask[i] != SM_SentinelUndef && Mask[i] % 2 == 0 && Mask[i] + 1 == Mask[i + 1]) {
8913       WidenedMask.push_back(Mask[i] / 2);
8914       continue;
8915     }
8916
8917     // Otherwise we can't safely widen the elements used in this shuffle.
8918     return false;
8919   }
8920   assert(WidenedMask.size() == Mask.size() / 2 &&
8921          "Incorrect size of mask after widening the elements!");
8922
8923   return true;
8924 }
8925
8926 /// \brief Generic routine to split vector shuffle into half-sized shuffles.
8927 ///
8928 /// This routine just extracts two subvectors, shuffles them independently, and
8929 /// then concatenates them back together. This should work effectively with all
8930 /// AVX vector shuffle types.
8931 static SDValue splitAndLowerVectorShuffle(SDLoc DL, MVT VT, SDValue V1,
8932                                           SDValue V2, ArrayRef<int> Mask,
8933                                           SelectionDAG &DAG) {
8934   assert(VT.getSizeInBits() >= 256 &&
8935          "Only for 256-bit or wider vector shuffles!");
8936   assert(V1.getSimpleValueType() == VT && "Bad operand type!");
8937   assert(V2.getSimpleValueType() == VT && "Bad operand type!");
8938
8939   ArrayRef<int> LoMask = Mask.slice(0, Mask.size() / 2);
8940   ArrayRef<int> HiMask = Mask.slice(Mask.size() / 2);
8941
8942   int NumElements = VT.getVectorNumElements();
8943   int SplitNumElements = NumElements / 2;
8944   MVT ScalarVT = VT.getScalarType();
8945   MVT SplitVT = MVT::getVectorVT(ScalarVT, NumElements / 2);
8946
8947   // Rather than splitting build-vectors, just build two narrower build
8948   // vectors. This helps shuffling with splats and zeros.
8949   auto SplitVector = [&](SDValue V) {
8950     while (V.getOpcode() == ISD::BITCAST)
8951       V = V->getOperand(0);
8952
8953     MVT OrigVT = V.getSimpleValueType();
8954     int OrigNumElements = OrigVT.getVectorNumElements();
8955     int OrigSplitNumElements = OrigNumElements / 2;
8956     MVT OrigScalarVT = OrigVT.getScalarType();
8957     MVT OrigSplitVT = MVT::getVectorVT(OrigScalarVT, OrigNumElements / 2);
8958
8959     SDValue LoV, HiV;
8960
8961     auto *BV = dyn_cast<BuildVectorSDNode>(V);
8962     if (!BV) {
8963       LoV = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, OrigSplitVT, V,
8964                         DAG.getIntPtrConstant(0, DL));
8965       HiV = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, OrigSplitVT, V,
8966                         DAG.getIntPtrConstant(OrigSplitNumElements, DL));
8967     } else {
8968
8969       SmallVector<SDValue, 16> LoOps, HiOps;
8970       for (int i = 0; i < OrigSplitNumElements; ++i) {
8971         LoOps.push_back(BV->getOperand(i));
8972         HiOps.push_back(BV->getOperand(i + OrigSplitNumElements));
8973       }
8974       LoV = DAG.getNode(ISD::BUILD_VECTOR, DL, OrigSplitVT, LoOps);
8975       HiV = DAG.getNode(ISD::BUILD_VECTOR, DL, OrigSplitVT, HiOps);
8976     }
8977     return std::make_pair(DAG.getNode(ISD::BITCAST, DL, SplitVT, LoV),
8978                           DAG.getNode(ISD::BITCAST, DL, SplitVT, HiV));
8979   };
8980
8981   SDValue LoV1, HiV1, LoV2, HiV2;
8982   std::tie(LoV1, HiV1) = SplitVector(V1);
8983   std::tie(LoV2, HiV2) = SplitVector(V2);
8984
8985   // Now create two 4-way blends of these half-width vectors.
8986   auto HalfBlend = [&](ArrayRef<int> HalfMask) {
8987     bool UseLoV1 = false, UseHiV1 = false, UseLoV2 = false, UseHiV2 = false;
8988     SmallVector<int, 32> V1BlendMask, V2BlendMask, BlendMask;
8989     for (int i = 0; i < SplitNumElements; ++i) {
8990       int M = HalfMask[i];
8991       if (M >= NumElements) {
8992         if (M >= NumElements + SplitNumElements)
8993           UseHiV2 = true;
8994         else
8995           UseLoV2 = true;
8996         V2BlendMask.push_back(M - NumElements);
8997         V1BlendMask.push_back(-1);
8998         BlendMask.push_back(SplitNumElements + i);
8999       } else if (M >= 0) {
9000         if (M >= SplitNumElements)
9001           UseHiV1 = true;
9002         else
9003           UseLoV1 = true;
9004         V2BlendMask.push_back(-1);
9005         V1BlendMask.push_back(M);
9006         BlendMask.push_back(i);
9007       } else {
9008         V2BlendMask.push_back(-1);
9009         V1BlendMask.push_back(-1);
9010         BlendMask.push_back(-1);
9011       }
9012     }
9013
9014     // Because the lowering happens after all combining takes place, we need to
9015     // manually combine these blend masks as much as possible so that we create
9016     // a minimal number of high-level vector shuffle nodes.
9017
9018     // First try just blending the halves of V1 or V2.
9019     if (!UseLoV1 && !UseHiV1 && !UseLoV2 && !UseHiV2)
9020       return DAG.getUNDEF(SplitVT);
9021     if (!UseLoV2 && !UseHiV2)
9022       return DAG.getVectorShuffle(SplitVT, DL, LoV1, HiV1, V1BlendMask);
9023     if (!UseLoV1 && !UseHiV1)
9024       return DAG.getVectorShuffle(SplitVT, DL, LoV2, HiV2, V2BlendMask);
9025
9026     SDValue V1Blend, V2Blend;
9027     if (UseLoV1 && UseHiV1) {
9028       V1Blend =
9029         DAG.getVectorShuffle(SplitVT, DL, LoV1, HiV1, V1BlendMask);
9030     } else {
9031       // We only use half of V1 so map the usage down into the final blend mask.
9032       V1Blend = UseLoV1 ? LoV1 : HiV1;
9033       for (int i = 0; i < SplitNumElements; ++i)
9034         if (BlendMask[i] >= 0 && BlendMask[i] < SplitNumElements)
9035           BlendMask[i] = V1BlendMask[i] - (UseLoV1 ? 0 : SplitNumElements);
9036     }
9037     if (UseLoV2 && UseHiV2) {
9038       V2Blend =
9039         DAG.getVectorShuffle(SplitVT, DL, LoV2, HiV2, V2BlendMask);
9040     } else {
9041       // We only use half of V2 so map the usage down into the final blend mask.
9042       V2Blend = UseLoV2 ? LoV2 : HiV2;
9043       for (int i = 0; i < SplitNumElements; ++i)
9044         if (BlendMask[i] >= SplitNumElements)
9045           BlendMask[i] = V2BlendMask[i] + (UseLoV2 ? SplitNumElements : 0);
9046     }
9047     return DAG.getVectorShuffle(SplitVT, DL, V1Blend, V2Blend, BlendMask);
9048   };
9049   SDValue Lo = HalfBlend(LoMask);
9050   SDValue Hi = HalfBlend(HiMask);
9051   return DAG.getNode(ISD::CONCAT_VECTORS, DL, VT, Lo, Hi);
9052 }
9053
9054 /// \brief Either split a vector in halves or decompose the shuffles and the
9055 /// blend.
9056 ///
9057 /// This is provided as a good fallback for many lowerings of non-single-input
9058 /// shuffles with more than one 128-bit lane. In those cases, we want to select
9059 /// between splitting the shuffle into 128-bit components and stitching those
9060 /// back together vs. extracting the single-input shuffles and blending those
9061 /// results.
9062 static SDValue lowerVectorShuffleAsSplitOrBlend(SDLoc DL, MVT VT, SDValue V1,
9063                                                 SDValue V2, ArrayRef<int> Mask,
9064                                                 SelectionDAG &DAG) {
9065   assert(!isSingleInputShuffleMask(Mask) && "This routine must not be used to "
9066                                             "lower single-input shuffles as it "
9067                                             "could then recurse on itself.");
9068   int Size = Mask.size();
9069
9070   // If this can be modeled as a broadcast of two elements followed by a blend,
9071   // prefer that lowering. This is especially important because broadcasts can
9072   // often fold with memory operands.
9073   auto DoBothBroadcast = [&] {
9074     int V1BroadcastIdx = -1, V2BroadcastIdx = -1;
9075     for (int M : Mask)
9076       if (M >= Size) {
9077         if (V2BroadcastIdx == -1)
9078           V2BroadcastIdx = M - Size;
9079         else if (M - Size != V2BroadcastIdx)
9080           return false;
9081       } else if (M >= 0) {
9082         if (V1BroadcastIdx == -1)
9083           V1BroadcastIdx = M;
9084         else if (M != V1BroadcastIdx)
9085           return false;
9086       }
9087     return true;
9088   };
9089   if (DoBothBroadcast())
9090     return lowerVectorShuffleAsDecomposedShuffleBlend(DL, VT, V1, V2, Mask,
9091                                                       DAG);
9092
9093   // If the inputs all stem from a single 128-bit lane of each input, then we
9094   // split them rather than blending because the split will decompose to
9095   // unusually few instructions.
9096   int LaneCount = VT.getSizeInBits() / 128;
9097   int LaneSize = Size / LaneCount;
9098   SmallBitVector LaneInputs[2];
9099   LaneInputs[0].resize(LaneCount, false);
9100   LaneInputs[1].resize(LaneCount, false);
9101   for (int i = 0; i < Size; ++i)
9102     if (Mask[i] >= 0)
9103       LaneInputs[Mask[i] / Size][(Mask[i] % Size) / LaneSize] = true;
9104   if (LaneInputs[0].count() <= 1 && LaneInputs[1].count() <= 1)
9105     return splitAndLowerVectorShuffle(DL, VT, V1, V2, Mask, DAG);
9106
9107   // Otherwise, just fall back to decomposed shuffles and a blend. This requires
9108   // that the decomposed single-input shuffles don't end up here.
9109   return lowerVectorShuffleAsDecomposedShuffleBlend(DL, VT, V1, V2, Mask, DAG);
9110 }
9111
9112 /// \brief Lower a vector shuffle crossing multiple 128-bit lanes as
9113 /// a permutation and blend of those lanes.
9114 ///
9115 /// This essentially blends the out-of-lane inputs to each lane into the lane
9116 /// from a permuted copy of the vector. This lowering strategy results in four
9117 /// instructions in the worst case for a single-input cross lane shuffle which
9118 /// is lower than any other fully general cross-lane shuffle strategy I'm aware
9119 /// of. Special cases for each particular shuffle pattern should be handled
9120 /// prior to trying this lowering.
9121 static SDValue lowerVectorShuffleAsLanePermuteAndBlend(SDLoc DL, MVT VT,
9122                                                        SDValue V1, SDValue V2,
9123                                                        ArrayRef<int> Mask,
9124                                                        SelectionDAG &DAG) {
9125   // FIXME: This should probably be generalized for 512-bit vectors as well.
9126   assert(VT.getSizeInBits() == 256 && "Only for 256-bit vector shuffles!");
9127   int LaneSize = Mask.size() / 2;
9128
9129   // If there are only inputs from one 128-bit lane, splitting will in fact be
9130   // less expensive. The flags track whether the given lane contains an element
9131   // that crosses to another lane.
9132   bool LaneCrossing[2] = {false, false};
9133   for (int i = 0, Size = Mask.size(); i < Size; ++i)
9134     if (Mask[i] >= 0 && (Mask[i] % Size) / LaneSize != i / LaneSize)
9135       LaneCrossing[(Mask[i] % Size) / LaneSize] = true;
9136   if (!LaneCrossing[0] || !LaneCrossing[1])
9137     return splitAndLowerVectorShuffle(DL, VT, V1, V2, Mask, DAG);
9138
9139   if (isSingleInputShuffleMask(Mask)) {
9140     SmallVector<int, 32> FlippedBlendMask;
9141     for (int i = 0, Size = Mask.size(); i < Size; ++i)
9142       FlippedBlendMask.push_back(
9143           Mask[i] < 0 ? -1 : (((Mask[i] % Size) / LaneSize == i / LaneSize)
9144                                   ? Mask[i]
9145                                   : Mask[i] % LaneSize +
9146                                         (i / LaneSize) * LaneSize + Size));
9147
9148     // Flip the vector, and blend the results which should now be in-lane. The
9149     // VPERM2X128 mask uses the low 2 bits for the low source and bits 4 and
9150     // 5 for the high source. The value 3 selects the high half of source 2 and
9151     // the value 2 selects the low half of source 2. We only use source 2 to
9152     // allow folding it into a memory operand.
9153     unsigned PERMMask = 3 | 2 << 4;
9154     SDValue Flipped = DAG.getNode(X86ISD::VPERM2X128, DL, VT, DAG.getUNDEF(VT),
9155                                   V1, DAG.getConstant(PERMMask, DL, MVT::i8));
9156     return DAG.getVectorShuffle(VT, DL, V1, Flipped, FlippedBlendMask);
9157   }
9158
9159   // This now reduces to two single-input shuffles of V1 and V2 which at worst
9160   // will be handled by the above logic and a blend of the results, much like
9161   // other patterns in AVX.
9162   return lowerVectorShuffleAsDecomposedShuffleBlend(DL, VT, V1, V2, Mask, DAG);
9163 }
9164
9165 /// \brief Handle lowering 2-lane 128-bit shuffles.
9166 static SDValue lowerV2X128VectorShuffle(SDLoc DL, MVT VT, SDValue V1,
9167                                         SDValue V2, ArrayRef<int> Mask,
9168                                         const X86Subtarget *Subtarget,
9169                                         SelectionDAG &DAG) {
9170   // TODO: If minimizing size and one of the inputs is a zero vector and the
9171   // the zero vector has only one use, we could use a VPERM2X128 to save the
9172   // instruction bytes needed to explicitly generate the zero vector.
9173
9174   // Blends are faster and handle all the non-lane-crossing cases.
9175   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, VT, V1, V2, Mask,
9176                                                 Subtarget, DAG))
9177     return Blend;
9178
9179   bool IsV1Zero = ISD::isBuildVectorAllZeros(V1.getNode());
9180   bool IsV2Zero = ISD::isBuildVectorAllZeros(V2.getNode());
9181
9182   // If either input operand is a zero vector, use VPERM2X128 because its mask
9183   // allows us to replace the zero input with an implicit zero.
9184   if (!IsV1Zero && !IsV2Zero) {
9185     // Check for patterns which can be matched with a single insert of a 128-bit
9186     // subvector.
9187     bool OnlyUsesV1 = isShuffleEquivalent(V1, V2, Mask, {0, 1, 0, 1});
9188     if (OnlyUsesV1 || isShuffleEquivalent(V1, V2, Mask, {0, 1, 4, 5})) {
9189       MVT SubVT = MVT::getVectorVT(VT.getVectorElementType(),
9190                                    VT.getVectorNumElements() / 2);
9191       SDValue LoV = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, SubVT, V1,
9192                                 DAG.getIntPtrConstant(0, DL));
9193       SDValue HiV = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, SubVT,
9194                                 OnlyUsesV1 ? V1 : V2,
9195                                 DAG.getIntPtrConstant(0, DL));
9196       return DAG.getNode(ISD::CONCAT_VECTORS, DL, VT, LoV, HiV);
9197     }
9198   }
9199
9200   // Otherwise form a 128-bit permutation. After accounting for undefs,
9201   // convert the 64-bit shuffle mask selection values into 128-bit
9202   // selection bits by dividing the indexes by 2 and shifting into positions
9203   // defined by a vperm2*128 instruction's immediate control byte.
9204
9205   // The immediate permute control byte looks like this:
9206   //    [1:0] - select 128 bits from sources for low half of destination
9207   //    [2]   - ignore
9208   //    [3]   - zero low half of destination
9209   //    [5:4] - select 128 bits from sources for high half of destination
9210   //    [6]   - ignore
9211   //    [7]   - zero high half of destination
9212
9213   int MaskLO = Mask[0];
9214   if (MaskLO == SM_SentinelUndef)
9215     MaskLO = Mask[1] == SM_SentinelUndef ? 0 : Mask[1];
9216
9217   int MaskHI = Mask[2];
9218   if (MaskHI == SM_SentinelUndef)
9219     MaskHI = Mask[3] == SM_SentinelUndef ? 0 : Mask[3];
9220
9221   unsigned PermMask = MaskLO / 2 | (MaskHI / 2) << 4;
9222
9223   // If either input is a zero vector, replace it with an undef input.
9224   // Shuffle mask values <  4 are selecting elements of V1.
9225   // Shuffle mask values >= 4 are selecting elements of V2.
9226   // Adjust each half of the permute mask by clearing the half that was
9227   // selecting the zero vector and setting the zero mask bit.
9228   if (IsV1Zero) {
9229     V1 = DAG.getUNDEF(VT);
9230     if (MaskLO < 4)
9231       PermMask = (PermMask & 0xf0) | 0x08;
9232     if (MaskHI < 4)
9233       PermMask = (PermMask & 0x0f) | 0x80;
9234   }
9235   if (IsV2Zero) {
9236     V2 = DAG.getUNDEF(VT);
9237     if (MaskLO >= 4)
9238       PermMask = (PermMask & 0xf0) | 0x08;
9239     if (MaskHI >= 4)
9240       PermMask = (PermMask & 0x0f) | 0x80;
9241   }
9242
9243   return DAG.getNode(X86ISD::VPERM2X128, DL, VT, V1, V2,
9244                      DAG.getConstant(PermMask, DL, MVT::i8));
9245 }
9246
9247 /// \brief Lower a vector shuffle by first fixing the 128-bit lanes and then
9248 /// shuffling each lane.
9249 ///
9250 /// This will only succeed when the result of fixing the 128-bit lanes results
9251 /// in a single-input non-lane-crossing shuffle with a repeating shuffle mask in
9252 /// each 128-bit lanes. This handles many cases where we can quickly blend away
9253 /// the lane crosses early and then use simpler shuffles within each lane.
9254 ///
9255 /// FIXME: It might be worthwhile at some point to support this without
9256 /// requiring the 128-bit lane-relative shuffles to be repeating, but currently
9257 /// in x86 only floating point has interesting non-repeating shuffles, and even
9258 /// those are still *marginally* more expensive.
9259 static SDValue lowerVectorShuffleByMerging128BitLanes(
9260     SDLoc DL, MVT VT, SDValue V1, SDValue V2, ArrayRef<int> Mask,
9261     const X86Subtarget *Subtarget, SelectionDAG &DAG) {
9262   assert(!isSingleInputShuffleMask(Mask) &&
9263          "This is only useful with multiple inputs.");
9264
9265   int Size = Mask.size();
9266   int LaneSize = 128 / VT.getScalarSizeInBits();
9267   int NumLanes = Size / LaneSize;
9268   assert(NumLanes > 1 && "Only handles 256-bit and wider shuffles.");
9269
9270   // See if we can build a hypothetical 128-bit lane-fixing shuffle mask. Also
9271   // check whether the in-128-bit lane shuffles share a repeating pattern.
9272   SmallVector<int, 4> Lanes;
9273   Lanes.resize(NumLanes, -1);
9274   SmallVector<int, 4> InLaneMask;
9275   InLaneMask.resize(LaneSize, -1);
9276   for (int i = 0; i < Size; ++i) {
9277     if (Mask[i] < 0)
9278       continue;
9279
9280     int j = i / LaneSize;
9281
9282     if (Lanes[j] < 0) {
9283       // First entry we've seen for this lane.
9284       Lanes[j] = Mask[i] / LaneSize;
9285     } else if (Lanes[j] != Mask[i] / LaneSize) {
9286       // This doesn't match the lane selected previously!
9287       return SDValue();
9288     }
9289
9290     // Check that within each lane we have a consistent shuffle mask.
9291     int k = i % LaneSize;
9292     if (InLaneMask[k] < 0) {
9293       InLaneMask[k] = Mask[i] % LaneSize;
9294     } else if (InLaneMask[k] != Mask[i] % LaneSize) {
9295       // This doesn't fit a repeating in-lane mask.
9296       return SDValue();
9297     }
9298   }
9299
9300   // First shuffle the lanes into place.
9301   MVT LaneVT = MVT::getVectorVT(VT.isFloatingPoint() ? MVT::f64 : MVT::i64,
9302                                 VT.getSizeInBits() / 64);
9303   SmallVector<int, 8> LaneMask;
9304   LaneMask.resize(NumLanes * 2, -1);
9305   for (int i = 0; i < NumLanes; ++i)
9306     if (Lanes[i] >= 0) {
9307       LaneMask[2 * i + 0] = 2*Lanes[i] + 0;
9308       LaneMask[2 * i + 1] = 2*Lanes[i] + 1;
9309     }
9310
9311   V1 = DAG.getNode(ISD::BITCAST, DL, LaneVT, V1);
9312   V2 = DAG.getNode(ISD::BITCAST, DL, LaneVT, V2);
9313   SDValue LaneShuffle = DAG.getVectorShuffle(LaneVT, DL, V1, V2, LaneMask);
9314
9315   // Cast it back to the type we actually want.
9316   LaneShuffle = DAG.getNode(ISD::BITCAST, DL, VT, LaneShuffle);
9317
9318   // Now do a simple shuffle that isn't lane crossing.
9319   SmallVector<int, 8> NewMask;
9320   NewMask.resize(Size, -1);
9321   for (int i = 0; i < Size; ++i)
9322     if (Mask[i] >= 0)
9323       NewMask[i] = (i / LaneSize) * LaneSize + Mask[i] % LaneSize;
9324   assert(!is128BitLaneCrossingShuffleMask(VT, NewMask) &&
9325          "Must not introduce lane crosses at this point!");
9326
9327   return DAG.getVectorShuffle(VT, DL, LaneShuffle, DAG.getUNDEF(VT), NewMask);
9328 }
9329
9330 /// \brief Test whether the specified input (0 or 1) is in-place blended by the
9331 /// given mask.
9332 ///
9333 /// This returns true if the elements from a particular input are already in the
9334 /// slot required by the given mask and require no permutation.
9335 static bool isShuffleMaskInputInPlace(int Input, ArrayRef<int> Mask) {
9336   assert((Input == 0 || Input == 1) && "Only two inputs to shuffles.");
9337   int Size = Mask.size();
9338   for (int i = 0; i < Size; ++i)
9339     if (Mask[i] >= 0 && Mask[i] / Size == Input && Mask[i] % Size != i)
9340       return false;
9341
9342   return true;
9343 }
9344
9345 /// \brief Handle lowering of 4-lane 64-bit floating point shuffles.
9346 ///
9347 /// Also ends up handling lowering of 4-lane 64-bit integer shuffles when AVX2
9348 /// isn't available.
9349 static SDValue lowerV4F64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9350                                        const X86Subtarget *Subtarget,
9351                                        SelectionDAG &DAG) {
9352   SDLoc DL(Op);
9353   assert(V1.getSimpleValueType() == MVT::v4f64 && "Bad operand type!");
9354   assert(V2.getSimpleValueType() == MVT::v4f64 && "Bad operand type!");
9355   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9356   ArrayRef<int> Mask = SVOp->getMask();
9357   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
9358
9359   SmallVector<int, 4> WidenedMask;
9360   if (canWidenShuffleElements(Mask, WidenedMask))
9361     return lowerV2X128VectorShuffle(DL, MVT::v4f64, V1, V2, Mask, Subtarget,
9362                                     DAG);
9363
9364   if (isSingleInputShuffleMask(Mask)) {
9365     // Check for being able to broadcast a single element.
9366     if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v4f64, V1,
9367                                                           Mask, Subtarget, DAG))
9368       return Broadcast;
9369
9370     // Use low duplicate instructions for masks that match their pattern.
9371     if (isShuffleEquivalent(V1, V2, Mask, {0, 0, 2, 2}))
9372       return DAG.getNode(X86ISD::MOVDDUP, DL, MVT::v4f64, V1);
9373
9374     if (!is128BitLaneCrossingShuffleMask(MVT::v4f64, Mask)) {
9375       // Non-half-crossing single input shuffles can be lowerid with an
9376       // interleaved permutation.
9377       unsigned VPERMILPMask = (Mask[0] == 1) | ((Mask[1] == 1) << 1) |
9378                               ((Mask[2] == 3) << 2) | ((Mask[3] == 3) << 3);
9379       return DAG.getNode(X86ISD::VPERMILPI, DL, MVT::v4f64, V1,
9380                          DAG.getConstant(VPERMILPMask, DL, MVT::i8));
9381     }
9382
9383     // With AVX2 we have direct support for this permutation.
9384     if (Subtarget->hasAVX2())
9385       return DAG.getNode(X86ISD::VPERMI, DL, MVT::v4f64, V1,
9386                          getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
9387
9388     // Otherwise, fall back.
9389     return lowerVectorShuffleAsLanePermuteAndBlend(DL, MVT::v4f64, V1, V2, Mask,
9390                                                    DAG);
9391   }
9392
9393   // X86 has dedicated unpack instructions that can handle specific blend
9394   // operations: UNPCKH and UNPCKL.
9395   if (isShuffleEquivalent(V1, V2, Mask, {0, 4, 2, 6}))
9396     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4f64, V1, V2);
9397   if (isShuffleEquivalent(V1, V2, Mask, {1, 5, 3, 7}))
9398     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4f64, V1, V2);
9399   if (isShuffleEquivalent(V1, V2, Mask, {4, 0, 6, 2}))
9400     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4f64, V2, V1);
9401   if (isShuffleEquivalent(V1, V2, Mask, {5, 1, 7, 3}))
9402     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4f64, V2, V1);
9403
9404   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v4f64, V1, V2, Mask,
9405                                                 Subtarget, DAG))
9406     return Blend;
9407
9408   // Check if the blend happens to exactly fit that of SHUFPD.
9409   if ((Mask[0] == -1 || Mask[0] < 2) &&
9410       (Mask[1] == -1 || (Mask[1] >= 4 && Mask[1] < 6)) &&
9411       (Mask[2] == -1 || (Mask[2] >= 2 && Mask[2] < 4)) &&
9412       (Mask[3] == -1 || Mask[3] >= 6)) {
9413     unsigned SHUFPDMask = (Mask[0] == 1) | ((Mask[1] == 5) << 1) |
9414                           ((Mask[2] == 3) << 2) | ((Mask[3] == 7) << 3);
9415     return DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f64, V1, V2,
9416                        DAG.getConstant(SHUFPDMask, DL, MVT::i8));
9417   }
9418   if ((Mask[0] == -1 || (Mask[0] >= 4 && Mask[0] < 6)) &&
9419       (Mask[1] == -1 || Mask[1] < 2) &&
9420       (Mask[2] == -1 || Mask[2] >= 6) &&
9421       (Mask[3] == -1 || (Mask[3] >= 2 && Mask[3] < 4))) {
9422     unsigned SHUFPDMask = (Mask[0] == 5) | ((Mask[1] == 1) << 1) |
9423                           ((Mask[2] == 7) << 2) | ((Mask[3] == 3) << 3);
9424     return DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f64, V2, V1,
9425                        DAG.getConstant(SHUFPDMask, DL, MVT::i8));
9426   }
9427
9428   // Try to simplify this by merging 128-bit lanes to enable a lane-based
9429   // shuffle. However, if we have AVX2 and either inputs are already in place,
9430   // we will be able to shuffle even across lanes the other input in a single
9431   // instruction so skip this pattern.
9432   if (!(Subtarget->hasAVX2() && (isShuffleMaskInputInPlace(0, Mask) ||
9433                                  isShuffleMaskInputInPlace(1, Mask))))
9434     if (SDValue Result = lowerVectorShuffleByMerging128BitLanes(
9435             DL, MVT::v4f64, V1, V2, Mask, Subtarget, DAG))
9436       return Result;
9437
9438   // If we have AVX2 then we always want to lower with a blend because an v4 we
9439   // can fully permute the elements.
9440   if (Subtarget->hasAVX2())
9441     return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v4f64, V1, V2,
9442                                                       Mask, DAG);
9443
9444   // Otherwise fall back on generic lowering.
9445   return lowerVectorShuffleAsSplitOrBlend(DL, MVT::v4f64, V1, V2, Mask, DAG);
9446 }
9447
9448 /// \brief Handle lowering of 4-lane 64-bit integer shuffles.
9449 ///
9450 /// This routine is only called when we have AVX2 and thus a reasonable
9451 /// instruction set for v4i64 shuffling..
9452 static SDValue lowerV4I64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9453                                        const X86Subtarget *Subtarget,
9454                                        SelectionDAG &DAG) {
9455   SDLoc DL(Op);
9456   assert(V1.getSimpleValueType() == MVT::v4i64 && "Bad operand type!");
9457   assert(V2.getSimpleValueType() == MVT::v4i64 && "Bad operand type!");
9458   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9459   ArrayRef<int> Mask = SVOp->getMask();
9460   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
9461   assert(Subtarget->hasAVX2() && "We can only lower v4i64 with AVX2!");
9462
9463   SmallVector<int, 4> WidenedMask;
9464   if (canWidenShuffleElements(Mask, WidenedMask))
9465     return lowerV2X128VectorShuffle(DL, MVT::v4i64, V1, V2, Mask, Subtarget,
9466                                     DAG);
9467
9468   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v4i64, V1, V2, Mask,
9469                                                 Subtarget, DAG))
9470     return Blend;
9471
9472   // Check for being able to broadcast a single element.
9473   if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v4i64, V1,
9474                                                         Mask, Subtarget, DAG))
9475     return Broadcast;
9476
9477   // When the shuffle is mirrored between the 128-bit lanes of the unit, we can
9478   // use lower latency instructions that will operate on both 128-bit lanes.
9479   SmallVector<int, 2> RepeatedMask;
9480   if (is128BitLaneRepeatedShuffleMask(MVT::v4i64, Mask, RepeatedMask)) {
9481     if (isSingleInputShuffleMask(Mask)) {
9482       int PSHUFDMask[] = {-1, -1, -1, -1};
9483       for (int i = 0; i < 2; ++i)
9484         if (RepeatedMask[i] >= 0) {
9485           PSHUFDMask[2 * i] = 2 * RepeatedMask[i];
9486           PSHUFDMask[2 * i + 1] = 2 * RepeatedMask[i] + 1;
9487         }
9488       return DAG.getNode(
9489           ISD::BITCAST, DL, MVT::v4i64,
9490           DAG.getNode(X86ISD::PSHUFD, DL, MVT::v8i32,
9491                       DAG.getNode(ISD::BITCAST, DL, MVT::v8i32, V1),
9492                       getV4X86ShuffleImm8ForMask(PSHUFDMask, DL, DAG)));
9493     }
9494   }
9495
9496   // AVX2 provides a direct instruction for permuting a single input across
9497   // lanes.
9498   if (isSingleInputShuffleMask(Mask))
9499     return DAG.getNode(X86ISD::VPERMI, DL, MVT::v4i64, V1,
9500                        getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
9501
9502   // Try to use shift instructions.
9503   if (SDValue Shift =
9504           lowerVectorShuffleAsShift(DL, MVT::v4i64, V1, V2, Mask, DAG))
9505     return Shift;
9506
9507   // Use dedicated unpack instructions for masks that match their pattern.
9508   if (isShuffleEquivalent(V1, V2, Mask, {0, 4, 2, 6}))
9509     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4i64, V1, V2);
9510   if (isShuffleEquivalent(V1, V2, Mask, {1, 5, 3, 7}))
9511     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4i64, V1, V2);
9512   if (isShuffleEquivalent(V1, V2, Mask, {4, 0, 6, 2}))
9513     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v4i64, V2, V1);
9514   if (isShuffleEquivalent(V1, V2, Mask, {5, 1, 7, 3}))
9515     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v4i64, V2, V1);
9516
9517   // Try to simplify this by merging 128-bit lanes to enable a lane-based
9518   // shuffle. However, if we have AVX2 and either inputs are already in place,
9519   // we will be able to shuffle even across lanes the other input in a single
9520   // instruction so skip this pattern.
9521   if (!(Subtarget->hasAVX2() && (isShuffleMaskInputInPlace(0, Mask) ||
9522                                  isShuffleMaskInputInPlace(1, Mask))))
9523     if (SDValue Result = lowerVectorShuffleByMerging128BitLanes(
9524             DL, MVT::v4i64, V1, V2, Mask, Subtarget, DAG))
9525       return Result;
9526
9527   // Otherwise fall back on generic blend lowering.
9528   return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v4i64, V1, V2,
9529                                                     Mask, DAG);
9530 }
9531
9532 /// \brief Handle lowering of 8-lane 32-bit floating point shuffles.
9533 ///
9534 /// Also ends up handling lowering of 8-lane 32-bit integer shuffles when AVX2
9535 /// isn't available.
9536 static SDValue lowerV8F32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9537                                        const X86Subtarget *Subtarget,
9538                                        SelectionDAG &DAG) {
9539   SDLoc DL(Op);
9540   assert(V1.getSimpleValueType() == MVT::v8f32 && "Bad operand type!");
9541   assert(V2.getSimpleValueType() == MVT::v8f32 && "Bad operand type!");
9542   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9543   ArrayRef<int> Mask = SVOp->getMask();
9544   assert(Mask.size() == 8 && "Unexpected mask size for v8 shuffle!");
9545
9546   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v8f32, V1, V2, Mask,
9547                                                 Subtarget, DAG))
9548     return Blend;
9549
9550   // Check for being able to broadcast a single element.
9551   if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v8f32, V1,
9552                                                         Mask, Subtarget, DAG))
9553     return Broadcast;
9554
9555   // If the shuffle mask is repeated in each 128-bit lane, we have many more
9556   // options to efficiently lower the shuffle.
9557   SmallVector<int, 4> RepeatedMask;
9558   if (is128BitLaneRepeatedShuffleMask(MVT::v8f32, Mask, RepeatedMask)) {
9559     assert(RepeatedMask.size() == 4 &&
9560            "Repeated masks must be half the mask width!");
9561
9562     // Use even/odd duplicate instructions for masks that match their pattern.
9563     if (isShuffleEquivalent(V1, V2, Mask, {0, 0, 2, 2, 4, 4, 6, 6}))
9564       return DAG.getNode(X86ISD::MOVSLDUP, DL, MVT::v8f32, V1);
9565     if (isShuffleEquivalent(V1, V2, Mask, {1, 1, 3, 3, 5, 5, 7, 7}))
9566       return DAG.getNode(X86ISD::MOVSHDUP, DL, MVT::v8f32, V1);
9567
9568     if (isSingleInputShuffleMask(Mask))
9569       return DAG.getNode(X86ISD::VPERMILPI, DL, MVT::v8f32, V1,
9570                          getV4X86ShuffleImm8ForMask(RepeatedMask, DL, DAG));
9571
9572     // Use dedicated unpack instructions for masks that match their pattern.
9573     if (isShuffleEquivalent(V1, V2, Mask, {0, 8, 1, 9, 4, 12, 5, 13}))
9574       return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8f32, V1, V2);
9575     if (isShuffleEquivalent(V1, V2, Mask, {2, 10, 3, 11, 6, 14, 7, 15}))
9576       return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8f32, V1, V2);
9577     if (isShuffleEquivalent(V1, V2, Mask, {8, 0, 9, 1, 12, 4, 13, 5}))
9578       return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8f32, V2, V1);
9579     if (isShuffleEquivalent(V1, V2, Mask, {10, 2, 11, 3, 14, 6, 15, 7}))
9580       return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8f32, V2, V1);
9581
9582     // Otherwise, fall back to a SHUFPS sequence. Here it is important that we
9583     // have already handled any direct blends. We also need to squash the
9584     // repeated mask into a simulated v4f32 mask.
9585     for (int i = 0; i < 4; ++i)
9586       if (RepeatedMask[i] >= 8)
9587         RepeatedMask[i] -= 4;
9588     return lowerVectorShuffleWithSHUFPS(DL, MVT::v8f32, RepeatedMask, V1, V2, DAG);
9589   }
9590
9591   // If we have a single input shuffle with different shuffle patterns in the
9592   // two 128-bit lanes use the variable mask to VPERMILPS.
9593   if (isSingleInputShuffleMask(Mask)) {
9594     SDValue VPermMask[8];
9595     for (int i = 0; i < 8; ++i)
9596       VPermMask[i] = Mask[i] < 0 ? DAG.getUNDEF(MVT::i32)
9597                                  : DAG.getConstant(Mask[i], DL, MVT::i32);
9598     if (!is128BitLaneCrossingShuffleMask(MVT::v8f32, Mask))
9599       return DAG.getNode(
9600           X86ISD::VPERMILPV, DL, MVT::v8f32, V1,
9601           DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v8i32, VPermMask));
9602
9603     if (Subtarget->hasAVX2())
9604       return DAG.getNode(X86ISD::VPERMV, DL, MVT::v8f32,
9605                          DAG.getNode(ISD::BITCAST, DL, MVT::v8f32,
9606                                      DAG.getNode(ISD::BUILD_VECTOR, DL,
9607                                                  MVT::v8i32, VPermMask)),
9608                          V1);
9609
9610     // Otherwise, fall back.
9611     return lowerVectorShuffleAsLanePermuteAndBlend(DL, MVT::v8f32, V1, V2, Mask,
9612                                                    DAG);
9613   }
9614
9615   // Try to simplify this by merging 128-bit lanes to enable a lane-based
9616   // shuffle.
9617   if (SDValue Result = lowerVectorShuffleByMerging128BitLanes(
9618           DL, MVT::v8f32, V1, V2, Mask, Subtarget, DAG))
9619     return Result;
9620
9621   // If we have AVX2 then we always want to lower with a blend because at v8 we
9622   // can fully permute the elements.
9623   if (Subtarget->hasAVX2())
9624     return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v8f32, V1, V2,
9625                                                       Mask, DAG);
9626
9627   // Otherwise fall back on generic lowering.
9628   return lowerVectorShuffleAsSplitOrBlend(DL, MVT::v8f32, V1, V2, Mask, DAG);
9629 }
9630
9631 /// \brief Handle lowering of 8-lane 32-bit integer shuffles.
9632 ///
9633 /// This routine is only called when we have AVX2 and thus a reasonable
9634 /// instruction set for v8i32 shuffling..
9635 static SDValue lowerV8I32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9636                                        const X86Subtarget *Subtarget,
9637                                        SelectionDAG &DAG) {
9638   SDLoc DL(Op);
9639   assert(V1.getSimpleValueType() == MVT::v8i32 && "Bad operand type!");
9640   assert(V2.getSimpleValueType() == MVT::v8i32 && "Bad operand type!");
9641   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9642   ArrayRef<int> Mask = SVOp->getMask();
9643   assert(Mask.size() == 8 && "Unexpected mask size for v8 shuffle!");
9644   assert(Subtarget->hasAVX2() && "We can only lower v8i32 with AVX2!");
9645
9646   // Whenever we can lower this as a zext, that instruction is strictly faster
9647   // than any alternative. It also allows us to fold memory operands into the
9648   // shuffle in many cases.
9649   if (SDValue ZExt = lowerVectorShuffleAsZeroOrAnyExtend(DL, MVT::v8i32, V1, V2,
9650                                                          Mask, Subtarget, DAG))
9651     return ZExt;
9652
9653   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v8i32, V1, V2, Mask,
9654                                                 Subtarget, DAG))
9655     return Blend;
9656
9657   // Check for being able to broadcast a single element.
9658   if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v8i32, V1,
9659                                                         Mask, Subtarget, DAG))
9660     return Broadcast;
9661
9662   // If the shuffle mask is repeated in each 128-bit lane we can use more
9663   // efficient instructions that mirror the shuffles across the two 128-bit
9664   // lanes.
9665   SmallVector<int, 4> RepeatedMask;
9666   if (is128BitLaneRepeatedShuffleMask(MVT::v8i32, Mask, RepeatedMask)) {
9667     assert(RepeatedMask.size() == 4 && "Unexpected repeated mask size!");
9668     if (isSingleInputShuffleMask(Mask))
9669       return DAG.getNode(X86ISD::PSHUFD, DL, MVT::v8i32, V1,
9670                          getV4X86ShuffleImm8ForMask(RepeatedMask, DL, DAG));
9671
9672     // Use dedicated unpack instructions for masks that match their pattern.
9673     if (isShuffleEquivalent(V1, V2, Mask, {0, 8, 1, 9, 4, 12, 5, 13}))
9674       return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8i32, V1, V2);
9675     if (isShuffleEquivalent(V1, V2, Mask, {2, 10, 3, 11, 6, 14, 7, 15}))
9676       return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8i32, V1, V2);
9677     if (isShuffleEquivalent(V1, V2, Mask, {8, 0, 9, 1, 12, 4, 13, 5}))
9678       return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8i32, V2, V1);
9679     if (isShuffleEquivalent(V1, V2, Mask, {10, 2, 11, 3, 14, 6, 15, 7}))
9680       return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8i32, V2, V1);
9681   }
9682
9683   // Try to use shift instructions.
9684   if (SDValue Shift =
9685           lowerVectorShuffleAsShift(DL, MVT::v8i32, V1, V2, Mask, DAG))
9686     return Shift;
9687
9688   if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
9689           DL, MVT::v8i32, V1, V2, Mask, Subtarget, DAG))
9690     return Rotate;
9691
9692   // If the shuffle patterns aren't repeated but it is a single input, directly
9693   // generate a cross-lane VPERMD instruction.
9694   if (isSingleInputShuffleMask(Mask)) {
9695     SDValue VPermMask[8];
9696     for (int i = 0; i < 8; ++i)
9697       VPermMask[i] = Mask[i] < 0 ? DAG.getUNDEF(MVT::i32)
9698                                  : DAG.getConstant(Mask[i], DL, MVT::i32);
9699     return DAG.getNode(
9700         X86ISD::VPERMV, DL, MVT::v8i32,
9701         DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v8i32, VPermMask), V1);
9702   }
9703
9704   // Try to simplify this by merging 128-bit lanes to enable a lane-based
9705   // shuffle.
9706   if (SDValue Result = lowerVectorShuffleByMerging128BitLanes(
9707           DL, MVT::v8i32, V1, V2, Mask, Subtarget, DAG))
9708     return Result;
9709
9710   // Otherwise fall back on generic blend lowering.
9711   return lowerVectorShuffleAsDecomposedShuffleBlend(DL, MVT::v8i32, V1, V2,
9712                                                     Mask, DAG);
9713 }
9714
9715 /// \brief Handle lowering of 16-lane 16-bit integer shuffles.
9716 ///
9717 /// This routine is only called when we have AVX2 and thus a reasonable
9718 /// instruction set for v16i16 shuffling..
9719 static SDValue lowerV16I16VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9720                                         const X86Subtarget *Subtarget,
9721                                         SelectionDAG &DAG) {
9722   SDLoc DL(Op);
9723   assert(V1.getSimpleValueType() == MVT::v16i16 && "Bad operand type!");
9724   assert(V2.getSimpleValueType() == MVT::v16i16 && "Bad operand type!");
9725   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9726   ArrayRef<int> Mask = SVOp->getMask();
9727   assert(Mask.size() == 16 && "Unexpected mask size for v16 shuffle!");
9728   assert(Subtarget->hasAVX2() && "We can only lower v16i16 with AVX2!");
9729
9730   // Whenever we can lower this as a zext, that instruction is strictly faster
9731   // than any alternative. It also allows us to fold memory operands into the
9732   // shuffle in many cases.
9733   if (SDValue ZExt = lowerVectorShuffleAsZeroOrAnyExtend(DL, MVT::v16i16, V1, V2,
9734                                                          Mask, Subtarget, DAG))
9735     return ZExt;
9736
9737   // Check for being able to broadcast a single element.
9738   if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v16i16, V1,
9739                                                         Mask, Subtarget, DAG))
9740     return Broadcast;
9741
9742   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v16i16, V1, V2, Mask,
9743                                                 Subtarget, DAG))
9744     return Blend;
9745
9746   // Use dedicated unpack instructions for masks that match their pattern.
9747   if (isShuffleEquivalent(V1, V2, Mask,
9748                           {// First 128-bit lane:
9749                            0, 16, 1, 17, 2, 18, 3, 19,
9750                            // Second 128-bit lane:
9751                            8, 24, 9, 25, 10, 26, 11, 27}))
9752     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i16, V1, V2);
9753   if (isShuffleEquivalent(V1, V2, Mask,
9754                           {// First 128-bit lane:
9755                            4, 20, 5, 21, 6, 22, 7, 23,
9756                            // Second 128-bit lane:
9757                            12, 28, 13, 29, 14, 30, 15, 31}))
9758     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16i16, V1, V2);
9759
9760   // Try to use shift instructions.
9761   if (SDValue Shift =
9762           lowerVectorShuffleAsShift(DL, MVT::v16i16, V1, V2, Mask, DAG))
9763     return Shift;
9764
9765   // Try to use byte rotation instructions.
9766   if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
9767           DL, MVT::v16i16, V1, V2, Mask, Subtarget, DAG))
9768     return Rotate;
9769
9770   if (isSingleInputShuffleMask(Mask)) {
9771     // There are no generalized cross-lane shuffle operations available on i16
9772     // element types.
9773     if (is128BitLaneCrossingShuffleMask(MVT::v16i16, Mask))
9774       return lowerVectorShuffleAsLanePermuteAndBlend(DL, MVT::v16i16, V1, V2,
9775                                                      Mask, DAG);
9776
9777     SmallVector<int, 8> RepeatedMask;
9778     if (is128BitLaneRepeatedShuffleMask(MVT::v16i16, Mask, RepeatedMask)) {
9779       // As this is a single-input shuffle, the repeated mask should be
9780       // a strictly valid v8i16 mask that we can pass through to the v8i16
9781       // lowering to handle even the v16 case.
9782       return lowerV8I16GeneralSingleInputVectorShuffle(
9783           DL, MVT::v16i16, V1, RepeatedMask, Subtarget, DAG);
9784     }
9785
9786     SDValue PSHUFBMask[32];
9787     for (int i = 0; i < 16; ++i) {
9788       if (Mask[i] == -1) {
9789         PSHUFBMask[2 * i] = PSHUFBMask[2 * i + 1] = DAG.getUNDEF(MVT::i8);
9790         continue;
9791       }
9792
9793       int M = i < 8 ? Mask[i] : Mask[i] - 8;
9794       assert(M >= 0 && M < 8 && "Invalid single-input mask!");
9795       PSHUFBMask[2 * i] = DAG.getConstant(2 * M, DL, MVT::i8);
9796       PSHUFBMask[2 * i + 1] = DAG.getConstant(2 * M + 1, DL, MVT::i8);
9797     }
9798     return DAG.getNode(
9799         ISD::BITCAST, DL, MVT::v16i16,
9800         DAG.getNode(
9801             X86ISD::PSHUFB, DL, MVT::v32i8,
9802             DAG.getNode(ISD::BITCAST, DL, MVT::v32i8, V1),
9803             DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v32i8, PSHUFBMask)));
9804   }
9805
9806   // Try to simplify this by merging 128-bit lanes to enable a lane-based
9807   // shuffle.
9808   if (SDValue Result = lowerVectorShuffleByMerging128BitLanes(
9809           DL, MVT::v16i16, V1, V2, Mask, Subtarget, DAG))
9810     return Result;
9811
9812   // Otherwise fall back on generic lowering.
9813   return lowerVectorShuffleAsSplitOrBlend(DL, MVT::v16i16, V1, V2, Mask, DAG);
9814 }
9815
9816 /// \brief Handle lowering of 32-lane 8-bit integer shuffles.
9817 ///
9818 /// This routine is only called when we have AVX2 and thus a reasonable
9819 /// instruction set for v32i8 shuffling..
9820 static SDValue lowerV32I8VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9821                                        const X86Subtarget *Subtarget,
9822                                        SelectionDAG &DAG) {
9823   SDLoc DL(Op);
9824   assert(V1.getSimpleValueType() == MVT::v32i8 && "Bad operand type!");
9825   assert(V2.getSimpleValueType() == MVT::v32i8 && "Bad operand type!");
9826   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9827   ArrayRef<int> Mask = SVOp->getMask();
9828   assert(Mask.size() == 32 && "Unexpected mask size for v32 shuffle!");
9829   assert(Subtarget->hasAVX2() && "We can only lower v32i8 with AVX2!");
9830
9831   // Whenever we can lower this as a zext, that instruction is strictly faster
9832   // than any alternative. It also allows us to fold memory operands into the
9833   // shuffle in many cases.
9834   if (SDValue ZExt = lowerVectorShuffleAsZeroOrAnyExtend(DL, MVT::v32i8, V1, V2,
9835                                                          Mask, Subtarget, DAG))
9836     return ZExt;
9837
9838   // Check for being able to broadcast a single element.
9839   if (SDValue Broadcast = lowerVectorShuffleAsBroadcast(DL, MVT::v32i8, V1,
9840                                                         Mask, Subtarget, DAG))
9841     return Broadcast;
9842
9843   if (SDValue Blend = lowerVectorShuffleAsBlend(DL, MVT::v32i8, V1, V2, Mask,
9844                                                 Subtarget, DAG))
9845     return Blend;
9846
9847   // Use dedicated unpack instructions for masks that match their pattern.
9848   // Note that these are repeated 128-bit lane unpacks, not unpacks across all
9849   // 256-bit lanes.
9850   if (isShuffleEquivalent(
9851           V1, V2, Mask,
9852           {// First 128-bit lane:
9853            0, 32, 1, 33, 2, 34, 3, 35, 4, 36, 5, 37, 6, 38, 7, 39,
9854            // Second 128-bit lane:
9855            16, 48, 17, 49, 18, 50, 19, 51, 20, 52, 21, 53, 22, 54, 23, 55}))
9856     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v32i8, V1, V2);
9857   if (isShuffleEquivalent(
9858           V1, V2, Mask,
9859           {// First 128-bit lane:
9860            8, 40, 9, 41, 10, 42, 11, 43, 12, 44, 13, 45, 14, 46, 15, 47,
9861            // Second 128-bit lane:
9862            24, 56, 25, 57, 26, 58, 27, 59, 28, 60, 29, 61, 30, 62, 31, 63}))
9863     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v32i8, V1, V2);
9864
9865   // Try to use shift instructions.
9866   if (SDValue Shift =
9867           lowerVectorShuffleAsShift(DL, MVT::v32i8, V1, V2, Mask, DAG))
9868     return Shift;
9869
9870   // Try to use byte rotation instructions.
9871   if (SDValue Rotate = lowerVectorShuffleAsByteRotate(
9872           DL, MVT::v32i8, V1, V2, Mask, Subtarget, DAG))
9873     return Rotate;
9874
9875   if (isSingleInputShuffleMask(Mask)) {
9876     // There are no generalized cross-lane shuffle operations available on i8
9877     // element types.
9878     if (is128BitLaneCrossingShuffleMask(MVT::v32i8, Mask))
9879       return lowerVectorShuffleAsLanePermuteAndBlend(DL, MVT::v32i8, V1, V2,
9880                                                      Mask, DAG);
9881
9882     SDValue PSHUFBMask[32];
9883     for (int i = 0; i < 32; ++i)
9884       PSHUFBMask[i] =
9885           Mask[i] < 0
9886               ? DAG.getUNDEF(MVT::i8)
9887               : DAG.getConstant(Mask[i] < 16 ? Mask[i] : Mask[i] - 16, DL,
9888                                 MVT::i8);
9889
9890     return DAG.getNode(
9891         X86ISD::PSHUFB, DL, MVT::v32i8, V1,
9892         DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v32i8, PSHUFBMask));
9893   }
9894
9895   // Try to simplify this by merging 128-bit lanes to enable a lane-based
9896   // shuffle.
9897   if (SDValue Result = lowerVectorShuffleByMerging128BitLanes(
9898           DL, MVT::v32i8, V1, V2, Mask, Subtarget, DAG))
9899     return Result;
9900
9901   // Otherwise fall back on generic lowering.
9902   return lowerVectorShuffleAsSplitOrBlend(DL, MVT::v32i8, V1, V2, Mask, DAG);
9903 }
9904
9905 /// \brief High-level routine to lower various 256-bit x86 vector shuffles.
9906 ///
9907 /// This routine either breaks down the specific type of a 256-bit x86 vector
9908 /// shuffle or splits it into two 128-bit shuffles and fuses the results back
9909 /// together based on the available instructions.
9910 static SDValue lower256BitVectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9911                                         MVT VT, const X86Subtarget *Subtarget,
9912                                         SelectionDAG &DAG) {
9913   SDLoc DL(Op);
9914   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9915   ArrayRef<int> Mask = SVOp->getMask();
9916
9917   // If we have a single input to the zero element, insert that into V1 if we
9918   // can do so cheaply.
9919   int NumElts = VT.getVectorNumElements();
9920   int NumV2Elements = std::count_if(Mask.begin(), Mask.end(), [NumElts](int M) {
9921     return M >= NumElts;
9922   });
9923
9924   if (NumV2Elements == 1 && Mask[0] >= NumElts)
9925     if (SDValue Insertion = lowerVectorShuffleAsElementInsertion(
9926                               DL, VT, V1, V2, Mask, Subtarget, DAG))
9927       return Insertion;
9928
9929   // There is a really nice hard cut-over between AVX1 and AVX2 that means we can
9930   // check for those subtargets here and avoid much of the subtarget querying in
9931   // the per-vector-type lowering routines. With AVX1 we have essentially *zero*
9932   // ability to manipulate a 256-bit vector with integer types. Since we'll use
9933   // floating point types there eventually, just immediately cast everything to
9934   // a float and operate entirely in that domain.
9935   if (VT.isInteger() && !Subtarget->hasAVX2()) {
9936     int ElementBits = VT.getScalarSizeInBits();
9937     if (ElementBits < 32)
9938       // No floating point type available, decompose into 128-bit vectors.
9939       return splitAndLowerVectorShuffle(DL, VT, V1, V2, Mask, DAG);
9940
9941     MVT FpVT = MVT::getVectorVT(MVT::getFloatingPointVT(ElementBits),
9942                                 VT.getVectorNumElements());
9943     V1 = DAG.getNode(ISD::BITCAST, DL, FpVT, V1);
9944     V2 = DAG.getNode(ISD::BITCAST, DL, FpVT, V2);
9945     return DAG.getNode(ISD::BITCAST, DL, VT,
9946                        DAG.getVectorShuffle(FpVT, DL, V1, V2, Mask));
9947   }
9948
9949   switch (VT.SimpleTy) {
9950   case MVT::v4f64:
9951     return lowerV4F64VectorShuffle(Op, V1, V2, Subtarget, DAG);
9952   case MVT::v4i64:
9953     return lowerV4I64VectorShuffle(Op, V1, V2, Subtarget, DAG);
9954   case MVT::v8f32:
9955     return lowerV8F32VectorShuffle(Op, V1, V2, Subtarget, DAG);
9956   case MVT::v8i32:
9957     return lowerV8I32VectorShuffle(Op, V1, V2, Subtarget, DAG);
9958   case MVT::v16i16:
9959     return lowerV16I16VectorShuffle(Op, V1, V2, Subtarget, DAG);
9960   case MVT::v32i8:
9961     return lowerV32I8VectorShuffle(Op, V1, V2, Subtarget, DAG);
9962
9963   default:
9964     llvm_unreachable("Not a valid 256-bit x86 vector type!");
9965   }
9966 }
9967
9968 /// \brief Handle lowering of 8-lane 64-bit floating point shuffles.
9969 static SDValue lowerV8F64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9970                                        const X86Subtarget *Subtarget,
9971                                        SelectionDAG &DAG) {
9972   SDLoc DL(Op);
9973   assert(V1.getSimpleValueType() == MVT::v8f64 && "Bad operand type!");
9974   assert(V2.getSimpleValueType() == MVT::v8f64 && "Bad operand type!");
9975   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9976   ArrayRef<int> Mask = SVOp->getMask();
9977   assert(Mask.size() == 8 && "Unexpected mask size for v8 shuffle!");
9978
9979   // X86 has dedicated unpack instructions that can handle specific blend
9980   // operations: UNPCKH and UNPCKL.
9981   if (isShuffleEquivalent(V1, V2, Mask, {0, 8, 2, 10, 4, 12, 6, 14}))
9982     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8f64, V1, V2);
9983   if (isShuffleEquivalent(V1, V2, Mask, {1, 9, 3, 11, 5, 13, 7, 15}))
9984     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8f64, V1, V2);
9985
9986   // FIXME: Implement direct support for this type!
9987   return splitAndLowerVectorShuffle(DL, MVT::v8f64, V1, V2, Mask, DAG);
9988 }
9989
9990 /// \brief Handle lowering of 16-lane 32-bit floating point shuffles.
9991 static SDValue lowerV16F32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
9992                                        const X86Subtarget *Subtarget,
9993                                        SelectionDAG &DAG) {
9994   SDLoc DL(Op);
9995   assert(V1.getSimpleValueType() == MVT::v16f32 && "Bad operand type!");
9996   assert(V2.getSimpleValueType() == MVT::v16f32 && "Bad operand type!");
9997   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9998   ArrayRef<int> Mask = SVOp->getMask();
9999   assert(Mask.size() == 16 && "Unexpected mask size for v16 shuffle!");
10000
10001   // Use dedicated unpack instructions for masks that match their pattern.
10002   if (isShuffleEquivalent(V1, V2, Mask,
10003                           {// First 128-bit lane.
10004                            0, 16, 1, 17, 4, 20, 5, 21,
10005                            // Second 128-bit lane.
10006                            8, 24, 9, 25, 12, 28, 13, 29}))
10007     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16f32, V1, V2);
10008   if (isShuffleEquivalent(V1, V2, Mask,
10009                           {// First 128-bit lane.
10010                            2, 18, 3, 19, 6, 22, 7, 23,
10011                            // Second 128-bit lane.
10012                            10, 26, 11, 27, 14, 30, 15, 31}))
10013     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16f32, V1, V2);
10014
10015   // FIXME: Implement direct support for this type!
10016   return splitAndLowerVectorShuffle(DL, MVT::v16f32, V1, V2, Mask, DAG);
10017 }
10018
10019 /// \brief Handle lowering of 8-lane 64-bit integer shuffles.
10020 static SDValue lowerV8I64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
10021                                        const X86Subtarget *Subtarget,
10022                                        SelectionDAG &DAG) {
10023   SDLoc DL(Op);
10024   assert(V1.getSimpleValueType() == MVT::v8i64 && "Bad operand type!");
10025   assert(V2.getSimpleValueType() == MVT::v8i64 && "Bad operand type!");
10026   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
10027   ArrayRef<int> Mask = SVOp->getMask();
10028   assert(Mask.size() == 8 && "Unexpected mask size for v8 shuffle!");
10029
10030   // X86 has dedicated unpack instructions that can handle specific blend
10031   // operations: UNPCKH and UNPCKL.
10032   if (isShuffleEquivalent(V1, V2, Mask, {0, 8, 2, 10, 4, 12, 6, 14}))
10033     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8i64, V1, V2);
10034   if (isShuffleEquivalent(V1, V2, Mask, {1, 9, 3, 11, 5, 13, 7, 15}))
10035     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v8i64, V1, V2);
10036
10037   // FIXME: Implement direct support for this type!
10038   return splitAndLowerVectorShuffle(DL, MVT::v8i64, V1, V2, Mask, DAG);
10039 }
10040
10041 /// \brief Handle lowering of 16-lane 32-bit integer shuffles.
10042 static SDValue lowerV16I32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
10043                                        const X86Subtarget *Subtarget,
10044                                        SelectionDAG &DAG) {
10045   SDLoc DL(Op);
10046   assert(V1.getSimpleValueType() == MVT::v16i32 && "Bad operand type!");
10047   assert(V2.getSimpleValueType() == MVT::v16i32 && "Bad operand type!");
10048   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
10049   ArrayRef<int> Mask = SVOp->getMask();
10050   assert(Mask.size() == 16 && "Unexpected mask size for v16 shuffle!");
10051
10052   // Use dedicated unpack instructions for masks that match their pattern.
10053   if (isShuffleEquivalent(V1, V2, Mask,
10054                           {// First 128-bit lane.
10055                            0, 16, 1, 17, 4, 20, 5, 21,
10056                            // Second 128-bit lane.
10057                            8, 24, 9, 25, 12, 28, 13, 29}))
10058     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i32, V1, V2);
10059   if (isShuffleEquivalent(V1, V2, Mask,
10060                           {// First 128-bit lane.
10061                            2, 18, 3, 19, 6, 22, 7, 23,
10062                            // Second 128-bit lane.
10063                            10, 26, 11, 27, 14, 30, 15, 31}))
10064     return DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16i32, V1, V2);
10065
10066   // FIXME: Implement direct support for this type!
10067   return splitAndLowerVectorShuffle(DL, MVT::v16i32, V1, V2, Mask, DAG);
10068 }
10069
10070 /// \brief Handle lowering of 32-lane 16-bit integer shuffles.
10071 static SDValue lowerV32I16VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
10072                                         const X86Subtarget *Subtarget,
10073                                         SelectionDAG &DAG) {
10074   SDLoc DL(Op);
10075   assert(V1.getSimpleValueType() == MVT::v32i16 && "Bad operand type!");
10076   assert(V2.getSimpleValueType() == MVT::v32i16 && "Bad operand type!");
10077   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
10078   ArrayRef<int> Mask = SVOp->getMask();
10079   assert(Mask.size() == 32 && "Unexpected mask size for v32 shuffle!");
10080   assert(Subtarget->hasBWI() && "We can only lower v32i16 with AVX-512-BWI!");
10081
10082   // FIXME: Implement direct support for this type!
10083   return splitAndLowerVectorShuffle(DL, MVT::v32i16, V1, V2, Mask, DAG);
10084 }
10085
10086 /// \brief Handle lowering of 64-lane 8-bit integer shuffles.
10087 static SDValue lowerV64I8VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
10088                                        const X86Subtarget *Subtarget,
10089                                        SelectionDAG &DAG) {
10090   SDLoc DL(Op);
10091   assert(V1.getSimpleValueType() == MVT::v64i8 && "Bad operand type!");
10092   assert(V2.getSimpleValueType() == MVT::v64i8 && "Bad operand type!");
10093   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
10094   ArrayRef<int> Mask = SVOp->getMask();
10095   assert(Mask.size() == 64 && "Unexpected mask size for v64 shuffle!");
10096   assert(Subtarget->hasBWI() && "We can only lower v64i8 with AVX-512-BWI!");
10097
10098   // FIXME: Implement direct support for this type!
10099   return splitAndLowerVectorShuffle(DL, MVT::v64i8, V1, V2, Mask, DAG);
10100 }
10101
10102 /// \brief High-level routine to lower various 512-bit x86 vector shuffles.
10103 ///
10104 /// This routine either breaks down the specific type of a 512-bit x86 vector
10105 /// shuffle or splits it into two 256-bit shuffles and fuses the results back
10106 /// together based on the available instructions.
10107 static SDValue lower512BitVectorShuffle(SDValue Op, SDValue V1, SDValue V2,
10108                                         MVT VT, const X86Subtarget *Subtarget,
10109                                         SelectionDAG &DAG) {
10110   SDLoc DL(Op);
10111   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
10112   ArrayRef<int> Mask = SVOp->getMask();
10113   assert(Subtarget->hasAVX512() &&
10114          "Cannot lower 512-bit vectors w/ basic ISA!");
10115
10116   // Check for being able to broadcast a single element.
10117   if (SDValue Broadcast =
10118           lowerVectorShuffleAsBroadcast(DL, VT, V1, Mask, Subtarget, DAG))
10119     return Broadcast;
10120
10121   // Dispatch to each element type for lowering. If we don't have supprot for
10122   // specific element type shuffles at 512 bits, immediately split them and
10123   // lower them. Each lowering routine of a given type is allowed to assume that
10124   // the requisite ISA extensions for that element type are available.
10125   switch (VT.SimpleTy) {
10126   case MVT::v8f64:
10127     return lowerV8F64VectorShuffle(Op, V1, V2, Subtarget, DAG);
10128   case MVT::v16f32:
10129     return lowerV16F32VectorShuffle(Op, V1, V2, Subtarget, DAG);
10130   case MVT::v8i64:
10131     return lowerV8I64VectorShuffle(Op, V1, V2, Subtarget, DAG);
10132   case MVT::v16i32:
10133     return lowerV16I32VectorShuffle(Op, V1, V2, Subtarget, DAG);
10134   case MVT::v32i16:
10135     if (Subtarget->hasBWI())
10136       return lowerV32I16VectorShuffle(Op, V1, V2, Subtarget, DAG);
10137     break;
10138   case MVT::v64i8:
10139     if (Subtarget->hasBWI())
10140       return lowerV64I8VectorShuffle(Op, V1, V2, Subtarget, DAG);
10141     break;
10142
10143   default:
10144     llvm_unreachable("Not a valid 512-bit x86 vector type!");
10145   }
10146
10147   // Otherwise fall back on splitting.
10148   return splitAndLowerVectorShuffle(DL, VT, V1, V2, Mask, DAG);
10149 }
10150
10151 /// \brief Top-level lowering for x86 vector shuffles.
10152 ///
10153 /// This handles decomposition, canonicalization, and lowering of all x86
10154 /// vector shuffles. Most of the specific lowering strategies are encapsulated
10155 /// above in helper routines. The canonicalization attempts to widen shuffles
10156 /// to involve fewer lanes of wider elements, consolidate symmetric patterns
10157 /// s.t. only one of the two inputs needs to be tested, etc.
10158 static SDValue lowerVectorShuffle(SDValue Op, const X86Subtarget *Subtarget,
10159                                   SelectionDAG &DAG) {
10160   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
10161   ArrayRef<int> Mask = SVOp->getMask();
10162   SDValue V1 = Op.getOperand(0);
10163   SDValue V2 = Op.getOperand(1);
10164   MVT VT = Op.getSimpleValueType();
10165   int NumElements = VT.getVectorNumElements();
10166   SDLoc dl(Op);
10167
10168   assert(VT.getSizeInBits() != 64 && "Can't lower MMX shuffles");
10169
10170   bool V1IsUndef = V1.getOpcode() == ISD::UNDEF;
10171   bool V2IsUndef = V2.getOpcode() == ISD::UNDEF;
10172   if (V1IsUndef && V2IsUndef)
10173     return DAG.getUNDEF(VT);
10174
10175   // When we create a shuffle node we put the UNDEF node to second operand,
10176   // but in some cases the first operand may be transformed to UNDEF.
10177   // In this case we should just commute the node.
10178   if (V1IsUndef)
10179     return DAG.getCommutedVectorShuffle(*SVOp);
10180
10181   // Check for non-undef masks pointing at an undef vector and make the masks
10182   // undef as well. This makes it easier to match the shuffle based solely on
10183   // the mask.
10184   if (V2IsUndef)
10185     for (int M : Mask)
10186       if (M >= NumElements) {
10187         SmallVector<int, 8> NewMask(Mask.begin(), Mask.end());
10188         for (int &M : NewMask)
10189           if (M >= NumElements)
10190             M = -1;
10191         return DAG.getVectorShuffle(VT, dl, V1, V2, NewMask);
10192       }
10193
10194   // We actually see shuffles that are entirely re-arrangements of a set of
10195   // zero inputs. This mostly happens while decomposing complex shuffles into
10196   // simple ones. Directly lower these as a buildvector of zeros.
10197   SmallBitVector Zeroable = computeZeroableShuffleElements(Mask, V1, V2);
10198   if (Zeroable.all())
10199     return getZeroVector(VT, Subtarget, DAG, dl);
10200
10201   // Try to collapse shuffles into using a vector type with fewer elements but
10202   // wider element types. We cap this to not form integers or floating point
10203   // elements wider than 64 bits, but it might be interesting to form i128
10204   // integers to handle flipping the low and high halves of AVX 256-bit vectors.
10205   SmallVector<int, 16> WidenedMask;
10206   if (VT.getScalarSizeInBits() < 64 &&
10207       canWidenShuffleElements(Mask, WidenedMask)) {
10208     MVT NewEltVT = VT.isFloatingPoint()
10209                        ? MVT::getFloatingPointVT(VT.getScalarSizeInBits() * 2)
10210                        : MVT::getIntegerVT(VT.getScalarSizeInBits() * 2);
10211     MVT NewVT = MVT::getVectorVT(NewEltVT, VT.getVectorNumElements() / 2);
10212     // Make sure that the new vector type is legal. For example, v2f64 isn't
10213     // legal on SSE1.
10214     if (DAG.getTargetLoweringInfo().isTypeLegal(NewVT)) {
10215       V1 = DAG.getNode(ISD::BITCAST, dl, NewVT, V1);
10216       V2 = DAG.getNode(ISD::BITCAST, dl, NewVT, V2);
10217       return DAG.getNode(ISD::BITCAST, dl, VT,
10218                          DAG.getVectorShuffle(NewVT, dl, V1, V2, WidenedMask));
10219     }
10220   }
10221
10222   int NumV1Elements = 0, NumUndefElements = 0, NumV2Elements = 0;
10223   for (int M : SVOp->getMask())
10224     if (M < 0)
10225       ++NumUndefElements;
10226     else if (M < NumElements)
10227       ++NumV1Elements;
10228     else
10229       ++NumV2Elements;
10230
10231   // Commute the shuffle as needed such that more elements come from V1 than
10232   // V2. This allows us to match the shuffle pattern strictly on how many
10233   // elements come from V1 without handling the symmetric cases.
10234   if (NumV2Elements > NumV1Elements)
10235     return DAG.getCommutedVectorShuffle(*SVOp);
10236
10237   // When the number of V1 and V2 elements are the same, try to minimize the
10238   // number of uses of V2 in the low half of the vector. When that is tied,
10239   // ensure that the sum of indices for V1 is equal to or lower than the sum
10240   // indices for V2. When those are equal, try to ensure that the number of odd
10241   // indices for V1 is lower than the number of odd indices for V2.
10242   if (NumV1Elements == NumV2Elements) {
10243     int LowV1Elements = 0, LowV2Elements = 0;
10244     for (int M : SVOp->getMask().slice(0, NumElements / 2))
10245       if (M >= NumElements)
10246         ++LowV2Elements;
10247       else if (M >= 0)
10248         ++LowV1Elements;
10249     if (LowV2Elements > LowV1Elements) {
10250       return DAG.getCommutedVectorShuffle(*SVOp);
10251     } else if (LowV2Elements == LowV1Elements) {
10252       int SumV1Indices = 0, SumV2Indices = 0;
10253       for (int i = 0, Size = SVOp->getMask().size(); i < Size; ++i)
10254         if (SVOp->getMask()[i] >= NumElements)
10255           SumV2Indices += i;
10256         else if (SVOp->getMask()[i] >= 0)
10257           SumV1Indices += i;
10258       if (SumV2Indices < SumV1Indices) {
10259         return DAG.getCommutedVectorShuffle(*SVOp);
10260       } else if (SumV2Indices == SumV1Indices) {
10261         int NumV1OddIndices = 0, NumV2OddIndices = 0;
10262         for (int i = 0, Size = SVOp->getMask().size(); i < Size; ++i)
10263           if (SVOp->getMask()[i] >= NumElements)
10264             NumV2OddIndices += i % 2;
10265           else if (SVOp->getMask()[i] >= 0)
10266             NumV1OddIndices += i % 2;
10267         if (NumV2OddIndices < NumV1OddIndices)
10268           return DAG.getCommutedVectorShuffle(*SVOp);
10269       }
10270     }
10271   }
10272
10273   // For each vector width, delegate to a specialized lowering routine.
10274   if (VT.getSizeInBits() == 128)
10275     return lower128BitVectorShuffle(Op, V1, V2, VT, Subtarget, DAG);
10276
10277   if (VT.getSizeInBits() == 256)
10278     return lower256BitVectorShuffle(Op, V1, V2, VT, Subtarget, DAG);
10279
10280   // Force AVX-512 vectors to be scalarized for now.
10281   // FIXME: Implement AVX-512 support!
10282   if (VT.getSizeInBits() == 512)
10283     return lower512BitVectorShuffle(Op, V1, V2, VT, Subtarget, DAG);
10284
10285   llvm_unreachable("Unimplemented!");
10286 }
10287
10288 // This function assumes its argument is a BUILD_VECTOR of constants or
10289 // undef SDNodes. i.e: ISD::isBuildVectorOfConstantSDNodes(BuildVector) is
10290 // true.
10291 static bool BUILD_VECTORtoBlendMask(BuildVectorSDNode *BuildVector,
10292                                     unsigned &MaskValue) {
10293   MaskValue = 0;
10294   unsigned NumElems = BuildVector->getNumOperands();
10295   // There are 2 lanes if (NumElems > 8), and 1 lane otherwise.
10296   unsigned NumLanes = (NumElems - 1) / 8 + 1;
10297   unsigned NumElemsInLane = NumElems / NumLanes;
10298
10299   // Blend for v16i16 should be symetric for the both lanes.
10300   for (unsigned i = 0; i < NumElemsInLane; ++i) {
10301     SDValue EltCond = BuildVector->getOperand(i);
10302     SDValue SndLaneEltCond =
10303         (NumLanes == 2) ? BuildVector->getOperand(i + NumElemsInLane) : EltCond;
10304
10305     int Lane1Cond = -1, Lane2Cond = -1;
10306     if (isa<ConstantSDNode>(EltCond))
10307       Lane1Cond = !isZero(EltCond);
10308     if (isa<ConstantSDNode>(SndLaneEltCond))
10309       Lane2Cond = !isZero(SndLaneEltCond);
10310
10311     if (Lane1Cond == Lane2Cond || Lane2Cond < 0)
10312       // Lane1Cond != 0, means we want the first argument.
10313       // Lane1Cond == 0, means we want the second argument.
10314       // The encoding of this argument is 0 for the first argument, 1
10315       // for the second. Therefore, invert the condition.
10316       MaskValue |= !Lane1Cond << i;
10317     else if (Lane1Cond < 0)
10318       MaskValue |= !Lane2Cond << i;
10319     else
10320       return false;
10321   }
10322   return true;
10323 }
10324
10325 /// \brief Try to lower a VSELECT instruction to a vector shuffle.
10326 static SDValue lowerVSELECTtoVectorShuffle(SDValue Op,
10327                                            const X86Subtarget *Subtarget,
10328                                            SelectionDAG &DAG) {
10329   SDValue Cond = Op.getOperand(0);
10330   SDValue LHS = Op.getOperand(1);
10331   SDValue RHS = Op.getOperand(2);
10332   SDLoc dl(Op);
10333   MVT VT = Op.getSimpleValueType();
10334
10335   if (!ISD::isBuildVectorOfConstantSDNodes(Cond.getNode()))
10336     return SDValue();
10337   auto *CondBV = cast<BuildVectorSDNode>(Cond);
10338
10339   // Only non-legal VSELECTs reach this lowering, convert those into generic
10340   // shuffles and re-use the shuffle lowering path for blends.
10341   SmallVector<int, 32> Mask;
10342   for (int i = 0, Size = VT.getVectorNumElements(); i < Size; ++i) {
10343     SDValue CondElt = CondBV->getOperand(i);
10344     Mask.push_back(
10345         isa<ConstantSDNode>(CondElt) ? i + (isZero(CondElt) ? Size : 0) : -1);
10346   }
10347   return DAG.getVectorShuffle(VT, dl, LHS, RHS, Mask);
10348 }
10349
10350 SDValue X86TargetLowering::LowerVSELECT(SDValue Op, SelectionDAG &DAG) const {
10351   // A vselect where all conditions and data are constants can be optimized into
10352   // a single vector load by SelectionDAGLegalize::ExpandBUILD_VECTOR().
10353   if (ISD::isBuildVectorOfConstantSDNodes(Op.getOperand(0).getNode()) &&
10354       ISD::isBuildVectorOfConstantSDNodes(Op.getOperand(1).getNode()) &&
10355       ISD::isBuildVectorOfConstantSDNodes(Op.getOperand(2).getNode()))
10356     return SDValue();
10357
10358   // Try to lower this to a blend-style vector shuffle. This can handle all
10359   // constant condition cases.
10360   if (SDValue BlendOp = lowerVSELECTtoVectorShuffle(Op, Subtarget, DAG))
10361     return BlendOp;
10362
10363   // Variable blends are only legal from SSE4.1 onward.
10364   if (!Subtarget->hasSSE41())
10365     return SDValue();
10366
10367   // Only some types will be legal on some subtargets. If we can emit a legal
10368   // VSELECT-matching blend, return Op, and but if we need to expand, return
10369   // a null value.
10370   switch (Op.getSimpleValueType().SimpleTy) {
10371   default:
10372     // Most of the vector types have blends past SSE4.1.
10373     return Op;
10374
10375   case MVT::v32i8:
10376     // The byte blends for AVX vectors were introduced only in AVX2.
10377     if (Subtarget->hasAVX2())
10378       return Op;
10379
10380     return SDValue();
10381
10382   case MVT::v8i16:
10383   case MVT::v16i16:
10384     // AVX-512 BWI and VLX features support VSELECT with i16 elements.
10385     if (Subtarget->hasBWI() && Subtarget->hasVLX())
10386       return Op;
10387
10388     // FIXME: We should custom lower this by fixing the condition and using i8
10389     // blends.
10390     return SDValue();
10391   }
10392 }
10393
10394 static SDValue LowerEXTRACT_VECTOR_ELT_SSE4(SDValue Op, SelectionDAG &DAG) {
10395   MVT VT = Op.getSimpleValueType();
10396   SDLoc dl(Op);
10397
10398   if (!Op.getOperand(0).getSimpleValueType().is128BitVector())
10399     return SDValue();
10400
10401   if (VT.getSizeInBits() == 8) {
10402     SDValue Extract = DAG.getNode(X86ISD::PEXTRB, dl, MVT::i32,
10403                                   Op.getOperand(0), Op.getOperand(1));
10404     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, MVT::i32, Extract,
10405                                   DAG.getValueType(VT));
10406     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
10407   }
10408
10409   if (VT.getSizeInBits() == 16) {
10410     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
10411     // If Idx is 0, it's cheaper to do a move instead of a pextrw.
10412     if (Idx == 0)
10413       return DAG.getNode(ISD::TRUNCATE, dl, MVT::i16,
10414                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
10415                                      DAG.getNode(ISD::BITCAST, dl,
10416                                                  MVT::v4i32,
10417                                                  Op.getOperand(0)),
10418                                      Op.getOperand(1)));
10419     SDValue Extract = DAG.getNode(X86ISD::PEXTRW, dl, MVT::i32,
10420                                   Op.getOperand(0), Op.getOperand(1));
10421     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, MVT::i32, Extract,
10422                                   DAG.getValueType(VT));
10423     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
10424   }
10425
10426   if (VT == MVT::f32) {
10427     // EXTRACTPS outputs to a GPR32 register which will require a movd to copy
10428     // the result back to FR32 register. It's only worth matching if the
10429     // result has a single use which is a store or a bitcast to i32.  And in
10430     // the case of a store, it's not worth it if the index is a constant 0,
10431     // because a MOVSSmr can be used instead, which is smaller and faster.
10432     if (!Op.hasOneUse())
10433       return SDValue();
10434     SDNode *User = *Op.getNode()->use_begin();
10435     if ((User->getOpcode() != ISD::STORE ||
10436          (isa<ConstantSDNode>(Op.getOperand(1)) &&
10437           cast<ConstantSDNode>(Op.getOperand(1))->isNullValue())) &&
10438         (User->getOpcode() != ISD::BITCAST ||
10439          User->getValueType(0) != MVT::i32))
10440       return SDValue();
10441     SDValue Extract = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
10442                                   DAG.getNode(ISD::BITCAST, dl, MVT::v4i32,
10443                                               Op.getOperand(0)),
10444                                               Op.getOperand(1));
10445     return DAG.getNode(ISD::BITCAST, dl, MVT::f32, Extract);
10446   }
10447
10448   if (VT == MVT::i32 || VT == MVT::i64) {
10449     // ExtractPS/pextrq works with constant index.
10450     if (isa<ConstantSDNode>(Op.getOperand(1)))
10451       return Op;
10452   }
10453   return SDValue();
10454 }
10455
10456 /// Extract one bit from mask vector, like v16i1 or v8i1.
10457 /// AVX-512 feature.
10458 SDValue
10459 X86TargetLowering::ExtractBitFromMaskVector(SDValue Op, SelectionDAG &DAG) const {
10460   SDValue Vec = Op.getOperand(0);
10461   SDLoc dl(Vec);
10462   MVT VecVT = Vec.getSimpleValueType();
10463   SDValue Idx = Op.getOperand(1);
10464   MVT EltVT = Op.getSimpleValueType();
10465
10466   assert((EltVT == MVT::i1) && "Unexpected operands in ExtractBitFromMaskVector");
10467   assert((VecVT.getVectorNumElements() <= 16 || Subtarget->hasBWI()) &&
10468          "Unexpected vector type in ExtractBitFromMaskVector");
10469
10470   // variable index can't be handled in mask registers,
10471   // extend vector to VR512
10472   if (!isa<ConstantSDNode>(Idx)) {
10473     MVT ExtVT = (VecVT == MVT::v8i1 ?  MVT::v8i64 : MVT::v16i32);
10474     SDValue Ext = DAG.getNode(ISD::ZERO_EXTEND, dl, ExtVT, Vec);
10475     SDValue Elt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
10476                               ExtVT.getVectorElementType(), Ext, Idx);
10477     return DAG.getNode(ISD::TRUNCATE, dl, EltVT, Elt);
10478   }
10479
10480   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10481   const TargetRegisterClass* rc = getRegClassFor(VecVT);
10482   if (!Subtarget->hasDQI() && (VecVT.getVectorNumElements() <= 8))
10483     rc = getRegClassFor(MVT::v16i1);
10484   unsigned MaxSift = rc->getSize()*8 - 1;
10485   Vec = DAG.getNode(X86ISD::VSHLI, dl, VecVT, Vec,
10486                     DAG.getConstant(MaxSift - IdxVal, dl, MVT::i8));
10487   Vec = DAG.getNode(X86ISD::VSRLI, dl, VecVT, Vec,
10488                     DAG.getConstant(MaxSift, dl, MVT::i8));
10489   return DAG.getNode(X86ISD::VEXTRACT, dl, MVT::i1, Vec,
10490                        DAG.getIntPtrConstant(0, dl));
10491 }
10492
10493 SDValue
10494 X86TargetLowering::LowerEXTRACT_VECTOR_ELT(SDValue Op,
10495                                            SelectionDAG &DAG) const {
10496   SDLoc dl(Op);
10497   SDValue Vec = Op.getOperand(0);
10498   MVT VecVT = Vec.getSimpleValueType();
10499   SDValue Idx = Op.getOperand(1);
10500
10501   if (Op.getSimpleValueType() == MVT::i1)
10502     return ExtractBitFromMaskVector(Op, DAG);
10503
10504   if (!isa<ConstantSDNode>(Idx)) {
10505     if (VecVT.is512BitVector() ||
10506         (VecVT.is256BitVector() && Subtarget->hasInt256() &&
10507          VecVT.getVectorElementType().getSizeInBits() == 32)) {
10508
10509       MVT MaskEltVT =
10510         MVT::getIntegerVT(VecVT.getVectorElementType().getSizeInBits());
10511       MVT MaskVT = MVT::getVectorVT(MaskEltVT, VecVT.getSizeInBits() /
10512                                     MaskEltVT.getSizeInBits());
10513
10514       Idx = DAG.getZExtOrTrunc(Idx, dl, MaskEltVT);
10515       SDValue Mask = DAG.getNode(X86ISD::VINSERT, dl, MaskVT,
10516                                 getZeroVector(MaskVT, Subtarget, DAG, dl),
10517                                 Idx, DAG.getConstant(0, dl, getPointerTy()));
10518       SDValue Perm = DAG.getNode(X86ISD::VPERMV, dl, VecVT, Mask, Vec);
10519       return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, Op.getValueType(),
10520                         Perm, DAG.getConstant(0, dl, getPointerTy()));
10521     }
10522     return SDValue();
10523   }
10524
10525   // If this is a 256-bit vector result, first extract the 128-bit vector and
10526   // then extract the element from the 128-bit vector.
10527   if (VecVT.is256BitVector() || VecVT.is512BitVector()) {
10528
10529     unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10530     // Get the 128-bit vector.
10531     Vec = Extract128BitVector(Vec, IdxVal, DAG, dl);
10532     MVT EltVT = VecVT.getVectorElementType();
10533
10534     unsigned ElemsPerChunk = 128 / EltVT.getSizeInBits();
10535
10536     //if (IdxVal >= NumElems/2)
10537     //  IdxVal -= NumElems/2;
10538     IdxVal -= (IdxVal/ElemsPerChunk)*ElemsPerChunk;
10539     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, Op.getValueType(), Vec,
10540                        DAG.getConstant(IdxVal, dl, MVT::i32));
10541   }
10542
10543   assert(VecVT.is128BitVector() && "Unexpected vector length");
10544
10545   if (Subtarget->hasSSE41()) {
10546     SDValue Res = LowerEXTRACT_VECTOR_ELT_SSE4(Op, DAG);
10547     if (Res.getNode())
10548       return Res;
10549   }
10550
10551   MVT VT = Op.getSimpleValueType();
10552   // TODO: handle v16i8.
10553   if (VT.getSizeInBits() == 16) {
10554     SDValue Vec = Op.getOperand(0);
10555     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
10556     if (Idx == 0)
10557       return DAG.getNode(ISD::TRUNCATE, dl, MVT::i16,
10558                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
10559                                      DAG.getNode(ISD::BITCAST, dl,
10560                                                  MVT::v4i32, Vec),
10561                                      Op.getOperand(1)));
10562     // Transform it so it match pextrw which produces a 32-bit result.
10563     MVT EltVT = MVT::i32;
10564     SDValue Extract = DAG.getNode(X86ISD::PEXTRW, dl, EltVT,
10565                                   Op.getOperand(0), Op.getOperand(1));
10566     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, EltVT, Extract,
10567                                   DAG.getValueType(VT));
10568     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
10569   }
10570
10571   if (VT.getSizeInBits() == 32) {
10572     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
10573     if (Idx == 0)
10574       return Op;
10575
10576     // SHUFPS the element to the lowest double word, then movss.
10577     int Mask[4] = { static_cast<int>(Idx), -1, -1, -1 };
10578     MVT VVT = Op.getOperand(0).getSimpleValueType();
10579     SDValue Vec = DAG.getVectorShuffle(VVT, dl, Op.getOperand(0),
10580                                        DAG.getUNDEF(VVT), Mask);
10581     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, Vec,
10582                        DAG.getIntPtrConstant(0, dl));
10583   }
10584
10585   if (VT.getSizeInBits() == 64) {
10586     // FIXME: .td only matches this for <2 x f64>, not <2 x i64> on 32b
10587     // FIXME: seems like this should be unnecessary if mov{h,l}pd were taught
10588     //        to match extract_elt for f64.
10589     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
10590     if (Idx == 0)
10591       return Op;
10592
10593     // UNPCKHPD the element to the lowest double word, then movsd.
10594     // Note if the lower 64 bits of the result of the UNPCKHPD is then stored
10595     // to a f64mem, the whole operation is folded into a single MOVHPDmr.
10596     int Mask[2] = { 1, -1 };
10597     MVT VVT = Op.getOperand(0).getSimpleValueType();
10598     SDValue Vec = DAG.getVectorShuffle(VVT, dl, Op.getOperand(0),
10599                                        DAG.getUNDEF(VVT), Mask);
10600     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, Vec,
10601                        DAG.getIntPtrConstant(0, dl));
10602   }
10603
10604   return SDValue();
10605 }
10606
10607 /// Insert one bit to mask vector, like v16i1 or v8i1.
10608 /// AVX-512 feature.
10609 SDValue
10610 X86TargetLowering::InsertBitToMaskVector(SDValue Op, SelectionDAG &DAG) const {
10611   SDLoc dl(Op);
10612   SDValue Vec = Op.getOperand(0);
10613   SDValue Elt = Op.getOperand(1);
10614   SDValue Idx = Op.getOperand(2);
10615   MVT VecVT = Vec.getSimpleValueType();
10616
10617   if (!isa<ConstantSDNode>(Idx)) {
10618     // Non constant index. Extend source and destination,
10619     // insert element and then truncate the result.
10620     MVT ExtVecVT = (VecVT == MVT::v8i1 ?  MVT::v8i64 : MVT::v16i32);
10621     MVT ExtEltVT = (VecVT == MVT::v8i1 ?  MVT::i64 : MVT::i32);
10622     SDValue ExtOp = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, ExtVecVT,
10623       DAG.getNode(ISD::ZERO_EXTEND, dl, ExtVecVT, Vec),
10624       DAG.getNode(ISD::ZERO_EXTEND, dl, ExtEltVT, Elt), Idx);
10625     return DAG.getNode(ISD::TRUNCATE, dl, VecVT, ExtOp);
10626   }
10627
10628   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10629   SDValue EltInVec = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VecVT, Elt);
10630   if (Vec.getOpcode() == ISD::UNDEF)
10631     return DAG.getNode(X86ISD::VSHLI, dl, VecVT, EltInVec,
10632                        DAG.getConstant(IdxVal, dl, MVT::i8));
10633   const TargetRegisterClass* rc = getRegClassFor(VecVT);
10634   unsigned MaxSift = rc->getSize()*8 - 1;
10635   EltInVec = DAG.getNode(X86ISD::VSHLI, dl, VecVT, EltInVec,
10636                     DAG.getConstant(MaxSift, dl, MVT::i8));
10637   EltInVec = DAG.getNode(X86ISD::VSRLI, dl, VecVT, EltInVec,
10638                     DAG.getConstant(MaxSift - IdxVal, dl, MVT::i8));
10639   return DAG.getNode(ISD::OR, dl, VecVT, Vec, EltInVec);
10640 }
10641
10642 SDValue X86TargetLowering::LowerINSERT_VECTOR_ELT(SDValue Op,
10643                                                   SelectionDAG &DAG) const {
10644   MVT VT = Op.getSimpleValueType();
10645   MVT EltVT = VT.getVectorElementType();
10646
10647   if (EltVT == MVT::i1)
10648     return InsertBitToMaskVector(Op, DAG);
10649
10650   SDLoc dl(Op);
10651   SDValue N0 = Op.getOperand(0);
10652   SDValue N1 = Op.getOperand(1);
10653   SDValue N2 = Op.getOperand(2);
10654   if (!isa<ConstantSDNode>(N2))
10655     return SDValue();
10656   auto *N2C = cast<ConstantSDNode>(N2);
10657   unsigned IdxVal = N2C->getZExtValue();
10658
10659   // If the vector is wider than 128 bits, extract the 128-bit subvector, insert
10660   // into that, and then insert the subvector back into the result.
10661   if (VT.is256BitVector() || VT.is512BitVector()) {
10662     // With a 256-bit vector, we can insert into the zero element efficiently
10663     // using a blend if we have AVX or AVX2 and the right data type.
10664     if (VT.is256BitVector() && IdxVal == 0) {
10665       // TODO: It is worthwhile to cast integer to floating point and back
10666       // and incur a domain crossing penalty if that's what we'll end up
10667       // doing anyway after extracting to a 128-bit vector.
10668       if ((Subtarget->hasAVX() && (EltVT == MVT::f64 || EltVT == MVT::f32)) ||
10669           (Subtarget->hasAVX2() && EltVT == MVT::i32)) {
10670         SDValue N1Vec = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, N1);
10671         N2 = DAG.getIntPtrConstant(1, dl);
10672         return DAG.getNode(X86ISD::BLENDI, dl, VT, N0, N1Vec, N2);
10673       }
10674     }
10675
10676     // Get the desired 128-bit vector chunk.
10677     SDValue V = Extract128BitVector(N0, IdxVal, DAG, dl);
10678
10679     // Insert the element into the desired chunk.
10680     unsigned NumEltsIn128 = 128 / EltVT.getSizeInBits();
10681     unsigned IdxIn128 = IdxVal - (IdxVal / NumEltsIn128) * NumEltsIn128;
10682
10683     V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, V.getValueType(), V, N1,
10684                     DAG.getConstant(IdxIn128, dl, MVT::i32));
10685
10686     // Insert the changed part back into the bigger vector
10687     return Insert128BitVector(N0, V, IdxVal, DAG, dl);
10688   }
10689   assert(VT.is128BitVector() && "Only 128-bit vector types should be left!");
10690
10691   if (Subtarget->hasSSE41()) {
10692     if (EltVT.getSizeInBits() == 8 || EltVT.getSizeInBits() == 16) {
10693       unsigned Opc;
10694       if (VT == MVT::v8i16) {
10695         Opc = X86ISD::PINSRW;
10696       } else {
10697         assert(VT == MVT::v16i8);
10698         Opc = X86ISD::PINSRB;
10699       }
10700
10701       // Transform it so it match pinsr{b,w} which expects a GR32 as its second
10702       // argument.
10703       if (N1.getValueType() != MVT::i32)
10704         N1 = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, N1);
10705       if (N2.getValueType() != MVT::i32)
10706         N2 = DAG.getIntPtrConstant(IdxVal, dl);
10707       return DAG.getNode(Opc, dl, VT, N0, N1, N2);
10708     }
10709
10710     if (EltVT == MVT::f32) {
10711       // Bits [7:6] of the constant are the source select. This will always be
10712       //   zero here. The DAG Combiner may combine an extract_elt index into
10713       //   these bits. For example (insert (extract, 3), 2) could be matched by
10714       //   putting the '3' into bits [7:6] of X86ISD::INSERTPS.
10715       // Bits [5:4] of the constant are the destination select. This is the
10716       //   value of the incoming immediate.
10717       // Bits [3:0] of the constant are the zero mask. The DAG Combiner may
10718       //   combine either bitwise AND or insert of float 0.0 to set these bits.
10719
10720       const Function *F = DAG.getMachineFunction().getFunction();
10721       bool MinSize = F->hasFnAttribute(Attribute::MinSize);
10722       if (IdxVal == 0 && (!MinSize || !MayFoldLoad(N1))) {
10723         // If this is an insertion of 32-bits into the low 32-bits of
10724         // a vector, we prefer to generate a blend with immediate rather
10725         // than an insertps. Blends are simpler operations in hardware and so
10726         // will always have equal or better performance than insertps.
10727         // But if optimizing for size and there's a load folding opportunity,
10728         // generate insertps because blendps does not have a 32-bit memory
10729         // operand form.
10730         N2 = DAG.getIntPtrConstant(1, dl);
10731         N1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4f32, N1);
10732         return DAG.getNode(X86ISD::BLENDI, dl, VT, N0, N1, N2);
10733       }
10734       N2 = DAG.getIntPtrConstant(IdxVal << 4, dl);
10735       // Create this as a scalar to vector..
10736       N1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4f32, N1);
10737       return DAG.getNode(X86ISD::INSERTPS, dl, VT, N0, N1, N2);
10738     }
10739
10740     if (EltVT == MVT::i32 || EltVT == MVT::i64) {
10741       // PINSR* works with constant index.
10742       return Op;
10743     }
10744   }
10745
10746   if (EltVT == MVT::i8)
10747     return SDValue();
10748
10749   if (EltVT.getSizeInBits() == 16) {
10750     // Transform it so it match pinsrw which expects a 16-bit value in a GR32
10751     // as its second argument.
10752     if (N1.getValueType() != MVT::i32)
10753       N1 = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, N1);
10754     if (N2.getValueType() != MVT::i32)
10755       N2 = DAG.getIntPtrConstant(IdxVal, dl);
10756     return DAG.getNode(X86ISD::PINSRW, dl, VT, N0, N1, N2);
10757   }
10758   return SDValue();
10759 }
10760
10761 static SDValue LowerSCALAR_TO_VECTOR(SDValue Op, SelectionDAG &DAG) {
10762   SDLoc dl(Op);
10763   MVT OpVT = Op.getSimpleValueType();
10764
10765   // If this is a 256-bit vector result, first insert into a 128-bit
10766   // vector and then insert into the 256-bit vector.
10767   if (!OpVT.is128BitVector()) {
10768     // Insert into a 128-bit vector.
10769     unsigned SizeFactor = OpVT.getSizeInBits()/128;
10770     MVT VT128 = MVT::getVectorVT(OpVT.getVectorElementType(),
10771                                  OpVT.getVectorNumElements() / SizeFactor);
10772
10773     Op = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT128, Op.getOperand(0));
10774
10775     // Insert the 128-bit vector.
10776     return Insert128BitVector(DAG.getUNDEF(OpVT), Op, 0, DAG, dl);
10777   }
10778
10779   if (OpVT == MVT::v1i64 &&
10780       Op.getOperand(0).getValueType() == MVT::i64)
10781     return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v1i64, Op.getOperand(0));
10782
10783   SDValue AnyExt = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, Op.getOperand(0));
10784   assert(OpVT.is128BitVector() && "Expected an SSE type!");
10785   return DAG.getNode(ISD::BITCAST, dl, OpVT,
10786                      DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,AnyExt));
10787 }
10788
10789 // Lower a node with an EXTRACT_SUBVECTOR opcode.  This may result in
10790 // a simple subregister reference or explicit instructions to grab
10791 // upper bits of a vector.
10792 static SDValue LowerEXTRACT_SUBVECTOR(SDValue Op, const X86Subtarget *Subtarget,
10793                                       SelectionDAG &DAG) {
10794   SDLoc dl(Op);
10795   SDValue In =  Op.getOperand(0);
10796   SDValue Idx = Op.getOperand(1);
10797   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10798   MVT ResVT   = Op.getSimpleValueType();
10799   MVT InVT    = In.getSimpleValueType();
10800
10801   if (Subtarget->hasFp256()) {
10802     if (ResVT.is128BitVector() &&
10803         (InVT.is256BitVector() || InVT.is512BitVector()) &&
10804         isa<ConstantSDNode>(Idx)) {
10805       return Extract128BitVector(In, IdxVal, DAG, dl);
10806     }
10807     if (ResVT.is256BitVector() && InVT.is512BitVector() &&
10808         isa<ConstantSDNode>(Idx)) {
10809       return Extract256BitVector(In, IdxVal, DAG, dl);
10810     }
10811   }
10812   return SDValue();
10813 }
10814
10815 // Lower a node with an INSERT_SUBVECTOR opcode.  This may result in a
10816 // simple superregister reference or explicit instructions to insert
10817 // the upper bits of a vector.
10818 static SDValue LowerINSERT_SUBVECTOR(SDValue Op, const X86Subtarget *Subtarget,
10819                                      SelectionDAG &DAG) {
10820   if (!Subtarget->hasAVX())
10821     return SDValue();
10822
10823   SDLoc dl(Op);
10824   SDValue Vec = Op.getOperand(0);
10825   SDValue SubVec = Op.getOperand(1);
10826   SDValue Idx = Op.getOperand(2);
10827
10828   if (!isa<ConstantSDNode>(Idx))
10829     return SDValue();
10830
10831   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10832   MVT OpVT = Op.getSimpleValueType();
10833   MVT SubVecVT = SubVec.getSimpleValueType();
10834
10835   // Fold two 16-byte subvector loads into one 32-byte load:
10836   // (insert_subvector (insert_subvector undef, (load addr), 0),
10837   //                   (load addr + 16), Elts/2)
10838   // --> load32 addr
10839   if ((IdxVal == OpVT.getVectorNumElements() / 2) &&
10840       Vec.getOpcode() == ISD::INSERT_SUBVECTOR &&
10841       OpVT.is256BitVector() && SubVecVT.is128BitVector() &&
10842       !Subtarget->isUnalignedMem32Slow()) {
10843     SDValue SubVec2 = Vec.getOperand(1);
10844     if (auto *Idx2 = dyn_cast<ConstantSDNode>(Vec.getOperand(2))) {
10845       if (Idx2->getZExtValue() == 0) {
10846         SDValue Ops[] = { SubVec2, SubVec };
10847         SDValue LD = EltsFromConsecutiveLoads(OpVT, Ops, dl, DAG, false);
10848         if (LD.getNode())
10849           return LD;
10850       }
10851     }
10852   }
10853
10854   if ((OpVT.is256BitVector() || OpVT.is512BitVector()) &&
10855       SubVecVT.is128BitVector())
10856     return Insert128BitVector(Vec, SubVec, IdxVal, DAG, dl);
10857
10858   if (OpVT.is512BitVector() && SubVecVT.is256BitVector())
10859     return Insert256BitVector(Vec, SubVec, IdxVal, DAG, dl);
10860
10861   if (OpVT.getVectorElementType() == MVT::i1) {
10862     if (IdxVal == 0  && Vec.getOpcode() == ISD::UNDEF) // the operation is legal
10863       return Op;
10864     SDValue ZeroIdx = DAG.getIntPtrConstant(0, dl);
10865     SDValue Undef = DAG.getUNDEF(OpVT);
10866     unsigned NumElems = OpVT.getVectorNumElements();
10867     SDValue ShiftBits = DAG.getConstant(NumElems/2, dl, MVT::i8);
10868
10869     if (IdxVal == OpVT.getVectorNumElements() / 2) {
10870       // Zero upper bits of the Vec
10871       Vec = DAG.getNode(X86ISD::VSHLI, dl, OpVT, Vec, ShiftBits);
10872       Vec = DAG.getNode(X86ISD::VSRLI, dl, OpVT, Vec, ShiftBits);
10873
10874       SDValue Vec2 = DAG.getNode(ISD::INSERT_SUBVECTOR, dl, OpVT, Undef,
10875                                  SubVec, ZeroIdx);
10876       Vec2 = DAG.getNode(X86ISD::VSHLI, dl, OpVT, Vec2, ShiftBits);
10877       return DAG.getNode(ISD::OR, dl, OpVT, Vec, Vec2);
10878     }
10879     if (IdxVal == 0) {
10880       SDValue Vec2 = DAG.getNode(ISD::INSERT_SUBVECTOR, dl, OpVT, Undef,
10881                                  SubVec, ZeroIdx);
10882       // Zero upper bits of the Vec2
10883       Vec2 = DAG.getNode(X86ISD::VSHLI, dl, OpVT, Vec2, ShiftBits);
10884       Vec2 = DAG.getNode(X86ISD::VSRLI, dl, OpVT, Vec2, ShiftBits);
10885       // Zero lower bits of the Vec
10886       Vec = DAG.getNode(X86ISD::VSRLI, dl, OpVT, Vec, ShiftBits);
10887       Vec = DAG.getNode(X86ISD::VSHLI, dl, OpVT, Vec, ShiftBits);
10888       // Merge them together
10889       return DAG.getNode(ISD::OR, dl, OpVT, Vec, Vec2);
10890     }
10891   }
10892   return SDValue();
10893 }
10894
10895 // ConstantPool, JumpTable, GlobalAddress, and ExternalSymbol are lowered as
10896 // their target countpart wrapped in the X86ISD::Wrapper node. Suppose N is
10897 // one of the above mentioned nodes. It has to be wrapped because otherwise
10898 // Select(N) returns N. So the raw TargetGlobalAddress nodes, etc. can only
10899 // be used to form addressing mode. These wrapped nodes will be selected
10900 // into MOV32ri.
10901 SDValue
10902 X86TargetLowering::LowerConstantPool(SDValue Op, SelectionDAG &DAG) const {
10903   ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(Op);
10904
10905   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10906   // global base reg.
10907   unsigned char OpFlag = 0;
10908   unsigned WrapperKind = X86ISD::Wrapper;
10909   CodeModel::Model M = DAG.getTarget().getCodeModel();
10910
10911   if (Subtarget->isPICStyleRIPRel() &&
10912       (M == CodeModel::Small || M == CodeModel::Kernel))
10913     WrapperKind = X86ISD::WrapperRIP;
10914   else if (Subtarget->isPICStyleGOT())
10915     OpFlag = X86II::MO_GOTOFF;
10916   else if (Subtarget->isPICStyleStubPIC())
10917     OpFlag = X86II::MO_PIC_BASE_OFFSET;
10918
10919   SDValue Result = DAG.getTargetConstantPool(CP->getConstVal(), getPointerTy(),
10920                                              CP->getAlignment(),
10921                                              CP->getOffset(), OpFlag);
10922   SDLoc DL(CP);
10923   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10924   // With PIC, the address is actually $g + Offset.
10925   if (OpFlag) {
10926     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10927                          DAG.getNode(X86ISD::GlobalBaseReg,
10928                                      SDLoc(), getPointerTy()),
10929                          Result);
10930   }
10931
10932   return Result;
10933 }
10934
10935 SDValue X86TargetLowering::LowerJumpTable(SDValue Op, SelectionDAG &DAG) const {
10936   JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
10937
10938   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10939   // global base reg.
10940   unsigned char OpFlag = 0;
10941   unsigned WrapperKind = X86ISD::Wrapper;
10942   CodeModel::Model M = DAG.getTarget().getCodeModel();
10943
10944   if (Subtarget->isPICStyleRIPRel() &&
10945       (M == CodeModel::Small || M == CodeModel::Kernel))
10946     WrapperKind = X86ISD::WrapperRIP;
10947   else if (Subtarget->isPICStyleGOT())
10948     OpFlag = X86II::MO_GOTOFF;
10949   else if (Subtarget->isPICStyleStubPIC())
10950     OpFlag = X86II::MO_PIC_BASE_OFFSET;
10951
10952   SDValue Result = DAG.getTargetJumpTable(JT->getIndex(), getPointerTy(),
10953                                           OpFlag);
10954   SDLoc DL(JT);
10955   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10956
10957   // With PIC, the address is actually $g + Offset.
10958   if (OpFlag)
10959     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10960                          DAG.getNode(X86ISD::GlobalBaseReg,
10961                                      SDLoc(), getPointerTy()),
10962                          Result);
10963
10964   return Result;
10965 }
10966
10967 SDValue
10968 X86TargetLowering::LowerExternalSymbol(SDValue Op, SelectionDAG &DAG) const {
10969   const char *Sym = cast<ExternalSymbolSDNode>(Op)->getSymbol();
10970
10971   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10972   // global base reg.
10973   unsigned char OpFlag = 0;
10974   unsigned WrapperKind = X86ISD::Wrapper;
10975   CodeModel::Model M = DAG.getTarget().getCodeModel();
10976
10977   if (Subtarget->isPICStyleRIPRel() &&
10978       (M == CodeModel::Small || M == CodeModel::Kernel)) {
10979     if (Subtarget->isTargetDarwin() || Subtarget->isTargetELF())
10980       OpFlag = X86II::MO_GOTPCREL;
10981     WrapperKind = X86ISD::WrapperRIP;
10982   } else if (Subtarget->isPICStyleGOT()) {
10983     OpFlag = X86II::MO_GOT;
10984   } else if (Subtarget->isPICStyleStubPIC()) {
10985     OpFlag = X86II::MO_DARWIN_NONLAZY_PIC_BASE;
10986   } else if (Subtarget->isPICStyleStubNoDynamic()) {
10987     OpFlag = X86II::MO_DARWIN_NONLAZY;
10988   }
10989
10990   SDValue Result = DAG.getTargetExternalSymbol(Sym, getPointerTy(), OpFlag);
10991
10992   SDLoc DL(Op);
10993   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10994
10995   // With PIC, the address is actually $g + Offset.
10996   if (DAG.getTarget().getRelocationModel() == Reloc::PIC_ &&
10997       !Subtarget->is64Bit()) {
10998     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10999                          DAG.getNode(X86ISD::GlobalBaseReg,
11000                                      SDLoc(), getPointerTy()),
11001                          Result);
11002   }
11003
11004   // For symbols that require a load from a stub to get the address, emit the
11005   // load.
11006   if (isGlobalStubReference(OpFlag))
11007     Result = DAG.getLoad(getPointerTy(), DL, DAG.getEntryNode(), Result,
11008                          MachinePointerInfo::getGOT(), false, false, false, 0);
11009
11010   return Result;
11011 }
11012
11013 SDValue
11014 X86TargetLowering::LowerBlockAddress(SDValue Op, SelectionDAG &DAG) const {
11015   // Create the TargetBlockAddressAddress node.
11016   unsigned char OpFlags =
11017     Subtarget->ClassifyBlockAddressReference();
11018   CodeModel::Model M = DAG.getTarget().getCodeModel();
11019   const BlockAddress *BA = cast<BlockAddressSDNode>(Op)->getBlockAddress();
11020   int64_t Offset = cast<BlockAddressSDNode>(Op)->getOffset();
11021   SDLoc dl(Op);
11022   SDValue Result = DAG.getTargetBlockAddress(BA, getPointerTy(), Offset,
11023                                              OpFlags);
11024
11025   if (Subtarget->isPICStyleRIPRel() &&
11026       (M == CodeModel::Small || M == CodeModel::Kernel))
11027     Result = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Result);
11028   else
11029     Result = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), Result);
11030
11031   // With PIC, the address is actually $g + Offset.
11032   if (isGlobalRelativeToPICBase(OpFlags)) {
11033     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(),
11034                          DAG.getNode(X86ISD::GlobalBaseReg, dl, getPointerTy()),
11035                          Result);
11036   }
11037
11038   return Result;
11039 }
11040
11041 SDValue
11042 X86TargetLowering::LowerGlobalAddress(const GlobalValue *GV, SDLoc dl,
11043                                       int64_t Offset, SelectionDAG &DAG) const {
11044   // Create the TargetGlobalAddress node, folding in the constant
11045   // offset if it is legal.
11046   unsigned char OpFlags =
11047       Subtarget->ClassifyGlobalReference(GV, DAG.getTarget());
11048   CodeModel::Model M = DAG.getTarget().getCodeModel();
11049   SDValue Result;
11050   if (OpFlags == X86II::MO_NO_FLAG &&
11051       X86::isOffsetSuitableForCodeModel(Offset, M)) {
11052     // A direct static reference to a global.
11053     Result = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), Offset);
11054     Offset = 0;
11055   } else {
11056     Result = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), 0, OpFlags);
11057   }
11058
11059   if (Subtarget->isPICStyleRIPRel() &&
11060       (M == CodeModel::Small || M == CodeModel::Kernel))
11061     Result = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Result);
11062   else
11063     Result = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), Result);
11064
11065   // With PIC, the address is actually $g + Offset.
11066   if (isGlobalRelativeToPICBase(OpFlags)) {
11067     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(),
11068                          DAG.getNode(X86ISD::GlobalBaseReg, dl, getPointerTy()),
11069                          Result);
11070   }
11071
11072   // For globals that require a load from a stub to get the address, emit the
11073   // load.
11074   if (isGlobalStubReference(OpFlags))
11075     Result = DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(), Result,
11076                          MachinePointerInfo::getGOT(), false, false, false, 0);
11077
11078   // If there was a non-zero offset that we didn't fold, create an explicit
11079   // addition for it.
11080   if (Offset != 0)
11081     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(), Result,
11082                          DAG.getConstant(Offset, dl, getPointerTy()));
11083
11084   return Result;
11085 }
11086
11087 SDValue
11088 X86TargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const {
11089   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
11090   int64_t Offset = cast<GlobalAddressSDNode>(Op)->getOffset();
11091   return LowerGlobalAddress(GV, SDLoc(Op), Offset, DAG);
11092 }
11093
11094 static SDValue
11095 GetTLSADDR(SelectionDAG &DAG, SDValue Chain, GlobalAddressSDNode *GA,
11096            SDValue *InFlag, const EVT PtrVT, unsigned ReturnReg,
11097            unsigned char OperandFlags, bool LocalDynamic = false) {
11098   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
11099   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
11100   SDLoc dl(GA);
11101   SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
11102                                            GA->getValueType(0),
11103                                            GA->getOffset(),
11104                                            OperandFlags);
11105
11106   X86ISD::NodeType CallType = LocalDynamic ? X86ISD::TLSBASEADDR
11107                                            : X86ISD::TLSADDR;
11108
11109   if (InFlag) {
11110     SDValue Ops[] = { Chain,  TGA, *InFlag };
11111     Chain = DAG.getNode(CallType, dl, NodeTys, Ops);
11112   } else {
11113     SDValue Ops[]  = { Chain, TGA };
11114     Chain = DAG.getNode(CallType, dl, NodeTys, Ops);
11115   }
11116
11117   // TLSADDR will be codegen'ed as call. Inform MFI that function has calls.
11118   MFI->setAdjustsStack(true);
11119   MFI->setHasCalls(true);
11120
11121   SDValue Flag = Chain.getValue(1);
11122   return DAG.getCopyFromReg(Chain, dl, ReturnReg, PtrVT, Flag);
11123 }
11124
11125 // Lower ISD::GlobalTLSAddress using the "general dynamic" model, 32 bit
11126 static SDValue
11127 LowerToTLSGeneralDynamicModel32(GlobalAddressSDNode *GA, SelectionDAG &DAG,
11128                                 const EVT PtrVT) {
11129   SDValue InFlag;
11130   SDLoc dl(GA);  // ? function entry point might be better
11131   SDValue Chain = DAG.getCopyToReg(DAG.getEntryNode(), dl, X86::EBX,
11132                                    DAG.getNode(X86ISD::GlobalBaseReg,
11133                                                SDLoc(), PtrVT), InFlag);
11134   InFlag = Chain.getValue(1);
11135
11136   return GetTLSADDR(DAG, Chain, GA, &InFlag, PtrVT, X86::EAX, X86II::MO_TLSGD);
11137 }
11138
11139 // Lower ISD::GlobalTLSAddress using the "general dynamic" model, 64 bit
11140 static SDValue
11141 LowerToTLSGeneralDynamicModel64(GlobalAddressSDNode *GA, SelectionDAG &DAG,
11142                                 const EVT PtrVT) {
11143   return GetTLSADDR(DAG, DAG.getEntryNode(), GA, nullptr, PtrVT,
11144                     X86::RAX, X86II::MO_TLSGD);
11145 }
11146
11147 static SDValue LowerToTLSLocalDynamicModel(GlobalAddressSDNode *GA,
11148                                            SelectionDAG &DAG,
11149                                            const EVT PtrVT,
11150                                            bool is64Bit) {
11151   SDLoc dl(GA);
11152
11153   // Get the start address of the TLS block for this module.
11154   X86MachineFunctionInfo* MFI = DAG.getMachineFunction()
11155       .getInfo<X86MachineFunctionInfo>();
11156   MFI->incNumLocalDynamicTLSAccesses();
11157
11158   SDValue Base;
11159   if (is64Bit) {
11160     Base = GetTLSADDR(DAG, DAG.getEntryNode(), GA, nullptr, PtrVT, X86::RAX,
11161                       X86II::MO_TLSLD, /*LocalDynamic=*/true);
11162   } else {
11163     SDValue InFlag;
11164     SDValue Chain = DAG.getCopyToReg(DAG.getEntryNode(), dl, X86::EBX,
11165         DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), PtrVT), InFlag);
11166     InFlag = Chain.getValue(1);
11167     Base = GetTLSADDR(DAG, Chain, GA, &InFlag, PtrVT, X86::EAX,
11168                       X86II::MO_TLSLDM, /*LocalDynamic=*/true);
11169   }
11170
11171   // Note: the CleanupLocalDynamicTLSPass will remove redundant computations
11172   // of Base.
11173
11174   // Build x@dtpoff.
11175   unsigned char OperandFlags = X86II::MO_DTPOFF;
11176   unsigned WrapperKind = X86ISD::Wrapper;
11177   SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
11178                                            GA->getValueType(0),
11179                                            GA->getOffset(), OperandFlags);
11180   SDValue Offset = DAG.getNode(WrapperKind, dl, PtrVT, TGA);
11181
11182   // Add x@dtpoff with the base.
11183   return DAG.getNode(ISD::ADD, dl, PtrVT, Offset, Base);
11184 }
11185
11186 // Lower ISD::GlobalTLSAddress using the "initial exec" or "local exec" model.
11187 static SDValue LowerToTLSExecModel(GlobalAddressSDNode *GA, SelectionDAG &DAG,
11188                                    const EVT PtrVT, TLSModel::Model model,
11189                                    bool is64Bit, bool isPIC) {
11190   SDLoc dl(GA);
11191
11192   // Get the Thread Pointer, which is %gs:0 (32-bit) or %fs:0 (64-bit).
11193   Value *Ptr = Constant::getNullValue(Type::getInt8PtrTy(*DAG.getContext(),
11194                                                          is64Bit ? 257 : 256));
11195
11196   SDValue ThreadPointer =
11197       DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), DAG.getIntPtrConstant(0, dl),
11198                   MachinePointerInfo(Ptr), false, false, false, 0);
11199
11200   unsigned char OperandFlags = 0;
11201   // Most TLS accesses are not RIP relative, even on x86-64.  One exception is
11202   // initialexec.
11203   unsigned WrapperKind = X86ISD::Wrapper;
11204   if (model == TLSModel::LocalExec) {
11205     OperandFlags = is64Bit ? X86II::MO_TPOFF : X86II::MO_NTPOFF;
11206   } else if (model == TLSModel::InitialExec) {
11207     if (is64Bit) {
11208       OperandFlags = X86II::MO_GOTTPOFF;
11209       WrapperKind = X86ISD::WrapperRIP;
11210     } else {
11211       OperandFlags = isPIC ? X86II::MO_GOTNTPOFF : X86II::MO_INDNTPOFF;
11212     }
11213   } else {
11214     llvm_unreachable("Unexpected model");
11215   }
11216
11217   // emit "addl x@ntpoff,%eax" (local exec)
11218   // or "addl x@indntpoff,%eax" (initial exec)
11219   // or "addl x@gotntpoff(%ebx) ,%eax" (initial exec, 32-bit pic)
11220   SDValue TGA =
11221       DAG.getTargetGlobalAddress(GA->getGlobal(), dl, GA->getValueType(0),
11222                                  GA->getOffset(), OperandFlags);
11223   SDValue Offset = DAG.getNode(WrapperKind, dl, PtrVT, TGA);
11224
11225   if (model == TLSModel::InitialExec) {
11226     if (isPIC && !is64Bit) {
11227       Offset = DAG.getNode(ISD::ADD, dl, PtrVT,
11228                            DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), PtrVT),
11229                            Offset);
11230     }
11231
11232     Offset = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), Offset,
11233                          MachinePointerInfo::getGOT(), false, false, false, 0);
11234   }
11235
11236   // The address of the thread local variable is the add of the thread
11237   // pointer with the offset of the variable.
11238   return DAG.getNode(ISD::ADD, dl, PtrVT, ThreadPointer, Offset);
11239 }
11240
11241 SDValue
11242 X86TargetLowering::LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const {
11243
11244   GlobalAddressSDNode *GA = cast<GlobalAddressSDNode>(Op);
11245   const GlobalValue *GV = GA->getGlobal();
11246
11247   if (Subtarget->isTargetELF()) {
11248     TLSModel::Model model = DAG.getTarget().getTLSModel(GV);
11249
11250     switch (model) {
11251       case TLSModel::GeneralDynamic:
11252         if (Subtarget->is64Bit())
11253           return LowerToTLSGeneralDynamicModel64(GA, DAG, getPointerTy());
11254         return LowerToTLSGeneralDynamicModel32(GA, DAG, getPointerTy());
11255       case TLSModel::LocalDynamic:
11256         return LowerToTLSLocalDynamicModel(GA, DAG, getPointerTy(),
11257                                            Subtarget->is64Bit());
11258       case TLSModel::InitialExec:
11259       case TLSModel::LocalExec:
11260         return LowerToTLSExecModel(
11261             GA, DAG, getPointerTy(), model, Subtarget->is64Bit(),
11262             DAG.getTarget().getRelocationModel() == Reloc::PIC_);
11263     }
11264     llvm_unreachable("Unknown TLS model.");
11265   }
11266
11267   if (Subtarget->isTargetDarwin()) {
11268     // Darwin only has one model of TLS.  Lower to that.
11269     unsigned char OpFlag = 0;
11270     unsigned WrapperKind = Subtarget->isPICStyleRIPRel() ?
11271                            X86ISD::WrapperRIP : X86ISD::Wrapper;
11272
11273     // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
11274     // global base reg.
11275     bool PIC32 = (DAG.getTarget().getRelocationModel() == Reloc::PIC_) &&
11276                  !Subtarget->is64Bit();
11277     if (PIC32)
11278       OpFlag = X86II::MO_TLVP_PIC_BASE;
11279     else
11280       OpFlag = X86II::MO_TLVP;
11281     SDLoc DL(Op);
11282     SDValue Result = DAG.getTargetGlobalAddress(GA->getGlobal(), DL,
11283                                                 GA->getValueType(0),
11284                                                 GA->getOffset(), OpFlag);
11285     SDValue Offset = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
11286
11287     // With PIC32, the address is actually $g + Offset.
11288     if (PIC32)
11289       Offset = DAG.getNode(ISD::ADD, DL, getPointerTy(),
11290                            DAG.getNode(X86ISD::GlobalBaseReg,
11291                                        SDLoc(), getPointerTy()),
11292                            Offset);
11293
11294     // Lowering the machine isd will make sure everything is in the right
11295     // location.
11296     SDValue Chain = DAG.getEntryNode();
11297     SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
11298     SDValue Args[] = { Chain, Offset };
11299     Chain = DAG.getNode(X86ISD::TLSCALL, DL, NodeTys, Args);
11300
11301     // TLSCALL will be codegen'ed as call. Inform MFI that function has calls.
11302     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
11303     MFI->setAdjustsStack(true);
11304
11305     // And our return value (tls address) is in the standard call return value
11306     // location.
11307     unsigned Reg = Subtarget->is64Bit() ? X86::RAX : X86::EAX;
11308     return DAG.getCopyFromReg(Chain, DL, Reg, getPointerTy(),
11309                               Chain.getValue(1));
11310   }
11311
11312   if (Subtarget->isTargetKnownWindowsMSVC() ||
11313       Subtarget->isTargetWindowsGNU()) {
11314     // Just use the implicit TLS architecture
11315     // Need to generate someting similar to:
11316     //   mov     rdx, qword [gs:abs 58H]; Load pointer to ThreadLocalStorage
11317     //                                  ; from TEB
11318     //   mov     ecx, dword [rel _tls_index]: Load index (from C runtime)
11319     //   mov     rcx, qword [rdx+rcx*8]
11320     //   mov     eax, .tls$:tlsvar
11321     //   [rax+rcx] contains the address
11322     // Windows 64bit: gs:0x58
11323     // Windows 32bit: fs:__tls_array
11324
11325     SDLoc dl(GA);
11326     SDValue Chain = DAG.getEntryNode();
11327
11328     // Get the Thread Pointer, which is %fs:__tls_array (32-bit) or
11329     // %gs:0x58 (64-bit). On MinGW, __tls_array is not available, so directly
11330     // use its literal value of 0x2C.
11331     Value *Ptr = Constant::getNullValue(Subtarget->is64Bit()
11332                                         ? Type::getInt8PtrTy(*DAG.getContext(),
11333                                                              256)
11334                                         : Type::getInt32PtrTy(*DAG.getContext(),
11335                                                               257));
11336
11337     SDValue TlsArray =
11338         Subtarget->is64Bit()
11339             ? DAG.getIntPtrConstant(0x58, dl)
11340             : (Subtarget->isTargetWindowsGNU()
11341                    ? DAG.getIntPtrConstant(0x2C, dl)
11342                    : DAG.getExternalSymbol("_tls_array", getPointerTy()));
11343
11344     SDValue ThreadPointer =
11345         DAG.getLoad(getPointerTy(), dl, Chain, TlsArray,
11346                     MachinePointerInfo(Ptr), false, false, false, 0);
11347
11348     // Load the _tls_index variable
11349     SDValue IDX = DAG.getExternalSymbol("_tls_index", getPointerTy());
11350     if (Subtarget->is64Bit())
11351       IDX = DAG.getExtLoad(ISD::ZEXTLOAD, dl, getPointerTy(), Chain,
11352                            IDX, MachinePointerInfo(), MVT::i32,
11353                            false, false, false, 0);
11354     else
11355       IDX = DAG.getLoad(getPointerTy(), dl, Chain, IDX, MachinePointerInfo(),
11356                         false, false, false, 0);
11357
11358     SDValue Scale = DAG.getConstant(Log2_64_Ceil(TD->getPointerSize()), dl,
11359                                     getPointerTy());
11360     IDX = DAG.getNode(ISD::SHL, dl, getPointerTy(), IDX, Scale);
11361
11362     SDValue res = DAG.getNode(ISD::ADD, dl, getPointerTy(), ThreadPointer, IDX);
11363     res = DAG.getLoad(getPointerTy(), dl, Chain, res, MachinePointerInfo(),
11364                       false, false, false, 0);
11365
11366     // Get the offset of start of .tls section
11367     SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
11368                                              GA->getValueType(0),
11369                                              GA->getOffset(), X86II::MO_SECREL);
11370     SDValue Offset = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), TGA);
11371
11372     // The address of the thread local variable is the add of the thread
11373     // pointer with the offset of the variable.
11374     return DAG.getNode(ISD::ADD, dl, getPointerTy(), res, Offset);
11375   }
11376
11377   llvm_unreachable("TLS not implemented for this target.");
11378 }
11379
11380 /// LowerShiftParts - Lower SRA_PARTS and friends, which return two i32 values
11381 /// and take a 2 x i32 value to shift plus a shift amount.
11382 static SDValue LowerShiftParts(SDValue Op, SelectionDAG &DAG) {
11383   assert(Op.getNumOperands() == 3 && "Not a double-shift!");
11384   MVT VT = Op.getSimpleValueType();
11385   unsigned VTBits = VT.getSizeInBits();
11386   SDLoc dl(Op);
11387   bool isSRA = Op.getOpcode() == ISD::SRA_PARTS;
11388   SDValue ShOpLo = Op.getOperand(0);
11389   SDValue ShOpHi = Op.getOperand(1);
11390   SDValue ShAmt  = Op.getOperand(2);
11391   // X86ISD::SHLD and X86ISD::SHRD have defined overflow behavior but the
11392   // generic ISD nodes haven't. Insert an AND to be safe, it's optimized away
11393   // during isel.
11394   SDValue SafeShAmt = DAG.getNode(ISD::AND, dl, MVT::i8, ShAmt,
11395                                   DAG.getConstant(VTBits - 1, dl, MVT::i8));
11396   SDValue Tmp1 = isSRA ? DAG.getNode(ISD::SRA, dl, VT, ShOpHi,
11397                                      DAG.getConstant(VTBits - 1, dl, MVT::i8))
11398                        : DAG.getConstant(0, dl, VT);
11399
11400   SDValue Tmp2, Tmp3;
11401   if (Op.getOpcode() == ISD::SHL_PARTS) {
11402     Tmp2 = DAG.getNode(X86ISD::SHLD, dl, VT, ShOpHi, ShOpLo, ShAmt);
11403     Tmp3 = DAG.getNode(ISD::SHL, dl, VT, ShOpLo, SafeShAmt);
11404   } else {
11405     Tmp2 = DAG.getNode(X86ISD::SHRD, dl, VT, ShOpLo, ShOpHi, ShAmt);
11406     Tmp3 = DAG.getNode(isSRA ? ISD::SRA : ISD::SRL, dl, VT, ShOpHi, SafeShAmt);
11407   }
11408
11409   // If the shift amount is larger or equal than the width of a part we can't
11410   // rely on the results of shld/shrd. Insert a test and select the appropriate
11411   // values for large shift amounts.
11412   SDValue AndNode = DAG.getNode(ISD::AND, dl, MVT::i8, ShAmt,
11413                                 DAG.getConstant(VTBits, dl, MVT::i8));
11414   SDValue Cond = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
11415                              AndNode, DAG.getConstant(0, dl, MVT::i8));
11416
11417   SDValue Hi, Lo;
11418   SDValue CC = DAG.getConstant(X86::COND_NE, dl, MVT::i8);
11419   SDValue Ops0[4] = { Tmp2, Tmp3, CC, Cond };
11420   SDValue Ops1[4] = { Tmp3, Tmp1, CC, Cond };
11421
11422   if (Op.getOpcode() == ISD::SHL_PARTS) {
11423     Hi = DAG.getNode(X86ISD::CMOV, dl, VT, Ops0);
11424     Lo = DAG.getNode(X86ISD::CMOV, dl, VT, Ops1);
11425   } else {
11426     Lo = DAG.getNode(X86ISD::CMOV, dl, VT, Ops0);
11427     Hi = DAG.getNode(X86ISD::CMOV, dl, VT, Ops1);
11428   }
11429
11430   SDValue Ops[2] = { Lo, Hi };
11431   return DAG.getMergeValues(Ops, dl);
11432 }
11433
11434 SDValue X86TargetLowering::LowerSINT_TO_FP(SDValue Op,
11435                                            SelectionDAG &DAG) const {
11436   MVT SrcVT = Op.getOperand(0).getSimpleValueType();
11437   SDLoc dl(Op);
11438
11439   if (SrcVT.isVector()) {
11440     if (SrcVT.getVectorElementType() == MVT::i1) {
11441       MVT IntegerVT = MVT::getVectorVT(MVT::i32, SrcVT.getVectorNumElements());
11442       return DAG.getNode(ISD::SINT_TO_FP, dl, Op.getValueType(),
11443                          DAG.getNode(ISD::SIGN_EXTEND, dl, IntegerVT,
11444                                      Op.getOperand(0)));
11445     }
11446     return SDValue();
11447   }
11448
11449   assert(SrcVT <= MVT::i64 && SrcVT >= MVT::i16 &&
11450          "Unknown SINT_TO_FP to lower!");
11451
11452   // These are really Legal; return the operand so the caller accepts it as
11453   // Legal.
11454   if (SrcVT == MVT::i32 && isScalarFPTypeInSSEReg(Op.getValueType()))
11455     return Op;
11456   if (SrcVT == MVT::i64 && isScalarFPTypeInSSEReg(Op.getValueType()) &&
11457       Subtarget->is64Bit()) {
11458     return Op;
11459   }
11460
11461   unsigned Size = SrcVT.getSizeInBits()/8;
11462   MachineFunction &MF = DAG.getMachineFunction();
11463   int SSFI = MF.getFrameInfo()->CreateStackObject(Size, Size, false);
11464   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
11465   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
11466                                StackSlot,
11467                                MachinePointerInfo::getFixedStack(SSFI),
11468                                false, false, 0);
11469   return BuildFILD(Op, SrcVT, Chain, StackSlot, DAG);
11470 }
11471
11472 SDValue X86TargetLowering::BuildFILD(SDValue Op, EVT SrcVT, SDValue Chain,
11473                                      SDValue StackSlot,
11474                                      SelectionDAG &DAG) const {
11475   // Build the FILD
11476   SDLoc DL(Op);
11477   SDVTList Tys;
11478   bool useSSE = isScalarFPTypeInSSEReg(Op.getValueType());
11479   if (useSSE)
11480     Tys = DAG.getVTList(MVT::f64, MVT::Other, MVT::Glue);
11481   else
11482     Tys = DAG.getVTList(Op.getValueType(), MVT::Other);
11483
11484   unsigned ByteSize = SrcVT.getSizeInBits()/8;
11485
11486   FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(StackSlot);
11487   MachineMemOperand *MMO;
11488   if (FI) {
11489     int SSFI = FI->getIndex();
11490     MMO =
11491       DAG.getMachineFunction()
11492       .getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
11493                             MachineMemOperand::MOLoad, ByteSize, ByteSize);
11494   } else {
11495     MMO = cast<LoadSDNode>(StackSlot)->getMemOperand();
11496     StackSlot = StackSlot.getOperand(1);
11497   }
11498   SDValue Ops[] = { Chain, StackSlot, DAG.getValueType(SrcVT) };
11499   SDValue Result = DAG.getMemIntrinsicNode(useSSE ? X86ISD::FILD_FLAG :
11500                                            X86ISD::FILD, DL,
11501                                            Tys, Ops, SrcVT, MMO);
11502
11503   if (useSSE) {
11504     Chain = Result.getValue(1);
11505     SDValue InFlag = Result.getValue(2);
11506
11507     // FIXME: Currently the FST is flagged to the FILD_FLAG. This
11508     // shouldn't be necessary except that RFP cannot be live across
11509     // multiple blocks. When stackifier is fixed, they can be uncoupled.
11510     MachineFunction &MF = DAG.getMachineFunction();
11511     unsigned SSFISize = Op.getValueType().getSizeInBits()/8;
11512     int SSFI = MF.getFrameInfo()->CreateStackObject(SSFISize, SSFISize, false);
11513     SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
11514     Tys = DAG.getVTList(MVT::Other);
11515     SDValue Ops[] = {
11516       Chain, Result, StackSlot, DAG.getValueType(Op.getValueType()), InFlag
11517     };
11518     MachineMemOperand *MMO =
11519       DAG.getMachineFunction()
11520       .getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
11521                             MachineMemOperand::MOStore, SSFISize, SSFISize);
11522
11523     Chain = DAG.getMemIntrinsicNode(X86ISD::FST, DL, Tys,
11524                                     Ops, Op.getValueType(), MMO);
11525     Result = DAG.getLoad(Op.getValueType(), DL, Chain, StackSlot,
11526                          MachinePointerInfo::getFixedStack(SSFI),
11527                          false, false, false, 0);
11528   }
11529
11530   return Result;
11531 }
11532
11533 // LowerUINT_TO_FP_i64 - 64-bit unsigned integer to double expansion.
11534 SDValue X86TargetLowering::LowerUINT_TO_FP_i64(SDValue Op,
11535                                                SelectionDAG &DAG) const {
11536   // This algorithm is not obvious. Here it is what we're trying to output:
11537   /*
11538      movq       %rax,  %xmm0
11539      punpckldq  (c0),  %xmm0  // c0: (uint4){ 0x43300000U, 0x45300000U, 0U, 0U }
11540      subpd      (c1),  %xmm0  // c1: (double2){ 0x1.0p52, 0x1.0p52 * 0x1.0p32 }
11541      #ifdef __SSE3__
11542        haddpd   %xmm0, %xmm0
11543      #else
11544        pshufd   $0x4e, %xmm0, %xmm1
11545        addpd    %xmm1, %xmm0
11546      #endif
11547   */
11548
11549   SDLoc dl(Op);
11550   LLVMContext *Context = DAG.getContext();
11551
11552   // Build some magic constants.
11553   static const uint32_t CV0[] = { 0x43300000, 0x45300000, 0, 0 };
11554   Constant *C0 = ConstantDataVector::get(*Context, CV0);
11555   SDValue CPIdx0 = DAG.getConstantPool(C0, getPointerTy(), 16);
11556
11557   SmallVector<Constant*,2> CV1;
11558   CV1.push_back(
11559     ConstantFP::get(*Context, APFloat(APFloat::IEEEdouble,
11560                                       APInt(64, 0x4330000000000000ULL))));
11561   CV1.push_back(
11562     ConstantFP::get(*Context, APFloat(APFloat::IEEEdouble,
11563                                       APInt(64, 0x4530000000000000ULL))));
11564   Constant *C1 = ConstantVector::get(CV1);
11565   SDValue CPIdx1 = DAG.getConstantPool(C1, getPointerTy(), 16);
11566
11567   // Load the 64-bit value into an XMM register.
11568   SDValue XR1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64,
11569                             Op.getOperand(0));
11570   SDValue CLod0 = DAG.getLoad(MVT::v4i32, dl, DAG.getEntryNode(), CPIdx0,
11571                               MachinePointerInfo::getConstantPool(),
11572                               false, false, false, 16);
11573   SDValue Unpck1 = getUnpackl(DAG, dl, MVT::v4i32,
11574                               DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, XR1),
11575                               CLod0);
11576
11577   SDValue CLod1 = DAG.getLoad(MVT::v2f64, dl, CLod0.getValue(1), CPIdx1,
11578                               MachinePointerInfo::getConstantPool(),
11579                               false, false, false, 16);
11580   SDValue XR2F = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Unpck1);
11581   SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::v2f64, XR2F, CLod1);
11582   SDValue Result;
11583
11584   if (Subtarget->hasSSE3()) {
11585     // FIXME: The 'haddpd' instruction may be slower than 'movhlps + addsd'.
11586     Result = DAG.getNode(X86ISD::FHADD, dl, MVT::v2f64, Sub, Sub);
11587   } else {
11588     SDValue S2F = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Sub);
11589     SDValue Shuffle = getTargetShuffleNode(X86ISD::PSHUFD, dl, MVT::v4i32,
11590                                            S2F, 0x4E, DAG);
11591     Result = DAG.getNode(ISD::FADD, dl, MVT::v2f64,
11592                          DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Shuffle),
11593                          Sub);
11594   }
11595
11596   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Result,
11597                      DAG.getIntPtrConstant(0, dl));
11598 }
11599
11600 // LowerUINT_TO_FP_i32 - 32-bit unsigned integer to float expansion.
11601 SDValue X86TargetLowering::LowerUINT_TO_FP_i32(SDValue Op,
11602                                                SelectionDAG &DAG) const {
11603   SDLoc dl(Op);
11604   // FP constant to bias correct the final result.
11605   SDValue Bias = DAG.getConstantFP(BitsToDouble(0x4330000000000000ULL), dl,
11606                                    MVT::f64);
11607
11608   // Load the 32-bit value into an XMM register.
11609   SDValue Load = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,
11610                              Op.getOperand(0));
11611
11612   // Zero out the upper parts of the register.
11613   Load = getShuffleVectorZeroOrUndef(Load, 0, true, Subtarget, DAG);
11614
11615   Load = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
11616                      DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Load),
11617                      DAG.getIntPtrConstant(0, dl));
11618
11619   // Or the load with the bias.
11620   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::v2i64,
11621                            DAG.getNode(ISD::BITCAST, dl, MVT::v2i64,
11622                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
11623                                                    MVT::v2f64, Load)),
11624                            DAG.getNode(ISD::BITCAST, dl, MVT::v2i64,
11625                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
11626                                                    MVT::v2f64, Bias)));
11627   Or = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
11628                    DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Or),
11629                    DAG.getIntPtrConstant(0, dl));
11630
11631   // Subtract the bias.
11632   SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::f64, Or, Bias);
11633
11634   // Handle final rounding.
11635   EVT DestVT = Op.getValueType();
11636
11637   if (DestVT.bitsLT(MVT::f64))
11638     return DAG.getNode(ISD::FP_ROUND, dl, DestVT, Sub,
11639                        DAG.getIntPtrConstant(0, dl));
11640   if (DestVT.bitsGT(MVT::f64))
11641     return DAG.getNode(ISD::FP_EXTEND, dl, DestVT, Sub);
11642
11643   // Handle final rounding.
11644   return Sub;
11645 }
11646
11647 static SDValue lowerUINT_TO_FP_vXi32(SDValue Op, SelectionDAG &DAG,
11648                                      const X86Subtarget &Subtarget) {
11649   // The algorithm is the following:
11650   // #ifdef __SSE4_1__
11651   //     uint4 lo = _mm_blend_epi16( v, (uint4) 0x4b000000, 0xaa);
11652   //     uint4 hi = _mm_blend_epi16( _mm_srli_epi32(v,16),
11653   //                                 (uint4) 0x53000000, 0xaa);
11654   // #else
11655   //     uint4 lo = (v & (uint4) 0xffff) | (uint4) 0x4b000000;
11656   //     uint4 hi = (v >> 16) | (uint4) 0x53000000;
11657   // #endif
11658   //     float4 fhi = (float4) hi - (0x1.0p39f + 0x1.0p23f);
11659   //     return (float4) lo + fhi;
11660
11661   SDLoc DL(Op);
11662   SDValue V = Op->getOperand(0);
11663   EVT VecIntVT = V.getValueType();
11664   bool Is128 = VecIntVT == MVT::v4i32;
11665   EVT VecFloatVT = Is128 ? MVT::v4f32 : MVT::v8f32;
11666   // If we convert to something else than the supported type, e.g., to v4f64,
11667   // abort early.
11668   if (VecFloatVT != Op->getValueType(0))
11669     return SDValue();
11670
11671   unsigned NumElts = VecIntVT.getVectorNumElements();
11672   assert((VecIntVT == MVT::v4i32 || VecIntVT == MVT::v8i32) &&
11673          "Unsupported custom type");
11674   assert(NumElts <= 8 && "The size of the constant array must be fixed");
11675
11676   // In the #idef/#else code, we have in common:
11677   // - The vector of constants:
11678   // -- 0x4b000000
11679   // -- 0x53000000
11680   // - A shift:
11681   // -- v >> 16
11682
11683   // Create the splat vector for 0x4b000000.
11684   SDValue CstLow = DAG.getConstant(0x4b000000, DL, MVT::i32);
11685   SDValue CstLowArray[] = {CstLow, CstLow, CstLow, CstLow,
11686                            CstLow, CstLow, CstLow, CstLow};
11687   SDValue VecCstLow = DAG.getNode(ISD::BUILD_VECTOR, DL, VecIntVT,
11688                                   makeArrayRef(&CstLowArray[0], NumElts));
11689   // Create the splat vector for 0x53000000.
11690   SDValue CstHigh = DAG.getConstant(0x53000000, DL, MVT::i32);
11691   SDValue CstHighArray[] = {CstHigh, CstHigh, CstHigh, CstHigh,
11692                             CstHigh, CstHigh, CstHigh, CstHigh};
11693   SDValue VecCstHigh = DAG.getNode(ISD::BUILD_VECTOR, DL, VecIntVT,
11694                                    makeArrayRef(&CstHighArray[0], NumElts));
11695
11696   // Create the right shift.
11697   SDValue CstShift = DAG.getConstant(16, DL, MVT::i32);
11698   SDValue CstShiftArray[] = {CstShift, CstShift, CstShift, CstShift,
11699                              CstShift, CstShift, CstShift, CstShift};
11700   SDValue VecCstShift = DAG.getNode(ISD::BUILD_VECTOR, DL, VecIntVT,
11701                                     makeArrayRef(&CstShiftArray[0], NumElts));
11702   SDValue HighShift = DAG.getNode(ISD::SRL, DL, VecIntVT, V, VecCstShift);
11703
11704   SDValue Low, High;
11705   if (Subtarget.hasSSE41()) {
11706     EVT VecI16VT = Is128 ? MVT::v8i16 : MVT::v16i16;
11707     //     uint4 lo = _mm_blend_epi16( v, (uint4) 0x4b000000, 0xaa);
11708     SDValue VecCstLowBitcast =
11709         DAG.getNode(ISD::BITCAST, DL, VecI16VT, VecCstLow);
11710     SDValue VecBitcast = DAG.getNode(ISD::BITCAST, DL, VecI16VT, V);
11711     // Low will be bitcasted right away, so do not bother bitcasting back to its
11712     // original type.
11713     Low = DAG.getNode(X86ISD::BLENDI, DL, VecI16VT, VecBitcast,
11714                       VecCstLowBitcast, DAG.getConstant(0xaa, DL, MVT::i32));
11715     //     uint4 hi = _mm_blend_epi16( _mm_srli_epi32(v,16),
11716     //                                 (uint4) 0x53000000, 0xaa);
11717     SDValue VecCstHighBitcast =
11718         DAG.getNode(ISD::BITCAST, DL, VecI16VT, VecCstHigh);
11719     SDValue VecShiftBitcast =
11720         DAG.getNode(ISD::BITCAST, DL, VecI16VT, HighShift);
11721     // High will be bitcasted right away, so do not bother bitcasting back to
11722     // its original type.
11723     High = DAG.getNode(X86ISD::BLENDI, DL, VecI16VT, VecShiftBitcast,
11724                        VecCstHighBitcast, DAG.getConstant(0xaa, DL, MVT::i32));
11725   } else {
11726     SDValue CstMask = DAG.getConstant(0xffff, DL, MVT::i32);
11727     SDValue VecCstMask = DAG.getNode(ISD::BUILD_VECTOR, DL, VecIntVT, CstMask,
11728                                      CstMask, CstMask, CstMask);
11729     //     uint4 lo = (v & (uint4) 0xffff) | (uint4) 0x4b000000;
11730     SDValue LowAnd = DAG.getNode(ISD::AND, DL, VecIntVT, V, VecCstMask);
11731     Low = DAG.getNode(ISD::OR, DL, VecIntVT, LowAnd, VecCstLow);
11732
11733     //     uint4 hi = (v >> 16) | (uint4) 0x53000000;
11734     High = DAG.getNode(ISD::OR, DL, VecIntVT, HighShift, VecCstHigh);
11735   }
11736
11737   // Create the vector constant for -(0x1.0p39f + 0x1.0p23f).
11738   SDValue CstFAdd = DAG.getConstantFP(
11739       APFloat(APFloat::IEEEsingle, APInt(32, 0xD3000080)), DL, MVT::f32);
11740   SDValue CstFAddArray[] = {CstFAdd, CstFAdd, CstFAdd, CstFAdd,
11741                             CstFAdd, CstFAdd, CstFAdd, CstFAdd};
11742   SDValue VecCstFAdd = DAG.getNode(ISD::BUILD_VECTOR, DL, VecFloatVT,
11743                                    makeArrayRef(&CstFAddArray[0], NumElts));
11744
11745   //     float4 fhi = (float4) hi - (0x1.0p39f + 0x1.0p23f);
11746   SDValue HighBitcast = DAG.getNode(ISD::BITCAST, DL, VecFloatVT, High);
11747   SDValue FHigh =
11748       DAG.getNode(ISD::FADD, DL, VecFloatVT, HighBitcast, VecCstFAdd);
11749   //     return (float4) lo + fhi;
11750   SDValue LowBitcast = DAG.getNode(ISD::BITCAST, DL, VecFloatVT, Low);
11751   return DAG.getNode(ISD::FADD, DL, VecFloatVT, LowBitcast, FHigh);
11752 }
11753
11754 SDValue X86TargetLowering::lowerUINT_TO_FP_vec(SDValue Op,
11755                                                SelectionDAG &DAG) const {
11756   SDValue N0 = Op.getOperand(0);
11757   MVT SVT = N0.getSimpleValueType();
11758   SDLoc dl(Op);
11759
11760   switch (SVT.SimpleTy) {
11761   default:
11762     llvm_unreachable("Custom UINT_TO_FP is not supported!");
11763   case MVT::v4i8:
11764   case MVT::v4i16:
11765   case MVT::v8i8:
11766   case MVT::v8i16: {
11767     MVT NVT = MVT::getVectorVT(MVT::i32, SVT.getVectorNumElements());
11768     return DAG.getNode(ISD::SINT_TO_FP, dl, Op.getValueType(),
11769                        DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N0));
11770   }
11771   case MVT::v4i32:
11772   case MVT::v8i32:
11773     return lowerUINT_TO_FP_vXi32(Op, DAG, *Subtarget);
11774   }
11775   llvm_unreachable(nullptr);
11776 }
11777
11778 SDValue X86TargetLowering::LowerUINT_TO_FP(SDValue Op,
11779                                            SelectionDAG &DAG) const {
11780   SDValue N0 = Op.getOperand(0);
11781   SDLoc dl(Op);
11782
11783   if (Op.getValueType().isVector())
11784     return lowerUINT_TO_FP_vec(Op, DAG);
11785
11786   // Since UINT_TO_FP is legal (it's marked custom), dag combiner won't
11787   // optimize it to a SINT_TO_FP when the sign bit is known zero. Perform
11788   // the optimization here.
11789   if (DAG.SignBitIsZero(N0))
11790     return DAG.getNode(ISD::SINT_TO_FP, dl, Op.getValueType(), N0);
11791
11792   MVT SrcVT = N0.getSimpleValueType();
11793   MVT DstVT = Op.getSimpleValueType();
11794   if (SrcVT == MVT::i64 && DstVT == MVT::f64 && X86ScalarSSEf64)
11795     return LowerUINT_TO_FP_i64(Op, DAG);
11796   if (SrcVT == MVT::i32 && X86ScalarSSEf64)
11797     return LowerUINT_TO_FP_i32(Op, DAG);
11798   if (Subtarget->is64Bit() && SrcVT == MVT::i64 && DstVT == MVT::f32)
11799     return SDValue();
11800
11801   // Make a 64-bit buffer, and use it to build an FILD.
11802   SDValue StackSlot = DAG.CreateStackTemporary(MVT::i64);
11803   if (SrcVT == MVT::i32) {
11804     SDValue WordOff = DAG.getConstant(4, dl, getPointerTy());
11805     SDValue OffsetSlot = DAG.getNode(ISD::ADD, dl,
11806                                      getPointerTy(), StackSlot, WordOff);
11807     SDValue Store1 = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
11808                                   StackSlot, MachinePointerInfo(),
11809                                   false, false, 0);
11810     SDValue Store2 = DAG.getStore(Store1, dl, DAG.getConstant(0, dl, MVT::i32),
11811                                   OffsetSlot, MachinePointerInfo(),
11812                                   false, false, 0);
11813     SDValue Fild = BuildFILD(Op, MVT::i64, Store2, StackSlot, DAG);
11814     return Fild;
11815   }
11816
11817   assert(SrcVT == MVT::i64 && "Unexpected type in UINT_TO_FP");
11818   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
11819                                StackSlot, MachinePointerInfo(),
11820                                false, false, 0);
11821   // For i64 source, we need to add the appropriate power of 2 if the input
11822   // was negative.  This is the same as the optimization in
11823   // DAGTypeLegalizer::ExpandIntOp_UNIT_TO_FP, and for it to be safe here,
11824   // we must be careful to do the computation in x87 extended precision, not
11825   // in SSE. (The generic code can't know it's OK to do this, or how to.)
11826   int SSFI = cast<FrameIndexSDNode>(StackSlot)->getIndex();
11827   MachineMemOperand *MMO =
11828     DAG.getMachineFunction()
11829     .getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
11830                           MachineMemOperand::MOLoad, 8, 8);
11831
11832   SDVTList Tys = DAG.getVTList(MVT::f80, MVT::Other);
11833   SDValue Ops[] = { Store, StackSlot, DAG.getValueType(MVT::i64) };
11834   SDValue Fild = DAG.getMemIntrinsicNode(X86ISD::FILD, dl, Tys, Ops,
11835                                          MVT::i64, MMO);
11836
11837   APInt FF(32, 0x5F800000ULL);
11838
11839   // Check whether the sign bit is set.
11840   SDValue SignSet = DAG.getSetCC(dl,
11841                                  getSetCCResultType(*DAG.getContext(), MVT::i64),
11842                                  Op.getOperand(0),
11843                                  DAG.getConstant(0, dl, MVT::i64), ISD::SETLT);
11844
11845   // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
11846   SDValue FudgePtr = DAG.getConstantPool(
11847                              ConstantInt::get(*DAG.getContext(), FF.zext(64)),
11848                                          getPointerTy());
11849
11850   // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
11851   SDValue Zero = DAG.getIntPtrConstant(0, dl);
11852   SDValue Four = DAG.getIntPtrConstant(4, dl);
11853   SDValue Offset = DAG.getNode(ISD::SELECT, dl, Zero.getValueType(), SignSet,
11854                                Zero, Four);
11855   FudgePtr = DAG.getNode(ISD::ADD, dl, getPointerTy(), FudgePtr, Offset);
11856
11857   // Load the value out, extending it from f32 to f80.
11858   // FIXME: Avoid the extend by constructing the right constant pool?
11859   SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, MVT::f80, DAG.getEntryNode(),
11860                                  FudgePtr, MachinePointerInfo::getConstantPool(),
11861                                  MVT::f32, false, false, false, 4);
11862   // Extend everything to 80 bits to force it to be done on x87.
11863   SDValue Add = DAG.getNode(ISD::FADD, dl, MVT::f80, Fild, Fudge);
11864   return DAG.getNode(ISD::FP_ROUND, dl, DstVT, Add,
11865                      DAG.getIntPtrConstant(0, dl));
11866 }
11867
11868 std::pair<SDValue,SDValue>
11869 X86TargetLowering:: FP_TO_INTHelper(SDValue Op, SelectionDAG &DAG,
11870                                     bool IsSigned, bool IsReplace) const {
11871   SDLoc DL(Op);
11872
11873   EVT DstTy = Op.getValueType();
11874
11875   if (!IsSigned && !isIntegerTypeFTOL(DstTy)) {
11876     assert(DstTy == MVT::i32 && "Unexpected FP_TO_UINT");
11877     DstTy = MVT::i64;
11878   }
11879
11880   assert(DstTy.getSimpleVT() <= MVT::i64 &&
11881          DstTy.getSimpleVT() >= MVT::i16 &&
11882          "Unknown FP_TO_INT to lower!");
11883
11884   // These are really Legal.
11885   if (DstTy == MVT::i32 &&
11886       isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType()))
11887     return std::make_pair(SDValue(), SDValue());
11888   if (Subtarget->is64Bit() &&
11889       DstTy == MVT::i64 &&
11890       isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType()))
11891     return std::make_pair(SDValue(), SDValue());
11892
11893   // We lower FP->int64 either into FISTP64 followed by a load from a temporary
11894   // stack slot, or into the FTOL runtime function.
11895   MachineFunction &MF = DAG.getMachineFunction();
11896   unsigned MemSize = DstTy.getSizeInBits()/8;
11897   int SSFI = MF.getFrameInfo()->CreateStackObject(MemSize, MemSize, false);
11898   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
11899
11900   unsigned Opc;
11901   if (!IsSigned && isIntegerTypeFTOL(DstTy))
11902     Opc = X86ISD::WIN_FTOL;
11903   else
11904     switch (DstTy.getSimpleVT().SimpleTy) {
11905     default: llvm_unreachable("Invalid FP_TO_SINT to lower!");
11906     case MVT::i16: Opc = X86ISD::FP_TO_INT16_IN_MEM; break;
11907     case MVT::i32: Opc = X86ISD::FP_TO_INT32_IN_MEM; break;
11908     case MVT::i64: Opc = X86ISD::FP_TO_INT64_IN_MEM; break;
11909     }
11910
11911   SDValue Chain = DAG.getEntryNode();
11912   SDValue Value = Op.getOperand(0);
11913   EVT TheVT = Op.getOperand(0).getValueType();
11914   // FIXME This causes a redundant load/store if the SSE-class value is already
11915   // in memory, such as if it is on the callstack.
11916   if (isScalarFPTypeInSSEReg(TheVT)) {
11917     assert(DstTy == MVT::i64 && "Invalid FP_TO_SINT to lower!");
11918     Chain = DAG.getStore(Chain, DL, Value, StackSlot,
11919                          MachinePointerInfo::getFixedStack(SSFI),
11920                          false, false, 0);
11921     SDVTList Tys = DAG.getVTList(Op.getOperand(0).getValueType(), MVT::Other);
11922     SDValue Ops[] = {
11923       Chain, StackSlot, DAG.getValueType(TheVT)
11924     };
11925
11926     MachineMemOperand *MMO =
11927       MF.getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
11928                               MachineMemOperand::MOLoad, MemSize, MemSize);
11929     Value = DAG.getMemIntrinsicNode(X86ISD::FLD, DL, Tys, Ops, DstTy, MMO);
11930     Chain = Value.getValue(1);
11931     SSFI = MF.getFrameInfo()->CreateStackObject(MemSize, MemSize, false);
11932     StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
11933   }
11934
11935   MachineMemOperand *MMO =
11936     MF.getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
11937                             MachineMemOperand::MOStore, MemSize, MemSize);
11938
11939   if (Opc != X86ISD::WIN_FTOL) {
11940     // Build the FP_TO_INT*_IN_MEM
11941     SDValue Ops[] = { Chain, Value, StackSlot };
11942     SDValue FIST = DAG.getMemIntrinsicNode(Opc, DL, DAG.getVTList(MVT::Other),
11943                                            Ops, DstTy, MMO);
11944     return std::make_pair(FIST, StackSlot);
11945   } else {
11946     SDValue ftol = DAG.getNode(X86ISD::WIN_FTOL, DL,
11947       DAG.getVTList(MVT::Other, MVT::Glue),
11948       Chain, Value);
11949     SDValue eax = DAG.getCopyFromReg(ftol, DL, X86::EAX,
11950       MVT::i32, ftol.getValue(1));
11951     SDValue edx = DAG.getCopyFromReg(eax.getValue(1), DL, X86::EDX,
11952       MVT::i32, eax.getValue(2));
11953     SDValue Ops[] = { eax, edx };
11954     SDValue pair = IsReplace
11955       ? DAG.getNode(ISD::BUILD_PAIR, DL, MVT::i64, Ops)
11956       : DAG.getMergeValues(Ops, DL);
11957     return std::make_pair(pair, SDValue());
11958   }
11959 }
11960
11961 static SDValue LowerAVXExtend(SDValue Op, SelectionDAG &DAG,
11962                               const X86Subtarget *Subtarget) {
11963   MVT VT = Op->getSimpleValueType(0);
11964   SDValue In = Op->getOperand(0);
11965   MVT InVT = In.getSimpleValueType();
11966   SDLoc dl(Op);
11967
11968   // Optimize vectors in AVX mode:
11969   //
11970   //   v8i16 -> v8i32
11971   //   Use vpunpcklwd for 4 lower elements  v8i16 -> v4i32.
11972   //   Use vpunpckhwd for 4 upper elements  v8i16 -> v4i32.
11973   //   Concat upper and lower parts.
11974   //
11975   //   v4i32 -> v4i64
11976   //   Use vpunpckldq for 4 lower elements  v4i32 -> v2i64.
11977   //   Use vpunpckhdq for 4 upper elements  v4i32 -> v2i64.
11978   //   Concat upper and lower parts.
11979   //
11980
11981   if (((VT != MVT::v16i16) || (InVT != MVT::v16i8)) &&
11982       ((VT != MVT::v8i32) || (InVT != MVT::v8i16)) &&
11983       ((VT != MVT::v4i64) || (InVT != MVT::v4i32)))
11984     return SDValue();
11985
11986   if (Subtarget->hasInt256())
11987     return DAG.getNode(X86ISD::VZEXT, dl, VT, In);
11988
11989   SDValue ZeroVec = getZeroVector(InVT, Subtarget, DAG, dl);
11990   SDValue Undef = DAG.getUNDEF(InVT);
11991   bool NeedZero = Op.getOpcode() == ISD::ZERO_EXTEND;
11992   SDValue OpLo = getUnpackl(DAG, dl, InVT, In, NeedZero ? ZeroVec : Undef);
11993   SDValue OpHi = getUnpackh(DAG, dl, InVT, In, NeedZero ? ZeroVec : Undef);
11994
11995   MVT HVT = MVT::getVectorVT(VT.getVectorElementType(),
11996                              VT.getVectorNumElements()/2);
11997
11998   OpLo = DAG.getNode(ISD::BITCAST, dl, HVT, OpLo);
11999   OpHi = DAG.getNode(ISD::BITCAST, dl, HVT, OpHi);
12000
12001   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, OpLo, OpHi);
12002 }
12003
12004 static  SDValue LowerZERO_EXTEND_AVX512(SDValue Op,
12005                                         SelectionDAG &DAG) {
12006   MVT VT = Op->getSimpleValueType(0);
12007   SDValue In = Op->getOperand(0);
12008   MVT InVT = In.getSimpleValueType();
12009   SDLoc DL(Op);
12010   unsigned int NumElts = VT.getVectorNumElements();
12011   if (NumElts != 8 && NumElts != 16)
12012     return SDValue();
12013
12014   if (VT.is512BitVector() && InVT.getVectorElementType() != MVT::i1)
12015     return DAG.getNode(X86ISD::VZEXT, DL, VT, In);
12016
12017   EVT ExtVT = (NumElts == 8)? MVT::v8i64 : MVT::v16i32;
12018   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
12019   // Now we have only mask extension
12020   assert(InVT.getVectorElementType() == MVT::i1);
12021   SDValue Cst = DAG.getTargetConstant(1, DL, ExtVT.getScalarType());
12022   const Constant *C = cast<ConstantSDNode>(Cst)->getConstantIntValue();
12023   SDValue CP = DAG.getConstantPool(C, TLI.getPointerTy());
12024   unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
12025   SDValue Ld = DAG.getLoad(Cst.getValueType(), DL, DAG.getEntryNode(), CP,
12026                            MachinePointerInfo::getConstantPool(),
12027                            false, false, false, Alignment);
12028
12029   SDValue Brcst = DAG.getNode(X86ISD::VBROADCASTM, DL, ExtVT, In, Ld);
12030   if (VT.is512BitVector())
12031     return Brcst;
12032   return DAG.getNode(X86ISD::VTRUNC, DL, VT, Brcst);
12033 }
12034
12035 static SDValue LowerANY_EXTEND(SDValue Op, const X86Subtarget *Subtarget,
12036                                SelectionDAG &DAG) {
12037   if (Subtarget->hasFp256()) {
12038     SDValue Res = LowerAVXExtend(Op, DAG, Subtarget);
12039     if (Res.getNode())
12040       return Res;
12041   }
12042
12043   return SDValue();
12044 }
12045
12046 static SDValue LowerZERO_EXTEND(SDValue Op, const X86Subtarget *Subtarget,
12047                                 SelectionDAG &DAG) {
12048   SDLoc DL(Op);
12049   MVT VT = Op.getSimpleValueType();
12050   SDValue In = Op.getOperand(0);
12051   MVT SVT = In.getSimpleValueType();
12052
12053   if (VT.is512BitVector() || SVT.getVectorElementType() == MVT::i1)
12054     return LowerZERO_EXTEND_AVX512(Op, DAG);
12055
12056   if (Subtarget->hasFp256()) {
12057     SDValue Res = LowerAVXExtend(Op, DAG, Subtarget);
12058     if (Res.getNode())
12059       return Res;
12060   }
12061
12062   assert(!VT.is256BitVector() || !SVT.is128BitVector() ||
12063          VT.getVectorNumElements() != SVT.getVectorNumElements());
12064   return SDValue();
12065 }
12066
12067 SDValue X86TargetLowering::LowerTRUNCATE(SDValue Op, SelectionDAG &DAG) const {
12068   SDLoc DL(Op);
12069   MVT VT = Op.getSimpleValueType();
12070   SDValue In = Op.getOperand(0);
12071   MVT InVT = In.getSimpleValueType();
12072
12073   if (VT == MVT::i1) {
12074     assert((InVT.isInteger() && (InVT.getSizeInBits() <= 64)) &&
12075            "Invalid scalar TRUNCATE operation");
12076     if (InVT.getSizeInBits() >= 32)
12077       return SDValue();
12078     In = DAG.getNode(ISD::ANY_EXTEND, DL, MVT::i32, In);
12079     return DAG.getNode(ISD::TRUNCATE, DL, VT, In);
12080   }
12081   assert(VT.getVectorNumElements() == InVT.getVectorNumElements() &&
12082          "Invalid TRUNCATE operation");
12083
12084   // move vector to mask - truncate solution for SKX
12085   if (VT.getVectorElementType() == MVT::i1) {
12086     if (InVT.is512BitVector() && InVT.getScalarSizeInBits() <= 16 &&
12087         Subtarget->hasBWI())
12088       return Op; // legal, will go to VPMOVB2M, VPMOVW2M
12089     if ((InVT.is256BitVector() || InVT.is128BitVector())
12090         && InVT.getScalarSizeInBits() <= 16 &&
12091         Subtarget->hasBWI() && Subtarget->hasVLX())
12092       return Op; // legal, will go to VPMOVB2M, VPMOVW2M
12093     if (InVT.is512BitVector() && InVT.getScalarSizeInBits() >= 32 &&
12094         Subtarget->hasDQI())
12095       return Op; // legal, will go to VPMOVD2M, VPMOVQ2M
12096     if ((InVT.is256BitVector() || InVT.is128BitVector())
12097         && InVT.getScalarSizeInBits() >= 32 &&
12098         Subtarget->hasDQI() && Subtarget->hasVLX())
12099       return Op; // legal, will go to VPMOVB2M, VPMOVQ2M
12100   }
12101   if (InVT.is512BitVector() || VT.getVectorElementType() == MVT::i1) {
12102     if (VT.getVectorElementType().getSizeInBits() >=8)
12103       return DAG.getNode(X86ISD::VTRUNC, DL, VT, In);
12104
12105     assert(VT.getVectorElementType() == MVT::i1 && "Unexpected vector type");
12106     unsigned NumElts = InVT.getVectorNumElements();
12107     assert ((NumElts == 8 || NumElts == 16) && "Unexpected vector type");
12108     if (InVT.getSizeInBits() < 512) {
12109       MVT ExtVT = (NumElts == 16)? MVT::v16i32 : MVT::v8i64;
12110       In = DAG.getNode(ISD::SIGN_EXTEND, DL, ExtVT, In);
12111       InVT = ExtVT;
12112     }
12113
12114     SDValue Cst = DAG.getTargetConstant(1, DL, InVT.getVectorElementType());
12115     const Constant *C = cast<ConstantSDNode>(Cst)->getConstantIntValue();
12116     SDValue CP = DAG.getConstantPool(C, getPointerTy());
12117     unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
12118     SDValue Ld = DAG.getLoad(Cst.getValueType(), DL, DAG.getEntryNode(), CP,
12119                            MachinePointerInfo::getConstantPool(),
12120                            false, false, false, Alignment);
12121     SDValue OneV = DAG.getNode(X86ISD::VBROADCAST, DL, InVT, Ld);
12122     SDValue And = DAG.getNode(ISD::AND, DL, InVT, OneV, In);
12123     return DAG.getNode(X86ISD::TESTM, DL, VT, And, And);
12124   }
12125
12126   if ((VT == MVT::v4i32) && (InVT == MVT::v4i64)) {
12127     // On AVX2, v4i64 -> v4i32 becomes VPERMD.
12128     if (Subtarget->hasInt256()) {
12129       static const int ShufMask[] = {0, 2, 4, 6, -1, -1, -1, -1};
12130       In = DAG.getNode(ISD::BITCAST, DL, MVT::v8i32, In);
12131       In = DAG.getVectorShuffle(MVT::v8i32, DL, In, DAG.getUNDEF(MVT::v8i32),
12132                                 ShufMask);
12133       return DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, VT, In,
12134                          DAG.getIntPtrConstant(0, DL));
12135     }
12136
12137     SDValue OpLo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v2i64, In,
12138                                DAG.getIntPtrConstant(0, DL));
12139     SDValue OpHi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v2i64, In,
12140                                DAG.getIntPtrConstant(2, DL));
12141     OpLo = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpLo);
12142     OpHi = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpHi);
12143     static const int ShufMask[] = {0, 2, 4, 6};
12144     return DAG.getVectorShuffle(VT, DL, OpLo, OpHi, ShufMask);
12145   }
12146
12147   if ((VT == MVT::v8i16) && (InVT == MVT::v8i32)) {
12148     // On AVX2, v8i32 -> v8i16 becomed PSHUFB.
12149     if (Subtarget->hasInt256()) {
12150       In = DAG.getNode(ISD::BITCAST, DL, MVT::v32i8, In);
12151
12152       SmallVector<SDValue,32> pshufbMask;
12153       for (unsigned i = 0; i < 2; ++i) {
12154         pshufbMask.push_back(DAG.getConstant(0x0, DL, MVT::i8));
12155         pshufbMask.push_back(DAG.getConstant(0x1, DL, MVT::i8));
12156         pshufbMask.push_back(DAG.getConstant(0x4, DL, MVT::i8));
12157         pshufbMask.push_back(DAG.getConstant(0x5, DL, MVT::i8));
12158         pshufbMask.push_back(DAG.getConstant(0x8, DL, MVT::i8));
12159         pshufbMask.push_back(DAG.getConstant(0x9, DL, MVT::i8));
12160         pshufbMask.push_back(DAG.getConstant(0xc, DL, MVT::i8));
12161         pshufbMask.push_back(DAG.getConstant(0xd, DL, MVT::i8));
12162         for (unsigned j = 0; j < 8; ++j)
12163           pshufbMask.push_back(DAG.getConstant(0x80, DL, MVT::i8));
12164       }
12165       SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v32i8, pshufbMask);
12166       In = DAG.getNode(X86ISD::PSHUFB, DL, MVT::v32i8, In, BV);
12167       In = DAG.getNode(ISD::BITCAST, DL, MVT::v4i64, In);
12168
12169       static const int ShufMask[] = {0,  2,  -1,  -1};
12170       In = DAG.getVectorShuffle(MVT::v4i64, DL,  In, DAG.getUNDEF(MVT::v4i64),
12171                                 &ShufMask[0]);
12172       In = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v2i64, In,
12173                        DAG.getIntPtrConstant(0, DL));
12174       return DAG.getNode(ISD::BITCAST, DL, VT, In);
12175     }
12176
12177     SDValue OpLo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v4i32, In,
12178                                DAG.getIntPtrConstant(0, DL));
12179
12180     SDValue OpHi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v4i32, In,
12181                                DAG.getIntPtrConstant(4, DL));
12182
12183     OpLo = DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, OpLo);
12184     OpHi = DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, OpHi);
12185
12186     // The PSHUFB mask:
12187     static const int ShufMask1[] = {0,  1,  4,  5,  8,  9, 12, 13,
12188                                    -1, -1, -1, -1, -1, -1, -1, -1};
12189
12190     SDValue Undef = DAG.getUNDEF(MVT::v16i8);
12191     OpLo = DAG.getVectorShuffle(MVT::v16i8, DL, OpLo, Undef, ShufMask1);
12192     OpHi = DAG.getVectorShuffle(MVT::v16i8, DL, OpHi, Undef, ShufMask1);
12193
12194     OpLo = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpLo);
12195     OpHi = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpHi);
12196
12197     // The MOVLHPS Mask:
12198     static const int ShufMask2[] = {0, 1, 4, 5};
12199     SDValue res = DAG.getVectorShuffle(MVT::v4i32, DL, OpLo, OpHi, ShufMask2);
12200     return DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, res);
12201   }
12202
12203   // Handle truncation of V256 to V128 using shuffles.
12204   if (!VT.is128BitVector() || !InVT.is256BitVector())
12205     return SDValue();
12206
12207   assert(Subtarget->hasFp256() && "256-bit vector without AVX!");
12208
12209   unsigned NumElems = VT.getVectorNumElements();
12210   MVT NVT = MVT::getVectorVT(VT.getVectorElementType(), NumElems * 2);
12211
12212   SmallVector<int, 16> MaskVec(NumElems * 2, -1);
12213   // Prepare truncation shuffle mask
12214   for (unsigned i = 0; i != NumElems; ++i)
12215     MaskVec[i] = i * 2;
12216   SDValue V = DAG.getVectorShuffle(NVT, DL,
12217                                    DAG.getNode(ISD::BITCAST, DL, NVT, In),
12218                                    DAG.getUNDEF(NVT), &MaskVec[0]);
12219   return DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, VT, V,
12220                      DAG.getIntPtrConstant(0, DL));
12221 }
12222
12223 SDValue X86TargetLowering::LowerFP_TO_SINT(SDValue Op,
12224                                            SelectionDAG &DAG) const {
12225   assert(!Op.getSimpleValueType().isVector());
12226
12227   std::pair<SDValue,SDValue> Vals = FP_TO_INTHelper(Op, DAG,
12228     /*IsSigned=*/ true, /*IsReplace=*/ false);
12229   SDValue FIST = Vals.first, StackSlot = Vals.second;
12230   // If FP_TO_INTHelper failed, the node is actually supposed to be Legal.
12231   if (!FIST.getNode()) return Op;
12232
12233   if (StackSlot.getNode())
12234     // Load the result.
12235     return DAG.getLoad(Op.getValueType(), SDLoc(Op),
12236                        FIST, StackSlot, MachinePointerInfo(),
12237                        false, false, false, 0);
12238
12239   // The node is the result.
12240   return FIST;
12241 }
12242
12243 SDValue X86TargetLowering::LowerFP_TO_UINT(SDValue Op,
12244                                            SelectionDAG &DAG) const {
12245   std::pair<SDValue,SDValue> Vals = FP_TO_INTHelper(Op, DAG,
12246     /*IsSigned=*/ false, /*IsReplace=*/ false);
12247   SDValue FIST = Vals.first, StackSlot = Vals.second;
12248   assert(FIST.getNode() && "Unexpected failure");
12249
12250   if (StackSlot.getNode())
12251     // Load the result.
12252     return DAG.getLoad(Op.getValueType(), SDLoc(Op),
12253                        FIST, StackSlot, MachinePointerInfo(),
12254                        false, false, false, 0);
12255
12256   // The node is the result.
12257   return FIST;
12258 }
12259
12260 static SDValue LowerFP_EXTEND(SDValue Op, SelectionDAG &DAG) {
12261   SDLoc DL(Op);
12262   MVT VT = Op.getSimpleValueType();
12263   SDValue In = Op.getOperand(0);
12264   MVT SVT = In.getSimpleValueType();
12265
12266   assert(SVT == MVT::v2f32 && "Only customize MVT::v2f32 type legalization!");
12267
12268   return DAG.getNode(X86ISD::VFPEXT, DL, VT,
12269                      DAG.getNode(ISD::CONCAT_VECTORS, DL, MVT::v4f32,
12270                                  In, DAG.getUNDEF(SVT)));
12271 }
12272
12273 /// The only differences between FABS and FNEG are the mask and the logic op.
12274 /// FNEG also has a folding opportunity for FNEG(FABS(x)).
12275 static SDValue LowerFABSorFNEG(SDValue Op, SelectionDAG &DAG) {
12276   assert((Op.getOpcode() == ISD::FABS || Op.getOpcode() == ISD::FNEG) &&
12277          "Wrong opcode for lowering FABS or FNEG.");
12278
12279   bool IsFABS = (Op.getOpcode() == ISD::FABS);
12280
12281   // If this is a FABS and it has an FNEG user, bail out to fold the combination
12282   // into an FNABS. We'll lower the FABS after that if it is still in use.
12283   if (IsFABS)
12284     for (SDNode *User : Op->uses())
12285       if (User->getOpcode() == ISD::FNEG)
12286         return Op;
12287
12288   SDValue Op0 = Op.getOperand(0);
12289   bool IsFNABS = !IsFABS && (Op0.getOpcode() == ISD::FABS);
12290
12291   SDLoc dl(Op);
12292   MVT VT = Op.getSimpleValueType();
12293   // Assume scalar op for initialization; update for vector if needed.
12294   // Note that there are no scalar bitwise logical SSE/AVX instructions, so we
12295   // generate a 16-byte vector constant and logic op even for the scalar case.
12296   // Using a 16-byte mask allows folding the load of the mask with
12297   // the logic op, so it can save (~4 bytes) on code size.
12298   MVT EltVT = VT;
12299   unsigned NumElts = VT == MVT::f64 ? 2 : 4;
12300   // FIXME: Use function attribute "OptimizeForSize" and/or CodeGenOpt::Level to
12301   // decide if we should generate a 16-byte constant mask when we only need 4 or
12302   // 8 bytes for the scalar case.
12303   if (VT.isVector()) {
12304     EltVT = VT.getVectorElementType();
12305     NumElts = VT.getVectorNumElements();
12306   }
12307
12308   unsigned EltBits = EltVT.getSizeInBits();
12309   LLVMContext *Context = DAG.getContext();
12310   // For FABS, mask is 0x7f...; for FNEG, mask is 0x80...
12311   APInt MaskElt =
12312     IsFABS ? APInt::getSignedMaxValue(EltBits) : APInt::getSignBit(EltBits);
12313   Constant *C = ConstantInt::get(*Context, MaskElt);
12314   C = ConstantVector::getSplat(NumElts, C);
12315   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
12316   SDValue CPIdx = DAG.getConstantPool(C, TLI.getPointerTy());
12317   unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
12318   SDValue Mask = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
12319                              MachinePointerInfo::getConstantPool(),
12320                              false, false, false, Alignment);
12321
12322   if (VT.isVector()) {
12323     // For a vector, cast operands to a vector type, perform the logic op,
12324     // and cast the result back to the original value type.
12325     MVT VecVT = MVT::getVectorVT(MVT::i64, VT.getSizeInBits() / 64);
12326     SDValue MaskCasted = DAG.getNode(ISD::BITCAST, dl, VecVT, Mask);
12327     SDValue Operand = IsFNABS ?
12328       DAG.getNode(ISD::BITCAST, dl, VecVT, Op0.getOperand(0)) :
12329       DAG.getNode(ISD::BITCAST, dl, VecVT, Op0);
12330     unsigned BitOp = IsFABS ? ISD::AND : IsFNABS ? ISD::OR : ISD::XOR;
12331     return DAG.getNode(ISD::BITCAST, dl, VT,
12332                        DAG.getNode(BitOp, dl, VecVT, Operand, MaskCasted));
12333   }
12334
12335   // If not vector, then scalar.
12336   unsigned BitOp = IsFABS ? X86ISD::FAND : IsFNABS ? X86ISD::FOR : X86ISD::FXOR;
12337   SDValue Operand = IsFNABS ? Op0.getOperand(0) : Op0;
12338   return DAG.getNode(BitOp, dl, VT, Operand, Mask);
12339 }
12340
12341 static SDValue LowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) {
12342   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
12343   LLVMContext *Context = DAG.getContext();
12344   SDValue Op0 = Op.getOperand(0);
12345   SDValue Op1 = Op.getOperand(1);
12346   SDLoc dl(Op);
12347   MVT VT = Op.getSimpleValueType();
12348   MVT SrcVT = Op1.getSimpleValueType();
12349
12350   // If second operand is smaller, extend it first.
12351   if (SrcVT.bitsLT(VT)) {
12352     Op1 = DAG.getNode(ISD::FP_EXTEND, dl, VT, Op1);
12353     SrcVT = VT;
12354   }
12355   // And if it is bigger, shrink it first.
12356   if (SrcVT.bitsGT(VT)) {
12357     Op1 = DAG.getNode(ISD::FP_ROUND, dl, VT, Op1, DAG.getIntPtrConstant(1, dl));
12358     SrcVT = VT;
12359   }
12360
12361   // At this point the operands and the result should have the same
12362   // type, and that won't be f80 since that is not custom lowered.
12363
12364   const fltSemantics &Sem =
12365       VT == MVT::f64 ? APFloat::IEEEdouble : APFloat::IEEEsingle;
12366   const unsigned SizeInBits = VT.getSizeInBits();
12367
12368   SmallVector<Constant *, 4> CV(
12369       VT == MVT::f64 ? 2 : 4,
12370       ConstantFP::get(*Context, APFloat(Sem, APInt(SizeInBits, 0))));
12371
12372   // First, clear all bits but the sign bit from the second operand (sign).
12373   CV[0] = ConstantFP::get(*Context,
12374                           APFloat(Sem, APInt::getHighBitsSet(SizeInBits, 1)));
12375   Constant *C = ConstantVector::get(CV);
12376   SDValue CPIdx = DAG.getConstantPool(C, TLI.getPointerTy(), 16);
12377   SDValue Mask1 = DAG.getLoad(SrcVT, dl, DAG.getEntryNode(), CPIdx,
12378                               MachinePointerInfo::getConstantPool(),
12379                               false, false, false, 16);
12380   SDValue SignBit = DAG.getNode(X86ISD::FAND, dl, SrcVT, Op1, Mask1);
12381
12382   // Next, clear the sign bit from the first operand (magnitude).
12383   // If it's a constant, we can clear it here.
12384   if (ConstantFPSDNode *Op0CN = dyn_cast<ConstantFPSDNode>(Op0)) {
12385     APFloat APF = Op0CN->getValueAPF();
12386     // If the magnitude is a positive zero, the sign bit alone is enough.
12387     if (APF.isPosZero())
12388       return SignBit;
12389     APF.clearSign();
12390     CV[0] = ConstantFP::get(*Context, APF);
12391   } else {
12392     CV[0] = ConstantFP::get(
12393         *Context,
12394         APFloat(Sem, APInt::getLowBitsSet(SizeInBits, SizeInBits - 1)));
12395   }
12396   C = ConstantVector::get(CV);
12397   CPIdx = DAG.getConstantPool(C, TLI.getPointerTy(), 16);
12398   SDValue Val = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
12399                             MachinePointerInfo::getConstantPool(),
12400                             false, false, false, 16);
12401   // If the magnitude operand wasn't a constant, we need to AND out the sign.
12402   if (!isa<ConstantFPSDNode>(Op0))
12403     Val = DAG.getNode(X86ISD::FAND, dl, VT, Op0, Val);
12404
12405   // OR the magnitude value with the sign bit.
12406   return DAG.getNode(X86ISD::FOR, dl, VT, Val, SignBit);
12407 }
12408
12409 static SDValue LowerFGETSIGN(SDValue Op, SelectionDAG &DAG) {
12410   SDValue N0 = Op.getOperand(0);
12411   SDLoc dl(Op);
12412   MVT VT = Op.getSimpleValueType();
12413
12414   // Lower ISD::FGETSIGN to (AND (X86ISD::FGETSIGNx86 ...) 1).
12415   SDValue xFGETSIGN = DAG.getNode(X86ISD::FGETSIGNx86, dl, VT, N0,
12416                                   DAG.getConstant(1, dl, VT));
12417   return DAG.getNode(ISD::AND, dl, VT, xFGETSIGN, DAG.getConstant(1, dl, VT));
12418 }
12419
12420 // Check whether an OR'd tree is PTEST-able.
12421 static SDValue LowerVectorAllZeroTest(SDValue Op, const X86Subtarget *Subtarget,
12422                                       SelectionDAG &DAG) {
12423   assert(Op.getOpcode() == ISD::OR && "Only check OR'd tree.");
12424
12425   if (!Subtarget->hasSSE41())
12426     return SDValue();
12427
12428   if (!Op->hasOneUse())
12429     return SDValue();
12430
12431   SDNode *N = Op.getNode();
12432   SDLoc DL(N);
12433
12434   SmallVector<SDValue, 8> Opnds;
12435   DenseMap<SDValue, unsigned> VecInMap;
12436   SmallVector<SDValue, 8> VecIns;
12437   EVT VT = MVT::Other;
12438
12439   // Recognize a special case where a vector is casted into wide integer to
12440   // test all 0s.
12441   Opnds.push_back(N->getOperand(0));
12442   Opnds.push_back(N->getOperand(1));
12443
12444   for (unsigned Slot = 0, e = Opnds.size(); Slot < e; ++Slot) {
12445     SmallVectorImpl<SDValue>::const_iterator I = Opnds.begin() + Slot;
12446     // BFS traverse all OR'd operands.
12447     if (I->getOpcode() == ISD::OR) {
12448       Opnds.push_back(I->getOperand(0));
12449       Opnds.push_back(I->getOperand(1));
12450       // Re-evaluate the number of nodes to be traversed.
12451       e += 2; // 2 more nodes (LHS and RHS) are pushed.
12452       continue;
12453     }
12454
12455     // Quit if a non-EXTRACT_VECTOR_ELT
12456     if (I->getOpcode() != ISD::EXTRACT_VECTOR_ELT)
12457       return SDValue();
12458
12459     // Quit if without a constant index.
12460     SDValue Idx = I->getOperand(1);
12461     if (!isa<ConstantSDNode>(Idx))
12462       return SDValue();
12463
12464     SDValue ExtractedFromVec = I->getOperand(0);
12465     DenseMap<SDValue, unsigned>::iterator M = VecInMap.find(ExtractedFromVec);
12466     if (M == VecInMap.end()) {
12467       VT = ExtractedFromVec.getValueType();
12468       // Quit if not 128/256-bit vector.
12469       if (!VT.is128BitVector() && !VT.is256BitVector())
12470         return SDValue();
12471       // Quit if not the same type.
12472       if (VecInMap.begin() != VecInMap.end() &&
12473           VT != VecInMap.begin()->first.getValueType())
12474         return SDValue();
12475       M = VecInMap.insert(std::make_pair(ExtractedFromVec, 0)).first;
12476       VecIns.push_back(ExtractedFromVec);
12477     }
12478     M->second |= 1U << cast<ConstantSDNode>(Idx)->getZExtValue();
12479   }
12480
12481   assert((VT.is128BitVector() || VT.is256BitVector()) &&
12482          "Not extracted from 128-/256-bit vector.");
12483
12484   unsigned FullMask = (1U << VT.getVectorNumElements()) - 1U;
12485
12486   for (DenseMap<SDValue, unsigned>::const_iterator
12487         I = VecInMap.begin(), E = VecInMap.end(); I != E; ++I) {
12488     // Quit if not all elements are used.
12489     if (I->second != FullMask)
12490       return SDValue();
12491   }
12492
12493   EVT TestVT = VT.is128BitVector() ? MVT::v2i64 : MVT::v4i64;
12494
12495   // Cast all vectors into TestVT for PTEST.
12496   for (unsigned i = 0, e = VecIns.size(); i < e; ++i)
12497     VecIns[i] = DAG.getNode(ISD::BITCAST, DL, TestVT, VecIns[i]);
12498
12499   // If more than one full vectors are evaluated, OR them first before PTEST.
12500   for (unsigned Slot = 0, e = VecIns.size(); e - Slot > 1; Slot += 2, e += 1) {
12501     // Each iteration will OR 2 nodes and append the result until there is only
12502     // 1 node left, i.e. the final OR'd value of all vectors.
12503     SDValue LHS = VecIns[Slot];
12504     SDValue RHS = VecIns[Slot + 1];
12505     VecIns.push_back(DAG.getNode(ISD::OR, DL, TestVT, LHS, RHS));
12506   }
12507
12508   return DAG.getNode(X86ISD::PTEST, DL, MVT::i32,
12509                      VecIns.back(), VecIns.back());
12510 }
12511
12512 /// \brief return true if \c Op has a use that doesn't just read flags.
12513 static bool hasNonFlagsUse(SDValue Op) {
12514   for (SDNode::use_iterator UI = Op->use_begin(), UE = Op->use_end(); UI != UE;
12515        ++UI) {
12516     SDNode *User = *UI;
12517     unsigned UOpNo = UI.getOperandNo();
12518     if (User->getOpcode() == ISD::TRUNCATE && User->hasOneUse()) {
12519       // Look pass truncate.
12520       UOpNo = User->use_begin().getOperandNo();
12521       User = *User->use_begin();
12522     }
12523
12524     if (User->getOpcode() != ISD::BRCOND && User->getOpcode() != ISD::SETCC &&
12525         !(User->getOpcode() == ISD::SELECT && UOpNo == 0))
12526       return true;
12527   }
12528   return false;
12529 }
12530
12531 /// Emit nodes that will be selected as "test Op0,Op0", or something
12532 /// equivalent.
12533 SDValue X86TargetLowering::EmitTest(SDValue Op, unsigned X86CC, SDLoc dl,
12534                                     SelectionDAG &DAG) const {
12535   if (Op.getValueType() == MVT::i1) {
12536     SDValue ExtOp = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i8, Op);
12537     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, ExtOp,
12538                        DAG.getConstant(0, dl, MVT::i8));
12539   }
12540   // CF and OF aren't always set the way we want. Determine which
12541   // of these we need.
12542   bool NeedCF = false;
12543   bool NeedOF = false;
12544   switch (X86CC) {
12545   default: break;
12546   case X86::COND_A: case X86::COND_AE:
12547   case X86::COND_B: case X86::COND_BE:
12548     NeedCF = true;
12549     break;
12550   case X86::COND_G: case X86::COND_GE:
12551   case X86::COND_L: case X86::COND_LE:
12552   case X86::COND_O: case X86::COND_NO: {
12553     // Check if we really need to set the
12554     // Overflow flag. If NoSignedWrap is present
12555     // that is not actually needed.
12556     switch (Op->getOpcode()) {
12557     case ISD::ADD:
12558     case ISD::SUB:
12559     case ISD::MUL:
12560     case ISD::SHL: {
12561       const BinaryWithFlagsSDNode *BinNode =
12562           cast<BinaryWithFlagsSDNode>(Op.getNode());
12563       if (BinNode->hasNoSignedWrap())
12564         break;
12565     }
12566     default:
12567       NeedOF = true;
12568       break;
12569     }
12570     break;
12571   }
12572   }
12573   // See if we can use the EFLAGS value from the operand instead of
12574   // doing a separate TEST. TEST always sets OF and CF to 0, so unless
12575   // we prove that the arithmetic won't overflow, we can't use OF or CF.
12576   if (Op.getResNo() != 0 || NeedOF || NeedCF) {
12577     // Emit a CMP with 0, which is the TEST pattern.
12578     //if (Op.getValueType() == MVT::i1)
12579     //  return DAG.getNode(X86ISD::CMP, dl, MVT::i1, Op,
12580     //                     DAG.getConstant(0, MVT::i1));
12581     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
12582                        DAG.getConstant(0, dl, Op.getValueType()));
12583   }
12584   unsigned Opcode = 0;
12585   unsigned NumOperands = 0;
12586
12587   // Truncate operations may prevent the merge of the SETCC instruction
12588   // and the arithmetic instruction before it. Attempt to truncate the operands
12589   // of the arithmetic instruction and use a reduced bit-width instruction.
12590   bool NeedTruncation = false;
12591   SDValue ArithOp = Op;
12592   if (Op->getOpcode() == ISD::TRUNCATE && Op->hasOneUse()) {
12593     SDValue Arith = Op->getOperand(0);
12594     // Both the trunc and the arithmetic op need to have one user each.
12595     if (Arith->hasOneUse())
12596       switch (Arith.getOpcode()) {
12597         default: break;
12598         case ISD::ADD:
12599         case ISD::SUB:
12600         case ISD::AND:
12601         case ISD::OR:
12602         case ISD::XOR: {
12603           NeedTruncation = true;
12604           ArithOp = Arith;
12605         }
12606       }
12607   }
12608
12609   // NOTICE: In the code below we use ArithOp to hold the arithmetic operation
12610   // which may be the result of a CAST.  We use the variable 'Op', which is the
12611   // non-casted variable when we check for possible users.
12612   switch (ArithOp.getOpcode()) {
12613   case ISD::ADD:
12614     // Due to an isel shortcoming, be conservative if this add is likely to be
12615     // selected as part of a load-modify-store instruction. When the root node
12616     // in a match is a store, isel doesn't know how to remap non-chain non-flag
12617     // uses of other nodes in the match, such as the ADD in this case. This
12618     // leads to the ADD being left around and reselected, with the result being
12619     // two adds in the output.  Alas, even if none our users are stores, that
12620     // doesn't prove we're O.K.  Ergo, if we have any parents that aren't
12621     // CopyToReg or SETCC, eschew INC/DEC.  A better fix seems to require
12622     // climbing the DAG back to the root, and it doesn't seem to be worth the
12623     // effort.
12624     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
12625          UE = Op.getNode()->use_end(); UI != UE; ++UI)
12626       if (UI->getOpcode() != ISD::CopyToReg &&
12627           UI->getOpcode() != ISD::SETCC &&
12628           UI->getOpcode() != ISD::STORE)
12629         goto default_case;
12630
12631     if (ConstantSDNode *C =
12632         dyn_cast<ConstantSDNode>(ArithOp.getNode()->getOperand(1))) {
12633       // An add of one will be selected as an INC.
12634       if (C->getAPIntValue() == 1 && !Subtarget->slowIncDec()) {
12635         Opcode = X86ISD::INC;
12636         NumOperands = 1;
12637         break;
12638       }
12639
12640       // An add of negative one (subtract of one) will be selected as a DEC.
12641       if (C->getAPIntValue().isAllOnesValue() && !Subtarget->slowIncDec()) {
12642         Opcode = X86ISD::DEC;
12643         NumOperands = 1;
12644         break;
12645       }
12646     }
12647
12648     // Otherwise use a regular EFLAGS-setting add.
12649     Opcode = X86ISD::ADD;
12650     NumOperands = 2;
12651     break;
12652   case ISD::SHL:
12653   case ISD::SRL:
12654     // If we have a constant logical shift that's only used in a comparison
12655     // against zero turn it into an equivalent AND. This allows turning it into
12656     // a TEST instruction later.
12657     if ((X86CC == X86::COND_E || X86CC == X86::COND_NE) && Op->hasOneUse() &&
12658         isa<ConstantSDNode>(Op->getOperand(1)) && !hasNonFlagsUse(Op)) {
12659       EVT VT = Op.getValueType();
12660       unsigned BitWidth = VT.getSizeInBits();
12661       unsigned ShAmt = Op->getConstantOperandVal(1);
12662       if (ShAmt >= BitWidth) // Avoid undefined shifts.
12663         break;
12664       APInt Mask = ArithOp.getOpcode() == ISD::SRL
12665                        ? APInt::getHighBitsSet(BitWidth, BitWidth - ShAmt)
12666                        : APInt::getLowBitsSet(BitWidth, BitWidth - ShAmt);
12667       if (!Mask.isSignedIntN(32)) // Avoid large immediates.
12668         break;
12669       SDValue New = DAG.getNode(ISD::AND, dl, VT, Op->getOperand(0),
12670                                 DAG.getConstant(Mask, dl, VT));
12671       DAG.ReplaceAllUsesWith(Op, New);
12672       Op = New;
12673     }
12674     break;
12675
12676   case ISD::AND:
12677     // If the primary and result isn't used, don't bother using X86ISD::AND,
12678     // because a TEST instruction will be better.
12679     if (!hasNonFlagsUse(Op))
12680       break;
12681     // FALL THROUGH
12682   case ISD::SUB:
12683   case ISD::OR:
12684   case ISD::XOR:
12685     // Due to the ISEL shortcoming noted above, be conservative if this op is
12686     // likely to be selected as part of a load-modify-store instruction.
12687     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
12688            UE = Op.getNode()->use_end(); UI != UE; ++UI)
12689       if (UI->getOpcode() == ISD::STORE)
12690         goto default_case;
12691
12692     // Otherwise use a regular EFLAGS-setting instruction.
12693     switch (ArithOp.getOpcode()) {
12694     default: llvm_unreachable("unexpected operator!");
12695     case ISD::SUB: Opcode = X86ISD::SUB; break;
12696     case ISD::XOR: Opcode = X86ISD::XOR; break;
12697     case ISD::AND: Opcode = X86ISD::AND; break;
12698     case ISD::OR: {
12699       if (!NeedTruncation && (X86CC == X86::COND_E || X86CC == X86::COND_NE)) {
12700         SDValue EFLAGS = LowerVectorAllZeroTest(Op, Subtarget, DAG);
12701         if (EFLAGS.getNode())
12702           return EFLAGS;
12703       }
12704       Opcode = X86ISD::OR;
12705       break;
12706     }
12707     }
12708
12709     NumOperands = 2;
12710     break;
12711   case X86ISD::ADD:
12712   case X86ISD::SUB:
12713   case X86ISD::INC:
12714   case X86ISD::DEC:
12715   case X86ISD::OR:
12716   case X86ISD::XOR:
12717   case X86ISD::AND:
12718     return SDValue(Op.getNode(), 1);
12719   default:
12720   default_case:
12721     break;
12722   }
12723
12724   // If we found that truncation is beneficial, perform the truncation and
12725   // update 'Op'.
12726   if (NeedTruncation) {
12727     EVT VT = Op.getValueType();
12728     SDValue WideVal = Op->getOperand(0);
12729     EVT WideVT = WideVal.getValueType();
12730     unsigned ConvertedOp = 0;
12731     // Use a target machine opcode to prevent further DAGCombine
12732     // optimizations that may separate the arithmetic operations
12733     // from the setcc node.
12734     switch (WideVal.getOpcode()) {
12735       default: break;
12736       case ISD::ADD: ConvertedOp = X86ISD::ADD; break;
12737       case ISD::SUB: ConvertedOp = X86ISD::SUB; break;
12738       case ISD::AND: ConvertedOp = X86ISD::AND; break;
12739       case ISD::OR:  ConvertedOp = X86ISD::OR;  break;
12740       case ISD::XOR: ConvertedOp = X86ISD::XOR; break;
12741     }
12742
12743     if (ConvertedOp) {
12744       const TargetLowering &TLI = DAG.getTargetLoweringInfo();
12745       if (TLI.isOperationLegal(WideVal.getOpcode(), WideVT)) {
12746         SDValue V0 = DAG.getNode(ISD::TRUNCATE, dl, VT, WideVal.getOperand(0));
12747         SDValue V1 = DAG.getNode(ISD::TRUNCATE, dl, VT, WideVal.getOperand(1));
12748         Op = DAG.getNode(ConvertedOp, dl, VT, V0, V1);
12749       }
12750     }
12751   }
12752
12753   if (Opcode == 0)
12754     // Emit a CMP with 0, which is the TEST pattern.
12755     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
12756                        DAG.getConstant(0, dl, Op.getValueType()));
12757
12758   SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
12759   SmallVector<SDValue, 4> Ops(Op->op_begin(), Op->op_begin() + NumOperands);
12760
12761   SDValue New = DAG.getNode(Opcode, dl, VTs, Ops);
12762   DAG.ReplaceAllUsesWith(Op, New);
12763   return SDValue(New.getNode(), 1);
12764 }
12765
12766 /// Emit nodes that will be selected as "cmp Op0,Op1", or something
12767 /// equivalent.
12768 SDValue X86TargetLowering::EmitCmp(SDValue Op0, SDValue Op1, unsigned X86CC,
12769                                    SDLoc dl, SelectionDAG &DAG) const {
12770   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op1)) {
12771     if (C->getAPIntValue() == 0)
12772       return EmitTest(Op0, X86CC, dl, DAG);
12773
12774      if (Op0.getValueType() == MVT::i1)
12775        llvm_unreachable("Unexpected comparison operation for MVT::i1 operands");
12776   }
12777
12778   if ((Op0.getValueType() == MVT::i8 || Op0.getValueType() == MVT::i16 ||
12779        Op0.getValueType() == MVT::i32 || Op0.getValueType() == MVT::i64)) {
12780     // Do the comparison at i32 if it's smaller, besides the Atom case.
12781     // This avoids subregister aliasing issues. Keep the smaller reference
12782     // if we're optimizing for size, however, as that'll allow better folding
12783     // of memory operations.
12784     if (Op0.getValueType() != MVT::i32 && Op0.getValueType() != MVT::i64 &&
12785         !DAG.getMachineFunction().getFunction()->hasFnAttribute(
12786             Attribute::MinSize) &&
12787         !Subtarget->isAtom()) {
12788       unsigned ExtendOp =
12789           isX86CCUnsigned(X86CC) ? ISD::ZERO_EXTEND : ISD::SIGN_EXTEND;
12790       Op0 = DAG.getNode(ExtendOp, dl, MVT::i32, Op0);
12791       Op1 = DAG.getNode(ExtendOp, dl, MVT::i32, Op1);
12792     }
12793     // Use SUB instead of CMP to enable CSE between SUB and CMP.
12794     SDVTList VTs = DAG.getVTList(Op0.getValueType(), MVT::i32);
12795     SDValue Sub = DAG.getNode(X86ISD::SUB, dl, VTs,
12796                               Op0, Op1);
12797     return SDValue(Sub.getNode(), 1);
12798   }
12799   return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op0, Op1);
12800 }
12801
12802 /// Convert a comparison if required by the subtarget.
12803 SDValue X86TargetLowering::ConvertCmpIfNecessary(SDValue Cmp,
12804                                                  SelectionDAG &DAG) const {
12805   // If the subtarget does not support the FUCOMI instruction, floating-point
12806   // comparisons have to be converted.
12807   if (Subtarget->hasCMov() ||
12808       Cmp.getOpcode() != X86ISD::CMP ||
12809       !Cmp.getOperand(0).getValueType().isFloatingPoint() ||
12810       !Cmp.getOperand(1).getValueType().isFloatingPoint())
12811     return Cmp;
12812
12813   // The instruction selector will select an FUCOM instruction instead of
12814   // FUCOMI, which writes the comparison result to FPSW instead of EFLAGS. Hence
12815   // build an SDNode sequence that transfers the result from FPSW into EFLAGS:
12816   // (X86sahf (trunc (srl (X86fp_stsw (trunc (X86cmp ...)), 8))))
12817   SDLoc dl(Cmp);
12818   SDValue TruncFPSW = DAG.getNode(ISD::TRUNCATE, dl, MVT::i16, Cmp);
12819   SDValue FNStSW = DAG.getNode(X86ISD::FNSTSW16r, dl, MVT::i16, TruncFPSW);
12820   SDValue Srl = DAG.getNode(ISD::SRL, dl, MVT::i16, FNStSW,
12821                             DAG.getConstant(8, dl, MVT::i8));
12822   SDValue TruncSrl = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Srl);
12823   return DAG.getNode(X86ISD::SAHF, dl, MVT::i32, TruncSrl);
12824 }
12825
12826 /// The minimum architected relative accuracy is 2^-12. We need one
12827 /// Newton-Raphson step to have a good float result (24 bits of precision).
12828 SDValue X86TargetLowering::getRsqrtEstimate(SDValue Op,
12829                                             DAGCombinerInfo &DCI,
12830                                             unsigned &RefinementSteps,
12831                                             bool &UseOneConstNR) const {
12832   // FIXME: We should use instruction latency models to calculate the cost of
12833   // each potential sequence, but this is very hard to do reliably because
12834   // at least Intel's Core* chips have variable timing based on the number of
12835   // significant digits in the divisor and/or sqrt operand.
12836   if (!Subtarget->useSqrtEst())
12837     return SDValue();
12838
12839   EVT VT = Op.getValueType();
12840
12841   // SSE1 has rsqrtss and rsqrtps.
12842   // TODO: Add support for AVX512 (v16f32).
12843   // It is likely not profitable to do this for f64 because a double-precision
12844   // rsqrt estimate with refinement on x86 prior to FMA requires at least 16
12845   // instructions: convert to single, rsqrtss, convert back to double, refine
12846   // (3 steps = at least 13 insts). If an 'rsqrtsd' variant was added to the ISA
12847   // along with FMA, this could be a throughput win.
12848   if ((Subtarget->hasSSE1() && (VT == MVT::f32 || VT == MVT::v4f32)) ||
12849       (Subtarget->hasAVX() && VT == MVT::v8f32)) {
12850     RefinementSteps = 1;
12851     UseOneConstNR = false;
12852     return DCI.DAG.getNode(X86ISD::FRSQRT, SDLoc(Op), VT, Op);
12853   }
12854   return SDValue();
12855 }
12856
12857 /// The minimum architected relative accuracy is 2^-12. We need one
12858 /// Newton-Raphson step to have a good float result (24 bits of precision).
12859 SDValue X86TargetLowering::getRecipEstimate(SDValue Op,
12860                                             DAGCombinerInfo &DCI,
12861                                             unsigned &RefinementSteps) const {
12862   // FIXME: We should use instruction latency models to calculate the cost of
12863   // each potential sequence, but this is very hard to do reliably because
12864   // at least Intel's Core* chips have variable timing based on the number of
12865   // significant digits in the divisor.
12866   if (!Subtarget->useReciprocalEst())
12867     return SDValue();
12868
12869   EVT VT = Op.getValueType();
12870
12871   // SSE1 has rcpss and rcpps. AVX adds a 256-bit variant for rcpps.
12872   // TODO: Add support for AVX512 (v16f32).
12873   // It is likely not profitable to do this for f64 because a double-precision
12874   // reciprocal estimate with refinement on x86 prior to FMA requires
12875   // 15 instructions: convert to single, rcpss, convert back to double, refine
12876   // (3 steps = 12 insts). If an 'rcpsd' variant was added to the ISA
12877   // along with FMA, this could be a throughput win.
12878   if ((Subtarget->hasSSE1() && (VT == MVT::f32 || VT == MVT::v4f32)) ||
12879       (Subtarget->hasAVX() && VT == MVT::v8f32)) {
12880     RefinementSteps = ReciprocalEstimateRefinementSteps;
12881     return DCI.DAG.getNode(X86ISD::FRCP, SDLoc(Op), VT, Op);
12882   }
12883   return SDValue();
12884 }
12885
12886 /// If we have at least two divisions that use the same divisor, convert to
12887 /// multplication by a reciprocal. This may need to be adjusted for a given
12888 /// CPU if a division's cost is not at least twice the cost of a multiplication.
12889 /// This is because we still need one division to calculate the reciprocal and
12890 /// then we need two multiplies by that reciprocal as replacements for the
12891 /// original divisions.
12892 bool X86TargetLowering::combineRepeatedFPDivisors(unsigned NumUsers) const {
12893   return NumUsers > 1;
12894 }
12895
12896 static bool isAllOnes(SDValue V) {
12897   ConstantSDNode *C = dyn_cast<ConstantSDNode>(V);
12898   return C && C->isAllOnesValue();
12899 }
12900
12901 /// LowerToBT - Result of 'and' is compared against zero. Turn it into a BT node
12902 /// if it's possible.
12903 SDValue X86TargetLowering::LowerToBT(SDValue And, ISD::CondCode CC,
12904                                      SDLoc dl, SelectionDAG &DAG) const {
12905   SDValue Op0 = And.getOperand(0);
12906   SDValue Op1 = And.getOperand(1);
12907   if (Op0.getOpcode() == ISD::TRUNCATE)
12908     Op0 = Op0.getOperand(0);
12909   if (Op1.getOpcode() == ISD::TRUNCATE)
12910     Op1 = Op1.getOperand(0);
12911
12912   SDValue LHS, RHS;
12913   if (Op1.getOpcode() == ISD::SHL)
12914     std::swap(Op0, Op1);
12915   if (Op0.getOpcode() == ISD::SHL) {
12916     if (ConstantSDNode *And00C = dyn_cast<ConstantSDNode>(Op0.getOperand(0)))
12917       if (And00C->getZExtValue() == 1) {
12918         // If we looked past a truncate, check that it's only truncating away
12919         // known zeros.
12920         unsigned BitWidth = Op0.getValueSizeInBits();
12921         unsigned AndBitWidth = And.getValueSizeInBits();
12922         if (BitWidth > AndBitWidth) {
12923           APInt Zeros, Ones;
12924           DAG.computeKnownBits(Op0, Zeros, Ones);
12925           if (Zeros.countLeadingOnes() < BitWidth - AndBitWidth)
12926             return SDValue();
12927         }
12928         LHS = Op1;
12929         RHS = Op0.getOperand(1);
12930       }
12931   } else if (Op1.getOpcode() == ISD::Constant) {
12932     ConstantSDNode *AndRHS = cast<ConstantSDNode>(Op1);
12933     uint64_t AndRHSVal = AndRHS->getZExtValue();
12934     SDValue AndLHS = Op0;
12935
12936     if (AndRHSVal == 1 && AndLHS.getOpcode() == ISD::SRL) {
12937       LHS = AndLHS.getOperand(0);
12938       RHS = AndLHS.getOperand(1);
12939     }
12940
12941     // Use BT if the immediate can't be encoded in a TEST instruction.
12942     if (!isUInt<32>(AndRHSVal) && isPowerOf2_64(AndRHSVal)) {
12943       LHS = AndLHS;
12944       RHS = DAG.getConstant(Log2_64_Ceil(AndRHSVal), dl, LHS.getValueType());
12945     }
12946   }
12947
12948   if (LHS.getNode()) {
12949     // If LHS is i8, promote it to i32 with any_extend.  There is no i8 BT
12950     // instruction.  Since the shift amount is in-range-or-undefined, we know
12951     // that doing a bittest on the i32 value is ok.  We extend to i32 because
12952     // the encoding for the i16 version is larger than the i32 version.
12953     // Also promote i16 to i32 for performance / code size reason.
12954     if (LHS.getValueType() == MVT::i8 ||
12955         LHS.getValueType() == MVT::i16)
12956       LHS = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, LHS);
12957
12958     // If the operand types disagree, extend the shift amount to match.  Since
12959     // BT ignores high bits (like shifts) we can use anyextend.
12960     if (LHS.getValueType() != RHS.getValueType())
12961       RHS = DAG.getNode(ISD::ANY_EXTEND, dl, LHS.getValueType(), RHS);
12962
12963     SDValue BT = DAG.getNode(X86ISD::BT, dl, MVT::i32, LHS, RHS);
12964     X86::CondCode Cond = CC == ISD::SETEQ ? X86::COND_AE : X86::COND_B;
12965     return DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
12966                        DAG.getConstant(Cond, dl, MVT::i8), BT);
12967   }
12968
12969   return SDValue();
12970 }
12971
12972 /// \brief - Turns an ISD::CondCode into a value suitable for SSE floating point
12973 /// mask CMPs.
12974 static int translateX86FSETCC(ISD::CondCode SetCCOpcode, SDValue &Op0,
12975                               SDValue &Op1) {
12976   unsigned SSECC;
12977   bool Swap = false;
12978
12979   // SSE Condition code mapping:
12980   //  0 - EQ
12981   //  1 - LT
12982   //  2 - LE
12983   //  3 - UNORD
12984   //  4 - NEQ
12985   //  5 - NLT
12986   //  6 - NLE
12987   //  7 - ORD
12988   switch (SetCCOpcode) {
12989   default: llvm_unreachable("Unexpected SETCC condition");
12990   case ISD::SETOEQ:
12991   case ISD::SETEQ:  SSECC = 0; break;
12992   case ISD::SETOGT:
12993   case ISD::SETGT:  Swap = true; // Fallthrough
12994   case ISD::SETLT:
12995   case ISD::SETOLT: SSECC = 1; break;
12996   case ISD::SETOGE:
12997   case ISD::SETGE:  Swap = true; // Fallthrough
12998   case ISD::SETLE:
12999   case ISD::SETOLE: SSECC = 2; break;
13000   case ISD::SETUO:  SSECC = 3; break;
13001   case ISD::SETUNE:
13002   case ISD::SETNE:  SSECC = 4; break;
13003   case ISD::SETULE: Swap = true; // Fallthrough
13004   case ISD::SETUGE: SSECC = 5; break;
13005   case ISD::SETULT: Swap = true; // Fallthrough
13006   case ISD::SETUGT: SSECC = 6; break;
13007   case ISD::SETO:   SSECC = 7; break;
13008   case ISD::SETUEQ:
13009   case ISD::SETONE: SSECC = 8; break;
13010   }
13011   if (Swap)
13012     std::swap(Op0, Op1);
13013
13014   return SSECC;
13015 }
13016
13017 // Lower256IntVSETCC - Break a VSETCC 256-bit integer VSETCC into two new 128
13018 // ones, and then concatenate the result back.
13019 static SDValue Lower256IntVSETCC(SDValue Op, SelectionDAG &DAG) {
13020   MVT VT = Op.getSimpleValueType();
13021
13022   assert(VT.is256BitVector() && Op.getOpcode() == ISD::SETCC &&
13023          "Unsupported value type for operation");
13024
13025   unsigned NumElems = VT.getVectorNumElements();
13026   SDLoc dl(Op);
13027   SDValue CC = Op.getOperand(2);
13028
13029   // Extract the LHS vectors
13030   SDValue LHS = Op.getOperand(0);
13031   SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, dl);
13032   SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, dl);
13033
13034   // Extract the RHS vectors
13035   SDValue RHS = Op.getOperand(1);
13036   SDValue RHS1 = Extract128BitVector(RHS, 0, DAG, dl);
13037   SDValue RHS2 = Extract128BitVector(RHS, NumElems/2, DAG, dl);
13038
13039   // Issue the operation on the smaller types and concatenate the result back
13040   MVT EltVT = VT.getVectorElementType();
13041   MVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
13042   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT,
13043                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS1, RHS1, CC),
13044                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS2, RHS2, CC));
13045 }
13046
13047 static SDValue LowerBoolVSETCC_AVX512(SDValue Op, SelectionDAG &DAG) {
13048   SDValue Op0 = Op.getOperand(0);
13049   SDValue Op1 = Op.getOperand(1);
13050   SDValue CC = Op.getOperand(2);
13051   MVT VT = Op.getSimpleValueType();
13052   SDLoc dl(Op);
13053
13054   assert(Op0.getValueType().getVectorElementType() == MVT::i1 &&
13055          "Unexpected type for boolean compare operation");
13056   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
13057   SDValue NotOp0 = DAG.getNode(ISD::XOR, dl, VT, Op0,
13058                                DAG.getConstant(-1, dl, VT));
13059   SDValue NotOp1 = DAG.getNode(ISD::XOR, dl, VT, Op1,
13060                                DAG.getConstant(-1, dl, VT));
13061   switch (SetCCOpcode) {
13062   default: llvm_unreachable("Unexpected SETCC condition");
13063   case ISD::SETNE:
13064     // (x != y) -> ~(x ^ y)
13065     return DAG.getNode(ISD::XOR, dl, VT,
13066                        DAG.getNode(ISD::XOR, dl, VT, Op0, Op1),
13067                        DAG.getConstant(-1, dl, VT));
13068   case ISD::SETEQ:
13069     // (x == y) -> (x ^ y)
13070     return DAG.getNode(ISD::XOR, dl, VT, Op0, Op1);
13071   case ISD::SETUGT:
13072   case ISD::SETGT:
13073     // (x > y) -> (x & ~y)
13074     return DAG.getNode(ISD::AND, dl, VT, Op0, NotOp1);
13075   case ISD::SETULT:
13076   case ISD::SETLT:
13077     // (x < y) -> (~x & y)
13078     return DAG.getNode(ISD::AND, dl, VT, NotOp0, Op1);
13079   case ISD::SETULE:
13080   case ISD::SETLE:
13081     // (x <= y) -> (~x | y)
13082     return DAG.getNode(ISD::OR, dl, VT, NotOp0, Op1);
13083   case ISD::SETUGE:
13084   case ISD::SETGE:
13085     // (x >=y) -> (x | ~y)
13086     return DAG.getNode(ISD::OR, dl, VT, Op0, NotOp1);
13087   }
13088 }
13089
13090 static SDValue LowerIntVSETCC_AVX512(SDValue Op, SelectionDAG &DAG,
13091                                      const X86Subtarget *Subtarget) {
13092   SDValue Op0 = Op.getOperand(0);
13093   SDValue Op1 = Op.getOperand(1);
13094   SDValue CC = Op.getOperand(2);
13095   MVT VT = Op.getSimpleValueType();
13096   SDLoc dl(Op);
13097
13098   assert(Op0.getValueType().getVectorElementType().getSizeInBits() >= 8 &&
13099          Op.getValueType().getScalarType() == MVT::i1 &&
13100          "Cannot set masked compare for this operation");
13101
13102   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
13103   unsigned  Opc = 0;
13104   bool Unsigned = false;
13105   bool Swap = false;
13106   unsigned SSECC;
13107   switch (SetCCOpcode) {
13108   default: llvm_unreachable("Unexpected SETCC condition");
13109   case ISD::SETNE:  SSECC = 4; break;
13110   case ISD::SETEQ:  Opc = X86ISD::PCMPEQM; break;
13111   case ISD::SETUGT: SSECC = 6; Unsigned = true; break;
13112   case ISD::SETLT:  Swap = true; //fall-through
13113   case ISD::SETGT:  Opc = X86ISD::PCMPGTM; break;
13114   case ISD::SETULT: SSECC = 1; Unsigned = true; break;
13115   case ISD::SETUGE: SSECC = 5; Unsigned = true; break; //NLT
13116   case ISD::SETGE:  Swap = true; SSECC = 2; break; // LE + swap
13117   case ISD::SETULE: Unsigned = true; //fall-through
13118   case ISD::SETLE:  SSECC = 2; break;
13119   }
13120
13121   if (Swap)
13122     std::swap(Op0, Op1);
13123   if (Opc)
13124     return DAG.getNode(Opc, dl, VT, Op0, Op1);
13125   Opc = Unsigned ? X86ISD::CMPMU: X86ISD::CMPM;
13126   return DAG.getNode(Opc, dl, VT, Op0, Op1,
13127                      DAG.getConstant(SSECC, dl, MVT::i8));
13128 }
13129
13130 /// \brief Try to turn a VSETULT into a VSETULE by modifying its second
13131 /// operand \p Op1.  If non-trivial (for example because it's not constant)
13132 /// return an empty value.
13133 static SDValue ChangeVSETULTtoVSETULE(SDLoc dl, SDValue Op1, SelectionDAG &DAG)
13134 {
13135   BuildVectorSDNode *BV = dyn_cast<BuildVectorSDNode>(Op1.getNode());
13136   if (!BV)
13137     return SDValue();
13138
13139   MVT VT = Op1.getSimpleValueType();
13140   MVT EVT = VT.getVectorElementType();
13141   unsigned n = VT.getVectorNumElements();
13142   SmallVector<SDValue, 8> ULTOp1;
13143
13144   for (unsigned i = 0; i < n; ++i) {
13145     ConstantSDNode *Elt = dyn_cast<ConstantSDNode>(BV->getOperand(i));
13146     if (!Elt || Elt->isOpaque() || Elt->getValueType(0) != EVT)
13147       return SDValue();
13148
13149     // Avoid underflow.
13150     APInt Val = Elt->getAPIntValue();
13151     if (Val == 0)
13152       return SDValue();
13153
13154     ULTOp1.push_back(DAG.getConstant(Val - 1, dl, EVT));
13155   }
13156
13157   return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, ULTOp1);
13158 }
13159
13160 static SDValue LowerVSETCC(SDValue Op, const X86Subtarget *Subtarget,
13161                            SelectionDAG &DAG) {
13162   SDValue Op0 = Op.getOperand(0);
13163   SDValue Op1 = Op.getOperand(1);
13164   SDValue CC = Op.getOperand(2);
13165   MVT VT = Op.getSimpleValueType();
13166   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
13167   bool isFP = Op.getOperand(1).getSimpleValueType().isFloatingPoint();
13168   SDLoc dl(Op);
13169
13170   if (isFP) {
13171 #ifndef NDEBUG
13172     MVT EltVT = Op0.getSimpleValueType().getVectorElementType();
13173     assert(EltVT == MVT::f32 || EltVT == MVT::f64);
13174 #endif
13175
13176     unsigned SSECC = translateX86FSETCC(SetCCOpcode, Op0, Op1);
13177     unsigned Opc = X86ISD::CMPP;
13178     if (Subtarget->hasAVX512() && VT.getVectorElementType() == MVT::i1) {
13179       assert(VT.getVectorNumElements() <= 16);
13180       Opc = X86ISD::CMPM;
13181     }
13182     // In the two special cases we can't handle, emit two comparisons.
13183     if (SSECC == 8) {
13184       unsigned CC0, CC1;
13185       unsigned CombineOpc;
13186       if (SetCCOpcode == ISD::SETUEQ) {
13187         CC0 = 3; CC1 = 0; CombineOpc = ISD::OR;
13188       } else {
13189         assert(SetCCOpcode == ISD::SETONE);
13190         CC0 = 7; CC1 = 4; CombineOpc = ISD::AND;
13191       }
13192
13193       SDValue Cmp0 = DAG.getNode(Opc, dl, VT, Op0, Op1,
13194                                  DAG.getConstant(CC0, dl, MVT::i8));
13195       SDValue Cmp1 = DAG.getNode(Opc, dl, VT, Op0, Op1,
13196                                  DAG.getConstant(CC1, dl, MVT::i8));
13197       return DAG.getNode(CombineOpc, dl, VT, Cmp0, Cmp1);
13198     }
13199     // Handle all other FP comparisons here.
13200     return DAG.getNode(Opc, dl, VT, Op0, Op1,
13201                        DAG.getConstant(SSECC, dl, MVT::i8));
13202   }
13203
13204   // Break 256-bit integer vector compare into smaller ones.
13205   if (VT.is256BitVector() && !Subtarget->hasInt256())
13206     return Lower256IntVSETCC(Op, DAG);
13207
13208   EVT OpVT = Op1.getValueType();
13209   if (OpVT.getVectorElementType() == MVT::i1)
13210     return LowerBoolVSETCC_AVX512(Op, DAG);
13211
13212   bool MaskResult = (VT.getVectorElementType() == MVT::i1);
13213   if (Subtarget->hasAVX512()) {
13214     if (Op1.getValueType().is512BitVector() ||
13215         (Subtarget->hasBWI() && Subtarget->hasVLX()) ||
13216         (MaskResult && OpVT.getVectorElementType().getSizeInBits() >= 32))
13217       return LowerIntVSETCC_AVX512(Op, DAG, Subtarget);
13218
13219     // In AVX-512 architecture setcc returns mask with i1 elements,
13220     // But there is no compare instruction for i8 and i16 elements in KNL.
13221     // We are not talking about 512-bit operands in this case, these
13222     // types are illegal.
13223     if (MaskResult &&
13224         (OpVT.getVectorElementType().getSizeInBits() < 32 &&
13225          OpVT.getVectorElementType().getSizeInBits() >= 8))
13226       return DAG.getNode(ISD::TRUNCATE, dl, VT,
13227                          DAG.getNode(ISD::SETCC, dl, OpVT, Op0, Op1, CC));
13228   }
13229
13230   // We are handling one of the integer comparisons here.  Since SSE only has
13231   // GT and EQ comparisons for integer, swapping operands and multiple
13232   // operations may be required for some comparisons.
13233   unsigned Opc;
13234   bool Swap = false, Invert = false, FlipSigns = false, MinMax = false;
13235   bool Subus = false;
13236
13237   switch (SetCCOpcode) {
13238   default: llvm_unreachable("Unexpected SETCC condition");
13239   case ISD::SETNE:  Invert = true;
13240   case ISD::SETEQ:  Opc = X86ISD::PCMPEQ; break;
13241   case ISD::SETLT:  Swap = true;
13242   case ISD::SETGT:  Opc = X86ISD::PCMPGT; break;
13243   case ISD::SETGE:  Swap = true;
13244   case ISD::SETLE:  Opc = X86ISD::PCMPGT;
13245                     Invert = true; break;
13246   case ISD::SETULT: Swap = true;
13247   case ISD::SETUGT: Opc = X86ISD::PCMPGT;
13248                     FlipSigns = true; break;
13249   case ISD::SETUGE: Swap = true;
13250   case ISD::SETULE: Opc = X86ISD::PCMPGT;
13251                     FlipSigns = true; Invert = true; break;
13252   }
13253
13254   // Special case: Use min/max operations for SETULE/SETUGE
13255   MVT VET = VT.getVectorElementType();
13256   bool hasMinMax =
13257        (Subtarget->hasSSE41() && (VET >= MVT::i8 && VET <= MVT::i32))
13258     || (Subtarget->hasSSE2()  && (VET == MVT::i8));
13259
13260   if (hasMinMax) {
13261     switch (SetCCOpcode) {
13262     default: break;
13263     case ISD::SETULE: Opc = X86ISD::UMIN; MinMax = true; break;
13264     case ISD::SETUGE: Opc = X86ISD::UMAX; MinMax = true; break;
13265     }
13266
13267     if (MinMax) { Swap = false; Invert = false; FlipSigns = false; }
13268   }
13269
13270   bool hasSubus = Subtarget->hasSSE2() && (VET == MVT::i8 || VET == MVT::i16);
13271   if (!MinMax && hasSubus) {
13272     // As another special case, use PSUBUS[BW] when it's profitable. E.g. for
13273     // Op0 u<= Op1:
13274     //   t = psubus Op0, Op1
13275     //   pcmpeq t, <0..0>
13276     switch (SetCCOpcode) {
13277     default: break;
13278     case ISD::SETULT: {
13279       // If the comparison is against a constant we can turn this into a
13280       // setule.  With psubus, setule does not require a swap.  This is
13281       // beneficial because the constant in the register is no longer
13282       // destructed as the destination so it can be hoisted out of a loop.
13283       // Only do this pre-AVX since vpcmp* is no longer destructive.
13284       if (Subtarget->hasAVX())
13285         break;
13286       SDValue ULEOp1 = ChangeVSETULTtoVSETULE(dl, Op1, DAG);
13287       if (ULEOp1.getNode()) {
13288         Op1 = ULEOp1;
13289         Subus = true; Invert = false; Swap = false;
13290       }
13291       break;
13292     }
13293     // Psubus is better than flip-sign because it requires no inversion.
13294     case ISD::SETUGE: Subus = true; Invert = false; Swap = true;  break;
13295     case ISD::SETULE: Subus = true; Invert = false; Swap = false; break;
13296     }
13297
13298     if (Subus) {
13299       Opc = X86ISD::SUBUS;
13300       FlipSigns = false;
13301     }
13302   }
13303
13304   if (Swap)
13305     std::swap(Op0, Op1);
13306
13307   // Check that the operation in question is available (most are plain SSE2,
13308   // but PCMPGTQ and PCMPEQQ have different requirements).
13309   if (VT == MVT::v2i64) {
13310     if (Opc == X86ISD::PCMPGT && !Subtarget->hasSSE42()) {
13311       assert(Subtarget->hasSSE2() && "Don't know how to lower!");
13312
13313       // First cast everything to the right type.
13314       Op0 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op0);
13315       Op1 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op1);
13316
13317       // Since SSE has no unsigned integer comparisons, we need to flip the sign
13318       // bits of the inputs before performing those operations. The lower
13319       // compare is always unsigned.
13320       SDValue SB;
13321       if (FlipSigns) {
13322         SB = DAG.getConstant(0x80000000U, dl, MVT::v4i32);
13323       } else {
13324         SDValue Sign = DAG.getConstant(0x80000000U, dl, MVT::i32);
13325         SDValue Zero = DAG.getConstant(0x00000000U, dl, MVT::i32);
13326         SB = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32,
13327                          Sign, Zero, Sign, Zero);
13328       }
13329       Op0 = DAG.getNode(ISD::XOR, dl, MVT::v4i32, Op0, SB);
13330       Op1 = DAG.getNode(ISD::XOR, dl, MVT::v4i32, Op1, SB);
13331
13332       // Emulate PCMPGTQ with (hi1 > hi2) | ((hi1 == hi2) & (lo1 > lo2))
13333       SDValue GT = DAG.getNode(X86ISD::PCMPGT, dl, MVT::v4i32, Op0, Op1);
13334       SDValue EQ = DAG.getNode(X86ISD::PCMPEQ, dl, MVT::v4i32, Op0, Op1);
13335
13336       // Create masks for only the low parts/high parts of the 64 bit integers.
13337       static const int MaskHi[] = { 1, 1, 3, 3 };
13338       static const int MaskLo[] = { 0, 0, 2, 2 };
13339       SDValue EQHi = DAG.getVectorShuffle(MVT::v4i32, dl, EQ, EQ, MaskHi);
13340       SDValue GTLo = DAG.getVectorShuffle(MVT::v4i32, dl, GT, GT, MaskLo);
13341       SDValue GTHi = DAG.getVectorShuffle(MVT::v4i32, dl, GT, GT, MaskHi);
13342
13343       SDValue Result = DAG.getNode(ISD::AND, dl, MVT::v4i32, EQHi, GTLo);
13344       Result = DAG.getNode(ISD::OR, dl, MVT::v4i32, Result, GTHi);
13345
13346       if (Invert)
13347         Result = DAG.getNOT(dl, Result, MVT::v4i32);
13348
13349       return DAG.getNode(ISD::BITCAST, dl, VT, Result);
13350     }
13351
13352     if (Opc == X86ISD::PCMPEQ && !Subtarget->hasSSE41()) {
13353       // If pcmpeqq is missing but pcmpeqd is available synthesize pcmpeqq with
13354       // pcmpeqd + pshufd + pand.
13355       assert(Subtarget->hasSSE2() && !FlipSigns && "Don't know how to lower!");
13356
13357       // First cast everything to the right type.
13358       Op0 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op0);
13359       Op1 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op1);
13360
13361       // Do the compare.
13362       SDValue Result = DAG.getNode(Opc, dl, MVT::v4i32, Op0, Op1);
13363
13364       // Make sure the lower and upper halves are both all-ones.
13365       static const int Mask[] = { 1, 0, 3, 2 };
13366       SDValue Shuf = DAG.getVectorShuffle(MVT::v4i32, dl, Result, Result, Mask);
13367       Result = DAG.getNode(ISD::AND, dl, MVT::v4i32, Result, Shuf);
13368
13369       if (Invert)
13370         Result = DAG.getNOT(dl, Result, MVT::v4i32);
13371
13372       return DAG.getNode(ISD::BITCAST, dl, VT, Result);
13373     }
13374   }
13375
13376   // Since SSE has no unsigned integer comparisons, we need to flip the sign
13377   // bits of the inputs before performing those operations.
13378   if (FlipSigns) {
13379     EVT EltVT = VT.getVectorElementType();
13380     SDValue SB = DAG.getConstant(APInt::getSignBit(EltVT.getSizeInBits()), dl,
13381                                  VT);
13382     Op0 = DAG.getNode(ISD::XOR, dl, VT, Op0, SB);
13383     Op1 = DAG.getNode(ISD::XOR, dl, VT, Op1, SB);
13384   }
13385
13386   SDValue Result = DAG.getNode(Opc, dl, VT, Op0, Op1);
13387
13388   // If the logical-not of the result is required, perform that now.
13389   if (Invert)
13390     Result = DAG.getNOT(dl, Result, VT);
13391
13392   if (MinMax)
13393     Result = DAG.getNode(X86ISD::PCMPEQ, dl, VT, Op0, Result);
13394
13395   if (Subus)
13396     Result = DAG.getNode(X86ISD::PCMPEQ, dl, VT, Result,
13397                          getZeroVector(VT, Subtarget, DAG, dl));
13398
13399   return Result;
13400 }
13401
13402 SDValue X86TargetLowering::LowerSETCC(SDValue Op, SelectionDAG &DAG) const {
13403
13404   MVT VT = Op.getSimpleValueType();
13405
13406   if (VT.isVector()) return LowerVSETCC(Op, Subtarget, DAG);
13407
13408   assert(((!Subtarget->hasAVX512() && VT == MVT::i8) || (VT == MVT::i1))
13409          && "SetCC type must be 8-bit or 1-bit integer");
13410   SDValue Op0 = Op.getOperand(0);
13411   SDValue Op1 = Op.getOperand(1);
13412   SDLoc dl(Op);
13413   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
13414
13415   // Optimize to BT if possible.
13416   // Lower (X & (1 << N)) == 0 to BT(X, N).
13417   // Lower ((X >>u N) & 1) != 0 to BT(X, N).
13418   // Lower ((X >>s N) & 1) != 0 to BT(X, N).
13419   if (Op0.getOpcode() == ISD::AND && Op0.hasOneUse() &&
13420       Op1.getOpcode() == ISD::Constant &&
13421       cast<ConstantSDNode>(Op1)->isNullValue() &&
13422       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
13423     SDValue NewSetCC = LowerToBT(Op0, CC, dl, DAG);
13424     if (NewSetCC.getNode()) {
13425       if (VT == MVT::i1)
13426         return DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, NewSetCC);
13427       return NewSetCC;
13428     }
13429   }
13430
13431   // Look for X == 0, X == 1, X != 0, or X != 1.  We can simplify some forms of
13432   // these.
13433   if (Op1.getOpcode() == ISD::Constant &&
13434       (cast<ConstantSDNode>(Op1)->getZExtValue() == 1 ||
13435        cast<ConstantSDNode>(Op1)->isNullValue()) &&
13436       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
13437
13438     // If the input is a setcc, then reuse the input setcc or use a new one with
13439     // the inverted condition.
13440     if (Op0.getOpcode() == X86ISD::SETCC) {
13441       X86::CondCode CCode = (X86::CondCode)Op0.getConstantOperandVal(0);
13442       bool Invert = (CC == ISD::SETNE) ^
13443         cast<ConstantSDNode>(Op1)->isNullValue();
13444       if (!Invert)
13445         return Op0;
13446
13447       CCode = X86::GetOppositeBranchCondition(CCode);
13448       SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
13449                                   DAG.getConstant(CCode, dl, MVT::i8),
13450                                   Op0.getOperand(1));
13451       if (VT == MVT::i1)
13452         return DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, SetCC);
13453       return SetCC;
13454     }
13455   }
13456   if ((Op0.getValueType() == MVT::i1) && (Op1.getOpcode() == ISD::Constant) &&
13457       (cast<ConstantSDNode>(Op1)->getZExtValue() == 1) &&
13458       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
13459
13460     ISD::CondCode NewCC = ISD::getSetCCInverse(CC, true);
13461     return DAG.getSetCC(dl, VT, Op0, DAG.getConstant(0, dl, MVT::i1), NewCC);
13462   }
13463
13464   bool isFP = Op1.getSimpleValueType().isFloatingPoint();
13465   unsigned X86CC = TranslateX86CC(CC, dl, isFP, Op0, Op1, DAG);
13466   if (X86CC == X86::COND_INVALID)
13467     return SDValue();
13468
13469   SDValue EFLAGS = EmitCmp(Op0, Op1, X86CC, dl, DAG);
13470   EFLAGS = ConvertCmpIfNecessary(EFLAGS, DAG);
13471   SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
13472                               DAG.getConstant(X86CC, dl, MVT::i8), EFLAGS);
13473   if (VT == MVT::i1)
13474     return DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, SetCC);
13475   return SetCC;
13476 }
13477
13478 // isX86LogicalCmp - Return true if opcode is a X86 logical comparison.
13479 static bool isX86LogicalCmp(SDValue Op) {
13480   unsigned Opc = Op.getNode()->getOpcode();
13481   if (Opc == X86ISD::CMP || Opc == X86ISD::COMI || Opc == X86ISD::UCOMI ||
13482       Opc == X86ISD::SAHF)
13483     return true;
13484   if (Op.getResNo() == 1 &&
13485       (Opc == X86ISD::ADD ||
13486        Opc == X86ISD::SUB ||
13487        Opc == X86ISD::ADC ||
13488        Opc == X86ISD::SBB ||
13489        Opc == X86ISD::SMUL ||
13490        Opc == X86ISD::UMUL ||
13491        Opc == X86ISD::INC ||
13492        Opc == X86ISD::DEC ||
13493        Opc == X86ISD::OR ||
13494        Opc == X86ISD::XOR ||
13495        Opc == X86ISD::AND))
13496     return true;
13497
13498   if (Op.getResNo() == 2 && Opc == X86ISD::UMUL)
13499     return true;
13500
13501   return false;
13502 }
13503
13504 static bool isTruncWithZeroHighBitsInput(SDValue V, SelectionDAG &DAG) {
13505   if (V.getOpcode() != ISD::TRUNCATE)
13506     return false;
13507
13508   SDValue VOp0 = V.getOperand(0);
13509   unsigned InBits = VOp0.getValueSizeInBits();
13510   unsigned Bits = V.getValueSizeInBits();
13511   return DAG.MaskedValueIsZero(VOp0, APInt::getHighBitsSet(InBits,InBits-Bits));
13512 }
13513
13514 SDValue X86TargetLowering::LowerSELECT(SDValue Op, SelectionDAG &DAG) const {
13515   bool addTest = true;
13516   SDValue Cond  = Op.getOperand(0);
13517   SDValue Op1 = Op.getOperand(1);
13518   SDValue Op2 = Op.getOperand(2);
13519   SDLoc DL(Op);
13520   EVT VT = Op1.getValueType();
13521   SDValue CC;
13522
13523   // Lower FP selects into a CMP/AND/ANDN/OR sequence when the necessary SSE ops
13524   // are available or VBLENDV if AVX is available.
13525   // Otherwise FP cmovs get lowered into a less efficient branch sequence later.
13526   if (Cond.getOpcode() == ISD::SETCC &&
13527       ((Subtarget->hasSSE2() && (VT == MVT::f32 || VT == MVT::f64)) ||
13528        (Subtarget->hasSSE1() && VT == MVT::f32)) &&
13529       VT == Cond.getOperand(0).getValueType() && Cond->hasOneUse()) {
13530     SDValue CondOp0 = Cond.getOperand(0), CondOp1 = Cond.getOperand(1);
13531     int SSECC = translateX86FSETCC(
13532         cast<CondCodeSDNode>(Cond.getOperand(2))->get(), CondOp0, CondOp1);
13533
13534     if (SSECC != 8) {
13535       if (Subtarget->hasAVX512()) {
13536         SDValue Cmp = DAG.getNode(X86ISD::FSETCC, DL, MVT::i1, CondOp0, CondOp1,
13537                                   DAG.getConstant(SSECC, DL, MVT::i8));
13538         return DAG.getNode(X86ISD::SELECT, DL, VT, Cmp, Op1, Op2);
13539       }
13540
13541       SDValue Cmp = DAG.getNode(X86ISD::FSETCC, DL, VT, CondOp0, CondOp1,
13542                                 DAG.getConstant(SSECC, DL, MVT::i8));
13543
13544       // If we have AVX, we can use a variable vector select (VBLENDV) instead
13545       // of 3 logic instructions for size savings and potentially speed.
13546       // Unfortunately, there is no scalar form of VBLENDV.
13547
13548       // If either operand is a constant, don't try this. We can expect to
13549       // optimize away at least one of the logic instructions later in that
13550       // case, so that sequence would be faster than a variable blend.
13551
13552       // BLENDV was introduced with SSE 4.1, but the 2 register form implicitly
13553       // uses XMM0 as the selection register. That may need just as many
13554       // instructions as the AND/ANDN/OR sequence due to register moves, so
13555       // don't bother.
13556
13557       if (Subtarget->hasAVX() &&
13558           !isa<ConstantFPSDNode>(Op1) && !isa<ConstantFPSDNode>(Op2)) {
13559
13560         // Convert to vectors, do a VSELECT, and convert back to scalar.
13561         // All of the conversions should be optimized away.
13562
13563         EVT VecVT = VT == MVT::f32 ? MVT::v4f32 : MVT::v2f64;
13564         SDValue VOp1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, VecVT, Op1);
13565         SDValue VOp2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, VecVT, Op2);
13566         SDValue VCmp = DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, VecVT, Cmp);
13567
13568         EVT VCmpVT = VT == MVT::f32 ? MVT::v4i32 : MVT::v2i64;
13569         VCmp = DAG.getNode(ISD::BITCAST, DL, VCmpVT, VCmp);
13570
13571         SDValue VSel = DAG.getNode(ISD::VSELECT, DL, VecVT, VCmp, VOp1, VOp2);
13572
13573         return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, VT,
13574                            VSel, DAG.getIntPtrConstant(0, DL));
13575       }
13576       SDValue AndN = DAG.getNode(X86ISD::FANDN, DL, VT, Cmp, Op2);
13577       SDValue And = DAG.getNode(X86ISD::FAND, DL, VT, Cmp, Op1);
13578       return DAG.getNode(X86ISD::FOR, DL, VT, AndN, And);
13579     }
13580   }
13581
13582   if (Cond.getOpcode() == ISD::SETCC) {
13583     SDValue NewCond = LowerSETCC(Cond, DAG);
13584     if (NewCond.getNode())
13585       Cond = NewCond;
13586   }
13587
13588   // (select (x == 0), -1, y) -> (sign_bit (x - 1)) | y
13589   // (select (x == 0), y, -1) -> ~(sign_bit (x - 1)) | y
13590   // (select (x != 0), y, -1) -> (sign_bit (x - 1)) | y
13591   // (select (x != 0), -1, y) -> ~(sign_bit (x - 1)) | y
13592   if (Cond.getOpcode() == X86ISD::SETCC &&
13593       Cond.getOperand(1).getOpcode() == X86ISD::CMP &&
13594       isZero(Cond.getOperand(1).getOperand(1))) {
13595     SDValue Cmp = Cond.getOperand(1);
13596
13597     unsigned CondCode =cast<ConstantSDNode>(Cond.getOperand(0))->getZExtValue();
13598
13599     if ((isAllOnes(Op1) || isAllOnes(Op2)) &&
13600         (CondCode == X86::COND_E || CondCode == X86::COND_NE)) {
13601       SDValue Y = isAllOnes(Op2) ? Op1 : Op2;
13602
13603       SDValue CmpOp0 = Cmp.getOperand(0);
13604       // Apply further optimizations for special cases
13605       // (select (x != 0), -1, 0) -> neg & sbb
13606       // (select (x == 0), 0, -1) -> neg & sbb
13607       if (ConstantSDNode *YC = dyn_cast<ConstantSDNode>(Y))
13608         if (YC->isNullValue() &&
13609             (isAllOnes(Op1) == (CondCode == X86::COND_NE))) {
13610           SDVTList VTs = DAG.getVTList(CmpOp0.getValueType(), MVT::i32);
13611           SDValue Neg = DAG.getNode(X86ISD::SUB, DL, VTs,
13612                                     DAG.getConstant(0, DL,
13613                                                     CmpOp0.getValueType()),
13614                                     CmpOp0);
13615           SDValue Res = DAG.getNode(X86ISD::SETCC_CARRY, DL, Op.getValueType(),
13616                                     DAG.getConstant(X86::COND_B, DL, MVT::i8),
13617                                     SDValue(Neg.getNode(), 1));
13618           return Res;
13619         }
13620
13621       Cmp = DAG.getNode(X86ISD::CMP, DL, MVT::i32,
13622                         CmpOp0, DAG.getConstant(1, DL, CmpOp0.getValueType()));
13623       Cmp = ConvertCmpIfNecessary(Cmp, DAG);
13624
13625       SDValue Res =   // Res = 0 or -1.
13626         DAG.getNode(X86ISD::SETCC_CARRY, DL, Op.getValueType(),
13627                     DAG.getConstant(X86::COND_B, DL, MVT::i8), Cmp);
13628
13629       if (isAllOnes(Op1) != (CondCode == X86::COND_E))
13630         Res = DAG.getNOT(DL, Res, Res.getValueType());
13631
13632       ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(Op2);
13633       if (!N2C || !N2C->isNullValue())
13634         Res = DAG.getNode(ISD::OR, DL, Res.getValueType(), Res, Y);
13635       return Res;
13636     }
13637   }
13638
13639   // Look past (and (setcc_carry (cmp ...)), 1).
13640   if (Cond.getOpcode() == ISD::AND &&
13641       Cond.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY) {
13642     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Cond.getOperand(1));
13643     if (C && C->getAPIntValue() == 1)
13644       Cond = Cond.getOperand(0);
13645   }
13646
13647   // If condition flag is set by a X86ISD::CMP, then use it as the condition
13648   // setting operand in place of the X86ISD::SETCC.
13649   unsigned CondOpcode = Cond.getOpcode();
13650   if (CondOpcode == X86ISD::SETCC ||
13651       CondOpcode == X86ISD::SETCC_CARRY) {
13652     CC = Cond.getOperand(0);
13653
13654     SDValue Cmp = Cond.getOperand(1);
13655     unsigned Opc = Cmp.getOpcode();
13656     MVT VT = Op.getSimpleValueType();
13657
13658     bool IllegalFPCMov = false;
13659     if (VT.isFloatingPoint() && !VT.isVector() &&
13660         !isScalarFPTypeInSSEReg(VT))  // FPStack?
13661       IllegalFPCMov = !hasFPCMov(cast<ConstantSDNode>(CC)->getSExtValue());
13662
13663     if ((isX86LogicalCmp(Cmp) && !IllegalFPCMov) ||
13664         Opc == X86ISD::BT) { // FIXME
13665       Cond = Cmp;
13666       addTest = false;
13667     }
13668   } else if (CondOpcode == ISD::USUBO || CondOpcode == ISD::SSUBO ||
13669              CondOpcode == ISD::UADDO || CondOpcode == ISD::SADDO ||
13670              ((CondOpcode == ISD::UMULO || CondOpcode == ISD::SMULO) &&
13671               Cond.getOperand(0).getValueType() != MVT::i8)) {
13672     SDValue LHS = Cond.getOperand(0);
13673     SDValue RHS = Cond.getOperand(1);
13674     unsigned X86Opcode;
13675     unsigned X86Cond;
13676     SDVTList VTs;
13677     switch (CondOpcode) {
13678     case ISD::UADDO: X86Opcode = X86ISD::ADD; X86Cond = X86::COND_B; break;
13679     case ISD::SADDO: X86Opcode = X86ISD::ADD; X86Cond = X86::COND_O; break;
13680     case ISD::USUBO: X86Opcode = X86ISD::SUB; X86Cond = X86::COND_B; break;
13681     case ISD::SSUBO: X86Opcode = X86ISD::SUB; X86Cond = X86::COND_O; break;
13682     case ISD::UMULO: X86Opcode = X86ISD::UMUL; X86Cond = X86::COND_O; break;
13683     case ISD::SMULO: X86Opcode = X86ISD::SMUL; X86Cond = X86::COND_O; break;
13684     default: llvm_unreachable("unexpected overflowing operator");
13685     }
13686     if (CondOpcode == ISD::UMULO)
13687       VTs = DAG.getVTList(LHS.getValueType(), LHS.getValueType(),
13688                           MVT::i32);
13689     else
13690       VTs = DAG.getVTList(LHS.getValueType(), MVT::i32);
13691
13692     SDValue X86Op = DAG.getNode(X86Opcode, DL, VTs, LHS, RHS);
13693
13694     if (CondOpcode == ISD::UMULO)
13695       Cond = X86Op.getValue(2);
13696     else
13697       Cond = X86Op.getValue(1);
13698
13699     CC = DAG.getConstant(X86Cond, DL, MVT::i8);
13700     addTest = false;
13701   }
13702
13703   if (addTest) {
13704     // Look pass the truncate if the high bits are known zero.
13705     if (isTruncWithZeroHighBitsInput(Cond, DAG))
13706         Cond = Cond.getOperand(0);
13707
13708     // We know the result of AND is compared against zero. Try to match
13709     // it to BT.
13710     if (Cond.getOpcode() == ISD::AND && Cond.hasOneUse()) {
13711       SDValue NewSetCC = LowerToBT(Cond, ISD::SETNE, DL, DAG);
13712       if (NewSetCC.getNode()) {
13713         CC = NewSetCC.getOperand(0);
13714         Cond = NewSetCC.getOperand(1);
13715         addTest = false;
13716       }
13717     }
13718   }
13719
13720   if (addTest) {
13721     CC = DAG.getConstant(X86::COND_NE, DL, MVT::i8);
13722     Cond = EmitTest(Cond, X86::COND_NE, DL, DAG);
13723   }
13724
13725   // a <  b ? -1 :  0 -> RES = ~setcc_carry
13726   // a <  b ?  0 : -1 -> RES = setcc_carry
13727   // a >= b ? -1 :  0 -> RES = setcc_carry
13728   // a >= b ?  0 : -1 -> RES = ~setcc_carry
13729   if (Cond.getOpcode() == X86ISD::SUB) {
13730     Cond = ConvertCmpIfNecessary(Cond, DAG);
13731     unsigned CondCode = cast<ConstantSDNode>(CC)->getZExtValue();
13732
13733     if ((CondCode == X86::COND_AE || CondCode == X86::COND_B) &&
13734         (isAllOnes(Op1) || isAllOnes(Op2)) && (isZero(Op1) || isZero(Op2))) {
13735       SDValue Res = DAG.getNode(X86ISD::SETCC_CARRY, DL, Op.getValueType(),
13736                                 DAG.getConstant(X86::COND_B, DL, MVT::i8),
13737                                 Cond);
13738       if (isAllOnes(Op1) != (CondCode == X86::COND_B))
13739         return DAG.getNOT(DL, Res, Res.getValueType());
13740       return Res;
13741     }
13742   }
13743
13744   // X86 doesn't have an i8 cmov. If both operands are the result of a truncate
13745   // widen the cmov and push the truncate through. This avoids introducing a new
13746   // branch during isel and doesn't add any extensions.
13747   if (Op.getValueType() == MVT::i8 &&
13748       Op1.getOpcode() == ISD::TRUNCATE && Op2.getOpcode() == ISD::TRUNCATE) {
13749     SDValue T1 = Op1.getOperand(0), T2 = Op2.getOperand(0);
13750     if (T1.getValueType() == T2.getValueType() &&
13751         // Blacklist CopyFromReg to avoid partial register stalls.
13752         T1.getOpcode() != ISD::CopyFromReg && T2.getOpcode()!=ISD::CopyFromReg){
13753       SDVTList VTs = DAG.getVTList(T1.getValueType(), MVT::Glue);
13754       SDValue Cmov = DAG.getNode(X86ISD::CMOV, DL, VTs, T2, T1, CC, Cond);
13755       return DAG.getNode(ISD::TRUNCATE, DL, Op.getValueType(), Cmov);
13756     }
13757   }
13758
13759   // X86ISD::CMOV means set the result (which is operand 1) to the RHS if
13760   // condition is true.
13761   SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::Glue);
13762   SDValue Ops[] = { Op2, Op1, CC, Cond };
13763   return DAG.getNode(X86ISD::CMOV, DL, VTs, Ops);
13764 }
13765
13766 static SDValue LowerSIGN_EXTEND_AVX512(SDValue Op, const X86Subtarget *Subtarget,
13767                                        SelectionDAG &DAG) {
13768   MVT VT = Op->getSimpleValueType(0);
13769   SDValue In = Op->getOperand(0);
13770   MVT InVT = In.getSimpleValueType();
13771   MVT VTElt = VT.getVectorElementType();
13772   MVT InVTElt = InVT.getVectorElementType();
13773   SDLoc dl(Op);
13774
13775   // SKX processor
13776   if ((InVTElt == MVT::i1) &&
13777       (((Subtarget->hasBWI() && Subtarget->hasVLX() &&
13778         VT.getSizeInBits() <= 256 && VTElt.getSizeInBits() <= 16)) ||
13779
13780        ((Subtarget->hasBWI() && VT.is512BitVector() &&
13781         VTElt.getSizeInBits() <= 16)) ||
13782
13783        ((Subtarget->hasDQI() && Subtarget->hasVLX() &&
13784         VT.getSizeInBits() <= 256 && VTElt.getSizeInBits() >= 32)) ||
13785
13786        ((Subtarget->hasDQI() && VT.is512BitVector() &&
13787         VTElt.getSizeInBits() >= 32))))
13788     return DAG.getNode(X86ISD::VSEXT, dl, VT, In);
13789
13790   unsigned int NumElts = VT.getVectorNumElements();
13791
13792   if (NumElts != 8 && NumElts != 16)
13793     return SDValue();
13794
13795   if (VT.is512BitVector() && InVT.getVectorElementType() != MVT::i1) {
13796     if (In.getOpcode() == X86ISD::VSEXT || In.getOpcode() == X86ISD::VZEXT)
13797       return DAG.getNode(In.getOpcode(), dl, VT, In.getOperand(0));
13798     return DAG.getNode(X86ISD::VSEXT, dl, VT, In);
13799   }
13800
13801   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
13802   assert (InVT.getVectorElementType() == MVT::i1 && "Unexpected vector type");
13803
13804   MVT ExtVT = (NumElts == 8) ? MVT::v8i64 : MVT::v16i32;
13805   Constant *C = ConstantInt::get(*DAG.getContext(),
13806     APInt::getAllOnesValue(ExtVT.getScalarType().getSizeInBits()));
13807
13808   SDValue CP = DAG.getConstantPool(C, TLI.getPointerTy());
13809   unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
13810   SDValue Ld = DAG.getLoad(ExtVT.getScalarType(), dl, DAG.getEntryNode(), CP,
13811                           MachinePointerInfo::getConstantPool(),
13812                           false, false, false, Alignment);
13813   SDValue Brcst = DAG.getNode(X86ISD::VBROADCASTM, dl, ExtVT, In, Ld);
13814   if (VT.is512BitVector())
13815     return Brcst;
13816   return DAG.getNode(X86ISD::VTRUNC, dl, VT, Brcst);
13817 }
13818
13819 static SDValue LowerSIGN_EXTEND(SDValue Op, const X86Subtarget *Subtarget,
13820                                 SelectionDAG &DAG) {
13821   MVT VT = Op->getSimpleValueType(0);
13822   SDValue In = Op->getOperand(0);
13823   MVT InVT = In.getSimpleValueType();
13824   SDLoc dl(Op);
13825
13826   if (VT.is512BitVector() || InVT.getVectorElementType() == MVT::i1)
13827     return LowerSIGN_EXTEND_AVX512(Op, Subtarget, DAG);
13828
13829   if ((VT != MVT::v4i64 || InVT != MVT::v4i32) &&
13830       (VT != MVT::v8i32 || InVT != MVT::v8i16) &&
13831       (VT != MVT::v16i16 || InVT != MVT::v16i8))
13832     return SDValue();
13833
13834   if (Subtarget->hasInt256())
13835     return DAG.getNode(X86ISD::VSEXT, dl, VT, In);
13836
13837   // Optimize vectors in AVX mode
13838   // Sign extend  v8i16 to v8i32 and
13839   //              v4i32 to v4i64
13840   //
13841   // Divide input vector into two parts
13842   // for v4i32 the shuffle mask will be { 0, 1, -1, -1} {2, 3, -1, -1}
13843   // use vpmovsx instruction to extend v4i32 -> v2i64; v8i16 -> v4i32
13844   // concat the vectors to original VT
13845
13846   unsigned NumElems = InVT.getVectorNumElements();
13847   SDValue Undef = DAG.getUNDEF(InVT);
13848
13849   SmallVector<int,8> ShufMask1(NumElems, -1);
13850   for (unsigned i = 0; i != NumElems/2; ++i)
13851     ShufMask1[i] = i;
13852
13853   SDValue OpLo = DAG.getVectorShuffle(InVT, dl, In, Undef, &ShufMask1[0]);
13854
13855   SmallVector<int,8> ShufMask2(NumElems, -1);
13856   for (unsigned i = 0; i != NumElems/2; ++i)
13857     ShufMask2[i] = i + NumElems/2;
13858
13859   SDValue OpHi = DAG.getVectorShuffle(InVT, dl, In, Undef, &ShufMask2[0]);
13860
13861   MVT HalfVT = MVT::getVectorVT(VT.getScalarType(),
13862                                 VT.getVectorNumElements()/2);
13863
13864   OpLo = DAG.getNode(X86ISD::VSEXT, dl, HalfVT, OpLo);
13865   OpHi = DAG.getNode(X86ISD::VSEXT, dl, HalfVT, OpHi);
13866
13867   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, OpLo, OpHi);
13868 }
13869
13870 // Lower vector extended loads using a shuffle. If SSSE3 is not available we
13871 // may emit an illegal shuffle but the expansion is still better than scalar
13872 // code. We generate X86ISD::VSEXT for SEXTLOADs if it's available, otherwise
13873 // we'll emit a shuffle and a arithmetic shift.
13874 // FIXME: Is the expansion actually better than scalar code? It doesn't seem so.
13875 // TODO: It is possible to support ZExt by zeroing the undef values during
13876 // the shuffle phase or after the shuffle.
13877 static SDValue LowerExtendedLoad(SDValue Op, const X86Subtarget *Subtarget,
13878                                  SelectionDAG &DAG) {
13879   MVT RegVT = Op.getSimpleValueType();
13880   assert(RegVT.isVector() && "We only custom lower vector sext loads.");
13881   assert(RegVT.isInteger() &&
13882          "We only custom lower integer vector sext loads.");
13883
13884   // Nothing useful we can do without SSE2 shuffles.
13885   assert(Subtarget->hasSSE2() && "We only custom lower sext loads with SSE2.");
13886
13887   LoadSDNode *Ld = cast<LoadSDNode>(Op.getNode());
13888   SDLoc dl(Ld);
13889   EVT MemVT = Ld->getMemoryVT();
13890   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
13891   unsigned RegSz = RegVT.getSizeInBits();
13892
13893   ISD::LoadExtType Ext = Ld->getExtensionType();
13894
13895   assert((Ext == ISD::EXTLOAD || Ext == ISD::SEXTLOAD)
13896          && "Only anyext and sext are currently implemented.");
13897   assert(MemVT != RegVT && "Cannot extend to the same type");
13898   assert(MemVT.isVector() && "Must load a vector from memory");
13899
13900   unsigned NumElems = RegVT.getVectorNumElements();
13901   unsigned MemSz = MemVT.getSizeInBits();
13902   assert(RegSz > MemSz && "Register size must be greater than the mem size");
13903
13904   if (Ext == ISD::SEXTLOAD && RegSz == 256 && !Subtarget->hasInt256()) {
13905     // The only way in which we have a legal 256-bit vector result but not the
13906     // integer 256-bit operations needed to directly lower a sextload is if we
13907     // have AVX1 but not AVX2. In that case, we can always emit a sextload to
13908     // a 128-bit vector and a normal sign_extend to 256-bits that should get
13909     // correctly legalized. We do this late to allow the canonical form of
13910     // sextload to persist throughout the rest of the DAG combiner -- it wants
13911     // to fold together any extensions it can, and so will fuse a sign_extend
13912     // of an sextload into a sextload targeting a wider value.
13913     SDValue Load;
13914     if (MemSz == 128) {
13915       // Just switch this to a normal load.
13916       assert(TLI.isTypeLegal(MemVT) && "If the memory type is a 128-bit type, "
13917                                        "it must be a legal 128-bit vector "
13918                                        "type!");
13919       Load = DAG.getLoad(MemVT, dl, Ld->getChain(), Ld->getBasePtr(),
13920                   Ld->getPointerInfo(), Ld->isVolatile(), Ld->isNonTemporal(),
13921                   Ld->isInvariant(), Ld->getAlignment());
13922     } else {
13923       assert(MemSz < 128 &&
13924              "Can't extend a type wider than 128 bits to a 256 bit vector!");
13925       // Do an sext load to a 128-bit vector type. We want to use the same
13926       // number of elements, but elements half as wide. This will end up being
13927       // recursively lowered by this routine, but will succeed as we definitely
13928       // have all the necessary features if we're using AVX1.
13929       EVT HalfEltVT =
13930           EVT::getIntegerVT(*DAG.getContext(), RegVT.getScalarSizeInBits() / 2);
13931       EVT HalfVecVT = EVT::getVectorVT(*DAG.getContext(), HalfEltVT, NumElems);
13932       Load =
13933           DAG.getExtLoad(Ext, dl, HalfVecVT, Ld->getChain(), Ld->getBasePtr(),
13934                          Ld->getPointerInfo(), MemVT, Ld->isVolatile(),
13935                          Ld->isNonTemporal(), Ld->isInvariant(),
13936                          Ld->getAlignment());
13937     }
13938
13939     // Replace chain users with the new chain.
13940     assert(Load->getNumValues() == 2 && "Loads must carry a chain!");
13941     DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), Load.getValue(1));
13942
13943     // Finally, do a normal sign-extend to the desired register.
13944     return DAG.getSExtOrTrunc(Load, dl, RegVT);
13945   }
13946
13947   // All sizes must be a power of two.
13948   assert(isPowerOf2_32(RegSz * MemSz * NumElems) &&
13949          "Non-power-of-two elements are not custom lowered!");
13950
13951   // Attempt to load the original value using scalar loads.
13952   // Find the largest scalar type that divides the total loaded size.
13953   MVT SclrLoadTy = MVT::i8;
13954   for (MVT Tp : MVT::integer_valuetypes()) {
13955     if (TLI.isTypeLegal(Tp) && ((MemSz % Tp.getSizeInBits()) == 0)) {
13956       SclrLoadTy = Tp;
13957     }
13958   }
13959
13960   // On 32bit systems, we can't save 64bit integers. Try bitcasting to F64.
13961   if (TLI.isTypeLegal(MVT::f64) && SclrLoadTy.getSizeInBits() < 64 &&
13962       (64 <= MemSz))
13963     SclrLoadTy = MVT::f64;
13964
13965   // Calculate the number of scalar loads that we need to perform
13966   // in order to load our vector from memory.
13967   unsigned NumLoads = MemSz / SclrLoadTy.getSizeInBits();
13968
13969   assert((Ext != ISD::SEXTLOAD || NumLoads == 1) &&
13970          "Can only lower sext loads with a single scalar load!");
13971
13972   unsigned loadRegZize = RegSz;
13973   if (Ext == ISD::SEXTLOAD && RegSz == 256)
13974     loadRegZize /= 2;
13975
13976   // Represent our vector as a sequence of elements which are the
13977   // largest scalar that we can load.
13978   EVT LoadUnitVecVT = EVT::getVectorVT(
13979       *DAG.getContext(), SclrLoadTy, loadRegZize / SclrLoadTy.getSizeInBits());
13980
13981   // Represent the data using the same element type that is stored in
13982   // memory. In practice, we ''widen'' MemVT.
13983   EVT WideVecVT =
13984       EVT::getVectorVT(*DAG.getContext(), MemVT.getScalarType(),
13985                        loadRegZize / MemVT.getScalarType().getSizeInBits());
13986
13987   assert(WideVecVT.getSizeInBits() == LoadUnitVecVT.getSizeInBits() &&
13988          "Invalid vector type");
13989
13990   // We can't shuffle using an illegal type.
13991   assert(TLI.isTypeLegal(WideVecVT) &&
13992          "We only lower types that form legal widened vector types");
13993
13994   SmallVector<SDValue, 8> Chains;
13995   SDValue Ptr = Ld->getBasePtr();
13996   SDValue Increment =
13997       DAG.getConstant(SclrLoadTy.getSizeInBits() / 8, dl, TLI.getPointerTy());
13998   SDValue Res = DAG.getUNDEF(LoadUnitVecVT);
13999
14000   for (unsigned i = 0; i < NumLoads; ++i) {
14001     // Perform a single load.
14002     SDValue ScalarLoad =
14003         DAG.getLoad(SclrLoadTy, dl, Ld->getChain(), Ptr, Ld->getPointerInfo(),
14004                     Ld->isVolatile(), Ld->isNonTemporal(), Ld->isInvariant(),
14005                     Ld->getAlignment());
14006     Chains.push_back(ScalarLoad.getValue(1));
14007     // Create the first element type using SCALAR_TO_VECTOR in order to avoid
14008     // another round of DAGCombining.
14009     if (i == 0)
14010       Res = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, LoadUnitVecVT, ScalarLoad);
14011     else
14012       Res = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, LoadUnitVecVT, Res,
14013                         ScalarLoad, DAG.getIntPtrConstant(i, dl));
14014
14015     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
14016   }
14017
14018   SDValue TF = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Chains);
14019
14020   // Bitcast the loaded value to a vector of the original element type, in
14021   // the size of the target vector type.
14022   SDValue SlicedVec = DAG.getNode(ISD::BITCAST, dl, WideVecVT, Res);
14023   unsigned SizeRatio = RegSz / MemSz;
14024
14025   if (Ext == ISD::SEXTLOAD) {
14026     // If we have SSE4.1, we can directly emit a VSEXT node.
14027     if (Subtarget->hasSSE41()) {
14028       SDValue Sext = DAG.getNode(X86ISD::VSEXT, dl, RegVT, SlicedVec);
14029       DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), TF);
14030       return Sext;
14031     }
14032
14033     // Otherwise we'll shuffle the small elements in the high bits of the
14034     // larger type and perform an arithmetic shift. If the shift is not legal
14035     // it's better to scalarize.
14036     assert(TLI.isOperationLegalOrCustom(ISD::SRA, RegVT) &&
14037            "We can't implement a sext load without an arithmetic right shift!");
14038
14039     // Redistribute the loaded elements into the different locations.
14040     SmallVector<int, 16> ShuffleVec(NumElems * SizeRatio, -1);
14041     for (unsigned i = 0; i != NumElems; ++i)
14042       ShuffleVec[i * SizeRatio + SizeRatio - 1] = i;
14043
14044     SDValue Shuff = DAG.getVectorShuffle(
14045         WideVecVT, dl, SlicedVec, DAG.getUNDEF(WideVecVT), &ShuffleVec[0]);
14046
14047     Shuff = DAG.getNode(ISD::BITCAST, dl, RegVT, Shuff);
14048
14049     // Build the arithmetic shift.
14050     unsigned Amt = RegVT.getVectorElementType().getSizeInBits() -
14051                    MemVT.getVectorElementType().getSizeInBits();
14052     Shuff =
14053         DAG.getNode(ISD::SRA, dl, RegVT, Shuff,
14054                     DAG.getConstant(Amt, dl, RegVT));
14055
14056     DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), TF);
14057     return Shuff;
14058   }
14059
14060   // Redistribute the loaded elements into the different locations.
14061   SmallVector<int, 16> ShuffleVec(NumElems * SizeRatio, -1);
14062   for (unsigned i = 0; i != NumElems; ++i)
14063     ShuffleVec[i * SizeRatio] = i;
14064
14065   SDValue Shuff = DAG.getVectorShuffle(WideVecVT, dl, SlicedVec,
14066                                        DAG.getUNDEF(WideVecVT), &ShuffleVec[0]);
14067
14068   // Bitcast to the requested type.
14069   Shuff = DAG.getNode(ISD::BITCAST, dl, RegVT, Shuff);
14070   DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), TF);
14071   return Shuff;
14072 }
14073
14074 // isAndOrOfSingleUseSetCCs - Return true if node is an ISD::AND or
14075 // ISD::OR of two X86ISD::SETCC nodes each of which has no other use apart
14076 // from the AND / OR.
14077 static bool isAndOrOfSetCCs(SDValue Op, unsigned &Opc) {
14078   Opc = Op.getOpcode();
14079   if (Opc != ISD::OR && Opc != ISD::AND)
14080     return false;
14081   return (Op.getOperand(0).getOpcode() == X86ISD::SETCC &&
14082           Op.getOperand(0).hasOneUse() &&
14083           Op.getOperand(1).getOpcode() == X86ISD::SETCC &&
14084           Op.getOperand(1).hasOneUse());
14085 }
14086
14087 // isXor1OfSetCC - Return true if node is an ISD::XOR of a X86ISD::SETCC and
14088 // 1 and that the SETCC node has a single use.
14089 static bool isXor1OfSetCC(SDValue Op) {
14090   if (Op.getOpcode() != ISD::XOR)
14091     return false;
14092   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(Op.getOperand(1));
14093   if (N1C && N1C->getAPIntValue() == 1) {
14094     return Op.getOperand(0).getOpcode() == X86ISD::SETCC &&
14095       Op.getOperand(0).hasOneUse();
14096   }
14097   return false;
14098 }
14099
14100 SDValue X86TargetLowering::LowerBRCOND(SDValue Op, SelectionDAG &DAG) const {
14101   bool addTest = true;
14102   SDValue Chain = Op.getOperand(0);
14103   SDValue Cond  = Op.getOperand(1);
14104   SDValue Dest  = Op.getOperand(2);
14105   SDLoc dl(Op);
14106   SDValue CC;
14107   bool Inverted = false;
14108
14109   if (Cond.getOpcode() == ISD::SETCC) {
14110     // Check for setcc([su]{add,sub,mul}o == 0).
14111     if (cast<CondCodeSDNode>(Cond.getOperand(2))->get() == ISD::SETEQ &&
14112         isa<ConstantSDNode>(Cond.getOperand(1)) &&
14113         cast<ConstantSDNode>(Cond.getOperand(1))->isNullValue() &&
14114         Cond.getOperand(0).getResNo() == 1 &&
14115         (Cond.getOperand(0).getOpcode() == ISD::SADDO ||
14116          Cond.getOperand(0).getOpcode() == ISD::UADDO ||
14117          Cond.getOperand(0).getOpcode() == ISD::SSUBO ||
14118          Cond.getOperand(0).getOpcode() == ISD::USUBO ||
14119          Cond.getOperand(0).getOpcode() == ISD::SMULO ||
14120          Cond.getOperand(0).getOpcode() == ISD::UMULO)) {
14121       Inverted = true;
14122       Cond = Cond.getOperand(0);
14123     } else {
14124       SDValue NewCond = LowerSETCC(Cond, DAG);
14125       if (NewCond.getNode())
14126         Cond = NewCond;
14127     }
14128   }
14129 #if 0
14130   // FIXME: LowerXALUO doesn't handle these!!
14131   else if (Cond.getOpcode() == X86ISD::ADD  ||
14132            Cond.getOpcode() == X86ISD::SUB  ||
14133            Cond.getOpcode() == X86ISD::SMUL ||
14134            Cond.getOpcode() == X86ISD::UMUL)
14135     Cond = LowerXALUO(Cond, DAG);
14136 #endif
14137
14138   // Look pass (and (setcc_carry (cmp ...)), 1).
14139   if (Cond.getOpcode() == ISD::AND &&
14140       Cond.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY) {
14141     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Cond.getOperand(1));
14142     if (C && C->getAPIntValue() == 1)
14143       Cond = Cond.getOperand(0);
14144   }
14145
14146   // If condition flag is set by a X86ISD::CMP, then use it as the condition
14147   // setting operand in place of the X86ISD::SETCC.
14148   unsigned CondOpcode = Cond.getOpcode();
14149   if (CondOpcode == X86ISD::SETCC ||
14150       CondOpcode == X86ISD::SETCC_CARRY) {
14151     CC = Cond.getOperand(0);
14152
14153     SDValue Cmp = Cond.getOperand(1);
14154     unsigned Opc = Cmp.getOpcode();
14155     // FIXME: WHY THE SPECIAL CASING OF LogicalCmp??
14156     if (isX86LogicalCmp(Cmp) || Opc == X86ISD::BT) {
14157       Cond = Cmp;
14158       addTest = false;
14159     } else {
14160       switch (cast<ConstantSDNode>(CC)->getZExtValue()) {
14161       default: break;
14162       case X86::COND_O:
14163       case X86::COND_B:
14164         // These can only come from an arithmetic instruction with overflow,
14165         // e.g. SADDO, UADDO.
14166         Cond = Cond.getNode()->getOperand(1);
14167         addTest = false;
14168         break;
14169       }
14170     }
14171   }
14172   CondOpcode = Cond.getOpcode();
14173   if (CondOpcode == ISD::UADDO || CondOpcode == ISD::SADDO ||
14174       CondOpcode == ISD::USUBO || CondOpcode == ISD::SSUBO ||
14175       ((CondOpcode == ISD::UMULO || CondOpcode == ISD::SMULO) &&
14176        Cond.getOperand(0).getValueType() != MVT::i8)) {
14177     SDValue LHS = Cond.getOperand(0);
14178     SDValue RHS = Cond.getOperand(1);
14179     unsigned X86Opcode;
14180     unsigned X86Cond;
14181     SDVTList VTs;
14182     // Keep this in sync with LowerXALUO, otherwise we might create redundant
14183     // instructions that can't be removed afterwards (i.e. X86ISD::ADD and
14184     // X86ISD::INC).
14185     switch (CondOpcode) {
14186     case ISD::UADDO: X86Opcode = X86ISD::ADD; X86Cond = X86::COND_B; break;
14187     case ISD::SADDO:
14188       if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
14189         if (C->isOne()) {
14190           X86Opcode = X86ISD::INC; X86Cond = X86::COND_O;
14191           break;
14192         }
14193       X86Opcode = X86ISD::ADD; X86Cond = X86::COND_O; break;
14194     case ISD::USUBO: X86Opcode = X86ISD::SUB; X86Cond = X86::COND_B; break;
14195     case ISD::SSUBO:
14196       if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
14197         if (C->isOne()) {
14198           X86Opcode = X86ISD::DEC; X86Cond = X86::COND_O;
14199           break;
14200         }
14201       X86Opcode = X86ISD::SUB; X86Cond = X86::COND_O; break;
14202     case ISD::UMULO: X86Opcode = X86ISD::UMUL; X86Cond = X86::COND_O; break;
14203     case ISD::SMULO: X86Opcode = X86ISD::SMUL; X86Cond = X86::COND_O; break;
14204     default: llvm_unreachable("unexpected overflowing operator");
14205     }
14206     if (Inverted)
14207       X86Cond = X86::GetOppositeBranchCondition((X86::CondCode)X86Cond);
14208     if (CondOpcode == ISD::UMULO)
14209       VTs = DAG.getVTList(LHS.getValueType(), LHS.getValueType(),
14210                           MVT::i32);
14211     else
14212       VTs = DAG.getVTList(LHS.getValueType(), MVT::i32);
14213
14214     SDValue X86Op = DAG.getNode(X86Opcode, dl, VTs, LHS, RHS);
14215
14216     if (CondOpcode == ISD::UMULO)
14217       Cond = X86Op.getValue(2);
14218     else
14219       Cond = X86Op.getValue(1);
14220
14221     CC = DAG.getConstant(X86Cond, dl, MVT::i8);
14222     addTest = false;
14223   } else {
14224     unsigned CondOpc;
14225     if (Cond.hasOneUse() && isAndOrOfSetCCs(Cond, CondOpc)) {
14226       SDValue Cmp = Cond.getOperand(0).getOperand(1);
14227       if (CondOpc == ISD::OR) {
14228         // Also, recognize the pattern generated by an FCMP_UNE. We can emit
14229         // two branches instead of an explicit OR instruction with a
14230         // separate test.
14231         if (Cmp == Cond.getOperand(1).getOperand(1) &&
14232             isX86LogicalCmp(Cmp)) {
14233           CC = Cond.getOperand(0).getOperand(0);
14234           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
14235                               Chain, Dest, CC, Cmp);
14236           CC = Cond.getOperand(1).getOperand(0);
14237           Cond = Cmp;
14238           addTest = false;
14239         }
14240       } else { // ISD::AND
14241         // Also, recognize the pattern generated by an FCMP_OEQ. We can emit
14242         // two branches instead of an explicit AND instruction with a
14243         // separate test. However, we only do this if this block doesn't
14244         // have a fall-through edge, because this requires an explicit
14245         // jmp when the condition is false.
14246         if (Cmp == Cond.getOperand(1).getOperand(1) &&
14247             isX86LogicalCmp(Cmp) &&
14248             Op.getNode()->hasOneUse()) {
14249           X86::CondCode CCode =
14250             (X86::CondCode)Cond.getOperand(0).getConstantOperandVal(0);
14251           CCode = X86::GetOppositeBranchCondition(CCode);
14252           CC = DAG.getConstant(CCode, dl, MVT::i8);
14253           SDNode *User = *Op.getNode()->use_begin();
14254           // Look for an unconditional branch following this conditional branch.
14255           // We need this because we need to reverse the successors in order
14256           // to implement FCMP_OEQ.
14257           if (User->getOpcode() == ISD::BR) {
14258             SDValue FalseBB = User->getOperand(1);
14259             SDNode *NewBR =
14260               DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
14261             assert(NewBR == User);
14262             (void)NewBR;
14263             Dest = FalseBB;
14264
14265             Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
14266                                 Chain, Dest, CC, Cmp);
14267             X86::CondCode CCode =
14268               (X86::CondCode)Cond.getOperand(1).getConstantOperandVal(0);
14269             CCode = X86::GetOppositeBranchCondition(CCode);
14270             CC = DAG.getConstant(CCode, dl, MVT::i8);
14271             Cond = Cmp;
14272             addTest = false;
14273           }
14274         }
14275       }
14276     } else if (Cond.hasOneUse() && isXor1OfSetCC(Cond)) {
14277       // Recognize for xorb (setcc), 1 patterns. The xor inverts the condition.
14278       // It should be transformed during dag combiner except when the condition
14279       // is set by a arithmetics with overflow node.
14280       X86::CondCode CCode =
14281         (X86::CondCode)Cond.getOperand(0).getConstantOperandVal(0);
14282       CCode = X86::GetOppositeBranchCondition(CCode);
14283       CC = DAG.getConstant(CCode, dl, MVT::i8);
14284       Cond = Cond.getOperand(0).getOperand(1);
14285       addTest = false;
14286     } else if (Cond.getOpcode() == ISD::SETCC &&
14287                cast<CondCodeSDNode>(Cond.getOperand(2))->get() == ISD::SETOEQ) {
14288       // For FCMP_OEQ, we can emit
14289       // two branches instead of an explicit AND instruction with a
14290       // separate test. However, we only do this if this block doesn't
14291       // have a fall-through edge, because this requires an explicit
14292       // jmp when the condition is false.
14293       if (Op.getNode()->hasOneUse()) {
14294         SDNode *User = *Op.getNode()->use_begin();
14295         // Look for an unconditional branch following this conditional branch.
14296         // We need this because we need to reverse the successors in order
14297         // to implement FCMP_OEQ.
14298         if (User->getOpcode() == ISD::BR) {
14299           SDValue FalseBB = User->getOperand(1);
14300           SDNode *NewBR =
14301             DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
14302           assert(NewBR == User);
14303           (void)NewBR;
14304           Dest = FalseBB;
14305
14306           SDValue Cmp = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
14307                                     Cond.getOperand(0), Cond.getOperand(1));
14308           Cmp = ConvertCmpIfNecessary(Cmp, DAG);
14309           CC = DAG.getConstant(X86::COND_NE, dl, MVT::i8);
14310           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
14311                               Chain, Dest, CC, Cmp);
14312           CC = DAG.getConstant(X86::COND_P, dl, MVT::i8);
14313           Cond = Cmp;
14314           addTest = false;
14315         }
14316       }
14317     } else if (Cond.getOpcode() == ISD::SETCC &&
14318                cast<CondCodeSDNode>(Cond.getOperand(2))->get() == ISD::SETUNE) {
14319       // For FCMP_UNE, we can emit
14320       // two branches instead of an explicit AND instruction with a
14321       // separate test. However, we only do this if this block doesn't
14322       // have a fall-through edge, because this requires an explicit
14323       // jmp when the condition is false.
14324       if (Op.getNode()->hasOneUse()) {
14325         SDNode *User = *Op.getNode()->use_begin();
14326         // Look for an unconditional branch following this conditional branch.
14327         // We need this because we need to reverse the successors in order
14328         // to implement FCMP_UNE.
14329         if (User->getOpcode() == ISD::BR) {
14330           SDValue FalseBB = User->getOperand(1);
14331           SDNode *NewBR =
14332             DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
14333           assert(NewBR == User);
14334           (void)NewBR;
14335
14336           SDValue Cmp = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
14337                                     Cond.getOperand(0), Cond.getOperand(1));
14338           Cmp = ConvertCmpIfNecessary(Cmp, DAG);
14339           CC = DAG.getConstant(X86::COND_NE, dl, MVT::i8);
14340           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
14341                               Chain, Dest, CC, Cmp);
14342           CC = DAG.getConstant(X86::COND_NP, dl, MVT::i8);
14343           Cond = Cmp;
14344           addTest = false;
14345           Dest = FalseBB;
14346         }
14347       }
14348     }
14349   }
14350
14351   if (addTest) {
14352     // Look pass the truncate if the high bits are known zero.
14353     if (isTruncWithZeroHighBitsInput(Cond, DAG))
14354         Cond = Cond.getOperand(0);
14355
14356     // We know the result of AND is compared against zero. Try to match
14357     // it to BT.
14358     if (Cond.getOpcode() == ISD::AND && Cond.hasOneUse()) {
14359       SDValue NewSetCC = LowerToBT(Cond, ISD::SETNE, dl, DAG);
14360       if (NewSetCC.getNode()) {
14361         CC = NewSetCC.getOperand(0);
14362         Cond = NewSetCC.getOperand(1);
14363         addTest = false;
14364       }
14365     }
14366   }
14367
14368   if (addTest) {
14369     X86::CondCode X86Cond = Inverted ? X86::COND_E : X86::COND_NE;
14370     CC = DAG.getConstant(X86Cond, dl, MVT::i8);
14371     Cond = EmitTest(Cond, X86Cond, dl, DAG);
14372   }
14373   Cond = ConvertCmpIfNecessary(Cond, DAG);
14374   return DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
14375                      Chain, Dest, CC, Cond);
14376 }
14377
14378 // Lower dynamic stack allocation to _alloca call for Cygwin/Mingw targets.
14379 // Calls to _alloca are needed to probe the stack when allocating more than 4k
14380 // bytes in one go. Touching the stack at 4K increments is necessary to ensure
14381 // that the guard pages used by the OS virtual memory manager are allocated in
14382 // correct sequence.
14383 SDValue
14384 X86TargetLowering::LowerDYNAMIC_STACKALLOC(SDValue Op,
14385                                            SelectionDAG &DAG) const {
14386   MachineFunction &MF = DAG.getMachineFunction();
14387   bool SplitStack = MF.shouldSplitStack();
14388   bool Lower = (Subtarget->isOSWindows() && !Subtarget->isTargetMachO()) ||
14389                SplitStack;
14390   SDLoc dl(Op);
14391
14392   if (!Lower) {
14393     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
14394     SDNode* Node = Op.getNode();
14395
14396     unsigned SPReg = TLI.getStackPointerRegisterToSaveRestore();
14397     assert(SPReg && "Target cannot require DYNAMIC_STACKALLOC expansion and"
14398         " not tell us which reg is the stack pointer!");
14399     EVT VT = Node->getValueType(0);
14400     SDValue Tmp1 = SDValue(Node, 0);
14401     SDValue Tmp2 = SDValue(Node, 1);
14402     SDValue Tmp3 = Node->getOperand(2);
14403     SDValue Chain = Tmp1.getOperand(0);
14404
14405     // Chain the dynamic stack allocation so that it doesn't modify the stack
14406     // pointer when other instructions are using the stack.
14407     Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(0, dl, true),
14408         SDLoc(Node));
14409
14410     SDValue Size = Tmp2.getOperand(1);
14411     SDValue SP = DAG.getCopyFromReg(Chain, dl, SPReg, VT);
14412     Chain = SP.getValue(1);
14413     unsigned Align = cast<ConstantSDNode>(Tmp3)->getZExtValue();
14414     const TargetFrameLowering &TFI = *Subtarget->getFrameLowering();
14415     unsigned StackAlign = TFI.getStackAlignment();
14416     Tmp1 = DAG.getNode(ISD::SUB, dl, VT, SP, Size); // Value
14417     if (Align > StackAlign)
14418       Tmp1 = DAG.getNode(ISD::AND, dl, VT, Tmp1,
14419           DAG.getConstant(-(uint64_t)Align, dl, VT));
14420     Chain = DAG.getCopyToReg(Chain, dl, SPReg, Tmp1); // Output chain
14421
14422     Tmp2 = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(0, dl, true),
14423         DAG.getIntPtrConstant(0, dl, true), SDValue(),
14424         SDLoc(Node));
14425
14426     SDValue Ops[2] = { Tmp1, Tmp2 };
14427     return DAG.getMergeValues(Ops, dl);
14428   }
14429
14430   // Get the inputs.
14431   SDValue Chain = Op.getOperand(0);
14432   SDValue Size  = Op.getOperand(1);
14433   unsigned Align = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue();
14434   EVT VT = Op.getNode()->getValueType(0);
14435
14436   bool Is64Bit = Subtarget->is64Bit();
14437   EVT SPTy = getPointerTy();
14438
14439   if (SplitStack) {
14440     MachineRegisterInfo &MRI = MF.getRegInfo();
14441
14442     if (Is64Bit) {
14443       // The 64 bit implementation of segmented stacks needs to clobber both r10
14444       // r11. This makes it impossible to use it along with nested parameters.
14445       const Function *F = MF.getFunction();
14446
14447       for (Function::const_arg_iterator I = F->arg_begin(), E = F->arg_end();
14448            I != E; ++I)
14449         if (I->hasNestAttr())
14450           report_fatal_error("Cannot use segmented stacks with functions that "
14451                              "have nested arguments.");
14452     }
14453
14454     const TargetRegisterClass *AddrRegClass =
14455       getRegClassFor(getPointerTy());
14456     unsigned Vreg = MRI.createVirtualRegister(AddrRegClass);
14457     Chain = DAG.getCopyToReg(Chain, dl, Vreg, Size);
14458     SDValue Value = DAG.getNode(X86ISD::SEG_ALLOCA, dl, SPTy, Chain,
14459                                 DAG.getRegister(Vreg, SPTy));
14460     SDValue Ops1[2] = { Value, Chain };
14461     return DAG.getMergeValues(Ops1, dl);
14462   } else {
14463     SDValue Flag;
14464     const unsigned Reg = (Subtarget->isTarget64BitLP64() ? X86::RAX : X86::EAX);
14465
14466     Chain = DAG.getCopyToReg(Chain, dl, Reg, Size, Flag);
14467     Flag = Chain.getValue(1);
14468     SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
14469
14470     Chain = DAG.getNode(X86ISD::WIN_ALLOCA, dl, NodeTys, Chain, Flag);
14471
14472     const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
14473     unsigned SPReg = RegInfo->getStackRegister();
14474     SDValue SP = DAG.getCopyFromReg(Chain, dl, SPReg, SPTy);
14475     Chain = SP.getValue(1);
14476
14477     if (Align) {
14478       SP = DAG.getNode(ISD::AND, dl, VT, SP.getValue(0),
14479                        DAG.getConstant(-(uint64_t)Align, dl, VT));
14480       Chain = DAG.getCopyToReg(Chain, dl, SPReg, SP);
14481     }
14482
14483     SDValue Ops1[2] = { SP, Chain };
14484     return DAG.getMergeValues(Ops1, dl);
14485   }
14486 }
14487
14488 SDValue X86TargetLowering::LowerVASTART(SDValue Op, SelectionDAG &DAG) const {
14489   MachineFunction &MF = DAG.getMachineFunction();
14490   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
14491
14492   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
14493   SDLoc DL(Op);
14494
14495   if (!Subtarget->is64Bit() || Subtarget->isTargetWin64()) {
14496     // vastart just stores the address of the VarArgsFrameIndex slot into the
14497     // memory location argument.
14498     SDValue FR = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
14499                                    getPointerTy());
14500     return DAG.getStore(Op.getOperand(0), DL, FR, Op.getOperand(1),
14501                         MachinePointerInfo(SV), false, false, 0);
14502   }
14503
14504   // __va_list_tag:
14505   //   gp_offset         (0 - 6 * 8)
14506   //   fp_offset         (48 - 48 + 8 * 16)
14507   //   overflow_arg_area (point to parameters coming in memory).
14508   //   reg_save_area
14509   SmallVector<SDValue, 8> MemOps;
14510   SDValue FIN = Op.getOperand(1);
14511   // Store gp_offset
14512   SDValue Store = DAG.getStore(Op.getOperand(0), DL,
14513                                DAG.getConstant(FuncInfo->getVarArgsGPOffset(),
14514                                                DL, MVT::i32),
14515                                FIN, MachinePointerInfo(SV), false, false, 0);
14516   MemOps.push_back(Store);
14517
14518   // Store fp_offset
14519   FIN = DAG.getNode(ISD::ADD, DL, getPointerTy(),
14520                     FIN, DAG.getIntPtrConstant(4, DL));
14521   Store = DAG.getStore(Op.getOperand(0), DL,
14522                        DAG.getConstant(FuncInfo->getVarArgsFPOffset(), DL,
14523                                        MVT::i32),
14524                        FIN, MachinePointerInfo(SV, 4), false, false, 0);
14525   MemOps.push_back(Store);
14526
14527   // Store ptr to overflow_arg_area
14528   FIN = DAG.getNode(ISD::ADD, DL, getPointerTy(),
14529                     FIN, DAG.getIntPtrConstant(4, DL));
14530   SDValue OVFIN = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
14531                                     getPointerTy());
14532   Store = DAG.getStore(Op.getOperand(0), DL, OVFIN, FIN,
14533                        MachinePointerInfo(SV, 8),
14534                        false, false, 0);
14535   MemOps.push_back(Store);
14536
14537   // Store ptr to reg_save_area.
14538   FIN = DAG.getNode(ISD::ADD, DL, getPointerTy(),
14539                     FIN, DAG.getIntPtrConstant(8, DL));
14540   SDValue RSFIN = DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(),
14541                                     getPointerTy());
14542   Store = DAG.getStore(Op.getOperand(0), DL, RSFIN, FIN,
14543                        MachinePointerInfo(SV, 16), false, false, 0);
14544   MemOps.push_back(Store);
14545   return DAG.getNode(ISD::TokenFactor, DL, MVT::Other, MemOps);
14546 }
14547
14548 SDValue X86TargetLowering::LowerVAARG(SDValue Op, SelectionDAG &DAG) const {
14549   assert(Subtarget->is64Bit() &&
14550          "LowerVAARG only handles 64-bit va_arg!");
14551   assert((Subtarget->isTargetLinux() ||
14552           Subtarget->isTargetDarwin()) &&
14553           "Unhandled target in LowerVAARG");
14554   assert(Op.getNode()->getNumOperands() == 4);
14555   SDValue Chain = Op.getOperand(0);
14556   SDValue SrcPtr = Op.getOperand(1);
14557   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
14558   unsigned Align = Op.getConstantOperandVal(3);
14559   SDLoc dl(Op);
14560
14561   EVT ArgVT = Op.getNode()->getValueType(0);
14562   Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
14563   uint32_t ArgSize = getDataLayout()->getTypeAllocSize(ArgTy);
14564   uint8_t ArgMode;
14565
14566   // Decide which area this value should be read from.
14567   // TODO: Implement the AMD64 ABI in its entirety. This simple
14568   // selection mechanism works only for the basic types.
14569   if (ArgVT == MVT::f80) {
14570     llvm_unreachable("va_arg for f80 not yet implemented");
14571   } else if (ArgVT.isFloatingPoint() && ArgSize <= 16 /*bytes*/) {
14572     ArgMode = 2;  // Argument passed in XMM register. Use fp_offset.
14573   } else if (ArgVT.isInteger() && ArgSize <= 32 /*bytes*/) {
14574     ArgMode = 1;  // Argument passed in GPR64 register(s). Use gp_offset.
14575   } else {
14576     llvm_unreachable("Unhandled argument type in LowerVAARG");
14577   }
14578
14579   if (ArgMode == 2) {
14580     // Sanity Check: Make sure using fp_offset makes sense.
14581     assert(!DAG.getTarget().Options.UseSoftFloat &&
14582            !(DAG.getMachineFunction().getFunction()->hasFnAttribute(
14583                Attribute::NoImplicitFloat)) &&
14584            Subtarget->hasSSE1());
14585   }
14586
14587   // Insert VAARG_64 node into the DAG
14588   // VAARG_64 returns two values: Variable Argument Address, Chain
14589   SDValue InstOps[] = {Chain, SrcPtr, DAG.getConstant(ArgSize, dl, MVT::i32),
14590                        DAG.getConstant(ArgMode, dl, MVT::i8),
14591                        DAG.getConstant(Align, dl, MVT::i32)};
14592   SDVTList VTs = DAG.getVTList(getPointerTy(), MVT::Other);
14593   SDValue VAARG = DAG.getMemIntrinsicNode(X86ISD::VAARG_64, dl,
14594                                           VTs, InstOps, MVT::i64,
14595                                           MachinePointerInfo(SV),
14596                                           /*Align=*/0,
14597                                           /*Volatile=*/false,
14598                                           /*ReadMem=*/true,
14599                                           /*WriteMem=*/true);
14600   Chain = VAARG.getValue(1);
14601
14602   // Load the next argument and return it
14603   return DAG.getLoad(ArgVT, dl,
14604                      Chain,
14605                      VAARG,
14606                      MachinePointerInfo(),
14607                      false, false, false, 0);
14608 }
14609
14610 static SDValue LowerVACOPY(SDValue Op, const X86Subtarget *Subtarget,
14611                            SelectionDAG &DAG) {
14612   // X86-64 va_list is a struct { i32, i32, i8*, i8* }.
14613   assert(Subtarget->is64Bit() && "This code only handles 64-bit va_copy!");
14614   SDValue Chain = Op.getOperand(0);
14615   SDValue DstPtr = Op.getOperand(1);
14616   SDValue SrcPtr = Op.getOperand(2);
14617   const Value *DstSV = cast<SrcValueSDNode>(Op.getOperand(3))->getValue();
14618   const Value *SrcSV = cast<SrcValueSDNode>(Op.getOperand(4))->getValue();
14619   SDLoc DL(Op);
14620
14621   return DAG.getMemcpy(Chain, DL, DstPtr, SrcPtr,
14622                        DAG.getIntPtrConstant(24, DL), 8, /*isVolatile*/false,
14623                        false, false,
14624                        MachinePointerInfo(DstSV), MachinePointerInfo(SrcSV));
14625 }
14626
14627 // getTargetVShiftByConstNode - Handle vector element shifts where the shift
14628 // amount is a constant. Takes immediate version of shift as input.
14629 static SDValue getTargetVShiftByConstNode(unsigned Opc, SDLoc dl, MVT VT,
14630                                           SDValue SrcOp, uint64_t ShiftAmt,
14631                                           SelectionDAG &DAG) {
14632   MVT ElementType = VT.getVectorElementType();
14633
14634   // Fold this packed shift into its first operand if ShiftAmt is 0.
14635   if (ShiftAmt == 0)
14636     return SrcOp;
14637
14638   // Check for ShiftAmt >= element width
14639   if (ShiftAmt >= ElementType.getSizeInBits()) {
14640     if (Opc == X86ISD::VSRAI)
14641       ShiftAmt = ElementType.getSizeInBits() - 1;
14642     else
14643       return DAG.getConstant(0, dl, VT);
14644   }
14645
14646   assert((Opc == X86ISD::VSHLI || Opc == X86ISD::VSRLI || Opc == X86ISD::VSRAI)
14647          && "Unknown target vector shift-by-constant node");
14648
14649   // Fold this packed vector shift into a build vector if SrcOp is a
14650   // vector of Constants or UNDEFs, and SrcOp valuetype is the same as VT.
14651   if (VT == SrcOp.getSimpleValueType() &&
14652       ISD::isBuildVectorOfConstantSDNodes(SrcOp.getNode())) {
14653     SmallVector<SDValue, 8> Elts;
14654     unsigned NumElts = SrcOp->getNumOperands();
14655     ConstantSDNode *ND;
14656
14657     switch(Opc) {
14658     default: llvm_unreachable(nullptr);
14659     case X86ISD::VSHLI:
14660       for (unsigned i=0; i!=NumElts; ++i) {
14661         SDValue CurrentOp = SrcOp->getOperand(i);
14662         if (CurrentOp->getOpcode() == ISD::UNDEF) {
14663           Elts.push_back(CurrentOp);
14664           continue;
14665         }
14666         ND = cast<ConstantSDNode>(CurrentOp);
14667         const APInt &C = ND->getAPIntValue();
14668         Elts.push_back(DAG.getConstant(C.shl(ShiftAmt), dl, ElementType));
14669       }
14670       break;
14671     case X86ISD::VSRLI:
14672       for (unsigned i=0; i!=NumElts; ++i) {
14673         SDValue CurrentOp = SrcOp->getOperand(i);
14674         if (CurrentOp->getOpcode() == ISD::UNDEF) {
14675           Elts.push_back(CurrentOp);
14676           continue;
14677         }
14678         ND = cast<ConstantSDNode>(CurrentOp);
14679         const APInt &C = ND->getAPIntValue();
14680         Elts.push_back(DAG.getConstant(C.lshr(ShiftAmt), dl, ElementType));
14681       }
14682       break;
14683     case X86ISD::VSRAI:
14684       for (unsigned i=0; i!=NumElts; ++i) {
14685         SDValue CurrentOp = SrcOp->getOperand(i);
14686         if (CurrentOp->getOpcode() == ISD::UNDEF) {
14687           Elts.push_back(CurrentOp);
14688           continue;
14689         }
14690         ND = cast<ConstantSDNode>(CurrentOp);
14691         const APInt &C = ND->getAPIntValue();
14692         Elts.push_back(DAG.getConstant(C.ashr(ShiftAmt), dl, ElementType));
14693       }
14694       break;
14695     }
14696
14697     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Elts);
14698   }
14699
14700   return DAG.getNode(Opc, dl, VT, SrcOp,
14701                      DAG.getConstant(ShiftAmt, dl, MVT::i8));
14702 }
14703
14704 // getTargetVShiftNode - Handle vector element shifts where the shift amount
14705 // may or may not be a constant. Takes immediate version of shift as input.
14706 static SDValue getTargetVShiftNode(unsigned Opc, SDLoc dl, MVT VT,
14707                                    SDValue SrcOp, SDValue ShAmt,
14708                                    SelectionDAG &DAG) {
14709   MVT SVT = ShAmt.getSimpleValueType();
14710   assert((SVT == MVT::i32 || SVT == MVT::i64) && "Unexpected value type!");
14711
14712   // Catch shift-by-constant.
14713   if (ConstantSDNode *CShAmt = dyn_cast<ConstantSDNode>(ShAmt))
14714     return getTargetVShiftByConstNode(Opc, dl, VT, SrcOp,
14715                                       CShAmt->getZExtValue(), DAG);
14716
14717   // Change opcode to non-immediate version
14718   switch (Opc) {
14719     default: llvm_unreachable("Unknown target vector shift node");
14720     case X86ISD::VSHLI: Opc = X86ISD::VSHL; break;
14721     case X86ISD::VSRLI: Opc = X86ISD::VSRL; break;
14722     case X86ISD::VSRAI: Opc = X86ISD::VSRA; break;
14723   }
14724
14725   const X86Subtarget &Subtarget =
14726       static_cast<const X86Subtarget &>(DAG.getSubtarget());
14727   if (Subtarget.hasSSE41() && ShAmt.getOpcode() == ISD::ZERO_EXTEND &&
14728       ShAmt.getOperand(0).getSimpleValueType() == MVT::i16) {
14729     // Let the shuffle legalizer expand this shift amount node.
14730     SDValue Op0 = ShAmt.getOperand(0);
14731     Op0 = DAG.getNode(ISD::SCALAR_TO_VECTOR, SDLoc(Op0), MVT::v8i16, Op0);
14732     ShAmt = getShuffleVectorZeroOrUndef(Op0, 0, true, &Subtarget, DAG);
14733   } else {
14734     // Need to build a vector containing shift amount.
14735     // SSE/AVX packed shifts only use the lower 64-bit of the shift count.
14736     SmallVector<SDValue, 4> ShOps;
14737     ShOps.push_back(ShAmt);
14738     if (SVT == MVT::i32) {
14739       ShOps.push_back(DAG.getConstant(0, dl, SVT));
14740       ShOps.push_back(DAG.getUNDEF(SVT));
14741     }
14742     ShOps.push_back(DAG.getUNDEF(SVT));
14743
14744     MVT BVT = SVT == MVT::i32 ? MVT::v4i32 : MVT::v2i64;
14745     ShAmt = DAG.getNode(ISD::BUILD_VECTOR, dl, BVT, ShOps);
14746   }
14747
14748   // The return type has to be a 128-bit type with the same element
14749   // type as the input type.
14750   MVT EltVT = VT.getVectorElementType();
14751   EVT ShVT = MVT::getVectorVT(EltVT, 128/EltVT.getSizeInBits());
14752
14753   ShAmt = DAG.getNode(ISD::BITCAST, dl, ShVT, ShAmt);
14754   return DAG.getNode(Opc, dl, VT, SrcOp, ShAmt);
14755 }
14756
14757 /// \brief Return (and \p Op, \p Mask) for compare instructions or
14758 /// (vselect \p Mask, \p Op, \p PreservedSrc) for others along with the
14759 /// necessary casting for \p Mask when lowering masking intrinsics.
14760 static SDValue getVectorMaskingNode(SDValue Op, SDValue Mask,
14761                                     SDValue PreservedSrc,
14762                                     const X86Subtarget *Subtarget,
14763                                     SelectionDAG &DAG) {
14764     EVT VT = Op.getValueType();
14765     EVT MaskVT = EVT::getVectorVT(*DAG.getContext(),
14766                                   MVT::i1, VT.getVectorNumElements());
14767     EVT BitcastVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14768                                      Mask.getValueType().getSizeInBits());
14769     SDLoc dl(Op);
14770
14771     assert(MaskVT.isSimple() && "invalid mask type");
14772
14773     if (isAllOnes(Mask))
14774       return Op;
14775
14776     // In case when MaskVT equals v2i1 or v4i1, low 2 or 4 elements
14777     // are extracted by EXTRACT_SUBVECTOR.
14778     SDValue VMask = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, MaskVT,
14779                               DAG.getNode(ISD::BITCAST, dl, BitcastVT, Mask),
14780                               DAG.getIntPtrConstant(0, dl));
14781
14782     switch (Op.getOpcode()) {
14783       default: break;
14784       case X86ISD::PCMPEQM:
14785       case X86ISD::PCMPGTM:
14786       case X86ISD::CMPM:
14787       case X86ISD::CMPMU:
14788         return DAG.getNode(ISD::AND, dl, VT, Op, VMask);
14789     }
14790     if (PreservedSrc.getOpcode() == ISD::UNDEF)
14791       PreservedSrc = getZeroVector(VT, Subtarget, DAG, dl);
14792     return DAG.getNode(ISD::VSELECT, dl, VT, VMask, Op, PreservedSrc);
14793 }
14794
14795 /// \brief Creates an SDNode for a predicated scalar operation.
14796 /// \returns (X86vselect \p Mask, \p Op, \p PreservedSrc).
14797 /// The mask is comming as MVT::i8 and it should be truncated
14798 /// to MVT::i1 while lowering masking intrinsics.
14799 /// The main difference between ScalarMaskingNode and VectorMaskingNode is using
14800 /// "X86select" instead of "vselect". We just can't create the "vselect" node for
14801 /// a scalar instruction.
14802 static SDValue getScalarMaskingNode(SDValue Op, SDValue Mask,
14803                                     SDValue PreservedSrc,
14804                                     const X86Subtarget *Subtarget,
14805                                     SelectionDAG &DAG) {
14806     if (isAllOnes(Mask))
14807       return Op;
14808
14809     EVT VT = Op.getValueType();
14810     SDLoc dl(Op);
14811     // The mask should be of type MVT::i1
14812     SDValue IMask = DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, Mask);
14813
14814     if (PreservedSrc.getOpcode() == ISD::UNDEF)
14815       PreservedSrc = getZeroVector(VT, Subtarget, DAG, dl);
14816     return DAG.getNode(X86ISD::SELECT, dl, VT, IMask, Op, PreservedSrc);
14817 }
14818
14819 static SDValue LowerINTRINSIC_WO_CHAIN(SDValue Op, const X86Subtarget *Subtarget,
14820                                        SelectionDAG &DAG) {
14821   SDLoc dl(Op);
14822   unsigned IntNo = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
14823   EVT VT = Op.getValueType();
14824   const IntrinsicData* IntrData = getIntrinsicWithoutChain(IntNo);
14825   if (IntrData) {
14826     switch(IntrData->Type) {
14827     case INTR_TYPE_1OP:
14828       return DAG.getNode(IntrData->Opc0, dl, Op.getValueType(), Op.getOperand(1));
14829     case INTR_TYPE_2OP:
14830       return DAG.getNode(IntrData->Opc0, dl, Op.getValueType(), Op.getOperand(1),
14831         Op.getOperand(2));
14832     case INTR_TYPE_3OP:
14833       return DAG.getNode(IntrData->Opc0, dl, Op.getValueType(), Op.getOperand(1),
14834         Op.getOperand(2), Op.getOperand(3));
14835     case INTR_TYPE_1OP_MASK_RM: {
14836       SDValue Src = Op.getOperand(1);
14837       SDValue Src0 = Op.getOperand(2);
14838       SDValue Mask = Op.getOperand(3);
14839       SDValue RoundingMode = Op.getOperand(4);
14840       return getVectorMaskingNode(DAG.getNode(IntrData->Opc0, dl, VT, Src,
14841                                               RoundingMode),
14842                                   Mask, Src0, Subtarget, DAG);
14843     }
14844     case INTR_TYPE_SCALAR_MASK_RM: {
14845       SDValue Src1 = Op.getOperand(1);
14846       SDValue Src2 = Op.getOperand(2);
14847       SDValue Src0 = Op.getOperand(3);
14848       SDValue Mask = Op.getOperand(4);
14849       // There are 2 kinds of intrinsics in this group:
14850       // (1) With supress-all-exceptions (sae) - 6 operands
14851       // (2) With rounding mode and sae - 7 operands.
14852       if (Op.getNumOperands() == 6) {
14853         SDValue Sae  = Op.getOperand(5);
14854         return getScalarMaskingNode(DAG.getNode(IntrData->Opc0, dl, VT, Src1, Src2,
14855                                                 Sae),
14856                                     Mask, Src0, Subtarget, DAG);
14857       }
14858       assert(Op.getNumOperands() == 7 && "Unexpected intrinsic form");
14859       SDValue RoundingMode  = Op.getOperand(5);
14860       SDValue Sae  = Op.getOperand(6);
14861       return getScalarMaskingNode(DAG.getNode(IntrData->Opc0, dl, VT, Src1, Src2,
14862                                               RoundingMode, Sae),
14863                                   Mask, Src0, Subtarget, DAG);
14864     }
14865     case INTR_TYPE_2OP_MASK: {
14866       SDValue Src1 = Op.getOperand(1);
14867       SDValue Src2 = Op.getOperand(2);
14868       SDValue PassThru = Op.getOperand(3);
14869       SDValue Mask = Op.getOperand(4);
14870       // We specify 2 possible opcodes for intrinsics with rounding modes.
14871       // First, we check if the intrinsic may have non-default rounding mode,
14872       // (IntrData->Opc1 != 0), then we check the rounding mode operand.
14873       unsigned IntrWithRoundingModeOpcode = IntrData->Opc1;
14874       if (IntrWithRoundingModeOpcode != 0) {
14875         SDValue Rnd = Op.getOperand(5);
14876         unsigned Round = cast<ConstantSDNode>(Rnd)->getZExtValue();
14877         if (Round != X86::STATIC_ROUNDING::CUR_DIRECTION) {
14878           return getVectorMaskingNode(DAG.getNode(IntrWithRoundingModeOpcode,
14879                                       dl, Op.getValueType(),
14880                                       Src1, Src2, Rnd),
14881                                       Mask, PassThru, Subtarget, DAG);
14882         }
14883       }
14884       return getVectorMaskingNode(DAG.getNode(IntrData->Opc0, dl, VT,
14885                                               Src1,Src2),
14886                                   Mask, PassThru, Subtarget, DAG);
14887     }
14888     case FMA_OP_MASK: {
14889       SDValue Src1 = Op.getOperand(1);
14890       SDValue Src2 = Op.getOperand(2);
14891       SDValue Src3 = Op.getOperand(3);
14892       SDValue Mask = Op.getOperand(4);
14893       // We specify 2 possible opcodes for intrinsics with rounding modes.
14894       // First, we check if the intrinsic may have non-default rounding mode,
14895       // (IntrData->Opc1 != 0), then we check the rounding mode operand.
14896       unsigned IntrWithRoundingModeOpcode = IntrData->Opc1;
14897       if (IntrWithRoundingModeOpcode != 0) {
14898         SDValue Rnd = Op.getOperand(5);
14899         if (cast<ConstantSDNode>(Rnd)->getZExtValue() !=
14900             X86::STATIC_ROUNDING::CUR_DIRECTION)
14901           return getVectorMaskingNode(DAG.getNode(IntrWithRoundingModeOpcode,
14902                                                   dl, Op.getValueType(),
14903                                                   Src1, Src2, Src3, Rnd),
14904                                       Mask, Src1, Subtarget, DAG);
14905       }
14906       return getVectorMaskingNode(DAG.getNode(IntrData->Opc0,
14907                                               dl, Op.getValueType(),
14908                                               Src1, Src2, Src3),
14909                                   Mask, Src1, Subtarget, DAG);
14910     }
14911     case CMP_MASK:
14912     case CMP_MASK_CC: {
14913       // Comparison intrinsics with masks.
14914       // Example of transformation:
14915       // (i8 (int_x86_avx512_mask_pcmpeq_q_128
14916       //             (v2i64 %a), (v2i64 %b), (i8 %mask))) ->
14917       // (i8 (bitcast
14918       //   (v8i1 (insert_subvector undef,
14919       //           (v2i1 (and (PCMPEQM %a, %b),
14920       //                      (extract_subvector
14921       //                         (v8i1 (bitcast %mask)), 0))), 0))))
14922       EVT VT = Op.getOperand(1).getValueType();
14923       EVT MaskVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14924                                     VT.getVectorNumElements());
14925       SDValue Mask = Op.getOperand((IntrData->Type == CMP_MASK_CC) ? 4 : 3);
14926       EVT BitcastVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14927                                        Mask.getValueType().getSizeInBits());
14928       SDValue Cmp;
14929       if (IntrData->Type == CMP_MASK_CC) {
14930         Cmp = DAG.getNode(IntrData->Opc0, dl, MaskVT, Op.getOperand(1),
14931                     Op.getOperand(2), Op.getOperand(3));
14932       } else {
14933         assert(IntrData->Type == CMP_MASK && "Unexpected intrinsic type!");
14934         Cmp = DAG.getNode(IntrData->Opc0, dl, MaskVT, Op.getOperand(1),
14935                     Op.getOperand(2));
14936       }
14937       SDValue CmpMask = getVectorMaskingNode(Cmp, Mask,
14938                                              DAG.getTargetConstant(0, dl,
14939                                                                    MaskVT),
14940                                              Subtarget, DAG);
14941       SDValue Res = DAG.getNode(ISD::INSERT_SUBVECTOR, dl, BitcastVT,
14942                                 DAG.getUNDEF(BitcastVT), CmpMask,
14943                                 DAG.getIntPtrConstant(0, dl));
14944       return DAG.getNode(ISD::BITCAST, dl, Op.getValueType(), Res);
14945     }
14946     case COMI: { // Comparison intrinsics
14947       ISD::CondCode CC = (ISD::CondCode)IntrData->Opc1;
14948       SDValue LHS = Op.getOperand(1);
14949       SDValue RHS = Op.getOperand(2);
14950       unsigned X86CC = TranslateX86CC(CC, dl, true, LHS, RHS, DAG);
14951       assert(X86CC != X86::COND_INVALID && "Unexpected illegal condition!");
14952       SDValue Cond = DAG.getNode(IntrData->Opc0, dl, MVT::i32, LHS, RHS);
14953       SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
14954                                   DAG.getConstant(X86CC, dl, MVT::i8), Cond);
14955       return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
14956     }
14957     case VSHIFT:
14958       return getTargetVShiftNode(IntrData->Opc0, dl, Op.getSimpleValueType(),
14959                                  Op.getOperand(1), Op.getOperand(2), DAG);
14960     case VSHIFT_MASK:
14961       return getVectorMaskingNode(getTargetVShiftNode(IntrData->Opc0, dl,
14962                                                       Op.getSimpleValueType(),
14963                                                       Op.getOperand(1),
14964                                                       Op.getOperand(2), DAG),
14965                                   Op.getOperand(4), Op.getOperand(3), Subtarget,
14966                                   DAG);
14967     case COMPRESS_EXPAND_IN_REG: {
14968       SDValue Mask = Op.getOperand(3);
14969       SDValue DataToCompress = Op.getOperand(1);
14970       SDValue PassThru = Op.getOperand(2);
14971       if (isAllOnes(Mask)) // return data as is
14972         return Op.getOperand(1);
14973       EVT VT = Op.getValueType();
14974       EVT MaskVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14975                                     VT.getVectorNumElements());
14976       EVT BitcastVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14977                                        Mask.getValueType().getSizeInBits());
14978       SDLoc dl(Op);
14979       SDValue VMask = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, MaskVT,
14980                                   DAG.getNode(ISD::BITCAST, dl, BitcastVT, Mask),
14981                                   DAG.getIntPtrConstant(0, dl));
14982
14983       return DAG.getNode(IntrData->Opc0, dl, VT, VMask, DataToCompress,
14984                          PassThru);
14985     }
14986     case BLEND: {
14987       SDValue Mask = Op.getOperand(3);
14988       EVT VT = Op.getValueType();
14989       EVT MaskVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14990                                     VT.getVectorNumElements());
14991       EVT BitcastVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
14992                                        Mask.getValueType().getSizeInBits());
14993       SDLoc dl(Op);
14994       SDValue VMask = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, MaskVT,
14995                                   DAG.getNode(ISD::BITCAST, dl, BitcastVT, Mask),
14996                                   DAG.getIntPtrConstant(0, dl));
14997       return DAG.getNode(IntrData->Opc0, dl, VT, VMask, Op.getOperand(1),
14998                          Op.getOperand(2));
14999     }
15000     default:
15001       break;
15002     }
15003   }
15004
15005   switch (IntNo) {
15006   default: return SDValue();    // Don't custom lower most intrinsics.
15007
15008   case Intrinsic::x86_avx2_permd:
15009   case Intrinsic::x86_avx2_permps:
15010     // Operands intentionally swapped. Mask is last operand to intrinsic,
15011     // but second operand for node/instruction.
15012     return DAG.getNode(X86ISD::VPERMV, dl, Op.getValueType(),
15013                        Op.getOperand(2), Op.getOperand(1));
15014
15015   case Intrinsic::x86_avx512_mask_valign_q_512:
15016   case Intrinsic::x86_avx512_mask_valign_d_512:
15017     // Vector source operands are swapped.
15018     return getVectorMaskingNode(DAG.getNode(X86ISD::VALIGN, dl,
15019                                             Op.getValueType(), Op.getOperand(2),
15020                                             Op.getOperand(1),
15021                                             Op.getOperand(3)),
15022                                 Op.getOperand(5), Op.getOperand(4),
15023                                 Subtarget, DAG);
15024
15025   // ptest and testp intrinsics. The intrinsic these come from are designed to
15026   // return an integer value, not just an instruction so lower it to the ptest
15027   // or testp pattern and a setcc for the result.
15028   case Intrinsic::x86_sse41_ptestz:
15029   case Intrinsic::x86_sse41_ptestc:
15030   case Intrinsic::x86_sse41_ptestnzc:
15031   case Intrinsic::x86_avx_ptestz_256:
15032   case Intrinsic::x86_avx_ptestc_256:
15033   case Intrinsic::x86_avx_ptestnzc_256:
15034   case Intrinsic::x86_avx_vtestz_ps:
15035   case Intrinsic::x86_avx_vtestc_ps:
15036   case Intrinsic::x86_avx_vtestnzc_ps:
15037   case Intrinsic::x86_avx_vtestz_pd:
15038   case Intrinsic::x86_avx_vtestc_pd:
15039   case Intrinsic::x86_avx_vtestnzc_pd:
15040   case Intrinsic::x86_avx_vtestz_ps_256:
15041   case Intrinsic::x86_avx_vtestc_ps_256:
15042   case Intrinsic::x86_avx_vtestnzc_ps_256:
15043   case Intrinsic::x86_avx_vtestz_pd_256:
15044   case Intrinsic::x86_avx_vtestc_pd_256:
15045   case Intrinsic::x86_avx_vtestnzc_pd_256: {
15046     bool IsTestPacked = false;
15047     unsigned X86CC;
15048     switch (IntNo) {
15049     default: llvm_unreachable("Bad fallthrough in Intrinsic lowering.");
15050     case Intrinsic::x86_avx_vtestz_ps:
15051     case Intrinsic::x86_avx_vtestz_pd:
15052     case Intrinsic::x86_avx_vtestz_ps_256:
15053     case Intrinsic::x86_avx_vtestz_pd_256:
15054       IsTestPacked = true; // Fallthrough
15055     case Intrinsic::x86_sse41_ptestz:
15056     case Intrinsic::x86_avx_ptestz_256:
15057       // ZF = 1
15058       X86CC = X86::COND_E;
15059       break;
15060     case Intrinsic::x86_avx_vtestc_ps:
15061     case Intrinsic::x86_avx_vtestc_pd:
15062     case Intrinsic::x86_avx_vtestc_ps_256:
15063     case Intrinsic::x86_avx_vtestc_pd_256:
15064       IsTestPacked = true; // Fallthrough
15065     case Intrinsic::x86_sse41_ptestc:
15066     case Intrinsic::x86_avx_ptestc_256:
15067       // CF = 1
15068       X86CC = X86::COND_B;
15069       break;
15070     case Intrinsic::x86_avx_vtestnzc_ps:
15071     case Intrinsic::x86_avx_vtestnzc_pd:
15072     case Intrinsic::x86_avx_vtestnzc_ps_256:
15073     case Intrinsic::x86_avx_vtestnzc_pd_256:
15074       IsTestPacked = true; // Fallthrough
15075     case Intrinsic::x86_sse41_ptestnzc:
15076     case Intrinsic::x86_avx_ptestnzc_256:
15077       // ZF and CF = 0
15078       X86CC = X86::COND_A;
15079       break;
15080     }
15081
15082     SDValue LHS = Op.getOperand(1);
15083     SDValue RHS = Op.getOperand(2);
15084     unsigned TestOpc = IsTestPacked ? X86ISD::TESTP : X86ISD::PTEST;
15085     SDValue Test = DAG.getNode(TestOpc, dl, MVT::i32, LHS, RHS);
15086     SDValue CC = DAG.getConstant(X86CC, dl, MVT::i8);
15087     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8, CC, Test);
15088     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
15089   }
15090   case Intrinsic::x86_avx512_kortestz_w:
15091   case Intrinsic::x86_avx512_kortestc_w: {
15092     unsigned X86CC = (IntNo == Intrinsic::x86_avx512_kortestz_w)? X86::COND_E: X86::COND_B;
15093     SDValue LHS = DAG.getNode(ISD::BITCAST, dl, MVT::v16i1, Op.getOperand(1));
15094     SDValue RHS = DAG.getNode(ISD::BITCAST, dl, MVT::v16i1, Op.getOperand(2));
15095     SDValue CC = DAG.getConstant(X86CC, dl, MVT::i8);
15096     SDValue Test = DAG.getNode(X86ISD::KORTEST, dl, MVT::i32, LHS, RHS);
15097     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i1, CC, Test);
15098     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
15099   }
15100
15101   case Intrinsic::x86_sse42_pcmpistria128:
15102   case Intrinsic::x86_sse42_pcmpestria128:
15103   case Intrinsic::x86_sse42_pcmpistric128:
15104   case Intrinsic::x86_sse42_pcmpestric128:
15105   case Intrinsic::x86_sse42_pcmpistrio128:
15106   case Intrinsic::x86_sse42_pcmpestrio128:
15107   case Intrinsic::x86_sse42_pcmpistris128:
15108   case Intrinsic::x86_sse42_pcmpestris128:
15109   case Intrinsic::x86_sse42_pcmpistriz128:
15110   case Intrinsic::x86_sse42_pcmpestriz128: {
15111     unsigned Opcode;
15112     unsigned X86CC;
15113     switch (IntNo) {
15114     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
15115     case Intrinsic::x86_sse42_pcmpistria128:
15116       Opcode = X86ISD::PCMPISTRI;
15117       X86CC = X86::COND_A;
15118       break;
15119     case Intrinsic::x86_sse42_pcmpestria128:
15120       Opcode = X86ISD::PCMPESTRI;
15121       X86CC = X86::COND_A;
15122       break;
15123     case Intrinsic::x86_sse42_pcmpistric128:
15124       Opcode = X86ISD::PCMPISTRI;
15125       X86CC = X86::COND_B;
15126       break;
15127     case Intrinsic::x86_sse42_pcmpestric128:
15128       Opcode = X86ISD::PCMPESTRI;
15129       X86CC = X86::COND_B;
15130       break;
15131     case Intrinsic::x86_sse42_pcmpistrio128:
15132       Opcode = X86ISD::PCMPISTRI;
15133       X86CC = X86::COND_O;
15134       break;
15135     case Intrinsic::x86_sse42_pcmpestrio128:
15136       Opcode = X86ISD::PCMPESTRI;
15137       X86CC = X86::COND_O;
15138       break;
15139     case Intrinsic::x86_sse42_pcmpistris128:
15140       Opcode = X86ISD::PCMPISTRI;
15141       X86CC = X86::COND_S;
15142       break;
15143     case Intrinsic::x86_sse42_pcmpestris128:
15144       Opcode = X86ISD::PCMPESTRI;
15145       X86CC = X86::COND_S;
15146       break;
15147     case Intrinsic::x86_sse42_pcmpistriz128:
15148       Opcode = X86ISD::PCMPISTRI;
15149       X86CC = X86::COND_E;
15150       break;
15151     case Intrinsic::x86_sse42_pcmpestriz128:
15152       Opcode = X86ISD::PCMPESTRI;
15153       X86CC = X86::COND_E;
15154       break;
15155     }
15156     SmallVector<SDValue, 5> NewOps(Op->op_begin()+1, Op->op_end());
15157     SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
15158     SDValue PCMP = DAG.getNode(Opcode, dl, VTs, NewOps);
15159     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
15160                                 DAG.getConstant(X86CC, dl, MVT::i8),
15161                                 SDValue(PCMP.getNode(), 1));
15162     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
15163   }
15164
15165   case Intrinsic::x86_sse42_pcmpistri128:
15166   case Intrinsic::x86_sse42_pcmpestri128: {
15167     unsigned Opcode;
15168     if (IntNo == Intrinsic::x86_sse42_pcmpistri128)
15169       Opcode = X86ISD::PCMPISTRI;
15170     else
15171       Opcode = X86ISD::PCMPESTRI;
15172
15173     SmallVector<SDValue, 5> NewOps(Op->op_begin()+1, Op->op_end());
15174     SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
15175     return DAG.getNode(Opcode, dl, VTs, NewOps);
15176   }
15177   }
15178 }
15179
15180 static SDValue getGatherNode(unsigned Opc, SDValue Op, SelectionDAG &DAG,
15181                               SDValue Src, SDValue Mask, SDValue Base,
15182                               SDValue Index, SDValue ScaleOp, SDValue Chain,
15183                               const X86Subtarget * Subtarget) {
15184   SDLoc dl(Op);
15185   ConstantSDNode *C = dyn_cast<ConstantSDNode>(ScaleOp);
15186   assert(C && "Invalid scale type");
15187   SDValue Scale = DAG.getTargetConstant(C->getZExtValue(), dl, MVT::i8);
15188   EVT MaskVT = MVT::getVectorVT(MVT::i1,
15189                              Index.getSimpleValueType().getVectorNumElements());
15190   SDValue MaskInReg;
15191   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(Mask);
15192   if (MaskC)
15193     MaskInReg = DAG.getTargetConstant(MaskC->getSExtValue(), dl, MaskVT);
15194   else
15195     MaskInReg = DAG.getNode(ISD::BITCAST, dl, MaskVT, Mask);
15196   SDVTList VTs = DAG.getVTList(Op.getValueType(), MaskVT, MVT::Other);
15197   SDValue Disp = DAG.getTargetConstant(0, dl, MVT::i32);
15198   SDValue Segment = DAG.getRegister(0, MVT::i32);
15199   if (Src.getOpcode() == ISD::UNDEF)
15200     Src = getZeroVector(Op.getValueType(), Subtarget, DAG, dl);
15201   SDValue Ops[] = {Src, MaskInReg, Base, Scale, Index, Disp, Segment, Chain};
15202   SDNode *Res = DAG.getMachineNode(Opc, dl, VTs, Ops);
15203   SDValue RetOps[] = { SDValue(Res, 0), SDValue(Res, 2) };
15204   return DAG.getMergeValues(RetOps, dl);
15205 }
15206
15207 static SDValue getScatterNode(unsigned Opc, SDValue Op, SelectionDAG &DAG,
15208                                SDValue Src, SDValue Mask, SDValue Base,
15209                                SDValue Index, SDValue ScaleOp, SDValue Chain) {
15210   SDLoc dl(Op);
15211   ConstantSDNode *C = dyn_cast<ConstantSDNode>(ScaleOp);
15212   assert(C && "Invalid scale type");
15213   SDValue Scale = DAG.getTargetConstant(C->getZExtValue(), dl, MVT::i8);
15214   SDValue Disp = DAG.getTargetConstant(0, dl, MVT::i32);
15215   SDValue Segment = DAG.getRegister(0, MVT::i32);
15216   EVT MaskVT = MVT::getVectorVT(MVT::i1,
15217                              Index.getSimpleValueType().getVectorNumElements());
15218   SDValue MaskInReg;
15219   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(Mask);
15220   if (MaskC)
15221     MaskInReg = DAG.getTargetConstant(MaskC->getSExtValue(), dl, MaskVT);
15222   else
15223     MaskInReg = DAG.getNode(ISD::BITCAST, dl, MaskVT, Mask);
15224   SDVTList VTs = DAG.getVTList(MaskVT, MVT::Other);
15225   SDValue Ops[] = {Base, Scale, Index, Disp, Segment, MaskInReg, Src, Chain};
15226   SDNode *Res = DAG.getMachineNode(Opc, dl, VTs, Ops);
15227   return SDValue(Res, 1);
15228 }
15229
15230 static SDValue getPrefetchNode(unsigned Opc, SDValue Op, SelectionDAG &DAG,
15231                                SDValue Mask, SDValue Base, SDValue Index,
15232                                SDValue ScaleOp, SDValue Chain) {
15233   SDLoc dl(Op);
15234   ConstantSDNode *C = dyn_cast<ConstantSDNode>(ScaleOp);
15235   assert(C && "Invalid scale type");
15236   SDValue Scale = DAG.getTargetConstant(C->getZExtValue(), dl, MVT::i8);
15237   SDValue Disp = DAG.getTargetConstant(0, dl, MVT::i32);
15238   SDValue Segment = DAG.getRegister(0, MVT::i32);
15239   EVT MaskVT =
15240     MVT::getVectorVT(MVT::i1, Index.getSimpleValueType().getVectorNumElements());
15241   SDValue MaskInReg;
15242   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(Mask);
15243   if (MaskC)
15244     MaskInReg = DAG.getTargetConstant(MaskC->getSExtValue(), dl, MaskVT);
15245   else
15246     MaskInReg = DAG.getNode(ISD::BITCAST, dl, MaskVT, Mask);
15247   //SDVTList VTs = DAG.getVTList(MVT::Other);
15248   SDValue Ops[] = {MaskInReg, Base, Scale, Index, Disp, Segment, Chain};
15249   SDNode *Res = DAG.getMachineNode(Opc, dl, MVT::Other, Ops);
15250   return SDValue(Res, 0);
15251 }
15252
15253 // getReadPerformanceCounter - Handles the lowering of builtin intrinsics that
15254 // read performance monitor counters (x86_rdpmc).
15255 static void getReadPerformanceCounter(SDNode *N, SDLoc DL,
15256                               SelectionDAG &DAG, const X86Subtarget *Subtarget,
15257                               SmallVectorImpl<SDValue> &Results) {
15258   assert(N->getNumOperands() == 3 && "Unexpected number of operands!");
15259   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
15260   SDValue LO, HI;
15261
15262   // The ECX register is used to select the index of the performance counter
15263   // to read.
15264   SDValue Chain = DAG.getCopyToReg(N->getOperand(0), DL, X86::ECX,
15265                                    N->getOperand(2));
15266   SDValue rd = DAG.getNode(X86ISD::RDPMC_DAG, DL, Tys, Chain);
15267
15268   // Reads the content of a 64-bit performance counter and returns it in the
15269   // registers EDX:EAX.
15270   if (Subtarget->is64Bit()) {
15271     LO = DAG.getCopyFromReg(rd, DL, X86::RAX, MVT::i64, rd.getValue(1));
15272     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::RDX, MVT::i64,
15273                             LO.getValue(2));
15274   } else {
15275     LO = DAG.getCopyFromReg(rd, DL, X86::EAX, MVT::i32, rd.getValue(1));
15276     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::EDX, MVT::i32,
15277                             LO.getValue(2));
15278   }
15279   Chain = HI.getValue(1);
15280
15281   if (Subtarget->is64Bit()) {
15282     // The EAX register is loaded with the low-order 32 bits. The EDX register
15283     // is loaded with the supported high-order bits of the counter.
15284     SDValue Tmp = DAG.getNode(ISD::SHL, DL, MVT::i64, HI,
15285                               DAG.getConstant(32, DL, MVT::i8));
15286     Results.push_back(DAG.getNode(ISD::OR, DL, MVT::i64, LO, Tmp));
15287     Results.push_back(Chain);
15288     return;
15289   }
15290
15291   // Use a buildpair to merge the two 32-bit values into a 64-bit one.
15292   SDValue Ops[] = { LO, HI };
15293   SDValue Pair = DAG.getNode(ISD::BUILD_PAIR, DL, MVT::i64, Ops);
15294   Results.push_back(Pair);
15295   Results.push_back(Chain);
15296 }
15297
15298 // getReadTimeStampCounter - Handles the lowering of builtin intrinsics that
15299 // read the time stamp counter (x86_rdtsc and x86_rdtscp). This function is
15300 // also used to custom lower READCYCLECOUNTER nodes.
15301 static void getReadTimeStampCounter(SDNode *N, SDLoc DL, unsigned Opcode,
15302                               SelectionDAG &DAG, const X86Subtarget *Subtarget,
15303                               SmallVectorImpl<SDValue> &Results) {
15304   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
15305   SDValue rd = DAG.getNode(Opcode, DL, Tys, N->getOperand(0));
15306   SDValue LO, HI;
15307
15308   // The processor's time-stamp counter (a 64-bit MSR) is stored into the
15309   // EDX:EAX registers. EDX is loaded with the high-order 32 bits of the MSR
15310   // and the EAX register is loaded with the low-order 32 bits.
15311   if (Subtarget->is64Bit()) {
15312     LO = DAG.getCopyFromReg(rd, DL, X86::RAX, MVT::i64, rd.getValue(1));
15313     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::RDX, MVT::i64,
15314                             LO.getValue(2));
15315   } else {
15316     LO = DAG.getCopyFromReg(rd, DL, X86::EAX, MVT::i32, rd.getValue(1));
15317     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::EDX, MVT::i32,
15318                             LO.getValue(2));
15319   }
15320   SDValue Chain = HI.getValue(1);
15321
15322   if (Opcode == X86ISD::RDTSCP_DAG) {
15323     assert(N->getNumOperands() == 3 && "Unexpected number of operands!");
15324
15325     // Instruction RDTSCP loads the IA32:TSC_AUX_MSR (address C000_0103H) into
15326     // the ECX register. Add 'ecx' explicitly to the chain.
15327     SDValue ecx = DAG.getCopyFromReg(Chain, DL, X86::ECX, MVT::i32,
15328                                      HI.getValue(2));
15329     // Explicitly store the content of ECX at the location passed in input
15330     // to the 'rdtscp' intrinsic.
15331     Chain = DAG.getStore(ecx.getValue(1), DL, ecx, N->getOperand(2),
15332                          MachinePointerInfo(), false, false, 0);
15333   }
15334
15335   if (Subtarget->is64Bit()) {
15336     // The EDX register is loaded with the high-order 32 bits of the MSR, and
15337     // the EAX register is loaded with the low-order 32 bits.
15338     SDValue Tmp = DAG.getNode(ISD::SHL, DL, MVT::i64, HI,
15339                               DAG.getConstant(32, DL, MVT::i8));
15340     Results.push_back(DAG.getNode(ISD::OR, DL, MVT::i64, LO, Tmp));
15341     Results.push_back(Chain);
15342     return;
15343   }
15344
15345   // Use a buildpair to merge the two 32-bit values into a 64-bit one.
15346   SDValue Ops[] = { LO, HI };
15347   SDValue Pair = DAG.getNode(ISD::BUILD_PAIR, DL, MVT::i64, Ops);
15348   Results.push_back(Pair);
15349   Results.push_back(Chain);
15350 }
15351
15352 static SDValue LowerREADCYCLECOUNTER(SDValue Op, const X86Subtarget *Subtarget,
15353                                      SelectionDAG &DAG) {
15354   SmallVector<SDValue, 2> Results;
15355   SDLoc DL(Op);
15356   getReadTimeStampCounter(Op.getNode(), DL, X86ISD::RDTSC_DAG, DAG, Subtarget,
15357                           Results);
15358   return DAG.getMergeValues(Results, DL);
15359 }
15360
15361
15362 static SDValue LowerINTRINSIC_W_CHAIN(SDValue Op, const X86Subtarget *Subtarget,
15363                                       SelectionDAG &DAG) {
15364   unsigned IntNo = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
15365
15366   const IntrinsicData* IntrData = getIntrinsicWithChain(IntNo);
15367   if (!IntrData)
15368     return SDValue();
15369
15370   SDLoc dl(Op);
15371   switch(IntrData->Type) {
15372   default:
15373     llvm_unreachable("Unknown Intrinsic Type");
15374     break;
15375   case RDSEED:
15376   case RDRAND: {
15377     // Emit the node with the right value type.
15378     SDVTList VTs = DAG.getVTList(Op->getValueType(0), MVT::Glue, MVT::Other);
15379     SDValue Result = DAG.getNode(IntrData->Opc0, dl, VTs, Op.getOperand(0));
15380
15381     // If the value returned by RDRAND/RDSEED was valid (CF=1), return 1.
15382     // Otherwise return the value from Rand, which is always 0, casted to i32.
15383     SDValue Ops[] = { DAG.getZExtOrTrunc(Result, dl, Op->getValueType(1)),
15384                       DAG.getConstant(1, dl, Op->getValueType(1)),
15385                       DAG.getConstant(X86::COND_B, dl, MVT::i32),
15386                       SDValue(Result.getNode(), 1) };
15387     SDValue isValid = DAG.getNode(X86ISD::CMOV, dl,
15388                                   DAG.getVTList(Op->getValueType(1), MVT::Glue),
15389                                   Ops);
15390
15391     // Return { result, isValid, chain }.
15392     return DAG.getNode(ISD::MERGE_VALUES, dl, Op->getVTList(), Result, isValid,
15393                        SDValue(Result.getNode(), 2));
15394   }
15395   case GATHER: {
15396   //gather(v1, mask, index, base, scale);
15397     SDValue Chain = Op.getOperand(0);
15398     SDValue Src   = Op.getOperand(2);
15399     SDValue Base  = Op.getOperand(3);
15400     SDValue Index = Op.getOperand(4);
15401     SDValue Mask  = Op.getOperand(5);
15402     SDValue Scale = Op.getOperand(6);
15403     return getGatherNode(IntrData->Opc0, Op, DAG, Src, Mask, Base, Index, Scale, Chain,
15404                           Subtarget);
15405   }
15406   case SCATTER: {
15407   //scatter(base, mask, index, v1, scale);
15408     SDValue Chain = Op.getOperand(0);
15409     SDValue Base  = Op.getOperand(2);
15410     SDValue Mask  = Op.getOperand(3);
15411     SDValue Index = Op.getOperand(4);
15412     SDValue Src   = Op.getOperand(5);
15413     SDValue Scale = Op.getOperand(6);
15414     return getScatterNode(IntrData->Opc0, Op, DAG, Src, Mask, Base, Index, Scale, Chain);
15415   }
15416   case PREFETCH: {
15417     SDValue Hint = Op.getOperand(6);
15418     unsigned HintVal = cast<ConstantSDNode>(Hint)->getZExtValue();
15419     assert(HintVal < 2 && "Wrong prefetch hint in intrinsic: should be 0 or 1");
15420     unsigned Opcode = (HintVal ? IntrData->Opc1 : IntrData->Opc0);
15421     SDValue Chain = Op.getOperand(0);
15422     SDValue Mask  = Op.getOperand(2);
15423     SDValue Index = Op.getOperand(3);
15424     SDValue Base  = Op.getOperand(4);
15425     SDValue Scale = Op.getOperand(5);
15426     return getPrefetchNode(Opcode, Op, DAG, Mask, Base, Index, Scale, Chain);
15427   }
15428   // Read Time Stamp Counter (RDTSC) and Processor ID (RDTSCP).
15429   case RDTSC: {
15430     SmallVector<SDValue, 2> Results;
15431     getReadTimeStampCounter(Op.getNode(), dl, IntrData->Opc0, DAG, Subtarget, Results);
15432     return DAG.getMergeValues(Results, dl);
15433   }
15434   // Read Performance Monitoring Counters.
15435   case RDPMC: {
15436     SmallVector<SDValue, 2> Results;
15437     getReadPerformanceCounter(Op.getNode(), dl, DAG, Subtarget, Results);
15438     return DAG.getMergeValues(Results, dl);
15439   }
15440   // XTEST intrinsics.
15441   case XTEST: {
15442     SDVTList VTs = DAG.getVTList(Op->getValueType(0), MVT::Other);
15443     SDValue InTrans = DAG.getNode(IntrData->Opc0, dl, VTs, Op.getOperand(0));
15444     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
15445                                 DAG.getConstant(X86::COND_NE, dl, MVT::i8),
15446                                 InTrans);
15447     SDValue Ret = DAG.getNode(ISD::ZERO_EXTEND, dl, Op->getValueType(0), SetCC);
15448     return DAG.getNode(ISD::MERGE_VALUES, dl, Op->getVTList(),
15449                        Ret, SDValue(InTrans.getNode(), 1));
15450   }
15451   // ADC/ADCX/SBB
15452   case ADX: {
15453     SmallVector<SDValue, 2> Results;
15454     SDVTList CFVTs = DAG.getVTList(Op->getValueType(0), MVT::Other);
15455     SDVTList VTs = DAG.getVTList(Op.getOperand(3)->getValueType(0), MVT::Other);
15456     SDValue GenCF = DAG.getNode(X86ISD::ADD, dl, CFVTs, Op.getOperand(2),
15457                                 DAG.getConstant(-1, dl, MVT::i8));
15458     SDValue Res = DAG.getNode(IntrData->Opc0, dl, VTs, Op.getOperand(3),
15459                               Op.getOperand(4), GenCF.getValue(1));
15460     SDValue Store = DAG.getStore(Op.getOperand(0), dl, Res.getValue(0),
15461                                  Op.getOperand(5), MachinePointerInfo(),
15462                                  false, false, 0);
15463     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
15464                                 DAG.getConstant(X86::COND_B, dl, MVT::i8),
15465                                 Res.getValue(1));
15466     Results.push_back(SetCC);
15467     Results.push_back(Store);
15468     return DAG.getMergeValues(Results, dl);
15469   }
15470   case COMPRESS_TO_MEM: {
15471     SDLoc dl(Op);
15472     SDValue Mask = Op.getOperand(4);
15473     SDValue DataToCompress = Op.getOperand(3);
15474     SDValue Addr = Op.getOperand(2);
15475     SDValue Chain = Op.getOperand(0);
15476
15477     if (isAllOnes(Mask)) // return just a store
15478       return DAG.getStore(Chain, dl, DataToCompress, Addr,
15479                           MachinePointerInfo(), false, false, 0);
15480
15481     EVT VT = DataToCompress.getValueType();
15482     EVT MaskVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
15483                                   VT.getVectorNumElements());
15484     EVT BitcastVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
15485                                      Mask.getValueType().getSizeInBits());
15486     SDValue VMask = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, MaskVT,
15487                                 DAG.getNode(ISD::BITCAST, dl, BitcastVT, Mask),
15488                                 DAG.getIntPtrConstant(0, dl));
15489
15490     SDValue Compressed =  DAG.getNode(IntrData->Opc0, dl, VT, VMask,
15491                                       DataToCompress, DAG.getUNDEF(VT));
15492     return DAG.getStore(Chain, dl, Compressed, Addr,
15493                         MachinePointerInfo(), false, false, 0);
15494   }
15495   case EXPAND_FROM_MEM: {
15496     SDLoc dl(Op);
15497     SDValue Mask = Op.getOperand(4);
15498     SDValue PathThru = Op.getOperand(3);
15499     SDValue Addr = Op.getOperand(2);
15500     SDValue Chain = Op.getOperand(0);
15501     EVT VT = Op.getValueType();
15502
15503     if (isAllOnes(Mask)) // return just a load
15504       return DAG.getLoad(VT, dl, Chain, Addr, MachinePointerInfo(), false, false,
15505                          false, 0);
15506     EVT MaskVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
15507                                   VT.getVectorNumElements());
15508     EVT BitcastVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1,
15509                                      Mask.getValueType().getSizeInBits());
15510     SDValue VMask = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, MaskVT,
15511                                 DAG.getNode(ISD::BITCAST, dl, BitcastVT, Mask),
15512                                 DAG.getIntPtrConstant(0, dl));
15513
15514     SDValue DataToExpand = DAG.getLoad(VT, dl, Chain, Addr, MachinePointerInfo(),
15515                                    false, false, false, 0);
15516
15517     SDValue Results[] = {
15518         DAG.getNode(IntrData->Opc0, dl, VT, VMask, DataToExpand, PathThru),
15519         Chain};
15520     return DAG.getMergeValues(Results, dl);
15521   }
15522   }
15523 }
15524
15525 SDValue X86TargetLowering::LowerRETURNADDR(SDValue Op,
15526                                            SelectionDAG &DAG) const {
15527   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
15528   MFI->setReturnAddressIsTaken(true);
15529
15530   if (verifyReturnAddressArgumentIsConstant(Op, DAG))
15531     return SDValue();
15532
15533   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
15534   SDLoc dl(Op);
15535   EVT PtrVT = getPointerTy();
15536
15537   if (Depth > 0) {
15538     SDValue FrameAddr = LowerFRAMEADDR(Op, DAG);
15539     const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
15540     SDValue Offset = DAG.getConstant(RegInfo->getSlotSize(), dl, PtrVT);
15541     return DAG.getLoad(PtrVT, dl, DAG.getEntryNode(),
15542                        DAG.getNode(ISD::ADD, dl, PtrVT,
15543                                    FrameAddr, Offset),
15544                        MachinePointerInfo(), false, false, false, 0);
15545   }
15546
15547   // Just load the return address.
15548   SDValue RetAddrFI = getReturnAddressFrameIndex(DAG);
15549   return DAG.getLoad(PtrVT, dl, DAG.getEntryNode(),
15550                      RetAddrFI, MachinePointerInfo(), false, false, false, 0);
15551 }
15552
15553 SDValue X86TargetLowering::LowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const {
15554   MachineFunction &MF = DAG.getMachineFunction();
15555   MachineFrameInfo *MFI = MF.getFrameInfo();
15556   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
15557   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
15558   EVT VT = Op.getValueType();
15559
15560   MFI->setFrameAddressIsTaken(true);
15561
15562   if (MF.getTarget().getMCAsmInfo()->usesWindowsCFI()) {
15563     // Depth > 0 makes no sense on targets which use Windows unwind codes.  It
15564     // is not possible to crawl up the stack without looking at the unwind codes
15565     // simultaneously.
15566     int FrameAddrIndex = FuncInfo->getFAIndex();
15567     if (!FrameAddrIndex) {
15568       // Set up a frame object for the return address.
15569       unsigned SlotSize = RegInfo->getSlotSize();
15570       FrameAddrIndex = MF.getFrameInfo()->CreateFixedObject(
15571           SlotSize, /*Offset=*/INT64_MIN, /*IsImmutable=*/false);
15572       FuncInfo->setFAIndex(FrameAddrIndex);
15573     }
15574     return DAG.getFrameIndex(FrameAddrIndex, VT);
15575   }
15576
15577   unsigned FrameReg =
15578       RegInfo->getPtrSizedFrameRegister(DAG.getMachineFunction());
15579   SDLoc dl(Op);  // FIXME probably not meaningful
15580   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
15581   assert(((FrameReg == X86::RBP && VT == MVT::i64) ||
15582           (FrameReg == X86::EBP && VT == MVT::i32)) &&
15583          "Invalid Frame Register!");
15584   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), dl, FrameReg, VT);
15585   while (Depth--)
15586     FrameAddr = DAG.getLoad(VT, dl, DAG.getEntryNode(), FrameAddr,
15587                             MachinePointerInfo(),
15588                             false, false, false, 0);
15589   return FrameAddr;
15590 }
15591
15592 // FIXME? Maybe this could be a TableGen attribute on some registers and
15593 // this table could be generated automatically from RegInfo.
15594 unsigned X86TargetLowering::getRegisterByName(const char* RegName,
15595                                               EVT VT) const {
15596   unsigned Reg = StringSwitch<unsigned>(RegName)
15597                        .Case("esp", X86::ESP)
15598                        .Case("rsp", X86::RSP)
15599                        .Default(0);
15600   if (Reg)
15601     return Reg;
15602   report_fatal_error("Invalid register name global variable");
15603 }
15604
15605 SDValue X86TargetLowering::LowerFRAME_TO_ARGS_OFFSET(SDValue Op,
15606                                                      SelectionDAG &DAG) const {
15607   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
15608   return DAG.getIntPtrConstant(2 * RegInfo->getSlotSize(), SDLoc(Op));
15609 }
15610
15611 SDValue X86TargetLowering::LowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const {
15612   SDValue Chain     = Op.getOperand(0);
15613   SDValue Offset    = Op.getOperand(1);
15614   SDValue Handler   = Op.getOperand(2);
15615   SDLoc dl      (Op);
15616
15617   EVT PtrVT = getPointerTy();
15618   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
15619   unsigned FrameReg = RegInfo->getFrameRegister(DAG.getMachineFunction());
15620   assert(((FrameReg == X86::RBP && PtrVT == MVT::i64) ||
15621           (FrameReg == X86::EBP && PtrVT == MVT::i32)) &&
15622          "Invalid Frame Register!");
15623   SDValue Frame = DAG.getCopyFromReg(DAG.getEntryNode(), dl, FrameReg, PtrVT);
15624   unsigned StoreAddrReg = (PtrVT == MVT::i64) ? X86::RCX : X86::ECX;
15625
15626   SDValue StoreAddr = DAG.getNode(ISD::ADD, dl, PtrVT, Frame,
15627                                  DAG.getIntPtrConstant(RegInfo->getSlotSize(),
15628                                                        dl));
15629   StoreAddr = DAG.getNode(ISD::ADD, dl, PtrVT, StoreAddr, Offset);
15630   Chain = DAG.getStore(Chain, dl, Handler, StoreAddr, MachinePointerInfo(),
15631                        false, false, 0);
15632   Chain = DAG.getCopyToReg(Chain, dl, StoreAddrReg, StoreAddr);
15633
15634   return DAG.getNode(X86ISD::EH_RETURN, dl, MVT::Other, Chain,
15635                      DAG.getRegister(StoreAddrReg, PtrVT));
15636 }
15637
15638 SDValue X86TargetLowering::lowerEH_SJLJ_SETJMP(SDValue Op,
15639                                                SelectionDAG &DAG) const {
15640   SDLoc DL(Op);
15641   return DAG.getNode(X86ISD::EH_SJLJ_SETJMP, DL,
15642                      DAG.getVTList(MVT::i32, MVT::Other),
15643                      Op.getOperand(0), Op.getOperand(1));
15644 }
15645
15646 SDValue X86TargetLowering::lowerEH_SJLJ_LONGJMP(SDValue Op,
15647                                                 SelectionDAG &DAG) const {
15648   SDLoc DL(Op);
15649   return DAG.getNode(X86ISD::EH_SJLJ_LONGJMP, DL, MVT::Other,
15650                      Op.getOperand(0), Op.getOperand(1));
15651 }
15652
15653 static SDValue LowerADJUST_TRAMPOLINE(SDValue Op, SelectionDAG &DAG) {
15654   return Op.getOperand(0);
15655 }
15656
15657 SDValue X86TargetLowering::LowerINIT_TRAMPOLINE(SDValue Op,
15658                                                 SelectionDAG &DAG) const {
15659   SDValue Root = Op.getOperand(0);
15660   SDValue Trmp = Op.getOperand(1); // trampoline
15661   SDValue FPtr = Op.getOperand(2); // nested function
15662   SDValue Nest = Op.getOperand(3); // 'nest' parameter value
15663   SDLoc dl (Op);
15664
15665   const Value *TrmpAddr = cast<SrcValueSDNode>(Op.getOperand(4))->getValue();
15666   const TargetRegisterInfo *TRI = Subtarget->getRegisterInfo();
15667
15668   if (Subtarget->is64Bit()) {
15669     SDValue OutChains[6];
15670
15671     // Large code-model.
15672     const unsigned char JMP64r  = 0xFF; // 64-bit jmp through register opcode.
15673     const unsigned char MOV64ri = 0xB8; // X86::MOV64ri opcode.
15674
15675     const unsigned char N86R10 = TRI->getEncodingValue(X86::R10) & 0x7;
15676     const unsigned char N86R11 = TRI->getEncodingValue(X86::R11) & 0x7;
15677
15678     const unsigned char REX_WB = 0x40 | 0x08 | 0x01; // REX prefix
15679
15680     // Load the pointer to the nested function into R11.
15681     unsigned OpCode = ((MOV64ri | N86R11) << 8) | REX_WB; // movabsq r11
15682     SDValue Addr = Trmp;
15683     OutChains[0] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, dl, MVT::i16),
15684                                 Addr, MachinePointerInfo(TrmpAddr),
15685                                 false, false, 0);
15686
15687     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
15688                        DAG.getConstant(2, dl, MVT::i64));
15689     OutChains[1] = DAG.getStore(Root, dl, FPtr, Addr,
15690                                 MachinePointerInfo(TrmpAddr, 2),
15691                                 false, false, 2);
15692
15693     // Load the 'nest' parameter value into R10.
15694     // R10 is specified in X86CallingConv.td
15695     OpCode = ((MOV64ri | N86R10) << 8) | REX_WB; // movabsq r10
15696     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
15697                        DAG.getConstant(10, dl, MVT::i64));
15698     OutChains[2] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, dl, MVT::i16),
15699                                 Addr, MachinePointerInfo(TrmpAddr, 10),
15700                                 false, false, 0);
15701
15702     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
15703                        DAG.getConstant(12, dl, MVT::i64));
15704     OutChains[3] = DAG.getStore(Root, dl, Nest, Addr,
15705                                 MachinePointerInfo(TrmpAddr, 12),
15706                                 false, false, 2);
15707
15708     // Jump to the nested function.
15709     OpCode = (JMP64r << 8) | REX_WB; // jmpq *...
15710     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
15711                        DAG.getConstant(20, dl, MVT::i64));
15712     OutChains[4] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, dl, MVT::i16),
15713                                 Addr, MachinePointerInfo(TrmpAddr, 20),
15714                                 false, false, 0);
15715
15716     unsigned char ModRM = N86R11 | (4 << 3) | (3 << 6); // ...r11
15717     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
15718                        DAG.getConstant(22, dl, MVT::i64));
15719     OutChains[5] = DAG.getStore(Root, dl, DAG.getConstant(ModRM, dl, MVT::i8),
15720                                 Addr, MachinePointerInfo(TrmpAddr, 22),
15721                                 false, false, 0);
15722
15723     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, OutChains);
15724   } else {
15725     const Function *Func =
15726       cast<Function>(cast<SrcValueSDNode>(Op.getOperand(5))->getValue());
15727     CallingConv::ID CC = Func->getCallingConv();
15728     unsigned NestReg;
15729
15730     switch (CC) {
15731     default:
15732       llvm_unreachable("Unsupported calling convention");
15733     case CallingConv::C:
15734     case CallingConv::X86_StdCall: {
15735       // Pass 'nest' parameter in ECX.
15736       // Must be kept in sync with X86CallingConv.td
15737       NestReg = X86::ECX;
15738
15739       // Check that ECX wasn't needed by an 'inreg' parameter.
15740       FunctionType *FTy = Func->getFunctionType();
15741       const AttributeSet &Attrs = Func->getAttributes();
15742
15743       if (!Attrs.isEmpty() && !Func->isVarArg()) {
15744         unsigned InRegCount = 0;
15745         unsigned Idx = 1;
15746
15747         for (FunctionType::param_iterator I = FTy->param_begin(),
15748              E = FTy->param_end(); I != E; ++I, ++Idx)
15749           if (Attrs.hasAttribute(Idx, Attribute::InReg))
15750             // FIXME: should only count parameters that are lowered to integers.
15751             InRegCount += (TD->getTypeSizeInBits(*I) + 31) / 32;
15752
15753         if (InRegCount > 2) {
15754           report_fatal_error("Nest register in use - reduce number of inreg"
15755                              " parameters!");
15756         }
15757       }
15758       break;
15759     }
15760     case CallingConv::X86_FastCall:
15761     case CallingConv::X86_ThisCall:
15762     case CallingConv::Fast:
15763       // Pass 'nest' parameter in EAX.
15764       // Must be kept in sync with X86CallingConv.td
15765       NestReg = X86::EAX;
15766       break;
15767     }
15768
15769     SDValue OutChains[4];
15770     SDValue Addr, Disp;
15771
15772     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
15773                        DAG.getConstant(10, dl, MVT::i32));
15774     Disp = DAG.getNode(ISD::SUB, dl, MVT::i32, FPtr, Addr);
15775
15776     // This is storing the opcode for MOV32ri.
15777     const unsigned char MOV32ri = 0xB8; // X86::MOV32ri's opcode byte.
15778     const unsigned char N86Reg = TRI->getEncodingValue(NestReg) & 0x7;
15779     OutChains[0] = DAG.getStore(Root, dl,
15780                                 DAG.getConstant(MOV32ri|N86Reg, dl, MVT::i8),
15781                                 Trmp, MachinePointerInfo(TrmpAddr),
15782                                 false, false, 0);
15783
15784     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
15785                        DAG.getConstant(1, dl, MVT::i32));
15786     OutChains[1] = DAG.getStore(Root, dl, Nest, Addr,
15787                                 MachinePointerInfo(TrmpAddr, 1),
15788                                 false, false, 1);
15789
15790     const unsigned char JMP = 0xE9; // jmp <32bit dst> opcode.
15791     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
15792                        DAG.getConstant(5, dl, MVT::i32));
15793     OutChains[2] = DAG.getStore(Root, dl, DAG.getConstant(JMP, dl, MVT::i8),
15794                                 Addr, MachinePointerInfo(TrmpAddr, 5),
15795                                 false, false, 1);
15796
15797     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
15798                        DAG.getConstant(6, dl, MVT::i32));
15799     OutChains[3] = DAG.getStore(Root, dl, Disp, Addr,
15800                                 MachinePointerInfo(TrmpAddr, 6),
15801                                 false, false, 1);
15802
15803     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, OutChains);
15804   }
15805 }
15806
15807 SDValue X86TargetLowering::LowerFLT_ROUNDS_(SDValue Op,
15808                                             SelectionDAG &DAG) const {
15809   /*
15810    The rounding mode is in bits 11:10 of FPSR, and has the following
15811    settings:
15812      00 Round to nearest
15813      01 Round to -inf
15814      10 Round to +inf
15815      11 Round to 0
15816
15817   FLT_ROUNDS, on the other hand, expects the following:
15818     -1 Undefined
15819      0 Round to 0
15820      1 Round to nearest
15821      2 Round to +inf
15822      3 Round to -inf
15823
15824   To perform the conversion, we do:
15825     (((((FPSR & 0x800) >> 11) | ((FPSR & 0x400) >> 9)) + 1) & 3)
15826   */
15827
15828   MachineFunction &MF = DAG.getMachineFunction();
15829   const TargetFrameLowering &TFI = *Subtarget->getFrameLowering();
15830   unsigned StackAlignment = TFI.getStackAlignment();
15831   MVT VT = Op.getSimpleValueType();
15832   SDLoc DL(Op);
15833
15834   // Save FP Control Word to stack slot
15835   int SSFI = MF.getFrameInfo()->CreateStackObject(2, StackAlignment, false);
15836   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
15837
15838   MachineMemOperand *MMO =
15839    MF.getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
15840                            MachineMemOperand::MOStore, 2, 2);
15841
15842   SDValue Ops[] = { DAG.getEntryNode(), StackSlot };
15843   SDValue Chain = DAG.getMemIntrinsicNode(X86ISD::FNSTCW16m, DL,
15844                                           DAG.getVTList(MVT::Other),
15845                                           Ops, MVT::i16, MMO);
15846
15847   // Load FP Control Word from stack slot
15848   SDValue CWD = DAG.getLoad(MVT::i16, DL, Chain, StackSlot,
15849                             MachinePointerInfo(), false, false, false, 0);
15850
15851   // Transform as necessary
15852   SDValue CWD1 =
15853     DAG.getNode(ISD::SRL, DL, MVT::i16,
15854                 DAG.getNode(ISD::AND, DL, MVT::i16,
15855                             CWD, DAG.getConstant(0x800, DL, MVT::i16)),
15856                 DAG.getConstant(11, DL, MVT::i8));
15857   SDValue CWD2 =
15858     DAG.getNode(ISD::SRL, DL, MVT::i16,
15859                 DAG.getNode(ISD::AND, DL, MVT::i16,
15860                             CWD, DAG.getConstant(0x400, DL, MVT::i16)),
15861                 DAG.getConstant(9, DL, MVT::i8));
15862
15863   SDValue RetVal =
15864     DAG.getNode(ISD::AND, DL, MVT::i16,
15865                 DAG.getNode(ISD::ADD, DL, MVT::i16,
15866                             DAG.getNode(ISD::OR, DL, MVT::i16, CWD1, CWD2),
15867                             DAG.getConstant(1, DL, MVT::i16)),
15868                 DAG.getConstant(3, DL, MVT::i16));
15869
15870   return DAG.getNode((VT.getSizeInBits() < 16 ?
15871                       ISD::TRUNCATE : ISD::ZERO_EXTEND), DL, VT, RetVal);
15872 }
15873
15874 static SDValue LowerCTLZ(SDValue Op, SelectionDAG &DAG) {
15875   MVT VT = Op.getSimpleValueType();
15876   EVT OpVT = VT;
15877   unsigned NumBits = VT.getSizeInBits();
15878   SDLoc dl(Op);
15879
15880   Op = Op.getOperand(0);
15881   if (VT == MVT::i8) {
15882     // Zero extend to i32 since there is not an i8 bsr.
15883     OpVT = MVT::i32;
15884     Op = DAG.getNode(ISD::ZERO_EXTEND, dl, OpVT, Op);
15885   }
15886
15887   // Issue a bsr (scan bits in reverse) which also sets EFLAGS.
15888   SDVTList VTs = DAG.getVTList(OpVT, MVT::i32);
15889   Op = DAG.getNode(X86ISD::BSR, dl, VTs, Op);
15890
15891   // If src is zero (i.e. bsr sets ZF), returns NumBits.
15892   SDValue Ops[] = {
15893     Op,
15894     DAG.getConstant(NumBits + NumBits - 1, dl, OpVT),
15895     DAG.getConstant(X86::COND_E, dl, MVT::i8),
15896     Op.getValue(1)
15897   };
15898   Op = DAG.getNode(X86ISD::CMOV, dl, OpVT, Ops);
15899
15900   // Finally xor with NumBits-1.
15901   Op = DAG.getNode(ISD::XOR, dl, OpVT, Op,
15902                    DAG.getConstant(NumBits - 1, dl, OpVT));
15903
15904   if (VT == MVT::i8)
15905     Op = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Op);
15906   return Op;
15907 }
15908
15909 static SDValue LowerCTLZ_ZERO_UNDEF(SDValue Op, SelectionDAG &DAG) {
15910   MVT VT = Op.getSimpleValueType();
15911   EVT OpVT = VT;
15912   unsigned NumBits = VT.getSizeInBits();
15913   SDLoc dl(Op);
15914
15915   Op = Op.getOperand(0);
15916   if (VT == MVT::i8) {
15917     // Zero extend to i32 since there is not an i8 bsr.
15918     OpVT = MVT::i32;
15919     Op = DAG.getNode(ISD::ZERO_EXTEND, dl, OpVT, Op);
15920   }
15921
15922   // Issue a bsr (scan bits in reverse).
15923   SDVTList VTs = DAG.getVTList(OpVT, MVT::i32);
15924   Op = DAG.getNode(X86ISD::BSR, dl, VTs, Op);
15925
15926   // And xor with NumBits-1.
15927   Op = DAG.getNode(ISD::XOR, dl, OpVT, Op,
15928                    DAG.getConstant(NumBits - 1, dl, OpVT));
15929
15930   if (VT == MVT::i8)
15931     Op = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Op);
15932   return Op;
15933 }
15934
15935 static SDValue LowerCTTZ(SDValue Op, SelectionDAG &DAG) {
15936   MVT VT = Op.getSimpleValueType();
15937   unsigned NumBits = VT.getSizeInBits();
15938   SDLoc dl(Op);
15939   Op = Op.getOperand(0);
15940
15941   // Issue a bsf (scan bits forward) which also sets EFLAGS.
15942   SDVTList VTs = DAG.getVTList(VT, MVT::i32);
15943   Op = DAG.getNode(X86ISD::BSF, dl, VTs, Op);
15944
15945   // If src is zero (i.e. bsf sets ZF), returns NumBits.
15946   SDValue Ops[] = {
15947     Op,
15948     DAG.getConstant(NumBits, dl, VT),
15949     DAG.getConstant(X86::COND_E, dl, MVT::i8),
15950     Op.getValue(1)
15951   };
15952   return DAG.getNode(X86ISD::CMOV, dl, VT, Ops);
15953 }
15954
15955 // Lower256IntArith - Break a 256-bit integer operation into two new 128-bit
15956 // ones, and then concatenate the result back.
15957 static SDValue Lower256IntArith(SDValue Op, SelectionDAG &DAG) {
15958   MVT VT = Op.getSimpleValueType();
15959
15960   assert(VT.is256BitVector() && VT.isInteger() &&
15961          "Unsupported value type for operation");
15962
15963   unsigned NumElems = VT.getVectorNumElements();
15964   SDLoc dl(Op);
15965
15966   // Extract the LHS vectors
15967   SDValue LHS = Op.getOperand(0);
15968   SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, dl);
15969   SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, dl);
15970
15971   // Extract the RHS vectors
15972   SDValue RHS = Op.getOperand(1);
15973   SDValue RHS1 = Extract128BitVector(RHS, 0, DAG, dl);
15974   SDValue RHS2 = Extract128BitVector(RHS, NumElems/2, DAG, dl);
15975
15976   MVT EltVT = VT.getVectorElementType();
15977   MVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
15978
15979   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT,
15980                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS1, RHS1),
15981                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS2, RHS2));
15982 }
15983
15984 static SDValue LowerADD(SDValue Op, SelectionDAG &DAG) {
15985   assert(Op.getSimpleValueType().is256BitVector() &&
15986          Op.getSimpleValueType().isInteger() &&
15987          "Only handle AVX 256-bit vector integer operation");
15988   return Lower256IntArith(Op, DAG);
15989 }
15990
15991 static SDValue LowerSUB(SDValue Op, SelectionDAG &DAG) {
15992   assert(Op.getSimpleValueType().is256BitVector() &&
15993          Op.getSimpleValueType().isInteger() &&
15994          "Only handle AVX 256-bit vector integer operation");
15995   return Lower256IntArith(Op, DAG);
15996 }
15997
15998 static SDValue LowerMUL(SDValue Op, const X86Subtarget *Subtarget,
15999                         SelectionDAG &DAG) {
16000   SDLoc dl(Op);
16001   MVT VT = Op.getSimpleValueType();
16002
16003   // Decompose 256-bit ops into smaller 128-bit ops.
16004   if (VT.is256BitVector() && !Subtarget->hasInt256())
16005     return Lower256IntArith(Op, DAG);
16006
16007   SDValue A = Op.getOperand(0);
16008   SDValue B = Op.getOperand(1);
16009
16010   // Lower v16i8/v32i8 mul as promotion to v8i16/v16i16 vector
16011   // pairs, multiply and truncate.
16012   if (VT == MVT::v16i8 || VT == MVT::v32i8) {
16013     if (Subtarget->hasInt256()) {
16014       if (VT == MVT::v32i8) {
16015         MVT SubVT = MVT::getVectorVT(MVT::i8, VT.getVectorNumElements() / 2);
16016         SDValue Lo = DAG.getIntPtrConstant(0, dl);
16017         SDValue Hi = DAG.getIntPtrConstant(VT.getVectorNumElements() / 2, dl);
16018         SDValue ALo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, SubVT, A, Lo);
16019         SDValue BLo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, SubVT, B, Lo);
16020         SDValue AHi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, SubVT, A, Hi);
16021         SDValue BHi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, SubVT, B, Hi);
16022         return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT,
16023                            DAG.getNode(ISD::MUL, dl, SubVT, ALo, BLo),
16024                            DAG.getNode(ISD::MUL, dl, SubVT, AHi, BHi));
16025       }
16026
16027       MVT ExVT = MVT::getVectorVT(MVT::i16, VT.getVectorNumElements());
16028       return DAG.getNode(
16029           ISD::TRUNCATE, dl, VT,
16030           DAG.getNode(ISD::MUL, dl, ExVT,
16031                       DAG.getNode(ISD::SIGN_EXTEND, dl, ExVT, A),
16032                       DAG.getNode(ISD::SIGN_EXTEND, dl, ExVT, B)));
16033     }
16034
16035     assert(VT == MVT::v16i8 &&
16036            "Pre-AVX2 support only supports v16i8 multiplication");
16037     MVT ExVT = MVT::v8i16;
16038
16039     // Extract the lo parts and sign extend to i16
16040     SDValue ALo, BLo;
16041     if (Subtarget->hasSSE41()) {
16042       ALo = DAG.getNode(X86ISD::VSEXT, dl, ExVT, A);
16043       BLo = DAG.getNode(X86ISD::VSEXT, dl, ExVT, B);
16044     } else {
16045       const int ShufMask[] = {0, -1, 1, -1, 2, -1, 3, -1,
16046                               4, -1, 5, -1, 6, -1, 7, -1};
16047       ALo = DAG.getVectorShuffle(VT, dl, A, A, ShufMask);
16048       BLo = DAG.getVectorShuffle(VT, dl, B, B, ShufMask);
16049       ALo = DAG.getNode(ISD::BITCAST, dl, ExVT, ALo);
16050       BLo = DAG.getNode(ISD::BITCAST, dl, ExVT, BLo);
16051       ALo = DAG.getNode(ISD::SRA, dl, ExVT, ALo, DAG.getConstant(8, dl, ExVT));
16052       BLo = DAG.getNode(ISD::SRA, dl, ExVT, BLo, DAG.getConstant(8, dl, ExVT));
16053     }
16054
16055     // Extract the hi parts and sign extend to i16
16056     SDValue AHi, BHi;
16057     if (Subtarget->hasSSE41()) {
16058       const int ShufMask[] = {8,  9,  10, 11, 12, 13, 14, 15,
16059                               -1, -1, -1, -1, -1, -1, -1, -1};
16060       AHi = DAG.getVectorShuffle(VT, dl, A, A, ShufMask);
16061       BHi = DAG.getVectorShuffle(VT, dl, B, B, ShufMask);
16062       AHi = DAG.getNode(X86ISD::VSEXT, dl, ExVT, AHi);
16063       BHi = DAG.getNode(X86ISD::VSEXT, dl, ExVT, BHi);
16064     } else {
16065       const int ShufMask[] = {8,  -1, 9,  -1, 10, -1, 11, -1,
16066                               12, -1, 13, -1, 14, -1, 15, -1};
16067       AHi = DAG.getVectorShuffle(VT, dl, A, A, ShufMask);
16068       BHi = DAG.getVectorShuffle(VT, dl, B, B, ShufMask);
16069       AHi = DAG.getNode(ISD::BITCAST, dl, ExVT, AHi);
16070       BHi = DAG.getNode(ISD::BITCAST, dl, ExVT, BHi);
16071       AHi = DAG.getNode(ISD::SRA, dl, ExVT, AHi, DAG.getConstant(8, dl, ExVT));
16072       BHi = DAG.getNode(ISD::SRA, dl, ExVT, BHi, DAG.getConstant(8, dl, ExVT));
16073     }
16074
16075     // Multiply, mask the lower 8bits of the lo/hi results and pack
16076     SDValue RLo = DAG.getNode(ISD::MUL, dl, ExVT, ALo, BLo);
16077     SDValue RHi = DAG.getNode(ISD::MUL, dl, ExVT, AHi, BHi);
16078     RLo = DAG.getNode(ISD::AND, dl, ExVT, RLo, DAG.getConstant(255, dl, ExVT));
16079     RHi = DAG.getNode(ISD::AND, dl, ExVT, RHi, DAG.getConstant(255, dl, ExVT));
16080     return DAG.getNode(X86ISD::PACKUS, dl, VT, RLo, RHi);
16081   }
16082
16083   // Lower v4i32 mul as 2x shuffle, 2x pmuludq, 2x shuffle.
16084   if (VT == MVT::v4i32) {
16085     assert(Subtarget->hasSSE2() && !Subtarget->hasSSE41() &&
16086            "Should not custom lower when pmuldq is available!");
16087
16088     // Extract the odd parts.
16089     static const int UnpackMask[] = { 1, -1, 3, -1 };
16090     SDValue Aodds = DAG.getVectorShuffle(VT, dl, A, A, UnpackMask);
16091     SDValue Bodds = DAG.getVectorShuffle(VT, dl, B, B, UnpackMask);
16092
16093     // Multiply the even parts.
16094     SDValue Evens = DAG.getNode(X86ISD::PMULUDQ, dl, MVT::v2i64, A, B);
16095     // Now multiply odd parts.
16096     SDValue Odds = DAG.getNode(X86ISD::PMULUDQ, dl, MVT::v2i64, Aodds, Bodds);
16097
16098     Evens = DAG.getNode(ISD::BITCAST, dl, VT, Evens);
16099     Odds = DAG.getNode(ISD::BITCAST, dl, VT, Odds);
16100
16101     // Merge the two vectors back together with a shuffle. This expands into 2
16102     // shuffles.
16103     static const int ShufMask[] = { 0, 4, 2, 6 };
16104     return DAG.getVectorShuffle(VT, dl, Evens, Odds, ShufMask);
16105   }
16106
16107   assert((VT == MVT::v2i64 || VT == MVT::v4i64 || VT == MVT::v8i64) &&
16108          "Only know how to lower V2I64/V4I64/V8I64 multiply");
16109
16110   //  Ahi = psrlqi(a, 32);
16111   //  Bhi = psrlqi(b, 32);
16112   //
16113   //  AloBlo = pmuludq(a, b);
16114   //  AloBhi = pmuludq(a, Bhi);
16115   //  AhiBlo = pmuludq(Ahi, b);
16116
16117   //  AloBhi = psllqi(AloBhi, 32);
16118   //  AhiBlo = psllqi(AhiBlo, 32);
16119   //  return AloBlo + AloBhi + AhiBlo;
16120
16121   SDValue Ahi = getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, A, 32, DAG);
16122   SDValue Bhi = getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, B, 32, DAG);
16123
16124   // Bit cast to 32-bit vectors for MULUDQ
16125   EVT MulVT = (VT == MVT::v2i64) ? MVT::v4i32 :
16126                                   (VT == MVT::v4i64) ? MVT::v8i32 : MVT::v16i32;
16127   A = DAG.getNode(ISD::BITCAST, dl, MulVT, A);
16128   B = DAG.getNode(ISD::BITCAST, dl, MulVT, B);
16129   Ahi = DAG.getNode(ISD::BITCAST, dl, MulVT, Ahi);
16130   Bhi = DAG.getNode(ISD::BITCAST, dl, MulVT, Bhi);
16131
16132   SDValue AloBlo = DAG.getNode(X86ISD::PMULUDQ, dl, VT, A, B);
16133   SDValue AloBhi = DAG.getNode(X86ISD::PMULUDQ, dl, VT, A, Bhi);
16134   SDValue AhiBlo = DAG.getNode(X86ISD::PMULUDQ, dl, VT, Ahi, B);
16135
16136   AloBhi = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, AloBhi, 32, DAG);
16137   AhiBlo = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, AhiBlo, 32, DAG);
16138
16139   SDValue Res = DAG.getNode(ISD::ADD, dl, VT, AloBlo, AloBhi);
16140   return DAG.getNode(ISD::ADD, dl, VT, Res, AhiBlo);
16141 }
16142
16143 SDValue X86TargetLowering::LowerWin64_i128OP(SDValue Op, SelectionDAG &DAG) const {
16144   assert(Subtarget->isTargetWin64() && "Unexpected target");
16145   EVT VT = Op.getValueType();
16146   assert(VT.isInteger() && VT.getSizeInBits() == 128 &&
16147          "Unexpected return type for lowering");
16148
16149   RTLIB::Libcall LC;
16150   bool isSigned;
16151   switch (Op->getOpcode()) {
16152   default: llvm_unreachable("Unexpected request for libcall!");
16153   case ISD::SDIV:      isSigned = true;  LC = RTLIB::SDIV_I128;    break;
16154   case ISD::UDIV:      isSigned = false; LC = RTLIB::UDIV_I128;    break;
16155   case ISD::SREM:      isSigned = true;  LC = RTLIB::SREM_I128;    break;
16156   case ISD::UREM:      isSigned = false; LC = RTLIB::UREM_I128;    break;
16157   case ISD::SDIVREM:   isSigned = true;  LC = RTLIB::SDIVREM_I128; break;
16158   case ISD::UDIVREM:   isSigned = false; LC = RTLIB::UDIVREM_I128; break;
16159   }
16160
16161   SDLoc dl(Op);
16162   SDValue InChain = DAG.getEntryNode();
16163
16164   TargetLowering::ArgListTy Args;
16165   TargetLowering::ArgListEntry Entry;
16166   for (unsigned i = 0, e = Op->getNumOperands(); i != e; ++i) {
16167     EVT ArgVT = Op->getOperand(i).getValueType();
16168     assert(ArgVT.isInteger() && ArgVT.getSizeInBits() == 128 &&
16169            "Unexpected argument type for lowering");
16170     SDValue StackPtr = DAG.CreateStackTemporary(ArgVT, 16);
16171     Entry.Node = StackPtr;
16172     InChain = DAG.getStore(InChain, dl, Op->getOperand(i), StackPtr, MachinePointerInfo(),
16173                            false, false, 16);
16174     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
16175     Entry.Ty = PointerType::get(ArgTy,0);
16176     Entry.isSExt = false;
16177     Entry.isZExt = false;
16178     Args.push_back(Entry);
16179   }
16180
16181   SDValue Callee = DAG.getExternalSymbol(getLibcallName(LC),
16182                                          getPointerTy());
16183
16184   TargetLowering::CallLoweringInfo CLI(DAG);
16185   CLI.setDebugLoc(dl).setChain(InChain)
16186     .setCallee(getLibcallCallingConv(LC),
16187                static_cast<EVT>(MVT::v2i64).getTypeForEVT(*DAG.getContext()),
16188                Callee, std::move(Args), 0)
16189     .setInRegister().setSExtResult(isSigned).setZExtResult(!isSigned);
16190
16191   std::pair<SDValue, SDValue> CallInfo = LowerCallTo(CLI);
16192   return DAG.getNode(ISD::BITCAST, dl, VT, CallInfo.first);
16193 }
16194
16195 static SDValue LowerMUL_LOHI(SDValue Op, const X86Subtarget *Subtarget,
16196                              SelectionDAG &DAG) {
16197   SDValue Op0 = Op.getOperand(0), Op1 = Op.getOperand(1);
16198   EVT VT = Op0.getValueType();
16199   SDLoc dl(Op);
16200
16201   assert((VT == MVT::v4i32 && Subtarget->hasSSE2()) ||
16202          (VT == MVT::v8i32 && Subtarget->hasInt256()));
16203
16204   // PMULxD operations multiply each even value (starting at 0) of LHS with
16205   // the related value of RHS and produce a widen result.
16206   // E.g., PMULUDQ <4 x i32> <a|b|c|d>, <4 x i32> <e|f|g|h>
16207   // => <2 x i64> <ae|cg>
16208   //
16209   // In other word, to have all the results, we need to perform two PMULxD:
16210   // 1. one with the even values.
16211   // 2. one with the odd values.
16212   // To achieve #2, with need to place the odd values at an even position.
16213   //
16214   // Place the odd value at an even position (basically, shift all values 1
16215   // step to the left):
16216   const int Mask[] = {1, -1, 3, -1, 5, -1, 7, -1};
16217   // <a|b|c|d> => <b|undef|d|undef>
16218   SDValue Odd0 = DAG.getVectorShuffle(VT, dl, Op0, Op0, Mask);
16219   // <e|f|g|h> => <f|undef|h|undef>
16220   SDValue Odd1 = DAG.getVectorShuffle(VT, dl, Op1, Op1, Mask);
16221
16222   // Emit two multiplies, one for the lower 2 ints and one for the higher 2
16223   // ints.
16224   MVT MulVT = VT == MVT::v4i32 ? MVT::v2i64 : MVT::v4i64;
16225   bool IsSigned = Op->getOpcode() == ISD::SMUL_LOHI;
16226   unsigned Opcode =
16227       (!IsSigned || !Subtarget->hasSSE41()) ? X86ISD::PMULUDQ : X86ISD::PMULDQ;
16228   // PMULUDQ <4 x i32> <a|b|c|d>, <4 x i32> <e|f|g|h>
16229   // => <2 x i64> <ae|cg>
16230   SDValue Mul1 = DAG.getNode(ISD::BITCAST, dl, VT,
16231                              DAG.getNode(Opcode, dl, MulVT, Op0, Op1));
16232   // PMULUDQ <4 x i32> <b|undef|d|undef>, <4 x i32> <f|undef|h|undef>
16233   // => <2 x i64> <bf|dh>
16234   SDValue Mul2 = DAG.getNode(ISD::BITCAST, dl, VT,
16235                              DAG.getNode(Opcode, dl, MulVT, Odd0, Odd1));
16236
16237   // Shuffle it back into the right order.
16238   SDValue Highs, Lows;
16239   if (VT == MVT::v8i32) {
16240     const int HighMask[] = {1, 9, 3, 11, 5, 13, 7, 15};
16241     Highs = DAG.getVectorShuffle(VT, dl, Mul1, Mul2, HighMask);
16242     const int LowMask[] = {0, 8, 2, 10, 4, 12, 6, 14};
16243     Lows = DAG.getVectorShuffle(VT, dl, Mul1, Mul2, LowMask);
16244   } else {
16245     const int HighMask[] = {1, 5, 3, 7};
16246     Highs = DAG.getVectorShuffle(VT, dl, Mul1, Mul2, HighMask);
16247     const int LowMask[] = {0, 4, 2, 6};
16248     Lows = DAG.getVectorShuffle(VT, dl, Mul1, Mul2, LowMask);
16249   }
16250
16251   // If we have a signed multiply but no PMULDQ fix up the high parts of a
16252   // unsigned multiply.
16253   if (IsSigned && !Subtarget->hasSSE41()) {
16254     SDValue ShAmt =
16255         DAG.getConstant(31, dl,
16256                         DAG.getTargetLoweringInfo().getShiftAmountTy(VT));
16257     SDValue T1 = DAG.getNode(ISD::AND, dl, VT,
16258                              DAG.getNode(ISD::SRA, dl, VT, Op0, ShAmt), Op1);
16259     SDValue T2 = DAG.getNode(ISD::AND, dl, VT,
16260                              DAG.getNode(ISD::SRA, dl, VT, Op1, ShAmt), Op0);
16261
16262     SDValue Fixup = DAG.getNode(ISD::ADD, dl, VT, T1, T2);
16263     Highs = DAG.getNode(ISD::SUB, dl, VT, Highs, Fixup);
16264   }
16265
16266   // The first result of MUL_LOHI is actually the low value, followed by the
16267   // high value.
16268   SDValue Ops[] = {Lows, Highs};
16269   return DAG.getMergeValues(Ops, dl);
16270 }
16271
16272 static SDValue LowerScalarImmediateShift(SDValue Op, SelectionDAG &DAG,
16273                                          const X86Subtarget *Subtarget) {
16274   MVT VT = Op.getSimpleValueType();
16275   SDLoc dl(Op);
16276   SDValue R = Op.getOperand(0);
16277   SDValue Amt = Op.getOperand(1);
16278
16279   // Optimize shl/srl/sra with constant shift amount.
16280   if (auto *BVAmt = dyn_cast<BuildVectorSDNode>(Amt)) {
16281     if (auto *ShiftConst = BVAmt->getConstantSplatNode()) {
16282       uint64_t ShiftAmt = ShiftConst->getZExtValue();
16283
16284       if (VT == MVT::v2i64 || VT == MVT::v4i32 || VT == MVT::v8i16 ||
16285           (Subtarget->hasInt256() &&
16286            (VT == MVT::v4i64 || VT == MVT::v8i32 || VT == MVT::v16i16)) ||
16287           (Subtarget->hasAVX512() &&
16288            (VT == MVT::v8i64 || VT == MVT::v16i32))) {
16289         if (Op.getOpcode() == ISD::SHL)
16290           return getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, R, ShiftAmt,
16291                                             DAG);
16292         if (Op.getOpcode() == ISD::SRL)
16293           return getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, R, ShiftAmt,
16294                                             DAG);
16295         if (Op.getOpcode() == ISD::SRA && VT != MVT::v2i64 && VT != MVT::v4i64)
16296           return getTargetVShiftByConstNode(X86ISD::VSRAI, dl, VT, R, ShiftAmt,
16297                                             DAG);
16298       }
16299
16300       if (VT == MVT::v16i8 || (Subtarget->hasInt256() && VT == MVT::v32i8)) {
16301         unsigned NumElts = VT.getVectorNumElements();
16302         MVT ShiftVT = MVT::getVectorVT(MVT::i16, NumElts / 2);
16303
16304         if (Op.getOpcode() == ISD::SHL) {
16305           // Make a large shift.
16306           SDValue SHL = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, ShiftVT,
16307                                                    R, ShiftAmt, DAG);
16308           SHL = DAG.getNode(ISD::BITCAST, dl, VT, SHL);
16309           // Zero out the rightmost bits.
16310           SmallVector<SDValue, 32> V(
16311               NumElts, DAG.getConstant(uint8_t(-1U << ShiftAmt), dl, MVT::i8));
16312           return DAG.getNode(ISD::AND, dl, VT, SHL,
16313                              DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V));
16314         }
16315         if (Op.getOpcode() == ISD::SRL) {
16316           // Make a large shift.
16317           SDValue SRL = getTargetVShiftByConstNode(X86ISD::VSRLI, dl, ShiftVT,
16318                                                    R, ShiftAmt, DAG);
16319           SRL = DAG.getNode(ISD::BITCAST, dl, VT, SRL);
16320           // Zero out the leftmost bits.
16321           SmallVector<SDValue, 32> V(
16322               NumElts, DAG.getConstant(uint8_t(-1U) >> ShiftAmt, dl, MVT::i8));
16323           return DAG.getNode(ISD::AND, dl, VT, SRL,
16324                              DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V));
16325         }
16326         if (Op.getOpcode() == ISD::SRA) {
16327           if (ShiftAmt == 7) {
16328             // R s>> 7  ===  R s< 0
16329             SDValue Zeros = getZeroVector(VT, Subtarget, DAG, dl);
16330             return DAG.getNode(X86ISD::PCMPGT, dl, VT, Zeros, R);
16331           }
16332
16333           // R s>> a === ((R u>> a) ^ m) - m
16334           SDValue Res = DAG.getNode(ISD::SRL, dl, VT, R, Amt);
16335           SmallVector<SDValue, 32> V(NumElts,
16336                                      DAG.getConstant(128 >> ShiftAmt, dl,
16337                                                      MVT::i8));
16338           SDValue Mask = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V);
16339           Res = DAG.getNode(ISD::XOR, dl, VT, Res, Mask);
16340           Res = DAG.getNode(ISD::SUB, dl, VT, Res, Mask);
16341           return Res;
16342         }
16343         llvm_unreachable("Unknown shift opcode.");
16344       }
16345     }
16346   }
16347
16348   // Special case in 32-bit mode, where i64 is expanded into high and low parts.
16349   if (!Subtarget->is64Bit() &&
16350       (VT == MVT::v2i64 || (Subtarget->hasInt256() && VT == MVT::v4i64)) &&
16351       Amt.getOpcode() == ISD::BITCAST &&
16352       Amt.getOperand(0).getOpcode() == ISD::BUILD_VECTOR) {
16353     Amt = Amt.getOperand(0);
16354     unsigned Ratio = Amt.getSimpleValueType().getVectorNumElements() /
16355                      VT.getVectorNumElements();
16356     unsigned RatioInLog2 = Log2_32_Ceil(Ratio);
16357     uint64_t ShiftAmt = 0;
16358     for (unsigned i = 0; i != Ratio; ++i) {
16359       ConstantSDNode *C = dyn_cast<ConstantSDNode>(Amt.getOperand(i));
16360       if (!C)
16361         return SDValue();
16362       // 6 == Log2(64)
16363       ShiftAmt |= C->getZExtValue() << (i * (1 << (6 - RatioInLog2)));
16364     }
16365     // Check remaining shift amounts.
16366     for (unsigned i = Ratio; i != Amt.getNumOperands(); i += Ratio) {
16367       uint64_t ShAmt = 0;
16368       for (unsigned j = 0; j != Ratio; ++j) {
16369         ConstantSDNode *C =
16370           dyn_cast<ConstantSDNode>(Amt.getOperand(i + j));
16371         if (!C)
16372           return SDValue();
16373         // 6 == Log2(64)
16374         ShAmt |= C->getZExtValue() << (j * (1 << (6 - RatioInLog2)));
16375       }
16376       if (ShAmt != ShiftAmt)
16377         return SDValue();
16378     }
16379     switch (Op.getOpcode()) {
16380     default:
16381       llvm_unreachable("Unknown shift opcode!");
16382     case ISD::SHL:
16383       return getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, R, ShiftAmt,
16384                                         DAG);
16385     case ISD::SRL:
16386       return getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, R, ShiftAmt,
16387                                         DAG);
16388     case ISD::SRA:
16389       return getTargetVShiftByConstNode(X86ISD::VSRAI, dl, VT, R, ShiftAmt,
16390                                         DAG);
16391     }
16392   }
16393
16394   return SDValue();
16395 }
16396
16397 static SDValue LowerScalarVariableShift(SDValue Op, SelectionDAG &DAG,
16398                                         const X86Subtarget* Subtarget) {
16399   MVT VT = Op.getSimpleValueType();
16400   SDLoc dl(Op);
16401   SDValue R = Op.getOperand(0);
16402   SDValue Amt = Op.getOperand(1);
16403
16404   if ((VT == MVT::v2i64 && Op.getOpcode() != ISD::SRA) ||
16405       VT == MVT::v4i32 || VT == MVT::v8i16 ||
16406       (Subtarget->hasInt256() &&
16407        ((VT == MVT::v4i64 && Op.getOpcode() != ISD::SRA) ||
16408         VT == MVT::v8i32 || VT == MVT::v16i16)) ||
16409        (Subtarget->hasAVX512() && (VT == MVT::v8i64 || VT == MVT::v16i32))) {
16410     SDValue BaseShAmt;
16411     EVT EltVT = VT.getVectorElementType();
16412
16413     if (BuildVectorSDNode *BV = dyn_cast<BuildVectorSDNode>(Amt)) {
16414       // Check if this build_vector node is doing a splat.
16415       // If so, then set BaseShAmt equal to the splat value.
16416       BaseShAmt = BV->getSplatValue();
16417       if (BaseShAmt && BaseShAmt.getOpcode() == ISD::UNDEF)
16418         BaseShAmt = SDValue();
16419     } else {
16420       if (Amt.getOpcode() == ISD::EXTRACT_SUBVECTOR)
16421         Amt = Amt.getOperand(0);
16422
16423       ShuffleVectorSDNode *SVN = dyn_cast<ShuffleVectorSDNode>(Amt);
16424       if (SVN && SVN->isSplat()) {
16425         unsigned SplatIdx = (unsigned)SVN->getSplatIndex();
16426         SDValue InVec = Amt.getOperand(0);
16427         if (InVec.getOpcode() == ISD::BUILD_VECTOR) {
16428           assert((SplatIdx < InVec.getValueType().getVectorNumElements()) &&
16429                  "Unexpected shuffle index found!");
16430           BaseShAmt = InVec.getOperand(SplatIdx);
16431         } else if (InVec.getOpcode() == ISD::INSERT_VECTOR_ELT) {
16432            if (ConstantSDNode *C =
16433                dyn_cast<ConstantSDNode>(InVec.getOperand(2))) {
16434              if (C->getZExtValue() == SplatIdx)
16435                BaseShAmt = InVec.getOperand(1);
16436            }
16437         }
16438
16439         if (!BaseShAmt)
16440           // Avoid introducing an extract element from a shuffle.
16441           BaseShAmt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT, InVec,
16442                                   DAG.getIntPtrConstant(SplatIdx, dl));
16443       }
16444     }
16445
16446     if (BaseShAmt.getNode()) {
16447       assert(EltVT.bitsLE(MVT::i64) && "Unexpected element type!");
16448       if (EltVT != MVT::i64 && EltVT.bitsGT(MVT::i32))
16449         BaseShAmt = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i64, BaseShAmt);
16450       else if (EltVT.bitsLT(MVT::i32))
16451         BaseShAmt = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, BaseShAmt);
16452
16453       switch (Op.getOpcode()) {
16454       default:
16455         llvm_unreachable("Unknown shift opcode!");
16456       case ISD::SHL:
16457         switch (VT.SimpleTy) {
16458         default: return SDValue();
16459         case MVT::v2i64:
16460         case MVT::v4i32:
16461         case MVT::v8i16:
16462         case MVT::v4i64:
16463         case MVT::v8i32:
16464         case MVT::v16i16:
16465         case MVT::v16i32:
16466         case MVT::v8i64:
16467           return getTargetVShiftNode(X86ISD::VSHLI, dl, VT, R, BaseShAmt, DAG);
16468         }
16469       case ISD::SRA:
16470         switch (VT.SimpleTy) {
16471         default: return SDValue();
16472         case MVT::v4i32:
16473         case MVT::v8i16:
16474         case MVT::v8i32:
16475         case MVT::v16i16:
16476         case MVT::v16i32:
16477         case MVT::v8i64:
16478           return getTargetVShiftNode(X86ISD::VSRAI, dl, VT, R, BaseShAmt, DAG);
16479         }
16480       case ISD::SRL:
16481         switch (VT.SimpleTy) {
16482         default: return SDValue();
16483         case MVT::v2i64:
16484         case MVT::v4i32:
16485         case MVT::v8i16:
16486         case MVT::v4i64:
16487         case MVT::v8i32:
16488         case MVT::v16i16:
16489         case MVT::v16i32:
16490         case MVT::v8i64:
16491           return getTargetVShiftNode(X86ISD::VSRLI, dl, VT, R, BaseShAmt, DAG);
16492         }
16493       }
16494     }
16495   }
16496
16497   // Special case in 32-bit mode, where i64 is expanded into high and low parts.
16498   if (!Subtarget->is64Bit() &&
16499       (VT == MVT::v2i64 || (Subtarget->hasInt256() && VT == MVT::v4i64) ||
16500       (Subtarget->hasAVX512() && VT == MVT::v8i64)) &&
16501       Amt.getOpcode() == ISD::BITCAST &&
16502       Amt.getOperand(0).getOpcode() == ISD::BUILD_VECTOR) {
16503     Amt = Amt.getOperand(0);
16504     unsigned Ratio = Amt.getSimpleValueType().getVectorNumElements() /
16505                      VT.getVectorNumElements();
16506     std::vector<SDValue> Vals(Ratio);
16507     for (unsigned i = 0; i != Ratio; ++i)
16508       Vals[i] = Amt.getOperand(i);
16509     for (unsigned i = Ratio; i != Amt.getNumOperands(); i += Ratio) {
16510       for (unsigned j = 0; j != Ratio; ++j)
16511         if (Vals[j] != Amt.getOperand(i + j))
16512           return SDValue();
16513     }
16514     switch (Op.getOpcode()) {
16515     default:
16516       llvm_unreachable("Unknown shift opcode!");
16517     case ISD::SHL:
16518       return DAG.getNode(X86ISD::VSHL, dl, VT, R, Op.getOperand(1));
16519     case ISD::SRL:
16520       return DAG.getNode(X86ISD::VSRL, dl, VT, R, Op.getOperand(1));
16521     case ISD::SRA:
16522       return DAG.getNode(X86ISD::VSRA, dl, VT, R, Op.getOperand(1));
16523     }
16524   }
16525
16526   return SDValue();
16527 }
16528
16529 static SDValue LowerShift(SDValue Op, const X86Subtarget* Subtarget,
16530                           SelectionDAG &DAG) {
16531   MVT VT = Op.getSimpleValueType();
16532   SDLoc dl(Op);
16533   SDValue R = Op.getOperand(0);
16534   SDValue Amt = Op.getOperand(1);
16535
16536   assert(VT.isVector() && "Custom lowering only for vector shifts!");
16537   assert(Subtarget->hasSSE2() && "Only custom lower when we have SSE2!");
16538
16539   if (SDValue V = LowerScalarImmediateShift(Op, DAG, Subtarget))
16540     return V;
16541
16542   if (SDValue V = LowerScalarVariableShift(Op, DAG, Subtarget))
16543       return V;
16544
16545   if (Subtarget->hasAVX512() && (VT == MVT::v16i32 || VT == MVT::v8i64))
16546     return Op;
16547
16548   // AVX2 has VPSLLV/VPSRAV/VPSRLV.
16549   if (Subtarget->hasInt256()) {
16550     if (Op.getOpcode() == ISD::SRL &&
16551         (VT == MVT::v2i64 || VT == MVT::v4i32 ||
16552          VT == MVT::v4i64 || VT == MVT::v8i32))
16553       return Op;
16554     if (Op.getOpcode() == ISD::SHL &&
16555         (VT == MVT::v2i64 || VT == MVT::v4i32 ||
16556          VT == MVT::v4i64 || VT == MVT::v8i32))
16557       return Op;
16558     if (Op.getOpcode() == ISD::SRA && (VT == MVT::v4i32 || VT == MVT::v8i32))
16559       return Op;
16560   }
16561
16562   // 2i64 vector logical shifts can efficiently avoid scalarization - do the
16563   // shifts per-lane and then shuffle the partial results back together.
16564   if (VT == MVT::v2i64 && Op.getOpcode() != ISD::SRA) {
16565     // Splat the shift amounts so the scalar shifts above will catch it.
16566     SDValue Amt0 = DAG.getVectorShuffle(VT, dl, Amt, Amt, {0, 0});
16567     SDValue Amt1 = DAG.getVectorShuffle(VT, dl, Amt, Amt, {1, 1});
16568     SDValue R0 = DAG.getNode(Op->getOpcode(), dl, VT, R, Amt0);
16569     SDValue R1 = DAG.getNode(Op->getOpcode(), dl, VT, R, Amt1);
16570     return DAG.getVectorShuffle(VT, dl, R0, R1, {0, 3});
16571   }
16572
16573   // If possible, lower this packed shift into a vector multiply instead of
16574   // expanding it into a sequence of scalar shifts.
16575   // Do this only if the vector shift count is a constant build_vector.
16576   if (Op.getOpcode() == ISD::SHL &&
16577       (VT == MVT::v8i16 || VT == MVT::v4i32 ||
16578        (Subtarget->hasInt256() && VT == MVT::v16i16)) &&
16579       ISD::isBuildVectorOfConstantSDNodes(Amt.getNode())) {
16580     SmallVector<SDValue, 8> Elts;
16581     EVT SVT = VT.getScalarType();
16582     unsigned SVTBits = SVT.getSizeInBits();
16583     const APInt &One = APInt(SVTBits, 1);
16584     unsigned NumElems = VT.getVectorNumElements();
16585
16586     for (unsigned i=0; i !=NumElems; ++i) {
16587       SDValue Op = Amt->getOperand(i);
16588       if (Op->getOpcode() == ISD::UNDEF) {
16589         Elts.push_back(Op);
16590         continue;
16591       }
16592
16593       ConstantSDNode *ND = cast<ConstantSDNode>(Op);
16594       const APInt &C = APInt(SVTBits, ND->getAPIntValue().getZExtValue());
16595       uint64_t ShAmt = C.getZExtValue();
16596       if (ShAmt >= SVTBits) {
16597         Elts.push_back(DAG.getUNDEF(SVT));
16598         continue;
16599       }
16600       Elts.push_back(DAG.getConstant(One.shl(ShAmt), dl, SVT));
16601     }
16602     SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Elts);
16603     return DAG.getNode(ISD::MUL, dl, VT, R, BV);
16604   }
16605
16606   // Lower SHL with variable shift amount.
16607   if (VT == MVT::v4i32 && Op->getOpcode() == ISD::SHL) {
16608     Op = DAG.getNode(ISD::SHL, dl, VT, Amt, DAG.getConstant(23, dl, VT));
16609
16610     Op = DAG.getNode(ISD::ADD, dl, VT, Op,
16611                      DAG.getConstant(0x3f800000U, dl, VT));
16612     Op = DAG.getNode(ISD::BITCAST, dl, MVT::v4f32, Op);
16613     Op = DAG.getNode(ISD::FP_TO_SINT, dl, VT, Op);
16614     return DAG.getNode(ISD::MUL, dl, VT, Op, R);
16615   }
16616
16617   // If possible, lower this shift as a sequence of two shifts by
16618   // constant plus a MOVSS/MOVSD instead of scalarizing it.
16619   // Example:
16620   //   (v4i32 (srl A, (build_vector < X, Y, Y, Y>)))
16621   //
16622   // Could be rewritten as:
16623   //   (v4i32 (MOVSS (srl A, <Y,Y,Y,Y>), (srl A, <X,X,X,X>)))
16624   //
16625   // The advantage is that the two shifts from the example would be
16626   // lowered as X86ISD::VSRLI nodes. This would be cheaper than scalarizing
16627   // the vector shift into four scalar shifts plus four pairs of vector
16628   // insert/extract.
16629   if ((VT == MVT::v8i16 || VT == MVT::v4i32) &&
16630       ISD::isBuildVectorOfConstantSDNodes(Amt.getNode())) {
16631     unsigned TargetOpcode = X86ISD::MOVSS;
16632     bool CanBeSimplified;
16633     // The splat value for the first packed shift (the 'X' from the example).
16634     SDValue Amt1 = Amt->getOperand(0);
16635     // The splat value for the second packed shift (the 'Y' from the example).
16636     SDValue Amt2 = (VT == MVT::v4i32) ? Amt->getOperand(1) :
16637                                         Amt->getOperand(2);
16638
16639     // See if it is possible to replace this node with a sequence of
16640     // two shifts followed by a MOVSS/MOVSD
16641     if (VT == MVT::v4i32) {
16642       // Check if it is legal to use a MOVSS.
16643       CanBeSimplified = Amt2 == Amt->getOperand(2) &&
16644                         Amt2 == Amt->getOperand(3);
16645       if (!CanBeSimplified) {
16646         // Otherwise, check if we can still simplify this node using a MOVSD.
16647         CanBeSimplified = Amt1 == Amt->getOperand(1) &&
16648                           Amt->getOperand(2) == Amt->getOperand(3);
16649         TargetOpcode = X86ISD::MOVSD;
16650         Amt2 = Amt->getOperand(2);
16651       }
16652     } else {
16653       // Do similar checks for the case where the machine value type
16654       // is MVT::v8i16.
16655       CanBeSimplified = Amt1 == Amt->getOperand(1);
16656       for (unsigned i=3; i != 8 && CanBeSimplified; ++i)
16657         CanBeSimplified = Amt2 == Amt->getOperand(i);
16658
16659       if (!CanBeSimplified) {
16660         TargetOpcode = X86ISD::MOVSD;
16661         CanBeSimplified = true;
16662         Amt2 = Amt->getOperand(4);
16663         for (unsigned i=0; i != 4 && CanBeSimplified; ++i)
16664           CanBeSimplified = Amt1 == Amt->getOperand(i);
16665         for (unsigned j=4; j != 8 && CanBeSimplified; ++j)
16666           CanBeSimplified = Amt2 == Amt->getOperand(j);
16667       }
16668     }
16669
16670     if (CanBeSimplified && isa<ConstantSDNode>(Amt1) &&
16671         isa<ConstantSDNode>(Amt2)) {
16672       // Replace this node with two shifts followed by a MOVSS/MOVSD.
16673       EVT CastVT = MVT::v4i32;
16674       SDValue Splat1 =
16675         DAG.getConstant(cast<ConstantSDNode>(Amt1)->getAPIntValue(), dl, VT);
16676       SDValue Shift1 = DAG.getNode(Op->getOpcode(), dl, VT, R, Splat1);
16677       SDValue Splat2 =
16678         DAG.getConstant(cast<ConstantSDNode>(Amt2)->getAPIntValue(), dl, VT);
16679       SDValue Shift2 = DAG.getNode(Op->getOpcode(), dl, VT, R, Splat2);
16680       if (TargetOpcode == X86ISD::MOVSD)
16681         CastVT = MVT::v2i64;
16682       SDValue BitCast1 = DAG.getNode(ISD::BITCAST, dl, CastVT, Shift1);
16683       SDValue BitCast2 = DAG.getNode(ISD::BITCAST, dl, CastVT, Shift2);
16684       SDValue Result = getTargetShuffleNode(TargetOpcode, dl, CastVT, BitCast2,
16685                                             BitCast1, DAG);
16686       return DAG.getNode(ISD::BITCAST, dl, VT, Result);
16687     }
16688   }
16689
16690   if (VT == MVT::v16i8 && Op->getOpcode() == ISD::SHL) {
16691     assert(Subtarget->hasSSE2() && "Need SSE2 for pslli/pcmpeq.");
16692
16693     // a = a << 5;
16694     Op = DAG.getNode(ISD::SHL, dl, VT, Amt, DAG.getConstant(5, dl, VT));
16695     Op = DAG.getNode(ISD::BITCAST, dl, VT, Op);
16696
16697     // Turn 'a' into a mask suitable for VSELECT
16698     SDValue VSelM = DAG.getConstant(0x80, dl, VT);
16699     SDValue OpVSel = DAG.getNode(ISD::AND, dl, VT, VSelM, Op);
16700     OpVSel = DAG.getNode(X86ISD::PCMPEQ, dl, VT, OpVSel, VSelM);
16701
16702     SDValue CM1 = DAG.getConstant(0x0f, dl, VT);
16703     SDValue CM2 = DAG.getConstant(0x3f, dl, VT);
16704
16705     // r = VSELECT(r, psllw(r & (char16)15, 4), a);
16706     SDValue M = DAG.getNode(ISD::AND, dl, VT, R, CM1);
16707     M = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, MVT::v8i16, M, 4, DAG);
16708     M = DAG.getNode(ISD::BITCAST, dl, VT, M);
16709     R = DAG.getNode(ISD::VSELECT, dl, VT, OpVSel, M, R);
16710
16711     // a += a
16712     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Op);
16713     OpVSel = DAG.getNode(ISD::AND, dl, VT, VSelM, Op);
16714     OpVSel = DAG.getNode(X86ISD::PCMPEQ, dl, VT, OpVSel, VSelM);
16715
16716     // r = VSELECT(r, psllw(r & (char16)63, 2), a);
16717     M = DAG.getNode(ISD::AND, dl, VT, R, CM2);
16718     M = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, MVT::v8i16, M, 2, DAG);
16719     M = DAG.getNode(ISD::BITCAST, dl, VT, M);
16720     R = DAG.getNode(ISD::VSELECT, dl, VT, OpVSel, M, R);
16721
16722     // a += a
16723     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Op);
16724     OpVSel = DAG.getNode(ISD::AND, dl, VT, VSelM, Op);
16725     OpVSel = DAG.getNode(X86ISD::PCMPEQ, dl, VT, OpVSel, VSelM);
16726
16727     // return VSELECT(r, r+r, a);
16728     R = DAG.getNode(ISD::VSELECT, dl, VT, OpVSel,
16729                     DAG.getNode(ISD::ADD, dl, VT, R, R), R);
16730     return R;
16731   }
16732
16733   // It's worth extending once and using the v8i32 shifts for 16-bit types, but
16734   // the extra overheads to get from v16i8 to v8i32 make the existing SSE
16735   // solution better.
16736   if (Subtarget->hasInt256() && VT == MVT::v8i16) {
16737     MVT NewVT = VT == MVT::v8i16 ? MVT::v8i32 : MVT::v16i16;
16738     unsigned ExtOpc =
16739         Op.getOpcode() == ISD::SRA ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
16740     R = DAG.getNode(ExtOpc, dl, NewVT, R);
16741     Amt = DAG.getNode(ISD::ANY_EXTEND, dl, NewVT, Amt);
16742     return DAG.getNode(ISD::TRUNCATE, dl, VT,
16743                        DAG.getNode(Op.getOpcode(), dl, NewVT, R, Amt));
16744   }
16745
16746   // Decompose 256-bit shifts into smaller 128-bit shifts.
16747   if (VT.is256BitVector()) {
16748     unsigned NumElems = VT.getVectorNumElements();
16749     MVT EltVT = VT.getVectorElementType();
16750     EVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
16751
16752     // Extract the two vectors
16753     SDValue V1 = Extract128BitVector(R, 0, DAG, dl);
16754     SDValue V2 = Extract128BitVector(R, NumElems/2, DAG, dl);
16755
16756     // Recreate the shift amount vectors
16757     SDValue Amt1, Amt2;
16758     if (Amt.getOpcode() == ISD::BUILD_VECTOR) {
16759       // Constant shift amount
16760       SmallVector<SDValue, 8> Ops(Amt->op_begin(), Amt->op_begin() + NumElems);
16761       ArrayRef<SDValue> Amt1Csts = makeArrayRef(Ops).slice(0, NumElems / 2);
16762       ArrayRef<SDValue> Amt2Csts = makeArrayRef(Ops).slice(NumElems / 2);
16763
16764       Amt1 = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, Amt1Csts);
16765       Amt2 = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, Amt2Csts);
16766     } else {
16767       // Variable shift amount
16768       Amt1 = Extract128BitVector(Amt, 0, DAG, dl);
16769       Amt2 = Extract128BitVector(Amt, NumElems/2, DAG, dl);
16770     }
16771
16772     // Issue new vector shifts for the smaller types
16773     V1 = DAG.getNode(Op.getOpcode(), dl, NewVT, V1, Amt1);
16774     V2 = DAG.getNode(Op.getOpcode(), dl, NewVT, V2, Amt2);
16775
16776     // Concatenate the result back
16777     return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, V1, V2);
16778   }
16779
16780   return SDValue();
16781 }
16782
16783 static SDValue LowerXALUO(SDValue Op, SelectionDAG &DAG) {
16784   // Lower the "add/sub/mul with overflow" instruction into a regular ins plus
16785   // a "setcc" instruction that checks the overflow flag. The "brcond" lowering
16786   // looks for this combo and may remove the "setcc" instruction if the "setcc"
16787   // has only one use.
16788   SDNode *N = Op.getNode();
16789   SDValue LHS = N->getOperand(0);
16790   SDValue RHS = N->getOperand(1);
16791   unsigned BaseOp = 0;
16792   unsigned Cond = 0;
16793   SDLoc DL(Op);
16794   switch (Op.getOpcode()) {
16795   default: llvm_unreachable("Unknown ovf instruction!");
16796   case ISD::SADDO:
16797     // A subtract of one will be selected as a INC. Note that INC doesn't
16798     // set CF, so we can't do this for UADDO.
16799     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
16800       if (C->isOne()) {
16801         BaseOp = X86ISD::INC;
16802         Cond = X86::COND_O;
16803         break;
16804       }
16805     BaseOp = X86ISD::ADD;
16806     Cond = X86::COND_O;
16807     break;
16808   case ISD::UADDO:
16809     BaseOp = X86ISD::ADD;
16810     Cond = X86::COND_B;
16811     break;
16812   case ISD::SSUBO:
16813     // A subtract of one will be selected as a DEC. Note that DEC doesn't
16814     // set CF, so we can't do this for USUBO.
16815     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
16816       if (C->isOne()) {
16817         BaseOp = X86ISD::DEC;
16818         Cond = X86::COND_O;
16819         break;
16820       }
16821     BaseOp = X86ISD::SUB;
16822     Cond = X86::COND_O;
16823     break;
16824   case ISD::USUBO:
16825     BaseOp = X86ISD::SUB;
16826     Cond = X86::COND_B;
16827     break;
16828   case ISD::SMULO:
16829     BaseOp = N->getValueType(0) == MVT::i8 ? X86ISD::SMUL8 : X86ISD::SMUL;
16830     Cond = X86::COND_O;
16831     break;
16832   case ISD::UMULO: { // i64, i8 = umulo lhs, rhs --> i64, i64, i32 umul lhs,rhs
16833     if (N->getValueType(0) == MVT::i8) {
16834       BaseOp = X86ISD::UMUL8;
16835       Cond = X86::COND_O;
16836       break;
16837     }
16838     SDVTList VTs = DAG.getVTList(N->getValueType(0), N->getValueType(0),
16839                                  MVT::i32);
16840     SDValue Sum = DAG.getNode(X86ISD::UMUL, DL, VTs, LHS, RHS);
16841
16842     SDValue SetCC =
16843       DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
16844                   DAG.getConstant(X86::COND_O, DL, MVT::i32),
16845                   SDValue(Sum.getNode(), 2));
16846
16847     return DAG.getNode(ISD::MERGE_VALUES, DL, N->getVTList(), Sum, SetCC);
16848   }
16849   }
16850
16851   // Also sets EFLAGS.
16852   SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::i32);
16853   SDValue Sum = DAG.getNode(BaseOp, DL, VTs, LHS, RHS);
16854
16855   SDValue SetCC =
16856     DAG.getNode(X86ISD::SETCC, DL, N->getValueType(1),
16857                 DAG.getConstant(Cond, DL, MVT::i32),
16858                 SDValue(Sum.getNode(), 1));
16859
16860   return DAG.getNode(ISD::MERGE_VALUES, DL, N->getVTList(), Sum, SetCC);
16861 }
16862
16863 /// Returns true if the operand type is exactly twice the native width, and
16864 /// the corresponding cmpxchg8b or cmpxchg16b instruction is available.
16865 /// Used to know whether to use cmpxchg8/16b when expanding atomic operations
16866 /// (otherwise we leave them alone to become __sync_fetch_and_... calls).
16867 bool X86TargetLowering::needsCmpXchgNb(const Type *MemType) const {
16868   unsigned OpWidth = MemType->getPrimitiveSizeInBits();
16869
16870   if (OpWidth == 64)
16871     return !Subtarget->is64Bit(); // FIXME this should be Subtarget.hasCmpxchg8b
16872   else if (OpWidth == 128)
16873     return Subtarget->hasCmpxchg16b();
16874   else
16875     return false;
16876 }
16877
16878 bool X86TargetLowering::shouldExpandAtomicStoreInIR(StoreInst *SI) const {
16879   return needsCmpXchgNb(SI->getValueOperand()->getType());
16880 }
16881
16882 // Note: this turns large loads into lock cmpxchg8b/16b.
16883 // FIXME: On 32 bits x86, fild/movq might be faster than lock cmpxchg8b.
16884 bool X86TargetLowering::shouldExpandAtomicLoadInIR(LoadInst *LI) const {
16885   auto PTy = cast<PointerType>(LI->getPointerOperand()->getType());
16886   return needsCmpXchgNb(PTy->getElementType());
16887 }
16888
16889 TargetLoweringBase::AtomicRMWExpansionKind
16890 X86TargetLowering::shouldExpandAtomicRMWInIR(AtomicRMWInst *AI) const {
16891   unsigned NativeWidth = Subtarget->is64Bit() ? 64 : 32;
16892   const Type *MemType = AI->getType();
16893
16894   // If the operand is too big, we must see if cmpxchg8/16b is available
16895   // and default to library calls otherwise.
16896   if (MemType->getPrimitiveSizeInBits() > NativeWidth) {
16897     return needsCmpXchgNb(MemType) ? AtomicRMWExpansionKind::CmpXChg
16898                                    : AtomicRMWExpansionKind::None;
16899   }
16900
16901   AtomicRMWInst::BinOp Op = AI->getOperation();
16902   switch (Op) {
16903   default:
16904     llvm_unreachable("Unknown atomic operation");
16905   case AtomicRMWInst::Xchg:
16906   case AtomicRMWInst::Add:
16907   case AtomicRMWInst::Sub:
16908     // It's better to use xadd, xsub or xchg for these in all cases.
16909     return AtomicRMWExpansionKind::None;
16910   case AtomicRMWInst::Or:
16911   case AtomicRMWInst::And:
16912   case AtomicRMWInst::Xor:
16913     // If the atomicrmw's result isn't actually used, we can just add a "lock"
16914     // prefix to a normal instruction for these operations.
16915     return !AI->use_empty() ? AtomicRMWExpansionKind::CmpXChg
16916                             : AtomicRMWExpansionKind::None;
16917   case AtomicRMWInst::Nand:
16918   case AtomicRMWInst::Max:
16919   case AtomicRMWInst::Min:
16920   case AtomicRMWInst::UMax:
16921   case AtomicRMWInst::UMin:
16922     // These always require a non-trivial set of data operations on x86. We must
16923     // use a cmpxchg loop.
16924     return AtomicRMWExpansionKind::CmpXChg;
16925   }
16926 }
16927
16928 static bool hasMFENCE(const X86Subtarget& Subtarget) {
16929   // Use mfence if we have SSE2 or we're on x86-64 (even if we asked for
16930   // no-sse2). There isn't any reason to disable it if the target processor
16931   // supports it.
16932   return Subtarget.hasSSE2() || Subtarget.is64Bit();
16933 }
16934
16935 LoadInst *
16936 X86TargetLowering::lowerIdempotentRMWIntoFencedLoad(AtomicRMWInst *AI) const {
16937   unsigned NativeWidth = Subtarget->is64Bit() ? 64 : 32;
16938   const Type *MemType = AI->getType();
16939   // Accesses larger than the native width are turned into cmpxchg/libcalls, so
16940   // there is no benefit in turning such RMWs into loads, and it is actually
16941   // harmful as it introduces a mfence.
16942   if (MemType->getPrimitiveSizeInBits() > NativeWidth)
16943     return nullptr;
16944
16945   auto Builder = IRBuilder<>(AI);
16946   Module *M = Builder.GetInsertBlock()->getParent()->getParent();
16947   auto SynchScope = AI->getSynchScope();
16948   // We must restrict the ordering to avoid generating loads with Release or
16949   // ReleaseAcquire orderings.
16950   auto Order = AtomicCmpXchgInst::getStrongestFailureOrdering(AI->getOrdering());
16951   auto Ptr = AI->getPointerOperand();
16952
16953   // Before the load we need a fence. Here is an example lifted from
16954   // http://www.hpl.hp.com/techreports/2012/HPL-2012-68.pdf showing why a fence
16955   // is required:
16956   // Thread 0:
16957   //   x.store(1, relaxed);
16958   //   r1 = y.fetch_add(0, release);
16959   // Thread 1:
16960   //   y.fetch_add(42, acquire);
16961   //   r2 = x.load(relaxed);
16962   // r1 = r2 = 0 is impossible, but becomes possible if the idempotent rmw is
16963   // lowered to just a load without a fence. A mfence flushes the store buffer,
16964   // making the optimization clearly correct.
16965   // FIXME: it is required if isAtLeastRelease(Order) but it is not clear
16966   // otherwise, we might be able to be more agressive on relaxed idempotent
16967   // rmw. In practice, they do not look useful, so we don't try to be
16968   // especially clever.
16969   if (SynchScope == SingleThread) {
16970     // FIXME: we could just insert an X86ISD::MEMBARRIER here, except we are at
16971     // the IR level, so we must wrap it in an intrinsic.
16972     return nullptr;
16973   } else if (hasMFENCE(*Subtarget)) {
16974     Function *MFence = llvm::Intrinsic::getDeclaration(M,
16975             Intrinsic::x86_sse2_mfence);
16976     Builder.CreateCall(MFence);
16977   } else {
16978     // FIXME: it might make sense to use a locked operation here but on a
16979     // different cache-line to prevent cache-line bouncing. In practice it
16980     // is probably a small win, and x86 processors without mfence are rare
16981     // enough that we do not bother.
16982     return nullptr;
16983   }
16984
16985   // Finally we can emit the atomic load.
16986   LoadInst *Loaded = Builder.CreateAlignedLoad(Ptr,
16987           AI->getType()->getPrimitiveSizeInBits());
16988   Loaded->setAtomic(Order, SynchScope);
16989   AI->replaceAllUsesWith(Loaded);
16990   AI->eraseFromParent();
16991   return Loaded;
16992 }
16993
16994 static SDValue LowerATOMIC_FENCE(SDValue Op, const X86Subtarget *Subtarget,
16995                                  SelectionDAG &DAG) {
16996   SDLoc dl(Op);
16997   AtomicOrdering FenceOrdering = static_cast<AtomicOrdering>(
16998     cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue());
16999   SynchronizationScope FenceScope = static_cast<SynchronizationScope>(
17000     cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue());
17001
17002   // The only fence that needs an instruction is a sequentially-consistent
17003   // cross-thread fence.
17004   if (FenceOrdering == SequentiallyConsistent && FenceScope == CrossThread) {
17005     if (hasMFENCE(*Subtarget))
17006       return DAG.getNode(X86ISD::MFENCE, dl, MVT::Other, Op.getOperand(0));
17007
17008     SDValue Chain = Op.getOperand(0);
17009     SDValue Zero = DAG.getConstant(0, dl, MVT::i32);
17010     SDValue Ops[] = {
17011       DAG.getRegister(X86::ESP, MVT::i32),     // Base
17012       DAG.getTargetConstant(1, dl, MVT::i8),   // Scale
17013       DAG.getRegister(0, MVT::i32),            // Index
17014       DAG.getTargetConstant(0, dl, MVT::i32),  // Disp
17015       DAG.getRegister(0, MVT::i32),            // Segment.
17016       Zero,
17017       Chain
17018     };
17019     SDNode *Res = DAG.getMachineNode(X86::OR32mrLocked, dl, MVT::Other, Ops);
17020     return SDValue(Res, 0);
17021   }
17022
17023   // MEMBARRIER is a compiler barrier; it codegens to a no-op.
17024   return DAG.getNode(X86ISD::MEMBARRIER, dl, MVT::Other, Op.getOperand(0));
17025 }
17026
17027 static SDValue LowerCMP_SWAP(SDValue Op, const X86Subtarget *Subtarget,
17028                              SelectionDAG &DAG) {
17029   MVT T = Op.getSimpleValueType();
17030   SDLoc DL(Op);
17031   unsigned Reg = 0;
17032   unsigned size = 0;
17033   switch(T.SimpleTy) {
17034   default: llvm_unreachable("Invalid value type!");
17035   case MVT::i8:  Reg = X86::AL;  size = 1; break;
17036   case MVT::i16: Reg = X86::AX;  size = 2; break;
17037   case MVT::i32: Reg = X86::EAX; size = 4; break;
17038   case MVT::i64:
17039     assert(Subtarget->is64Bit() && "Node not type legal!");
17040     Reg = X86::RAX; size = 8;
17041     break;
17042   }
17043   SDValue cpIn = DAG.getCopyToReg(Op.getOperand(0), DL, Reg,
17044                                   Op.getOperand(2), SDValue());
17045   SDValue Ops[] = { cpIn.getValue(0),
17046                     Op.getOperand(1),
17047                     Op.getOperand(3),
17048                     DAG.getTargetConstant(size, DL, MVT::i8),
17049                     cpIn.getValue(1) };
17050   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
17051   MachineMemOperand *MMO = cast<AtomicSDNode>(Op)->getMemOperand();
17052   SDValue Result = DAG.getMemIntrinsicNode(X86ISD::LCMPXCHG_DAG, DL, Tys,
17053                                            Ops, T, MMO);
17054
17055   SDValue cpOut =
17056     DAG.getCopyFromReg(Result.getValue(0), DL, Reg, T, Result.getValue(1));
17057   SDValue EFLAGS = DAG.getCopyFromReg(cpOut.getValue(1), DL, X86::EFLAGS,
17058                                       MVT::i32, cpOut.getValue(2));
17059   SDValue Success = DAG.getNode(X86ISD::SETCC, DL, Op->getValueType(1),
17060                                 DAG.getConstant(X86::COND_E, DL, MVT::i8),
17061                                 EFLAGS);
17062
17063   DAG.ReplaceAllUsesOfValueWith(Op.getValue(0), cpOut);
17064   DAG.ReplaceAllUsesOfValueWith(Op.getValue(1), Success);
17065   DAG.ReplaceAllUsesOfValueWith(Op.getValue(2), EFLAGS.getValue(1));
17066   return SDValue();
17067 }
17068
17069 static SDValue LowerBITCAST(SDValue Op, const X86Subtarget *Subtarget,
17070                             SelectionDAG &DAG) {
17071   MVT SrcVT = Op.getOperand(0).getSimpleValueType();
17072   MVT DstVT = Op.getSimpleValueType();
17073
17074   if (SrcVT == MVT::v2i32 || SrcVT == MVT::v4i16 || SrcVT == MVT::v8i8) {
17075     assert(Subtarget->hasSSE2() && "Requires at least SSE2!");
17076     if (DstVT != MVT::f64)
17077       // This conversion needs to be expanded.
17078       return SDValue();
17079
17080     SDValue InVec = Op->getOperand(0);
17081     SDLoc dl(Op);
17082     unsigned NumElts = SrcVT.getVectorNumElements();
17083     EVT SVT = SrcVT.getVectorElementType();
17084
17085     // Widen the vector in input in the case of MVT::v2i32.
17086     // Example: from MVT::v2i32 to MVT::v4i32.
17087     SmallVector<SDValue, 16> Elts;
17088     for (unsigned i = 0, e = NumElts; i != e; ++i)
17089       Elts.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SVT, InVec,
17090                                  DAG.getIntPtrConstant(i, dl)));
17091
17092     // Explicitly mark the extra elements as Undef.
17093     Elts.append(NumElts, DAG.getUNDEF(SVT));
17094
17095     EVT NewVT = EVT::getVectorVT(*DAG.getContext(), SVT, NumElts * 2);
17096     SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, Elts);
17097     SDValue ToV2F64 = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, BV);
17098     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, ToV2F64,
17099                        DAG.getIntPtrConstant(0, dl));
17100   }
17101
17102   assert(Subtarget->is64Bit() && !Subtarget->hasSSE2() &&
17103          Subtarget->hasMMX() && "Unexpected custom BITCAST");
17104   assert((DstVT == MVT::i64 ||
17105           (DstVT.isVector() && DstVT.getSizeInBits()==64)) &&
17106          "Unexpected custom BITCAST");
17107   // i64 <=> MMX conversions are Legal.
17108   if (SrcVT==MVT::i64 && DstVT.isVector())
17109     return Op;
17110   if (DstVT==MVT::i64 && SrcVT.isVector())
17111     return Op;
17112   // MMX <=> MMX conversions are Legal.
17113   if (SrcVT.isVector() && DstVT.isVector())
17114     return Op;
17115   // All other conversions need to be expanded.
17116   return SDValue();
17117 }
17118
17119 static SDValue LowerCTPOP(SDValue Op, const X86Subtarget *Subtarget,
17120                           SelectionDAG &DAG) {
17121   SDNode *Node = Op.getNode();
17122   SDLoc dl(Node);
17123
17124   Op = Op.getOperand(0);
17125   EVT VT = Op.getValueType();
17126   assert((VT.is128BitVector() || VT.is256BitVector()) &&
17127          "CTPOP lowering only implemented for 128/256-bit wide vector types");
17128
17129   unsigned NumElts = VT.getVectorNumElements();
17130   EVT EltVT = VT.getVectorElementType();
17131   unsigned Len = EltVT.getSizeInBits();
17132
17133   // This is the vectorized version of the "best" algorithm from
17134   // http://graphics.stanford.edu/~seander/bithacks.html#CountBitsSetParallel
17135   // with a minor tweak to use a series of adds + shifts instead of vector
17136   // multiplications. Implemented for the v2i64, v4i64, v4i32, v8i32 types:
17137   //
17138   //  v2i64, v4i64, v4i32 => Only profitable w/ popcnt disabled
17139   //  v8i32 => Always profitable
17140   //
17141   // FIXME: There a couple of possible improvements:
17142   //
17143   // 1) Support for i8 and i16 vectors (needs measurements if popcnt enabled).
17144   // 2) Use strategies from http://wm.ite.pl/articles/sse-popcount.html
17145   //
17146   assert(EltVT.isInteger() && (Len == 32 || Len == 64) && Len % 8 == 0 &&
17147          "CTPOP not implemented for this vector element type.");
17148
17149   // X86 canonicalize ANDs to vXi64, generate the appropriate bitcasts to avoid
17150   // extra legalization.
17151   bool NeedsBitcast = EltVT == MVT::i32;
17152   MVT BitcastVT = VT.is256BitVector() ? MVT::v4i64 : MVT::v2i64;
17153
17154   SDValue Cst55 = DAG.getConstant(APInt::getSplat(Len, APInt(8, 0x55)), dl,
17155                                   EltVT);
17156   SDValue Cst33 = DAG.getConstant(APInt::getSplat(Len, APInt(8, 0x33)), dl,
17157                                   EltVT);
17158   SDValue Cst0F = DAG.getConstant(APInt::getSplat(Len, APInt(8, 0x0F)), dl,
17159                                   EltVT);
17160
17161   // v = v - ((v >> 1) & 0x55555555...)
17162   SmallVector<SDValue, 8> Ones(NumElts, DAG.getConstant(1, dl, EltVT));
17163   SDValue OnesV = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ones);
17164   SDValue Srl = DAG.getNode(ISD::SRL, dl, VT, Op, OnesV);
17165   if (NeedsBitcast)
17166     Srl = DAG.getNode(ISD::BITCAST, dl, BitcastVT, Srl);
17167
17168   SmallVector<SDValue, 8> Mask55(NumElts, Cst55);
17169   SDValue M55 = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Mask55);
17170   if (NeedsBitcast)
17171     M55 = DAG.getNode(ISD::BITCAST, dl, BitcastVT, M55);
17172
17173   SDValue And = DAG.getNode(ISD::AND, dl, Srl.getValueType(), Srl, M55);
17174   if (VT != And.getValueType())
17175     And = DAG.getNode(ISD::BITCAST, dl, VT, And);
17176   SDValue Sub = DAG.getNode(ISD::SUB, dl, VT, Op, And);
17177
17178   // v = (v & 0x33333333...) + ((v >> 2) & 0x33333333...)
17179   SmallVector<SDValue, 8> Mask33(NumElts, Cst33);
17180   SDValue M33 = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Mask33);
17181   SmallVector<SDValue, 8> Twos(NumElts, DAG.getConstant(2, dl, EltVT));
17182   SDValue TwosV = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Twos);
17183
17184   Srl = DAG.getNode(ISD::SRL, dl, VT, Sub, TwosV);
17185   if (NeedsBitcast) {
17186     Srl = DAG.getNode(ISD::BITCAST, dl, BitcastVT, Srl);
17187     M33 = DAG.getNode(ISD::BITCAST, dl, BitcastVT, M33);
17188     Sub = DAG.getNode(ISD::BITCAST, dl, BitcastVT, Sub);
17189   }
17190
17191   SDValue AndRHS = DAG.getNode(ISD::AND, dl, M33.getValueType(), Srl, M33);
17192   SDValue AndLHS = DAG.getNode(ISD::AND, dl, M33.getValueType(), Sub, M33);
17193   if (VT != AndRHS.getValueType()) {
17194     AndRHS = DAG.getNode(ISD::BITCAST, dl, VT, AndRHS);
17195     AndLHS = DAG.getNode(ISD::BITCAST, dl, VT, AndLHS);
17196   }
17197   SDValue Add = DAG.getNode(ISD::ADD, dl, VT, AndLHS, AndRHS);
17198
17199   // v = (v + (v >> 4)) & 0x0F0F0F0F...
17200   SmallVector<SDValue, 8> Fours(NumElts, DAG.getConstant(4, dl, EltVT));
17201   SDValue FoursV = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Fours);
17202   Srl = DAG.getNode(ISD::SRL, dl, VT, Add, FoursV);
17203   Add = DAG.getNode(ISD::ADD, dl, VT, Add, Srl);
17204
17205   SmallVector<SDValue, 8> Mask0F(NumElts, Cst0F);
17206   SDValue M0F = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Mask0F);
17207   if (NeedsBitcast) {
17208     Add = DAG.getNode(ISD::BITCAST, dl, BitcastVT, Add);
17209     M0F = DAG.getNode(ISD::BITCAST, dl, BitcastVT, M0F);
17210   }
17211   And = DAG.getNode(ISD::AND, dl, M0F.getValueType(), Add, M0F);
17212   if (VT != And.getValueType())
17213     And = DAG.getNode(ISD::BITCAST, dl, VT, And);
17214
17215   // The algorithm mentioned above uses:
17216   //    v = (v * 0x01010101...) >> (Len - 8)
17217   //
17218   // Change it to use vector adds + vector shifts which yield faster results on
17219   // Haswell than using vector integer multiplication.
17220   //
17221   // For i32 elements:
17222   //    v = v + (v >> 8)
17223   //    v = v + (v >> 16)
17224   //
17225   // For i64 elements:
17226   //    v = v + (v >> 8)
17227   //    v = v + (v >> 16)
17228   //    v = v + (v >> 32)
17229   //
17230   Add = And;
17231   SmallVector<SDValue, 8> Csts;
17232   for (unsigned i = 8; i <= Len/2; i *= 2) {
17233     Csts.assign(NumElts, DAG.getConstant(i, dl, EltVT));
17234     SDValue CstsV = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Csts);
17235     Srl = DAG.getNode(ISD::SRL, dl, VT, Add, CstsV);
17236     Add = DAG.getNode(ISD::ADD, dl, VT, Add, Srl);
17237     Csts.clear();
17238   }
17239
17240   // The result is on the least significant 6-bits on i32 and 7-bits on i64.
17241   SDValue Cst3F = DAG.getConstant(APInt(Len, Len == 32 ? 0x3F : 0x7F), dl,
17242                                   EltVT);
17243   SmallVector<SDValue, 8> Cst3FV(NumElts, Cst3F);
17244   SDValue M3F = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Cst3FV);
17245   if (NeedsBitcast) {
17246     Add = DAG.getNode(ISD::BITCAST, dl, BitcastVT, Add);
17247     M3F = DAG.getNode(ISD::BITCAST, dl, BitcastVT, M3F);
17248   }
17249   And = DAG.getNode(ISD::AND, dl, M3F.getValueType(), Add, M3F);
17250   if (VT != And.getValueType())
17251     And = DAG.getNode(ISD::BITCAST, dl, VT, And);
17252
17253   return And;
17254 }
17255
17256 static SDValue LowerLOAD_SUB(SDValue Op, SelectionDAG &DAG) {
17257   SDNode *Node = Op.getNode();
17258   SDLoc dl(Node);
17259   EVT T = Node->getValueType(0);
17260   SDValue negOp = DAG.getNode(ISD::SUB, dl, T,
17261                               DAG.getConstant(0, dl, T), Node->getOperand(2));
17262   return DAG.getAtomic(ISD::ATOMIC_LOAD_ADD, dl,
17263                        cast<AtomicSDNode>(Node)->getMemoryVT(),
17264                        Node->getOperand(0),
17265                        Node->getOperand(1), negOp,
17266                        cast<AtomicSDNode>(Node)->getMemOperand(),
17267                        cast<AtomicSDNode>(Node)->getOrdering(),
17268                        cast<AtomicSDNode>(Node)->getSynchScope());
17269 }
17270
17271 static SDValue LowerATOMIC_STORE(SDValue Op, SelectionDAG &DAG) {
17272   SDNode *Node = Op.getNode();
17273   SDLoc dl(Node);
17274   EVT VT = cast<AtomicSDNode>(Node)->getMemoryVT();
17275
17276   // Convert seq_cst store -> xchg
17277   // Convert wide store -> swap (-> cmpxchg8b/cmpxchg16b)
17278   // FIXME: On 32-bit, store -> fist or movq would be more efficient
17279   //        (The only way to get a 16-byte store is cmpxchg16b)
17280   // FIXME: 16-byte ATOMIC_SWAP isn't actually hooked up at the moment.
17281   if (cast<AtomicSDNode>(Node)->getOrdering() == SequentiallyConsistent ||
17282       !DAG.getTargetLoweringInfo().isTypeLegal(VT)) {
17283     SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
17284                                  cast<AtomicSDNode>(Node)->getMemoryVT(),
17285                                  Node->getOperand(0),
17286                                  Node->getOperand(1), Node->getOperand(2),
17287                                  cast<AtomicSDNode>(Node)->getMemOperand(),
17288                                  cast<AtomicSDNode>(Node)->getOrdering(),
17289                                  cast<AtomicSDNode>(Node)->getSynchScope());
17290     return Swap.getValue(1);
17291   }
17292   // Other atomic stores have a simple pattern.
17293   return Op;
17294 }
17295
17296 static SDValue LowerADDC_ADDE_SUBC_SUBE(SDValue Op, SelectionDAG &DAG) {
17297   EVT VT = Op.getNode()->getSimpleValueType(0);
17298
17299   // Let legalize expand this if it isn't a legal type yet.
17300   if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
17301     return SDValue();
17302
17303   SDVTList VTs = DAG.getVTList(VT, MVT::i32);
17304
17305   unsigned Opc;
17306   bool ExtraOp = false;
17307   switch (Op.getOpcode()) {
17308   default: llvm_unreachable("Invalid code");
17309   case ISD::ADDC: Opc = X86ISD::ADD; break;
17310   case ISD::ADDE: Opc = X86ISD::ADC; ExtraOp = true; break;
17311   case ISD::SUBC: Opc = X86ISD::SUB; break;
17312   case ISD::SUBE: Opc = X86ISD::SBB; ExtraOp = true; break;
17313   }
17314
17315   if (!ExtraOp)
17316     return DAG.getNode(Opc, SDLoc(Op), VTs, Op.getOperand(0),
17317                        Op.getOperand(1));
17318   return DAG.getNode(Opc, SDLoc(Op), VTs, Op.getOperand(0),
17319                      Op.getOperand(1), Op.getOperand(2));
17320 }
17321
17322 static SDValue LowerFSINCOS(SDValue Op, const X86Subtarget *Subtarget,
17323                             SelectionDAG &DAG) {
17324   assert(Subtarget->isTargetDarwin() && Subtarget->is64Bit());
17325
17326   // For MacOSX, we want to call an alternative entry point: __sincos_stret,
17327   // which returns the values as { float, float } (in XMM0) or
17328   // { double, double } (which is returned in XMM0, XMM1).
17329   SDLoc dl(Op);
17330   SDValue Arg = Op.getOperand(0);
17331   EVT ArgVT = Arg.getValueType();
17332   Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
17333
17334   TargetLowering::ArgListTy Args;
17335   TargetLowering::ArgListEntry Entry;
17336
17337   Entry.Node = Arg;
17338   Entry.Ty = ArgTy;
17339   Entry.isSExt = false;
17340   Entry.isZExt = false;
17341   Args.push_back(Entry);
17342
17343   bool isF64 = ArgVT == MVT::f64;
17344   // Only optimize x86_64 for now. i386 is a bit messy. For f32,
17345   // the small struct {f32, f32} is returned in (eax, edx). For f64,
17346   // the results are returned via SRet in memory.
17347   const char *LibcallName =  isF64 ? "__sincos_stret" : "__sincosf_stret";
17348   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
17349   SDValue Callee = DAG.getExternalSymbol(LibcallName, TLI.getPointerTy());
17350
17351   Type *RetTy = isF64
17352     ? (Type*)StructType::get(ArgTy, ArgTy, nullptr)
17353     : (Type*)VectorType::get(ArgTy, 4);
17354
17355   TargetLowering::CallLoweringInfo CLI(DAG);
17356   CLI.setDebugLoc(dl).setChain(DAG.getEntryNode())
17357     .setCallee(CallingConv::C, RetTy, Callee, std::move(Args), 0);
17358
17359   std::pair<SDValue, SDValue> CallResult = TLI.LowerCallTo(CLI);
17360
17361   if (isF64)
17362     // Returned in xmm0 and xmm1.
17363     return CallResult.first;
17364
17365   // Returned in bits 0:31 and 32:64 xmm0.
17366   SDValue SinVal = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, ArgVT,
17367                                CallResult.first, DAG.getIntPtrConstant(0, dl));
17368   SDValue CosVal = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, ArgVT,
17369                                CallResult.first, DAG.getIntPtrConstant(1, dl));
17370   SDVTList Tys = DAG.getVTList(ArgVT, ArgVT);
17371   return DAG.getNode(ISD::MERGE_VALUES, dl, Tys, SinVal, CosVal);
17372 }
17373
17374 /// LowerOperation - Provide custom lowering hooks for some operations.
17375 ///
17376 SDValue X86TargetLowering::LowerOperation(SDValue Op, SelectionDAG &DAG) const {
17377   switch (Op.getOpcode()) {
17378   default: llvm_unreachable("Should not custom lower this!");
17379   case ISD::ATOMIC_FENCE:       return LowerATOMIC_FENCE(Op, Subtarget, DAG);
17380   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
17381     return LowerCMP_SWAP(Op, Subtarget, DAG);
17382   case ISD::CTPOP:              return LowerCTPOP(Op, Subtarget, DAG);
17383   case ISD::ATOMIC_LOAD_SUB:    return LowerLOAD_SUB(Op,DAG);
17384   case ISD::ATOMIC_STORE:       return LowerATOMIC_STORE(Op,DAG);
17385   case ISD::BUILD_VECTOR:       return LowerBUILD_VECTOR(Op, DAG);
17386   case ISD::CONCAT_VECTORS:     return LowerCONCAT_VECTORS(Op, Subtarget, DAG);
17387   case ISD::VECTOR_SHUFFLE:     return lowerVectorShuffle(Op, Subtarget, DAG);
17388   case ISD::VSELECT:            return LowerVSELECT(Op, DAG);
17389   case ISD::EXTRACT_VECTOR_ELT: return LowerEXTRACT_VECTOR_ELT(Op, DAG);
17390   case ISD::INSERT_VECTOR_ELT:  return LowerINSERT_VECTOR_ELT(Op, DAG);
17391   case ISD::EXTRACT_SUBVECTOR:  return LowerEXTRACT_SUBVECTOR(Op,Subtarget,DAG);
17392   case ISD::INSERT_SUBVECTOR:   return LowerINSERT_SUBVECTOR(Op, Subtarget,DAG);
17393   case ISD::SCALAR_TO_VECTOR:   return LowerSCALAR_TO_VECTOR(Op, DAG);
17394   case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
17395   case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
17396   case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
17397   case ISD::ExternalSymbol:     return LowerExternalSymbol(Op, DAG);
17398   case ISD::BlockAddress:       return LowerBlockAddress(Op, DAG);
17399   case ISD::SHL_PARTS:
17400   case ISD::SRA_PARTS:
17401   case ISD::SRL_PARTS:          return LowerShiftParts(Op, DAG);
17402   case ISD::SINT_TO_FP:         return LowerSINT_TO_FP(Op, DAG);
17403   case ISD::UINT_TO_FP:         return LowerUINT_TO_FP(Op, DAG);
17404   case ISD::TRUNCATE:           return LowerTRUNCATE(Op, DAG);
17405   case ISD::ZERO_EXTEND:        return LowerZERO_EXTEND(Op, Subtarget, DAG);
17406   case ISD::SIGN_EXTEND:        return LowerSIGN_EXTEND(Op, Subtarget, DAG);
17407   case ISD::ANY_EXTEND:         return LowerANY_EXTEND(Op, Subtarget, DAG);
17408   case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
17409   case ISD::FP_TO_UINT:         return LowerFP_TO_UINT(Op, DAG);
17410   case ISD::FP_EXTEND:          return LowerFP_EXTEND(Op, DAG);
17411   case ISD::LOAD:               return LowerExtendedLoad(Op, Subtarget, DAG);
17412   case ISD::FABS:
17413   case ISD::FNEG:               return LowerFABSorFNEG(Op, DAG);
17414   case ISD::FCOPYSIGN:          return LowerFCOPYSIGN(Op, DAG);
17415   case ISD::FGETSIGN:           return LowerFGETSIGN(Op, DAG);
17416   case ISD::SETCC:              return LowerSETCC(Op, DAG);
17417   case ISD::SELECT:             return LowerSELECT(Op, DAG);
17418   case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
17419   case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
17420   case ISD::VASTART:            return LowerVASTART(Op, DAG);
17421   case ISD::VAARG:              return LowerVAARG(Op, DAG);
17422   case ISD::VACOPY:             return LowerVACOPY(Op, Subtarget, DAG);
17423   case ISD::INTRINSIC_WO_CHAIN: return LowerINTRINSIC_WO_CHAIN(Op, Subtarget, DAG);
17424   case ISD::INTRINSIC_VOID:
17425   case ISD::INTRINSIC_W_CHAIN:  return LowerINTRINSIC_W_CHAIN(Op, Subtarget, DAG);
17426   case ISD::RETURNADDR:         return LowerRETURNADDR(Op, DAG);
17427   case ISD::FRAMEADDR:          return LowerFRAMEADDR(Op, DAG);
17428   case ISD::FRAME_TO_ARGS_OFFSET:
17429                                 return LowerFRAME_TO_ARGS_OFFSET(Op, DAG);
17430   case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
17431   case ISD::EH_RETURN:          return LowerEH_RETURN(Op, DAG);
17432   case ISD::EH_SJLJ_SETJMP:     return lowerEH_SJLJ_SETJMP(Op, DAG);
17433   case ISD::EH_SJLJ_LONGJMP:    return lowerEH_SJLJ_LONGJMP(Op, DAG);
17434   case ISD::INIT_TRAMPOLINE:    return LowerINIT_TRAMPOLINE(Op, DAG);
17435   case ISD::ADJUST_TRAMPOLINE:  return LowerADJUST_TRAMPOLINE(Op, DAG);
17436   case ISD::FLT_ROUNDS_:        return LowerFLT_ROUNDS_(Op, DAG);
17437   case ISD::CTLZ:               return LowerCTLZ(Op, DAG);
17438   case ISD::CTLZ_ZERO_UNDEF:    return LowerCTLZ_ZERO_UNDEF(Op, DAG);
17439   case ISD::CTTZ:               return LowerCTTZ(Op, DAG);
17440   case ISD::MUL:                return LowerMUL(Op, Subtarget, DAG);
17441   case ISD::UMUL_LOHI:
17442   case ISD::SMUL_LOHI:          return LowerMUL_LOHI(Op, Subtarget, DAG);
17443   case ISD::SRA:
17444   case ISD::SRL:
17445   case ISD::SHL:                return LowerShift(Op, Subtarget, DAG);
17446   case ISD::SADDO:
17447   case ISD::UADDO:
17448   case ISD::SSUBO:
17449   case ISD::USUBO:
17450   case ISD::SMULO:
17451   case ISD::UMULO:              return LowerXALUO(Op, DAG);
17452   case ISD::READCYCLECOUNTER:   return LowerREADCYCLECOUNTER(Op, Subtarget,DAG);
17453   case ISD::BITCAST:            return LowerBITCAST(Op, Subtarget, DAG);
17454   case ISD::ADDC:
17455   case ISD::ADDE:
17456   case ISD::SUBC:
17457   case ISD::SUBE:               return LowerADDC_ADDE_SUBC_SUBE(Op, DAG);
17458   case ISD::ADD:                return LowerADD(Op, DAG);
17459   case ISD::SUB:                return LowerSUB(Op, DAG);
17460   case ISD::FSINCOS:            return LowerFSINCOS(Op, Subtarget, DAG);
17461   }
17462 }
17463
17464 /// ReplaceNodeResults - Replace a node with an illegal result type
17465 /// with a new node built out of custom code.
17466 void X86TargetLowering::ReplaceNodeResults(SDNode *N,
17467                                            SmallVectorImpl<SDValue>&Results,
17468                                            SelectionDAG &DAG) const {
17469   SDLoc dl(N);
17470   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
17471   switch (N->getOpcode()) {
17472   default:
17473     llvm_unreachable("Do not know how to custom type legalize this operation!");
17474   // We might have generated v2f32 FMIN/FMAX operations. Widen them to v4f32.
17475   case X86ISD::FMINC:
17476   case X86ISD::FMIN:
17477   case X86ISD::FMAXC:
17478   case X86ISD::FMAX: {
17479     EVT VT = N->getValueType(0);
17480     if (VT != MVT::v2f32)
17481       llvm_unreachable("Unexpected type (!= v2f32) on FMIN/FMAX.");
17482     SDValue UNDEF = DAG.getUNDEF(VT);
17483     SDValue LHS = DAG.getNode(ISD::CONCAT_VECTORS, dl, MVT::v4f32,
17484                               N->getOperand(0), UNDEF);
17485     SDValue RHS = DAG.getNode(ISD::CONCAT_VECTORS, dl, MVT::v4f32,
17486                               N->getOperand(1), UNDEF);
17487     Results.push_back(DAG.getNode(N->getOpcode(), dl, MVT::v4f32, LHS, RHS));
17488     return;
17489   }
17490   case ISD::SIGN_EXTEND_INREG:
17491   case ISD::ADDC:
17492   case ISD::ADDE:
17493   case ISD::SUBC:
17494   case ISD::SUBE:
17495     // We don't want to expand or promote these.
17496     return;
17497   case ISD::SDIV:
17498   case ISD::UDIV:
17499   case ISD::SREM:
17500   case ISD::UREM:
17501   case ISD::SDIVREM:
17502   case ISD::UDIVREM: {
17503     SDValue V = LowerWin64_i128OP(SDValue(N,0), DAG);
17504     Results.push_back(V);
17505     return;
17506   }
17507   case ISD::FP_TO_SINT:
17508   case ISD::FP_TO_UINT: {
17509     bool IsSigned = N->getOpcode() == ISD::FP_TO_SINT;
17510
17511     if (!IsSigned && !isIntegerTypeFTOL(SDValue(N, 0).getValueType()))
17512       return;
17513
17514     std::pair<SDValue,SDValue> Vals =
17515         FP_TO_INTHelper(SDValue(N, 0), DAG, IsSigned, /*IsReplace=*/ true);
17516     SDValue FIST = Vals.first, StackSlot = Vals.second;
17517     if (FIST.getNode()) {
17518       EVT VT = N->getValueType(0);
17519       // Return a load from the stack slot.
17520       if (StackSlot.getNode())
17521         Results.push_back(DAG.getLoad(VT, dl, FIST, StackSlot,
17522                                       MachinePointerInfo(),
17523                                       false, false, false, 0));
17524       else
17525         Results.push_back(FIST);
17526     }
17527     return;
17528   }
17529   case ISD::UINT_TO_FP: {
17530     assert(Subtarget->hasSSE2() && "Requires at least SSE2!");
17531     if (N->getOperand(0).getValueType() != MVT::v2i32 ||
17532         N->getValueType(0) != MVT::v2f32)
17533       return;
17534     SDValue ZExtIn = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::v2i64,
17535                                  N->getOperand(0));
17536     SDValue Bias = DAG.getConstantFP(BitsToDouble(0x4330000000000000ULL), dl,
17537                                      MVT::f64);
17538     SDValue VBias = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v2f64, Bias, Bias);
17539     SDValue Or = DAG.getNode(ISD::OR, dl, MVT::v2i64, ZExtIn,
17540                              DAG.getNode(ISD::BITCAST, dl, MVT::v2i64, VBias));
17541     Or = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Or);
17542     SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::v2f64, Or, VBias);
17543     Results.push_back(DAG.getNode(X86ISD::VFPROUND, dl, MVT::v4f32, Sub));
17544     return;
17545   }
17546   case ISD::FP_ROUND: {
17547     if (!TLI.isTypeLegal(N->getOperand(0).getValueType()))
17548         return;
17549     SDValue V = DAG.getNode(X86ISD::VFPROUND, dl, MVT::v4f32, N->getOperand(0));
17550     Results.push_back(V);
17551     return;
17552   }
17553   case ISD::INTRINSIC_W_CHAIN: {
17554     unsigned IntNo = cast<ConstantSDNode>(N->getOperand(1))->getZExtValue();
17555     switch (IntNo) {
17556     default : llvm_unreachable("Do not know how to custom type "
17557                                "legalize this intrinsic operation!");
17558     case Intrinsic::x86_rdtsc:
17559       return getReadTimeStampCounter(N, dl, X86ISD::RDTSC_DAG, DAG, Subtarget,
17560                                      Results);
17561     case Intrinsic::x86_rdtscp:
17562       return getReadTimeStampCounter(N, dl, X86ISD::RDTSCP_DAG, DAG, Subtarget,
17563                                      Results);
17564     case Intrinsic::x86_rdpmc:
17565       return getReadPerformanceCounter(N, dl, DAG, Subtarget, Results);
17566     }
17567   }
17568   case ISD::READCYCLECOUNTER: {
17569     return getReadTimeStampCounter(N, dl, X86ISD::RDTSC_DAG, DAG, Subtarget,
17570                                    Results);
17571   }
17572   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
17573     EVT T = N->getValueType(0);
17574     assert((T == MVT::i64 || T == MVT::i128) && "can only expand cmpxchg pair");
17575     bool Regs64bit = T == MVT::i128;
17576     EVT HalfT = Regs64bit ? MVT::i64 : MVT::i32;
17577     SDValue cpInL, cpInH;
17578     cpInL = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(2),
17579                         DAG.getConstant(0, dl, HalfT));
17580     cpInH = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(2),
17581                         DAG.getConstant(1, dl, HalfT));
17582     cpInL = DAG.getCopyToReg(N->getOperand(0), dl,
17583                              Regs64bit ? X86::RAX : X86::EAX,
17584                              cpInL, SDValue());
17585     cpInH = DAG.getCopyToReg(cpInL.getValue(0), dl,
17586                              Regs64bit ? X86::RDX : X86::EDX,
17587                              cpInH, cpInL.getValue(1));
17588     SDValue swapInL, swapInH;
17589     swapInL = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(3),
17590                           DAG.getConstant(0, dl, HalfT));
17591     swapInH = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(3),
17592                           DAG.getConstant(1, dl, HalfT));
17593     swapInL = DAG.getCopyToReg(cpInH.getValue(0), dl,
17594                                Regs64bit ? X86::RBX : X86::EBX,
17595                                swapInL, cpInH.getValue(1));
17596     swapInH = DAG.getCopyToReg(swapInL.getValue(0), dl,
17597                                Regs64bit ? X86::RCX : X86::ECX,
17598                                swapInH, swapInL.getValue(1));
17599     SDValue Ops[] = { swapInH.getValue(0),
17600                       N->getOperand(1),
17601                       swapInH.getValue(1) };
17602     SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
17603     MachineMemOperand *MMO = cast<AtomicSDNode>(N)->getMemOperand();
17604     unsigned Opcode = Regs64bit ? X86ISD::LCMPXCHG16_DAG :
17605                                   X86ISD::LCMPXCHG8_DAG;
17606     SDValue Result = DAG.getMemIntrinsicNode(Opcode, dl, Tys, Ops, T, MMO);
17607     SDValue cpOutL = DAG.getCopyFromReg(Result.getValue(0), dl,
17608                                         Regs64bit ? X86::RAX : X86::EAX,
17609                                         HalfT, Result.getValue(1));
17610     SDValue cpOutH = DAG.getCopyFromReg(cpOutL.getValue(1), dl,
17611                                         Regs64bit ? X86::RDX : X86::EDX,
17612                                         HalfT, cpOutL.getValue(2));
17613     SDValue OpsF[] = { cpOutL.getValue(0), cpOutH.getValue(0)};
17614
17615     SDValue EFLAGS = DAG.getCopyFromReg(cpOutH.getValue(1), dl, X86::EFLAGS,
17616                                         MVT::i32, cpOutH.getValue(2));
17617     SDValue Success =
17618         DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
17619                     DAG.getConstant(X86::COND_E, dl, MVT::i8), EFLAGS);
17620     Success = DAG.getZExtOrTrunc(Success, dl, N->getValueType(1));
17621
17622     Results.push_back(DAG.getNode(ISD::BUILD_PAIR, dl, T, OpsF));
17623     Results.push_back(Success);
17624     Results.push_back(EFLAGS.getValue(1));
17625     return;
17626   }
17627   case ISD::ATOMIC_SWAP:
17628   case ISD::ATOMIC_LOAD_ADD:
17629   case ISD::ATOMIC_LOAD_SUB:
17630   case ISD::ATOMIC_LOAD_AND:
17631   case ISD::ATOMIC_LOAD_OR:
17632   case ISD::ATOMIC_LOAD_XOR:
17633   case ISD::ATOMIC_LOAD_NAND:
17634   case ISD::ATOMIC_LOAD_MIN:
17635   case ISD::ATOMIC_LOAD_MAX:
17636   case ISD::ATOMIC_LOAD_UMIN:
17637   case ISD::ATOMIC_LOAD_UMAX:
17638   case ISD::ATOMIC_LOAD: {
17639     // Delegate to generic TypeLegalization. Situations we can really handle
17640     // should have already been dealt with by AtomicExpandPass.cpp.
17641     break;
17642   }
17643   case ISD::BITCAST: {
17644     assert(Subtarget->hasSSE2() && "Requires at least SSE2!");
17645     EVT DstVT = N->getValueType(0);
17646     EVT SrcVT = N->getOperand(0)->getValueType(0);
17647
17648     if (SrcVT != MVT::f64 ||
17649         (DstVT != MVT::v2i32 && DstVT != MVT::v4i16 && DstVT != MVT::v8i8))
17650       return;
17651
17652     unsigned NumElts = DstVT.getVectorNumElements();
17653     EVT SVT = DstVT.getVectorElementType();
17654     EVT WiderVT = EVT::getVectorVT(*DAG.getContext(), SVT, NumElts * 2);
17655     SDValue Expanded = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
17656                                    MVT::v2f64, N->getOperand(0));
17657     SDValue ToVecInt = DAG.getNode(ISD::BITCAST, dl, WiderVT, Expanded);
17658
17659     if (ExperimentalVectorWideningLegalization) {
17660       // If we are legalizing vectors by widening, we already have the desired
17661       // legal vector type, just return it.
17662       Results.push_back(ToVecInt);
17663       return;
17664     }
17665
17666     SmallVector<SDValue, 8> Elts;
17667     for (unsigned i = 0, e = NumElts; i != e; ++i)
17668       Elts.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SVT,
17669                                    ToVecInt, DAG.getIntPtrConstant(i, dl)));
17670
17671     Results.push_back(DAG.getNode(ISD::BUILD_VECTOR, dl, DstVT, Elts));
17672   }
17673   }
17674 }
17675
17676 const char *X86TargetLowering::getTargetNodeName(unsigned Opcode) const {
17677   switch (Opcode) {
17678   default: return nullptr;
17679   case X86ISD::BSF:                return "X86ISD::BSF";
17680   case X86ISD::BSR:                return "X86ISD::BSR";
17681   case X86ISD::SHLD:               return "X86ISD::SHLD";
17682   case X86ISD::SHRD:               return "X86ISD::SHRD";
17683   case X86ISD::FAND:               return "X86ISD::FAND";
17684   case X86ISD::FANDN:              return "X86ISD::FANDN";
17685   case X86ISD::FOR:                return "X86ISD::FOR";
17686   case X86ISD::FXOR:               return "X86ISD::FXOR";
17687   case X86ISD::FSRL:               return "X86ISD::FSRL";
17688   case X86ISD::FILD:               return "X86ISD::FILD";
17689   case X86ISD::FILD_FLAG:          return "X86ISD::FILD_FLAG";
17690   case X86ISD::FP_TO_INT16_IN_MEM: return "X86ISD::FP_TO_INT16_IN_MEM";
17691   case X86ISD::FP_TO_INT32_IN_MEM: return "X86ISD::FP_TO_INT32_IN_MEM";
17692   case X86ISD::FP_TO_INT64_IN_MEM: return "X86ISD::FP_TO_INT64_IN_MEM";
17693   case X86ISD::FLD:                return "X86ISD::FLD";
17694   case X86ISD::FST:                return "X86ISD::FST";
17695   case X86ISD::CALL:               return "X86ISD::CALL";
17696   case X86ISD::RDTSC_DAG:          return "X86ISD::RDTSC_DAG";
17697   case X86ISD::RDTSCP_DAG:         return "X86ISD::RDTSCP_DAG";
17698   case X86ISD::RDPMC_DAG:          return "X86ISD::RDPMC_DAG";
17699   case X86ISD::BT:                 return "X86ISD::BT";
17700   case X86ISD::CMP:                return "X86ISD::CMP";
17701   case X86ISD::COMI:               return "X86ISD::COMI";
17702   case X86ISD::UCOMI:              return "X86ISD::UCOMI";
17703   case X86ISD::CMPM:               return "X86ISD::CMPM";
17704   case X86ISD::CMPMU:              return "X86ISD::CMPMU";
17705   case X86ISD::SETCC:              return "X86ISD::SETCC";
17706   case X86ISD::SETCC_CARRY:        return "X86ISD::SETCC_CARRY";
17707   case X86ISD::FSETCC:             return "X86ISD::FSETCC";
17708   case X86ISD::CMOV:               return "X86ISD::CMOV";
17709   case X86ISD::BRCOND:             return "X86ISD::BRCOND";
17710   case X86ISD::RET_FLAG:           return "X86ISD::RET_FLAG";
17711   case X86ISD::REP_STOS:           return "X86ISD::REP_STOS";
17712   case X86ISD::REP_MOVS:           return "X86ISD::REP_MOVS";
17713   case X86ISD::GlobalBaseReg:      return "X86ISD::GlobalBaseReg";
17714   case X86ISD::Wrapper:            return "X86ISD::Wrapper";
17715   case X86ISD::WrapperRIP:         return "X86ISD::WrapperRIP";
17716   case X86ISD::PEXTRB:             return "X86ISD::PEXTRB";
17717   case X86ISD::PEXTRW:             return "X86ISD::PEXTRW";
17718   case X86ISD::INSERTPS:           return "X86ISD::INSERTPS";
17719   case X86ISD::PINSRB:             return "X86ISD::PINSRB";
17720   case X86ISD::PINSRW:             return "X86ISD::PINSRW";
17721   case X86ISD::PSHUFB:             return "X86ISD::PSHUFB";
17722   case X86ISD::ANDNP:              return "X86ISD::ANDNP";
17723   case X86ISD::PSIGN:              return "X86ISD::PSIGN";
17724   case X86ISD::BLENDI:             return "X86ISD::BLENDI";
17725   case X86ISD::SHRUNKBLEND:        return "X86ISD::SHRUNKBLEND";
17726   case X86ISD::SUBUS:              return "X86ISD::SUBUS";
17727   case X86ISD::HADD:               return "X86ISD::HADD";
17728   case X86ISD::HSUB:               return "X86ISD::HSUB";
17729   case X86ISD::FHADD:              return "X86ISD::FHADD";
17730   case X86ISD::FHSUB:              return "X86ISD::FHSUB";
17731   case X86ISD::UMAX:               return "X86ISD::UMAX";
17732   case X86ISD::UMIN:               return "X86ISD::UMIN";
17733   case X86ISD::SMAX:               return "X86ISD::SMAX";
17734   case X86ISD::SMIN:               return "X86ISD::SMIN";
17735   case X86ISD::FMAX:               return "X86ISD::FMAX";
17736   case X86ISD::FMIN:               return "X86ISD::FMIN";
17737   case X86ISD::FMAXC:              return "X86ISD::FMAXC";
17738   case X86ISD::FMINC:              return "X86ISD::FMINC";
17739   case X86ISD::FRSQRT:             return "X86ISD::FRSQRT";
17740   case X86ISD::FRCP:               return "X86ISD::FRCP";
17741   case X86ISD::TLSADDR:            return "X86ISD::TLSADDR";
17742   case X86ISD::TLSBASEADDR:        return "X86ISD::TLSBASEADDR";
17743   case X86ISD::TLSCALL:            return "X86ISD::TLSCALL";
17744   case X86ISD::EH_SJLJ_SETJMP:     return "X86ISD::EH_SJLJ_SETJMP";
17745   case X86ISD::EH_SJLJ_LONGJMP:    return "X86ISD::EH_SJLJ_LONGJMP";
17746   case X86ISD::EH_RETURN:          return "X86ISD::EH_RETURN";
17747   case X86ISD::TC_RETURN:          return "X86ISD::TC_RETURN";
17748   case X86ISD::FNSTCW16m:          return "X86ISD::FNSTCW16m";
17749   case X86ISD::FNSTSW16r:          return "X86ISD::FNSTSW16r";
17750   case X86ISD::LCMPXCHG_DAG:       return "X86ISD::LCMPXCHG_DAG";
17751   case X86ISD::LCMPXCHG8_DAG:      return "X86ISD::LCMPXCHG8_DAG";
17752   case X86ISD::LCMPXCHG16_DAG:     return "X86ISD::LCMPXCHG16_DAG";
17753   case X86ISD::VZEXT_MOVL:         return "X86ISD::VZEXT_MOVL";
17754   case X86ISD::VZEXT_LOAD:         return "X86ISD::VZEXT_LOAD";
17755   case X86ISD::VZEXT:              return "X86ISD::VZEXT";
17756   case X86ISD::VSEXT:              return "X86ISD::VSEXT";
17757   case X86ISD::VTRUNC:             return "X86ISD::VTRUNC";
17758   case X86ISD::VTRUNCM:            return "X86ISD::VTRUNCM";
17759   case X86ISD::VINSERT:            return "X86ISD::VINSERT";
17760   case X86ISD::VFPEXT:             return "X86ISD::VFPEXT";
17761   case X86ISD::VFPROUND:           return "X86ISD::VFPROUND";
17762   case X86ISD::VSHLDQ:             return "X86ISD::VSHLDQ";
17763   case X86ISD::VSRLDQ:             return "X86ISD::VSRLDQ";
17764   case X86ISD::VSHL:               return "X86ISD::VSHL";
17765   case X86ISD::VSRL:               return "X86ISD::VSRL";
17766   case X86ISD::VSRA:               return "X86ISD::VSRA";
17767   case X86ISD::VSHLI:              return "X86ISD::VSHLI";
17768   case X86ISD::VSRLI:              return "X86ISD::VSRLI";
17769   case X86ISD::VSRAI:              return "X86ISD::VSRAI";
17770   case X86ISD::CMPP:               return "X86ISD::CMPP";
17771   case X86ISD::PCMPEQ:             return "X86ISD::PCMPEQ";
17772   case X86ISD::PCMPGT:             return "X86ISD::PCMPGT";
17773   case X86ISD::PCMPEQM:            return "X86ISD::PCMPEQM";
17774   case X86ISD::PCMPGTM:            return "X86ISD::PCMPGTM";
17775   case X86ISD::ADD:                return "X86ISD::ADD";
17776   case X86ISD::SUB:                return "X86ISD::SUB";
17777   case X86ISD::ADC:                return "X86ISD::ADC";
17778   case X86ISD::SBB:                return "X86ISD::SBB";
17779   case X86ISD::SMUL:               return "X86ISD::SMUL";
17780   case X86ISD::UMUL:               return "X86ISD::UMUL";
17781   case X86ISD::SMUL8:              return "X86ISD::SMUL8";
17782   case X86ISD::UMUL8:              return "X86ISD::UMUL8";
17783   case X86ISD::SDIVREM8_SEXT_HREG: return "X86ISD::SDIVREM8_SEXT_HREG";
17784   case X86ISD::UDIVREM8_ZEXT_HREG: return "X86ISD::UDIVREM8_ZEXT_HREG";
17785   case X86ISD::INC:                return "X86ISD::INC";
17786   case X86ISD::DEC:                return "X86ISD::DEC";
17787   case X86ISD::OR:                 return "X86ISD::OR";
17788   case X86ISD::XOR:                return "X86ISD::XOR";
17789   case X86ISD::AND:                return "X86ISD::AND";
17790   case X86ISD::BEXTR:              return "X86ISD::BEXTR";
17791   case X86ISD::MUL_IMM:            return "X86ISD::MUL_IMM";
17792   case X86ISD::PTEST:              return "X86ISD::PTEST";
17793   case X86ISD::TESTP:              return "X86ISD::TESTP";
17794   case X86ISD::TESTM:              return "X86ISD::TESTM";
17795   case X86ISD::TESTNM:             return "X86ISD::TESTNM";
17796   case X86ISD::KORTEST:            return "X86ISD::KORTEST";
17797   case X86ISD::PACKSS:             return "X86ISD::PACKSS";
17798   case X86ISD::PACKUS:             return "X86ISD::PACKUS";
17799   case X86ISD::PALIGNR:            return "X86ISD::PALIGNR";
17800   case X86ISD::VALIGN:             return "X86ISD::VALIGN";
17801   case X86ISD::PSHUFD:             return "X86ISD::PSHUFD";
17802   case X86ISD::PSHUFHW:            return "X86ISD::PSHUFHW";
17803   case X86ISD::PSHUFLW:            return "X86ISD::PSHUFLW";
17804   case X86ISD::SHUFP:              return "X86ISD::SHUFP";
17805   case X86ISD::MOVLHPS:            return "X86ISD::MOVLHPS";
17806   case X86ISD::MOVLHPD:            return "X86ISD::MOVLHPD";
17807   case X86ISD::MOVHLPS:            return "X86ISD::MOVHLPS";
17808   case X86ISD::MOVLPS:             return "X86ISD::MOVLPS";
17809   case X86ISD::MOVLPD:             return "X86ISD::MOVLPD";
17810   case X86ISD::MOVDDUP:            return "X86ISD::MOVDDUP";
17811   case X86ISD::MOVSHDUP:           return "X86ISD::MOVSHDUP";
17812   case X86ISD::MOVSLDUP:           return "X86ISD::MOVSLDUP";
17813   case X86ISD::MOVSD:              return "X86ISD::MOVSD";
17814   case X86ISD::MOVSS:              return "X86ISD::MOVSS";
17815   case X86ISD::UNPCKL:             return "X86ISD::UNPCKL";
17816   case X86ISD::UNPCKH:             return "X86ISD::UNPCKH";
17817   case X86ISD::VBROADCAST:         return "X86ISD::VBROADCAST";
17818   case X86ISD::VBROADCASTM:        return "X86ISD::VBROADCASTM";
17819   case X86ISD::VEXTRACT:           return "X86ISD::VEXTRACT";
17820   case X86ISD::VPERMILPI:          return "X86ISD::VPERMILPI";
17821   case X86ISD::VPERM2X128:         return "X86ISD::VPERM2X128";
17822   case X86ISD::VPERMV:             return "X86ISD::VPERMV";
17823   case X86ISD::VPERMV3:            return "X86ISD::VPERMV3";
17824   case X86ISD::VPERMIV3:           return "X86ISD::VPERMIV3";
17825   case X86ISD::VPERMI:             return "X86ISD::VPERMI";
17826   case X86ISD::PMULUDQ:            return "X86ISD::PMULUDQ";
17827   case X86ISD::PMULDQ:             return "X86ISD::PMULDQ";
17828   case X86ISD::VASTART_SAVE_XMM_REGS: return "X86ISD::VASTART_SAVE_XMM_REGS";
17829   case X86ISD::VAARG_64:           return "X86ISD::VAARG_64";
17830   case X86ISD::WIN_ALLOCA:         return "X86ISD::WIN_ALLOCA";
17831   case X86ISD::MEMBARRIER:         return "X86ISD::MEMBARRIER";
17832   case X86ISD::SEG_ALLOCA:         return "X86ISD::SEG_ALLOCA";
17833   case X86ISD::WIN_FTOL:           return "X86ISD::WIN_FTOL";
17834   case X86ISD::SAHF:               return "X86ISD::SAHF";
17835   case X86ISD::RDRAND:             return "X86ISD::RDRAND";
17836   case X86ISD::RDSEED:             return "X86ISD::RDSEED";
17837   case X86ISD::FMADD:              return "X86ISD::FMADD";
17838   case X86ISD::FMSUB:              return "X86ISD::FMSUB";
17839   case X86ISD::FNMADD:             return "X86ISD::FNMADD";
17840   case X86ISD::FNMSUB:             return "X86ISD::FNMSUB";
17841   case X86ISD::FMADDSUB:           return "X86ISD::FMADDSUB";
17842   case X86ISD::FMSUBADD:           return "X86ISD::FMSUBADD";
17843   case X86ISD::PCMPESTRI:          return "X86ISD::PCMPESTRI";
17844   case X86ISD::PCMPISTRI:          return "X86ISD::PCMPISTRI";
17845   case X86ISD::XTEST:              return "X86ISD::XTEST";
17846   case X86ISD::COMPRESS:           return "X86ISD::COMPRESS";
17847   case X86ISD::EXPAND:             return "X86ISD::EXPAND";
17848   case X86ISD::SELECT:             return "X86ISD::SELECT";
17849   case X86ISD::ADDSUB:             return "X86ISD::ADDSUB";
17850   case X86ISD::RCP28:              return "X86ISD::RCP28";
17851   case X86ISD::RSQRT28:            return "X86ISD::RSQRT28";
17852   case X86ISD::FADD_RND:           return "X86ISD::FADD_RND";
17853   case X86ISD::FSUB_RND:           return "X86ISD::FSUB_RND";
17854   case X86ISD::FMUL_RND:           return "X86ISD::FMUL_RND";
17855   case X86ISD::FDIV_RND:           return "X86ISD::FDIV_RND";
17856   }
17857 }
17858
17859 // isLegalAddressingMode - Return true if the addressing mode represented
17860 // by AM is legal for this target, for a load/store of the specified type.
17861 bool X86TargetLowering::isLegalAddressingMode(const AddrMode &AM,
17862                                               Type *Ty) const {
17863   // X86 supports extremely general addressing modes.
17864   CodeModel::Model M = getTargetMachine().getCodeModel();
17865   Reloc::Model R = getTargetMachine().getRelocationModel();
17866
17867   // X86 allows a sign-extended 32-bit immediate field as a displacement.
17868   if (!X86::isOffsetSuitableForCodeModel(AM.BaseOffs, M, AM.BaseGV != nullptr))
17869     return false;
17870
17871   if (AM.BaseGV) {
17872     unsigned GVFlags =
17873       Subtarget->ClassifyGlobalReference(AM.BaseGV, getTargetMachine());
17874
17875     // If a reference to this global requires an extra load, we can't fold it.
17876     if (isGlobalStubReference(GVFlags))
17877       return false;
17878
17879     // If BaseGV requires a register for the PIC base, we cannot also have a
17880     // BaseReg specified.
17881     if (AM.HasBaseReg && isGlobalRelativeToPICBase(GVFlags))
17882       return false;
17883
17884     // If lower 4G is not available, then we must use rip-relative addressing.
17885     if ((M != CodeModel::Small || R != Reloc::Static) &&
17886         Subtarget->is64Bit() && (AM.BaseOffs || AM.Scale > 1))
17887       return false;
17888   }
17889
17890   switch (AM.Scale) {
17891   case 0:
17892   case 1:
17893   case 2:
17894   case 4:
17895   case 8:
17896     // These scales always work.
17897     break;
17898   case 3:
17899   case 5:
17900   case 9:
17901     // These scales are formed with basereg+scalereg.  Only accept if there is
17902     // no basereg yet.
17903     if (AM.HasBaseReg)
17904       return false;
17905     break;
17906   default:  // Other stuff never works.
17907     return false;
17908   }
17909
17910   return true;
17911 }
17912
17913 bool X86TargetLowering::isVectorShiftByScalarCheap(Type *Ty) const {
17914   unsigned Bits = Ty->getScalarSizeInBits();
17915
17916   // 8-bit shifts are always expensive, but versions with a scalar amount aren't
17917   // particularly cheaper than those without.
17918   if (Bits == 8)
17919     return false;
17920
17921   // On AVX2 there are new vpsllv[dq] instructions (and other shifts), that make
17922   // variable shifts just as cheap as scalar ones.
17923   if (Subtarget->hasInt256() && (Bits == 32 || Bits == 64))
17924     return false;
17925
17926   // Otherwise, it's significantly cheaper to shift by a scalar amount than by a
17927   // fully general vector.
17928   return true;
17929 }
17930
17931 bool X86TargetLowering::isTruncateFree(Type *Ty1, Type *Ty2) const {
17932   if (!Ty1->isIntegerTy() || !Ty2->isIntegerTy())
17933     return false;
17934   unsigned NumBits1 = Ty1->getPrimitiveSizeInBits();
17935   unsigned NumBits2 = Ty2->getPrimitiveSizeInBits();
17936   return NumBits1 > NumBits2;
17937 }
17938
17939 bool X86TargetLowering::allowTruncateForTailCall(Type *Ty1, Type *Ty2) const {
17940   if (!Ty1->isIntegerTy() || !Ty2->isIntegerTy())
17941     return false;
17942
17943   if (!isTypeLegal(EVT::getEVT(Ty1)))
17944     return false;
17945
17946   assert(Ty1->getPrimitiveSizeInBits() <= 64 && "i128 is probably not a noop");
17947
17948   // Assuming the caller doesn't have a zeroext or signext return parameter,
17949   // truncation all the way down to i1 is valid.
17950   return true;
17951 }
17952
17953 bool X86TargetLowering::isLegalICmpImmediate(int64_t Imm) const {
17954   return isInt<32>(Imm);
17955 }
17956
17957 bool X86TargetLowering::isLegalAddImmediate(int64_t Imm) const {
17958   // Can also use sub to handle negated immediates.
17959   return isInt<32>(Imm);
17960 }
17961
17962 bool X86TargetLowering::isTruncateFree(EVT VT1, EVT VT2) const {
17963   if (!VT1.isInteger() || !VT2.isInteger())
17964     return false;
17965   unsigned NumBits1 = VT1.getSizeInBits();
17966   unsigned NumBits2 = VT2.getSizeInBits();
17967   return NumBits1 > NumBits2;
17968 }
17969
17970 bool X86TargetLowering::isZExtFree(Type *Ty1, Type *Ty2) const {
17971   // x86-64 implicitly zero-extends 32-bit results in 64-bit registers.
17972   return Ty1->isIntegerTy(32) && Ty2->isIntegerTy(64) && Subtarget->is64Bit();
17973 }
17974
17975 bool X86TargetLowering::isZExtFree(EVT VT1, EVT VT2) const {
17976   // x86-64 implicitly zero-extends 32-bit results in 64-bit registers.
17977   return VT1 == MVT::i32 && VT2 == MVT::i64 && Subtarget->is64Bit();
17978 }
17979
17980 bool X86TargetLowering::isZExtFree(SDValue Val, EVT VT2) const {
17981   EVT VT1 = Val.getValueType();
17982   if (isZExtFree(VT1, VT2))
17983     return true;
17984
17985   if (Val.getOpcode() != ISD::LOAD)
17986     return false;
17987
17988   if (!VT1.isSimple() || !VT1.isInteger() ||
17989       !VT2.isSimple() || !VT2.isInteger())
17990     return false;
17991
17992   switch (VT1.getSimpleVT().SimpleTy) {
17993   default: break;
17994   case MVT::i8:
17995   case MVT::i16:
17996   case MVT::i32:
17997     // X86 has 8, 16, and 32-bit zero-extending loads.
17998     return true;
17999   }
18000
18001   return false;
18002 }
18003
18004 bool X86TargetLowering::isVectorLoadExtDesirable(SDValue) const { return true; }
18005
18006 bool
18007 X86TargetLowering::isFMAFasterThanFMulAndFAdd(EVT VT) const {
18008   if (!(Subtarget->hasFMA() || Subtarget->hasFMA4()))
18009     return false;
18010
18011   VT = VT.getScalarType();
18012
18013   if (!VT.isSimple())
18014     return false;
18015
18016   switch (VT.getSimpleVT().SimpleTy) {
18017   case MVT::f32:
18018   case MVT::f64:
18019     return true;
18020   default:
18021     break;
18022   }
18023
18024   return false;
18025 }
18026
18027 bool X86TargetLowering::isNarrowingProfitable(EVT VT1, EVT VT2) const {
18028   // i16 instructions are longer (0x66 prefix) and potentially slower.
18029   return !(VT1 == MVT::i32 && VT2 == MVT::i16);
18030 }
18031
18032 /// isShuffleMaskLegal - Targets can use this to indicate that they only
18033 /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
18034 /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
18035 /// are assumed to be legal.
18036 bool
18037 X86TargetLowering::isShuffleMaskLegal(const SmallVectorImpl<int> &M,
18038                                       EVT VT) const {
18039   if (!VT.isSimple())
18040     return false;
18041
18042   // Very little shuffling can be done for 64-bit vectors right now.
18043   if (VT.getSizeInBits() == 64)
18044     return false;
18045
18046   // We only care that the types being shuffled are legal. The lowering can
18047   // handle any possible shuffle mask that results.
18048   return isTypeLegal(VT.getSimpleVT());
18049 }
18050
18051 bool
18052 X86TargetLowering::isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
18053                                           EVT VT) const {
18054   // Just delegate to the generic legality, clear masks aren't special.
18055   return isShuffleMaskLegal(Mask, VT);
18056 }
18057
18058 //===----------------------------------------------------------------------===//
18059 //                           X86 Scheduler Hooks
18060 //===----------------------------------------------------------------------===//
18061
18062 /// Utility function to emit xbegin specifying the start of an RTM region.
18063 static MachineBasicBlock *EmitXBegin(MachineInstr *MI, MachineBasicBlock *MBB,
18064                                      const TargetInstrInfo *TII) {
18065   DebugLoc DL = MI->getDebugLoc();
18066
18067   const BasicBlock *BB = MBB->getBasicBlock();
18068   MachineFunction::iterator I = MBB;
18069   ++I;
18070
18071   // For the v = xbegin(), we generate
18072   //
18073   // thisMBB:
18074   //  xbegin sinkMBB
18075   //
18076   // mainMBB:
18077   //  eax = -1
18078   //
18079   // sinkMBB:
18080   //  v = eax
18081
18082   MachineBasicBlock *thisMBB = MBB;
18083   MachineFunction *MF = MBB->getParent();
18084   MachineBasicBlock *mainMBB = MF->CreateMachineBasicBlock(BB);
18085   MachineBasicBlock *sinkMBB = MF->CreateMachineBasicBlock(BB);
18086   MF->insert(I, mainMBB);
18087   MF->insert(I, sinkMBB);
18088
18089   // Transfer the remainder of BB and its successor edges to sinkMBB.
18090   sinkMBB->splice(sinkMBB->begin(), MBB,
18091                   std::next(MachineBasicBlock::iterator(MI)), MBB->end());
18092   sinkMBB->transferSuccessorsAndUpdatePHIs(MBB);
18093
18094   // thisMBB:
18095   //  xbegin sinkMBB
18096   //  # fallthrough to mainMBB
18097   //  # abortion to sinkMBB
18098   BuildMI(thisMBB, DL, TII->get(X86::XBEGIN_4)).addMBB(sinkMBB);
18099   thisMBB->addSuccessor(mainMBB);
18100   thisMBB->addSuccessor(sinkMBB);
18101
18102   // mainMBB:
18103   //  EAX = -1
18104   BuildMI(mainMBB, DL, TII->get(X86::MOV32ri), X86::EAX).addImm(-1);
18105   mainMBB->addSuccessor(sinkMBB);
18106
18107   // sinkMBB:
18108   // EAX is live into the sinkMBB
18109   sinkMBB->addLiveIn(X86::EAX);
18110   BuildMI(*sinkMBB, sinkMBB->begin(), DL,
18111           TII->get(TargetOpcode::COPY), MI->getOperand(0).getReg())
18112     .addReg(X86::EAX);
18113
18114   MI->eraseFromParent();
18115   return sinkMBB;
18116 }
18117
18118 // FIXME: When we get size specific XMM0 registers, i.e. XMM0_V16I8
18119 // or XMM0_V32I8 in AVX all of this code can be replaced with that
18120 // in the .td file.
18121 static MachineBasicBlock *EmitPCMPSTRM(MachineInstr *MI, MachineBasicBlock *BB,
18122                                        const TargetInstrInfo *TII) {
18123   unsigned Opc;
18124   switch (MI->getOpcode()) {
18125   default: llvm_unreachable("illegal opcode!");
18126   case X86::PCMPISTRM128REG:  Opc = X86::PCMPISTRM128rr;  break;
18127   case X86::VPCMPISTRM128REG: Opc = X86::VPCMPISTRM128rr; break;
18128   case X86::PCMPISTRM128MEM:  Opc = X86::PCMPISTRM128rm;  break;
18129   case X86::VPCMPISTRM128MEM: Opc = X86::VPCMPISTRM128rm; break;
18130   case X86::PCMPESTRM128REG:  Opc = X86::PCMPESTRM128rr;  break;
18131   case X86::VPCMPESTRM128REG: Opc = X86::VPCMPESTRM128rr; break;
18132   case X86::PCMPESTRM128MEM:  Opc = X86::PCMPESTRM128rm;  break;
18133   case X86::VPCMPESTRM128MEM: Opc = X86::VPCMPESTRM128rm; break;
18134   }
18135
18136   DebugLoc dl = MI->getDebugLoc();
18137   MachineInstrBuilder MIB = BuildMI(*BB, MI, dl, TII->get(Opc));
18138
18139   unsigned NumArgs = MI->getNumOperands();
18140   for (unsigned i = 1; i < NumArgs; ++i) {
18141     MachineOperand &Op = MI->getOperand(i);
18142     if (!(Op.isReg() && Op.isImplicit()))
18143       MIB.addOperand(Op);
18144   }
18145   if (MI->hasOneMemOperand())
18146     MIB->setMemRefs(MI->memoperands_begin(), MI->memoperands_end());
18147
18148   BuildMI(*BB, MI, dl,
18149     TII->get(TargetOpcode::COPY), MI->getOperand(0).getReg())
18150     .addReg(X86::XMM0);
18151
18152   MI->eraseFromParent();
18153   return BB;
18154 }
18155
18156 // FIXME: Custom handling because TableGen doesn't support multiple implicit
18157 // defs in an instruction pattern
18158 static MachineBasicBlock *EmitPCMPSTRI(MachineInstr *MI, MachineBasicBlock *BB,
18159                                        const TargetInstrInfo *TII) {
18160   unsigned Opc;
18161   switch (MI->getOpcode()) {
18162   default: llvm_unreachable("illegal opcode!");
18163   case X86::PCMPISTRIREG:  Opc = X86::PCMPISTRIrr;  break;
18164   case X86::VPCMPISTRIREG: Opc = X86::VPCMPISTRIrr; break;
18165   case X86::PCMPISTRIMEM:  Opc = X86::PCMPISTRIrm;  break;
18166   case X86::VPCMPISTRIMEM: Opc = X86::VPCMPISTRIrm; break;
18167   case X86::PCMPESTRIREG:  Opc = X86::PCMPESTRIrr;  break;
18168   case X86::VPCMPESTRIREG: Opc = X86::VPCMPESTRIrr; break;
18169   case X86::PCMPESTRIMEM:  Opc = X86::PCMPESTRIrm;  break;
18170   case X86::VPCMPESTRIMEM: Opc = X86::VPCMPESTRIrm; break;
18171   }
18172
18173   DebugLoc dl = MI->getDebugLoc();
18174   MachineInstrBuilder MIB = BuildMI(*BB, MI, dl, TII->get(Opc));
18175
18176   unsigned NumArgs = MI->getNumOperands(); // remove the results
18177   for (unsigned i = 1; i < NumArgs; ++i) {
18178     MachineOperand &Op = MI->getOperand(i);
18179     if (!(Op.isReg() && Op.isImplicit()))
18180       MIB.addOperand(Op);
18181   }
18182   if (MI->hasOneMemOperand())
18183     MIB->setMemRefs(MI->memoperands_begin(), MI->memoperands_end());
18184
18185   BuildMI(*BB, MI, dl,
18186     TII->get(TargetOpcode::COPY), MI->getOperand(0).getReg())
18187     .addReg(X86::ECX);
18188
18189   MI->eraseFromParent();
18190   return BB;
18191 }
18192
18193 static MachineBasicBlock *EmitMonitor(MachineInstr *MI, MachineBasicBlock *BB,
18194                                       const X86Subtarget *Subtarget) {
18195   DebugLoc dl = MI->getDebugLoc();
18196   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
18197   // Address into RAX/EAX, other two args into ECX, EDX.
18198   unsigned MemOpc = Subtarget->is64Bit() ? X86::LEA64r : X86::LEA32r;
18199   unsigned MemReg = Subtarget->is64Bit() ? X86::RAX : X86::EAX;
18200   MachineInstrBuilder MIB = BuildMI(*BB, MI, dl, TII->get(MemOpc), MemReg);
18201   for (int i = 0; i < X86::AddrNumOperands; ++i)
18202     MIB.addOperand(MI->getOperand(i));
18203
18204   unsigned ValOps = X86::AddrNumOperands;
18205   BuildMI(*BB, MI, dl, TII->get(TargetOpcode::COPY), X86::ECX)
18206     .addReg(MI->getOperand(ValOps).getReg());
18207   BuildMI(*BB, MI, dl, TII->get(TargetOpcode::COPY), X86::EDX)
18208     .addReg(MI->getOperand(ValOps+1).getReg());
18209
18210   // The instruction doesn't actually take any operands though.
18211   BuildMI(*BB, MI, dl, TII->get(X86::MONITORrrr));
18212
18213   MI->eraseFromParent(); // The pseudo is gone now.
18214   return BB;
18215 }
18216
18217 MachineBasicBlock *
18218 X86TargetLowering::EmitVAARG64WithCustomInserter(MachineInstr *MI,
18219                                                  MachineBasicBlock *MBB) const {
18220   // Emit va_arg instruction on X86-64.
18221
18222   // Operands to this pseudo-instruction:
18223   // 0  ) Output        : destination address (reg)
18224   // 1-5) Input         : va_list address (addr, i64mem)
18225   // 6  ) ArgSize       : Size (in bytes) of vararg type
18226   // 7  ) ArgMode       : 0=overflow only, 1=use gp_offset, 2=use fp_offset
18227   // 8  ) Align         : Alignment of type
18228   // 9  ) EFLAGS (implicit-def)
18229
18230   assert(MI->getNumOperands() == 10 && "VAARG_64 should have 10 operands!");
18231   static_assert(X86::AddrNumOperands == 5,
18232                 "VAARG_64 assumes 5 address operands");
18233
18234   unsigned DestReg = MI->getOperand(0).getReg();
18235   MachineOperand &Base = MI->getOperand(1);
18236   MachineOperand &Scale = MI->getOperand(2);
18237   MachineOperand &Index = MI->getOperand(3);
18238   MachineOperand &Disp = MI->getOperand(4);
18239   MachineOperand &Segment = MI->getOperand(5);
18240   unsigned ArgSize = MI->getOperand(6).getImm();
18241   unsigned ArgMode = MI->getOperand(7).getImm();
18242   unsigned Align = MI->getOperand(8).getImm();
18243
18244   // Memory Reference
18245   assert(MI->hasOneMemOperand() && "Expected VAARG_64 to have one memoperand");
18246   MachineInstr::mmo_iterator MMOBegin = MI->memoperands_begin();
18247   MachineInstr::mmo_iterator MMOEnd = MI->memoperands_end();
18248
18249   // Machine Information
18250   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
18251   MachineRegisterInfo &MRI = MBB->getParent()->getRegInfo();
18252   const TargetRegisterClass *AddrRegClass = getRegClassFor(MVT::i64);
18253   const TargetRegisterClass *OffsetRegClass = getRegClassFor(MVT::i32);
18254   DebugLoc DL = MI->getDebugLoc();
18255
18256   // struct va_list {
18257   //   i32   gp_offset
18258   //   i32   fp_offset
18259   //   i64   overflow_area (address)
18260   //   i64   reg_save_area (address)
18261   // }
18262   // sizeof(va_list) = 24
18263   // alignment(va_list) = 8
18264
18265   unsigned TotalNumIntRegs = 6;
18266   unsigned TotalNumXMMRegs = 8;
18267   bool UseGPOffset = (ArgMode == 1);
18268   bool UseFPOffset = (ArgMode == 2);
18269   unsigned MaxOffset = TotalNumIntRegs * 8 +
18270                        (UseFPOffset ? TotalNumXMMRegs * 16 : 0);
18271
18272   /* Align ArgSize to a multiple of 8 */
18273   unsigned ArgSizeA8 = (ArgSize + 7) & ~7;
18274   bool NeedsAlign = (Align > 8);
18275
18276   MachineBasicBlock *thisMBB = MBB;
18277   MachineBasicBlock *overflowMBB;
18278   MachineBasicBlock *offsetMBB;
18279   MachineBasicBlock *endMBB;
18280
18281   unsigned OffsetDestReg = 0;    // Argument address computed by offsetMBB
18282   unsigned OverflowDestReg = 0;  // Argument address computed by overflowMBB
18283   unsigned OffsetReg = 0;
18284
18285   if (!UseGPOffset && !UseFPOffset) {
18286     // If we only pull from the overflow region, we don't create a branch.
18287     // We don't need to alter control flow.
18288     OffsetDestReg = 0; // unused
18289     OverflowDestReg = DestReg;
18290
18291     offsetMBB = nullptr;
18292     overflowMBB = thisMBB;
18293     endMBB = thisMBB;
18294   } else {
18295     // First emit code to check if gp_offset (or fp_offset) is below the bound.
18296     // If so, pull the argument from reg_save_area. (branch to offsetMBB)
18297     // If not, pull from overflow_area. (branch to overflowMBB)
18298     //
18299     //       thisMBB
18300     //         |     .
18301     //         |        .
18302     //     offsetMBB   overflowMBB
18303     //         |        .
18304     //         |     .
18305     //        endMBB
18306
18307     // Registers for the PHI in endMBB
18308     OffsetDestReg = MRI.createVirtualRegister(AddrRegClass);
18309     OverflowDestReg = MRI.createVirtualRegister(AddrRegClass);
18310
18311     const BasicBlock *LLVM_BB = MBB->getBasicBlock();
18312     MachineFunction *MF = MBB->getParent();
18313     overflowMBB = MF->CreateMachineBasicBlock(LLVM_BB);
18314     offsetMBB = MF->CreateMachineBasicBlock(LLVM_BB);
18315     endMBB = MF->CreateMachineBasicBlock(LLVM_BB);
18316
18317     MachineFunction::iterator MBBIter = MBB;
18318     ++MBBIter;
18319
18320     // Insert the new basic blocks
18321     MF->insert(MBBIter, offsetMBB);
18322     MF->insert(MBBIter, overflowMBB);
18323     MF->insert(MBBIter, endMBB);
18324
18325     // Transfer the remainder of MBB and its successor edges to endMBB.
18326     endMBB->splice(endMBB->begin(), thisMBB,
18327                    std::next(MachineBasicBlock::iterator(MI)), thisMBB->end());
18328     endMBB->transferSuccessorsAndUpdatePHIs(thisMBB);
18329
18330     // Make offsetMBB and overflowMBB successors of thisMBB
18331     thisMBB->addSuccessor(offsetMBB);
18332     thisMBB->addSuccessor(overflowMBB);
18333
18334     // endMBB is a successor of both offsetMBB and overflowMBB
18335     offsetMBB->addSuccessor(endMBB);
18336     overflowMBB->addSuccessor(endMBB);
18337
18338     // Load the offset value into a register
18339     OffsetReg = MRI.createVirtualRegister(OffsetRegClass);
18340     BuildMI(thisMBB, DL, TII->get(X86::MOV32rm), OffsetReg)
18341       .addOperand(Base)
18342       .addOperand(Scale)
18343       .addOperand(Index)
18344       .addDisp(Disp, UseFPOffset ? 4 : 0)
18345       .addOperand(Segment)
18346       .setMemRefs(MMOBegin, MMOEnd);
18347
18348     // Check if there is enough room left to pull this argument.
18349     BuildMI(thisMBB, DL, TII->get(X86::CMP32ri))
18350       .addReg(OffsetReg)
18351       .addImm(MaxOffset + 8 - ArgSizeA8);
18352
18353     // Branch to "overflowMBB" if offset >= max
18354     // Fall through to "offsetMBB" otherwise
18355     BuildMI(thisMBB, DL, TII->get(X86::GetCondBranchFromCond(X86::COND_AE)))
18356       .addMBB(overflowMBB);
18357   }
18358
18359   // In offsetMBB, emit code to use the reg_save_area.
18360   if (offsetMBB) {
18361     assert(OffsetReg != 0);
18362
18363     // Read the reg_save_area address.
18364     unsigned RegSaveReg = MRI.createVirtualRegister(AddrRegClass);
18365     BuildMI(offsetMBB, DL, TII->get(X86::MOV64rm), RegSaveReg)
18366       .addOperand(Base)
18367       .addOperand(Scale)
18368       .addOperand(Index)
18369       .addDisp(Disp, 16)
18370       .addOperand(Segment)
18371       .setMemRefs(MMOBegin, MMOEnd);
18372
18373     // Zero-extend the offset
18374     unsigned OffsetReg64 = MRI.createVirtualRegister(AddrRegClass);
18375       BuildMI(offsetMBB, DL, TII->get(X86::SUBREG_TO_REG), OffsetReg64)
18376         .addImm(0)
18377         .addReg(OffsetReg)
18378         .addImm(X86::sub_32bit);
18379
18380     // Add the offset to the reg_save_area to get the final address.
18381     BuildMI(offsetMBB, DL, TII->get(X86::ADD64rr), OffsetDestReg)
18382       .addReg(OffsetReg64)
18383       .addReg(RegSaveReg);
18384
18385     // Compute the offset for the next argument
18386     unsigned NextOffsetReg = MRI.createVirtualRegister(OffsetRegClass);
18387     BuildMI(offsetMBB, DL, TII->get(X86::ADD32ri), NextOffsetReg)
18388       .addReg(OffsetReg)
18389       .addImm(UseFPOffset ? 16 : 8);
18390
18391     // Store it back into the va_list.
18392     BuildMI(offsetMBB, DL, TII->get(X86::MOV32mr))
18393       .addOperand(Base)
18394       .addOperand(Scale)
18395       .addOperand(Index)
18396       .addDisp(Disp, UseFPOffset ? 4 : 0)
18397       .addOperand(Segment)
18398       .addReg(NextOffsetReg)
18399       .setMemRefs(MMOBegin, MMOEnd);
18400
18401     // Jump to endMBB
18402     BuildMI(offsetMBB, DL, TII->get(X86::JMP_1))
18403       .addMBB(endMBB);
18404   }
18405
18406   //
18407   // Emit code to use overflow area
18408   //
18409
18410   // Load the overflow_area address into a register.
18411   unsigned OverflowAddrReg = MRI.createVirtualRegister(AddrRegClass);
18412   BuildMI(overflowMBB, DL, TII->get(X86::MOV64rm), OverflowAddrReg)
18413     .addOperand(Base)
18414     .addOperand(Scale)
18415     .addOperand(Index)
18416     .addDisp(Disp, 8)
18417     .addOperand(Segment)
18418     .setMemRefs(MMOBegin, MMOEnd);
18419
18420   // If we need to align it, do so. Otherwise, just copy the address
18421   // to OverflowDestReg.
18422   if (NeedsAlign) {
18423     // Align the overflow address
18424     assert((Align & (Align-1)) == 0 && "Alignment must be a power of 2");
18425     unsigned TmpReg = MRI.createVirtualRegister(AddrRegClass);
18426
18427     // aligned_addr = (addr + (align-1)) & ~(align-1)
18428     BuildMI(overflowMBB, DL, TII->get(X86::ADD64ri32), TmpReg)
18429       .addReg(OverflowAddrReg)
18430       .addImm(Align-1);
18431
18432     BuildMI(overflowMBB, DL, TII->get(X86::AND64ri32), OverflowDestReg)
18433       .addReg(TmpReg)
18434       .addImm(~(uint64_t)(Align-1));
18435   } else {
18436     BuildMI(overflowMBB, DL, TII->get(TargetOpcode::COPY), OverflowDestReg)
18437       .addReg(OverflowAddrReg);
18438   }
18439
18440   // Compute the next overflow address after this argument.
18441   // (the overflow address should be kept 8-byte aligned)
18442   unsigned NextAddrReg = MRI.createVirtualRegister(AddrRegClass);
18443   BuildMI(overflowMBB, DL, TII->get(X86::ADD64ri32), NextAddrReg)
18444     .addReg(OverflowDestReg)
18445     .addImm(ArgSizeA8);
18446
18447   // Store the new overflow address.
18448   BuildMI(overflowMBB, DL, TII->get(X86::MOV64mr))
18449     .addOperand(Base)
18450     .addOperand(Scale)
18451     .addOperand(Index)
18452     .addDisp(Disp, 8)
18453     .addOperand(Segment)
18454     .addReg(NextAddrReg)
18455     .setMemRefs(MMOBegin, MMOEnd);
18456
18457   // If we branched, emit the PHI to the front of endMBB.
18458   if (offsetMBB) {
18459     BuildMI(*endMBB, endMBB->begin(), DL,
18460             TII->get(X86::PHI), DestReg)
18461       .addReg(OffsetDestReg).addMBB(offsetMBB)
18462       .addReg(OverflowDestReg).addMBB(overflowMBB);
18463   }
18464
18465   // Erase the pseudo instruction
18466   MI->eraseFromParent();
18467
18468   return endMBB;
18469 }
18470
18471 MachineBasicBlock *
18472 X86TargetLowering::EmitVAStartSaveXMMRegsWithCustomInserter(
18473                                                  MachineInstr *MI,
18474                                                  MachineBasicBlock *MBB) const {
18475   // Emit code to save XMM registers to the stack. The ABI says that the
18476   // number of registers to save is given in %al, so it's theoretically
18477   // possible to do an indirect jump trick to avoid saving all of them,
18478   // however this code takes a simpler approach and just executes all
18479   // of the stores if %al is non-zero. It's less code, and it's probably
18480   // easier on the hardware branch predictor, and stores aren't all that
18481   // expensive anyway.
18482
18483   // Create the new basic blocks. One block contains all the XMM stores,
18484   // and one block is the final destination regardless of whether any
18485   // stores were performed.
18486   const BasicBlock *LLVM_BB = MBB->getBasicBlock();
18487   MachineFunction *F = MBB->getParent();
18488   MachineFunction::iterator MBBIter = MBB;
18489   ++MBBIter;
18490   MachineBasicBlock *XMMSaveMBB = F->CreateMachineBasicBlock(LLVM_BB);
18491   MachineBasicBlock *EndMBB = F->CreateMachineBasicBlock(LLVM_BB);
18492   F->insert(MBBIter, XMMSaveMBB);
18493   F->insert(MBBIter, EndMBB);
18494
18495   // Transfer the remainder of MBB and its successor edges to EndMBB.
18496   EndMBB->splice(EndMBB->begin(), MBB,
18497                  std::next(MachineBasicBlock::iterator(MI)), MBB->end());
18498   EndMBB->transferSuccessorsAndUpdatePHIs(MBB);
18499
18500   // The original block will now fall through to the XMM save block.
18501   MBB->addSuccessor(XMMSaveMBB);
18502   // The XMMSaveMBB will fall through to the end block.
18503   XMMSaveMBB->addSuccessor(EndMBB);
18504
18505   // Now add the instructions.
18506   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
18507   DebugLoc DL = MI->getDebugLoc();
18508
18509   unsigned CountReg = MI->getOperand(0).getReg();
18510   int64_t RegSaveFrameIndex = MI->getOperand(1).getImm();
18511   int64_t VarArgsFPOffset = MI->getOperand(2).getImm();
18512
18513   if (!Subtarget->isTargetWin64()) {
18514     // If %al is 0, branch around the XMM save block.
18515     BuildMI(MBB, DL, TII->get(X86::TEST8rr)).addReg(CountReg).addReg(CountReg);
18516     BuildMI(MBB, DL, TII->get(X86::JE_1)).addMBB(EndMBB);
18517     MBB->addSuccessor(EndMBB);
18518   }
18519
18520   // Make sure the last operand is EFLAGS, which gets clobbered by the branch
18521   // that was just emitted, but clearly shouldn't be "saved".
18522   assert((MI->getNumOperands() <= 3 ||
18523           !MI->getOperand(MI->getNumOperands() - 1).isReg() ||
18524           MI->getOperand(MI->getNumOperands() - 1).getReg() == X86::EFLAGS)
18525          && "Expected last argument to be EFLAGS");
18526   unsigned MOVOpc = Subtarget->hasFp256() ? X86::VMOVAPSmr : X86::MOVAPSmr;
18527   // In the XMM save block, save all the XMM argument registers.
18528   for (int i = 3, e = MI->getNumOperands() - 1; i != e; ++i) {
18529     int64_t Offset = (i - 3) * 16 + VarArgsFPOffset;
18530     MachineMemOperand *MMO =
18531       F->getMachineMemOperand(
18532           MachinePointerInfo::getFixedStack(RegSaveFrameIndex, Offset),
18533         MachineMemOperand::MOStore,
18534         /*Size=*/16, /*Align=*/16);
18535     BuildMI(XMMSaveMBB, DL, TII->get(MOVOpc))
18536       .addFrameIndex(RegSaveFrameIndex)
18537       .addImm(/*Scale=*/1)
18538       .addReg(/*IndexReg=*/0)
18539       .addImm(/*Disp=*/Offset)
18540       .addReg(/*Segment=*/0)
18541       .addReg(MI->getOperand(i).getReg())
18542       .addMemOperand(MMO);
18543   }
18544
18545   MI->eraseFromParent();   // The pseudo instruction is gone now.
18546
18547   return EndMBB;
18548 }
18549
18550 // The EFLAGS operand of SelectItr might be missing a kill marker
18551 // because there were multiple uses of EFLAGS, and ISel didn't know
18552 // which to mark. Figure out whether SelectItr should have had a
18553 // kill marker, and set it if it should. Returns the correct kill
18554 // marker value.
18555 static bool checkAndUpdateEFLAGSKill(MachineBasicBlock::iterator SelectItr,
18556                                      MachineBasicBlock* BB,
18557                                      const TargetRegisterInfo* TRI) {
18558   // Scan forward through BB for a use/def of EFLAGS.
18559   MachineBasicBlock::iterator miI(std::next(SelectItr));
18560   for (MachineBasicBlock::iterator miE = BB->end(); miI != miE; ++miI) {
18561     const MachineInstr& mi = *miI;
18562     if (mi.readsRegister(X86::EFLAGS))
18563       return false;
18564     if (mi.definesRegister(X86::EFLAGS))
18565       break; // Should have kill-flag - update below.
18566   }
18567
18568   // If we hit the end of the block, check whether EFLAGS is live into a
18569   // successor.
18570   if (miI == BB->end()) {
18571     for (MachineBasicBlock::succ_iterator sItr = BB->succ_begin(),
18572                                           sEnd = BB->succ_end();
18573          sItr != sEnd; ++sItr) {
18574       MachineBasicBlock* succ = *sItr;
18575       if (succ->isLiveIn(X86::EFLAGS))
18576         return false;
18577     }
18578   }
18579
18580   // We found a def, or hit the end of the basic block and EFLAGS wasn't live
18581   // out. SelectMI should have a kill flag on EFLAGS.
18582   SelectItr->addRegisterKilled(X86::EFLAGS, TRI);
18583   return true;
18584 }
18585
18586 MachineBasicBlock *
18587 X86TargetLowering::EmitLoweredSelect(MachineInstr *MI,
18588                                      MachineBasicBlock *BB) const {
18589   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
18590   DebugLoc DL = MI->getDebugLoc();
18591
18592   // To "insert" a SELECT_CC instruction, we actually have to insert the
18593   // diamond control-flow pattern.  The incoming instruction knows the
18594   // destination vreg to set, the condition code register to branch on, the
18595   // true/false values to select between, and a branch opcode to use.
18596   const BasicBlock *LLVM_BB = BB->getBasicBlock();
18597   MachineFunction::iterator It = BB;
18598   ++It;
18599
18600   //  thisMBB:
18601   //  ...
18602   //   TrueVal = ...
18603   //   cmpTY ccX, r1, r2
18604   //   bCC copy1MBB
18605   //   fallthrough --> copy0MBB
18606   MachineBasicBlock *thisMBB = BB;
18607   MachineFunction *F = BB->getParent();
18608
18609   // We also lower double CMOVs:
18610   //   (CMOV (CMOV F, T, cc1), T, cc2)
18611   // to two successives branches.  For that, we look for another CMOV as the
18612   // following instruction.
18613   //
18614   // Without this, we would add a PHI between the two jumps, which ends up
18615   // creating a few copies all around. For instance, for
18616   //
18617   //    (sitofp (zext (fcmp une)))
18618   //
18619   // we would generate:
18620   //
18621   //         ucomiss %xmm1, %xmm0
18622   //         movss  <1.0f>, %xmm0
18623   //         movaps  %xmm0, %xmm1
18624   //         jne     .LBB5_2
18625   //         xorps   %xmm1, %xmm1
18626   // .LBB5_2:
18627   //         jp      .LBB5_4
18628   //         movaps  %xmm1, %xmm0
18629   // .LBB5_4:
18630   //         retq
18631   //
18632   // because this custom-inserter would have generated:
18633   //
18634   //   A
18635   //   | \
18636   //   |  B
18637   //   | /
18638   //   C
18639   //   | \
18640   //   |  D
18641   //   | /
18642   //   E
18643   //
18644   // A: X = ...; Y = ...
18645   // B: empty
18646   // C: Z = PHI [X, A], [Y, B]
18647   // D: empty
18648   // E: PHI [X, C], [Z, D]
18649   //
18650   // If we lower both CMOVs in a single step, we can instead generate:
18651   //
18652   //   A
18653   //   | \
18654   //   |  C
18655   //   | /|
18656   //   |/ |
18657   //   |  |
18658   //   |  D
18659   //   | /
18660   //   E
18661   //
18662   // A: X = ...; Y = ...
18663   // D: empty
18664   // E: PHI [X, A], [X, C], [Y, D]
18665   //
18666   // Which, in our sitofp/fcmp example, gives us something like:
18667   //
18668   //         ucomiss %xmm1, %xmm0
18669   //         movss  <1.0f>, %xmm0
18670   //         jne     .LBB5_4
18671   //         jp      .LBB5_4
18672   //         xorps   %xmm0, %xmm0
18673   // .LBB5_4:
18674   //         retq
18675   //
18676   MachineInstr *NextCMOV = nullptr;
18677   MachineBasicBlock::iterator NextMIIt =
18678       std::next(MachineBasicBlock::iterator(MI));
18679   if (NextMIIt != BB->end() && NextMIIt->getOpcode() == MI->getOpcode() &&
18680       NextMIIt->getOperand(2).getReg() == MI->getOperand(2).getReg() &&
18681       NextMIIt->getOperand(1).getReg() == MI->getOperand(0).getReg())
18682     NextCMOV = &*NextMIIt;
18683
18684   MachineBasicBlock *jcc1MBB = nullptr;
18685
18686   // If we have a double CMOV, we lower it to two successive branches to
18687   // the same block.  EFLAGS is used by both, so mark it as live in the second.
18688   if (NextCMOV) {
18689     jcc1MBB = F->CreateMachineBasicBlock(LLVM_BB);
18690     F->insert(It, jcc1MBB);
18691     jcc1MBB->addLiveIn(X86::EFLAGS);
18692   }
18693
18694   MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
18695   MachineBasicBlock *sinkMBB = F->CreateMachineBasicBlock(LLVM_BB);
18696   F->insert(It, copy0MBB);
18697   F->insert(It, sinkMBB);
18698
18699   // If the EFLAGS register isn't dead in the terminator, then claim that it's
18700   // live into the sink and copy blocks.
18701   const TargetRegisterInfo *TRI = Subtarget->getRegisterInfo();
18702
18703   MachineInstr *LastEFLAGSUser = NextCMOV ? NextCMOV : MI;
18704   if (!LastEFLAGSUser->killsRegister(X86::EFLAGS) &&
18705       !checkAndUpdateEFLAGSKill(LastEFLAGSUser, BB, TRI)) {
18706     copy0MBB->addLiveIn(X86::EFLAGS);
18707     sinkMBB->addLiveIn(X86::EFLAGS);
18708   }
18709
18710   // Transfer the remainder of BB and its successor edges to sinkMBB.
18711   sinkMBB->splice(sinkMBB->begin(), BB,
18712                   std::next(MachineBasicBlock::iterator(MI)), BB->end());
18713   sinkMBB->transferSuccessorsAndUpdatePHIs(BB);
18714
18715   // Add the true and fallthrough blocks as its successors.
18716   if (NextCMOV) {
18717     // The fallthrough block may be jcc1MBB, if we have a double CMOV.
18718     BB->addSuccessor(jcc1MBB);
18719
18720     // In that case, jcc1MBB will itself fallthrough the copy0MBB, and
18721     // jump to the sinkMBB.
18722     jcc1MBB->addSuccessor(copy0MBB);
18723     jcc1MBB->addSuccessor(sinkMBB);
18724   } else {
18725     BB->addSuccessor(copy0MBB);
18726   }
18727
18728   // The true block target of the first (or only) branch is always sinkMBB.
18729   BB->addSuccessor(sinkMBB);
18730
18731   // Create the conditional branch instruction.
18732   unsigned Opc =
18733     X86::GetCondBranchFromCond((X86::CondCode)MI->getOperand(3).getImm());
18734   BuildMI(BB, DL, TII->get(Opc)).addMBB(sinkMBB);
18735
18736   if (NextCMOV) {
18737     unsigned Opc2 = X86::GetCondBranchFromCond(
18738         (X86::CondCode)NextCMOV->getOperand(3).getImm());
18739     BuildMI(jcc1MBB, DL, TII->get(Opc2)).addMBB(sinkMBB);
18740   }
18741
18742   //  copy0MBB:
18743   //   %FalseValue = ...
18744   //   # fallthrough to sinkMBB
18745   copy0MBB->addSuccessor(sinkMBB);
18746
18747   //  sinkMBB:
18748   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
18749   //  ...
18750   MachineInstrBuilder MIB =
18751       BuildMI(*sinkMBB, sinkMBB->begin(), DL, TII->get(X86::PHI),
18752               MI->getOperand(0).getReg())
18753           .addReg(MI->getOperand(1).getReg()).addMBB(copy0MBB)
18754           .addReg(MI->getOperand(2).getReg()).addMBB(thisMBB);
18755
18756   // If we have a double CMOV, the second Jcc provides the same incoming
18757   // value as the first Jcc (the True operand of the SELECT_CC/CMOV nodes).
18758   if (NextCMOV) {
18759     MIB.addReg(MI->getOperand(2).getReg()).addMBB(jcc1MBB);
18760     // Copy the PHI result to the register defined by the second CMOV.
18761     BuildMI(*sinkMBB, std::next(MachineBasicBlock::iterator(MIB.getInstr())),
18762             DL, TII->get(TargetOpcode::COPY), NextCMOV->getOperand(0).getReg())
18763         .addReg(MI->getOperand(0).getReg());
18764     NextCMOV->eraseFromParent();
18765   }
18766
18767   MI->eraseFromParent();   // The pseudo instruction is gone now.
18768   return sinkMBB;
18769 }
18770
18771 MachineBasicBlock *
18772 X86TargetLowering::EmitLoweredSegAlloca(MachineInstr *MI,
18773                                         MachineBasicBlock *BB) const {
18774   MachineFunction *MF = BB->getParent();
18775   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
18776   DebugLoc DL = MI->getDebugLoc();
18777   const BasicBlock *LLVM_BB = BB->getBasicBlock();
18778
18779   assert(MF->shouldSplitStack());
18780
18781   const bool Is64Bit = Subtarget->is64Bit();
18782   const bool IsLP64 = Subtarget->isTarget64BitLP64();
18783
18784   const unsigned TlsReg = Is64Bit ? X86::FS : X86::GS;
18785   const unsigned TlsOffset = IsLP64 ? 0x70 : Is64Bit ? 0x40 : 0x30;
18786
18787   // BB:
18788   //  ... [Till the alloca]
18789   // If stacklet is not large enough, jump to mallocMBB
18790   //
18791   // bumpMBB:
18792   //  Allocate by subtracting from RSP
18793   //  Jump to continueMBB
18794   //
18795   // mallocMBB:
18796   //  Allocate by call to runtime
18797   //
18798   // continueMBB:
18799   //  ...
18800   //  [rest of original BB]
18801   //
18802
18803   MachineBasicBlock *mallocMBB = MF->CreateMachineBasicBlock(LLVM_BB);
18804   MachineBasicBlock *bumpMBB = MF->CreateMachineBasicBlock(LLVM_BB);
18805   MachineBasicBlock *continueMBB = MF->CreateMachineBasicBlock(LLVM_BB);
18806
18807   MachineRegisterInfo &MRI = MF->getRegInfo();
18808   const TargetRegisterClass *AddrRegClass =
18809     getRegClassFor(getPointerTy());
18810
18811   unsigned mallocPtrVReg = MRI.createVirtualRegister(AddrRegClass),
18812     bumpSPPtrVReg = MRI.createVirtualRegister(AddrRegClass),
18813     tmpSPVReg = MRI.createVirtualRegister(AddrRegClass),
18814     SPLimitVReg = MRI.createVirtualRegister(AddrRegClass),
18815     sizeVReg = MI->getOperand(1).getReg(),
18816     physSPReg = IsLP64 || Subtarget->isTargetNaCl64() ? X86::RSP : X86::ESP;
18817
18818   MachineFunction::iterator MBBIter = BB;
18819   ++MBBIter;
18820
18821   MF->insert(MBBIter, bumpMBB);
18822   MF->insert(MBBIter, mallocMBB);
18823   MF->insert(MBBIter, continueMBB);
18824
18825   continueMBB->splice(continueMBB->begin(), BB,
18826                       std::next(MachineBasicBlock::iterator(MI)), BB->end());
18827   continueMBB->transferSuccessorsAndUpdatePHIs(BB);
18828
18829   // Add code to the main basic block to check if the stack limit has been hit,
18830   // and if so, jump to mallocMBB otherwise to bumpMBB.
18831   BuildMI(BB, DL, TII->get(TargetOpcode::COPY), tmpSPVReg).addReg(physSPReg);
18832   BuildMI(BB, DL, TII->get(IsLP64 ? X86::SUB64rr:X86::SUB32rr), SPLimitVReg)
18833     .addReg(tmpSPVReg).addReg(sizeVReg);
18834   BuildMI(BB, DL, TII->get(IsLP64 ? X86::CMP64mr:X86::CMP32mr))
18835     .addReg(0).addImm(1).addReg(0).addImm(TlsOffset).addReg(TlsReg)
18836     .addReg(SPLimitVReg);
18837   BuildMI(BB, DL, TII->get(X86::JG_1)).addMBB(mallocMBB);
18838
18839   // bumpMBB simply decreases the stack pointer, since we know the current
18840   // stacklet has enough space.
18841   BuildMI(bumpMBB, DL, TII->get(TargetOpcode::COPY), physSPReg)
18842     .addReg(SPLimitVReg);
18843   BuildMI(bumpMBB, DL, TII->get(TargetOpcode::COPY), bumpSPPtrVReg)
18844     .addReg(SPLimitVReg);
18845   BuildMI(bumpMBB, DL, TII->get(X86::JMP_1)).addMBB(continueMBB);
18846
18847   // Calls into a routine in libgcc to allocate more space from the heap.
18848   const uint32_t *RegMask =
18849       Subtarget->getRegisterInfo()->getCallPreservedMask(*MF, CallingConv::C);
18850   if (IsLP64) {
18851     BuildMI(mallocMBB, DL, TII->get(X86::MOV64rr), X86::RDI)
18852       .addReg(sizeVReg);
18853     BuildMI(mallocMBB, DL, TII->get(X86::CALL64pcrel32))
18854       .addExternalSymbol("__morestack_allocate_stack_space")
18855       .addRegMask(RegMask)
18856       .addReg(X86::RDI, RegState::Implicit)
18857       .addReg(X86::RAX, RegState::ImplicitDefine);
18858   } else if (Is64Bit) {
18859     BuildMI(mallocMBB, DL, TII->get(X86::MOV32rr), X86::EDI)
18860       .addReg(sizeVReg);
18861     BuildMI(mallocMBB, DL, TII->get(X86::CALL64pcrel32))
18862       .addExternalSymbol("__morestack_allocate_stack_space")
18863       .addRegMask(RegMask)
18864       .addReg(X86::EDI, RegState::Implicit)
18865       .addReg(X86::EAX, RegState::ImplicitDefine);
18866   } else {
18867     BuildMI(mallocMBB, DL, TII->get(X86::SUB32ri), physSPReg).addReg(physSPReg)
18868       .addImm(12);
18869     BuildMI(mallocMBB, DL, TII->get(X86::PUSH32r)).addReg(sizeVReg);
18870     BuildMI(mallocMBB, DL, TII->get(X86::CALLpcrel32))
18871       .addExternalSymbol("__morestack_allocate_stack_space")
18872       .addRegMask(RegMask)
18873       .addReg(X86::EAX, RegState::ImplicitDefine);
18874   }
18875
18876   if (!Is64Bit)
18877     BuildMI(mallocMBB, DL, TII->get(X86::ADD32ri), physSPReg).addReg(physSPReg)
18878       .addImm(16);
18879
18880   BuildMI(mallocMBB, DL, TII->get(TargetOpcode::COPY), mallocPtrVReg)
18881     .addReg(IsLP64 ? X86::RAX : X86::EAX);
18882   BuildMI(mallocMBB, DL, TII->get(X86::JMP_1)).addMBB(continueMBB);
18883
18884   // Set up the CFG correctly.
18885   BB->addSuccessor(bumpMBB);
18886   BB->addSuccessor(mallocMBB);
18887   mallocMBB->addSuccessor(continueMBB);
18888   bumpMBB->addSuccessor(continueMBB);
18889
18890   // Take care of the PHI nodes.
18891   BuildMI(*continueMBB, continueMBB->begin(), DL, TII->get(X86::PHI),
18892           MI->getOperand(0).getReg())
18893     .addReg(mallocPtrVReg).addMBB(mallocMBB)
18894     .addReg(bumpSPPtrVReg).addMBB(bumpMBB);
18895
18896   // Delete the original pseudo instruction.
18897   MI->eraseFromParent();
18898
18899   // And we're done.
18900   return continueMBB;
18901 }
18902
18903 MachineBasicBlock *
18904 X86TargetLowering::EmitLoweredWinAlloca(MachineInstr *MI,
18905                                         MachineBasicBlock *BB) const {
18906   DebugLoc DL = MI->getDebugLoc();
18907
18908   assert(!Subtarget->isTargetMachO());
18909
18910   X86FrameLowering::emitStackProbeCall(*BB->getParent(), *BB, MI, DL);
18911
18912   MI->eraseFromParent();   // The pseudo instruction is gone now.
18913   return BB;
18914 }
18915
18916 MachineBasicBlock *
18917 X86TargetLowering::EmitLoweredTLSCall(MachineInstr *MI,
18918                                       MachineBasicBlock *BB) const {
18919   // This is pretty easy.  We're taking the value that we received from
18920   // our load from the relocation, sticking it in either RDI (x86-64)
18921   // or EAX and doing an indirect call.  The return value will then
18922   // be in the normal return register.
18923   MachineFunction *F = BB->getParent();
18924   const X86InstrInfo *TII = Subtarget->getInstrInfo();
18925   DebugLoc DL = MI->getDebugLoc();
18926
18927   assert(Subtarget->isTargetDarwin() && "Darwin only instr emitted?");
18928   assert(MI->getOperand(3).isGlobal() && "This should be a global");
18929
18930   // Get a register mask for the lowered call.
18931   // FIXME: The 32-bit calls have non-standard calling conventions. Use a
18932   // proper register mask.
18933   const uint32_t *RegMask =
18934       Subtarget->getRegisterInfo()->getCallPreservedMask(*F, CallingConv::C);
18935   if (Subtarget->is64Bit()) {
18936     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
18937                                       TII->get(X86::MOV64rm), X86::RDI)
18938     .addReg(X86::RIP)
18939     .addImm(0).addReg(0)
18940     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
18941                       MI->getOperand(3).getTargetFlags())
18942     .addReg(0);
18943     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL64m));
18944     addDirectMem(MIB, X86::RDI);
18945     MIB.addReg(X86::RAX, RegState::ImplicitDefine).addRegMask(RegMask);
18946   } else if (F->getTarget().getRelocationModel() != Reloc::PIC_) {
18947     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
18948                                       TII->get(X86::MOV32rm), X86::EAX)
18949     .addReg(0)
18950     .addImm(0).addReg(0)
18951     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
18952                       MI->getOperand(3).getTargetFlags())
18953     .addReg(0);
18954     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL32m));
18955     addDirectMem(MIB, X86::EAX);
18956     MIB.addReg(X86::EAX, RegState::ImplicitDefine).addRegMask(RegMask);
18957   } else {
18958     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
18959                                       TII->get(X86::MOV32rm), X86::EAX)
18960     .addReg(TII->getGlobalBaseReg(F))
18961     .addImm(0).addReg(0)
18962     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
18963                       MI->getOperand(3).getTargetFlags())
18964     .addReg(0);
18965     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL32m));
18966     addDirectMem(MIB, X86::EAX);
18967     MIB.addReg(X86::EAX, RegState::ImplicitDefine).addRegMask(RegMask);
18968   }
18969
18970   MI->eraseFromParent(); // The pseudo instruction is gone now.
18971   return BB;
18972 }
18973
18974 MachineBasicBlock *
18975 X86TargetLowering::emitEHSjLjSetJmp(MachineInstr *MI,
18976                                     MachineBasicBlock *MBB) const {
18977   DebugLoc DL = MI->getDebugLoc();
18978   MachineFunction *MF = MBB->getParent();
18979   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
18980   MachineRegisterInfo &MRI = MF->getRegInfo();
18981
18982   const BasicBlock *BB = MBB->getBasicBlock();
18983   MachineFunction::iterator I = MBB;
18984   ++I;
18985
18986   // Memory Reference
18987   MachineInstr::mmo_iterator MMOBegin = MI->memoperands_begin();
18988   MachineInstr::mmo_iterator MMOEnd = MI->memoperands_end();
18989
18990   unsigned DstReg;
18991   unsigned MemOpndSlot = 0;
18992
18993   unsigned CurOp = 0;
18994
18995   DstReg = MI->getOperand(CurOp++).getReg();
18996   const TargetRegisterClass *RC = MRI.getRegClass(DstReg);
18997   assert(RC->hasType(MVT::i32) && "Invalid destination!");
18998   unsigned mainDstReg = MRI.createVirtualRegister(RC);
18999   unsigned restoreDstReg = MRI.createVirtualRegister(RC);
19000
19001   MemOpndSlot = CurOp;
19002
19003   MVT PVT = getPointerTy();
19004   assert((PVT == MVT::i64 || PVT == MVT::i32) &&
19005          "Invalid Pointer Size!");
19006
19007   // For v = setjmp(buf), we generate
19008   //
19009   // thisMBB:
19010   //  buf[LabelOffset] = restoreMBB
19011   //  SjLjSetup restoreMBB
19012   //
19013   // mainMBB:
19014   //  v_main = 0
19015   //
19016   // sinkMBB:
19017   //  v = phi(main, restore)
19018   //
19019   // restoreMBB:
19020   //  if base pointer being used, load it from frame
19021   //  v_restore = 1
19022
19023   MachineBasicBlock *thisMBB = MBB;
19024   MachineBasicBlock *mainMBB = MF->CreateMachineBasicBlock(BB);
19025   MachineBasicBlock *sinkMBB = MF->CreateMachineBasicBlock(BB);
19026   MachineBasicBlock *restoreMBB = MF->CreateMachineBasicBlock(BB);
19027   MF->insert(I, mainMBB);
19028   MF->insert(I, sinkMBB);
19029   MF->push_back(restoreMBB);
19030
19031   MachineInstrBuilder MIB;
19032
19033   // Transfer the remainder of BB and its successor edges to sinkMBB.
19034   sinkMBB->splice(sinkMBB->begin(), MBB,
19035                   std::next(MachineBasicBlock::iterator(MI)), MBB->end());
19036   sinkMBB->transferSuccessorsAndUpdatePHIs(MBB);
19037
19038   // thisMBB:
19039   unsigned PtrStoreOpc = 0;
19040   unsigned LabelReg = 0;
19041   const int64_t LabelOffset = 1 * PVT.getStoreSize();
19042   Reloc::Model RM = MF->getTarget().getRelocationModel();
19043   bool UseImmLabel = (MF->getTarget().getCodeModel() == CodeModel::Small) &&
19044                      (RM == Reloc::Static || RM == Reloc::DynamicNoPIC);
19045
19046   // Prepare IP either in reg or imm.
19047   if (!UseImmLabel) {
19048     PtrStoreOpc = (PVT == MVT::i64) ? X86::MOV64mr : X86::MOV32mr;
19049     const TargetRegisterClass *PtrRC = getRegClassFor(PVT);
19050     LabelReg = MRI.createVirtualRegister(PtrRC);
19051     if (Subtarget->is64Bit()) {
19052       MIB = BuildMI(*thisMBB, MI, DL, TII->get(X86::LEA64r), LabelReg)
19053               .addReg(X86::RIP)
19054               .addImm(0)
19055               .addReg(0)
19056               .addMBB(restoreMBB)
19057               .addReg(0);
19058     } else {
19059       const X86InstrInfo *XII = static_cast<const X86InstrInfo*>(TII);
19060       MIB = BuildMI(*thisMBB, MI, DL, TII->get(X86::LEA32r), LabelReg)
19061               .addReg(XII->getGlobalBaseReg(MF))
19062               .addImm(0)
19063               .addReg(0)
19064               .addMBB(restoreMBB, Subtarget->ClassifyBlockAddressReference())
19065               .addReg(0);
19066     }
19067   } else
19068     PtrStoreOpc = (PVT == MVT::i64) ? X86::MOV64mi32 : X86::MOV32mi;
19069   // Store IP
19070   MIB = BuildMI(*thisMBB, MI, DL, TII->get(PtrStoreOpc));
19071   for (unsigned i = 0; i < X86::AddrNumOperands; ++i) {
19072     if (i == X86::AddrDisp)
19073       MIB.addDisp(MI->getOperand(MemOpndSlot + i), LabelOffset);
19074     else
19075       MIB.addOperand(MI->getOperand(MemOpndSlot + i));
19076   }
19077   if (!UseImmLabel)
19078     MIB.addReg(LabelReg);
19079   else
19080     MIB.addMBB(restoreMBB);
19081   MIB.setMemRefs(MMOBegin, MMOEnd);
19082   // Setup
19083   MIB = BuildMI(*thisMBB, MI, DL, TII->get(X86::EH_SjLj_Setup))
19084           .addMBB(restoreMBB);
19085
19086   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
19087   MIB.addRegMask(RegInfo->getNoPreservedMask());
19088   thisMBB->addSuccessor(mainMBB);
19089   thisMBB->addSuccessor(restoreMBB);
19090
19091   // mainMBB:
19092   //  EAX = 0
19093   BuildMI(mainMBB, DL, TII->get(X86::MOV32r0), mainDstReg);
19094   mainMBB->addSuccessor(sinkMBB);
19095
19096   // sinkMBB:
19097   BuildMI(*sinkMBB, sinkMBB->begin(), DL,
19098           TII->get(X86::PHI), DstReg)
19099     .addReg(mainDstReg).addMBB(mainMBB)
19100     .addReg(restoreDstReg).addMBB(restoreMBB);
19101
19102   // restoreMBB:
19103   if (RegInfo->hasBasePointer(*MF)) {
19104     const bool Uses64BitFramePtr =
19105         Subtarget->isTarget64BitLP64() || Subtarget->isTargetNaCl64();
19106     X86MachineFunctionInfo *X86FI = MF->getInfo<X86MachineFunctionInfo>();
19107     X86FI->setRestoreBasePointer(MF);
19108     unsigned FramePtr = RegInfo->getFrameRegister(*MF);
19109     unsigned BasePtr = RegInfo->getBaseRegister();
19110     unsigned Opm = Uses64BitFramePtr ? X86::MOV64rm : X86::MOV32rm;
19111     addRegOffset(BuildMI(restoreMBB, DL, TII->get(Opm), BasePtr),
19112                  FramePtr, true, X86FI->getRestoreBasePointerOffset())
19113       .setMIFlag(MachineInstr::FrameSetup);
19114   }
19115   BuildMI(restoreMBB, DL, TII->get(X86::MOV32ri), restoreDstReg).addImm(1);
19116   BuildMI(restoreMBB, DL, TII->get(X86::JMP_1)).addMBB(sinkMBB);
19117   restoreMBB->addSuccessor(sinkMBB);
19118
19119   MI->eraseFromParent();
19120   return sinkMBB;
19121 }
19122
19123 MachineBasicBlock *
19124 X86TargetLowering::emitEHSjLjLongJmp(MachineInstr *MI,
19125                                      MachineBasicBlock *MBB) const {
19126   DebugLoc DL = MI->getDebugLoc();
19127   MachineFunction *MF = MBB->getParent();
19128   const TargetInstrInfo *TII = Subtarget->getInstrInfo();
19129   MachineRegisterInfo &MRI = MF->getRegInfo();
19130
19131   // Memory Reference
19132   MachineInstr::mmo_iterator MMOBegin = MI->memoperands_begin();
19133   MachineInstr::mmo_iterator MMOEnd = MI->memoperands_end();
19134
19135   MVT PVT = getPointerTy();
19136   assert((PVT == MVT::i64 || PVT == MVT::i32) &&
19137          "Invalid Pointer Size!");
19138
19139   const TargetRegisterClass *RC =
19140     (PVT == MVT::i64) ? &X86::GR64RegClass : &X86::GR32RegClass;
19141   unsigned Tmp = MRI.createVirtualRegister(RC);
19142   // Since FP is only updated here but NOT referenced, it's treated as GPR.
19143   const X86RegisterInfo *RegInfo = Subtarget->getRegisterInfo();
19144   unsigned FP = (PVT == MVT::i64) ? X86::RBP : X86::EBP;
19145   unsigned SP = RegInfo->getStackRegister();
19146
19147   MachineInstrBuilder MIB;
19148
19149   const int64_t LabelOffset = 1 * PVT.getStoreSize();
19150   const int64_t SPOffset = 2 * PVT.getStoreSize();
19151
19152   unsigned PtrLoadOpc = (PVT == MVT::i64) ? X86::MOV64rm : X86::MOV32rm;
19153   unsigned IJmpOpc = (PVT == MVT::i64) ? X86::JMP64r : X86::JMP32r;
19154
19155   // Reload FP
19156   MIB = BuildMI(*MBB, MI, DL, TII->get(PtrLoadOpc), FP);
19157   for (unsigned i = 0; i < X86::AddrNumOperands; ++i)
19158     MIB.addOperand(MI->getOperand(i));
19159   MIB.setMemRefs(MMOBegin, MMOEnd);
19160   // Reload IP
19161   MIB = BuildMI(*MBB, MI, DL, TII->get(PtrLoadOpc), Tmp);
19162   for (unsigned i = 0; i < X86::AddrNumOperands; ++i) {
19163     if (i == X86::AddrDisp)
19164       MIB.addDisp(MI->getOperand(i), LabelOffset);
19165     else
19166       MIB.addOperand(MI->getOperand(i));
19167   }
19168   MIB.setMemRefs(MMOBegin, MMOEnd);
19169   // Reload SP
19170   MIB = BuildMI(*MBB, MI, DL, TII->get(PtrLoadOpc), SP);
19171   for (unsigned i = 0; i < X86::AddrNumOperands; ++i) {
19172     if (i == X86::AddrDisp)
19173       MIB.addDisp(MI->getOperand(i), SPOffset);
19174     else
19175       MIB.addOperand(MI->getOperand(i));
19176   }
19177   MIB.setMemRefs(MMOBegin, MMOEnd);
19178   // Jump
19179   BuildMI(*MBB, MI, DL, TII->get(IJmpOpc)).addReg(Tmp);
19180
19181   MI->eraseFromParent();
19182   return MBB;
19183 }
19184
19185 // Replace 213-type (isel default) FMA3 instructions with 231-type for
19186 // accumulator loops. Writing back to the accumulator allows the coalescer
19187 // to remove extra copies in the loop.
19188 MachineBasicBlock *
19189 X86TargetLowering::emitFMA3Instr(MachineInstr *MI,
19190                                  MachineBasicBlock *MBB) const {
19191   MachineOperand &AddendOp = MI->getOperand(3);
19192
19193   // Bail out early if the addend isn't a register - we can't switch these.
19194   if (!AddendOp.isReg())
19195     return MBB;
19196
19197   MachineFunction &MF = *MBB->getParent();
19198   MachineRegisterInfo &MRI = MF.getRegInfo();
19199
19200   // Check whether the addend is defined by a PHI:
19201   assert(MRI.hasOneDef(AddendOp.getReg()) && "Multiple defs in SSA?");
19202   MachineInstr &AddendDef = *MRI.def_instr_begin(AddendOp.getReg());
19203   if (!AddendDef.isPHI())
19204     return MBB;
19205
19206   // Look for the following pattern:
19207   // loop:
19208   //   %addend = phi [%entry, 0], [%loop, %result]
19209   //   ...
19210   //   %result<tied1> = FMA213 %m2<tied0>, %m1, %addend
19211
19212   // Replace with:
19213   //   loop:
19214   //   %addend = phi [%entry, 0], [%loop, %result]
19215   //   ...
19216   //   %result<tied1> = FMA231 %addend<tied0>, %m1, %m2
19217
19218   for (unsigned i = 1, e = AddendDef.getNumOperands(); i < e; i += 2) {
19219     assert(AddendDef.getOperand(i).isReg());
19220     MachineOperand PHISrcOp = AddendDef.getOperand(i);
19221     MachineInstr &PHISrcInst = *MRI.def_instr_begin(PHISrcOp.getReg());
19222     if (&PHISrcInst == MI) {
19223       // Found a matching instruction.
19224       unsigned NewFMAOpc = 0;
19225       switch (MI->getOpcode()) {
19226         case X86::VFMADDPDr213r: NewFMAOpc = X86::VFMADDPDr231r; break;
19227         case X86::VFMADDPSr213r: NewFMAOpc = X86::VFMADDPSr231r; break;
19228         case X86::VFMADDSDr213r: NewFMAOpc = X86::VFMADDSDr231r; break;
19229         case X86::VFMADDSSr213r: NewFMAOpc = X86::VFMADDSSr231r; break;
19230         case X86::VFMSUBPDr213r: NewFMAOpc = X86::VFMSUBPDr231r; break;
19231         case X86::VFMSUBPSr213r: NewFMAOpc = X86::VFMSUBPSr231r; break;
19232         case X86::VFMSUBSDr213r: NewFMAOpc = X86::VFMSUBSDr231r; break;
19233         case X86::VFMSUBSSr213r: NewFMAOpc = X86::VFMSUBSSr231r; break;
19234         case X86::VFNMADDPDr213r: NewFMAOpc = X86::VFNMADDPDr231r; break;
19235         case X86::VFNMADDPSr213r: NewFMAOpc = X86::VFNMADDPSr231r; break;
19236         case X86::VFNMADDSDr213r: NewFMAOpc = X86::VFNMADDSDr231r; break;
19237         case X86::VFNMADDSSr213r: NewFMAOpc = X86::VFNMADDSSr231r; break;
19238         case X86::VFNMSUBPDr213r: NewFMAOpc = X86::VFNMSUBPDr231r; break;
19239         case X86::VFNMSUBPSr213r: NewFMAOpc = X86::VFNMSUBPSr231r; break;
19240         case X86::VFNMSUBSDr213r: NewFMAOpc = X86::VFNMSUBSDr231r; break;
19241         case X86::VFNMSUBSSr213r: NewFMAOpc = X86::VFNMSUBSSr231r; break;
19242         case X86::VFMADDSUBPDr213r: NewFMAOpc = X86::VFMADDSUBPDr231r; break;
19243         case X86::VFMADDSUBPSr213r: NewFMAOpc = X86::VFMADDSUBPSr231r; break;
19244         case X86::VFMSUBADDPDr213r: NewFMAOpc = X86::VFMSUBADDPDr231r; break;
19245         case X86::VFMSUBADDPSr213r: NewFMAOpc = X86::VFMSUBADDPSr231r; break;
19246
19247         case X86::VFMADDPDr213rY: NewFMAOpc = X86::VFMADDPDr231rY; break;
19248         case X86::VFMADDPSr213rY: NewFMAOpc = X86::VFMADDPSr231rY; break;
19249         case X86::VFMSUBPDr213rY: NewFMAOpc = X86::VFMSUBPDr231rY; break;
19250         case X86::VFMSUBPSr213rY: NewFMAOpc = X86::VFMSUBPSr231rY; break;
19251         case X86::VFNMADDPDr213rY: NewFMAOpc = X86::VFNMADDPDr231rY; break;
19252         case X86::VFNMADDPSr213rY: NewFMAOpc = X86::VFNMADDPSr231rY; break;
19253         case X86::VFNMSUBPDr213rY: NewFMAOpc = X86::VFNMSUBPDr231rY; break;
19254         case X86::VFNMSUBPSr213rY: NewFMAOpc = X86::VFNMSUBPSr231rY; break;
19255         case X86::VFMADDSUBPDr213rY: NewFMAOpc = X86::VFMADDSUBPDr231rY; break;
19256         case X86::VFMADDSUBPSr213rY: NewFMAOpc = X86::VFMADDSUBPSr231rY; break;
19257         case X86::VFMSUBADDPDr213rY: NewFMAOpc = X86::VFMSUBADDPDr231rY; break;
19258         case X86::VFMSUBADDPSr213rY: NewFMAOpc = X86::VFMSUBADDPSr231rY; break;
19259         default: llvm_unreachable("Unrecognized FMA variant.");
19260       }
19261
19262       const TargetInstrInfo &TII = *Subtarget->getInstrInfo();
19263       MachineInstrBuilder MIB =
19264         BuildMI(MF, MI->getDebugLoc(), TII.get(NewFMAOpc))
19265         .addOperand(MI->getOperand(0))
19266         .addOperand(MI->getOperand(3))
19267         .addOperand(MI->getOperand(2))
19268         .addOperand(MI->getOperand(1));
19269       MBB->insert(MachineBasicBlock::iterator(MI), MIB);
19270       MI->eraseFromParent();
19271     }
19272   }
19273
19274   return MBB;
19275 }
19276
19277 MachineBasicBlock *
19278 X86TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
19279                                                MachineBasicBlock *BB) const {
19280   switch (MI->getOpcode()) {
19281   default: llvm_unreachable("Unexpected instr type to insert");
19282   case X86::TAILJMPd64:
19283   case X86::TAILJMPr64:
19284   case X86::TAILJMPm64:
19285   case X86::TAILJMPd64_REX:
19286   case X86::TAILJMPr64_REX:
19287   case X86::TAILJMPm64_REX:
19288     llvm_unreachable("TAILJMP64 would not be touched here.");
19289   case X86::TCRETURNdi64:
19290   case X86::TCRETURNri64:
19291   case X86::TCRETURNmi64:
19292     return BB;
19293   case X86::WIN_ALLOCA:
19294     return EmitLoweredWinAlloca(MI, BB);
19295   case X86::SEG_ALLOCA_32:
19296   case X86::SEG_ALLOCA_64:
19297     return EmitLoweredSegAlloca(MI, BB);
19298   case X86::TLSCall_32:
19299   case X86::TLSCall_64:
19300     return EmitLoweredTLSCall(MI, BB);
19301   case X86::CMOV_GR8:
19302   case X86::CMOV_FR32:
19303   case X86::CMOV_FR64:
19304   case X86::CMOV_V4F32:
19305   case X86::CMOV_V2F64:
19306   case X86::CMOV_V2I64:
19307   case X86::CMOV_V8F32:
19308   case X86::CMOV_V4F64:
19309   case X86::CMOV_V4I64:
19310   case X86::CMOV_V16F32:
19311   case X86::CMOV_V8F64:
19312   case X86::CMOV_V8I64:
19313   case X86::CMOV_GR16:
19314   case X86::CMOV_GR32:
19315   case X86::CMOV_RFP32:
19316   case X86::CMOV_RFP64:
19317   case X86::CMOV_RFP80:
19318     return EmitLoweredSelect(MI, BB);
19319
19320   case X86::FP32_TO_INT16_IN_MEM:
19321   case X86::FP32_TO_INT32_IN_MEM:
19322   case X86::FP32_TO_INT64_IN_MEM:
19323   case X86::FP64_TO_INT16_IN_MEM:
19324   case X86::FP64_TO_INT32_IN_MEM:
19325   case X86::FP64_TO_INT64_IN_MEM:
19326   case X86::FP80_TO_INT16_IN_MEM:
19327   case X86::FP80_TO_INT32_IN_MEM:
19328   case X86::FP80_TO_INT64_IN_MEM: {
19329     MachineFunction *F = BB->getParent();
19330     const TargetInstrInfo *TII = Subtarget->getInstrInfo();
19331     DebugLoc DL = MI->getDebugLoc();
19332
19333     // Change the floating point control register to use "round towards zero"
19334     // mode when truncating to an integer value.
19335     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2, false);
19336     addFrameReference(BuildMI(*BB, MI, DL,
19337                               TII->get(X86::FNSTCW16m)), CWFrameIdx);
19338
19339     // Load the old value of the high byte of the control word...
19340     unsigned OldCW =
19341       F->getRegInfo().createVirtualRegister(&X86::GR16RegClass);
19342     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16rm), OldCW),
19343                       CWFrameIdx);
19344
19345     // Set the high part to be round to zero...
19346     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16mi)), CWFrameIdx)
19347       .addImm(0xC7F);
19348
19349     // Reload the modified control word now...
19350     addFrameReference(BuildMI(*BB, MI, DL,
19351                               TII->get(X86::FLDCW16m)), CWFrameIdx);
19352
19353     // Restore the memory image of control word to original value
19354     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16mr)), CWFrameIdx)
19355       .addReg(OldCW);
19356
19357     // Get the X86 opcode to use.
19358     unsigned Opc;
19359     switch (MI->getOpcode()) {
19360     default: llvm_unreachable("illegal opcode!");
19361     case X86::FP32_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m32; break;
19362     case X86::FP32_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m32; break;
19363     case X86::FP32_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m32; break;
19364     case X86::FP64_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m64; break;
19365     case X86::FP64_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m64; break;
19366     case X86::FP64_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m64; break;
19367     case X86::FP80_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m80; break;
19368     case X86::FP80_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m80; break;
19369     case X86::FP80_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m80; break;
19370     }
19371
19372     X86AddressMode AM;
19373     MachineOperand &Op = MI->getOperand(0);
19374     if (Op.isReg()) {
19375       AM.BaseType = X86AddressMode::RegBase;
19376       AM.Base.Reg = Op.getReg();
19377     } else {
19378       AM.BaseType = X86AddressMode::FrameIndexBase;
19379       AM.Base.FrameIndex = Op.getIndex();
19380     }
19381     Op = MI->getOperand(1);
19382     if (Op.isImm())
19383       AM.Scale = Op.getImm();
19384     Op = MI->getOperand(2);
19385     if (Op.isImm())
19386       AM.IndexReg = Op.getImm();
19387     Op = MI->getOperand(3);
19388     if (Op.isGlobal()) {
19389       AM.GV = Op.getGlobal();
19390     } else {
19391       AM.Disp = Op.getImm();
19392     }
19393     addFullAddress(BuildMI(*BB, MI, DL, TII->get(Opc)), AM)
19394                       .addReg(MI->getOperand(X86::AddrNumOperands).getReg());
19395
19396     // Reload the original control word now.
19397     addFrameReference(BuildMI(*BB, MI, DL,
19398                               TII->get(X86::FLDCW16m)), CWFrameIdx);
19399
19400     MI->eraseFromParent();   // The pseudo instruction is gone now.
19401     return BB;
19402   }
19403     // String/text processing lowering.
19404   case X86::PCMPISTRM128REG:
19405   case X86::VPCMPISTRM128REG:
19406   case X86::PCMPISTRM128MEM:
19407   case X86::VPCMPISTRM128MEM:
19408   case X86::PCMPESTRM128REG:
19409   case X86::VPCMPESTRM128REG:
19410   case X86::PCMPESTRM128MEM:
19411   case X86::VPCMPESTRM128MEM:
19412     assert(Subtarget->hasSSE42() &&
19413            "Target must have SSE4.2 or AVX features enabled");
19414     return EmitPCMPSTRM(MI, BB, Subtarget->getInstrInfo());
19415
19416   // String/text processing lowering.
19417   case X86::PCMPISTRIREG:
19418   case X86::VPCMPISTRIREG:
19419   case X86::PCMPISTRIMEM:
19420   case X86::VPCMPISTRIMEM:
19421   case X86::PCMPESTRIREG:
19422   case X86::VPCMPESTRIREG:
19423   case X86::PCMPESTRIMEM:
19424   case X86::VPCMPESTRIMEM:
19425     assert(Subtarget->hasSSE42() &&
19426            "Target must have SSE4.2 or AVX features enabled");
19427     return EmitPCMPSTRI(MI, BB, Subtarget->getInstrInfo());
19428
19429   // Thread synchronization.
19430   case X86::MONITOR:
19431     return EmitMonitor(MI, BB, Subtarget);
19432
19433   // xbegin
19434   case X86::XBEGIN:
19435     return EmitXBegin(MI, BB, Subtarget->getInstrInfo());
19436
19437   case X86::VASTART_SAVE_XMM_REGS:
19438     return EmitVAStartSaveXMMRegsWithCustomInserter(MI, BB);
19439
19440   case X86::VAARG_64:
19441     return EmitVAARG64WithCustomInserter(MI, BB);
19442
19443   case X86::EH_SjLj_SetJmp32:
19444   case X86::EH_SjLj_SetJmp64:
19445     return emitEHSjLjSetJmp(MI, BB);
19446
19447   case X86::EH_SjLj_LongJmp32:
19448   case X86::EH_SjLj_LongJmp64:
19449     return emitEHSjLjLongJmp(MI, BB);
19450
19451   case TargetOpcode::STATEPOINT:
19452     // As an implementation detail, STATEPOINT shares the STACKMAP format at
19453     // this point in the process.  We diverge later.
19454     return emitPatchPoint(MI, BB);
19455
19456   case TargetOpcode::STACKMAP:
19457   case TargetOpcode::PATCHPOINT:
19458     return emitPatchPoint(MI, BB);
19459
19460   case X86::VFMADDPDr213r:
19461   case X86::VFMADDPSr213r:
19462   case X86::VFMADDSDr213r:
19463   case X86::VFMADDSSr213r:
19464   case X86::VFMSUBPDr213r:
19465   case X86::VFMSUBPSr213r:
19466   case X86::VFMSUBSDr213r:
19467   case X86::VFMSUBSSr213r:
19468   case X86::VFNMADDPDr213r:
19469   case X86::VFNMADDPSr213r:
19470   case X86::VFNMADDSDr213r:
19471   case X86::VFNMADDSSr213r:
19472   case X86::VFNMSUBPDr213r:
19473   case X86::VFNMSUBPSr213r:
19474   case X86::VFNMSUBSDr213r:
19475   case X86::VFNMSUBSSr213r:
19476   case X86::VFMADDSUBPDr213r:
19477   case X86::VFMADDSUBPSr213r:
19478   case X86::VFMSUBADDPDr213r:
19479   case X86::VFMSUBADDPSr213r:
19480   case X86::VFMADDPDr213rY:
19481   case X86::VFMADDPSr213rY:
19482   case X86::VFMSUBPDr213rY:
19483   case X86::VFMSUBPSr213rY:
19484   case X86::VFNMADDPDr213rY:
19485   case X86::VFNMADDPSr213rY:
19486   case X86::VFNMSUBPDr213rY:
19487   case X86::VFNMSUBPSr213rY:
19488   case X86::VFMADDSUBPDr213rY:
19489   case X86::VFMADDSUBPSr213rY:
19490   case X86::VFMSUBADDPDr213rY:
19491   case X86::VFMSUBADDPSr213rY:
19492     return emitFMA3Instr(MI, BB);
19493   }
19494 }
19495
19496 //===----------------------------------------------------------------------===//
19497 //                           X86 Optimization Hooks
19498 //===----------------------------------------------------------------------===//
19499
19500 void X86TargetLowering::computeKnownBitsForTargetNode(const SDValue Op,
19501                                                       APInt &KnownZero,
19502                                                       APInt &KnownOne,
19503                                                       const SelectionDAG &DAG,
19504                                                       unsigned Depth) const {
19505   unsigned BitWidth = KnownZero.getBitWidth();
19506   unsigned Opc = Op.getOpcode();
19507   assert((Opc >= ISD::BUILTIN_OP_END ||
19508           Opc == ISD::INTRINSIC_WO_CHAIN ||
19509           Opc == ISD::INTRINSIC_W_CHAIN ||
19510           Opc == ISD::INTRINSIC_VOID) &&
19511          "Should use MaskedValueIsZero if you don't know whether Op"
19512          " is a target node!");
19513
19514   KnownZero = KnownOne = APInt(BitWidth, 0);   // Don't know anything.
19515   switch (Opc) {
19516   default: break;
19517   case X86ISD::ADD:
19518   case X86ISD::SUB:
19519   case X86ISD::ADC:
19520   case X86ISD::SBB:
19521   case X86ISD::SMUL:
19522   case X86ISD::UMUL:
19523   case X86ISD::INC:
19524   case X86ISD::DEC:
19525   case X86ISD::OR:
19526   case X86ISD::XOR:
19527   case X86ISD::AND:
19528     // These nodes' second result is a boolean.
19529     if (Op.getResNo() == 0)
19530       break;
19531     // Fallthrough
19532   case X86ISD::SETCC:
19533     KnownZero |= APInt::getHighBitsSet(BitWidth, BitWidth - 1);
19534     break;
19535   case ISD::INTRINSIC_WO_CHAIN: {
19536     unsigned IntId = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
19537     unsigned NumLoBits = 0;
19538     switch (IntId) {
19539     default: break;
19540     case Intrinsic::x86_sse_movmsk_ps:
19541     case Intrinsic::x86_avx_movmsk_ps_256:
19542     case Intrinsic::x86_sse2_movmsk_pd:
19543     case Intrinsic::x86_avx_movmsk_pd_256:
19544     case Intrinsic::x86_mmx_pmovmskb:
19545     case Intrinsic::x86_sse2_pmovmskb_128:
19546     case Intrinsic::x86_avx2_pmovmskb: {
19547       // High bits of movmskp{s|d}, pmovmskb are known zero.
19548       switch (IntId) {
19549         default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
19550         case Intrinsic::x86_sse_movmsk_ps:      NumLoBits = 4; break;
19551         case Intrinsic::x86_avx_movmsk_ps_256:  NumLoBits = 8; break;
19552         case Intrinsic::x86_sse2_movmsk_pd:     NumLoBits = 2; break;
19553         case Intrinsic::x86_avx_movmsk_pd_256:  NumLoBits = 4; break;
19554         case Intrinsic::x86_mmx_pmovmskb:       NumLoBits = 8; break;
19555         case Intrinsic::x86_sse2_pmovmskb_128:  NumLoBits = 16; break;
19556         case Intrinsic::x86_avx2_pmovmskb:      NumLoBits = 32; break;
19557       }
19558       KnownZero = APInt::getHighBitsSet(BitWidth, BitWidth - NumLoBits);
19559       break;
19560     }
19561     }
19562     break;
19563   }
19564   }
19565 }
19566
19567 unsigned X86TargetLowering::ComputeNumSignBitsForTargetNode(
19568   SDValue Op,
19569   const SelectionDAG &,
19570   unsigned Depth) const {
19571   // SETCC_CARRY sets the dest to ~0 for true or 0 for false.
19572   if (Op.getOpcode() == X86ISD::SETCC_CARRY)
19573     return Op.getValueType().getScalarType().getSizeInBits();
19574
19575   // Fallback case.
19576   return 1;
19577 }
19578
19579 /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
19580 /// node is a GlobalAddress + offset.
19581 bool X86TargetLowering::isGAPlusOffset(SDNode *N,
19582                                        const GlobalValue* &GA,
19583                                        int64_t &Offset) const {
19584   if (N->getOpcode() == X86ISD::Wrapper) {
19585     if (isa<GlobalAddressSDNode>(N->getOperand(0))) {
19586       GA = cast<GlobalAddressSDNode>(N->getOperand(0))->getGlobal();
19587       Offset = cast<GlobalAddressSDNode>(N->getOperand(0))->getOffset();
19588       return true;
19589     }
19590   }
19591   return TargetLowering::isGAPlusOffset(N, GA, Offset);
19592 }
19593
19594 /// isShuffleHigh128VectorInsertLow - Checks whether the shuffle node is the
19595 /// same as extracting the high 128-bit part of 256-bit vector and then
19596 /// inserting the result into the low part of a new 256-bit vector
19597 static bool isShuffleHigh128VectorInsertLow(ShuffleVectorSDNode *SVOp) {
19598   EVT VT = SVOp->getValueType(0);
19599   unsigned NumElems = VT.getVectorNumElements();
19600
19601   // vector_shuffle <4, 5, 6, 7, u, u, u, u> or <2, 3, u, u>
19602   for (unsigned i = 0, j = NumElems/2; i != NumElems/2; ++i, ++j)
19603     if (!isUndefOrEqual(SVOp->getMaskElt(i), j) ||
19604         SVOp->getMaskElt(j) >= 0)
19605       return false;
19606
19607   return true;
19608 }
19609
19610 /// isShuffleLow128VectorInsertHigh - Checks whether the shuffle node is the
19611 /// same as extracting the low 128-bit part of 256-bit vector and then
19612 /// inserting the result into the high part of a new 256-bit vector
19613 static bool isShuffleLow128VectorInsertHigh(ShuffleVectorSDNode *SVOp) {
19614   EVT VT = SVOp->getValueType(0);
19615   unsigned NumElems = VT.getVectorNumElements();
19616
19617   // vector_shuffle <u, u, u, u, 0, 1, 2, 3> or <u, u, 0, 1>
19618   for (unsigned i = NumElems/2, j = 0; i != NumElems; ++i, ++j)
19619     if (!isUndefOrEqual(SVOp->getMaskElt(i), j) ||
19620         SVOp->getMaskElt(j) >= 0)
19621       return false;
19622
19623   return true;
19624 }
19625
19626 /// PerformShuffleCombine256 - Performs shuffle combines for 256-bit vectors.
19627 static SDValue PerformShuffleCombine256(SDNode *N, SelectionDAG &DAG,
19628                                         TargetLowering::DAGCombinerInfo &DCI,
19629                                         const X86Subtarget* Subtarget) {
19630   SDLoc dl(N);
19631   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
19632   SDValue V1 = SVOp->getOperand(0);
19633   SDValue V2 = SVOp->getOperand(1);
19634   EVT VT = SVOp->getValueType(0);
19635   unsigned NumElems = VT.getVectorNumElements();
19636
19637   if (V1.getOpcode() == ISD::CONCAT_VECTORS &&
19638       V2.getOpcode() == ISD::CONCAT_VECTORS) {
19639     //
19640     //                   0,0,0,...
19641     //                      |
19642     //    V      UNDEF    BUILD_VECTOR    UNDEF
19643     //     \      /           \           /
19644     //  CONCAT_VECTOR         CONCAT_VECTOR
19645     //         \                  /
19646     //          \                /
19647     //          RESULT: V + zero extended
19648     //
19649     if (V2.getOperand(0).getOpcode() != ISD::BUILD_VECTOR ||
19650         V2.getOperand(1).getOpcode() != ISD::UNDEF ||
19651         V1.getOperand(1).getOpcode() != ISD::UNDEF)
19652       return SDValue();
19653
19654     if (!ISD::isBuildVectorAllZeros(V2.getOperand(0).getNode()))
19655       return SDValue();
19656
19657     // To match the shuffle mask, the first half of the mask should
19658     // be exactly the first vector, and all the rest a splat with the
19659     // first element of the second one.
19660     for (unsigned i = 0; i != NumElems/2; ++i)
19661       if (!isUndefOrEqual(SVOp->getMaskElt(i), i) ||
19662           !isUndefOrEqual(SVOp->getMaskElt(i+NumElems/2), NumElems))
19663         return SDValue();
19664
19665     // If V1 is coming from a vector load then just fold to a VZEXT_LOAD.
19666     if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(V1.getOperand(0))) {
19667       if (Ld->hasNUsesOfValue(1, 0)) {
19668         SDVTList Tys = DAG.getVTList(MVT::v4i64, MVT::Other);
19669         SDValue Ops[] = { Ld->getChain(), Ld->getBasePtr() };
19670         SDValue ResNode =
19671           DAG.getMemIntrinsicNode(X86ISD::VZEXT_LOAD, dl, Tys, Ops,
19672                                   Ld->getMemoryVT(),
19673                                   Ld->getPointerInfo(),
19674                                   Ld->getAlignment(),
19675                                   false/*isVolatile*/, true/*ReadMem*/,
19676                                   false/*WriteMem*/);
19677
19678         // Make sure the newly-created LOAD is in the same position as Ld in
19679         // terms of dependency. We create a TokenFactor for Ld and ResNode,
19680         // and update uses of Ld's output chain to use the TokenFactor.
19681         if (Ld->hasAnyUseOfValue(1)) {
19682           SDValue NewChain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
19683                              SDValue(Ld, 1), SDValue(ResNode.getNode(), 1));
19684           DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), NewChain);
19685           DAG.UpdateNodeOperands(NewChain.getNode(), SDValue(Ld, 1),
19686                                  SDValue(ResNode.getNode(), 1));
19687         }
19688
19689         return DAG.getNode(ISD::BITCAST, dl, VT, ResNode);
19690       }
19691     }
19692
19693     // Emit a zeroed vector and insert the desired subvector on its
19694     // first half.
19695     SDValue Zeros = getZeroVector(VT, Subtarget, DAG, dl);
19696     SDValue InsV = Insert128BitVector(Zeros, V1.getOperand(0), 0, DAG, dl);
19697     return DCI.CombineTo(N, InsV);
19698   }
19699
19700   //===--------------------------------------------------------------------===//
19701   // Combine some shuffles into subvector extracts and inserts:
19702   //
19703
19704   // vector_shuffle <4, 5, 6, 7, u, u, u, u> or <2, 3, u, u>
19705   if (isShuffleHigh128VectorInsertLow(SVOp)) {
19706     SDValue V = Extract128BitVector(V1, NumElems/2, DAG, dl);
19707     SDValue InsV = Insert128BitVector(DAG.getUNDEF(VT), V, 0, DAG, dl);
19708     return DCI.CombineTo(N, InsV);
19709   }
19710
19711   // vector_shuffle <u, u, u, u, 0, 1, 2, 3> or <u, u, 0, 1>
19712   if (isShuffleLow128VectorInsertHigh(SVOp)) {
19713     SDValue V = Extract128BitVector(V1, 0, DAG, dl);
19714     SDValue InsV = Insert128BitVector(DAG.getUNDEF(VT), V, NumElems/2, DAG, dl);
19715     return DCI.CombineTo(N, InsV);
19716   }
19717
19718   return SDValue();
19719 }
19720
19721 /// \brief Combine an arbitrary chain of shuffles into a single instruction if
19722 /// possible.
19723 ///
19724 /// This is the leaf of the recursive combinine below. When we have found some
19725 /// chain of single-use x86 shuffle instructions and accumulated the combined
19726 /// shuffle mask represented by them, this will try to pattern match that mask
19727 /// into either a single instruction if there is a special purpose instruction
19728 /// for this operation, or into a PSHUFB instruction which is a fully general
19729 /// instruction but should only be used to replace chains over a certain depth.
19730 static bool combineX86ShuffleChain(SDValue Op, SDValue Root, ArrayRef<int> Mask,
19731                                    int Depth, bool HasPSHUFB, SelectionDAG &DAG,
19732                                    TargetLowering::DAGCombinerInfo &DCI,
19733                                    const X86Subtarget *Subtarget) {
19734   assert(!Mask.empty() && "Cannot combine an empty shuffle mask!");
19735
19736   // Find the operand that enters the chain. Note that multiple uses are OK
19737   // here, we're not going to remove the operand we find.
19738   SDValue Input = Op.getOperand(0);
19739   while (Input.getOpcode() == ISD::BITCAST)
19740     Input = Input.getOperand(0);
19741
19742   MVT VT = Input.getSimpleValueType();
19743   MVT RootVT = Root.getSimpleValueType();
19744   SDLoc DL(Root);
19745
19746   // Just remove no-op shuffle masks.
19747   if (Mask.size() == 1) {
19748     DCI.CombineTo(Root.getNode(), DAG.getNode(ISD::BITCAST, DL, RootVT, Input),
19749                   /*AddTo*/ true);
19750     return true;
19751   }
19752
19753   // Use the float domain if the operand type is a floating point type.
19754   bool FloatDomain = VT.isFloatingPoint();
19755
19756   // For floating point shuffles, we don't have free copies in the shuffle
19757   // instructions or the ability to load as part of the instruction, so
19758   // canonicalize their shuffles to UNPCK or MOV variants.
19759   //
19760   // Note that even with AVX we prefer the PSHUFD form of shuffle for integer
19761   // vectors because it can have a load folded into it that UNPCK cannot. This
19762   // doesn't preclude something switching to the shorter encoding post-RA.
19763   //
19764   // FIXME: Should teach these routines about AVX vector widths.
19765   if (FloatDomain && VT.getSizeInBits() == 128) {
19766     if (Mask.equals({0, 0}) || Mask.equals({1, 1})) {
19767       bool Lo = Mask.equals({0, 0});
19768       unsigned Shuffle;
19769       MVT ShuffleVT;
19770       // Check if we have SSE3 which will let us use MOVDDUP. That instruction
19771       // is no slower than UNPCKLPD but has the option to fold the input operand
19772       // into even an unaligned memory load.
19773       if (Lo && Subtarget->hasSSE3()) {
19774         Shuffle = X86ISD::MOVDDUP;
19775         ShuffleVT = MVT::v2f64;
19776       } else {
19777         // We have MOVLHPS and MOVHLPS throughout SSE and they encode smaller
19778         // than the UNPCK variants.
19779         Shuffle = Lo ? X86ISD::MOVLHPS : X86ISD::MOVHLPS;
19780         ShuffleVT = MVT::v4f32;
19781       }
19782       if (Depth == 1 && Root->getOpcode() == Shuffle)
19783         return false; // Nothing to do!
19784       Op = DAG.getNode(ISD::BITCAST, DL, ShuffleVT, Input);
19785       DCI.AddToWorklist(Op.getNode());
19786       if (Shuffle == X86ISD::MOVDDUP)
19787         Op = DAG.getNode(Shuffle, DL, ShuffleVT, Op);
19788       else
19789         Op = DAG.getNode(Shuffle, DL, ShuffleVT, Op, Op);
19790       DCI.AddToWorklist(Op.getNode());
19791       DCI.CombineTo(Root.getNode(), DAG.getNode(ISD::BITCAST, DL, RootVT, Op),
19792                     /*AddTo*/ true);
19793       return true;
19794     }
19795     if (Subtarget->hasSSE3() &&
19796         (Mask.equals({0, 0, 2, 2}) || Mask.equals({1, 1, 3, 3}))) {
19797       bool Lo = Mask.equals({0, 0, 2, 2});
19798       unsigned Shuffle = Lo ? X86ISD::MOVSLDUP : X86ISD::MOVSHDUP;
19799       MVT ShuffleVT = MVT::v4f32;
19800       if (Depth == 1 && Root->getOpcode() == Shuffle)
19801         return false; // Nothing to do!
19802       Op = DAG.getNode(ISD::BITCAST, DL, ShuffleVT, Input);
19803       DCI.AddToWorklist(Op.getNode());
19804       Op = DAG.getNode(Shuffle, DL, ShuffleVT, Op);
19805       DCI.AddToWorklist(Op.getNode());
19806       DCI.CombineTo(Root.getNode(), DAG.getNode(ISD::BITCAST, DL, RootVT, Op),
19807                     /*AddTo*/ true);
19808       return true;
19809     }
19810     if (Mask.equals({0, 0, 1, 1}) || Mask.equals({2, 2, 3, 3})) {
19811       bool Lo = Mask.equals({0, 0, 1, 1});
19812       unsigned Shuffle = Lo ? X86ISD::UNPCKL : X86ISD::UNPCKH;
19813       MVT ShuffleVT = MVT::v4f32;
19814       if (Depth == 1 && Root->getOpcode() == Shuffle)
19815         return false; // Nothing to do!
19816       Op = DAG.getNode(ISD::BITCAST, DL, ShuffleVT, Input);
19817       DCI.AddToWorklist(Op.getNode());
19818       Op = DAG.getNode(Shuffle, DL, ShuffleVT, Op, Op);
19819       DCI.AddToWorklist(Op.getNode());
19820       DCI.CombineTo(Root.getNode(), DAG.getNode(ISD::BITCAST, DL, RootVT, Op),
19821                     /*AddTo*/ true);
19822       return true;
19823     }
19824   }
19825
19826   // We always canonicalize the 8 x i16 and 16 x i8 shuffles into their UNPCK
19827   // variants as none of these have single-instruction variants that are
19828   // superior to the UNPCK formulation.
19829   if (!FloatDomain && VT.getSizeInBits() == 128 &&
19830       (Mask.equals({0, 0, 1, 1, 2, 2, 3, 3}) ||
19831        Mask.equals({4, 4, 5, 5, 6, 6, 7, 7}) ||
19832        Mask.equals({0, 0, 1, 1, 2, 2, 3, 3, 4, 4, 5, 5, 6, 6, 7, 7}) ||
19833        Mask.equals(
19834            {8, 8, 9, 9, 10, 10, 11, 11, 12, 12, 13, 13, 14, 14, 15, 15}))) {
19835     bool Lo = Mask[0] == 0;
19836     unsigned Shuffle = Lo ? X86ISD::UNPCKL : X86ISD::UNPCKH;
19837     if (Depth == 1 && Root->getOpcode() == Shuffle)
19838       return false; // Nothing to do!
19839     MVT ShuffleVT;
19840     switch (Mask.size()) {
19841     case 8:
19842       ShuffleVT = MVT::v8i16;
19843       break;
19844     case 16:
19845       ShuffleVT = MVT::v16i8;
19846       break;
19847     default:
19848       llvm_unreachable("Impossible mask size!");
19849     };
19850     Op = DAG.getNode(ISD::BITCAST, DL, ShuffleVT, Input);
19851     DCI.AddToWorklist(Op.getNode());
19852     Op = DAG.getNode(Shuffle, DL, ShuffleVT, Op, Op);
19853     DCI.AddToWorklist(Op.getNode());
19854     DCI.CombineTo(Root.getNode(), DAG.getNode(ISD::BITCAST, DL, RootVT, Op),
19855                   /*AddTo*/ true);
19856     return true;
19857   }
19858
19859   // Don't try to re-form single instruction chains under any circumstances now
19860   // that we've done encoding canonicalization for them.
19861   if (Depth < 2)
19862     return false;
19863
19864   // If we have 3 or more shuffle instructions or a chain involving PSHUFB, we
19865   // can replace them with a single PSHUFB instruction profitably. Intel's
19866   // manuals suggest only using PSHUFB if doing so replacing 5 instructions, but
19867   // in practice PSHUFB tends to be *very* fast so we're more aggressive.
19868   if ((Depth >= 3 || HasPSHUFB) && Subtarget->hasSSSE3()) {
19869     SmallVector<SDValue, 16> PSHUFBMask;
19870     int NumBytes = VT.getSizeInBits() / 8;
19871     int Ratio = NumBytes / Mask.size();
19872     for (int i = 0; i < NumBytes; ++i) {
19873       if (Mask[i / Ratio] == SM_SentinelUndef) {
19874         PSHUFBMask.push_back(DAG.getUNDEF(MVT::i8));
19875         continue;
19876       }
19877       int M = Mask[i / Ratio] != SM_SentinelZero
19878                   ? Ratio * Mask[i / Ratio] + i % Ratio
19879                   : 255;
19880       PSHUFBMask.push_back(DAG.getConstant(M, DL, MVT::i8));
19881     }
19882     MVT ByteVT = MVT::getVectorVT(MVT::i8, NumBytes);
19883     Op = DAG.getNode(ISD::BITCAST, DL, ByteVT, Input);
19884     DCI.AddToWorklist(Op.getNode());
19885     SDValue PSHUFBMaskOp =
19886         DAG.getNode(ISD::BUILD_VECTOR, DL, ByteVT, PSHUFBMask);
19887     DCI.AddToWorklist(PSHUFBMaskOp.getNode());
19888     Op = DAG.getNode(X86ISD::PSHUFB, DL, ByteVT, Op, PSHUFBMaskOp);
19889     DCI.AddToWorklist(Op.getNode());
19890     DCI.CombineTo(Root.getNode(), DAG.getNode(ISD::BITCAST, DL, RootVT, Op),
19891                   /*AddTo*/ true);
19892     return true;
19893   }
19894
19895   // Failed to find any combines.
19896   return false;
19897 }
19898
19899 /// \brief Fully generic combining of x86 shuffle instructions.
19900 ///
19901 /// This should be the last combine run over the x86 shuffle instructions. Once
19902 /// they have been fully optimized, this will recursively consider all chains
19903 /// of single-use shuffle instructions, build a generic model of the cumulative
19904 /// shuffle operation, and check for simpler instructions which implement this
19905 /// operation. We use this primarily for two purposes:
19906 ///
19907 /// 1) Collapse generic shuffles to specialized single instructions when
19908 ///    equivalent. In most cases, this is just an encoding size win, but
19909 ///    sometimes we will collapse multiple generic shuffles into a single
19910 ///    special-purpose shuffle.
19911 /// 2) Look for sequences of shuffle instructions with 3 or more total
19912 ///    instructions, and replace them with the slightly more expensive SSSE3
19913 ///    PSHUFB instruction if available. We do this as the last combining step
19914 ///    to ensure we avoid using PSHUFB if we can implement the shuffle with
19915 ///    a suitable short sequence of other instructions. The PHUFB will either
19916 ///    use a register or have to read from memory and so is slightly (but only
19917 ///    slightly) more expensive than the other shuffle instructions.
19918 ///
19919 /// Because this is inherently a quadratic operation (for each shuffle in
19920 /// a chain, we recurse up the chain), the depth is limited to 8 instructions.
19921 /// This should never be an issue in practice as the shuffle lowering doesn't
19922 /// produce sequences of more than 8 instructions.
19923 ///
19924 /// FIXME: We will currently miss some cases where the redundant shuffling
19925 /// would simplify under the threshold for PSHUFB formation because of
19926 /// combine-ordering. To fix this, we should do the redundant instruction
19927 /// combining in this recursive walk.
19928 static bool combineX86ShufflesRecursively(SDValue Op, SDValue Root,
19929                                           ArrayRef<int> RootMask,
19930                                           int Depth, bool HasPSHUFB,
19931                                           SelectionDAG &DAG,
19932                                           TargetLowering::DAGCombinerInfo &DCI,
19933                                           const X86Subtarget *Subtarget) {
19934   // Bound the depth of our recursive combine because this is ultimately
19935   // quadratic in nature.
19936   if (Depth > 8)
19937     return false;
19938
19939   // Directly rip through bitcasts to find the underlying operand.
19940   while (Op.getOpcode() == ISD::BITCAST && Op.getOperand(0).hasOneUse())
19941     Op = Op.getOperand(0);
19942
19943   MVT VT = Op.getSimpleValueType();
19944   if (!VT.isVector())
19945     return false; // Bail if we hit a non-vector.
19946
19947   assert(Root.getSimpleValueType().isVector() &&
19948          "Shuffles operate on vector types!");
19949   assert(VT.getSizeInBits() == Root.getSimpleValueType().getSizeInBits() &&
19950          "Can only combine shuffles of the same vector register size.");
19951
19952   if (!isTargetShuffle(Op.getOpcode()))
19953     return false;
19954   SmallVector<int, 16> OpMask;
19955   bool IsUnary;
19956   bool HaveMask = getTargetShuffleMask(Op.getNode(), VT, OpMask, IsUnary);
19957   // We only can combine unary shuffles which we can decode the mask for.
19958   if (!HaveMask || !IsUnary)
19959     return false;
19960
19961   assert(VT.getVectorNumElements() == OpMask.size() &&
19962          "Different mask size from vector size!");
19963   assert(((RootMask.size() > OpMask.size() &&
19964            RootMask.size() % OpMask.size() == 0) ||
19965           (OpMask.size() > RootMask.size() &&
19966            OpMask.size() % RootMask.size() == 0) ||
19967           OpMask.size() == RootMask.size()) &&
19968          "The smaller number of elements must divide the larger.");
19969   int RootRatio = std::max<int>(1, OpMask.size() / RootMask.size());
19970   int OpRatio = std::max<int>(1, RootMask.size() / OpMask.size());
19971   assert(((RootRatio == 1 && OpRatio == 1) ||
19972           (RootRatio == 1) != (OpRatio == 1)) &&
19973          "Must not have a ratio for both incoming and op masks!");
19974
19975   SmallVector<int, 16> Mask;
19976   Mask.reserve(std::max(OpMask.size(), RootMask.size()));
19977
19978   // Merge this shuffle operation's mask into our accumulated mask. Note that
19979   // this shuffle's mask will be the first applied to the input, followed by the
19980   // root mask to get us all the way to the root value arrangement. The reason
19981   // for this order is that we are recursing up the operation chain.
19982   for (int i = 0, e = std::max(OpMask.size(), RootMask.size()); i < e; ++i) {
19983     int RootIdx = i / RootRatio;
19984     if (RootMask[RootIdx] < 0) {
19985       // This is a zero or undef lane, we're done.
19986       Mask.push_back(RootMask[RootIdx]);
19987       continue;
19988     }
19989
19990     int RootMaskedIdx = RootMask[RootIdx] * RootRatio + i % RootRatio;
19991     int OpIdx = RootMaskedIdx / OpRatio;
19992     if (OpMask[OpIdx] < 0) {
19993       // The incoming lanes are zero or undef, it doesn't matter which ones we
19994       // are using.
19995       Mask.push_back(OpMask[OpIdx]);
19996       continue;
19997     }
19998
19999     // Ok, we have non-zero lanes, map them through.
20000     Mask.push_back(OpMask[OpIdx] * OpRatio +
20001                    RootMaskedIdx % OpRatio);
20002   }
20003
20004   // See if we can recurse into the operand to combine more things.
20005   switch (Op.getOpcode()) {
20006     case X86ISD::PSHUFB:
20007       HasPSHUFB = true;
20008     case X86ISD::PSHUFD:
20009     case X86ISD::PSHUFHW:
20010     case X86ISD::PSHUFLW:
20011       if (Op.getOperand(0).hasOneUse() &&
20012           combineX86ShufflesRecursively(Op.getOperand(0), Root, Mask, Depth + 1,
20013                                         HasPSHUFB, DAG, DCI, Subtarget))
20014         return true;
20015       break;
20016
20017     case X86ISD::UNPCKL:
20018     case X86ISD::UNPCKH:
20019       assert(Op.getOperand(0) == Op.getOperand(1) && "We only combine unary shuffles!");
20020       // We can't check for single use, we have to check that this shuffle is the only user.
20021       if (Op->isOnlyUserOf(Op.getOperand(0).getNode()) &&
20022           combineX86ShufflesRecursively(Op.getOperand(0), Root, Mask, Depth + 1,
20023                                         HasPSHUFB, DAG, DCI, Subtarget))
20024           return true;
20025       break;
20026   }
20027
20028   // Minor canonicalization of the accumulated shuffle mask to make it easier
20029   // to match below. All this does is detect masks with squential pairs of
20030   // elements, and shrink them to the half-width mask. It does this in a loop
20031   // so it will reduce the size of the mask to the minimal width mask which
20032   // performs an equivalent shuffle.
20033   SmallVector<int, 16> WidenedMask;
20034   while (Mask.size() > 1 && canWidenShuffleElements(Mask, WidenedMask)) {
20035     Mask = std::move(WidenedMask);
20036     WidenedMask.clear();
20037   }
20038
20039   return combineX86ShuffleChain(Op, Root, Mask, Depth, HasPSHUFB, DAG, DCI,
20040                                 Subtarget);
20041 }
20042
20043 /// \brief Get the PSHUF-style mask from PSHUF node.
20044 ///
20045 /// This is a very minor wrapper around getTargetShuffleMask to easy forming v4
20046 /// PSHUF-style masks that can be reused with such instructions.
20047 static SmallVector<int, 4> getPSHUFShuffleMask(SDValue N) {
20048   MVT VT = N.getSimpleValueType();
20049   SmallVector<int, 4> Mask;
20050   bool IsUnary;
20051   bool HaveMask = getTargetShuffleMask(N.getNode(), VT, Mask, IsUnary);
20052   (void)HaveMask;
20053   assert(HaveMask);
20054
20055   // If we have more than 128-bits, only the low 128-bits of shuffle mask
20056   // matter. Check that the upper masks are repeats and remove them.
20057   if (VT.getSizeInBits() > 128) {
20058     int LaneElts = 128 / VT.getScalarSizeInBits();
20059 #ifndef NDEBUG
20060     for (int i = 1, NumLanes = VT.getSizeInBits() / 128; i < NumLanes; ++i)
20061       for (int j = 0; j < LaneElts; ++j)
20062         assert(Mask[j] == Mask[i * LaneElts + j] - LaneElts &&
20063                "Mask doesn't repeat in high 128-bit lanes!");
20064 #endif
20065     Mask.resize(LaneElts);
20066   }
20067
20068   switch (N.getOpcode()) {
20069   case X86ISD::PSHUFD:
20070     return Mask;
20071   case X86ISD::PSHUFLW:
20072     Mask.resize(4);
20073     return Mask;
20074   case X86ISD::PSHUFHW:
20075     Mask.erase(Mask.begin(), Mask.begin() + 4);
20076     for (int &M : Mask)
20077       M -= 4;
20078     return Mask;
20079   default:
20080     llvm_unreachable("No valid shuffle instruction found!");
20081   }
20082 }
20083
20084 /// \brief Search for a combinable shuffle across a chain ending in pshufd.
20085 ///
20086 /// We walk up the chain and look for a combinable shuffle, skipping over
20087 /// shuffles that we could hoist this shuffle's transformation past without
20088 /// altering anything.
20089 static SDValue
20090 combineRedundantDWordShuffle(SDValue N, MutableArrayRef<int> Mask,
20091                              SelectionDAG &DAG,
20092                              TargetLowering::DAGCombinerInfo &DCI) {
20093   assert(N.getOpcode() == X86ISD::PSHUFD &&
20094          "Called with something other than an x86 128-bit half shuffle!");
20095   SDLoc DL(N);
20096
20097   // Walk up a single-use chain looking for a combinable shuffle. Keep a stack
20098   // of the shuffles in the chain so that we can form a fresh chain to replace
20099   // this one.
20100   SmallVector<SDValue, 8> Chain;
20101   SDValue V = N.getOperand(0);
20102   for (; V.hasOneUse(); V = V.getOperand(0)) {
20103     switch (V.getOpcode()) {
20104     default:
20105       return SDValue(); // Nothing combined!
20106
20107     case ISD::BITCAST:
20108       // Skip bitcasts as we always know the type for the target specific
20109       // instructions.
20110       continue;
20111
20112     case X86ISD::PSHUFD:
20113       // Found another dword shuffle.
20114       break;
20115
20116     case X86ISD::PSHUFLW:
20117       // Check that the low words (being shuffled) are the identity in the
20118       // dword shuffle, and the high words are self-contained.
20119       if (Mask[0] != 0 || Mask[1] != 1 ||
20120           !(Mask[2] >= 2 && Mask[2] < 4 && Mask[3] >= 2 && Mask[3] < 4))
20121         return SDValue();
20122
20123       Chain.push_back(V);
20124       continue;
20125
20126     case X86ISD::PSHUFHW:
20127       // Check that the high words (being shuffled) are the identity in the
20128       // dword shuffle, and the low words are self-contained.
20129       if (Mask[2] != 2 || Mask[3] != 3 ||
20130           !(Mask[0] >= 0 && Mask[0] < 2 && Mask[1] >= 0 && Mask[1] < 2))
20131         return SDValue();
20132
20133       Chain.push_back(V);
20134       continue;
20135
20136     case X86ISD::UNPCKL:
20137     case X86ISD::UNPCKH:
20138       // For either i8 -> i16 or i16 -> i32 unpacks, we can combine a dword
20139       // shuffle into a preceding word shuffle.
20140       if (V.getSimpleValueType().getScalarType() != MVT::i8 &&
20141           V.getSimpleValueType().getScalarType() != MVT::i16)
20142         return SDValue();
20143
20144       // Search for a half-shuffle which we can combine with.
20145       unsigned CombineOp =
20146           V.getOpcode() == X86ISD::UNPCKL ? X86ISD::PSHUFLW : X86ISD::PSHUFHW;
20147       if (V.getOperand(0) != V.getOperand(1) ||
20148           !V->isOnlyUserOf(V.getOperand(0).getNode()))
20149         return SDValue();
20150       Chain.push_back(V);
20151       V = V.getOperand(0);
20152       do {
20153         switch (V.getOpcode()) {
20154         default:
20155           return SDValue(); // Nothing to combine.
20156
20157         case X86ISD::PSHUFLW:
20158         case X86ISD::PSHUFHW:
20159           if (V.getOpcode() == CombineOp)
20160             break;
20161
20162           Chain.push_back(V);
20163
20164           // Fallthrough!
20165         case ISD::BITCAST:
20166           V = V.getOperand(0);
20167           continue;
20168         }
20169         break;
20170       } while (V.hasOneUse());
20171       break;
20172     }
20173     // Break out of the loop if we break out of the switch.
20174     break;
20175   }
20176
20177   if (!V.hasOneUse())
20178     // We fell out of the loop without finding a viable combining instruction.
20179     return SDValue();
20180
20181   // Merge this node's mask and our incoming mask.
20182   SmallVector<int, 4> VMask = getPSHUFShuffleMask(V);
20183   for (int &M : Mask)
20184     M = VMask[M];
20185   V = DAG.getNode(V.getOpcode(), DL, V.getValueType(), V.getOperand(0),
20186                   getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
20187
20188   // Rebuild the chain around this new shuffle.
20189   while (!Chain.empty()) {
20190     SDValue W = Chain.pop_back_val();
20191
20192     if (V.getValueType() != W.getOperand(0).getValueType())
20193       V = DAG.getNode(ISD::BITCAST, DL, W.getOperand(0).getValueType(), V);
20194
20195     switch (W.getOpcode()) {
20196     default:
20197       llvm_unreachable("Only PSHUF and UNPCK instructions get here!");
20198
20199     case X86ISD::UNPCKL:
20200     case X86ISD::UNPCKH:
20201       V = DAG.getNode(W.getOpcode(), DL, W.getValueType(), V, V);
20202       break;
20203
20204     case X86ISD::PSHUFD:
20205     case X86ISD::PSHUFLW:
20206     case X86ISD::PSHUFHW:
20207       V = DAG.getNode(W.getOpcode(), DL, W.getValueType(), V, W.getOperand(1));
20208       break;
20209     }
20210   }
20211   if (V.getValueType() != N.getValueType())
20212     V = DAG.getNode(ISD::BITCAST, DL, N.getValueType(), V);
20213
20214   // Return the new chain to replace N.
20215   return V;
20216 }
20217
20218 /// \brief Search for a combinable shuffle across a chain ending in pshuflw or pshufhw.
20219 ///
20220 /// We walk up the chain, skipping shuffles of the other half and looking
20221 /// through shuffles which switch halves trying to find a shuffle of the same
20222 /// pair of dwords.
20223 static bool combineRedundantHalfShuffle(SDValue N, MutableArrayRef<int> Mask,
20224                                         SelectionDAG &DAG,
20225                                         TargetLowering::DAGCombinerInfo &DCI) {
20226   assert(
20227       (N.getOpcode() == X86ISD::PSHUFLW || N.getOpcode() == X86ISD::PSHUFHW) &&
20228       "Called with something other than an x86 128-bit half shuffle!");
20229   SDLoc DL(N);
20230   unsigned CombineOpcode = N.getOpcode();
20231
20232   // Walk up a single-use chain looking for a combinable shuffle.
20233   SDValue V = N.getOperand(0);
20234   for (; V.hasOneUse(); V = V.getOperand(0)) {
20235     switch (V.getOpcode()) {
20236     default:
20237       return false; // Nothing combined!
20238
20239     case ISD::BITCAST:
20240       // Skip bitcasts as we always know the type for the target specific
20241       // instructions.
20242       continue;
20243
20244     case X86ISD::PSHUFLW:
20245     case X86ISD::PSHUFHW:
20246       if (V.getOpcode() == CombineOpcode)
20247         break;
20248
20249       // Other-half shuffles are no-ops.
20250       continue;
20251     }
20252     // Break out of the loop if we break out of the switch.
20253     break;
20254   }
20255
20256   if (!V.hasOneUse())
20257     // We fell out of the loop without finding a viable combining instruction.
20258     return false;
20259
20260   // Combine away the bottom node as its shuffle will be accumulated into
20261   // a preceding shuffle.
20262   DCI.CombineTo(N.getNode(), N.getOperand(0), /*AddTo*/ true);
20263
20264   // Record the old value.
20265   SDValue Old = V;
20266
20267   // Merge this node's mask and our incoming mask (adjusted to account for all
20268   // the pshufd instructions encountered).
20269   SmallVector<int, 4> VMask = getPSHUFShuffleMask(V);
20270   for (int &M : Mask)
20271     M = VMask[M];
20272   V = DAG.getNode(V.getOpcode(), DL, MVT::v8i16, V.getOperand(0),
20273                   getV4X86ShuffleImm8ForMask(Mask, DL, DAG));
20274
20275   // Check that the shuffles didn't cancel each other out. If not, we need to
20276   // combine to the new one.
20277   if (Old != V)
20278     // Replace the combinable shuffle with the combined one, updating all users
20279     // so that we re-evaluate the chain here.
20280     DCI.CombineTo(Old.getNode(), V, /*AddTo*/ true);
20281
20282   return true;
20283 }
20284
20285 /// \brief Try to combine x86 target specific shuffles.
20286 static SDValue PerformTargetShuffleCombine(SDValue N, SelectionDAG &DAG,
20287                                            TargetLowering::DAGCombinerInfo &DCI,
20288                                            const X86Subtarget *Subtarget) {
20289   SDLoc DL(N);
20290   MVT VT = N.getSimpleValueType();
20291   SmallVector<int, 4> Mask;
20292
20293   switch (N.getOpcode()) {
20294   case X86ISD::PSHUFD:
20295   case X86ISD::PSHUFLW:
20296   case X86ISD::PSHUFHW:
20297     Mask = getPSHUFShuffleMask(N);
20298     assert(Mask.size() == 4);
20299     break;
20300   default:
20301     return SDValue();
20302   }
20303
20304   // Nuke no-op shuffles that show up after combining.
20305   if (isNoopShuffleMask(Mask))
20306     return DCI.CombineTo(N.getNode(), N.getOperand(0), /*AddTo*/ true);
20307
20308   // Look for simplifications involving one or two shuffle instructions.
20309   SDValue V = N.getOperand(0);
20310   switch (N.getOpcode()) {
20311   default:
20312     break;
20313   case X86ISD::PSHUFLW:
20314   case X86ISD::PSHUFHW:
20315     assert(VT.getScalarType() == MVT::i16 && "Bad word shuffle type!");
20316
20317     if (combineRedundantHalfShuffle(N, Mask, DAG, DCI))
20318       return SDValue(); // We combined away this shuffle, so we're done.
20319
20320     // See if this reduces to a PSHUFD which is no more expensive and can
20321     // combine with more operations. Note that it has to at least flip the
20322     // dwords as otherwise it would have been removed as a no-op.
20323     if (makeArrayRef(Mask).equals({2, 3, 0, 1})) {
20324       int DMask[] = {0, 1, 2, 3};
20325       int DOffset = N.getOpcode() == X86ISD::PSHUFLW ? 0 : 2;
20326       DMask[DOffset + 0] = DOffset + 1;
20327       DMask[DOffset + 1] = DOffset + 0;
20328       MVT DVT = MVT::getVectorVT(MVT::i32, VT.getVectorNumElements() / 2);
20329       V = DAG.getNode(ISD::BITCAST, DL, DVT, V);
20330       DCI.AddToWorklist(V.getNode());
20331       V = DAG.getNode(X86ISD::PSHUFD, DL, DVT, V,
20332                       getV4X86ShuffleImm8ForMask(DMask, DL, DAG));
20333       DCI.AddToWorklist(V.getNode());
20334       return DAG.getNode(ISD::BITCAST, DL, VT, V);
20335     }
20336
20337     // Look for shuffle patterns which can be implemented as a single unpack.
20338     // FIXME: This doesn't handle the location of the PSHUFD generically, and
20339     // only works when we have a PSHUFD followed by two half-shuffles.
20340     if (Mask[0] == Mask[1] && Mask[2] == Mask[3] &&
20341         (V.getOpcode() == X86ISD::PSHUFLW ||
20342          V.getOpcode() == X86ISD::PSHUFHW) &&
20343         V.getOpcode() != N.getOpcode() &&
20344         V.hasOneUse()) {
20345       SDValue D = V.getOperand(0);
20346       while (D.getOpcode() == ISD::BITCAST && D.hasOneUse())
20347         D = D.getOperand(0);
20348       if (D.getOpcode() == X86ISD::PSHUFD && D.hasOneUse()) {
20349         SmallVector<int, 4> VMask = getPSHUFShuffleMask(V);
20350         SmallVector<int, 4> DMask = getPSHUFShuffleMask(D);
20351         int NOffset = N.getOpcode() == X86ISD::PSHUFLW ? 0 : 4;
20352         int VOffset = V.getOpcode() == X86ISD::PSHUFLW ? 0 : 4;
20353         int WordMask[8];
20354         for (int i = 0; i < 4; ++i) {
20355           WordMask[i + NOffset] = Mask[i] + NOffset;
20356           WordMask[i + VOffset] = VMask[i] + VOffset;
20357         }
20358         // Map the word mask through the DWord mask.
20359         int MappedMask[8];
20360         for (int i = 0; i < 8; ++i)
20361           MappedMask[i] = 2 * DMask[WordMask[i] / 2] + WordMask[i] % 2;
20362         if (makeArrayRef(MappedMask).equals({0, 0, 1, 1, 2, 2, 3, 3}) ||
20363             makeArrayRef(MappedMask).equals({4, 4, 5, 5, 6, 6, 7, 7})) {
20364           // We can replace all three shuffles with an unpack.
20365           V = DAG.getNode(ISD::BITCAST, DL, VT, D.getOperand(0));
20366           DCI.AddToWorklist(V.getNode());
20367           return DAG.getNode(MappedMask[0] == 0 ? X86ISD::UNPCKL
20368                                                 : X86ISD::UNPCKH,
20369                              DL, VT, V, V);
20370         }
20371       }
20372     }
20373
20374     break;
20375
20376   case X86ISD::PSHUFD:
20377     if (SDValue NewN = combineRedundantDWordShuffle(N, Mask, DAG, DCI))
20378       return NewN;
20379
20380     break;
20381   }
20382
20383   return SDValue();
20384 }
20385
20386 /// \brief Try to combine a shuffle into a target-specific add-sub node.
20387 ///
20388 /// We combine this directly on the abstract vector shuffle nodes so it is
20389 /// easier to generically match. We also insert dummy vector shuffle nodes for
20390 /// the operands which explicitly discard the lanes which are unused by this
20391 /// operation to try to flow through the rest of the combiner the fact that
20392 /// they're unused.
20393 static SDValue combineShuffleToAddSub(SDNode *N, SelectionDAG &DAG) {
20394   SDLoc DL(N);
20395   EVT VT = N->getValueType(0);
20396
20397   // We only handle target-independent shuffles.
20398   // FIXME: It would be easy and harmless to use the target shuffle mask
20399   // extraction tool to support more.
20400   if (N->getOpcode() != ISD::VECTOR_SHUFFLE)
20401     return SDValue();
20402
20403   auto *SVN = cast<ShuffleVectorSDNode>(N);
20404   ArrayRef<int> Mask = SVN->getMask();
20405   SDValue V1 = N->getOperand(0);
20406   SDValue V2 = N->getOperand(1);
20407
20408   // We require the first shuffle operand to be the SUB node, and the second to
20409   // be the ADD node.
20410   // FIXME: We should support the commuted patterns.
20411   if (V1->getOpcode() != ISD::FSUB || V2->getOpcode() != ISD::FADD)
20412     return SDValue();
20413
20414   // If there are other uses of these operations we can't fold them.
20415   if (!V1->hasOneUse() || !V2->hasOneUse())
20416     return SDValue();
20417
20418   // Ensure that both operations have the same operands. Note that we can
20419   // commute the FADD operands.
20420   SDValue LHS = V1->getOperand(0), RHS = V1->getOperand(1);
20421   if ((V2->getOperand(0) != LHS || V2->getOperand(1) != RHS) &&
20422       (V2->getOperand(0) != RHS || V2->getOperand(1) != LHS))
20423     return SDValue();
20424
20425   // We're looking for blends between FADD and FSUB nodes. We insist on these
20426   // nodes being lined up in a specific expected pattern.
20427   if (!(isShuffleEquivalent(V1, V2, Mask, {0, 3}) ||
20428         isShuffleEquivalent(V1, V2, Mask, {0, 5, 2, 7}) ||
20429         isShuffleEquivalent(V1, V2, Mask, {0, 9, 2, 11, 4, 13, 6, 15})))
20430     return SDValue();
20431
20432   // Only specific types are legal at this point, assert so we notice if and
20433   // when these change.
20434   assert((VT == MVT::v4f32 || VT == MVT::v2f64 || VT == MVT::v8f32 ||
20435           VT == MVT::v4f64) &&
20436          "Unknown vector type encountered!");
20437
20438   return DAG.getNode(X86ISD::ADDSUB, DL, VT, LHS, RHS);
20439 }
20440
20441 /// PerformShuffleCombine - Performs several different shuffle combines.
20442 static SDValue PerformShuffleCombine(SDNode *N, SelectionDAG &DAG,
20443                                      TargetLowering::DAGCombinerInfo &DCI,
20444                                      const X86Subtarget *Subtarget) {
20445   SDLoc dl(N);
20446   SDValue N0 = N->getOperand(0);
20447   SDValue N1 = N->getOperand(1);
20448   EVT VT = N->getValueType(0);
20449
20450   // Don't create instructions with illegal types after legalize types has run.
20451   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20452   if (!DCI.isBeforeLegalize() && !TLI.isTypeLegal(VT.getVectorElementType()))
20453     return SDValue();
20454
20455   // If we have legalized the vector types, look for blends of FADD and FSUB
20456   // nodes that we can fuse into an ADDSUB node.
20457   if (TLI.isTypeLegal(VT) && Subtarget->hasSSE3())
20458     if (SDValue AddSub = combineShuffleToAddSub(N, DAG))
20459       return AddSub;
20460
20461   // Combine 256-bit vector shuffles. This is only profitable when in AVX mode
20462   if (Subtarget->hasFp256() && VT.is256BitVector() &&
20463       N->getOpcode() == ISD::VECTOR_SHUFFLE)
20464     return PerformShuffleCombine256(N, DAG, DCI, Subtarget);
20465
20466   // During Type Legalization, when promoting illegal vector types,
20467   // the backend might introduce new shuffle dag nodes and bitcasts.
20468   //
20469   // This code performs the following transformation:
20470   // fold: (shuffle (bitcast (BINOP A, B)), Undef, <Mask>) ->
20471   //       (shuffle (BINOP (bitcast A), (bitcast B)), Undef, <Mask>)
20472   //
20473   // We do this only if both the bitcast and the BINOP dag nodes have
20474   // one use. Also, perform this transformation only if the new binary
20475   // operation is legal. This is to avoid introducing dag nodes that
20476   // potentially need to be further expanded (or custom lowered) into a
20477   // less optimal sequence of dag nodes.
20478   if (!DCI.isBeforeLegalize() && DCI.isBeforeLegalizeOps() &&
20479       N1.getOpcode() == ISD::UNDEF && N0.hasOneUse() &&
20480       N0.getOpcode() == ISD::BITCAST) {
20481     SDValue BC0 = N0.getOperand(0);
20482     EVT SVT = BC0.getValueType();
20483     unsigned Opcode = BC0.getOpcode();
20484     unsigned NumElts = VT.getVectorNumElements();
20485
20486     if (BC0.hasOneUse() && SVT.isVector() &&
20487         SVT.getVectorNumElements() * 2 == NumElts &&
20488         TLI.isOperationLegal(Opcode, VT)) {
20489       bool CanFold = false;
20490       switch (Opcode) {
20491       default : break;
20492       case ISD::ADD :
20493       case ISD::FADD :
20494       case ISD::SUB :
20495       case ISD::FSUB :
20496       case ISD::MUL :
20497       case ISD::FMUL :
20498         CanFold = true;
20499       }
20500
20501       unsigned SVTNumElts = SVT.getVectorNumElements();
20502       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
20503       for (unsigned i = 0, e = SVTNumElts; i != e && CanFold; ++i)
20504         CanFold = SVOp->getMaskElt(i) == (int)(i * 2);
20505       for (unsigned i = SVTNumElts, e = NumElts; i != e && CanFold; ++i)
20506         CanFold = SVOp->getMaskElt(i) < 0;
20507
20508       if (CanFold) {
20509         SDValue BC00 = DAG.getNode(ISD::BITCAST, dl, VT, BC0.getOperand(0));
20510         SDValue BC01 = DAG.getNode(ISD::BITCAST, dl, VT, BC0.getOperand(1));
20511         SDValue NewBinOp = DAG.getNode(BC0.getOpcode(), dl, VT, BC00, BC01);
20512         return DAG.getVectorShuffle(VT, dl, NewBinOp, N1, &SVOp->getMask()[0]);
20513       }
20514     }
20515   }
20516
20517   // Combine a vector_shuffle that is equal to build_vector load1, load2, load3,
20518   // load4, <0, 1, 2, 3> into a 128-bit load if the load addresses are
20519   // consecutive, non-overlapping, and in the right order.
20520   SmallVector<SDValue, 16> Elts;
20521   for (unsigned i = 0, e = VT.getVectorNumElements(); i != e; ++i)
20522     Elts.push_back(getShuffleScalarElt(N, i, DAG, 0));
20523
20524   SDValue LD = EltsFromConsecutiveLoads(VT, Elts, dl, DAG, true);
20525   if (LD.getNode())
20526     return LD;
20527
20528   if (isTargetShuffle(N->getOpcode())) {
20529     SDValue Shuffle =
20530         PerformTargetShuffleCombine(SDValue(N, 0), DAG, DCI, Subtarget);
20531     if (Shuffle.getNode())
20532       return Shuffle;
20533
20534     // Try recursively combining arbitrary sequences of x86 shuffle
20535     // instructions into higher-order shuffles. We do this after combining
20536     // specific PSHUF instruction sequences into their minimal form so that we
20537     // can evaluate how many specialized shuffle instructions are involved in
20538     // a particular chain.
20539     SmallVector<int, 1> NonceMask; // Just a placeholder.
20540     NonceMask.push_back(0);
20541     if (combineX86ShufflesRecursively(SDValue(N, 0), SDValue(N, 0), NonceMask,
20542                                       /*Depth*/ 1, /*HasPSHUFB*/ false, DAG,
20543                                       DCI, Subtarget))
20544       return SDValue(); // This routine will use CombineTo to replace N.
20545   }
20546
20547   return SDValue();
20548 }
20549
20550 /// PerformTruncateCombine - Converts truncate operation to
20551 /// a sequence of vector shuffle operations.
20552 /// It is possible when we truncate 256-bit vector to 128-bit vector
20553 static SDValue PerformTruncateCombine(SDNode *N, SelectionDAG &DAG,
20554                                       TargetLowering::DAGCombinerInfo &DCI,
20555                                       const X86Subtarget *Subtarget)  {
20556   return SDValue();
20557 }
20558
20559 /// XFormVExtractWithShuffleIntoLoad - Check if a vector extract from a target
20560 /// specific shuffle of a load can be folded into a single element load.
20561 /// Similar handling for VECTOR_SHUFFLE is performed by DAGCombiner, but
20562 /// shuffles have been custom lowered so we need to handle those here.
20563 static SDValue XFormVExtractWithShuffleIntoLoad(SDNode *N, SelectionDAG &DAG,
20564                                          TargetLowering::DAGCombinerInfo &DCI) {
20565   if (DCI.isBeforeLegalizeOps())
20566     return SDValue();
20567
20568   SDValue InVec = N->getOperand(0);
20569   SDValue EltNo = N->getOperand(1);
20570
20571   if (!isa<ConstantSDNode>(EltNo))
20572     return SDValue();
20573
20574   EVT OriginalVT = InVec.getValueType();
20575
20576   if (InVec.getOpcode() == ISD::BITCAST) {
20577     // Don't duplicate a load with other uses.
20578     if (!InVec.hasOneUse())
20579       return SDValue();
20580     EVT BCVT = InVec.getOperand(0).getValueType();
20581     if (BCVT.getVectorNumElements() != OriginalVT.getVectorNumElements())
20582       return SDValue();
20583     InVec = InVec.getOperand(0);
20584   }
20585
20586   EVT CurrentVT = InVec.getValueType();
20587
20588   if (!isTargetShuffle(InVec.getOpcode()))
20589     return SDValue();
20590
20591   // Don't duplicate a load with other uses.
20592   if (!InVec.hasOneUse())
20593     return SDValue();
20594
20595   SmallVector<int, 16> ShuffleMask;
20596   bool UnaryShuffle;
20597   if (!getTargetShuffleMask(InVec.getNode(), CurrentVT.getSimpleVT(),
20598                             ShuffleMask, UnaryShuffle))
20599     return SDValue();
20600
20601   // Select the input vector, guarding against out of range extract vector.
20602   unsigned NumElems = CurrentVT.getVectorNumElements();
20603   int Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
20604   int Idx = (Elt > (int)NumElems) ? -1 : ShuffleMask[Elt];
20605   SDValue LdNode = (Idx < (int)NumElems) ? InVec.getOperand(0)
20606                                          : InVec.getOperand(1);
20607
20608   // If inputs to shuffle are the same for both ops, then allow 2 uses
20609   unsigned AllowedUses = InVec.getNumOperands() > 1 &&
20610                          InVec.getOperand(0) == InVec.getOperand(1) ? 2 : 1;
20611
20612   if (LdNode.getOpcode() == ISD::BITCAST) {
20613     // Don't duplicate a load with other uses.
20614     if (!LdNode.getNode()->hasNUsesOfValue(AllowedUses, 0))
20615       return SDValue();
20616
20617     AllowedUses = 1; // only allow 1 load use if we have a bitcast
20618     LdNode = LdNode.getOperand(0);
20619   }
20620
20621   if (!ISD::isNormalLoad(LdNode.getNode()))
20622     return SDValue();
20623
20624   LoadSDNode *LN0 = cast<LoadSDNode>(LdNode);
20625
20626   if (!LN0 ||!LN0->hasNUsesOfValue(AllowedUses, 0) || LN0->isVolatile())
20627     return SDValue();
20628
20629   EVT EltVT = N->getValueType(0);
20630   // If there's a bitcast before the shuffle, check if the load type and
20631   // alignment is valid.
20632   unsigned Align = LN0->getAlignment();
20633   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20634   unsigned NewAlign = TLI.getDataLayout()->getABITypeAlignment(
20635       EltVT.getTypeForEVT(*DAG.getContext()));
20636
20637   if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, EltVT))
20638     return SDValue();
20639
20640   // All checks match so transform back to vector_shuffle so that DAG combiner
20641   // can finish the job
20642   SDLoc dl(N);
20643
20644   // Create shuffle node taking into account the case that its a unary shuffle
20645   SDValue Shuffle = (UnaryShuffle) ? DAG.getUNDEF(CurrentVT)
20646                                    : InVec.getOperand(1);
20647   Shuffle = DAG.getVectorShuffle(CurrentVT, dl,
20648                                  InVec.getOperand(0), Shuffle,
20649                                  &ShuffleMask[0]);
20650   Shuffle = DAG.getNode(ISD::BITCAST, dl, OriginalVT, Shuffle);
20651   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, N->getValueType(0), Shuffle,
20652                      EltNo);
20653 }
20654
20655 /// \brief Detect bitcasts between i32 to x86mmx low word. Since MMX types are
20656 /// special and don't usually play with other vector types, it's better to
20657 /// handle them early to be sure we emit efficient code by avoiding
20658 /// store-load conversions.
20659 static SDValue PerformBITCASTCombine(SDNode *N, SelectionDAG &DAG) {
20660   if (N->getValueType(0) != MVT::x86mmx ||
20661       N->getOperand(0)->getOpcode() != ISD::BUILD_VECTOR ||
20662       N->getOperand(0)->getValueType(0) != MVT::v2i32)
20663     return SDValue();
20664
20665   SDValue V = N->getOperand(0);
20666   ConstantSDNode *C = dyn_cast<ConstantSDNode>(V.getOperand(1));
20667   if (C && C->getZExtValue() == 0 && V.getOperand(0).getValueType() == MVT::i32)
20668     return DAG.getNode(X86ISD::MMX_MOVW2D, SDLoc(V.getOperand(0)),
20669                        N->getValueType(0), V.getOperand(0));
20670
20671   return SDValue();
20672 }
20673
20674 /// PerformEXTRACT_VECTOR_ELTCombine - Detect vector gather/scatter index
20675 /// generation and convert it from being a bunch of shuffles and extracts
20676 /// into a somewhat faster sequence. For i686, the best sequence is apparently
20677 /// storing the value and loading scalars back, while for x64 we should
20678 /// use 64-bit extracts and shifts.
20679 static SDValue PerformEXTRACT_VECTOR_ELTCombine(SDNode *N, SelectionDAG &DAG,
20680                                          TargetLowering::DAGCombinerInfo &DCI) {
20681   SDValue NewOp = XFormVExtractWithShuffleIntoLoad(N, DAG, DCI);
20682   if (NewOp.getNode())
20683     return NewOp;
20684
20685   SDValue InputVector = N->getOperand(0);
20686
20687   // Detect mmx to i32 conversion through a v2i32 elt extract.
20688   if (InputVector.getOpcode() == ISD::BITCAST && InputVector.hasOneUse() &&
20689       N->getValueType(0) == MVT::i32 &&
20690       InputVector.getValueType() == MVT::v2i32) {
20691
20692     // The bitcast source is a direct mmx result.
20693     SDValue MMXSrc = InputVector.getNode()->getOperand(0);
20694     if (MMXSrc.getValueType() == MVT::x86mmx)
20695       return DAG.getNode(X86ISD::MMX_MOVD2W, SDLoc(InputVector),
20696                          N->getValueType(0),
20697                          InputVector.getNode()->getOperand(0));
20698
20699     // The mmx is indirect: (i64 extract_elt (v1i64 bitcast (x86mmx ...))).
20700     SDValue MMXSrcOp = MMXSrc.getOperand(0);
20701     if (MMXSrc.getOpcode() == ISD::EXTRACT_VECTOR_ELT && MMXSrc.hasOneUse() &&
20702         MMXSrc.getValueType() == MVT::i64 && MMXSrcOp.hasOneUse() &&
20703         MMXSrcOp.getOpcode() == ISD::BITCAST &&
20704         MMXSrcOp.getValueType() == MVT::v1i64 &&
20705         MMXSrcOp.getOperand(0).getValueType() == MVT::x86mmx)
20706       return DAG.getNode(X86ISD::MMX_MOVD2W, SDLoc(InputVector),
20707                          N->getValueType(0),
20708                          MMXSrcOp.getOperand(0));
20709   }
20710
20711   // Only operate on vectors of 4 elements, where the alternative shuffling
20712   // gets to be more expensive.
20713   if (InputVector.getValueType() != MVT::v4i32)
20714     return SDValue();
20715
20716   // Check whether every use of InputVector is an EXTRACT_VECTOR_ELT with a
20717   // single use which is a sign-extend or zero-extend, and all elements are
20718   // used.
20719   SmallVector<SDNode *, 4> Uses;
20720   unsigned ExtractedElements = 0;
20721   for (SDNode::use_iterator UI = InputVector.getNode()->use_begin(),
20722        UE = InputVector.getNode()->use_end(); UI != UE; ++UI) {
20723     if (UI.getUse().getResNo() != InputVector.getResNo())
20724       return SDValue();
20725
20726     SDNode *Extract = *UI;
20727     if (Extract->getOpcode() != ISD::EXTRACT_VECTOR_ELT)
20728       return SDValue();
20729
20730     if (Extract->getValueType(0) != MVT::i32)
20731       return SDValue();
20732     if (!Extract->hasOneUse())
20733       return SDValue();
20734     if (Extract->use_begin()->getOpcode() != ISD::SIGN_EXTEND &&
20735         Extract->use_begin()->getOpcode() != ISD::ZERO_EXTEND)
20736       return SDValue();
20737     if (!isa<ConstantSDNode>(Extract->getOperand(1)))
20738       return SDValue();
20739
20740     // Record which element was extracted.
20741     ExtractedElements |=
20742       1 << cast<ConstantSDNode>(Extract->getOperand(1))->getZExtValue();
20743
20744     Uses.push_back(Extract);
20745   }
20746
20747   // If not all the elements were used, this may not be worthwhile.
20748   if (ExtractedElements != 15)
20749     return SDValue();
20750
20751   // Ok, we've now decided to do the transformation.
20752   // If 64-bit shifts are legal, use the extract-shift sequence,
20753   // otherwise bounce the vector off the cache.
20754   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20755   SDValue Vals[4];
20756   SDLoc dl(InputVector);
20757
20758   if (TLI.isOperationLegal(ISD::SRA, MVT::i64)) {
20759     SDValue Cst = DAG.getNode(ISD::BITCAST, dl, MVT::v2i64, InputVector);
20760     EVT VecIdxTy = DAG.getTargetLoweringInfo().getVectorIdxTy();
20761     SDValue BottomHalf = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i64, Cst,
20762       DAG.getConstant(0, dl, VecIdxTy));
20763     SDValue TopHalf = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i64, Cst,
20764       DAG.getConstant(1, dl, VecIdxTy));
20765
20766     SDValue ShAmt = DAG.getConstant(32, dl,
20767       DAG.getTargetLoweringInfo().getShiftAmountTy(MVT::i64));
20768     Vals[0] = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32, BottomHalf);
20769     Vals[1] = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32,
20770       DAG.getNode(ISD::SRA, dl, MVT::i64, BottomHalf, ShAmt));
20771     Vals[2] = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32, TopHalf);
20772     Vals[3] = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32,
20773       DAG.getNode(ISD::SRA, dl, MVT::i64, TopHalf, ShAmt));
20774   } else {
20775     // Store the value to a temporary stack slot.
20776     SDValue StackPtr = DAG.CreateStackTemporary(InputVector.getValueType());
20777     SDValue Ch = DAG.getStore(DAG.getEntryNode(), dl, InputVector, StackPtr,
20778       MachinePointerInfo(), false, false, 0);
20779
20780     EVT ElementType = InputVector.getValueType().getVectorElementType();
20781     unsigned EltSize = ElementType.getSizeInBits() / 8;
20782
20783     // Replace each use (extract) with a load of the appropriate element.
20784     for (unsigned i = 0; i < 4; ++i) {
20785       uint64_t Offset = EltSize * i;
20786       SDValue OffsetVal = DAG.getConstant(Offset, dl, TLI.getPointerTy());
20787
20788       SDValue ScalarAddr = DAG.getNode(ISD::ADD, dl, TLI.getPointerTy(),
20789                                        StackPtr, OffsetVal);
20790
20791       // Load the scalar.
20792       Vals[i] = DAG.getLoad(ElementType, dl, Ch,
20793                             ScalarAddr, MachinePointerInfo(),
20794                             false, false, false, 0);
20795
20796     }
20797   }
20798
20799   // Replace the extracts
20800   for (SmallVectorImpl<SDNode *>::iterator UI = Uses.begin(),
20801     UE = Uses.end(); UI != UE; ++UI) {
20802     SDNode *Extract = *UI;
20803
20804     SDValue Idx = Extract->getOperand(1);
20805     uint64_t IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
20806     DAG.ReplaceAllUsesOfValueWith(SDValue(Extract, 0), Vals[IdxVal]);
20807   }
20808
20809   // The replacement was made in place; don't return anything.
20810   return SDValue();
20811 }
20812
20813 /// \brief Matches a VSELECT onto min/max or return 0 if the node doesn't match.
20814 static std::pair<unsigned, bool>
20815 matchIntegerMINMAX(SDValue Cond, EVT VT, SDValue LHS, SDValue RHS,
20816                    SelectionDAG &DAG, const X86Subtarget *Subtarget) {
20817   if (!VT.isVector())
20818     return std::make_pair(0, false);
20819
20820   bool NeedSplit = false;
20821   switch (VT.getSimpleVT().SimpleTy) {
20822   default: return std::make_pair(0, false);
20823   case MVT::v4i64:
20824   case MVT::v2i64:
20825     if (!Subtarget->hasVLX())
20826       return std::make_pair(0, false);
20827     break;
20828   case MVT::v64i8:
20829   case MVT::v32i16:
20830     if (!Subtarget->hasBWI())
20831       return std::make_pair(0, false);
20832     break;
20833   case MVT::v16i32:
20834   case MVT::v8i64:
20835     if (!Subtarget->hasAVX512())
20836       return std::make_pair(0, false);
20837     break;
20838   case MVT::v32i8:
20839   case MVT::v16i16:
20840   case MVT::v8i32:
20841     if (!Subtarget->hasAVX2())
20842       NeedSplit = true;
20843     if (!Subtarget->hasAVX())
20844       return std::make_pair(0, false);
20845     break;
20846   case MVT::v16i8:
20847   case MVT::v8i16:
20848   case MVT::v4i32:
20849     if (!Subtarget->hasSSE2())
20850       return std::make_pair(0, false);
20851   }
20852
20853   // SSE2 has only a small subset of the operations.
20854   bool hasUnsigned = Subtarget->hasSSE41() ||
20855                      (Subtarget->hasSSE2() && VT == MVT::v16i8);
20856   bool hasSigned = Subtarget->hasSSE41() ||
20857                    (Subtarget->hasSSE2() && VT == MVT::v8i16);
20858
20859   ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
20860
20861   unsigned Opc = 0;
20862   // Check for x CC y ? x : y.
20863   if (DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
20864       DAG.isEqualTo(RHS, Cond.getOperand(1))) {
20865     switch (CC) {
20866     default: break;
20867     case ISD::SETULT:
20868     case ISD::SETULE:
20869       Opc = hasUnsigned ? X86ISD::UMIN : 0; break;
20870     case ISD::SETUGT:
20871     case ISD::SETUGE:
20872       Opc = hasUnsigned ? X86ISD::UMAX : 0; break;
20873     case ISD::SETLT:
20874     case ISD::SETLE:
20875       Opc = hasSigned ? X86ISD::SMIN : 0; break;
20876     case ISD::SETGT:
20877     case ISD::SETGE:
20878       Opc = hasSigned ? X86ISD::SMAX : 0; break;
20879     }
20880   // Check for x CC y ? y : x -- a min/max with reversed arms.
20881   } else if (DAG.isEqualTo(LHS, Cond.getOperand(1)) &&
20882              DAG.isEqualTo(RHS, Cond.getOperand(0))) {
20883     switch (CC) {
20884     default: break;
20885     case ISD::SETULT:
20886     case ISD::SETULE:
20887       Opc = hasUnsigned ? X86ISD::UMAX : 0; break;
20888     case ISD::SETUGT:
20889     case ISD::SETUGE:
20890       Opc = hasUnsigned ? X86ISD::UMIN : 0; break;
20891     case ISD::SETLT:
20892     case ISD::SETLE:
20893       Opc = hasSigned ? X86ISD::SMAX : 0; break;
20894     case ISD::SETGT:
20895     case ISD::SETGE:
20896       Opc = hasSigned ? X86ISD::SMIN : 0; break;
20897     }
20898   }
20899
20900   return std::make_pair(Opc, NeedSplit);
20901 }
20902
20903 static SDValue
20904 transformVSELECTtoBlendVECTOR_SHUFFLE(SDNode *N, SelectionDAG &DAG,
20905                                       const X86Subtarget *Subtarget) {
20906   SDLoc dl(N);
20907   SDValue Cond = N->getOperand(0);
20908   SDValue LHS = N->getOperand(1);
20909   SDValue RHS = N->getOperand(2);
20910
20911   if (Cond.getOpcode() == ISD::SIGN_EXTEND) {
20912     SDValue CondSrc = Cond->getOperand(0);
20913     if (CondSrc->getOpcode() == ISD::SIGN_EXTEND_INREG)
20914       Cond = CondSrc->getOperand(0);
20915   }
20916
20917   if (!ISD::isBuildVectorOfConstantSDNodes(Cond.getNode()))
20918     return SDValue();
20919
20920   // A vselect where all conditions and data are constants can be optimized into
20921   // a single vector load by SelectionDAGLegalize::ExpandBUILD_VECTOR().
20922   if (ISD::isBuildVectorOfConstantSDNodes(LHS.getNode()) &&
20923       ISD::isBuildVectorOfConstantSDNodes(RHS.getNode()))
20924     return SDValue();
20925
20926   unsigned MaskValue = 0;
20927   if (!BUILD_VECTORtoBlendMask(cast<BuildVectorSDNode>(Cond), MaskValue))
20928     return SDValue();
20929
20930   MVT VT = N->getSimpleValueType(0);
20931   unsigned NumElems = VT.getVectorNumElements();
20932   SmallVector<int, 8> ShuffleMask(NumElems, -1);
20933   for (unsigned i = 0; i < NumElems; ++i) {
20934     // Be sure we emit undef where we can.
20935     if (Cond.getOperand(i)->getOpcode() == ISD::UNDEF)
20936       ShuffleMask[i] = -1;
20937     else
20938       ShuffleMask[i] = i + NumElems * ((MaskValue >> i) & 1);
20939   }
20940
20941   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20942   if (!TLI.isShuffleMaskLegal(ShuffleMask, VT))
20943     return SDValue();
20944   return DAG.getVectorShuffle(VT, dl, LHS, RHS, &ShuffleMask[0]);
20945 }
20946
20947 /// PerformSELECTCombine - Do target-specific dag combines on SELECT and VSELECT
20948 /// nodes.
20949 static SDValue PerformSELECTCombine(SDNode *N, SelectionDAG &DAG,
20950                                     TargetLowering::DAGCombinerInfo &DCI,
20951                                     const X86Subtarget *Subtarget) {
20952   SDLoc DL(N);
20953   SDValue Cond = N->getOperand(0);
20954   // Get the LHS/RHS of the select.
20955   SDValue LHS = N->getOperand(1);
20956   SDValue RHS = N->getOperand(2);
20957   EVT VT = LHS.getValueType();
20958   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20959
20960   // If we have SSE[12] support, try to form min/max nodes. SSE min/max
20961   // instructions match the semantics of the common C idiom x<y?x:y but not
20962   // x<=y?x:y, because of how they handle negative zero (which can be
20963   // ignored in unsafe-math mode).
20964   // We also try to create v2f32 min/max nodes, which we later widen to v4f32.
20965   if (Cond.getOpcode() == ISD::SETCC && VT.isFloatingPoint() &&
20966       VT != MVT::f80 && (TLI.isTypeLegal(VT) || VT == MVT::v2f32) &&
20967       (Subtarget->hasSSE2() ||
20968        (Subtarget->hasSSE1() && VT.getScalarType() == MVT::f32))) {
20969     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
20970
20971     unsigned Opcode = 0;
20972     // Check for x CC y ? x : y.
20973     if (DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
20974         DAG.isEqualTo(RHS, Cond.getOperand(1))) {
20975       switch (CC) {
20976       default: break;
20977       case ISD::SETULT:
20978         // Converting this to a min would handle NaNs incorrectly, and swapping
20979         // the operands would cause it to handle comparisons between positive
20980         // and negative zero incorrectly.
20981         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)) {
20982           if (!DAG.getTarget().Options.UnsafeFPMath &&
20983               !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
20984             break;
20985           std::swap(LHS, RHS);
20986         }
20987         Opcode = X86ISD::FMIN;
20988         break;
20989       case ISD::SETOLE:
20990         // Converting this to a min would handle comparisons between positive
20991         // and negative zero incorrectly.
20992         if (!DAG.getTarget().Options.UnsafeFPMath &&
20993             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS))
20994           break;
20995         Opcode = X86ISD::FMIN;
20996         break;
20997       case ISD::SETULE:
20998         // Converting this to a min would handle both negative zeros and NaNs
20999         // incorrectly, but we can swap the operands to fix both.
21000         std::swap(LHS, RHS);
21001       case ISD::SETOLT:
21002       case ISD::SETLT:
21003       case ISD::SETLE:
21004         Opcode = X86ISD::FMIN;
21005         break;
21006
21007       case ISD::SETOGE:
21008         // Converting this to a max would handle comparisons between positive
21009         // and negative zero incorrectly.
21010         if (!DAG.getTarget().Options.UnsafeFPMath &&
21011             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS))
21012           break;
21013         Opcode = X86ISD::FMAX;
21014         break;
21015       case ISD::SETUGT:
21016         // Converting this to a max would handle NaNs incorrectly, and swapping
21017         // the operands would cause it to handle comparisons between positive
21018         // and negative zero incorrectly.
21019         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)) {
21020           if (!DAG.getTarget().Options.UnsafeFPMath &&
21021               !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
21022             break;
21023           std::swap(LHS, RHS);
21024         }
21025         Opcode = X86ISD::FMAX;
21026         break;
21027       case ISD::SETUGE:
21028         // Converting this to a max would handle both negative zeros and NaNs
21029         // incorrectly, but we can swap the operands to fix both.
21030         std::swap(LHS, RHS);
21031       case ISD::SETOGT:
21032       case ISD::SETGT:
21033       case ISD::SETGE:
21034         Opcode = X86ISD::FMAX;
21035         break;
21036       }
21037     // Check for x CC y ? y : x -- a min/max with reversed arms.
21038     } else if (DAG.isEqualTo(LHS, Cond.getOperand(1)) &&
21039                DAG.isEqualTo(RHS, Cond.getOperand(0))) {
21040       switch (CC) {
21041       default: break;
21042       case ISD::SETOGE:
21043         // Converting this to a min would handle comparisons between positive
21044         // and negative zero incorrectly, and swapping the operands would
21045         // cause it to handle NaNs incorrectly.
21046         if (!DAG.getTarget().Options.UnsafeFPMath &&
21047             !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS))) {
21048           if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
21049             break;
21050           std::swap(LHS, RHS);
21051         }
21052         Opcode = X86ISD::FMIN;
21053         break;
21054       case ISD::SETUGT:
21055         // Converting this to a min would handle NaNs incorrectly.
21056         if (!DAG.getTarget().Options.UnsafeFPMath &&
21057             (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)))
21058           break;
21059         Opcode = X86ISD::FMIN;
21060         break;
21061       case ISD::SETUGE:
21062         // Converting this to a min would handle both negative zeros and NaNs
21063         // incorrectly, but we can swap the operands to fix both.
21064         std::swap(LHS, RHS);
21065       case ISD::SETOGT:
21066       case ISD::SETGT:
21067       case ISD::SETGE:
21068         Opcode = X86ISD::FMIN;
21069         break;
21070
21071       case ISD::SETULT:
21072         // Converting this to a max would handle NaNs incorrectly.
21073         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
21074           break;
21075         Opcode = X86ISD::FMAX;
21076         break;
21077       case ISD::SETOLE:
21078         // Converting this to a max would handle comparisons between positive
21079         // and negative zero incorrectly, and swapping the operands would
21080         // cause it to handle NaNs incorrectly.
21081         if (!DAG.getTarget().Options.UnsafeFPMath &&
21082             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS)) {
21083           if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
21084             break;
21085           std::swap(LHS, RHS);
21086         }
21087         Opcode = X86ISD::FMAX;
21088         break;
21089       case ISD::SETULE:
21090         // Converting this to a max would handle both negative zeros and NaNs
21091         // incorrectly, but we can swap the operands to fix both.
21092         std::swap(LHS, RHS);
21093       case ISD::SETOLT:
21094       case ISD::SETLT:
21095       case ISD::SETLE:
21096         Opcode = X86ISD::FMAX;
21097         break;
21098       }
21099     }
21100
21101     if (Opcode)
21102       return DAG.getNode(Opcode, DL, N->getValueType(0), LHS, RHS);
21103   }
21104
21105   EVT CondVT = Cond.getValueType();
21106   if (Subtarget->hasAVX512() && VT.isVector() && CondVT.isVector() &&
21107       CondVT.getVectorElementType() == MVT::i1) {
21108     // v16i8 (select v16i1, v16i8, v16i8) does not have a proper
21109     // lowering on KNL. In this case we convert it to
21110     // v16i8 (select v16i8, v16i8, v16i8) and use AVX instruction.
21111     // The same situation for all 128 and 256-bit vectors of i8 and i16.
21112     // Since SKX these selects have a proper lowering.
21113     EVT OpVT = LHS.getValueType();
21114     if ((OpVT.is128BitVector() || OpVT.is256BitVector()) &&
21115         (OpVT.getVectorElementType() == MVT::i8 ||
21116          OpVT.getVectorElementType() == MVT::i16) &&
21117         !(Subtarget->hasBWI() && Subtarget->hasVLX())) {
21118       Cond = DAG.getNode(ISD::SIGN_EXTEND, DL, OpVT, Cond);
21119       DCI.AddToWorklist(Cond.getNode());
21120       return DAG.getNode(N->getOpcode(), DL, OpVT, Cond, LHS, RHS);
21121     }
21122   }
21123   // If this is a select between two integer constants, try to do some
21124   // optimizations.
21125   if (ConstantSDNode *TrueC = dyn_cast<ConstantSDNode>(LHS)) {
21126     if (ConstantSDNode *FalseC = dyn_cast<ConstantSDNode>(RHS))
21127       // Don't do this for crazy integer types.
21128       if (DAG.getTargetLoweringInfo().isTypeLegal(LHS.getValueType())) {
21129         // If this is efficiently invertible, canonicalize the LHSC/RHSC values
21130         // so that TrueC (the true value) is larger than FalseC.
21131         bool NeedsCondInvert = false;
21132
21133         if (TrueC->getAPIntValue().ult(FalseC->getAPIntValue()) &&
21134             // Efficiently invertible.
21135             (Cond.getOpcode() == ISD::SETCC ||  // setcc -> invertible.
21136              (Cond.getOpcode() == ISD::XOR &&   // xor(X, C) -> invertible.
21137               isa<ConstantSDNode>(Cond.getOperand(1))))) {
21138           NeedsCondInvert = true;
21139           std::swap(TrueC, FalseC);
21140         }
21141
21142         // Optimize C ? 8 : 0 -> zext(C) << 3.  Likewise for any pow2/0.
21143         if (FalseC->getAPIntValue() == 0 &&
21144             TrueC->getAPIntValue().isPowerOf2()) {
21145           if (NeedsCondInvert) // Invert the condition if needed.
21146             Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
21147                                DAG.getConstant(1, DL, Cond.getValueType()));
21148
21149           // Zero extend the condition if needed.
21150           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, LHS.getValueType(), Cond);
21151
21152           unsigned ShAmt = TrueC->getAPIntValue().logBase2();
21153           return DAG.getNode(ISD::SHL, DL, LHS.getValueType(), Cond,
21154                              DAG.getConstant(ShAmt, DL, MVT::i8));
21155         }
21156
21157         // Optimize Cond ? cst+1 : cst -> zext(setcc(C)+cst.
21158         if (FalseC->getAPIntValue()+1 == TrueC->getAPIntValue()) {
21159           if (NeedsCondInvert) // Invert the condition if needed.
21160             Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
21161                                DAG.getConstant(1, DL, Cond.getValueType()));
21162
21163           // Zero extend the condition if needed.
21164           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL,
21165                              FalseC->getValueType(0), Cond);
21166           return DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
21167                              SDValue(FalseC, 0));
21168         }
21169
21170         // Optimize cases that will turn into an LEA instruction.  This requires
21171         // an i32 or i64 and an efficient multiplier (1, 2, 3, 4, 5, 8, 9).
21172         if (N->getValueType(0) == MVT::i32 || N->getValueType(0) == MVT::i64) {
21173           uint64_t Diff = TrueC->getZExtValue()-FalseC->getZExtValue();
21174           if (N->getValueType(0) == MVT::i32) Diff = (unsigned)Diff;
21175
21176           bool isFastMultiplier = false;
21177           if (Diff < 10) {
21178             switch ((unsigned char)Diff) {
21179               default: break;
21180               case 1:  // result = add base, cond
21181               case 2:  // result = lea base(    , cond*2)
21182               case 3:  // result = lea base(cond, cond*2)
21183               case 4:  // result = lea base(    , cond*4)
21184               case 5:  // result = lea base(cond, cond*4)
21185               case 8:  // result = lea base(    , cond*8)
21186               case 9:  // result = lea base(cond, cond*8)
21187                 isFastMultiplier = true;
21188                 break;
21189             }
21190           }
21191
21192           if (isFastMultiplier) {
21193             APInt Diff = TrueC->getAPIntValue()-FalseC->getAPIntValue();
21194             if (NeedsCondInvert) // Invert the condition if needed.
21195               Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
21196                                  DAG.getConstant(1, DL, Cond.getValueType()));
21197
21198             // Zero extend the condition if needed.
21199             Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, FalseC->getValueType(0),
21200                                Cond);
21201             // Scale the condition by the difference.
21202             if (Diff != 1)
21203               Cond = DAG.getNode(ISD::MUL, DL, Cond.getValueType(), Cond,
21204                                  DAG.getConstant(Diff, DL,
21205                                                  Cond.getValueType()));
21206
21207             // Add the base if non-zero.
21208             if (FalseC->getAPIntValue() != 0)
21209               Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
21210                                  SDValue(FalseC, 0));
21211             return Cond;
21212           }
21213         }
21214       }
21215   }
21216
21217   // Canonicalize max and min:
21218   // (x > y) ? x : y -> (x >= y) ? x : y
21219   // (x < y) ? x : y -> (x <= y) ? x : y
21220   // This allows use of COND_S / COND_NS (see TranslateX86CC) which eliminates
21221   // the need for an extra compare
21222   // against zero. e.g.
21223   // (x - y) > 0 : (x - y) ? 0 -> (x - y) >= 0 : (x - y) ? 0
21224   // subl   %esi, %edi
21225   // testl  %edi, %edi
21226   // movl   $0, %eax
21227   // cmovgl %edi, %eax
21228   // =>
21229   // xorl   %eax, %eax
21230   // subl   %esi, $edi
21231   // cmovsl %eax, %edi
21232   if (N->getOpcode() == ISD::SELECT && Cond.getOpcode() == ISD::SETCC &&
21233       DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
21234       DAG.isEqualTo(RHS, Cond.getOperand(1))) {
21235     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
21236     switch (CC) {
21237     default: break;
21238     case ISD::SETLT:
21239     case ISD::SETGT: {
21240       ISD::CondCode NewCC = (CC == ISD::SETLT) ? ISD::SETLE : ISD::SETGE;
21241       Cond = DAG.getSetCC(SDLoc(Cond), Cond.getValueType(),
21242                           Cond.getOperand(0), Cond.getOperand(1), NewCC);
21243       return DAG.getNode(ISD::SELECT, DL, VT, Cond, LHS, RHS);
21244     }
21245     }
21246   }
21247
21248   // Early exit check
21249   if (!TLI.isTypeLegal(VT))
21250     return SDValue();
21251
21252   // Match VSELECTs into subs with unsigned saturation.
21253   if (N->getOpcode() == ISD::VSELECT && Cond.getOpcode() == ISD::SETCC &&
21254       // psubus is available in SSE2 and AVX2 for i8 and i16 vectors.
21255       ((Subtarget->hasSSE2() && (VT == MVT::v16i8 || VT == MVT::v8i16)) ||
21256        (Subtarget->hasAVX2() && (VT == MVT::v32i8 || VT == MVT::v16i16)))) {
21257     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
21258
21259     // Check if one of the arms of the VSELECT is a zero vector. If it's on the
21260     // left side invert the predicate to simplify logic below.
21261     SDValue Other;
21262     if (ISD::isBuildVectorAllZeros(LHS.getNode())) {
21263       Other = RHS;
21264       CC = ISD::getSetCCInverse(CC, true);
21265     } else if (ISD::isBuildVectorAllZeros(RHS.getNode())) {
21266       Other = LHS;
21267     }
21268
21269     if (Other.getNode() && Other->getNumOperands() == 2 &&
21270         DAG.isEqualTo(Other->getOperand(0), Cond.getOperand(0))) {
21271       SDValue OpLHS = Other->getOperand(0), OpRHS = Other->getOperand(1);
21272       SDValue CondRHS = Cond->getOperand(1);
21273
21274       // Look for a general sub with unsigned saturation first.
21275       // x >= y ? x-y : 0 --> subus x, y
21276       // x >  y ? x-y : 0 --> subus x, y
21277       if ((CC == ISD::SETUGE || CC == ISD::SETUGT) &&
21278           Other->getOpcode() == ISD::SUB && DAG.isEqualTo(OpRHS, CondRHS))
21279         return DAG.getNode(X86ISD::SUBUS, DL, VT, OpLHS, OpRHS);
21280
21281       if (auto *OpRHSBV = dyn_cast<BuildVectorSDNode>(OpRHS))
21282         if (auto *OpRHSConst = OpRHSBV->getConstantSplatNode()) {
21283           if (auto *CondRHSBV = dyn_cast<BuildVectorSDNode>(CondRHS))
21284             if (auto *CondRHSConst = CondRHSBV->getConstantSplatNode())
21285               // If the RHS is a constant we have to reverse the const
21286               // canonicalization.
21287               // x > C-1 ? x+-C : 0 --> subus x, C
21288               if (CC == ISD::SETUGT && Other->getOpcode() == ISD::ADD &&
21289                   CondRHSConst->getAPIntValue() ==
21290                       (-OpRHSConst->getAPIntValue() - 1))
21291                 return DAG.getNode(
21292                     X86ISD::SUBUS, DL, VT, OpLHS,
21293                     DAG.getConstant(-OpRHSConst->getAPIntValue(), DL, VT));
21294
21295           // Another special case: If C was a sign bit, the sub has been
21296           // canonicalized into a xor.
21297           // FIXME: Would it be better to use computeKnownBits to determine
21298           //        whether it's safe to decanonicalize the xor?
21299           // x s< 0 ? x^C : 0 --> subus x, C
21300           if (CC == ISD::SETLT && Other->getOpcode() == ISD::XOR &&
21301               ISD::isBuildVectorAllZeros(CondRHS.getNode()) &&
21302               OpRHSConst->getAPIntValue().isSignBit())
21303             // Note that we have to rebuild the RHS constant here to ensure we
21304             // don't rely on particular values of undef lanes.
21305             return DAG.getNode(
21306                 X86ISD::SUBUS, DL, VT, OpLHS,
21307                 DAG.getConstant(OpRHSConst->getAPIntValue(), DL, VT));
21308         }
21309     }
21310   }
21311
21312   // Try to match a min/max vector operation.
21313   if (N->getOpcode() == ISD::VSELECT && Cond.getOpcode() == ISD::SETCC) {
21314     std::pair<unsigned, bool> ret = matchIntegerMINMAX(Cond, VT, LHS, RHS, DAG, Subtarget);
21315     unsigned Opc = ret.first;
21316     bool NeedSplit = ret.second;
21317
21318     if (Opc && NeedSplit) {
21319       unsigned NumElems = VT.getVectorNumElements();
21320       // Extract the LHS vectors
21321       SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, DL);
21322       SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, DL);
21323
21324       // Extract the RHS vectors
21325       SDValue RHS1 = Extract128BitVector(RHS, 0, DAG, DL);
21326       SDValue RHS2 = Extract128BitVector(RHS, NumElems/2, DAG, DL);
21327
21328       // Create min/max for each subvector
21329       LHS = DAG.getNode(Opc, DL, LHS1.getValueType(), LHS1, RHS1);
21330       RHS = DAG.getNode(Opc, DL, LHS2.getValueType(), LHS2, RHS2);
21331
21332       // Merge the result
21333       return DAG.getNode(ISD::CONCAT_VECTORS, DL, VT, LHS, RHS);
21334     } else if (Opc)
21335       return DAG.getNode(Opc, DL, VT, LHS, RHS);
21336   }
21337
21338   // Simplify vector selection if condition value type matches vselect
21339   // operand type
21340   if (N->getOpcode() == ISD::VSELECT && CondVT == VT) {
21341     assert(Cond.getValueType().isVector() &&
21342            "vector select expects a vector selector!");
21343
21344     bool TValIsAllOnes = ISD::isBuildVectorAllOnes(LHS.getNode());
21345     bool FValIsAllZeros = ISD::isBuildVectorAllZeros(RHS.getNode());
21346
21347     // Try invert the condition if true value is not all 1s and false value
21348     // is not all 0s.
21349     if (!TValIsAllOnes && !FValIsAllZeros &&
21350         // Check if the selector will be produced by CMPP*/PCMP*
21351         Cond.getOpcode() == ISD::SETCC &&
21352         // Check if SETCC has already been promoted
21353         TLI.getSetCCResultType(*DAG.getContext(), VT) == CondVT) {
21354       bool TValIsAllZeros = ISD::isBuildVectorAllZeros(LHS.getNode());
21355       bool FValIsAllOnes = ISD::isBuildVectorAllOnes(RHS.getNode());
21356
21357       if (TValIsAllZeros || FValIsAllOnes) {
21358         SDValue CC = Cond.getOperand(2);
21359         ISD::CondCode NewCC =
21360           ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
21361                                Cond.getOperand(0).getValueType().isInteger());
21362         Cond = DAG.getSetCC(DL, CondVT, Cond.getOperand(0), Cond.getOperand(1), NewCC);
21363         std::swap(LHS, RHS);
21364         TValIsAllOnes = FValIsAllOnes;
21365         FValIsAllZeros = TValIsAllZeros;
21366       }
21367     }
21368
21369     if (TValIsAllOnes || FValIsAllZeros) {
21370       SDValue Ret;
21371
21372       if (TValIsAllOnes && FValIsAllZeros)
21373         Ret = Cond;
21374       else if (TValIsAllOnes)
21375         Ret = DAG.getNode(ISD::OR, DL, CondVT, Cond,
21376                           DAG.getNode(ISD::BITCAST, DL, CondVT, RHS));
21377       else if (FValIsAllZeros)
21378         Ret = DAG.getNode(ISD::AND, DL, CondVT, Cond,
21379                           DAG.getNode(ISD::BITCAST, DL, CondVT, LHS));
21380
21381       return DAG.getNode(ISD::BITCAST, DL, VT, Ret);
21382     }
21383   }
21384
21385   // We should generate an X86ISD::BLENDI from a vselect if its argument
21386   // is a sign_extend_inreg of an any_extend of a BUILD_VECTOR of
21387   // constants. This specific pattern gets generated when we split a
21388   // selector for a 512 bit vector in a machine without AVX512 (but with
21389   // 256-bit vectors), during legalization:
21390   //
21391   // (vselect (sign_extend (any_extend (BUILD_VECTOR)) i1) LHS RHS)
21392   //
21393   // Iff we find this pattern and the build_vectors are built from
21394   // constants, we translate the vselect into a shuffle_vector that we
21395   // know will be matched by LowerVECTOR_SHUFFLEtoBlend.
21396   if ((N->getOpcode() == ISD::VSELECT ||
21397        N->getOpcode() == X86ISD::SHRUNKBLEND) &&
21398       !DCI.isBeforeLegalize()) {
21399     SDValue Shuffle = transformVSELECTtoBlendVECTOR_SHUFFLE(N, DAG, Subtarget);
21400     if (Shuffle.getNode())
21401       return Shuffle;
21402   }
21403
21404   // If this is a *dynamic* select (non-constant condition) and we can match
21405   // this node with one of the variable blend instructions, restructure the
21406   // condition so that the blends can use the high bit of each element and use
21407   // SimplifyDemandedBits to simplify the condition operand.
21408   if (N->getOpcode() == ISD::VSELECT && DCI.isBeforeLegalizeOps() &&
21409       !DCI.isBeforeLegalize() &&
21410       !ISD::isBuildVectorOfConstantSDNodes(Cond.getNode())) {
21411     unsigned BitWidth = Cond.getValueType().getScalarType().getSizeInBits();
21412
21413     // Don't optimize vector selects that map to mask-registers.
21414     if (BitWidth == 1)
21415       return SDValue();
21416
21417     // We can only handle the cases where VSELECT is directly legal on the
21418     // subtarget. We custom lower VSELECT nodes with constant conditions and
21419     // this makes it hard to see whether a dynamic VSELECT will correctly
21420     // lower, so we both check the operation's status and explicitly handle the
21421     // cases where a *dynamic* blend will fail even though a constant-condition
21422     // blend could be custom lowered.
21423     // FIXME: We should find a better way to handle this class of problems.
21424     // Potentially, we should combine constant-condition vselect nodes
21425     // pre-legalization into shuffles and not mark as many types as custom
21426     // lowered.
21427     if (!TLI.isOperationLegalOrCustom(ISD::VSELECT, VT))
21428       return SDValue();
21429     // FIXME: We don't support i16-element blends currently. We could and
21430     // should support them by making *all* the bits in the condition be set
21431     // rather than just the high bit and using an i8-element blend.
21432     if (VT.getScalarType() == MVT::i16)
21433       return SDValue();
21434     // Dynamic blending was only available from SSE4.1 onward.
21435     if (VT.getSizeInBits() == 128 && !Subtarget->hasSSE41())
21436       return SDValue();
21437     // Byte blends are only available in AVX2
21438     if (VT.getSizeInBits() == 256 && VT.getScalarType() == MVT::i8 &&
21439         !Subtarget->hasAVX2())
21440       return SDValue();
21441
21442     assert(BitWidth >= 8 && BitWidth <= 64 && "Invalid mask size");
21443     APInt DemandedMask = APInt::getHighBitsSet(BitWidth, 1);
21444
21445     APInt KnownZero, KnownOne;
21446     TargetLowering::TargetLoweringOpt TLO(DAG, DCI.isBeforeLegalize(),
21447                                           DCI.isBeforeLegalizeOps());
21448     if (TLO.ShrinkDemandedConstant(Cond, DemandedMask) ||
21449         TLI.SimplifyDemandedBits(Cond, DemandedMask, KnownZero, KnownOne,
21450                                  TLO)) {
21451       // If we changed the computation somewhere in the DAG, this change
21452       // will affect all users of Cond.
21453       // Make sure it is fine and update all the nodes so that we do not
21454       // use the generic VSELECT anymore. Otherwise, we may perform
21455       // wrong optimizations as we messed up with the actual expectation
21456       // for the vector boolean values.
21457       if (Cond != TLO.Old) {
21458         // Check all uses of that condition operand to check whether it will be
21459         // consumed by non-BLEND instructions, which may depend on all bits are
21460         // set properly.
21461         for (SDNode::use_iterator I = Cond->use_begin(), E = Cond->use_end();
21462              I != E; ++I)
21463           if (I->getOpcode() != ISD::VSELECT)
21464             // TODO: Add other opcodes eventually lowered into BLEND.
21465             return SDValue();
21466
21467         // Update all the users of the condition, before committing the change,
21468         // so that the VSELECT optimizations that expect the correct vector
21469         // boolean value will not be triggered.
21470         for (SDNode::use_iterator I = Cond->use_begin(), E = Cond->use_end();
21471              I != E; ++I)
21472           DAG.ReplaceAllUsesOfValueWith(
21473               SDValue(*I, 0),
21474               DAG.getNode(X86ISD::SHRUNKBLEND, SDLoc(*I), I->getValueType(0),
21475                           Cond, I->getOperand(1), I->getOperand(2)));
21476         DCI.CommitTargetLoweringOpt(TLO);
21477         return SDValue();
21478       }
21479       // At this point, only Cond is changed. Change the condition
21480       // just for N to keep the opportunity to optimize all other
21481       // users their own way.
21482       DAG.ReplaceAllUsesOfValueWith(
21483           SDValue(N, 0),
21484           DAG.getNode(X86ISD::SHRUNKBLEND, SDLoc(N), N->getValueType(0),
21485                       TLO.New, N->getOperand(1), N->getOperand(2)));
21486       return SDValue();
21487     }
21488   }
21489
21490   return SDValue();
21491 }
21492
21493 // Check whether a boolean test is testing a boolean value generated by
21494 // X86ISD::SETCC. If so, return the operand of that SETCC and proper condition
21495 // code.
21496 //
21497 // Simplify the following patterns:
21498 // (Op (CMP (SETCC Cond EFLAGS) 1) EQ) or
21499 // (Op (CMP (SETCC Cond EFLAGS) 0) NEQ)
21500 // to (Op EFLAGS Cond)
21501 //
21502 // (Op (CMP (SETCC Cond EFLAGS) 0) EQ) or
21503 // (Op (CMP (SETCC Cond EFLAGS) 1) NEQ)
21504 // to (Op EFLAGS !Cond)
21505 //
21506 // where Op could be BRCOND or CMOV.
21507 //
21508 static SDValue checkBoolTestSetCCCombine(SDValue Cmp, X86::CondCode &CC) {
21509   // Quit if not CMP and SUB with its value result used.
21510   if (Cmp.getOpcode() != X86ISD::CMP &&
21511       (Cmp.getOpcode() != X86ISD::SUB || Cmp.getNode()->hasAnyUseOfValue(0)))
21512       return SDValue();
21513
21514   // Quit if not used as a boolean value.
21515   if (CC != X86::COND_E && CC != X86::COND_NE)
21516     return SDValue();
21517
21518   // Check CMP operands. One of them should be 0 or 1 and the other should be
21519   // an SetCC or extended from it.
21520   SDValue Op1 = Cmp.getOperand(0);
21521   SDValue Op2 = Cmp.getOperand(1);
21522
21523   SDValue SetCC;
21524   const ConstantSDNode* C = nullptr;
21525   bool needOppositeCond = (CC == X86::COND_E);
21526   bool checkAgainstTrue = false; // Is it a comparison against 1?
21527
21528   if ((C = dyn_cast<ConstantSDNode>(Op1)))
21529     SetCC = Op2;
21530   else if ((C = dyn_cast<ConstantSDNode>(Op2)))
21531     SetCC = Op1;
21532   else // Quit if all operands are not constants.
21533     return SDValue();
21534
21535   if (C->getZExtValue() == 1) {
21536     needOppositeCond = !needOppositeCond;
21537     checkAgainstTrue = true;
21538   } else if (C->getZExtValue() != 0)
21539     // Quit if the constant is neither 0 or 1.
21540     return SDValue();
21541
21542   bool truncatedToBoolWithAnd = false;
21543   // Skip (zext $x), (trunc $x), or (and $x, 1) node.
21544   while (SetCC.getOpcode() == ISD::ZERO_EXTEND ||
21545          SetCC.getOpcode() == ISD::TRUNCATE ||
21546          SetCC.getOpcode() == ISD::AND) {
21547     if (SetCC.getOpcode() == ISD::AND) {
21548       int OpIdx = -1;
21549       ConstantSDNode *CS;
21550       if ((CS = dyn_cast<ConstantSDNode>(SetCC.getOperand(0))) &&
21551           CS->getZExtValue() == 1)
21552         OpIdx = 1;
21553       if ((CS = dyn_cast<ConstantSDNode>(SetCC.getOperand(1))) &&
21554           CS->getZExtValue() == 1)
21555         OpIdx = 0;
21556       if (OpIdx == -1)
21557         break;
21558       SetCC = SetCC.getOperand(OpIdx);
21559       truncatedToBoolWithAnd = true;
21560     } else
21561       SetCC = SetCC.getOperand(0);
21562   }
21563
21564   switch (SetCC.getOpcode()) {
21565   case X86ISD::SETCC_CARRY:
21566     // Since SETCC_CARRY gives output based on R = CF ? ~0 : 0, it's unsafe to
21567     // simplify it if the result of SETCC_CARRY is not canonicalized to 0 or 1,
21568     // i.e. it's a comparison against true but the result of SETCC_CARRY is not
21569     // truncated to i1 using 'and'.
21570     if (checkAgainstTrue && !truncatedToBoolWithAnd)
21571       break;
21572     assert(X86::CondCode(SetCC.getConstantOperandVal(0)) == X86::COND_B &&
21573            "Invalid use of SETCC_CARRY!");
21574     // FALL THROUGH
21575   case X86ISD::SETCC:
21576     // Set the condition code or opposite one if necessary.
21577     CC = X86::CondCode(SetCC.getConstantOperandVal(0));
21578     if (needOppositeCond)
21579       CC = X86::GetOppositeBranchCondition(CC);
21580     return SetCC.getOperand(1);
21581   case X86ISD::CMOV: {
21582     // Check whether false/true value has canonical one, i.e. 0 or 1.
21583     ConstantSDNode *FVal = dyn_cast<ConstantSDNode>(SetCC.getOperand(0));
21584     ConstantSDNode *TVal = dyn_cast<ConstantSDNode>(SetCC.getOperand(1));
21585     // Quit if true value is not a constant.
21586     if (!TVal)
21587       return SDValue();
21588     // Quit if false value is not a constant.
21589     if (!FVal) {
21590       SDValue Op = SetCC.getOperand(0);
21591       // Skip 'zext' or 'trunc' node.
21592       if (Op.getOpcode() == ISD::ZERO_EXTEND ||
21593           Op.getOpcode() == ISD::TRUNCATE)
21594         Op = Op.getOperand(0);
21595       // A special case for rdrand/rdseed, where 0 is set if false cond is
21596       // found.
21597       if ((Op.getOpcode() != X86ISD::RDRAND &&
21598            Op.getOpcode() != X86ISD::RDSEED) || Op.getResNo() != 0)
21599         return SDValue();
21600     }
21601     // Quit if false value is not the constant 0 or 1.
21602     bool FValIsFalse = true;
21603     if (FVal && FVal->getZExtValue() != 0) {
21604       if (FVal->getZExtValue() != 1)
21605         return SDValue();
21606       // If FVal is 1, opposite cond is needed.
21607       needOppositeCond = !needOppositeCond;
21608       FValIsFalse = false;
21609     }
21610     // Quit if TVal is not the constant opposite of FVal.
21611     if (FValIsFalse && TVal->getZExtValue() != 1)
21612       return SDValue();
21613     if (!FValIsFalse && TVal->getZExtValue() != 0)
21614       return SDValue();
21615     CC = X86::CondCode(SetCC.getConstantOperandVal(2));
21616     if (needOppositeCond)
21617       CC = X86::GetOppositeBranchCondition(CC);
21618     return SetCC.getOperand(3);
21619   }
21620   }
21621
21622   return SDValue();
21623 }
21624
21625 /// Check whether Cond is an AND/OR of SETCCs off of the same EFLAGS.
21626 /// Match:
21627 ///   (X86or (X86setcc) (X86setcc))
21628 ///   (X86cmp (and (X86setcc) (X86setcc)), 0)
21629 static bool checkBoolTestAndOrSetCCCombine(SDValue Cond, X86::CondCode &CC0,
21630                                            X86::CondCode &CC1, SDValue &Flags,
21631                                            bool &isAnd) {
21632   if (Cond->getOpcode() == X86ISD::CMP) {
21633     ConstantSDNode *CondOp1C = dyn_cast<ConstantSDNode>(Cond->getOperand(1));
21634     if (!CondOp1C || !CondOp1C->isNullValue())
21635       return false;
21636
21637     Cond = Cond->getOperand(0);
21638   }
21639
21640   isAnd = false;
21641
21642   SDValue SetCC0, SetCC1;
21643   switch (Cond->getOpcode()) {
21644   default: return false;
21645   case ISD::AND:
21646   case X86ISD::AND:
21647     isAnd = true;
21648     // fallthru
21649   case ISD::OR:
21650   case X86ISD::OR:
21651     SetCC0 = Cond->getOperand(0);
21652     SetCC1 = Cond->getOperand(1);
21653     break;
21654   };
21655
21656   // Make sure we have SETCC nodes, using the same flags value.
21657   if (SetCC0.getOpcode() != X86ISD::SETCC ||
21658       SetCC1.getOpcode() != X86ISD::SETCC ||
21659       SetCC0->getOperand(1) != SetCC1->getOperand(1))
21660     return false;
21661
21662   CC0 = (X86::CondCode)SetCC0->getConstantOperandVal(0);
21663   CC1 = (X86::CondCode)SetCC1->getConstantOperandVal(0);
21664   Flags = SetCC0->getOperand(1);
21665   return true;
21666 }
21667
21668 /// Optimize X86ISD::CMOV [LHS, RHS, CONDCODE (e.g. X86::COND_NE), CONDVAL]
21669 static SDValue PerformCMOVCombine(SDNode *N, SelectionDAG &DAG,
21670                                   TargetLowering::DAGCombinerInfo &DCI,
21671                                   const X86Subtarget *Subtarget) {
21672   SDLoc DL(N);
21673
21674   // If the flag operand isn't dead, don't touch this CMOV.
21675   if (N->getNumValues() == 2 && !SDValue(N, 1).use_empty())
21676     return SDValue();
21677
21678   SDValue FalseOp = N->getOperand(0);
21679   SDValue TrueOp = N->getOperand(1);
21680   X86::CondCode CC = (X86::CondCode)N->getConstantOperandVal(2);
21681   SDValue Cond = N->getOperand(3);
21682
21683   if (CC == X86::COND_E || CC == X86::COND_NE) {
21684     switch (Cond.getOpcode()) {
21685     default: break;
21686     case X86ISD::BSR:
21687     case X86ISD::BSF:
21688       // If operand of BSR / BSF are proven never zero, then ZF cannot be set.
21689       if (DAG.isKnownNeverZero(Cond.getOperand(0)))
21690         return (CC == X86::COND_E) ? FalseOp : TrueOp;
21691     }
21692   }
21693
21694   SDValue Flags;
21695
21696   Flags = checkBoolTestSetCCCombine(Cond, CC);
21697   if (Flags.getNode() &&
21698       // Extra check as FCMOV only supports a subset of X86 cond.
21699       (FalseOp.getValueType() != MVT::f80 || hasFPCMov(CC))) {
21700     SDValue Ops[] = { FalseOp, TrueOp,
21701                       DAG.getConstant(CC, DL, MVT::i8), Flags };
21702     return DAG.getNode(X86ISD::CMOV, DL, N->getVTList(), Ops);
21703   }
21704
21705   // If this is a select between two integer constants, try to do some
21706   // optimizations.  Note that the operands are ordered the opposite of SELECT
21707   // operands.
21708   if (ConstantSDNode *TrueC = dyn_cast<ConstantSDNode>(TrueOp)) {
21709     if (ConstantSDNode *FalseC = dyn_cast<ConstantSDNode>(FalseOp)) {
21710       // Canonicalize the TrueC/FalseC values so that TrueC (the true value) is
21711       // larger than FalseC (the false value).
21712       if (TrueC->getAPIntValue().ult(FalseC->getAPIntValue())) {
21713         CC = X86::GetOppositeBranchCondition(CC);
21714         std::swap(TrueC, FalseC);
21715         std::swap(TrueOp, FalseOp);
21716       }
21717
21718       // Optimize C ? 8 : 0 -> zext(setcc(C)) << 3.  Likewise for any pow2/0.
21719       // This is efficient for any integer data type (including i8/i16) and
21720       // shift amount.
21721       if (FalseC->getAPIntValue() == 0 && TrueC->getAPIntValue().isPowerOf2()) {
21722         Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
21723                            DAG.getConstant(CC, DL, MVT::i8), Cond);
21724
21725         // Zero extend the condition if needed.
21726         Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, TrueC->getValueType(0), Cond);
21727
21728         unsigned ShAmt = TrueC->getAPIntValue().logBase2();
21729         Cond = DAG.getNode(ISD::SHL, DL, Cond.getValueType(), Cond,
21730                            DAG.getConstant(ShAmt, DL, MVT::i8));
21731         if (N->getNumValues() == 2)  // Dead flag value?
21732           return DCI.CombineTo(N, Cond, SDValue());
21733         return Cond;
21734       }
21735
21736       // Optimize Cond ? cst+1 : cst -> zext(setcc(C)+cst.  This is efficient
21737       // for any integer data type, including i8/i16.
21738       if (FalseC->getAPIntValue()+1 == TrueC->getAPIntValue()) {
21739         Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
21740                            DAG.getConstant(CC, DL, MVT::i8), Cond);
21741
21742         // Zero extend the condition if needed.
21743         Cond = DAG.getNode(ISD::ZERO_EXTEND, DL,
21744                            FalseC->getValueType(0), Cond);
21745         Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
21746                            SDValue(FalseC, 0));
21747
21748         if (N->getNumValues() == 2)  // Dead flag value?
21749           return DCI.CombineTo(N, Cond, SDValue());
21750         return Cond;
21751       }
21752
21753       // Optimize cases that will turn into an LEA instruction.  This requires
21754       // an i32 or i64 and an efficient multiplier (1, 2, 3, 4, 5, 8, 9).
21755       if (N->getValueType(0) == MVT::i32 || N->getValueType(0) == MVT::i64) {
21756         uint64_t Diff = TrueC->getZExtValue()-FalseC->getZExtValue();
21757         if (N->getValueType(0) == MVT::i32) Diff = (unsigned)Diff;
21758
21759         bool isFastMultiplier = false;
21760         if (Diff < 10) {
21761           switch ((unsigned char)Diff) {
21762           default: break;
21763           case 1:  // result = add base, cond
21764           case 2:  // result = lea base(    , cond*2)
21765           case 3:  // result = lea base(cond, cond*2)
21766           case 4:  // result = lea base(    , cond*4)
21767           case 5:  // result = lea base(cond, cond*4)
21768           case 8:  // result = lea base(    , cond*8)
21769           case 9:  // result = lea base(cond, cond*8)
21770             isFastMultiplier = true;
21771             break;
21772           }
21773         }
21774
21775         if (isFastMultiplier) {
21776           APInt Diff = TrueC->getAPIntValue()-FalseC->getAPIntValue();
21777           Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
21778                              DAG.getConstant(CC, DL, MVT::i8), Cond);
21779           // Zero extend the condition if needed.
21780           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, FalseC->getValueType(0),
21781                              Cond);
21782           // Scale the condition by the difference.
21783           if (Diff != 1)
21784             Cond = DAG.getNode(ISD::MUL, DL, Cond.getValueType(), Cond,
21785                                DAG.getConstant(Diff, DL, Cond.getValueType()));
21786
21787           // Add the base if non-zero.
21788           if (FalseC->getAPIntValue() != 0)
21789             Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
21790                                SDValue(FalseC, 0));
21791           if (N->getNumValues() == 2)  // Dead flag value?
21792             return DCI.CombineTo(N, Cond, SDValue());
21793           return Cond;
21794         }
21795       }
21796     }
21797   }
21798
21799   // Handle these cases:
21800   //   (select (x != c), e, c) -> select (x != c), e, x),
21801   //   (select (x == c), c, e) -> select (x == c), x, e)
21802   // where the c is an integer constant, and the "select" is the combination
21803   // of CMOV and CMP.
21804   //
21805   // The rationale for this change is that the conditional-move from a constant
21806   // needs two instructions, however, conditional-move from a register needs
21807   // only one instruction.
21808   //
21809   // CAVEAT: By replacing a constant with a symbolic value, it may obscure
21810   //  some instruction-combining opportunities. This opt needs to be
21811   //  postponed as late as possible.
21812   //
21813   if (!DCI.isBeforeLegalize() && !DCI.isBeforeLegalizeOps()) {
21814     // the DCI.xxxx conditions are provided to postpone the optimization as
21815     // late as possible.
21816
21817     ConstantSDNode *CmpAgainst = nullptr;
21818     if ((Cond.getOpcode() == X86ISD::CMP || Cond.getOpcode() == X86ISD::SUB) &&
21819         (CmpAgainst = dyn_cast<ConstantSDNode>(Cond.getOperand(1))) &&
21820         !isa<ConstantSDNode>(Cond.getOperand(0))) {
21821
21822       if (CC == X86::COND_NE &&
21823           CmpAgainst == dyn_cast<ConstantSDNode>(FalseOp)) {
21824         CC = X86::GetOppositeBranchCondition(CC);
21825         std::swap(TrueOp, FalseOp);
21826       }
21827
21828       if (CC == X86::COND_E &&
21829           CmpAgainst == dyn_cast<ConstantSDNode>(TrueOp)) {
21830         SDValue Ops[] = { FalseOp, Cond.getOperand(0),
21831                           DAG.getConstant(CC, DL, MVT::i8), Cond };
21832         return DAG.getNode(X86ISD::CMOV, DL, N->getVTList (), Ops);
21833       }
21834     }
21835   }
21836
21837   // Fold and/or of setcc's to double CMOV:
21838   //   (CMOV F, T, ((cc1 | cc2) != 0)) -> (CMOV (CMOV F, T, cc1), T, cc2)
21839   //   (CMOV F, T, ((cc1 & cc2) != 0)) -> (CMOV (CMOV T, F, !cc1), F, !cc2)
21840   //
21841   // This combine lets us generate:
21842   //   cmovcc1 (jcc1 if we don't have CMOV)
21843   //   cmovcc2 (same)
21844   // instead of:
21845   //   setcc1
21846   //   setcc2
21847   //   and/or
21848   //   cmovne (jne if we don't have CMOV)
21849   // When we can't use the CMOV instruction, it might increase branch
21850   // mispredicts.
21851   // When we can use CMOV, or when there is no mispredict, this improves
21852   // throughput and reduces register pressure.
21853   //
21854   if (CC == X86::COND_NE) {
21855     SDValue Flags;
21856     X86::CondCode CC0, CC1;
21857     bool isAndSetCC;
21858     if (checkBoolTestAndOrSetCCCombine(Cond, CC0, CC1, Flags, isAndSetCC)) {
21859       if (isAndSetCC) {
21860         std::swap(FalseOp, TrueOp);
21861         CC0 = X86::GetOppositeBranchCondition(CC0);
21862         CC1 = X86::GetOppositeBranchCondition(CC1);
21863       }
21864
21865       SDValue LOps[] = {FalseOp, TrueOp, DAG.getConstant(CC0, DL, MVT::i8),
21866         Flags};
21867       SDValue LCMOV = DAG.getNode(X86ISD::CMOV, DL, N->getVTList(), LOps);
21868       SDValue Ops[] = {LCMOV, TrueOp, DAG.getConstant(CC1, DL, MVT::i8), Flags};
21869       SDValue CMOV = DAG.getNode(X86ISD::CMOV, DL, N->getVTList(), Ops);
21870       DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), SDValue(CMOV.getNode(), 1));
21871       return CMOV;
21872     }
21873   }
21874
21875   return SDValue();
21876 }
21877
21878 static SDValue PerformINTRINSIC_WO_CHAINCombine(SDNode *N, SelectionDAG &DAG,
21879                                                 const X86Subtarget *Subtarget) {
21880   unsigned IntNo = cast<ConstantSDNode>(N->getOperand(0))->getZExtValue();
21881   switch (IntNo) {
21882   default: return SDValue();
21883   // SSE/AVX/AVX2 blend intrinsics.
21884   case Intrinsic::x86_avx2_pblendvb:
21885     // Don't try to simplify this intrinsic if we don't have AVX2.
21886     if (!Subtarget->hasAVX2())
21887       return SDValue();
21888     // FALL-THROUGH
21889   case Intrinsic::x86_avx_blendv_pd_256:
21890   case Intrinsic::x86_avx_blendv_ps_256:
21891     // Don't try to simplify this intrinsic if we don't have AVX.
21892     if (!Subtarget->hasAVX())
21893       return SDValue();
21894     // FALL-THROUGH
21895   case Intrinsic::x86_sse41_blendvps:
21896   case Intrinsic::x86_sse41_blendvpd:
21897   case Intrinsic::x86_sse41_pblendvb: {
21898     SDValue Op0 = N->getOperand(1);
21899     SDValue Op1 = N->getOperand(2);
21900     SDValue Mask = N->getOperand(3);
21901
21902     // Don't try to simplify this intrinsic if we don't have SSE4.1.
21903     if (!Subtarget->hasSSE41())
21904       return SDValue();
21905
21906     // fold (blend A, A, Mask) -> A
21907     if (Op0 == Op1)
21908       return Op0;
21909     // fold (blend A, B, allZeros) -> A
21910     if (ISD::isBuildVectorAllZeros(Mask.getNode()))
21911       return Op0;
21912     // fold (blend A, B, allOnes) -> B
21913     if (ISD::isBuildVectorAllOnes(Mask.getNode()))
21914       return Op1;
21915
21916     // Simplify the case where the mask is a constant i32 value.
21917     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Mask)) {
21918       if (C->isNullValue())
21919         return Op0;
21920       if (C->isAllOnesValue())
21921         return Op1;
21922     }
21923
21924     return SDValue();
21925   }
21926
21927   // Packed SSE2/AVX2 arithmetic shift immediate intrinsics.
21928   case Intrinsic::x86_sse2_psrai_w:
21929   case Intrinsic::x86_sse2_psrai_d:
21930   case Intrinsic::x86_avx2_psrai_w:
21931   case Intrinsic::x86_avx2_psrai_d:
21932   case Intrinsic::x86_sse2_psra_w:
21933   case Intrinsic::x86_sse2_psra_d:
21934   case Intrinsic::x86_avx2_psra_w:
21935   case Intrinsic::x86_avx2_psra_d: {
21936     SDValue Op0 = N->getOperand(1);
21937     SDValue Op1 = N->getOperand(2);
21938     EVT VT = Op0.getValueType();
21939     assert(VT.isVector() && "Expected a vector type!");
21940
21941     if (isa<BuildVectorSDNode>(Op1))
21942       Op1 = Op1.getOperand(0);
21943
21944     if (!isa<ConstantSDNode>(Op1))
21945       return SDValue();
21946
21947     EVT SVT = VT.getVectorElementType();
21948     unsigned SVTBits = SVT.getSizeInBits();
21949
21950     ConstantSDNode *CND = cast<ConstantSDNode>(Op1);
21951     const APInt &C = APInt(SVTBits, CND->getAPIntValue().getZExtValue());
21952     uint64_t ShAmt = C.getZExtValue();
21953
21954     // Don't try to convert this shift into a ISD::SRA if the shift
21955     // count is bigger than or equal to the element size.
21956     if (ShAmt >= SVTBits)
21957       return SDValue();
21958
21959     // Trivial case: if the shift count is zero, then fold this
21960     // into the first operand.
21961     if (ShAmt == 0)
21962       return Op0;
21963
21964     // Replace this packed shift intrinsic with a target independent
21965     // shift dag node.
21966     SDLoc DL(N);
21967     SDValue Splat = DAG.getConstant(C, DL, VT);
21968     return DAG.getNode(ISD::SRA, DL, VT, Op0, Splat);
21969   }
21970   }
21971 }
21972
21973 /// PerformMulCombine - Optimize a single multiply with constant into two
21974 /// in order to implement it with two cheaper instructions, e.g.
21975 /// LEA + SHL, LEA + LEA.
21976 static SDValue PerformMulCombine(SDNode *N, SelectionDAG &DAG,
21977                                  TargetLowering::DAGCombinerInfo &DCI) {
21978   if (DCI.isBeforeLegalize() || DCI.isCalledByLegalizer())
21979     return SDValue();
21980
21981   EVT VT = N->getValueType(0);
21982   if (VT != MVT::i64 && VT != MVT::i32)
21983     return SDValue();
21984
21985   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
21986   if (!C)
21987     return SDValue();
21988   uint64_t MulAmt = C->getZExtValue();
21989   if (isPowerOf2_64(MulAmt) || MulAmt == 3 || MulAmt == 5 || MulAmt == 9)
21990     return SDValue();
21991
21992   uint64_t MulAmt1 = 0;
21993   uint64_t MulAmt2 = 0;
21994   if ((MulAmt % 9) == 0) {
21995     MulAmt1 = 9;
21996     MulAmt2 = MulAmt / 9;
21997   } else if ((MulAmt % 5) == 0) {
21998     MulAmt1 = 5;
21999     MulAmt2 = MulAmt / 5;
22000   } else if ((MulAmt % 3) == 0) {
22001     MulAmt1 = 3;
22002     MulAmt2 = MulAmt / 3;
22003   }
22004   if (MulAmt2 &&
22005       (isPowerOf2_64(MulAmt2) || MulAmt2 == 3 || MulAmt2 == 5 || MulAmt2 == 9)){
22006     SDLoc DL(N);
22007
22008     if (isPowerOf2_64(MulAmt2) &&
22009         !(N->hasOneUse() && N->use_begin()->getOpcode() == ISD::ADD))
22010       // If second multiplifer is pow2, issue it first. We want the multiply by
22011       // 3, 5, or 9 to be folded into the addressing mode unless the lone use
22012       // is an add.
22013       std::swap(MulAmt1, MulAmt2);
22014
22015     SDValue NewMul;
22016     if (isPowerOf2_64(MulAmt1))
22017       NewMul = DAG.getNode(ISD::SHL, DL, VT, N->getOperand(0),
22018                            DAG.getConstant(Log2_64(MulAmt1), DL, MVT::i8));
22019     else
22020       NewMul = DAG.getNode(X86ISD::MUL_IMM, DL, VT, N->getOperand(0),
22021                            DAG.getConstant(MulAmt1, DL, VT));
22022
22023     if (isPowerOf2_64(MulAmt2))
22024       NewMul = DAG.getNode(ISD::SHL, DL, VT, NewMul,
22025                            DAG.getConstant(Log2_64(MulAmt2), DL, MVT::i8));
22026     else
22027       NewMul = DAG.getNode(X86ISD::MUL_IMM, DL, VT, NewMul,
22028                            DAG.getConstant(MulAmt2, DL, VT));
22029
22030     // Do not add new nodes to DAG combiner worklist.
22031     DCI.CombineTo(N, NewMul, false);
22032   }
22033   return SDValue();
22034 }
22035
22036 static SDValue PerformSHLCombine(SDNode *N, SelectionDAG &DAG) {
22037   SDValue N0 = N->getOperand(0);
22038   SDValue N1 = N->getOperand(1);
22039   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
22040   EVT VT = N0.getValueType();
22041
22042   // fold (shl (and (setcc_c), c1), c2) -> (and setcc_c, (c1 << c2))
22043   // since the result of setcc_c is all zero's or all ones.
22044   if (VT.isInteger() && !VT.isVector() &&
22045       N1C && N0.getOpcode() == ISD::AND &&
22046       N0.getOperand(1).getOpcode() == ISD::Constant) {
22047     SDValue N00 = N0.getOperand(0);
22048     if (N00.getOpcode() == X86ISD::SETCC_CARRY ||
22049         ((N00.getOpcode() == ISD::ANY_EXTEND ||
22050           N00.getOpcode() == ISD::ZERO_EXTEND) &&
22051          N00.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY)) {
22052       APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
22053       APInt ShAmt = N1C->getAPIntValue();
22054       Mask = Mask.shl(ShAmt);
22055       if (Mask != 0) {
22056         SDLoc DL(N);
22057         return DAG.getNode(ISD::AND, DL, VT,
22058                            N00, DAG.getConstant(Mask, DL, VT));
22059       }
22060     }
22061   }
22062
22063   // Hardware support for vector shifts is sparse which makes us scalarize the
22064   // vector operations in many cases. Also, on sandybridge ADD is faster than
22065   // shl.
22066   // (shl V, 1) -> add V,V
22067   if (auto *N1BV = dyn_cast<BuildVectorSDNode>(N1))
22068     if (auto *N1SplatC = N1BV->getConstantSplatNode()) {
22069       assert(N0.getValueType().isVector() && "Invalid vector shift type");
22070       // We shift all of the values by one. In many cases we do not have
22071       // hardware support for this operation. This is better expressed as an ADD
22072       // of two values.
22073       if (N1SplatC->getZExtValue() == 1)
22074         return DAG.getNode(ISD::ADD, SDLoc(N), VT, N0, N0);
22075     }
22076
22077   return SDValue();
22078 }
22079
22080 /// \brief Returns a vector of 0s if the node in input is a vector logical
22081 /// shift by a constant amount which is known to be bigger than or equal
22082 /// to the vector element size in bits.
22083 static SDValue performShiftToAllZeros(SDNode *N, SelectionDAG &DAG,
22084                                       const X86Subtarget *Subtarget) {
22085   EVT VT = N->getValueType(0);
22086
22087   if (VT != MVT::v2i64 && VT != MVT::v4i32 && VT != MVT::v8i16 &&
22088       (!Subtarget->hasInt256() ||
22089        (VT != MVT::v4i64 && VT != MVT::v8i32 && VT != MVT::v16i16)))
22090     return SDValue();
22091
22092   SDValue Amt = N->getOperand(1);
22093   SDLoc DL(N);
22094   if (auto *AmtBV = dyn_cast<BuildVectorSDNode>(Amt))
22095     if (auto *AmtSplat = AmtBV->getConstantSplatNode()) {
22096       APInt ShiftAmt = AmtSplat->getAPIntValue();
22097       unsigned MaxAmount = VT.getVectorElementType().getSizeInBits();
22098
22099       // SSE2/AVX2 logical shifts always return a vector of 0s
22100       // if the shift amount is bigger than or equal to
22101       // the element size. The constant shift amount will be
22102       // encoded as a 8-bit immediate.
22103       if (ShiftAmt.trunc(8).uge(MaxAmount))
22104         return getZeroVector(VT, Subtarget, DAG, DL);
22105     }
22106
22107   return SDValue();
22108 }
22109
22110 /// PerformShiftCombine - Combine shifts.
22111 static SDValue PerformShiftCombine(SDNode* N, SelectionDAG &DAG,
22112                                    TargetLowering::DAGCombinerInfo &DCI,
22113                                    const X86Subtarget *Subtarget) {
22114   if (N->getOpcode() == ISD::SHL) {
22115     SDValue V = PerformSHLCombine(N, DAG);
22116     if (V.getNode()) return V;
22117   }
22118
22119   if (N->getOpcode() != ISD::SRA) {
22120     // Try to fold this logical shift into a zero vector.
22121     SDValue V = performShiftToAllZeros(N, DAG, Subtarget);
22122     if (V.getNode()) return V;
22123   }
22124
22125   return SDValue();
22126 }
22127
22128 // CMPEQCombine - Recognize the distinctive  (AND (setcc ...) (setcc ..))
22129 // where both setccs reference the same FP CMP, and rewrite for CMPEQSS
22130 // and friends.  Likewise for OR -> CMPNEQSS.
22131 static SDValue CMPEQCombine(SDNode *N, SelectionDAG &DAG,
22132                             TargetLowering::DAGCombinerInfo &DCI,
22133                             const X86Subtarget *Subtarget) {
22134   unsigned opcode;
22135
22136   // SSE1 supports CMP{eq|ne}SS, and SSE2 added CMP{eq|ne}SD, but
22137   // we're requiring SSE2 for both.
22138   if (Subtarget->hasSSE2() && isAndOrOfSetCCs(SDValue(N, 0U), opcode)) {
22139     SDValue N0 = N->getOperand(0);
22140     SDValue N1 = N->getOperand(1);
22141     SDValue CMP0 = N0->getOperand(1);
22142     SDValue CMP1 = N1->getOperand(1);
22143     SDLoc DL(N);
22144
22145     // The SETCCs should both refer to the same CMP.
22146     if (CMP0.getOpcode() != X86ISD::CMP || CMP0 != CMP1)
22147       return SDValue();
22148
22149     SDValue CMP00 = CMP0->getOperand(0);
22150     SDValue CMP01 = CMP0->getOperand(1);
22151     EVT     VT    = CMP00.getValueType();
22152
22153     if (VT == MVT::f32 || VT == MVT::f64) {
22154       bool ExpectingFlags = false;
22155       // Check for any users that want flags:
22156       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
22157            !ExpectingFlags && UI != UE; ++UI)
22158         switch (UI->getOpcode()) {
22159         default:
22160         case ISD::BR_CC:
22161         case ISD::BRCOND:
22162         case ISD::SELECT:
22163           ExpectingFlags = true;
22164           break;
22165         case ISD::CopyToReg:
22166         case ISD::SIGN_EXTEND:
22167         case ISD::ZERO_EXTEND:
22168         case ISD::ANY_EXTEND:
22169           break;
22170         }
22171
22172       if (!ExpectingFlags) {
22173         enum X86::CondCode cc0 = (enum X86::CondCode)N0.getConstantOperandVal(0);
22174         enum X86::CondCode cc1 = (enum X86::CondCode)N1.getConstantOperandVal(0);
22175
22176         if (cc1 == X86::COND_E || cc1 == X86::COND_NE) {
22177           X86::CondCode tmp = cc0;
22178           cc0 = cc1;
22179           cc1 = tmp;
22180         }
22181
22182         if ((cc0 == X86::COND_E  && cc1 == X86::COND_NP) ||
22183             (cc0 == X86::COND_NE && cc1 == X86::COND_P)) {
22184           // FIXME: need symbolic constants for these magic numbers.
22185           // See X86ATTInstPrinter.cpp:printSSECC().
22186           unsigned x86cc = (cc0 == X86::COND_E) ? 0 : 4;
22187           if (Subtarget->hasAVX512()) {
22188             SDValue FSetCC = DAG.getNode(X86ISD::FSETCC, DL, MVT::i1, CMP00,
22189                                          CMP01,
22190                                          DAG.getConstant(x86cc, DL, MVT::i8));
22191             if (N->getValueType(0) != MVT::i1)
22192               return DAG.getNode(ISD::ZERO_EXTEND, DL, N->getValueType(0),
22193                                  FSetCC);
22194             return FSetCC;
22195           }
22196           SDValue OnesOrZeroesF = DAG.getNode(X86ISD::FSETCC, DL,
22197                                               CMP00.getValueType(), CMP00, CMP01,
22198                                               DAG.getConstant(x86cc, DL,
22199                                                               MVT::i8));
22200
22201           bool is64BitFP = (CMP00.getValueType() == MVT::f64);
22202           MVT IntVT = is64BitFP ? MVT::i64 : MVT::i32;
22203
22204           if (is64BitFP && !Subtarget->is64Bit()) {
22205             // On a 32-bit target, we cannot bitcast the 64-bit float to a
22206             // 64-bit integer, since that's not a legal type. Since
22207             // OnesOrZeroesF is all ones of all zeroes, we don't need all the
22208             // bits, but can do this little dance to extract the lowest 32 bits
22209             // and work with those going forward.
22210             SDValue Vector64 = DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, MVT::v2f64,
22211                                            OnesOrZeroesF);
22212             SDValue Vector32 = DAG.getNode(ISD::BITCAST, DL, MVT::v4f32,
22213                                            Vector64);
22214             OnesOrZeroesF = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, MVT::f32,
22215                                         Vector32, DAG.getIntPtrConstant(0, DL));
22216             IntVT = MVT::i32;
22217           }
22218
22219           SDValue OnesOrZeroesI = DAG.getNode(ISD::BITCAST, DL, IntVT,
22220                                               OnesOrZeroesF);
22221           SDValue ANDed = DAG.getNode(ISD::AND, DL, IntVT, OnesOrZeroesI,
22222                                       DAG.getConstant(1, DL, IntVT));
22223           SDValue OneBitOfTruth = DAG.getNode(ISD::TRUNCATE, DL, MVT::i8,
22224                                               ANDed);
22225           return OneBitOfTruth;
22226         }
22227       }
22228     }
22229   }
22230   return SDValue();
22231 }
22232
22233 /// CanFoldXORWithAllOnes - Test whether the XOR operand is a AllOnes vector
22234 /// so it can be folded inside ANDNP.
22235 static bool CanFoldXORWithAllOnes(const SDNode *N) {
22236   EVT VT = N->getValueType(0);
22237
22238   // Match direct AllOnes for 128 and 256-bit vectors
22239   if (ISD::isBuildVectorAllOnes(N))
22240     return true;
22241
22242   // Look through a bit convert.
22243   if (N->getOpcode() == ISD::BITCAST)
22244     N = N->getOperand(0).getNode();
22245
22246   // Sometimes the operand may come from a insert_subvector building a 256-bit
22247   // allones vector
22248   if (VT.is256BitVector() &&
22249       N->getOpcode() == ISD::INSERT_SUBVECTOR) {
22250     SDValue V1 = N->getOperand(0);
22251     SDValue V2 = N->getOperand(1);
22252
22253     if (V1.getOpcode() == ISD::INSERT_SUBVECTOR &&
22254         V1.getOperand(0).getOpcode() == ISD::UNDEF &&
22255         ISD::isBuildVectorAllOnes(V1.getOperand(1).getNode()) &&
22256         ISD::isBuildVectorAllOnes(V2.getNode()))
22257       return true;
22258   }
22259
22260   return false;
22261 }
22262
22263 // On AVX/AVX2 the type v8i1 is legalized to v8i16, which is an XMM sized
22264 // register. In most cases we actually compare or select YMM-sized registers
22265 // and mixing the two types creates horrible code. This method optimizes
22266 // some of the transition sequences.
22267 static SDValue WidenMaskArithmetic(SDNode *N, SelectionDAG &DAG,
22268                                  TargetLowering::DAGCombinerInfo &DCI,
22269                                  const X86Subtarget *Subtarget) {
22270   EVT VT = N->getValueType(0);
22271   if (!VT.is256BitVector())
22272     return SDValue();
22273
22274   assert((N->getOpcode() == ISD::ANY_EXTEND ||
22275           N->getOpcode() == ISD::ZERO_EXTEND ||
22276           N->getOpcode() == ISD::SIGN_EXTEND) && "Invalid Node");
22277
22278   SDValue Narrow = N->getOperand(0);
22279   EVT NarrowVT = Narrow->getValueType(0);
22280   if (!NarrowVT.is128BitVector())
22281     return SDValue();
22282
22283   if (Narrow->getOpcode() != ISD::XOR &&
22284       Narrow->getOpcode() != ISD::AND &&
22285       Narrow->getOpcode() != ISD::OR)
22286     return SDValue();
22287
22288   SDValue N0  = Narrow->getOperand(0);
22289   SDValue N1  = Narrow->getOperand(1);
22290   SDLoc DL(Narrow);
22291
22292   // The Left side has to be a trunc.
22293   if (N0.getOpcode() != ISD::TRUNCATE)
22294     return SDValue();
22295
22296   // The type of the truncated inputs.
22297   EVT WideVT = N0->getOperand(0)->getValueType(0);
22298   if (WideVT != VT)
22299     return SDValue();
22300
22301   // The right side has to be a 'trunc' or a constant vector.
22302   bool RHSTrunc = N1.getOpcode() == ISD::TRUNCATE;
22303   ConstantSDNode *RHSConstSplat = nullptr;
22304   if (auto *RHSBV = dyn_cast<BuildVectorSDNode>(N1))
22305     RHSConstSplat = RHSBV->getConstantSplatNode();
22306   if (!RHSTrunc && !RHSConstSplat)
22307     return SDValue();
22308
22309   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
22310
22311   if (!TLI.isOperationLegalOrPromote(Narrow->getOpcode(), WideVT))
22312     return SDValue();
22313
22314   // Set N0 and N1 to hold the inputs to the new wide operation.
22315   N0 = N0->getOperand(0);
22316   if (RHSConstSplat) {
22317     N1 = DAG.getNode(ISD::ZERO_EXTEND, DL, WideVT.getScalarType(),
22318                      SDValue(RHSConstSplat, 0));
22319     SmallVector<SDValue, 8> C(WideVT.getVectorNumElements(), N1);
22320     N1 = DAG.getNode(ISD::BUILD_VECTOR, DL, WideVT, C);
22321   } else if (RHSTrunc) {
22322     N1 = N1->getOperand(0);
22323   }
22324
22325   // Generate the wide operation.
22326   SDValue Op = DAG.getNode(Narrow->getOpcode(), DL, WideVT, N0, N1);
22327   unsigned Opcode = N->getOpcode();
22328   switch (Opcode) {
22329   case ISD::ANY_EXTEND:
22330     return Op;
22331   case ISD::ZERO_EXTEND: {
22332     unsigned InBits = NarrowVT.getScalarType().getSizeInBits();
22333     APInt Mask = APInt::getAllOnesValue(InBits);
22334     Mask = Mask.zext(VT.getScalarType().getSizeInBits());
22335     return DAG.getNode(ISD::AND, DL, VT,
22336                        Op, DAG.getConstant(Mask, DL, VT));
22337   }
22338   case ISD::SIGN_EXTEND:
22339     return DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, VT,
22340                        Op, DAG.getValueType(NarrowVT));
22341   default:
22342     llvm_unreachable("Unexpected opcode");
22343   }
22344 }
22345
22346 static SDValue VectorZextCombine(SDNode *N, SelectionDAG &DAG,
22347                                  TargetLowering::DAGCombinerInfo &DCI,
22348                                  const X86Subtarget *Subtarget) {
22349   SDValue N0 = N->getOperand(0);
22350   SDValue N1 = N->getOperand(1);
22351   SDLoc DL(N);
22352
22353   // A vector zext_in_reg may be represented as a shuffle,
22354   // feeding into a bitcast (this represents anyext) feeding into
22355   // an and with a mask.
22356   // We'd like to try to combine that into a shuffle with zero
22357   // plus a bitcast, removing the and.
22358   if (N0.getOpcode() != ISD::BITCAST ||
22359       N0.getOperand(0).getOpcode() != ISD::VECTOR_SHUFFLE)
22360     return SDValue();
22361
22362   // The other side of the AND should be a splat of 2^C, where C
22363   // is the number of bits in the source type.
22364   if (N1.getOpcode() == ISD::BITCAST)
22365     N1 = N1.getOperand(0);
22366   if (N1.getOpcode() != ISD::BUILD_VECTOR)
22367     return SDValue();
22368   BuildVectorSDNode *Vector = cast<BuildVectorSDNode>(N1);
22369
22370   ShuffleVectorSDNode *Shuffle = cast<ShuffleVectorSDNode>(N0.getOperand(0));
22371   EVT SrcType = Shuffle->getValueType(0);
22372
22373   // We expect a single-source shuffle
22374   if (Shuffle->getOperand(1)->getOpcode() != ISD::UNDEF)
22375     return SDValue();
22376
22377   unsigned SrcSize = SrcType.getScalarSizeInBits();
22378
22379   APInt SplatValue, SplatUndef;
22380   unsigned SplatBitSize;
22381   bool HasAnyUndefs;
22382   if (!Vector->isConstantSplat(SplatValue, SplatUndef,
22383                                 SplatBitSize, HasAnyUndefs))
22384     return SDValue();
22385
22386   unsigned ResSize = N1.getValueType().getScalarSizeInBits();
22387   // Make sure the splat matches the mask we expect
22388   if (SplatBitSize > ResSize ||
22389       (SplatValue + 1).exactLogBase2() != (int)SrcSize)
22390     return SDValue();
22391
22392   // Make sure the input and output size make sense
22393   if (SrcSize >= ResSize || ResSize % SrcSize)
22394     return SDValue();
22395
22396   // We expect a shuffle of the form <0, u, u, u, 1, u, u, u...>
22397   // The number of u's between each two values depends on the ratio between
22398   // the source and dest type.
22399   unsigned ZextRatio = ResSize / SrcSize;
22400   bool IsZext = true;
22401   for (unsigned i = 0; i < SrcType.getVectorNumElements(); ++i) {
22402     if (i % ZextRatio) {
22403       if (Shuffle->getMaskElt(i) > 0) {
22404         // Expected undef
22405         IsZext = false;
22406         break;
22407       }
22408     } else {
22409       if (Shuffle->getMaskElt(i) != (int)(i / ZextRatio)) {
22410         // Expected element number
22411         IsZext = false;
22412         break;
22413       }
22414     }
22415   }
22416
22417   if (!IsZext)
22418     return SDValue();
22419
22420   // Ok, perform the transformation - replace the shuffle with
22421   // a shuffle of the form <0, k, k, k, 1, k, k, k> with zero
22422   // (instead of undef) where the k elements come from the zero vector.
22423   SmallVector<int, 8> Mask;
22424   unsigned NumElems = SrcType.getVectorNumElements();
22425   for (unsigned i = 0; i < NumElems; ++i)
22426     if (i % ZextRatio)
22427       Mask.push_back(NumElems);
22428     else
22429       Mask.push_back(i / ZextRatio);
22430
22431   SDValue NewShuffle = DAG.getVectorShuffle(Shuffle->getValueType(0), DL,
22432     Shuffle->getOperand(0), DAG.getConstant(0, DL, SrcType), Mask);
22433   return DAG.getNode(ISD::BITCAST, DL, N0.getValueType(), NewShuffle);
22434 }
22435
22436 static SDValue PerformAndCombine(SDNode *N, SelectionDAG &DAG,
22437                                  TargetLowering::DAGCombinerInfo &DCI,
22438                                  const X86Subtarget *Subtarget) {
22439   if (DCI.isBeforeLegalizeOps())
22440     return SDValue();
22441
22442   if (SDValue Zext = VectorZextCombine(N, DAG, DCI, Subtarget))
22443     return Zext;
22444
22445   if (SDValue R = CMPEQCombine(N, DAG, DCI, Subtarget))
22446     return R;
22447
22448   EVT VT = N->getValueType(0);
22449   SDValue N0 = N->getOperand(0);
22450   SDValue N1 = N->getOperand(1);
22451   SDLoc DL(N);
22452
22453   // Create BEXTR instructions
22454   // BEXTR is ((X >> imm) & (2**size-1))
22455   if (VT == MVT::i32 || VT == MVT::i64) {
22456     // Check for BEXTR.
22457     if ((Subtarget->hasBMI() || Subtarget->hasTBM()) &&
22458         (N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::SRL)) {
22459       ConstantSDNode *MaskNode = dyn_cast<ConstantSDNode>(N1);
22460       ConstantSDNode *ShiftNode = dyn_cast<ConstantSDNode>(N0.getOperand(1));
22461       if (MaskNode && ShiftNode) {
22462         uint64_t Mask = MaskNode->getZExtValue();
22463         uint64_t Shift = ShiftNode->getZExtValue();
22464         if (isMask_64(Mask)) {
22465           uint64_t MaskSize = countPopulation(Mask);
22466           if (Shift + MaskSize <= VT.getSizeInBits())
22467             return DAG.getNode(X86ISD::BEXTR, DL, VT, N0.getOperand(0),
22468                                DAG.getConstant(Shift | (MaskSize << 8), DL,
22469                                                VT));
22470         }
22471       }
22472     } // BEXTR
22473
22474     return SDValue();
22475   }
22476
22477   // Want to form ANDNP nodes:
22478   // 1) In the hopes of then easily combining them with OR and AND nodes
22479   //    to form PBLEND/PSIGN.
22480   // 2) To match ANDN packed intrinsics
22481   if (VT != MVT::v2i64 && VT != MVT::v4i64)
22482     return SDValue();
22483
22484   // Check LHS for vnot
22485   if (N0.getOpcode() == ISD::XOR &&
22486       //ISD::isBuildVectorAllOnes(N0.getOperand(1).getNode()))
22487       CanFoldXORWithAllOnes(N0.getOperand(1).getNode()))
22488     return DAG.getNode(X86ISD::ANDNP, DL, VT, N0.getOperand(0), N1);
22489
22490   // Check RHS for vnot
22491   if (N1.getOpcode() == ISD::XOR &&
22492       //ISD::isBuildVectorAllOnes(N1.getOperand(1).getNode()))
22493       CanFoldXORWithAllOnes(N1.getOperand(1).getNode()))
22494     return DAG.getNode(X86ISD::ANDNP, DL, VT, N1.getOperand(0), N0);
22495
22496   return SDValue();
22497 }
22498
22499 static SDValue PerformOrCombine(SDNode *N, SelectionDAG &DAG,
22500                                 TargetLowering::DAGCombinerInfo &DCI,
22501                                 const X86Subtarget *Subtarget) {
22502   if (DCI.isBeforeLegalizeOps())
22503     return SDValue();
22504
22505   SDValue R = CMPEQCombine(N, DAG, DCI, Subtarget);
22506   if (R.getNode())
22507     return R;
22508
22509   SDValue N0 = N->getOperand(0);
22510   SDValue N1 = N->getOperand(1);
22511   EVT VT = N->getValueType(0);
22512
22513   // look for psign/blend
22514   if (VT == MVT::v2i64 || VT == MVT::v4i64) {
22515     if (!Subtarget->hasSSSE3() ||
22516         (VT == MVT::v4i64 && !Subtarget->hasInt256()))
22517       return SDValue();
22518
22519     // Canonicalize pandn to RHS
22520     if (N0.getOpcode() == X86ISD::ANDNP)
22521       std::swap(N0, N1);
22522     // or (and (m, y), (pandn m, x))
22523     if (N0.getOpcode() == ISD::AND && N1.getOpcode() == X86ISD::ANDNP) {
22524       SDValue Mask = N1.getOperand(0);
22525       SDValue X    = N1.getOperand(1);
22526       SDValue Y;
22527       if (N0.getOperand(0) == Mask)
22528         Y = N0.getOperand(1);
22529       if (N0.getOperand(1) == Mask)
22530         Y = N0.getOperand(0);
22531
22532       // Check to see if the mask appeared in both the AND and ANDNP and
22533       if (!Y.getNode())
22534         return SDValue();
22535
22536       // Validate that X, Y, and Mask are BIT_CONVERTS, and see through them.
22537       // Look through mask bitcast.
22538       if (Mask.getOpcode() == ISD::BITCAST)
22539         Mask = Mask.getOperand(0);
22540       if (X.getOpcode() == ISD::BITCAST)
22541         X = X.getOperand(0);
22542       if (Y.getOpcode() == ISD::BITCAST)
22543         Y = Y.getOperand(0);
22544
22545       EVT MaskVT = Mask.getValueType();
22546
22547       // Validate that the Mask operand is a vector sra node.
22548       // FIXME: what to do for bytes, since there is a psignb/pblendvb, but
22549       // there is no psrai.b
22550       unsigned EltBits = MaskVT.getVectorElementType().getSizeInBits();
22551       unsigned SraAmt = ~0;
22552       if (Mask.getOpcode() == ISD::SRA) {
22553         if (auto *AmtBV = dyn_cast<BuildVectorSDNode>(Mask.getOperand(1)))
22554           if (auto *AmtConst = AmtBV->getConstantSplatNode())
22555             SraAmt = AmtConst->getZExtValue();
22556       } else if (Mask.getOpcode() == X86ISD::VSRAI) {
22557         SDValue SraC = Mask.getOperand(1);
22558         SraAmt  = cast<ConstantSDNode>(SraC)->getZExtValue();
22559       }
22560       if ((SraAmt + 1) != EltBits)
22561         return SDValue();
22562
22563       SDLoc DL(N);
22564
22565       // Now we know we at least have a plendvb with the mask val.  See if
22566       // we can form a psignb/w/d.
22567       // psign = x.type == y.type == mask.type && y = sub(0, x);
22568       if (Y.getOpcode() == ISD::SUB && Y.getOperand(1) == X &&
22569           ISD::isBuildVectorAllZeros(Y.getOperand(0).getNode()) &&
22570           X.getValueType() == MaskVT && Y.getValueType() == MaskVT) {
22571         assert((EltBits == 8 || EltBits == 16 || EltBits == 32) &&
22572                "Unsupported VT for PSIGN");
22573         Mask = DAG.getNode(X86ISD::PSIGN, DL, MaskVT, X, Mask.getOperand(0));
22574         return DAG.getNode(ISD::BITCAST, DL, VT, Mask);
22575       }
22576       // PBLENDVB only available on SSE 4.1
22577       if (!Subtarget->hasSSE41())
22578         return SDValue();
22579
22580       EVT BlendVT = (VT == MVT::v4i64) ? MVT::v32i8 : MVT::v16i8;
22581
22582       X = DAG.getNode(ISD::BITCAST, DL, BlendVT, X);
22583       Y = DAG.getNode(ISD::BITCAST, DL, BlendVT, Y);
22584       Mask = DAG.getNode(ISD::BITCAST, DL, BlendVT, Mask);
22585       Mask = DAG.getNode(ISD::VSELECT, DL, BlendVT, Mask, Y, X);
22586       return DAG.getNode(ISD::BITCAST, DL, VT, Mask);
22587     }
22588   }
22589
22590   if (VT != MVT::i16 && VT != MVT::i32 && VT != MVT::i64)
22591     return SDValue();
22592
22593   // fold (or (x << c) | (y >> (64 - c))) ==> (shld64 x, y, c)
22594   MachineFunction &MF = DAG.getMachineFunction();
22595   bool OptForSize =
22596       MF.getFunction()->hasFnAttribute(Attribute::OptimizeForSize);
22597
22598   // SHLD/SHRD instructions have lower register pressure, but on some
22599   // platforms they have higher latency than the equivalent
22600   // series of shifts/or that would otherwise be generated.
22601   // Don't fold (or (x << c) | (y >> (64 - c))) if SHLD/SHRD instructions
22602   // have higher latencies and we are not optimizing for size.
22603   if (!OptForSize && Subtarget->isSHLDSlow())
22604     return SDValue();
22605
22606   if (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SHL)
22607     std::swap(N0, N1);
22608   if (N0.getOpcode() != ISD::SHL || N1.getOpcode() != ISD::SRL)
22609     return SDValue();
22610   if (!N0.hasOneUse() || !N1.hasOneUse())
22611     return SDValue();
22612
22613   SDValue ShAmt0 = N0.getOperand(1);
22614   if (ShAmt0.getValueType() != MVT::i8)
22615     return SDValue();
22616   SDValue ShAmt1 = N1.getOperand(1);
22617   if (ShAmt1.getValueType() != MVT::i8)
22618     return SDValue();
22619   if (ShAmt0.getOpcode() == ISD::TRUNCATE)
22620     ShAmt0 = ShAmt0.getOperand(0);
22621   if (ShAmt1.getOpcode() == ISD::TRUNCATE)
22622     ShAmt1 = ShAmt1.getOperand(0);
22623
22624   SDLoc DL(N);
22625   unsigned Opc = X86ISD::SHLD;
22626   SDValue Op0 = N0.getOperand(0);
22627   SDValue Op1 = N1.getOperand(0);
22628   if (ShAmt0.getOpcode() == ISD::SUB) {
22629     Opc = X86ISD::SHRD;
22630     std::swap(Op0, Op1);
22631     std::swap(ShAmt0, ShAmt1);
22632   }
22633
22634   unsigned Bits = VT.getSizeInBits();
22635   if (ShAmt1.getOpcode() == ISD::SUB) {
22636     SDValue Sum = ShAmt1.getOperand(0);
22637     if (ConstantSDNode *SumC = dyn_cast<ConstantSDNode>(Sum)) {
22638       SDValue ShAmt1Op1 = ShAmt1.getOperand(1);
22639       if (ShAmt1Op1.getNode()->getOpcode() == ISD::TRUNCATE)
22640         ShAmt1Op1 = ShAmt1Op1.getOperand(0);
22641       if (SumC->getSExtValue() == Bits && ShAmt1Op1 == ShAmt0)
22642         return DAG.getNode(Opc, DL, VT,
22643                            Op0, Op1,
22644                            DAG.getNode(ISD::TRUNCATE, DL,
22645                                        MVT::i8, ShAmt0));
22646     }
22647   } else if (ConstantSDNode *ShAmt1C = dyn_cast<ConstantSDNode>(ShAmt1)) {
22648     ConstantSDNode *ShAmt0C = dyn_cast<ConstantSDNode>(ShAmt0);
22649     if (ShAmt0C &&
22650         ShAmt0C->getSExtValue() + ShAmt1C->getSExtValue() == Bits)
22651       return DAG.getNode(Opc, DL, VT,
22652                          N0.getOperand(0), N1.getOperand(0),
22653                          DAG.getNode(ISD::TRUNCATE, DL,
22654                                        MVT::i8, ShAmt0));
22655   }
22656
22657   return SDValue();
22658 }
22659
22660 // Generate NEG and CMOV for integer abs.
22661 static SDValue performIntegerAbsCombine(SDNode *N, SelectionDAG &DAG) {
22662   EVT VT = N->getValueType(0);
22663
22664   // Since X86 does not have CMOV for 8-bit integer, we don't convert
22665   // 8-bit integer abs to NEG and CMOV.
22666   if (VT.isInteger() && VT.getSizeInBits() == 8)
22667     return SDValue();
22668
22669   SDValue N0 = N->getOperand(0);
22670   SDValue N1 = N->getOperand(1);
22671   SDLoc DL(N);
22672
22673   // Check pattern of XOR(ADD(X,Y), Y) where Y is SRA(X, size(X)-1)
22674   // and change it to SUB and CMOV.
22675   if (VT.isInteger() && N->getOpcode() == ISD::XOR &&
22676       N0.getOpcode() == ISD::ADD &&
22677       N0.getOperand(1) == N1 &&
22678       N1.getOpcode() == ISD::SRA &&
22679       N1.getOperand(0) == N0.getOperand(0))
22680     if (ConstantSDNode *Y1C = dyn_cast<ConstantSDNode>(N1.getOperand(1)))
22681       if (Y1C->getAPIntValue() == VT.getSizeInBits()-1) {
22682         // Generate SUB & CMOV.
22683         SDValue Neg = DAG.getNode(X86ISD::SUB, DL, DAG.getVTList(VT, MVT::i32),
22684                                   DAG.getConstant(0, DL, VT), N0.getOperand(0));
22685
22686         SDValue Ops[] = { N0.getOperand(0), Neg,
22687                           DAG.getConstant(X86::COND_GE, DL, MVT::i8),
22688                           SDValue(Neg.getNode(), 1) };
22689         return DAG.getNode(X86ISD::CMOV, DL, DAG.getVTList(VT, MVT::Glue), Ops);
22690       }
22691   return SDValue();
22692 }
22693
22694 // PerformXorCombine - Attempts to turn XOR nodes into BLSMSK nodes
22695 static SDValue PerformXorCombine(SDNode *N, SelectionDAG &DAG,
22696                                  TargetLowering::DAGCombinerInfo &DCI,
22697                                  const X86Subtarget *Subtarget) {
22698   if (DCI.isBeforeLegalizeOps())
22699     return SDValue();
22700
22701   if (Subtarget->hasCMov()) {
22702     SDValue RV = performIntegerAbsCombine(N, DAG);
22703     if (RV.getNode())
22704       return RV;
22705   }
22706
22707   return SDValue();
22708 }
22709
22710 /// PerformLOADCombine - Do target-specific dag combines on LOAD nodes.
22711 static SDValue PerformLOADCombine(SDNode *N, SelectionDAG &DAG,
22712                                   TargetLowering::DAGCombinerInfo &DCI,
22713                                   const X86Subtarget *Subtarget) {
22714   LoadSDNode *Ld = cast<LoadSDNode>(N);
22715   EVT RegVT = Ld->getValueType(0);
22716   EVT MemVT = Ld->getMemoryVT();
22717   SDLoc dl(Ld);
22718   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
22719
22720   // For chips with slow 32-byte unaligned loads, break the 32-byte operation
22721   // into two 16-byte operations.
22722   ISD::LoadExtType Ext = Ld->getExtensionType();
22723   unsigned Alignment = Ld->getAlignment();
22724   bool IsAligned = Alignment == 0 || Alignment >= MemVT.getSizeInBits()/8;
22725   if (RegVT.is256BitVector() && Subtarget->isUnalignedMem32Slow() &&
22726       !DCI.isBeforeLegalizeOps() && !IsAligned && Ext == ISD::NON_EXTLOAD) {
22727     unsigned NumElems = RegVT.getVectorNumElements();
22728     if (NumElems < 2)
22729       return SDValue();
22730
22731     SDValue Ptr = Ld->getBasePtr();
22732     SDValue Increment = DAG.getConstant(16, dl, TLI.getPointerTy());
22733
22734     EVT HalfVT = EVT::getVectorVT(*DAG.getContext(), MemVT.getScalarType(),
22735                                   NumElems/2);
22736     SDValue Load1 = DAG.getLoad(HalfVT, dl, Ld->getChain(), Ptr,
22737                                 Ld->getPointerInfo(), Ld->isVolatile(),
22738                                 Ld->isNonTemporal(), Ld->isInvariant(),
22739                                 Alignment);
22740     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
22741     SDValue Load2 = DAG.getLoad(HalfVT, dl, Ld->getChain(), Ptr,
22742                                 Ld->getPointerInfo(), Ld->isVolatile(),
22743                                 Ld->isNonTemporal(), Ld->isInvariant(),
22744                                 std::min(16U, Alignment));
22745     SDValue TF = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
22746                              Load1.getValue(1),
22747                              Load2.getValue(1));
22748
22749     SDValue NewVec = DAG.getUNDEF(RegVT);
22750     NewVec = Insert128BitVector(NewVec, Load1, 0, DAG, dl);
22751     NewVec = Insert128BitVector(NewVec, Load2, NumElems/2, DAG, dl);
22752     return DCI.CombineTo(N, NewVec, TF, true);
22753   }
22754
22755   return SDValue();
22756 }
22757
22758 /// PerformMLOADCombine - Resolve extending loads
22759 static SDValue PerformMLOADCombine(SDNode *N, SelectionDAG &DAG,
22760                                    TargetLowering::DAGCombinerInfo &DCI,
22761                                    const X86Subtarget *Subtarget) {
22762   MaskedLoadSDNode *Mld = cast<MaskedLoadSDNode>(N);
22763   if (Mld->getExtensionType() != ISD::SEXTLOAD)
22764     return SDValue();
22765
22766   EVT VT = Mld->getValueType(0);
22767   unsigned NumElems = VT.getVectorNumElements();
22768   EVT LdVT = Mld->getMemoryVT();
22769   SDLoc dl(Mld);
22770
22771   assert(LdVT != VT && "Cannot extend to the same type");
22772   unsigned ToSz = VT.getVectorElementType().getSizeInBits();
22773   unsigned FromSz = LdVT.getVectorElementType().getSizeInBits();
22774   // From, To sizes and ElemCount must be pow of two
22775   assert (isPowerOf2_32(NumElems * FromSz * ToSz) &&
22776     "Unexpected size for extending masked load");
22777
22778   unsigned SizeRatio  = ToSz / FromSz;
22779   assert(SizeRatio * NumElems * FromSz == VT.getSizeInBits());
22780
22781   // Create a type on which we perform the shuffle
22782   EVT WideVecVT = EVT::getVectorVT(*DAG.getContext(),
22783           LdVT.getScalarType(), NumElems*SizeRatio);
22784   assert(WideVecVT.getSizeInBits() == VT.getSizeInBits());
22785
22786   // Convert Src0 value
22787   SDValue WideSrc0 = DAG.getNode(ISD::BITCAST, dl, WideVecVT, Mld->getSrc0());
22788   if (Mld->getSrc0().getOpcode() != ISD::UNDEF) {
22789     SmallVector<int, 16> ShuffleVec(NumElems * SizeRatio, -1);
22790     for (unsigned i = 0; i != NumElems; ++i)
22791       ShuffleVec[i] = i * SizeRatio;
22792
22793     // Can't shuffle using an illegal type.
22794     assert (DAG.getTargetLoweringInfo().isTypeLegal(WideVecVT)
22795             && "WideVecVT should be legal");
22796     WideSrc0 = DAG.getVectorShuffle(WideVecVT, dl, WideSrc0,
22797                                     DAG.getUNDEF(WideVecVT), &ShuffleVec[0]);
22798   }
22799   // Prepare the new mask
22800   SDValue NewMask;
22801   SDValue Mask = Mld->getMask();
22802   if (Mask.getValueType() == VT) {
22803     // Mask and original value have the same type
22804     NewMask = DAG.getNode(ISD::BITCAST, dl, WideVecVT, Mask);
22805     SmallVector<int, 16> ShuffleVec(NumElems * SizeRatio, -1);
22806     for (unsigned i = 0; i != NumElems; ++i)
22807       ShuffleVec[i] = i * SizeRatio;
22808     for (unsigned i = NumElems; i != NumElems*SizeRatio; ++i)
22809       ShuffleVec[i] = NumElems*SizeRatio;
22810     NewMask = DAG.getVectorShuffle(WideVecVT, dl, NewMask,
22811                                    DAG.getConstant(0, dl, WideVecVT),
22812                                    &ShuffleVec[0]);
22813   }
22814   else {
22815     assert(Mask.getValueType().getVectorElementType() == MVT::i1);
22816     unsigned WidenNumElts = NumElems*SizeRatio;
22817     unsigned MaskNumElts = VT.getVectorNumElements();
22818     EVT NewMaskVT = EVT::getVectorVT(*DAG.getContext(),  MVT::i1,
22819                                      WidenNumElts);
22820
22821     unsigned NumConcat = WidenNumElts / MaskNumElts;
22822     SmallVector<SDValue, 16> Ops(NumConcat);
22823     SDValue ZeroVal = DAG.getConstant(0, dl, Mask.getValueType());
22824     Ops[0] = Mask;
22825     for (unsigned i = 1; i != NumConcat; ++i)
22826       Ops[i] = ZeroVal;
22827
22828     NewMask = DAG.getNode(ISD::CONCAT_VECTORS, dl, NewMaskVT, Ops);
22829   }
22830
22831   SDValue WideLd = DAG.getMaskedLoad(WideVecVT, dl, Mld->getChain(),
22832                                      Mld->getBasePtr(), NewMask, WideSrc0,
22833                                      Mld->getMemoryVT(), Mld->getMemOperand(),
22834                                      ISD::NON_EXTLOAD);
22835   SDValue NewVec = DAG.getNode(X86ISD::VSEXT, dl, VT, WideLd);
22836   return DCI.CombineTo(N, NewVec, WideLd.getValue(1), true);
22837
22838 }
22839 /// PerformMSTORECombine - Resolve truncating stores
22840 static SDValue PerformMSTORECombine(SDNode *N, SelectionDAG &DAG,
22841                                     const X86Subtarget *Subtarget) {
22842   MaskedStoreSDNode *Mst = cast<MaskedStoreSDNode>(N);
22843   if (!Mst->isTruncatingStore())
22844     return SDValue();
22845
22846   EVT VT = Mst->getValue().getValueType();
22847   unsigned NumElems = VT.getVectorNumElements();
22848   EVT StVT = Mst->getMemoryVT();
22849   SDLoc dl(Mst);
22850
22851   assert(StVT != VT && "Cannot truncate to the same type");
22852   unsigned FromSz = VT.getVectorElementType().getSizeInBits();
22853   unsigned ToSz = StVT.getVectorElementType().getSizeInBits();
22854
22855   // From, To sizes and ElemCount must be pow of two
22856   assert (isPowerOf2_32(NumElems * FromSz * ToSz) &&
22857     "Unexpected size for truncating masked store");
22858   // We are going to use the original vector elt for storing.
22859   // Accumulated smaller vector elements must be a multiple of the store size.
22860   assert (((NumElems * FromSz) % ToSz) == 0 &&
22861           "Unexpected ratio for truncating masked store");
22862
22863   unsigned SizeRatio  = FromSz / ToSz;
22864   assert(SizeRatio * NumElems * ToSz == VT.getSizeInBits());
22865
22866   // Create a type on which we perform the shuffle
22867   EVT WideVecVT = EVT::getVectorVT(*DAG.getContext(),
22868           StVT.getScalarType(), NumElems*SizeRatio);
22869
22870   assert(WideVecVT.getSizeInBits() == VT.getSizeInBits());
22871
22872   SDValue WideVec = DAG.getNode(ISD::BITCAST, dl, WideVecVT, Mst->getValue());
22873   SmallVector<int, 16> ShuffleVec(NumElems * SizeRatio, -1);
22874   for (unsigned i = 0; i != NumElems; ++i)
22875     ShuffleVec[i] = i * SizeRatio;
22876
22877   // Can't shuffle using an illegal type.
22878   assert (DAG.getTargetLoweringInfo().isTypeLegal(WideVecVT)
22879           && "WideVecVT should be legal");
22880
22881   SDValue TruncatedVal = DAG.getVectorShuffle(WideVecVT, dl, WideVec,
22882                                         DAG.getUNDEF(WideVecVT),
22883                                         &ShuffleVec[0]);
22884
22885   SDValue NewMask;
22886   SDValue Mask = Mst->getMask();
22887   if (Mask.getValueType() == VT) {
22888     // Mask and original value have the same type
22889     NewMask = DAG.getNode(ISD::BITCAST, dl, WideVecVT, Mask);
22890     for (unsigned i = 0; i != NumElems; ++i)
22891       ShuffleVec[i] = i * SizeRatio;
22892     for (unsigned i = NumElems; i != NumElems*SizeRatio; ++i)
22893       ShuffleVec[i] = NumElems*SizeRatio;
22894     NewMask = DAG.getVectorShuffle(WideVecVT, dl, NewMask,
22895                                    DAG.getConstant(0, dl, WideVecVT),
22896                                    &ShuffleVec[0]);
22897   }
22898   else {
22899     assert(Mask.getValueType().getVectorElementType() == MVT::i1);
22900     unsigned WidenNumElts = NumElems*SizeRatio;
22901     unsigned MaskNumElts = VT.getVectorNumElements();
22902     EVT NewMaskVT = EVT::getVectorVT(*DAG.getContext(),  MVT::i1,
22903                                      WidenNumElts);
22904
22905     unsigned NumConcat = WidenNumElts / MaskNumElts;
22906     SmallVector<SDValue, 16> Ops(NumConcat);
22907     SDValue ZeroVal = DAG.getConstant(0, dl, Mask.getValueType());
22908     Ops[0] = Mask;
22909     for (unsigned i = 1; i != NumConcat; ++i)
22910       Ops[i] = ZeroVal;
22911
22912     NewMask = DAG.getNode(ISD::CONCAT_VECTORS, dl, NewMaskVT, Ops);
22913   }
22914
22915   return DAG.getMaskedStore(Mst->getChain(), dl, TruncatedVal, Mst->getBasePtr(),
22916                             NewMask, StVT, Mst->getMemOperand(), false);
22917 }
22918 /// PerformSTORECombine - Do target-specific dag combines on STORE nodes.
22919 static SDValue PerformSTORECombine(SDNode *N, SelectionDAG &DAG,
22920                                    const X86Subtarget *Subtarget) {
22921   StoreSDNode *St = cast<StoreSDNode>(N);
22922   EVT VT = St->getValue().getValueType();
22923   EVT StVT = St->getMemoryVT();
22924   SDLoc dl(St);
22925   SDValue StoredVal = St->getOperand(1);
22926   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
22927
22928   // If we are saving a concatenation of two XMM registers and 32-byte stores
22929   // are slow, such as on Sandy Bridge, perform two 16-byte stores.
22930   unsigned Alignment = St->getAlignment();
22931   bool IsAligned = Alignment == 0 || Alignment >= VT.getSizeInBits()/8;
22932   if (VT.is256BitVector() && Subtarget->isUnalignedMem32Slow() &&
22933       StVT == VT && !IsAligned) {
22934     unsigned NumElems = VT.getVectorNumElements();
22935     if (NumElems < 2)
22936       return SDValue();
22937
22938     SDValue Value0 = Extract128BitVector(StoredVal, 0, DAG, dl);
22939     SDValue Value1 = Extract128BitVector(StoredVal, NumElems/2, DAG, dl);
22940
22941     SDValue Stride = DAG.getConstant(16, dl, TLI.getPointerTy());
22942     SDValue Ptr0 = St->getBasePtr();
22943     SDValue Ptr1 = DAG.getNode(ISD::ADD, dl, Ptr0.getValueType(), Ptr0, Stride);
22944
22945     SDValue Ch0 = DAG.getStore(St->getChain(), dl, Value0, Ptr0,
22946                                 St->getPointerInfo(), St->isVolatile(),
22947                                 St->isNonTemporal(), Alignment);
22948     SDValue Ch1 = DAG.getStore(St->getChain(), dl, Value1, Ptr1,
22949                                 St->getPointerInfo(), St->isVolatile(),
22950                                 St->isNonTemporal(),
22951                                 std::min(16U, Alignment));
22952     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Ch0, Ch1);
22953   }
22954
22955   // Optimize trunc store (of multiple scalars) to shuffle and store.
22956   // First, pack all of the elements in one place. Next, store to memory
22957   // in fewer chunks.
22958   if (St->isTruncatingStore() && VT.isVector()) {
22959     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
22960     unsigned NumElems = VT.getVectorNumElements();
22961     assert(StVT != VT && "Cannot truncate to the same type");
22962     unsigned FromSz = VT.getVectorElementType().getSizeInBits();
22963     unsigned ToSz = StVT.getVectorElementType().getSizeInBits();
22964
22965     // From, To sizes and ElemCount must be pow of two
22966     if (!isPowerOf2_32(NumElems * FromSz * ToSz)) return SDValue();
22967     // We are going to use the original vector elt for storing.
22968     // Accumulated smaller vector elements must be a multiple of the store size.
22969     if (0 != (NumElems * FromSz) % ToSz) return SDValue();
22970
22971     unsigned SizeRatio  = FromSz / ToSz;
22972
22973     assert(SizeRatio * NumElems * ToSz == VT.getSizeInBits());
22974
22975     // Create a type on which we perform the shuffle
22976     EVT WideVecVT = EVT::getVectorVT(*DAG.getContext(),
22977             StVT.getScalarType(), NumElems*SizeRatio);
22978
22979     assert(WideVecVT.getSizeInBits() == VT.getSizeInBits());
22980
22981     SDValue WideVec = DAG.getNode(ISD::BITCAST, dl, WideVecVT, St->getValue());
22982     SmallVector<int, 8> ShuffleVec(NumElems * SizeRatio, -1);
22983     for (unsigned i = 0; i != NumElems; ++i)
22984       ShuffleVec[i] = i * SizeRatio;
22985
22986     // Can't shuffle using an illegal type.
22987     if (!TLI.isTypeLegal(WideVecVT))
22988       return SDValue();
22989
22990     SDValue Shuff = DAG.getVectorShuffle(WideVecVT, dl, WideVec,
22991                                          DAG.getUNDEF(WideVecVT),
22992                                          &ShuffleVec[0]);
22993     // At this point all of the data is stored at the bottom of the
22994     // register. We now need to save it to mem.
22995
22996     // Find the largest store unit
22997     MVT StoreType = MVT::i8;
22998     for (MVT Tp : MVT::integer_valuetypes()) {
22999       if (TLI.isTypeLegal(Tp) && Tp.getSizeInBits() <= NumElems * ToSz)
23000         StoreType = Tp;
23001     }
23002
23003     // On 32bit systems, we can't save 64bit integers. Try bitcasting to F64.
23004     if (TLI.isTypeLegal(MVT::f64) && StoreType.getSizeInBits() < 64 &&
23005         (64 <= NumElems * ToSz))
23006       StoreType = MVT::f64;
23007
23008     // Bitcast the original vector into a vector of store-size units
23009     EVT StoreVecVT = EVT::getVectorVT(*DAG.getContext(),
23010             StoreType, VT.getSizeInBits()/StoreType.getSizeInBits());
23011     assert(StoreVecVT.getSizeInBits() == VT.getSizeInBits());
23012     SDValue ShuffWide = DAG.getNode(ISD::BITCAST, dl, StoreVecVT, Shuff);
23013     SmallVector<SDValue, 8> Chains;
23014     SDValue Increment = DAG.getConstant(StoreType.getSizeInBits()/8, dl,
23015                                         TLI.getPointerTy());
23016     SDValue Ptr = St->getBasePtr();
23017
23018     // Perform one or more big stores into memory.
23019     for (unsigned i=0, e=(ToSz*NumElems)/StoreType.getSizeInBits(); i!=e; ++i) {
23020       SDValue SubVec = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
23021                                    StoreType, ShuffWide,
23022                                    DAG.getIntPtrConstant(i, dl));
23023       SDValue Ch = DAG.getStore(St->getChain(), dl, SubVec, Ptr,
23024                                 St->getPointerInfo(), St->isVolatile(),
23025                                 St->isNonTemporal(), St->getAlignment());
23026       Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
23027       Chains.push_back(Ch);
23028     }
23029
23030     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Chains);
23031   }
23032
23033   // Turn load->store of MMX types into GPR load/stores.  This avoids clobbering
23034   // the FP state in cases where an emms may be missing.
23035   // A preferable solution to the general problem is to figure out the right
23036   // places to insert EMMS.  This qualifies as a quick hack.
23037
23038   // Similarly, turn load->store of i64 into double load/stores in 32-bit mode.
23039   if (VT.getSizeInBits() != 64)
23040     return SDValue();
23041
23042   const Function *F = DAG.getMachineFunction().getFunction();
23043   bool NoImplicitFloatOps = F->hasFnAttribute(Attribute::NoImplicitFloat);
23044   bool F64IsLegal = !DAG.getTarget().Options.UseSoftFloat && !NoImplicitFloatOps
23045                      && Subtarget->hasSSE2();
23046   if ((VT.isVector() ||
23047        (VT == MVT::i64 && F64IsLegal && !Subtarget->is64Bit())) &&
23048       isa<LoadSDNode>(St->getValue()) &&
23049       !cast<LoadSDNode>(St->getValue())->isVolatile() &&
23050       St->getChain().hasOneUse() && !St->isVolatile()) {
23051     SDNode* LdVal = St->getValue().getNode();
23052     LoadSDNode *Ld = nullptr;
23053     int TokenFactorIndex = -1;
23054     SmallVector<SDValue, 8> Ops;
23055     SDNode* ChainVal = St->getChain().getNode();
23056     // Must be a store of a load.  We currently handle two cases:  the load
23057     // is a direct child, and it's under an intervening TokenFactor.  It is
23058     // possible to dig deeper under nested TokenFactors.
23059     if (ChainVal == LdVal)
23060       Ld = cast<LoadSDNode>(St->getChain());
23061     else if (St->getValue().hasOneUse() &&
23062              ChainVal->getOpcode() == ISD::TokenFactor) {
23063       for (unsigned i = 0, e = ChainVal->getNumOperands(); i != e; ++i) {
23064         if (ChainVal->getOperand(i).getNode() == LdVal) {
23065           TokenFactorIndex = i;
23066           Ld = cast<LoadSDNode>(St->getValue());
23067         } else
23068           Ops.push_back(ChainVal->getOperand(i));
23069       }
23070     }
23071
23072     if (!Ld || !ISD::isNormalLoad(Ld))
23073       return SDValue();
23074
23075     // If this is not the MMX case, i.e. we are just turning i64 load/store
23076     // into f64 load/store, avoid the transformation if there are multiple
23077     // uses of the loaded value.
23078     if (!VT.isVector() && !Ld->hasNUsesOfValue(1, 0))
23079       return SDValue();
23080
23081     SDLoc LdDL(Ld);
23082     SDLoc StDL(N);
23083     // If we are a 64-bit capable x86, lower to a single movq load/store pair.
23084     // Otherwise, if it's legal to use f64 SSE instructions, use f64 load/store
23085     // pair instead.
23086     if (Subtarget->is64Bit() || F64IsLegal) {
23087       EVT LdVT = Subtarget->is64Bit() ? MVT::i64 : MVT::f64;
23088       SDValue NewLd = DAG.getLoad(LdVT, LdDL, Ld->getChain(), Ld->getBasePtr(),
23089                                   Ld->getPointerInfo(), Ld->isVolatile(),
23090                                   Ld->isNonTemporal(), Ld->isInvariant(),
23091                                   Ld->getAlignment());
23092       SDValue NewChain = NewLd.getValue(1);
23093       if (TokenFactorIndex != -1) {
23094         Ops.push_back(NewChain);
23095         NewChain = DAG.getNode(ISD::TokenFactor, LdDL, MVT::Other, Ops);
23096       }
23097       return DAG.getStore(NewChain, StDL, NewLd, St->getBasePtr(),
23098                           St->getPointerInfo(),
23099                           St->isVolatile(), St->isNonTemporal(),
23100                           St->getAlignment());
23101     }
23102
23103     // Otherwise, lower to two pairs of 32-bit loads / stores.
23104     SDValue LoAddr = Ld->getBasePtr();
23105     SDValue HiAddr = DAG.getNode(ISD::ADD, LdDL, MVT::i32, LoAddr,
23106                                  DAG.getConstant(4, LdDL, MVT::i32));
23107
23108     SDValue LoLd = DAG.getLoad(MVT::i32, LdDL, Ld->getChain(), LoAddr,
23109                                Ld->getPointerInfo(),
23110                                Ld->isVolatile(), Ld->isNonTemporal(),
23111                                Ld->isInvariant(), Ld->getAlignment());
23112     SDValue HiLd = DAG.getLoad(MVT::i32, LdDL, Ld->getChain(), HiAddr,
23113                                Ld->getPointerInfo().getWithOffset(4),
23114                                Ld->isVolatile(), Ld->isNonTemporal(),
23115                                Ld->isInvariant(),
23116                                MinAlign(Ld->getAlignment(), 4));
23117
23118     SDValue NewChain = LoLd.getValue(1);
23119     if (TokenFactorIndex != -1) {
23120       Ops.push_back(LoLd);
23121       Ops.push_back(HiLd);
23122       NewChain = DAG.getNode(ISD::TokenFactor, LdDL, MVT::Other, Ops);
23123     }
23124
23125     LoAddr = St->getBasePtr();
23126     HiAddr = DAG.getNode(ISD::ADD, StDL, MVT::i32, LoAddr,
23127                          DAG.getConstant(4, StDL, MVT::i32));
23128
23129     SDValue LoSt = DAG.getStore(NewChain, StDL, LoLd, LoAddr,
23130                                 St->getPointerInfo(),
23131                                 St->isVolatile(), St->isNonTemporal(),
23132                                 St->getAlignment());
23133     SDValue HiSt = DAG.getStore(NewChain, StDL, HiLd, HiAddr,
23134                                 St->getPointerInfo().getWithOffset(4),
23135                                 St->isVolatile(),
23136                                 St->isNonTemporal(),
23137                                 MinAlign(St->getAlignment(), 4));
23138     return DAG.getNode(ISD::TokenFactor, StDL, MVT::Other, LoSt, HiSt);
23139   }
23140
23141   // This is similar to the above case, but here we handle a scalar 64-bit
23142   // integer store that is extracted from a vector on a 32-bit target.
23143   // If we have SSE2, then we can treat it like a floating-point double
23144   // to get past legalization. The execution dependencies fixup pass will
23145   // choose the optimal machine instruction for the store if this really is
23146   // an integer or v2f32 rather than an f64.
23147   if (VT == MVT::i64 && F64IsLegal && !Subtarget->is64Bit() &&
23148       St->getOperand(1).getOpcode() == ISD::EXTRACT_VECTOR_ELT) {
23149     SDValue OldExtract = St->getOperand(1);
23150     SDValue ExtOp0 = OldExtract.getOperand(0);
23151     unsigned VecSize = ExtOp0.getValueSizeInBits();
23152     MVT VecVT = MVT::getVectorVT(MVT::f64, VecSize / 64);
23153     SDValue BitCast = DAG.getNode(ISD::BITCAST, dl, VecVT, ExtOp0);
23154     SDValue NewExtract = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
23155                                      BitCast, OldExtract.getOperand(1));
23156     return DAG.getStore(St->getChain(), dl, NewExtract, St->getBasePtr(),
23157                         St->getPointerInfo(), St->isVolatile(),
23158                         St->isNonTemporal(), St->getAlignment());
23159   }
23160
23161   return SDValue();
23162 }
23163
23164 /// Return 'true' if this vector operation is "horizontal"
23165 /// and return the operands for the horizontal operation in LHS and RHS.  A
23166 /// horizontal operation performs the binary operation on successive elements
23167 /// of its first operand, then on successive elements of its second operand,
23168 /// returning the resulting values in a vector.  For example, if
23169 ///   A = < float a0, float a1, float a2, float a3 >
23170 /// and
23171 ///   B = < float b0, float b1, float b2, float b3 >
23172 /// then the result of doing a horizontal operation on A and B is
23173 ///   A horizontal-op B = < a0 op a1, a2 op a3, b0 op b1, b2 op b3 >.
23174 /// In short, LHS and RHS are inspected to see if LHS op RHS is of the form
23175 /// A horizontal-op B, for some already available A and B, and if so then LHS is
23176 /// set to A, RHS to B, and the routine returns 'true'.
23177 /// Note that the binary operation should have the property that if one of the
23178 /// operands is UNDEF then the result is UNDEF.
23179 static bool isHorizontalBinOp(SDValue &LHS, SDValue &RHS, bool IsCommutative) {
23180   // Look for the following pattern: if
23181   //   A = < float a0, float a1, float a2, float a3 >
23182   //   B = < float b0, float b1, float b2, float b3 >
23183   // and
23184   //   LHS = VECTOR_SHUFFLE A, B, <0, 2, 4, 6>
23185   //   RHS = VECTOR_SHUFFLE A, B, <1, 3, 5, 7>
23186   // then LHS op RHS = < a0 op a1, a2 op a3, b0 op b1, b2 op b3 >
23187   // which is A horizontal-op B.
23188
23189   // At least one of the operands should be a vector shuffle.
23190   if (LHS.getOpcode() != ISD::VECTOR_SHUFFLE &&
23191       RHS.getOpcode() != ISD::VECTOR_SHUFFLE)
23192     return false;
23193
23194   MVT VT = LHS.getSimpleValueType();
23195
23196   assert((VT.is128BitVector() || VT.is256BitVector()) &&
23197          "Unsupported vector type for horizontal add/sub");
23198
23199   // Handle 128 and 256-bit vector lengths. AVX defines horizontal add/sub to
23200   // operate independently on 128-bit lanes.
23201   unsigned NumElts = VT.getVectorNumElements();
23202   unsigned NumLanes = VT.getSizeInBits()/128;
23203   unsigned NumLaneElts = NumElts / NumLanes;
23204   assert((NumLaneElts % 2 == 0) &&
23205          "Vector type should have an even number of elements in each lane");
23206   unsigned HalfLaneElts = NumLaneElts/2;
23207
23208   // View LHS in the form
23209   //   LHS = VECTOR_SHUFFLE A, B, LMask
23210   // If LHS is not a shuffle then pretend it is the shuffle
23211   //   LHS = VECTOR_SHUFFLE LHS, undef, <0, 1, ..., N-1>
23212   // NOTE: in what follows a default initialized SDValue represents an UNDEF of
23213   // type VT.
23214   SDValue A, B;
23215   SmallVector<int, 16> LMask(NumElts);
23216   if (LHS.getOpcode() == ISD::VECTOR_SHUFFLE) {
23217     if (LHS.getOperand(0).getOpcode() != ISD::UNDEF)
23218       A = LHS.getOperand(0);
23219     if (LHS.getOperand(1).getOpcode() != ISD::UNDEF)
23220       B = LHS.getOperand(1);
23221     ArrayRef<int> Mask = cast<ShuffleVectorSDNode>(LHS.getNode())->getMask();
23222     std::copy(Mask.begin(), Mask.end(), LMask.begin());
23223   } else {
23224     if (LHS.getOpcode() != ISD::UNDEF)
23225       A = LHS;
23226     for (unsigned i = 0; i != NumElts; ++i)
23227       LMask[i] = i;
23228   }
23229
23230   // Likewise, view RHS in the form
23231   //   RHS = VECTOR_SHUFFLE C, D, RMask
23232   SDValue C, D;
23233   SmallVector<int, 16> RMask(NumElts);
23234   if (RHS.getOpcode() == ISD::VECTOR_SHUFFLE) {
23235     if (RHS.getOperand(0).getOpcode() != ISD::UNDEF)
23236       C = RHS.getOperand(0);
23237     if (RHS.getOperand(1).getOpcode() != ISD::UNDEF)
23238       D = RHS.getOperand(1);
23239     ArrayRef<int> Mask = cast<ShuffleVectorSDNode>(RHS.getNode())->getMask();
23240     std::copy(Mask.begin(), Mask.end(), RMask.begin());
23241   } else {
23242     if (RHS.getOpcode() != ISD::UNDEF)
23243       C = RHS;
23244     for (unsigned i = 0; i != NumElts; ++i)
23245       RMask[i] = i;
23246   }
23247
23248   // Check that the shuffles are both shuffling the same vectors.
23249   if (!(A == C && B == D) && !(A == D && B == C))
23250     return false;
23251
23252   // If everything is UNDEF then bail out: it would be better to fold to UNDEF.
23253   if (!A.getNode() && !B.getNode())
23254     return false;
23255
23256   // If A and B occur in reverse order in RHS, then "swap" them (which means
23257   // rewriting the mask).
23258   if (A != C)
23259     ShuffleVectorSDNode::commuteMask(RMask);
23260
23261   // At this point LHS and RHS are equivalent to
23262   //   LHS = VECTOR_SHUFFLE A, B, LMask
23263   //   RHS = VECTOR_SHUFFLE A, B, RMask
23264   // Check that the masks correspond to performing a horizontal operation.
23265   for (unsigned l = 0; l != NumElts; l += NumLaneElts) {
23266     for (unsigned i = 0; i != NumLaneElts; ++i) {
23267       int LIdx = LMask[i+l], RIdx = RMask[i+l];
23268
23269       // Ignore any UNDEF components.
23270       if (LIdx < 0 || RIdx < 0 ||
23271           (!A.getNode() && (LIdx < (int)NumElts || RIdx < (int)NumElts)) ||
23272           (!B.getNode() && (LIdx >= (int)NumElts || RIdx >= (int)NumElts)))
23273         continue;
23274
23275       // Check that successive elements are being operated on.  If not, this is
23276       // not a horizontal operation.
23277       unsigned Src = (i/HalfLaneElts); // each lane is split between srcs
23278       int Index = 2*(i%HalfLaneElts) + NumElts*Src + l;
23279       if (!(LIdx == Index && RIdx == Index + 1) &&
23280           !(IsCommutative && LIdx == Index + 1 && RIdx == Index))
23281         return false;
23282     }
23283   }
23284
23285   LHS = A.getNode() ? A : B; // If A is 'UNDEF', use B for it.
23286   RHS = B.getNode() ? B : A; // If B is 'UNDEF', use A for it.
23287   return true;
23288 }
23289
23290 /// Do target-specific dag combines on floating point adds.
23291 static SDValue PerformFADDCombine(SDNode *N, SelectionDAG &DAG,
23292                                   const X86Subtarget *Subtarget) {
23293   EVT VT = N->getValueType(0);
23294   SDValue LHS = N->getOperand(0);
23295   SDValue RHS = N->getOperand(1);
23296
23297   // Try to synthesize horizontal adds from adds of shuffles.
23298   if (((Subtarget->hasSSE3() && (VT == MVT::v4f32 || VT == MVT::v2f64)) ||
23299        (Subtarget->hasFp256() && (VT == MVT::v8f32 || VT == MVT::v4f64))) &&
23300       isHorizontalBinOp(LHS, RHS, true))
23301     return DAG.getNode(X86ISD::FHADD, SDLoc(N), VT, LHS, RHS);
23302   return SDValue();
23303 }
23304
23305 /// Do target-specific dag combines on floating point subs.
23306 static SDValue PerformFSUBCombine(SDNode *N, SelectionDAG &DAG,
23307                                   const X86Subtarget *Subtarget) {
23308   EVT VT = N->getValueType(0);
23309   SDValue LHS = N->getOperand(0);
23310   SDValue RHS = N->getOperand(1);
23311
23312   // Try to synthesize horizontal subs from subs of shuffles.
23313   if (((Subtarget->hasSSE3() && (VT == MVT::v4f32 || VT == MVT::v2f64)) ||
23314        (Subtarget->hasFp256() && (VT == MVT::v8f32 || VT == MVT::v4f64))) &&
23315       isHorizontalBinOp(LHS, RHS, false))
23316     return DAG.getNode(X86ISD::FHSUB, SDLoc(N), VT, LHS, RHS);
23317   return SDValue();
23318 }
23319
23320 /// Do target-specific dag combines on X86ISD::FOR and X86ISD::FXOR nodes.
23321 static SDValue PerformFORCombine(SDNode *N, SelectionDAG &DAG) {
23322   assert(N->getOpcode() == X86ISD::FOR || N->getOpcode() == X86ISD::FXOR);
23323
23324   // F[X]OR(0.0, x) -> x
23325   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
23326     if (C->getValueAPF().isPosZero())
23327       return N->getOperand(1);
23328
23329   // F[X]OR(x, 0.0) -> x
23330   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
23331     if (C->getValueAPF().isPosZero())
23332       return N->getOperand(0);
23333   return SDValue();
23334 }
23335
23336 /// Do target-specific dag combines on X86ISD::FMIN and X86ISD::FMAX nodes.
23337 static SDValue PerformFMinFMaxCombine(SDNode *N, SelectionDAG &DAG) {
23338   assert(N->getOpcode() == X86ISD::FMIN || N->getOpcode() == X86ISD::FMAX);
23339
23340   // Only perform optimizations if UnsafeMath is used.
23341   if (!DAG.getTarget().Options.UnsafeFPMath)
23342     return SDValue();
23343
23344   // If we run in unsafe-math mode, then convert the FMAX and FMIN nodes
23345   // into FMINC and FMAXC, which are Commutative operations.
23346   unsigned NewOp = 0;
23347   switch (N->getOpcode()) {
23348     default: llvm_unreachable("unknown opcode");
23349     case X86ISD::FMIN:  NewOp = X86ISD::FMINC; break;
23350     case X86ISD::FMAX:  NewOp = X86ISD::FMAXC; break;
23351   }
23352
23353   return DAG.getNode(NewOp, SDLoc(N), N->getValueType(0),
23354                      N->getOperand(0), N->getOperand(1));
23355 }
23356
23357 /// Do target-specific dag combines on X86ISD::FAND nodes.
23358 static SDValue PerformFANDCombine(SDNode *N, SelectionDAG &DAG) {
23359   // FAND(0.0, x) -> 0.0
23360   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
23361     if (C->getValueAPF().isPosZero())
23362       return N->getOperand(0);
23363
23364   // FAND(x, 0.0) -> 0.0
23365   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
23366     if (C->getValueAPF().isPosZero())
23367       return N->getOperand(1);
23368
23369   return SDValue();
23370 }
23371
23372 /// Do target-specific dag combines on X86ISD::FANDN nodes
23373 static SDValue PerformFANDNCombine(SDNode *N, SelectionDAG &DAG) {
23374   // FANDN(0.0, x) -> x
23375   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
23376     if (C->getValueAPF().isPosZero())
23377       return N->getOperand(1);
23378
23379   // FANDN(x, 0.0) -> 0.0
23380   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
23381     if (C->getValueAPF().isPosZero())
23382       return N->getOperand(1);
23383
23384   return SDValue();
23385 }
23386
23387 static SDValue PerformBTCombine(SDNode *N,
23388                                 SelectionDAG &DAG,
23389                                 TargetLowering::DAGCombinerInfo &DCI) {
23390   // BT ignores high bits in the bit index operand.
23391   SDValue Op1 = N->getOperand(1);
23392   if (Op1.hasOneUse()) {
23393     unsigned BitWidth = Op1.getValueSizeInBits();
23394     APInt DemandedMask = APInt::getLowBitsSet(BitWidth, Log2_32(BitWidth));
23395     APInt KnownZero, KnownOne;
23396     TargetLowering::TargetLoweringOpt TLO(DAG, !DCI.isBeforeLegalize(),
23397                                           !DCI.isBeforeLegalizeOps());
23398     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
23399     if (TLO.ShrinkDemandedConstant(Op1, DemandedMask) ||
23400         TLI.SimplifyDemandedBits(Op1, DemandedMask, KnownZero, KnownOne, TLO))
23401       DCI.CommitTargetLoweringOpt(TLO);
23402   }
23403   return SDValue();
23404 }
23405
23406 static SDValue PerformVZEXT_MOVLCombine(SDNode *N, SelectionDAG &DAG) {
23407   SDValue Op = N->getOperand(0);
23408   if (Op.getOpcode() == ISD::BITCAST)
23409     Op = Op.getOperand(0);
23410   EVT VT = N->getValueType(0), OpVT = Op.getValueType();
23411   if (Op.getOpcode() == X86ISD::VZEXT_LOAD &&
23412       VT.getVectorElementType().getSizeInBits() ==
23413       OpVT.getVectorElementType().getSizeInBits()) {
23414     return DAG.getNode(ISD::BITCAST, SDLoc(N), VT, Op);
23415   }
23416   return SDValue();
23417 }
23418
23419 static SDValue PerformSIGN_EXTEND_INREGCombine(SDNode *N, SelectionDAG &DAG,
23420                                                const X86Subtarget *Subtarget) {
23421   EVT VT = N->getValueType(0);
23422   if (!VT.isVector())
23423     return SDValue();
23424
23425   SDValue N0 = N->getOperand(0);
23426   SDValue N1 = N->getOperand(1);
23427   EVT ExtraVT = cast<VTSDNode>(N1)->getVT();
23428   SDLoc dl(N);
23429
23430   // The SIGN_EXTEND_INREG to v4i64 is expensive operation on the
23431   // both SSE and AVX2 since there is no sign-extended shift right
23432   // operation on a vector with 64-bit elements.
23433   //(sext_in_reg (v4i64 anyext (v4i32 x )), ExtraVT) ->
23434   // (v4i64 sext (v4i32 sext_in_reg (v4i32 x , ExtraVT)))
23435   if (VT == MVT::v4i64 && (N0.getOpcode() == ISD::ANY_EXTEND ||
23436       N0.getOpcode() == ISD::SIGN_EXTEND)) {
23437     SDValue N00 = N0.getOperand(0);
23438
23439     // EXTLOAD has a better solution on AVX2,
23440     // it may be replaced with X86ISD::VSEXT node.
23441     if (N00.getOpcode() == ISD::LOAD && Subtarget->hasInt256())
23442       if (!ISD::isNormalLoad(N00.getNode()))
23443         return SDValue();
23444
23445     if (N00.getValueType() == MVT::v4i32 && ExtraVT.getSizeInBits() < 128) {
23446         SDValue Tmp = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, MVT::v4i32,
23447                                   N00, N1);
23448       return DAG.getNode(ISD::SIGN_EXTEND, dl, MVT::v4i64, Tmp);
23449     }
23450   }
23451   return SDValue();
23452 }
23453
23454 static SDValue PerformSExtCombine(SDNode *N, SelectionDAG &DAG,
23455                                   TargetLowering::DAGCombinerInfo &DCI,
23456                                   const X86Subtarget *Subtarget) {
23457   SDValue N0 = N->getOperand(0);
23458   EVT VT = N->getValueType(0);
23459
23460   // (i8,i32 sext (sdivrem (i8 x, i8 y)) ->
23461   // (i8,i32 (sdivrem_sext_hreg (i8 x, i8 y)
23462   // This exposes the sext to the sdivrem lowering, so that it directly extends
23463   // from AH (which we otherwise need to do contortions to access).
23464   if (N0.getOpcode() == ISD::SDIVREM && N0.getResNo() == 1 &&
23465       N0.getValueType() == MVT::i8 && VT == MVT::i32) {
23466     SDLoc dl(N);
23467     SDVTList NodeTys = DAG.getVTList(MVT::i8, VT);
23468     SDValue R = DAG.getNode(X86ISD::SDIVREM8_SEXT_HREG, dl, NodeTys,
23469                             N0.getOperand(0), N0.getOperand(1));
23470     DAG.ReplaceAllUsesOfValueWith(N0.getValue(0), R.getValue(0));
23471     return R.getValue(1);
23472   }
23473
23474   if (!DCI.isBeforeLegalizeOps())
23475     return SDValue();
23476
23477   if (!Subtarget->hasFp256())
23478     return SDValue();
23479
23480   if (VT.isVector() && VT.getSizeInBits() == 256) {
23481     SDValue R = WidenMaskArithmetic(N, DAG, DCI, Subtarget);
23482     if (R.getNode())
23483       return R;
23484   }
23485
23486   return SDValue();
23487 }
23488
23489 static SDValue PerformFMACombine(SDNode *N, SelectionDAG &DAG,
23490                                  const X86Subtarget* Subtarget) {
23491   SDLoc dl(N);
23492   EVT VT = N->getValueType(0);
23493
23494   // Let legalize expand this if it isn't a legal type yet.
23495   if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
23496     return SDValue();
23497
23498   EVT ScalarVT = VT.getScalarType();
23499   if ((ScalarVT != MVT::f32 && ScalarVT != MVT::f64) ||
23500       (!Subtarget->hasFMA() && !Subtarget->hasFMA4()))
23501     return SDValue();
23502
23503   SDValue A = N->getOperand(0);
23504   SDValue B = N->getOperand(1);
23505   SDValue C = N->getOperand(2);
23506
23507   bool NegA = (A.getOpcode() == ISD::FNEG);
23508   bool NegB = (B.getOpcode() == ISD::FNEG);
23509   bool NegC = (C.getOpcode() == ISD::FNEG);
23510
23511   // Negative multiplication when NegA xor NegB
23512   bool NegMul = (NegA != NegB);
23513   if (NegA)
23514     A = A.getOperand(0);
23515   if (NegB)
23516     B = B.getOperand(0);
23517   if (NegC)
23518     C = C.getOperand(0);
23519
23520   unsigned Opcode;
23521   if (!NegMul)
23522     Opcode = (!NegC) ? X86ISD::FMADD : X86ISD::FMSUB;
23523   else
23524     Opcode = (!NegC) ? X86ISD::FNMADD : X86ISD::FNMSUB;
23525
23526   return DAG.getNode(Opcode, dl, VT, A, B, C);
23527 }
23528
23529 static SDValue PerformZExtCombine(SDNode *N, SelectionDAG &DAG,
23530                                   TargetLowering::DAGCombinerInfo &DCI,
23531                                   const X86Subtarget *Subtarget) {
23532   // (i32 zext (and (i8  x86isd::setcc_carry), 1)) ->
23533   //           (and (i32 x86isd::setcc_carry), 1)
23534   // This eliminates the zext. This transformation is necessary because
23535   // ISD::SETCC is always legalized to i8.
23536   SDLoc dl(N);
23537   SDValue N0 = N->getOperand(0);
23538   EVT VT = N->getValueType(0);
23539
23540   if (N0.getOpcode() == ISD::AND &&
23541       N0.hasOneUse() &&
23542       N0.getOperand(0).hasOneUse()) {
23543     SDValue N00 = N0.getOperand(0);
23544     if (N00.getOpcode() == X86ISD::SETCC_CARRY) {
23545       ConstantSDNode *C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
23546       if (!C || C->getZExtValue() != 1)
23547         return SDValue();
23548       return DAG.getNode(ISD::AND, dl, VT,
23549                          DAG.getNode(X86ISD::SETCC_CARRY, dl, VT,
23550                                      N00.getOperand(0), N00.getOperand(1)),
23551                          DAG.getConstant(1, dl, VT));
23552     }
23553   }
23554
23555   if (N0.getOpcode() == ISD::TRUNCATE &&
23556       N0.hasOneUse() &&
23557       N0.getOperand(0).hasOneUse()) {
23558     SDValue N00 = N0.getOperand(0);
23559     if (N00.getOpcode() == X86ISD::SETCC_CARRY) {
23560       return DAG.getNode(ISD::AND, dl, VT,
23561                          DAG.getNode(X86ISD::SETCC_CARRY, dl, VT,
23562                                      N00.getOperand(0), N00.getOperand(1)),
23563                          DAG.getConstant(1, dl, VT));
23564     }
23565   }
23566   if (VT.is256BitVector()) {
23567     SDValue R = WidenMaskArithmetic(N, DAG, DCI, Subtarget);
23568     if (R.getNode())
23569       return R;
23570   }
23571
23572   // (i8,i32 zext (udivrem (i8 x, i8 y)) ->
23573   // (i8,i32 (udivrem_zext_hreg (i8 x, i8 y)
23574   // This exposes the zext to the udivrem lowering, so that it directly extends
23575   // from AH (which we otherwise need to do contortions to access).
23576   if (N0.getOpcode() == ISD::UDIVREM &&
23577       N0.getResNo() == 1 && N0.getValueType() == MVT::i8 &&
23578       (VT == MVT::i32 || VT == MVT::i64)) {
23579     SDVTList NodeTys = DAG.getVTList(MVT::i8, VT);
23580     SDValue R = DAG.getNode(X86ISD::UDIVREM8_ZEXT_HREG, dl, NodeTys,
23581                             N0.getOperand(0), N0.getOperand(1));
23582     DAG.ReplaceAllUsesOfValueWith(N0.getValue(0), R.getValue(0));
23583     return R.getValue(1);
23584   }
23585
23586   return SDValue();
23587 }
23588
23589 // Optimize x == -y --> x+y == 0
23590 //          x != -y --> x+y != 0
23591 static SDValue PerformISDSETCCCombine(SDNode *N, SelectionDAG &DAG,
23592                                       const X86Subtarget* Subtarget) {
23593   ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
23594   SDValue LHS = N->getOperand(0);
23595   SDValue RHS = N->getOperand(1);
23596   EVT VT = N->getValueType(0);
23597   SDLoc DL(N);
23598
23599   if ((CC == ISD::SETNE || CC == ISD::SETEQ) && LHS.getOpcode() == ISD::SUB)
23600     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(LHS.getOperand(0)))
23601       if (C->getAPIntValue() == 0 && LHS.hasOneUse()) {
23602         SDValue addV = DAG.getNode(ISD::ADD, DL, LHS.getValueType(), RHS,
23603                                    LHS.getOperand(1));
23604         return DAG.getSetCC(DL, N->getValueType(0), addV,
23605                             DAG.getConstant(0, DL, addV.getValueType()), CC);
23606       }
23607   if ((CC == ISD::SETNE || CC == ISD::SETEQ) && RHS.getOpcode() == ISD::SUB)
23608     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS.getOperand(0)))
23609       if (C->getAPIntValue() == 0 && RHS.hasOneUse()) {
23610         SDValue addV = DAG.getNode(ISD::ADD, DL, RHS.getValueType(), LHS,
23611                                    RHS.getOperand(1));
23612         return DAG.getSetCC(DL, N->getValueType(0), addV,
23613                             DAG.getConstant(0, DL, addV.getValueType()), CC);
23614       }
23615
23616   if (VT.getScalarType() == MVT::i1 &&
23617       (CC == ISD::SETNE || CC == ISD::SETEQ || ISD::isSignedIntSetCC(CC))) {
23618     bool IsSEXT0 =
23619         (LHS.getOpcode() == ISD::SIGN_EXTEND) &&
23620         (LHS.getOperand(0).getValueType().getScalarType() == MVT::i1);
23621     bool IsVZero1 = ISD::isBuildVectorAllZeros(RHS.getNode());
23622
23623     if (!IsSEXT0 || !IsVZero1) {
23624       // Swap the operands and update the condition code.
23625       std::swap(LHS, RHS);
23626       CC = ISD::getSetCCSwappedOperands(CC);
23627
23628       IsSEXT0 = (LHS.getOpcode() == ISD::SIGN_EXTEND) &&
23629                 (LHS.getOperand(0).getValueType().getScalarType() == MVT::i1);
23630       IsVZero1 = ISD::isBuildVectorAllZeros(RHS.getNode());
23631     }
23632
23633     if (IsSEXT0 && IsVZero1) {
23634       assert(VT == LHS.getOperand(0).getValueType() &&
23635              "Uexpected operand type");
23636       if (CC == ISD::SETGT)
23637         return DAG.getConstant(0, DL, VT);
23638       if (CC == ISD::SETLE)
23639         return DAG.getConstant(1, DL, VT);
23640       if (CC == ISD::SETEQ || CC == ISD::SETGE)
23641         return DAG.getNOT(DL, LHS.getOperand(0), VT);
23642
23643       assert((CC == ISD::SETNE || CC == ISD::SETLT) &&
23644              "Unexpected condition code!");
23645       return LHS.getOperand(0);
23646     }
23647   }
23648
23649   return SDValue();
23650 }
23651
23652 static SDValue NarrowVectorLoadToElement(LoadSDNode *Load, unsigned Index,
23653                                          SelectionDAG &DAG) {
23654   SDLoc dl(Load);
23655   MVT VT = Load->getSimpleValueType(0);
23656   MVT EVT = VT.getVectorElementType();
23657   SDValue Addr = Load->getOperand(1);
23658   SDValue NewAddr = DAG.getNode(
23659       ISD::ADD, dl, Addr.getSimpleValueType(), Addr,
23660       DAG.getConstant(Index * EVT.getStoreSize(), dl,
23661                       Addr.getSimpleValueType()));
23662
23663   SDValue NewLoad =
23664       DAG.getLoad(EVT, dl, Load->getChain(), NewAddr,
23665                   DAG.getMachineFunction().getMachineMemOperand(
23666                       Load->getMemOperand(), 0, EVT.getStoreSize()));
23667   return NewLoad;
23668 }
23669
23670 static SDValue PerformINSERTPSCombine(SDNode *N, SelectionDAG &DAG,
23671                                       const X86Subtarget *Subtarget) {
23672   SDLoc dl(N);
23673   MVT VT = N->getOperand(1)->getSimpleValueType(0);
23674   assert((VT == MVT::v4f32 || VT == MVT::v4i32) &&
23675          "X86insertps is only defined for v4x32");
23676
23677   SDValue Ld = N->getOperand(1);
23678   if (MayFoldLoad(Ld)) {
23679     // Extract the countS bits from the immediate so we can get the proper
23680     // address when narrowing the vector load to a specific element.
23681     // When the second source op is a memory address, insertps doesn't use
23682     // countS and just gets an f32 from that address.
23683     unsigned DestIndex =
23684         cast<ConstantSDNode>(N->getOperand(2))->getZExtValue() >> 6;
23685
23686     Ld = NarrowVectorLoadToElement(cast<LoadSDNode>(Ld), DestIndex, DAG);
23687
23688     // Create this as a scalar to vector to match the instruction pattern.
23689     SDValue LoadScalarToVector = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Ld);
23690     // countS bits are ignored when loading from memory on insertps, which
23691     // means we don't need to explicitly set them to 0.
23692     return DAG.getNode(X86ISD::INSERTPS, dl, VT, N->getOperand(0),
23693                        LoadScalarToVector, N->getOperand(2));
23694   }
23695   return SDValue();
23696 }
23697
23698 static SDValue PerformBLENDICombine(SDNode *N, SelectionDAG &DAG) {
23699   SDValue V0 = N->getOperand(0);
23700   SDValue V1 = N->getOperand(1);
23701   SDLoc DL(N);
23702   EVT VT = N->getValueType(0);
23703
23704   // Canonicalize a v2f64 blend with a mask of 2 by swapping the vector
23705   // operands and changing the mask to 1. This saves us a bunch of
23706   // pattern-matching possibilities related to scalar math ops in SSE/AVX.
23707   // x86InstrInfo knows how to commute this back after instruction selection
23708   // if it would help register allocation.
23709
23710   // TODO: If optimizing for size or a processor that doesn't suffer from
23711   // partial register update stalls, this should be transformed into a MOVSD
23712   // instruction because a MOVSD is 1-2 bytes smaller than a BLENDPD.
23713
23714   if (VT == MVT::v2f64)
23715     if (auto *Mask = dyn_cast<ConstantSDNode>(N->getOperand(2)))
23716       if (Mask->getZExtValue() == 2 && !isShuffleFoldableLoad(V0)) {
23717         SDValue NewMask = DAG.getConstant(1, DL, MVT::i8);
23718         return DAG.getNode(X86ISD::BLENDI, DL, VT, V1, V0, NewMask);
23719       }
23720
23721   return SDValue();
23722 }
23723
23724 // Helper function of PerformSETCCCombine. It is to materialize "setb reg"
23725 // as "sbb reg,reg", since it can be extended without zext and produces
23726 // an all-ones bit which is more useful than 0/1 in some cases.
23727 static SDValue MaterializeSETB(SDLoc DL, SDValue EFLAGS, SelectionDAG &DAG,
23728                                MVT VT) {
23729   if (VT == MVT::i8)
23730     return DAG.getNode(ISD::AND, DL, VT,
23731                        DAG.getNode(X86ISD::SETCC_CARRY, DL, MVT::i8,
23732                                    DAG.getConstant(X86::COND_B, DL, MVT::i8),
23733                                    EFLAGS),
23734                        DAG.getConstant(1, DL, VT));
23735   assert (VT == MVT::i1 && "Unexpected type for SECCC node");
23736   return DAG.getNode(ISD::TRUNCATE, DL, MVT::i1,
23737                      DAG.getNode(X86ISD::SETCC_CARRY, DL, MVT::i8,
23738                                  DAG.getConstant(X86::COND_B, DL, MVT::i8),
23739                                  EFLAGS));
23740 }
23741
23742 // Optimize  RES = X86ISD::SETCC CONDCODE, EFLAG_INPUT
23743 static SDValue PerformSETCCCombine(SDNode *N, SelectionDAG &DAG,
23744                                    TargetLowering::DAGCombinerInfo &DCI,
23745                                    const X86Subtarget *Subtarget) {
23746   SDLoc DL(N);
23747   X86::CondCode CC = X86::CondCode(N->getConstantOperandVal(0));
23748   SDValue EFLAGS = N->getOperand(1);
23749
23750   if (CC == X86::COND_A) {
23751     // Try to convert COND_A into COND_B in an attempt to facilitate
23752     // materializing "setb reg".
23753     //
23754     // Do not flip "e > c", where "c" is a constant, because Cmp instruction
23755     // cannot take an immediate as its first operand.
23756     //
23757     if (EFLAGS.getOpcode() == X86ISD::SUB && EFLAGS.hasOneUse() &&
23758         EFLAGS.getValueType().isInteger() &&
23759         !isa<ConstantSDNode>(EFLAGS.getOperand(1))) {
23760       SDValue NewSub = DAG.getNode(X86ISD::SUB, SDLoc(EFLAGS),
23761                                    EFLAGS.getNode()->getVTList(),
23762                                    EFLAGS.getOperand(1), EFLAGS.getOperand(0));
23763       SDValue NewEFLAGS = SDValue(NewSub.getNode(), EFLAGS.getResNo());
23764       return MaterializeSETB(DL, NewEFLAGS, DAG, N->getSimpleValueType(0));
23765     }
23766   }
23767
23768   // Materialize "setb reg" as "sbb reg,reg", since it can be extended without
23769   // a zext and produces an all-ones bit which is more useful than 0/1 in some
23770   // cases.
23771   if (CC == X86::COND_B)
23772     return MaterializeSETB(DL, EFLAGS, DAG, N->getSimpleValueType(0));
23773
23774   SDValue Flags;
23775
23776   Flags = checkBoolTestSetCCCombine(EFLAGS, CC);
23777   if (Flags.getNode()) {
23778     SDValue Cond = DAG.getConstant(CC, DL, MVT::i8);
23779     return DAG.getNode(X86ISD::SETCC, DL, N->getVTList(), Cond, Flags);
23780   }
23781
23782   return SDValue();
23783 }
23784
23785 // Optimize branch condition evaluation.
23786 //
23787 static SDValue PerformBrCondCombine(SDNode *N, SelectionDAG &DAG,
23788                                     TargetLowering::DAGCombinerInfo &DCI,
23789                                     const X86Subtarget *Subtarget) {
23790   SDLoc DL(N);
23791   SDValue Chain = N->getOperand(0);
23792   SDValue Dest = N->getOperand(1);
23793   SDValue EFLAGS = N->getOperand(3);
23794   X86::CondCode CC = X86::CondCode(N->getConstantOperandVal(2));
23795
23796   SDValue Flags;
23797
23798   Flags = checkBoolTestSetCCCombine(EFLAGS, CC);
23799   if (Flags.getNode()) {
23800     SDValue Cond = DAG.getConstant(CC, DL, MVT::i8);
23801     return DAG.getNode(X86ISD::BRCOND, DL, N->getVTList(), Chain, Dest, Cond,
23802                        Flags);
23803   }
23804
23805   return SDValue();
23806 }
23807
23808 static SDValue performVectorCompareAndMaskUnaryOpCombine(SDNode *N,
23809                                                          SelectionDAG &DAG) {
23810   // Take advantage of vector comparisons producing 0 or -1 in each lane to
23811   // optimize away operation when it's from a constant.
23812   //
23813   // The general transformation is:
23814   //    UNARYOP(AND(VECTOR_CMP(x,y), constant)) -->
23815   //       AND(VECTOR_CMP(x,y), constant2)
23816   //    constant2 = UNARYOP(constant)
23817
23818   // Early exit if this isn't a vector operation, the operand of the
23819   // unary operation isn't a bitwise AND, or if the sizes of the operations
23820   // aren't the same.
23821   EVT VT = N->getValueType(0);
23822   if (!VT.isVector() || N->getOperand(0)->getOpcode() != ISD::AND ||
23823       N->getOperand(0)->getOperand(0)->getOpcode() != ISD::SETCC ||
23824       VT.getSizeInBits() != N->getOperand(0)->getValueType(0).getSizeInBits())
23825     return SDValue();
23826
23827   // Now check that the other operand of the AND is a constant. We could
23828   // make the transformation for non-constant splats as well, but it's unclear
23829   // that would be a benefit as it would not eliminate any operations, just
23830   // perform one more step in scalar code before moving to the vector unit.
23831   if (BuildVectorSDNode *BV =
23832           dyn_cast<BuildVectorSDNode>(N->getOperand(0)->getOperand(1))) {
23833     // Bail out if the vector isn't a constant.
23834     if (!BV->isConstant())
23835       return SDValue();
23836
23837     // Everything checks out. Build up the new and improved node.
23838     SDLoc DL(N);
23839     EVT IntVT = BV->getValueType(0);
23840     // Create a new constant of the appropriate type for the transformed
23841     // DAG.
23842     SDValue SourceConst = DAG.getNode(N->getOpcode(), DL, VT, SDValue(BV, 0));
23843     // The AND node needs bitcasts to/from an integer vector type around it.
23844     SDValue MaskConst = DAG.getNode(ISD::BITCAST, DL, IntVT, SourceConst);
23845     SDValue NewAnd = DAG.getNode(ISD::AND, DL, IntVT,
23846                                  N->getOperand(0)->getOperand(0), MaskConst);
23847     SDValue Res = DAG.getNode(ISD::BITCAST, DL, VT, NewAnd);
23848     return Res;
23849   }
23850
23851   return SDValue();
23852 }
23853
23854 static SDValue PerformSINT_TO_FPCombine(SDNode *N, SelectionDAG &DAG,
23855                                         const X86Subtarget *Subtarget) {
23856   // First try to optimize away the conversion entirely when it's
23857   // conditionally from a constant. Vectors only.
23858   SDValue Res = performVectorCompareAndMaskUnaryOpCombine(N, DAG);
23859   if (Res != SDValue())
23860     return Res;
23861
23862   // Now move on to more general possibilities.
23863   SDValue Op0 = N->getOperand(0);
23864   EVT InVT = Op0->getValueType(0);
23865
23866   // SINT_TO_FP(v4i8) -> SINT_TO_FP(SEXT(v4i8 to v4i32))
23867   if (InVT == MVT::v8i8 || InVT == MVT::v4i8) {
23868     SDLoc dl(N);
23869     MVT DstVT = InVT == MVT::v4i8 ? MVT::v4i32 : MVT::v8i32;
23870     SDValue P = DAG.getNode(ISD::SIGN_EXTEND, dl, DstVT, Op0);
23871     return DAG.getNode(ISD::SINT_TO_FP, dl, N->getValueType(0), P);
23872   }
23873
23874   // Transform (SINT_TO_FP (i64 ...)) into an x87 operation if we have
23875   // a 32-bit target where SSE doesn't support i64->FP operations.
23876   if (Op0.getOpcode() == ISD::LOAD) {
23877     LoadSDNode *Ld = cast<LoadSDNode>(Op0.getNode());
23878     EVT VT = Ld->getValueType(0);
23879     if (!Ld->isVolatile() && !N->getValueType(0).isVector() &&
23880         ISD::isNON_EXTLoad(Op0.getNode()) && Op0.hasOneUse() &&
23881         !Subtarget->is64Bit() && VT == MVT::i64) {
23882       SDValue FILDChain = Subtarget->getTargetLowering()->BuildFILD(
23883           SDValue(N, 0), Ld->getValueType(0), Ld->getChain(), Op0, DAG);
23884       DAG.ReplaceAllUsesOfValueWith(Op0.getValue(1), FILDChain.getValue(1));
23885       return FILDChain;
23886     }
23887   }
23888   return SDValue();
23889 }
23890
23891 // Optimize RES, EFLAGS = X86ISD::ADC LHS, RHS, EFLAGS
23892 static SDValue PerformADCCombine(SDNode *N, SelectionDAG &DAG,
23893                                  X86TargetLowering::DAGCombinerInfo &DCI) {
23894   // If the LHS and RHS of the ADC node are zero, then it can't overflow and
23895   // the result is either zero or one (depending on the input carry bit).
23896   // Strength reduce this down to a "set on carry" aka SETCC_CARRY&1.
23897   if (X86::isZeroNode(N->getOperand(0)) &&
23898       X86::isZeroNode(N->getOperand(1)) &&
23899       // We don't have a good way to replace an EFLAGS use, so only do this when
23900       // dead right now.
23901       SDValue(N, 1).use_empty()) {
23902     SDLoc DL(N);
23903     EVT VT = N->getValueType(0);
23904     SDValue CarryOut = DAG.getConstant(0, DL, N->getValueType(1));
23905     SDValue Res1 = DAG.getNode(ISD::AND, DL, VT,
23906                                DAG.getNode(X86ISD::SETCC_CARRY, DL, VT,
23907                                            DAG.getConstant(X86::COND_B, DL,
23908                                                            MVT::i8),
23909                                            N->getOperand(2)),
23910                                DAG.getConstant(1, DL, VT));
23911     return DCI.CombineTo(N, Res1, CarryOut);
23912   }
23913
23914   return SDValue();
23915 }
23916
23917 // fold (add Y, (sete  X, 0)) -> adc  0, Y
23918 //      (add Y, (setne X, 0)) -> sbb -1, Y
23919 //      (sub (sete  X, 0), Y) -> sbb  0, Y
23920 //      (sub (setne X, 0), Y) -> adc -1, Y
23921 static SDValue OptimizeConditionalInDecrement(SDNode *N, SelectionDAG &DAG) {
23922   SDLoc DL(N);
23923
23924   // Look through ZExts.
23925   SDValue Ext = N->getOperand(N->getOpcode() == ISD::SUB ? 1 : 0);
23926   if (Ext.getOpcode() != ISD::ZERO_EXTEND || !Ext.hasOneUse())
23927     return SDValue();
23928
23929   SDValue SetCC = Ext.getOperand(0);
23930   if (SetCC.getOpcode() != X86ISD::SETCC || !SetCC.hasOneUse())
23931     return SDValue();
23932
23933   X86::CondCode CC = (X86::CondCode)SetCC.getConstantOperandVal(0);
23934   if (CC != X86::COND_E && CC != X86::COND_NE)
23935     return SDValue();
23936
23937   SDValue Cmp = SetCC.getOperand(1);
23938   if (Cmp.getOpcode() != X86ISD::CMP || !Cmp.hasOneUse() ||
23939       !X86::isZeroNode(Cmp.getOperand(1)) ||
23940       !Cmp.getOperand(0).getValueType().isInteger())
23941     return SDValue();
23942
23943   SDValue CmpOp0 = Cmp.getOperand(0);
23944   SDValue NewCmp = DAG.getNode(X86ISD::CMP, DL, MVT::i32, CmpOp0,
23945                                DAG.getConstant(1, DL, CmpOp0.getValueType()));
23946
23947   SDValue OtherVal = N->getOperand(N->getOpcode() == ISD::SUB ? 0 : 1);
23948   if (CC == X86::COND_NE)
23949     return DAG.getNode(N->getOpcode() == ISD::SUB ? X86ISD::ADC : X86ISD::SBB,
23950                        DL, OtherVal.getValueType(), OtherVal,
23951                        DAG.getConstant(-1ULL, DL, OtherVal.getValueType()),
23952                        NewCmp);
23953   return DAG.getNode(N->getOpcode() == ISD::SUB ? X86ISD::SBB : X86ISD::ADC,
23954                      DL, OtherVal.getValueType(), OtherVal,
23955                      DAG.getConstant(0, DL, OtherVal.getValueType()), NewCmp);
23956 }
23957
23958 /// PerformADDCombine - Do target-specific dag combines on integer adds.
23959 static SDValue PerformAddCombine(SDNode *N, SelectionDAG &DAG,
23960                                  const X86Subtarget *Subtarget) {
23961   EVT VT = N->getValueType(0);
23962   SDValue Op0 = N->getOperand(0);
23963   SDValue Op1 = N->getOperand(1);
23964
23965   // Try to synthesize horizontal adds from adds of shuffles.
23966   if (((Subtarget->hasSSSE3() && (VT == MVT::v8i16 || VT == MVT::v4i32)) ||
23967        (Subtarget->hasInt256() && (VT == MVT::v16i16 || VT == MVT::v8i32))) &&
23968       isHorizontalBinOp(Op0, Op1, true))
23969     return DAG.getNode(X86ISD::HADD, SDLoc(N), VT, Op0, Op1);
23970
23971   return OptimizeConditionalInDecrement(N, DAG);
23972 }
23973
23974 static SDValue PerformSubCombine(SDNode *N, SelectionDAG &DAG,
23975                                  const X86Subtarget *Subtarget) {
23976   SDValue Op0 = N->getOperand(0);
23977   SDValue Op1 = N->getOperand(1);
23978
23979   // X86 can't encode an immediate LHS of a sub. See if we can push the
23980   // negation into a preceding instruction.
23981   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op0)) {
23982     // If the RHS of the sub is a XOR with one use and a constant, invert the
23983     // immediate. Then add one to the LHS of the sub so we can turn
23984     // X-Y -> X+~Y+1, saving one register.
23985     if (Op1->hasOneUse() && Op1.getOpcode() == ISD::XOR &&
23986         isa<ConstantSDNode>(Op1.getOperand(1))) {
23987       APInt XorC = cast<ConstantSDNode>(Op1.getOperand(1))->getAPIntValue();
23988       EVT VT = Op0.getValueType();
23989       SDValue NewXor = DAG.getNode(ISD::XOR, SDLoc(Op1), VT,
23990                                    Op1.getOperand(0),
23991                                    DAG.getConstant(~XorC, SDLoc(Op1), VT));
23992       return DAG.getNode(ISD::ADD, SDLoc(N), VT, NewXor,
23993                          DAG.getConstant(C->getAPIntValue() + 1, SDLoc(N), VT));
23994     }
23995   }
23996
23997   // Try to synthesize horizontal adds from adds of shuffles.
23998   EVT VT = N->getValueType(0);
23999   if (((Subtarget->hasSSSE3() && (VT == MVT::v8i16 || VT == MVT::v4i32)) ||
24000        (Subtarget->hasInt256() && (VT == MVT::v16i16 || VT == MVT::v8i32))) &&
24001       isHorizontalBinOp(Op0, Op1, true))
24002     return DAG.getNode(X86ISD::HSUB, SDLoc(N), VT, Op0, Op1);
24003
24004   return OptimizeConditionalInDecrement(N, DAG);
24005 }
24006
24007 /// performVZEXTCombine - Performs build vector combines
24008 static SDValue performVZEXTCombine(SDNode *N, SelectionDAG &DAG,
24009                                    TargetLowering::DAGCombinerInfo &DCI,
24010                                    const X86Subtarget *Subtarget) {
24011   SDLoc DL(N);
24012   MVT VT = N->getSimpleValueType(0);
24013   SDValue Op = N->getOperand(0);
24014   MVT OpVT = Op.getSimpleValueType();
24015   MVT OpEltVT = OpVT.getVectorElementType();
24016   unsigned InputBits = OpEltVT.getSizeInBits() * VT.getVectorNumElements();
24017
24018   // (vzext (bitcast (vzext (x)) -> (vzext x)
24019   SDValue V = Op;
24020   while (V.getOpcode() == ISD::BITCAST)
24021     V = V.getOperand(0);
24022
24023   if (V != Op && V.getOpcode() == X86ISD::VZEXT) {
24024     MVT InnerVT = V.getSimpleValueType();
24025     MVT InnerEltVT = InnerVT.getVectorElementType();
24026
24027     // If the element sizes match exactly, we can just do one larger vzext. This
24028     // is always an exact type match as vzext operates on integer types.
24029     if (OpEltVT == InnerEltVT) {
24030       assert(OpVT == InnerVT && "Types must match for vzext!");
24031       return DAG.getNode(X86ISD::VZEXT, DL, VT, V.getOperand(0));
24032     }
24033
24034     // The only other way we can combine them is if only a single element of the
24035     // inner vzext is used in the input to the outer vzext.
24036     if (InnerEltVT.getSizeInBits() < InputBits)
24037       return SDValue();
24038
24039     // In this case, the inner vzext is completely dead because we're going to
24040     // only look at bits inside of the low element. Just do the outer vzext on
24041     // a bitcast of the input to the inner.
24042     return DAG.getNode(X86ISD::VZEXT, DL, VT,
24043                        DAG.getNode(ISD::BITCAST, DL, OpVT, V));
24044   }
24045
24046   // Check if we can bypass extracting and re-inserting an element of an input
24047   // vector. Essentialy:
24048   // (bitcast (sclr2vec (ext_vec_elt x))) -> (bitcast x)
24049   if (V.getOpcode() == ISD::SCALAR_TO_VECTOR &&
24050       V.getOperand(0).getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
24051       V.getOperand(0).getSimpleValueType().getSizeInBits() == InputBits) {
24052     SDValue ExtractedV = V.getOperand(0);
24053     SDValue OrigV = ExtractedV.getOperand(0);
24054     if (auto *ExtractIdx = dyn_cast<ConstantSDNode>(ExtractedV.getOperand(1)))
24055       if (ExtractIdx->getZExtValue() == 0) {
24056         MVT OrigVT = OrigV.getSimpleValueType();
24057         // Extract a subvector if necessary...
24058         if (OrigVT.getSizeInBits() > OpVT.getSizeInBits()) {
24059           int Ratio = OrigVT.getSizeInBits() / OpVT.getSizeInBits();
24060           OrigVT = MVT::getVectorVT(OrigVT.getVectorElementType(),
24061                                     OrigVT.getVectorNumElements() / Ratio);
24062           OrigV = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, OrigVT, OrigV,
24063                               DAG.getIntPtrConstant(0, DL));
24064         }
24065         Op = DAG.getNode(ISD::BITCAST, DL, OpVT, OrigV);
24066         return DAG.getNode(X86ISD::VZEXT, DL, VT, Op);
24067       }
24068   }
24069
24070   return SDValue();
24071 }
24072
24073 SDValue X86TargetLowering::PerformDAGCombine(SDNode *N,
24074                                              DAGCombinerInfo &DCI) const {
24075   SelectionDAG &DAG = DCI.DAG;
24076   switch (N->getOpcode()) {
24077   default: break;
24078   case ISD::EXTRACT_VECTOR_ELT:
24079     return PerformEXTRACT_VECTOR_ELTCombine(N, DAG, DCI);
24080   case ISD::VSELECT:
24081   case ISD::SELECT:
24082   case X86ISD::SHRUNKBLEND:
24083     return PerformSELECTCombine(N, DAG, DCI, Subtarget);
24084   case ISD::BITCAST:        return PerformBITCASTCombine(N, DAG);
24085   case X86ISD::CMOV:        return PerformCMOVCombine(N, DAG, DCI, Subtarget);
24086   case ISD::ADD:            return PerformAddCombine(N, DAG, Subtarget);
24087   case ISD::SUB:            return PerformSubCombine(N, DAG, Subtarget);
24088   case X86ISD::ADC:         return PerformADCCombine(N, DAG, DCI);
24089   case ISD::MUL:            return PerformMulCombine(N, DAG, DCI);
24090   case ISD::SHL:
24091   case ISD::SRA:
24092   case ISD::SRL:            return PerformShiftCombine(N, DAG, DCI, Subtarget);
24093   case ISD::AND:            return PerformAndCombine(N, DAG, DCI, Subtarget);
24094   case ISD::OR:             return PerformOrCombine(N, DAG, DCI, Subtarget);
24095   case ISD::XOR:            return PerformXorCombine(N, DAG, DCI, Subtarget);
24096   case ISD::LOAD:           return PerformLOADCombine(N, DAG, DCI, Subtarget);
24097   case ISD::MLOAD:          return PerformMLOADCombine(N, DAG, DCI, Subtarget);
24098   case ISD::STORE:          return PerformSTORECombine(N, DAG, Subtarget);
24099   case ISD::MSTORE:         return PerformMSTORECombine(N, DAG, Subtarget);
24100   case ISD::SINT_TO_FP:     return PerformSINT_TO_FPCombine(N, DAG, Subtarget);
24101   case ISD::FADD:           return PerformFADDCombine(N, DAG, Subtarget);
24102   case ISD::FSUB:           return PerformFSUBCombine(N, DAG, Subtarget);
24103   case X86ISD::FXOR:
24104   case X86ISD::FOR:         return PerformFORCombine(N, DAG);
24105   case X86ISD::FMIN:
24106   case X86ISD::FMAX:        return PerformFMinFMaxCombine(N, DAG);
24107   case X86ISD::FAND:        return PerformFANDCombine(N, DAG);
24108   case X86ISD::FANDN:       return PerformFANDNCombine(N, DAG);
24109   case X86ISD::BT:          return PerformBTCombine(N, DAG, DCI);
24110   case X86ISD::VZEXT_MOVL:  return PerformVZEXT_MOVLCombine(N, DAG);
24111   case ISD::ANY_EXTEND:
24112   case ISD::ZERO_EXTEND:    return PerformZExtCombine(N, DAG, DCI, Subtarget);
24113   case ISD::SIGN_EXTEND:    return PerformSExtCombine(N, DAG, DCI, Subtarget);
24114   case ISD::SIGN_EXTEND_INREG:
24115     return PerformSIGN_EXTEND_INREGCombine(N, DAG, Subtarget);
24116   case ISD::TRUNCATE:       return PerformTruncateCombine(N, DAG,DCI,Subtarget);
24117   case ISD::SETCC:          return PerformISDSETCCCombine(N, DAG, Subtarget);
24118   case X86ISD::SETCC:       return PerformSETCCCombine(N, DAG, DCI, Subtarget);
24119   case X86ISD::BRCOND:      return PerformBrCondCombine(N, DAG, DCI, Subtarget);
24120   case X86ISD::VZEXT:       return performVZEXTCombine(N, DAG, DCI, Subtarget);
24121   case X86ISD::SHUFP:       // Handle all target specific shuffles
24122   case X86ISD::PALIGNR:
24123   case X86ISD::UNPCKH:
24124   case X86ISD::UNPCKL:
24125   case X86ISD::MOVHLPS:
24126   case X86ISD::MOVLHPS:
24127   case X86ISD::PSHUFB:
24128   case X86ISD::PSHUFD:
24129   case X86ISD::PSHUFHW:
24130   case X86ISD::PSHUFLW:
24131   case X86ISD::MOVSS:
24132   case X86ISD::MOVSD:
24133   case X86ISD::VPERMILPI:
24134   case X86ISD::VPERM2X128:
24135   case ISD::VECTOR_SHUFFLE: return PerformShuffleCombine(N, DAG, DCI,Subtarget);
24136   case ISD::FMA:            return PerformFMACombine(N, DAG, Subtarget);
24137   case ISD::INTRINSIC_WO_CHAIN:
24138     return PerformINTRINSIC_WO_CHAINCombine(N, DAG, Subtarget);
24139   case X86ISD::INSERTPS: {
24140     if (getTargetMachine().getOptLevel() > CodeGenOpt::None)
24141       return PerformINSERTPSCombine(N, DAG, Subtarget);
24142     break;
24143   }
24144   case X86ISD::BLENDI:    return PerformBLENDICombine(N, DAG);
24145   }
24146
24147   return SDValue();
24148 }
24149
24150 /// isTypeDesirableForOp - Return true if the target has native support for
24151 /// the specified value type and it is 'desirable' to use the type for the
24152 /// given node type. e.g. On x86 i16 is legal, but undesirable since i16
24153 /// instruction encodings are longer and some i16 instructions are slow.
24154 bool X86TargetLowering::isTypeDesirableForOp(unsigned Opc, EVT VT) const {
24155   if (!isTypeLegal(VT))
24156     return false;
24157   if (VT != MVT::i16)
24158     return true;
24159
24160   switch (Opc) {
24161   default:
24162     return true;
24163   case ISD::LOAD:
24164   case ISD::SIGN_EXTEND:
24165   case ISD::ZERO_EXTEND:
24166   case ISD::ANY_EXTEND:
24167   case ISD::SHL:
24168   case ISD::SRL:
24169   case ISD::SUB:
24170   case ISD::ADD:
24171   case ISD::MUL:
24172   case ISD::AND:
24173   case ISD::OR:
24174   case ISD::XOR:
24175     return false;
24176   }
24177 }
24178
24179 /// IsDesirableToPromoteOp - This method query the target whether it is
24180 /// beneficial for dag combiner to promote the specified node. If true, it
24181 /// should return the desired promotion type by reference.
24182 bool X86TargetLowering::IsDesirableToPromoteOp(SDValue Op, EVT &PVT) const {
24183   EVT VT = Op.getValueType();
24184   if (VT != MVT::i16)
24185     return false;
24186
24187   bool Promote = false;
24188   bool Commute = false;
24189   switch (Op.getOpcode()) {
24190   default: break;
24191   case ISD::LOAD: {
24192     LoadSDNode *LD = cast<LoadSDNode>(Op);
24193     // If the non-extending load has a single use and it's not live out, then it
24194     // might be folded.
24195     if (LD->getExtensionType() == ISD::NON_EXTLOAD /*&&
24196                                                      Op.hasOneUse()*/) {
24197       for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
24198              UE = Op.getNode()->use_end(); UI != UE; ++UI) {
24199         // The only case where we'd want to promote LOAD (rather then it being
24200         // promoted as an operand is when it's only use is liveout.
24201         if (UI->getOpcode() != ISD::CopyToReg)
24202           return false;
24203       }
24204     }
24205     Promote = true;
24206     break;
24207   }
24208   case ISD::SIGN_EXTEND:
24209   case ISD::ZERO_EXTEND:
24210   case ISD::ANY_EXTEND:
24211     Promote = true;
24212     break;
24213   case ISD::SHL:
24214   case ISD::SRL: {
24215     SDValue N0 = Op.getOperand(0);
24216     // Look out for (store (shl (load), x)).
24217     if (MayFoldLoad(N0) && MayFoldIntoStore(Op))
24218       return false;
24219     Promote = true;
24220     break;
24221   }
24222   case ISD::ADD:
24223   case ISD::MUL:
24224   case ISD::AND:
24225   case ISD::OR:
24226   case ISD::XOR:
24227     Commute = true;
24228     // fallthrough
24229   case ISD::SUB: {
24230     SDValue N0 = Op.getOperand(0);
24231     SDValue N1 = Op.getOperand(1);
24232     if (!Commute && MayFoldLoad(N1))
24233       return false;
24234     // Avoid disabling potential load folding opportunities.
24235     if (MayFoldLoad(N0) && (!isa<ConstantSDNode>(N1) || MayFoldIntoStore(Op)))
24236       return false;
24237     if (MayFoldLoad(N1) && (!isa<ConstantSDNode>(N0) || MayFoldIntoStore(Op)))
24238       return false;
24239     Promote = true;
24240   }
24241   }
24242
24243   PVT = MVT::i32;
24244   return Promote;
24245 }
24246
24247 //===----------------------------------------------------------------------===//
24248 //                           X86 Inline Assembly Support
24249 //===----------------------------------------------------------------------===//
24250
24251 // Helper to match a string separated by whitespace.
24252 static bool matchAsm(StringRef S, ArrayRef<const char *> Pieces) {
24253   S = S.substr(S.find_first_not_of(" \t")); // Skip leading whitespace.
24254
24255   for (StringRef Piece : Pieces) {
24256     if (!S.startswith(Piece)) // Check if the piece matches.
24257       return false;
24258
24259     S = S.substr(Piece.size());
24260     StringRef::size_type Pos = S.find_first_not_of(" \t");
24261     if (Pos == 0) // We matched a prefix.
24262       return false;
24263
24264     S = S.substr(Pos);
24265   }
24266
24267   return S.empty();
24268 }
24269
24270 static bool clobbersFlagRegisters(const SmallVector<StringRef, 4> &AsmPieces) {
24271
24272   if (AsmPieces.size() == 3 || AsmPieces.size() == 4) {
24273     if (std::count(AsmPieces.begin(), AsmPieces.end(), "~{cc}") &&
24274         std::count(AsmPieces.begin(), AsmPieces.end(), "~{flags}") &&
24275         std::count(AsmPieces.begin(), AsmPieces.end(), "~{fpsr}")) {
24276
24277       if (AsmPieces.size() == 3)
24278         return true;
24279       else if (std::count(AsmPieces.begin(), AsmPieces.end(), "~{dirflag}"))
24280         return true;
24281     }
24282   }
24283   return false;
24284 }
24285
24286 bool X86TargetLowering::ExpandInlineAsm(CallInst *CI) const {
24287   InlineAsm *IA = cast<InlineAsm>(CI->getCalledValue());
24288
24289   std::string AsmStr = IA->getAsmString();
24290
24291   IntegerType *Ty = dyn_cast<IntegerType>(CI->getType());
24292   if (!Ty || Ty->getBitWidth() % 16 != 0)
24293     return false;
24294
24295   // TODO: should remove alternatives from the asmstring: "foo {a|b}" -> "foo a"
24296   SmallVector<StringRef, 4> AsmPieces;
24297   SplitString(AsmStr, AsmPieces, ";\n");
24298
24299   switch (AsmPieces.size()) {
24300   default: return false;
24301   case 1:
24302     // FIXME: this should verify that we are targeting a 486 or better.  If not,
24303     // we will turn this bswap into something that will be lowered to logical
24304     // ops instead of emitting the bswap asm.  For now, we don't support 486 or
24305     // lower so don't worry about this.
24306     // bswap $0
24307     if (matchAsm(AsmPieces[0], {"bswap", "$0"}) ||
24308         matchAsm(AsmPieces[0], {"bswapl", "$0"}) ||
24309         matchAsm(AsmPieces[0], {"bswapq", "$0"}) ||
24310         matchAsm(AsmPieces[0], {"bswap", "${0:q}"}) ||
24311         matchAsm(AsmPieces[0], {"bswapl", "${0:q}"}) ||
24312         matchAsm(AsmPieces[0], {"bswapq", "${0:q}"})) {
24313       // No need to check constraints, nothing other than the equivalent of
24314       // "=r,0" would be valid here.
24315       return IntrinsicLowering::LowerToByteSwap(CI);
24316     }
24317
24318     // rorw $$8, ${0:w}  -->  llvm.bswap.i16
24319     if (CI->getType()->isIntegerTy(16) &&
24320         IA->getConstraintString().compare(0, 5, "=r,0,") == 0 &&
24321         (matchAsm(AsmPieces[0], {"rorw", "$$8,", "${0:w}"}) ||
24322          matchAsm(AsmPieces[0], {"rolw", "$$8,", "${0:w}"}))) {
24323       AsmPieces.clear();
24324       const std::string &ConstraintsStr = IA->getConstraintString();
24325       SplitString(StringRef(ConstraintsStr).substr(5), AsmPieces, ",");
24326       array_pod_sort(AsmPieces.begin(), AsmPieces.end());
24327       if (clobbersFlagRegisters(AsmPieces))
24328         return IntrinsicLowering::LowerToByteSwap(CI);
24329     }
24330     break;
24331   case 3:
24332     if (CI->getType()->isIntegerTy(32) &&
24333         IA->getConstraintString().compare(0, 5, "=r,0,") == 0 &&
24334         matchAsm(AsmPieces[0], {"rorw", "$$8,", "${0:w}"}) &&
24335         matchAsm(AsmPieces[1], {"rorl", "$$16,", "$0"}) &&
24336         matchAsm(AsmPieces[2], {"rorw", "$$8,", "${0:w}"})) {
24337       AsmPieces.clear();
24338       const std::string &ConstraintsStr = IA->getConstraintString();
24339       SplitString(StringRef(ConstraintsStr).substr(5), AsmPieces, ",");
24340       array_pod_sort(AsmPieces.begin(), AsmPieces.end());
24341       if (clobbersFlagRegisters(AsmPieces))
24342         return IntrinsicLowering::LowerToByteSwap(CI);
24343     }
24344
24345     if (CI->getType()->isIntegerTy(64)) {
24346       InlineAsm::ConstraintInfoVector Constraints = IA->ParseConstraints();
24347       if (Constraints.size() >= 2 &&
24348           Constraints[0].Codes.size() == 1 && Constraints[0].Codes[0] == "A" &&
24349           Constraints[1].Codes.size() == 1 && Constraints[1].Codes[0] == "0") {
24350         // bswap %eax / bswap %edx / xchgl %eax, %edx  -> llvm.bswap.i64
24351         if (matchAsm(AsmPieces[0], {"bswap", "%eax"}) &&
24352             matchAsm(AsmPieces[1], {"bswap", "%edx"}) &&
24353             matchAsm(AsmPieces[2], {"xchgl", "%eax,", "%edx"}))
24354           return IntrinsicLowering::LowerToByteSwap(CI);
24355       }
24356     }
24357     break;
24358   }
24359   return false;
24360 }
24361
24362 /// getConstraintType - Given a constraint letter, return the type of
24363 /// constraint it is for this target.
24364 X86TargetLowering::ConstraintType
24365 X86TargetLowering::getConstraintType(const std::string &Constraint) const {
24366   if (Constraint.size() == 1) {
24367     switch (Constraint[0]) {
24368     case 'R':
24369     case 'q':
24370     case 'Q':
24371     case 'f':
24372     case 't':
24373     case 'u':
24374     case 'y':
24375     case 'x':
24376     case 'Y':
24377     case 'l':
24378       return C_RegisterClass;
24379     case 'a':
24380     case 'b':
24381     case 'c':
24382     case 'd':
24383     case 'S':
24384     case 'D':
24385     case 'A':
24386       return C_Register;
24387     case 'I':
24388     case 'J':
24389     case 'K':
24390     case 'L':
24391     case 'M':
24392     case 'N':
24393     case 'G':
24394     case 'C':
24395     case 'e':
24396     case 'Z':
24397       return C_Other;
24398     default:
24399       break;
24400     }
24401   }
24402   return TargetLowering::getConstraintType(Constraint);
24403 }
24404
24405 /// Examine constraint type and operand type and determine a weight value.
24406 /// This object must already have been set up with the operand type
24407 /// and the current alternative constraint selected.
24408 TargetLowering::ConstraintWeight
24409   X86TargetLowering::getSingleConstraintMatchWeight(
24410     AsmOperandInfo &info, const char *constraint) const {
24411   ConstraintWeight weight = CW_Invalid;
24412   Value *CallOperandVal = info.CallOperandVal;
24413     // If we don't have a value, we can't do a match,
24414     // but allow it at the lowest weight.
24415   if (!CallOperandVal)
24416     return CW_Default;
24417   Type *type = CallOperandVal->getType();
24418   // Look at the constraint type.
24419   switch (*constraint) {
24420   default:
24421     weight = TargetLowering::getSingleConstraintMatchWeight(info, constraint);
24422   case 'R':
24423   case 'q':
24424   case 'Q':
24425   case 'a':
24426   case 'b':
24427   case 'c':
24428   case 'd':
24429   case 'S':
24430   case 'D':
24431   case 'A':
24432     if (CallOperandVal->getType()->isIntegerTy())
24433       weight = CW_SpecificReg;
24434     break;
24435   case 'f':
24436   case 't':
24437   case 'u':
24438     if (type->isFloatingPointTy())
24439       weight = CW_SpecificReg;
24440     break;
24441   case 'y':
24442     if (type->isX86_MMXTy() && Subtarget->hasMMX())
24443       weight = CW_SpecificReg;
24444     break;
24445   case 'x':
24446   case 'Y':
24447     if (((type->getPrimitiveSizeInBits() == 128) && Subtarget->hasSSE1()) ||
24448         ((type->getPrimitiveSizeInBits() == 256) && Subtarget->hasFp256()))
24449       weight = CW_Register;
24450     break;
24451   case 'I':
24452     if (ConstantInt *C = dyn_cast<ConstantInt>(info.CallOperandVal)) {
24453       if (C->getZExtValue() <= 31)
24454         weight = CW_Constant;
24455     }
24456     break;
24457   case 'J':
24458     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24459       if (C->getZExtValue() <= 63)
24460         weight = CW_Constant;
24461     }
24462     break;
24463   case 'K':
24464     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24465       if ((C->getSExtValue() >= -0x80) && (C->getSExtValue() <= 0x7f))
24466         weight = CW_Constant;
24467     }
24468     break;
24469   case 'L':
24470     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24471       if ((C->getZExtValue() == 0xff) || (C->getZExtValue() == 0xffff))
24472         weight = CW_Constant;
24473     }
24474     break;
24475   case 'M':
24476     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24477       if (C->getZExtValue() <= 3)
24478         weight = CW_Constant;
24479     }
24480     break;
24481   case 'N':
24482     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24483       if (C->getZExtValue() <= 0xff)
24484         weight = CW_Constant;
24485     }
24486     break;
24487   case 'G':
24488   case 'C':
24489     if (isa<ConstantFP>(CallOperandVal)) {
24490       weight = CW_Constant;
24491     }
24492     break;
24493   case 'e':
24494     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24495       if ((C->getSExtValue() >= -0x80000000LL) &&
24496           (C->getSExtValue() <= 0x7fffffffLL))
24497         weight = CW_Constant;
24498     }
24499     break;
24500   case 'Z':
24501     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
24502       if (C->getZExtValue() <= 0xffffffff)
24503         weight = CW_Constant;
24504     }
24505     break;
24506   }
24507   return weight;
24508 }
24509
24510 /// LowerXConstraint - try to replace an X constraint, which matches anything,
24511 /// with another that has more specific requirements based on the type of the
24512 /// corresponding operand.
24513 const char *X86TargetLowering::
24514 LowerXConstraint(EVT ConstraintVT) const {
24515   // FP X constraints get lowered to SSE1/2 registers if available, otherwise
24516   // 'f' like normal targets.
24517   if (ConstraintVT.isFloatingPoint()) {
24518     if (Subtarget->hasSSE2())
24519       return "Y";
24520     if (Subtarget->hasSSE1())
24521       return "x";
24522   }
24523
24524   return TargetLowering::LowerXConstraint(ConstraintVT);
24525 }
24526
24527 /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
24528 /// vector.  If it is invalid, don't add anything to Ops.
24529 void X86TargetLowering::LowerAsmOperandForConstraint(SDValue Op,
24530                                                      std::string &Constraint,
24531                                                      std::vector<SDValue>&Ops,
24532                                                      SelectionDAG &DAG) const {
24533   SDValue Result;
24534
24535   // Only support length 1 constraints for now.
24536   if (Constraint.length() > 1) return;
24537
24538   char ConstraintLetter = Constraint[0];
24539   switch (ConstraintLetter) {
24540   default: break;
24541   case 'I':
24542     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24543       if (C->getZExtValue() <= 31) {
24544         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24545                                        Op.getValueType());
24546         break;
24547       }
24548     }
24549     return;
24550   case 'J':
24551     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24552       if (C->getZExtValue() <= 63) {
24553         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24554                                        Op.getValueType());
24555         break;
24556       }
24557     }
24558     return;
24559   case 'K':
24560     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24561       if (isInt<8>(C->getSExtValue())) {
24562         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24563                                        Op.getValueType());
24564         break;
24565       }
24566     }
24567     return;
24568   case 'L':
24569     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24570       if (C->getZExtValue() == 0xff || C->getZExtValue() == 0xffff ||
24571           (Subtarget->is64Bit() && C->getZExtValue() == 0xffffffff)) {
24572         Result = DAG.getTargetConstant(C->getSExtValue(), SDLoc(Op),
24573                                        Op.getValueType());
24574         break;
24575       }
24576     }
24577     return;
24578   case 'M':
24579     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24580       if (C->getZExtValue() <= 3) {
24581         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24582                                        Op.getValueType());
24583         break;
24584       }
24585     }
24586     return;
24587   case 'N':
24588     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24589       if (C->getZExtValue() <= 255) {
24590         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24591                                        Op.getValueType());
24592         break;
24593       }
24594     }
24595     return;
24596   case 'O':
24597     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24598       if (C->getZExtValue() <= 127) {
24599         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24600                                        Op.getValueType());
24601         break;
24602       }
24603     }
24604     return;
24605   case 'e': {
24606     // 32-bit signed value
24607     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24608       if (ConstantInt::isValueValidForType(Type::getInt32Ty(*DAG.getContext()),
24609                                            C->getSExtValue())) {
24610         // Widen to 64 bits here to get it sign extended.
24611         Result = DAG.getTargetConstant(C->getSExtValue(), SDLoc(Op), MVT::i64);
24612         break;
24613       }
24614     // FIXME gcc accepts some relocatable values here too, but only in certain
24615     // memory models; it's complicated.
24616     }
24617     return;
24618   }
24619   case 'Z': {
24620     // 32-bit unsigned value
24621     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
24622       if (ConstantInt::isValueValidForType(Type::getInt32Ty(*DAG.getContext()),
24623                                            C->getZExtValue())) {
24624         Result = DAG.getTargetConstant(C->getZExtValue(), SDLoc(Op),
24625                                        Op.getValueType());
24626         break;
24627       }
24628     }
24629     // FIXME gcc accepts some relocatable values here too, but only in certain
24630     // memory models; it's complicated.
24631     return;
24632   }
24633   case 'i': {
24634     // Literal immediates are always ok.
24635     if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(Op)) {
24636       // Widen to 64 bits here to get it sign extended.
24637       Result = DAG.getTargetConstant(CST->getSExtValue(), SDLoc(Op), MVT::i64);
24638       break;
24639     }
24640
24641     // In any sort of PIC mode addresses need to be computed at runtime by
24642     // adding in a register or some sort of table lookup.  These can't
24643     // be used as immediates.
24644     if (Subtarget->isPICStyleGOT() || Subtarget->isPICStyleStubPIC())
24645       return;
24646
24647     // If we are in non-pic codegen mode, we allow the address of a global (with
24648     // an optional displacement) to be used with 'i'.
24649     GlobalAddressSDNode *GA = nullptr;
24650     int64_t Offset = 0;
24651
24652     // Match either (GA), (GA+C), (GA+C1+C2), etc.
24653     while (1) {
24654       if ((GA = dyn_cast<GlobalAddressSDNode>(Op))) {
24655         Offset += GA->getOffset();
24656         break;
24657       } else if (Op.getOpcode() == ISD::ADD) {
24658         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
24659           Offset += C->getZExtValue();
24660           Op = Op.getOperand(0);
24661           continue;
24662         }
24663       } else if (Op.getOpcode() == ISD::SUB) {
24664         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
24665           Offset += -C->getZExtValue();
24666           Op = Op.getOperand(0);
24667           continue;
24668         }
24669       }
24670
24671       // Otherwise, this isn't something we can handle, reject it.
24672       return;
24673     }
24674
24675     const GlobalValue *GV = GA->getGlobal();
24676     // If we require an extra load to get this address, as in PIC mode, we
24677     // can't accept it.
24678     if (isGlobalStubReference(
24679             Subtarget->ClassifyGlobalReference(GV, DAG.getTarget())))
24680       return;
24681
24682     Result = DAG.getTargetGlobalAddress(GV, SDLoc(Op),
24683                                         GA->getValueType(0), Offset);
24684     break;
24685   }
24686   }
24687
24688   if (Result.getNode()) {
24689     Ops.push_back(Result);
24690     return;
24691   }
24692   return TargetLowering::LowerAsmOperandForConstraint(Op, Constraint, Ops, DAG);
24693 }
24694
24695 std::pair<unsigned, const TargetRegisterClass *>
24696 X86TargetLowering::getRegForInlineAsmConstraint(const TargetRegisterInfo *TRI,
24697                                                 const std::string &Constraint,
24698                                                 MVT VT) const {
24699   // First, see if this is a constraint that directly corresponds to an LLVM
24700   // register class.
24701   if (Constraint.size() == 1) {
24702     // GCC Constraint Letters
24703     switch (Constraint[0]) {
24704     default: break;
24705       // TODO: Slight differences here in allocation order and leaving
24706       // RIP in the class. Do they matter any more here than they do
24707       // in the normal allocation?
24708     case 'q':   // GENERAL_REGS in 64-bit mode, Q_REGS in 32-bit mode.
24709       if (Subtarget->is64Bit()) {
24710         if (VT == MVT::i32 || VT == MVT::f32)
24711           return std::make_pair(0U, &X86::GR32RegClass);
24712         if (VT == MVT::i16)
24713           return std::make_pair(0U, &X86::GR16RegClass);
24714         if (VT == MVT::i8 || VT == MVT::i1)
24715           return std::make_pair(0U, &X86::GR8RegClass);
24716         if (VT == MVT::i64 || VT == MVT::f64)
24717           return std::make_pair(0U, &X86::GR64RegClass);
24718         break;
24719       }
24720       // 32-bit fallthrough
24721     case 'Q':   // Q_REGS
24722       if (VT == MVT::i32 || VT == MVT::f32)
24723         return std::make_pair(0U, &X86::GR32_ABCDRegClass);
24724       if (VT == MVT::i16)
24725         return std::make_pair(0U, &X86::GR16_ABCDRegClass);
24726       if (VT == MVT::i8 || VT == MVT::i1)
24727         return std::make_pair(0U, &X86::GR8_ABCD_LRegClass);
24728       if (VT == MVT::i64)
24729         return std::make_pair(0U, &X86::GR64_ABCDRegClass);
24730       break;
24731     case 'r':   // GENERAL_REGS
24732     case 'l':   // INDEX_REGS
24733       if (VT == MVT::i8 || VT == MVT::i1)
24734         return std::make_pair(0U, &X86::GR8RegClass);
24735       if (VT == MVT::i16)
24736         return std::make_pair(0U, &X86::GR16RegClass);
24737       if (VT == MVT::i32 || VT == MVT::f32 || !Subtarget->is64Bit())
24738         return std::make_pair(0U, &X86::GR32RegClass);
24739       return std::make_pair(0U, &X86::GR64RegClass);
24740     case 'R':   // LEGACY_REGS
24741       if (VT == MVT::i8 || VT == MVT::i1)
24742         return std::make_pair(0U, &X86::GR8_NOREXRegClass);
24743       if (VT == MVT::i16)
24744         return std::make_pair(0U, &X86::GR16_NOREXRegClass);
24745       if (VT == MVT::i32 || !Subtarget->is64Bit())
24746         return std::make_pair(0U, &X86::GR32_NOREXRegClass);
24747       return std::make_pair(0U, &X86::GR64_NOREXRegClass);
24748     case 'f':  // FP Stack registers.
24749       // If SSE is enabled for this VT, use f80 to ensure the isel moves the
24750       // value to the correct fpstack register class.
24751       if (VT == MVT::f32 && !isScalarFPTypeInSSEReg(VT))
24752         return std::make_pair(0U, &X86::RFP32RegClass);
24753       if (VT == MVT::f64 && !isScalarFPTypeInSSEReg(VT))
24754         return std::make_pair(0U, &X86::RFP64RegClass);
24755       return std::make_pair(0U, &X86::RFP80RegClass);
24756     case 'y':   // MMX_REGS if MMX allowed.
24757       if (!Subtarget->hasMMX()) break;
24758       return std::make_pair(0U, &X86::VR64RegClass);
24759     case 'Y':   // SSE_REGS if SSE2 allowed
24760       if (!Subtarget->hasSSE2()) break;
24761       // FALL THROUGH.
24762     case 'x':   // SSE_REGS if SSE1 allowed or AVX_REGS if AVX allowed
24763       if (!Subtarget->hasSSE1()) break;
24764
24765       switch (VT.SimpleTy) {
24766       default: break;
24767       // Scalar SSE types.
24768       case MVT::f32:
24769       case MVT::i32:
24770         return std::make_pair(0U, &X86::FR32RegClass);
24771       case MVT::f64:
24772       case MVT::i64:
24773         return std::make_pair(0U, &X86::FR64RegClass);
24774       // Vector types.
24775       case MVT::v16i8:
24776       case MVT::v8i16:
24777       case MVT::v4i32:
24778       case MVT::v2i64:
24779       case MVT::v4f32:
24780       case MVT::v2f64:
24781         return std::make_pair(0U, &X86::VR128RegClass);
24782       // AVX types.
24783       case MVT::v32i8:
24784       case MVT::v16i16:
24785       case MVT::v8i32:
24786       case MVT::v4i64:
24787       case MVT::v8f32:
24788       case MVT::v4f64:
24789         return std::make_pair(0U, &X86::VR256RegClass);
24790       case MVT::v8f64:
24791       case MVT::v16f32:
24792       case MVT::v16i32:
24793       case MVT::v8i64:
24794         return std::make_pair(0U, &X86::VR512RegClass);
24795       }
24796       break;
24797     }
24798   }
24799
24800   // Use the default implementation in TargetLowering to convert the register
24801   // constraint into a member of a register class.
24802   std::pair<unsigned, const TargetRegisterClass*> Res;
24803   Res = TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
24804
24805   // Not found as a standard register?
24806   if (!Res.second) {
24807     // Map st(0) -> st(7) -> ST0
24808     if (Constraint.size() == 7 && Constraint[0] == '{' &&
24809         tolower(Constraint[1]) == 's' &&
24810         tolower(Constraint[2]) == 't' &&
24811         Constraint[3] == '(' &&
24812         (Constraint[4] >= '0' && Constraint[4] <= '7') &&
24813         Constraint[5] == ')' &&
24814         Constraint[6] == '}') {
24815
24816       Res.first = X86::FP0+Constraint[4]-'0';
24817       Res.second = &X86::RFP80RegClass;
24818       return Res;
24819     }
24820
24821     // GCC allows "st(0)" to be called just plain "st".
24822     if (StringRef("{st}").equals_lower(Constraint)) {
24823       Res.first = X86::FP0;
24824       Res.second = &X86::RFP80RegClass;
24825       return Res;
24826     }
24827
24828     // flags -> EFLAGS
24829     if (StringRef("{flags}").equals_lower(Constraint)) {
24830       Res.first = X86::EFLAGS;
24831       Res.second = &X86::CCRRegClass;
24832       return Res;
24833     }
24834
24835     // 'A' means EAX + EDX.
24836     if (Constraint == "A") {
24837       Res.first = X86::EAX;
24838       Res.second = &X86::GR32_ADRegClass;
24839       return Res;
24840     }
24841     return Res;
24842   }
24843
24844   // Otherwise, check to see if this is a register class of the wrong value
24845   // type.  For example, we want to map "{ax},i32" -> {eax}, we don't want it to
24846   // turn into {ax},{dx}.
24847   if (Res.second->hasType(VT))
24848     return Res;   // Correct type already, nothing to do.
24849
24850   // All of the single-register GCC register classes map their values onto
24851   // 16-bit register pieces "ax","dx","cx","bx","si","di","bp","sp".  If we
24852   // really want an 8-bit or 32-bit register, map to the appropriate register
24853   // class and return the appropriate register.
24854   if (Res.second == &X86::GR16RegClass) {
24855     if (VT == MVT::i8 || VT == MVT::i1) {
24856       unsigned DestReg = 0;
24857       switch (Res.first) {
24858       default: break;
24859       case X86::AX: DestReg = X86::AL; break;
24860       case X86::DX: DestReg = X86::DL; break;
24861       case X86::CX: DestReg = X86::CL; break;
24862       case X86::BX: DestReg = X86::BL; break;
24863       }
24864       if (DestReg) {
24865         Res.first = DestReg;
24866         Res.second = &X86::GR8RegClass;
24867       }
24868     } else if (VT == MVT::i32 || VT == MVT::f32) {
24869       unsigned DestReg = 0;
24870       switch (Res.first) {
24871       default: break;
24872       case X86::AX: DestReg = X86::EAX; break;
24873       case X86::DX: DestReg = X86::EDX; break;
24874       case X86::CX: DestReg = X86::ECX; break;
24875       case X86::BX: DestReg = X86::EBX; break;
24876       case X86::SI: DestReg = X86::ESI; break;
24877       case X86::DI: DestReg = X86::EDI; break;
24878       case X86::BP: DestReg = X86::EBP; break;
24879       case X86::SP: DestReg = X86::ESP; break;
24880       }
24881       if (DestReg) {
24882         Res.first = DestReg;
24883         Res.second = &X86::GR32RegClass;
24884       }
24885     } else if (VT == MVT::i64 || VT == MVT::f64) {
24886       unsigned DestReg = 0;
24887       switch (Res.first) {
24888       default: break;
24889       case X86::AX: DestReg = X86::RAX; break;
24890       case X86::DX: DestReg = X86::RDX; break;
24891       case X86::CX: DestReg = X86::RCX; break;
24892       case X86::BX: DestReg = X86::RBX; break;
24893       case X86::SI: DestReg = X86::RSI; break;
24894       case X86::DI: DestReg = X86::RDI; break;
24895       case X86::BP: DestReg = X86::RBP; break;
24896       case X86::SP: DestReg = X86::RSP; break;
24897       }
24898       if (DestReg) {
24899         Res.first = DestReg;
24900         Res.second = &X86::GR64RegClass;
24901       }
24902     }
24903   } else if (Res.second == &X86::FR32RegClass ||
24904              Res.second == &X86::FR64RegClass ||
24905              Res.second == &X86::VR128RegClass ||
24906              Res.second == &X86::VR256RegClass ||
24907              Res.second == &X86::FR32XRegClass ||
24908              Res.second == &X86::FR64XRegClass ||
24909              Res.second == &X86::VR128XRegClass ||
24910              Res.second == &X86::VR256XRegClass ||
24911              Res.second == &X86::VR512RegClass) {
24912     // Handle references to XMM physical registers that got mapped into the
24913     // wrong class.  This can happen with constraints like {xmm0} where the
24914     // target independent register mapper will just pick the first match it can
24915     // find, ignoring the required type.
24916
24917     if (VT == MVT::f32 || VT == MVT::i32)
24918       Res.second = &X86::FR32RegClass;
24919     else if (VT == MVT::f64 || VT == MVT::i64)
24920       Res.second = &X86::FR64RegClass;
24921     else if (X86::VR128RegClass.hasType(VT))
24922       Res.second = &X86::VR128RegClass;
24923     else if (X86::VR256RegClass.hasType(VT))
24924       Res.second = &X86::VR256RegClass;
24925     else if (X86::VR512RegClass.hasType(VT))
24926       Res.second = &X86::VR512RegClass;
24927   }
24928
24929   return Res;
24930 }
24931
24932 int X86TargetLowering::getScalingFactorCost(const AddrMode &AM,
24933                                             Type *Ty) const {
24934   // Scaling factors are not free at all.
24935   // An indexed folded instruction, i.e., inst (reg1, reg2, scale),
24936   // will take 2 allocations in the out of order engine instead of 1
24937   // for plain addressing mode, i.e. inst (reg1).
24938   // E.g.,
24939   // vaddps (%rsi,%drx), %ymm0, %ymm1
24940   // Requires two allocations (one for the load, one for the computation)
24941   // whereas:
24942   // vaddps (%rsi), %ymm0, %ymm1
24943   // Requires just 1 allocation, i.e., freeing allocations for other operations
24944   // and having less micro operations to execute.
24945   //
24946   // For some X86 architectures, this is even worse because for instance for
24947   // stores, the complex addressing mode forces the instruction to use the
24948   // "load" ports instead of the dedicated "store" port.
24949   // E.g., on Haswell:
24950   // vmovaps %ymm1, (%r8, %rdi) can use port 2 or 3.
24951   // vmovaps %ymm1, (%r8) can use port 2, 3, or 7.
24952   if (isLegalAddressingMode(AM, Ty))
24953     // Scale represents reg2 * scale, thus account for 1
24954     // as soon as we use a second register.
24955     return AM.Scale != 0;
24956   return -1;
24957 }
24958
24959 bool X86TargetLowering::isTargetFTOL() const {
24960   return Subtarget->isTargetKnownWindowsMSVC() && !Subtarget->is64Bit();
24961 }