lib/Target/WebAssembly/WebAssemblyISelLowering.cpp

   1 //=- WebAssemblyISelLowering.cpp - WebAssembly DAG Lowering Implementation -==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 ///
  10 /// \file
  11 /// \brief This file implements the WebAssemblyTargetLowering class.
  12 ///
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "WebAssemblyISelLowering.h"
  16 #include "MCTargetDesc/WebAssemblyMCTargetDesc.h"
  17 #include "WebAssemblyMachineFunctionInfo.h"
  18 #include "WebAssemblySubtarget.h"
  19 #include "WebAssemblyTargetMachine.h"
  20 #include "WebAssemblyTargetObjectFile.h"
  21 #include "llvm/CodeGen/Analysis.h"
  22 #include "llvm/CodeGen/CallingConvLower.h"
  23 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/SelectionDAG.h"
  26 #include "llvm/IR/DiagnosticInfo.h"
  27 #include "llvm/IR/DiagnosticPrinter.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/Intrinsics.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/raw_ostream.h"
  34 #include "llvm/Target/TargetOptions.h"
  35
  36 using namespace llvm;
  37
  38 #define DEBUG_TYPE "wasm-lower"
  39
  40 namespace {
  41 // Diagnostic information for unimplemented or unsupported feature reporting.
  42 // FIXME copied from BPF and AMDGPU.
  43 class DiagnosticInfoUnsupported : public DiagnosticInfo {
  44 private:
  45   // Debug location where this diagnostic is triggered.
  46   DebugLoc DLoc;
  47   const Twine &Description;
  48   const Function &Fn;
  49   SDValue Value;
  50
  51   static int KindID;
  52
  53   static int getKindID() {
  54     if (KindID == 0)
  55       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  56     return KindID;
  57   }
  58
  59 public:
  60   DiagnosticInfoUnsupported(SDLoc DLoc, const Function &Fn, const Twine &Desc,
  61                             SDValue Value)
  62       : DiagnosticInfo(getKindID(), DS_Error), DLoc(DLoc.getDebugLoc()),
  63         Description(Desc), Fn(Fn), Value(Value) {}
  64
  65   void print(DiagnosticPrinter &DP) const override {
  66     std::string Str;
  67     raw_string_ostream OS(Str);
  68
  69     if (DLoc) {
  70       auto DIL = DLoc.get();
  71       StringRef Filename = DIL->getFilename();
  72       unsigned Line = DIL->getLine();
  73       unsigned Column = DIL->getColumn();
  74       OS << Filename << ':' << Line << ':' << Column << ' ';
  75     }
  76
  77     OS << "in function " << Fn.getName() << ' ' << *Fn.getFunctionType() << '\n'
  78        << Description;
  79     if (Value)
  80       Value->print(OS);
  81     OS << '\n';
  82     OS.flush();
  83     DP << Str;
  84   }
  85
  86   static bool classof(const DiagnosticInfo *DI) {
  87     return DI->getKind() == getKindID();
  88   }
  89 };
  90
  91 int DiagnosticInfoUnsupported::KindID = 0;
  92 } // end anonymous namespace
  93
  94 WebAssemblyTargetLowering::WebAssemblyTargetLowering(
  95     const TargetMachine &TM, const WebAssemblySubtarget &STI)
  96     : TargetLowering(TM), Subtarget(&STI) {
  97   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
  98
  99   // Booleans always contain 0 or 1.
 100   setBooleanContents(ZeroOrOneBooleanContent);
 101   // WebAssembly does not produce floating-point exceptions on normal floating
 102   // point operations.
 103   setHasFloatingPointExceptions(false);
 104   // We don't know the microarchitecture here, so just reduce register pressure.
 105   setSchedulingPreference(Sched::RegPressure);
 106   // Tell ISel that we have a stack pointer.
 107   setStackPointerRegisterToSaveRestore(
 108       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
 109   // Set up the register classes.
 110   addRegisterClass(MVT::i32, &WebAssembly::I32RegClass);
 111   addRegisterClass(MVT::i64, &WebAssembly::I64RegClass);
 112   addRegisterClass(MVT::f32, &WebAssembly::F32RegClass);
 113   addRegisterClass(MVT::f64, &WebAssembly::F64RegClass);
 114   // Compute derived properties from the register classes.
 115   computeRegisterProperties(Subtarget->getRegisterInfo());
 116
 117   setOperationAction(ISD::GlobalAddress, MVTPtr, Custom);
 118   setOperationAction(ISD::JumpTable, MVTPtr, Custom);
 119
 120   for (auto T : {MVT::f32, MVT::f64}) {
 121     // Don't expand the floating-point types to constant pools.
 122     setOperationAction(ISD::ConstantFP, T, Legal);
 123     // Expand floating-point comparisons.
 124     for (auto CC : {ISD::SETO, ISD::SETUO, ISD::SETUEQ, ISD::SETONE,
 125                     ISD::SETULT, ISD::SETULE, ISD::SETUGT, ISD::SETUGE})
 126       setCondCodeAction(CC, T, Expand);
 127     // Expand floating-point library function operators.
 128     for (auto Op : {ISD::FSIN, ISD::FCOS, ISD::FSINCOS, ISD::FPOWI, ISD::FPOW})
 129       setOperationAction(Op, T, Expand);
 130     // Note supported floating-point library function operators that otherwise
 131     // default to expand.
 132     for (auto Op : {ISD::FCEIL, ISD::FFLOOR, ISD::FTRUNC, ISD::FNEARBYINT,
 133                     ISD::FRINT})
 134       setOperationAction(Op, T, Legal);
 135     // Support minnan and maxnan, which otherwise default to expand.
 136     setOperationAction(ISD::FMINNAN, T, Legal);
 137     setOperationAction(ISD::FMAXNAN, T, Legal);
 138   }
 139
 140   for (auto T : {MVT::i32, MVT::i64}) {
 141     // Expand unavailable integer operations.
 142     for (auto Op : {ISD::BSWAP, ISD::ROTL, ISD::ROTR,
 143                     ISD::SMUL_LOHI, ISD::UMUL_LOHI,
 144                     ISD::MULHS, ISD::MULHU, ISD::SDIVREM, ISD::UDIVREM,
 145                     ISD::SHL_PARTS, ISD::SRA_PARTS, ISD::SRL_PARTS,
 146                     ISD::ADDC, ISD::ADDE, ISD::SUBC, ISD::SUBE}) {
 147       setOperationAction(Op, T, Expand);
 148     }
 149   }
 150
 151   // As a special case, these operators use the type to mean the type to
 152   // sign-extend from.
 153   for (auto T : {MVT::i1, MVT::i8, MVT::i16})
 154     setOperationAction(ISD::SIGN_EXTEND_INREG, T, Expand);
 155
 156   // Dynamic stack allocation: use the default expansion.
 157   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 158   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 159   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVTPtr, Expand);
 160
 161   // Expand these forms; we pattern-match the forms that we can handle in isel.
 162   for (auto T : {MVT::i32, MVT::i64, MVT::f32, MVT::f64})
 163     for (auto Op : {ISD::BR_CC, ISD::SELECT_CC})
 164       setOperationAction(Op, T, Expand);
 165
 166   // We have custom switch handling.
 167   setOperationAction(ISD::BR_JT, MVT::Other, Custom);
 168
 169   // WebAssembly doesn't have:
 170   //  - Floating-point extending loads.
 171   //  - Floating-point truncating stores.
 172   //  - i1 extending loads.
 173   setLoadExtAction(ISD::EXTLOAD, MVT::f32, MVT::f64, Expand);
 174   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 175   for (auto T : MVT::integer_valuetypes())
 176     for (auto Ext : {ISD::EXTLOAD, ISD::ZEXTLOAD, ISD::SEXTLOAD})
 177       setLoadExtAction(Ext, T, MVT::i1, Promote);
 178
 179   // Trap lowers to wasm unreachable
 180   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 181 }
 182
 183 FastISel *WebAssemblyTargetLowering::createFastISel(
 184     FunctionLoweringInfo &FuncInfo, const TargetLibraryInfo *LibInfo) const {
 185   return WebAssembly::createFastISel(FuncInfo, LibInfo);
 186 }
 187
 188 bool WebAssemblyTargetLowering::isOffsetFoldingLegal(
 189     const GlobalAddressSDNode *GA) const {
 190   // The WebAssembly target doesn't support folding offsets into global
 191   // addresses.
 192   return false;
 193 }
 194
 195 MVT WebAssemblyTargetLowering::getScalarShiftAmountTy(const DataLayout &DL,
 196                                                       EVT VT) const {
 197   return VT.getSimpleVT();
 198 }
 199
 200 const char *
 201 WebAssemblyTargetLowering::getTargetNodeName(unsigned Opcode) const {
 202   switch (static_cast<WebAssemblyISD::NodeType>(Opcode)) {
 203   case WebAssemblyISD::FIRST_NUMBER:
 204     break;
 205 #define HANDLE_NODETYPE(NODE)                                                  \
 206   case WebAssemblyISD::NODE:                                                   \
 207     return "WebAssemblyISD::" #NODE;
 208 #include "WebAssemblyISD.def"
 209 #undef HANDLE_NODETYPE
 210   }
 211   return nullptr;
 212 }
 213
 214 std::pair<unsigned, const TargetRegisterClass *>
 215 WebAssemblyTargetLowering::getRegForInlineAsmConstraint(
 216     const TargetRegisterInfo *TRI, StringRef Constraint, MVT VT) const {
 217   // First, see if this is a constraint that directly corresponds to a
 218   // WebAssembly register class.
 219   if (Constraint.size() == 1) {
 220     switch (Constraint[0]) {
 221     case 'r':
 222       return std::make_pair(0U, &WebAssembly::I32RegClass);
 223     default:
 224       break;
 225     }
 226   }
 227
 228   return TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
 229 }
 230
 231 //===----------------------------------------------------------------------===//
 232 // WebAssembly Lowering private implementation.
 233 //===----------------------------------------------------------------------===//
 234
 235 //===----------------------------------------------------------------------===//
 236 // Lowering Code
 237 //===----------------------------------------------------------------------===//
 238
 239 static void fail(SDLoc DL, SelectionDAG &DAG, const char *msg) {
 240   MachineFunction &MF = DAG.getMachineFunction();
 241   DAG.getContext()->diagnose(
 242       DiagnosticInfoUnsupported(DL, *MF.getFunction(), msg, SDValue()));
 243 }
 244
 245 SDValue
 246 WebAssemblyTargetLowering::LowerCall(CallLoweringInfo &CLI,
 247                                      SmallVectorImpl<SDValue> &InVals) const {
 248   SelectionDAG &DAG = CLI.DAG;
 249   SDLoc DL = CLI.DL;
 250   SDValue Chain = CLI.Chain;
 251   SDValue Callee = CLI.Callee;
 252   MachineFunction &MF = DAG.getMachineFunction();
 253
 254   CallingConv::ID CallConv = CLI.CallConv;
 255   if (CallConv != CallingConv::C &&
 256       CallConv != CallingConv::Fast &&
 257       CallConv != CallingConv::Cold)
 258     fail(DL, DAG,
 259          "WebAssembly doesn't support language-specific or target-specific "
 260          "calling conventions yet");
 261   if (CLI.IsPatchPoint)
 262     fail(DL, DAG, "WebAssembly doesn't support patch point yet");
 263
 264   // WebAssembly doesn't currently support explicit tail calls. If they are
 265   // required, fail. Otherwise, just disable them.
 266   if ((CallConv == CallingConv::Fast && CLI.IsTailCall &&
 267        MF.getTarget().Options.GuaranteedTailCallOpt) ||
 268       (CLI.CS && CLI.CS->isMustTailCall()))
 269     fail(DL, DAG, "WebAssembly doesn't support tail call yet");
 270   CLI.IsTailCall = false;
 271
 272   SmallVectorImpl<SDValue> &OutVals = CLI.OutVals;
 273
 274   SmallVectorImpl<ISD::InputArg> &Ins = CLI.Ins;
 275   if (Ins.size() > 1)
 276     fail(DL, DAG, "WebAssembly doesn't support more than 1 returned value yet");
 277
 278   bool IsVarArg = CLI.IsVarArg;
 279   if (IsVarArg)
 280     fail(DL, DAG, "WebAssembly doesn't support varargs yet");
 281
 282   // Analyze operands of the call, assigning locations to each operand.
 283   SmallVector<CCValAssign, 16> ArgLocs;
 284   CCState CCInfo(CallConv, IsVarArg, MF, ArgLocs, *DAG.getContext());
 285   unsigned NumBytes = CCInfo.getNextStackOffset();
 286
 287   auto PtrVT = getPointerTy(MF.getDataLayout());
 288   auto Zero = DAG.getConstant(0, DL, PtrVT, true);
 289   auto NB = DAG.getConstant(NumBytes, DL, PtrVT, true);
 290   Chain = DAG.getCALLSEQ_START(Chain, NB, DL);
 291
 292   SmallVector<SDValue, 16> Ops;
 293   Ops.push_back(Chain);
 294   Ops.push_back(Callee);
 295   Ops.append(OutVals.begin(), OutVals.end());
 296
 297   SmallVector<EVT, 8> Tys;
 298   for (const auto &In : Ins)
 299     Tys.push_back(In.VT);
 300   Tys.push_back(MVT::Other);
 301   SDVTList TyList = DAG.getVTList(Tys);
 302   SDValue Res =
 303       DAG.getNode(Ins.empty() ? WebAssemblyISD::CALL0 : WebAssemblyISD::CALL1,
 304                   DL, TyList, Ops);
 305   if (Ins.empty()) {
 306     Chain = Res;
 307   } else {
 308     InVals.push_back(Res);
 309     Chain = Res.getValue(1);
 310   }
 311
 312   Chain = DAG.getCALLSEQ_END(Chain, NB, Zero, SDValue(), DL);
 313
 314   return Chain;
 315 }
 316
 317 bool WebAssemblyTargetLowering::CanLowerReturn(
 318     CallingConv::ID CallConv, MachineFunction &MF, bool IsVarArg,
 319     const SmallVectorImpl<ISD::OutputArg> &Outs, LLVMContext &Context) const {
 320   // WebAssembly can't currently handle returning tuples.
 321   return Outs.size() <= 1;
 322 }
 323
 324 SDValue WebAssemblyTargetLowering::LowerReturn(
 325     SDValue Chain, CallingConv::ID CallConv, bool IsVarArg,
 326     const SmallVectorImpl<ISD::OutputArg> &Outs,
 327     const SmallVectorImpl<SDValue> &OutVals, SDLoc DL,
 328     SelectionDAG &DAG) const {
 329   MachineFunction &MF = DAG.getMachineFunction();
 330
 331   assert(Outs.size() <= 1 && "WebAssembly can only return up to one value");
 332   if (CallConv != CallingConv::C)
 333     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 334   if (IsVarArg)
 335     fail(DL, DAG, "WebAssembly doesn't support varargs yet");
 336
 337   SmallVector<SDValue, 4> RetOps(1, Chain);
 338   RetOps.append(OutVals.begin(), OutVals.end());
 339   Chain = DAG.getNode(WebAssemblyISD::RETURN, DL, MVT::Other, RetOps);
 340
 341   // Record the number and types of the return values.
 342   for (const ISD::OutputArg &Out : Outs) {
 343     if (Out.Flags.isByVal())
 344       fail(DL, DAG, "WebAssembly hasn't implemented byval results");
 345     if (Out.Flags.isInAlloca())
 346       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 347     if (Out.Flags.isNest())
 348       fail(DL, DAG, "WebAssembly hasn't implemented nest results");
 349     if (Out.Flags.isInConsecutiveRegs())
 350       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 351     if (Out.Flags.isInConsecutiveRegsLast())
 352       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 353     if (!Out.IsFixed)
 354       fail(DL, DAG, "WebAssembly doesn't support non-fixed results yet");
 355     MF.getInfo<WebAssemblyFunctionInfo>()->addResult(Out.VT);
 356   }
 357
 358   return Chain;
 359 }
 360
 361 SDValue WebAssemblyTargetLowering::LowerFormalArguments(
 362     SDValue Chain, CallingConv::ID CallConv, bool IsVarArg,
 363     const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc DL, SelectionDAG &DAG,
 364     SmallVectorImpl<SDValue> &InVals) const {
 365   MachineFunction &MF = DAG.getMachineFunction();
 366
 367   if (CallConv != CallingConv::C)
 368     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 369   if (IsVarArg)
 370     fail(DL, DAG, "WebAssembly doesn't support varargs yet");
 371
 372   unsigned ArgNo = 0;
 373   for (const ISD::InputArg &In : Ins) {
 374     if (In.Flags.isByVal())
 375       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 376     if (In.Flags.isInAlloca())
 377       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 378     if (In.Flags.isNest())
 379       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 380     if (In.Flags.isInConsecutiveRegs())
 381       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 382     if (In.Flags.isInConsecutiveRegsLast())
 383       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 384     // FIXME Do something with In.getOrigAlign()?
 385     InVals.push_back(
 386         In.Used
 387             ? DAG.getNode(WebAssemblyISD::ARGUMENT, DL, In.VT,
 388                           DAG.getTargetConstant(ArgNo, DL, MVT::i32))
 389             : DAG.getNode(ISD::UNDEF, DL, In.VT));
 390
 391     // Record the number and types of arguments.
 392     MF.getInfo<WebAssemblyFunctionInfo>()->addParam(In.VT);
 393     ++ArgNo;
 394   }
 395
 396   return Chain;
 397 }
 398
 399 //===----------------------------------------------------------------------===//
 400 //  Custom lowering hooks.
 401 //===----------------------------------------------------------------------===//
 402
 403 SDValue WebAssemblyTargetLowering::LowerOperation(SDValue Op,
 404                                                   SelectionDAG &DAG) const {
 405   switch (Op.getOpcode()) {
 406   default:
 407     llvm_unreachable("unimplemented operation lowering");
 408     return SDValue();
 409   case ISD::GlobalAddress:
 410     return LowerGlobalAddress(Op, DAG);
 411   case ISD::JumpTable:
 412     return LowerJumpTable(Op, DAG);
 413   case ISD::BR_JT:
 414     return LowerBR_JT(Op, DAG);
 415   }
 416 }
 417
 418 SDValue WebAssemblyTargetLowering::LowerGlobalAddress(SDValue Op,
 419                                                       SelectionDAG &DAG) const {
 420   SDLoc DL(Op);
 421   const auto *GA = cast<GlobalAddressSDNode>(Op);
 422   EVT VT = Op.getValueType();
 423   assert(GA->getOffset() == 0 &&
 424          "offsets on global addresses are forbidden by isOffsetFoldingLegal");
 425   assert(GA->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 426   if (GA->getAddressSpace() != 0)
 427     fail(DL, DAG, "WebAssembly only expects the 0 address space");
 428   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 429                      DAG.getTargetGlobalAddress(GA->getGlobal(), DL, VT));
 430 }
 431
 432 SDValue WebAssemblyTargetLowering::LowerJumpTable(SDValue Op,
 433                                                   SelectionDAG &DAG) const {
 434   // There's no need for a Wrapper node because we always incorporate a jump
 435   // table operand into a SWITCH instruction, rather than ever materializing
 436   // it in a register.
 437   const JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 438   return DAG.getTargetJumpTable(JT->getIndex(), Op.getValueType(),
 439                                 JT->getTargetFlags());
 440 }
 441
 442 SDValue WebAssemblyTargetLowering::LowerBR_JT(SDValue Op,
 443                                               SelectionDAG &DAG) const {
 444   SDLoc DL(Op);
 445   SDValue Chain = Op.getOperand(0);
 446   const auto *JT = cast<JumpTableSDNode>(Op.getOperand(1));
 447   SDValue Index = Op.getOperand(2);
 448   assert(JT->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 449
 450   SmallVector<SDValue, 8> Ops;
 451   Ops.push_back(Chain);
 452   Ops.push_back(Index);
 453
 454   MachineJumpTableInfo *MJTI = DAG.getMachineFunction().getJumpTableInfo();
 455   const auto &MBBs = MJTI->getJumpTables()[JT->getIndex()].MBBs;
 456
 457   // TODO: For now, we just pick something arbitrary for a default case for now.
 458   // We really want to sniff out the guard and put in the real default case (and
 459   // delete the guard).
 460   Ops.push_back(DAG.getBasicBlock(MBBs[0]));
 461
 462   // Add an operand for each case.
 463   for (auto MBB : MBBs)
 464     Ops.push_back(DAG.getBasicBlock(MBB));
 465
 466   return DAG.getNode(WebAssemblyISD::SWITCH, DL, MVT::Other, Ops);
 467 }
 468
 469 //===----------------------------------------------------------------------===//
 470 //                          WebAssembly Optimization Hooks
 471 //===----------------------------------------------------------------------===//
 472
 473 MCSection *WebAssemblyTargetObjectFile::SelectSectionForGlobal(
 474     const GlobalValue *GV, SectionKind Kind, Mangler &Mang,
 475     const TargetMachine &TM) const {
 476   // TODO: Be more sophisticated than this.
 477   return isa<Function>(GV) ? getTextSection() : getDataSection();
 478 }