lib/Target/WebAssembly/WebAssemblyISelLowering.cpp

   1 //=- WebAssemblyISelLowering.cpp - WebAssembly DAG Lowering Implementation -==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 ///
  10 /// \file
  11 /// \brief This file implements the WebAssemblyTargetLowering class.
  12 ///
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "WebAssemblyISelLowering.h"
  16 #include "MCTargetDesc/WebAssemblyMCTargetDesc.h"
  17 #include "WebAssemblyMachineFunctionInfo.h"
  18 #include "WebAssemblySubtarget.h"
  19 #include "WebAssemblyTargetMachine.h"
  20 #include "WebAssemblyTargetObjectFile.h"
  21 #include "llvm/CodeGen/Analysis.h"
  22 #include "llvm/CodeGen/CallingConvLower.h"
  23 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/SelectionDAG.h"
  26 #include "llvm/IR/DiagnosticInfo.h"
  27 #include "llvm/IR/DiagnosticPrinter.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/Intrinsics.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/raw_ostream.h"
  34 #include "llvm/Target/TargetOptions.h"
  35 using namespace llvm;
  36
  37 #define DEBUG_TYPE "wasm-lower"
  38
  39 namespace {
  40 // Diagnostic information for unimplemented or unsupported feature reporting.
  41 // TODO: This code is copied from BPF and AMDGPU; consider factoring it out
  42 // and sharing code.
  43 class DiagnosticInfoUnsupported final : public DiagnosticInfo {
  44 private:
  45   // Debug location where this diagnostic is triggered.
  46   DebugLoc DLoc;
  47   const Twine &Description;
  48   const Function &Fn;
  49   SDValue Value;
  50
  51   static int KindID;
  52
  53   static int getKindID() {
  54     if (KindID == 0)
  55       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  56     return KindID;
  57   }
  58
  59 public:
  60   DiagnosticInfoUnsupported(SDLoc DLoc, const Function &Fn, const Twine &Desc,
  61                             SDValue Value)
  62       : DiagnosticInfo(getKindID(), DS_Error), DLoc(DLoc.getDebugLoc()),
  63         Description(Desc), Fn(Fn), Value(Value) {}
  64
  65   void print(DiagnosticPrinter &DP) const override {
  66     std::string Str;
  67     raw_string_ostream OS(Str);
  68
  69     if (DLoc) {
  70       auto DIL = DLoc.get();
  71       StringRef Filename = DIL->getFilename();
  72       unsigned Line = DIL->getLine();
  73       unsigned Column = DIL->getColumn();
  74       OS << Filename << ':' << Line << ':' << Column << ' ';
  75     }
  76
  77     OS << "in function " << Fn.getName() << ' ' << *Fn.getFunctionType() << '\n'
  78        << Description;
  79     if (Value)
  80       Value->print(OS);
  81     OS << '\n';
  82     OS.flush();
  83     DP << Str;
  84   }
  85
  86   static bool classof(const DiagnosticInfo *DI) {
  87     return DI->getKind() == getKindID();
  88   }
  89 };
  90
  91 int DiagnosticInfoUnsupported::KindID = 0;
  92 } // end anonymous namespace
  93
  94 WebAssemblyTargetLowering::WebAssemblyTargetLowering(
  95     const TargetMachine &TM, const WebAssemblySubtarget &STI)
  96     : TargetLowering(TM), Subtarget(&STI) {
  97   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
  98
  99   // Booleans always contain 0 or 1.
 100   setBooleanContents(ZeroOrOneBooleanContent);
 101   // WebAssembly does not produce floating-point exceptions on normal floating
 102   // point operations.
 103   setHasFloatingPointExceptions(false);
 104   // We don't know the microarchitecture here, so just reduce register pressure.
 105   setSchedulingPreference(Sched::RegPressure);
 106   // Tell ISel that we have a stack pointer.
 107   setStackPointerRegisterToSaveRestore(
 108       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
 109   // Set up the register classes.
 110   addRegisterClass(MVT::i32, &WebAssembly::I32RegClass);
 111   addRegisterClass(MVT::i64, &WebAssembly::I64RegClass);
 112   addRegisterClass(MVT::f32, &WebAssembly::F32RegClass);
 113   addRegisterClass(MVT::f64, &WebAssembly::F64RegClass);
 114   // Compute derived properties from the register classes.
 115   computeRegisterProperties(Subtarget->getRegisterInfo());
 116
 117   setOperationAction(ISD::GlobalAddress, MVTPtr, Custom);
 118   setOperationAction(ISD::ExternalSymbol, MVTPtr, Custom);
 119   setOperationAction(ISD::JumpTable, MVTPtr, Custom);
 120
 121   // Take the default expansion for va_arg, va_copy, and va_end. There is no
 122   // default action for va_start, so we do that custom.
 123   setOperationAction(ISD::VASTART, MVT::Other, Custom);
 124   setOperationAction(ISD::VAARG, MVT::Other, Expand);
 125   setOperationAction(ISD::VACOPY, MVT::Other, Expand);
 126   setOperationAction(ISD::VAEND, MVT::Other, Expand);
 127
 128   for (auto T : {MVT::f32, MVT::f64}) {
 129     // Don't expand the floating-point types to constant pools.
 130     setOperationAction(ISD::ConstantFP, T, Legal);
 131     // Expand floating-point comparisons.
 132     for (auto CC : {ISD::SETO, ISD::SETUO, ISD::SETUEQ, ISD::SETONE,
 133                     ISD::SETULT, ISD::SETULE, ISD::SETUGT, ISD::SETUGE})
 134       setCondCodeAction(CC, T, Expand);
 135     // Expand floating-point library function operators.
 136     for (auto Op : {ISD::FSIN, ISD::FCOS, ISD::FSINCOS, ISD::FPOWI, ISD::FPOW,
 137                     ISD::FREM, ISD::FMA})
 138       setOperationAction(Op, T, Expand);
 139     // Note supported floating-point library function operators that otherwise
 140     // default to expand.
 141     for (auto Op :
 142          {ISD::FCEIL, ISD::FFLOOR, ISD::FTRUNC, ISD::FNEARBYINT, ISD::FRINT})
 143       setOperationAction(Op, T, Legal);
 144     // Support minnan and maxnan, which otherwise default to expand.
 145     setOperationAction(ISD::FMINNAN, T, Legal);
 146     setOperationAction(ISD::FMAXNAN, T, Legal);
 147   }
 148
 149   for (auto T : {MVT::i32, MVT::i64}) {
 150     // Expand unavailable integer operations.
 151     for (auto Op :
 152          {ISD::BSWAP, ISD::ROTL, ISD::ROTR, ISD::SMUL_LOHI, ISD::UMUL_LOHI,
 153           ISD::MULHS, ISD::MULHU, ISD::SDIVREM, ISD::UDIVREM, ISD::SHL_PARTS,
 154           ISD::SRA_PARTS, ISD::SRL_PARTS, ISD::ADDC, ISD::ADDE, ISD::SUBC,
 155           ISD::SUBE}) {
 156       setOperationAction(Op, T, Expand);
 157     }
 158   }
 159
 160   // As a special case, these operators use the type to mean the type to
 161   // sign-extend from.
 162   for (auto T : {MVT::i1, MVT::i8, MVT::i16, MVT::i32})
 163     setOperationAction(ISD::SIGN_EXTEND_INREG, T, Expand);
 164
 165   // Dynamic stack allocation: use the default expansion.
 166   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 167   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 168   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVTPtr, Expand);
 169
 170   setOperationAction(ISD::FrameIndex, MVT::i32, Custom);
 171
 172   // Expand these forms; we pattern-match the forms that we can handle in isel.
 173   for (auto T : {MVT::i32, MVT::i64, MVT::f32, MVT::f64})
 174     for (auto Op : {ISD::BR_CC, ISD::SELECT_CC})
 175       setOperationAction(Op, T, Expand);
 176
 177   // We have custom switch handling.
 178   setOperationAction(ISD::BR_JT, MVT::Other, Custom);
 179
 180   // WebAssembly doesn't have:
 181   //  - Floating-point extending loads.
 182   //  - Floating-point truncating stores.
 183   //  - i1 extending loads.
 184   setLoadExtAction(ISD::EXTLOAD, MVT::f64, MVT::f32, Expand);
 185   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 186   for (auto T : MVT::integer_valuetypes())
 187     for (auto Ext : {ISD::EXTLOAD, ISD::ZEXTLOAD, ISD::SEXTLOAD})
 188       setLoadExtAction(Ext, T, MVT::i1, Promote);
 189
 190   // Trap lowers to wasm unreachable
 191   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 192 }
 193
 194 FastISel *WebAssemblyTargetLowering::createFastISel(
 195     FunctionLoweringInfo &FuncInfo, const TargetLibraryInfo *LibInfo) const {
 196   return WebAssembly::createFastISel(FuncInfo, LibInfo);
 197 }
 198
 199 bool WebAssemblyTargetLowering::isOffsetFoldingLegal(
 200     const GlobalAddressSDNode * /*GA*/) const {
 201   // All offsets can be folded.
 202   return true;
 203 }
 204
 205 MVT WebAssemblyTargetLowering::getScalarShiftAmountTy(const DataLayout & /*DL*/,
 206                                                       EVT VT) const {
 207   unsigned BitWidth = NextPowerOf2(VT.getSizeInBits() - 1);
 208   if (BitWidth > 1 && BitWidth < 8)
 209     BitWidth = 8;
 210   MVT Result = MVT::getIntegerVT(BitWidth);
 211   assert(Result != MVT::INVALID_SIMPLE_VALUE_TYPE &&
 212          "Unable to represent scalar shift amount type");
 213   return Result;
 214 }
 215
 216 const char *
 217 WebAssemblyTargetLowering::getTargetNodeName(unsigned Opcode) const {
 218   switch (static_cast<WebAssemblyISD::NodeType>(Opcode)) {
 219   case WebAssemblyISD::FIRST_NUMBER:
 220     break;
 221 #define HANDLE_NODETYPE(NODE)                                                  \
 222   case WebAssemblyISD::NODE:                                                   \
 223     return "WebAssemblyISD::" #NODE;
 224 #include "WebAssemblyISD.def"
 225 #undef HANDLE_NODETYPE
 226   }
 227   return nullptr;
 228 }
 229
 230 std::pair<unsigned, const TargetRegisterClass *>
 231 WebAssemblyTargetLowering::getRegForInlineAsmConstraint(
 232     const TargetRegisterInfo *TRI, StringRef Constraint, MVT VT) const {
 233   // First, see if this is a constraint that directly corresponds to a
 234   // WebAssembly register class.
 235   if (Constraint.size() == 1) {
 236     switch (Constraint[0]) {
 237     case 'r':
 238       assert(VT != MVT::iPTR && "Pointer MVT not expected here");
 239       if (VT.isInteger() && !VT.isVector()) {
 240         if (VT.getSizeInBits() <= 32)
 241           return std::make_pair(0U, &WebAssembly::I32RegClass);
 242         if (VT.getSizeInBits() <= 64)
 243           return std::make_pair(0U, &WebAssembly::I64RegClass);
 244       }
 245       break;
 246     default:
 247       break;
 248     }
 249   }
 250
 251   return TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
 252 }
 253
 254 bool WebAssemblyTargetLowering::isCheapToSpeculateCttz() const {
 255   // Assume ctz is a relatively cheap operation.
 256   return true;
 257 }
 258
 259 bool WebAssemblyTargetLowering::isCheapToSpeculateCtlz() const {
 260   // Assume clz is a relatively cheap operation.
 261   return true;
 262 }
 263
 264 //===----------------------------------------------------------------------===//
 265 // WebAssembly Lowering private implementation.
 266 //===----------------------------------------------------------------------===//
 267
 268 //===----------------------------------------------------------------------===//
 269 // Lowering Code
 270 //===----------------------------------------------------------------------===//
 271
 272 static void fail(SDLoc DL, SelectionDAG &DAG, const char *msg) {
 273   MachineFunction &MF = DAG.getMachineFunction();
 274   DAG.getContext()->diagnose(
 275       DiagnosticInfoUnsupported(DL, *MF.getFunction(), msg, SDValue()));
 276 }
 277
 278 // Test whether the given calling convention is supported.
 279 static bool CallingConvSupported(CallingConv::ID CallConv) {
 280   // We currently support the language-independent target-independent
 281   // conventions. We don't yet have a way to annotate calls with properties like
 282   // "cold", and we don't have any call-clobbered registers, so these are mostly
 283   // all handled the same.
 284   return CallConv == CallingConv::C || CallConv == CallingConv::Fast ||
 285          CallConv == CallingConv::Cold ||
 286          CallConv == CallingConv::PreserveMost ||
 287          CallConv == CallingConv::PreserveAll ||
 288          CallConv == CallingConv::CXX_FAST_TLS;
 289 }
 290
 291 SDValue
 292 WebAssemblyTargetLowering::LowerCall(CallLoweringInfo &CLI,
 293                                      SmallVectorImpl<SDValue> &InVals) const {
 294   SelectionDAG &DAG = CLI.DAG;
 295   SDLoc DL = CLI.DL;
 296   SDValue Chain = CLI.Chain;
 297   SDValue Callee = CLI.Callee;
 298   MachineFunction &MF = DAG.getMachineFunction();
 299
 300   CallingConv::ID CallConv = CLI.CallConv;
 301   if (!CallingConvSupported(CallConv))
 302     fail(DL, DAG,
 303          "WebAssembly doesn't support language-specific or target-specific "
 304          "calling conventions yet");
 305   if (CLI.IsPatchPoint)
 306     fail(DL, DAG, "WebAssembly doesn't support patch point yet");
 307
 308   // WebAssembly doesn't currently support explicit tail calls. If they are
 309   // required, fail. Otherwise, just disable them.
 310   if ((CallConv == CallingConv::Fast && CLI.IsTailCall &&
 311        MF.getTarget().Options.GuaranteedTailCallOpt) ||
 312       (CLI.CS && CLI.CS->isMustTailCall()))
 313     fail(DL, DAG, "WebAssembly doesn't support tail call yet");
 314   CLI.IsTailCall = false;
 315
 316   SmallVectorImpl<SDValue> &OutVals = CLI.OutVals;
 317
 318   SmallVectorImpl<ISD::InputArg> &Ins = CLI.Ins;
 319   if (Ins.size() > 1)
 320     fail(DL, DAG, "WebAssembly doesn't support more than 1 returned value yet");
 321
 322   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
 323   for (const ISD::OutputArg &Out : Outs) {
 324     if (Out.Flags.isByVal())
 325       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 326     if (Out.Flags.isNest())
 327       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 328     if (Out.Flags.isInAlloca())
 329       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 330     if (Out.Flags.isInConsecutiveRegs())
 331       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 332     if (Out.Flags.isInConsecutiveRegsLast())
 333       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 334   }
 335
 336   bool IsVarArg = CLI.IsVarArg;
 337   unsigned NumFixedArgs = CLI.NumFixedArgs;
 338   auto PtrVT = getPointerTy(MF.getDataLayout());
 339
 340   // Analyze operands of the call, assigning locations to each operand.
 341   SmallVector<CCValAssign, 16> ArgLocs;
 342   CCState CCInfo(CallConv, IsVarArg, MF, ArgLocs, *DAG.getContext());
 343
 344   if (IsVarArg) {
 345     // Outgoing non-fixed arguments are placed at the top of the stack. First
 346     // compute their offsets and the total amount of argument stack space
 347     // needed.
 348     for (SDValue Arg :
 349          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 350       EVT VT = Arg.getValueType();
 351       assert(VT != MVT::iPTR && "Legalized args should be concrete");
 352       Type *Ty = VT.getTypeForEVT(*DAG.getContext());
 353       unsigned Offset =
 354           CCInfo.AllocateStack(MF.getDataLayout().getTypeAllocSize(Ty),
 355                                MF.getDataLayout().getABITypeAlignment(Ty));
 356       CCInfo.addLoc(CCValAssign::getMem(ArgLocs.size(), VT.getSimpleVT(),
 357                                         Offset, VT.getSimpleVT(),
 358                                         CCValAssign::Full));
 359     }
 360   }
 361
 362   unsigned NumBytes = CCInfo.getAlignedCallFrameSize();
 363
 364   SDValue NB;
 365   if (NumBytes) {
 366     NB = DAG.getConstant(NumBytes, DL, PtrVT, true);
 367     Chain = DAG.getCALLSEQ_START(Chain, NB, DL);
 368   }
 369
 370   if (IsVarArg) {
 371     // For non-fixed arguments, next emit stores to store the argument values
 372     // to the stack at the offsets computed above.
 373     SDValue SP = DAG.getCopyFromReg(
 374         Chain, DL, getStackPointerRegisterToSaveRestore(), PtrVT);
 375     unsigned ValNo = 0;
 376     SmallVector<SDValue, 8> Chains;
 377     for (SDValue Arg :
 378          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 379       assert(ArgLocs[ValNo].getValNo() == ValNo &&
 380              "ArgLocs should remain in order and only hold varargs args");
 381       unsigned Offset = ArgLocs[ValNo++].getLocMemOffset();
 382       SDValue Add = DAG.getNode(ISD::ADD, DL, PtrVT, SP,
 383                                 DAG.getConstant(Offset, DL, PtrVT));
 384       Chains.push_back(DAG.getStore(Chain, DL, Arg, Add,
 385                                     MachinePointerInfo::getStack(MF, Offset),
 386                                     false, false, 0));
 387     }
 388     if (!Chains.empty())
 389       Chain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Chains);
 390   }
 391
 392   // Compute the operands for the CALLn node.
 393   SmallVector<SDValue, 16> Ops;
 394   Ops.push_back(Chain);
 395   Ops.push_back(Callee);
 396
 397   // Add all fixed arguments. Note that for non-varargs calls, NumFixedArgs
 398   // isn't reliable.
 399   Ops.append(OutVals.begin(),
 400              IsVarArg ? OutVals.begin() + NumFixedArgs : OutVals.end());
 401
 402   SmallVector<EVT, 8> Tys;
 403   for (const auto &In : Ins) {
 404     assert(!In.Flags.isByVal() && "byval is not valid for return values");
 405     assert(!In.Flags.isNest() && "nest is not valid for return values");
 406     if (In.Flags.isInAlloca())
 407       fail(DL, DAG, "WebAssembly hasn't implemented inalloca return values");
 408     if (In.Flags.isInConsecutiveRegs())
 409       fail(DL, DAG, "WebAssembly hasn't implemented cons regs return values");
 410     if (In.Flags.isInConsecutiveRegsLast())
 411       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last return values");
 412     // Ignore In.getOrigAlign() because all our arguments are passed in
 413     // registers.
 414     Tys.push_back(In.VT);
 415   }
 416   Tys.push_back(MVT::Other);
 417   SDVTList TyList = DAG.getVTList(Tys);
 418   SDValue Res =
 419       DAG.getNode(Ins.empty() ? WebAssemblyISD::CALL0 : WebAssemblyISD::CALL1,
 420                   DL, TyList, Ops);
 421   if (Ins.empty()) {
 422     Chain = Res;
 423   } else {
 424     InVals.push_back(Res);
 425     Chain = Res.getValue(1);
 426   }
 427
 428   if (NumBytes) {
 429     SDValue Unused = DAG.getUNDEF(PtrVT);
 430     Chain = DAG.getCALLSEQ_END(Chain, NB, Unused, SDValue(), DL);
 431   }
 432
 433   return Chain;
 434 }
 435
 436 bool WebAssemblyTargetLowering::CanLowerReturn(
 437     CallingConv::ID /*CallConv*/, MachineFunction & /*MF*/, bool /*IsVarArg*/,
 438     const SmallVectorImpl<ISD::OutputArg> &Outs,
 439     LLVMContext & /*Context*/) const {
 440   // WebAssembly can't currently handle returning tuples.
 441   return Outs.size() <= 1;
 442 }
 443
 444 SDValue WebAssemblyTargetLowering::LowerReturn(
 445     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 446     const SmallVectorImpl<ISD::OutputArg> &Outs,
 447     const SmallVectorImpl<SDValue> &OutVals, SDLoc DL,
 448     SelectionDAG &DAG) const {
 449   assert(Outs.size() <= 1 && "WebAssembly can only return up to one value");
 450   if (!CallingConvSupported(CallConv))
 451     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 452
 453   SmallVector<SDValue, 4> RetOps(1, Chain);
 454   RetOps.append(OutVals.begin(), OutVals.end());
 455   Chain = DAG.getNode(WebAssemblyISD::RETURN, DL, MVT::Other, RetOps);
 456
 457   // Record the number and types of the return values.
 458   for (const ISD::OutputArg &Out : Outs) {
 459     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 460     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 461     assert(Out.IsFixed && "non-fixed return value is not valid");
 462     if (Out.Flags.isInAlloca())
 463       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 464     if (Out.Flags.isInConsecutiveRegs())
 465       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 466     if (Out.Flags.isInConsecutiveRegsLast())
 467       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 468   }
 469
 470   return Chain;
 471 }
 472
 473 SDValue WebAssemblyTargetLowering::LowerFormalArguments(
 474     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 475     const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc DL, SelectionDAG &DAG,
 476     SmallVectorImpl<SDValue> &InVals) const {
 477   MachineFunction &MF = DAG.getMachineFunction();
 478
 479   if (!CallingConvSupported(CallConv))
 480     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 481
 482   // Set up the incoming ARGUMENTS value, which serves to represent the liveness
 483   // of the incoming values before they're represented by virtual registers.
 484   MF.getRegInfo().addLiveIn(WebAssembly::ARGUMENTS);
 485
 486   for (const ISD::InputArg &In : Ins) {
 487     if (In.Flags.isByVal())
 488       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 489     if (In.Flags.isInAlloca())
 490       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 491     if (In.Flags.isNest())
 492       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 493     if (In.Flags.isInConsecutiveRegs())
 494       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 495     if (In.Flags.isInConsecutiveRegsLast())
 496       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 497     // Ignore In.getOrigAlign() because all our arguments are passed in
 498     // registers.
 499     InVals.push_back(
 500         In.Used
 501             ? DAG.getNode(WebAssemblyISD::ARGUMENT, DL, In.VT,
 502                           DAG.getTargetConstant(InVals.size(), DL, MVT::i32))
 503             : DAG.getUNDEF(In.VT));
 504
 505     // Record the number and types of arguments.
 506     MF.getInfo<WebAssemblyFunctionInfo>()->addParam(In.VT);
 507   }
 508
 509   // Incoming varargs arguments are on the stack and will be accessed through
 510   // va_arg, so we don't need to do anything for them here.
 511
 512   return Chain;
 513 }
 514
 515 //===----------------------------------------------------------------------===//
 516 //  Custom lowering hooks.
 517 //===----------------------------------------------------------------------===//
 518
 519 SDValue WebAssemblyTargetLowering::LowerOperation(SDValue Op,
 520                                                   SelectionDAG &DAG) const {
 521   switch (Op.getOpcode()) {
 522   default:
 523     llvm_unreachable("unimplemented operation lowering");
 524     return SDValue();
 525   case ISD::FrameIndex:
 526     return LowerFrameIndex(Op, DAG);
 527   case ISD::GlobalAddress:
 528     return LowerGlobalAddress(Op, DAG);
 529   case ISD::ExternalSymbol:
 530     return LowerExternalSymbol(Op, DAG);
 531   case ISD::JumpTable:
 532     return LowerJumpTable(Op, DAG);
 533   case ISD::BR_JT:
 534     return LowerBR_JT(Op, DAG);
 535   case ISD::VASTART:
 536     return LowerVASTART(Op, DAG);
 537   }
 538 }
 539
 540 SDValue WebAssemblyTargetLowering::LowerFrameIndex(SDValue Op,
 541                                                    SelectionDAG &DAG) const {
 542   int FI = cast<FrameIndexSDNode>(Op)->getIndex();
 543   return DAG.getTargetFrameIndex(FI, Op.getValueType());
 544 }
 545
 546 SDValue WebAssemblyTargetLowering::LowerGlobalAddress(SDValue Op,
 547                                                       SelectionDAG &DAG) const {
 548   SDLoc DL(Op);
 549   const auto *GA = cast<GlobalAddressSDNode>(Op);
 550   EVT VT = Op.getValueType();
 551   assert(GA->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 552   if (GA->getAddressSpace() != 0)
 553     fail(DL, DAG, "WebAssembly only expects the 0 address space");
 554   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 555                      DAG.getTargetGlobalAddress(GA->getGlobal(), DL, VT,
 556                                                 GA->getOffset()));
 557 }
 558
 559 SDValue
 560 WebAssemblyTargetLowering::LowerExternalSymbol(SDValue Op,
 561                                                SelectionDAG &DAG) const {
 562   SDLoc DL(Op);
 563   const auto *ES = cast<ExternalSymbolSDNode>(Op);
 564   EVT VT = Op.getValueType();
 565   assert(ES->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 566   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 567                      DAG.getTargetExternalSymbol(ES->getSymbol(), VT));
 568 }
 569
 570 SDValue WebAssemblyTargetLowering::LowerJumpTable(SDValue Op,
 571                                                   SelectionDAG &DAG) const {
 572   // There's no need for a Wrapper node because we always incorporate a jump
 573   // table operand into a TABLESWITCH instruction, rather than ever
 574   // materializing it in a register.
 575   const JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 576   return DAG.getTargetJumpTable(JT->getIndex(), Op.getValueType(),
 577                                 JT->getTargetFlags());
 578 }
 579
 580 SDValue WebAssemblyTargetLowering::LowerBR_JT(SDValue Op,
 581                                               SelectionDAG &DAG) const {
 582   SDLoc DL(Op);
 583   SDValue Chain = Op.getOperand(0);
 584   const auto *JT = cast<JumpTableSDNode>(Op.getOperand(1));
 585   SDValue Index = Op.getOperand(2);
 586   assert(JT->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 587
 588   SmallVector<SDValue, 8> Ops;
 589   Ops.push_back(Chain);
 590   Ops.push_back(Index);
 591
 592   MachineJumpTableInfo *MJTI = DAG.getMachineFunction().getJumpTableInfo();
 593   const auto &MBBs = MJTI->getJumpTables()[JT->getIndex()].MBBs;
 594
 595   // TODO: For now, we just pick something arbitrary for a default case for now.
 596   // We really want to sniff out the guard and put in the real default case (and
 597   // delete the guard).
 598   Ops.push_back(DAG.getBasicBlock(MBBs[0]));
 599
 600   // Add an operand for each case.
 601   for (auto MBB : MBBs)
 602     Ops.push_back(DAG.getBasicBlock(MBB));
 603
 604   return DAG.getNode(WebAssemblyISD::TABLESWITCH, DL, MVT::Other, Ops);
 605 }
 606
 607 SDValue WebAssemblyTargetLowering::LowerVASTART(SDValue Op,
 608                                                 SelectionDAG &DAG) const {
 609   SDLoc DL(Op);
 610   EVT PtrVT = getPointerTy(DAG.getMachineFunction().getDataLayout());
 611
 612   // The incoming non-fixed arguments are placed on the top of the stack, with
 613   // natural alignment, at the point of the call, so the base pointer is just
 614   // the current frame pointer.
 615   DAG.getMachineFunction().getFrameInfo()->setFrameAddressIsTaken(true);
 616   unsigned FP =
 617       Subtarget->getRegisterInfo()->getFrameRegister(DAG.getMachineFunction());
 618   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), DL, FP, PtrVT);
 619   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 620   return DAG.getStore(Op.getOperand(0), DL, FrameAddr, Op.getOperand(1),
 621                       MachinePointerInfo(SV), false, false, 0);
 622 }
 623
 624 //===----------------------------------------------------------------------===//
 625 //                          WebAssembly Optimization Hooks
 626 //===----------------------------------------------------------------------===//
 627
 628 MCSection *WebAssemblyTargetObjectFile::SelectSectionForGlobal(
 629     const GlobalValue *GV, SectionKind /*Kind*/, Mangler & /*Mang*/,
 630     const TargetMachine & /*TM*/) const {
 631   // TODO: Be more sophisticated than this.
 632   return isa<Function>(GV) ? getTextSection() : getDataSection();
 633 }