lib/Target/WebAssembly/WebAssemblyISelLowering.cpp

   1 //=- WebAssemblyISelLowering.cpp - WebAssembly DAG Lowering Implementation -==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 ///
  10 /// \file
  11 /// \brief This file implements the WebAssemblyTargetLowering class.
  12 ///
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "WebAssemblyISelLowering.h"
  16 #include "MCTargetDesc/WebAssemblyMCTargetDesc.h"
  17 #include "WebAssemblyMachineFunctionInfo.h"
  18 #include "WebAssemblySubtarget.h"
  19 #include "WebAssemblyTargetMachine.h"
  20 #include "WebAssemblyTargetObjectFile.h"
  21 #include "llvm/CodeGen/Analysis.h"
  22 #include "llvm/CodeGen/CallingConvLower.h"
  23 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/SelectionDAG.h"
  26 #include "llvm/IR/DiagnosticInfo.h"
  27 #include "llvm/IR/DiagnosticPrinter.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/Intrinsics.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/raw_ostream.h"
  34 #include "llvm/Target/TargetOptions.h"
  35 using namespace llvm;
  36
  37 #define DEBUG_TYPE "wasm-lower"
  38
  39 namespace {
  40 // Diagnostic information for unimplemented or unsupported feature reporting.
  41 // TODO: This code is copied from BPF and AMDGPU; consider factoring it out
  42 // and sharing code.
  43 class DiagnosticInfoUnsupported final : public DiagnosticInfo {
  44 private:
  45   // Debug location where this diagnostic is triggered.
  46   DebugLoc DLoc;
  47   const Twine &Description;
  48   const Function &Fn;
  49   SDValue Value;
  50
  51   static int KindID;
  52
  53   static int getKindID() {
  54     if (KindID == 0)
  55       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  56     return KindID;
  57   }
  58
  59 public:
  60   DiagnosticInfoUnsupported(SDLoc DLoc, const Function &Fn, const Twine &Desc,
  61                             SDValue Value)
  62       : DiagnosticInfo(getKindID(), DS_Error), DLoc(DLoc.getDebugLoc()),
  63         Description(Desc), Fn(Fn), Value(Value) {}
  64
  65   void print(DiagnosticPrinter &DP) const override {
  66     std::string Str;
  67     raw_string_ostream OS(Str);
  68
  69     if (DLoc) {
  70       auto DIL = DLoc.get();
  71       StringRef Filename = DIL->getFilename();
  72       unsigned Line = DIL->getLine();
  73       unsigned Column = DIL->getColumn();
  74       OS << Filename << ':' << Line << ':' << Column << ' ';
  75     }
  76
  77     OS << "in function " << Fn.getName() << ' ' << *Fn.getFunctionType() << '\n'
  78        << Description;
  79     if (Value)
  80       Value->print(OS);
  81     OS << '\n';
  82     OS.flush();
  83     DP << Str;
  84   }
  85
  86   static bool classof(const DiagnosticInfo *DI) {
  87     return DI->getKind() == getKindID();
  88   }
  89 };
  90
  91 int DiagnosticInfoUnsupported::KindID = 0;
  92 } // end anonymous namespace
  93
  94 WebAssemblyTargetLowering::WebAssemblyTargetLowering(
  95     const TargetMachine &TM, const WebAssemblySubtarget &STI)
  96     : TargetLowering(TM), Subtarget(&STI) {
  97   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
  98
  99   // Booleans always contain 0 or 1.
 100   setBooleanContents(ZeroOrOneBooleanContent);
 101   // WebAssembly does not produce floating-point exceptions on normal floating
 102   // point operations.
 103   setHasFloatingPointExceptions(false);
 104   // We don't know the microarchitecture here, so just reduce register pressure.
 105   setSchedulingPreference(Sched::RegPressure);
 106   // Tell ISel that we have a stack pointer.
 107   setStackPointerRegisterToSaveRestore(
 108       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
 109   // Set up the register classes.
 110   addRegisterClass(MVT::i32, &WebAssembly::I32RegClass);
 111   addRegisterClass(MVT::i64, &WebAssembly::I64RegClass);
 112   addRegisterClass(MVT::f32, &WebAssembly::F32RegClass);
 113   addRegisterClass(MVT::f64, &WebAssembly::F64RegClass);
 114   // Compute derived properties from the register classes.
 115   computeRegisterProperties(Subtarget->getRegisterInfo());
 116
 117   setOperationAction(ISD::GlobalAddress, MVTPtr, Custom);
 118   setOperationAction(ISD::ExternalSymbol, MVTPtr, Custom);
 119   setOperationAction(ISD::JumpTable, MVTPtr, Custom);
 120
 121   // Take the default expansion for va_arg, va_copy, and va_end. There is no
 122   // default action for va_start, so we do that custom.
 123   setOperationAction(ISD::VASTART, MVT::Other, Custom);
 124   setOperationAction(ISD::VAARG, MVT::Other, Expand);
 125   setOperationAction(ISD::VACOPY, MVT::Other, Expand);
 126   setOperationAction(ISD::VAEND, MVT::Other, Expand);
 127
 128   for (auto T : {MVT::f32, MVT::f64}) {
 129     // Don't expand the floating-point types to constant pools.
 130     setOperationAction(ISD::ConstantFP, T, Legal);
 131     // Expand floating-point comparisons.
 132     for (auto CC : {ISD::SETO, ISD::SETUO, ISD::SETUEQ, ISD::SETONE,
 133                     ISD::SETULT, ISD::SETULE, ISD::SETUGT, ISD::SETUGE})
 134       setCondCodeAction(CC, T, Expand);
 135     // Expand floating-point library function operators.
 136     for (auto Op : {ISD::FSIN, ISD::FCOS, ISD::FSINCOS, ISD::FPOWI, ISD::FPOW,
 137                     ISD::FREM})
 138       setOperationAction(Op, T, Expand);
 139     // Note supported floating-point library function operators that otherwise
 140     // default to expand.
 141     for (auto Op :
 142          {ISD::FCEIL, ISD::FFLOOR, ISD::FTRUNC, ISD::FNEARBYINT, ISD::FRINT})
 143       setOperationAction(Op, T, Legal);
 144     // Support minnan and maxnan, which otherwise default to expand.
 145     setOperationAction(ISD::FMINNAN, T, Legal);
 146     setOperationAction(ISD::FMAXNAN, T, Legal);
 147   }
 148
 149   for (auto T : {MVT::i32, MVT::i64}) {
 150     // Expand unavailable integer operations.
 151     for (auto Op :
 152          {ISD::BSWAP, ISD::ROTL, ISD::ROTR, ISD::SMUL_LOHI, ISD::UMUL_LOHI,
 153           ISD::MULHS, ISD::MULHU, ISD::SDIVREM, ISD::UDIVREM, ISD::SHL_PARTS,
 154           ISD::SRA_PARTS, ISD::SRL_PARTS, ISD::ADDC, ISD::ADDE, ISD::SUBC,
 155           ISD::SUBE}) {
 156       setOperationAction(Op, T, Expand);
 157     }
 158   }
 159
 160   // As a special case, these operators use the type to mean the type to
 161   // sign-extend from.
 162   for (auto T : {MVT::i1, MVT::i8, MVT::i16})
 163     setOperationAction(ISD::SIGN_EXTEND_INREG, T, Expand);
 164
 165   // Dynamic stack allocation: use the default expansion.
 166   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 167   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 168   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVTPtr, Expand);
 169
 170   // Expand these forms; we pattern-match the forms that we can handle in isel.
 171   for (auto T : {MVT::i32, MVT::i64, MVT::f32, MVT::f64})
 172     for (auto Op : {ISD::BR_CC, ISD::SELECT_CC})
 173       setOperationAction(Op, T, Expand);
 174
 175   // We have custom switch handling.
 176   setOperationAction(ISD::BR_JT, MVT::Other, Custom);
 177
 178   // WebAssembly doesn't have:
 179   //  - Floating-point extending loads.
 180   //  - Floating-point truncating stores.
 181   //  - i1 extending loads.
 182   setLoadExtAction(ISD::EXTLOAD, MVT::f32, MVT::f64, Expand);
 183   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 184   for (auto T : MVT::integer_valuetypes())
 185     for (auto Ext : {ISD::EXTLOAD, ISD::ZEXTLOAD, ISD::SEXTLOAD})
 186       setLoadExtAction(Ext, T, MVT::i1, Promote);
 187
 188   // Trap lowers to wasm unreachable
 189   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 190 }
 191
 192 FastISel *WebAssemblyTargetLowering::createFastISel(
 193     FunctionLoweringInfo &FuncInfo, const TargetLibraryInfo *LibInfo) const {
 194   return WebAssembly::createFastISel(FuncInfo, LibInfo);
 195 }
 196
 197 bool WebAssemblyTargetLowering::isOffsetFoldingLegal(
 198     const GlobalAddressSDNode * /*GA*/) const {
 199   // All offsets can be folded.
 200   return true;
 201 }
 202
 203 MVT WebAssemblyTargetLowering::getScalarShiftAmountTy(const DataLayout & /*DL*/,
 204                                                       EVT VT) const {
 205   return VT.getSimpleVT();
 206 }
 207
 208 const char *
 209 WebAssemblyTargetLowering::getTargetNodeName(unsigned Opcode) const {
 210   switch (static_cast<WebAssemblyISD::NodeType>(Opcode)) {
 211   case WebAssemblyISD::FIRST_NUMBER:
 212     break;
 213 #define HANDLE_NODETYPE(NODE)                                                  \
 214   case WebAssemblyISD::NODE:                                                   \
 215     return "WebAssemblyISD::" #NODE;
 216 #include "WebAssemblyISD.def"
 217 #undef HANDLE_NODETYPE
 218   }
 219   return nullptr;
 220 }
 221
 222 std::pair<unsigned, const TargetRegisterClass *>
 223 WebAssemblyTargetLowering::getRegForInlineAsmConstraint(
 224     const TargetRegisterInfo *TRI, StringRef Constraint, MVT VT) const {
 225   // First, see if this is a constraint that directly corresponds to a
 226   // WebAssembly register class.
 227   if (Constraint.size() == 1) {
 228     switch (Constraint[0]) {
 229     case 'r':
 230       assert(VT != MVT::iPTR && "Pointer MVT not expected here");
 231       if (VT.isInteger() && !VT.isVector()) {
 232         if (VT.getSizeInBits() <= 32)
 233           return std::make_pair(0U, &WebAssembly::I32RegClass);
 234         if (VT.getSizeInBits() <= 64)
 235           return std::make_pair(0U, &WebAssembly::I64RegClass);
 236       }
 237       break;
 238     default:
 239       break;
 240     }
 241   }
 242
 243   return TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
 244 }
 245
 246 bool WebAssemblyTargetLowering::isCheapToSpeculateCttz() const {
 247   // Assume ctz is a relatively cheap operation.
 248   return true;
 249 }
 250
 251 bool WebAssemblyTargetLowering::isCheapToSpeculateCtlz() const {
 252   // Assume clz is a relatively cheap operation.
 253   return true;
 254 }
 255
 256 //===----------------------------------------------------------------------===//
 257 // WebAssembly Lowering private implementation.
 258 //===----------------------------------------------------------------------===//
 259
 260 //===----------------------------------------------------------------------===//
 261 // Lowering Code
 262 //===----------------------------------------------------------------------===//
 263
 264 static void fail(SDLoc DL, SelectionDAG &DAG, const char *msg) {
 265   MachineFunction &MF = DAG.getMachineFunction();
 266   DAG.getContext()->diagnose(
 267       DiagnosticInfoUnsupported(DL, *MF.getFunction(), msg, SDValue()));
 268 }
 269
 270 // Test whether the given calling convention is supported.
 271 static bool CallingConvSupported(CallingConv::ID CallConv) {
 272   // We currently support the language-independent target-independent
 273   // conventions. We don't yet have a way to annotate calls with properties like
 274   // "cold", and we don't have any call-clobbered registers, so these are mostly
 275   // all handled the same.
 276   return CallConv == CallingConv::C || CallConv == CallingConv::Fast ||
 277          CallConv == CallingConv::Cold ||
 278          CallConv == CallingConv::PreserveMost ||
 279          CallConv == CallingConv::PreserveAll ||
 280          CallConv == CallingConv::CXX_FAST_TLS;
 281 }
 282
 283 SDValue
 284 WebAssemblyTargetLowering::LowerCall(CallLoweringInfo &CLI,
 285                                      SmallVectorImpl<SDValue> &InVals) const {
 286   SelectionDAG &DAG = CLI.DAG;
 287   SDLoc DL = CLI.DL;
 288   SDValue Chain = CLI.Chain;
 289   SDValue Callee = CLI.Callee;
 290   MachineFunction &MF = DAG.getMachineFunction();
 291
 292   CallingConv::ID CallConv = CLI.CallConv;
 293   if (!CallingConvSupported(CallConv))
 294     fail(DL, DAG,
 295          "WebAssembly doesn't support language-specific or target-specific "
 296          "calling conventions yet");
 297   if (CLI.IsPatchPoint)
 298     fail(DL, DAG, "WebAssembly doesn't support patch point yet");
 299
 300   // WebAssembly doesn't currently support explicit tail calls. If they are
 301   // required, fail. Otherwise, just disable them.
 302   if ((CallConv == CallingConv::Fast && CLI.IsTailCall &&
 303        MF.getTarget().Options.GuaranteedTailCallOpt) ||
 304       (CLI.CS && CLI.CS->isMustTailCall()))
 305     fail(DL, DAG, "WebAssembly doesn't support tail call yet");
 306   CLI.IsTailCall = false;
 307
 308   SmallVectorImpl<SDValue> &OutVals = CLI.OutVals;
 309
 310   SmallVectorImpl<ISD::InputArg> &Ins = CLI.Ins;
 311   if (Ins.size() > 1)
 312     fail(DL, DAG, "WebAssembly doesn't support more than 1 returned value yet");
 313
 314   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
 315   for (const ISD::OutputArg &Out : Outs) {
 316     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 317     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 318     if (Out.Flags.isInAlloca())
 319       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 320     if (Out.Flags.isInConsecutiveRegs())
 321       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 322     if (Out.Flags.isInConsecutiveRegsLast())
 323       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 324   }
 325
 326   bool IsVarArg = CLI.IsVarArg;
 327   unsigned NumFixedArgs = CLI.NumFixedArgs;
 328   auto PtrVT = getPointerTy(MF.getDataLayout());
 329
 330   // Analyze operands of the call, assigning locations to each operand.
 331   SmallVector<CCValAssign, 16> ArgLocs;
 332   CCState CCInfo(CallConv, IsVarArg, MF, ArgLocs, *DAG.getContext());
 333
 334   if (IsVarArg) {
 335     // Outgoing non-fixed arguments are placed at the top of the stack. First
 336     // compute their offsets and the total amount of argument stack space
 337     // needed.
 338     for (SDValue Arg :
 339          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 340       EVT VT = Arg.getValueType();
 341       assert(VT != MVT::iPTR && "Legalized args should be concrete");
 342       Type *Ty = VT.getTypeForEVT(*DAG.getContext());
 343       unsigned Offset =
 344           CCInfo.AllocateStack(MF.getDataLayout().getTypeAllocSize(Ty),
 345                                MF.getDataLayout().getABITypeAlignment(Ty));
 346       CCInfo.addLoc(CCValAssign::getMem(ArgLocs.size(), VT.getSimpleVT(),
 347                                         Offset, VT.getSimpleVT(),
 348                                         CCValAssign::Full));
 349     }
 350   }
 351
 352   unsigned NumBytes = CCInfo.getAlignedCallFrameSize();
 353
 354   auto NB = DAG.getConstant(NumBytes, DL, PtrVT, true);
 355   Chain = DAG.getCALLSEQ_START(Chain, NB, DL);
 356
 357   if (IsVarArg) {
 358     // For non-fixed arguments, next emit stores to store the argument values
 359     // to the stack at the offsets computed above.
 360     SDValue SP = DAG.getCopyFromReg(
 361         Chain, DL, getStackPointerRegisterToSaveRestore(), PtrVT);
 362     unsigned ValNo = 0;
 363     SmallVector<SDValue, 8> Chains;
 364     for (SDValue Arg :
 365          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 366       assert(ArgLocs[ValNo].getValNo() == ValNo &&
 367              "ArgLocs should remain in order and only hold varargs args");
 368       unsigned Offset = ArgLocs[ValNo++].getLocMemOffset();
 369       SDValue Add = DAG.getNode(ISD::ADD, DL, PtrVT, SP,
 370                                 DAG.getConstant(Offset, DL, PtrVT));
 371       Chains.push_back(DAG.getStore(Chain, DL, Arg, Add,
 372                                     MachinePointerInfo::getStack(MF, Offset),
 373                                     false, false, 0));
 374     }
 375     if (!Chains.empty())
 376       Chain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Chains);
 377   }
 378
 379   // Compute the operands for the CALLn node.
 380   SmallVector<SDValue, 16> Ops;
 381   Ops.push_back(Chain);
 382   Ops.push_back(Callee);
 383
 384   // Add all fixed arguments. Note that for non-varargs calls, NumFixedArgs
 385   // isn't reliable.
 386   Ops.append(OutVals.begin(),
 387              IsVarArg ? OutVals.begin() + NumFixedArgs : OutVals.end());
 388
 389   SmallVector<EVT, 8> Tys;
 390   for (const auto &In : Ins) {
 391     if (In.Flags.isByVal())
 392       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 393     if (In.Flags.isInAlloca())
 394       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 395     if (In.Flags.isNest())
 396       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 397     if (In.Flags.isInConsecutiveRegs())
 398       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 399     if (In.Flags.isInConsecutiveRegsLast())
 400       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 401     // Ignore In.getOrigAlign() because all our arguments are passed in
 402     // registers.
 403     Tys.push_back(In.VT);
 404   }
 405   Tys.push_back(MVT::Other);
 406   SDVTList TyList = DAG.getVTList(Tys);
 407   SDValue Res =
 408       DAG.getNode(Ins.empty() ? WebAssemblyISD::CALL0 : WebAssemblyISD::CALL1,
 409                   DL, TyList, Ops);
 410   if (Ins.empty()) {
 411     Chain = Res;
 412   } else {
 413     InVals.push_back(Res);
 414     Chain = Res.getValue(1);
 415   }
 416
 417   SDValue Unused = DAG.getUNDEF(PtrVT);
 418   Chain = DAG.getCALLSEQ_END(Chain, NB, Unused, SDValue(), DL);
 419
 420   return Chain;
 421 }
 422
 423 bool WebAssemblyTargetLowering::CanLowerReturn(
 424     CallingConv::ID /*CallConv*/, MachineFunction & /*MF*/, bool /*IsVarArg*/,
 425     const SmallVectorImpl<ISD::OutputArg> &Outs,
 426     LLVMContext & /*Context*/) const {
 427   // WebAssembly can't currently handle returning tuples.
 428   return Outs.size() <= 1;
 429 }
 430
 431 SDValue WebAssemblyTargetLowering::LowerReturn(
 432     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 433     const SmallVectorImpl<ISD::OutputArg> &Outs,
 434     const SmallVectorImpl<SDValue> &OutVals, SDLoc DL,
 435     SelectionDAG &DAG) const {
 436   assert(Outs.size() <= 1 && "WebAssembly can only return up to one value");
 437   if (!CallingConvSupported(CallConv))
 438     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 439
 440   SmallVector<SDValue, 4> RetOps(1, Chain);
 441   RetOps.append(OutVals.begin(), OutVals.end());
 442   Chain = DAG.getNode(WebAssemblyISD::RETURN, DL, MVT::Other, RetOps);
 443
 444   // Record the number and types of the return values.
 445   for (const ISD::OutputArg &Out : Outs) {
 446     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 447     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 448     assert(Out.IsFixed && "non-fixed return value is not valid");
 449     if (Out.Flags.isInAlloca())
 450       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 451     if (Out.Flags.isInConsecutiveRegs())
 452       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 453     if (Out.Flags.isInConsecutiveRegsLast())
 454       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 455   }
 456
 457   return Chain;
 458 }
 459
 460 SDValue WebAssemblyTargetLowering::LowerFormalArguments(
 461     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 462     const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc DL, SelectionDAG &DAG,
 463     SmallVectorImpl<SDValue> &InVals) const {
 464   MachineFunction &MF = DAG.getMachineFunction();
 465
 466   if (!CallingConvSupported(CallConv))
 467     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 468
 469   // Set up the incoming ARGUMENTS value, which serves to represent the liveness
 470   // of the incoming values before they're represented by virtual registers.
 471   MF.getRegInfo().addLiveIn(WebAssembly::ARGUMENTS);
 472
 473   for (const ISD::InputArg &In : Ins) {
 474     if (In.Flags.isByVal())
 475       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 476     if (In.Flags.isInAlloca())
 477       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 478     if (In.Flags.isNest())
 479       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 480     if (In.Flags.isInConsecutiveRegs())
 481       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 482     if (In.Flags.isInConsecutiveRegsLast())
 483       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 484     // Ignore In.getOrigAlign() because all our arguments are passed in
 485     // registers.
 486     InVals.push_back(
 487         In.Used
 488             ? DAG.getNode(WebAssemblyISD::ARGUMENT, DL, In.VT,
 489                           DAG.getTargetConstant(InVals.size(), DL, MVT::i32))
 490             : DAG.getUNDEF(In.VT));
 491
 492     // Record the number and types of arguments.
 493     MF.getInfo<WebAssemblyFunctionInfo>()->addParam(In.VT);
 494   }
 495
 496   // Incoming varargs arguments are on the stack and will be accessed through
 497   // va_arg, so we don't need to do anything for them here.
 498
 499   return Chain;
 500 }
 501
 502 //===----------------------------------------------------------------------===//
 503 //  Custom lowering hooks.
 504 //===----------------------------------------------------------------------===//
 505
 506 SDValue WebAssemblyTargetLowering::LowerOperation(SDValue Op,
 507                                                   SelectionDAG &DAG) const {
 508   switch (Op.getOpcode()) {
 509   default:
 510     llvm_unreachable("unimplemented operation lowering");
 511     return SDValue();
 512   case ISD::GlobalAddress:
 513     return LowerGlobalAddress(Op, DAG);
 514   case ISD::ExternalSymbol:
 515     return LowerExternalSymbol(Op, DAG);
 516   case ISD::JumpTable:
 517     return LowerJumpTable(Op, DAG);
 518   case ISD::BR_JT:
 519     return LowerBR_JT(Op, DAG);
 520   case ISD::VASTART:
 521     return LowerVASTART(Op, DAG);
 522   }
 523 }
 524
 525 SDValue WebAssemblyTargetLowering::LowerGlobalAddress(SDValue Op,
 526                                                       SelectionDAG &DAG) const {
 527   SDLoc DL(Op);
 528   const auto *GA = cast<GlobalAddressSDNode>(Op);
 529   EVT VT = Op.getValueType();
 530   assert(GA->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 531   if (GA->getAddressSpace() != 0)
 532     fail(DL, DAG, "WebAssembly only expects the 0 address space");
 533   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 534                      DAG.getTargetGlobalAddress(GA->getGlobal(), DL, VT,
 535                                                 GA->getOffset()));
 536 }
 537
 538 SDValue
 539 WebAssemblyTargetLowering::LowerExternalSymbol(SDValue Op,
 540                                                SelectionDAG &DAG) const {
 541   SDLoc DL(Op);
 542   const auto *ES = cast<ExternalSymbolSDNode>(Op);
 543   EVT VT = Op.getValueType();
 544   assert(ES->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 545   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 546                      DAG.getTargetExternalSymbol(ES->getSymbol(), VT));
 547 }
 548
 549 SDValue WebAssemblyTargetLowering::LowerJumpTable(SDValue Op,
 550                                                   SelectionDAG &DAG) const {
 551   // There's no need for a Wrapper node because we always incorporate a jump
 552   // table operand into a TABLESWITCH instruction, rather than ever
 553   // materializing it in a register.
 554   const JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 555   return DAG.getTargetJumpTable(JT->getIndex(), Op.getValueType(),
 556                                 JT->getTargetFlags());
 557 }
 558
 559 SDValue WebAssemblyTargetLowering::LowerBR_JT(SDValue Op,
 560                                               SelectionDAG &DAG) const {
 561   SDLoc DL(Op);
 562   SDValue Chain = Op.getOperand(0);
 563   const auto *JT = cast<JumpTableSDNode>(Op.getOperand(1));
 564   SDValue Index = Op.getOperand(2);
 565   assert(JT->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 566
 567   SmallVector<SDValue, 8> Ops;
 568   Ops.push_back(Chain);
 569   Ops.push_back(Index);
 570
 571   MachineJumpTableInfo *MJTI = DAG.getMachineFunction().getJumpTableInfo();
 572   const auto &MBBs = MJTI->getJumpTables()[JT->getIndex()].MBBs;
 573
 574   // TODO: For now, we just pick something arbitrary for a default case for now.
 575   // We really want to sniff out the guard and put in the real default case (and
 576   // delete the guard).
 577   Ops.push_back(DAG.getBasicBlock(MBBs[0]));
 578
 579   // Add an operand for each case.
 580   for (auto MBB : MBBs)
 581     Ops.push_back(DAG.getBasicBlock(MBB));
 582
 583   return DAG.getNode(WebAssemblyISD::TABLESWITCH, DL, MVT::Other, Ops);
 584 }
 585
 586 SDValue WebAssemblyTargetLowering::LowerVASTART(SDValue Op,
 587                                                 SelectionDAG &DAG) const {
 588   SDLoc DL(Op);
 589   EVT PtrVT = getPointerTy(DAG.getMachineFunction().getDataLayout());
 590
 591   // The incoming non-fixed arguments are placed on the top of the stack, with
 592   // natural alignment, at the point of the call, so the base pointer is just
 593   // the current frame pointer.
 594   DAG.getMachineFunction().getFrameInfo()->setFrameAddressIsTaken(true);
 595   unsigned FP =
 596       static_cast<const WebAssemblyRegisterInfo *>(Subtarget->getRegisterInfo())
 597           ->getFrameRegister(DAG.getMachineFunction());
 598   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), DL, FP, PtrVT);
 599   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 600   return DAG.getStore(Op.getOperand(0), DL, FrameAddr, Op.getOperand(1),
 601                       MachinePointerInfo(SV), false, false, 0);
 602 }
 603
 604 //===----------------------------------------------------------------------===//
 605 //                          WebAssembly Optimization Hooks
 606 //===----------------------------------------------------------------------===//
 607
 608 MCSection *WebAssemblyTargetObjectFile::SelectSectionForGlobal(
 609     const GlobalValue *GV, SectionKind /*Kind*/, Mangler & /*Mang*/,
 610     const TargetMachine & /*TM*/) const {
 611   // TODO: Be more sophisticated than this.
 612   return isa<Function>(GV) ? getTextSection() : getDataSection();
 613 }