lib/Target/R600/SIInstrInfo.td

   1 //===-- SIInstrInfo.td - SI Instruction Infos -------------*- tablegen -*--===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 class vop {
  11   field bits<9> SI3;
  12   field bits<10> VI3;
  13 }
  14
  15 class vopc <bits<8> si, bits<8> vi = !add(0x40, si)> : vop {
  16   field bits<8> SI = si;
  17   field bits<8> VI = vi;
  18
  19   field bits<9>  SI3 = {0, si{7-0}};
  20   field bits<10> VI3 = {0, 0, vi{7-0}};
  21 }
  22
  23 class vop1 <bits<8> si, bits<8> vi = si> : vop {
  24   field bits<8> SI = si;
  25   field bits<8> VI = vi;
  26
  27   field bits<9>  SI3 = {1, 1, si{6-0}};
  28   field bits<10> VI3 = !add(0x140, vi);
  29 }
  30
  31 class vop2 <bits<6> si, bits<6> vi = si> : vop {
  32   field bits<6> SI = si;
  33   field bits<6> VI = vi;
  34
  35   field bits<9>  SI3 = {1, 0, 0, si{5-0}};
  36   field bits<10> VI3 = {0, 1, 0, 0, vi{5-0}};
  37 }
  38
  39 // Specify a VOP2 opcode for SI and VOP3 opcode for VI
  40 // that doesn't have VOP2 encoding on VI
  41 class vop23 <bits<6> si, bits<10> vi> : vop2 <si> {
  42   let VI3 = vi;
  43 }
  44
  45 class vop3 <bits<9> si, bits<10> vi = {0, si}> : vop {
  46   let SI3 = si;
  47   let VI3 = vi;
  48 }
  49
  50 class sop1 <bits<8> si, bits<8> vi = si> {
  51   field bits<8> SI = si;
  52   field bits<8> VI = vi;
  53 }
  54
  55 class sop2 <bits<7> si, bits<7> vi = si> {
  56   field bits<7> SI = si;
  57   field bits<7> VI = vi;
  58 }
  59
  60 class sopk <bits<5> si, bits<5> vi = si> {
  61   field bits<5> SI = si;
  62   field bits<5> VI = vi;
  63 }
  64
  65 // Execpt for the NONE field, this must be kept in sync with the SISubtarget enum
  66 // in AMDGPUInstrInfo.cpp
  67 def SISubtarget {
  68   int NONE = -1;
  69   int SI = 0;
  70   int VI = 1;
  71 }
  72
  73 //===----------------------------------------------------------------------===//
  74 // SI DAG Nodes
  75 //===----------------------------------------------------------------------===//
  76
  77 def SIload_constant : SDNode<"AMDGPUISD::LOAD_CONSTANT",
  78   SDTypeProfile<1, 2, [SDTCisVT<0, f32>, SDTCisVT<1, v4i32>, SDTCisVT<2, i32>]>,
  79                       [SDNPMayLoad, SDNPMemOperand]
  80 >;
  81
  82 def SItbuffer_store : SDNode<"AMDGPUISD::TBUFFER_STORE_FORMAT",
  83   SDTypeProfile<0, 13,
  84     [SDTCisVT<0, v4i32>,   // rsrc(SGPR)
  85      SDTCisVT<1, iAny>,   // vdata(VGPR)
  86      SDTCisVT<2, i32>,    // num_channels(imm)
  87      SDTCisVT<3, i32>,    // vaddr(VGPR)
  88      SDTCisVT<4, i32>,    // soffset(SGPR)
  89      SDTCisVT<5, i32>,    // inst_offset(imm)
  90      SDTCisVT<6, i32>,    // dfmt(imm)
  91      SDTCisVT<7, i32>,    // nfmt(imm)
  92      SDTCisVT<8, i32>,    // offen(imm)
  93      SDTCisVT<9, i32>,    // idxen(imm)
  94      SDTCisVT<10, i32>,   // glc(imm)
  95      SDTCisVT<11, i32>,   // slc(imm)
  96      SDTCisVT<12, i32>    // tfe(imm)
  97     ]>,
  98   [SDNPMayStore, SDNPMemOperand, SDNPHasChain]
  99 >;
 100
 101 def SIload_input : SDNode<"AMDGPUISD::LOAD_INPUT",
 102   SDTypeProfile<1, 3, [SDTCisVT<0, v4f32>, SDTCisVT<1, v4i32>, SDTCisVT<2, i16>,
 103                        SDTCisVT<3, i32>]>
 104 >;
 105
 106 class SDSample<string opcode> : SDNode <opcode,
 107   SDTypeProfile<1, 4, [SDTCisVT<0, v4f32>, SDTCisVT<2, v32i8>,
 108                        SDTCisVT<3, v4i32>, SDTCisVT<4, i32>]>
 109 >;
 110
 111 def SIsample : SDSample<"AMDGPUISD::SAMPLE">;
 112 def SIsampleb : SDSample<"AMDGPUISD::SAMPLEB">;
 113 def SIsampled : SDSample<"AMDGPUISD::SAMPLED">;
 114 def SIsamplel : SDSample<"AMDGPUISD::SAMPLEL">;
 115
 116 def SIconstdata_ptr : SDNode<
 117   "AMDGPUISD::CONST_DATA_PTR", SDTypeProfile <1, 0, [SDTCisVT<0, i64>]>
 118 >;
 119
 120 // Transformation function, extract the lower 32bit of a 64bit immediate
 121 def LO32 : SDNodeXForm<imm, [{
 122   return CurDAG->getTargetConstant(N->getZExtValue() & 0xffffffff, MVT::i32);
 123 }]>;
 124
 125 def LO32f : SDNodeXForm<fpimm, [{
 126   APInt V = N->getValueAPF().bitcastToAPInt().trunc(32);
 127   return CurDAG->getTargetConstantFP(APFloat(APFloat::IEEEsingle, V), MVT::f32);
 128 }]>;
 129
 130 // Transformation function, extract the upper 32bit of a 64bit immediate
 131 def HI32 : SDNodeXForm<imm, [{
 132   return CurDAG->getTargetConstant(N->getZExtValue() >> 32, MVT::i32);
 133 }]>;
 134
 135 def HI32f : SDNodeXForm<fpimm, [{
 136   APInt V = N->getValueAPF().bitcastToAPInt().lshr(32).trunc(32);
 137   return CurDAG->getTargetConstantFP(APFloat(APFloat::IEEEsingle, V), MVT::f32);
 138 }]>;
 139
 140 def IMM8bitDWORD : PatLeaf <(imm),
 141   [{return (N->getZExtValue() & ~0x3FC) == 0;}]
 142 >;
 143
 144 def as_dword_i32imm : SDNodeXForm<imm, [{
 145   return CurDAG->getTargetConstant(N->getZExtValue() >> 2, MVT::i32);
 146 }]>;
 147
 148 def as_i1imm : SDNodeXForm<imm, [{
 149   return CurDAG->getTargetConstant(N->getZExtValue(), MVT::i1);
 150 }]>;
 151
 152 def as_i8imm : SDNodeXForm<imm, [{
 153   return CurDAG->getTargetConstant(N->getZExtValue(), MVT::i8);
 154 }]>;
 155
 156 def as_i16imm : SDNodeXForm<imm, [{
 157   return CurDAG->getTargetConstant(N->getSExtValue(), MVT::i16);
 158 }]>;
 159
 160 def as_i32imm: SDNodeXForm<imm, [{
 161   return CurDAG->getTargetConstant(N->getSExtValue(), MVT::i32);
 162 }]>;
 163
 164 def as_i64imm: SDNodeXForm<imm, [{
 165   return CurDAG->getTargetConstant(N->getSExtValue(), MVT::i64);
 166 }]>;
 167
 168 // Copied from the AArch64 backend:
 169 def bitcast_fpimm_to_i32 : SDNodeXForm<fpimm, [{
 170 return CurDAG->getTargetConstant(
 171   N->getValueAPF().bitcastToAPInt().getZExtValue(), MVT::i32);
 172 }]>;
 173
 174 // Copied from the AArch64 backend:
 175 def bitcast_fpimm_to_i64 : SDNodeXForm<fpimm, [{
 176 return CurDAG->getTargetConstant(
 177   N->getValueAPF().bitcastToAPInt().getZExtValue(), MVT::i64);
 178 }]>;
 179
 180 def IMM8bit : PatLeaf <(imm),
 181   [{return isUInt<8>(N->getZExtValue());}]
 182 >;
 183
 184 def IMM12bit : PatLeaf <(imm),
 185   [{return isUInt<12>(N->getZExtValue());}]
 186 >;
 187
 188 def IMM16bit : PatLeaf <(imm),
 189   [{return isUInt<16>(N->getZExtValue());}]
 190 >;
 191
 192 def IMM20bit : PatLeaf <(imm),
 193   [{return isUInt<20>(N->getZExtValue());}]
 194 >;
 195
 196 def IMM32bit : PatLeaf <(imm),
 197   [{return isUInt<32>(N->getZExtValue());}]
 198 >;
 199
 200 def mubuf_vaddr_offset : PatFrag<
 201   (ops node:$ptr, node:$offset, node:$imm_offset),
 202   (add (add node:$ptr, node:$offset), node:$imm_offset)
 203 >;
 204
 205 class InlineImm <ValueType vt> : PatLeaf <(vt imm), [{
 206   return isInlineImmediate(N);
 207 }]>;
 208
 209 class InlineFPImm <ValueType vt> : PatLeaf <(vt fpimm), [{
 210   return isInlineImmediate(N);
 211 }]>;
 212
 213 class SGPRImm <dag frag> : PatLeaf<frag, [{
 214   if (Subtarget->getGeneration() < AMDGPUSubtarget::SOUTHERN_ISLANDS) {
 215     return false;
 216   }
 217   const SIRegisterInfo *SIRI =
 218       static_cast<const SIRegisterInfo *>(Subtarget->getRegisterInfo());
 219   for (SDNode::use_iterator U = N->use_begin(), E = SDNode::use_end();
 220                                                 U != E; ++U) {
 221     if (SIRI->isSGPRClass(getOperandRegClass(*U, U.getOperandNo()))) {
 222       return true;
 223     }
 224   }
 225   return false;
 226 }]>;
 227
 228 //===----------------------------------------------------------------------===//
 229 // Custom Operands
 230 //===----------------------------------------------------------------------===//
 231
 232 def FRAMEri32 : Operand<iPTR> {
 233   let MIOperandInfo = (ops i32:$ptr, i32imm:$index);
 234 }
 235
 236 def sopp_brtarget : Operand<OtherVT> {
 237   let EncoderMethod = "getSOPPBrEncoding";
 238   let OperandType = "OPERAND_PCREL";
 239 }
 240
 241 include "SIInstrFormats.td"
 242 include "VIInstrFormats.td"
 243
 244 let OperandType = "OPERAND_IMMEDIATE" in {
 245
 246 def offen : Operand<i1> {
 247   let PrintMethod = "printOffen";
 248 }
 249 def idxen : Operand<i1> {
 250   let PrintMethod = "printIdxen";
 251 }
 252 def addr64 : Operand<i1> {
 253   let PrintMethod = "printAddr64";
 254 }
 255 def mbuf_offset : Operand<i16> {
 256   let PrintMethod = "printMBUFOffset";
 257 }
 258 def ds_offset : Operand<i16> {
 259   let PrintMethod = "printDSOffset";
 260 }
 261 def ds_offset0 : Operand<i8> {
 262   let PrintMethod = "printDSOffset0";
 263 }
 264 def ds_offset1 : Operand<i8> {
 265   let PrintMethod = "printDSOffset1";
 266 }
 267 def glc : Operand <i1> {
 268   let PrintMethod = "printGLC";
 269 }
 270 def slc : Operand <i1> {
 271   let PrintMethod = "printSLC";
 272 }
 273 def tfe : Operand <i1> {
 274   let PrintMethod = "printTFE";
 275 }
 276
 277 def omod : Operand <i32> {
 278   let PrintMethod = "printOModSI";
 279 }
 280
 281 def ClampMod : Operand <i1> {
 282   let PrintMethod = "printClampSI";
 283 }
 284
 285 } // End OperandType = "OPERAND_IMMEDIATE"
 286
 287 //===----------------------------------------------------------------------===//
 288 // Complex patterns
 289 //===----------------------------------------------------------------------===//
 290
 291 def DS1Addr1Offset : ComplexPattern<i32, 2, "SelectDS1Addr1Offset">;
 292 def DS64Bit4ByteAligned : ComplexPattern<i32, 3, "SelectDS64Bit4ByteAligned">;
 293
 294 def MUBUFAddr32 : ComplexPattern<i64, 9, "SelectMUBUFAddr32">;
 295 def MUBUFAddr64 : ComplexPattern<i64, 4, "SelectMUBUFAddr64">;
 296 def MUBUFAddr64Atomic : ComplexPattern<i64, 5, "SelectMUBUFAddr64">;
 297 def MUBUFScratch : ComplexPattern<i64, 4, "SelectMUBUFScratch">;
 298 def MUBUFOffset : ComplexPattern<i64, 6, "SelectMUBUFOffset">;
 299 def MUBUFOffsetAtomic : ComplexPattern<i64, 4, "SelectMUBUFOffset">;
 300
 301 def VOP3Mods0 : ComplexPattern<untyped, 4, "SelectVOP3Mods0">;
 302 def VOP3Mods0Clamp : ComplexPattern<untyped, 3, "SelectVOP3Mods0Clamp">;
 303 def VOP3Mods0Clamp0OMod : ComplexPattern<untyped, 4, "SelectVOP3Mods0Clamp0OMod">;
 304 def VOP3Mods  : ComplexPattern<untyped, 2, "SelectVOP3Mods">;
 305
 306 //===----------------------------------------------------------------------===//
 307 // SI assembler operands
 308 //===----------------------------------------------------------------------===//
 309
 310 def SIOperand {
 311   int ZERO = 0x80;
 312   int VCC = 0x6A;
 313   int FLAT_SCR = 0x68;
 314 }
 315
 316 def SRCMODS {
 317   int NONE = 0;
 318 }
 319
 320 def DSTCLAMP {
 321   int NONE = 0;
 322 }
 323
 324 def DSTOMOD {
 325   int NONE = 0;
 326 }
 327
 328 //===----------------------------------------------------------------------===//
 329 //
 330 // SI Instruction multiclass helpers.
 331 //
 332 // Instructions with _32 take 32-bit operands.
 333 // Instructions with _64 take 64-bit operands.
 334 //
 335 // VOP_* instructions can use either a 32-bit or 64-bit encoding.  The 32-bit
 336 // encoding is the standard encoding, but instruction that make use of
 337 // any of the instruction modifiers must use the 64-bit encoding.
 338 //
 339 // Instructions with _e32 use the 32-bit encoding.
 340 // Instructions with _e64 use the 64-bit encoding.
 341 //
 342 //===----------------------------------------------------------------------===//
 343
 344 class SIMCInstr <string pseudo, int subtarget> {
 345   string PseudoInstr = pseudo;
 346   int Subtarget = subtarget;
 347 }
 348
 349 //===----------------------------------------------------------------------===//
 350 // EXP classes
 351 //===----------------------------------------------------------------------===//
 352
 353 class EXPCommon : InstSI<
 354   (outs),
 355   (ins i32imm:$en, i32imm:$tgt, i32imm:$compr, i32imm:$done, i32imm:$vm,
 356        VGPR_32:$src0, VGPR_32:$src1, VGPR_32:$src2, VGPR_32:$src3),
 357   "exp $en, $tgt, $compr, $done, $vm, $src0, $src1, $src2, $src3",
 358   [] > {
 359
 360   let EXP_CNT = 1;
 361   let Uses = [EXEC];
 362 }
 363
 364 multiclass EXP_m {
 365
 366   let isPseudo = 1 in {
 367     def "" : EXPCommon, SIMCInstr <"exp", SISubtarget.NONE> ;
 368   }
 369
 370   def _si : EXPCommon, SIMCInstr <"exp", SISubtarget.SI>, EXPe;
 371
 372   def _vi : EXPCommon, SIMCInstr <"exp", SISubtarget.VI>, EXPe_vi;
 373 }
 374
 375 //===----------------------------------------------------------------------===//
 376 // Scalar classes
 377 //===----------------------------------------------------------------------===//
 378
 379 class SOP1_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
 380   SOP1 <outs, ins, "", pattern>,
 381   SIMCInstr<opName, SISubtarget.NONE> {
 382   let isPseudo = 1;
 383 }
 384
 385 class SOP1_Real_si <sop1 op, string opName, dag outs, dag ins, string asm> :
 386   SOP1 <outs, ins, asm, []>,
 387   SOP1e <op.SI>,
 388   SIMCInstr<opName, SISubtarget.SI>;
 389
 390 class SOP1_Real_vi <sop1 op, string opName, dag outs, dag ins, string asm> :
 391   SOP1 <outs, ins, asm, []>,
 392   SOP1e <op.VI>,
 393   SIMCInstr<opName, SISubtarget.VI>;
 394
 395 multiclass SOP1_32 <sop1 op, string opName, list<dag> pattern> {
 396   def "" : SOP1_Pseudo <opName, (outs SReg_32:$dst), (ins SSrc_32:$src0),
 397     pattern>;
 398
 399   def _si : SOP1_Real_si <op, opName, (outs SReg_32:$dst), (ins SSrc_32:$src0),
 400     opName#" $dst, $src0">;
 401
 402   def _vi : SOP1_Real_vi <op, opName, (outs SReg_32:$dst), (ins SSrc_32:$src0),
 403     opName#" $dst, $src0">;
 404 }
 405
 406 multiclass SOP1_64 <sop1 op, string opName, list<dag> pattern> {
 407   def "" : SOP1_Pseudo <opName, (outs SReg_64:$dst), (ins SSrc_64:$src0),
 408     pattern>;
 409
 410   def _si : SOP1_Real_si <op, opName, (outs SReg_64:$dst), (ins SSrc_64:$src0),
 411     opName#" $dst, $src0">;
 412
 413   def _vi : SOP1_Real_vi <op, opName, (outs SReg_64:$dst), (ins SSrc_64:$src0),
 414     opName#" $dst, $src0">;
 415 }
 416
 417 // no input, 64-bit output.
 418 multiclass SOP1_64_0 <sop1 op, string opName, list<dag> pattern> {
 419   def "" : SOP1_Pseudo <opName, (outs SReg_64:$dst), (ins), pattern>;
 420
 421   def _si : SOP1_Real_si <op, opName, (outs SReg_64:$dst), (ins),
 422     opName#" $dst"> {
 423     let SSRC0 = 0;
 424   }
 425
 426   def _vi : SOP1_Real_vi <op, opName, (outs SReg_64:$dst), (ins),
 427     opName#" $dst"> {
 428     let SSRC0 = 0;
 429   }
 430 }
 431
 432 // 64-bit input, 32-bit output.
 433 multiclass SOP1_32_64 <sop1 op, string opName, list<dag> pattern> {
 434   def "" : SOP1_Pseudo <opName, (outs SReg_32:$dst), (ins SSrc_64:$src0),
 435     pattern>;
 436
 437   def _si : SOP1_Real_si <op, opName, (outs SReg_32:$dst), (ins SSrc_64:$src0),
 438     opName#" $dst, $src0">;
 439
 440   def _vi : SOP1_Real_vi <op, opName, (outs SReg_32:$dst), (ins SSrc_64:$src0),
 441     opName#" $dst, $src0">;
 442 }
 443
 444 class SOP2_Pseudo<string opName, dag outs, dag ins, list<dag> pattern> :
 445   SOP2<outs, ins, "", pattern>,
 446   SIMCInstr<opName, SISubtarget.NONE> {
 447   let isPseudo = 1;
 448   let Size = 4;
 449 }
 450
 451 class SOP2_Real_si<sop2 op, string opName, dag outs, dag ins, string asm> :
 452   SOP2<outs, ins, asm, []>,
 453   SOP2e<op.SI>,
 454   SIMCInstr<opName, SISubtarget.SI>;
 455
 456 class SOP2_Real_vi<sop2 op, string opName, dag outs, dag ins, string asm> :
 457   SOP2<outs, ins, asm, []>,
 458   SOP2e<op.VI>,
 459   SIMCInstr<opName, SISubtarget.VI>;
 460
 461 multiclass SOP2_SELECT_32 <sop2 op, string opName, list<dag> pattern> {
 462   def "" : SOP2_Pseudo <opName, (outs SReg_32:$dst),
 463     (ins SSrc_32:$src0, SSrc_32:$src1, SCCReg:$scc), pattern>;
 464
 465   def _si : SOP2_Real_si <op, opName, (outs SReg_32:$dst),
 466     (ins SSrc_32:$src0, SSrc_32:$src1, SCCReg:$scc),
 467     opName#" $dst, $src0, $src1 [$scc]">;
 468
 469   def _vi : SOP2_Real_vi <op, opName, (outs SReg_32:$dst),
 470     (ins SSrc_32:$src0, SSrc_32:$src1, SCCReg:$scc),
 471     opName#" $dst, $src0, $src1 [$scc]">;
 472 }
 473
 474 multiclass SOP2_32 <sop2 op, string opName, list<dag> pattern> {
 475   def "" : SOP2_Pseudo <opName, (outs SReg_32:$dst),
 476     (ins SSrc_32:$src0, SSrc_32:$src1), pattern>;
 477
 478   def _si : SOP2_Real_si <op, opName, (outs SReg_32:$dst),
 479     (ins SSrc_32:$src0, SSrc_32:$src1), opName#" $dst, $src0, $src1">;
 480
 481   def _vi : SOP2_Real_vi <op, opName, (outs SReg_32:$dst),
 482     (ins SSrc_32:$src0, SSrc_32:$src1), opName#" $dst, $src0, $src1">;
 483 }
 484
 485 multiclass SOP2_64 <sop2 op, string opName, list<dag> pattern> {
 486   def "" : SOP2_Pseudo <opName, (outs SReg_64:$dst),
 487     (ins SSrc_64:$src0, SSrc_64:$src1), pattern>;
 488
 489   def _si : SOP2_Real_si <op, opName, (outs SReg_64:$dst),
 490     (ins SSrc_64:$src0, SSrc_64:$src1), opName#" $dst, $src0, $src1">;
 491
 492   def _vi : SOP2_Real_vi <op, opName, (outs SReg_64:$dst),
 493     (ins SSrc_64:$src0, SSrc_64:$src1), opName#" $dst, $src0, $src1">;
 494 }
 495
 496 multiclass SOP2_64_32 <sop2 op, string opName, list<dag> pattern> {
 497   def "" : SOP2_Pseudo <opName, (outs SReg_64:$dst),
 498     (ins SSrc_64:$src0, SSrc_32:$src1), pattern>;
 499
 500   def _si : SOP2_Real_si <op, opName, (outs SReg_64:$dst),
 501     (ins SSrc_64:$src0, SSrc_32:$src1), opName#" $dst, $src0, $src1">;
 502
 503   def _vi : SOP2_Real_vi <op, opName, (outs SReg_64:$dst),
 504     (ins SSrc_64:$src0, SSrc_32:$src1), opName#" $dst, $src0, $src1">;
 505 }
 506
 507
 508 class SOPC_Helper <bits<7> op, RegisterOperand rc, ValueType vt,
 509                     string opName, PatLeaf cond> : SOPC <
 510   op, (outs SCCReg:$dst), (ins rc:$src0, rc:$src1),
 511   opName#" $dst, $src0, $src1", []>;
 512
 513 class SOPC_32<bits<7> op, string opName, PatLeaf cond = COND_NULL>
 514   : SOPC_Helper<op, SSrc_32, i32, opName, cond>;
 515
 516 class SOPC_64<bits<7> op, string opName, PatLeaf cond = COND_NULL>
 517   : SOPC_Helper<op, SSrc_64, i64, opName, cond>;
 518
 519 class SOPK_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
 520   SOPK <outs, ins, "", pattern>,
 521   SIMCInstr<opName, SISubtarget.NONE> {
 522   let isPseudo = 1;
 523 }
 524
 525 class SOPK_Real_si <sopk op, string opName, dag outs, dag ins, string asm> :
 526   SOPK <outs, ins, asm, []>,
 527   SOPKe <op.SI>,
 528   SIMCInstr<opName, SISubtarget.SI>;
 529
 530 class SOPK_Real_vi <sopk op, string opName, dag outs, dag ins, string asm> :
 531   SOPK <outs, ins, asm, []>,
 532   SOPKe <op.VI>,
 533   SIMCInstr<opName, SISubtarget.VI>;
 534
 535 multiclass SOPK_32 <sopk op, string opName, list<dag> pattern> {
 536   def "" : SOPK_Pseudo <opName, (outs SReg_32:$dst), (ins u16imm:$src0),
 537     pattern>;
 538
 539   def _si : SOPK_Real_si <op, opName, (outs SReg_32:$dst), (ins u16imm:$src0),
 540     opName#" $dst, $src0">;
 541
 542   def _vi : SOPK_Real_vi <op, opName, (outs SReg_32:$dst), (ins u16imm:$src0),
 543     opName#" $dst, $src0">;
 544 }
 545
 546 multiclass SOPK_SCC <sopk op, string opName, list<dag> pattern> {
 547   def "" : SOPK_Pseudo <opName, (outs SCCReg:$dst),
 548     (ins SReg_32:$src0, u16imm:$src1), pattern>;
 549
 550   def _si : SOPK_Real_si <op, opName, (outs SCCReg:$dst),
 551     (ins SReg_32:$src0, u16imm:$src1), opName#" $dst, $src0">;
 552
 553   def _vi : SOPK_Real_vi <op, opName, (outs SCCReg:$dst),
 554     (ins SReg_32:$src0, u16imm:$src1), opName#" $dst, $src0">;
 555 }
 556
 557 //===----------------------------------------------------------------------===//
 558 // SMRD classes
 559 //===----------------------------------------------------------------------===//
 560
 561 class SMRD_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
 562   SMRD <outs, ins, "", pattern>,
 563   SIMCInstr<opName, SISubtarget.NONE> {
 564   let isPseudo = 1;
 565 }
 566
 567 class SMRD_Real_si <bits<5> op, string opName, bit imm, dag outs, dag ins,
 568                     string asm> :
 569   SMRD <outs, ins, asm, []>,
 570   SMRDe <op, imm>,
 571   SIMCInstr<opName, SISubtarget.SI>;
 572
 573 class SMRD_Real_vi <bits<8> op, string opName, bit imm, dag outs, dag ins,
 574                     string asm> :
 575   SMRD <outs, ins, asm, []>,
 576   SMEMe_vi <op, imm>,
 577   SIMCInstr<opName, SISubtarget.VI>;
 578
 579 multiclass SMRD_m <bits<5> op, string opName, bit imm, dag outs, dag ins,
 580                    string asm, list<dag> pattern> {
 581
 582   def "" : SMRD_Pseudo <opName, outs, ins, pattern>;
 583
 584   def _si : SMRD_Real_si <op, opName, imm, outs, ins, asm>;
 585
 586   def _vi : SMRD_Real_vi <{0, 0, 0, op}, opName, imm, outs, ins, asm>;
 587 }
 588
 589 multiclass SMRD_Helper <bits<5> op, string opName, RegisterClass baseClass,
 590                         RegisterClass dstClass> {
 591   defm _IMM : SMRD_m <
 592     op, opName#"_IMM", 1, (outs dstClass:$dst),
 593     (ins baseClass:$sbase, u32imm:$offset),
 594     opName#" $dst, $sbase, $offset", []
 595   >;
 596
 597   defm _SGPR : SMRD_m <
 598     op, opName#"_SGPR", 0, (outs dstClass:$dst),
 599     (ins baseClass:$sbase, SReg_32:$soff),
 600     opName#" $dst, $sbase, $soff", []
 601   >;
 602 }
 603
 604 //===----------------------------------------------------------------------===//
 605 // Vector ALU classes
 606 //===----------------------------------------------------------------------===//
 607
 608 // This must always be right before the operand being input modified.
 609 def InputMods : OperandWithDefaultOps <i32, (ops (i32 0))> {
 610   let PrintMethod = "printOperandAndMods";
 611 }
 612 def InputModsNoDefault : Operand <i32> {
 613   let PrintMethod = "printOperandAndMods";
 614 }
 615
 616 class getNumSrcArgs<ValueType Src1, ValueType Src2> {
 617   int ret =
 618     !if (!eq(Src1.Value, untyped.Value),      1,   // VOP1
 619          !if (!eq(Src2.Value, untyped.Value), 2,   // VOP2
 620                                               3)); // VOP3
 621 }
 622
 623 // Returns the register class to use for the destination of VOP[123C]
 624 // instructions for the given VT.
 625 class getVALUDstForVT<ValueType VT> {
 626   RegisterClass ret = !if(!eq(VT.Size, 32), VGPR_32,
 627                           !if(!eq(VT.Size, 64), VReg_64,
 628                             SReg_64)); // else VT == i1
 629 }
 630
 631 // Returns the register class to use for source 0 of VOP[12C]
 632 // instructions for the given VT.
 633 class getVOPSrc0ForVT<ValueType VT> {
 634   RegisterOperand ret = !if(!eq(VT.Size, 32), VSrc_32, VSrc_64);
 635 }
 636
 637 // Returns the register class to use for source 1 of VOP[12C] for the
 638 // given VT.
 639 class getVOPSrc1ForVT<ValueType VT> {
 640   RegisterClass ret = !if(!eq(VT.Size, 32), VGPR_32, VReg_64);
 641 }
 642
 643 // Returns the register class to use for sources of VOP3 instructions for the
 644 // given VT.
 645 class getVOP3SrcForVT<ValueType VT> {
 646   RegisterOperand ret = !if(!eq(VT.Size, 32), VCSrc_32, VCSrc_64);
 647 }
 648
 649 // Returns 1 if the source arguments have modifiers, 0 if they do not.
 650 class hasModifiers<ValueType SrcVT> {
 651   bit ret = !if(!eq(SrcVT.Value, f32.Value), 1,
 652             !if(!eq(SrcVT.Value, f64.Value), 1, 0));
 653 }
 654
 655 // Returns the input arguments for VOP[12C] instructions for the given SrcVT.
 656 class getIns32 <RegisterOperand Src0RC, RegisterClass Src1RC, int NumSrcArgs> {
 657   dag ret = !if(!eq(NumSrcArgs, 1), (ins Src0RC:$src0),               // VOP1
 658             !if(!eq(NumSrcArgs, 2), (ins Src0RC:$src0, Src1RC:$src1), // VOP2
 659                                     (ins)));
 660 }
 661
 662 // Returns the input arguments for VOP3 instructions for the given SrcVT.
 663 class getIns64 <RegisterOperand Src0RC, RegisterOperand Src1RC,
 664                 RegisterOperand Src2RC, int NumSrcArgs,
 665                 bit HasModifiers> {
 666
 667   dag ret =
 668     !if (!eq(NumSrcArgs, 1),
 669       !if (!eq(HasModifiers, 1),
 670         // VOP1 with modifiers
 671         (ins InputModsNoDefault:$src0_modifiers, Src0RC:$src0,
 672              ClampMod:$clamp, omod:$omod)
 673       /* else */,
 674         // VOP1 without modifiers
 675         (ins Src0RC:$src0)
 676       /* endif */ ),
 677     !if (!eq(NumSrcArgs, 2),
 678       !if (!eq(HasModifiers, 1),
 679         // VOP 2 with modifiers
 680         (ins InputModsNoDefault:$src0_modifiers, Src0RC:$src0,
 681              InputModsNoDefault:$src1_modifiers, Src1RC:$src1,
 682              ClampMod:$clamp, omod:$omod)
 683       /* else */,
 684         // VOP2 without modifiers
 685         (ins Src0RC:$src0, Src1RC:$src1)
 686       /* endif */ )
 687     /* NumSrcArgs == 3 */,
 688       !if (!eq(HasModifiers, 1),
 689         // VOP3 with modifiers
 690         (ins InputModsNoDefault:$src0_modifiers, Src0RC:$src0,
 691              InputModsNoDefault:$src1_modifiers, Src1RC:$src1,
 692              InputModsNoDefault:$src2_modifiers, Src2RC:$src2,
 693              ClampMod:$clamp, omod:$omod)
 694       /* else */,
 695         // VOP3 without modifiers
 696         (ins Src0RC:$src0, Src1RC:$src1, Src2RC:$src2)
 697       /* endif */ )));
 698 }
 699
 700 // Returns the assembly string for the inputs and outputs of a VOP[12C]
 701 // instruction.  This does not add the _e32 suffix, so it can be reused
 702 // by getAsm64.
 703 class getAsm32 <int NumSrcArgs> {
 704   string src1 = ", $src1";
 705   string src2 = ", $src2";
 706   string ret = " $dst, $src0"#
 707                !if(!eq(NumSrcArgs, 1), "", src1)#
 708                !if(!eq(NumSrcArgs, 3), src2, "");
 709 }
 710
 711 // Returns the assembly string for the inputs and outputs of a VOP3
 712 // instruction.
 713 class getAsm64 <int NumSrcArgs, bit HasModifiers> {
 714   string src0 = !if(!eq(NumSrcArgs, 1), "$src0_modifiers", "$src0_modifiers,");
 715   string src1 = !if(!eq(NumSrcArgs, 1), "",
 716                    !if(!eq(NumSrcArgs, 2), " $src1_modifiers",
 717                                            " $src1_modifiers,"));
 718   string src2 = !if(!eq(NumSrcArgs, 3), " $src2_modifiers", "");
 719   string ret =
 720   !if(!eq(HasModifiers, 0),
 721       getAsm32<NumSrcArgs>.ret,
 722       " $dst, "#src0#src1#src2#"$clamp"#"$omod");
 723 }
 724
 725
 726 class VOPProfile <list<ValueType> _ArgVT> {
 727
 728   field list<ValueType> ArgVT = _ArgVT;
 729
 730   field ValueType DstVT = ArgVT[0];
 731   field ValueType Src0VT = ArgVT[1];
 732   field ValueType Src1VT = ArgVT[2];
 733   field ValueType Src2VT = ArgVT[3];
 734   field RegisterClass DstRC = getVALUDstForVT<DstVT>.ret;
 735   field RegisterOperand Src0RC32 = getVOPSrc0ForVT<Src0VT>.ret;
 736   field RegisterClass Src1RC32 = getVOPSrc1ForVT<Src1VT>.ret;
 737   field RegisterOperand Src0RC64 = getVOP3SrcForVT<Src0VT>.ret;
 738   field RegisterOperand Src1RC64 = getVOP3SrcForVT<Src1VT>.ret;
 739   field RegisterOperand Src2RC64 = getVOP3SrcForVT<Src2VT>.ret;
 740
 741   field int NumSrcArgs = getNumSrcArgs<Src1VT, Src2VT>.ret;
 742   field bit HasModifiers = hasModifiers<Src0VT>.ret;
 743
 744   field dag Outs = (outs DstRC:$dst);
 745
 746   field dag Ins32 = getIns32<Src0RC32, Src1RC32, NumSrcArgs>.ret;
 747   field dag Ins64 = getIns64<Src0RC64, Src1RC64, Src2RC64, NumSrcArgs,
 748                              HasModifiers>.ret;
 749
 750   field string Asm32 = "_e32"#getAsm32<NumSrcArgs>.ret;
 751   field string Asm64 = getAsm64<NumSrcArgs, HasModifiers>.ret;
 752 }
 753
 754 def VOP_F32_F32 : VOPProfile <[f32, f32, untyped, untyped]>;
 755 def VOP_F32_F64 : VOPProfile <[f32, f64, untyped, untyped]>;
 756 def VOP_F32_I32 : VOPProfile <[f32, i32, untyped, untyped]>;
 757 def VOP_F64_F32 : VOPProfile <[f64, f32, untyped, untyped]>;
 758 def VOP_F64_F64 : VOPProfile <[f64, f64, untyped, untyped]>;
 759 def VOP_F64_I32 : VOPProfile <[f64, i32, untyped, untyped]>;
 760 def VOP_I32_F32 : VOPProfile <[i32, f32, untyped, untyped]>;
 761 def VOP_I32_F64 : VOPProfile <[i32, f64, untyped, untyped]>;
 762 def VOP_I32_I32 : VOPProfile <[i32, i32, untyped, untyped]>;
 763
 764 def VOP_F32_F32_F32 : VOPProfile <[f32, f32, f32, untyped]>;
 765 def VOP_F32_F32_I32 : VOPProfile <[f32, f32, i32, untyped]>;
 766 def VOP_F64_F64_F64 : VOPProfile <[f64, f64, f64, untyped]>;
 767 def VOP_F64_F64_I32 : VOPProfile <[f64, f64, i32, untyped]>;
 768 def VOP_I32_F32_F32 : VOPProfile <[i32, f32, f32, untyped]>;
 769 def VOP_I32_F32_I32 : VOPProfile <[i32, f32, i32, untyped]>;
 770 def VOP_I32_I32_I32 : VOPProfile <[i32, i32, i32, untyped]>;
 771 def VOP_I32_I32_I32_VCC : VOPProfile <[i32, i32, i32, untyped]> {
 772   let Src0RC32 = VCSrc_32;
 773 }
 774
 775 def VOP_I1_F32_I32 : VOPProfile <[i1, f32, i32, untyped]> {
 776   let Ins64 = (ins InputModsNoDefault:$src0_modifiers, Src0RC64:$src0, Src1RC64:$src1);
 777   let Asm64 = " $dst, $src0_modifiers, $src1";
 778 }
 779
 780 def VOP_I1_F64_I32 : VOPProfile <[i1, f64, i32, untyped]> {
 781   let Ins64 = (ins InputModsNoDefault:$src0_modifiers, Src0RC64:$src0, Src1RC64:$src1);
 782   let Asm64 = " $dst, $src0_modifiers, $src1";
 783 }
 784
 785 def VOP_I64_I64_I32 : VOPProfile <[i64, i64, i32, untyped]>;
 786 def VOP_I64_I32_I64 : VOPProfile <[i64, i32, i64, untyped]>;
 787 def VOP_I64_I64_I64 : VOPProfile <[i64, i64, i64, untyped]>;
 788
 789 def VOP_F32_F32_F32_F32 : VOPProfile <[f32, f32, f32, f32]>;
 790 def VOP_F64_F64_F64_F64 : VOPProfile <[f64, f64, f64, f64]>;
 791 def VOP_I32_I32_I32_I32 : VOPProfile <[i32, i32, i32, i32]>;
 792 def VOP_I64_I32_I32_I64 : VOPProfile <[i64, i32, i32, i64]>;
 793
 794
 795 class VOP <string opName> {
 796   string OpName = opName;
 797 }
 798
 799 class VOP2_REV <string revOp, bit isOrig> {
 800   string RevOp = revOp;
 801   bit IsOrig = isOrig;
 802 }
 803
 804 class AtomicNoRet <string noRetOp, bit isRet> {
 805   string NoRetOp = noRetOp;
 806   bit IsRet = isRet;
 807 }
 808
 809 class VOP1_Pseudo <dag outs, dag ins, list<dag> pattern, string opName> :
 810   VOP1Common <outs, ins, "", pattern>,
 811   VOP <opName>,
 812   SIMCInstr <opName#"_e32", SISubtarget.NONE> {
 813   let isPseudo = 1;
 814 }
 815
 816 multiclass VOP1_m <vop1 op, dag outs, dag ins, string asm, list<dag> pattern,
 817                    string opName> {
 818   def "" : VOP1_Pseudo <outs, ins, pattern, opName>;
 819
 820   def _si : VOP1<op.SI, outs, ins, asm, []>,
 821             SIMCInstr <opName#"_e32", SISubtarget.SI>;
 822   def _vi : VOP1<op.VI, outs, ins, asm, []>,
 823             SIMCInstr <opName#"_e32", SISubtarget.VI>;
 824 }
 825
 826 multiclass VOP1SI_m <vop1 op, dag outs, dag ins, string asm, list<dag> pattern,
 827                    string opName> {
 828   def "" : VOP1_Pseudo <outs, ins, pattern, opName>;
 829
 830   def _si : VOP1<op.SI, outs, ins, asm, []>,
 831             SIMCInstr <opName#"_e32", SISubtarget.SI>;
 832   // No VI instruction. This class is for SI only.
 833 }
 834
 835 class VOP2_Pseudo <dag outs, dag ins, list<dag> pattern, string opName> :
 836   VOP2Common <outs, ins, "", pattern>,
 837   VOP <opName>,
 838   SIMCInstr<opName#"_e32", SISubtarget.NONE> {
 839   let isPseudo = 1;
 840 }
 841
 842 multiclass VOP2SI_m <vop2 op, dag outs, dag ins, string asm, list<dag> pattern,
 843                      string opName, string revOp> {
 844   def "" : VOP2_Pseudo <outs, ins, pattern, opName>,
 845            VOP2_REV<revOp#"_e32", !eq(revOp, opName)>;
 846
 847   def _si : VOP2 <op.SI, outs, ins, opName#asm, []>,
 848             SIMCInstr <opName#"_e32", SISubtarget.SI>;
 849 }
 850
 851 multiclass VOP2_m <vop2 op, dag outs, dag ins, string asm, list<dag> pattern,
 852                    string opName, string revOp> {
 853   def "" : VOP2_Pseudo <outs, ins, pattern, opName>,
 854            VOP2_REV<revOp#"_e32", !eq(revOp, opName)>;
 855
 856   def _si : VOP2 <op.SI, outs, ins, opName#asm, []>,
 857             SIMCInstr <opName#"_e32", SISubtarget.SI>;
 858   def _vi : VOP2 <op.VI, outs, ins, opName#asm, []>,
 859             SIMCInstr <opName#"_e32", SISubtarget.VI>;
 860 }
 861
 862 class VOP3DisableFields <bit HasSrc1, bit HasSrc2, bit HasModifiers> {
 863
 864   bits<2> src0_modifiers = !if(HasModifiers, ?, 0);
 865   bits<2> src1_modifiers = !if(HasModifiers, !if(HasSrc1, ?, 0), 0);
 866   bits<2> src2_modifiers = !if(HasModifiers, !if(HasSrc2, ? ,0) ,0);
 867   bits<2> omod = !if(HasModifiers, ?, 0);
 868   bits<1> clamp = !if(HasModifiers, ?, 0);
 869   bits<9> src1 = !if(HasSrc1, ?, 0);
 870   bits<9> src2 = !if(HasSrc2, ?, 0);
 871 }
 872
 873 class VOP3_Pseudo <dag outs, dag ins, list<dag> pattern, string opName> :
 874   VOP3Common <outs, ins, "", pattern>,
 875   VOP <opName>,
 876   SIMCInstr<opName#"_e64", SISubtarget.NONE> {
 877   let isPseudo = 1;
 878 }
 879
 880 class VOP3_Real_si <bits<9> op, dag outs, dag ins, string asm, string opName> :
 881   VOP3Common <outs, ins, asm, []>,
 882   VOP3e <op>,
 883   SIMCInstr<opName#"_e64", SISubtarget.SI>;
 884
 885 class VOP3_Real_vi <bits<10> op, dag outs, dag ins, string asm, string opName> :
 886   VOP3Common <outs, ins, asm, []>,
 887   VOP3e_vi <op>,
 888   SIMCInstr <opName#"_e64", SISubtarget.VI>;
 889
 890 multiclass VOP3_m <vop op, dag outs, dag ins, string asm, list<dag> pattern,
 891                    string opName, int NumSrcArgs, bit HasMods = 1> {
 892
 893   def "" : VOP3_Pseudo <outs, ins, pattern, opName>;
 894
 895   def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>,
 896             VOP3DisableFields<!if(!eq(NumSrcArgs, 1), 0, 1),
 897                               !if(!eq(NumSrcArgs, 2), 0, 1),
 898                               HasMods>;
 899   def _vi : VOP3_Real_vi <op.VI3, outs, ins, asm, opName>,
 900             VOP3DisableFields<!if(!eq(NumSrcArgs, 1), 0, 1),
 901                               !if(!eq(NumSrcArgs, 2), 0, 1),
 902                               HasMods>;
 903 }
 904
 905 // VOP3_m without source modifiers
 906 multiclass VOP3_m_nosrcmod <vop op, dag outs, dag ins, string asm, list<dag> pattern,
 907                    string opName, int NumSrcArgs, bit HasMods = 1> {
 908
 909   def "" : VOP3_Pseudo <outs, ins, pattern, opName>;
 910
 911   let src0_modifiers = 0,
 912       src1_modifiers = 0,
 913       src2_modifiers = 0 in {
 914     def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>;
 915     def _vi : VOP3_Real_vi <op.VI3, outs, ins, asm, opName>;
 916   }
 917 }
 918
 919 multiclass VOP3_1_m <vop op, dag outs, dag ins, string asm,
 920                      list<dag> pattern, string opName, bit HasMods = 1> {
 921
 922   def "" : VOP3_Pseudo <outs, ins, pattern, opName>;
 923
 924   def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>,
 925             VOP3DisableFields<0, 0, HasMods>;
 926
 927   def _vi : VOP3_Real_vi <op.VI3, outs, ins, asm, opName>,
 928             VOP3DisableFields<0, 0, HasMods>;
 929 }
 930
 931 multiclass VOP3SI_1_m <vop op, dag outs, dag ins, string asm,
 932                      list<dag> pattern, string opName, bit HasMods = 1> {
 933
 934   def "" : VOP3_Pseudo <outs, ins, pattern, opName>;
 935
 936   def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>,
 937             VOP3DisableFields<0, 0, HasMods>;
 938   // No VI instruction. This class is for SI only.
 939 }
 940
 941 multiclass VOP3_2_m <vop op, dag outs, dag ins, string asm,
 942                      list<dag> pattern, string opName, string revOp,
 943                      bit HasMods = 1, bit UseFullOp = 0> {
 944
 945   def "" : VOP3_Pseudo <outs, ins, pattern, opName>,
 946            VOP2_REV<revOp#"_e64", !eq(revOp, opName)>;
 947
 948   def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>,
 949             VOP3DisableFields<1, 0, HasMods>;
 950
 951   def _vi : VOP3_Real_vi <op.VI3, outs, ins, asm, opName>,
 952             VOP3DisableFields<1, 0, HasMods>;
 953 }
 954
 955 multiclass VOP3SI_2_m <vop op, dag outs, dag ins, string asm,
 956                      list<dag> pattern, string opName, string revOp,
 957                      bit HasMods = 1, bit UseFullOp = 0> {
 958
 959   def "" : VOP3_Pseudo <outs, ins, pattern, opName>,
 960            VOP2_REV<revOp#"_e64", !eq(revOp, opName)>;
 961
 962   def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>,
 963             VOP3DisableFields<1, 0, HasMods>;
 964
 965   // No VI instruction. This class is for SI only.
 966 }
 967
 968 multiclass VOP3b_2_m <vop op, dag outs, dag ins, string asm,
 969                       list<dag> pattern, string opName, string revOp,
 970                       bit HasMods = 1, bit UseFullOp = 0> {
 971   def "" : VOP3_Pseudo <outs, ins, pattern, opName>,
 972            VOP2_REV<revOp#"_e64", !eq(revOp, opName)>;
 973
 974   // The VOP2 variant puts the carry out into VCC, the VOP3 variant
 975   // can write it into any SGPR. We currently don't use the carry out,
 976   // so for now hardcode it to VCC as well.
 977   let sdst = SIOperand.VCC, Defs = [VCC] in {
 978     def _si : VOP3b <op.SI3, outs, ins, asm, []>,
 979               VOP3DisableFields<1, 0, HasMods>,
 980               SIMCInstr<opName#"_e64", SISubtarget.SI>;
 981
 982     // TODO: Do we need this VI variant here?
 983     /*def _vi : VOP3b_vi <op.VI3, outs, ins, asm, []>,
 984               VOP3DisableFields<1, 0, HasMods>,
 985               SIMCInstr<opName#"_e64", SISubtarget.VI>;*/
 986   } // End sdst = SIOperand.VCC, Defs = [VCC]
 987 }
 988
 989 multiclass VOP3_C_m <vop op, dag outs, dag ins, string asm,
 990                      list<dag> pattern, string opName,
 991                      bit HasMods, bit defExec> {
 992
 993   def "" : VOP3_Pseudo <outs, ins, pattern, opName>;
 994
 995   def _si : VOP3_Real_si <op.SI3, outs, ins, asm, opName>,
 996             VOP3DisableFields<1, 0, HasMods> {
 997     let Defs = !if(defExec, [EXEC], []);
 998   }
 999
1000   def _vi : VOP3_Real_vi <op.VI3, outs, ins, asm, opName>,
1001             VOP3DisableFields<1, 0, HasMods> {
1002     let Defs = !if(defExec, [EXEC], []);
1003   }
1004 }
1005
1006 // An instruction that is VOP2 on SI and VOP3 on VI, no modifiers.
1007 multiclass VOP2SI_3VI_m <vop3 op, string opName, dag outs, dag ins,
1008                          string asm, list<dag> pattern = []> {
1009   let isPseudo = 1 in {
1010     def "" : VOPAnyCommon <outs, ins, "", pattern>,
1011              SIMCInstr<opName, SISubtarget.NONE>;
1012   }
1013
1014   def _si : VOP2 <op.SI3{5-0}, outs, ins, asm, []>,
1015             SIMCInstr <opName, SISubtarget.SI>;
1016
1017   def _vi : VOP3Common <outs, ins, asm, []>,
1018             VOP3e_vi <op.VI3>,
1019             VOP3DisableFields <1, 0, 0>,
1020             SIMCInstr <opName, SISubtarget.VI>;
1021 }
1022
1023 multiclass VOP1_Helper <vop1 op, string opName, dag outs,
1024                         dag ins32, string asm32, list<dag> pat32,
1025                         dag ins64, string asm64, list<dag> pat64,
1026                         bit HasMods> {
1027
1028   defm _e32 : VOP1_m <op, outs, ins32, opName#asm32, pat32, opName>;
1029
1030   defm _e64 : VOP3_1_m <op, outs, ins64, opName#"_e64"#asm64, pat64, opName, HasMods>;
1031 }
1032
1033 multiclass VOP1Inst <vop1 op, string opName, VOPProfile P,
1034                      SDPatternOperator node = null_frag> : VOP1_Helper <
1035   op, opName, P.Outs,
1036   P.Ins32, P.Asm32, [],
1037   P.Ins64, P.Asm64,
1038   !if(P.HasModifiers,
1039       [(set P.DstVT:$dst, (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0,
1040                                 i32:$src0_modifiers, i1:$clamp, i32:$omod))))],
1041       [(set P.DstVT:$dst, (node P.Src0VT:$src0))]),
1042   P.HasModifiers
1043 >;
1044
1045 multiclass VOP1InstSI <vop1 op, string opName, VOPProfile P,
1046                        SDPatternOperator node = null_frag> {
1047
1048   defm _e32 : VOP1SI_m <op, P.Outs, P.Ins32, opName#P.Asm32, [], opName>;
1049
1050   defm _e64 : VOP3SI_1_m <op, P.Outs, P.Ins64, opName#P.Asm64,
1051     !if(P.HasModifiers,
1052       [(set P.DstVT:$dst, (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0,
1053                                 i32:$src0_modifiers, i1:$clamp, i32:$omod))))],
1054       [(set P.DstVT:$dst, (node P.Src0VT:$src0))]),
1055     opName, P.HasModifiers>;
1056 }
1057
1058 multiclass VOP2_Helper <vop2 op, string opName, dag outs,
1059                         dag ins32, string asm32, list<dag> pat32,
1060                         dag ins64, string asm64, list<dag> pat64,
1061                         string revOp, bit HasMods> {
1062   defm _e32 : VOP2_m <op, outs, ins32, asm32, pat32, opName, revOp>;
1063
1064   defm _e64 : VOP3_2_m <op,
1065     outs, ins64, opName#"_e64"#asm64, pat64, opName, revOp, HasMods
1066   >;
1067 }
1068
1069 multiclass VOP2Inst <vop2 op, string opName, VOPProfile P,
1070                      SDPatternOperator node = null_frag,
1071                      string revOp = opName> : VOP2_Helper <
1072   op, opName, P.Outs,
1073   P.Ins32, P.Asm32, [],
1074   P.Ins64, P.Asm64,
1075   !if(P.HasModifiers,
1076       [(set P.DstVT:$dst,
1077            (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1078                                       i1:$clamp, i32:$omod)),
1079                  (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers))))],
1080       [(set P.DstVT:$dst, (node P.Src0VT:$src0, P.Src1VT:$src1))]),
1081   revOp, P.HasModifiers
1082 >;
1083
1084 multiclass VOP2InstSI <vop2 op, string opName, VOPProfile P,
1085                        SDPatternOperator node = null_frag,
1086                        string revOp = opName> {
1087   defm _e32 : VOP2SI_m <op, P.Outs, P.Ins32, P.Asm32, [], opName, revOp>;
1088
1089   defm _e64 : VOP3SI_2_m <op, P.Outs, P.Ins64, opName#"_e64"#P.Asm64,
1090     !if(P.HasModifiers,
1091         [(set P.DstVT:$dst,
1092              (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1093                                         i1:$clamp, i32:$omod)),
1094                    (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers))))],
1095         [(set P.DstVT:$dst, (node P.Src0VT:$src0, P.Src1VT:$src1))]),
1096     opName, revOp, P.HasModifiers>;
1097 }
1098
1099 multiclass VOP2b_Helper <vop2 op, string opName, dag outs,
1100                          dag ins32, string asm32, list<dag> pat32,
1101                          dag ins64, string asm64, list<dag> pat64,
1102                          string revOp, bit HasMods> {
1103
1104   defm _e32 : VOP2_m <op, outs, ins32, asm32, pat32, opName, revOp>;
1105
1106   defm _e64 : VOP3b_2_m <op,
1107     outs, ins64, opName#"_e64"#asm64, pat64, opName, revOp, HasMods
1108   >;
1109 }
1110
1111 multiclass VOP2bInst <vop2 op, string opName, VOPProfile P,
1112                       SDPatternOperator node = null_frag,
1113                       string revOp = opName> : VOP2b_Helper <
1114   op, opName, P.Outs,
1115   P.Ins32, P.Asm32, [],
1116   P.Ins64, P.Asm64,
1117   !if(P.HasModifiers,
1118       [(set P.DstVT:$dst,
1119            (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1120                                       i1:$clamp, i32:$omod)),
1121                  (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers))))],
1122       [(set P.DstVT:$dst, (node P.Src0VT:$src0, P.Src1VT:$src1))]),
1123   revOp, P.HasModifiers
1124 >;
1125
1126 // A VOP2 instruction that is VOP3-only on VI.
1127 multiclass VOP2_VI3_Helper <vop23 op, string opName, dag outs,
1128                             dag ins32, string asm32, list<dag> pat32,
1129                             dag ins64, string asm64, list<dag> pat64,
1130                             string revOp, bit HasMods> {
1131   defm _e32 : VOP2SI_m <op, outs, ins32, asm32, pat32, opName, revOp>;
1132
1133   defm _e64 : VOP3_2_m <op, outs, ins64, opName#"_e64"#asm64, pat64, opName,
1134                         revOp, HasMods>;
1135 }
1136
1137 multiclass VOP2_VI3_Inst <vop23 op, string opName, VOPProfile P,
1138                           SDPatternOperator node = null_frag,
1139                           string revOp = opName>
1140                           : VOP2_VI3_Helper <
1141   op, opName, P.Outs,
1142   P.Ins32, P.Asm32, [],
1143   P.Ins64, P.Asm64,
1144   !if(P.HasModifiers,
1145       [(set P.DstVT:$dst,
1146            (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1147                                       i1:$clamp, i32:$omod)),
1148                  (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers))))],
1149       [(set P.DstVT:$dst, (node P.Src0VT:$src0, P.Src1VT:$src1))]),
1150   revOp, P.HasModifiers
1151 >;
1152
1153 class VOPC_Pseudo <dag outs, dag ins, list<dag> pattern, string opName> :
1154   VOPCCommon <ins, "", pattern>,
1155   VOP <opName>,
1156   SIMCInstr<opName#"_e32", SISubtarget.NONE> {
1157   let isPseudo = 1;
1158 }
1159
1160 multiclass VOPC_m <vopc op, dag outs, dag ins, string asm, list<dag> pattern,
1161                    string opName, bit DefExec> {
1162   def "" : VOPC_Pseudo <outs, ins, pattern, opName>;
1163
1164   def _si : VOPC<op.SI, ins, asm, []>,
1165             SIMCInstr <opName#"_e32", SISubtarget.SI> {
1166     let Defs = !if(DefExec, [EXEC], []);
1167   }
1168
1169   def _vi : VOPC<op.VI, ins, asm, []>,
1170             SIMCInstr <opName#"_e32", SISubtarget.VI> {
1171     let Defs = !if(DefExec, [EXEC], []);
1172   }
1173 }
1174
1175 multiclass VOPC_Helper <vopc op, string opName,
1176                         dag ins32, string asm32, list<dag> pat32,
1177                         dag out64, dag ins64, string asm64, list<dag> pat64,
1178                         bit HasMods, bit DefExec> {
1179   defm _e32 : VOPC_m <op, (outs), ins32, opName#asm32, pat32, opName, DefExec>;
1180
1181   defm _e64 : VOP3_C_m <op, out64, ins64, opName#"_e64"#asm64, pat64,
1182                         opName, HasMods, DefExec>;
1183 }
1184
1185 multiclass VOPCInst <vopc op, string opName,
1186                      VOPProfile P, PatLeaf cond = COND_NULL,
1187                      bit DefExec = 0> : VOPC_Helper <
1188   op, opName,
1189   P.Ins32, P.Asm32, [],
1190   (outs SReg_64:$dst), P.Ins64, P.Asm64,
1191   !if(P.HasModifiers,
1192       [(set i1:$dst,
1193           (setcc (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1194                                       i1:$clamp, i32:$omod)),
1195                  (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers)),
1196                  cond))],
1197       [(set i1:$dst, (setcc P.Src0VT:$src0, P.Src1VT:$src1, cond))]),
1198   P.HasModifiers, DefExec
1199 >;
1200
1201 multiclass VOPCClassInst <vopc op, string opName, VOPProfile P,
1202                      bit DefExec = 0> : VOPC_Helper <
1203   op, opName,
1204   P.Ins32, P.Asm32, [],
1205   (outs SReg_64:$dst), P.Ins64, P.Asm64,
1206   !if(P.HasModifiers,
1207       [(set i1:$dst,
1208           (AMDGPUfp_class (P.Src0VT (VOP3Mods0Clamp0OMod P.Src0VT:$src0, i32:$src0_modifiers)), P.Src1VT:$src1))],
1209       [(set i1:$dst, (AMDGPUfp_class P.Src0VT:$src0, P.Src1VT:$src1))]),
1210   P.HasModifiers, DefExec
1211 >;
1212
1213
1214 multiclass VOPC_F32 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1215   VOPCInst <op, opName, VOP_F32_F32_F32, cond>;
1216
1217 multiclass VOPC_F64 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1218   VOPCInst <op, opName, VOP_F64_F64_F64, cond>;
1219
1220 multiclass VOPC_I32 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1221   VOPCInst <op, opName, VOP_I32_I32_I32, cond>;
1222
1223 multiclass VOPC_I64 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1224   VOPCInst <op, opName, VOP_I64_I64_I64, cond>;
1225
1226
1227 multiclass VOPCX <vopc op, string opName, VOPProfile P,
1228                   PatLeaf cond = COND_NULL>
1229   : VOPCInst <op, opName, P, cond, 1>;
1230
1231 multiclass VOPCX_F32 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1232   VOPCX <op, opName, VOP_F32_F32_F32, cond>;
1233
1234 multiclass VOPCX_F64 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1235   VOPCX <op, opName, VOP_F64_F64_F64, cond>;
1236
1237 multiclass VOPCX_I32 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1238   VOPCX <op, opName, VOP_I32_I32_I32, cond>;
1239
1240 multiclass VOPCX_I64 <vopc op, string opName, PatLeaf cond = COND_NULL> :
1241   VOPCX <op, opName, VOP_I64_I64_I64, cond>;
1242
1243 multiclass VOP3_Helper <vop3 op, string opName, dag outs, dag ins, string asm,
1244                         list<dag> pat, int NumSrcArgs, bit HasMods> : VOP3_m <
1245     op, outs, ins, opName#asm, pat, opName, NumSrcArgs, HasMods
1246 >;
1247
1248 multiclass VOPC_CLASS_F32 <vopc op, string opName> :
1249   VOPCClassInst <op, opName, VOP_I1_F32_I32, 0>;
1250
1251 multiclass VOPCX_CLASS_F32 <vopc op, string opName> :
1252   VOPCClassInst <op, opName, VOP_I1_F32_I32, 1>;
1253
1254 multiclass VOPC_CLASS_F64 <vopc op, string opName> :
1255   VOPCClassInst <op, opName, VOP_I1_F64_I32, 0>;
1256
1257 multiclass VOPCX_CLASS_F64 <vopc op, string opName> :
1258   VOPCClassInst <op, opName, VOP_I1_F64_I32, 1>;
1259
1260 multiclass VOP3Inst <vop3 op, string opName, VOPProfile P,
1261                      SDPatternOperator node = null_frag> : VOP3_Helper <
1262   op, opName, P.Outs, P.Ins64, P.Asm64,
1263   !if(!eq(P.NumSrcArgs, 3),
1264     !if(P.HasModifiers,
1265         [(set P.DstVT:$dst,
1266             (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1267                                        i1:$clamp, i32:$omod)),
1268                   (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers)),
1269                   (P.Src2VT (VOP3Mods P.Src2VT:$src2, i32:$src2_modifiers))))],
1270         [(set P.DstVT:$dst, (node P.Src0VT:$src0, P.Src1VT:$src1,
1271                                   P.Src2VT:$src2))]),
1272   !if(!eq(P.NumSrcArgs, 2),
1273     !if(P.HasModifiers,
1274         [(set P.DstVT:$dst,
1275             (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1276                                        i1:$clamp, i32:$omod)),
1277                   (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers))))],
1278         [(set P.DstVT:$dst, (node P.Src0VT:$src0, P.Src1VT:$src1))])
1279   /* P.NumSrcArgs == 1 */,
1280     !if(P.HasModifiers,
1281         [(set P.DstVT:$dst,
1282             (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers,
1283                                        i1:$clamp, i32:$omod))))],
1284         [(set P.DstVT:$dst, (node P.Src0VT:$src0))]))),
1285   P.NumSrcArgs, P.HasModifiers
1286 >;
1287
1288 multiclass VOP3b_Helper <vop op, RegisterClass vrc, RegisterOperand arc,
1289                     string opName, list<dag> pattern> :
1290   VOP3b_2_m <
1291   op, (outs vrc:$vdst, SReg_64:$sdst),
1292       (ins InputModsNoDefault:$src0_modifiers, arc:$src0,
1293            InputModsNoDefault:$src1_modifiers, arc:$src1,
1294            InputModsNoDefault:$src2_modifiers, arc:$src2,
1295            ClampMod:$clamp, omod:$omod),
1296   opName#" $vdst, $sdst, $src0_modifiers, $src1_modifiers, $src2_modifiers"#"$clamp"#"$omod", pattern,
1297   opName, opName, 1, 1
1298 >;
1299
1300 multiclass VOP3b_64 <vop3 op, string opName, list<dag> pattern> :
1301   VOP3b_Helper <op, VReg_64, VSrc_64, opName, pattern>;
1302
1303 multiclass VOP3b_32 <vop3 op, string opName, list<dag> pattern> :
1304   VOP3b_Helper <op, VGPR_32, VSrc_32, opName, pattern>;
1305
1306
1307 class Vop3ModPat<Instruction Inst, VOPProfile P, SDPatternOperator node> : Pat<
1308   (node (P.Src0VT (VOP3Mods0 P.Src0VT:$src0, i32:$src0_modifiers, i1:$clamp, i32:$omod)),
1309         (P.Src1VT (VOP3Mods P.Src1VT:$src1, i32:$src1_modifiers)),
1310         (P.Src2VT (VOP3Mods P.Src2VT:$src2, i32:$src2_modifiers))),
1311   (Inst i32:$src0_modifiers, P.Src0VT:$src0,
1312         i32:$src1_modifiers, P.Src1VT:$src1,
1313         i32:$src2_modifiers, P.Src2VT:$src2,
1314         i1:$clamp,
1315         i32:$omod)>;
1316
1317 //===----------------------------------------------------------------------===//
1318 // Interpolation opcodes
1319 //===----------------------------------------------------------------------===//
1320
1321 class VINTRP_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
1322   VINTRPCommon <outs, ins, "", pattern>,
1323   SIMCInstr<opName, SISubtarget.NONE> {
1324   let isPseudo = 1;
1325 }
1326
1327 class VINTRP_Real_si <bits <2> op, string opName, dag outs, dag ins,
1328                       string asm> :
1329   VINTRPCommon <outs, ins, asm, []>,
1330   VINTRPe <op>,
1331   SIMCInstr<opName, SISubtarget.SI>;
1332
1333 class VINTRP_Real_vi <bits <2> op, string opName, dag outs, dag ins,
1334                       string asm> :
1335   VINTRPCommon <outs, ins, asm, []>,
1336   VINTRPe_vi <op>,
1337   SIMCInstr<opName, SISubtarget.VI>;
1338
1339 multiclass VINTRP_m <bits <2> op, string opName, dag outs, dag ins, string asm,
1340                      string disableEncoding = "", string constraints = "",
1341                      list<dag> pattern = []> {
1342   let DisableEncoding = disableEncoding,
1343       Constraints = constraints in {
1344     def "" : VINTRP_Pseudo <opName, outs, ins, pattern>;
1345
1346     def _si : VINTRP_Real_si <op, opName, outs, ins, asm>;
1347
1348     def _vi : VINTRP_Real_vi <op, opName, outs, ins, asm>;
1349   }
1350 }
1351
1352 //===----------------------------------------------------------------------===//
1353 // Vector I/O classes
1354 //===----------------------------------------------------------------------===//
1355
1356 class DS_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
1357   DS <outs, ins, "", pattern>,
1358   SIMCInstr <opName, SISubtarget.NONE> {
1359   let isPseudo = 1;
1360 }
1361
1362 class DS_Real_si <bits<8> op, string opName, dag outs, dag ins, string asm> :
1363   DS <outs, ins, asm, []>,
1364   DSe <op>,
1365   SIMCInstr <opName, SISubtarget.SI>;
1366
1367 class DS_Real_vi <bits<8> op, string opName, dag outs, dag ins, string asm> :
1368   DS <outs, ins, asm, []>,
1369   DSe_vi <op>,
1370   SIMCInstr <opName, SISubtarget.VI>;
1371
1372 class DS_1A_Real_si <bits<8> op, string opName, dag outs, dag ins, string asm> :
1373   DS <outs, ins, asm, []>,
1374   DSe <op>,
1375   SIMCInstr <opName, SISubtarget.SI> {
1376
1377   // Single load interpret the 2 i8imm operands as a single i16 offset.
1378   bits<16> offset;
1379   let offset0 = offset{7-0};
1380   let offset1 = offset{15-8};
1381 }
1382
1383 class DS_1A_Real_vi <bits<8> op, string opName, dag outs, dag ins, string asm> :
1384   DS <outs, ins, asm, []>,
1385   DSe_vi <op>,
1386   SIMCInstr <opName, SISubtarget.VI> {
1387
1388   // Single load interpret the 2 i8imm operands as a single i16 offset.
1389   bits<16> offset;
1390   let offset0 = offset{7-0};
1391   let offset1 = offset{15-8};
1392 }
1393
1394 multiclass DS_1A_Load_m <bits<8> op, string opName, dag outs, dag ins, string asm,
1395                          list<dag> pat> {
1396   let hasSideEffects = 0, mayLoad = 1, mayStore = 0 in {
1397     def "" : DS_Pseudo <opName, outs, ins, pat>;
1398
1399     let data0 = 0, data1 = 0 in {
1400       def _si : DS_1A_Real_si <op, opName, outs, ins, asm>;
1401       def _vi : DS_1A_Real_vi <op, opName, outs, ins, asm>;
1402     }
1403   }
1404 }
1405
1406 multiclass DS_Load_Helper <bits<8> op, string asm, RegisterClass regClass>
1407     : DS_1A_Load_m <
1408   op,
1409   asm,
1410   (outs regClass:$vdst),
1411   (ins i1imm:$gds, VGPR_32:$addr, ds_offset:$offset, M0Reg:$m0),
1412   asm#" $vdst, $addr"#"$offset"#" [M0]",
1413   []>;
1414
1415 multiclass DS_Load2_m <bits<8> op, string opName, dag outs, dag ins, string asm,
1416                        list<dag> pat> {
1417   let hasSideEffects = 0, mayLoad = 1, mayStore = 0 in {
1418     def "" : DS_Pseudo <opName, outs, ins, pat>;
1419
1420     let data0 = 0, data1 = 0 in {
1421       def _si : DS_Real_si <op, opName, outs, ins, asm>;
1422       def _vi : DS_Real_vi <op, opName, outs, ins, asm>;
1423     }
1424   }
1425 }
1426
1427 multiclass DS_Load2_Helper <bits<8> op, string asm, RegisterClass regClass>
1428     : DS_Load2_m <
1429   op,
1430   asm,
1431   (outs regClass:$vdst),
1432   (ins i1imm:$gds, VGPR_32:$addr, ds_offset0:$offset0, ds_offset1:$offset1,
1433         M0Reg:$m0),
1434   asm#" $vdst, $addr"#"$offset0"#"$offset1 [M0]",
1435   []>;
1436
1437 multiclass DS_1A_Store_m <bits<8> op, string opName, dag outs, dag ins,
1438                           string asm, list<dag> pat> {
1439   let hasSideEffects = 0, mayLoad = 0, mayStore = 1 in {
1440     def "" : DS_Pseudo <opName, outs, ins, pat>;
1441
1442     let data1 = 0, vdst = 0 in {
1443       def _si : DS_1A_Real_si <op, opName, outs, ins, asm>;
1444       def _vi : DS_1A_Real_vi <op, opName, outs, ins, asm>;
1445     }
1446   }
1447 }
1448
1449 multiclass DS_Store_Helper <bits<8> op, string asm, RegisterClass regClass>
1450     : DS_1A_Store_m <
1451   op,
1452   asm,
1453   (outs),
1454   (ins i1imm:$gds, VGPR_32:$addr, regClass:$data0, ds_offset:$offset, M0Reg:$m0),
1455   asm#" $addr, $data0"#"$offset"#" [M0]",
1456   []>;
1457
1458 multiclass DS_Store_m <bits<8> op, string opName, dag outs, dag ins,
1459                        string asm, list<dag> pat> {
1460   let hasSideEffects = 0, mayLoad = 0, mayStore = 1 in {
1461     def "" : DS_Pseudo <opName, outs, ins, pat>;
1462
1463     let vdst = 0 in {
1464       def _si : DS_Real_si <op, opName, outs, ins, asm>;
1465       def _vi : DS_Real_vi <op, opName, outs, ins, asm>;
1466     }
1467   }
1468 }
1469
1470 multiclass DS_Store2_Helper <bits<8> op, string asm, RegisterClass regClass>
1471     : DS_Store_m <
1472   op,
1473   asm,
1474   (outs),
1475   (ins i1imm:$gds, VGPR_32:$addr, regClass:$data0, regClass:$data1,
1476        ds_offset0:$offset0, ds_offset1:$offset1, M0Reg:$m0),
1477   asm#" $addr, $data0, $data1"#"$offset0"#"$offset1 [M0]",
1478   []>;
1479
1480 // 1 address, 1 data.
1481 multiclass DS_1A1D_RET_m <bits<8> op, string opName, dag outs, dag ins,
1482                           string asm, list<dag> pat, string noRetOp> {
1483   let mayLoad = 1, mayStore = 1,
1484       hasPostISelHook = 1 // Adjusted to no return version.
1485       in {
1486     def "" : DS_Pseudo <opName, outs, ins, pat>,
1487              AtomicNoRet<noRetOp, 1>;
1488
1489     let data1 = 0 in {
1490       def _si : DS_1A_Real_si <op, opName, outs, ins, asm>;
1491       def _vi : DS_1A_Real_vi <op, opName, outs, ins, asm>;
1492     }
1493   }
1494 }
1495
1496 multiclass DS_1A1D_RET <bits<8> op, string asm, RegisterClass rc,
1497                         string noRetOp = ""> : DS_1A1D_RET_m <
1498   op, asm,
1499   (outs rc:$vdst),
1500   (ins i1imm:$gds, VGPR_32:$addr, rc:$data0, ds_offset:$offset, M0Reg:$m0),
1501   asm#" $vdst, $addr, $data0"#"$offset"#" [M0]", [], noRetOp>;
1502
1503 // 1 address, 2 data.
1504 multiclass DS_1A2D_RET_m <bits<8> op, string opName, dag outs, dag ins,
1505                           string asm, list<dag> pat, string noRetOp> {
1506   let mayLoad = 1, mayStore = 1,
1507       hasPostISelHook = 1 // Adjusted to no return version.
1508       in {
1509     def "" : DS_Pseudo <opName, outs, ins, pat>,
1510              AtomicNoRet<noRetOp, 1>;
1511
1512     def _si : DS_1A_Real_si <op, opName, outs, ins, asm>;
1513     def _vi : DS_1A_Real_vi <op, opName, outs, ins, asm>;
1514   }
1515 }
1516
1517 multiclass DS_1A2D_RET <bits<8> op, string asm, RegisterClass rc,
1518                    string noRetOp = ""> : DS_1A2D_RET_m <
1519   op, asm,
1520   (outs rc:$vdst),
1521   (ins i1imm:$gds, VGPR_32:$addr, rc:$data0, rc:$data1, ds_offset:$offset, M0Reg:$m0),
1522   asm#" $vdst, $addr, $data0, $data1"#"$offset"#" [M0]",
1523   [], noRetOp>;
1524
1525 // 1 address, 2 data.
1526 multiclass DS_1A2D_NORET_m <bits<8> op, string opName, dag outs, dag ins,
1527                             string asm, list<dag> pat, string noRetOp> {
1528   let mayLoad = 1, mayStore = 1 in {
1529     def "" : DS_Pseudo <opName, outs, ins, pat>,
1530              AtomicNoRet<noRetOp, 0>;
1531
1532     def _si : DS_1A_Real_si <op, opName, outs, ins, asm>;
1533     def _vi : DS_1A_Real_vi <op, opName, outs, ins, asm>;
1534   }
1535 }
1536
1537 multiclass DS_1A2D_NORET <bits<8> op, string asm, RegisterClass rc,
1538                      string noRetOp = asm> : DS_1A2D_NORET_m <
1539   op, asm,
1540   (outs),
1541   (ins i1imm:$gds, VGPR_32:$addr, rc:$data0, rc:$data1, ds_offset:$offset, M0Reg:$m0),
1542   asm#" $addr, $data0, $data1"#"$offset"#" [M0]",
1543   [], noRetOp>;
1544
1545 // 1 address, 1 data.
1546 multiclass DS_1A1D_NORET_m <bits<8> op, string opName, dag outs, dag ins,
1547                             string asm, list<dag> pat, string noRetOp> {
1548   let mayLoad = 1, mayStore = 1 in {
1549     def "" : DS_Pseudo <opName, outs, ins, pat>,
1550              AtomicNoRet<noRetOp, 0>;
1551
1552     let data1 = 0 in {
1553       def _si : DS_1A_Real_si <op, opName, outs, ins, asm>;
1554       def _vi : DS_1A_Real_vi <op, opName, outs, ins, asm>;
1555     }
1556   }
1557 }
1558
1559 multiclass DS_1A1D_NORET <bits<8> op, string asm, RegisterClass rc,
1560                           string noRetOp = asm> : DS_1A1D_NORET_m <
1561   op, asm,
1562   (outs),
1563   (ins i1imm:$gds, VGPR_32:$addr, rc:$data0, ds_offset:$offset, M0Reg:$m0),
1564   asm#" $addr, $data0"#"$offset"#" [M0]",
1565   [], noRetOp>;
1566
1567 //===----------------------------------------------------------------------===//
1568 // MTBUF classes
1569 //===----------------------------------------------------------------------===//
1570
1571 class MTBUF_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
1572   MTBUF <outs, ins, "", pattern>,
1573   SIMCInstr<opName, SISubtarget.NONE> {
1574   let isPseudo = 1;
1575 }
1576
1577 class MTBUF_Real_si <bits<3> op, string opName, dag outs, dag ins,
1578                     string asm> :
1579   MTBUF <outs, ins, asm, []>,
1580   MTBUFe <op>,
1581   SIMCInstr<opName, SISubtarget.SI>;
1582
1583 class MTBUF_Real_vi <bits<4> op, string opName, dag outs, dag ins, string asm> :
1584   MTBUF <outs, ins, asm, []>,
1585   MTBUFe_vi <op>,
1586   SIMCInstr <opName, SISubtarget.VI>;
1587
1588 multiclass MTBUF_m <bits<3> op, string opName, dag outs, dag ins, string asm,
1589                     list<dag> pattern> {
1590
1591   def "" : MTBUF_Pseudo <opName, outs, ins, pattern>;
1592
1593   def _si : MTBUF_Real_si <op, opName, outs, ins, asm>;
1594
1595   def _vi : MTBUF_Real_vi <{0, op{2}, op{1}, op{0}}, opName, outs, ins, asm>;
1596
1597 }
1598
1599 let mayStore = 1, mayLoad = 0 in {
1600
1601 multiclass MTBUF_Store_Helper <bits<3> op, string opName,
1602                                RegisterClass regClass> : MTBUF_m <
1603   op, opName, (outs),
1604   (ins regClass:$vdata, u16imm:$offset, i1imm:$offen, i1imm:$idxen, i1imm:$glc,
1605    i1imm:$addr64, i8imm:$dfmt, i8imm:$nfmt, VGPR_32:$vaddr,
1606    SReg_128:$srsrc, i1imm:$slc, i1imm:$tfe, SCSrc_32:$soffset),
1607   opName#" $vdata, $offset, $offen, $idxen, $glc, $addr64, $dfmt,"
1608         #" $nfmt, $vaddr, $srsrc, $slc, $tfe, $soffset", []
1609 >;
1610
1611 } // mayStore = 1, mayLoad = 0
1612
1613 let mayLoad = 1, mayStore = 0 in {
1614
1615 multiclass MTBUF_Load_Helper <bits<3> op, string opName,
1616                               RegisterClass regClass> : MTBUF_m <
1617   op, opName, (outs regClass:$dst),
1618   (ins u16imm:$offset, i1imm:$offen, i1imm:$idxen, i1imm:$glc, i1imm:$addr64,
1619        i8imm:$dfmt, i8imm:$nfmt, VGPR_32:$vaddr, SReg_128:$srsrc,
1620        i1imm:$slc, i1imm:$tfe, SCSrc_32:$soffset),
1621   opName#" $dst, $offset, $offen, $idxen, $glc, $addr64, $dfmt,"
1622         #" $nfmt, $vaddr, $srsrc, $slc, $tfe, $soffset", []
1623 >;
1624
1625 } // mayLoad = 1, mayStore = 0
1626
1627 //===----------------------------------------------------------------------===//
1628 // MUBUF classes
1629 //===----------------------------------------------------------------------===//
1630
1631 class mubuf <bits<7> si, bits<7> vi = si> {
1632   field bits<7> SI = si;
1633   field bits<7> VI = vi;
1634 }
1635
1636 class MUBUFAddr64Table <bit is_addr64, string suffix = ""> {
1637   bit IsAddr64 = is_addr64;
1638   string OpName = NAME # suffix;
1639 }
1640
1641 class MUBUF_Pseudo <string opName, dag outs, dag ins, list<dag> pattern> :
1642   MUBUF <outs, ins, "", pattern>,
1643   SIMCInstr<opName, SISubtarget.NONE> {
1644   let isPseudo = 1;
1645
1646   // dummy fields, so that we can use let statements around multiclasses
1647   bits<1> offen;
1648   bits<1> idxen;
1649   bits<8> vaddr;
1650   bits<1> glc;
1651   bits<1> slc;
1652   bits<1> tfe;
1653   bits<8> soffset;
1654 }
1655
1656 class MUBUF_Real_si <mubuf op, string opName, dag outs, dag ins,
1657                      string asm> :
1658   MUBUF <outs, ins, asm, []>,
1659   MUBUFe <op.SI>,
1660   SIMCInstr<opName, SISubtarget.SI> {
1661   let lds = 0;
1662 }
1663
1664 class MUBUF_Real_vi <mubuf op, string opName, dag outs, dag ins,
1665                      string asm> :
1666   MUBUF <outs, ins, asm, []>,
1667   MUBUFe_vi <op.VI>,
1668   SIMCInstr<opName, SISubtarget.VI> {
1669   let lds = 0;
1670 }
1671
1672 multiclass MUBUF_m <mubuf op, string opName, dag outs, dag ins, string asm,
1673                     list<dag> pattern> {
1674
1675   def "" : MUBUF_Pseudo <opName, outs, ins, pattern>,
1676            MUBUFAddr64Table <0>;
1677
1678   let addr64 = 0 in {
1679     def _si : MUBUF_Real_si <op, opName, outs, ins, asm>;
1680   }
1681
1682   def _vi : MUBUF_Real_vi <op, opName, outs, ins, asm>;
1683 }
1684
1685 multiclass MUBUFAddr64_m <mubuf op, string opName, dag outs,
1686                           dag ins, string asm, list<dag> pattern> {
1687
1688   def "" : MUBUF_Pseudo <opName, outs, ins, pattern>,
1689            MUBUFAddr64Table <1>;
1690
1691   let addr64 = 1 in {
1692     def _si : MUBUF_Real_si <op, opName, outs, ins, asm>;
1693   }
1694
1695   // There is no VI version. If the pseudo is selected, it should be lowered
1696   // for VI appropriately.
1697 }
1698
1699 class MUBUF_si <bits<7> op, dag outs, dag ins, string asm, list<dag> pattern> :
1700   MUBUF <outs, ins, asm, pattern>, MUBUFe <op> {
1701   let lds = 0;
1702 }
1703
1704 multiclass MUBUFAtomicOffset_m <mubuf op, string opName, dag outs, dag ins,
1705                                 string asm, list<dag> pattern, bit is_return> {
1706
1707   def "" : MUBUF_Pseudo <opName, outs, ins, pattern>,
1708            MUBUFAddr64Table <0, !if(is_return, "_RTN", "")>,
1709            AtomicNoRet<NAME#"_OFFSET", is_return>;
1710
1711   let offen = 0, idxen = 0, tfe = 0, vaddr = 0 in {
1712     let addr64 = 0 in {
1713       def _si : MUBUF_Real_si <op, opName, outs, ins, asm>;
1714     }
1715
1716     def _vi : MUBUF_Real_vi <op, opName, outs, ins, asm>;
1717   }
1718 }
1719
1720 multiclass MUBUFAtomicAddr64_m <mubuf op, string opName, dag outs, dag ins,
1721                                 string asm, list<dag> pattern, bit is_return> {
1722
1723   def "" : MUBUF_Pseudo <opName, outs, ins, pattern>,
1724            MUBUFAddr64Table <1, !if(is_return, "_RTN", "")>,
1725            AtomicNoRet<NAME#"_ADDR64", is_return>;
1726
1727   let offen = 0, idxen = 0, addr64 = 1, tfe = 0 in {
1728     def _si : MUBUF_Real_si <op, opName, outs, ins, asm>;
1729   }
1730
1731   // There is no VI version. If the pseudo is selected, it should be lowered
1732   // for VI appropriately.
1733 }
1734
1735 multiclass MUBUF_Atomic <mubuf op, string name, RegisterClass rc,
1736                          ValueType vt, SDPatternOperator atomic> {
1737
1738   let mayStore = 1, mayLoad = 1, hasPostISelHook = 1 in {
1739
1740     // No return variants
1741     let glc = 0 in {
1742
1743       defm _ADDR64 : MUBUFAtomicAddr64_m <
1744         op, name#"_addr64", (outs),
1745         (ins rc:$vdata, SReg_128:$srsrc, VReg_64:$vaddr,
1746              mbuf_offset:$offset, slc:$slc),
1747         name#" $vdata, $vaddr, $srsrc, 0 addr64"#"$offset"#"$slc", [], 0
1748       >;
1749
1750       defm _OFFSET : MUBUFAtomicOffset_m <
1751         op, name#"_offset", (outs),
1752         (ins rc:$vdata, SReg_128:$srsrc, mbuf_offset:$offset,
1753              SCSrc_32:$soffset, slc:$slc),
1754         name#" $vdata, $srsrc, $soffset"#"$offset"#"$slc", [], 0
1755       >;
1756     } // glc = 0
1757
1758     // Variant that return values
1759     let glc = 1, Constraints = "$vdata = $vdata_in",
1760         DisableEncoding = "$vdata_in"  in {
1761
1762       defm _RTN_ADDR64 : MUBUFAtomicAddr64_m <
1763         op, name#"_rtn_addr64", (outs rc:$vdata),
1764         (ins rc:$vdata_in, SReg_128:$srsrc, VReg_64:$vaddr,
1765              mbuf_offset:$offset, SSrc_32:$soffset, slc:$slc),
1766         name#" $vdata, $vaddr, $srsrc, $soffset addr64"#"$offset"#" glc"#"$slc",
1767         [(set vt:$vdata,
1768          (atomic (MUBUFAddr64Atomic v4i32:$srsrc, i64:$vaddr, i32:$soffset,
1769                                     i16:$offset, i1:$slc), vt:$vdata_in))], 1
1770       >;
1771
1772       defm _RTN_OFFSET : MUBUFAtomicOffset_m <
1773         op, name#"_rtn_offset", (outs rc:$vdata),
1774         (ins rc:$vdata_in, SReg_128:$srsrc, mbuf_offset:$offset,
1775              SCSrc_32:$soffset, slc:$slc),
1776         name#" $vdata, $srsrc, $soffset"#"$offset"#" glc $slc",
1777         [(set vt:$vdata,
1778          (atomic (MUBUFOffsetAtomic v4i32:$srsrc, i32:$soffset, i16:$offset,
1779                                     i1:$slc), vt:$vdata_in))], 1
1780       >;
1781
1782     } // glc = 1
1783
1784   } // mayStore = 1, mayLoad = 1, hasPostISelHook = 1
1785 }
1786
1787 multiclass MUBUF_Load_Helper <mubuf op, string name, RegisterClass regClass,
1788                               ValueType load_vt = i32,
1789                               SDPatternOperator ld = null_frag> {
1790
1791   let mayLoad = 1, mayStore = 0 in {
1792     let offen = 0, idxen = 0, vaddr = 0 in {
1793       defm _OFFSET : MUBUF_m <op, name#"_offset", (outs regClass:$vdata),
1794                            (ins SReg_128:$srsrc,
1795                            mbuf_offset:$offset, SCSrc_32:$soffset, glc:$glc,
1796                            slc:$slc, tfe:$tfe),
1797                            name#" $vdata, $srsrc, $soffset"#"$offset"#"$glc"#"$slc"#"$tfe",
1798                            [(set load_vt:$vdata, (ld (MUBUFOffset v4i32:$srsrc,
1799                                                      i32:$soffset, i16:$offset,
1800                                                      i1:$glc, i1:$slc, i1:$tfe)))]>;
1801     }
1802
1803     let offen = 1, idxen = 0  in {
1804       defm _OFFEN  : MUBUF_m <op, name#"_offen", (outs regClass:$vdata),
1805                            (ins SReg_128:$srsrc, VGPR_32:$vaddr,
1806                            SCSrc_32:$soffset, mbuf_offset:$offset, glc:$glc, slc:$slc,
1807                            tfe:$tfe),
1808                            name#" $vdata, $vaddr, $srsrc, $soffset offen"#"$offset"#"$glc"#"$slc"#"$tfe", []>;
1809     }
1810
1811     let offen = 0, idxen = 1 in {
1812       defm _IDXEN  : MUBUF_m <op, name#"_idxen", (outs regClass:$vdata),
1813                            (ins SReg_128:$srsrc, VGPR_32:$vaddr,
1814                            mbuf_offset:$offset, SCSrc_32:$soffset, glc:$glc,
1815                            slc:$slc, tfe:$tfe),
1816                            name#" $vdata, $vaddr, $srsrc, $soffset idxen"#"$offset"#"$glc"#"$slc"#"$tfe", []>;
1817     }
1818
1819     let offen = 1, idxen = 1 in {
1820       defm _BOTHEN : MUBUF_m <op, name#"_bothen", (outs regClass:$vdata),
1821                            (ins SReg_128:$srsrc, VReg_64:$vaddr,
1822                            SCSrc_32:$soffset, glc:$glc, slc:$slc, tfe:$tfe),
1823                            name#" $vdata, $vaddr, $srsrc, $soffset, idxen offen"#"$glc"#"$slc"#"$tfe", []>;
1824     }
1825
1826     let offen = 0, idxen = 0, glc = 0, slc = 0, tfe = 0 in {
1827       defm _ADDR64 : MUBUFAddr64_m <op, name#"_addr64", (outs regClass:$vdata),
1828                            (ins SReg_128:$srsrc, VReg_64:$vaddr,
1829                                 SCSrc_32:$soffset, mbuf_offset:$offset),
1830                            name#" $vdata, $vaddr, $srsrc, $soffset addr64"#"$offset",
1831                            [(set load_vt:$vdata, (ld (MUBUFAddr64 v4i32:$srsrc,
1832                                                   i64:$vaddr, i32:$soffset,
1833                                                   i16:$offset)))]>;
1834     }
1835   }
1836 }
1837
1838 multiclass MUBUF_Store_Helper <mubuf op, string name, RegisterClass vdataClass,
1839                           ValueType store_vt, SDPatternOperator st> {
1840   let mayLoad = 0, mayStore = 1 in {
1841     defm : MUBUF_m <op, name, (outs),
1842                     (ins vdataClass:$vdata, SReg_128:$srsrc, VGPR_32:$vaddr, SCSrc_32:$soffset,
1843                     mbuf_offset:$offset, offen:$offen, idxen:$idxen, glc:$glc, slc:$slc,
1844                     tfe:$tfe),
1845                     name#" $vdata, $vaddr, $srsrc, $soffset"#"$offen"#"$idxen"#"$offset"#
1846                     "$glc"#"$slc"#"$tfe", []>;
1847
1848     let offen = 0, idxen = 0, vaddr = 0 in {
1849       defm _OFFSET : MUBUF_m <op, name#"_offset",(outs),
1850                               (ins vdataClass:$vdata, SReg_128:$srsrc, mbuf_offset:$offset,
1851                               SCSrc_32:$soffset, glc:$glc, slc:$slc, tfe:$tfe),
1852                               name#" $vdata, $srsrc, $soffset"#"$offset"#"$glc"#"$slc"#"$tfe",
1853                               [(st store_vt:$vdata, (MUBUFOffset v4i32:$srsrc, i32:$soffset,
1854                                    i16:$offset, i1:$glc, i1:$slc, i1:$tfe))]>;
1855     } // offen = 0, idxen = 0, vaddr = 0
1856
1857     let offen = 1, idxen = 0  in {
1858       defm _OFFEN : MUBUF_m <op, name#"_offen", (outs),
1859                              (ins vdataClass:$vdata, SReg_128:$srsrc, VGPR_32:$vaddr, SCSrc_32:$soffset,
1860                              mbuf_offset:$offset, glc:$glc, slc:$slc, tfe:$tfe),
1861                              name#" $vdata, $vaddr, $srsrc, $soffset offen"#"$offset"#
1862                              "$glc"#"$slc"#"$tfe", []>;
1863     } // end offen = 1, idxen = 0
1864
1865     let offen = 0, idxen = 0, glc = 0, slc = 0, tfe = 0 in {
1866       defm _ADDR64 : MUBUFAddr64_m <op, name#"_addr64", (outs),
1867                                     (ins vdataClass:$vdata, SReg_128:$srsrc,
1868                                          VReg_64:$vaddr, SCSrc_32:$soffset,
1869                                          mbuf_offset:$offset),
1870                                     name#" $vdata, $vaddr, $srsrc, $soffset addr64"#"$offset",
1871                                     [(st store_vt:$vdata,
1872                                       (MUBUFAddr64 v4i32:$srsrc, i64:$vaddr,
1873                                                    i32:$soffset, i16:$offset))]>;
1874     }
1875   } // End mayLoad = 0, mayStore = 1
1876 }
1877
1878 class FLAT_Load_Helper <bits<7> op, string asm, RegisterClass regClass> :
1879       FLAT <op, (outs regClass:$data),
1880                 (ins VReg_64:$addr),
1881             asm#" $data, $addr, [M0, FLAT_SCRATCH]", []> {
1882   let glc = 0;
1883   let slc = 0;
1884   let tfe = 0;
1885   let mayLoad = 1;
1886 }
1887
1888 class FLAT_Store_Helper <bits<7> op, string name, RegisterClass vdataClass> :
1889       FLAT <op, (outs), (ins vdataClass:$data, VReg_64:$addr),
1890           name#" $data, $addr, [M0, FLAT_SCRATCH]",
1891          []> {
1892
1893   let mayLoad = 0;
1894   let mayStore = 1;
1895
1896   // Encoding
1897   let glc = 0;
1898   let slc = 0;
1899   let tfe = 0;
1900 }
1901
1902 class MIMG_Mask <string op, int channels> {
1903   string Op = op;
1904   int Channels = channels;
1905 }
1906
1907 class MIMG_NoSampler_Helper <bits<7> op, string asm,
1908                              RegisterClass dst_rc,
1909                              RegisterClass src_rc> : MIMG <
1910   op,
1911   (outs dst_rc:$vdata),
1912   (ins i32imm:$dmask, i1imm:$unorm, i1imm:$glc, i1imm:$da, i1imm:$r128,
1913        i1imm:$tfe, i1imm:$lwe, i1imm:$slc, src_rc:$vaddr,
1914        SReg_256:$srsrc),
1915   asm#" $vdata, $dmask, $unorm, $glc, $da, $r128,"
1916      #" $tfe, $lwe, $slc, $vaddr, $srsrc",
1917   []> {
1918   let SSAMP = 0;
1919   let mayLoad = 1;
1920   let mayStore = 0;
1921   let hasPostISelHook = 1;
1922 }
1923
1924 multiclass MIMG_NoSampler_Src_Helper <bits<7> op, string asm,
1925                                       RegisterClass dst_rc,
1926                                       int channels> {
1927   def _V1 : MIMG_NoSampler_Helper <op, asm, dst_rc, VGPR_32>,
1928             MIMG_Mask<asm#"_V1", channels>;
1929   def _V2 : MIMG_NoSampler_Helper <op, asm, dst_rc, VReg_64>,
1930             MIMG_Mask<asm#"_V2", channels>;
1931   def _V4 : MIMG_NoSampler_Helper <op, asm, dst_rc, VReg_128>,
1932             MIMG_Mask<asm#"_V4", channels>;
1933 }
1934
1935 multiclass MIMG_NoSampler <bits<7> op, string asm> {
1936   defm _V1 : MIMG_NoSampler_Src_Helper <op, asm, VGPR_32, 1>;
1937   defm _V2 : MIMG_NoSampler_Src_Helper <op, asm, VReg_64, 2>;
1938   defm _V3 : MIMG_NoSampler_Src_Helper <op, asm, VReg_96, 3>;
1939   defm _V4 : MIMG_NoSampler_Src_Helper <op, asm, VReg_128, 4>;
1940 }
1941
1942 class MIMG_Sampler_Helper <bits<7> op, string asm,
1943                            RegisterClass dst_rc,
1944                            RegisterClass src_rc, int wqm> : MIMG <
1945   op,
1946   (outs dst_rc:$vdata),
1947   (ins i32imm:$dmask, i1imm:$unorm, i1imm:$glc, i1imm:$da, i1imm:$r128,
1948        i1imm:$tfe, i1imm:$lwe, i1imm:$slc, src_rc:$vaddr,
1949        SReg_256:$srsrc, SReg_128:$ssamp),
1950   asm#" $vdata, $dmask, $unorm, $glc, $da, $r128,"
1951      #" $tfe, $lwe, $slc, $vaddr, $srsrc, $ssamp",
1952   []> {
1953   let mayLoad = 1;
1954   let mayStore = 0;
1955   let hasPostISelHook = 1;
1956   let WQM = wqm;
1957 }
1958
1959 multiclass MIMG_Sampler_Src_Helper <bits<7> op, string asm,
1960                                     RegisterClass dst_rc,
1961                                     int channels, int wqm> {
1962   def _V1 : MIMG_Sampler_Helper <op, asm, dst_rc, VGPR_32, wqm>,
1963             MIMG_Mask<asm#"_V1", channels>;
1964   def _V2 : MIMG_Sampler_Helper <op, asm, dst_rc, VReg_64, wqm>,
1965             MIMG_Mask<asm#"_V2", channels>;
1966   def _V4 : MIMG_Sampler_Helper <op, asm, dst_rc, VReg_128, wqm>,
1967             MIMG_Mask<asm#"_V4", channels>;
1968   def _V8 : MIMG_Sampler_Helper <op, asm, dst_rc, VReg_256, wqm>,
1969             MIMG_Mask<asm#"_V8", channels>;
1970   def _V16 : MIMG_Sampler_Helper <op, asm, dst_rc, VReg_512, wqm>,
1971             MIMG_Mask<asm#"_V16", channels>;
1972 }
1973
1974 multiclass MIMG_Sampler <bits<7> op, string asm> {
1975   defm _V1 : MIMG_Sampler_Src_Helper<op, asm, VGPR_32, 1, 0>;
1976   defm _V2 : MIMG_Sampler_Src_Helper<op, asm, VReg_64, 2, 0>;
1977   defm _V3 : MIMG_Sampler_Src_Helper<op, asm, VReg_96, 3, 0>;
1978   defm _V4 : MIMG_Sampler_Src_Helper<op, asm, VReg_128, 4, 0>;
1979 }
1980
1981 multiclass MIMG_Sampler_WQM <bits<7> op, string asm> {
1982   defm _V1 : MIMG_Sampler_Src_Helper<op, asm, VGPR_32, 1, 1>;
1983   defm _V2 : MIMG_Sampler_Src_Helper<op, asm, VReg_64, 2, 1>;
1984   defm _V3 : MIMG_Sampler_Src_Helper<op, asm, VReg_96, 3, 1>;
1985   defm _V4 : MIMG_Sampler_Src_Helper<op, asm, VReg_128, 4, 1>;
1986 }
1987
1988 class MIMG_Gather_Helper <bits<7> op, string asm,
1989                           RegisterClass dst_rc,
1990                           RegisterClass src_rc, int wqm> : MIMG <
1991   op,
1992   (outs dst_rc:$vdata),
1993   (ins i32imm:$dmask, i1imm:$unorm, i1imm:$glc, i1imm:$da, i1imm:$r128,
1994        i1imm:$tfe, i1imm:$lwe, i1imm:$slc, src_rc:$vaddr,
1995        SReg_256:$srsrc, SReg_128:$ssamp),
1996   asm#" $vdata, $dmask, $unorm, $glc, $da, $r128,"
1997      #" $tfe, $lwe, $slc, $vaddr, $srsrc, $ssamp",
1998   []> {
1999   let mayLoad = 1;
2000   let mayStore = 0;
2001
2002   // DMASK was repurposed for GATHER4. 4 components are always
2003   // returned and DMASK works like a swizzle - it selects
2004   // the component to fetch. The only useful DMASK values are
2005   // 1=red, 2=green, 4=blue, 8=alpha. (e.g. 1 returns
2006   // (red,red,red,red) etc.) The ISA document doesn't mention
2007   // this.
2008   // Therefore, disable all code which updates DMASK by setting these two:
2009   let MIMG = 0;
2010   let hasPostISelHook = 0;
2011   let WQM = wqm;
2012 }
2013
2014 multiclass MIMG_Gather_Src_Helper <bits<7> op, string asm,
2015                                     RegisterClass dst_rc,
2016                                     int channels, int wqm> {
2017   def _V1 : MIMG_Gather_Helper <op, asm, dst_rc, VGPR_32, wqm>,
2018             MIMG_Mask<asm#"_V1", channels>;
2019   def _V2 : MIMG_Gather_Helper <op, asm, dst_rc, VReg_64, wqm>,
2020             MIMG_Mask<asm#"_V2", channels>;
2021   def _V4 : MIMG_Gather_Helper <op, asm, dst_rc, VReg_128, wqm>,
2022             MIMG_Mask<asm#"_V4", channels>;
2023   def _V8 : MIMG_Gather_Helper <op, asm, dst_rc, VReg_256, wqm>,
2024             MIMG_Mask<asm#"_V8", channels>;
2025   def _V16 : MIMG_Gather_Helper <op, asm, dst_rc, VReg_512, wqm>,
2026             MIMG_Mask<asm#"_V16", channels>;
2027 }
2028
2029 multiclass MIMG_Gather <bits<7> op, string asm> {
2030   defm _V1 : MIMG_Gather_Src_Helper<op, asm, VGPR_32, 1, 0>;
2031   defm _V2 : MIMG_Gather_Src_Helper<op, asm, VReg_64, 2, 0>;
2032   defm _V3 : MIMG_Gather_Src_Helper<op, asm, VReg_96, 3, 0>;
2033   defm _V4 : MIMG_Gather_Src_Helper<op, asm, VReg_128, 4, 0>;
2034 }
2035
2036 multiclass MIMG_Gather_WQM <bits<7> op, string asm> {
2037   defm _V1 : MIMG_Gather_Src_Helper<op, asm, VGPR_32, 1, 1>;
2038   defm _V2 : MIMG_Gather_Src_Helper<op, asm, VReg_64, 2, 1>;
2039   defm _V3 : MIMG_Gather_Src_Helper<op, asm, VReg_96, 3, 1>;
2040   defm _V4 : MIMG_Gather_Src_Helper<op, asm, VReg_128, 4, 1>;
2041 }
2042
2043 //===----------------------------------------------------------------------===//
2044 // Vector instruction mappings
2045 //===----------------------------------------------------------------------===//
2046
2047 // Maps an opcode in e32 form to its e64 equivalent
2048 def getVOPe64 : InstrMapping {
2049   let FilterClass = "VOP";
2050   let RowFields = ["OpName"];
2051   let ColFields = ["Size"];
2052   let KeyCol = ["4"];
2053   let ValueCols = [["8"]];
2054 }
2055
2056 // Maps an opcode in e64 form to its e32 equivalent
2057 def getVOPe32 : InstrMapping {
2058   let FilterClass = "VOP";
2059   let RowFields = ["OpName"];
2060   let ColFields = ["Size"];
2061   let KeyCol = ["8"];
2062   let ValueCols = [["4"]];
2063 }
2064
2065 // Maps an original opcode to its commuted version
2066 def getCommuteRev : InstrMapping {
2067   let FilterClass = "VOP2_REV";
2068   let RowFields = ["RevOp"];
2069   let ColFields = ["IsOrig"];
2070   let KeyCol = ["1"];
2071   let ValueCols = [["0"]];
2072 }
2073
2074 def getMaskedMIMGOp : InstrMapping {
2075   let FilterClass = "MIMG_Mask";
2076   let RowFields = ["Op"];
2077   let ColFields = ["Channels"];
2078   let KeyCol = ["4"];
2079   let ValueCols = [["1"], ["2"], ["3"] ];
2080 }
2081
2082 // Maps an commuted opcode to its original version
2083 def getCommuteOrig : InstrMapping {
2084   let FilterClass = "VOP2_REV";
2085   let RowFields = ["RevOp"];
2086   let ColFields = ["IsOrig"];
2087   let KeyCol = ["0"];
2088   let ValueCols = [["1"]];
2089 }
2090
2091 def getMCOpcodeGen : InstrMapping {
2092   let FilterClass = "SIMCInstr";
2093   let RowFields = ["PseudoInstr"];
2094   let ColFields = ["Subtarget"];
2095   let KeyCol = [!cast<string>(SISubtarget.NONE)];
2096   let ValueCols = [[!cast<string>(SISubtarget.SI)],[!cast<string>(SISubtarget.VI)]];
2097 }
2098
2099 def getAddr64Inst : InstrMapping {
2100   let FilterClass = "MUBUFAddr64Table";
2101   let RowFields = ["OpName"];
2102   let ColFields = ["IsAddr64"];
2103   let KeyCol = ["0"];
2104   let ValueCols = [["1"]];
2105 }
2106
2107 // Maps an atomic opcode to its version with a return value.
2108 def getAtomicRetOp : InstrMapping {
2109   let FilterClass = "AtomicNoRet";
2110   let RowFields = ["NoRetOp"];
2111   let ColFields = ["IsRet"];
2112   let KeyCol = ["0"];
2113   let ValueCols = [["1"]];
2114 }
2115
2116 // Maps an atomic opcode to its returnless version.
2117 def getAtomicNoRetOp : InstrMapping {
2118   let FilterClass = "AtomicNoRet";
2119   let RowFields = ["NoRetOp"];
2120   let ColFields = ["IsRet"];
2121   let KeyCol = ["1"];
2122   let ValueCols = [["0"]];
2123 }
2124
2125 include "SIInstructions.td"
2126 include "CIInstructions.td"
2127 include "VIInstructions.td"