lib/Target/PowerPC/README_ALTIVEC.txt

   1 //===- README_ALTIVEC.txt - Notes for improving Altivec code gen ----------===//
   2
   3 Implement PPCInstrInfo::isLoadFromStackSlot/isStoreToStackSlot for vector
   4 registers, to generate better spill code.
   5
   6 //===----------------------------------------------------------------------===//
   7
   8 Altivec support.  The first should be a single lvx from the constant pool, the
   9 second should be a xor/stvx:
  10
  11 void foo(void) {
  12   int x[8] __attribute__((aligned(128))) = { 1, 1, 1, 1, 1, 1, 1, 1 };
  13   bar (x);
  14 }
  15
  16 #include <string.h>
  17 void foo(void) {
  18   int x[8] __attribute__((aligned(128)));
  19   memset (x, 0, sizeof (x));
  20   bar (x);
  21 }
  22
  23 //===----------------------------------------------------------------------===//
  24
  25 Altivec: Codegen'ing MUL with vector FMADD should add -0.0, not 0.0:
  26 http://gcc.gnu.org/bugzilla/show_bug.cgi?id=8763
  27
  28 When -ffast-math is on, we can use 0.0.
  29
  30 //===----------------------------------------------------------------------===//
  31
  32   Consider this:
  33   v4f32 Vector;
  34   v4f32 Vector2 = { Vector.X, Vector.X, Vector.X, Vector.X };
  35
  36 Since we know that "Vector" is 16-byte aligned and we know the element offset
  37 of ".X", we should change the load into a lve*x instruction, instead of doing
  38 a load/store/lve*x sequence.
  39
  40 //===----------------------------------------------------------------------===//
  41
  42 There are a wide range of vector constants we can generate with combinations of
  43 altivec instructions.  Examples
  44  GCC does: "t=vsplti*, r = t+t"  for constants it can't generate with one vsplti
  45
  46  -0.0 (sign bit):  vspltisw v0,-1 / vslw v0,v0,v0
  47
  48 //===----------------------------------------------------------------------===//
  49
  50 Missing intrinsics:
  51
  52 ds*
  53 mf*
  54 vmladduhm
  55 vsel (some aliases only accessible using builtins)
  56
  57 //===----------------------------------------------------------------------===//
  58
  59 FABS/FNEG can be codegen'd with the appropriate and/xor of -0.0.
  60
  61 //===----------------------------------------------------------------------===//
  62
  63 Codegen the constant here with something better than a constant pool load.
  64
  65 void %test_f(<4 x float>* %P, <4 x float>* %Q, float %X) {
  66         %tmp = load <4 x float>* %Q
  67         %tmp = cast <4 x float> %tmp to <4 x int>
  68         %tmp1 = and <4 x int> %tmp, < int 2147483647, int 2147483647, int 2147483647, int 2147483647 >
  69         %tmp2 = cast <4 x int> %tmp1 to <4 x float>
  70         store <4 x float> %tmp2, <4 x float>* %P
  71         ret void
  72 }
  73
  74 //===----------------------------------------------------------------------===//
  75
  76 For functions that use altivec AND have calls, we are VRSAVE'ing all call
  77 clobbered regs.
  78
  79 //===----------------------------------------------------------------------===//
  80
  81 VSPLTW and friends are expanded by the FE into insert/extract element ops.  Make
  82 sure that the dag combiner puts them back together in the appropriate
  83 vector_shuffle node and that this gets pattern matched appropriately.
  84
  85 //===----------------------------------------------------------------------===//
  86
  87 Implement passing/returning vectors by value.
  88
  89 //===----------------------------------------------------------------------===//
  90
  91 GCC apparently tries to codegen { C1, C2, Variable, C3 } as a constant pool load
  92 of C1/C2/C3, then a load and vperm of Variable.
  93
  94 //===----------------------------------------------------------------------===//
  95
  96 We currently codegen SCALAR_TO_VECTOR as a store of the scalar to a 16-byte
  97 aligned stack slot, followed by a lve*x/vperm.  We should probably just store it
  98 to a scalar stack slot, then use lvsl/vperm to load it.  If the value is already
  99 in memory, this is a huge win.
 100
 101 //===----------------------------------------------------------------------===//
 102
 103 Do not generate the MFCR/RLWINM sequence for predicate compares when the
 104 predicate compare is used immediately by a branch.  Just branch on the right
 105 cond code on CR6.
 106
 107 //===----------------------------------------------------------------------===//
 108
 109 SROA should turn "vector unions" into the appropriate insert/extract element
 110 instructions.
 111
 112 //===----------------------------------------------------------------------===//
 113
 114 We need an LLVM 'shuffle' instruction, that corresponds to the VECTOR_SHUFFLE
 115 node.
 116
 117 //===----------------------------------------------------------------------===//
 118
 119 We need a way to teach tblgen that some operands of an intrinsic are required to
 120 be constants.  The verifier should enforce this constraint.
 121
 122 //===----------------------------------------------------------------------===//
 123
 124 Instead of writting a pattern for type-agnostic operations (e.g. gen-zero, load,
 125 store, and, ...) in every supported type, make legalize do the work.  We should
 126 have a canonical type that we want operations changed to (e.g. v4i32 for
 127 build_vector) and legalize should change non-identical types to thse.  This is
 128 similar to what it does for operations that are only supported in some types,
 129 e.g. x86 cmov (not supported on bytes).
 130
 131 This would fix two problems:
 132 1. Writing patterns multiple times.
 133 2. Identical operations in different types are not getting CSE'd (e.g.
 134    { 0U, 0U, 0U, 0U } and {0.0, 0.0, 0.0, 0.0}.
 135
 136 //===----------------------------------------------------------------------===//
 137
 138 Instcombine llvm.ppc.altivec.vperm with an immediate into a shuffle operation.
 139
 140 //===----------------------------------------------------------------------===//
 141
 142 Handle VECTOR_SHUFFLE nodes with the appropriate shuffle mask with vsldoi,
 143 vpkuhum and vpkuwum.
 144
 145 //===----------------------------------------------------------------------===//
 146
 147 Implement multiply for vector integer types, to avoid the horrible scalarized
 148 code produced by legalize.
 149
 150 void test(vector int *X, vector int *Y) {
 151   *X = *X * *Y;
 152 }
 153
 154 //===----------------------------------------------------------------------===//
 155
 156 Lower "merges" in the front-end to shuffles, reconstruct in the backend.
 157
 158 //===----------------------------------------------------------------------===//