lib/Target/Mips/MipsRegisterInfo.cpp

   1 //===-- MipsRegisterInfo.cpp - MIPS Register Information -== --------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the MIPS implementation of the TargetRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "MipsRegisterInfo.h"
  15 #include "Mips.h"
  16 #include "MipsAnalyzeImmediate.h"
  17 #include "MipsInstrInfo.h"
  18 #include "MipsMachineFunction.h"
  19 #include "MipsSubtarget.h"
  20 #include "llvm/ADT/BitVector.h"
  21 #include "llvm/ADT/STLExtras.h"
  22 #include "llvm/CodeGen/MachineFrameInfo.h"
  23 #include "llvm/CodeGen/MachineFunction.h"
  24 #include "llvm/CodeGen/MachineInstrBuilder.h"
  25 #include "llvm/IR/Constants.h"
  26 #include "llvm/IR/DebugInfo.h"
  27 #include "llvm/IR/Function.h"
  28 #include "llvm/IR/Type.h"
  29 #include "llvm/Support/CommandLine.h"
  30 #include "llvm/Support/Debug.h"
  31 #include "llvm/Support/ErrorHandling.h"
  32 #include "llvm/Support/raw_ostream.h"
  33 #include "llvm/Target/TargetFrameLowering.h"
  34 #include "llvm/Target/TargetInstrInfo.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include "llvm/Target/TargetOptions.h"
  37
  38 using namespace llvm;
  39
  40 #define DEBUG_TYPE "mips-reg-info"
  41
  42 #define GET_REGINFO_TARGET_DESC
  43 #include "MipsGenRegisterInfo.inc"
  44
  45 MipsRegisterInfo::MipsRegisterInfo(const MipsSubtarget &ST)
  46   : MipsGenRegisterInfo(Mips::RA), Subtarget(ST) {}
  47
  48 unsigned MipsRegisterInfo::getPICCallReg() { return Mips::T9; }
  49
  50 const TargetRegisterClass *
  51 MipsRegisterInfo::getPointerRegClass(const MachineFunction &MF,
  52                                      unsigned Kind) const {
  53   return Subtarget.isABI_N64() ? &Mips::GPR64RegClass : &Mips::GPR32RegClass;
  54 }
  55
  56 unsigned
  57 MipsRegisterInfo::getRegPressureLimit(const TargetRegisterClass *RC,
  58                                       MachineFunction &MF) const {
  59   switch (RC->getID()) {
  60   default:
  61     return 0;
  62   case Mips::GPR32RegClassID:
  63   case Mips::GPR64RegClassID:
  64   case Mips::DSPRRegClassID: {
  65     const TargetFrameLowering *TFI =
  66         MF.getTarget().getSubtargetImpl()->getFrameLowering();
  67     return 28 - TFI->hasFP(MF);
  68   }
  69   case Mips::FGR32RegClassID:
  70     return 32;
  71   case Mips::AFGR64RegClassID:
  72     return 16;
  73   case Mips::FGR64RegClassID:
  74     return 32;
  75   }
  76 }
  77
  78 //===----------------------------------------------------------------------===//
  79 // Callee Saved Registers methods
  80 //===----------------------------------------------------------------------===//
  81
  82 /// Mips Callee Saved Registers
  83 const MCPhysReg *
  84 MipsRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
  85   if (Subtarget.isSingleFloat())
  86     return CSR_SingleFloatOnly_SaveList;
  87
  88   if (Subtarget.isABI_N64())
  89     return CSR_N64_SaveList;
  90
  91   if (Subtarget.isABI_N32())
  92     return CSR_N32_SaveList;
  93
  94   if (Subtarget.isFP64bit())
  95     return CSR_O32_FP64_SaveList;
  96
  97   if (Subtarget.isFPXX())
  98     return CSR_O32_FPXX_SaveList;
  99
 100   return CSR_O32_SaveList;
 101 }
 102
 103 const uint32_t*
 104 MipsRegisterInfo::getCallPreservedMask(CallingConv::ID) const {
 105   if (Subtarget.isSingleFloat())
 106     return CSR_SingleFloatOnly_RegMask;
 107
 108   if (Subtarget.isABI_N64())
 109     return CSR_N64_RegMask;
 110
 111   if (Subtarget.isABI_N32())
 112     return CSR_N32_RegMask;
 113
 114   if (Subtarget.isFP64bit())
 115     return CSR_O32_FP64_RegMask;
 116
 117   if (Subtarget.isFPXX())
 118     return CSR_O32_FPXX_RegMask;
 119
 120   return CSR_O32_RegMask;
 121 }
 122
 123 const uint32_t *MipsRegisterInfo::getMips16RetHelperMask() {
 124   return CSR_Mips16RetHelper_RegMask;
 125 }
 126
 127 BitVector MipsRegisterInfo::
 128 getReservedRegs(const MachineFunction &MF) const {
 129   static const MCPhysReg ReservedGPR32[] = {
 130     Mips::ZERO, Mips::K0, Mips::K1, Mips::SP
 131   };
 132
 133   static const MCPhysReg ReservedGPR64[] = {
 134     Mips::ZERO_64, Mips::K0_64, Mips::K1_64, Mips::SP_64
 135   };
 136
 137   BitVector Reserved(getNumRegs());
 138   typedef TargetRegisterClass::const_iterator RegIter;
 139
 140   for (unsigned I = 0; I < array_lengthof(ReservedGPR32); ++I)
 141     Reserved.set(ReservedGPR32[I]);
 142
 143   // Reserve registers for the NaCl sandbox.
 144   if (Subtarget.isTargetNaCl()) {
 145     Reserved.set(Mips::T6);   // Reserved for control flow mask.
 146     Reserved.set(Mips::T7);   // Reserved for memory access mask.
 147     Reserved.set(Mips::T8);   // Reserved for thread pointer.
 148   }
 149
 150   for (unsigned I = 0; I < array_lengthof(ReservedGPR64); ++I)
 151     Reserved.set(ReservedGPR64[I]);
 152
 153   if (Subtarget.isFP64bit()) {
 154     // Reserve all registers in AFGR64.
 155     for (RegIter Reg = Mips::AFGR64RegClass.begin(),
 156          EReg = Mips::AFGR64RegClass.end(); Reg != EReg; ++Reg)
 157       Reserved.set(*Reg);
 158   } else {
 159     // Reserve all registers in FGR64.
 160     for (RegIter Reg = Mips::FGR64RegClass.begin(),
 161          EReg = Mips::FGR64RegClass.end(); Reg != EReg; ++Reg)
 162       Reserved.set(*Reg);
 163   }
 164   // Reserve FP if this function should have a dedicated frame pointer register.
 165   if (MF.getTarget().getSubtargetImpl()->getFrameLowering()->hasFP(MF)) {
 166     if (Subtarget.inMips16Mode())
 167       Reserved.set(Mips::S0);
 168     else {
 169       Reserved.set(Mips::FP);
 170       Reserved.set(Mips::FP_64);
 171     }
 172   }
 173
 174   // Reserve hardware registers.
 175   Reserved.set(Mips::HWR29);
 176
 177   // Reserve DSP control register.
 178   Reserved.set(Mips::DSPPos);
 179   Reserved.set(Mips::DSPSCount);
 180   Reserved.set(Mips::DSPCarry);
 181   Reserved.set(Mips::DSPEFI);
 182   Reserved.set(Mips::DSPOutFlag);
 183
 184   // Reserve MSA control registers.
 185   Reserved.set(Mips::MSAIR);
 186   Reserved.set(Mips::MSACSR);
 187   Reserved.set(Mips::MSAAccess);
 188   Reserved.set(Mips::MSASave);
 189   Reserved.set(Mips::MSAModify);
 190   Reserved.set(Mips::MSARequest);
 191   Reserved.set(Mips::MSAMap);
 192   Reserved.set(Mips::MSAUnmap);
 193
 194   // Reserve RA if in mips16 mode.
 195   if (Subtarget.inMips16Mode()) {
 196     const MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 197     Reserved.set(Mips::RA);
 198     Reserved.set(Mips::RA_64);
 199     Reserved.set(Mips::T0);
 200     Reserved.set(Mips::T1);
 201     if (MF.getFunction()->hasFnAttribute("saveS2") || MipsFI->hasSaveS2())
 202       Reserved.set(Mips::S2);
 203   }
 204
 205   // Reserve GP if small section is used.
 206   if (Subtarget.useSmallSection()) {
 207     Reserved.set(Mips::GP);
 208     Reserved.set(Mips::GP_64);
 209   }
 210
 211   if (Subtarget.isABI_O32() && !Subtarget.useOddSPReg()) {
 212     for (const auto &Reg : Mips::OddSPRegClass)
 213       Reserved.set(Reg);
 214   }
 215
 216   return Reserved;
 217 }
 218
 219 bool
 220 MipsRegisterInfo::requiresRegisterScavenging(const MachineFunction &MF) const {
 221   return true;
 222 }
 223
 224 bool
 225 MipsRegisterInfo::trackLivenessAfterRegAlloc(const MachineFunction &MF) const {
 226   return true;
 227 }
 228
 229 // FrameIndex represent objects inside a abstract stack.
 230 // We must replace FrameIndex with an stack/frame pointer
 231 // direct reference.
 232 void MipsRegisterInfo::
 233 eliminateFrameIndex(MachineBasicBlock::iterator II, int SPAdj,
 234                     unsigned FIOperandNum, RegScavenger *RS) const {
 235   MachineInstr &MI = *II;
 236   MachineFunction &MF = *MI.getParent()->getParent();
 237
 238   DEBUG(errs() << "\nFunction : " << MF.getName() << "\n";
 239         errs() << "<--------->\n" << MI);
 240
 241   int FrameIndex = MI.getOperand(FIOperandNum).getIndex();
 242   uint64_t stackSize = MF.getFrameInfo()->getStackSize();
 243   int64_t spOffset = MF.getFrameInfo()->getObjectOffset(FrameIndex);
 244
 245   DEBUG(errs() << "FrameIndex : " << FrameIndex << "\n"
 246                << "spOffset   : " << spOffset << "\n"
 247                << "stackSize  : " << stackSize << "\n");
 248
 249   eliminateFI(MI, FIOperandNum, FrameIndex, stackSize, spOffset);
 250 }
 251
 252 unsigned MipsRegisterInfo::
 253 getFrameRegister(const MachineFunction &MF) const {
 254   const TargetFrameLowering *TFI =
 255       MF.getTarget().getSubtargetImpl()->getFrameLowering();
 256   bool IsN64 = Subtarget.isABI_N64();
 257
 258   if (Subtarget.inMips16Mode())
 259     return TFI->hasFP(MF) ? Mips::S0 : Mips::SP;
 260   else
 261     return TFI->hasFP(MF) ? (IsN64 ? Mips::FP_64 : Mips::FP) :
 262                             (IsN64 ? Mips::SP_64 : Mips::SP);
 263
 264 }
 265