lib/Target/Mips/MipsISelLowering.h

   1 //===-- MipsISelLowering.h - Mips DAG Lowering Interface --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_LIB_TARGET_MIPS_MIPSISELLOWERING_H
  16 #define LLVM_LIB_TARGET_MIPS_MIPSISELLOWERING_H
  17
  18 #include "MCTargetDesc/MipsBaseInfo.h"
  19 #include "Mips.h"
  20 #include "llvm/CodeGen/CallingConvLower.h"
  21 #include "llvm/CodeGen/SelectionDAG.h"
  22 #include "llvm/IR/Function.h"
  23 #include "llvm/Target/TargetLowering.h"
  24 #include <deque>
  25 #include <string>
  26
  27 namespace llvm {
  28   namespace MipsISD {
  29     enum NodeType {
  30       // Start the numbering from where ISD NodeType finishes.
  31       FIRST_NUMBER = ISD::BUILTIN_OP_END,
  32
  33       // Jump and link (call)
  34       JmpLink,
  35
  36       // Tail call
  37       TailCall,
  38
  39       // Get the Higher 16 bits from a 32-bit immediate
  40       // No relation with Mips Hi register
  41       Hi,
  42
  43       // Get the Lower 16 bits from a 32-bit immediate
  44       // No relation with Mips Lo register
  45       Lo,
  46
  47       // Handle gp_rel (small data/bss sections) relocation.
  48       GPRel,
  49
  50       // Thread Pointer
  51       ThreadPointer,
  52
  53       // Floating Point Branch Conditional
  54       FPBrcond,
  55
  56       // Floating Point Compare
  57       FPCmp,
  58
  59       // Floating Point Conditional Moves
  60       CMovFP_T,
  61       CMovFP_F,
  62
  63       // FP-to-int truncation node.
  64       TruncIntFP,
  65
  66       // Return
  67       Ret,
  68
  69       EH_RETURN,
  70
  71       // Node used to extract integer from accumulator.
  72       MFHI,
  73       MFLO,
  74
  75       // Node used to insert integers to accumulator.
  76       MTLOHI,
  77
  78       // Mult nodes.
  79       Mult,
  80       Multu,
  81
  82       // MAdd/Sub nodes
  83       MAdd,
  84       MAddu,
  85       MSub,
  86       MSubu,
  87
  88       // DivRem(u)
  89       DivRem,
  90       DivRemU,
  91       DivRem16,
  92       DivRemU16,
  93
  94       BuildPairF64,
  95       ExtractElementF64,
  96
  97       Wrapper,
  98
  99       DynAlloc,
 100
 101       Sync,
 102
 103       Ext,
 104       Ins,
 105
 106       // EXTR.W instrinsic nodes.
 107       EXTP,
 108       EXTPDP,
 109       EXTR_S_H,
 110       EXTR_W,
 111       EXTR_R_W,
 112       EXTR_RS_W,
 113       SHILO,
 114       MTHLIP,
 115
 116       // DPA.W intrinsic nodes.
 117       MULSAQ_S_W_PH,
 118       MAQ_S_W_PHL,
 119       MAQ_S_W_PHR,
 120       MAQ_SA_W_PHL,
 121       MAQ_SA_W_PHR,
 122       DPAU_H_QBL,
 123       DPAU_H_QBR,
 124       DPSU_H_QBL,
 125       DPSU_H_QBR,
 126       DPAQ_S_W_PH,
 127       DPSQ_S_W_PH,
 128       DPAQ_SA_L_W,
 129       DPSQ_SA_L_W,
 130       DPA_W_PH,
 131       DPS_W_PH,
 132       DPAQX_S_W_PH,
 133       DPAQX_SA_W_PH,
 134       DPAX_W_PH,
 135       DPSX_W_PH,
 136       DPSQX_S_W_PH,
 137       DPSQX_SA_W_PH,
 138       MULSA_W_PH,
 139
 140       MULT,
 141       MULTU,
 142       MADD_DSP,
 143       MADDU_DSP,
 144       MSUB_DSP,
 145       MSUBU_DSP,
 146
 147       // DSP shift nodes.
 148       SHLL_DSP,
 149       SHRA_DSP,
 150       SHRL_DSP,
 151
 152       // DSP setcc and select_cc nodes.
 153       SETCC_DSP,
 154       SELECT_CC_DSP,
 155
 156       // Vector comparisons.
 157       // These take a vector and return a boolean.
 158       VALL_ZERO,
 159       VANY_ZERO,
 160       VALL_NONZERO,
 161       VANY_NONZERO,
 162
 163       // These take a vector and return a vector bitmask.
 164       VCEQ,
 165       VCLE_S,
 166       VCLE_U,
 167       VCLT_S,
 168       VCLT_U,
 169
 170       // Element-wise vector max/min.
 171       VSMAX,
 172       VSMIN,
 173       VUMAX,
 174       VUMIN,
 175
 176       // Vector Shuffle with mask as an operand
 177       VSHF,  // Generic shuffle
 178       SHF,   // 4-element set shuffle.
 179       ILVEV, // Interleave even elements
 180       ILVOD, // Interleave odd elements
 181       ILVL,  // Interleave left elements
 182       ILVR,  // Interleave right elements
 183       PCKEV, // Pack even elements
 184       PCKOD, // Pack odd elements
 185
 186       // Vector Lane Copy
 187       INSVE, // Copy element from one vector to another
 188
 189       // Combined (XOR (OR $a, $b), -1)
 190       VNOR,
 191
 192       // Extended vector element extraction
 193       VEXTRACT_SEXT_ELT,
 194       VEXTRACT_ZEXT_ELT,
 195
 196       // Load/Store Left/Right nodes.
 197       LWL = ISD::FIRST_TARGET_MEMORY_OPCODE,
 198       LWR,
 199       SWL,
 200       SWR,
 201       LDL,
 202       LDR,
 203       SDL,
 204       SDR
 205     };
 206   }
 207
 208   //===--------------------------------------------------------------------===//
 209   // TargetLowering Implementation
 210   //===--------------------------------------------------------------------===//
 211   class MipsFunctionInfo;
 212   class MipsSubtarget;
 213
 214   class MipsTargetLowering : public TargetLowering  {
 215     bool isMicroMips;
 216   public:
 217     explicit MipsTargetLowering(const MipsTargetMachine &TM,
 218                                 const MipsSubtarget &STI);
 219
 220     static const MipsTargetLowering *create(const MipsTargetMachine &TM,
 221                                             const MipsSubtarget &STI);
 222
 223     /// createFastISel - This method returns a target specific FastISel object,
 224     /// or null if the target does not support "fast" ISel.
 225     FastISel *createFastISel(FunctionLoweringInfo &funcInfo,
 226                              const TargetLibraryInfo *libInfo) const override;
 227
 228     MVT getScalarShiftAmountTy(EVT LHSTy) const override { return MVT::i32; }
 229
 230     void LowerOperationWrapper(SDNode *N,
 231                                SmallVectorImpl<SDValue> &Results,
 232                                SelectionDAG &DAG) const override;
 233
 234     /// LowerOperation - Provide custom lowering hooks for some operations.
 235     SDValue LowerOperation(SDValue Op, SelectionDAG &DAG) const override;
 236
 237     /// ReplaceNodeResults - Replace the results of node with an illegal result
 238     /// type with new values built out of custom code.
 239     ///
 240     void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue>&Results,
 241                             SelectionDAG &DAG) const override;
 242
 243     /// getTargetNodeName - This method returns the name of a target specific
 244     //  DAG node.
 245     const char *getTargetNodeName(unsigned Opcode) const override;
 246
 247     /// getSetCCResultType - get the ISD::SETCC result ValueType
 248     EVT getSetCCResultType(LLVMContext &Context, EVT VT) const override;
 249
 250     SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const override;
 251
 252     MachineBasicBlock *
 253     EmitInstrWithCustomInserter(MachineInstr *MI,
 254                                 MachineBasicBlock *MBB) const override;
 255
 256     struct LTStr {
 257       bool operator()(const char *S1, const char *S2) const {
 258         return strcmp(S1, S2) < 0;
 259       }
 260     };
 261
 262     void HandleByVal(CCState *, unsigned &, unsigned) const override;
 263
 264   protected:
 265     SDValue getGlobalReg(SelectionDAG &DAG, EVT Ty) const;
 266
 267     // This method creates the following nodes, which are necessary for
 268     // computing a local symbol's address:
 269     //
 270     // (add (load (wrapper $gp, %got(sym)), %lo(sym))
 271     template <class NodeTy>
 272     SDValue getAddrLocal(NodeTy *N, EVT Ty, SelectionDAG &DAG,
 273                          bool IsN32OrN64) const {
 274       SDLoc DL(N);
 275       unsigned GOTFlag = IsN32OrN64 ? MipsII::MO_GOT_PAGE : MipsII::MO_GOT;
 276       SDValue GOT = DAG.getNode(MipsISD::Wrapper, DL, Ty, getGlobalReg(DAG, Ty),
 277                                 getTargetNode(N, Ty, DAG, GOTFlag));
 278       SDValue Load = DAG.getLoad(Ty, DL, DAG.getEntryNode(), GOT,
 279                                  MachinePointerInfo::getGOT(), false, false,
 280                                  false, 0);
 281       unsigned LoFlag = IsN32OrN64 ? MipsII::MO_GOT_OFST : MipsII::MO_ABS_LO;
 282       SDValue Lo = DAG.getNode(MipsISD::Lo, DL, Ty,
 283                                getTargetNode(N, Ty, DAG, LoFlag));
 284       return DAG.getNode(ISD::ADD, DL, Ty, Load, Lo);
 285     }
 286
 287     // This method creates the following nodes, which are necessary for
 288     // computing a global symbol's address:
 289     //
 290     // (load (wrapper $gp, %got(sym)))
 291     template<class NodeTy>
 292     SDValue getAddrGlobal(NodeTy *N, EVT Ty, SelectionDAG &DAG,
 293                           unsigned Flag, SDValue Chain,
 294                           const MachinePointerInfo &PtrInfo) const {
 295       SDLoc DL(N);
 296       SDValue Tgt = DAG.getNode(MipsISD::Wrapper, DL, Ty, getGlobalReg(DAG, Ty),
 297                                 getTargetNode(N, Ty, DAG, Flag));
 298       return DAG.getLoad(Ty, DL, Chain, Tgt, PtrInfo, false, false, false, 0);
 299     }
 300
 301     // This method creates the following nodes, which are necessary for
 302     // computing a global symbol's address in large-GOT mode:
 303     //
 304     // (load (wrapper (add %hi(sym), $gp), %lo(sym)))
 305     template<class NodeTy>
 306     SDValue getAddrGlobalLargeGOT(NodeTy *N, EVT Ty, SelectionDAG &DAG,
 307                                   unsigned HiFlag, unsigned LoFlag,
 308                                   SDValue Chain,
 309                                   const MachinePointerInfo &PtrInfo) const {
 310       SDLoc DL(N);
 311       SDValue Hi = DAG.getNode(MipsISD::Hi, DL, Ty,
 312                                getTargetNode(N, Ty, DAG, HiFlag));
 313       Hi = DAG.getNode(ISD::ADD, DL, Ty, Hi, getGlobalReg(DAG, Ty));
 314       SDValue Wrapper = DAG.getNode(MipsISD::Wrapper, DL, Ty, Hi,
 315                                     getTargetNode(N, Ty, DAG, LoFlag));
 316       return DAG.getLoad(Ty, DL, Chain, Wrapper, PtrInfo, false, false, false,
 317                          0);
 318     }
 319
 320     // This method creates the following nodes, which are necessary for
 321     // computing a symbol's address in non-PIC mode:
 322     //
 323     // (add %hi(sym), %lo(sym))
 324     template<class NodeTy>
 325     SDValue getAddrNonPIC(NodeTy *N, EVT Ty, SelectionDAG &DAG) const {
 326       SDLoc DL(N);
 327       SDValue Hi = getTargetNode(N, Ty, DAG, MipsII::MO_ABS_HI);
 328       SDValue Lo = getTargetNode(N, Ty, DAG, MipsII::MO_ABS_LO);
 329       return DAG.getNode(ISD::ADD, DL, Ty,
 330                          DAG.getNode(MipsISD::Hi, DL, Ty, Hi),
 331                          DAG.getNode(MipsISD::Lo, DL, Ty, Lo));
 332     }
 333
 334     // This method creates the following nodes, which are necessary for
 335     // computing a symbol's address using gp-relative addressing:
 336     //
 337     // (add $gp, %gp_rel(sym))
 338     template<class NodeTy>
 339     SDValue getAddrGPRel(NodeTy *N, EVT Ty, SelectionDAG &DAG) const {
 340       SDLoc DL(N);
 341       assert(Ty == MVT::i32);
 342       SDValue GPRel = getTargetNode(N, Ty, DAG, MipsII::MO_GPREL);
 343       return DAG.getNode(ISD::ADD, DL, Ty,
 344                          DAG.getRegister(Mips::GP, Ty),
 345                          DAG.getNode(MipsISD::GPRel, DL, DAG.getVTList(Ty),
 346                                      GPRel));
 347     }
 348
 349     /// This function fills Ops, which is the list of operands that will later
 350     /// be used when a function call node is created. It also generates
 351     /// copyToReg nodes to set up argument registers.
 352     virtual void
 353     getOpndList(SmallVectorImpl<SDValue> &Ops,
 354                 std::deque< std::pair<unsigned, SDValue> > &RegsToPass,
 355                 bool IsPICCall, bool GlobalOrExternal, bool InternalLinkage,
 356                 bool IsCallReloc, CallLoweringInfo &CLI, SDValue Callee,
 357                 SDValue Chain) const;
 358
 359     /// MipsCC - This class provides methods used to analyze formal and call
 360     /// arguments and inquire about calling convention information.
 361     class MipsCC {
 362     public:
 363       MipsCC(CallingConv::ID CallConv, const MipsSubtarget &Subtarget,
 364              CCState &Info);
 365
 366       /// reservedArgArea - The size of the area the caller reserves for
 367       /// register arguments. This is 16-byte if ABI is O32.
 368       unsigned reservedArgArea() const;
 369
 370       /// Return pointer to array of integer argument registers.
 371       const ArrayRef<MCPhysReg> intArgRegs() const;
 372
 373     private:
 374       /// Return the type of the register which is used to pass an argument or
 375       /// return a value. This function returns f64 if the argument is an i64
 376       /// value which has been generated as a result of softening an f128 value.
 377       /// Otherwise, it just returns VT.
 378       MVT getRegVT(MVT VT, const Type *OrigTy, const SDNode *CallNode,
 379                    bool IsSoftFloat) const;
 380
 381       CallingConv::ID CallConv;
 382       const MipsSubtarget &Subtarget;
 383     };
 384   protected:
 385     SDValue lowerLOAD(SDValue Op, SelectionDAG &DAG) const;
 386     SDValue lowerSTORE(SDValue Op, SelectionDAG &DAG) const;
 387
 388     // Subtarget Info
 389     const MipsSubtarget &Subtarget;
 390
 391   private:
 392     // Create a TargetGlobalAddress node.
 393     SDValue getTargetNode(GlobalAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
 394                           unsigned Flag) const;
 395
 396     // Create a TargetExternalSymbol node.
 397     SDValue getTargetNode(ExternalSymbolSDNode *N, EVT Ty, SelectionDAG &DAG,
 398                           unsigned Flag) const;
 399
 400     // Create a TargetBlockAddress node.
 401     SDValue getTargetNode(BlockAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
 402                           unsigned Flag) const;
 403
 404     // Create a TargetJumpTable node.
 405     SDValue getTargetNode(JumpTableSDNode *N, EVT Ty, SelectionDAG &DAG,
 406                           unsigned Flag) const;
 407
 408     // Create a TargetConstantPool node.
 409     SDValue getTargetNode(ConstantPoolSDNode *N, EVT Ty, SelectionDAG &DAG,
 410                           unsigned Flag) const;
 411
 412     // Lower Operand helpers
 413     SDValue LowerCallResult(SDValue Chain, SDValue InFlag,
 414                             CallingConv::ID CallConv, bool isVarArg,
 415                             const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc dl,
 416                             SelectionDAG &DAG, SmallVectorImpl<SDValue> &InVals,
 417                             TargetLowering::CallLoweringInfo &CLI) const;
 418
 419     // Lower Operand specifics
 420     SDValue lowerBR_JT(SDValue Op, SelectionDAG &DAG) const;
 421     SDValue lowerBRCOND(SDValue Op, SelectionDAG &DAG) const;
 422     SDValue lowerConstantPool(SDValue Op, SelectionDAG &DAG) const;
 423     SDValue lowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const;
 424     SDValue lowerBlockAddress(SDValue Op, SelectionDAG &DAG) const;
 425     SDValue lowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const;
 426     SDValue lowerJumpTable(SDValue Op, SelectionDAG &DAG) const;
 427     SDValue lowerSELECT(SDValue Op, SelectionDAG &DAG) const;
 428     SDValue lowerSELECT_CC(SDValue Op, SelectionDAG &DAG) const;
 429     SDValue lowerSETCC(SDValue Op, SelectionDAG &DAG) const;
 430     SDValue lowerVASTART(SDValue Op, SelectionDAG &DAG) const;
 431     SDValue lowerVAARG(SDValue Op, SelectionDAG &DAG) const;
 432     SDValue lowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) const;
 433     SDValue lowerFABS(SDValue Op, SelectionDAG &DAG) const;
 434     SDValue lowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const;
 435     SDValue lowerRETURNADDR(SDValue Op, SelectionDAG &DAG) const;
 436     SDValue lowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const;
 437     SDValue lowerATOMIC_FENCE(SDValue Op, SelectionDAG& DAG) const;
 438     SDValue lowerShiftLeftParts(SDValue Op, SelectionDAG& DAG) const;
 439     SDValue lowerShiftRightParts(SDValue Op, SelectionDAG& DAG,
 440                                  bool IsSRA) const;
 441     SDValue lowerADD(SDValue Op, SelectionDAG &DAG) const;
 442     SDValue lowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG) const;
 443
 444     /// isEligibleForTailCallOptimization - Check whether the call is eligible
 445     /// for tail call optimization.
 446     virtual bool
 447     isEligibleForTailCallOptimization(const CCState &CCInfo,
 448                                       unsigned NextStackOffset,
 449                                       const MipsFunctionInfo &FI) const = 0;
 450
 451     /// copyByValArg - Copy argument registers which were used to pass a byval
 452     /// argument to the stack. Create a stack frame object for the byval
 453     /// argument.
 454     void copyByValRegs(SDValue Chain, SDLoc DL, std::vector<SDValue> &OutChains,
 455                        SelectionDAG &DAG, const ISD::ArgFlagsTy &Flags,
 456                        SmallVectorImpl<SDValue> &InVals,
 457                        const Argument *FuncArg, const MipsCC &CC,
 458                        unsigned FirstReg, unsigned LastReg,
 459                        const CCValAssign &VA) const;
 460
 461     /// passByValArg - Pass a byval argument in registers or on stack.
 462     void passByValArg(SDValue Chain, SDLoc DL,
 463                       std::deque<std::pair<unsigned, SDValue>> &RegsToPass,
 464                       SmallVectorImpl<SDValue> &MemOpChains, SDValue StackPtr,
 465                       MachineFrameInfo *MFI, SelectionDAG &DAG, SDValue Arg,
 466                       const MipsCC &CC, unsigned FirstReg, unsigned LastReg,
 467                       const ISD::ArgFlagsTy &Flags, bool isLittle,
 468                       const CCValAssign &VA) const;
 469
 470     /// writeVarArgRegs - Write variable function arguments passed in registers
 471     /// to the stack. Also create a stack frame object for the first variable
 472     /// argument.
 473     void writeVarArgRegs(std::vector<SDValue> &OutChains, const MipsCC &CC,
 474                          SDValue Chain, SDLoc DL, SelectionDAG &DAG,
 475                          CCState &State) const;
 476
 477     SDValue
 478       LowerFormalArguments(SDValue Chain,
 479                            CallingConv::ID CallConv, bool isVarArg,
 480                            const SmallVectorImpl<ISD::InputArg> &Ins,
 481                            SDLoc dl, SelectionDAG &DAG,
 482                            SmallVectorImpl<SDValue> &InVals) const override;
 483
 484     SDValue passArgOnStack(SDValue StackPtr, unsigned Offset, SDValue Chain,
 485                            SDValue Arg, SDLoc DL, bool IsTailCall,
 486                            SelectionDAG &DAG) const;
 487
 488     SDValue LowerCall(TargetLowering::CallLoweringInfo &CLI,
 489                       SmallVectorImpl<SDValue> &InVals) const override;
 490
 491     bool CanLowerReturn(CallingConv::ID CallConv, MachineFunction &MF,
 492                         bool isVarArg,
 493                         const SmallVectorImpl<ISD::OutputArg> &Outs,
 494                         LLVMContext &Context) const override;
 495
 496     SDValue LowerReturn(SDValue Chain,
 497                         CallingConv::ID CallConv, bool isVarArg,
 498                         const SmallVectorImpl<ISD::OutputArg> &Outs,
 499                         const SmallVectorImpl<SDValue> &OutVals,
 500                         SDLoc dl, SelectionDAG &DAG) const override;
 501
 502     // Inline asm support
 503     ConstraintType
 504       getConstraintType(const std::string &Constraint) const override;
 505
 506     /// Examine constraint string and operand type and determine a weight value.
 507     /// The operand object must already have been set up with the operand type.
 508     ConstraintWeight getSingleConstraintMatchWeight(
 509       AsmOperandInfo &info, const char *constraint) const override;
 510
 511     /// This function parses registers that appear in inline-asm constraints.
 512     /// It returns pair (0, 0) on failure.
 513     std::pair<unsigned, const TargetRegisterClass *>
 514     parseRegForInlineAsmConstraint(StringRef C, MVT VT) const;
 515
 516     std::pair<unsigned, const TargetRegisterClass*>
 517               getRegForInlineAsmConstraint(const std::string &Constraint,
 518                                            MVT VT) const override;
 519
 520     /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
 521     /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is
 522     /// true it means one of the asm constraint of the inline asm instruction
 523     /// being processed is 'm'.
 524     void LowerAsmOperandForConstraint(SDValue Op,
 525                                       std::string &Constraint,
 526                                       std::vector<SDValue> &Ops,
 527                                       SelectionDAG &DAG) const override;
 528
 529     bool isLegalAddressingMode(const AddrMode &AM, Type *Ty) const override;
 530
 531     bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const override;
 532
 533     EVT getOptimalMemOpType(uint64_t Size, unsigned DstAlign,
 534                             unsigned SrcAlign,
 535                             bool IsMemset, bool ZeroMemset,
 536                             bool MemcpyStrSrc,
 537                             MachineFunction &MF) const override;
 538
 539     /// isFPImmLegal - Returns true if the target can instruction select the
 540     /// specified FP immediate natively. If false, the legalizer will
 541     /// materialize the FP immediate as a load from a constant pool.
 542     bool isFPImmLegal(const APFloat &Imm, EVT VT) const override;
 543
 544     unsigned getJumpTableEncoding() const override;
 545
 546     /// Emit a sign-extension using sll/sra, seb, or seh appropriately.
 547     MachineBasicBlock *emitSignExtendToI32InReg(MachineInstr *MI,
 548                                                 MachineBasicBlock *BB,
 549                                                 unsigned Size, unsigned DstReg,
 550                                                 unsigned SrcRec) const;
 551
 552     MachineBasicBlock *emitAtomicBinary(MachineInstr *MI, MachineBasicBlock *BB,
 553                     unsigned Size, unsigned BinOpcode, bool Nand = false) const;
 554     MachineBasicBlock *emitAtomicBinaryPartword(MachineInstr *MI,
 555                     MachineBasicBlock *BB, unsigned Size, unsigned BinOpcode,
 556                     bool Nand = false) const;
 557     MachineBasicBlock *emitAtomicCmpSwap(MachineInstr *MI,
 558                                   MachineBasicBlock *BB, unsigned Size) const;
 559     MachineBasicBlock *emitAtomicCmpSwapPartword(MachineInstr *MI,
 560                                   MachineBasicBlock *BB, unsigned Size) const;
 561     MachineBasicBlock *emitSEL_D(MachineInstr *MI, MachineBasicBlock *BB) const;
 562   };
 563
 564   /// Create MipsTargetLowering objects.
 565   const MipsTargetLowering *
 566   createMips16TargetLowering(const MipsTargetMachine &TM,
 567                              const MipsSubtarget &STI);
 568   const MipsTargetLowering *
 569   createMipsSETargetLowering(const MipsTargetMachine &TM,
 570                              const MipsSubtarget &STI);
 571
 572   namespace Mips {
 573     FastISel *createFastISel(FunctionLoweringInfo &funcInfo,
 574                              const TargetLibraryInfo *libInfo);
 575   }
 576 }
 577
 578 #endif