lib/Target/Mips/MipsCallingConv.td

   1 //===-- MipsCallingConv.td - Calling Conventions for Mips --*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 // This describes the calling conventions for Mips architecture.
  10 //===----------------------------------------------------------------------===//
  11
  12 /// CCIfSubtarget - Match if the current subtarget has a feature F.
  13 class CCIfSubtarget<string F, CCAction A, string Invert = "">
  14     : CCIf<!strconcat(Invert,
  15                       "static_cast<const MipsSubtarget&>"
  16                         "(State.getMachineFunction().getSubtarget()).",
  17                       F),
  18            A>;
  19
  20 // The inverse of CCIfSubtarget
  21 class CCIfSubtargetNot<string F, CCAction A> : CCIfSubtarget<F, A, "!">;
  22
  23 // For soft-float, f128 values are returned in A0_64 rather than V1_64.
  24 def RetCC_F128SoftFloat : CallingConv<[
  25   CCAssignToReg<[V0_64, A0_64]>
  26 ]>;
  27
  28 // For hard-float, f128 values are returned as a pair of f64's rather than a
  29 // pair of i64's.
  30 def RetCC_F128HardFloat : CallingConv<[
  31   CCBitConvertToType<f64>,
  32
  33   // Contrary to the ABI documentation, a struct containing a long double is
  34   // returned in $f0, and $f1 instead of the usual $f0, and $f2. This is to
  35   // match the de facto ABI as implemented by GCC.
  36   CCIfInReg<CCAssignToReg<[D0_64, D1_64]>>,
  37
  38   CCAssignToReg<[D0_64, D2_64]>
  39 ]>;
  40
  41 // Handle F128 specially since we can't identify the original type during the
  42 // tablegen-erated code.
  43 def RetCC_F128 : CallingConv<[
  44   CCIfSubtarget<"abiUsesSoftFloat()",
  45       CCIfType<[i64], CCDelegateTo<RetCC_F128SoftFloat>>>,
  46   CCIfSubtargetNot<"abiUsesSoftFloat()",
  47       CCIfType<[i64], CCDelegateTo<RetCC_F128HardFloat>>>
  48 ]>;
  49
  50 //===----------------------------------------------------------------------===//
  51 // Mips O32 Calling Convention
  52 //===----------------------------------------------------------------------===//
  53
  54 // Only the return rules are defined here for O32. The rules for argument
  55 // passing are defined in MipsISelLowering.cpp.
  56 def RetCC_MipsO32 : CallingConv<[
  57   // i32 are returned in registers V0, V1, A0, A1
  58   CCIfType<[i32], CCAssignToReg<[V0, V1, A0, A1]>>,
  59
  60   // f32 are returned in registers F0, F2
  61   CCIfType<[f32], CCAssignToReg<[F0, F2]>>,
  62
  63   // f64 arguments are returned in D0_64 and D2_64 in FP64bit mode or
  64   // in D0 and D1 in FP32bit mode.
  65   CCIfType<[f64], CCIfSubtarget<"isFP64bit()", CCAssignToReg<[D0_64, D2_64]>>>,
  66   CCIfType<[f64], CCIfSubtargetNot<"isFP64bit()", CCAssignToReg<[D0, D1]>>>
  67 ]>;
  68
  69 //===----------------------------------------------------------------------===//
  70 // Mips N32/64 Calling Convention
  71 //===----------------------------------------------------------------------===//
  72
  73 def CC_MipsN : CallingConv<[
  74   // Promote i8/i16 arguments to i32.
  75   CCIfType<[i8, i16], CCPromoteToType<i32>>,
  76
  77   // Integer arguments are passed in integer registers.
  78   CCIfType<[i32], CCAssignToRegWithShadow<[A0, A1, A2, A3,
  79                                            T0, T1, T2, T3],
  80                                           [F12, F13, F14, F15,
  81                                            F16, F17, F18, F19]>>,
  82
  83   CCIfType<[i64], CCAssignToRegWithShadow<[A0_64, A1_64, A2_64, A3_64,
  84                                            T0_64, T1_64, T2_64, T3_64],
  85                                           [D12_64, D13_64, D14_64, D15_64,
  86                                            D16_64, D17_64, D18_64, D19_64]>>,
  87
  88   // f32 arguments are passed in single precision FP registers.
  89   CCIfType<[f32], CCAssignToRegWithShadow<[F12, F13, F14, F15,
  90                                            F16, F17, F18, F19],
  91                                           [A0_64, A1_64, A2_64, A3_64,
  92                                            T0_64, T1_64, T2_64, T3_64]>>,
  93
  94   // f64 arguments are passed in double precision FP registers.
  95   CCIfType<[f64], CCAssignToRegWithShadow<[D12_64, D13_64, D14_64, D15_64,
  96                                            D16_64, D17_64, D18_64, D19_64],
  97                                           [A0_64, A1_64, A2_64, A3_64,
  98                                            T0_64, T1_64, T2_64, T3_64]>>,
  99
 100   // All stack parameter slots become 64-bit doublewords and are 8-byte aligned.
 101   CCIfType<[i32, f32], CCAssignToStack<4, 8>>,
 102   CCIfType<[i64, f64], CCAssignToStack<8, 8>>
 103 ]>;
 104
 105 // N32/64 variable arguments.
 106 // All arguments are passed in integer registers.
 107 def CC_MipsN_VarArg : CallingConv<[
 108   // Promote i8/i16 arguments to i32.
 109   CCIfType<[i8, i16], CCPromoteToType<i32>>,
 110
 111   CCIfType<[i32, f32], CCAssignToReg<[A0, A1, A2, A3, T0, T1, T2, T3]>>,
 112
 113   CCIfType<[i64, f64], CCAssignToReg<[A0_64, A1_64, A2_64, A3_64,
 114                                       T0_64, T1_64, T2_64, T3_64]>>,
 115
 116   // All stack parameter slots become 64-bit doublewords and are 8-byte aligned.
 117   CCIfType<[i32, f32], CCAssignToStack<4, 8>>,
 118   CCIfType<[i64, f64], CCAssignToStack<8, 8>>
 119 ]>;
 120
 121 def RetCC_MipsN : CallingConv<[
 122   // f128 needs to be handled similarly to f32 and f64. However, f128 is not
 123   // legal and is lowered to i128 which is further lowered to a pair of i64's.
 124   // This presents us with a problem for the calling convention since hard-float
 125   // still needs to pass them in FPU registers, and soft-float needs to use $v0,
 126   // and $a0 instead of the usual $v0, and $v1. We therefore resort to a
 127   // pre-analyze (see PreAnalyzeReturnForF128()) step to pass information on
 128   // whether the result was originally an f128 into the tablegen-erated code.
 129   //
 130   // f128 should only occur for the N64 ABI where long double is 128-bit. On
 131   // N32, long double is equivalent to double.
 132   CCIfType<[i64],
 133       CCIf<"static_cast<MipsCCState *>(&State)->WasOriginalArgF128(ValNo)",
 134            CCDelegateTo<RetCC_F128>>>,
 135
 136   // Aggregate returns are positioned at the lowest address in the slot for
 137   // both little and big-endian targets. When passing in registers, this
 138   // requires that big-endian targets shift the value into the upper bits.
 139   CCIfSubtarget<"isLittle()",
 140       CCIfType<[i8, i16, i32, i64], CCIfInReg<CCPromoteToType<i64>>>>,
 141   CCIfSubtargetNot<"isLittle()",
 142       CCIfType<[i8, i16, i32, i64],
 143           CCIfInReg<CCPromoteToUpperBitsInType<i64>>>>,
 144
 145   // i64 are returned in registers V0_64, V1_64
 146   CCIfType<[i64], CCAssignToReg<[V0_64, V1_64]>>,
 147
 148   // f32 are returned in registers F0, F2
 149   CCIfType<[f32], CCAssignToReg<[F0, F2]>>,
 150
 151   // f64 are returned in registers D0, D2
 152   CCIfType<[f64], CCAssignToReg<[D0_64, D2_64]>>
 153 ]>;
 154
 155 //===----------------------------------------------------------------------===//
 156 // Mips EABI Calling Convention
 157 //===----------------------------------------------------------------------===//
 158
 159 def CC_MipsEABI : CallingConv<[
 160   // Promote i8/i16 arguments to i32.
 161   CCIfType<[i8, i16], CCPromoteToType<i32>>,
 162
 163   // Integer arguments are passed in integer registers.
 164   CCIfType<[i32], CCAssignToReg<[A0, A1, A2, A3, T0, T1, T2, T3]>>,
 165
 166   // Single fp arguments are passed in pairs within 32-bit mode
 167   CCIfType<[f32], CCIfSubtarget<"isSingleFloat()",
 168                   CCAssignToReg<[F12, F13, F14, F15, F16, F17, F18, F19]>>>,
 169
 170   CCIfType<[f32], CCIfSubtargetNot<"isSingleFloat()",
 171                   CCAssignToReg<[F12, F14, F16, F18]>>>,
 172
 173   // The first 4 double fp arguments are passed in single fp registers.
 174   CCIfType<[f64], CCIfSubtargetNot<"isSingleFloat()",
 175                   CCAssignToReg<[D6, D7, D8, D9]>>>,
 176
 177   // Integer values get stored in stack slots that are 4 bytes in
 178   // size and 4-byte aligned.
 179   CCIfType<[i32, f32], CCAssignToStack<4, 4>>,
 180
 181   // Integer values get stored in stack slots that are 8 bytes in
 182   // size and 8-byte aligned.
 183   CCIfType<[f64], CCIfSubtargetNot<"isSingleFloat()", CCAssignToStack<8, 8>>>
 184 ]>;
 185
 186 def RetCC_MipsEABI : CallingConv<[
 187   // i32 are returned in registers V0, V1
 188   CCIfType<[i32], CCAssignToReg<[V0, V1]>>,
 189
 190   // f32 are returned in registers F0, F1
 191   CCIfType<[f32], CCAssignToReg<[F0, F1]>>,
 192
 193   // f64 are returned in register D0
 194   CCIfType<[f64], CCIfSubtargetNot<"isSingleFloat()", CCAssignToReg<[D0]>>>
 195 ]>;
 196
 197 //===----------------------------------------------------------------------===//
 198 // Mips FastCC Calling Convention
 199 //===----------------------------------------------------------------------===//
 200 def CC_MipsO32_FastCC : CallingConv<[
 201   // f64 arguments are passed in double-precision floating pointer registers.
 202   CCIfType<[f64], CCIfSubtargetNot<"isFP64bit()",
 203                                    CCAssignToReg<[D0, D1, D2, D3, D4, D5, D6,
 204                                                   D7, D8, D9]>>>,
 205   CCIfType<[f64], CCIfSubtarget<"isFP64bit()", CCIfSubtarget<"useOddSPReg()",
 206                                 CCAssignToReg<[D0_64, D1_64, D2_64, D3_64,
 207                                                D4_64, D5_64, D6_64, D7_64,
 208                                                D8_64, D9_64, D10_64, D11_64,
 209                                                D12_64, D13_64, D14_64, D15_64,
 210                                                D16_64, D17_64, D18_64,
 211                                                D19_64]>>>>,
 212   CCIfType<[f64], CCIfSubtarget<"isFP64bit()", CCIfSubtarget<"noOddSPReg()",
 213                                 CCAssignToReg<[D0_64, D2_64, D4_64, D6_64,
 214                                                D8_64, D10_64, D12_64, D14_64,
 215                                                D16_64, D18_64]>>>>,
 216
 217   // Stack parameter slots for f64 are 64-bit doublewords and 8-byte aligned.
 218   CCIfType<[f64], CCAssignToStack<8, 8>>
 219 ]>;
 220
 221 def CC_MipsN_FastCC : CallingConv<[
 222   // Integer arguments are passed in integer registers.
 223   CCIfType<[i64], CCAssignToReg<[A0_64, A1_64, A2_64, A3_64, T0_64, T1_64,
 224                                  T2_64, T3_64, T4_64, T5_64, T6_64, T7_64,
 225                                  T8_64, V1_64]>>,
 226
 227   // f64 arguments are passed in double-precision floating pointer registers.
 228   CCIfType<[f64], CCAssignToReg<[D0_64, D1_64, D2_64, D3_64, D4_64, D5_64,
 229                                  D6_64, D7_64, D8_64, D9_64, D10_64, D11_64,
 230                                  D12_64, D13_64, D14_64, D15_64, D16_64, D17_64,
 231                                  D18_64, D19_64]>>,
 232
 233   // Stack parameter slots for i64 and f64 are 64-bit doublewords and
 234   // 8-byte aligned.
 235   CCIfType<[i64, f64], CCAssignToStack<8, 8>>
 236 ]>;
 237
 238 def CC_Mips_FastCC : CallingConv<[
 239   // Handles byval parameters.
 240   CCIfByVal<CCPassByVal<4, 4>>,
 241
 242   // Promote i8/i16 arguments to i32.
 243   CCIfType<[i8, i16], CCPromoteToType<i32>>,
 244
 245   // Integer arguments are passed in integer registers. All scratch registers,
 246   // except for AT, V0 and T9, are available to be used as argument registers.
 247   CCIfType<[i32], CCIfSubtargetNot<"isTargetNaCl()",
 248       CCAssignToReg<[A0, A1, A2, A3, T0, T1, T2, T3, T4, T5, T6, T7, T8, V1]>>>,
 249
 250   // In NaCl, T6, T7 and T8 are reserved and not available as argument
 251   // registers for fastcc.  T6 contains the mask for sandboxing control flow
 252   // (indirect jumps and calls).  T7 contains the mask for sandboxing memory
 253   // accesses (loads and stores).  T8 contains the thread pointer.
 254   CCIfType<[i32], CCIfSubtarget<"isTargetNaCl()",
 255       CCAssignToReg<[A0, A1, A2, A3, T0, T1, T2, T3, T4, T5, V1]>>>,
 256
 257   // f32 arguments are passed in single-precision floating pointer registers.
 258   CCIfType<[f32], CCIfSubtarget<"useOddSPReg()",
 259       CCAssignToReg<[F0, F1, F2, F3, F4, F5, F6, F7, F8, F9, F10, F11, F12, F13,
 260                      F14, F15, F16, F17, F18, F19]>>>,
 261
 262   // Don't use odd numbered single-precision registers for -mno-odd-spreg.
 263   CCIfType<[f32], CCIfSubtarget<"noOddSPReg()",
 264       CCAssignToReg<[F0, F2, F4, F6, F8, F10, F12, F14, F16, F18]>>>,
 265
 266   // Stack parameter slots for i32 and f32 are 32-bit words and 4-byte aligned.
 267   CCIfType<[i32, f32], CCAssignToStack<4, 4>>,
 268
 269   CCIfSubtarget<"isABI_EABI()", CCDelegateTo<CC_MipsEABI>>,
 270   CCIfSubtarget<"isABI_O32()", CCDelegateTo<CC_MipsO32_FastCC>>,
 271   CCDelegateTo<CC_MipsN_FastCC>
 272 ]>;
 273
 274 //==
 275
 276 def CC_Mips16RetHelper : CallingConv<[
 277   // Integer arguments are passed in integer registers.
 278   CCIfType<[i32], CCAssignToReg<[V0, V1, A0, A1]>>
 279 ]>;
 280
 281 //===----------------------------------------------------------------------===//
 282 // Mips Calling Convention Dispatch
 283 //===----------------------------------------------------------------------===//
 284
 285 def RetCC_Mips : CallingConv<[
 286   CCIfSubtarget<"isABI_EABI()", CCDelegateTo<RetCC_MipsEABI>>,
 287   CCIfSubtarget<"isABI_N32()", CCDelegateTo<RetCC_MipsN>>,
 288   CCIfSubtarget<"isABI_N64()", CCDelegateTo<RetCC_MipsN>>,
 289   CCDelegateTo<RetCC_MipsO32>
 290 ]>;
 291
 292 //===----------------------------------------------------------------------===//
 293 // Callee-saved register lists.
 294 //===----------------------------------------------------------------------===//
 295
 296 def CSR_SingleFloatOnly : CalleeSavedRegs<(add (sequence "F%u", 31, 20), RA, FP,
 297                                                (sequence "S%u", 7, 0))>;
 298
 299 def CSR_O32_FPXX : CalleeSavedRegs<(add (sequence "D%u", 15, 10), RA, FP,
 300                                         (sequence "S%u", 7, 0))> {
 301   let OtherPreserved = (add (decimate (sequence "F%u", 30, 20), 2));
 302 }
 303
 304 def CSR_O32 : CalleeSavedRegs<(add (sequence "D%u", 15, 10), RA, FP,
 305                                    (sequence "S%u", 7, 0))>;
 306
 307 def CSR_O32_FP64 :
 308   CalleeSavedRegs<(add (decimate (sequence "D%u_64", 30, 20), 2), RA, FP,
 309                        (sequence "S%u", 7, 0))>;
 310
 311 def CSR_N32 : CalleeSavedRegs<(add D20_64, D22_64, D24_64, D26_64, D28_64,
 312                                    D30_64, RA_64, FP_64, GP_64,
 313                                    (sequence "S%u_64", 7, 0))>;
 314
 315 def CSR_N64 : CalleeSavedRegs<(add (sequence "D%u_64", 31, 24), RA_64, FP_64,
 316                                    GP_64, (sequence "S%u_64", 7, 0))>;
 317
 318 def CSR_Mips16RetHelper :
 319   CalleeSavedRegs<(add V0, V1, FP,
 320                    (sequence "A%u", 3, 0), (sequence "S%u", 7, 0),
 321                    (sequence "D%u", 15, 10))>;