lib/Target/Mips/Mips16InstrInfo.h

   1 //===-- Mips16InstrInfo.h - Mips16 Instruction Information ------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Mips16 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef MIPS16INSTRUCTIONINFO_H
  15 #define MIPS16INSTRUCTIONINFO_H
  16
  17 #include "Mips16RegisterInfo.h"
  18 #include "MipsInstrInfo.h"
  19
  20 namespace llvm {
  21
  22 class Mips16InstrInfo : public MipsInstrInfo {
  23   const Mips16RegisterInfo RI;
  24
  25 public:
  26   explicit Mips16InstrInfo(const MipsSubtarget &STI);
  27
  28   const MipsRegisterInfo &getRegisterInfo() const override;
  29
  30   /// isLoadFromStackSlot - If the specified machine instruction is a direct
  31   /// load from a stack slot, return the virtual or physical register number of
  32   /// the destination along with the FrameIndex of the loaded stack slot.  If
  33   /// not, return 0.  This predicate must return 0 if the instruction has
  34   /// any side effects other than loading from the stack slot.
  35   unsigned isLoadFromStackSlot(const MachineInstr *MI,
  36                                int &FrameIndex) const override;
  37
  38   /// isStoreToStackSlot - If the specified machine instruction is a direct
  39   /// store to a stack slot, return the virtual or physical register number of
  40   /// the source reg along with the FrameIndex of the loaded stack slot.  If
  41   /// not, return 0.  This predicate must return 0 if the instruction has
  42   /// any side effects other than storing to the stack slot.
  43   unsigned isStoreToStackSlot(const MachineInstr *MI,
  44                               int &FrameIndex) const override;
  45
  46   void copyPhysReg(MachineBasicBlock &MBB,
  47                    MachineBasicBlock::iterator MI, DebugLoc DL,
  48                    unsigned DestReg, unsigned SrcReg,
  49                    bool KillSrc) const override;
  50
  51   void storeRegToStack(MachineBasicBlock &MBB,
  52                        MachineBasicBlock::iterator MBBI,
  53                        unsigned SrcReg, bool isKill, int FrameIndex,
  54                        const TargetRegisterClass *RC,
  55                        const TargetRegisterInfo *TRI,
  56                        int64_t Offset) const override;
  57
  58   void loadRegFromStack(MachineBasicBlock &MBB,
  59                         MachineBasicBlock::iterator MBBI,
  60                         unsigned DestReg, int FrameIndex,
  61                         const TargetRegisterClass *RC,
  62                         const TargetRegisterInfo *TRI,
  63                         int64_t Offset) const override;
  64
  65   bool expandPostRAPseudo(MachineBasicBlock::iterator MI) const override;
  66
  67   unsigned getOppositeBranchOpc(unsigned Opc) const override;
  68
  69   // Adjust SP by FrameSize bytes. Save RA, S0, S1
  70   void makeFrame(unsigned SP, int64_t FrameSize, MachineBasicBlock &MBB,
  71                  MachineBasicBlock::iterator I) const;
  72
  73   // Adjust SP by FrameSize bytes. Restore RA, S0, S1
  74   void restoreFrame(unsigned SP, int64_t FrameSize, MachineBasicBlock &MBB,
  75                       MachineBasicBlock::iterator I) const;
  76
  77
  78   /// Adjust SP by Amount bytes.
  79   void adjustStackPtr(unsigned SP, int64_t Amount, MachineBasicBlock &MBB,
  80                       MachineBasicBlock::iterator I) const;
  81
  82   /// Emit a series of instructions to load an immediate.
  83   // This is to adjust some FrameReg. We return the new register to be used
  84   // in place of FrameReg and the adjusted immediate field (&NewImm)
  85   //
  86   unsigned loadImmediate(unsigned FrameReg,
  87                          int64_t Imm, MachineBasicBlock &MBB,
  88                          MachineBasicBlock::iterator II, DebugLoc DL,
  89                          unsigned &NewImm) const;
  90
  91   static bool validImmediate(unsigned Opcode, unsigned Reg, int64_t Amount);
  92
  93   static bool validSpImm8(int offset) {
  94     return ((offset & 7) == 0) && isInt<11>(offset);
  95   }
  96
  97   //
  98   // build the proper one based on the Imm field
  99   //
 100
 101   const MCInstrDesc& AddiuSpImm(int64_t Imm) const;
 102
 103   void BuildAddiuSpImm
 104     (MachineBasicBlock &MBB, MachineBasicBlock::iterator I, int64_t Imm) const;
 105
 106   unsigned getInlineAsmLength(const char *Str,
 107                               const MCAsmInfo &MAI) const override;
 108 private:
 109   unsigned getAnalyzableBrOpc(unsigned Opc) const override;
 110
 111   void ExpandRetRA16(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 112                    unsigned Opc) const;
 113
 114   // Adjust SP by Amount bytes where bytes can be up to 32bit number.
 115   void adjustStackPtrBig(unsigned SP, int64_t Amount, MachineBasicBlock &MBB,
 116                          MachineBasicBlock::iterator I,
 117                          unsigned Reg1, unsigned Reg2) const;
 118
 119   // Adjust SP by Amount bytes where bytes can be up to 32bit number.
 120   void adjustStackPtrBigUnrestricted(unsigned SP, int64_t Amount,
 121                                      MachineBasicBlock &MBB,
 122                                      MachineBasicBlock::iterator I) const;
 123
 124 };
 125
 126 }
 127
 128 #endif