lib/Target/ARM/ARMTargetMachine.h

   1 //===-- ARMTargetMachine.h - Define TargetMachine for ARM -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the ARM specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARMTARGETMACHINE_H
  15 #define ARMTARGETMACHINE_H
  16
  17 #include "ARMFrameLowering.h"
  18 #include "ARMISelLowering.h"
  19 #include "ARMInstrInfo.h"
  20 #include "ARMJITInfo.h"
  21 #include "ARMSelectionDAGInfo.h"
  22 #include "ARMSubtarget.h"
  23 #include "Thumb1FrameLowering.h"
  24 #include "Thumb1InstrInfo.h"
  25 #include "Thumb2InstrInfo.h"
  26 #include "llvm/IR/DataLayout.h"
  27 #include "llvm/MC/MCStreamer.h"
  28 #include "llvm/Target/TargetMachine.h"
  29
  30 namespace llvm {
  31
  32 class ARMBaseTargetMachine : public LLVMTargetMachine {
  33 protected:
  34   ARMSubtarget        Subtarget;
  35 private:
  36   ARMJITInfo          JITInfo;
  37   InstrItineraryData  InstrItins;
  38
  39 public:
  40   ARMBaseTargetMachine(const Target &T, StringRef TT,
  41                        StringRef CPU, StringRef FS,
  42                        const TargetOptions &Options,
  43                        Reloc::Model RM, CodeModel::Model CM,
  44                        CodeGenOpt::Level OL,
  45                        bool isLittle);
  46
  47   ARMJITInfo *getJITInfo() override { return &JITInfo; }
  48   const ARMSubtarget *getSubtargetImpl() const override { return &Subtarget; }
  49   const ARMTargetLowering *getTargetLowering() const override {
  50     // Implemented by derived classes
  51     llvm_unreachable("getTargetLowering not implemented");
  52   }
  53   const InstrItineraryData *getInstrItineraryData() const override {
  54     return &InstrItins;
  55   }
  56
  57   /// \brief Register ARM analysis passes with a pass manager.
  58   void addAnalysisPasses(PassManagerBase &PM) override;
  59
  60   // Pass Pipeline Configuration
  61   TargetPassConfig *createPassConfig(PassManagerBase &PM) override;
  62
  63   bool addCodeEmitter(PassManagerBase &PM, JITCodeEmitter &MCE) override;
  64 };
  65
  66 /// ARMTargetMachine - ARM target machine.
  67 ///
  68 class ARMTargetMachine : public ARMBaseTargetMachine {
  69   virtual void anchor();
  70   ARMInstrInfo        InstrInfo;
  71   const DataLayout    DL;       // Calculates type size & alignment
  72   ARMTargetLowering   TLInfo;
  73   ARMSelectionDAGInfo TSInfo;
  74   ARMFrameLowering    FrameLowering;
  75  public:
  76   ARMTargetMachine(const Target &T, StringRef TT,
  77                    StringRef CPU, StringRef FS,
  78                    const TargetOptions &Options,
  79                    Reloc::Model RM, CodeModel::Model CM,
  80                    CodeGenOpt::Level OL,
  81                    bool isLittle);
  82
  83   const ARMRegisterInfo *getRegisterInfo() const override {
  84     return &InstrInfo.getRegisterInfo();
  85   }
  86
  87   const ARMTargetLowering *getTargetLowering() const override {
  88     return &TLInfo;
  89   }
  90
  91   const ARMSelectionDAGInfo *getSelectionDAGInfo() const override {
  92     return &TSInfo;
  93   }
  94   const ARMFrameLowering *getFrameLowering() const override {
  95     return &FrameLowering;
  96   }
  97   const ARMInstrInfo *getInstrInfo() const override { return &InstrInfo; }
  98   const DataLayout *getDataLayout() const override { return &DL; }
  99 };
 100
 101 /// ARMLETargetMachine - ARM little endian target machine.
 102 ///
 103 class ARMLETargetMachine : public ARMTargetMachine {
 104   void anchor() override;
 105 public:
 106   ARMLETargetMachine(const Target &T, StringRef TT,
 107                      StringRef CPU, StringRef FS, const TargetOptions &Options,
 108                      Reloc::Model RM, CodeModel::Model CM,
 109                      CodeGenOpt::Level OL);
 110 };
 111
 112 /// ARMBETargetMachine - ARM big endian target machine.
 113 ///
 114 class ARMBETargetMachine : public ARMTargetMachine {
 115   void anchor() override;
 116 public:
 117   ARMBETargetMachine(const Target &T, StringRef TT,
 118                      StringRef CPU, StringRef FS, const TargetOptions &Options,
 119                      Reloc::Model RM, CodeModel::Model CM,
 120                      CodeGenOpt::Level OL);
 121 };
 122
 123 /// ThumbTargetMachine - Thumb target machine.
 124 /// Due to the way architectures are handled, this represents both
 125 ///   Thumb-1 and Thumb-2.
 126 ///
 127 class ThumbTargetMachine : public ARMBaseTargetMachine {
 128   virtual void anchor();
 129   // Either Thumb1InstrInfo or Thumb2InstrInfo.
 130   std::unique_ptr<ARMBaseInstrInfo> InstrInfo;
 131   const DataLayout    DL;   // Calculates type size & alignment
 132   ARMTargetLowering   TLInfo;
 133   ARMSelectionDAGInfo TSInfo;
 134   // Either Thumb1FrameLowering or ARMFrameLowering.
 135   std::unique_ptr<ARMFrameLowering> FrameLowering;
 136 public:
 137   ThumbTargetMachine(const Target &T, StringRef TT,
 138                      StringRef CPU, StringRef FS,
 139                      const TargetOptions &Options,
 140                      Reloc::Model RM, CodeModel::Model CM,
 141                      CodeGenOpt::Level OL,
 142                      bool isLittle);
 143
 144   /// returns either Thumb1RegisterInfo or Thumb2RegisterInfo
 145   const ARMBaseRegisterInfo *getRegisterInfo() const override {
 146     return &InstrInfo->getRegisterInfo();
 147   }
 148
 149   const ARMTargetLowering *getTargetLowering() const override {
 150     return &TLInfo;
 151   }
 152
 153   const ARMSelectionDAGInfo *getSelectionDAGInfo() const override {
 154     return &TSInfo;
 155   }
 156
 157   /// returns either Thumb1InstrInfo or Thumb2InstrInfo
 158   const ARMBaseInstrInfo *getInstrInfo() const override {
 159     return InstrInfo.get();
 160   }
 161   /// returns either Thumb1FrameLowering or ARMFrameLowering
 162   const ARMFrameLowering *getFrameLowering() const override {
 163     return FrameLowering.get();
 164   }
 165   const DataLayout *getDataLayout() const override { return &DL; }
 166 };
 167
 168 /// ThumbLETargetMachine - Thumb little endian target machine.
 169 ///
 170 class ThumbLETargetMachine : public ThumbTargetMachine {
 171   void anchor() override;
 172 public:
 173   ThumbLETargetMachine(const Target &T, StringRef TT,
 174                      StringRef CPU, StringRef FS, const TargetOptions &Options,
 175                      Reloc::Model RM, CodeModel::Model CM,
 176                      CodeGenOpt::Level OL);
 177 };
 178
 179 /// ThumbBETargetMachine - Thumb big endian target machine.
 180 ///
 181 class ThumbBETargetMachine : public ThumbTargetMachine {
 182   void anchor() override;
 183 public:
 184   ThumbBETargetMachine(const Target &T, StringRef TT, StringRef CPU,
 185                        StringRef FS, const TargetOptions &Options,
 186                        Reloc::Model RM, CodeModel::Model CM,
 187                        CodeGenOpt::Level OL);
 188 };
 189
 190 } // end namespace llvm
 191
 192 #endif