lib/Target/ARM/ARMTargetMachine.h

   1 //===-- ARMTargetMachine.h - Define TargetMachine for ARM -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the ARM specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARMTARGETMACHINE_H
  15 #define ARMTARGETMACHINE_H
  16
  17 #include "ARMInstrInfo.h"
  18 #include "ARMELFWriterInfo.h"
  19 #include "ARMFrameLowering.h"
  20 #include "ARMJITInfo.h"
  21 #include "ARMSubtarget.h"
  22 #include "ARMISelLowering.h"
  23 #include "ARMSelectionDAGInfo.h"
  24 #include "Thumb1InstrInfo.h"
  25 #include "Thumb1FrameLowering.h"
  26 #include "Thumb2InstrInfo.h"
  27 #include "llvm/Target/TargetMachine.h"
  28 #include "llvm/Target/TargetData.h"
  29 #include "llvm/MC/MCStreamer.h"
  30 #include "llvm/ADT/OwningPtr.h"
  31
  32 namespace llvm {
  33
  34 class ARMBaseTargetMachine : public LLVMTargetMachine {
  35 protected:
  36   ARMSubtarget        Subtarget;
  37 private:
  38   ARMJITInfo          JITInfo;
  39   InstrItineraryData  InstrItins;
  40
  41 public:
  42   ARMBaseTargetMachine(const Target &T, StringRef TT,
  43                        StringRef CPU, StringRef FS, Reloc::Model RM);
  44
  45   virtual       ARMJITInfo       *getJITInfo()         { return &JITInfo; }
  46   virtual const ARMSubtarget  *getSubtargetImpl() const { return &Subtarget; }
  47   virtual const InstrItineraryData *getInstrItineraryData() const {
  48     return &InstrItins;
  49   }
  50
  51   // Pass Pipeline Configuration
  52   virtual bool addPreISel(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  53   virtual bool addInstSelector(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  54   virtual bool addPreRegAlloc(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  55   virtual bool addPreSched2(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  56   virtual bool addPreEmitPass(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  57   virtual bool addCodeEmitter(PassManagerBase &PM, CodeGenOpt::Level OptLevel,
  58                               JITCodeEmitter &MCE);
  59 };
  60
  61 /// ARMTargetMachine - ARM target machine.
  62 ///
  63 class ARMTargetMachine : public ARMBaseTargetMachine {
  64   ARMInstrInfo        InstrInfo;
  65   const TargetData    DataLayout;       // Calculates type size & alignment
  66   ARMELFWriterInfo    ELFWriterInfo;
  67   ARMTargetLowering   TLInfo;
  68   ARMSelectionDAGInfo TSInfo;
  69   ARMFrameLowering    FrameLowering;
  70  public:
  71   ARMTargetMachine(const Target &T, StringRef TT,
  72                    StringRef CPU, StringRef FS, Reloc::Model RM);
  73
  74   virtual const ARMRegisterInfo  *getRegisterInfo() const {
  75     return &InstrInfo.getRegisterInfo();
  76   }
  77
  78   virtual const ARMTargetLowering *getTargetLowering() const {
  79     return &TLInfo;
  80   }
  81
  82   virtual const ARMSelectionDAGInfo* getSelectionDAGInfo() const {
  83     return &TSInfo;
  84   }
  85   virtual const ARMFrameLowering *getFrameLowering() const {
  86     return &FrameLowering;
  87   }
  88
  89   virtual const ARMInstrInfo     *getInstrInfo() const { return &InstrInfo; }
  90   virtual const TargetData       *getTargetData() const { return &DataLayout; }
  91   virtual const ARMELFWriterInfo *getELFWriterInfo() const {
  92     return Subtarget.isTargetELF() ? &ELFWriterInfo : 0;
  93   }
  94 };
  95
  96 /// ThumbTargetMachine - Thumb target machine.
  97 /// Due to the way architectures are handled, this represents both
  98 ///   Thumb-1 and Thumb-2.
  99 ///
 100 class ThumbTargetMachine : public ARMBaseTargetMachine {
 101   // Either Thumb1InstrInfo or Thumb2InstrInfo.
 102   OwningPtr<ARMBaseInstrInfo> InstrInfo;
 103   const TargetData    DataLayout;   // Calculates type size & alignment
 104   ARMELFWriterInfo    ELFWriterInfo;
 105   ARMTargetLowering   TLInfo;
 106   ARMSelectionDAGInfo TSInfo;
 107   // Either Thumb1FrameLowering or ARMFrameLowering.
 108   OwningPtr<ARMFrameLowering> FrameLowering;
 109 public:
 110   ThumbTargetMachine(const Target &T, StringRef TT,
 111                      StringRef CPU, StringRef FS, Reloc::Model RM);
 112
 113   /// returns either Thumb1RegisterInfo or Thumb2RegisterInfo
 114   virtual const ARMBaseRegisterInfo *getRegisterInfo() const {
 115     return &InstrInfo->getRegisterInfo();
 116   }
 117
 118   virtual const ARMTargetLowering *getTargetLowering() const {
 119     return &TLInfo;
 120   }
 121
 122   virtual const ARMSelectionDAGInfo *getSelectionDAGInfo() const {
 123     return &TSInfo;
 124   }
 125
 126   /// returns either Thumb1InstrInfo or Thumb2InstrInfo
 127   virtual const ARMBaseInstrInfo *getInstrInfo() const {
 128     return InstrInfo.get();
 129   }
 130   /// returns either Thumb1FrameLowering or ARMFrameLowering
 131   virtual const ARMFrameLowering *getFrameLowering() const {
 132     return FrameLowering.get();
 133   }
 134   virtual const TargetData       *getTargetData() const { return &DataLayout; }
 135   virtual const ARMELFWriterInfo *getELFWriterInfo() const {
 136     return Subtarget.isTargetELF() ? &ELFWriterInfo : 0;
 137   }
 138 };
 139
 140 } // end namespace llvm
 141
 142 #endif