lib/Target/ARM/ARMInstrInfo.cpp

   1 //===-- ARMInstrInfo.cpp - ARM Instruction Information --------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the ARM implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMInstrInfo.h"
  15 #include "ARM.h"
  16 #include "ARMConstantPoolValue.h"
  17 #include "ARMMachineFunctionInfo.h"
  18 #include "ARMTargetMachine.h"
  19 #include "MCTargetDesc/ARMAddressingModes.h"
  20 #include "llvm/ADT/STLExtras.h"
  21 #include "llvm/CodeGen/LiveVariables.h"
  22 #include "llvm/CodeGen/MachineFrameInfo.h"
  23 #include "llvm/CodeGen/MachineInstrBuilder.h"
  24 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  25 #include "llvm/CodeGen/MachineRegisterInfo.h"
  26 #include "llvm/IR/Function.h"
  27 #include "llvm/IR/GlobalVariable.h"
  28 #include "llvm/MC/MCAsmInfo.h"
  29 #include "llvm/MC/MCInst.h"
  30 using namespace llvm;
  31
  32 ARMInstrInfo::ARMInstrInfo(const ARMSubtarget &STI)
  33   : ARMBaseInstrInfo(STI), RI(STI) {
  34 }
  35
  36 /// getNoopForMachoTarget - Return the noop instruction to use for a noop.
  37 void ARMInstrInfo::getNoopForMachoTarget(MCInst &NopInst) const {
  38   if (hasNOP()) {
  39     NopInst.setOpcode(ARM::HINT);
  40     NopInst.addOperand(MCOperand::CreateImm(0));
  41     NopInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
  42     NopInst.addOperand(MCOperand::CreateReg(0));
  43   } else {
  44     NopInst.setOpcode(ARM::MOVr);
  45     NopInst.addOperand(MCOperand::CreateReg(ARM::R0));
  46     NopInst.addOperand(MCOperand::CreateReg(ARM::R0));
  47     NopInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
  48     NopInst.addOperand(MCOperand::CreateReg(0));
  49     NopInst.addOperand(MCOperand::CreateReg(0));
  50   }
  51 }
  52
  53 unsigned ARMInstrInfo::getUnindexedOpcode(unsigned Opc) const {
  54   switch (Opc) {
  55   default: break;
  56   case ARM::LDR_PRE_IMM:
  57   case ARM::LDR_PRE_REG:
  58   case ARM::LDR_POST_IMM:
  59   case ARM::LDR_POST_REG:
  60     return ARM::LDRi12;
  61   case ARM::LDRH_PRE:
  62   case ARM::LDRH_POST:
  63     return ARM::LDRH;
  64   case ARM::LDRB_PRE_IMM:
  65   case ARM::LDRB_PRE_REG:
  66   case ARM::LDRB_POST_IMM:
  67   case ARM::LDRB_POST_REG:
  68     return ARM::LDRBi12;
  69   case ARM::LDRSH_PRE:
  70   case ARM::LDRSH_POST:
  71     return ARM::LDRSH;
  72   case ARM::LDRSB_PRE:
  73   case ARM::LDRSB_POST:
  74     return ARM::LDRSB;
  75   case ARM::STR_PRE_IMM:
  76   case ARM::STR_PRE_REG:
  77   case ARM::STR_POST_IMM:
  78   case ARM::STR_POST_REG:
  79     return ARM::STRi12;
  80   case ARM::STRH_PRE:
  81   case ARM::STRH_POST:
  82     return ARM::STRH;
  83   case ARM::STRB_PRE_IMM:
  84   case ARM::STRB_PRE_REG:
  85   case ARM::STRB_POST_IMM:
  86   case ARM::STRB_POST_REG:
  87     return ARM::STRBi12;
  88   }
  89
  90   return 0;
  91 }
  92
  93 void ARMInstrInfo::expandLoadStackGuard(MachineBasicBlock::iterator MI,
  94                                         Reloc::Model RM) const {
  95   if (RM == Reloc::Static)
  96     expandLoadStackGuardBase(MI, ARM::LDRLIT_ga_abs, ARM::LDRi12, RM);
  97   else
  98     expandLoadStackGuardBase(MI, ARM::LDRLIT_ga_pcrel, ARM::LDRi12, RM);
  99 }
 100
 101 namespace {
 102   /// ARMCGBR - Create Global Base Reg pass. This initializes the PIC
 103   /// global base register for ARM ELF.
 104   struct ARMCGBR : public MachineFunctionPass {
 105     static char ID;
 106     ARMCGBR() : MachineFunctionPass(ID) {}
 107
 108     bool runOnMachineFunction(MachineFunction &MF) override {
 109       ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 110       if (AFI->getGlobalBaseReg() == 0)
 111         return false;
 112
 113       const ARMTargetMachine *TM =
 114         static_cast<const ARMTargetMachine *>(&MF.getTarget());
 115       if (TM->getRelocationModel() != Reloc::PIC_)
 116         return false;
 117
 118       LLVMContext *Context = &MF.getFunction()->getContext();
 119       unsigned ARMPCLabelIndex = AFI->createPICLabelUId();
 120       unsigned PCAdj = TM->getSubtarget<ARMSubtarget>().isThumb() ? 4 : 8;
 121       ARMConstantPoolValue *CPV = ARMConstantPoolSymbol::Create(
 122           *Context, "_GLOBAL_OFFSET_TABLE_", ARMPCLabelIndex, PCAdj);
 123
 124       unsigned Align = TM->getDataLayout()
 125           ->getPrefTypeAlignment(Type::getInt32PtrTy(*Context));
 126       unsigned Idx = MF.getConstantPool()->getConstantPoolIndex(CPV, Align);
 127
 128       MachineBasicBlock &FirstMBB = MF.front();
 129       MachineBasicBlock::iterator MBBI = FirstMBB.begin();
 130       DebugLoc DL = FirstMBB.findDebugLoc(MBBI);
 131       unsigned TempReg =
 132           MF.getRegInfo().createVirtualRegister(&ARM::rGPRRegClass);
 133       unsigned Opc = TM->getSubtarget<ARMSubtarget>().isThumb2() ?
 134                      ARM::t2LDRpci : ARM::LDRcp;
 135       const TargetInstrInfo &TII = *TM->getInstrInfo();
 136       MachineInstrBuilder MIB = BuildMI(FirstMBB, MBBI, DL,
 137                                         TII.get(Opc), TempReg)
 138                                 .addConstantPoolIndex(Idx);
 139       if (Opc == ARM::LDRcp)
 140         MIB.addImm(0);
 141       AddDefaultPred(MIB);
 142
 143       // Fix the GOT address by adding pc.
 144       unsigned GlobalBaseReg = AFI->getGlobalBaseReg();
 145       Opc = TM->getSubtarget<ARMSubtarget>().isThumb2() ? ARM::tPICADD
 146                                                         : ARM::PICADD;
 147       MIB = BuildMI(FirstMBB, MBBI, DL, TII.get(Opc), GlobalBaseReg)
 148                 .addReg(TempReg)
 149                 .addImm(ARMPCLabelIndex);
 150       if (Opc == ARM::PICADD)
 151         AddDefaultPred(MIB);
 152
 153
 154       return true;
 155     }
 156
 157     const char *getPassName() const override {
 158       return "ARM PIC Global Base Reg Initialization";
 159     }
 160
 161     void getAnalysisUsage(AnalysisUsage &AU) const override {
 162       AU.setPreservesCFG();
 163       MachineFunctionPass::getAnalysisUsage(AU);
 164     }
 165   };
 166 }
 167
 168 char ARMCGBR::ID = 0;
 169 FunctionPass*
 170 llvm::createARMGlobalBaseRegPass() { return new ARMCGBR(); }