lib/Target/ARM/ARMISelDAGToDAG.cpp

   1 //===-- ARMISelDAGToDAG.cpp - A dag to dag inst selector for ARM ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the ARM target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARM.h"
  15 #include "ARMAddressingModes.h"
  16 #include "ARMConstantPoolValue.h"
  17 #include "ARMISelLowering.h"
  18 #include "ARMTargetMachine.h"
  19 #include "llvm/CallingConv.h"
  20 #include "llvm/Constants.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/Intrinsics.h"
  24 #include "llvm/LLVMContext.h"
  25 #include "llvm/CodeGen/MachineFrameInfo.h"
  26 #include "llvm/CodeGen/MachineFunction.h"
  27 #include "llvm/CodeGen/MachineInstrBuilder.h"
  28 #include "llvm/CodeGen/SelectionDAG.h"
  29 #include "llvm/CodeGen/SelectionDAGISel.h"
  30 #include "llvm/Target/TargetLowering.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 #include "llvm/Support/Compiler.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/raw_ostream.h"
  36
  37 using namespace llvm;
  38
  39 static const unsigned arm_dsubreg_0 = 5;
  40 static const unsigned arm_dsubreg_1 = 6;
  41
  42 //===--------------------------------------------------------------------===//
  43 /// ARMDAGToDAGISel - ARM specific code to select ARM machine
  44 /// instructions for SelectionDAG operations.
  45 ///
  46 namespace {
  47 class ARMDAGToDAGISel : public SelectionDAGISel {
  48   ARMBaseTargetMachine &TM;
  49
  50   /// Subtarget - Keep a pointer to the ARMSubtarget around so that we can
  51   /// make the right decision when generating code for different targets.
  52   const ARMSubtarget *Subtarget;
  53
  54 public:
  55   explicit ARMDAGToDAGISel(ARMBaseTargetMachine &tm)
  56     : SelectionDAGISel(tm), TM(tm),
  57     Subtarget(&TM.getSubtarget<ARMSubtarget>()) {
  58   }
  59
  60   virtual const char *getPassName() const {
  61     return "ARM Instruction Selection";
  62   }
  63
  64  /// getI32Imm - Return a target constant with the specified value, of type i32.
  65   inline SDValue getI32Imm(unsigned Imm) {
  66     return CurDAG->getTargetConstant(Imm, MVT::i32);
  67   }
  68
  69   SDNode *Select(SDValue Op);
  70   virtual void InstructionSelect();
  71   bool SelectShifterOperandReg(SDValue Op, SDValue N, SDValue &A,
  72                                SDValue &B, SDValue &C);
  73   bool SelectAddrMode2(SDValue Op, SDValue N, SDValue &Base,
  74                        SDValue &Offset, SDValue &Opc);
  75   bool SelectAddrMode2Offset(SDValue Op, SDValue N,
  76                              SDValue &Offset, SDValue &Opc);
  77   bool SelectAddrMode3(SDValue Op, SDValue N, SDValue &Base,
  78                        SDValue &Offset, SDValue &Opc);
  79   bool SelectAddrMode3Offset(SDValue Op, SDValue N,
  80                              SDValue &Offset, SDValue &Opc);
  81   bool SelectAddrMode5(SDValue Op, SDValue N, SDValue &Base,
  82                        SDValue &Offset);
  83   bool SelectAddrMode6(SDValue Op, SDValue N, SDValue &Addr, SDValue &Update,
  84                        SDValue &Opc);
  85
  86   bool SelectAddrModePC(SDValue Op, SDValue N, SDValue &Offset,
  87                         SDValue &Label);
  88
  89   bool SelectThumbAddrModeRR(SDValue Op, SDValue N, SDValue &Base,
  90                              SDValue &Offset);
  91   bool SelectThumbAddrModeRI5(SDValue Op, SDValue N, unsigned Scale,
  92                               SDValue &Base, SDValue &OffImm,
  93                               SDValue &Offset);
  94   bool SelectThumbAddrModeS1(SDValue Op, SDValue N, SDValue &Base,
  95                              SDValue &OffImm, SDValue &Offset);
  96   bool SelectThumbAddrModeS2(SDValue Op, SDValue N, SDValue &Base,
  97                              SDValue &OffImm, SDValue &Offset);
  98   bool SelectThumbAddrModeS4(SDValue Op, SDValue N, SDValue &Base,
  99                              SDValue &OffImm, SDValue &Offset);
 100   bool SelectThumbAddrModeSP(SDValue Op, SDValue N, SDValue &Base,
 101                              SDValue &OffImm);
 102
 103   bool SelectT2ShifterOperandReg(SDValue Op, SDValue N,
 104                                  SDValue &BaseReg, SDValue &Opc);
 105   bool SelectT2AddrModeImm12(SDValue Op, SDValue N, SDValue &Base,
 106                              SDValue &OffImm);
 107   bool SelectT2AddrModeImm8(SDValue Op, SDValue N, SDValue &Base,
 108                             SDValue &OffImm);
 109   bool SelectT2AddrModeImm8Offset(SDValue Op, SDValue N,
 110                                  SDValue &OffImm);
 111   bool SelectT2AddrModeImm8s4(SDValue Op, SDValue N, SDValue &Base,
 112                               SDValue &OffImm);
 113   bool SelectT2AddrModeSoReg(SDValue Op, SDValue N, SDValue &Base,
 114                              SDValue &OffReg, SDValue &ShImm);
 115
 116   // Include the pieces autogenerated from the target description.
 117 #include "ARMGenDAGISel.inc"
 118
 119 private:
 120   /// SelectARMIndexedLoad - Indexed (pre/post inc/dec) load matching code for
 121   /// ARM.
 122   SDNode *SelectARMIndexedLoad(SDValue Op);
 123   SDNode *SelectT2IndexedLoad(SDValue Op);
 124
 125
 126   /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 127   /// inline asm expressions.
 128   virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 129                                             char ConstraintCode,
 130                                             std::vector<SDValue> &OutOps);
 131 };
 132 }
 133
 134 void ARMDAGToDAGISel::InstructionSelect() {
 135   DEBUG(BB->dump());
 136
 137   SelectRoot(*CurDAG);
 138   CurDAG->RemoveDeadNodes();
 139 }
 140
 141 bool ARMDAGToDAGISel::SelectShifterOperandReg(SDValue Op,
 142                                               SDValue N,
 143                                               SDValue &BaseReg,
 144                                               SDValue &ShReg,
 145                                               SDValue &Opc) {
 146   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 147
 148   // Don't match base register only case. That is matched to a separate
 149   // lower complexity pattern with explicit register operand.
 150   if (ShOpcVal == ARM_AM::no_shift) return false;
 151
 152   BaseReg = N.getOperand(0);
 153   unsigned ShImmVal = 0;
 154   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 155     ShReg = CurDAG->getRegister(0, MVT::i32);
 156     ShImmVal = RHS->getZExtValue() & 31;
 157   } else {
 158     ShReg = N.getOperand(1);
 159   }
 160   Opc = CurDAG->getTargetConstant(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal),
 161                                   MVT::i32);
 162   return true;
 163 }
 164
 165 bool ARMDAGToDAGISel::SelectAddrMode2(SDValue Op, SDValue N,
 166                                       SDValue &Base, SDValue &Offset,
 167                                       SDValue &Opc) {
 168   if (N.getOpcode() == ISD::MUL) {
 169     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 170       // X * [3,5,9] -> X + X * [2,4,8] etc.
 171       int RHSC = (int)RHS->getZExtValue();
 172       if (RHSC & 1) {
 173         RHSC = RHSC & ~1;
 174         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 175         if (RHSC < 0) {
 176           AddSub = ARM_AM::sub;
 177           RHSC = - RHSC;
 178         }
 179         if (isPowerOf2_32(RHSC)) {
 180           unsigned ShAmt = Log2_32(RHSC);
 181           Base = Offset = N.getOperand(0);
 182           Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt,
 183                                                             ARM_AM::lsl),
 184                                           MVT::i32);
 185           return true;
 186         }
 187       }
 188     }
 189   }
 190
 191   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 192     Base = N;
 193     if (N.getOpcode() == ISD::FrameIndex) {
 194       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 195       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 196     } else if (N.getOpcode() == ARMISD::Wrapper) {
 197       Base = N.getOperand(0);
 198     }
 199     Offset = CurDAG->getRegister(0, MVT::i32);
 200     Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(ARM_AM::add, 0,
 201                                                       ARM_AM::no_shift),
 202                                     MVT::i32);
 203     return true;
 204   }
 205
 206   // Match simple R +/- imm12 operands.
 207   if (N.getOpcode() == ISD::ADD)
 208     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 209       int RHSC = (int)RHS->getZExtValue();
 210       if ((RHSC >= 0 && RHSC < 0x1000) ||
 211           (RHSC < 0 && RHSC > -0x1000)) { // 12 bits.
 212         Base = N.getOperand(0);
 213         if (Base.getOpcode() == ISD::FrameIndex) {
 214           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 215           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 216         }
 217         Offset = CurDAG->getRegister(0, MVT::i32);
 218
 219         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 220         if (RHSC < 0) {
 221           AddSub = ARM_AM::sub;
 222           RHSC = - RHSC;
 223         }
 224         Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, RHSC,
 225                                                           ARM_AM::no_shift),
 226                                         MVT::i32);
 227         return true;
 228       }
 229     }
 230
 231   // Otherwise this is R +/- [possibly shifted] R
 232   ARM_AM::AddrOpc AddSub = N.getOpcode() == ISD::ADD ? ARM_AM::add:ARM_AM::sub;
 233   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(1));
 234   unsigned ShAmt = 0;
 235
 236   Base   = N.getOperand(0);
 237   Offset = N.getOperand(1);
 238
 239   if (ShOpcVal != ARM_AM::no_shift) {
 240     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 241     // it.
 242     if (ConstantSDNode *Sh =
 243            dyn_cast<ConstantSDNode>(N.getOperand(1).getOperand(1))) {
 244       ShAmt = Sh->getZExtValue();
 245       Offset = N.getOperand(1).getOperand(0);
 246     } else {
 247       ShOpcVal = ARM_AM::no_shift;
 248     }
 249   }
 250
 251   // Try matching (R shl C) + (R).
 252   if (N.getOpcode() == ISD::ADD && ShOpcVal == ARM_AM::no_shift) {
 253     ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(0));
 254     if (ShOpcVal != ARM_AM::no_shift) {
 255       // Check to see if the RHS of the shift is a constant, if not, we can't
 256       // fold it.
 257       if (ConstantSDNode *Sh =
 258           dyn_cast<ConstantSDNode>(N.getOperand(0).getOperand(1))) {
 259         ShAmt = Sh->getZExtValue();
 260         Offset = N.getOperand(0).getOperand(0);
 261         Base = N.getOperand(1);
 262       } else {
 263         ShOpcVal = ARM_AM::no_shift;
 264       }
 265     }
 266   }
 267
 268   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 269                                   MVT::i32);
 270   return true;
 271 }
 272
 273 bool ARMDAGToDAGISel::SelectAddrMode2Offset(SDValue Op, SDValue N,
 274                                             SDValue &Offset, SDValue &Opc) {
 275   unsigned Opcode = Op.getOpcode();
 276   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 277     ? cast<LoadSDNode>(Op)->getAddressingMode()
 278     : cast<StoreSDNode>(Op)->getAddressingMode();
 279   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 280     ? ARM_AM::add : ARM_AM::sub;
 281   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 282     int Val = (int)C->getZExtValue();
 283     if (Val >= 0 && Val < 0x1000) { // 12 bits.
 284       Offset = CurDAG->getRegister(0, MVT::i32);
 285       Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, Val,
 286                                                         ARM_AM::no_shift),
 287                                       MVT::i32);
 288       return true;
 289     }
 290   }
 291
 292   Offset = N;
 293   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 294   unsigned ShAmt = 0;
 295   if (ShOpcVal != ARM_AM::no_shift) {
 296     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 297     // it.
 298     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 299       ShAmt = Sh->getZExtValue();
 300       Offset = N.getOperand(0);
 301     } else {
 302       ShOpcVal = ARM_AM::no_shift;
 303     }
 304   }
 305
 306   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 307                                   MVT::i32);
 308   return true;
 309 }
 310
 311
 312 bool ARMDAGToDAGISel::SelectAddrMode3(SDValue Op, SDValue N,
 313                                       SDValue &Base, SDValue &Offset,
 314                                       SDValue &Opc) {
 315   if (N.getOpcode() == ISD::SUB) {
 316     // X - C  is canonicalize to X + -C, no need to handle it here.
 317     Base = N.getOperand(0);
 318     Offset = N.getOperand(1);
 319     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::sub, 0),MVT::i32);
 320     return true;
 321   }
 322
 323   if (N.getOpcode() != ISD::ADD) {
 324     Base = N;
 325     if (N.getOpcode() == ISD::FrameIndex) {
 326       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 327       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 328     }
 329     Offset = CurDAG->getRegister(0, MVT::i32);
 330     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0),MVT::i32);
 331     return true;
 332   }
 333
 334   // If the RHS is +/- imm8, fold into addr mode.
 335   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 336     int RHSC = (int)RHS->getZExtValue();
 337     if ((RHSC >= 0 && RHSC < 256) ||
 338         (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 339       Base = N.getOperand(0);
 340       if (Base.getOpcode() == ISD::FrameIndex) {
 341         int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 342         Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 343       }
 344       Offset = CurDAG->getRegister(0, MVT::i32);
 345
 346       ARM_AM::AddrOpc AddSub = ARM_AM::add;
 347       if (RHSC < 0) {
 348         AddSub = ARM_AM::sub;
 349         RHSC = - RHSC;
 350       }
 351       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, RHSC),MVT::i32);
 352       return true;
 353     }
 354   }
 355
 356   Base = N.getOperand(0);
 357   Offset = N.getOperand(1);
 358   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0), MVT::i32);
 359   return true;
 360 }
 361
 362 bool ARMDAGToDAGISel::SelectAddrMode3Offset(SDValue Op, SDValue N,
 363                                             SDValue &Offset, SDValue &Opc) {
 364   unsigned Opcode = Op.getOpcode();
 365   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 366     ? cast<LoadSDNode>(Op)->getAddressingMode()
 367     : cast<StoreSDNode>(Op)->getAddressingMode();
 368   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 369     ? ARM_AM::add : ARM_AM::sub;
 370   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 371     int Val = (int)C->getZExtValue();
 372     if (Val >= 0 && Val < 256) {
 373       Offset = CurDAG->getRegister(0, MVT::i32);
 374       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, Val), MVT::i32);
 375       return true;
 376     }
 377   }
 378
 379   Offset = N;
 380   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, 0), MVT::i32);
 381   return true;
 382 }
 383
 384
 385 bool ARMDAGToDAGISel::SelectAddrMode5(SDValue Op, SDValue N,
 386                                       SDValue &Base, SDValue &Offset) {
 387   if (N.getOpcode() != ISD::ADD) {
 388     Base = N;
 389     if (N.getOpcode() == ISD::FrameIndex) {
 390       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 391       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 392     } else if (N.getOpcode() == ARMISD::Wrapper) {
 393       Base = N.getOperand(0);
 394     }
 395     Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 396                                        MVT::i32);
 397     return true;
 398   }
 399
 400   // If the RHS is +/- imm8, fold into addr mode.
 401   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 402     int RHSC = (int)RHS->getZExtValue();
 403     if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied by 4.
 404       RHSC >>= 2;
 405       if ((RHSC >= 0 && RHSC < 256) ||
 406           (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 407         Base = N.getOperand(0);
 408         if (Base.getOpcode() == ISD::FrameIndex) {
 409           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 410           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 411         }
 412
 413         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 414         if (RHSC < 0) {
 415           AddSub = ARM_AM::sub;
 416           RHSC = - RHSC;
 417         }
 418         Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(AddSub, RHSC),
 419                                            MVT::i32);
 420         return true;
 421       }
 422     }
 423   }
 424
 425   Base = N;
 426   Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 427                                      MVT::i32);
 428   return true;
 429 }
 430
 431 bool ARMDAGToDAGISel::SelectAddrMode6(SDValue Op, SDValue N,
 432                                       SDValue &Addr, SDValue &Update,
 433                                       SDValue &Opc) {
 434   Addr = N;
 435   // The optional writeback is handled in ARMLoadStoreOpt.
 436   Update = CurDAG->getRegister(0, MVT::i32);
 437   Opc = CurDAG->getTargetConstant(ARM_AM::getAM6Opc(false), MVT::i32);
 438   return true;
 439 }
 440
 441 bool ARMDAGToDAGISel::SelectAddrModePC(SDValue Op, SDValue N,
 442                                         SDValue &Offset, SDValue &Label) {
 443   if (N.getOpcode() == ARMISD::PIC_ADD && N.hasOneUse()) {
 444     Offset = N.getOperand(0);
 445     SDValue N1 = N.getOperand(1);
 446     Label  = CurDAG->getTargetConstant(cast<ConstantSDNode>(N1)->getZExtValue(),
 447                                        MVT::i32);
 448     return true;
 449   }
 450   return false;
 451 }
 452
 453 bool ARMDAGToDAGISel::SelectThumbAddrModeRR(SDValue Op, SDValue N,
 454                                             SDValue &Base, SDValue &Offset){
 455   // FIXME dl should come from the parent load or store, not the address
 456   DebugLoc dl = Op.getDebugLoc();
 457   if (N.getOpcode() != ISD::ADD) {
 458     ConstantSDNode *NC = dyn_cast<ConstantSDNode>(N);
 459     if (!NC || NC->getZExtValue() != 0)
 460       return false;
 461
 462     Base = Offset = N;
 463     return true;
 464   }
 465
 466   Base = N.getOperand(0);
 467   Offset = N.getOperand(1);
 468   return true;
 469 }
 470
 471 bool
 472 ARMDAGToDAGISel::SelectThumbAddrModeRI5(SDValue Op, SDValue N,
 473                                         unsigned Scale, SDValue &Base,
 474                                         SDValue &OffImm, SDValue &Offset) {
 475   if (Scale == 4) {
 476     SDValue TmpBase, TmpOffImm;
 477     if (SelectThumbAddrModeSP(Op, N, TmpBase, TmpOffImm))
 478       return false;  // We want to select tLDRspi / tSTRspi instead.
 479     if (N.getOpcode() == ARMISD::Wrapper &&
 480         N.getOperand(0).getOpcode() == ISD::TargetConstantPool)
 481       return false;  // We want to select tLDRpci instead.
 482   }
 483
 484   if (N.getOpcode() != ISD::ADD) {
 485     Base = (N.getOpcode() == ARMISD::Wrapper) ? N.getOperand(0) : N;
 486     Offset = CurDAG->getRegister(0, MVT::i32);
 487     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 488     return true;
 489   }
 490
 491   // Thumb does not have [sp, r] address mode.
 492   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 493   RegisterSDNode *RHSR = dyn_cast<RegisterSDNode>(N.getOperand(1));
 494   if ((LHSR && LHSR->getReg() == ARM::SP) ||
 495       (RHSR && RHSR->getReg() == ARM::SP)) {
 496     Base = N;
 497     Offset = CurDAG->getRegister(0, MVT::i32);
 498     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 499     return true;
 500   }
 501
 502   // If the RHS is + imm5 * scale, fold into addr mode.
 503   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 504     int RHSC = (int)RHS->getZExtValue();
 505     if ((RHSC & (Scale-1)) == 0) {  // The constant is implicitly multiplied.
 506       RHSC /= Scale;
 507       if (RHSC >= 0 && RHSC < 32) {
 508         Base = N.getOperand(0);
 509         Offset = CurDAG->getRegister(0, MVT::i32);
 510         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 511         return true;
 512       }
 513     }
 514   }
 515
 516   Base = N.getOperand(0);
 517   Offset = N.getOperand(1);
 518   OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 519   return true;
 520 }
 521
 522 bool ARMDAGToDAGISel::SelectThumbAddrModeS1(SDValue Op, SDValue N,
 523                                             SDValue &Base, SDValue &OffImm,
 524                                             SDValue &Offset) {
 525   return SelectThumbAddrModeRI5(Op, N, 1, Base, OffImm, Offset);
 526 }
 527
 528 bool ARMDAGToDAGISel::SelectThumbAddrModeS2(SDValue Op, SDValue N,
 529                                             SDValue &Base, SDValue &OffImm,
 530                                             SDValue &Offset) {
 531   return SelectThumbAddrModeRI5(Op, N, 2, Base, OffImm, Offset);
 532 }
 533
 534 bool ARMDAGToDAGISel::SelectThumbAddrModeS4(SDValue Op, SDValue N,
 535                                             SDValue &Base, SDValue &OffImm,
 536                                             SDValue &Offset) {
 537   return SelectThumbAddrModeRI5(Op, N, 4, Base, OffImm, Offset);
 538 }
 539
 540 bool ARMDAGToDAGISel::SelectThumbAddrModeSP(SDValue Op, SDValue N,
 541                                            SDValue &Base, SDValue &OffImm) {
 542   if (N.getOpcode() == ISD::FrameIndex) {
 543     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 544     Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 545     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 546     return true;
 547   }
 548
 549   if (N.getOpcode() != ISD::ADD)
 550     return false;
 551
 552   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 553   if (N.getOperand(0).getOpcode() == ISD::FrameIndex ||
 554       (LHSR && LHSR->getReg() == ARM::SP)) {
 555     // If the RHS is + imm8 * scale, fold into addr mode.
 556     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 557       int RHSC = (int)RHS->getZExtValue();
 558       if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied.
 559         RHSC >>= 2;
 560         if (RHSC >= 0 && RHSC < 256) {
 561           Base = N.getOperand(0);
 562           if (Base.getOpcode() == ISD::FrameIndex) {
 563             int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 564             Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 565           }
 566           OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 567           return true;
 568         }
 569       }
 570     }
 571   }
 572
 573   return false;
 574 }
 575
 576 bool ARMDAGToDAGISel::SelectT2ShifterOperandReg(SDValue Op, SDValue N,
 577                                                 SDValue &BaseReg,
 578                                                 SDValue &Opc) {
 579   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 580
 581   // Don't match base register only case. That is matched to a separate
 582   // lower complexity pattern with explicit register operand.
 583   if (ShOpcVal == ARM_AM::no_shift) return false;
 584
 585   BaseReg = N.getOperand(0);
 586   unsigned ShImmVal = 0;
 587   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 588     ShImmVal = RHS->getZExtValue() & 31;
 589     Opc = getI32Imm(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal));
 590     return true;
 591   }
 592
 593   return false;
 594 }
 595
 596 bool ARMDAGToDAGISel::SelectT2AddrModeImm12(SDValue Op, SDValue N,
 597                                             SDValue &Base, SDValue &OffImm) {
 598   // Match simple R + imm12 operands.
 599
 600   // Match frame index...
 601   if (N.getOpcode() != ISD::ADD) {
 602     if (N.getOpcode() == ISD::FrameIndex) {
 603       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 604       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 605       OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 606       return true;
 607     }
 608     return false;
 609   }
 610
 611   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 612     int RHSC = (int)RHS->getZExtValue();
 613     if (RHSC >= 0 && RHSC < 0x1000) { // 12 bits.
 614       Base   = N.getOperand(0);
 615       OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 616       return true;
 617     }
 618   }
 619
 620   return false;
 621 }
 622
 623 bool ARMDAGToDAGISel::SelectT2AddrModeImm8(SDValue Op, SDValue N,
 624                                            SDValue &Base, SDValue &OffImm) {
 625   if ((N.getOpcode() == ISD::ADD) || (N.getOpcode() == ISD::SUB)) {
 626     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 627       int RHSC = (int)RHS->getSExtValue();
 628       if (N.getOpcode() == ISD::SUB)
 629         RHSC = -RHSC;
 630
 631       if ((RHSC >= -255) && (RHSC <= 0)) { // 8 bits (always negative)
 632         Base   = N.getOperand(0);
 633         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 634         return true;
 635       }
 636     } else if (N.getOpcode() == ISD::SUB) {
 637       Base   = N;
 638       OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 639       return true;
 640     }
 641   }
 642
 643   return false;
 644 }
 645
 646 bool ARMDAGToDAGISel::SelectT2AddrModeImm8Offset(SDValue Op, SDValue N,
 647                                                  SDValue &OffImm){
 648   unsigned Opcode = Op.getOpcode();
 649   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 650     ? cast<LoadSDNode>(Op)->getAddressingMode()
 651     : cast<StoreSDNode>(Op)->getAddressingMode();
 652   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N)) {
 653     int RHSC = (int)RHS->getZExtValue();
 654     if (RHSC >= 0 && RHSC < 0x100) { // 8 bits.
 655       OffImm = ((AM == ISD::PRE_INC) || (AM == ISD::POST_INC))
 656         ? CurDAG->getTargetConstant(RHSC, MVT::i32)
 657         : CurDAG->getTargetConstant(-RHSC, MVT::i32);
 658       return true;
 659     }
 660   }
 661
 662   return false;
 663 }
 664
 665 bool ARMDAGToDAGISel::SelectT2AddrModeImm8s4(SDValue Op, SDValue N,
 666                                              SDValue &Base, SDValue &OffImm) {
 667   if (N.getOpcode() == ISD::ADD) {
 668     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 669       int RHSC = (int)RHS->getZExtValue();
 670       if (((RHSC & 0x3) == 0) &&
 671           ((RHSC >= 0 && RHSC < 0x400) || (RHSC < 0 && RHSC > -0x400))) { // 8 bits.
 672         Base   = N.getOperand(0);
 673         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 674         return true;
 675       }
 676     }
 677   } else if (N.getOpcode() == ISD::SUB) {
 678     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 679       int RHSC = (int)RHS->getZExtValue();
 680       if (((RHSC & 0x3) == 0) && (RHSC >= 0 && RHSC < 0x400)) { // 8 bits.
 681         Base   = N.getOperand(0);
 682         OffImm = CurDAG->getTargetConstant(-RHSC, MVT::i32);
 683         return true;
 684       }
 685     }
 686   }
 687
 688   return false;
 689 }
 690
 691 bool ARMDAGToDAGISel::SelectT2AddrModeSoReg(SDValue Op, SDValue N,
 692                                             SDValue &Base,
 693                                             SDValue &OffReg, SDValue &ShImm) {
 694   // Base only.
 695   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 696     Base = N;
 697     if (N.getOpcode() == ISD::FrameIndex) {
 698       return false;  // we want to select t2LDRri12 instead
 699     } else if (N.getOpcode() == ARMISD::Wrapper) {
 700       Base = N.getOperand(0);
 701       if (Base.getOpcode() == ISD::TargetConstantPool)
 702         return false;  // We want to select t2LDRpci instead.
 703     }
 704     OffReg = CurDAG->getRegister(0, MVT::i32);
 705     ShImm  = CurDAG->getTargetConstant(0, MVT::i32);
 706     return true;
 707   }
 708
 709   // Thumb2 does not support (R - R) or (R - (R << [1,2,3])).
 710   if (N.getOpcode() != ISD::ADD)
 711     return false;
 712
 713   // Look for (R + R) or (R + (R << [1,2,3])).
 714   unsigned ShAmt = 0;
 715   Base   = N.getOperand(0);
 716   OffReg = N.getOperand(1);
 717
 718   // Swap if it is ((R << c) + R).
 719   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(OffReg);
 720   if (ShOpcVal != ARM_AM::lsl) {
 721     ShOpcVal = ARM_AM::getShiftOpcForNode(Base);
 722     if (ShOpcVal == ARM_AM::lsl)
 723       std::swap(Base, OffReg);
 724   }
 725
 726   if (ShOpcVal == ARM_AM::lsl) {
 727     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 728     // it.
 729     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(OffReg.getOperand(1))) {
 730       ShAmt = Sh->getZExtValue();
 731       if (ShAmt >= 4) {
 732         ShAmt = 0;
 733         ShOpcVal = ARM_AM::no_shift;
 734       } else
 735         OffReg = OffReg.getOperand(0);
 736     } else {
 737       ShOpcVal = ARM_AM::no_shift;
 738     }
 739   } else if (SelectT2AddrModeImm12(Op, N, Base, ShImm) ||
 740              SelectT2AddrModeImm8 (Op, N, Base, ShImm)) {
 741     // Don't match if it's possible to match to one of the r +/- imm cases.
 742     return false;
 743   }
 744
 745   ShImm = CurDAG->getTargetConstant(ShAmt, MVT::i32);
 746
 747   return true;
 748 }
 749
 750 //===--------------------------------------------------------------------===//
 751
 752 /// getAL - Returns a ARMCC::AL immediate node.
 753 static inline SDValue getAL(SelectionDAG *CurDAG) {
 754   return CurDAG->getTargetConstant((uint64_t)ARMCC::AL, MVT::i32);
 755 }
 756
 757 SDNode *ARMDAGToDAGISel::SelectARMIndexedLoad(SDValue Op) {
 758   LoadSDNode *LD = cast<LoadSDNode>(Op);
 759   ISD::MemIndexedMode AM = LD->getAddressingMode();
 760   if (AM == ISD::UNINDEXED)
 761     return NULL;
 762
 763   MVT LoadedVT = LD->getMemoryVT();
 764   SDValue Offset, AMOpc;
 765   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 766   unsigned Opcode = 0;
 767   bool Match = false;
 768   if (LoadedVT == MVT::i32 &&
 769       SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 770     Opcode = isPre ? ARM::LDR_PRE : ARM::LDR_POST;
 771     Match = true;
 772   } else if (LoadedVT == MVT::i16 &&
 773              SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 774     Match = true;
 775     Opcode = (LD->getExtensionType() == ISD::SEXTLOAD)
 776       ? (isPre ? ARM::LDRSH_PRE : ARM::LDRSH_POST)
 777       : (isPre ? ARM::LDRH_PRE : ARM::LDRH_POST);
 778   } else if (LoadedVT == MVT::i8 || LoadedVT == MVT::i1) {
 779     if (LD->getExtensionType() == ISD::SEXTLOAD) {
 780       if (SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 781         Match = true;
 782         Opcode = isPre ? ARM::LDRSB_PRE : ARM::LDRSB_POST;
 783       }
 784     } else {
 785       if (SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 786         Match = true;
 787         Opcode = isPre ? ARM::LDRB_PRE : ARM::LDRB_POST;
 788       }
 789     }
 790   }
 791
 792   if (Match) {
 793     SDValue Chain = LD->getChain();
 794     SDValue Base = LD->getBasePtr();
 795     SDValue Ops[]= { Base, Offset, AMOpc, getAL(CurDAG),
 796                      CurDAG->getRegister(0, MVT::i32), Chain };
 797     return CurDAG->getTargetNode(Opcode, Op.getDebugLoc(), MVT::i32, MVT::i32,
 798                                  MVT::Other, Ops, 6);
 799   }
 800
 801   return NULL;
 802 }
 803
 804 SDNode *ARMDAGToDAGISel::SelectT2IndexedLoad(SDValue Op) {
 805   LoadSDNode *LD = cast<LoadSDNode>(Op);
 806   ISD::MemIndexedMode AM = LD->getAddressingMode();
 807   if (AM == ISD::UNINDEXED)
 808     return NULL;
 809
 810   MVT LoadedVT = LD->getMemoryVT();
 811   bool isSExtLd = LD->getExtensionType() == ISD::SEXTLOAD;
 812   SDValue Offset;
 813   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 814   unsigned Opcode = 0;
 815   bool Match = false;
 816   if (SelectT2AddrModeImm8Offset(Op, LD->getOffset(), Offset)) {
 817     switch (LoadedVT.getSimpleVT()) {
 818     case MVT::i32:
 819       Opcode = isPre ? ARM::t2LDR_PRE : ARM::t2LDR_POST;
 820       break;
 821     case MVT::i16:
 822       if (isSExtLd)
 823         Opcode = isPre ? ARM::t2LDRSH_PRE : ARM::t2LDRSH_POST;
 824       else
 825         Opcode = isPre ? ARM::t2LDRH_PRE : ARM::t2LDRH_POST;
 826       break;
 827     case MVT::i8:
 828     case MVT::i1:
 829       if (isSExtLd)
 830         Opcode = isPre ? ARM::t2LDRSB_PRE : ARM::t2LDRSB_POST;
 831       else
 832         Opcode = isPre ? ARM::t2LDRB_PRE : ARM::t2LDRB_POST;
 833       break;
 834     default:
 835       return NULL;
 836     }
 837     Match = true;
 838   }
 839
 840   if (Match) {
 841     SDValue Chain = LD->getChain();
 842     SDValue Base = LD->getBasePtr();
 843     SDValue Ops[]= { Base, Offset, getAL(CurDAG),
 844                      CurDAG->getRegister(0, MVT::i32), Chain };
 845     return CurDAG->getTargetNode(Opcode, Op.getDebugLoc(), MVT::i32, MVT::i32,
 846                                  MVT::Other, Ops, 5);
 847   }
 848
 849   return NULL;
 850 }
 851
 852
 853 SDNode *ARMDAGToDAGISel::Select(SDValue Op) {
 854   SDNode *N = Op.getNode();
 855   DebugLoc dl = N->getDebugLoc();
 856
 857   if (N->isMachineOpcode())
 858     return NULL;   // Already selected.
 859
 860   switch (N->getOpcode()) {
 861   default: break;
 862   case ISD::Constant: {
 863     unsigned Val = cast<ConstantSDNode>(N)->getZExtValue();
 864     bool UseCP = true;
 865     if (Subtarget->isThumb()) {
 866       if (Subtarget->hasThumb2())
 867         // Thumb2 has the MOVT instruction, so all immediates can
 868         // be done with MOV + MOVT, at worst.
 869         UseCP = 0;
 870       else
 871         UseCP = (Val > 255 &&                          // MOV
 872                  ~Val > 255 &&                         // MOV + MVN
 873                  !ARM_AM::isThumbImmShiftedVal(Val));  // MOV + LSL
 874     } else
 875       UseCP = (ARM_AM::getSOImmVal(Val) == -1 &&     // MOV
 876                ARM_AM::getSOImmVal(~Val) == -1 &&    // MVN
 877                !ARM_AM::isSOImmTwoPartVal(Val));     // two instrs.
 878     if (UseCP) {
 879       SDValue CPIdx =
 880         CurDAG->getTargetConstantPool(
 881                        CurDAG->getContext()->getConstantInt(Type::Int32Ty, Val),
 882                                       TLI.getPointerTy());
 883
 884       SDNode *ResNode;
 885       if (Subtarget->isThumb1Only()) {
 886         SDValue Pred = CurDAG->getTargetConstant(0xEULL, MVT::i32);
 887         SDValue PredReg = CurDAG->getRegister(0, MVT::i32);
 888         SDValue Ops[] = { CPIdx, Pred, PredReg, CurDAG->getEntryNode() };
 889         ResNode = CurDAG->getTargetNode(ARM::tLDRcp, dl, MVT::i32, MVT::Other,
 890                                         Ops, 4);
 891       } else {
 892         SDValue Ops[] = {
 893           CPIdx,
 894           CurDAG->getRegister(0, MVT::i32),
 895           CurDAG->getTargetConstant(0, MVT::i32),
 896           getAL(CurDAG),
 897           CurDAG->getRegister(0, MVT::i32),
 898           CurDAG->getEntryNode()
 899         };
 900         ResNode=CurDAG->getTargetNode(ARM::LDRcp, dl, MVT::i32, MVT::Other,
 901                                       Ops, 6);
 902       }
 903       ReplaceUses(Op, SDValue(ResNode, 0));
 904       return NULL;
 905     }
 906
 907     // Other cases are autogenerated.
 908     break;
 909   }
 910   case ISD::FrameIndex: {
 911     // Selects to ADDri FI, 0 which in turn will become ADDri SP, imm.
 912     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 913     SDValue TFI = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 914     if (Subtarget->isThumb1Only()) {
 915       return CurDAG->SelectNodeTo(N, ARM::tADDrSPi, MVT::i32, TFI,
 916                                   CurDAG->getTargetConstant(0, MVT::i32));
 917     } else {
 918       unsigned Opc = ((Subtarget->isThumb() && Subtarget->hasThumb2()) ?
 919                       ARM::t2ADDri : ARM::ADDri);
 920       SDValue Ops[] = { TFI, CurDAG->getTargetConstant(0, MVT::i32),
 921                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 922                         CurDAG->getRegister(0, MVT::i32) };
 923       return CurDAG->SelectNodeTo(N, Opc, MVT::i32, Ops, 5);
 924     }
 925   }
 926   case ISD::ADD: {
 927     if (!Subtarget->isThumb1Only())
 928       break;
 929     // Select add sp, c to tADDhirr.
 930     SDValue N0 = Op.getOperand(0);
 931     SDValue N1 = Op.getOperand(1);
 932     RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(Op.getOperand(0));
 933     RegisterSDNode *RHSR = dyn_cast<RegisterSDNode>(Op.getOperand(1));
 934     if (LHSR && LHSR->getReg() == ARM::SP) {
 935       std::swap(N0, N1);
 936       std::swap(LHSR, RHSR);
 937     }
 938     if (RHSR && RHSR->getReg() == ARM::SP) {
 939       SDValue Val = SDValue(CurDAG->getTargetNode(ARM::tMOVlor2hir, dl,
 940                                                   Op.getValueType(), N0, N0),0);
 941       return CurDAG->SelectNodeTo(N, ARM::tADDhirr, Op.getValueType(), Val, N1);
 942     }
 943     break;
 944   }
 945   case ISD::MUL:
 946     if (Subtarget->isThumb1Only())
 947       break;
 948     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
 949       unsigned RHSV = C->getZExtValue();
 950       if (!RHSV) break;
 951       if (isPowerOf2_32(RHSV-1)) {  // 2^n+1?
 952         unsigned ShImm = Log2_32(RHSV-1);
 953         if (ShImm >= 32)
 954           break;
 955         SDValue V = Op.getOperand(0);
 956         ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, ShImm);
 957         SDValue ShImmOp = CurDAG->getTargetConstant(ShImm, MVT::i32);
 958         SDValue Reg0 = CurDAG->getRegister(0, MVT::i32);
 959         if (Subtarget->isThumb()) {
 960           SDValue Ops[] = { V, V, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
 961           return CurDAG->SelectNodeTo(N, ARM::t2ADDrs, MVT::i32, Ops, 6);
 962         } else {
 963           SDValue Ops[] = { V, V, Reg0, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
 964           return CurDAG->SelectNodeTo(N, ARM::ADDrs, MVT::i32, Ops, 7);
 965         }
 966       }
 967       if (isPowerOf2_32(RHSV+1)) {  // 2^n-1?
 968         unsigned ShImm = Log2_32(RHSV+1);
 969         if (ShImm >= 32)
 970           break;
 971         SDValue V = Op.getOperand(0);
 972         ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, ShImm);
 973         SDValue ShImmOp = CurDAG->getTargetConstant(ShImm, MVT::i32);
 974         SDValue Reg0 = CurDAG->getRegister(0, MVT::i32);
 975         if (Subtarget->isThumb()) {
 976           SDValue Ops[] = { V, V, ShImmOp, getAL(CurDAG), Reg0 };
 977           return CurDAG->SelectNodeTo(N, ARM::t2RSBrs, MVT::i32, Ops, 5);
 978         } else {
 979           SDValue Ops[] = { V, V, Reg0, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
 980           return CurDAG->SelectNodeTo(N, ARM::RSBrs, MVT::i32, Ops, 7);
 981         }
 982       }
 983     }
 984     break;
 985   case ARMISD::FMRRD:
 986     return CurDAG->getTargetNode(ARM::FMRRD, dl, MVT::i32, MVT::i32,
 987                                  Op.getOperand(0), getAL(CurDAG),
 988                                  CurDAG->getRegister(0, MVT::i32));
 989   case ISD::UMUL_LOHI: {
 990     if (Subtarget->isThumb1Only())
 991       break;
 992     if (Subtarget->isThumb()) {
 993       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
 994                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 995                         CurDAG->getRegister(0, MVT::i32) };
 996       return CurDAG->getTargetNode(ARM::t2UMULL, dl, MVT::i32, MVT::i32, Ops,4);
 997     } else {
 998       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
 999                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1000                         CurDAG->getRegister(0, MVT::i32) };
1001       return CurDAG->getTargetNode(ARM::UMULL, dl, MVT::i32, MVT::i32, Ops, 5);
1002     }
1003   }
1004   case ISD::SMUL_LOHI: {
1005     if (Subtarget->isThumb1Only())
1006       break;
1007     if (Subtarget->isThumb()) {
1008       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1009                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32) };
1010       return CurDAG->getTargetNode(ARM::t2SMULL, dl, MVT::i32, MVT::i32, Ops,4);
1011     } else {
1012       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1013                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1014                         CurDAG->getRegister(0, MVT::i32) };
1015       return CurDAG->getTargetNode(ARM::SMULL, dl, MVT::i32, MVT::i32, Ops, 5);
1016     }
1017   }
1018   case ISD::LOAD: {
1019     SDNode *ResNode = 0;
1020     if (Subtarget->isThumb() && Subtarget->hasThumb2())
1021       ResNode = SelectT2IndexedLoad(Op);
1022     else
1023       ResNode = SelectARMIndexedLoad(Op);
1024     if (ResNode)
1025       return ResNode;
1026     // Other cases are autogenerated.
1027     break;
1028   }
1029   case ARMISD::BRCOND: {
1030     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1031     // Emits: (Bcc:void (bb:Other):$dst, (imm:i32):$cc)
1032     // Pattern complexity = 6  cost = 1  size = 0
1033
1034     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1035     // Emits: (tBcc:void (bb:Other):$dst, (imm:i32):$cc)
1036     // Pattern complexity = 6  cost = 1  size = 0
1037
1038     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1039     // Emits: (t2Bcc:void (bb:Other):$dst, (imm:i32):$cc)
1040     // Pattern complexity = 6  cost = 1  size = 0
1041
1042     unsigned Opc = Subtarget->isThumb() ?
1043       ((Subtarget->hasThumb2()) ? ARM::t2Bcc : ARM::tBcc) : ARM::Bcc;
1044     SDValue Chain = Op.getOperand(0);
1045     SDValue N1 = Op.getOperand(1);
1046     SDValue N2 = Op.getOperand(2);
1047     SDValue N3 = Op.getOperand(3);
1048     SDValue InFlag = Op.getOperand(4);
1049     assert(N1.getOpcode() == ISD::BasicBlock);
1050     assert(N2.getOpcode() == ISD::Constant);
1051     assert(N3.getOpcode() == ISD::Register);
1052
1053     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1054                                cast<ConstantSDNode>(N2)->getZExtValue()),
1055                                MVT::i32);
1056     SDValue Ops[] = { N1, Tmp2, N3, Chain, InFlag };
1057     SDNode *ResNode = CurDAG->getTargetNode(Opc, dl, MVT::Other,
1058                                             MVT::Flag, Ops, 5);
1059     Chain = SDValue(ResNode, 0);
1060     if (Op.getNode()->getNumValues() == 2) {
1061       InFlag = SDValue(ResNode, 1);
1062       ReplaceUses(SDValue(Op.getNode(), 1), InFlag);
1063     }
1064     ReplaceUses(SDValue(Op.getNode(), 0), SDValue(Chain.getNode(), Chain.getResNo()));
1065     return NULL;
1066   }
1067   case ARMISD::CMOV: {
1068     MVT VT = Op.getValueType();
1069     SDValue N0 = Op.getOperand(0);
1070     SDValue N1 = Op.getOperand(1);
1071     SDValue N2 = Op.getOperand(2);
1072     SDValue N3 = Op.getOperand(3);
1073     SDValue InFlag = Op.getOperand(4);
1074     assert(N2.getOpcode() == ISD::Constant);
1075     assert(N3.getOpcode() == ISD::Register);
1076
1077     if (!Subtarget->isThumb1Only() && VT == MVT::i32) {
1078       // Pattern: (ARMcmov:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
1079       // Emits: (MOVCCs:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
1080       // Pattern complexity = 18  cost = 1  size = 0
1081       SDValue CPTmp0;
1082       SDValue CPTmp1;
1083       SDValue CPTmp2;
1084       if (Subtarget->isThumb()) {
1085         if (SelectT2ShifterOperandReg(Op, N1, CPTmp0, CPTmp1)) {
1086           SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1087                                    cast<ConstantSDNode>(N2)->getZExtValue()),
1088                                    MVT::i32);
1089           SDValue Ops[] = { N0, CPTmp0, CPTmp1, Tmp2, N3, InFlag };
1090           return CurDAG->SelectNodeTo(Op.getNode(),
1091                                       ARM::t2MOVCCs, MVT::i32,Ops, 6);
1092         }
1093       } else {
1094         if (SelectShifterOperandReg(Op, N1, CPTmp0, CPTmp1, CPTmp2)) {
1095           SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1096                                    cast<ConstantSDNode>(N2)->getZExtValue()),
1097                                    MVT::i32);
1098           SDValue Ops[] = { N0, CPTmp0, CPTmp1, CPTmp2, Tmp2, N3, InFlag };
1099           return CurDAG->SelectNodeTo(Op.getNode(),
1100                                       ARM::MOVCCs, MVT::i32, Ops, 7);
1101         }
1102       }
1103
1104       // Pattern: (ARMcmov:i32 GPR:i32:$false,
1105       //             (imm:i32)<<P:Predicate_so_imm>>:$true,
1106       //             (imm:i32):$cc)
1107       // Emits: (MOVCCi:i32 GPR:i32:$false,
1108       //           (so_imm:i32 (imm:i32):$true), (imm:i32):$cc)
1109       // Pattern complexity = 10  cost = 1  size = 0
1110       if (N3.getOpcode() == ISD::Constant) {
1111         if (Subtarget->isThumb()) {
1112           if (Predicate_t2_so_imm(N3.getNode())) {
1113             SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
1114                                      cast<ConstantSDNode>(N1)->getZExtValue()),
1115                                      MVT::i32);
1116             SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1117                                      cast<ConstantSDNode>(N2)->getZExtValue()),
1118                                      MVT::i32);
1119             SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
1120             return CurDAG->SelectNodeTo(Op.getNode(),
1121                                         ARM::t2MOVCCi, MVT::i32, Ops, 5);
1122           }
1123         } else {
1124           if (Predicate_so_imm(N3.getNode())) {
1125             SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
1126                                      cast<ConstantSDNode>(N1)->getZExtValue()),
1127                                      MVT::i32);
1128             SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1129                                      cast<ConstantSDNode>(N2)->getZExtValue()),
1130                                      MVT::i32);
1131             SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
1132             return CurDAG->SelectNodeTo(Op.getNode(),
1133                                         ARM::MOVCCi, MVT::i32, Ops, 5);
1134           }
1135         }
1136       }
1137     }
1138
1139     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1140     // Emits: (MOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1141     // Pattern complexity = 6  cost = 1  size = 0
1142     //
1143     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1144     // Emits: (tMOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1145     // Pattern complexity = 6  cost = 11  size = 0
1146     //
1147     // Also FCPYScc and FCPYDcc.
1148     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1149                                cast<ConstantSDNode>(N2)->getZExtValue()),
1150                                MVT::i32);
1151     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
1152     unsigned Opc = 0;
1153     switch (VT.getSimpleVT()) {
1154     default: assert(false && "Illegal conditional move type!");
1155       break;
1156     case MVT::i32:
1157       Opc = Subtarget->isThumb()
1158         ? (Subtarget->hasThumb2() ? ARM::t2MOVCCr : ARM::tMOVCCr)
1159         : ARM::MOVCCr;
1160       break;
1161     case MVT::f32:
1162       Opc = ARM::FCPYScc;
1163       break;
1164     case MVT::f64:
1165       Opc = ARM::FCPYDcc;
1166       break;
1167     }
1168     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
1169   }
1170   case ARMISD::CNEG: {
1171     MVT VT = Op.getValueType();
1172     SDValue N0 = Op.getOperand(0);
1173     SDValue N1 = Op.getOperand(1);
1174     SDValue N2 = Op.getOperand(2);
1175     SDValue N3 = Op.getOperand(3);
1176     SDValue InFlag = Op.getOperand(4);
1177     assert(N2.getOpcode() == ISD::Constant);
1178     assert(N3.getOpcode() == ISD::Register);
1179
1180     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1181                                cast<ConstantSDNode>(N2)->getZExtValue()),
1182                                MVT::i32);
1183     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
1184     unsigned Opc = 0;
1185     switch (VT.getSimpleVT()) {
1186     default: assert(false && "Illegal conditional move type!");
1187       break;
1188     case MVT::f32:
1189       Opc = ARM::FNEGScc;
1190       break;
1191     case MVT::f64:
1192       Opc = ARM::FNEGDcc;
1193       break;
1194     }
1195     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
1196   }
1197
1198   case ISD::DECLARE: {
1199     SDValue Chain = Op.getOperand(0);
1200     SDValue N1 = Op.getOperand(1);
1201     SDValue N2 = Op.getOperand(2);
1202     FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(N1);
1203     // FIXME: handle VLAs.
1204     if (!FINode) {
1205       ReplaceUses(Op.getValue(0), Chain);
1206       return NULL;
1207     }
1208     if (N2.getOpcode() == ARMISD::PIC_ADD && isa<LoadSDNode>(N2.getOperand(0)))
1209       N2 = N2.getOperand(0);
1210     LoadSDNode *Ld = dyn_cast<LoadSDNode>(N2);
1211     if (!Ld) {
1212       ReplaceUses(Op.getValue(0), Chain);
1213       return NULL;
1214     }
1215     SDValue BasePtr = Ld->getBasePtr();
1216     assert(BasePtr.getOpcode() == ARMISD::Wrapper &&
1217            isa<ConstantPoolSDNode>(BasePtr.getOperand(0)) &&
1218            "llvm.dbg.variable should be a constantpool node");
1219     ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(BasePtr.getOperand(0));
1220     GlobalValue *GV = 0;
1221     if (CP->isMachineConstantPoolEntry()) {
1222       ARMConstantPoolValue *ACPV = (ARMConstantPoolValue*)CP->getMachineCPVal();
1223       GV = ACPV->getGV();
1224     } else
1225       GV = dyn_cast<GlobalValue>(CP->getConstVal());
1226     if (!GV) {
1227       ReplaceUses(Op.getValue(0), Chain);
1228       return NULL;
1229     }
1230
1231     SDValue Tmp1 = CurDAG->getTargetFrameIndex(FINode->getIndex(),
1232                                                TLI.getPointerTy());
1233     SDValue Tmp2 = CurDAG->getTargetGlobalAddress(GV, TLI.getPointerTy());
1234     SDValue Ops[] = { Tmp1, Tmp2, Chain };
1235     return CurDAG->getTargetNode(TargetInstrInfo::DECLARE, dl,
1236                                  MVT::Other, Ops, 3);
1237   }
1238
1239   case ISD::CONCAT_VECTORS: {
1240     MVT VT = Op.getValueType();
1241     assert(VT.is128BitVector() && Op.getNumOperands() == 2 &&
1242            "unexpected CONCAT_VECTORS");
1243     SDValue N0 = Op.getOperand(0);
1244     SDValue N1 = Op.getOperand(1);
1245     SDNode *Result =
1246       CurDAG->getTargetNode(TargetInstrInfo::IMPLICIT_DEF, dl, VT);
1247     if (N0.getOpcode() != ISD::UNDEF)
1248       Result = CurDAG->getTargetNode(TargetInstrInfo::INSERT_SUBREG, dl, VT,
1249                                      SDValue(Result, 0), N0,
1250                                      CurDAG->getTargetConstant(arm_dsubreg_0,
1251                                                                MVT::i32));
1252     if (N1.getOpcode() != ISD::UNDEF)
1253       Result = CurDAG->getTargetNode(TargetInstrInfo::INSERT_SUBREG, dl, VT,
1254                                      SDValue(Result, 0), N1,
1255                                      CurDAG->getTargetConstant(arm_dsubreg_1,
1256                                                                MVT::i32));
1257     return Result;
1258   }
1259
1260   case ISD::VECTOR_SHUFFLE: {
1261     MVT VT = Op.getValueType();
1262
1263     // Match 128-bit splat to VDUPLANEQ.  (This could be done with a Pat in
1264     // ARMInstrNEON.td but it is awkward because the shuffle mask needs to be
1265     // transformed first into a lane number and then to both a subregister
1266     // index and an adjusted lane number.)  If the source operand is a
1267     // SCALAR_TO_VECTOR, leave it so it will be matched later as a VDUP.
1268     ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
1269     if (VT.is128BitVector() && SVOp->isSplat() &&
1270         Op.getOperand(0).getOpcode() != ISD::SCALAR_TO_VECTOR &&
1271         Op.getOperand(1).getOpcode() == ISD::UNDEF) {
1272       unsigned LaneVal = SVOp->getSplatIndex();
1273
1274       MVT HalfVT;
1275       unsigned Opc = 0;
1276       switch (VT.getVectorElementType().getSimpleVT()) {
1277       default: assert(false && "unhandled VDUP splat type");
1278       case MVT::i8:  Opc = ARM::VDUPLN8q;  HalfVT = MVT::v8i8; break;
1279       case MVT::i16: Opc = ARM::VDUPLN16q; HalfVT = MVT::v4i16; break;
1280       case MVT::i32: Opc = ARM::VDUPLN32q; HalfVT = MVT::v2i32; break;
1281       case MVT::f32: Opc = ARM::VDUPLNfq;  HalfVT = MVT::v2f32; break;
1282       }
1283
1284       // The source operand needs to be changed to a subreg of the original
1285       // 128-bit operand, and the lane number needs to be adjusted accordingly.
1286       unsigned NumElts = VT.getVectorNumElements() / 2;
1287       unsigned SRVal = (LaneVal < NumElts ? arm_dsubreg_0 : arm_dsubreg_1);
1288       SDValue SR = CurDAG->getTargetConstant(SRVal, MVT::i32);
1289       SDValue NewLane = CurDAG->getTargetConstant(LaneVal % NumElts, MVT::i32);
1290       SDNode *SubReg = CurDAG->getTargetNode(TargetInstrInfo::EXTRACT_SUBREG,
1291                                              dl, HalfVT, N->getOperand(0), SR);
1292       return CurDAG->SelectNodeTo(N, Opc, VT, SDValue(SubReg, 0), NewLane);
1293     }
1294
1295     break;
1296   }
1297   }
1298
1299   return SelectCode(Op);
1300 }
1301
1302 bool ARMDAGToDAGISel::
1303 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
1304                              std::vector<SDValue> &OutOps) {
1305   assert(ConstraintCode == 'm' && "unexpected asm memory constraint");
1306
1307   SDValue Base, Offset, Opc;
1308   if (!SelectAddrMode2(Op, Op, Base, Offset, Opc))
1309     return true;
1310
1311   OutOps.push_back(Base);
1312   OutOps.push_back(Offset);
1313   OutOps.push_back(Opc);
1314   return false;
1315 }
1316
1317 /// createARMISelDag - This pass converts a legalized DAG into a
1318 /// ARM-specific DAG, ready for instruction scheduling.
1319 ///
1320 FunctionPass *llvm::createARMISelDag(ARMBaseTargetMachine &TM) {
1321   return new ARMDAGToDAGISel(TM);
1322 }