lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/SelectionDAGISel.h"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "llvm/ADT/PostOrderIterator.h"
  18 #include "llvm/ADT/Statistic.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Analysis/BranchProbabilityInfo.h"
  21 #include "llvm/Analysis/CFG.h"
  22 #include "llvm/CodeGen/FastISel.h"
  23 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  24 #include "llvm/CodeGen/GCMetadata.h"
  25 #include "llvm/CodeGen/GCStrategy.h"
  26 #include "llvm/CodeGen/MachineFrameInfo.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineInstrBuilder.h"
  29 #include "llvm/CodeGen/MachineModuleInfo.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  32 #include "llvm/CodeGen/SchedulerRegistry.h"
  33 #include "llvm/CodeGen/SelectionDAG.h"
  34 #include "llvm/IR/Constants.h"
  35 #include "llvm/IR/DebugInfo.h"
  36 #include "llvm/IR/Function.h"
  37 #include "llvm/IR/InlineAsm.h"
  38 #include "llvm/IR/Instructions.h"
  39 #include "llvm/IR/IntrinsicInst.h"
  40 #include "llvm/IR/Intrinsics.h"
  41 #include "llvm/IR/LLVMContext.h"
  42 #include "llvm/IR/Module.h"
  43 #include "llvm/Support/Compiler.h"
  44 #include "llvm/Support/Debug.h"
  45 #include "llvm/Support/ErrorHandling.h"
  46 #include "llvm/Support/Timer.h"
  47 #include "llvm/Support/raw_ostream.h"
  48 #include "llvm/Target/TargetInstrInfo.h"
  49 #include "llvm/Target/TargetIntrinsicInfo.h"
  50 #include "llvm/Target/TargetLibraryInfo.h"
  51 #include "llvm/Target/TargetLowering.h"
  52 #include "llvm/Target/TargetMachine.h"
  53 #include "llvm/Target/TargetOptions.h"
  54 #include "llvm/Target/TargetRegisterInfo.h"
  55 #include "llvm/Target/TargetSubtargetInfo.h"
  56 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  57 #include <algorithm>
  58 using namespace llvm;
  59
  60 #define DEBUG_TYPE "isel"
  61
  62 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  63 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  64 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  65 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  66 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  67 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
  68 STATISTIC(NumFastIselFailLowerArguments,
  69           "Number of entry blocks where fast isel failed to lower arguments");
  70
  71 #ifndef NDEBUG
  72 static cl::opt<bool>
  73 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  74           cl::desc("Enable extra verbose messages in the \"fast\" "
  75                    "instruction selector"));
  76
  77   // Terminators
  78 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  79 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  80 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  81 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  82 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  83 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  84 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  85
  86   // Standard binary operators...
  87 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  88 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  89 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  90 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  91 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  92 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  93 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  94 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  95 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  96 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
  97 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
  98 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
  99
 100   // Logical operators...
 101 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
 102 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
 103 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
 104
 105   // Memory instructions...
 106 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 107 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 108 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 109 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 110 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 111 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 112 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 113
 114   // Convert instructions...
 115 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 116 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 117 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 118 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 119 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 120 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 121 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 122 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 123 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 124 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 125 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 126 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 127
 128   // Other instructions...
 129 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 130 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 131 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 132 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 133 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 134 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 135 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 136 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 137 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 138 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 139 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 140 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 141 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 142 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 143 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 144
 145 // Intrinsic instructions...
 146 STATISTIC(NumFastIselFailIntrinsicCall, "Fast isel fails on Intrinsic call");
 147 STATISTIC(NumFastIselFailSAddWithOverflow,
 148           "Fast isel fails on sadd.with.overflow");
 149 STATISTIC(NumFastIselFailUAddWithOverflow,
 150           "Fast isel fails on uadd.with.overflow");
 151 STATISTIC(NumFastIselFailSSubWithOverflow,
 152           "Fast isel fails on ssub.with.overflow");
 153 STATISTIC(NumFastIselFailUSubWithOverflow,
 154           "Fast isel fails on usub.with.overflow");
 155 STATISTIC(NumFastIselFailSMulWithOverflow,
 156           "Fast isel fails on smul.with.overflow");
 157 STATISTIC(NumFastIselFailUMulWithOverflow,
 158           "Fast isel fails on umul.with.overflow");
 159 STATISTIC(NumFastIselFailFrameaddress, "Fast isel fails on Frameaddress");
 160 STATISTIC(NumFastIselFailSqrt, "Fast isel fails on sqrt call");
 161 STATISTIC(NumFastIselFailStackMap, "Fast isel fails on StackMap call");
 162 STATISTIC(NumFastIselFailPatchPoint, "Fast isel fails on PatchPoint call");
 163 #endif
 164
 165 static cl::opt<bool>
 166 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 167           cl::desc("Enable verbose messages in the \"fast\" "
 168                    "instruction selector"));
 169 static cl::opt<bool>
 170 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
 171           cl::desc("Enable abort calls when \"fast\" instruction selection "
 172                    "fails to lower an instruction"));
 173 static cl::opt<bool>
 174 EnableFastISelAbortArgs("fast-isel-abort-args", cl::Hidden,
 175           cl::desc("Enable abort calls when \"fast\" instruction selection "
 176                    "fails to lower a formal argument"));
 177
 178 static cl::opt<bool>
 179 UseMBPI("use-mbpi",
 180         cl::desc("use Machine Branch Probability Info"),
 181         cl::init(true), cl::Hidden);
 182
 183 #ifndef NDEBUG
 184 static cl::opt<bool>
 185 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 186           cl::desc("Pop up a window to show dags before the first "
 187                    "dag combine pass"));
 188 static cl::opt<bool>
 189 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 190           cl::desc("Pop up a window to show dags before legalize types"));
 191 static cl::opt<bool>
 192 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 193           cl::desc("Pop up a window to show dags before legalize"));
 194 static cl::opt<bool>
 195 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 196           cl::desc("Pop up a window to show dags before the second "
 197                    "dag combine pass"));
 198 static cl::opt<bool>
 199 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 200           cl::desc("Pop up a window to show dags before the post legalize types"
 201                    " dag combine pass"));
 202 static cl::opt<bool>
 203 ViewISelDAGs("view-isel-dags", cl::Hidden,
 204           cl::desc("Pop up a window to show isel dags as they are selected"));
 205 static cl::opt<bool>
 206 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 207           cl::desc("Pop up a window to show sched dags as they are processed"));
 208 static cl::opt<bool>
 209 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 210       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 211 #else
 212 static const bool ViewDAGCombine1 = false,
 213                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 214                   ViewDAGCombine2 = false,
 215                   ViewDAGCombineLT = false,
 216                   ViewISelDAGs = false, ViewSchedDAGs = false,
 217                   ViewSUnitDAGs = false;
 218 #endif
 219
 220 //===---------------------------------------------------------------------===//
 221 ///
 222 /// RegisterScheduler class - Track the registration of instruction schedulers.
 223 ///
 224 //===---------------------------------------------------------------------===//
 225 MachinePassRegistry RegisterScheduler::Registry;
 226
 227 //===---------------------------------------------------------------------===//
 228 ///
 229 /// ISHeuristic command line option for instruction schedulers.
 230 ///
 231 //===---------------------------------------------------------------------===//
 232 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 233                RegisterPassParser<RegisterScheduler> >
 234 ISHeuristic("pre-RA-sched",
 235             cl::init(&createDefaultScheduler), cl::Hidden,
 236             cl::desc("Instruction schedulers available (before register"
 237                      " allocation):"));
 238
 239 static RegisterScheduler
 240 defaultListDAGScheduler("default", "Best scheduler for the target",
 241                         createDefaultScheduler);
 242
 243 namespace llvm {
 244   //===--------------------------------------------------------------------===//
 245   /// \brief This class is used by SelectionDAGISel to temporarily override
 246   /// the optimization level on a per-function basis.
 247   class OptLevelChanger {
 248     SelectionDAGISel &IS;
 249     CodeGenOpt::Level SavedOptLevel;
 250     bool SavedFastISel;
 251
 252   public:
 253     OptLevelChanger(SelectionDAGISel &ISel,
 254                     CodeGenOpt::Level NewOptLevel) : IS(ISel) {
 255       SavedOptLevel = IS.OptLevel;
 256       if (NewOptLevel == SavedOptLevel)
 257         return;
 258       IS.OptLevel = NewOptLevel;
 259       IS.TM.setOptLevel(NewOptLevel);
 260       SavedFastISel = IS.TM.Options.EnableFastISel;
 261       if (NewOptLevel == CodeGenOpt::None)
 262         IS.TM.setFastISel(true);
 263       DEBUG(dbgs() << "\nChanging optimization level for Function "
 264             << IS.MF->getFunction()->getName() << "\n");
 265       DEBUG(dbgs() << "\tBefore: -O" << SavedOptLevel
 266             << " ; After: -O" << NewOptLevel << "\n");
 267     }
 268
 269     ~OptLevelChanger() {
 270       if (IS.OptLevel == SavedOptLevel)
 271         return;
 272       DEBUG(dbgs() << "\nRestoring optimization level for Function "
 273             << IS.MF->getFunction()->getName() << "\n");
 274       DEBUG(dbgs() << "\tBefore: -O" << IS.OptLevel
 275             << " ; After: -O" << SavedOptLevel << "\n");
 276       IS.OptLevel = SavedOptLevel;
 277       IS.TM.setOptLevel(SavedOptLevel);
 278       IS.TM.setFastISel(SavedFastISel);
 279     }
 280   };
 281
 282   //===--------------------------------------------------------------------===//
 283   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 284   /// for the target.
 285   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 286                                              CodeGenOpt::Level OptLevel) {
 287     const TargetLowering *TLI = IS->getTargetLowering();
 288     const TargetSubtargetInfo &ST = IS->TM.getSubtarget<TargetSubtargetInfo>();
 289
 290     if (OptLevel == CodeGenOpt::None || ST.useMachineScheduler() ||
 291         TLI->getSchedulingPreference() == Sched::Source)
 292       return createSourceListDAGScheduler(IS, OptLevel);
 293     if (TLI->getSchedulingPreference() == Sched::RegPressure)
 294       return createBURRListDAGScheduler(IS, OptLevel);
 295     if (TLI->getSchedulingPreference() == Sched::Hybrid)
 296       return createHybridListDAGScheduler(IS, OptLevel);
 297     if (TLI->getSchedulingPreference() == Sched::VLIW)
 298       return createVLIWDAGScheduler(IS, OptLevel);
 299     assert(TLI->getSchedulingPreference() == Sched::ILP &&
 300            "Unknown sched type!");
 301     return createILPListDAGScheduler(IS, OptLevel);
 302   }
 303 }
 304
 305 // EmitInstrWithCustomInserter - This method should be implemented by targets
 306 // that mark instructions with the 'usesCustomInserter' flag.  These
 307 // instructions are special in various ways, which require special support to
 308 // insert.  The specified MachineInstr is created but not inserted into any
 309 // basic blocks, and this method is called to expand it into a sequence of
 310 // instructions, potentially also creating new basic blocks and control flow.
 311 // When new basic blocks are inserted and the edges from MBB to its successors
 312 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 313 // DenseMap.
 314 MachineBasicBlock *
 315 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 316                                             MachineBasicBlock *MBB) const {
 317 #ifndef NDEBUG
 318   dbgs() << "If a target marks an instruction with "
 319           "'usesCustomInserter', it must implement "
 320           "TargetLowering::EmitInstrWithCustomInserter!";
 321 #endif
 322   llvm_unreachable(nullptr);
 323 }
 324
 325 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 326                                                    SDNode *Node) const {
 327   assert(!MI->hasPostISelHook() &&
 328          "If a target marks an instruction with 'hasPostISelHook', "
 329          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 330 }
 331
 332 //===----------------------------------------------------------------------===//
 333 // SelectionDAGISel code
 334 //===----------------------------------------------------------------------===//
 335
 336 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
 337                                    CodeGenOpt::Level OL) :
 338   MachineFunctionPass(ID), TM(tm),
 339   FuncInfo(new FunctionLoweringInfo(TM)),
 340   CurDAG(new SelectionDAG(tm, OL)),
 341   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 342   GFI(),
 343   OptLevel(OL),
 344   DAGSize(0) {
 345     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 346     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 347     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 348     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
 349   }
 350
 351 SelectionDAGISel::~SelectionDAGISel() {
 352   delete SDB;
 353   delete CurDAG;
 354   delete FuncInfo;
 355 }
 356
 357 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 358   AU.addRequired<AliasAnalysis>();
 359   AU.addPreserved<AliasAnalysis>();
 360   AU.addRequired<GCModuleInfo>();
 361   AU.addPreserved<GCModuleInfo>();
 362   AU.addRequired<TargetLibraryInfo>();
 363   if (UseMBPI && OptLevel != CodeGenOpt::None)
 364     AU.addRequired<BranchProbabilityInfo>();
 365   MachineFunctionPass::getAnalysisUsage(AU);
 366 }
 367
 368 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 369 /// may trap on it.  In this case we have to split the edge so that the path
 370 /// through the predecessor block that doesn't go to the phi block doesn't
 371 /// execute the possibly trapping instruction.
 372 ///
 373 /// This is required for correctness, so it must be done at -O0.
 374 ///
 375 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
 376   // Loop for blocks with phi nodes.
 377   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 378     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 379     if (!PN) continue;
 380
 381   ReprocessBlock:
 382     // For each block with a PHI node, check to see if any of the input values
 383     // are potentially trapping constant expressions.  Constant expressions are
 384     // the only potentially trapping value that can occur as the argument to a
 385     // PHI.
 386     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 387       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 388         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 389         if (!CE || !CE->canTrap()) continue;
 390
 391         // The only case we have to worry about is when the edge is critical.
 392         // Since this block has a PHI Node, we assume it has multiple input
 393         // edges: check to see if the pred has multiple successors.
 394         BasicBlock *Pred = PN->getIncomingBlock(i);
 395         if (Pred->getTerminator()->getNumSuccessors() == 1)
 396           continue;
 397
 398         // Okay, we have to split this edge.
 399         SplitCriticalEdge(Pred->getTerminator(),
 400                           GetSuccessorNumber(Pred, BB), SDISel, true);
 401         goto ReprocessBlock;
 402       }
 403   }
 404 }
 405
 406 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 407   // Do some sanity-checking on the command-line options.
 408   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 409          "-fast-isel-verbose requires -fast-isel");
 410   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 411          "-fast-isel-abort requires -fast-isel");
 412
 413   const Function &Fn = *mf.getFunction();
 414   const TargetInstrInfo &TII = *TM.getSubtargetImpl()->getInstrInfo();
 415   const TargetRegisterInfo &TRI = *TM.getSubtargetImpl()->getRegisterInfo();
 416   const TargetLowering *TLI = TM.getSubtargetImpl()->getTargetLowering();
 417
 418   MF = &mf;
 419   RegInfo = &MF->getRegInfo();
 420   AA = &getAnalysis<AliasAnalysis>();
 421   LibInfo = &getAnalysis<TargetLibraryInfo>();
 422   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : nullptr;
 423
 424   TM.resetTargetOptions(Fn);
 425
 426   // Reset OptLevel to None for optnone functions.
 427   CodeGenOpt::Level NewOptLevel = OptLevel;
 428   if (Fn.hasFnAttribute(Attribute::OptimizeNone))
 429     NewOptLevel = CodeGenOpt::None;
 430   OptLevelChanger OLC(*this, NewOptLevel);
 431
 432   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 433
 434   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
 435
 436   CurDAG->init(*MF, TLI);
 437   FuncInfo->set(Fn, *MF, CurDAG);
 438
 439   if (UseMBPI && OptLevel != CodeGenOpt::None)
 440     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 441   else
 442     FuncInfo->BPI = nullptr;
 443
 444   SDB->init(GFI, *AA, LibInfo);
 445
 446   MF->setHasInlineAsm(false);
 447
 448   SelectAllBasicBlocks(Fn);
 449
 450   // If the first basic block in the function has live ins that need to be
 451   // copied into vregs, emit the copies into the top of the block before
 452   // emitting the code for the block.
 453   MachineBasicBlock *EntryMBB = MF->begin();
 454   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 455
 456   DenseMap<unsigned, unsigned> LiveInMap;
 457   if (!FuncInfo->ArgDbgValues.empty())
 458     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 459            E = RegInfo->livein_end(); LI != E; ++LI)
 460       if (LI->second)
 461         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 462
 463   // Insert DBG_VALUE instructions for function arguments to the entry block.
 464   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 465     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 466     bool hasFI = MI->getOperand(0).isFI();
 467     unsigned Reg =
 468         hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
 469     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 470       EntryMBB->insert(EntryMBB->begin(), MI);
 471     else {
 472       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 473       if (Def) {
 474         MachineBasicBlock::iterator InsertPos = Def;
 475         // FIXME: VR def may not be in entry block.
 476         Def->getParent()->insert(std::next(InsertPos), MI);
 477       } else
 478         DEBUG(dbgs() << "Dropping debug info for dead vreg"
 479               << TargetRegisterInfo::virtReg2Index(Reg) << "\n");
 480     }
 481
 482     // If Reg is live-in then update debug info to track its copy in a vreg.
 483     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 484     if (LDI != LiveInMap.end()) {
 485       assert(!hasFI && "There's no handling of frame pointer updating here yet "
 486                        "- add if needed");
 487       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 488       MachineBasicBlock::iterator InsertPos = Def;
 489       const MDNode *Variable = MI->getDebugVariable();
 490       const MDNode *Expr = MI->getDebugExpression();
 491       bool IsIndirect = MI->isIndirectDebugValue();
 492       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
 493       // Def is never a terminator here, so it is ok to increment InsertPos.
 494       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 495               TII.get(TargetOpcode::DBG_VALUE), IsIndirect, LDI->second, Offset,
 496               Variable, Expr);
 497
 498       // If this vreg is directly copied into an exported register then
 499       // that COPY instructions also need DBG_VALUE, if it is the only
 500       // user of LDI->second.
 501       MachineInstr *CopyUseMI = nullptr;
 502       for (MachineRegisterInfo::use_instr_iterator
 503            UI = RegInfo->use_instr_begin(LDI->second),
 504            E = RegInfo->use_instr_end(); UI != E; ) {
 505         MachineInstr *UseMI = &*(UI++);
 506         if (UseMI->isDebugValue()) continue;
 507         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 508           CopyUseMI = UseMI; continue;
 509         }
 510         // Otherwise this is another use or second copy use.
 511         CopyUseMI = nullptr; break;
 512       }
 513       if (CopyUseMI) {
 514         MachineInstr *NewMI =
 515             BuildMI(*MF, CopyUseMI->getDebugLoc(),
 516                     TII.get(TargetOpcode::DBG_VALUE), IsIndirect,
 517                     CopyUseMI->getOperand(0).getReg(), Offset, Variable, Expr);
 518         MachineBasicBlock::iterator Pos = CopyUseMI;
 519         EntryMBB->insertAfter(Pos, NewMI);
 520       }
 521     }
 522   }
 523
 524   // Determine if there are any calls in this machine function.
 525   MachineFrameInfo *MFI = MF->getFrameInfo();
 526   for (const auto &MBB : *MF) {
 527     if (MFI->hasCalls() && MF->hasInlineAsm())
 528       break;
 529
 530     for (const auto &MI : MBB) {
 531       const MCInstrDesc &MCID =
 532           TM.getSubtargetImpl()->getInstrInfo()->get(MI.getOpcode());
 533       if ((MCID.isCall() && !MCID.isReturn()) ||
 534           MI.isStackAligningInlineAsm()) {
 535         MFI->setHasCalls(true);
 536       }
 537       if (MI.isInlineAsm()) {
 538         MF->setHasInlineAsm(true);
 539       }
 540     }
 541   }
 542
 543   // Determine if there is a call to setjmp in the machine function.
 544   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 545
 546   // Replace forward-declared registers with the registers containing
 547   // the desired value.
 548   MachineRegisterInfo &MRI = MF->getRegInfo();
 549   for (DenseMap<unsigned, unsigned>::iterator
 550        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 551        I != E; ++I) {
 552     unsigned From = I->first;
 553     unsigned To = I->second;
 554     // If To is also scheduled to be replaced, find what its ultimate
 555     // replacement is.
 556     for (;;) {
 557       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 558       if (J == E) break;
 559       To = J->second;
 560     }
 561     // Make sure the new register has a sufficiently constrained register class.
 562     if (TargetRegisterInfo::isVirtualRegister(From) &&
 563         TargetRegisterInfo::isVirtualRegister(To))
 564       MRI.constrainRegClass(To, MRI.getRegClass(From));
 565     // Replace it.
 566     MRI.replaceRegWith(From, To);
 567   }
 568
 569   // Freeze the set of reserved registers now that MachineFrameInfo has been
 570   // set up. All the information required by getReservedRegs() should be
 571   // available now.
 572   MRI.freezeReservedRegs(*MF);
 573
 574   // Release function-specific state. SDB and CurDAG are already cleared
 575   // at this point.
 576   FuncInfo->clear();
 577
 578   DEBUG(dbgs() << "*** MachineFunction at end of ISel ***\n");
 579   DEBUG(MF->print(dbgs()));
 580
 581   return true;
 582 }
 583
 584 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 585                                         BasicBlock::const_iterator End,
 586                                         bool &HadTailCall) {
 587   // Lower all of the non-terminator instructions. If a call is emitted
 588   // as a tail call, cease emitting nodes for this block. Terminators
 589   // are handled below.
 590   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 591     SDB->visit(*I);
 592
 593   // Make sure the root of the DAG is up-to-date.
 594   CurDAG->setRoot(SDB->getControlRoot());
 595   HadTailCall = SDB->HasTailCall;
 596   SDB->clear();
 597
 598   // Final step, emit the lowered DAG as machine code.
 599   CodeGenAndEmitDAG();
 600 }
 601
 602 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 603   SmallPtrSet<SDNode*, 128> VisitedNodes;
 604   SmallVector<SDNode*, 128> Worklist;
 605
 606   Worklist.push_back(CurDAG->getRoot().getNode());
 607
 608   APInt KnownZero;
 609   APInt KnownOne;
 610
 611   do {
 612     SDNode *N = Worklist.pop_back_val();
 613
 614     // If we've already seen this node, ignore it.
 615     if (!VisitedNodes.insert(N))
 616       continue;
 617
 618     // Otherwise, add all chain operands to the worklist.
 619     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 620       if (N->getOperand(i).getValueType() == MVT::Other)
 621         Worklist.push_back(N->getOperand(i).getNode());
 622
 623     // If this is a CopyToReg with a vreg dest, process it.
 624     if (N->getOpcode() != ISD::CopyToReg)
 625       continue;
 626
 627     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 628     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 629       continue;
 630
 631     // Ignore non-scalar or non-integer values.
 632     SDValue Src = N->getOperand(2);
 633     EVT SrcVT = Src.getValueType();
 634     if (!SrcVT.isInteger() || SrcVT.isVector())
 635       continue;
 636
 637     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 638     CurDAG->computeKnownBits(Src, KnownZero, KnownOne);
 639     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 640   } while (!Worklist.empty());
 641 }
 642
 643 void SelectionDAGISel::CodeGenAndEmitDAG() {
 644   std::string GroupName;
 645   if (TimePassesIsEnabled)
 646     GroupName = "Instruction Selection and Scheduling";
 647   std::string BlockName;
 648   int BlockNumber = -1;
 649   (void)BlockNumber;
 650 #ifdef NDEBUG
 651   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 652       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 653       ViewSUnitDAGs)
 654 #endif
 655   {
 656     BlockNumber = FuncInfo->MBB->getNumber();
 657     BlockName = MF->getName().str() + ":" +
 658                 FuncInfo->MBB->getBasicBlock()->getName().str();
 659   }
 660   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 661         << " '" << BlockName << "'\n"; CurDAG->dump());
 662
 663   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 664
 665   // Run the DAG combiner in pre-legalize mode.
 666   {
 667     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 668     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 669   }
 670
 671   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 672         << " '" << BlockName << "'\n"; CurDAG->dump());
 673
 674   // Second step, hack on the DAG until it only uses operations and types that
 675   // the target supports.
 676   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 677                                                BlockName);
 678
 679   bool Changed;
 680   {
 681     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 682     Changed = CurDAG->LegalizeTypes();
 683   }
 684
 685   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 686         << " '" << BlockName << "'\n"; CurDAG->dump());
 687
 688   CurDAG->NewNodesMustHaveLegalTypes = true;
 689
 690   if (Changed) {
 691     if (ViewDAGCombineLT)
 692       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 693
 694     // Run the DAG combiner in post-type-legalize mode.
 695     {
 696       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 697                          TimePassesIsEnabled);
 698       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 699     }
 700
 701     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 702           << " '" << BlockName << "'\n"; CurDAG->dump());
 703
 704   }
 705
 706   {
 707     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 708     Changed = CurDAG->LegalizeVectors();
 709   }
 710
 711   if (Changed) {
 712     {
 713       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 714       CurDAG->LegalizeTypes();
 715     }
 716
 717     if (ViewDAGCombineLT)
 718       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 719
 720     // Run the DAG combiner in post-type-legalize mode.
 721     {
 722       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 723                          TimePassesIsEnabled);
 724       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 725     }
 726
 727     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 728           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 729   }
 730
 731   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 732
 733   {
 734     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 735     CurDAG->Legalize();
 736   }
 737
 738   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 739         << " '" << BlockName << "'\n"; CurDAG->dump());
 740
 741   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 742
 743   // Run the DAG combiner in post-legalize mode.
 744   {
 745     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 746     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 747   }
 748
 749   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 750         << " '" << BlockName << "'\n"; CurDAG->dump());
 751
 752   if (OptLevel != CodeGenOpt::None)
 753     ComputeLiveOutVRegInfo();
 754
 755   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 756
 757   // Third, instruction select all of the operations to machine code, adding the
 758   // code to the MachineBasicBlock.
 759   {
 760     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 761     DoInstructionSelection();
 762   }
 763
 764   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 765         << " '" << BlockName << "'\n"; CurDAG->dump());
 766
 767   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 768
 769   // Schedule machine code.
 770   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 771   {
 772     NamedRegionTimer T("Instruction Scheduling", GroupName,
 773                        TimePassesIsEnabled);
 774     Scheduler->Run(CurDAG, FuncInfo->MBB);
 775   }
 776
 777   if (ViewSUnitDAGs) Scheduler->viewGraph();
 778
 779   // Emit machine code to BB.  This can change 'BB' to the last block being
 780   // inserted into.
 781   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 782   {
 783     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 784
 785     // FuncInfo->InsertPt is passed by reference and set to the end of the
 786     // scheduled instructions.
 787     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 788   }
 789
 790   // If the block was split, make sure we update any references that are used to
 791   // update PHI nodes later on.
 792   if (FirstMBB != LastMBB)
 793     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 794
 795   // Free the scheduler state.
 796   {
 797     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 798                        TimePassesIsEnabled);
 799     delete Scheduler;
 800   }
 801
 802   // Free the SelectionDAG state, now that we're finished with it.
 803   CurDAG->clear();
 804 }
 805
 806 namespace {
 807 /// ISelUpdater - helper class to handle updates of the instruction selection
 808 /// graph.
 809 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 810   SelectionDAG::allnodes_iterator &ISelPosition;
 811 public:
 812   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 813     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 814
 815   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 816   /// deleted is the current ISelPosition node, update ISelPosition.
 817   ///
 818   void NodeDeleted(SDNode *N, SDNode *E) override {
 819     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 820       ++ISelPosition;
 821   }
 822 };
 823 } // end anonymous namespace
 824
 825 void SelectionDAGISel::DoInstructionSelection() {
 826   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
 827         << FuncInfo->MBB->getNumber()
 828         << " '" << FuncInfo->MBB->getName() << "'\n");
 829
 830   PreprocessISelDAG();
 831
 832   // Select target instructions for the DAG.
 833   {
 834     // Number all nodes with a topological order and set DAGSize.
 835     DAGSize = CurDAG->AssignTopologicalOrder();
 836
 837     // Create a dummy node (which is not added to allnodes), that adds
 838     // a reference to the root node, preventing it from being deleted,
 839     // and tracking any changes of the root.
 840     HandleSDNode Dummy(CurDAG->getRoot());
 841     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 842     ++ISelPosition;
 843
 844     // Make sure that ISelPosition gets properly updated when nodes are deleted
 845     // in calls made from this function.
 846     ISelUpdater ISU(*CurDAG, ISelPosition);
 847
 848     // The AllNodes list is now topological-sorted. Visit the
 849     // nodes by starting at the end of the list (the root of the
 850     // graph) and preceding back toward the beginning (the entry
 851     // node).
 852     while (ISelPosition != CurDAG->allnodes_begin()) {
 853       SDNode *Node = --ISelPosition;
 854       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 855       // but there are currently some corner cases that it misses. Also, this
 856       // makes it theoretically possible to disable the DAGCombiner.
 857       if (Node->use_empty())
 858         continue;
 859
 860       SDNode *ResNode = Select(Node);
 861
 862       // FIXME: This is pretty gross.  'Select' should be changed to not return
 863       // anything at all and this code should be nuked with a tactical strike.
 864
 865       // If node should not be replaced, continue with the next one.
 866       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 867         continue;
 868       // Replace node.
 869       if (ResNode) {
 870         ReplaceUses(Node, ResNode);
 871       }
 872
 873       // If after the replacement this node is not used any more,
 874       // remove this dead node.
 875       if (Node->use_empty()) // Don't delete EntryToken, etc.
 876         CurDAG->RemoveDeadNode(Node);
 877     }
 878
 879     CurDAG->setRoot(Dummy.getValue());
 880   }
 881
 882   DEBUG(dbgs() << "===== Instruction selection ends:\n");
 883
 884   PostprocessISelDAG();
 885 }
 886
 887 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 888 /// do other setup for EH landing-pad blocks.
 889 void SelectionDAGISel::PrepareEHLandingPad() {
 890   MachineBasicBlock *MBB = FuncInfo->MBB;
 891
 892   // Add a label to mark the beginning of the landing pad.  Deletion of the
 893   // landing pad can thus be detected via the MachineModuleInfo.
 894   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 895
 896   // Assign the call site to the landing pad's begin label.
 897   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 898
 899   const MCInstrDesc &II =
 900       TM.getSubtargetImpl()->getInstrInfo()->get(TargetOpcode::EH_LABEL);
 901   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 902     .addSym(Label);
 903
 904   // Mark exception register as live in.
 905   const TargetLowering *TLI = getTargetLowering();
 906   const TargetRegisterClass *PtrRC = TLI->getRegClassFor(TLI->getPointerTy());
 907   if (unsigned Reg = TLI->getExceptionPointerRegister())
 908     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
 909
 910   // Mark exception selector register as live in.
 911   if (unsigned Reg = TLI->getExceptionSelectorRegister())
 912     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
 913 }
 914
 915 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 916 /// side-effect free and is either dead or folded into a generated instruction.
 917 /// Return false if it needs to be emitted.
 918 static bool isFoldedOrDeadInstruction(const Instruction *I,
 919                                       FunctionLoweringInfo *FuncInfo) {
 920   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 921          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 922          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 923          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 924          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 925 }
 926
 927 #ifndef NDEBUG
 928 // Collect per Instruction statistics for fast-isel misses.  Only those
 929 // instructions that cause the bail are accounted for.  It does not account for
 930 // instructions higher in the block.  Thus, summing the per instructions stats
 931 // will not add up to what is reported by NumFastIselFailures.
 932 static void collectFailStats(const Instruction *I) {
 933   switch (I->getOpcode()) {
 934   default: assert (0 && "<Invalid operator> ");
 935
 936   // Terminators
 937   case Instruction::Ret:         NumFastIselFailRet++; return;
 938   case Instruction::Br:          NumFastIselFailBr++; return;
 939   case Instruction::Switch:      NumFastIselFailSwitch++; return;
 940   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
 941   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
 942   case Instruction::Resume:      NumFastIselFailResume++; return;
 943   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
 944
 945   // Standard binary operators...
 946   case Instruction::Add:  NumFastIselFailAdd++; return;
 947   case Instruction::FAdd: NumFastIselFailFAdd++; return;
 948   case Instruction::Sub:  NumFastIselFailSub++; return;
 949   case Instruction::FSub: NumFastIselFailFSub++; return;
 950   case Instruction::Mul:  NumFastIselFailMul++; return;
 951   case Instruction::FMul: NumFastIselFailFMul++; return;
 952   case Instruction::UDiv: NumFastIselFailUDiv++; return;
 953   case Instruction::SDiv: NumFastIselFailSDiv++; return;
 954   case Instruction::FDiv: NumFastIselFailFDiv++; return;
 955   case Instruction::URem: NumFastIselFailURem++; return;
 956   case Instruction::SRem: NumFastIselFailSRem++; return;
 957   case Instruction::FRem: NumFastIselFailFRem++; return;
 958
 959   // Logical operators...
 960   case Instruction::And: NumFastIselFailAnd++; return;
 961   case Instruction::Or:  NumFastIselFailOr++; return;
 962   case Instruction::Xor: NumFastIselFailXor++; return;
 963
 964   // Memory instructions...
 965   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
 966   case Instruction::Load:          NumFastIselFailLoad++; return;
 967   case Instruction::Store:         NumFastIselFailStore++; return;
 968   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
 969   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
 970   case Instruction::Fence:         NumFastIselFailFence++; return;
 971   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
 972
 973   // Convert instructions...
 974   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
 975   case Instruction::ZExt:     NumFastIselFailZExt++; return;
 976   case Instruction::SExt:     NumFastIselFailSExt++; return;
 977   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
 978   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
 979   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
 980   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
 981   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
 982   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
 983   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
 984   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
 985   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
 986
 987   // Other instructions...
 988   case Instruction::ICmp:           NumFastIselFailICmp++; return;
 989   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
 990   case Instruction::PHI:            NumFastIselFailPHI++; return;
 991   case Instruction::Select:         NumFastIselFailSelect++; return;
 992   case Instruction::Call: {
 993     if (auto const *Intrinsic = dyn_cast<IntrinsicInst>(I)) {
 994       switch (Intrinsic->getIntrinsicID()) {
 995       default:
 996         NumFastIselFailIntrinsicCall++; return;
 997       case Intrinsic::sadd_with_overflow:
 998         NumFastIselFailSAddWithOverflow++; return;
 999       case Intrinsic::uadd_with_overflow:
1000         NumFastIselFailUAddWithOverflow++; return;
1001       case Intrinsic::ssub_with_overflow:
1002         NumFastIselFailSSubWithOverflow++; return;
1003       case Intrinsic::usub_with_overflow:
1004         NumFastIselFailUSubWithOverflow++; return;
1005       case Intrinsic::smul_with_overflow:
1006         NumFastIselFailSMulWithOverflow++; return;
1007       case Intrinsic::umul_with_overflow:
1008         NumFastIselFailUMulWithOverflow++; return;
1009       case Intrinsic::frameaddress:
1010         NumFastIselFailFrameaddress++; return;
1011       case Intrinsic::sqrt:
1012           NumFastIselFailSqrt++; return;
1013       case Intrinsic::experimental_stackmap:
1014         NumFastIselFailStackMap++; return;
1015       case Intrinsic::experimental_patchpoint_void: // fall-through
1016       case Intrinsic::experimental_patchpoint_i64:
1017         NumFastIselFailPatchPoint++; return;
1018       }
1019     }
1020     NumFastIselFailCall++;
1021     return;
1022   }
1023   case Instruction::Shl:            NumFastIselFailShl++; return;
1024   case Instruction::LShr:           NumFastIselFailLShr++; return;
1025   case Instruction::AShr:           NumFastIselFailAShr++; return;
1026   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
1027   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
1028   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
1029   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
1030   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
1031   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
1032   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
1033   }
1034 }
1035 #endif
1036
1037 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
1038   // Initialize the Fast-ISel state, if needed.
1039   FastISel *FastIS = nullptr;
1040   if (TM.Options.EnableFastISel)
1041     FastIS = getTargetLowering()->createFastISel(*FuncInfo, LibInfo);
1042
1043   // Iterate over all basic blocks in the function.
1044   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
1045   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
1046        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
1047     const BasicBlock *LLVMBB = *I;
1048
1049     if (OptLevel != CodeGenOpt::None) {
1050       bool AllPredsVisited = true;
1051       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
1052            PI != PE; ++PI) {
1053         if (!FuncInfo->VisitedBBs.count(*PI)) {
1054           AllPredsVisited = false;
1055           break;
1056         }
1057       }
1058
1059       if (AllPredsVisited) {
1060         for (BasicBlock::const_iterator I = LLVMBB->begin();
1061              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1062           FuncInfo->ComputePHILiveOutRegInfo(PN);
1063       } else {
1064         for (BasicBlock::const_iterator I = LLVMBB->begin();
1065              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1066           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
1067       }
1068
1069       FuncInfo->VisitedBBs.insert(LLVMBB);
1070     }
1071
1072     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1073     BasicBlock::const_iterator const End = LLVMBB->end();
1074     BasicBlock::const_iterator BI = End;
1075
1076     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1077     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1078
1079     // Setup an EH landing-pad block.
1080     FuncInfo->ExceptionPointerVirtReg = 0;
1081     FuncInfo->ExceptionSelectorVirtReg = 0;
1082     if (FuncInfo->MBB->isLandingPad())
1083       PrepareEHLandingPad();
1084
1085     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1086     if (FastIS) {
1087       FastIS->startNewBlock();
1088
1089       // Emit code for any incoming arguments. This must happen before
1090       // beginning FastISel on the entry block.
1091       if (LLVMBB == &Fn.getEntryBlock()) {
1092         ++NumEntryBlocks;
1093
1094         // Lower any arguments needed in this block if this is the entry block.
1095         if (!FastIS->lowerArguments()) {
1096           // Fast isel failed to lower these arguments
1097           ++NumFastIselFailLowerArguments;
1098           if (EnableFastISelAbortArgs)
1099             llvm_unreachable("FastISel didn't lower all arguments");
1100
1101           // Use SelectionDAG argument lowering
1102           LowerArguments(Fn);
1103           CurDAG->setRoot(SDB->getControlRoot());
1104           SDB->clear();
1105           CodeGenAndEmitDAG();
1106         }
1107
1108         // If we inserted any instructions at the beginning, make a note of
1109         // where they are, so we can be sure to emit subsequent instructions
1110         // after them.
1111         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1112           FastIS->setLastLocalValue(std::prev(FuncInfo->InsertPt));
1113         else
1114           FastIS->setLastLocalValue(nullptr);
1115       }
1116
1117       unsigned NumFastIselRemaining = std::distance(Begin, End);
1118       // Do FastISel on as many instructions as possible.
1119       for (; BI != Begin; --BI) {
1120         const Instruction *Inst = std::prev(BI);
1121
1122         // If we no longer require this instruction, skip it.
1123         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1124           --NumFastIselRemaining;
1125           continue;
1126         }
1127
1128         // Bottom-up: reset the insert pos at the top, after any local-value
1129         // instructions.
1130         FastIS->recomputeInsertPt();
1131
1132         // Try to select the instruction with FastISel.
1133         if (FastIS->selectInstruction(Inst)) {
1134           --NumFastIselRemaining;
1135           ++NumFastIselSuccess;
1136           // If fast isel succeeded, skip over all the folded instructions, and
1137           // then see if there is a load right before the selected instructions.
1138           // Try to fold the load if so.
1139           const Instruction *BeforeInst = Inst;
1140           while (BeforeInst != Begin) {
1141             BeforeInst = std::prev(BasicBlock::const_iterator(BeforeInst));
1142             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1143               break;
1144           }
1145           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1146               BeforeInst->hasOneUse() &&
1147               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1148             // If we succeeded, don't re-select the load.
1149             BI = std::next(BasicBlock::const_iterator(BeforeInst));
1150             --NumFastIselRemaining;
1151             ++NumFastIselSuccess;
1152           }
1153           continue;
1154         }
1155
1156 #ifndef NDEBUG
1157         if (EnableFastISelVerbose2)
1158           collectFailStats(Inst);
1159 #endif
1160
1161         // Then handle certain instructions as single-LLVM-Instruction blocks.
1162         if (isa<CallInst>(Inst)) {
1163
1164           if (EnableFastISelVerbose || EnableFastISelAbort) {
1165             dbgs() << "FastISel missed call: ";
1166             Inst->dump();
1167           }
1168
1169           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1170             unsigned &R = FuncInfo->ValueMap[Inst];
1171             if (!R)
1172               R = FuncInfo->CreateRegs(Inst->getType());
1173           }
1174
1175           bool HadTailCall = false;
1176           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1177           SelectBasicBlock(Inst, BI, HadTailCall);
1178
1179           // If the call was emitted as a tail call, we're done with the block.
1180           // We also need to delete any previously emitted instructions.
1181           if (HadTailCall) {
1182             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1183             --BI;
1184             break;
1185           }
1186
1187           // Recompute NumFastIselRemaining as Selection DAG instruction
1188           // selection may have handled the call, input args, etc.
1189           unsigned RemainingNow = std::distance(Begin, BI);
1190           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1191           NumFastIselRemaining = RemainingNow;
1192           continue;
1193         }
1194
1195         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1196           // Don't abort, and use a different message for terminator misses.
1197           NumFastIselFailures += NumFastIselRemaining;
1198           if (EnableFastISelVerbose || EnableFastISelAbort) {
1199             dbgs() << "FastISel missed terminator: ";
1200             Inst->dump();
1201           }
1202         } else {
1203           NumFastIselFailures += NumFastIselRemaining;
1204           if (EnableFastISelVerbose || EnableFastISelAbort) {
1205             dbgs() << "FastISel miss: ";
1206             Inst->dump();
1207           }
1208           if (EnableFastISelAbort)
1209             // The "fast" selector couldn't handle something and bailed.
1210             // For the purpose of debugging, just abort.
1211             llvm_unreachable("FastISel didn't select the entire block");
1212         }
1213         break;
1214       }
1215
1216       FastIS->recomputeInsertPt();
1217     } else {
1218       // Lower any arguments needed in this block if this is the entry block.
1219       if (LLVMBB == &Fn.getEntryBlock()) {
1220         ++NumEntryBlocks;
1221         LowerArguments(Fn);
1222       }
1223     }
1224
1225     if (Begin != BI)
1226       ++NumDAGBlocks;
1227     else
1228       ++NumFastIselBlocks;
1229
1230     if (Begin != BI) {
1231       // Run SelectionDAG instruction selection on the remainder of the block
1232       // not handled by FastISel. If FastISel is not run, this is the entire
1233       // block.
1234       bool HadTailCall;
1235       SelectBasicBlock(Begin, BI, HadTailCall);
1236     }
1237
1238     FinishBasicBlock();
1239     FuncInfo->PHINodesToUpdate.clear();
1240   }
1241
1242   delete FastIS;
1243   SDB->clearDanglingDebugInfo();
1244   SDB->SPDescriptor.resetPerFunctionState();
1245 }
1246
1247 /// Given that the input MI is before a partial terminator sequence TSeq, return
1248 /// true if M + TSeq also a partial terminator sequence.
1249 ///
1250 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1251 /// lowering copy vregs into physical registers, which are then passed into
1252 /// terminator instructors so we can satisfy ABI constraints. A partial
1253 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1254 /// may be the whole terminator sequence).
1255 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1256   // If we do not have a copy or an implicit def, we return true if and only if
1257   // MI is a debug value.
1258   if (!MI->isCopy() && !MI->isImplicitDef())
1259     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1260     // physical registers if there is debug info associated with the terminator
1261     // of our mbb. We want to include said debug info in our terminator
1262     // sequence, so we return true in that case.
1263     return MI->isDebugValue();
1264
1265   // We have left the terminator sequence if we are not doing one of the
1266   // following:
1267   //
1268   // 1. Copying a vreg into a physical register.
1269   // 2. Copying a vreg into a vreg.
1270   // 3. Defining a register via an implicit def.
1271
1272   // OPI should always be a register definition...
1273   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1274   if (!OPI->isReg() || !OPI->isDef())
1275     return false;
1276
1277   // Defining any register via an implicit def is always ok.
1278   if (MI->isImplicitDef())
1279     return true;
1280
1281   // Grab the copy source...
1282   MachineInstr::const_mop_iterator OPI2 = OPI;
1283   ++OPI2;
1284   assert(OPI2 != MI->operands_end()
1285          && "Should have a copy implying we should have 2 arguments.");
1286
1287   // Make sure that the copy dest is not a vreg when the copy source is a
1288   // physical register.
1289   if (!OPI2->isReg() ||
1290       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1291        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1292     return false;
1293
1294   return true;
1295 }
1296
1297 /// Find the split point at which to splice the end of BB into its success stack
1298 /// protector check machine basic block.
1299 ///
1300 /// On many platforms, due to ABI constraints, terminators, even before register
1301 /// allocation, use physical registers. This creates an issue for us since
1302 /// physical registers at this point can not travel across basic
1303 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1304 /// when they enter functions and moves them through a sequence of copies back
1305 /// into the physical registers right before the terminator creating a
1306 /// ``Terminator Sequence''. This function is searching for the beginning of the
1307 /// terminator sequence so that we can ensure that we splice off not just the
1308 /// terminator, but additionally the copies that move the vregs into the
1309 /// physical registers.
1310 static MachineBasicBlock::iterator
1311 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1312   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1313   //
1314   if (SplitPoint == BB->begin())
1315     return SplitPoint;
1316
1317   MachineBasicBlock::iterator Start = BB->begin();
1318   MachineBasicBlock::iterator Previous = SplitPoint;
1319   --Previous;
1320
1321   while (MIIsInTerminatorSequence(Previous)) {
1322     SplitPoint = Previous;
1323     if (Previous == Start)
1324       break;
1325     --Previous;
1326   }
1327
1328   return SplitPoint;
1329 }
1330
1331 void
1332 SelectionDAGISel::FinishBasicBlock() {
1333
1334   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1335                << FuncInfo->PHINodesToUpdate.size() << "\n";
1336         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1337           dbgs() << "Node " << i << " : ("
1338                  << FuncInfo->PHINodesToUpdate[i].first
1339                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1340
1341   const bool MustUpdatePHINodes = SDB->SwitchCases.empty() &&
1342                                   SDB->JTCases.empty() &&
1343                                   SDB->BitTestCases.empty();
1344
1345   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1346   // PHI nodes in successors.
1347   if (MustUpdatePHINodes) {
1348     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1349       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1350       assert(PHI->isPHI() &&
1351              "This is not a machine PHI node that we are updating!");
1352       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1353         continue;
1354       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1355     }
1356   }
1357
1358   // Handle stack protector.
1359   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1360     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1361     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1362
1363     // Find the split point to split the parent mbb. At the same time copy all
1364     // physical registers used in the tail of parent mbb into virtual registers
1365     // before the split point and back into physical registers after the split
1366     // point. This prevents us needing to deal with Live-ins and many other
1367     // register allocation issues caused by us splitting the parent mbb. The
1368     // register allocator will clean up said virtual copies later on.
1369     MachineBasicBlock::iterator SplitPoint =
1370       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1371
1372     // Splice the terminator of ParentMBB into SuccessMBB.
1373     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1374                        SplitPoint,
1375                        ParentMBB->end());
1376
1377     // Add compare/jump on neq/jump to the parent BB.
1378     FuncInfo->MBB = ParentMBB;
1379     FuncInfo->InsertPt = ParentMBB->end();
1380     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1381     CurDAG->setRoot(SDB->getRoot());
1382     SDB->clear();
1383     CodeGenAndEmitDAG();
1384
1385     // CodeGen Failure MBB if we have not codegened it yet.
1386     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1387     if (!FailureMBB->size()) {
1388       FuncInfo->MBB = FailureMBB;
1389       FuncInfo->InsertPt = FailureMBB->end();
1390       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1391       CurDAG->setRoot(SDB->getRoot());
1392       SDB->clear();
1393       CodeGenAndEmitDAG();
1394     }
1395
1396     // Clear the Per-BB State.
1397     SDB->SPDescriptor.resetPerBBState();
1398   }
1399
1400   // If we updated PHI Nodes, return early.
1401   if (MustUpdatePHINodes)
1402     return;
1403
1404   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1405     // Lower header first, if it wasn't already lowered
1406     if (!SDB->BitTestCases[i].Emitted) {
1407       // Set the current basic block to the mbb we wish to insert the code into
1408       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1409       FuncInfo->InsertPt = FuncInfo->MBB->end();
1410       // Emit the code
1411       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1412       CurDAG->setRoot(SDB->getRoot());
1413       SDB->clear();
1414       CodeGenAndEmitDAG();
1415     }
1416
1417     uint32_t UnhandledWeight = 0;
1418     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1419       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1420
1421     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1422       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1423       // Set the current basic block to the mbb we wish to insert the code into
1424       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1425       FuncInfo->InsertPt = FuncInfo->MBB->end();
1426       // Emit the code
1427       if (j+1 != ej)
1428         SDB->visitBitTestCase(SDB->BitTestCases[i],
1429                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1430                               UnhandledWeight,
1431                               SDB->BitTestCases[i].Reg,
1432                               SDB->BitTestCases[i].Cases[j],
1433                               FuncInfo->MBB);
1434       else
1435         SDB->visitBitTestCase(SDB->BitTestCases[i],
1436                               SDB->BitTestCases[i].Default,
1437                               UnhandledWeight,
1438                               SDB->BitTestCases[i].Reg,
1439                               SDB->BitTestCases[i].Cases[j],
1440                               FuncInfo->MBB);
1441
1442
1443       CurDAG->setRoot(SDB->getRoot());
1444       SDB->clear();
1445       CodeGenAndEmitDAG();
1446     }
1447
1448     // Update PHI Nodes
1449     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1450          pi != pe; ++pi) {
1451       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1452       MachineBasicBlock *PHIBB = PHI->getParent();
1453       assert(PHI->isPHI() &&
1454              "This is not a machine PHI node that we are updating!");
1455       // This is "default" BB. We have two jumps to it. From "header" BB and
1456       // from last "case" BB.
1457       if (PHIBB == SDB->BitTestCases[i].Default)
1458         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1459            .addMBB(SDB->BitTestCases[i].Parent)
1460            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1461            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1462       // One of "cases" BB.
1463       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1464            j != ej; ++j) {
1465         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1466         if (cBB->isSuccessor(PHIBB))
1467           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1468       }
1469     }
1470   }
1471   SDB->BitTestCases.clear();
1472
1473   // If the JumpTable record is filled in, then we need to emit a jump table.
1474   // Updating the PHI nodes is tricky in this case, since we need to determine
1475   // whether the PHI is a successor of the range check MBB or the jump table MBB
1476   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1477     // Lower header first, if it wasn't already lowered
1478     if (!SDB->JTCases[i].first.Emitted) {
1479       // Set the current basic block to the mbb we wish to insert the code into
1480       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1481       FuncInfo->InsertPt = FuncInfo->MBB->end();
1482       // Emit the code
1483       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1484                                 FuncInfo->MBB);
1485       CurDAG->setRoot(SDB->getRoot());
1486       SDB->clear();
1487       CodeGenAndEmitDAG();
1488     }
1489
1490     // Set the current basic block to the mbb we wish to insert the code into
1491     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1492     FuncInfo->InsertPt = FuncInfo->MBB->end();
1493     // Emit the code
1494     SDB->visitJumpTable(SDB->JTCases[i].second);
1495     CurDAG->setRoot(SDB->getRoot());
1496     SDB->clear();
1497     CodeGenAndEmitDAG();
1498
1499     // Update PHI Nodes
1500     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1501          pi != pe; ++pi) {
1502       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1503       MachineBasicBlock *PHIBB = PHI->getParent();
1504       assert(PHI->isPHI() &&
1505              "This is not a machine PHI node that we are updating!");
1506       // "default" BB. We can go there only from header BB.
1507       if (PHIBB == SDB->JTCases[i].second.Default)
1508         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1509            .addMBB(SDB->JTCases[i].first.HeaderBB);
1510       // JT BB. Just iterate over successors here
1511       if (FuncInfo->MBB->isSuccessor(PHIBB))
1512         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1513     }
1514   }
1515   SDB->JTCases.clear();
1516
1517   // If the switch block involved a branch to one of the actual successors, we
1518   // need to update PHI nodes in that block.
1519   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1520     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1521     assert(PHI->isPHI() &&
1522            "This is not a machine PHI node that we are updating!");
1523     if (FuncInfo->MBB->isSuccessor(PHI->getParent()))
1524       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1525   }
1526
1527   // If we generated any switch lowering information, build and codegen any
1528   // additional DAGs necessary.
1529   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1530     // Set the current basic block to the mbb we wish to insert the code into
1531     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1532     FuncInfo->InsertPt = FuncInfo->MBB->end();
1533
1534     // Determine the unique successors.
1535     SmallVector<MachineBasicBlock *, 2> Succs;
1536     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1537     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1538       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1539
1540     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1541     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1542     CurDAG->setRoot(SDB->getRoot());
1543     SDB->clear();
1544     CodeGenAndEmitDAG();
1545
1546     // Remember the last block, now that any splitting is done, for use in
1547     // populating PHI nodes in successors.
1548     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1549
1550     // Handle any PHI nodes in successors of this chunk, as if we were coming
1551     // from the original BB before switch expansion.  Note that PHI nodes can
1552     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1553     // handle them the right number of times.
1554     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1555       FuncInfo->MBB = Succs[i];
1556       FuncInfo->InsertPt = FuncInfo->MBB->end();
1557       // FuncInfo->MBB may have been removed from the CFG if a branch was
1558       // constant folded.
1559       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1560         for (MachineBasicBlock::iterator
1561              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1562              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1563           MachineInstrBuilder PHI(*MF, MBBI);
1564           // This value for this PHI node is recorded in PHINodesToUpdate.
1565           for (unsigned pn = 0; ; ++pn) {
1566             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1567                    "Didn't find PHI entry!");
1568             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1569               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1570               break;
1571             }
1572           }
1573         }
1574       }
1575     }
1576   }
1577   SDB->SwitchCases.clear();
1578 }
1579
1580
1581 /// Create the scheduler. If a specific scheduler was specified
1582 /// via the SchedulerRegistry, use it, otherwise select the
1583 /// one preferred by the target.
1584 ///
1585 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1586   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1587
1588   if (!Ctor) {
1589     Ctor = ISHeuristic;
1590     RegisterScheduler::setDefault(Ctor);
1591   }
1592
1593   return Ctor(this, OptLevel);
1594 }
1595
1596 //===----------------------------------------------------------------------===//
1597 // Helper functions used by the generated instruction selector.
1598 //===----------------------------------------------------------------------===//
1599 // Calls to these methods are generated by tblgen.
1600
1601 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1602 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1603 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1604 /// specified in the .td file (e.g. 255).
1605 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1606                                     int64_t DesiredMaskS) const {
1607   const APInt &ActualMask = RHS->getAPIntValue();
1608   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1609
1610   // If the actual mask exactly matches, success!
1611   if (ActualMask == DesiredMask)
1612     return true;
1613
1614   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1615   if (ActualMask.intersects(~DesiredMask))
1616     return false;
1617
1618   // Otherwise, the DAG Combiner may have proven that the value coming in is
1619   // either already zero or is not demanded.  Check for known zero input bits.
1620   APInt NeededMask = DesiredMask & ~ActualMask;
1621   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1622     return true;
1623
1624   // TODO: check to see if missing bits are just not demanded.
1625
1626   // Otherwise, this pattern doesn't match.
1627   return false;
1628 }
1629
1630 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1631 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1632 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1633 /// specified in the .td file (e.g. 255).
1634 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1635                                    int64_t DesiredMaskS) const {
1636   const APInt &ActualMask = RHS->getAPIntValue();
1637   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1638
1639   // If the actual mask exactly matches, success!
1640   if (ActualMask == DesiredMask)
1641     return true;
1642
1643   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1644   if (ActualMask.intersects(~DesiredMask))
1645     return false;
1646
1647   // Otherwise, the DAG Combiner may have proven that the value coming in is
1648   // either already zero or is not demanded.  Check for known zero input bits.
1649   APInt NeededMask = DesiredMask & ~ActualMask;
1650
1651   APInt KnownZero, KnownOne;
1652   CurDAG->computeKnownBits(LHS, KnownZero, KnownOne);
1653
1654   // If all the missing bits in the or are already known to be set, match!
1655   if ((NeededMask & KnownOne) == NeededMask)
1656     return true;
1657
1658   // TODO: check to see if missing bits are just not demanded.
1659
1660   // Otherwise, this pattern doesn't match.
1661   return false;
1662 }
1663
1664
1665 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1666 /// by tblgen.  Others should not call it.
1667 void SelectionDAGISel::
1668 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1669   std::vector<SDValue> InOps;
1670   std::swap(InOps, Ops);
1671
1672   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1673   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1674   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1675   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1676
1677   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1678   if (InOps[e-1].getValueType() == MVT::Glue)
1679     --e;  // Don't process a glue operand if it is here.
1680
1681   while (i != e) {
1682     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1683     if (!InlineAsm::isMemKind(Flags)) {
1684       // Just skip over this operand, copying the operands verbatim.
1685       Ops.insert(Ops.end(), InOps.begin()+i,
1686                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1687       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1688     } else {
1689       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1690              "Memory operand with multiple values?");
1691       // Otherwise, this is a memory operand.  Ask the target to select it.
1692       std::vector<SDValue> SelOps;
1693       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1694         report_fatal_error("Could not match memory address.  Inline asm"
1695                            " failure!");
1696
1697       // Add this to the output node.
1698       unsigned NewFlags =
1699         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1700       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1701       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1702       i += 2;
1703     }
1704   }
1705
1706   // Add the glue input back if present.
1707   if (e != InOps.size())
1708     Ops.push_back(InOps.back());
1709 }
1710
1711 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1712 /// SDNode.
1713 ///
1714 static SDNode *findGlueUse(SDNode *N) {
1715   unsigned FlagResNo = N->getNumValues()-1;
1716   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1717     SDUse &Use = I.getUse();
1718     if (Use.getResNo() == FlagResNo)
1719       return Use.getUser();
1720   }
1721   return nullptr;
1722 }
1723
1724 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1725 /// This function recursively traverses up the operand chain, ignoring
1726 /// certain nodes.
1727 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1728                           SDNode *Root, SmallPtrSetImpl<SDNode*> &Visited,
1729                           bool IgnoreChains) {
1730   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1731   // greater than all of its (recursive) operands.  If we scan to a point where
1732   // 'use' is smaller than the node we're scanning for, then we know we will
1733   // never find it.
1734   //
1735   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1736   // happen because we scan down to newly selected nodes in the case of glue
1737   // uses.
1738   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1739     return false;
1740
1741   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1742   // won't fail if we scan it again.
1743   if (!Visited.insert(Use))
1744     return false;
1745
1746   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1747     // Ignore chain uses, they are validated by HandleMergeInputChains.
1748     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1749       continue;
1750
1751     SDNode *N = Use->getOperand(i).getNode();
1752     if (N == Def) {
1753       if (Use == ImmedUse || Use == Root)
1754         continue;  // We are not looking for immediate use.
1755       assert(N != Root);
1756       return true;
1757     }
1758
1759     // Traverse up the operand chain.
1760     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1761       return true;
1762   }
1763   return false;
1764 }
1765
1766 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1767 /// operand node N of U during instruction selection that starts at Root.
1768 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1769                                           SDNode *Root) const {
1770   if (OptLevel == CodeGenOpt::None) return false;
1771   return N.hasOneUse();
1772 }
1773
1774 /// IsLegalToFold - Returns true if the specific operand node N of
1775 /// U can be folded during instruction selection that starts at Root.
1776 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1777                                      CodeGenOpt::Level OptLevel,
1778                                      bool IgnoreChains) {
1779   if (OptLevel == CodeGenOpt::None) return false;
1780
1781   // If Root use can somehow reach N through a path that that doesn't contain
1782   // U then folding N would create a cycle. e.g. In the following
1783   // diagram, Root can reach N through X. If N is folded into into Root, then
1784   // X is both a predecessor and a successor of U.
1785   //
1786   //          [N*]           //
1787   //         ^   ^           //
1788   //        /     \          //
1789   //      [U*]    [X]?       //
1790   //        ^     ^          //
1791   //         \   /           //
1792   //          \ /            //
1793   //         [Root*]         //
1794   //
1795   // * indicates nodes to be folded together.
1796   //
1797   // If Root produces glue, then it gets (even more) interesting. Since it
1798   // will be "glued" together with its glue use in the scheduler, we need to
1799   // check if it might reach N.
1800   //
1801   //          [N*]           //
1802   //         ^   ^           //
1803   //        /     \          //
1804   //      [U*]    [X]?       //
1805   //        ^       ^        //
1806   //         \       \       //
1807   //          \      |       //
1808   //         [Root*] |       //
1809   //          ^      |       //
1810   //          f      |       //
1811   //          |      /       //
1812   //         [Y]    /        //
1813   //           ^   /         //
1814   //           f  /          //
1815   //           | /           //
1816   //          [GU]           //
1817   //
1818   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1819   // (call it Fold), then X is a predecessor of GU and a successor of
1820   // Fold. But since Fold and GU are glued together, this will create
1821   // a cycle in the scheduling graph.
1822
1823   // If the node has glue, walk down the graph to the "lowest" node in the
1824   // glueged set.
1825   EVT VT = Root->getValueType(Root->getNumValues()-1);
1826   while (VT == MVT::Glue) {
1827     SDNode *GU = findGlueUse(Root);
1828     if (!GU)
1829       break;
1830     Root = GU;
1831     VT = Root->getValueType(Root->getNumValues()-1);
1832
1833     // If our query node has a glue result with a use, we've walked up it.  If
1834     // the user (which has already been selected) has a chain or indirectly uses
1835     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1836     // this, we cannot ignore chains in this predicate.
1837     IgnoreChains = false;
1838   }
1839
1840
1841   SmallPtrSet<SDNode*, 16> Visited;
1842   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1843 }
1844
1845 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1846   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1847   SelectInlineAsmMemoryOperands(Ops);
1848
1849   EVT VTs[] = { MVT::Other, MVT::Glue };
1850   SDValue New = CurDAG->getNode(ISD::INLINEASM, SDLoc(N), VTs, Ops);
1851   New->setNodeId(-1);
1852   return New.getNode();
1853 }
1854
1855 SDNode
1856 *SelectionDAGISel::Select_READ_REGISTER(SDNode *Op) {
1857   SDLoc dl(Op);
1858   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(0));
1859   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1860   unsigned Reg = getTargetLowering()->getRegisterByName(
1861                  RegStr->getString().data(), Op->getValueType(0));
1862   SDValue New = CurDAG->getCopyFromReg(
1863                         CurDAG->getEntryNode(), dl, Reg, Op->getValueType(0));
1864   New->setNodeId(-1);
1865   return New.getNode();
1866 }
1867
1868 SDNode
1869 *SelectionDAGISel::Select_WRITE_REGISTER(SDNode *Op) {
1870   SDLoc dl(Op);
1871   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(1));
1872   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1873   unsigned Reg = getTargetLowering()->getRegisterByName(
1874                  RegStr->getString().data(), Op->getOperand(2).getValueType());
1875   SDValue New = CurDAG->getCopyToReg(
1876                         CurDAG->getEntryNode(), dl, Reg, Op->getOperand(2));
1877   New->setNodeId(-1);
1878   return New.getNode();
1879 }
1880
1881
1882
1883 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1884   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1885 }
1886
1887 /// GetVBR - decode a vbr encoding whose top bit is set.
1888 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1889 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1890   assert(Val >= 128 && "Not a VBR");
1891   Val &= 127;  // Remove first vbr bit.
1892
1893   unsigned Shift = 7;
1894   uint64_t NextBits;
1895   do {
1896     NextBits = MatcherTable[Idx++];
1897     Val |= (NextBits&127) << Shift;
1898     Shift += 7;
1899   } while (NextBits & 128);
1900
1901   return Val;
1902 }
1903
1904
1905 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1906 /// interior glue and chain results to use the new glue and chain results.
1907 void SelectionDAGISel::
1908 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1909                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1910                     SDValue InputGlue,
1911                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1912                     bool isMorphNodeTo) {
1913   SmallVector<SDNode*, 4> NowDeadNodes;
1914
1915   // Now that all the normal results are replaced, we replace the chain and
1916   // glue results if present.
1917   if (!ChainNodesMatched.empty()) {
1918     assert(InputChain.getNode() &&
1919            "Matched input chains but didn't produce a chain");
1920     // Loop over all of the nodes we matched that produced a chain result.
1921     // Replace all the chain results with the final chain we ended up with.
1922     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1923       SDNode *ChainNode = ChainNodesMatched[i];
1924
1925       // If this node was already deleted, don't look at it.
1926       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1927         continue;
1928
1929       // Don't replace the results of the root node if we're doing a
1930       // MorphNodeTo.
1931       if (ChainNode == NodeToMatch && isMorphNodeTo)
1932         continue;
1933
1934       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1935       if (ChainVal.getValueType() == MVT::Glue)
1936         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1937       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1938       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1939
1940       // If the node became dead and we haven't already seen it, delete it.
1941       if (ChainNode->use_empty() &&
1942           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1943         NowDeadNodes.push_back(ChainNode);
1944     }
1945   }
1946
1947   // If the result produces glue, update any glue results in the matched
1948   // pattern with the glue result.
1949   if (InputGlue.getNode()) {
1950     // Handle any interior nodes explicitly marked.
1951     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1952       SDNode *FRN = GlueResultNodesMatched[i];
1953
1954       // If this node was already deleted, don't look at it.
1955       if (FRN->getOpcode() == ISD::DELETED_NODE)
1956         continue;
1957
1958       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1959              "Doesn't have a glue result");
1960       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1961                                         InputGlue);
1962
1963       // If the node became dead and we haven't already seen it, delete it.
1964       if (FRN->use_empty() &&
1965           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1966         NowDeadNodes.push_back(FRN);
1967     }
1968   }
1969
1970   if (!NowDeadNodes.empty())
1971     CurDAG->RemoveDeadNodes(NowDeadNodes);
1972
1973   DEBUG(dbgs() << "ISEL: Match complete!\n");
1974 }
1975
1976 enum ChainResult {
1977   CR_Simple,
1978   CR_InducesCycle,
1979   CR_LeadsToInteriorNode
1980 };
1981
1982 /// WalkChainUsers - Walk down the users of the specified chained node that is
1983 /// part of the pattern we're matching, looking at all of the users we find.
1984 /// This determines whether something is an interior node, whether we have a
1985 /// non-pattern node in between two pattern nodes (which prevent folding because
1986 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1987 /// between pattern nodes (in which case the TF becomes part of the pattern).
1988 ///
1989 /// The walk we do here is guaranteed to be small because we quickly get down to
1990 /// already selected nodes "below" us.
1991 static ChainResult
1992 WalkChainUsers(const SDNode *ChainedNode,
1993                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1994                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1995   ChainResult Result = CR_Simple;
1996
1997   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1998          E = ChainedNode->use_end(); UI != E; ++UI) {
1999     // Make sure the use is of the chain, not some other value we produce.
2000     if (UI.getUse().getValueType() != MVT::Other) continue;
2001
2002     SDNode *User = *UI;
2003
2004     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
2005       continue;
2006
2007     // If we see an already-selected machine node, then we've gone beyond the
2008     // pattern that we're selecting down into the already selected chunk of the
2009     // DAG.
2010     unsigned UserOpcode = User->getOpcode();
2011     if (User->isMachineOpcode() ||
2012         UserOpcode == ISD::CopyToReg ||
2013         UserOpcode == ISD::CopyFromReg ||
2014         UserOpcode == ISD::INLINEASM ||
2015         UserOpcode == ISD::EH_LABEL ||
2016         UserOpcode == ISD::LIFETIME_START ||
2017         UserOpcode == ISD::LIFETIME_END) {
2018       // If their node ID got reset to -1 then they've already been selected.
2019       // Treat them like a MachineOpcode.
2020       if (User->getNodeId() == -1)
2021         continue;
2022     }
2023
2024     // If we have a TokenFactor, we handle it specially.
2025     if (User->getOpcode() != ISD::TokenFactor) {
2026       // If the node isn't a token factor and isn't part of our pattern, then it
2027       // must be a random chained node in between two nodes we're selecting.
2028       // This happens when we have something like:
2029       //   x = load ptr
2030       //   call
2031       //   y = x+4
2032       //   store y -> ptr
2033       // Because we structurally match the load/store as a read/modify/write,
2034       // but the call is chained between them.  We cannot fold in this case
2035       // because it would induce a cycle in the graph.
2036       if (!std::count(ChainedNodesInPattern.begin(),
2037                       ChainedNodesInPattern.end(), User))
2038         return CR_InducesCycle;
2039
2040       // Otherwise we found a node that is part of our pattern.  For example in:
2041       //   x = load ptr
2042       //   y = x+4
2043       //   store y -> ptr
2044       // This would happen when we're scanning down from the load and see the
2045       // store as a user.  Record that there is a use of ChainedNode that is
2046       // part of the pattern and keep scanning uses.
2047       Result = CR_LeadsToInteriorNode;
2048       InteriorChainedNodes.push_back(User);
2049       continue;
2050     }
2051
2052     // If we found a TokenFactor, there are two cases to consider: first if the
2053     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
2054     // uses of the TF are in our pattern) we just want to ignore it.  Second,
2055     // the TokenFactor can be sandwiched in between two chained nodes, like so:
2056     //     [Load chain]
2057     //         ^
2058     //         |
2059     //       [Load]
2060     //       ^    ^
2061     //       |    \                    DAG's like cheese
2062     //      /       \                       do you?
2063     //     /         |
2064     // [TokenFactor] [Op]
2065     //     ^          ^
2066     //     |          |
2067     //      \        /
2068     //       \      /
2069     //       [Store]
2070     //
2071     // In this case, the TokenFactor becomes part of our match and we rewrite it
2072     // as a new TokenFactor.
2073     //
2074     // To distinguish these two cases, do a recursive walk down the uses.
2075     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
2076     case CR_Simple:
2077       // If the uses of the TokenFactor are just already-selected nodes, ignore
2078       // it, it is "below" our pattern.
2079       continue;
2080     case CR_InducesCycle:
2081       // If the uses of the TokenFactor lead to nodes that are not part of our
2082       // pattern that are not selected, folding would turn this into a cycle,
2083       // bail out now.
2084       return CR_InducesCycle;
2085     case CR_LeadsToInteriorNode:
2086       break;  // Otherwise, keep processing.
2087     }
2088
2089     // Okay, we know we're in the interesting interior case.  The TokenFactor
2090     // is now going to be considered part of the pattern so that we rewrite its
2091     // uses (it may have uses that are not part of the pattern) with the
2092     // ultimate chain result of the generated code.  We will also add its chain
2093     // inputs as inputs to the ultimate TokenFactor we create.
2094     Result = CR_LeadsToInteriorNode;
2095     ChainedNodesInPattern.push_back(User);
2096     InteriorChainedNodes.push_back(User);
2097     continue;
2098   }
2099
2100   return Result;
2101 }
2102
2103 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
2104 /// operation for when the pattern matched at least one node with a chains.  The
2105 /// input vector contains a list of all of the chained nodes that we match.  We
2106 /// must determine if this is a valid thing to cover (i.e. matching it won't
2107 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
2108 /// be used as the input node chain for the generated nodes.
2109 static SDValue
2110 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
2111                        SelectionDAG *CurDAG) {
2112   // Walk all of the chained nodes we've matched, recursively scanning down the
2113   // users of the chain result. This adds any TokenFactor nodes that are caught
2114   // in between chained nodes to the chained and interior nodes list.
2115   SmallVector<SDNode*, 3> InteriorChainedNodes;
2116   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2117     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
2118                        InteriorChainedNodes) == CR_InducesCycle)
2119       return SDValue(); // Would induce a cycle.
2120   }
2121
2122   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
2123   // that we are interested in.  Form our input TokenFactor node.
2124   SmallVector<SDValue, 3> InputChains;
2125   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2126     // Add the input chain of this node to the InputChains list (which will be
2127     // the operands of the generated TokenFactor) if it's not an interior node.
2128     SDNode *N = ChainNodesMatched[i];
2129     if (N->getOpcode() != ISD::TokenFactor) {
2130       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2131         continue;
2132
2133       // Otherwise, add the input chain.
2134       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2135       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2136       InputChains.push_back(InChain);
2137       continue;
2138     }
2139
2140     // If we have a token factor, we want to add all inputs of the token factor
2141     // that are not part of the pattern we're matching.
2142     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
2143       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2144                       N->getOperand(op).getNode()))
2145         InputChains.push_back(N->getOperand(op));
2146     }
2147   }
2148
2149   if (InputChains.size() == 1)
2150     return InputChains[0];
2151   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2152                          MVT::Other, InputChains);
2153 }
2154
2155 /// MorphNode - Handle morphing a node in place for the selector.
2156 SDNode *SelectionDAGISel::
2157 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2158           ArrayRef<SDValue> Ops, unsigned EmitNodeInfo) {
2159   // It is possible we're using MorphNodeTo to replace a node with no
2160   // normal results with one that has a normal result (or we could be
2161   // adding a chain) and the input could have glue and chains as well.
2162   // In this case we need to shift the operands down.
2163   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2164   // than the old isel though.
2165   int OldGlueResultNo = -1, OldChainResultNo = -1;
2166
2167   unsigned NTMNumResults = Node->getNumValues();
2168   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2169     OldGlueResultNo = NTMNumResults-1;
2170     if (NTMNumResults != 1 &&
2171         Node->getValueType(NTMNumResults-2) == MVT::Other)
2172       OldChainResultNo = NTMNumResults-2;
2173   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2174     OldChainResultNo = NTMNumResults-1;
2175
2176   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2177   // that this deletes operands of the old node that become dead.
2178   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops);
2179
2180   // MorphNodeTo can operate in two ways: if an existing node with the
2181   // specified operands exists, it can just return it.  Otherwise, it
2182   // updates the node in place to have the requested operands.
2183   if (Res == Node) {
2184     // If we updated the node in place, reset the node ID.  To the isel,
2185     // this should be just like a newly allocated machine node.
2186     Res->setNodeId(-1);
2187   }
2188
2189   unsigned ResNumResults = Res->getNumValues();
2190   // Move the glue if needed.
2191   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2192       (unsigned)OldGlueResultNo != ResNumResults-1)
2193     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2194                                       SDValue(Res, ResNumResults-1));
2195
2196   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2197     --ResNumResults;
2198
2199   // Move the chain reference if needed.
2200   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2201       (unsigned)OldChainResultNo != ResNumResults-1)
2202     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2203                                       SDValue(Res, ResNumResults-1));
2204
2205   // Otherwise, no replacement happened because the node already exists. Replace
2206   // Uses of the old node with the new one.
2207   if (Res != Node)
2208     CurDAG->ReplaceAllUsesWith(Node, Res);
2209
2210   return Res;
2211 }
2212
2213 /// CheckSame - Implements OP_CheckSame.
2214 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2215 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2216           SDValue N,
2217           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2218   // Accept if it is exactly the same as a previously recorded node.
2219   unsigned RecNo = MatcherTable[MatcherIndex++];
2220   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2221   return N == RecordedNodes[RecNo].first;
2222 }
2223
2224 /// CheckChildSame - Implements OP_CheckChildXSame.
2225 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2226 CheckChildSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2227              SDValue N,
2228              const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes,
2229              unsigned ChildNo) {
2230   if (ChildNo >= N.getNumOperands())
2231     return false;  // Match fails if out of range child #.
2232   return ::CheckSame(MatcherTable, MatcherIndex, N.getOperand(ChildNo),
2233                      RecordedNodes);
2234 }
2235
2236 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2237 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2238 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2239                       const SelectionDAGISel &SDISel) {
2240   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2241 }
2242
2243 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2244 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2245 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2246                    const SelectionDAGISel &SDISel, SDNode *N) {
2247   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2248 }
2249
2250 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2251 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2252             SDNode *N) {
2253   uint16_t Opc = MatcherTable[MatcherIndex++];
2254   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2255   return N->getOpcode() == Opc;
2256 }
2257
2258 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2259 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2260           SDValue N, const TargetLowering *TLI) {
2261   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2262   if (N.getValueType() == VT) return true;
2263
2264   // Handle the case when VT is iPTR.
2265   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy();
2266 }
2267
2268 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2269 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2270                SDValue N, const TargetLowering *TLI, unsigned ChildNo) {
2271   if (ChildNo >= N.getNumOperands())
2272     return false;  // Match fails if out of range child #.
2273   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2274 }
2275
2276 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2277 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2278               SDValue N) {
2279   return cast<CondCodeSDNode>(N)->get() ==
2280       (ISD::CondCode)MatcherTable[MatcherIndex++];
2281 }
2282
2283 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2284 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2285                SDValue N, const TargetLowering *TLI) {
2286   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2287   if (cast<VTSDNode>(N)->getVT() == VT)
2288     return true;
2289
2290   // Handle the case when VT is iPTR.
2291   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy();
2292 }
2293
2294 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2295 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2296              SDValue N) {
2297   int64_t Val = MatcherTable[MatcherIndex++];
2298   if (Val & 128)
2299     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2300
2301   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2302   return C && C->getSExtValue() == Val;
2303 }
2304
2305 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2306 CheckChildInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2307                   SDValue N, unsigned ChildNo) {
2308   if (ChildNo >= N.getNumOperands())
2309     return false;  // Match fails if out of range child #.
2310   return ::CheckInteger(MatcherTable, MatcherIndex, N.getOperand(ChildNo));
2311 }
2312
2313 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2314 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2315             SDValue N, const SelectionDAGISel &SDISel) {
2316   int64_t Val = MatcherTable[MatcherIndex++];
2317   if (Val & 128)
2318     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2319
2320   if (N->getOpcode() != ISD::AND) return false;
2321
2322   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2323   return C && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2324 }
2325
2326 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2327 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2328            SDValue N, const SelectionDAGISel &SDISel) {
2329   int64_t Val = MatcherTable[MatcherIndex++];
2330   if (Val & 128)
2331     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2332
2333   if (N->getOpcode() != ISD::OR) return false;
2334
2335   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2336   return C && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2337 }
2338
2339 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2340 /// scope, evaluate the current node.  If the current predicate is known to
2341 /// fail, set Result=true and return anything.  If the current predicate is
2342 /// known to pass, set Result=false and return the MatcherIndex to continue
2343 /// with.  If the current predicate is unknown, set Result=false and return the
2344 /// MatcherIndex to continue with.
2345 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2346                                        unsigned Index, SDValue N,
2347                                        bool &Result,
2348                                        const SelectionDAGISel &SDISel,
2349                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2350   switch (Table[Index++]) {
2351   default:
2352     Result = false;
2353     return Index-1;  // Could not evaluate this predicate.
2354   case SelectionDAGISel::OPC_CheckSame:
2355     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2356     return Index;
2357   case SelectionDAGISel::OPC_CheckChild0Same:
2358   case SelectionDAGISel::OPC_CheckChild1Same:
2359   case SelectionDAGISel::OPC_CheckChild2Same:
2360   case SelectionDAGISel::OPC_CheckChild3Same:
2361     Result = !::CheckChildSame(Table, Index, N, RecordedNodes,
2362                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Same);
2363     return Index;
2364   case SelectionDAGISel::OPC_CheckPatternPredicate:
2365     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2366     return Index;
2367   case SelectionDAGISel::OPC_CheckPredicate:
2368     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2369     return Index;
2370   case SelectionDAGISel::OPC_CheckOpcode:
2371     Result = !::CheckOpcode(Table, Index, N.getNode());
2372     return Index;
2373   case SelectionDAGISel::OPC_CheckType:
2374     Result = !::CheckType(Table, Index, N, SDISel.getTargetLowering());
2375     return Index;
2376   case SelectionDAGISel::OPC_CheckChild0Type:
2377   case SelectionDAGISel::OPC_CheckChild1Type:
2378   case SelectionDAGISel::OPC_CheckChild2Type:
2379   case SelectionDAGISel::OPC_CheckChild3Type:
2380   case SelectionDAGISel::OPC_CheckChild4Type:
2381   case SelectionDAGISel::OPC_CheckChild5Type:
2382   case SelectionDAGISel::OPC_CheckChild6Type:
2383   case SelectionDAGISel::OPC_CheckChild7Type:
2384     Result = !::CheckChildType(Table, Index, N, SDISel.getTargetLowering(),
2385                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2386     return Index;
2387   case SelectionDAGISel::OPC_CheckCondCode:
2388     Result = !::CheckCondCode(Table, Index, N);
2389     return Index;
2390   case SelectionDAGISel::OPC_CheckValueType:
2391     Result = !::CheckValueType(Table, Index, N, SDISel.getTargetLowering());
2392     return Index;
2393   case SelectionDAGISel::OPC_CheckInteger:
2394     Result = !::CheckInteger(Table, Index, N);
2395     return Index;
2396   case SelectionDAGISel::OPC_CheckChild0Integer:
2397   case SelectionDAGISel::OPC_CheckChild1Integer:
2398   case SelectionDAGISel::OPC_CheckChild2Integer:
2399   case SelectionDAGISel::OPC_CheckChild3Integer:
2400   case SelectionDAGISel::OPC_CheckChild4Integer:
2401     Result = !::CheckChildInteger(Table, Index, N,
2402                      Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Integer);
2403     return Index;
2404   case SelectionDAGISel::OPC_CheckAndImm:
2405     Result = !::CheckAndImm(Table, Index, N, SDISel);
2406     return Index;
2407   case SelectionDAGISel::OPC_CheckOrImm:
2408     Result = !::CheckOrImm(Table, Index, N, SDISel);
2409     return Index;
2410   }
2411 }
2412
2413 namespace {
2414
2415 struct MatchScope {
2416   /// FailIndex - If this match fails, this is the index to continue with.
2417   unsigned FailIndex;
2418
2419   /// NodeStack - The node stack when the scope was formed.
2420   SmallVector<SDValue, 4> NodeStack;
2421
2422   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2423   unsigned NumRecordedNodes;
2424
2425   /// NumMatchedMemRefs - The number of matched memref entries.
2426   unsigned NumMatchedMemRefs;
2427
2428   /// InputChain/InputGlue - The current chain/glue
2429   SDValue InputChain, InputGlue;
2430
2431   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2432   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2433 };
2434
2435 }
2436
2437 SDNode *SelectionDAGISel::
2438 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2439                  unsigned TableSize) {
2440   // FIXME: Should these even be selected?  Handle these cases in the caller?
2441   switch (NodeToMatch->getOpcode()) {
2442   default:
2443     break;
2444   case ISD::EntryToken:       // These nodes remain the same.
2445   case ISD::BasicBlock:
2446   case ISD::Register:
2447   case ISD::RegisterMask:
2448   case ISD::HANDLENODE:
2449   case ISD::MDNODE_SDNODE:
2450   case ISD::TargetConstant:
2451   case ISD::TargetConstantFP:
2452   case ISD::TargetConstantPool:
2453   case ISD::TargetFrameIndex:
2454   case ISD::TargetExternalSymbol:
2455   case ISD::TargetBlockAddress:
2456   case ISD::TargetJumpTable:
2457   case ISD::TargetGlobalTLSAddress:
2458   case ISD::TargetGlobalAddress:
2459   case ISD::TokenFactor:
2460   case ISD::CopyFromReg:
2461   case ISD::CopyToReg:
2462   case ISD::EH_LABEL:
2463   case ISD::LIFETIME_START:
2464   case ISD::LIFETIME_END:
2465     NodeToMatch->setNodeId(-1); // Mark selected.
2466     return nullptr;
2467   case ISD::AssertSext:
2468   case ISD::AssertZext:
2469     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2470                                       NodeToMatch->getOperand(0));
2471     return nullptr;
2472   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2473   case ISD::READ_REGISTER: return Select_READ_REGISTER(NodeToMatch);
2474   case ISD::WRITE_REGISTER: return Select_WRITE_REGISTER(NodeToMatch);
2475   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2476   }
2477
2478   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2479
2480   // Set up the node stack with NodeToMatch as the only node on the stack.
2481   SmallVector<SDValue, 8> NodeStack;
2482   SDValue N = SDValue(NodeToMatch, 0);
2483   NodeStack.push_back(N);
2484
2485   // MatchScopes - Scopes used when matching, if a match failure happens, this
2486   // indicates where to continue checking.
2487   SmallVector<MatchScope, 8> MatchScopes;
2488
2489   // RecordedNodes - This is the set of nodes that have been recorded by the
2490   // state machine.  The second value is the parent of the node, or null if the
2491   // root is recorded.
2492   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2493
2494   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2495   // pattern.
2496   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2497
2498   // These are the current input chain and glue for use when generating nodes.
2499   // Various Emit operations change these.  For example, emitting a copytoreg
2500   // uses and updates these.
2501   SDValue InputChain, InputGlue;
2502
2503   // ChainNodesMatched - If a pattern matches nodes that have input/output
2504   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2505   // which ones they are.  The result is captured into this list so that we can
2506   // update the chain results when the pattern is complete.
2507   SmallVector<SDNode*, 3> ChainNodesMatched;
2508   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2509
2510   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2511         NodeToMatch->dump(CurDAG);
2512         dbgs() << '\n');
2513
2514   // Determine where to start the interpreter.  Normally we start at opcode #0,
2515   // but if the state machine starts with an OPC_SwitchOpcode, then we
2516   // accelerate the first lookup (which is guaranteed to be hot) with the
2517   // OpcodeOffset table.
2518   unsigned MatcherIndex = 0;
2519
2520   if (!OpcodeOffset.empty()) {
2521     // Already computed the OpcodeOffset table, just index into it.
2522     if (N.getOpcode() < OpcodeOffset.size())
2523       MatcherIndex = OpcodeOffset[N.getOpcode()];
2524     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2525
2526   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2527     // Otherwise, the table isn't computed, but the state machine does start
2528     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2529     // is the first time we're selecting an instruction.
2530     unsigned Idx = 1;
2531     while (1) {
2532       // Get the size of this case.
2533       unsigned CaseSize = MatcherTable[Idx++];
2534       if (CaseSize & 128)
2535         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2536       if (CaseSize == 0) break;
2537
2538       // Get the opcode, add the index to the table.
2539       uint16_t Opc = MatcherTable[Idx++];
2540       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2541       if (Opc >= OpcodeOffset.size())
2542         OpcodeOffset.resize((Opc+1)*2);
2543       OpcodeOffset[Opc] = Idx;
2544       Idx += CaseSize;
2545     }
2546
2547     // Okay, do the lookup for the first opcode.
2548     if (N.getOpcode() < OpcodeOffset.size())
2549       MatcherIndex = OpcodeOffset[N.getOpcode()];
2550   }
2551
2552   while (1) {
2553     assert(MatcherIndex < TableSize && "Invalid index");
2554 #ifndef NDEBUG
2555     unsigned CurrentOpcodeIndex = MatcherIndex;
2556 #endif
2557     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2558     switch (Opcode) {
2559     case OPC_Scope: {
2560       // Okay, the semantics of this operation are that we should push a scope
2561       // then evaluate the first child.  However, pushing a scope only to have
2562       // the first check fail (which then pops it) is inefficient.  If we can
2563       // determine immediately that the first check (or first several) will
2564       // immediately fail, don't even bother pushing a scope for them.
2565       unsigned FailIndex;
2566
2567       while (1) {
2568         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2569         if (NumToSkip & 128)
2570           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2571         // Found the end of the scope with no match.
2572         if (NumToSkip == 0) {
2573           FailIndex = 0;
2574           break;
2575         }
2576
2577         FailIndex = MatcherIndex+NumToSkip;
2578
2579         unsigned MatcherIndexOfPredicate = MatcherIndex;
2580         (void)MatcherIndexOfPredicate; // silence warning.
2581
2582         // If we can't evaluate this predicate without pushing a scope (e.g. if
2583         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2584         // push the scope and evaluate the full predicate chain.
2585         bool Result;
2586         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2587                                               Result, *this, RecordedNodes);
2588         if (!Result)
2589           break;
2590
2591         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2592                      << "index " << MatcherIndexOfPredicate
2593                      << ", continuing at " << FailIndex << "\n");
2594         ++NumDAGIselRetries;
2595
2596         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2597         // move to the next case.
2598         MatcherIndex = FailIndex;
2599       }
2600
2601       // If the whole scope failed to match, bail.
2602       if (FailIndex == 0) break;
2603
2604       // Push a MatchScope which indicates where to go if the first child fails
2605       // to match.
2606       MatchScope NewEntry;
2607       NewEntry.FailIndex = FailIndex;
2608       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2609       NewEntry.NumRecordedNodes = RecordedNodes.size();
2610       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2611       NewEntry.InputChain = InputChain;
2612       NewEntry.InputGlue = InputGlue;
2613       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2614       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2615       MatchScopes.push_back(NewEntry);
2616       continue;
2617     }
2618     case OPC_RecordNode: {
2619       // Remember this node, it may end up being an operand in the pattern.
2620       SDNode *Parent = nullptr;
2621       if (NodeStack.size() > 1)
2622         Parent = NodeStack[NodeStack.size()-2].getNode();
2623       RecordedNodes.push_back(std::make_pair(N, Parent));
2624       continue;
2625     }
2626
2627     case OPC_RecordChild0: case OPC_RecordChild1:
2628     case OPC_RecordChild2: case OPC_RecordChild3:
2629     case OPC_RecordChild4: case OPC_RecordChild5:
2630     case OPC_RecordChild6: case OPC_RecordChild7: {
2631       unsigned ChildNo = Opcode-OPC_RecordChild0;
2632       if (ChildNo >= N.getNumOperands())
2633         break;  // Match fails if out of range child #.
2634
2635       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2636                                              N.getNode()));
2637       continue;
2638     }
2639     case OPC_RecordMemRef:
2640       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2641       continue;
2642
2643     case OPC_CaptureGlueInput:
2644       // If the current node has an input glue, capture it in InputGlue.
2645       if (N->getNumOperands() != 0 &&
2646           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2647         InputGlue = N->getOperand(N->getNumOperands()-1);
2648       continue;
2649
2650     case OPC_MoveChild: {
2651       unsigned ChildNo = MatcherTable[MatcherIndex++];
2652       if (ChildNo >= N.getNumOperands())
2653         break;  // Match fails if out of range child #.
2654       N = N.getOperand(ChildNo);
2655       NodeStack.push_back(N);
2656       continue;
2657     }
2658
2659     case OPC_MoveParent:
2660       // Pop the current node off the NodeStack.
2661       NodeStack.pop_back();
2662       assert(!NodeStack.empty() && "Node stack imbalance!");
2663       N = NodeStack.back();
2664       continue;
2665
2666     case OPC_CheckSame:
2667       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2668       continue;
2669
2670     case OPC_CheckChild0Same: case OPC_CheckChild1Same:
2671     case OPC_CheckChild2Same: case OPC_CheckChild3Same:
2672       if (!::CheckChildSame(MatcherTable, MatcherIndex, N, RecordedNodes,
2673                             Opcode-OPC_CheckChild0Same))
2674         break;
2675       continue;
2676
2677     case OPC_CheckPatternPredicate:
2678       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2679       continue;
2680     case OPC_CheckPredicate:
2681       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2682                                 N.getNode()))
2683         break;
2684       continue;
2685     case OPC_CheckComplexPat: {
2686       unsigned CPNum = MatcherTable[MatcherIndex++];
2687       unsigned RecNo = MatcherTable[MatcherIndex++];
2688       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2689       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2690                                RecordedNodes[RecNo].first, CPNum,
2691                                RecordedNodes))
2692         break;
2693       continue;
2694     }
2695     case OPC_CheckOpcode:
2696       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2697       continue;
2698
2699     case OPC_CheckType:
2700       if (!::CheckType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2701         break;
2702       continue;
2703
2704     case OPC_SwitchOpcode: {
2705       unsigned CurNodeOpcode = N.getOpcode();
2706       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2707       unsigned CaseSize;
2708       while (1) {
2709         // Get the size of this case.
2710         CaseSize = MatcherTable[MatcherIndex++];
2711         if (CaseSize & 128)
2712           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2713         if (CaseSize == 0) break;
2714
2715         uint16_t Opc = MatcherTable[MatcherIndex++];
2716         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2717
2718         // If the opcode matches, then we will execute this case.
2719         if (CurNodeOpcode == Opc)
2720           break;
2721
2722         // Otherwise, skip over this case.
2723         MatcherIndex += CaseSize;
2724       }
2725
2726       // If no cases matched, bail out.
2727       if (CaseSize == 0) break;
2728
2729       // Otherwise, execute the case we found.
2730       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2731                    << " to " << MatcherIndex << "\n");
2732       continue;
2733     }
2734
2735     case OPC_SwitchType: {
2736       MVT CurNodeVT = N.getSimpleValueType();
2737       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2738       unsigned CaseSize;
2739       while (1) {
2740         // Get the size of this case.
2741         CaseSize = MatcherTable[MatcherIndex++];
2742         if (CaseSize & 128)
2743           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2744         if (CaseSize == 0) break;
2745
2746         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2747         if (CaseVT == MVT::iPTR)
2748           CaseVT = getTargetLowering()->getPointerTy();
2749
2750         // If the VT matches, then we will execute this case.
2751         if (CurNodeVT == CaseVT)
2752           break;
2753
2754         // Otherwise, skip over this case.
2755         MatcherIndex += CaseSize;
2756       }
2757
2758       // If no cases matched, bail out.
2759       if (CaseSize == 0) break;
2760
2761       // Otherwise, execute the case we found.
2762       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2763                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2764       continue;
2765     }
2766     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2767     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2768     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2769     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2770       if (!::CheckChildType(MatcherTable, MatcherIndex, N, getTargetLowering(),
2771                             Opcode-OPC_CheckChild0Type))
2772         break;
2773       continue;
2774     case OPC_CheckCondCode:
2775       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2776       continue;
2777     case OPC_CheckValueType:
2778       if (!::CheckValueType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2779         break;
2780       continue;
2781     case OPC_CheckInteger:
2782       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2783       continue;
2784     case OPC_CheckChild0Integer: case OPC_CheckChild1Integer:
2785     case OPC_CheckChild2Integer: case OPC_CheckChild3Integer:
2786     case OPC_CheckChild4Integer:
2787       if (!::CheckChildInteger(MatcherTable, MatcherIndex, N,
2788                                Opcode-OPC_CheckChild0Integer)) break;
2789       continue;
2790     case OPC_CheckAndImm:
2791       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2792       continue;
2793     case OPC_CheckOrImm:
2794       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2795       continue;
2796
2797     case OPC_CheckFoldableChainNode: {
2798       assert(NodeStack.size() != 1 && "No parent node");
2799       // Verify that all intermediate nodes between the root and this one have
2800       // a single use.
2801       bool HasMultipleUses = false;
2802       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2803         if (!NodeStack[i].hasOneUse()) {
2804           HasMultipleUses = true;
2805           break;
2806         }
2807       if (HasMultipleUses) break;
2808
2809       // Check to see that the target thinks this is profitable to fold and that
2810       // we can fold it without inducing cycles in the graph.
2811       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2812                               NodeToMatch) ||
2813           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2814                          NodeToMatch, OptLevel,
2815                          true/*We validate our own chains*/))
2816         break;
2817
2818       continue;
2819     }
2820     case OPC_EmitInteger: {
2821       MVT::SimpleValueType VT =
2822         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2823       int64_t Val = MatcherTable[MatcherIndex++];
2824       if (Val & 128)
2825         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2826       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2827                               CurDAG->getTargetConstant(Val, VT), nullptr));
2828       continue;
2829     }
2830     case OPC_EmitRegister: {
2831       MVT::SimpleValueType VT =
2832         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2833       unsigned RegNo = MatcherTable[MatcherIndex++];
2834       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2835                               CurDAG->getRegister(RegNo, VT), nullptr));
2836       continue;
2837     }
2838     case OPC_EmitRegister2: {
2839       // For targets w/ more than 256 register names, the register enum
2840       // values are stored in two bytes in the matcher table (just like
2841       // opcodes).
2842       MVT::SimpleValueType VT =
2843         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2844       unsigned RegNo = MatcherTable[MatcherIndex++];
2845       RegNo |= MatcherTable[MatcherIndex++] << 8;
2846       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2847                               CurDAG->getRegister(RegNo, VT), nullptr));
2848       continue;
2849     }
2850
2851     case OPC_EmitConvertToTarget:  {
2852       // Convert from IMM/FPIMM to target version.
2853       unsigned RecNo = MatcherTable[MatcherIndex++];
2854       assert(RecNo < RecordedNodes.size() && "Invalid EmitConvertToTarget");
2855       SDValue Imm = RecordedNodes[RecNo].first;
2856
2857       if (Imm->getOpcode() == ISD::Constant) {
2858         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2859         Imm = CurDAG->getConstant(*Val, Imm.getValueType(), true);
2860       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2861         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2862         Imm = CurDAG->getConstantFP(*Val, Imm.getValueType(), true);
2863       }
2864
2865       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2866       continue;
2867     }
2868
2869     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2870     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2871       // These are space-optimized forms of OPC_EmitMergeInputChains.
2872       assert(!InputChain.getNode() &&
2873              "EmitMergeInputChains should be the first chain producing node");
2874       assert(ChainNodesMatched.empty() &&
2875              "Should only have one EmitMergeInputChains per match");
2876
2877       // Read all of the chained nodes.
2878       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2879       assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2880       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2881
2882       // FIXME: What if other value results of the node have uses not matched
2883       // by this pattern?
2884       if (ChainNodesMatched.back() != NodeToMatch &&
2885           !RecordedNodes[RecNo].first.hasOneUse()) {
2886         ChainNodesMatched.clear();
2887         break;
2888       }
2889
2890       // Merge the input chains if they are not intra-pattern references.
2891       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2892
2893       if (!InputChain.getNode())
2894         break;  // Failed to merge.
2895       continue;
2896     }
2897
2898     case OPC_EmitMergeInputChains: {
2899       assert(!InputChain.getNode() &&
2900              "EmitMergeInputChains should be the first chain producing node");
2901       // This node gets a list of nodes we matched in the input that have
2902       // chains.  We want to token factor all of the input chains to these nodes
2903       // together.  However, if any of the input chains is actually one of the
2904       // nodes matched in this pattern, then we have an intra-match reference.
2905       // Ignore these because the newly token factored chain should not refer to
2906       // the old nodes.
2907       unsigned NumChains = MatcherTable[MatcherIndex++];
2908       assert(NumChains != 0 && "Can't TF zero chains");
2909
2910       assert(ChainNodesMatched.empty() &&
2911              "Should only have one EmitMergeInputChains per match");
2912
2913       // Read all of the chained nodes.
2914       for (unsigned i = 0; i != NumChains; ++i) {
2915         unsigned RecNo = MatcherTable[MatcherIndex++];
2916         assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
2917         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2918
2919         // FIXME: What if other value results of the node have uses not matched
2920         // by this pattern?
2921         if (ChainNodesMatched.back() != NodeToMatch &&
2922             !RecordedNodes[RecNo].first.hasOneUse()) {
2923           ChainNodesMatched.clear();
2924           break;
2925         }
2926       }
2927
2928       // If the inner loop broke out, the match fails.
2929       if (ChainNodesMatched.empty())
2930         break;
2931
2932       // Merge the input chains if they are not intra-pattern references.
2933       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2934
2935       if (!InputChain.getNode())
2936         break;  // Failed to merge.
2937
2938       continue;
2939     }
2940
2941     case OPC_EmitCopyToReg: {
2942       unsigned RecNo = MatcherTable[MatcherIndex++];
2943       assert(RecNo < RecordedNodes.size() && "Invalid EmitCopyToReg");
2944       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2945
2946       if (!InputChain.getNode())
2947         InputChain = CurDAG->getEntryNode();
2948
2949       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
2950                                         DestPhysReg, RecordedNodes[RecNo].first,
2951                                         InputGlue);
2952
2953       InputGlue = InputChain.getValue(1);
2954       continue;
2955     }
2956
2957     case OPC_EmitNodeXForm: {
2958       unsigned XFormNo = MatcherTable[MatcherIndex++];
2959       unsigned RecNo = MatcherTable[MatcherIndex++];
2960       assert(RecNo < RecordedNodes.size() && "Invalid EmitNodeXForm");
2961       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2962       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, nullptr));
2963       continue;
2964     }
2965
2966     case OPC_EmitNode:
2967     case OPC_MorphNodeTo: {
2968       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2969       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2970       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2971       // Get the result VT list.
2972       unsigned NumVTs = MatcherTable[MatcherIndex++];
2973       SmallVector<EVT, 4> VTs;
2974       for (unsigned i = 0; i != NumVTs; ++i) {
2975         MVT::SimpleValueType VT =
2976           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2977         if (VT == MVT::iPTR) VT = getTargetLowering()->getPointerTy().SimpleTy;
2978         VTs.push_back(VT);
2979       }
2980
2981       if (EmitNodeInfo & OPFL_Chain)
2982         VTs.push_back(MVT::Other);
2983       if (EmitNodeInfo & OPFL_GlueOutput)
2984         VTs.push_back(MVT::Glue);
2985
2986       // This is hot code, so optimize the two most common cases of 1 and 2
2987       // results.
2988       SDVTList VTList;
2989       if (VTs.size() == 1)
2990         VTList = CurDAG->getVTList(VTs[0]);
2991       else if (VTs.size() == 2)
2992         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2993       else
2994         VTList = CurDAG->getVTList(VTs);
2995
2996       // Get the operand list.
2997       unsigned NumOps = MatcherTable[MatcherIndex++];
2998       SmallVector<SDValue, 8> Ops;
2999       for (unsigned i = 0; i != NumOps; ++i) {
3000         unsigned RecNo = MatcherTable[MatcherIndex++];
3001         if (RecNo & 128)
3002           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3003
3004         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
3005         Ops.push_back(RecordedNodes[RecNo].first);
3006       }
3007
3008       // If there are variadic operands to add, handle them now.
3009       if (EmitNodeInfo & OPFL_VariadicInfo) {
3010         // Determine the start index to copy from.
3011         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
3012         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
3013         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
3014                "Invalid variadic node");
3015         // Copy all of the variadic operands, not including a potential glue
3016         // input.
3017         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
3018              i != e; ++i) {
3019           SDValue V = NodeToMatch->getOperand(i);
3020           if (V.getValueType() == MVT::Glue) break;
3021           Ops.push_back(V);
3022         }
3023       }
3024
3025       // If this has chain/glue inputs, add them.
3026       if (EmitNodeInfo & OPFL_Chain)
3027         Ops.push_back(InputChain);
3028       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != nullptr)
3029         Ops.push_back(InputGlue);
3030
3031       // Create the node.
3032       SDNode *Res = nullptr;
3033       if (Opcode != OPC_MorphNodeTo) {
3034         // If this is a normal EmitNode command, just create the new node and
3035         // add the results to the RecordedNodes list.
3036         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
3037                                      VTList, Ops);
3038
3039         // Add all the non-glue/non-chain results to the RecordedNodes list.
3040         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
3041           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
3042           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
3043                                                              nullptr));
3044         }
3045
3046       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
3047         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops, EmitNodeInfo);
3048       } else {
3049         // NodeToMatch was eliminated by CSE when the target changed the DAG.
3050         // We will visit the equivalent node later.
3051         DEBUG(dbgs() << "Node was eliminated by CSE\n");
3052         return nullptr;
3053       }
3054
3055       // If the node had chain/glue results, update our notion of the current
3056       // chain and glue.
3057       if (EmitNodeInfo & OPFL_GlueOutput) {
3058         InputGlue = SDValue(Res, VTs.size()-1);
3059         if (EmitNodeInfo & OPFL_Chain)
3060           InputChain = SDValue(Res, VTs.size()-2);
3061       } else if (EmitNodeInfo & OPFL_Chain)
3062         InputChain = SDValue(Res, VTs.size()-1);
3063
3064       // If the OPFL_MemRefs glue is set on this node, slap all of the
3065       // accumulated memrefs onto it.
3066       //
3067       // FIXME: This is vastly incorrect for patterns with multiple outputs
3068       // instructions that access memory and for ComplexPatterns that match
3069       // loads.
3070       if (EmitNodeInfo & OPFL_MemRefs) {
3071         // Only attach load or store memory operands if the generated
3072         // instruction may load or store.
3073         const MCInstrDesc &MCID =
3074             TM.getSubtargetImpl()->getInstrInfo()->get(TargetOpc);
3075         bool mayLoad = MCID.mayLoad();
3076         bool mayStore = MCID.mayStore();
3077
3078         unsigned NumMemRefs = 0;
3079         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3080                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3081           if ((*I)->isLoad()) {
3082             if (mayLoad)
3083               ++NumMemRefs;
3084           } else if ((*I)->isStore()) {
3085             if (mayStore)
3086               ++NumMemRefs;
3087           } else {
3088             ++NumMemRefs;
3089           }
3090         }
3091
3092         MachineSDNode::mmo_iterator MemRefs =
3093           MF->allocateMemRefsArray(NumMemRefs);
3094
3095         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
3096         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3097                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3098           if ((*I)->isLoad()) {
3099             if (mayLoad)
3100               *MemRefsPos++ = *I;
3101           } else if ((*I)->isStore()) {
3102             if (mayStore)
3103               *MemRefsPos++ = *I;
3104           } else {
3105             *MemRefsPos++ = *I;
3106           }
3107         }
3108
3109         cast<MachineSDNode>(Res)
3110           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
3111       }
3112
3113       DEBUG(dbgs() << "  "
3114                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
3115                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
3116
3117       // If this was a MorphNodeTo then we're completely done!
3118       if (Opcode == OPC_MorphNodeTo) {
3119         // Update chain and glue uses.
3120         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3121                             InputGlue, GlueResultNodesMatched, true);
3122         return Res;
3123       }
3124
3125       continue;
3126     }
3127
3128     case OPC_MarkGlueResults: {
3129       unsigned NumNodes = MatcherTable[MatcherIndex++];
3130
3131       // Read and remember all the glue-result nodes.
3132       for (unsigned i = 0; i != NumNodes; ++i) {
3133         unsigned RecNo = MatcherTable[MatcherIndex++];
3134         if (RecNo & 128)
3135           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3136
3137         assert(RecNo < RecordedNodes.size() && "Invalid MarkGlueResults");
3138         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3139       }
3140       continue;
3141     }
3142
3143     case OPC_CompleteMatch: {
3144       // The match has been completed, and any new nodes (if any) have been
3145       // created.  Patch up references to the matched dag to use the newly
3146       // created nodes.
3147       unsigned NumResults = MatcherTable[MatcherIndex++];
3148
3149       for (unsigned i = 0; i != NumResults; ++i) {
3150         unsigned ResSlot = MatcherTable[MatcherIndex++];
3151         if (ResSlot & 128)
3152           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
3153
3154         assert(ResSlot < RecordedNodes.size() && "Invalid CompleteMatch");
3155         SDValue Res = RecordedNodes[ResSlot].first;
3156
3157         assert(i < NodeToMatch->getNumValues() &&
3158                NodeToMatch->getValueType(i) != MVT::Other &&
3159                NodeToMatch->getValueType(i) != MVT::Glue &&
3160                "Invalid number of results to complete!");
3161         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
3162                 NodeToMatch->getValueType(i) == MVT::iPTR ||
3163                 Res.getValueType() == MVT::iPTR ||
3164                 NodeToMatch->getValueType(i).getSizeInBits() ==
3165                     Res.getValueType().getSizeInBits()) &&
3166                "invalid replacement");
3167         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
3168       }
3169
3170       // If the root node defines glue, add it to the glue nodes to update list.
3171       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
3172         GlueResultNodesMatched.push_back(NodeToMatch);
3173
3174       // Update chain and glue uses.
3175       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3176                           InputGlue, GlueResultNodesMatched, false);
3177
3178       assert(NodeToMatch->use_empty() &&
3179              "Didn't replace all uses of the node?");
3180
3181       // FIXME: We just return here, which interacts correctly with SelectRoot
3182       // above.  We should fix this to not return an SDNode* anymore.
3183       return nullptr;
3184     }
3185     }
3186
3187     // If the code reached this point, then the match failed.  See if there is
3188     // another child to try in the current 'Scope', otherwise pop it until we
3189     // find a case to check.
3190     DEBUG(dbgs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
3191     ++NumDAGIselRetries;
3192     while (1) {
3193       if (MatchScopes.empty()) {
3194         CannotYetSelect(NodeToMatch);
3195         return nullptr;
3196       }
3197
3198       // Restore the interpreter state back to the point where the scope was
3199       // formed.
3200       MatchScope &LastScope = MatchScopes.back();
3201       RecordedNodes.resize(LastScope.NumRecordedNodes);
3202       NodeStack.clear();
3203       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
3204       N = NodeStack.back();
3205
3206       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
3207         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
3208       MatcherIndex = LastScope.FailIndex;
3209
3210       DEBUG(dbgs() << "  Continuing at " << MatcherIndex << "\n");
3211
3212       InputChain = LastScope.InputChain;
3213       InputGlue = LastScope.InputGlue;
3214       if (!LastScope.HasChainNodesMatched)
3215         ChainNodesMatched.clear();
3216       if (!LastScope.HasGlueResultNodesMatched)
3217         GlueResultNodesMatched.clear();
3218
3219       // Check to see what the offset is at the new MatcherIndex.  If it is zero
3220       // we have reached the end of this scope, otherwise we have another child
3221       // in the current scope to try.
3222       unsigned NumToSkip = MatcherTable[MatcherIndex++];
3223       if (NumToSkip & 128)
3224         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
3225
3226       // If we have another child in this scope to match, update FailIndex and
3227       // try it.
3228       if (NumToSkip != 0) {
3229         LastScope.FailIndex = MatcherIndex+NumToSkip;
3230         break;
3231       }
3232
3233       // End of this scope, pop it and try the next child in the containing
3234       // scope.
3235       MatchScopes.pop_back();
3236     }
3237   }
3238 }
3239
3240
3241
3242 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
3243   std::string msg;
3244   raw_string_ostream Msg(msg);
3245   Msg << "Cannot select: ";
3246
3247   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
3248       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
3249       N->getOpcode() != ISD::INTRINSIC_VOID) {
3250     N->printrFull(Msg, CurDAG);
3251     Msg << "\nIn function: " << MF->getName();
3252   } else {
3253     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3254     unsigned iid =
3255       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3256     if (iid < Intrinsic::num_intrinsics)
3257       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3258     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3259       Msg << "target intrinsic %" << TII->getName(iid);
3260     else
3261       Msg << "unknown intrinsic #" << iid;
3262   }
3263   report_fatal_error(Msg.str());
3264 }
3265
3266 char SelectionDAGISel::ID = 0;