Create a wrapper pass for BranchProbabilityInfo.
[oota-llvm.git] / lib / CodeGen / SelectionDAG / SelectionDAGISel.cpp
1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This implements the SelectionDAGISel class.
11 //
12 //===----------------------------------------------------------------------===//
13
14 #include "llvm/CodeGen/GCStrategy.h"
15 #include "ScheduleDAGSDNodes.h"
16 #include "SelectionDAGBuilder.h"
17 #include "llvm/ADT/PostOrderIterator.h"
18 #include "llvm/ADT/Statistic.h"
19 #include "llvm/Analysis/AliasAnalysis.h"
20 #include "llvm/Analysis/BranchProbabilityInfo.h"
21 #include "llvm/Analysis/CFG.h"
22 #include "llvm/Analysis/TargetLibraryInfo.h"
23 #include "llvm/CodeGen/Analysis.h"
24 #include "llvm/CodeGen/FastISel.h"
25 #include "llvm/CodeGen/FunctionLoweringInfo.h"
26 #include "llvm/CodeGen/GCMetadata.h"
27 #include "llvm/CodeGen/MachineFrameInfo.h"
28 #include "llvm/CodeGen/MachineFunction.h"
29 #include "llvm/CodeGen/MachineInstrBuilder.h"
30 #include "llvm/CodeGen/MachineModuleInfo.h"
31 #include "llvm/CodeGen/MachineRegisterInfo.h"
32 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
33 #include "llvm/CodeGen/SchedulerRegistry.h"
34 #include "llvm/CodeGen/SelectionDAG.h"
35 #include "llvm/CodeGen/SelectionDAGISel.h"
36 #include "llvm/CodeGen/WinEHFuncInfo.h"
37 #include "llvm/IR/Constants.h"
38 #include "llvm/IR/DebugInfo.h"
39 #include "llvm/IR/Function.h"
40 #include "llvm/IR/InlineAsm.h"
41 #include "llvm/IR/Instructions.h"
42 #include "llvm/IR/IntrinsicInst.h"
43 #include "llvm/IR/Intrinsics.h"
44 #include "llvm/IR/LLVMContext.h"
45 #include "llvm/IR/Module.h"
46 #include "llvm/MC/MCAsmInfo.h"
47 #include "llvm/Support/Compiler.h"
48 #include "llvm/Support/Debug.h"
49 #include "llvm/Support/ErrorHandling.h"
50 #include "llvm/Support/Timer.h"
51 #include "llvm/Support/raw_ostream.h"
52 #include "llvm/Target/TargetInstrInfo.h"
53 #include "llvm/Target/TargetIntrinsicInfo.h"
54 #include "llvm/Target/TargetLowering.h"
55 #include "llvm/Target/TargetMachine.h"
56 #include "llvm/Target/TargetOptions.h"
57 #include "llvm/Target/TargetRegisterInfo.h"
58 #include "llvm/Target/TargetSubtargetInfo.h"
59 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
60 #include <algorithm>
61 using namespace llvm;
62
63 #define DEBUG_TYPE "isel"
64
65 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
66 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
67 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
68 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
69 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
70 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
71 STATISTIC(NumFastIselFailLowerArguments,
72           "Number of entry blocks where fast isel failed to lower arguments");
73
74 #ifndef NDEBUG
75 static cl::opt<bool>
76 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
77           cl::desc("Enable extra verbose messages in the \"fast\" "
78                    "instruction selector"));
79
80   // Terminators
81 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
82 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
83 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
84 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
85 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
86 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
87 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
88
89   // Standard binary operators...
90 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
91 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
92 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
93 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
94 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
95 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
96 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
97 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
98 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
99 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
100 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
101 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
102
103   // Logical operators...
104 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
105 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
106 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
107
108   // Memory instructions...
109 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
110 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
111 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
112 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
113 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
114 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
115 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
116
117   // Convert instructions...
118 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
119 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
120 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
121 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
122 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
123 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
124 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
125 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
126 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
127 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
128 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
129 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
130
131   // Other instructions...
132 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
133 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
134 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
135 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
136 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
137 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
138 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
139 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
140 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
141 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
142 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
143 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
144 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
145 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
146 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
147
148 // Intrinsic instructions...
149 STATISTIC(NumFastIselFailIntrinsicCall, "Fast isel fails on Intrinsic call");
150 STATISTIC(NumFastIselFailSAddWithOverflow,
151           "Fast isel fails on sadd.with.overflow");
152 STATISTIC(NumFastIselFailUAddWithOverflow,
153           "Fast isel fails on uadd.with.overflow");
154 STATISTIC(NumFastIselFailSSubWithOverflow,
155           "Fast isel fails on ssub.with.overflow");
156 STATISTIC(NumFastIselFailUSubWithOverflow,
157           "Fast isel fails on usub.with.overflow");
158 STATISTIC(NumFastIselFailSMulWithOverflow,
159           "Fast isel fails on smul.with.overflow");
160 STATISTIC(NumFastIselFailUMulWithOverflow,
161           "Fast isel fails on umul.with.overflow");
162 STATISTIC(NumFastIselFailFrameaddress, "Fast isel fails on Frameaddress");
163 STATISTIC(NumFastIselFailSqrt, "Fast isel fails on sqrt call");
164 STATISTIC(NumFastIselFailStackMap, "Fast isel fails on StackMap call");
165 STATISTIC(NumFastIselFailPatchPoint, "Fast isel fails on PatchPoint call");
166 #endif
167
168 static cl::opt<bool>
169 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
170           cl::desc("Enable verbose messages in the \"fast\" "
171                    "instruction selector"));
172 static cl::opt<int> EnableFastISelAbort(
173     "fast-isel-abort", cl::Hidden,
174     cl::desc("Enable abort calls when \"fast\" instruction selection "
175              "fails to lower an instruction: 0 disable the abort, 1 will "
176              "abort but for args, calls and terminators, 2 will also "
177              "abort for argument lowering, and 3 will never fallback "
178              "to SelectionDAG."));
179
180 static cl::opt<bool>
181 UseMBPI("use-mbpi",
182         cl::desc("use Machine Branch Probability Info"),
183         cl::init(true), cl::Hidden);
184
185 #ifndef NDEBUG
186 static cl::opt<std::string>
187 FilterDAGBasicBlockName("filter-view-dags", cl::Hidden,
188                         cl::desc("Only display the basic block whose name "
189                                  "matches this for all view-*-dags options"));
190 static cl::opt<bool>
191 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
192           cl::desc("Pop up a window to show dags before the first "
193                    "dag combine pass"));
194 static cl::opt<bool>
195 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
196           cl::desc("Pop up a window to show dags before legalize types"));
197 static cl::opt<bool>
198 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
199           cl::desc("Pop up a window to show dags before legalize"));
200 static cl::opt<bool>
201 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
202           cl::desc("Pop up a window to show dags before the second "
203                    "dag combine pass"));
204 static cl::opt<bool>
205 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
206           cl::desc("Pop up a window to show dags before the post legalize types"
207                    " dag combine pass"));
208 static cl::opt<bool>
209 ViewISelDAGs("view-isel-dags", cl::Hidden,
210           cl::desc("Pop up a window to show isel dags as they are selected"));
211 static cl::opt<bool>
212 ViewSchedDAGs("view-sched-dags", cl::Hidden,
213           cl::desc("Pop up a window to show sched dags as they are processed"));
214 static cl::opt<bool>
215 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
216       cl::desc("Pop up a window to show SUnit dags after they are processed"));
217 #else
218 static const bool ViewDAGCombine1 = false,
219                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
220                   ViewDAGCombine2 = false,
221                   ViewDAGCombineLT = false,
222                   ViewISelDAGs = false, ViewSchedDAGs = false,
223                   ViewSUnitDAGs = false;
224 #endif
225
226 //===---------------------------------------------------------------------===//
227 ///
228 /// RegisterScheduler class - Track the registration of instruction schedulers.
229 ///
230 //===---------------------------------------------------------------------===//
231 MachinePassRegistry RegisterScheduler::Registry;
232
233 //===---------------------------------------------------------------------===//
234 ///
235 /// ISHeuristic command line option for instruction schedulers.
236 ///
237 //===---------------------------------------------------------------------===//
238 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
239                RegisterPassParser<RegisterScheduler> >
240 ISHeuristic("pre-RA-sched",
241             cl::init(&createDefaultScheduler), cl::Hidden,
242             cl::desc("Instruction schedulers available (before register"
243                      " allocation):"));
244
245 static RegisterScheduler
246 defaultListDAGScheduler("default", "Best scheduler for the target",
247                         createDefaultScheduler);
248
249 namespace llvm {
250   //===--------------------------------------------------------------------===//
251   /// \brief This class is used by SelectionDAGISel to temporarily override
252   /// the optimization level on a per-function basis.
253   class OptLevelChanger {
254     SelectionDAGISel &IS;
255     CodeGenOpt::Level SavedOptLevel;
256     bool SavedFastISel;
257
258   public:
259     OptLevelChanger(SelectionDAGISel &ISel,
260                     CodeGenOpt::Level NewOptLevel) : IS(ISel) {
261       SavedOptLevel = IS.OptLevel;
262       if (NewOptLevel == SavedOptLevel)
263         return;
264       IS.OptLevel = NewOptLevel;
265       IS.TM.setOptLevel(NewOptLevel);
266       SavedFastISel = IS.TM.Options.EnableFastISel;
267       if (NewOptLevel == CodeGenOpt::None)
268         IS.TM.setFastISel(true);
269       DEBUG(dbgs() << "\nChanging optimization level for Function "
270             << IS.MF->getFunction()->getName() << "\n");
271       DEBUG(dbgs() << "\tBefore: -O" << SavedOptLevel
272             << " ; After: -O" << NewOptLevel << "\n");
273     }
274
275     ~OptLevelChanger() {
276       if (IS.OptLevel == SavedOptLevel)
277         return;
278       DEBUG(dbgs() << "\nRestoring optimization level for Function "
279             << IS.MF->getFunction()->getName() << "\n");
280       DEBUG(dbgs() << "\tBefore: -O" << IS.OptLevel
281             << " ; After: -O" << SavedOptLevel << "\n");
282       IS.OptLevel = SavedOptLevel;
283       IS.TM.setOptLevel(SavedOptLevel);
284       IS.TM.setFastISel(SavedFastISel);
285     }
286   };
287
288   //===--------------------------------------------------------------------===//
289   /// createDefaultScheduler - This creates an instruction scheduler appropriate
290   /// for the target.
291   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
292                                              CodeGenOpt::Level OptLevel) {
293     const TargetLowering *TLI = IS->TLI;
294     const TargetSubtargetInfo &ST = IS->MF->getSubtarget();
295
296     if (OptLevel == CodeGenOpt::None ||
297         (ST.enableMachineScheduler() && ST.enableMachineSchedDefaultSched()) ||
298         TLI->getSchedulingPreference() == Sched::Source)
299       return createSourceListDAGScheduler(IS, OptLevel);
300     if (TLI->getSchedulingPreference() == Sched::RegPressure)
301       return createBURRListDAGScheduler(IS, OptLevel);
302     if (TLI->getSchedulingPreference() == Sched::Hybrid)
303       return createHybridListDAGScheduler(IS, OptLevel);
304     if (TLI->getSchedulingPreference() == Sched::VLIW)
305       return createVLIWDAGScheduler(IS, OptLevel);
306     assert(TLI->getSchedulingPreference() == Sched::ILP &&
307            "Unknown sched type!");
308     return createILPListDAGScheduler(IS, OptLevel);
309   }
310 }
311
312 // EmitInstrWithCustomInserter - This method should be implemented by targets
313 // that mark instructions with the 'usesCustomInserter' flag.  These
314 // instructions are special in various ways, which require special support to
315 // insert.  The specified MachineInstr is created but not inserted into any
316 // basic blocks, and this method is called to expand it into a sequence of
317 // instructions, potentially also creating new basic blocks and control flow.
318 // When new basic blocks are inserted and the edges from MBB to its successors
319 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
320 // DenseMap.
321 MachineBasicBlock *
322 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
323                                             MachineBasicBlock *MBB) const {
324 #ifndef NDEBUG
325   dbgs() << "If a target marks an instruction with "
326           "'usesCustomInserter', it must implement "
327           "TargetLowering::EmitInstrWithCustomInserter!";
328 #endif
329   llvm_unreachable(nullptr);
330 }
331
332 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
333                                                    SDNode *Node) const {
334   assert(!MI->hasPostISelHook() &&
335          "If a target marks an instruction with 'hasPostISelHook', "
336          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
337 }
338
339 //===----------------------------------------------------------------------===//
340 // SelectionDAGISel code
341 //===----------------------------------------------------------------------===//
342
343 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
344                                    CodeGenOpt::Level OL) :
345   MachineFunctionPass(ID), TM(tm),
346   FuncInfo(new FunctionLoweringInfo()),
347   CurDAG(new SelectionDAG(tm, OL)),
348   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
349   GFI(),
350   OptLevel(OL),
351   DAGSize(0) {
352     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
353     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
354     initializeBranchProbabilityInfoWrapperPassPass(
355         *PassRegistry::getPassRegistry());
356     initializeTargetLibraryInfoWrapperPassPass(
357         *PassRegistry::getPassRegistry());
358   }
359
360 SelectionDAGISel::~SelectionDAGISel() {
361   delete SDB;
362   delete CurDAG;
363   delete FuncInfo;
364 }
365
366 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
367   AU.addRequired<AliasAnalysis>();
368   AU.addPreserved<AliasAnalysis>();
369   AU.addRequired<GCModuleInfo>();
370   AU.addPreserved<GCModuleInfo>();
371   AU.addRequired<TargetLibraryInfoWrapperPass>();
372   if (UseMBPI && OptLevel != CodeGenOpt::None)
373     AU.addRequired<BranchProbabilityInfoWrapperPass>();
374   MachineFunctionPass::getAnalysisUsage(AU);
375 }
376
377 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
378 /// may trap on it.  In this case we have to split the edge so that the path
379 /// through the predecessor block that doesn't go to the phi block doesn't
380 /// execute the possibly trapping instruction.
381 ///
382 /// This is required for correctness, so it must be done at -O0.
383 ///
384 static void SplitCriticalSideEffectEdges(Function &Fn, AliasAnalysis *AA) {
385   // Loop for blocks with phi nodes.
386   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
387     PHINode *PN = dyn_cast<PHINode>(BB->begin());
388     if (!PN) continue;
389
390   ReprocessBlock:
391     // For each block with a PHI node, check to see if any of the input values
392     // are potentially trapping constant expressions.  Constant expressions are
393     // the only potentially trapping value that can occur as the argument to a
394     // PHI.
395     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
396       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
397         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
398         if (!CE || !CE->canTrap()) continue;
399
400         // The only case we have to worry about is when the edge is critical.
401         // Since this block has a PHI Node, we assume it has multiple input
402         // edges: check to see if the pred has multiple successors.
403         BasicBlock *Pred = PN->getIncomingBlock(i);
404         if (Pred->getTerminator()->getNumSuccessors() == 1)
405           continue;
406
407         // Okay, we have to split this edge.
408         SplitCriticalEdge(
409             Pred->getTerminator(), GetSuccessorNumber(Pred, BB),
410             CriticalEdgeSplittingOptions(AA).setMergeIdenticalEdges());
411         goto ReprocessBlock;
412       }
413   }
414 }
415
416 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
417   // Do some sanity-checking on the command-line options.
418   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
419          "-fast-isel-verbose requires -fast-isel");
420   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
421          "-fast-isel-abort > 0 requires -fast-isel");
422
423   const Function &Fn = *mf.getFunction();
424   MF = &mf;
425
426   // Reset the target options before resetting the optimization
427   // level below.
428   // FIXME: This is a horrible hack and should be processed via
429   // codegen looking at the optimization level explicitly when
430   // it wants to look at it.
431   TM.resetTargetOptions(Fn);
432   // Reset OptLevel to None for optnone functions.
433   CodeGenOpt::Level NewOptLevel = OptLevel;
434   if (Fn.hasFnAttribute(Attribute::OptimizeNone))
435     NewOptLevel = CodeGenOpt::None;
436   OptLevelChanger OLC(*this, NewOptLevel);
437
438   TII = MF->getSubtarget().getInstrInfo();
439   TLI = MF->getSubtarget().getTargetLowering();
440   RegInfo = &MF->getRegInfo();
441   AA = &getAnalysis<AliasAnalysis>();
442   LibInfo = &getAnalysis<TargetLibraryInfoWrapperPass>().getTLI();
443   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : nullptr;
444
445   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
446
447   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), AA);
448
449   CurDAG->init(*MF);
450   FuncInfo->set(Fn, *MF, CurDAG);
451
452   if (UseMBPI && OptLevel != CodeGenOpt::None)
453     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfoWrapperPass>().getBPI();
454   else
455     FuncInfo->BPI = nullptr;
456
457   SDB->init(GFI, *AA, LibInfo);
458
459   MF->setHasInlineAsm(false);
460
461   SelectAllBasicBlocks(Fn);
462
463   // If the first basic block in the function has live ins that need to be
464   // copied into vregs, emit the copies into the top of the block before
465   // emitting the code for the block.
466   MachineBasicBlock *EntryMBB = MF->begin();
467   const TargetRegisterInfo &TRI = *MF->getSubtarget().getRegisterInfo();
468   RegInfo->EmitLiveInCopies(EntryMBB, TRI, *TII);
469
470   DenseMap<unsigned, unsigned> LiveInMap;
471   if (!FuncInfo->ArgDbgValues.empty())
472     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
473            E = RegInfo->livein_end(); LI != E; ++LI)
474       if (LI->second)
475         LiveInMap.insert(std::make_pair(LI->first, LI->second));
476
477   // Insert DBG_VALUE instructions for function arguments to the entry block.
478   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
479     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
480     bool hasFI = MI->getOperand(0).isFI();
481     unsigned Reg =
482         hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
483     if (TargetRegisterInfo::isPhysicalRegister(Reg))
484       EntryMBB->insert(EntryMBB->begin(), MI);
485     else {
486       MachineInstr *Def = RegInfo->getVRegDef(Reg);
487       if (Def) {
488         MachineBasicBlock::iterator InsertPos = Def;
489         // FIXME: VR def may not be in entry block.
490         Def->getParent()->insert(std::next(InsertPos), MI);
491       } else
492         DEBUG(dbgs() << "Dropping debug info for dead vreg"
493               << TargetRegisterInfo::virtReg2Index(Reg) << "\n");
494     }
495
496     // If Reg is live-in then update debug info to track its copy in a vreg.
497     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
498     if (LDI != LiveInMap.end()) {
499       assert(!hasFI && "There's no handling of frame pointer updating here yet "
500                        "- add if needed");
501       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
502       MachineBasicBlock::iterator InsertPos = Def;
503       const MDNode *Variable = MI->getDebugVariable();
504       const MDNode *Expr = MI->getDebugExpression();
505       DebugLoc DL = MI->getDebugLoc();
506       bool IsIndirect = MI->isIndirectDebugValue();
507       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
508       assert(cast<DILocalVariable>(Variable)->isValidLocationForIntrinsic(DL) &&
509              "Expected inlined-at fields to agree");
510       // Def is never a terminator here, so it is ok to increment InsertPos.
511       BuildMI(*EntryMBB, ++InsertPos, DL, TII->get(TargetOpcode::DBG_VALUE),
512               IsIndirect, LDI->second, Offset, Variable, Expr);
513
514       // If this vreg is directly copied into an exported register then
515       // that COPY instructions also need DBG_VALUE, if it is the only
516       // user of LDI->second.
517       MachineInstr *CopyUseMI = nullptr;
518       for (MachineRegisterInfo::use_instr_iterator
519            UI = RegInfo->use_instr_begin(LDI->second),
520            E = RegInfo->use_instr_end(); UI != E; ) {
521         MachineInstr *UseMI = &*(UI++);
522         if (UseMI->isDebugValue()) continue;
523         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
524           CopyUseMI = UseMI; continue;
525         }
526         // Otherwise this is another use or second copy use.
527         CopyUseMI = nullptr; break;
528       }
529       if (CopyUseMI) {
530         // Use MI's debug location, which describes where Variable was
531         // declared, rather than whatever is attached to CopyUseMI.
532         MachineInstr *NewMI =
533             BuildMI(*MF, DL, TII->get(TargetOpcode::DBG_VALUE), IsIndirect,
534                     CopyUseMI->getOperand(0).getReg(), Offset, Variable, Expr);
535         MachineBasicBlock::iterator Pos = CopyUseMI;
536         EntryMBB->insertAfter(Pos, NewMI);
537       }
538     }
539   }
540
541   // Determine if there are any calls in this machine function.
542   MachineFrameInfo *MFI = MF->getFrameInfo();
543   for (const auto &MBB : *MF) {
544     if (MFI->hasCalls() && MF->hasInlineAsm())
545       break;
546
547     for (const auto &MI : MBB) {
548       const MCInstrDesc &MCID = TII->get(MI.getOpcode());
549       if ((MCID.isCall() && !MCID.isReturn()) ||
550           MI.isStackAligningInlineAsm()) {
551         MFI->setHasCalls(true);
552       }
553       if (MI.isInlineAsm()) {
554         MF->setHasInlineAsm(true);
555       }
556     }
557   }
558
559   // Determine if there is a call to setjmp in the machine function.
560   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
561
562   // Replace forward-declared registers with the registers containing
563   // the desired value.
564   MachineRegisterInfo &MRI = MF->getRegInfo();
565   for (DenseMap<unsigned, unsigned>::iterator
566        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
567        I != E; ++I) {
568     unsigned From = I->first;
569     unsigned To = I->second;
570     // If To is also scheduled to be replaced, find what its ultimate
571     // replacement is.
572     for (;;) {
573       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
574       if (J == E) break;
575       To = J->second;
576     }
577     // Make sure the new register has a sufficiently constrained register class.
578     if (TargetRegisterInfo::isVirtualRegister(From) &&
579         TargetRegisterInfo::isVirtualRegister(To))
580       MRI.constrainRegClass(To, MRI.getRegClass(From));
581     // Replace it.
582
583
584     // Replacing one register with another won't touch the kill flags.
585     // We need to conservatively clear the kill flags as a kill on the old
586     // register might dominate existing uses of the new register.
587     if (!MRI.use_empty(To))
588       MRI.clearKillFlags(From);
589     MRI.replaceRegWith(From, To);
590   }
591
592   // Freeze the set of reserved registers now that MachineFrameInfo has been
593   // set up. All the information required by getReservedRegs() should be
594   // available now.
595   MRI.freezeReservedRegs(*MF);
596
597   // Release function-specific state. SDB and CurDAG are already cleared
598   // at this point.
599   FuncInfo->clear();
600
601   DEBUG(dbgs() << "*** MachineFunction at end of ISel ***\n");
602   DEBUG(MF->print(dbgs()));
603
604   return true;
605 }
606
607 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
608                                         BasicBlock::const_iterator End,
609                                         bool &HadTailCall) {
610   // Lower the instructions. If a call is emitted as a tail call, cease emitting
611   // nodes for this block.
612   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
613     SDB->visit(*I);
614
615   // Make sure the root of the DAG is up-to-date.
616   CurDAG->setRoot(SDB->getControlRoot());
617   HadTailCall = SDB->HasTailCall;
618   SDB->clear();
619
620   // Final step, emit the lowered DAG as machine code.
621   CodeGenAndEmitDAG();
622 }
623
624 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
625   SmallPtrSet<SDNode*, 128> VisitedNodes;
626   SmallVector<SDNode*, 128> Worklist;
627
628   Worklist.push_back(CurDAG->getRoot().getNode());
629
630   APInt KnownZero;
631   APInt KnownOne;
632
633   do {
634     SDNode *N = Worklist.pop_back_val();
635
636     // If we've already seen this node, ignore it.
637     if (!VisitedNodes.insert(N).second)
638       continue;
639
640     // Otherwise, add all chain operands to the worklist.
641     for (const SDValue &Op : N->op_values())
642       if (Op.getValueType() == MVT::Other)
643         Worklist.push_back(Op.getNode());
644
645     // If this is a CopyToReg with a vreg dest, process it.
646     if (N->getOpcode() != ISD::CopyToReg)
647       continue;
648
649     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
650     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
651       continue;
652
653     // Ignore non-scalar or non-integer values.
654     SDValue Src = N->getOperand(2);
655     EVT SrcVT = Src.getValueType();
656     if (!SrcVT.isInteger() || SrcVT.isVector())
657       continue;
658
659     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
660     CurDAG->computeKnownBits(Src, KnownZero, KnownOne);
661     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
662   } while (!Worklist.empty());
663 }
664
665 void SelectionDAGISel::CodeGenAndEmitDAG() {
666   std::string GroupName;
667   if (TimePassesIsEnabled)
668     GroupName = "Instruction Selection and Scheduling";
669   std::string BlockName;
670   int BlockNumber = -1;
671   (void)BlockNumber;
672   bool MatchFilterBB = false; (void)MatchFilterBB;
673 #ifndef NDEBUG
674   MatchFilterBB = (FilterDAGBasicBlockName.empty() ||
675                    FilterDAGBasicBlockName ==
676                        FuncInfo->MBB->getBasicBlock()->getName().str());
677 #endif
678 #ifdef NDEBUG
679   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
680       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
681       ViewSUnitDAGs)
682 #endif
683   {
684     BlockNumber = FuncInfo->MBB->getNumber();
685     BlockName =
686         (MF->getName() + ":" + FuncInfo->MBB->getBasicBlock()->getName()).str();
687   }
688   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
689         << " '" << BlockName << "'\n"; CurDAG->dump());
690
691   if (ViewDAGCombine1 && MatchFilterBB)
692     CurDAG->viewGraph("dag-combine1 input for " + BlockName);
693
694   // Run the DAG combiner in pre-legalize mode.
695   {
696     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
697     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
698   }
699
700   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
701         << " '" << BlockName << "'\n"; CurDAG->dump());
702
703   // Second step, hack on the DAG until it only uses operations and types that
704   // the target supports.
705   if (ViewLegalizeTypesDAGs && MatchFilterBB)
706     CurDAG->viewGraph("legalize-types input for " + BlockName);
707
708   bool Changed;
709   {
710     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
711     Changed = CurDAG->LegalizeTypes();
712   }
713
714   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
715         << " '" << BlockName << "'\n"; CurDAG->dump());
716
717   CurDAG->NewNodesMustHaveLegalTypes = true;
718
719   if (Changed) {
720     if (ViewDAGCombineLT && MatchFilterBB)
721       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
722
723     // Run the DAG combiner in post-type-legalize mode.
724     {
725       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
726                          TimePassesIsEnabled);
727       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
728     }
729
730     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
731           << " '" << BlockName << "'\n"; CurDAG->dump());
732
733   }
734
735   {
736     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
737     Changed = CurDAG->LegalizeVectors();
738   }
739
740   if (Changed) {
741     {
742       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
743       CurDAG->LegalizeTypes();
744     }
745
746     if (ViewDAGCombineLT && MatchFilterBB)
747       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
748
749     // Run the DAG combiner in post-type-legalize mode.
750     {
751       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
752                          TimePassesIsEnabled);
753       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
754     }
755
756     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
757           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
758   }
759
760   if (ViewLegalizeDAGs && MatchFilterBB)
761     CurDAG->viewGraph("legalize input for " + BlockName);
762
763   {
764     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
765     CurDAG->Legalize();
766   }
767
768   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
769         << " '" << BlockName << "'\n"; CurDAG->dump());
770
771   if (ViewDAGCombine2 && MatchFilterBB)
772     CurDAG->viewGraph("dag-combine2 input for " + BlockName);
773
774   // Run the DAG combiner in post-legalize mode.
775   {
776     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
777     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
778   }
779
780   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
781         << " '" << BlockName << "'\n"; CurDAG->dump());
782
783   if (OptLevel != CodeGenOpt::None)
784     ComputeLiveOutVRegInfo();
785
786   if (ViewISelDAGs && MatchFilterBB)
787     CurDAG->viewGraph("isel input for " + BlockName);
788
789   // Third, instruction select all of the operations to machine code, adding the
790   // code to the MachineBasicBlock.
791   {
792     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
793     DoInstructionSelection();
794   }
795
796   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
797         << " '" << BlockName << "'\n"; CurDAG->dump());
798
799   if (ViewSchedDAGs && MatchFilterBB)
800     CurDAG->viewGraph("scheduler input for " + BlockName);
801
802   // Schedule machine code.
803   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
804   {
805     NamedRegionTimer T("Instruction Scheduling", GroupName,
806                        TimePassesIsEnabled);
807     Scheduler->Run(CurDAG, FuncInfo->MBB);
808   }
809
810   if (ViewSUnitDAGs && MatchFilterBB) Scheduler->viewGraph();
811
812   // Emit machine code to BB.  This can change 'BB' to the last block being
813   // inserted into.
814   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
815   {
816     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
817
818     // FuncInfo->InsertPt is passed by reference and set to the end of the
819     // scheduled instructions.
820     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
821   }
822
823   // If the block was split, make sure we update any references that are used to
824   // update PHI nodes later on.
825   if (FirstMBB != LastMBB)
826     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
827
828   // Free the scheduler state.
829   {
830     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
831                        TimePassesIsEnabled);
832     delete Scheduler;
833   }
834
835   // Free the SelectionDAG state, now that we're finished with it.
836   CurDAG->clear();
837 }
838
839 namespace {
840 /// ISelUpdater - helper class to handle updates of the instruction selection
841 /// graph.
842 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
843   SelectionDAG::allnodes_iterator &ISelPosition;
844 public:
845   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
846     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
847
848   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
849   /// deleted is the current ISelPosition node, update ISelPosition.
850   ///
851   void NodeDeleted(SDNode *N, SDNode *E) override {
852     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
853       ++ISelPosition;
854   }
855 };
856 } // end anonymous namespace
857
858 void SelectionDAGISel::DoInstructionSelection() {
859   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
860         << FuncInfo->MBB->getNumber()
861         << " '" << FuncInfo->MBB->getName() << "'\n");
862
863   PreprocessISelDAG();
864
865   // Select target instructions for the DAG.
866   {
867     // Number all nodes with a topological order and set DAGSize.
868     DAGSize = CurDAG->AssignTopologicalOrder();
869
870     // Create a dummy node (which is not added to allnodes), that adds
871     // a reference to the root node, preventing it from being deleted,
872     // and tracking any changes of the root.
873     HandleSDNode Dummy(CurDAG->getRoot());
874     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
875     ++ISelPosition;
876
877     // Make sure that ISelPosition gets properly updated when nodes are deleted
878     // in calls made from this function.
879     ISelUpdater ISU(*CurDAG, ISelPosition);
880
881     // The AllNodes list is now topological-sorted. Visit the
882     // nodes by starting at the end of the list (the root of the
883     // graph) and preceding back toward the beginning (the entry
884     // node).
885     while (ISelPosition != CurDAG->allnodes_begin()) {
886       SDNode *Node = --ISelPosition;
887       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
888       // but there are currently some corner cases that it misses. Also, this
889       // makes it theoretically possible to disable the DAGCombiner.
890       if (Node->use_empty())
891         continue;
892
893       SDNode *ResNode = Select(Node);
894
895       // FIXME: This is pretty gross.  'Select' should be changed to not return
896       // anything at all and this code should be nuked with a tactical strike.
897
898       // If node should not be replaced, continue with the next one.
899       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
900         continue;
901       // Replace node.
902       if (ResNode) {
903         ReplaceUses(Node, ResNode);
904       }
905
906       // If after the replacement this node is not used any more,
907       // remove this dead node.
908       if (Node->use_empty()) // Don't delete EntryToken, etc.
909         CurDAG->RemoveDeadNode(Node);
910     }
911
912     CurDAG->setRoot(Dummy.getValue());
913   }
914
915   DEBUG(dbgs() << "===== Instruction selection ends:\n");
916
917   PostprocessISelDAG();
918 }
919
920 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
921 /// do other setup for EH landing-pad blocks.
922 bool SelectionDAGISel::PrepareEHLandingPad() {
923   MachineBasicBlock *MBB = FuncInfo->MBB;
924
925   const TargetRegisterClass *PtrRC =
926       TLI->getRegClassFor(TLI->getPointerTy(CurDAG->getDataLayout()));
927
928   // Add a label to mark the beginning of the landing pad.  Deletion of the
929   // landing pad can thus be detected via the MachineModuleInfo.
930   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
931
932   // Assign the call site to the landing pad's begin label.
933   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
934
935   const MCInstrDesc &II = TII->get(TargetOpcode::EH_LABEL);
936   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
937     .addSym(Label);
938
939   // If this is an MSVC-style personality function, we need to split the landing
940   // pad into several BBs.
941   const BasicBlock *LLVMBB = MBB->getBasicBlock();
942   const LandingPadInst *LPadInst = LLVMBB->getLandingPadInst();
943   MF->getMMI().addPersonality(MBB, cast<Function>(LPadInst->getParent()
944                                                       ->getParent()
945                                                       ->getPersonalityFn()
946                                                       ->stripPointerCasts()));
947   EHPersonality Personality = MF->getMMI().getPersonalityType();
948
949   if (isMSVCEHPersonality(Personality)) {
950     SmallVector<MachineBasicBlock *, 4> ClauseBBs;
951     const IntrinsicInst *ActionsCall =
952         dyn_cast<IntrinsicInst>(LLVMBB->getFirstInsertionPt());
953     // Get all invoke BBs that unwind to this landingpad.
954     SmallVector<MachineBasicBlock *, 4> InvokeBBs(MBB->pred_begin(),
955                                                   MBB->pred_end());
956     if (ActionsCall && ActionsCall->getIntrinsicID() == Intrinsic::eh_actions) {
957       // If this is a call to llvm.eh.actions followed by indirectbr, then we've
958       // run WinEHPrepare, and we should remove this block from the machine CFG.
959       // Mark the targets of the indirectbr as landingpads instead.
960       for (const BasicBlock *LLVMSucc : successors(LLVMBB)) {
961         MachineBasicBlock *ClauseBB = FuncInfo->MBBMap[LLVMSucc];
962         // Add the edge from the invoke to the clause.
963         for (MachineBasicBlock *InvokeBB : InvokeBBs)
964           InvokeBB->addSuccessor(ClauseBB);
965
966         // Mark the clause as a landing pad or MI passes will delete it.
967         ClauseBB->setIsLandingPad();
968       }
969     }
970
971     // Remove the edge from the invoke to the lpad.
972     for (MachineBasicBlock *InvokeBB : InvokeBBs)
973       InvokeBB->removeSuccessor(MBB);
974
975     // Don't select instructions for the landingpad.
976     return false;
977   }
978
979   // Mark exception register as live in.
980   if (unsigned Reg = TLI->getExceptionPointerRegister())
981     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
982
983   // Mark exception selector register as live in.
984   if (unsigned Reg = TLI->getExceptionSelectorRegister())
985     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
986
987   return true;
988 }
989
990 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
991 /// side-effect free and is either dead or folded into a generated instruction.
992 /// Return false if it needs to be emitted.
993 static bool isFoldedOrDeadInstruction(const Instruction *I,
994                                       FunctionLoweringInfo *FuncInfo) {
995   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
996          !isa<TerminatorInst>(I) && // Terminators aren't folded.
997          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
998          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
999          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
1000 }
1001
1002 #ifndef NDEBUG
1003 // Collect per Instruction statistics for fast-isel misses.  Only those
1004 // instructions that cause the bail are accounted for.  It does not account for
1005 // instructions higher in the block.  Thus, summing the per instructions stats
1006 // will not add up to what is reported by NumFastIselFailures.
1007 static void collectFailStats(const Instruction *I) {
1008   switch (I->getOpcode()) {
1009   default: assert (0 && "<Invalid operator> ");
1010
1011   // Terminators
1012   case Instruction::Ret:         NumFastIselFailRet++; return;
1013   case Instruction::Br:          NumFastIselFailBr++; return;
1014   case Instruction::Switch:      NumFastIselFailSwitch++; return;
1015   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
1016   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
1017   case Instruction::Resume:      NumFastIselFailResume++; return;
1018   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
1019
1020   // Standard binary operators...
1021   case Instruction::Add:  NumFastIselFailAdd++; return;
1022   case Instruction::FAdd: NumFastIselFailFAdd++; return;
1023   case Instruction::Sub:  NumFastIselFailSub++; return;
1024   case Instruction::FSub: NumFastIselFailFSub++; return;
1025   case Instruction::Mul:  NumFastIselFailMul++; return;
1026   case Instruction::FMul: NumFastIselFailFMul++; return;
1027   case Instruction::UDiv: NumFastIselFailUDiv++; return;
1028   case Instruction::SDiv: NumFastIselFailSDiv++; return;
1029   case Instruction::FDiv: NumFastIselFailFDiv++; return;
1030   case Instruction::URem: NumFastIselFailURem++; return;
1031   case Instruction::SRem: NumFastIselFailSRem++; return;
1032   case Instruction::FRem: NumFastIselFailFRem++; return;
1033
1034   // Logical operators...
1035   case Instruction::And: NumFastIselFailAnd++; return;
1036   case Instruction::Or:  NumFastIselFailOr++; return;
1037   case Instruction::Xor: NumFastIselFailXor++; return;
1038
1039   // Memory instructions...
1040   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
1041   case Instruction::Load:          NumFastIselFailLoad++; return;
1042   case Instruction::Store:         NumFastIselFailStore++; return;
1043   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
1044   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
1045   case Instruction::Fence:         NumFastIselFailFence++; return;
1046   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
1047
1048   // Convert instructions...
1049   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
1050   case Instruction::ZExt:     NumFastIselFailZExt++; return;
1051   case Instruction::SExt:     NumFastIselFailSExt++; return;
1052   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
1053   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
1054   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
1055   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
1056   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
1057   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
1058   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
1059   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
1060   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
1061
1062   // Other instructions...
1063   case Instruction::ICmp:           NumFastIselFailICmp++; return;
1064   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
1065   case Instruction::PHI:            NumFastIselFailPHI++; return;
1066   case Instruction::Select:         NumFastIselFailSelect++; return;
1067   case Instruction::Call: {
1068     if (auto const *Intrinsic = dyn_cast<IntrinsicInst>(I)) {
1069       switch (Intrinsic->getIntrinsicID()) {
1070       default:
1071         NumFastIselFailIntrinsicCall++; return;
1072       case Intrinsic::sadd_with_overflow:
1073         NumFastIselFailSAddWithOverflow++; return;
1074       case Intrinsic::uadd_with_overflow:
1075         NumFastIselFailUAddWithOverflow++; return;
1076       case Intrinsic::ssub_with_overflow:
1077         NumFastIselFailSSubWithOverflow++; return;
1078       case Intrinsic::usub_with_overflow:
1079         NumFastIselFailUSubWithOverflow++; return;
1080       case Intrinsic::smul_with_overflow:
1081         NumFastIselFailSMulWithOverflow++; return;
1082       case Intrinsic::umul_with_overflow:
1083         NumFastIselFailUMulWithOverflow++; return;
1084       case Intrinsic::frameaddress:
1085         NumFastIselFailFrameaddress++; return;
1086       case Intrinsic::sqrt:
1087           NumFastIselFailSqrt++; return;
1088       case Intrinsic::experimental_stackmap:
1089         NumFastIselFailStackMap++; return;
1090       case Intrinsic::experimental_patchpoint_void: // fall-through
1091       case Intrinsic::experimental_patchpoint_i64:
1092         NumFastIselFailPatchPoint++; return;
1093       }
1094     }
1095     NumFastIselFailCall++;
1096     return;
1097   }
1098   case Instruction::Shl:            NumFastIselFailShl++; return;
1099   case Instruction::LShr:           NumFastIselFailLShr++; return;
1100   case Instruction::AShr:           NumFastIselFailAShr++; return;
1101   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
1102   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
1103   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
1104   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
1105   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
1106   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
1107   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
1108   }
1109 }
1110 #endif
1111
1112 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
1113   // Initialize the Fast-ISel state, if needed.
1114   FastISel *FastIS = nullptr;
1115   if (TM.Options.EnableFastISel)
1116     FastIS = TLI->createFastISel(*FuncInfo, LibInfo);
1117
1118   // Iterate over all basic blocks in the function.
1119   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
1120   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
1121        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
1122     const BasicBlock *LLVMBB = *I;
1123
1124     if (OptLevel != CodeGenOpt::None) {
1125       bool AllPredsVisited = true;
1126       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
1127            PI != PE; ++PI) {
1128         if (!FuncInfo->VisitedBBs.count(*PI)) {
1129           AllPredsVisited = false;
1130           break;
1131         }
1132       }
1133
1134       if (AllPredsVisited) {
1135         for (BasicBlock::const_iterator I = LLVMBB->begin();
1136              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1137           FuncInfo->ComputePHILiveOutRegInfo(PN);
1138       } else {
1139         for (BasicBlock::const_iterator I = LLVMBB->begin();
1140              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
1141           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
1142       }
1143
1144       FuncInfo->VisitedBBs.insert(LLVMBB);
1145     }
1146
1147     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1148     BasicBlock::const_iterator const End = LLVMBB->end();
1149     BasicBlock::const_iterator BI = End;
1150
1151     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1152     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1153
1154     // Setup an EH landing-pad block.
1155     FuncInfo->ExceptionPointerVirtReg = 0;
1156     FuncInfo->ExceptionSelectorVirtReg = 0;
1157     if (LLVMBB->isLandingPad())
1158       if (!PrepareEHLandingPad())
1159         continue;
1160
1161     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1162     if (FastIS) {
1163       FastIS->startNewBlock();
1164
1165       // Emit code for any incoming arguments. This must happen before
1166       // beginning FastISel on the entry block.
1167       if (LLVMBB == &Fn.getEntryBlock()) {
1168         ++NumEntryBlocks;
1169
1170         // Lower any arguments needed in this block if this is the entry block.
1171         if (!FastIS->lowerArguments()) {
1172           // Fast isel failed to lower these arguments
1173           ++NumFastIselFailLowerArguments;
1174           if (EnableFastISelAbort > 1)
1175             report_fatal_error("FastISel didn't lower all arguments");
1176
1177           // Use SelectionDAG argument lowering
1178           LowerArguments(Fn);
1179           CurDAG->setRoot(SDB->getControlRoot());
1180           SDB->clear();
1181           CodeGenAndEmitDAG();
1182         }
1183
1184         // If we inserted any instructions at the beginning, make a note of
1185         // where they are, so we can be sure to emit subsequent instructions
1186         // after them.
1187         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1188           FastIS->setLastLocalValue(std::prev(FuncInfo->InsertPt));
1189         else
1190           FastIS->setLastLocalValue(nullptr);
1191       }
1192
1193       unsigned NumFastIselRemaining = std::distance(Begin, End);
1194       // Do FastISel on as many instructions as possible.
1195       for (; BI != Begin; --BI) {
1196         const Instruction *Inst = std::prev(BI);
1197
1198         // If we no longer require this instruction, skip it.
1199         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1200           --NumFastIselRemaining;
1201           continue;
1202         }
1203
1204         // Bottom-up: reset the insert pos at the top, after any local-value
1205         // instructions.
1206         FastIS->recomputeInsertPt();
1207
1208         // Try to select the instruction with FastISel.
1209         if (FastIS->selectInstruction(Inst)) {
1210           --NumFastIselRemaining;
1211           ++NumFastIselSuccess;
1212           // If fast isel succeeded, skip over all the folded instructions, and
1213           // then see if there is a load right before the selected instructions.
1214           // Try to fold the load if so.
1215           const Instruction *BeforeInst = Inst;
1216           while (BeforeInst != Begin) {
1217             BeforeInst = std::prev(BasicBlock::const_iterator(BeforeInst));
1218             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1219               break;
1220           }
1221           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1222               BeforeInst->hasOneUse() &&
1223               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1224             // If we succeeded, don't re-select the load.
1225             BI = std::next(BasicBlock::const_iterator(BeforeInst));
1226             --NumFastIselRemaining;
1227             ++NumFastIselSuccess;
1228           }
1229           continue;
1230         }
1231
1232 #ifndef NDEBUG
1233         if (EnableFastISelVerbose2)
1234           collectFailStats(Inst);
1235 #endif
1236
1237         // Then handle certain instructions as single-LLVM-Instruction blocks.
1238         if (isa<CallInst>(Inst)) {
1239
1240           if (EnableFastISelVerbose || EnableFastISelAbort) {
1241             dbgs() << "FastISel missed call: ";
1242             Inst->dump();
1243           }
1244           if (EnableFastISelAbort > 2)
1245             // FastISel selector couldn't handle something and bailed.
1246             // For the purpose of debugging, just abort.
1247             report_fatal_error("FastISel didn't select the entire block");
1248
1249           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1250             unsigned &R = FuncInfo->ValueMap[Inst];
1251             if (!R)
1252               R = FuncInfo->CreateRegs(Inst->getType());
1253           }
1254
1255           bool HadTailCall = false;
1256           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1257           SelectBasicBlock(Inst, BI, HadTailCall);
1258
1259           // If the call was emitted as a tail call, we're done with the block.
1260           // We also need to delete any previously emitted instructions.
1261           if (HadTailCall) {
1262             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1263             --BI;
1264             break;
1265           }
1266
1267           // Recompute NumFastIselRemaining as Selection DAG instruction
1268           // selection may have handled the call, input args, etc.
1269           unsigned RemainingNow = std::distance(Begin, BI);
1270           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1271           NumFastIselRemaining = RemainingNow;
1272           continue;
1273         }
1274
1275         bool ShouldAbort = EnableFastISelAbort;
1276         if (EnableFastISelVerbose || EnableFastISelAbort) {
1277           if (isa<TerminatorInst>(Inst)) {
1278             // Use a different message for terminator misses.
1279             dbgs() << "FastISel missed terminator: ";
1280             // Don't abort unless for terminator unless the level is really high
1281             ShouldAbort = (EnableFastISelAbort > 2);
1282           } else {
1283             dbgs() << "FastISel miss: ";
1284           }
1285           Inst->dump();
1286         }
1287         if (ShouldAbort)
1288           // FastISel selector couldn't handle something and bailed.
1289           // For the purpose of debugging, just abort.
1290           report_fatal_error("FastISel didn't select the entire block");
1291
1292         NumFastIselFailures += NumFastIselRemaining;
1293         break;
1294       }
1295
1296       FastIS->recomputeInsertPt();
1297     } else {
1298       // Lower any arguments needed in this block if this is the entry block.
1299       if (LLVMBB == &Fn.getEntryBlock()) {
1300         ++NumEntryBlocks;
1301         LowerArguments(Fn);
1302       }
1303     }
1304
1305     if (Begin != BI)
1306       ++NumDAGBlocks;
1307     else
1308       ++NumFastIselBlocks;
1309
1310     if (Begin != BI) {
1311       // Run SelectionDAG instruction selection on the remainder of the block
1312       // not handled by FastISel. If FastISel is not run, this is the entire
1313       // block.
1314       bool HadTailCall;
1315       SelectBasicBlock(Begin, BI, HadTailCall);
1316     }
1317
1318     FinishBasicBlock();
1319     FuncInfo->PHINodesToUpdate.clear();
1320   }
1321
1322   delete FastIS;
1323   SDB->clearDanglingDebugInfo();
1324   SDB->SPDescriptor.resetPerFunctionState();
1325 }
1326
1327 /// Given that the input MI is before a partial terminator sequence TSeq, return
1328 /// true if M + TSeq also a partial terminator sequence.
1329 ///
1330 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1331 /// lowering copy vregs into physical registers, which are then passed into
1332 /// terminator instructors so we can satisfy ABI constraints. A partial
1333 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1334 /// may be the whole terminator sequence).
1335 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1336   // If we do not have a copy or an implicit def, we return true if and only if
1337   // MI is a debug value.
1338   if (!MI->isCopy() && !MI->isImplicitDef())
1339     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1340     // physical registers if there is debug info associated with the terminator
1341     // of our mbb. We want to include said debug info in our terminator
1342     // sequence, so we return true in that case.
1343     return MI->isDebugValue();
1344
1345   // We have left the terminator sequence if we are not doing one of the
1346   // following:
1347   //
1348   // 1. Copying a vreg into a physical register.
1349   // 2. Copying a vreg into a vreg.
1350   // 3. Defining a register via an implicit def.
1351
1352   // OPI should always be a register definition...
1353   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1354   if (!OPI->isReg() || !OPI->isDef())
1355     return false;
1356
1357   // Defining any register via an implicit def is always ok.
1358   if (MI->isImplicitDef())
1359     return true;
1360
1361   // Grab the copy source...
1362   MachineInstr::const_mop_iterator OPI2 = OPI;
1363   ++OPI2;
1364   assert(OPI2 != MI->operands_end()
1365          && "Should have a copy implying we should have 2 arguments.");
1366
1367   // Make sure that the copy dest is not a vreg when the copy source is a
1368   // physical register.
1369   if (!OPI2->isReg() ||
1370       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1371        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1372     return false;
1373
1374   return true;
1375 }
1376
1377 /// Find the split point at which to splice the end of BB into its success stack
1378 /// protector check machine basic block.
1379 ///
1380 /// On many platforms, due to ABI constraints, terminators, even before register
1381 /// allocation, use physical registers. This creates an issue for us since
1382 /// physical registers at this point can not travel across basic
1383 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1384 /// when they enter functions and moves them through a sequence of copies back
1385 /// into the physical registers right before the terminator creating a
1386 /// ``Terminator Sequence''. This function is searching for the beginning of the
1387 /// terminator sequence so that we can ensure that we splice off not just the
1388 /// terminator, but additionally the copies that move the vregs into the
1389 /// physical registers.
1390 static MachineBasicBlock::iterator
1391 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1392   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1393   //
1394   if (SplitPoint == BB->begin())
1395     return SplitPoint;
1396
1397   MachineBasicBlock::iterator Start = BB->begin();
1398   MachineBasicBlock::iterator Previous = SplitPoint;
1399   --Previous;
1400
1401   while (MIIsInTerminatorSequence(Previous)) {
1402     SplitPoint = Previous;
1403     if (Previous == Start)
1404       break;
1405     --Previous;
1406   }
1407
1408   return SplitPoint;
1409 }
1410
1411 void
1412 SelectionDAGISel::FinishBasicBlock() {
1413
1414   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1415                << FuncInfo->PHINodesToUpdate.size() << "\n";
1416         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1417           dbgs() << "Node " << i << " : ("
1418                  << FuncInfo->PHINodesToUpdate[i].first
1419                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1420
1421   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1422   // PHI nodes in successors.
1423   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1424     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1425     assert(PHI->isPHI() &&
1426            "This is not a machine PHI node that we are updating!");
1427     if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1428       continue;
1429     PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1430   }
1431
1432   // Handle stack protector.
1433   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1434     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1435     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1436
1437     // Find the split point to split the parent mbb. At the same time copy all
1438     // physical registers used in the tail of parent mbb into virtual registers
1439     // before the split point and back into physical registers after the split
1440     // point. This prevents us needing to deal with Live-ins and many other
1441     // register allocation issues caused by us splitting the parent mbb. The
1442     // register allocator will clean up said virtual copies later on.
1443     MachineBasicBlock::iterator SplitPoint =
1444       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1445
1446     // Splice the terminator of ParentMBB into SuccessMBB.
1447     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1448                        SplitPoint,
1449                        ParentMBB->end());
1450
1451     // Add compare/jump on neq/jump to the parent BB.
1452     FuncInfo->MBB = ParentMBB;
1453     FuncInfo->InsertPt = ParentMBB->end();
1454     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1455     CurDAG->setRoot(SDB->getRoot());
1456     SDB->clear();
1457     CodeGenAndEmitDAG();
1458
1459     // CodeGen Failure MBB if we have not codegened it yet.
1460     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1461     if (!FailureMBB->size()) {
1462       FuncInfo->MBB = FailureMBB;
1463       FuncInfo->InsertPt = FailureMBB->end();
1464       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1465       CurDAG->setRoot(SDB->getRoot());
1466       SDB->clear();
1467       CodeGenAndEmitDAG();
1468     }
1469
1470     // Clear the Per-BB State.
1471     SDB->SPDescriptor.resetPerBBState();
1472   }
1473
1474   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1475     // Lower header first, if it wasn't already lowered
1476     if (!SDB->BitTestCases[i].Emitted) {
1477       // Set the current basic block to the mbb we wish to insert the code into
1478       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1479       FuncInfo->InsertPt = FuncInfo->MBB->end();
1480       // Emit the code
1481       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1482       CurDAG->setRoot(SDB->getRoot());
1483       SDB->clear();
1484       CodeGenAndEmitDAG();
1485     }
1486
1487     uint32_t UnhandledWeight = 0;
1488     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1489       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1490
1491     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1492       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1493       // Set the current basic block to the mbb we wish to insert the code into
1494       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1495       FuncInfo->InsertPt = FuncInfo->MBB->end();
1496       // Emit the code
1497       if (j+1 != ej)
1498         SDB->visitBitTestCase(SDB->BitTestCases[i],
1499                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1500                               UnhandledWeight,
1501                               SDB->BitTestCases[i].Reg,
1502                               SDB->BitTestCases[i].Cases[j],
1503                               FuncInfo->MBB);
1504       else
1505         SDB->visitBitTestCase(SDB->BitTestCases[i],
1506                               SDB->BitTestCases[i].Default,
1507                               UnhandledWeight,
1508                               SDB->BitTestCases[i].Reg,
1509                               SDB->BitTestCases[i].Cases[j],
1510                               FuncInfo->MBB);
1511
1512
1513       CurDAG->setRoot(SDB->getRoot());
1514       SDB->clear();
1515       CodeGenAndEmitDAG();
1516     }
1517
1518     // Update PHI Nodes
1519     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1520          pi != pe; ++pi) {
1521       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1522       MachineBasicBlock *PHIBB = PHI->getParent();
1523       assert(PHI->isPHI() &&
1524              "This is not a machine PHI node that we are updating!");
1525       // This is "default" BB. We have two jumps to it. From "header" BB and
1526       // from last "case" BB.
1527       if (PHIBB == SDB->BitTestCases[i].Default)
1528         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1529            .addMBB(SDB->BitTestCases[i].Parent)
1530            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1531            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1532       // One of "cases" BB.
1533       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1534            j != ej; ++j) {
1535         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1536         if (cBB->isSuccessor(PHIBB))
1537           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1538       }
1539     }
1540   }
1541   SDB->BitTestCases.clear();
1542
1543   // If the JumpTable record is filled in, then we need to emit a jump table.
1544   // Updating the PHI nodes is tricky in this case, since we need to determine
1545   // whether the PHI is a successor of the range check MBB or the jump table MBB
1546   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1547     // Lower header first, if it wasn't already lowered
1548     if (!SDB->JTCases[i].first.Emitted) {
1549       // Set the current basic block to the mbb we wish to insert the code into
1550       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1551       FuncInfo->InsertPt = FuncInfo->MBB->end();
1552       // Emit the code
1553       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1554                                 FuncInfo->MBB);
1555       CurDAG->setRoot(SDB->getRoot());
1556       SDB->clear();
1557       CodeGenAndEmitDAG();
1558     }
1559
1560     // Set the current basic block to the mbb we wish to insert the code into
1561     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1562     FuncInfo->InsertPt = FuncInfo->MBB->end();
1563     // Emit the code
1564     SDB->visitJumpTable(SDB->JTCases[i].second);
1565     CurDAG->setRoot(SDB->getRoot());
1566     SDB->clear();
1567     CodeGenAndEmitDAG();
1568
1569     // Update PHI Nodes
1570     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1571          pi != pe; ++pi) {
1572       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1573       MachineBasicBlock *PHIBB = PHI->getParent();
1574       assert(PHI->isPHI() &&
1575              "This is not a machine PHI node that we are updating!");
1576       // "default" BB. We can go there only from header BB.
1577       if (PHIBB == SDB->JTCases[i].second.Default)
1578         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1579            .addMBB(SDB->JTCases[i].first.HeaderBB);
1580       // JT BB. Just iterate over successors here
1581       if (FuncInfo->MBB->isSuccessor(PHIBB))
1582         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1583     }
1584   }
1585   SDB->JTCases.clear();
1586
1587   // If we generated any switch lowering information, build and codegen any
1588   // additional DAGs necessary.
1589   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1590     // Set the current basic block to the mbb we wish to insert the code into
1591     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1592     FuncInfo->InsertPt = FuncInfo->MBB->end();
1593
1594     // Determine the unique successors.
1595     SmallVector<MachineBasicBlock *, 2> Succs;
1596     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1597     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1598       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1599
1600     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1601     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1602     CurDAG->setRoot(SDB->getRoot());
1603     SDB->clear();
1604     CodeGenAndEmitDAG();
1605
1606     // Remember the last block, now that any splitting is done, for use in
1607     // populating PHI nodes in successors.
1608     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1609
1610     // Handle any PHI nodes in successors of this chunk, as if we were coming
1611     // from the original BB before switch expansion.  Note that PHI nodes can
1612     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1613     // handle them the right number of times.
1614     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1615       FuncInfo->MBB = Succs[i];
1616       FuncInfo->InsertPt = FuncInfo->MBB->end();
1617       // FuncInfo->MBB may have been removed from the CFG if a branch was
1618       // constant folded.
1619       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1620         for (MachineBasicBlock::iterator
1621              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1622              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1623           MachineInstrBuilder PHI(*MF, MBBI);
1624           // This value for this PHI node is recorded in PHINodesToUpdate.
1625           for (unsigned pn = 0; ; ++pn) {
1626             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1627                    "Didn't find PHI entry!");
1628             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1629               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1630               break;
1631             }
1632           }
1633         }
1634       }
1635     }
1636   }
1637   SDB->SwitchCases.clear();
1638 }
1639
1640
1641 /// Create the scheduler. If a specific scheduler was specified
1642 /// via the SchedulerRegistry, use it, otherwise select the
1643 /// one preferred by the target.
1644 ///
1645 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1646   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1647
1648   if (!Ctor) {
1649     Ctor = ISHeuristic;
1650     RegisterScheduler::setDefault(Ctor);
1651   }
1652
1653   return Ctor(this, OptLevel);
1654 }
1655
1656 //===----------------------------------------------------------------------===//
1657 // Helper functions used by the generated instruction selector.
1658 //===----------------------------------------------------------------------===//
1659 // Calls to these methods are generated by tblgen.
1660
1661 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1662 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1663 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1664 /// specified in the .td file (e.g. 255).
1665 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1666                                     int64_t DesiredMaskS) const {
1667   const APInt &ActualMask = RHS->getAPIntValue();
1668   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1669
1670   // If the actual mask exactly matches, success!
1671   if (ActualMask == DesiredMask)
1672     return true;
1673
1674   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1675   if (ActualMask.intersects(~DesiredMask))
1676     return false;
1677
1678   // Otherwise, the DAG Combiner may have proven that the value coming in is
1679   // either already zero or is not demanded.  Check for known zero input bits.
1680   APInt NeededMask = DesiredMask & ~ActualMask;
1681   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1682     return true;
1683
1684   // TODO: check to see if missing bits are just not demanded.
1685
1686   // Otherwise, this pattern doesn't match.
1687   return false;
1688 }
1689
1690 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1691 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1692 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1693 /// specified in the .td file (e.g. 255).
1694 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1695                                    int64_t DesiredMaskS) const {
1696   const APInt &ActualMask = RHS->getAPIntValue();
1697   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1698
1699   // If the actual mask exactly matches, success!
1700   if (ActualMask == DesiredMask)
1701     return true;
1702
1703   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1704   if (ActualMask.intersects(~DesiredMask))
1705     return false;
1706
1707   // Otherwise, the DAG Combiner may have proven that the value coming in is
1708   // either already zero or is not demanded.  Check for known zero input bits.
1709   APInt NeededMask = DesiredMask & ~ActualMask;
1710
1711   APInt KnownZero, KnownOne;
1712   CurDAG->computeKnownBits(LHS, KnownZero, KnownOne);
1713
1714   // If all the missing bits in the or are already known to be set, match!
1715   if ((NeededMask & KnownOne) == NeededMask)
1716     return true;
1717
1718   // TODO: check to see if missing bits are just not demanded.
1719
1720   // Otherwise, this pattern doesn't match.
1721   return false;
1722 }
1723
1724 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1725 /// by tblgen.  Others should not call it.
1726 void SelectionDAGISel::
1727 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops, SDLoc DL) {
1728   std::vector<SDValue> InOps;
1729   std::swap(InOps, Ops);
1730
1731   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1732   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1733   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1734   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1735
1736   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1737   if (InOps[e-1].getValueType() == MVT::Glue)
1738     --e;  // Don't process a glue operand if it is here.
1739
1740   while (i != e) {
1741     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1742     if (!InlineAsm::isMemKind(Flags)) {
1743       // Just skip over this operand, copying the operands verbatim.
1744       Ops.insert(Ops.end(), InOps.begin()+i,
1745                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1746       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1747     } else {
1748       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1749              "Memory operand with multiple values?");
1750
1751       unsigned TiedToOperand;
1752       if (InlineAsm::isUseOperandTiedToDef(Flags, TiedToOperand)) {
1753         // We need the constraint ID from the operand this is tied to.
1754         unsigned CurOp = InlineAsm::Op_FirstOperand;
1755         Flags = cast<ConstantSDNode>(InOps[CurOp])->getZExtValue();
1756         for (; TiedToOperand; --TiedToOperand) {
1757           CurOp += InlineAsm::getNumOperandRegisters(Flags)+1;
1758           Flags = cast<ConstantSDNode>(InOps[CurOp])->getZExtValue();
1759         }
1760       }
1761
1762       // Otherwise, this is a memory operand.  Ask the target to select it.
1763       std::vector<SDValue> SelOps;
1764       if (SelectInlineAsmMemoryOperand(InOps[i+1],
1765                                        InlineAsm::getMemoryConstraintID(Flags),
1766                                        SelOps))
1767         report_fatal_error("Could not match memory address.  Inline asm"
1768                            " failure!");
1769
1770       // Add this to the output node.
1771       unsigned NewFlags =
1772         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1773       Ops.push_back(CurDAG->getTargetConstant(NewFlags, DL, MVT::i32));
1774       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1775       i += 2;
1776     }
1777   }
1778
1779   // Add the glue input back if present.
1780   if (e != InOps.size())
1781     Ops.push_back(InOps.back());
1782 }
1783
1784 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1785 /// SDNode.
1786 ///
1787 static SDNode *findGlueUse(SDNode *N) {
1788   unsigned FlagResNo = N->getNumValues()-1;
1789   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1790     SDUse &Use = I.getUse();
1791     if (Use.getResNo() == FlagResNo)
1792       return Use.getUser();
1793   }
1794   return nullptr;
1795 }
1796
1797 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1798 /// This function recursively traverses up the operand chain, ignoring
1799 /// certain nodes.
1800 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1801                           SDNode *Root, SmallPtrSetImpl<SDNode*> &Visited,
1802                           bool IgnoreChains) {
1803   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1804   // greater than all of its (recursive) operands.  If we scan to a point where
1805   // 'use' is smaller than the node we're scanning for, then we know we will
1806   // never find it.
1807   //
1808   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1809   // happen because we scan down to newly selected nodes in the case of glue
1810   // uses.
1811   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1812     return false;
1813
1814   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1815   // won't fail if we scan it again.
1816   if (!Visited.insert(Use).second)
1817     return false;
1818
1819   for (const SDValue &Op : Use->op_values()) {
1820     // Ignore chain uses, they are validated by HandleMergeInputChains.
1821     if (Op.getValueType() == MVT::Other && IgnoreChains)
1822       continue;
1823
1824     SDNode *N = Op.getNode();
1825     if (N == Def) {
1826       if (Use == ImmedUse || Use == Root)
1827         continue;  // We are not looking for immediate use.
1828       assert(N != Root);
1829       return true;
1830     }
1831
1832     // Traverse up the operand chain.
1833     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1834       return true;
1835   }
1836   return false;
1837 }
1838
1839 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1840 /// operand node N of U during instruction selection that starts at Root.
1841 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1842                                           SDNode *Root) const {
1843   if (OptLevel == CodeGenOpt::None) return false;
1844   return N.hasOneUse();
1845 }
1846
1847 /// IsLegalToFold - Returns true if the specific operand node N of
1848 /// U can be folded during instruction selection that starts at Root.
1849 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1850                                      CodeGenOpt::Level OptLevel,
1851                                      bool IgnoreChains) {
1852   if (OptLevel == CodeGenOpt::None) return false;
1853
1854   // If Root use can somehow reach N through a path that that doesn't contain
1855   // U then folding N would create a cycle. e.g. In the following
1856   // diagram, Root can reach N through X. If N is folded into into Root, then
1857   // X is both a predecessor and a successor of U.
1858   //
1859   //          [N*]           //
1860   //         ^   ^           //
1861   //        /     \          //
1862   //      [U*]    [X]?       //
1863   //        ^     ^          //
1864   //         \   /           //
1865   //          \ /            //
1866   //         [Root*]         //
1867   //
1868   // * indicates nodes to be folded together.
1869   //
1870   // If Root produces glue, then it gets (even more) interesting. Since it
1871   // will be "glued" together with its glue use in the scheduler, we need to
1872   // check if it might reach N.
1873   //
1874   //          [N*]           //
1875   //         ^   ^           //
1876   //        /     \          //
1877   //      [U*]    [X]?       //
1878   //        ^       ^        //
1879   //         \       \       //
1880   //          \      |       //
1881   //         [Root*] |       //
1882   //          ^      |       //
1883   //          f      |       //
1884   //          |      /       //
1885   //         [Y]    /        //
1886   //           ^   /         //
1887   //           f  /          //
1888   //           | /           //
1889   //          [GU]           //
1890   //
1891   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1892   // (call it Fold), then X is a predecessor of GU and a successor of
1893   // Fold. But since Fold and GU are glued together, this will create
1894   // a cycle in the scheduling graph.
1895
1896   // If the node has glue, walk down the graph to the "lowest" node in the
1897   // glueged set.
1898   EVT VT = Root->getValueType(Root->getNumValues()-1);
1899   while (VT == MVT::Glue) {
1900     SDNode *GU = findGlueUse(Root);
1901     if (!GU)
1902       break;
1903     Root = GU;
1904     VT = Root->getValueType(Root->getNumValues()-1);
1905
1906     // If our query node has a glue result with a use, we've walked up it.  If
1907     // the user (which has already been selected) has a chain or indirectly uses
1908     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1909     // this, we cannot ignore chains in this predicate.
1910     IgnoreChains = false;
1911   }
1912
1913
1914   SmallPtrSet<SDNode*, 16> Visited;
1915   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1916 }
1917
1918 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1919   SDLoc DL(N);
1920
1921   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1922   SelectInlineAsmMemoryOperands(Ops, DL);
1923
1924   const EVT VTs[] = {MVT::Other, MVT::Glue};
1925   SDValue New = CurDAG->getNode(ISD::INLINEASM, DL, VTs, Ops);
1926   New->setNodeId(-1);
1927   return New.getNode();
1928 }
1929
1930 SDNode
1931 *SelectionDAGISel::Select_READ_REGISTER(SDNode *Op) {
1932   SDLoc dl(Op);
1933   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(1));
1934   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1935   unsigned Reg =
1936       TLI->getRegisterByName(RegStr->getString().data(), Op->getValueType(0),
1937                              *CurDAG);
1938   SDValue New = CurDAG->getCopyFromReg(
1939                         Op->getOperand(0), dl, Reg, Op->getValueType(0));
1940   New->setNodeId(-1);
1941   return New.getNode();
1942 }
1943
1944 SDNode
1945 *SelectionDAGISel::Select_WRITE_REGISTER(SDNode *Op) {
1946   SDLoc dl(Op);
1947   MDNodeSDNode *MD = dyn_cast<MDNodeSDNode>(Op->getOperand(1));
1948   const MDString *RegStr = dyn_cast<MDString>(MD->getMD()->getOperand(0));
1949   unsigned Reg = TLI->getRegisterByName(RegStr->getString().data(),
1950                                         Op->getOperand(2).getValueType(),
1951                                         *CurDAG);
1952   SDValue New = CurDAG->getCopyToReg(
1953                         Op->getOperand(0), dl, Reg, Op->getOperand(2));
1954   New->setNodeId(-1);
1955   return New.getNode();
1956 }
1957
1958
1959
1960 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1961   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1962 }
1963
1964 /// GetVBR - decode a vbr encoding whose top bit is set.
1965 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1966 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1967   assert(Val >= 128 && "Not a VBR");
1968   Val &= 127;  // Remove first vbr bit.
1969
1970   unsigned Shift = 7;
1971   uint64_t NextBits;
1972   do {
1973     NextBits = MatcherTable[Idx++];
1974     Val |= (NextBits&127) << Shift;
1975     Shift += 7;
1976   } while (NextBits & 128);
1977
1978   return Val;
1979 }
1980
1981
1982 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1983 /// interior glue and chain results to use the new glue and chain results.
1984 void SelectionDAGISel::
1985 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1986                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1987                     SDValue InputGlue,
1988                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1989                     bool isMorphNodeTo) {
1990   SmallVector<SDNode*, 4> NowDeadNodes;
1991
1992   // Now that all the normal results are replaced, we replace the chain and
1993   // glue results if present.
1994   if (!ChainNodesMatched.empty()) {
1995     assert(InputChain.getNode() &&
1996            "Matched input chains but didn't produce a chain");
1997     // Loop over all of the nodes we matched that produced a chain result.
1998     // Replace all the chain results with the final chain we ended up with.
1999     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2000       SDNode *ChainNode = ChainNodesMatched[i];
2001
2002       // If this node was already deleted, don't look at it.
2003       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
2004         continue;
2005
2006       // Don't replace the results of the root node if we're doing a
2007       // MorphNodeTo.
2008       if (ChainNode == NodeToMatch && isMorphNodeTo)
2009         continue;
2010
2011       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
2012       if (ChainVal.getValueType() == MVT::Glue)
2013         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
2014       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
2015       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
2016
2017       // If the node became dead and we haven't already seen it, delete it.
2018       if (ChainNode->use_empty() &&
2019           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
2020         NowDeadNodes.push_back(ChainNode);
2021     }
2022   }
2023
2024   // If the result produces glue, update any glue results in the matched
2025   // pattern with the glue result.
2026   if (InputGlue.getNode()) {
2027     // Handle any interior nodes explicitly marked.
2028     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
2029       SDNode *FRN = GlueResultNodesMatched[i];
2030
2031       // If this node was already deleted, don't look at it.
2032       if (FRN->getOpcode() == ISD::DELETED_NODE)
2033         continue;
2034
2035       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
2036              "Doesn't have a glue result");
2037       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
2038                                         InputGlue);
2039
2040       // If the node became dead and we haven't already seen it, delete it.
2041       if (FRN->use_empty() &&
2042           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
2043         NowDeadNodes.push_back(FRN);
2044     }
2045   }
2046
2047   if (!NowDeadNodes.empty())
2048     CurDAG->RemoveDeadNodes(NowDeadNodes);
2049
2050   DEBUG(dbgs() << "ISEL: Match complete!\n");
2051 }
2052
2053 enum ChainResult {
2054   CR_Simple,
2055   CR_InducesCycle,
2056   CR_LeadsToInteriorNode
2057 };
2058
2059 /// WalkChainUsers - Walk down the users of the specified chained node that is
2060 /// part of the pattern we're matching, looking at all of the users we find.
2061 /// This determines whether something is an interior node, whether we have a
2062 /// non-pattern node in between two pattern nodes (which prevent folding because
2063 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
2064 /// between pattern nodes (in which case the TF becomes part of the pattern).
2065 ///
2066 /// The walk we do here is guaranteed to be small because we quickly get down to
2067 /// already selected nodes "below" us.
2068 static ChainResult
2069 WalkChainUsers(const SDNode *ChainedNode,
2070                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
2071                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
2072   ChainResult Result = CR_Simple;
2073
2074   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
2075          E = ChainedNode->use_end(); UI != E; ++UI) {
2076     // Make sure the use is of the chain, not some other value we produce.
2077     if (UI.getUse().getValueType() != MVT::Other) continue;
2078
2079     SDNode *User = *UI;
2080
2081     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
2082       continue;
2083
2084     // If we see an already-selected machine node, then we've gone beyond the
2085     // pattern that we're selecting down into the already selected chunk of the
2086     // DAG.
2087     unsigned UserOpcode = User->getOpcode();
2088     if (User->isMachineOpcode() ||
2089         UserOpcode == ISD::CopyToReg ||
2090         UserOpcode == ISD::CopyFromReg ||
2091         UserOpcode == ISD::INLINEASM ||
2092         UserOpcode == ISD::EH_LABEL ||
2093         UserOpcode == ISD::LIFETIME_START ||
2094         UserOpcode == ISD::LIFETIME_END) {
2095       // If their node ID got reset to -1 then they've already been selected.
2096       // Treat them like a MachineOpcode.
2097       if (User->getNodeId() == -1)
2098         continue;
2099     }
2100
2101     // If we have a TokenFactor, we handle it specially.
2102     if (User->getOpcode() != ISD::TokenFactor) {
2103       // If the node isn't a token factor and isn't part of our pattern, then it
2104       // must be a random chained node in between two nodes we're selecting.
2105       // This happens when we have something like:
2106       //   x = load ptr
2107       //   call
2108       //   y = x+4
2109       //   store y -> ptr
2110       // Because we structurally match the load/store as a read/modify/write,
2111       // but the call is chained between them.  We cannot fold in this case
2112       // because it would induce a cycle in the graph.
2113       if (!std::count(ChainedNodesInPattern.begin(),
2114                       ChainedNodesInPattern.end(), User))
2115         return CR_InducesCycle;
2116
2117       // Otherwise we found a node that is part of our pattern.  For example in:
2118       //   x = load ptr
2119       //   y = x+4
2120       //   store y -> ptr
2121       // This would happen when we're scanning down from the load and see the
2122       // store as a user.  Record that there is a use of ChainedNode that is
2123       // part of the pattern and keep scanning uses.
2124       Result = CR_LeadsToInteriorNode;
2125       InteriorChainedNodes.push_back(User);
2126       continue;
2127     }
2128
2129     // If we found a TokenFactor, there are two cases to consider: first if the
2130     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
2131     // uses of the TF are in our pattern) we just want to ignore it.  Second,
2132     // the TokenFactor can be sandwiched in between two chained nodes, like so:
2133     //     [Load chain]
2134     //         ^
2135     //         |
2136     //       [Load]
2137     //       ^    ^
2138     //       |    \                    DAG's like cheese
2139     //      /       \                       do you?
2140     //     /         |
2141     // [TokenFactor] [Op]
2142     //     ^          ^
2143     //     |          |
2144     //      \        /
2145     //       \      /
2146     //       [Store]
2147     //
2148     // In this case, the TokenFactor becomes part of our match and we rewrite it
2149     // as a new TokenFactor.
2150     //
2151     // To distinguish these two cases, do a recursive walk down the uses.
2152     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
2153     case CR_Simple:
2154       // If the uses of the TokenFactor are just already-selected nodes, ignore
2155       // it, it is "below" our pattern.
2156       continue;
2157     case CR_InducesCycle:
2158       // If the uses of the TokenFactor lead to nodes that are not part of our
2159       // pattern that are not selected, folding would turn this into a cycle,
2160       // bail out now.
2161       return CR_InducesCycle;
2162     case CR_LeadsToInteriorNode:
2163       break;  // Otherwise, keep processing.
2164     }
2165
2166     // Okay, we know we're in the interesting interior case.  The TokenFactor
2167     // is now going to be considered part of the pattern so that we rewrite its
2168     // uses (it may have uses that are not part of the pattern) with the
2169     // ultimate chain result of the generated code.  We will also add its chain
2170     // inputs as inputs to the ultimate TokenFactor we create.
2171     Result = CR_LeadsToInteriorNode;
2172     ChainedNodesInPattern.push_back(User);
2173     InteriorChainedNodes.push_back(User);
2174     continue;
2175   }
2176
2177   return Result;
2178 }
2179
2180 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
2181 /// operation for when the pattern matched at least one node with a chains.  The
2182 /// input vector contains a list of all of the chained nodes that we match.  We
2183 /// must determine if this is a valid thing to cover (i.e. matching it won't
2184 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
2185 /// be used as the input node chain for the generated nodes.
2186 static SDValue
2187 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
2188                        SelectionDAG *CurDAG) {
2189   // Walk all of the chained nodes we've matched, recursively scanning down the
2190   // users of the chain result. This adds any TokenFactor nodes that are caught
2191   // in between chained nodes to the chained and interior nodes list.
2192   SmallVector<SDNode*, 3> InteriorChainedNodes;
2193   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2194     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
2195                        InteriorChainedNodes) == CR_InducesCycle)
2196       return SDValue(); // Would induce a cycle.
2197   }
2198
2199   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
2200   // that we are interested in.  Form our input TokenFactor node.
2201   SmallVector<SDValue, 3> InputChains;
2202   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2203     // Add the input chain of this node to the InputChains list (which will be
2204     // the operands of the generated TokenFactor) if it's not an interior node.
2205     SDNode *N = ChainNodesMatched[i];
2206     if (N->getOpcode() != ISD::TokenFactor) {
2207       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2208         continue;
2209
2210       // Otherwise, add the input chain.
2211       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2212       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2213       InputChains.push_back(InChain);
2214       continue;
2215     }
2216
2217     // If we have a token factor, we want to add all inputs of the token factor
2218     // that are not part of the pattern we're matching.
2219     for (const SDValue &Op : N->op_values()) {
2220       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2221                       Op.getNode()))
2222         InputChains.push_back(Op);
2223     }
2224   }
2225
2226   if (InputChains.size() == 1)
2227     return InputChains[0];
2228   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2229                          MVT::Other, InputChains);
2230 }
2231
2232 /// MorphNode - Handle morphing a node in place for the selector.
2233 SDNode *SelectionDAGISel::
2234 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2235           ArrayRef<SDValue> Ops, unsigned EmitNodeInfo) {
2236   // It is possible we're using MorphNodeTo to replace a node with no
2237   // normal results with one that has a normal result (or we could be
2238   // adding a chain) and the input could have glue and chains as well.
2239   // In this case we need to shift the operands down.
2240   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2241   // than the old isel though.
2242   int OldGlueResultNo = -1, OldChainResultNo = -1;
2243
2244   unsigned NTMNumResults = Node->getNumValues();
2245   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2246     OldGlueResultNo = NTMNumResults-1;
2247     if (NTMNumResults != 1 &&
2248         Node->getValueType(NTMNumResults-2) == MVT::Other)
2249       OldChainResultNo = NTMNumResults-2;
2250   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2251     OldChainResultNo = NTMNumResults-1;
2252
2253   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2254   // that this deletes operands of the old node that become dead.
2255   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops);
2256
2257   // MorphNodeTo can operate in two ways: if an existing node with the
2258   // specified operands exists, it can just return it.  Otherwise, it
2259   // updates the node in place to have the requested operands.
2260   if (Res == Node) {
2261     // If we updated the node in place, reset the node ID.  To the isel,
2262     // this should be just like a newly allocated machine node.
2263     Res->setNodeId(-1);
2264   }
2265
2266   unsigned ResNumResults = Res->getNumValues();
2267   // Move the glue if needed.
2268   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2269       (unsigned)OldGlueResultNo != ResNumResults-1)
2270     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2271                                       SDValue(Res, ResNumResults-1));
2272
2273   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2274     --ResNumResults;
2275
2276   // Move the chain reference if needed.
2277   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2278       (unsigned)OldChainResultNo != ResNumResults-1)
2279     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2280                                       SDValue(Res, ResNumResults-1));
2281
2282   // Otherwise, no replacement happened because the node already exists. Replace
2283   // Uses of the old node with the new one.
2284   if (Res != Node)
2285     CurDAG->ReplaceAllUsesWith(Node, Res);
2286
2287   return Res;
2288 }
2289
2290 /// CheckSame - Implements OP_CheckSame.
2291 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2292 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2293           SDValue N,
2294           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2295   // Accept if it is exactly the same as a previously recorded node.
2296   unsigned RecNo = MatcherTable[MatcherIndex++];
2297   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2298   return N == RecordedNodes[RecNo].first;
2299 }
2300
2301 /// CheckChildSame - Implements OP_CheckChildXSame.
2302 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2303 CheckChildSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2304              SDValue N,
2305              const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes,
2306              unsigned ChildNo) {
2307   if (ChildNo >= N.getNumOperands())
2308     return false;  // Match fails if out of range child #.
2309   return ::CheckSame(MatcherTable, MatcherIndex, N.getOperand(ChildNo),
2310                      RecordedNodes);
2311 }
2312
2313 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2314 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2315 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2316                       const SelectionDAGISel &SDISel) {
2317   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2318 }
2319
2320 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2321 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2322 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2323                    const SelectionDAGISel &SDISel, SDNode *N) {
2324   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2325 }
2326
2327 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2328 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2329             SDNode *N) {
2330   uint16_t Opc = MatcherTable[MatcherIndex++];
2331   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2332   return N->getOpcode() == Opc;
2333 }
2334
2335 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2336 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex, SDValue N,
2337           const TargetLowering *TLI, const DataLayout &DL) {
2338   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2339   if (N.getValueType() == VT) return true;
2340
2341   // Handle the case when VT is iPTR.
2342   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy(DL);
2343 }
2344
2345 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2346 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2347                SDValue N, const TargetLowering *TLI, const DataLayout &DL,
2348                unsigned ChildNo) {
2349   if (ChildNo >= N.getNumOperands())
2350     return false;  // Match fails if out of range child #.
2351   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI,
2352                      DL);
2353 }
2354
2355 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2356 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2357               SDValue N) {
2358   return cast<CondCodeSDNode>(N)->get() ==
2359       (ISD::CondCode)MatcherTable[MatcherIndex++];
2360 }
2361
2362 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2363 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2364                SDValue N, const TargetLowering *TLI, const DataLayout &DL) {
2365   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2366   if (cast<VTSDNode>(N)->getVT() == VT)
2367     return true;
2368
2369   // Handle the case when VT is iPTR.
2370   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy(DL);
2371 }
2372
2373 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2374 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2375              SDValue N) {
2376   int64_t Val = MatcherTable[MatcherIndex++];
2377   if (Val & 128)
2378     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2379
2380   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2381   return C && C->getSExtValue() == Val;
2382 }
2383
2384 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2385 CheckChildInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2386                   SDValue N, unsigned ChildNo) {
2387   if (ChildNo >= N.getNumOperands())
2388     return false;  // Match fails if out of range child #.
2389   return ::CheckInteger(MatcherTable, MatcherIndex, N.getOperand(ChildNo));
2390 }
2391
2392 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2393 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2394             SDValue N, const SelectionDAGISel &SDISel) {
2395   int64_t Val = MatcherTable[MatcherIndex++];
2396   if (Val & 128)
2397     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2398
2399   if (N->getOpcode() != ISD::AND) return false;
2400
2401   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2402   return C && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2403 }
2404
2405 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2406 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2407            SDValue N, const SelectionDAGISel &SDISel) {
2408   int64_t Val = MatcherTable[MatcherIndex++];
2409   if (Val & 128)
2410     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2411
2412   if (N->getOpcode() != ISD::OR) return false;
2413
2414   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2415   return C && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2416 }
2417
2418 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2419 /// scope, evaluate the current node.  If the current predicate is known to
2420 /// fail, set Result=true and return anything.  If the current predicate is
2421 /// known to pass, set Result=false and return the MatcherIndex to continue
2422 /// with.  If the current predicate is unknown, set Result=false and return the
2423 /// MatcherIndex to continue with.
2424 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2425                                        unsigned Index, SDValue N,
2426                                        bool &Result,
2427                                        const SelectionDAGISel &SDISel,
2428                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2429   switch (Table[Index++]) {
2430   default:
2431     Result = false;
2432     return Index-1;  // Could not evaluate this predicate.
2433   case SelectionDAGISel::OPC_CheckSame:
2434     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2435     return Index;
2436   case SelectionDAGISel::OPC_CheckChild0Same:
2437   case SelectionDAGISel::OPC_CheckChild1Same:
2438   case SelectionDAGISel::OPC_CheckChild2Same:
2439   case SelectionDAGISel::OPC_CheckChild3Same:
2440     Result = !::CheckChildSame(Table, Index, N, RecordedNodes,
2441                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Same);
2442     return Index;
2443   case SelectionDAGISel::OPC_CheckPatternPredicate:
2444     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2445     return Index;
2446   case SelectionDAGISel::OPC_CheckPredicate:
2447     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2448     return Index;
2449   case SelectionDAGISel::OPC_CheckOpcode:
2450     Result = !::CheckOpcode(Table, Index, N.getNode());
2451     return Index;
2452   case SelectionDAGISel::OPC_CheckType:
2453     Result = !::CheckType(Table, Index, N, SDISel.TLI,
2454                           SDISel.CurDAG->getDataLayout());
2455     return Index;
2456   case SelectionDAGISel::OPC_CheckChild0Type:
2457   case SelectionDAGISel::OPC_CheckChild1Type:
2458   case SelectionDAGISel::OPC_CheckChild2Type:
2459   case SelectionDAGISel::OPC_CheckChild3Type:
2460   case SelectionDAGISel::OPC_CheckChild4Type:
2461   case SelectionDAGISel::OPC_CheckChild5Type:
2462   case SelectionDAGISel::OPC_CheckChild6Type:
2463   case SelectionDAGISel::OPC_CheckChild7Type:
2464     Result = !::CheckChildType(
2465                  Table, Index, N, SDISel.TLI, SDISel.CurDAG->getDataLayout(),
2466                  Table[Index - 1] - SelectionDAGISel::OPC_CheckChild0Type);
2467     return Index;
2468   case SelectionDAGISel::OPC_CheckCondCode:
2469     Result = !::CheckCondCode(Table, Index, N);
2470     return Index;
2471   case SelectionDAGISel::OPC_CheckValueType:
2472     Result = !::CheckValueType(Table, Index, N, SDISel.TLI,
2473                                SDISel.CurDAG->getDataLayout());
2474     return Index;
2475   case SelectionDAGISel::OPC_CheckInteger:
2476     Result = !::CheckInteger(Table, Index, N);
2477     return Index;
2478   case SelectionDAGISel::OPC_CheckChild0Integer:
2479   case SelectionDAGISel::OPC_CheckChild1Integer:
2480   case SelectionDAGISel::OPC_CheckChild2Integer:
2481   case SelectionDAGISel::OPC_CheckChild3Integer:
2482   case SelectionDAGISel::OPC_CheckChild4Integer:
2483     Result = !::CheckChildInteger(Table, Index, N,
2484                      Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Integer);
2485     return Index;
2486   case SelectionDAGISel::OPC_CheckAndImm:
2487     Result = !::CheckAndImm(Table, Index, N, SDISel);
2488     return Index;
2489   case SelectionDAGISel::OPC_CheckOrImm:
2490     Result = !::CheckOrImm(Table, Index, N, SDISel);
2491     return Index;
2492   }
2493 }
2494
2495 namespace {
2496
2497 struct MatchScope {
2498   /// FailIndex - If this match fails, this is the index to continue with.
2499   unsigned FailIndex;
2500
2501   /// NodeStack - The node stack when the scope was formed.
2502   SmallVector<SDValue, 4> NodeStack;
2503
2504   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2505   unsigned NumRecordedNodes;
2506
2507   /// NumMatchedMemRefs - The number of matched memref entries.
2508   unsigned NumMatchedMemRefs;
2509
2510   /// InputChain/InputGlue - The current chain/glue
2511   SDValue InputChain, InputGlue;
2512
2513   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2514   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2515 };
2516
2517 /// \\brief A DAG update listener to keep the matching state
2518 /// (i.e. RecordedNodes and MatchScope) uptodate if the target is allowed to
2519 /// change the DAG while matching.  X86 addressing mode matcher is an example
2520 /// for this.
2521 class MatchStateUpdater : public SelectionDAG::DAGUpdateListener
2522 {
2523       SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes;
2524       SmallVectorImpl<MatchScope> &MatchScopes;
2525 public:
2526   MatchStateUpdater(SelectionDAG &DAG,
2527                     SmallVectorImpl<std::pair<SDValue, SDNode*> > &RN,
2528                     SmallVectorImpl<MatchScope> &MS) :
2529     SelectionDAG::DAGUpdateListener(DAG),
2530     RecordedNodes(RN), MatchScopes(MS) { }
2531
2532   void NodeDeleted(SDNode *N, SDNode *E) override {
2533     // Some early-returns here to avoid the search if we deleted the node or
2534     // if the update comes from MorphNodeTo (MorphNodeTo is the last thing we
2535     // do, so it's unnecessary to update matching state at that point).
2536     // Neither of these can occur currently because we only install this
2537     // update listener during matching a complex patterns.
2538     if (!E || E->isMachineOpcode())
2539       return;
2540     // Performing linear search here does not matter because we almost never
2541     // run this code.  You'd have to have a CSE during complex pattern
2542     // matching.
2543     for (auto &I : RecordedNodes)
2544       if (I.first.getNode() == N)
2545         I.first.setNode(E);
2546
2547     for (auto &I : MatchScopes)
2548       for (auto &J : I.NodeStack)
2549         if (J.getNode() == N)
2550           J.setNode(E);
2551   }
2552 };
2553 }
2554
2555 SDNode *SelectionDAGISel::
2556 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2557                  unsigned TableSize) {
2558   // FIXME: Should these even be selected?  Handle these cases in the caller?
2559   switch (NodeToMatch->getOpcode()) {
2560   default:
2561     break;
2562   case ISD::EntryToken:       // These nodes remain the same.
2563   case ISD::BasicBlock:
2564   case ISD::Register:
2565   case ISD::RegisterMask:
2566   case ISD::HANDLENODE:
2567   case ISD::MDNODE_SDNODE:
2568   case ISD::TargetConstant:
2569   case ISD::TargetConstantFP:
2570   case ISD::TargetConstantPool:
2571   case ISD::TargetFrameIndex:
2572   case ISD::TargetExternalSymbol:
2573   case ISD::MCSymbol:
2574   case ISD::TargetBlockAddress:
2575   case ISD::TargetJumpTable:
2576   case ISD::TargetGlobalTLSAddress:
2577   case ISD::TargetGlobalAddress:
2578   case ISD::TokenFactor:
2579   case ISD::CopyFromReg:
2580   case ISD::CopyToReg:
2581   case ISD::EH_LABEL:
2582   case ISD::LIFETIME_START:
2583   case ISD::LIFETIME_END:
2584     NodeToMatch->setNodeId(-1); // Mark selected.
2585     return nullptr;
2586   case ISD::AssertSext:
2587   case ISD::AssertZext:
2588     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2589                                       NodeToMatch->getOperand(0));
2590     return nullptr;
2591   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2592   case ISD::READ_REGISTER: return Select_READ_REGISTER(NodeToMatch);
2593   case ISD::WRITE_REGISTER: return Select_WRITE_REGISTER(NodeToMatch);
2594   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2595   }
2596
2597   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2598
2599   // Set up the node stack with NodeToMatch as the only node on the stack.
2600   SmallVector<SDValue, 8> NodeStack;
2601   SDValue N = SDValue(NodeToMatch, 0);
2602   NodeStack.push_back(N);
2603
2604   // MatchScopes - Scopes used when matching, if a match failure happens, this
2605   // indicates where to continue checking.
2606   SmallVector<MatchScope, 8> MatchScopes;
2607
2608   // RecordedNodes - This is the set of nodes that have been recorded by the
2609   // state machine.  The second value is the parent of the node, or null if the
2610   // root is recorded.
2611   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2612
2613   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2614   // pattern.
2615   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2616
2617   // These are the current input chain and glue for use when generating nodes.
2618   // Various Emit operations change these.  For example, emitting a copytoreg
2619   // uses and updates these.
2620   SDValue InputChain, InputGlue;
2621
2622   // ChainNodesMatched - If a pattern matches nodes that have input/output
2623   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2624   // which ones they are.  The result is captured into this list so that we can
2625   // update the chain results when the pattern is complete.
2626   SmallVector<SDNode*, 3> ChainNodesMatched;
2627   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2628
2629   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2630         NodeToMatch->dump(CurDAG);
2631         dbgs() << '\n');
2632
2633   // Determine where to start the interpreter.  Normally we start at opcode #0,
2634   // but if the state machine starts with an OPC_SwitchOpcode, then we
2635   // accelerate the first lookup (which is guaranteed to be hot) with the
2636   // OpcodeOffset table.
2637   unsigned MatcherIndex = 0;
2638
2639   if (!OpcodeOffset.empty()) {
2640     // Already computed the OpcodeOffset table, just index into it.
2641     if (N.getOpcode() < OpcodeOffset.size())
2642       MatcherIndex = OpcodeOffset[N.getOpcode()];
2643     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2644
2645   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2646     // Otherwise, the table isn't computed, but the state machine does start
2647     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2648     // is the first time we're selecting an instruction.
2649     unsigned Idx = 1;
2650     while (1) {
2651       // Get the size of this case.
2652       unsigned CaseSize = MatcherTable[Idx++];
2653       if (CaseSize & 128)
2654         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2655       if (CaseSize == 0) break;
2656
2657       // Get the opcode, add the index to the table.
2658       uint16_t Opc = MatcherTable[Idx++];
2659       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2660       if (Opc >= OpcodeOffset.size())
2661         OpcodeOffset.resize((Opc+1)*2);
2662       OpcodeOffset[Opc] = Idx;
2663       Idx += CaseSize;
2664     }
2665
2666     // Okay, do the lookup for the first opcode.
2667     if (N.getOpcode() < OpcodeOffset.size())
2668       MatcherIndex = OpcodeOffset[N.getOpcode()];
2669   }
2670
2671   while (1) {
2672     assert(MatcherIndex < TableSize && "Invalid index");
2673 #ifndef NDEBUG
2674     unsigned CurrentOpcodeIndex = MatcherIndex;
2675 #endif
2676     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2677     switch (Opcode) {
2678     case OPC_Scope: {
2679       // Okay, the semantics of this operation are that we should push a scope
2680       // then evaluate the first child.  However, pushing a scope only to have
2681       // the first check fail (which then pops it) is inefficient.  If we can
2682       // determine immediately that the first check (or first several) will
2683       // immediately fail, don't even bother pushing a scope for them.
2684       unsigned FailIndex;
2685
2686       while (1) {
2687         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2688         if (NumToSkip & 128)
2689           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2690         // Found the end of the scope with no match.
2691         if (NumToSkip == 0) {
2692           FailIndex = 0;
2693           break;
2694         }
2695
2696         FailIndex = MatcherIndex+NumToSkip;
2697
2698         unsigned MatcherIndexOfPredicate = MatcherIndex;
2699         (void)MatcherIndexOfPredicate; // silence warning.
2700
2701         // If we can't evaluate this predicate without pushing a scope (e.g. if
2702         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2703         // push the scope and evaluate the full predicate chain.
2704         bool Result;
2705         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2706                                               Result, *this, RecordedNodes);
2707         if (!Result)
2708           break;
2709
2710         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2711                      << "index " << MatcherIndexOfPredicate
2712                      << ", continuing at " << FailIndex << "\n");
2713         ++NumDAGIselRetries;
2714
2715         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2716         // move to the next case.
2717         MatcherIndex = FailIndex;
2718       }
2719
2720       // If the whole scope failed to match, bail.
2721       if (FailIndex == 0) break;
2722
2723       // Push a MatchScope which indicates where to go if the first child fails
2724       // to match.
2725       MatchScope NewEntry;
2726       NewEntry.FailIndex = FailIndex;
2727       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2728       NewEntry.NumRecordedNodes = RecordedNodes.size();
2729       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2730       NewEntry.InputChain = InputChain;
2731       NewEntry.InputGlue = InputGlue;
2732       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2733       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2734       MatchScopes.push_back(NewEntry);
2735       continue;
2736     }
2737     case OPC_RecordNode: {
2738       // Remember this node, it may end up being an operand in the pattern.
2739       SDNode *Parent = nullptr;
2740       if (NodeStack.size() > 1)
2741         Parent = NodeStack[NodeStack.size()-2].getNode();
2742       RecordedNodes.push_back(std::make_pair(N, Parent));
2743       continue;
2744     }
2745
2746     case OPC_RecordChild0: case OPC_RecordChild1:
2747     case OPC_RecordChild2: case OPC_RecordChild3:
2748     case OPC_RecordChild4: case OPC_RecordChild5:
2749     case OPC_RecordChild6: case OPC_RecordChild7: {
2750       unsigned ChildNo = Opcode-OPC_RecordChild0;
2751       if (ChildNo >= N.getNumOperands())
2752         break;  // Match fails if out of range child #.
2753
2754       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2755                                              N.getNode()));
2756       continue;
2757     }
2758     case OPC_RecordMemRef:
2759       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2760       continue;
2761
2762     case OPC_CaptureGlueInput:
2763       // If the current node has an input glue, capture it in InputGlue.
2764       if (N->getNumOperands() != 0 &&
2765           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2766         InputGlue = N->getOperand(N->getNumOperands()-1);
2767       continue;
2768
2769     case OPC_MoveChild: {
2770       unsigned ChildNo = MatcherTable[MatcherIndex++];
2771       if (ChildNo >= N.getNumOperands())
2772         break;  // Match fails if out of range child #.
2773       N = N.getOperand(ChildNo);
2774       NodeStack.push_back(N);
2775       continue;
2776     }
2777
2778     case OPC_MoveParent:
2779       // Pop the current node off the NodeStack.
2780       NodeStack.pop_back();
2781       assert(!NodeStack.empty() && "Node stack imbalance!");
2782       N = NodeStack.back();
2783       continue;
2784
2785     case OPC_CheckSame:
2786       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2787       continue;
2788
2789     case OPC_CheckChild0Same: case OPC_CheckChild1Same:
2790     case OPC_CheckChild2Same: case OPC_CheckChild3Same:
2791       if (!::CheckChildSame(MatcherTable, MatcherIndex, N, RecordedNodes,
2792                             Opcode-OPC_CheckChild0Same))
2793         break;
2794       continue;
2795
2796     case OPC_CheckPatternPredicate:
2797       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2798       continue;
2799     case OPC_CheckPredicate:
2800       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2801                                 N.getNode()))
2802         break;
2803       continue;
2804     case OPC_CheckComplexPat: {
2805       unsigned CPNum = MatcherTable[MatcherIndex++];
2806       unsigned RecNo = MatcherTable[MatcherIndex++];
2807       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2808
2809       // If target can modify DAG during matching, keep the matching state
2810       // consistent.
2811       std::unique_ptr<MatchStateUpdater> MSU;
2812       if (ComplexPatternFuncMutatesDAG())
2813         MSU.reset(new MatchStateUpdater(*CurDAG, RecordedNodes,
2814                                         MatchScopes));
2815
2816       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2817                                RecordedNodes[RecNo].first, CPNum,
2818                                RecordedNodes))
2819         break;
2820       continue;
2821     }
2822     case OPC_CheckOpcode:
2823       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2824       continue;
2825
2826     case OPC_CheckType:
2827       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI,
2828                        CurDAG->getDataLayout()))
2829         break;
2830       continue;
2831
2832     case OPC_SwitchOpcode: {
2833       unsigned CurNodeOpcode = N.getOpcode();
2834       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2835       unsigned CaseSize;
2836       while (1) {
2837         // Get the size of this case.
2838         CaseSize = MatcherTable[MatcherIndex++];
2839         if (CaseSize & 128)
2840           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2841         if (CaseSize == 0) break;
2842
2843         uint16_t Opc = MatcherTable[MatcherIndex++];
2844         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2845
2846         // If the opcode matches, then we will execute this case.
2847         if (CurNodeOpcode == Opc)
2848           break;
2849
2850         // Otherwise, skip over this case.
2851         MatcherIndex += CaseSize;
2852       }
2853
2854       // If no cases matched, bail out.
2855       if (CaseSize == 0) break;
2856
2857       // Otherwise, execute the case we found.
2858       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2859                    << " to " << MatcherIndex << "\n");
2860       continue;
2861     }
2862
2863     case OPC_SwitchType: {
2864       MVT CurNodeVT = N.getSimpleValueType();
2865       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2866       unsigned CaseSize;
2867       while (1) {
2868         // Get the size of this case.
2869         CaseSize = MatcherTable[MatcherIndex++];
2870         if (CaseSize & 128)
2871           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2872         if (CaseSize == 0) break;
2873
2874         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2875         if (CaseVT == MVT::iPTR)
2876           CaseVT = TLI->getPointerTy(CurDAG->getDataLayout());
2877
2878         // If the VT matches, then we will execute this case.
2879         if (CurNodeVT == CaseVT)
2880           break;
2881
2882         // Otherwise, skip over this case.
2883         MatcherIndex += CaseSize;
2884       }
2885
2886       // If no cases matched, bail out.
2887       if (CaseSize == 0) break;
2888
2889       // Otherwise, execute the case we found.
2890       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2891                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2892       continue;
2893     }
2894     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2895     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2896     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2897     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2898       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2899                             CurDAG->getDataLayout(),
2900                             Opcode - OPC_CheckChild0Type))
2901         break;
2902       continue;
2903     case OPC_CheckCondCode:
2904       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2905       continue;
2906     case OPC_CheckValueType:
2907       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI,
2908                             CurDAG->getDataLayout()))
2909         break;
2910       continue;
2911     case OPC_CheckInteger:
2912       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2913       continue;
2914     case OPC_CheckChild0Integer: case OPC_CheckChild1Integer:
2915     case OPC_CheckChild2Integer: case OPC_CheckChild3Integer:
2916     case OPC_CheckChild4Integer:
2917       if (!::CheckChildInteger(MatcherTable, MatcherIndex, N,
2918                                Opcode-OPC_CheckChild0Integer)) break;
2919       continue;
2920     case OPC_CheckAndImm:
2921       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2922       continue;
2923     case OPC_CheckOrImm:
2924       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2925       continue;
2926
2927     case OPC_CheckFoldableChainNode: {
2928       assert(NodeStack.size() != 1 && "No parent node");
2929       // Verify that all intermediate nodes between the root and this one have
2930       // a single use.
2931       bool HasMultipleUses = false;
2932       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2933         if (!NodeStack[i].hasOneUse()) {
2934           HasMultipleUses = true;
2935           break;
2936         }
2937       if (HasMultipleUses) break;
2938
2939       // Check to see that the target thinks this is profitable to fold and that
2940       // we can fold it without inducing cycles in the graph.
2941       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2942                               NodeToMatch) ||
2943           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2944                          NodeToMatch, OptLevel,
2945                          true/*We validate our own chains*/))
2946         break;
2947
2948       continue;
2949     }
2950     case OPC_EmitInteger: {
2951       MVT::SimpleValueType VT =
2952         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2953       int64_t Val = MatcherTable[MatcherIndex++];
2954       if (Val & 128)
2955         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2956       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2957                               CurDAG->getTargetConstant(Val, SDLoc(NodeToMatch),
2958                                                         VT), nullptr));
2959       continue;
2960     }
2961     case OPC_EmitRegister: {
2962       MVT::SimpleValueType VT =
2963         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2964       unsigned RegNo = MatcherTable[MatcherIndex++];
2965       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2966                               CurDAG->getRegister(RegNo, VT), nullptr));
2967       continue;
2968     }
2969     case OPC_EmitRegister2: {
2970       // For targets w/ more than 256 register names, the register enum
2971       // values are stored in two bytes in the matcher table (just like
2972       // opcodes).
2973       MVT::SimpleValueType VT =
2974         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2975       unsigned RegNo = MatcherTable[MatcherIndex++];
2976       RegNo |= MatcherTable[MatcherIndex++] << 8;
2977       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2978                               CurDAG->getRegister(RegNo, VT), nullptr));
2979       continue;
2980     }
2981
2982     case OPC_EmitConvertToTarget:  {
2983       // Convert from IMM/FPIMM to target version.
2984       unsigned RecNo = MatcherTable[MatcherIndex++];
2985       assert(RecNo < RecordedNodes.size() && "Invalid EmitConvertToTarget");
2986       SDValue Imm = RecordedNodes[RecNo].first;
2987
2988       if (Imm->getOpcode() == ISD::Constant) {
2989         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2990         Imm = CurDAG->getConstant(*Val, SDLoc(NodeToMatch), Imm.getValueType(),
2991                                   true);
2992       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2993         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2994         Imm = CurDAG->getConstantFP(*Val, SDLoc(NodeToMatch),
2995                                     Imm.getValueType(), true);
2996       }
2997
2998       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2999       continue;
3000     }
3001
3002     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
3003     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
3004       // These are space-optimized forms of OPC_EmitMergeInputChains.
3005       assert(!InputChain.getNode() &&
3006              "EmitMergeInputChains should be the first chain producing node");
3007       assert(ChainNodesMatched.empty() &&
3008              "Should only have one EmitMergeInputChains per match");
3009
3010       // Read all of the chained nodes.
3011       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
3012       assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
3013       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3014
3015       // FIXME: What if other value results of the node have uses not matched
3016       // by this pattern?
3017       if (ChainNodesMatched.back() != NodeToMatch &&
3018           !RecordedNodes[RecNo].first.hasOneUse()) {
3019         ChainNodesMatched.clear();
3020         break;
3021       }
3022
3023       // Merge the input chains if they are not intra-pattern references.
3024       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
3025
3026       if (!InputChain.getNode())
3027         break;  // Failed to merge.
3028       continue;
3029     }
3030
3031     case OPC_EmitMergeInputChains: {
3032       assert(!InputChain.getNode() &&
3033              "EmitMergeInputChains should be the first chain producing node");
3034       // This node gets a list of nodes we matched in the input that have
3035       // chains.  We want to token factor all of the input chains to these nodes
3036       // together.  However, if any of the input chains is actually one of the
3037       // nodes matched in this pattern, then we have an intra-match reference.
3038       // Ignore these because the newly token factored chain should not refer to
3039       // the old nodes.
3040       unsigned NumChains = MatcherTable[MatcherIndex++];
3041       assert(NumChains != 0 && "Can't TF zero chains");
3042
3043       assert(ChainNodesMatched.empty() &&
3044              "Should only have one EmitMergeInputChains per match");
3045
3046       // Read all of the chained nodes.
3047       for (unsigned i = 0; i != NumChains; ++i) {
3048         unsigned RecNo = MatcherTable[MatcherIndex++];
3049         assert(RecNo < RecordedNodes.size() && "Invalid EmitMergeInputChains");
3050         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
3051
3052         // FIXME: What if other value results of the node have uses not matched
3053         // by this pattern?
3054         if (ChainNodesMatched.back() != NodeToMatch &&
3055             !RecordedNodes[RecNo].first.hasOneUse()) {
3056           ChainNodesMatched.clear();
3057           break;
3058         }
3059       }
3060
3061       // If the inner loop broke out, the match fails.
3062       if (ChainNodesMatched.empty())
3063         break;
3064
3065       // Merge the input chains if they are not intra-pattern references.
3066       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
3067
3068       if (!InputChain.getNode())
3069         break;  // Failed to merge.
3070
3071       continue;
3072     }
3073
3074     case OPC_EmitCopyToReg: {
3075       unsigned RecNo = MatcherTable[MatcherIndex++];
3076       assert(RecNo < RecordedNodes.size() && "Invalid EmitCopyToReg");
3077       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
3078
3079       if (!InputChain.getNode())
3080         InputChain = CurDAG->getEntryNode();
3081
3082       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
3083                                         DestPhysReg, RecordedNodes[RecNo].first,
3084                                         InputGlue);
3085
3086       InputGlue = InputChain.getValue(1);
3087       continue;
3088     }
3089
3090     case OPC_EmitNodeXForm: {
3091       unsigned XFormNo = MatcherTable[MatcherIndex++];
3092       unsigned RecNo = MatcherTable[MatcherIndex++];
3093       assert(RecNo < RecordedNodes.size() && "Invalid EmitNodeXForm");
3094       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
3095       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, nullptr));
3096       continue;
3097     }
3098
3099     case OPC_EmitNode:
3100     case OPC_MorphNodeTo: {
3101       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
3102       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
3103       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
3104       // Get the result VT list.
3105       unsigned NumVTs = MatcherTable[MatcherIndex++];
3106       SmallVector<EVT, 4> VTs;
3107       for (unsigned i = 0; i != NumVTs; ++i) {
3108         MVT::SimpleValueType VT =
3109           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
3110         if (VT == MVT::iPTR)
3111           VT = TLI->getPointerTy(CurDAG->getDataLayout()).SimpleTy;
3112         VTs.push_back(VT);
3113       }
3114
3115       if (EmitNodeInfo & OPFL_Chain)
3116         VTs.push_back(MVT::Other);
3117       if (EmitNodeInfo & OPFL_GlueOutput)
3118         VTs.push_back(MVT::Glue);
3119
3120       // This is hot code, so optimize the two most common cases of 1 and 2
3121       // results.
3122       SDVTList VTList;
3123       if (VTs.size() == 1)
3124         VTList = CurDAG->getVTList(VTs[0]);
3125       else if (VTs.size() == 2)
3126         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
3127       else
3128         VTList = CurDAG->getVTList(VTs);
3129
3130       // Get the operand list.
3131       unsigned NumOps = MatcherTable[MatcherIndex++];
3132       SmallVector<SDValue, 8> Ops;
3133       for (unsigned i = 0; i != NumOps; ++i) {
3134         unsigned RecNo = MatcherTable[MatcherIndex++];
3135         if (RecNo & 128)
3136           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
3137
3138         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
3139         Ops.push_back(RecordedNodes[RecNo].first);
3140       }
3141
3142       // If there are variadic operands to add, handle them now.
3143       if (EmitNodeInfo & OPFL_VariadicInfo) {
3144         // Determine the start index to copy from.
3145         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
3146         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
3147         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
3148                "Invalid variadic node");
3149         // Copy all of the variadic operands, not including a potential glue
3150         // input.
3151         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
3152              i != e; ++i) {
3153           SDValue V = NodeToMatch->getOperand(i);
3154           if (V.getValueType() == MVT::Glue) break;
3155           Ops.push_back(V);
3156         }
3157       }
3158
3159       // If this has chain/glue inputs, add them.
3160       if (EmitNodeInfo & OPFL_Chain)
3161         Ops.push_back(InputChain);
3162       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != nullptr)
3163         Ops.push_back(InputGlue);
3164
3165       // Create the node.
3166       SDNode *Res = nullptr;
3167       if (Opcode != OPC_MorphNodeTo) {
3168         // If this is a normal EmitNode command, just create the new node and
3169         // add the results to the RecordedNodes list.
3170         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
3171                                      VTList, Ops);
3172
3173         // Add all the non-glue/non-chain results to the RecordedNodes list.
3174         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
3175           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
3176           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
3177                                                              nullptr));
3178         }
3179
3180       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
3181         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops, EmitNodeInfo);
3182       } else {
3183         // NodeToMatch was eliminated by CSE when the target changed the DAG.
3184         // We will visit the equivalent node later.
3185         DEBUG(dbgs() << "Node was eliminated by CSE\n");
3186         return nullptr;
3187       }
3188
3189       // If the node had chain/glue results, update our notion of the current
3190       // chain and glue.
3191       if (EmitNodeInfo & OPFL_GlueOutput) {
3192         InputGlue = SDValue(Res, VTs.size()-1);
3193         if (EmitNodeInfo & OPFL_Chain)
3194           InputChain = SDValue(Res, VTs.size()-2);
3195       } else if (EmitNodeInfo & OPFL_Chain)
3196         InputChain = SDValue(Res, VTs.size()-1);
3197
3198       // If the OPFL_MemRefs glue is set on this node, slap all of the
3199       // accumulated memrefs onto it.
3200       //
3201       // FIXME: This is vastly incorrect for patterns with multiple outputs
3202       // instructions that access memory and for ComplexPatterns that match
3203       // loads.
3204       if (EmitNodeInfo & OPFL_MemRefs) {
3205         // Only attach load or store memory operands if the generated
3206         // instruction may load or store.
3207         const MCInstrDesc &MCID = TII->get(TargetOpc);
3208         bool mayLoad = MCID.mayLoad();
3209         bool mayStore = MCID.mayStore();
3210
3211         unsigned NumMemRefs = 0;
3212         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3213                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3214           if ((*I)->isLoad()) {
3215             if (mayLoad)
3216               ++NumMemRefs;
3217           } else if ((*I)->isStore()) {
3218             if (mayStore)
3219               ++NumMemRefs;
3220           } else {
3221             ++NumMemRefs;
3222           }
3223         }
3224
3225         MachineSDNode::mmo_iterator MemRefs =
3226           MF->allocateMemRefsArray(NumMemRefs);
3227
3228         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
3229         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
3230                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
3231           if ((*I)->isLoad()) {
3232             if (mayLoad)
3233               *MemRefsPos++ = *I;
3234           } else if ((*I)->isStore()) {
3235             if (mayStore)
3236               *MemRefsPos++ = *I;
3237           } else {
3238             *MemRefsPos++ = *I;
3239           }
3240         }
3241
3242         cast<MachineSDNode>(Res)
3243           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
3244       }
3245
3246       DEBUG(dbgs() << "  "
3247                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
3248                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
3249
3250       // If this was a MorphNodeTo then we're completely done!
3251       if (Opcode == OPC_MorphNodeTo) {
3252         // Update chain and glue uses.
3253         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3254                             InputGlue, GlueResultNodesMatched, true);
3255         return Res;
3256       }