Revert r236546, "propagate IR-level fast-math-flags to DAG nodes (NFC)"
[oota-llvm.git] / lib / CodeGen / SelectionDAG / SelectionDAG.cpp
1 //===-- SelectionDAG.cpp - Implement the SelectionDAG data structures -----===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This implements the SelectionDAG class.
11 //
12 //===----------------------------------------------------------------------===//
13
14 #include "llvm/CodeGen/SelectionDAG.h"
15 #include "SDNodeDbgValue.h"
16 #include "llvm/ADT/SetVector.h"
17 #include "llvm/ADT/SmallPtrSet.h"
18 #include "llvm/ADT/SmallSet.h"
19 #include "llvm/ADT/SmallVector.h"
20 #include "llvm/ADT/StringExtras.h"
21 #include "llvm/Analysis/ValueTracking.h"
22 #include "llvm/CodeGen/MachineBasicBlock.h"
23 #include "llvm/CodeGen/MachineConstantPool.h"
24 #include "llvm/CodeGen/MachineFrameInfo.h"
25 #include "llvm/CodeGen/MachineModuleInfo.h"
26 #include "llvm/IR/CallingConv.h"
27 #include "llvm/IR/Constants.h"
28 #include "llvm/IR/DataLayout.h"
29 #include "llvm/IR/DebugInfo.h"
30 #include "llvm/IR/DerivedTypes.h"
31 #include "llvm/IR/Function.h"
32 #include "llvm/IR/GlobalAlias.h"
33 #include "llvm/IR/GlobalVariable.h"
34 #include "llvm/IR/Intrinsics.h"
35 #include "llvm/Support/CommandLine.h"
36 #include "llvm/Support/Debug.h"
37 #include "llvm/Support/ErrorHandling.h"
38 #include "llvm/Support/ManagedStatic.h"
39 #include "llvm/Support/MathExtras.h"
40 #include "llvm/Support/Mutex.h"
41 #include "llvm/Support/raw_ostream.h"
42 #include "llvm/Target/TargetInstrInfo.h"
43 #include "llvm/Target/TargetIntrinsicInfo.h"
44 #include "llvm/Target/TargetLowering.h"
45 #include "llvm/Target/TargetMachine.h"
46 #include "llvm/Target/TargetOptions.h"
47 #include "llvm/Target/TargetRegisterInfo.h"
48 #include "llvm/Target/TargetSelectionDAGInfo.h"
49 #include "llvm/Target/TargetSubtargetInfo.h"
50 #include <algorithm>
51 #include <cmath>
52
53 using namespace llvm;
54
55 /// makeVTList - Return an instance of the SDVTList struct initialized with the
56 /// specified members.
57 static SDVTList makeVTList(const EVT *VTs, unsigned NumVTs) {
58   SDVTList Res = {VTs, NumVTs};
59   return Res;
60 }
61
62 // Default null implementations of the callbacks.
63 void SelectionDAG::DAGUpdateListener::NodeDeleted(SDNode*, SDNode*) {}
64 void SelectionDAG::DAGUpdateListener::NodeUpdated(SDNode*) {}
65
66 //===----------------------------------------------------------------------===//
67 //                              ConstantFPSDNode Class
68 //===----------------------------------------------------------------------===//
69
70 /// isExactlyValue - We don't rely on operator== working on double values, as
71 /// it returns true for things that are clearly not equal, like -0.0 and 0.0.
72 /// As such, this method can be used to do an exact bit-for-bit comparison of
73 /// two floating point values.
74 bool ConstantFPSDNode::isExactlyValue(const APFloat& V) const {
75   return getValueAPF().bitwiseIsEqual(V);
76 }
77
78 bool ConstantFPSDNode::isValueValidForType(EVT VT,
79                                            const APFloat& Val) {
80   assert(VT.isFloatingPoint() && "Can only convert between FP types");
81
82   // convert modifies in place, so make a copy.
83   APFloat Val2 = APFloat(Val);
84   bool losesInfo;
85   (void) Val2.convert(SelectionDAG::EVTToAPFloatSemantics(VT),
86                       APFloat::rmNearestTiesToEven,
87                       &losesInfo);
88   return !losesInfo;
89 }
90
91 //===----------------------------------------------------------------------===//
92 //                              ISD Namespace
93 //===----------------------------------------------------------------------===//
94
95 /// isBuildVectorAllOnes - Return true if the specified node is a
96 /// BUILD_VECTOR where all of the elements are ~0 or undef.
97 bool ISD::isBuildVectorAllOnes(const SDNode *N) {
98   // Look through a bit convert.
99   while (N->getOpcode() == ISD::BITCAST)
100     N = N->getOperand(0).getNode();
101
102   if (N->getOpcode() != ISD::BUILD_VECTOR) return false;
103
104   unsigned i = 0, e = N->getNumOperands();
105
106   // Skip over all of the undef values.
107   while (i != e && N->getOperand(i).getOpcode() == ISD::UNDEF)
108     ++i;
109
110   // Do not accept an all-undef vector.
111   if (i == e) return false;
112
113   // Do not accept build_vectors that aren't all constants or which have non-~0
114   // elements. We have to be a bit careful here, as the type of the constant
115   // may not be the same as the type of the vector elements due to type
116   // legalization (the elements are promoted to a legal type for the target and
117   // a vector of a type may be legal when the base element type is not).
118   // We only want to check enough bits to cover the vector elements, because
119   // we care if the resultant vector is all ones, not whether the individual
120   // constants are.
121   SDValue NotZero = N->getOperand(i);
122   unsigned EltSize = N->getValueType(0).getVectorElementType().getSizeInBits();
123   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(NotZero)) {
124     if (CN->getAPIntValue().countTrailingOnes() < EltSize)
125       return false;
126   } else if (ConstantFPSDNode *CFPN = dyn_cast<ConstantFPSDNode>(NotZero)) {
127     if (CFPN->getValueAPF().bitcastToAPInt().countTrailingOnes() < EltSize)
128       return false;
129   } else
130     return false;
131
132   // Okay, we have at least one ~0 value, check to see if the rest match or are
133   // undefs. Even with the above element type twiddling, this should be OK, as
134   // the same type legalization should have applied to all the elements.
135   for (++i; i != e; ++i)
136     if (N->getOperand(i) != NotZero &&
137         N->getOperand(i).getOpcode() != ISD::UNDEF)
138       return false;
139   return true;
140 }
141
142
143 /// isBuildVectorAllZeros - Return true if the specified node is a
144 /// BUILD_VECTOR where all of the elements are 0 or undef.
145 bool ISD::isBuildVectorAllZeros(const SDNode *N) {
146   // Look through a bit convert.
147   while (N->getOpcode() == ISD::BITCAST)
148     N = N->getOperand(0).getNode();
149
150   if (N->getOpcode() != ISD::BUILD_VECTOR) return false;
151
152   bool IsAllUndef = true;
153   for (unsigned i = 0, e = N->getNumOperands(); i < e; ++i) {
154     if (N->getOperand(i).getOpcode() == ISD::UNDEF)
155       continue;
156     IsAllUndef = false;
157     // Do not accept build_vectors that aren't all constants or which have non-0
158     // elements. We have to be a bit careful here, as the type of the constant
159     // may not be the same as the type of the vector elements due to type
160     // legalization (the elements are promoted to a legal type for the target
161     // and a vector of a type may be legal when the base element type is not).
162     // We only want to check enough bits to cover the vector elements, because
163     // we care if the resultant vector is all zeros, not whether the individual
164     // constants are.
165     SDValue Zero = N->getOperand(i);
166     unsigned EltSize = N->getValueType(0).getVectorElementType().getSizeInBits();
167     if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(Zero)) {
168       if (CN->getAPIntValue().countTrailingZeros() < EltSize)
169         return false;
170     } else if (ConstantFPSDNode *CFPN = dyn_cast<ConstantFPSDNode>(Zero)) {
171       if (CFPN->getValueAPF().bitcastToAPInt().countTrailingZeros() < EltSize)
172         return false;
173     } else
174       return false;
175   }
176
177   // Do not accept an all-undef vector.
178   if (IsAllUndef)
179     return false;
180   return true;
181 }
182
183 /// \brief Return true if the specified node is a BUILD_VECTOR node of
184 /// all ConstantSDNode or undef.
185 bool ISD::isBuildVectorOfConstantSDNodes(const SDNode *N) {
186   if (N->getOpcode() != ISD::BUILD_VECTOR)
187     return false;
188
189   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
190     SDValue Op = N->getOperand(i);
191     if (Op.getOpcode() == ISD::UNDEF)
192       continue;
193     if (!isa<ConstantSDNode>(Op))
194       return false;
195   }
196   return true;
197 }
198
199 /// \brief Return true if the specified node is a BUILD_VECTOR node of
200 /// all ConstantFPSDNode or undef.
201 bool ISD::isBuildVectorOfConstantFPSDNodes(const SDNode *N) {
202   if (N->getOpcode() != ISD::BUILD_VECTOR)
203     return false;
204
205   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
206     SDValue Op = N->getOperand(i);
207     if (Op.getOpcode() == ISD::UNDEF)
208       continue;
209     if (!isa<ConstantFPSDNode>(Op))
210       return false;
211   }
212   return true;
213 }
214
215 /// isScalarToVector - Return true if the specified node is a
216 /// ISD::SCALAR_TO_VECTOR node or a BUILD_VECTOR node where only the low
217 /// element is not an undef.
218 bool ISD::isScalarToVector(const SDNode *N) {
219   if (N->getOpcode() == ISD::SCALAR_TO_VECTOR)
220     return true;
221
222   if (N->getOpcode() != ISD::BUILD_VECTOR)
223     return false;
224   if (N->getOperand(0).getOpcode() == ISD::UNDEF)
225     return false;
226   unsigned NumElems = N->getNumOperands();
227   if (NumElems == 1)
228     return false;
229   for (unsigned i = 1; i < NumElems; ++i) {
230     SDValue V = N->getOperand(i);
231     if (V.getOpcode() != ISD::UNDEF)
232       return false;
233   }
234   return true;
235 }
236
237 /// allOperandsUndef - Return true if the node has at least one operand
238 /// and all operands of the specified node are ISD::UNDEF.
239 bool ISD::allOperandsUndef(const SDNode *N) {
240   // Return false if the node has no operands.
241   // This is "logically inconsistent" with the definition of "all" but
242   // is probably the desired behavior.
243   if (N->getNumOperands() == 0)
244     return false;
245
246   for (unsigned i = 0, e = N->getNumOperands(); i != e ; ++i)
247     if (N->getOperand(i).getOpcode() != ISD::UNDEF)
248       return false;
249
250   return true;
251 }
252
253 ISD::NodeType ISD::getExtForLoadExtType(bool IsFP, ISD::LoadExtType ExtType) {
254   switch (ExtType) {
255   case ISD::EXTLOAD:
256     return IsFP ? ISD::FP_EXTEND : ISD::ANY_EXTEND;
257   case ISD::SEXTLOAD:
258     return ISD::SIGN_EXTEND;
259   case ISD::ZEXTLOAD:
260     return ISD::ZERO_EXTEND;
261   default:
262     break;
263   }
264
265   llvm_unreachable("Invalid LoadExtType");
266 }
267
268 /// getSetCCSwappedOperands - Return the operation corresponding to (Y op X)
269 /// when given the operation for (X op Y).
270 ISD::CondCode ISD::getSetCCSwappedOperands(ISD::CondCode Operation) {
271   // To perform this operation, we just need to swap the L and G bits of the
272   // operation.
273   unsigned OldL = (Operation >> 2) & 1;
274   unsigned OldG = (Operation >> 1) & 1;
275   return ISD::CondCode((Operation & ~6) |  // Keep the N, U, E bits
276                        (OldL << 1) |       // New G bit
277                        (OldG << 2));       // New L bit.
278 }
279
280 /// getSetCCInverse - Return the operation corresponding to !(X op Y), where
281 /// 'op' is a valid SetCC operation.
282 ISD::CondCode ISD::getSetCCInverse(ISD::CondCode Op, bool isInteger) {
283   unsigned Operation = Op;
284   if (isInteger)
285     Operation ^= 7;   // Flip L, G, E bits, but not U.
286   else
287     Operation ^= 15;  // Flip all of the condition bits.
288
289   if (Operation > ISD::SETTRUE2)
290     Operation &= ~8;  // Don't let N and U bits get set.
291
292   return ISD::CondCode(Operation);
293 }
294
295
296 /// isSignedOp - For an integer comparison, return 1 if the comparison is a
297 /// signed operation and 2 if the result is an unsigned comparison.  Return zero
298 /// if the operation does not depend on the sign of the input (setne and seteq).
299 static int isSignedOp(ISD::CondCode Opcode) {
300   switch (Opcode) {
301   default: llvm_unreachable("Illegal integer setcc operation!");
302   case ISD::SETEQ:
303   case ISD::SETNE: return 0;
304   case ISD::SETLT:
305   case ISD::SETLE:
306   case ISD::SETGT:
307   case ISD::SETGE: return 1;
308   case ISD::SETULT:
309   case ISD::SETULE:
310   case ISD::SETUGT:
311   case ISD::SETUGE: return 2;
312   }
313 }
314
315 /// getSetCCOrOperation - Return the result of a logical OR between different
316 /// comparisons of identical values: ((X op1 Y) | (X op2 Y)).  This function
317 /// returns SETCC_INVALID if it is not possible to represent the resultant
318 /// comparison.
319 ISD::CondCode ISD::getSetCCOrOperation(ISD::CondCode Op1, ISD::CondCode Op2,
320                                        bool isInteger) {
321   if (isInteger && (isSignedOp(Op1) | isSignedOp(Op2)) == 3)
322     // Cannot fold a signed integer setcc with an unsigned integer setcc.
323     return ISD::SETCC_INVALID;
324
325   unsigned Op = Op1 | Op2;  // Combine all of the condition bits.
326
327   // If the N and U bits get set then the resultant comparison DOES suddenly
328   // care about orderedness, and is true when ordered.
329   if (Op > ISD::SETTRUE2)
330     Op &= ~16;     // Clear the U bit if the N bit is set.
331
332   // Canonicalize illegal integer setcc's.
333   if (isInteger && Op == ISD::SETUNE)  // e.g. SETUGT | SETULT
334     Op = ISD::SETNE;
335
336   return ISD::CondCode(Op);
337 }
338
339 /// getSetCCAndOperation - Return the result of a logical AND between different
340 /// comparisons of identical values: ((X op1 Y) & (X op2 Y)).  This
341 /// function returns zero if it is not possible to represent the resultant
342 /// comparison.
343 ISD::CondCode ISD::getSetCCAndOperation(ISD::CondCode Op1, ISD::CondCode Op2,
344                                         bool isInteger) {
345   if (isInteger && (isSignedOp(Op1) | isSignedOp(Op2)) == 3)
346     // Cannot fold a signed setcc with an unsigned setcc.
347     return ISD::SETCC_INVALID;
348
349   // Combine all of the condition bits.
350   ISD::CondCode Result = ISD::CondCode(Op1 & Op2);
351
352   // Canonicalize illegal integer setcc's.
353   if (isInteger) {
354     switch (Result) {
355     default: break;
356     case ISD::SETUO : Result = ISD::SETFALSE; break;  // SETUGT & SETULT
357     case ISD::SETOEQ:                                 // SETEQ  & SETU[LG]E
358     case ISD::SETUEQ: Result = ISD::SETEQ   ; break;  // SETUGE & SETULE
359     case ISD::SETOLT: Result = ISD::SETULT  ; break;  // SETULT & SETNE
360     case ISD::SETOGT: Result = ISD::SETUGT  ; break;  // SETUGT & SETNE
361     }
362   }
363
364   return Result;
365 }
366
367 //===----------------------------------------------------------------------===//
368 //                           SDNode Profile Support
369 //===----------------------------------------------------------------------===//
370
371 /// AddNodeIDOpcode - Add the node opcode to the NodeID data.
372 ///
373 static void AddNodeIDOpcode(FoldingSetNodeID &ID, unsigned OpC)  {
374   ID.AddInteger(OpC);
375 }
376
377 /// AddNodeIDValueTypes - Value type lists are intern'd so we can represent them
378 /// solely with their pointer.
379 static void AddNodeIDValueTypes(FoldingSetNodeID &ID, SDVTList VTList) {
380   ID.AddPointer(VTList.VTs);
381 }
382
383 /// AddNodeIDOperands - Various routines for adding operands to the NodeID data.
384 ///
385 static void AddNodeIDOperands(FoldingSetNodeID &ID,
386                               ArrayRef<SDValue> Ops) {
387   for (auto& Op : Ops) {
388     ID.AddPointer(Op.getNode());
389     ID.AddInteger(Op.getResNo());
390   }
391 }
392
393 /// AddNodeIDOperands - Various routines for adding operands to the NodeID data.
394 ///
395 static void AddNodeIDOperands(FoldingSetNodeID &ID,
396                               ArrayRef<SDUse> Ops) {
397   for (auto& Op : Ops) {
398     ID.AddPointer(Op.getNode());
399     ID.AddInteger(Op.getResNo());
400   }
401 }
402
403 static void AddBinaryNodeIDCustom(FoldingSetNodeID &ID, bool nuw, bool nsw,
404                                   bool exact) {
405   ID.AddBoolean(nuw);
406   ID.AddBoolean(nsw);
407   ID.AddBoolean(exact);
408 }
409
410 /// AddBinaryNodeIDCustom - Add BinarySDNodes special infos
411 static void AddBinaryNodeIDCustom(FoldingSetNodeID &ID, unsigned Opcode,
412                                   bool nuw, bool nsw, bool exact) {
413   if (isBinOpWithFlags(Opcode))
414     AddBinaryNodeIDCustom(ID, nuw, nsw, exact);
415 }
416
417 static void AddNodeIDNode(FoldingSetNodeID &ID, unsigned short OpC,
418                           SDVTList VTList, ArrayRef<SDValue> OpList) {
419   AddNodeIDOpcode(ID, OpC);
420   AddNodeIDValueTypes(ID, VTList);
421   AddNodeIDOperands(ID, OpList);
422 }
423
424 /// AddNodeIDCustom - If this is an SDNode with special info, add this info to
425 /// the NodeID data.
426 static void AddNodeIDCustom(FoldingSetNodeID &ID, const SDNode *N) {
427   switch (N->getOpcode()) {
428   case ISD::TargetExternalSymbol:
429   case ISD::ExternalSymbol:
430     llvm_unreachable("Should only be used on nodes with operands");
431   default: break;  // Normal nodes don't need extra info.
432   case ISD::TargetConstant:
433   case ISD::Constant: {
434     const ConstantSDNode *C = cast<ConstantSDNode>(N);
435     ID.AddPointer(C->getConstantIntValue());
436     ID.AddBoolean(C->isOpaque());
437     break;
438   }
439   case ISD::TargetConstantFP:
440   case ISD::ConstantFP: {
441     ID.AddPointer(cast<ConstantFPSDNode>(N)->getConstantFPValue());
442     break;
443   }
444   case ISD::TargetGlobalAddress:
445   case ISD::GlobalAddress:
446   case ISD::TargetGlobalTLSAddress:
447   case ISD::GlobalTLSAddress: {
448     const GlobalAddressSDNode *GA = cast<GlobalAddressSDNode>(N);
449     ID.AddPointer(GA->getGlobal());
450     ID.AddInteger(GA->getOffset());
451     ID.AddInteger(GA->getTargetFlags());
452     ID.AddInteger(GA->getAddressSpace());
453     break;
454   }
455   case ISD::BasicBlock:
456     ID.AddPointer(cast<BasicBlockSDNode>(N)->getBasicBlock());
457     break;
458   case ISD::Register:
459     ID.AddInteger(cast<RegisterSDNode>(N)->getReg());
460     break;
461   case ISD::RegisterMask:
462     ID.AddPointer(cast<RegisterMaskSDNode>(N)->getRegMask());
463     break;
464   case ISD::SRCVALUE:
465     ID.AddPointer(cast<SrcValueSDNode>(N)->getValue());
466     break;
467   case ISD::FrameIndex:
468   case ISD::TargetFrameIndex:
469     ID.AddInteger(cast<FrameIndexSDNode>(N)->getIndex());
470     break;
471   case ISD::JumpTable:
472   case ISD::TargetJumpTable:
473     ID.AddInteger(cast<JumpTableSDNode>(N)->getIndex());
474     ID.AddInteger(cast<JumpTableSDNode>(N)->getTargetFlags());
475     break;
476   case ISD::ConstantPool:
477   case ISD::TargetConstantPool: {
478     const ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(N);
479     ID.AddInteger(CP->getAlignment());
480     ID.AddInteger(CP->getOffset());
481     if (CP->isMachineConstantPoolEntry())
482       CP->getMachineCPVal()->addSelectionDAGCSEId(ID);
483     else
484       ID.AddPointer(CP->getConstVal());
485     ID.AddInteger(CP->getTargetFlags());
486     break;
487   }
488   case ISD::TargetIndex: {
489     const TargetIndexSDNode *TI = cast<TargetIndexSDNode>(N);
490     ID.AddInteger(TI->getIndex());
491     ID.AddInteger(TI->getOffset());
492     ID.AddInteger(TI->getTargetFlags());
493     break;
494   }
495   case ISD::LOAD: {
496     const LoadSDNode *LD = cast<LoadSDNode>(N);
497     ID.AddInteger(LD->getMemoryVT().getRawBits());
498     ID.AddInteger(LD->getRawSubclassData());
499     ID.AddInteger(LD->getPointerInfo().getAddrSpace());
500     break;
501   }
502   case ISD::STORE: {
503     const StoreSDNode *ST = cast<StoreSDNode>(N);
504     ID.AddInteger(ST->getMemoryVT().getRawBits());
505     ID.AddInteger(ST->getRawSubclassData());
506     ID.AddInteger(ST->getPointerInfo().getAddrSpace());
507     break;
508   }
509   case ISD::SDIV:
510   case ISD::UDIV:
511   case ISD::SRA:
512   case ISD::SRL:
513   case ISD::MUL:
514   case ISD::ADD:
515   case ISD::SUB:
516   case ISD::SHL: {
517     const BinaryWithFlagsSDNode *BinNode = cast<BinaryWithFlagsSDNode>(N);
518     AddBinaryNodeIDCustom(ID, N->getOpcode(),
519                           BinNode->Flags.hasNoUnsignedWrap(),
520                           BinNode->Flags.hasNoSignedWrap(),
521                           BinNode->Flags.hasExact());
522     break;
523   }
524   case ISD::ATOMIC_CMP_SWAP:
525   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
526   case ISD::ATOMIC_SWAP:
527   case ISD::ATOMIC_LOAD_ADD:
528   case ISD::ATOMIC_LOAD_SUB:
529   case ISD::ATOMIC_LOAD_AND:
530   case ISD::ATOMIC_LOAD_OR:
531   case ISD::ATOMIC_LOAD_XOR:
532   case ISD::ATOMIC_LOAD_NAND:
533   case ISD::ATOMIC_LOAD_MIN:
534   case ISD::ATOMIC_LOAD_MAX:
535   case ISD::ATOMIC_LOAD_UMIN:
536   case ISD::ATOMIC_LOAD_UMAX:
537   case ISD::ATOMIC_LOAD:
538   case ISD::ATOMIC_STORE: {
539     const AtomicSDNode *AT = cast<AtomicSDNode>(N);
540     ID.AddInteger(AT->getMemoryVT().getRawBits());
541     ID.AddInteger(AT->getRawSubclassData());
542     ID.AddInteger(AT->getPointerInfo().getAddrSpace());
543     break;
544   }
545   case ISD::PREFETCH: {
546     const MemSDNode *PF = cast<MemSDNode>(N);
547     ID.AddInteger(PF->getPointerInfo().getAddrSpace());
548     break;
549   }
550   case ISD::VECTOR_SHUFFLE: {
551     const ShuffleVectorSDNode *SVN = cast<ShuffleVectorSDNode>(N);
552     for (unsigned i = 0, e = N->getValueType(0).getVectorNumElements();
553          i != e; ++i)
554       ID.AddInteger(SVN->getMaskElt(i));
555     break;
556   }
557   case ISD::TargetBlockAddress:
558   case ISD::BlockAddress: {
559     const BlockAddressSDNode *BA = cast<BlockAddressSDNode>(N);
560     ID.AddPointer(BA->getBlockAddress());
561     ID.AddInteger(BA->getOffset());
562     ID.AddInteger(BA->getTargetFlags());
563     break;
564   }
565   } // end switch (N->getOpcode())
566
567   // Target specific memory nodes could also have address spaces to check.
568   if (N->isTargetMemoryOpcode())
569     ID.AddInteger(cast<MemSDNode>(N)->getPointerInfo().getAddrSpace());
570 }
571
572 /// AddNodeIDNode - Generic routine for adding a nodes info to the NodeID
573 /// data.
574 static void AddNodeIDNode(FoldingSetNodeID &ID, const SDNode *N) {
575   AddNodeIDOpcode(ID, N->getOpcode());
576   // Add the return value info.
577   AddNodeIDValueTypes(ID, N->getVTList());
578   // Add the operand info.
579   AddNodeIDOperands(ID, N->ops());
580
581   // Handle SDNode leafs with special info.
582   AddNodeIDCustom(ID, N);
583 }
584
585 /// encodeMemSDNodeFlags - Generic routine for computing a value for use in
586 /// the CSE map that carries volatility, temporalness, indexing mode, and
587 /// extension/truncation information.
588 ///
589 static inline unsigned
590 encodeMemSDNodeFlags(int ConvType, ISD::MemIndexedMode AM, bool isVolatile,
591                      bool isNonTemporal, bool isInvariant) {
592   assert((ConvType & 3) == ConvType &&
593          "ConvType may not require more than 2 bits!");
594   assert((AM & 7) == AM &&
595          "AM may not require more than 3 bits!");
596   return ConvType |
597          (AM << 2) |
598          (isVolatile << 5) |
599          (isNonTemporal << 6) |
600          (isInvariant << 7);
601 }
602
603 //===----------------------------------------------------------------------===//
604 //                              SelectionDAG Class
605 //===----------------------------------------------------------------------===//
606
607 /// doNotCSE - Return true if CSE should not be performed for this node.
608 static bool doNotCSE(SDNode *N) {
609   if (N->getValueType(0) == MVT::Glue)
610     return true; // Never CSE anything that produces a flag.
611
612   switch (N->getOpcode()) {
613   default: break;
614   case ISD::HANDLENODE:
615   case ISD::EH_LABEL:
616     return true;   // Never CSE these nodes.
617   }
618
619   // Check that remaining values produced are not flags.
620   for (unsigned i = 1, e = N->getNumValues(); i != e; ++i)
621     if (N->getValueType(i) == MVT::Glue)
622       return true; // Never CSE anything that produces a flag.
623
624   return false;
625 }
626
627 /// RemoveDeadNodes - This method deletes all unreachable nodes in the
628 /// SelectionDAG.
629 void SelectionDAG::RemoveDeadNodes() {
630   // Create a dummy node (which is not added to allnodes), that adds a reference
631   // to the root node, preventing it from being deleted.
632   HandleSDNode Dummy(getRoot());
633
634   SmallVector<SDNode*, 128> DeadNodes;
635
636   // Add all obviously-dead nodes to the DeadNodes worklist.
637   for (allnodes_iterator I = allnodes_begin(), E = allnodes_end(); I != E; ++I)
638     if (I->use_empty())
639       DeadNodes.push_back(I);
640
641   RemoveDeadNodes(DeadNodes);
642
643   // If the root changed (e.g. it was a dead load, update the root).
644   setRoot(Dummy.getValue());
645 }
646
647 /// RemoveDeadNodes - This method deletes the unreachable nodes in the
648 /// given list, and any nodes that become unreachable as a result.
649 void SelectionDAG::RemoveDeadNodes(SmallVectorImpl<SDNode *> &DeadNodes) {
650
651   // Process the worklist, deleting the nodes and adding their uses to the
652   // worklist.
653   while (!DeadNodes.empty()) {
654     SDNode *N = DeadNodes.pop_back_val();
655
656     for (DAGUpdateListener *DUL = UpdateListeners; DUL; DUL = DUL->Next)
657       DUL->NodeDeleted(N, nullptr);
658
659     // Take the node out of the appropriate CSE map.
660     RemoveNodeFromCSEMaps(N);
661
662     // Next, brutally remove the operand list.  This is safe to do, as there are
663     // no cycles in the graph.
664     for (SDNode::op_iterator I = N->op_begin(), E = N->op_end(); I != E; ) {
665       SDUse &Use = *I++;
666       SDNode *Operand = Use.getNode();
667       Use.set(SDValue());
668
669       // Now that we removed this operand, see if there are no uses of it left.
670       if (Operand->use_empty())
671         DeadNodes.push_back(Operand);
672     }
673
674     DeallocateNode(N);
675   }
676 }
677
678 void SelectionDAG::RemoveDeadNode(SDNode *N){
679   SmallVector<SDNode*, 16> DeadNodes(1, N);
680
681   // Create a dummy node that adds a reference to the root node, preventing
682   // it from being deleted.  (This matters if the root is an operand of the
683   // dead node.)
684   HandleSDNode Dummy(getRoot());
685
686   RemoveDeadNodes(DeadNodes);
687 }
688
689 void SelectionDAG::DeleteNode(SDNode *N) {
690   // First take this out of the appropriate CSE map.
691   RemoveNodeFromCSEMaps(N);
692
693   // Finally, remove uses due to operands of this node, remove from the
694   // AllNodes list, and delete the node.
695   DeleteNodeNotInCSEMaps(N);
696 }
697
698 void SelectionDAG::DeleteNodeNotInCSEMaps(SDNode *N) {
699   assert(N != AllNodes.begin() && "Cannot delete the entry node!");
700   assert(N->use_empty() && "Cannot delete a node that is not dead!");
701
702   // Drop all of the operands and decrement used node's use counts.
703   N->DropOperands();
704
705   DeallocateNode(N);
706 }
707
708 void SDDbgInfo::erase(const SDNode *Node) {
709   DbgValMapType::iterator I = DbgValMap.find(Node);
710   if (I == DbgValMap.end())
711     return;
712   for (auto &Val: I->second)
713     Val->setIsInvalidated();
714   DbgValMap.erase(I);
715 }
716
717 void SelectionDAG::DeallocateNode(SDNode *N) {
718   if (N->OperandsNeedDelete)
719     delete[] N->OperandList;
720
721   // Set the opcode to DELETED_NODE to help catch bugs when node
722   // memory is reallocated.
723   N->NodeType = ISD::DELETED_NODE;
724
725   NodeAllocator.Deallocate(AllNodes.remove(N));
726
727   // If any of the SDDbgValue nodes refer to this SDNode, invalidate
728   // them and forget about that node.
729   DbgInfo->erase(N);
730 }
731
732 #ifndef NDEBUG
733 /// VerifySDNode - Sanity check the given SDNode.  Aborts if it is invalid.
734 static void VerifySDNode(SDNode *N) {
735   switch (N->getOpcode()) {
736   default:
737     break;
738   case ISD::BUILD_PAIR: {
739     EVT VT = N->getValueType(0);
740     assert(N->getNumValues() == 1 && "Too many results!");
741     assert(!VT.isVector() && (VT.isInteger() || VT.isFloatingPoint()) &&
742            "Wrong return type!");
743     assert(N->getNumOperands() == 2 && "Wrong number of operands!");
744     assert(N->getOperand(0).getValueType() == N->getOperand(1).getValueType() &&
745            "Mismatched operand types!");
746     assert(N->getOperand(0).getValueType().isInteger() == VT.isInteger() &&
747            "Wrong operand type!");
748     assert(VT.getSizeInBits() == 2 * N->getOperand(0).getValueSizeInBits() &&
749            "Wrong return type size");
750     break;
751   }
752   case ISD::BUILD_VECTOR: {
753     assert(N->getNumValues() == 1 && "Too many results!");
754     assert(N->getValueType(0).isVector() && "Wrong return type!");
755     assert(N->getNumOperands() == N->getValueType(0).getVectorNumElements() &&
756            "Wrong number of operands!");
757     EVT EltVT = N->getValueType(0).getVectorElementType();
758     for (SDNode::op_iterator I = N->op_begin(), E = N->op_end(); I != E; ++I) {
759       assert((I->getValueType() == EltVT ||
760              (EltVT.isInteger() && I->getValueType().isInteger() &&
761               EltVT.bitsLE(I->getValueType()))) &&
762             "Wrong operand type!");
763       assert(I->getValueType() == N->getOperand(0).getValueType() &&
764              "Operands must all have the same type");
765     }
766     break;
767   }
768   }
769 }
770 #endif // NDEBUG
771
772 /// \brief Insert a newly allocated node into the DAG.
773 ///
774 /// Handles insertion into the all nodes list and CSE map, as well as
775 /// verification and other common operations when a new node is allocated.
776 void SelectionDAG::InsertNode(SDNode *N) {
777   AllNodes.push_back(N);
778 #ifndef NDEBUG
779   VerifySDNode(N);
780 #endif
781 }
782
783 /// RemoveNodeFromCSEMaps - Take the specified node out of the CSE map that
784 /// correspond to it.  This is useful when we're about to delete or repurpose
785 /// the node.  We don't want future request for structurally identical nodes
786 /// to return N anymore.
787 bool SelectionDAG::RemoveNodeFromCSEMaps(SDNode *N) {
788   bool Erased = false;
789   switch (N->getOpcode()) {
790   case ISD::HANDLENODE: return false;  // noop.
791   case ISD::CONDCODE:
792     assert(CondCodeNodes[cast<CondCodeSDNode>(N)->get()] &&
793            "Cond code doesn't exist!");
794     Erased = CondCodeNodes[cast<CondCodeSDNode>(N)->get()] != nullptr;
795     CondCodeNodes[cast<CondCodeSDNode>(N)->get()] = nullptr;
796     break;
797   case ISD::ExternalSymbol:
798     Erased = ExternalSymbols.erase(cast<ExternalSymbolSDNode>(N)->getSymbol());
799     break;
800   case ISD::TargetExternalSymbol: {
801     ExternalSymbolSDNode *ESN = cast<ExternalSymbolSDNode>(N);
802     Erased = TargetExternalSymbols.erase(
803                std::pair<std::string,unsigned char>(ESN->getSymbol(),
804                                                     ESN->getTargetFlags()));
805     break;
806   }
807   case ISD::VALUETYPE: {
808     EVT VT = cast<VTSDNode>(N)->getVT();
809     if (VT.isExtended()) {
810       Erased = ExtendedValueTypeNodes.erase(VT);
811     } else {
812       Erased = ValueTypeNodes[VT.getSimpleVT().SimpleTy] != nullptr;
813       ValueTypeNodes[VT.getSimpleVT().SimpleTy] = nullptr;
814     }
815     break;
816   }
817   default:
818     // Remove it from the CSE Map.
819     assert(N->getOpcode() != ISD::DELETED_NODE && "DELETED_NODE in CSEMap!");
820     assert(N->getOpcode() != ISD::EntryToken && "EntryToken in CSEMap!");
821     Erased = CSEMap.RemoveNode(N);
822     break;
823   }
824 #ifndef NDEBUG
825   // Verify that the node was actually in one of the CSE maps, unless it has a
826   // flag result (which cannot be CSE'd) or is one of the special cases that are
827   // not subject to CSE.
828   if (!Erased && N->getValueType(N->getNumValues()-1) != MVT::Glue &&
829       !N->isMachineOpcode() && !doNotCSE(N)) {
830     N->dump(this);
831     dbgs() << "\n";
832     llvm_unreachable("Node is not in map!");
833   }
834 #endif
835   return Erased;
836 }
837
838 /// AddModifiedNodeToCSEMaps - The specified node has been removed from the CSE
839 /// maps and modified in place. Add it back to the CSE maps, unless an identical
840 /// node already exists, in which case transfer all its users to the existing
841 /// node. This transfer can potentially trigger recursive merging.
842 ///
843 void
844 SelectionDAG::AddModifiedNodeToCSEMaps(SDNode *N) {
845   // For node types that aren't CSE'd, just act as if no identical node
846   // already exists.
847   if (!doNotCSE(N)) {
848     SDNode *Existing = CSEMap.GetOrInsertNode(N);
849     if (Existing != N) {
850       // If there was already an existing matching node, use ReplaceAllUsesWith
851       // to replace the dead one with the existing one.  This can cause
852       // recursive merging of other unrelated nodes down the line.
853       ReplaceAllUsesWith(N, Existing);
854
855       // N is now dead. Inform the listeners and delete it.
856       for (DAGUpdateListener *DUL = UpdateListeners; DUL; DUL = DUL->Next)
857         DUL->NodeDeleted(N, Existing);
858       DeleteNodeNotInCSEMaps(N);
859       return;
860     }
861   }
862
863   // If the node doesn't already exist, we updated it.  Inform listeners.
864   for (DAGUpdateListener *DUL = UpdateListeners; DUL; DUL = DUL->Next)
865     DUL->NodeUpdated(N);
866 }
867
868 /// FindModifiedNodeSlot - Find a slot for the specified node if its operands
869 /// were replaced with those specified.  If this node is never memoized,
870 /// return null, otherwise return a pointer to the slot it would take.  If a
871 /// node already exists with these operands, the slot will be non-null.
872 SDNode *SelectionDAG::FindModifiedNodeSlot(SDNode *N, SDValue Op,
873                                            void *&InsertPos) {
874   if (doNotCSE(N))
875     return nullptr;
876
877   SDValue Ops[] = { Op };
878   FoldingSetNodeID ID;
879   AddNodeIDNode(ID, N->getOpcode(), N->getVTList(), Ops);
880   AddNodeIDCustom(ID, N);
881   SDNode *Node = CSEMap.FindNodeOrInsertPos(ID, InsertPos);
882   return Node;
883 }
884
885 /// FindModifiedNodeSlot - Find a slot for the specified node if its operands
886 /// were replaced with those specified.  If this node is never memoized,
887 /// return null, otherwise return a pointer to the slot it would take.  If a
888 /// node already exists with these operands, the slot will be non-null.
889 SDNode *SelectionDAG::FindModifiedNodeSlot(SDNode *N,
890                                            SDValue Op1, SDValue Op2,
891                                            void *&InsertPos) {
892   if (doNotCSE(N))
893     return nullptr;
894
895   SDValue Ops[] = { Op1, Op2 };
896   FoldingSetNodeID ID;
897   AddNodeIDNode(ID, N->getOpcode(), N->getVTList(), Ops);
898   AddNodeIDCustom(ID, N);
899   SDNode *Node = CSEMap.FindNodeOrInsertPos(ID, InsertPos);
900   return Node;
901 }
902
903
904 /// FindModifiedNodeSlot - Find a slot for the specified node if its operands
905 /// were replaced with those specified.  If this node is never memoized,
906 /// return null, otherwise return a pointer to the slot it would take.  If a
907 /// node already exists with these operands, the slot will be non-null.
908 SDNode *SelectionDAG::FindModifiedNodeSlot(SDNode *N, ArrayRef<SDValue> Ops,
909                                            void *&InsertPos) {
910   if (doNotCSE(N))
911     return nullptr;
912
913   FoldingSetNodeID ID;
914   AddNodeIDNode(ID, N->getOpcode(), N->getVTList(), Ops);
915   AddNodeIDCustom(ID, N);
916   SDNode *Node = CSEMap.FindNodeOrInsertPos(ID, InsertPos);
917   return Node;
918 }
919
920 /// getEVTAlignment - Compute the default alignment value for the
921 /// given type.
922 ///
923 unsigned SelectionDAG::getEVTAlignment(EVT VT) const {
924   Type *Ty = VT == MVT::iPTR ?
925                    PointerType::get(Type::getInt8Ty(*getContext()), 0) :
926                    VT.getTypeForEVT(*getContext());
927
928   return TLI->getDataLayout()->getABITypeAlignment(Ty);
929 }
930
931 // EntryNode could meaningfully have debug info if we can find it...
932 SelectionDAG::SelectionDAG(const TargetMachine &tm, CodeGenOpt::Level OL)
933     : TM(tm), TSI(nullptr), TLI(nullptr), OptLevel(OL),
934       EntryNode(ISD::EntryToken, 0, DebugLoc(), getVTList(MVT::Other)),
935       Root(getEntryNode()), NewNodesMustHaveLegalTypes(false),
936       UpdateListeners(nullptr) {
937   AllNodes.push_back(&EntryNode);
938   DbgInfo = new SDDbgInfo();
939 }
940
941 void SelectionDAG::init(MachineFunction &mf) {
942   MF = &mf;
943   TLI = getSubtarget().getTargetLowering();
944   TSI = getSubtarget().getSelectionDAGInfo();
945   Context = &mf.getFunction()->getContext();
946 }
947
948 SelectionDAG::~SelectionDAG() {
949   assert(!UpdateListeners && "Dangling registered DAGUpdateListeners");
950   allnodes_clear();
951   delete DbgInfo;
952 }
953
954 void SelectionDAG::allnodes_clear() {
955   assert(&*AllNodes.begin() == &EntryNode);
956   AllNodes.remove(AllNodes.begin());
957   while (!AllNodes.empty())
958     DeallocateNode(AllNodes.begin());
959 }
960
961 BinarySDNode *SelectionDAG::GetBinarySDNode(unsigned Opcode, SDLoc DL,
962                                             SDVTList VTs, SDValue N1,
963                                             SDValue N2, bool nuw, bool nsw,
964                                             bool exact) {
965   if (isBinOpWithFlags(Opcode)) {
966     BinaryWithFlagsSDNode *FN = new (NodeAllocator) BinaryWithFlagsSDNode(
967         Opcode, DL.getIROrder(), DL.getDebugLoc(), VTs, N1, N2);
968     FN->Flags.setNoUnsignedWrap(nuw);
969     FN->Flags.setNoSignedWrap(nsw);
970     FN->Flags.setExact(exact);
971
972     return FN;
973   }
974
975   BinarySDNode *N = new (NodeAllocator)
976       BinarySDNode(Opcode, DL.getIROrder(), DL.getDebugLoc(), VTs, N1, N2);
977   return N;
978 }
979
980 void SelectionDAG::clear() {
981   allnodes_clear();
982   OperandAllocator.Reset();
983   CSEMap.clear();
984
985   ExtendedValueTypeNodes.clear();
986   ExternalSymbols.clear();
987   TargetExternalSymbols.clear();
988   std::fill(CondCodeNodes.begin(), CondCodeNodes.end(),
989             static_cast<CondCodeSDNode*>(nullptr));
990   std::fill(ValueTypeNodes.begin(), ValueTypeNodes.end(),
991             static_cast<SDNode*>(nullptr));
992
993   EntryNode.UseList = nullptr;
994   AllNodes.push_back(&EntryNode);
995   Root = getEntryNode();
996   DbgInfo->clear();
997 }
998
999 SDValue SelectionDAG::getAnyExtOrTrunc(SDValue Op, SDLoc DL, EVT VT) {
1000   return VT.bitsGT(Op.getValueType()) ?
1001     getNode(ISD::ANY_EXTEND, DL, VT, Op) :
1002     getNode(ISD::TRUNCATE, DL, VT, Op);
1003 }
1004
1005 SDValue SelectionDAG::getSExtOrTrunc(SDValue Op, SDLoc DL, EVT VT) {
1006   return VT.bitsGT(Op.getValueType()) ?
1007     getNode(ISD::SIGN_EXTEND, DL, VT, Op) :
1008     getNode(ISD::TRUNCATE, DL, VT, Op);
1009 }
1010
1011 SDValue SelectionDAG::getZExtOrTrunc(SDValue Op, SDLoc DL, EVT VT) {
1012   return VT.bitsGT(Op.getValueType()) ?
1013     getNode(ISD::ZERO_EXTEND, DL, VT, Op) :
1014     getNode(ISD::TRUNCATE, DL, VT, Op);
1015 }
1016
1017 SDValue SelectionDAG::getBoolExtOrTrunc(SDValue Op, SDLoc SL, EVT VT,
1018                                         EVT OpVT) {
1019   if (VT.bitsLE(Op.getValueType()))
1020     return getNode(ISD::TRUNCATE, SL, VT, Op);
1021
1022   TargetLowering::BooleanContent BType = TLI->getBooleanContents(OpVT);
1023   return getNode(TLI->getExtendForContent(BType), SL, VT, Op);
1024 }
1025
1026 SDValue SelectionDAG::getZeroExtendInReg(SDValue Op, SDLoc DL, EVT VT) {
1027   assert(!VT.isVector() &&
1028          "getZeroExtendInReg should use the vector element type instead of "
1029          "the vector type!");
1030   if (Op.getValueType() == VT) return Op;
1031   unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
1032   APInt Imm = APInt::getLowBitsSet(BitWidth,
1033                                    VT.getSizeInBits());
1034   return getNode(ISD::AND, DL, Op.getValueType(), Op,
1035                  getConstant(Imm, DL, Op.getValueType()));
1036 }
1037
1038 SDValue SelectionDAG::getAnyExtendVectorInReg(SDValue Op, SDLoc DL, EVT VT) {
1039   assert(VT.isVector() && "This DAG node is restricted to vector types.");
1040   assert(VT.getSizeInBits() == Op.getValueType().getSizeInBits() &&
1041          "The sizes of the input and result must match in order to perform the "
1042          "extend in-register.");
1043   assert(VT.getVectorNumElements() < Op.getValueType().getVectorNumElements() &&
1044          "The destination vector type must have fewer lanes than the input.");
1045   return getNode(ISD::ANY_EXTEND_VECTOR_INREG, DL, VT, Op);
1046 }
1047
1048 SDValue SelectionDAG::getSignExtendVectorInReg(SDValue Op, SDLoc DL, EVT VT) {
1049   assert(VT.isVector() && "This DAG node is restricted to vector types.");
1050   assert(VT.getSizeInBits() == Op.getValueType().getSizeInBits() &&
1051          "The sizes of the input and result must match in order to perform the "
1052          "extend in-register.");
1053   assert(VT.getVectorNumElements() < Op.getValueType().getVectorNumElements() &&
1054          "The destination vector type must have fewer lanes than the input.");
1055   return getNode(ISD::SIGN_EXTEND_VECTOR_INREG, DL, VT, Op);
1056 }
1057
1058 SDValue SelectionDAG::getZeroExtendVectorInReg(SDValue Op, SDLoc DL, EVT VT) {
1059   assert(VT.isVector() && "This DAG node is restricted to vector types.");
1060   assert(VT.getSizeInBits() == Op.getValueType().getSizeInBits() &&
1061          "The sizes of the input and result must match in order to perform the "
1062          "extend in-register.");
1063   assert(VT.getVectorNumElements() < Op.getValueType().getVectorNumElements() &&
1064          "The destination vector type must have fewer lanes than the input.");
1065   return getNode(ISD::ZERO_EXTEND_VECTOR_INREG, DL, VT, Op);
1066 }
1067
1068 /// getNOT - Create a bitwise NOT operation as (XOR Val, -1).
1069 ///
1070 SDValue SelectionDAG::getNOT(SDLoc DL, SDValue Val, EVT VT) {
1071   EVT EltVT = VT.getScalarType();
1072   SDValue NegOne =
1073     getConstant(APInt::getAllOnesValue(EltVT.getSizeInBits()), DL, VT);
1074   return getNode(ISD::XOR, DL, VT, Val, NegOne);
1075 }
1076
1077 SDValue SelectionDAG::getLogicalNOT(SDLoc DL, SDValue Val, EVT VT) {
1078   EVT EltVT = VT.getScalarType();
1079   SDValue TrueValue;
1080   switch (TLI->getBooleanContents(VT)) {
1081     case TargetLowering::ZeroOrOneBooleanContent:
1082     case TargetLowering::UndefinedBooleanContent:
1083       TrueValue = getConstant(1, DL, VT);
1084       break;
1085     case TargetLowering::ZeroOrNegativeOneBooleanContent:
1086       TrueValue = getConstant(APInt::getAllOnesValue(EltVT.getSizeInBits()), DL,
1087                               VT);
1088       break;
1089   }
1090   return getNode(ISD::XOR, DL, VT, Val, TrueValue);
1091 }
1092
1093 SDValue SelectionDAG::getConstant(uint64_t Val, SDLoc DL, EVT VT, bool isT,
1094                                   bool isO) {
1095   EVT EltVT = VT.getScalarType();
1096   assert((EltVT.getSizeInBits() >= 64 ||
1097          (uint64_t)((int64_t)Val >> EltVT.getSizeInBits()) + 1 < 2) &&
1098          "getConstant with a uint64_t value that doesn't fit in the type!");
1099   return getConstant(APInt(EltVT.getSizeInBits(), Val), DL, VT, isT, isO);
1100 }
1101
1102 SDValue SelectionDAG::getConstant(const APInt &Val, SDLoc DL, EVT VT, bool isT,
1103                                   bool isO)
1104 {
1105   return getConstant(*ConstantInt::get(*Context, Val), DL, VT, isT, isO);
1106 }
1107
1108 SDValue SelectionDAG::getConstant(const ConstantInt &Val, SDLoc DL, EVT VT,
1109                                   bool isT, bool isO) {
1110   assert(VT.isInteger() && "Cannot create FP integer constant!");
1111
1112   EVT EltVT = VT.getScalarType();
1113   const ConstantInt *Elt = &Val;
1114
1115   // In some cases the vector type is legal but the element type is illegal and
1116   // needs to be promoted, for example v8i8 on ARM.  In this case, promote the
1117   // inserted value (the type does not need to match the vector element type).
1118   // Any extra bits introduced will be truncated away.
1119   if (VT.isVector() && TLI->getTypeAction(*getContext(), EltVT) ==
1120       TargetLowering::TypePromoteInteger) {
1121    EltVT = TLI->getTypeToTransformTo(*getContext(), EltVT);
1122    APInt NewVal = Elt->getValue().zext(EltVT.getSizeInBits());
1123    Elt = ConstantInt::get(*getContext(), NewVal);
1124   }
1125   // In other cases the element type is illegal and needs to be expanded, for
1126   // example v2i64 on MIPS32. In this case, find the nearest legal type, split
1127   // the value into n parts and use a vector type with n-times the elements.
1128   // Then bitcast to the type requested.
1129   // Legalizing constants too early makes the DAGCombiner's job harder so we
1130   // only legalize if the DAG tells us we must produce legal types.
1131   else if (NewNodesMustHaveLegalTypes && VT.isVector() &&
1132            TLI->getTypeAction(*getContext(), EltVT) ==
1133            TargetLowering::TypeExpandInteger) {
1134     APInt NewVal = Elt->getValue();
1135     EVT ViaEltVT = TLI->getTypeToTransformTo(*getContext(), EltVT);
1136     unsigned ViaEltSizeInBits = ViaEltVT.getSizeInBits();
1137     unsigned ViaVecNumElts = VT.getSizeInBits() / ViaEltSizeInBits;
1138     EVT ViaVecVT = EVT::getVectorVT(*getContext(), ViaEltVT, ViaVecNumElts);
1139
1140     // Check the temporary vector is the correct size. If this fails then
1141     // getTypeToTransformTo() probably returned a type whose size (in bits)
1142     // isn't a power-of-2 factor of the requested type size.
1143     assert(ViaVecVT.getSizeInBits() == VT.getSizeInBits());
1144
1145     SmallVector<SDValue, 2> EltParts;
1146     for (unsigned i = 0; i < ViaVecNumElts / VT.getVectorNumElements(); ++i) {
1147       EltParts.push_back(getConstant(NewVal.lshr(i * ViaEltSizeInBits)
1148                                            .trunc(ViaEltSizeInBits), DL,
1149                                      ViaEltVT, isT, isO));
1150     }
1151
1152     // EltParts is currently in little endian order. If we actually want
1153     // big-endian order then reverse it now.
1154     if (TLI->isBigEndian())
1155       std::reverse(EltParts.begin(), EltParts.end());
1156
1157     // The elements must be reversed when the element order is different
1158     // to the endianness of the elements (because the BITCAST is itself a
1159     // vector shuffle in this situation). However, we do not need any code to
1160     // perform this reversal because getConstant() is producing a vector
1161     // splat.
1162     // This situation occurs in MIPS MSA.
1163
1164     SmallVector<SDValue, 8> Ops;
1165     for (unsigned i = 0; i < VT.getVectorNumElements(); ++i)
1166       Ops.insert(Ops.end(), EltParts.begin(), EltParts.end());
1167
1168     SDValue Result = getNode(ISD::BITCAST, SDLoc(), VT,
1169                              getNode(ISD::BUILD_VECTOR, SDLoc(), ViaVecVT,
1170                                      Ops));
1171     return Result;
1172   }
1173
1174   assert(Elt->getBitWidth() == EltVT.getSizeInBits() &&
1175          "APInt size does not match type size!");
1176   unsigned Opc = isT ? ISD::TargetConstant : ISD::Constant;
1177   FoldingSetNodeID ID;
1178   AddNodeIDNode(ID, Opc, getVTList(EltVT), None);
1179   ID.AddPointer(Elt);
1180   ID.AddBoolean(isO);
1181   void *IP = nullptr;
1182   SDNode *N = nullptr;
1183   if ((N = CSEMap.FindNodeOrInsertPos(ID, IP)))
1184     if (!VT.isVector())
1185       return SDValue(N, 0);
1186
1187   if (!N) {
1188     N = new (NodeAllocator) ConstantSDNode(isT, isO, Elt, DL.getDebugLoc(),
1189                                            EltVT);
1190     CSEMap.InsertNode(N, IP);
1191     InsertNode(N);
1192   }
1193
1194   SDValue Result(N, 0);
1195   if (VT.isVector()) {
1196     SmallVector<SDValue, 8> Ops;
1197     Ops.assign(VT.getVectorNumElements(), Result);
1198     Result = getNode(ISD::BUILD_VECTOR, SDLoc(), VT, Ops);
1199   }
1200   return Result;
1201 }
1202
1203 SDValue SelectionDAG::getIntPtrConstant(uint64_t Val, SDLoc DL, bool isTarget) {
1204   return getConstant(Val, DL, TLI->getPointerTy(), isTarget);
1205 }
1206
1207 SDValue SelectionDAG::getConstantFP(const APFloat& V, SDLoc DL, EVT VT,
1208                                     bool isTarget) {
1209   return getConstantFP(*ConstantFP::get(*getContext(), V), DL, VT, isTarget);
1210 }
1211
1212 SDValue SelectionDAG::getConstantFP(const ConstantFP& V, SDLoc DL, EVT VT,
1213                                     bool isTarget){
1214   assert(VT.isFloatingPoint() && "Cannot create integer FP constant!");
1215
1216   EVT EltVT = VT.getScalarType();
1217
1218   // Do the map lookup using the actual bit pattern for the floating point
1219   // value, so that we don't have problems with 0.0 comparing equal to -0.0, and
1220   // we don't have issues with SNANs.
1221   unsigned Opc = isTarget ? ISD::TargetConstantFP : ISD::ConstantFP;
1222   FoldingSetNodeID ID;
1223   AddNodeIDNode(ID, Opc, getVTList(EltVT), None);
1224   ID.AddPointer(&V);
1225   void *IP = nullptr;
1226   SDNode *N = nullptr;
1227   if ((N = CSEMap.FindNodeOrInsertPos(ID, IP)))
1228     if (!VT.isVector())
1229       return SDValue(N, 0);
1230
1231   if (!N) {
1232     N = new (NodeAllocator) ConstantFPSDNode(isTarget, &V, EltVT);
1233     CSEMap.InsertNode(N, IP);
1234     InsertNode(N);
1235   }
1236
1237   SDValue Result(N, 0);
1238   if (VT.isVector()) {
1239     SmallVector<SDValue, 8> Ops;
1240     Ops.assign(VT.getVectorNumElements(), Result);
1241     Result = getNode(ISD::BUILD_VECTOR, SDLoc(), VT, Ops);
1242   }
1243   return Result;
1244 }
1245
1246 SDValue SelectionDAG::getConstantFP(double Val, SDLoc DL, EVT VT,
1247                                     bool isTarget) {
1248   EVT EltVT = VT.getScalarType();
1249   if (EltVT==MVT::f32)
1250     return getConstantFP(APFloat((float)Val), DL, VT, isTarget);
1251   else if (EltVT==MVT::f64)
1252     return getConstantFP(APFloat(Val), DL, VT, isTarget);
1253   else if (EltVT==MVT::f80 || EltVT==MVT::f128 || EltVT==MVT::ppcf128 ||
1254            EltVT==MVT::f16) {
1255     bool ignored;
1256     APFloat apf = APFloat(Val);
1257     apf.convert(EVTToAPFloatSemantics(EltVT), APFloat::rmNearestTiesToEven,
1258                 &ignored);
1259     return getConstantFP(apf, DL, VT, isTarget);
1260   } else
1261     llvm_unreachable("Unsupported type in getConstantFP");
1262 }
1263
1264 SDValue SelectionDAG::getGlobalAddress(const GlobalValue *GV, SDLoc DL,
1265                                        EVT VT, int64_t Offset,
1266                                        bool isTargetGA,
1267                                        unsigned char TargetFlags) {
1268   assert((TargetFlags == 0 || isTargetGA) &&
1269          "Cannot set target flags on target-independent globals");
1270
1271   // Truncate (with sign-extension) the offset value to the pointer size.
1272   unsigned BitWidth = TLI->getPointerTypeSizeInBits(GV->getType());
1273   if (BitWidth < 64)
1274     Offset = SignExtend64(Offset, BitWidth);
1275
1276   unsigned Opc;
1277   if (GV->isThreadLocal())
1278     Opc = isTargetGA ? ISD::TargetGlobalTLSAddress : ISD::GlobalTLSAddress;
1279   else
1280     Opc = isTargetGA ? ISD::TargetGlobalAddress : ISD::GlobalAddress;
1281
1282   FoldingSetNodeID ID;
1283   AddNodeIDNode(ID, Opc, getVTList(VT), None);
1284   ID.AddPointer(GV);
1285   ID.AddInteger(Offset);
1286   ID.AddInteger(TargetFlags);
1287   ID.AddInteger(GV->getType()->getAddressSpace());
1288   void *IP = nullptr;
1289   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1290     return SDValue(E, 0);
1291
1292   SDNode *N = new (NodeAllocator) GlobalAddressSDNode(Opc, DL.getIROrder(),
1293                                                       DL.getDebugLoc(), GV, VT,
1294                                                       Offset, TargetFlags);
1295   CSEMap.InsertNode(N, IP);
1296     InsertNode(N);
1297   return SDValue(N, 0);
1298 }
1299
1300 SDValue SelectionDAG::getFrameIndex(int FI, EVT VT, bool isTarget) {
1301   unsigned Opc = isTarget ? ISD::TargetFrameIndex : ISD::FrameIndex;
1302   FoldingSetNodeID ID;
1303   AddNodeIDNode(ID, Opc, getVTList(VT), None);
1304   ID.AddInteger(FI);
1305   void *IP = nullptr;
1306   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1307     return SDValue(E, 0);
1308
1309   SDNode *N = new (NodeAllocator) FrameIndexSDNode(FI, VT, isTarget);
1310   CSEMap.InsertNode(N, IP);
1311   InsertNode(N);
1312   return SDValue(N, 0);
1313 }
1314
1315 SDValue SelectionDAG::getJumpTable(int JTI, EVT VT, bool isTarget,
1316                                    unsigned char TargetFlags) {
1317   assert((TargetFlags == 0 || isTarget) &&
1318          "Cannot set target flags on target-independent jump tables");
1319   unsigned Opc = isTarget ? ISD::TargetJumpTable : ISD::JumpTable;
1320   FoldingSetNodeID ID;
1321   AddNodeIDNode(ID, Opc, getVTList(VT), None);
1322   ID.AddInteger(JTI);
1323   ID.AddInteger(TargetFlags);
1324   void *IP = nullptr;
1325   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1326     return SDValue(E, 0);
1327
1328   SDNode *N = new (NodeAllocator) JumpTableSDNode(JTI, VT, isTarget,
1329                                                   TargetFlags);
1330   CSEMap.InsertNode(N, IP);
1331   InsertNode(N);
1332   return SDValue(N, 0);
1333 }
1334
1335 SDValue SelectionDAG::getConstantPool(const Constant *C, EVT VT,
1336                                       unsigned Alignment, int Offset,
1337                                       bool isTarget,
1338                                       unsigned char TargetFlags) {
1339   assert((TargetFlags == 0 || isTarget) &&
1340          "Cannot set target flags on target-independent globals");
1341   if (Alignment == 0)
1342     Alignment = TLI->getDataLayout()->getPrefTypeAlignment(C->getType());
1343   unsigned Opc = isTarget ? ISD::TargetConstantPool : ISD::ConstantPool;
1344   FoldingSetNodeID ID;
1345   AddNodeIDNode(ID, Opc, getVTList(VT), None);
1346   ID.AddInteger(Alignment);
1347   ID.AddInteger(Offset);
1348   ID.AddPointer(C);
1349   ID.AddInteger(TargetFlags);
1350   void *IP = nullptr;
1351   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1352     return SDValue(E, 0);
1353
1354   SDNode *N = new (NodeAllocator) ConstantPoolSDNode(isTarget, C, VT, Offset,
1355                                                      Alignment, TargetFlags);
1356   CSEMap.InsertNode(N, IP);
1357   InsertNode(N);
1358   return SDValue(N, 0);
1359 }
1360
1361
1362 SDValue SelectionDAG::getConstantPool(MachineConstantPoolValue *C, EVT VT,
1363                                       unsigned Alignment, int Offset,
1364                                       bool isTarget,
1365                                       unsigned char TargetFlags) {
1366   assert((TargetFlags == 0 || isTarget) &&
1367          "Cannot set target flags on target-independent globals");
1368   if (Alignment == 0)
1369     Alignment = TLI->getDataLayout()->getPrefTypeAlignment(C->getType());
1370   unsigned Opc = isTarget ? ISD::TargetConstantPool : ISD::ConstantPool;
1371   FoldingSetNodeID ID;
1372   AddNodeIDNode(ID, Opc, getVTList(VT), None);
1373   ID.AddInteger(Alignment);
1374   ID.AddInteger(Offset);
1375   C->addSelectionDAGCSEId(ID);
1376   ID.AddInteger(TargetFlags);
1377   void *IP = nullptr;
1378   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1379     return SDValue(E, 0);
1380
1381   SDNode *N = new (NodeAllocator) ConstantPoolSDNode(isTarget, C, VT, Offset,
1382                                                      Alignment, TargetFlags);
1383   CSEMap.InsertNode(N, IP);
1384   InsertNode(N);
1385   return SDValue(N, 0);
1386 }
1387
1388 SDValue SelectionDAG::getTargetIndex(int Index, EVT VT, int64_t Offset,
1389                                      unsigned char TargetFlags) {
1390   FoldingSetNodeID ID;
1391   AddNodeIDNode(ID, ISD::TargetIndex, getVTList(VT), None);
1392   ID.AddInteger(Index);
1393   ID.AddInteger(Offset);
1394   ID.AddInteger(TargetFlags);
1395   void *IP = nullptr;
1396   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1397     return SDValue(E, 0);
1398
1399   SDNode *N = new (NodeAllocator) TargetIndexSDNode(Index, VT, Offset,
1400                                                     TargetFlags);
1401   CSEMap.InsertNode(N, IP);
1402   InsertNode(N);
1403   return SDValue(N, 0);
1404 }
1405
1406 SDValue SelectionDAG::getBasicBlock(MachineBasicBlock *MBB) {
1407   FoldingSetNodeID ID;
1408   AddNodeIDNode(ID, ISD::BasicBlock, getVTList(MVT::Other), None);
1409   ID.AddPointer(MBB);
1410   void *IP = nullptr;
1411   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1412     return SDValue(E, 0);
1413
1414   SDNode *N = new (NodeAllocator) BasicBlockSDNode(MBB);
1415   CSEMap.InsertNode(N, IP);
1416   InsertNode(N);
1417   return SDValue(N, 0);
1418 }
1419
1420 SDValue SelectionDAG::getValueType(EVT VT) {
1421   if (VT.isSimple() && (unsigned)VT.getSimpleVT().SimpleTy >=
1422       ValueTypeNodes.size())
1423     ValueTypeNodes.resize(VT.getSimpleVT().SimpleTy+1);
1424
1425   SDNode *&N = VT.isExtended() ?
1426     ExtendedValueTypeNodes[VT] : ValueTypeNodes[VT.getSimpleVT().SimpleTy];
1427
1428   if (N) return SDValue(N, 0);
1429   N = new (NodeAllocator) VTSDNode(VT);
1430   InsertNode(N);
1431   return SDValue(N, 0);
1432 }
1433
1434 SDValue SelectionDAG::getExternalSymbol(const char *Sym, EVT VT) {
1435   SDNode *&N = ExternalSymbols[Sym];
1436   if (N) return SDValue(N, 0);
1437   N = new (NodeAllocator) ExternalSymbolSDNode(false, Sym, 0, VT);
1438   InsertNode(N);
1439   return SDValue(N, 0);
1440 }
1441
1442 SDValue SelectionDAG::getTargetExternalSymbol(const char *Sym, EVT VT,
1443                                               unsigned char TargetFlags) {
1444   SDNode *&N =
1445     TargetExternalSymbols[std::pair<std::string,unsigned char>(Sym,
1446                                                                TargetFlags)];
1447   if (N) return SDValue(N, 0);
1448   N = new (NodeAllocator) ExternalSymbolSDNode(true, Sym, TargetFlags, VT);
1449   InsertNode(N);
1450   return SDValue(N, 0);
1451 }
1452
1453 SDValue SelectionDAG::getCondCode(ISD::CondCode Cond) {
1454   if ((unsigned)Cond >= CondCodeNodes.size())
1455     CondCodeNodes.resize(Cond+1);
1456
1457   if (!CondCodeNodes[Cond]) {
1458     CondCodeSDNode *N = new (NodeAllocator) CondCodeSDNode(Cond);
1459     CondCodeNodes[Cond] = N;
1460     InsertNode(N);
1461   }
1462
1463   return SDValue(CondCodeNodes[Cond], 0);
1464 }
1465
1466 // commuteShuffle - swaps the values of N1 and N2, and swaps all indices in
1467 // the shuffle mask M that point at N1 to point at N2, and indices that point
1468 // N2 to point at N1.
1469 static void commuteShuffle(SDValue &N1, SDValue &N2, SmallVectorImpl<int> &M) {
1470   std::swap(N1, N2);
1471   ShuffleVectorSDNode::commuteMask(M);
1472 }
1473
1474 SDValue SelectionDAG::getVectorShuffle(EVT VT, SDLoc dl, SDValue N1,
1475                                        SDValue N2, const int *Mask) {
1476   assert(VT == N1.getValueType() && VT == N2.getValueType() &&
1477          "Invalid VECTOR_SHUFFLE");
1478
1479   // Canonicalize shuffle undef, undef -> undef
1480   if (N1.getOpcode() == ISD::UNDEF && N2.getOpcode() == ISD::UNDEF)
1481     return getUNDEF(VT);
1482
1483   // Validate that all indices in Mask are within the range of the elements
1484   // input to the shuffle.
1485   unsigned NElts = VT.getVectorNumElements();
1486   SmallVector<int, 8> MaskVec;
1487   for (unsigned i = 0; i != NElts; ++i) {
1488     assert(Mask[i] < (int)(NElts * 2) && "Index out of range");
1489     MaskVec.push_back(Mask[i]);
1490   }
1491
1492   // Canonicalize shuffle v, v -> v, undef
1493   if (N1 == N2) {
1494     N2 = getUNDEF(VT);
1495     for (unsigned i = 0; i != NElts; ++i)
1496       if (MaskVec[i] >= (int)NElts) MaskVec[i] -= NElts;
1497   }
1498
1499   // Canonicalize shuffle undef, v -> v, undef.  Commute the shuffle mask.
1500   if (N1.getOpcode() == ISD::UNDEF)
1501     commuteShuffle(N1, N2, MaskVec);
1502
1503   // If shuffling a splat, try to blend the splat instead. We do this here so
1504   // that even when this arises during lowering we don't have to re-handle it.
1505   auto BlendSplat = [&](BuildVectorSDNode *BV, int Offset) {
1506     BitVector UndefElements;
1507     SDValue Splat = BV->getSplatValue(&UndefElements);
1508     if (!Splat)
1509       return;
1510
1511     for (int i = 0; i < (int)NElts; ++i) {
1512       if (MaskVec[i] < Offset || MaskVec[i] >= (Offset + (int)NElts))
1513         continue;
1514
1515       // If this input comes from undef, mark it as such.
1516       if (UndefElements[MaskVec[i] - Offset]) {
1517         MaskVec[i] = -1;
1518         continue;
1519       }
1520
1521       // If we can blend a non-undef lane, use that instead.
1522       if (!UndefElements[i])
1523         MaskVec[i] = i + Offset;
1524     }
1525   };
1526   if (auto *N1BV = dyn_cast<BuildVectorSDNode>(N1))
1527     BlendSplat(N1BV, 0);
1528   if (auto *N2BV = dyn_cast<BuildVectorSDNode>(N2))
1529     BlendSplat(N2BV, NElts);
1530
1531   // Canonicalize all index into lhs, -> shuffle lhs, undef
1532   // Canonicalize all index into rhs, -> shuffle rhs, undef
1533   bool AllLHS = true, AllRHS = true;
1534   bool N2Undef = N2.getOpcode() == ISD::UNDEF;
1535   for (unsigned i = 0; i != NElts; ++i) {
1536     if (MaskVec[i] >= (int)NElts) {
1537       if (N2Undef)
1538         MaskVec[i] = -1;
1539       else
1540         AllLHS = false;
1541     } else if (MaskVec[i] >= 0) {
1542       AllRHS = false;
1543     }
1544   }
1545   if (AllLHS && AllRHS)
1546     return getUNDEF(VT);
1547   if (AllLHS && !N2Undef)
1548     N2 = getUNDEF(VT);
1549   if (AllRHS) {
1550     N1 = getUNDEF(VT);
1551     commuteShuffle(N1, N2, MaskVec);
1552   }
1553   // Reset our undef status after accounting for the mask.
1554   N2Undef = N2.getOpcode() == ISD::UNDEF;
1555   // Re-check whether both sides ended up undef.
1556   if (N1.getOpcode() == ISD::UNDEF && N2Undef)
1557     return getUNDEF(VT);
1558
1559   // If Identity shuffle return that node.
1560   bool Identity = true, AllSame = true;
1561   for (unsigned i = 0; i != NElts; ++i) {
1562     if (MaskVec[i] >= 0 && MaskVec[i] != (int)i) Identity = false;
1563     if (MaskVec[i] != MaskVec[0]) AllSame = false;
1564   }
1565   if (Identity && NElts)
1566     return N1;
1567
1568   // Shuffling a constant splat doesn't change the result.
1569   if (N2Undef) {
1570     SDValue V = N1;
1571
1572     // Look through any bitcasts. We check that these don't change the number
1573     // (and size) of elements and just changes their types.
1574     while (V.getOpcode() == ISD::BITCAST)
1575       V = V->getOperand(0);
1576
1577     // A splat should always show up as a build vector node.
1578     if (auto *BV = dyn_cast<BuildVectorSDNode>(V)) {
1579       BitVector UndefElements;
1580       SDValue Splat = BV->getSplatValue(&UndefElements);
1581       // If this is a splat of an undef, shuffling it is also undef.
1582       if (Splat && Splat.getOpcode() == ISD::UNDEF)
1583         return getUNDEF(VT);
1584
1585       bool SameNumElts =
1586           V.getValueType().getVectorNumElements() == VT.getVectorNumElements();
1587
1588       // We only have a splat which can skip shuffles if there is a splatted
1589       // value and no undef lanes rearranged by the shuffle.
1590       if (Splat && UndefElements.none()) {
1591         // Splat of <x, x, ..., x>, return <x, x, ..., x>, provided that the
1592         // number of elements match or the value splatted is a zero constant.
1593         if (SameNumElts)
1594           return N1;
1595         if (auto *C = dyn_cast<ConstantSDNode>(Splat))
1596           if (C->isNullValue())
1597             return N1;
1598       }
1599
1600       // If the shuffle itself creates a splat, build the vector directly.
1601       if (AllSame && SameNumElts) {
1602         const SDValue &Splatted = BV->getOperand(MaskVec[0]);
1603         SmallVector<SDValue, 8> Ops(NElts, Splatted);
1604
1605         EVT BuildVT = BV->getValueType(0);
1606         SDValue NewBV = getNode(ISD::BUILD_VECTOR, dl, BuildVT, Ops);
1607
1608         // We may have jumped through bitcasts, so the type of the
1609         // BUILD_VECTOR may not match the type of the shuffle.
1610         if (BuildVT != VT)
1611           NewBV = getNode(ISD::BITCAST, dl, VT, NewBV);
1612         return NewBV;
1613       }
1614     }
1615   }
1616
1617   FoldingSetNodeID ID;
1618   SDValue Ops[2] = { N1, N2 };
1619   AddNodeIDNode(ID, ISD::VECTOR_SHUFFLE, getVTList(VT), Ops);
1620   for (unsigned i = 0; i != NElts; ++i)
1621     ID.AddInteger(MaskVec[i]);
1622
1623   void* IP = nullptr;
1624   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1625     return SDValue(E, 0);
1626
1627   // Allocate the mask array for the node out of the BumpPtrAllocator, since
1628   // SDNode doesn't have access to it.  This memory will be "leaked" when
1629   // the node is deallocated, but recovered when the NodeAllocator is released.
1630   int *MaskAlloc = OperandAllocator.Allocate<int>(NElts);
1631   memcpy(MaskAlloc, &MaskVec[0], NElts * sizeof(int));
1632
1633   ShuffleVectorSDNode *N =
1634     new (NodeAllocator) ShuffleVectorSDNode(VT, dl.getIROrder(),
1635                                             dl.getDebugLoc(), N1, N2,
1636                                             MaskAlloc);
1637   CSEMap.InsertNode(N, IP);
1638   InsertNode(N);
1639   return SDValue(N, 0);
1640 }
1641
1642 SDValue SelectionDAG::getCommutedVectorShuffle(const ShuffleVectorSDNode &SV) {
1643   MVT VT = SV.getSimpleValueType(0);
1644   SmallVector<int, 8> MaskVec(SV.getMask().begin(), SV.getMask().end());
1645   ShuffleVectorSDNode::commuteMask(MaskVec);
1646
1647   SDValue Op0 = SV.getOperand(0);
1648   SDValue Op1 = SV.getOperand(1);
1649   return getVectorShuffle(VT, SDLoc(&SV), Op1, Op0, &MaskVec[0]);
1650 }
1651
1652 SDValue SelectionDAG::getConvertRndSat(EVT VT, SDLoc dl,
1653                                        SDValue Val, SDValue DTy,
1654                                        SDValue STy, SDValue Rnd, SDValue Sat,
1655                                        ISD::CvtCode Code) {
1656   // If the src and dest types are the same and the conversion is between
1657   // integer types of the same sign or two floats, no conversion is necessary.
1658   if (DTy == STy &&
1659       (Code == ISD::CVT_UU || Code == ISD::CVT_SS || Code == ISD::CVT_FF))
1660     return Val;
1661
1662   FoldingSetNodeID ID;
1663   SDValue Ops[] = { Val, DTy, STy, Rnd, Sat };
1664   AddNodeIDNode(ID, ISD::CONVERT_RNDSAT, getVTList(VT), Ops);
1665   void* IP = nullptr;
1666   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1667     return SDValue(E, 0);
1668
1669   CvtRndSatSDNode *N = new (NodeAllocator) CvtRndSatSDNode(VT, dl.getIROrder(),
1670                                                            dl.getDebugLoc(),
1671                                                            Ops, Code);
1672   CSEMap.InsertNode(N, IP);
1673   InsertNode(N);
1674   return SDValue(N, 0);
1675 }
1676
1677 SDValue SelectionDAG::getRegister(unsigned RegNo, EVT VT) {
1678   FoldingSetNodeID ID;
1679   AddNodeIDNode(ID, ISD::Register, getVTList(VT), None);
1680   ID.AddInteger(RegNo);
1681   void *IP = nullptr;
1682   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1683     return SDValue(E, 0);
1684
1685   SDNode *N = new (NodeAllocator) RegisterSDNode(RegNo, VT);
1686   CSEMap.InsertNode(N, IP);
1687   InsertNode(N);
1688   return SDValue(N, 0);
1689 }
1690
1691 SDValue SelectionDAG::getRegisterMask(const uint32_t *RegMask) {
1692   FoldingSetNodeID ID;
1693   AddNodeIDNode(ID, ISD::RegisterMask, getVTList(MVT::Untyped), None);
1694   ID.AddPointer(RegMask);
1695   void *IP = nullptr;
1696   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1697     return SDValue(E, 0);
1698
1699   SDNode *N = new (NodeAllocator) RegisterMaskSDNode(RegMask);
1700   CSEMap.InsertNode(N, IP);
1701   InsertNode(N);
1702   return SDValue(N, 0);
1703 }
1704
1705 SDValue SelectionDAG::getEHLabel(SDLoc dl, SDValue Root, MCSymbol *Label) {
1706   FoldingSetNodeID ID;
1707   SDValue Ops[] = { Root };
1708   AddNodeIDNode(ID, ISD::EH_LABEL, getVTList(MVT::Other), Ops);
1709   ID.AddPointer(Label);
1710   void *IP = nullptr;
1711   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1712     return SDValue(E, 0);
1713
1714   SDNode *N = new (NodeAllocator) EHLabelSDNode(dl.getIROrder(),
1715                                                 dl.getDebugLoc(), Root, Label);
1716   CSEMap.InsertNode(N, IP);
1717   InsertNode(N);
1718   return SDValue(N, 0);
1719 }
1720
1721
1722 SDValue SelectionDAG::getBlockAddress(const BlockAddress *BA, EVT VT,
1723                                       int64_t Offset,
1724                                       bool isTarget,
1725                                       unsigned char TargetFlags) {
1726   unsigned Opc = isTarget ? ISD::TargetBlockAddress : ISD::BlockAddress;
1727
1728   FoldingSetNodeID ID;
1729   AddNodeIDNode(ID, Opc, getVTList(VT), None);
1730   ID.AddPointer(BA);
1731   ID.AddInteger(Offset);
1732   ID.AddInteger(TargetFlags);
1733   void *IP = nullptr;
1734   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1735     return SDValue(E, 0);
1736
1737   SDNode *N = new (NodeAllocator) BlockAddressSDNode(Opc, VT, BA, Offset,
1738                                                      TargetFlags);
1739   CSEMap.InsertNode(N, IP);
1740   InsertNode(N);
1741   return SDValue(N, 0);
1742 }
1743
1744 SDValue SelectionDAG::getSrcValue(const Value *V) {
1745   assert((!V || V->getType()->isPointerTy()) &&
1746          "SrcValue is not a pointer?");
1747
1748   FoldingSetNodeID ID;
1749   AddNodeIDNode(ID, ISD::SRCVALUE, getVTList(MVT::Other), None);
1750   ID.AddPointer(V);
1751
1752   void *IP = nullptr;
1753   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1754     return SDValue(E, 0);
1755
1756   SDNode *N = new (NodeAllocator) SrcValueSDNode(V);
1757   CSEMap.InsertNode(N, IP);
1758   InsertNode(N);
1759   return SDValue(N, 0);
1760 }
1761
1762 /// getMDNode - Return an MDNodeSDNode which holds an MDNode.
1763 SDValue SelectionDAG::getMDNode(const MDNode *MD) {
1764   FoldingSetNodeID ID;
1765   AddNodeIDNode(ID, ISD::MDNODE_SDNODE, getVTList(MVT::Other), None);
1766   ID.AddPointer(MD);
1767
1768   void *IP = nullptr;
1769   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1770     return SDValue(E, 0);
1771
1772   SDNode *N = new (NodeAllocator) MDNodeSDNode(MD);
1773   CSEMap.InsertNode(N, IP);
1774   InsertNode(N);
1775   return SDValue(N, 0);
1776 }
1777
1778 /// getAddrSpaceCast - Return an AddrSpaceCastSDNode.
1779 SDValue SelectionDAG::getAddrSpaceCast(SDLoc dl, EVT VT, SDValue Ptr,
1780                                        unsigned SrcAS, unsigned DestAS) {
1781   SDValue Ops[] = {Ptr};
1782   FoldingSetNodeID ID;
1783   AddNodeIDNode(ID, ISD::ADDRSPACECAST, getVTList(VT), Ops);
1784   ID.AddInteger(SrcAS);
1785   ID.AddInteger(DestAS);
1786
1787   void *IP = nullptr;
1788   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
1789     return SDValue(E, 0);
1790
1791   SDNode *N = new (NodeAllocator) AddrSpaceCastSDNode(dl.getIROrder(),
1792                                                       dl.getDebugLoc(),
1793                                                       VT, Ptr, SrcAS, DestAS);
1794   CSEMap.InsertNode(N, IP);
1795   InsertNode(N);
1796   return SDValue(N, 0);
1797 }
1798
1799 /// getShiftAmountOperand - Return the specified value casted to
1800 /// the target's desired shift amount type.
1801 SDValue SelectionDAG::getShiftAmountOperand(EVT LHSTy, SDValue Op) {
1802   EVT OpTy = Op.getValueType();
1803   EVT ShTy = TLI->getShiftAmountTy(LHSTy);
1804   if (OpTy == ShTy || OpTy.isVector()) return Op;
1805
1806   ISD::NodeType Opcode = OpTy.bitsGT(ShTy) ?  ISD::TRUNCATE : ISD::ZERO_EXTEND;
1807   return getNode(Opcode, SDLoc(Op), ShTy, Op);
1808 }
1809
1810 /// CreateStackTemporary - Create a stack temporary, suitable for holding the
1811 /// specified value type.
1812 SDValue SelectionDAG::CreateStackTemporary(EVT VT, unsigned minAlign) {
1813   MachineFrameInfo *FrameInfo = getMachineFunction().getFrameInfo();
1814   unsigned ByteSize = VT.getStoreSize();
1815   Type *Ty = VT.getTypeForEVT(*getContext());
1816   unsigned StackAlign =
1817   std::max((unsigned)TLI->getDataLayout()->getPrefTypeAlignment(Ty), minAlign);
1818
1819   int FrameIdx = FrameInfo->CreateStackObject(ByteSize, StackAlign, false);
1820   return getFrameIndex(FrameIdx, TLI->getPointerTy());
1821 }
1822
1823 /// CreateStackTemporary - Create a stack temporary suitable for holding
1824 /// either of the specified value types.
1825 SDValue SelectionDAG::CreateStackTemporary(EVT VT1, EVT VT2) {
1826   unsigned Bytes = std::max(VT1.getStoreSizeInBits(),
1827                             VT2.getStoreSizeInBits())/8;
1828   Type *Ty1 = VT1.getTypeForEVT(*getContext());
1829   Type *Ty2 = VT2.getTypeForEVT(*getContext());
1830   const DataLayout *TD = TLI->getDataLayout();
1831   unsigned Align = std::max(TD->getPrefTypeAlignment(Ty1),
1832                             TD->getPrefTypeAlignment(Ty2));
1833
1834   MachineFrameInfo *FrameInfo = getMachineFunction().getFrameInfo();
1835   int FrameIdx = FrameInfo->CreateStackObject(Bytes, Align, false);
1836   return getFrameIndex(FrameIdx, TLI->getPointerTy());
1837 }
1838
1839 SDValue SelectionDAG::FoldSetCC(EVT VT, SDValue N1,
1840                                 SDValue N2, ISD::CondCode Cond, SDLoc dl) {
1841   // These setcc operations always fold.
1842   switch (Cond) {
1843   default: break;
1844   case ISD::SETFALSE:
1845   case ISD::SETFALSE2: return getConstant(0, dl, VT);
1846   case ISD::SETTRUE:
1847   case ISD::SETTRUE2: {
1848     TargetLowering::BooleanContent Cnt =
1849         TLI->getBooleanContents(N1->getValueType(0));
1850     return getConstant(
1851         Cnt == TargetLowering::ZeroOrNegativeOneBooleanContent ? -1ULL : 1, dl,
1852         VT);
1853   }
1854
1855   case ISD::SETOEQ:
1856   case ISD::SETOGT:
1857   case ISD::SETOGE:
1858   case ISD::SETOLT:
1859   case ISD::SETOLE:
1860   case ISD::SETONE:
1861   case ISD::SETO:
1862   case ISD::SETUO:
1863   case ISD::SETUEQ:
1864   case ISD::SETUNE:
1865     assert(!N1.getValueType().isInteger() && "Illegal setcc for integer!");
1866     break;
1867   }
1868
1869   if (ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode())) {
1870     const APInt &C2 = N2C->getAPIntValue();
1871     if (ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode())) {
1872       const APInt &C1 = N1C->getAPIntValue();
1873
1874       switch (Cond) {
1875       default: llvm_unreachable("Unknown integer setcc!");
1876       case ISD::SETEQ:  return getConstant(C1 == C2, dl, VT);
1877       case ISD::SETNE:  return getConstant(C1 != C2, dl, VT);
1878       case ISD::SETULT: return getConstant(C1.ult(C2), dl, VT);
1879       case ISD::SETUGT: return getConstant(C1.ugt(C2), dl, VT);
1880       case ISD::SETULE: return getConstant(C1.ule(C2), dl, VT);
1881       case ISD::SETUGE: return getConstant(C1.uge(C2), dl, VT);
1882       case ISD::SETLT:  return getConstant(C1.slt(C2), dl, VT);
1883       case ISD::SETGT:  return getConstant(C1.sgt(C2), dl, VT);
1884       case ISD::SETLE:  return getConstant(C1.sle(C2), dl, VT);
1885       case ISD::SETGE:  return getConstant(C1.sge(C2), dl, VT);
1886       }
1887     }
1888   }
1889   if (ConstantFPSDNode *N1C = dyn_cast<ConstantFPSDNode>(N1.getNode())) {
1890     if (ConstantFPSDNode *N2C = dyn_cast<ConstantFPSDNode>(N2.getNode())) {
1891       APFloat::cmpResult R = N1C->getValueAPF().compare(N2C->getValueAPF());
1892       switch (Cond) {
1893       default: break;
1894       case ISD::SETEQ:  if (R==APFloat::cmpUnordered)
1895                           return getUNDEF(VT);
1896                         // fall through
1897       case ISD::SETOEQ: return getConstant(R==APFloat::cmpEqual, dl, VT);
1898       case ISD::SETNE:  if (R==APFloat::cmpUnordered)
1899                           return getUNDEF(VT);
1900                         // fall through
1901       case ISD::SETONE: return getConstant(R==APFloat::cmpGreaterThan ||
1902                                            R==APFloat::cmpLessThan, dl, VT);
1903       case ISD::SETLT:  if (R==APFloat::cmpUnordered)
1904                           return getUNDEF(VT);
1905                         // fall through
1906       case ISD::SETOLT: return getConstant(R==APFloat::cmpLessThan, dl, VT);
1907       case ISD::SETGT:  if (R==APFloat::cmpUnordered)
1908                           return getUNDEF(VT);
1909                         // fall through
1910       case ISD::SETOGT: return getConstant(R==APFloat::cmpGreaterThan, dl, VT);
1911       case ISD::SETLE:  if (R==APFloat::cmpUnordered)
1912                           return getUNDEF(VT);
1913                         // fall through
1914       case ISD::SETOLE: return getConstant(R==APFloat::cmpLessThan ||
1915                                            R==APFloat::cmpEqual, dl, VT);
1916       case ISD::SETGE:  if (R==APFloat::cmpUnordered)
1917                           return getUNDEF(VT);
1918                         // fall through
1919       case ISD::SETOGE: return getConstant(R==APFloat::cmpGreaterThan ||
1920                                            R==APFloat::cmpEqual, dl, VT);
1921       case ISD::SETO:   return getConstant(R!=APFloat::cmpUnordered, dl, VT);
1922       case ISD::SETUO:  return getConstant(R==APFloat::cmpUnordered, dl, VT);
1923       case ISD::SETUEQ: return getConstant(R==APFloat::cmpUnordered ||
1924                                            R==APFloat::cmpEqual, dl, VT);
1925       case ISD::SETUNE: return getConstant(R!=APFloat::cmpEqual, dl, VT);
1926       case ISD::SETULT: return getConstant(R==APFloat::cmpUnordered ||
1927                                            R==APFloat::cmpLessThan, dl, VT);
1928       case ISD::SETUGT: return getConstant(R==APFloat::cmpGreaterThan ||
1929                                            R==APFloat::cmpUnordered, dl, VT);
1930       case ISD::SETULE: return getConstant(R!=APFloat::cmpGreaterThan, dl, VT);
1931       case ISD::SETUGE: return getConstant(R!=APFloat::cmpLessThan, dl, VT);
1932       }
1933     } else {
1934       // Ensure that the constant occurs on the RHS.
1935       ISD::CondCode SwappedCond = ISD::getSetCCSwappedOperands(Cond);
1936       MVT CompVT = N1.getValueType().getSimpleVT();
1937       if (!TLI->isCondCodeLegal(SwappedCond, CompVT))
1938         return SDValue();
1939
1940       return getSetCC(dl, VT, N2, N1, SwappedCond);
1941     }
1942   }
1943
1944   // Could not fold it.
1945   return SDValue();
1946 }
1947
1948 /// SignBitIsZero - Return true if the sign bit of Op is known to be zero.  We
1949 /// use this predicate to simplify operations downstream.
1950 bool SelectionDAG::SignBitIsZero(SDValue Op, unsigned Depth) const {
1951   // This predicate is not safe for vector operations.
1952   if (Op.getValueType().isVector())
1953     return false;
1954
1955   unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
1956   return MaskedValueIsZero(Op, APInt::getSignBit(BitWidth), Depth);
1957 }
1958
1959 /// MaskedValueIsZero - Return true if 'V & Mask' is known to be zero.  We use
1960 /// this predicate to simplify operations downstream.  Mask is known to be zero
1961 /// for bits that V cannot have.
1962 bool SelectionDAG::MaskedValueIsZero(SDValue Op, const APInt &Mask,
1963                                      unsigned Depth) const {
1964   APInt KnownZero, KnownOne;
1965   computeKnownBits(Op, KnownZero, KnownOne, Depth);
1966   return (KnownZero & Mask) == Mask;
1967 }
1968
1969 /// Determine which bits of Op are known to be either zero or one and return
1970 /// them in the KnownZero/KnownOne bitsets.
1971 void SelectionDAG::computeKnownBits(SDValue Op, APInt &KnownZero,
1972                                     APInt &KnownOne, unsigned Depth) const {
1973   unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
1974
1975   KnownZero = KnownOne = APInt(BitWidth, 0);   // Don't know anything.
1976   if (Depth == 6)
1977     return;  // Limit search depth.
1978
1979   APInt KnownZero2, KnownOne2;
1980
1981   switch (Op.getOpcode()) {
1982   case ISD::Constant:
1983     // We know all of the bits for a constant!
1984     KnownOne = cast<ConstantSDNode>(Op)->getAPIntValue();
1985     KnownZero = ~KnownOne;
1986     break;
1987   case ISD::AND:
1988     // If either the LHS or the RHS are Zero, the result is zero.
1989     computeKnownBits(Op.getOperand(1), KnownZero, KnownOne, Depth+1);
1990     computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth+1);
1991
1992     // Output known-1 bits are only known if set in both the LHS & RHS.
1993     KnownOne &= KnownOne2;
1994     // Output known-0 are known to be clear if zero in either the LHS | RHS.
1995     KnownZero |= KnownZero2;
1996     break;
1997   case ISD::OR:
1998     computeKnownBits(Op.getOperand(1), KnownZero, KnownOne, Depth+1);
1999     computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth+1);
2000
2001     // Output known-0 bits are only known if clear in both the LHS & RHS.
2002     KnownZero &= KnownZero2;
2003     // Output known-1 are known to be set if set in either the LHS | RHS.
2004     KnownOne |= KnownOne2;
2005     break;
2006   case ISD::XOR: {
2007     computeKnownBits(Op.getOperand(1), KnownZero, KnownOne, Depth+1);
2008     computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth+1);
2009
2010     // Output known-0 bits are known if clear or set in both the LHS & RHS.
2011     APInt KnownZeroOut = (KnownZero & KnownZero2) | (KnownOne & KnownOne2);
2012     // Output known-1 are known to be set if set in only one of the LHS, RHS.
2013     KnownOne = (KnownZero & KnownOne2) | (KnownOne & KnownZero2);
2014     KnownZero = KnownZeroOut;
2015     break;
2016   }
2017   case ISD::MUL: {
2018     computeKnownBits(Op.getOperand(1), KnownZero, KnownOne, Depth+1);
2019     computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth+1);
2020
2021     // If low bits are zero in either operand, output low known-0 bits.
2022     // Also compute a conserative estimate for high known-0 bits.
2023     // More trickiness is possible, but this is sufficient for the
2024     // interesting case of alignment computation.
2025     KnownOne.clearAllBits();
2026     unsigned TrailZ = KnownZero.countTrailingOnes() +
2027                       KnownZero2.countTrailingOnes();
2028     unsigned LeadZ =  std::max(KnownZero.countLeadingOnes() +
2029                                KnownZero2.countLeadingOnes(),
2030                                BitWidth) - BitWidth;
2031
2032     TrailZ = std::min(TrailZ, BitWidth);
2033     LeadZ = std::min(LeadZ, BitWidth);
2034     KnownZero = APInt::getLowBitsSet(BitWidth, TrailZ) |
2035                 APInt::getHighBitsSet(BitWidth, LeadZ);
2036     break;
2037   }
2038   case ISD::UDIV: {
2039     // For the purposes of computing leading zeros we can conservatively
2040     // treat a udiv as a logical right shift by the power of 2 known to
2041     // be less than the denominator.
2042     computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth+1);
2043     unsigned LeadZ = KnownZero2.countLeadingOnes();
2044
2045     KnownOne2.clearAllBits();
2046     KnownZero2.clearAllBits();
2047     computeKnownBits(Op.getOperand(1), KnownZero2, KnownOne2, Depth+1);
2048     unsigned RHSUnknownLeadingOnes = KnownOne2.countLeadingZeros();
2049     if (RHSUnknownLeadingOnes != BitWidth)
2050       LeadZ = std::min(BitWidth,
2051                        LeadZ + BitWidth - RHSUnknownLeadingOnes - 1);
2052
2053     KnownZero = APInt::getHighBitsSet(BitWidth, LeadZ);
2054     break;
2055   }
2056   case ISD::SELECT:
2057     computeKnownBits(Op.getOperand(2), KnownZero, KnownOne, Depth+1);
2058     computeKnownBits(Op.getOperand(1), KnownZero2, KnownOne2, Depth+1);
2059
2060     // Only known if known in both the LHS and RHS.
2061     KnownOne &= KnownOne2;
2062     KnownZero &= KnownZero2;
2063     break;
2064   case ISD::SELECT_CC:
2065     computeKnownBits(Op.getOperand(3), KnownZero, KnownOne, Depth+1);
2066     computeKnownBits(Op.getOperand(2), KnownZero2, KnownOne2, Depth+1);
2067
2068     // Only known if known in both the LHS and RHS.
2069     KnownOne &= KnownOne2;
2070     KnownZero &= KnownZero2;
2071     break;
2072   case ISD::SADDO:
2073   case ISD::UADDO:
2074   case ISD::SSUBO:
2075   case ISD::USUBO:
2076   case ISD::SMULO:
2077   case ISD::UMULO:
2078     if (Op.getResNo() != 1)
2079       break;
2080     // The boolean result conforms to getBooleanContents.
2081     // If we know the result of a setcc has the top bits zero, use this info.
2082     // We know that we have an integer-based boolean since these operations
2083     // are only available for integer.
2084     if (TLI->getBooleanContents(Op.getValueType().isVector(), false) ==
2085             TargetLowering::ZeroOrOneBooleanContent &&
2086         BitWidth > 1)
2087       KnownZero |= APInt::getHighBitsSet(BitWidth, BitWidth - 1);
2088     break;
2089   case ISD::SETCC:
2090     // If we know the result of a setcc has the top bits zero, use this info.
2091     if (TLI->getBooleanContents(Op.getOperand(0).getValueType()) ==
2092             TargetLowering::ZeroOrOneBooleanContent &&
2093         BitWidth > 1)
2094       KnownZero |= APInt::getHighBitsSet(BitWidth, BitWidth - 1);
2095     break;
2096   case ISD::SHL:
2097     // (shl X, C1) & C2 == 0   iff   (X & C2 >>u C1) == 0
2098     if (ConstantSDNode *SA = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2099       unsigned ShAmt = SA->getZExtValue();
2100
2101       // If the shift count is an invalid immediate, don't do anything.
2102       if (ShAmt >= BitWidth)
2103         break;
2104
2105       computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2106       KnownZero <<= ShAmt;
2107       KnownOne  <<= ShAmt;
2108       // low bits known zero.
2109       KnownZero |= APInt::getLowBitsSet(BitWidth, ShAmt);
2110     }
2111     break;
2112   case ISD::SRL:
2113     // (ushr X, C1) & C2 == 0   iff  (-1 >> C1) & C2 == 0
2114     if (ConstantSDNode *SA = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2115       unsigned ShAmt = SA->getZExtValue();
2116
2117       // If the shift count is an invalid immediate, don't do anything.
2118       if (ShAmt >= BitWidth)
2119         break;
2120
2121       computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2122       KnownZero = KnownZero.lshr(ShAmt);
2123       KnownOne  = KnownOne.lshr(ShAmt);
2124
2125       APInt HighBits = APInt::getHighBitsSet(BitWidth, ShAmt);
2126       KnownZero |= HighBits;  // High bits known zero.
2127     }
2128     break;
2129   case ISD::SRA:
2130     if (ConstantSDNode *SA = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2131       unsigned ShAmt = SA->getZExtValue();
2132
2133       // If the shift count is an invalid immediate, don't do anything.
2134       if (ShAmt >= BitWidth)
2135         break;
2136
2137       // If any of the demanded bits are produced by the sign extension, we also
2138       // demand the input sign bit.
2139       APInt HighBits = APInt::getHighBitsSet(BitWidth, ShAmt);
2140
2141       computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2142       KnownZero = KnownZero.lshr(ShAmt);
2143       KnownOne  = KnownOne.lshr(ShAmt);
2144
2145       // Handle the sign bits.
2146       APInt SignBit = APInt::getSignBit(BitWidth);
2147       SignBit = SignBit.lshr(ShAmt);  // Adjust to where it is now in the mask.
2148
2149       if (KnownZero.intersects(SignBit)) {
2150         KnownZero |= HighBits;  // New bits are known zero.
2151       } else if (KnownOne.intersects(SignBit)) {
2152         KnownOne  |= HighBits;  // New bits are known one.
2153       }
2154     }
2155     break;
2156   case ISD::SIGN_EXTEND_INREG: {
2157     EVT EVT = cast<VTSDNode>(Op.getOperand(1))->getVT();
2158     unsigned EBits = EVT.getScalarType().getSizeInBits();
2159
2160     // Sign extension.  Compute the demanded bits in the result that are not
2161     // present in the input.
2162     APInt NewBits = APInt::getHighBitsSet(BitWidth, BitWidth - EBits);
2163
2164     APInt InSignBit = APInt::getSignBit(EBits);
2165     APInt InputDemandedBits = APInt::getLowBitsSet(BitWidth, EBits);
2166
2167     // If the sign extended bits are demanded, we know that the sign
2168     // bit is demanded.
2169     InSignBit = InSignBit.zext(BitWidth);
2170     if (NewBits.getBoolValue())
2171       InputDemandedBits |= InSignBit;
2172
2173     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2174     KnownOne &= InputDemandedBits;
2175     KnownZero &= InputDemandedBits;
2176
2177     // If the sign bit of the input is known set or clear, then we know the
2178     // top bits of the result.
2179     if (KnownZero.intersects(InSignBit)) {         // Input sign bit known clear
2180       KnownZero |= NewBits;
2181       KnownOne  &= ~NewBits;
2182     } else if (KnownOne.intersects(InSignBit)) {   // Input sign bit known set
2183       KnownOne  |= NewBits;
2184       KnownZero &= ~NewBits;
2185     } else {                              // Input sign bit unknown
2186       KnownZero &= ~NewBits;
2187       KnownOne  &= ~NewBits;
2188     }
2189     break;
2190   }
2191   case ISD::CTTZ:
2192   case ISD::CTTZ_ZERO_UNDEF:
2193   case ISD::CTLZ:
2194   case ISD::CTLZ_ZERO_UNDEF:
2195   case ISD::CTPOP: {
2196     unsigned LowBits = Log2_32(BitWidth)+1;
2197     KnownZero = APInt::getHighBitsSet(BitWidth, BitWidth - LowBits);
2198     KnownOne.clearAllBits();
2199     break;
2200   }
2201   case ISD::LOAD: {
2202     LoadSDNode *LD = cast<LoadSDNode>(Op);
2203     // If this is a ZEXTLoad and we are looking at the loaded value.
2204     if (ISD::isZEXTLoad(Op.getNode()) && Op.getResNo() == 0) {
2205       EVT VT = LD->getMemoryVT();
2206       unsigned MemBits = VT.getScalarType().getSizeInBits();
2207       KnownZero |= APInt::getHighBitsSet(BitWidth, BitWidth - MemBits);
2208     } else if (const MDNode *Ranges = LD->getRanges()) {
2209       computeKnownBitsFromRangeMetadata(*Ranges, KnownZero);
2210     }
2211     break;
2212   }
2213   case ISD::ZERO_EXTEND: {
2214     EVT InVT = Op.getOperand(0).getValueType();
2215     unsigned InBits = InVT.getScalarType().getSizeInBits();
2216     APInt NewBits   = APInt::getHighBitsSet(BitWidth, BitWidth - InBits);
2217     KnownZero = KnownZero.trunc(InBits);
2218     KnownOne = KnownOne.trunc(InBits);
2219     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2220     KnownZero = KnownZero.zext(BitWidth);
2221     KnownOne = KnownOne.zext(BitWidth);
2222     KnownZero |= NewBits;
2223     break;
2224   }
2225   case ISD::SIGN_EXTEND: {
2226     EVT InVT = Op.getOperand(0).getValueType();
2227     unsigned InBits = InVT.getScalarType().getSizeInBits();
2228     APInt NewBits   = APInt::getHighBitsSet(BitWidth, BitWidth - InBits);
2229
2230     KnownZero = KnownZero.trunc(InBits);
2231     KnownOne = KnownOne.trunc(InBits);
2232     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2233
2234     // Note if the sign bit is known to be zero or one.
2235     bool SignBitKnownZero = KnownZero.isNegative();
2236     bool SignBitKnownOne  = KnownOne.isNegative();
2237
2238     KnownZero = KnownZero.zext(BitWidth);
2239     KnownOne = KnownOne.zext(BitWidth);
2240
2241     // If the sign bit is known zero or one, the top bits match.
2242     if (SignBitKnownZero)
2243       KnownZero |= NewBits;
2244     else if (SignBitKnownOne)
2245       KnownOne  |= NewBits;
2246     break;
2247   }
2248   case ISD::ANY_EXTEND: {
2249     EVT InVT = Op.getOperand(0).getValueType();
2250     unsigned InBits = InVT.getScalarType().getSizeInBits();
2251     KnownZero = KnownZero.trunc(InBits);
2252     KnownOne = KnownOne.trunc(InBits);
2253     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2254     KnownZero = KnownZero.zext(BitWidth);
2255     KnownOne = KnownOne.zext(BitWidth);
2256     break;
2257   }
2258   case ISD::TRUNCATE: {
2259     EVT InVT = Op.getOperand(0).getValueType();
2260     unsigned InBits = InVT.getScalarType().getSizeInBits();
2261     KnownZero = KnownZero.zext(InBits);
2262     KnownOne = KnownOne.zext(InBits);
2263     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2264     KnownZero = KnownZero.trunc(BitWidth);
2265     KnownOne = KnownOne.trunc(BitWidth);
2266     break;
2267   }
2268   case ISD::AssertZext: {
2269     EVT VT = cast<VTSDNode>(Op.getOperand(1))->getVT();
2270     APInt InMask = APInt::getLowBitsSet(BitWidth, VT.getSizeInBits());
2271     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2272     KnownZero |= (~InMask);
2273     KnownOne  &= (~KnownZero);
2274     break;
2275   }
2276   case ISD::FGETSIGN:
2277     // All bits are zero except the low bit.
2278     KnownZero = APInt::getHighBitsSet(BitWidth, BitWidth - 1);
2279     break;
2280
2281   case ISD::SUB: {
2282     if (ConstantSDNode *CLHS = dyn_cast<ConstantSDNode>(Op.getOperand(0))) {
2283       // We know that the top bits of C-X are clear if X contains less bits
2284       // than C (i.e. no wrap-around can happen).  For example, 20-X is
2285       // positive if we can prove that X is >= 0 and < 16.
2286       if (CLHS->getAPIntValue().isNonNegative()) {
2287         unsigned NLZ = (CLHS->getAPIntValue()+1).countLeadingZeros();
2288         // NLZ can't be BitWidth with no sign bit
2289         APInt MaskV = APInt::getHighBitsSet(BitWidth, NLZ+1);
2290         computeKnownBits(Op.getOperand(1), KnownZero2, KnownOne2, Depth+1);
2291
2292         // If all of the MaskV bits are known to be zero, then we know the
2293         // output top bits are zero, because we now know that the output is
2294         // from [0-C].
2295         if ((KnownZero2 & MaskV) == MaskV) {
2296           unsigned NLZ2 = CLHS->getAPIntValue().countLeadingZeros();
2297           // Top bits known zero.
2298           KnownZero = APInt::getHighBitsSet(BitWidth, NLZ2);
2299         }
2300       }
2301     }
2302   }
2303   // fall through
2304   case ISD::ADD:
2305   case ISD::ADDE: {
2306     // Output known-0 bits are known if clear or set in both the low clear bits
2307     // common to both LHS & RHS.  For example, 8+(X<<3) is known to have the
2308     // low 3 bits clear.
2309     computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth+1);
2310     unsigned KnownZeroOut = KnownZero2.countTrailingOnes();
2311
2312     computeKnownBits(Op.getOperand(1), KnownZero2, KnownOne2, Depth+1);
2313     KnownZeroOut = std::min(KnownZeroOut,
2314                             KnownZero2.countTrailingOnes());
2315
2316     if (Op.getOpcode() == ISD::ADD) {
2317       KnownZero |= APInt::getLowBitsSet(BitWidth, KnownZeroOut);
2318       break;
2319     }
2320
2321     // With ADDE, a carry bit may be added in, so we can only use this
2322     // information if we know (at least) that the low two bits are clear.  We
2323     // then return to the caller that the low bit is unknown but that other bits
2324     // are known zero.
2325     if (KnownZeroOut >= 2) // ADDE
2326       KnownZero |= APInt::getBitsSet(BitWidth, 1, KnownZeroOut);
2327     break;
2328   }
2329   case ISD::SREM:
2330     if (ConstantSDNode *Rem = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2331       const APInt &RA = Rem->getAPIntValue().abs();
2332       if (RA.isPowerOf2()) {
2333         APInt LowBits = RA - 1;
2334         computeKnownBits(Op.getOperand(0), KnownZero2,KnownOne2,Depth+1);
2335
2336         // The low bits of the first operand are unchanged by the srem.
2337         KnownZero = KnownZero2 & LowBits;
2338         KnownOne = KnownOne2 & LowBits;
2339
2340         // If the first operand is non-negative or has all low bits zero, then
2341         // the upper bits are all zero.
2342         if (KnownZero2[BitWidth-1] || ((KnownZero2 & LowBits) == LowBits))
2343           KnownZero |= ~LowBits;
2344
2345         // If the first operand is negative and not all low bits are zero, then
2346         // the upper bits are all one.
2347         if (KnownOne2[BitWidth-1] && ((KnownOne2 & LowBits) != 0))
2348           KnownOne |= ~LowBits;
2349         assert((KnownZero & KnownOne) == 0&&"Bits known to be one AND zero?");
2350       }
2351     }
2352     break;
2353   case ISD::UREM: {
2354     if (ConstantSDNode *Rem = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2355       const APInt &RA = Rem->getAPIntValue();
2356       if (RA.isPowerOf2()) {
2357         APInt LowBits = (RA - 1);
2358         computeKnownBits(Op.getOperand(0), KnownZero2, KnownOne2, Depth + 1);
2359
2360         // The upper bits are all zero, the lower ones are unchanged.
2361         KnownZero = KnownZero2 | ~LowBits;
2362         KnownOne = KnownOne2 & LowBits;
2363         break;
2364       }
2365     }
2366
2367     // Since the result is less than or equal to either operand, any leading
2368     // zero bits in either operand must also exist in the result.
2369     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2370     computeKnownBits(Op.getOperand(1), KnownZero2, KnownOne2, Depth+1);
2371
2372     uint32_t Leaders = std::max(KnownZero.countLeadingOnes(),
2373                                 KnownZero2.countLeadingOnes());
2374     KnownOne.clearAllBits();
2375     KnownZero = APInt::getHighBitsSet(BitWidth, Leaders);
2376     break;
2377   }
2378   case ISD::EXTRACT_ELEMENT: {
2379     computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2380     const unsigned Index =
2381       cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
2382     const unsigned BitWidth = Op.getValueType().getSizeInBits();
2383
2384     // Remove low part of known bits mask
2385     KnownZero = KnownZero.getHiBits(KnownZero.getBitWidth() - Index * BitWidth);
2386     KnownOne = KnownOne.getHiBits(KnownOne.getBitWidth() - Index * BitWidth);
2387
2388     // Remove high part of known bit mask
2389     KnownZero = KnownZero.trunc(BitWidth);
2390     KnownOne = KnownOne.trunc(BitWidth);
2391     break;
2392   }
2393   case ISD::FrameIndex:
2394   case ISD::TargetFrameIndex:
2395     if (unsigned Align = InferPtrAlignment(Op)) {
2396       // The low bits are known zero if the pointer is aligned.
2397       KnownZero = APInt::getLowBitsSet(BitWidth, Log2_32(Align));
2398       break;
2399     }
2400     break;
2401
2402   default:
2403     if (Op.getOpcode() < ISD::BUILTIN_OP_END)
2404       break;
2405     // Fallthrough
2406   case ISD::INTRINSIC_WO_CHAIN:
2407   case ISD::INTRINSIC_W_CHAIN:
2408   case ISD::INTRINSIC_VOID:
2409     // Allow the target to implement this method for its nodes.
2410     TLI->computeKnownBitsForTargetNode(Op, KnownZero, KnownOne, *this, Depth);
2411     break;
2412   }
2413
2414   assert((KnownZero & KnownOne) == 0 && "Bits known to be one AND zero?");
2415 }
2416
2417 /// ComputeNumSignBits - Return the number of times the sign bit of the
2418 /// register is replicated into the other bits.  We know that at least 1 bit
2419 /// is always equal to the sign bit (itself), but other cases can give us
2420 /// information.  For example, immediately after an "SRA X, 2", we know that
2421 /// the top 3 bits are all equal to each other, so we return 3.
2422 unsigned SelectionDAG::ComputeNumSignBits(SDValue Op, unsigned Depth) const{
2423   EVT VT = Op.getValueType();
2424   assert(VT.isInteger() && "Invalid VT!");
2425   unsigned VTBits = VT.getScalarType().getSizeInBits();
2426   unsigned Tmp, Tmp2;
2427   unsigned FirstAnswer = 1;
2428
2429   if (Depth == 6)
2430     return 1;  // Limit search depth.
2431
2432   switch (Op.getOpcode()) {
2433   default: break;
2434   case ISD::AssertSext:
2435     Tmp = cast<VTSDNode>(Op.getOperand(1))->getVT().getSizeInBits();
2436     return VTBits-Tmp+1;
2437   case ISD::AssertZext:
2438     Tmp = cast<VTSDNode>(Op.getOperand(1))->getVT().getSizeInBits();
2439     return VTBits-Tmp;
2440
2441   case ISD::Constant: {
2442     const APInt &Val = cast<ConstantSDNode>(Op)->getAPIntValue();
2443     return Val.getNumSignBits();
2444   }
2445
2446   case ISD::SIGN_EXTEND:
2447     Tmp =
2448         VTBits-Op.getOperand(0).getValueType().getScalarType().getSizeInBits();
2449     return ComputeNumSignBits(Op.getOperand(0), Depth+1) + Tmp;
2450
2451   case ISD::SIGN_EXTEND_INREG:
2452     // Max of the input and what this extends.
2453     Tmp =
2454       cast<VTSDNode>(Op.getOperand(1))->getVT().getScalarType().getSizeInBits();
2455     Tmp = VTBits-Tmp+1;
2456
2457     Tmp2 = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2458     return std::max(Tmp, Tmp2);
2459
2460   case ISD::SRA:
2461     Tmp = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2462     // SRA X, C   -> adds C sign bits.
2463     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2464       Tmp += C->getZExtValue();
2465       if (Tmp > VTBits) Tmp = VTBits;
2466     }
2467     return Tmp;
2468   case ISD::SHL:
2469     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2470       // shl destroys sign bits.
2471       Tmp = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2472       if (C->getZExtValue() >= VTBits ||      // Bad shift.
2473           C->getZExtValue() >= Tmp) break;    // Shifted all sign bits out.
2474       return Tmp - C->getZExtValue();
2475     }
2476     break;
2477   case ISD::AND:
2478   case ISD::OR:
2479   case ISD::XOR:    // NOT is handled here.
2480     // Logical binary ops preserve the number of sign bits at the worst.
2481     Tmp = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2482     if (Tmp != 1) {
2483       Tmp2 = ComputeNumSignBits(Op.getOperand(1), Depth+1);
2484       FirstAnswer = std::min(Tmp, Tmp2);
2485       // We computed what we know about the sign bits as our first
2486       // answer. Now proceed to the generic code that uses
2487       // computeKnownBits, and pick whichever answer is better.
2488     }
2489     break;
2490
2491   case ISD::SELECT:
2492     Tmp = ComputeNumSignBits(Op.getOperand(1), Depth+1);
2493     if (Tmp == 1) return 1;  // Early out.
2494     Tmp2 = ComputeNumSignBits(Op.getOperand(2), Depth+1);
2495     return std::min(Tmp, Tmp2);
2496
2497   case ISD::SADDO:
2498   case ISD::UADDO:
2499   case ISD::SSUBO:
2500   case ISD::USUBO:
2501   case ISD::SMULO:
2502   case ISD::UMULO:
2503     if (Op.getResNo() != 1)
2504       break;
2505     // The boolean result conforms to getBooleanContents.  Fall through.
2506     // If setcc returns 0/-1, all bits are sign bits.
2507     // We know that we have an integer-based boolean since these operations
2508     // are only available for integer.
2509     if (TLI->getBooleanContents(Op.getValueType().isVector(), false) ==
2510         TargetLowering::ZeroOrNegativeOneBooleanContent)
2511       return VTBits;
2512     break;
2513   case ISD::SETCC:
2514     // If setcc returns 0/-1, all bits are sign bits.
2515     if (TLI->getBooleanContents(Op.getOperand(0).getValueType()) ==
2516         TargetLowering::ZeroOrNegativeOneBooleanContent)
2517       return VTBits;
2518     break;
2519   case ISD::ROTL:
2520   case ISD::ROTR:
2521     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
2522       unsigned RotAmt = C->getZExtValue() & (VTBits-1);
2523
2524       // Handle rotate right by N like a rotate left by 32-N.
2525       if (Op.getOpcode() == ISD::ROTR)
2526         RotAmt = (VTBits-RotAmt) & (VTBits-1);
2527
2528       // If we aren't rotating out all of the known-in sign bits, return the
2529       // number that are left.  This handles rotl(sext(x), 1) for example.
2530       Tmp = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2531       if (Tmp > RotAmt+1) return Tmp-RotAmt;
2532     }
2533     break;
2534   case ISD::ADD:
2535     // Add can have at most one carry bit.  Thus we know that the output
2536     // is, at worst, one more bit than the inputs.
2537     Tmp = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2538     if (Tmp == 1) return 1;  // Early out.
2539
2540     // Special case decrementing a value (ADD X, -1):
2541     if (ConstantSDNode *CRHS = dyn_cast<ConstantSDNode>(Op.getOperand(1)))
2542       if (CRHS->isAllOnesValue()) {
2543         APInt KnownZero, KnownOne;
2544         computeKnownBits(Op.getOperand(0), KnownZero, KnownOne, Depth+1);
2545
2546         // If the input is known to be 0 or 1, the output is 0/-1, which is all
2547         // sign bits set.
2548         if ((KnownZero | APInt(VTBits, 1)).isAllOnesValue())
2549           return VTBits;
2550
2551         // If we are subtracting one from a positive number, there is no carry
2552         // out of the result.
2553         if (KnownZero.isNegative())
2554           return Tmp;
2555       }
2556
2557     Tmp2 = ComputeNumSignBits(Op.getOperand(1), Depth+1);
2558     if (Tmp2 == 1) return 1;
2559     return std::min(Tmp, Tmp2)-1;
2560
2561   case ISD::SUB:
2562     Tmp2 = ComputeNumSignBits(Op.getOperand(1), Depth+1);
2563     if (Tmp2 == 1) return 1;
2564
2565     // Handle NEG.
2566     if (ConstantSDNode *CLHS = dyn_cast<ConstantSDNode>(Op.getOperand(0)))
2567       if (CLHS->isNullValue()) {
2568         APInt KnownZero, KnownOne;
2569         computeKnownBits(Op.getOperand(1), KnownZero, KnownOne, Depth+1);
2570         // If the input is known to be 0 or 1, the output is 0/-1, which is all
2571         // sign bits set.
2572         if ((KnownZero | APInt(VTBits, 1)).isAllOnesValue())
2573           return VTBits;
2574
2575         // If the input is known to be positive (the sign bit is known clear),
2576         // the output of the NEG has the same number of sign bits as the input.
2577         if (KnownZero.isNegative())
2578           return Tmp2;
2579
2580         // Otherwise, we treat this like a SUB.
2581       }
2582
2583     // Sub can have at most one carry bit.  Thus we know that the output
2584     // is, at worst, one more bit than the inputs.
2585     Tmp = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2586     if (Tmp == 1) return 1;  // Early out.
2587     return std::min(Tmp, Tmp2)-1;
2588   case ISD::TRUNCATE:
2589     // FIXME: it's tricky to do anything useful for this, but it is an important
2590     // case for targets like X86.
2591     break;
2592   case ISD::EXTRACT_ELEMENT: {
2593     const int KnownSign = ComputeNumSignBits(Op.getOperand(0), Depth+1);
2594     const int BitWidth = Op.getValueType().getSizeInBits();
2595     const int Items =
2596       Op.getOperand(0).getValueType().getSizeInBits() / BitWidth;
2597
2598     // Get reverse index (starting from 1), Op1 value indexes elements from
2599     // little end. Sign starts at big end.
2600     const int rIndex = Items - 1 -
2601       cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
2602
2603     // If the sign portion ends in our element the substraction gives correct
2604     // result. Otherwise it gives either negative or > bitwidth result
2605     return std::max(std::min(KnownSign - rIndex * BitWidth, BitWidth), 0);
2606   }
2607   }
2608
2609   // If we are looking at the loaded value of the SDNode.
2610   if (Op.getResNo() == 0) {
2611     // Handle LOADX separately here. EXTLOAD case will fallthrough.
2612     if (LoadSDNode *LD = dyn_cast<LoadSDNode>(Op)) {
2613       unsigned ExtType = LD->getExtensionType();
2614       switch (ExtType) {
2615         default: break;
2616         case ISD::SEXTLOAD:    // '17' bits known
2617           Tmp = LD->getMemoryVT().getScalarType().getSizeInBits();
2618           return VTBits-Tmp+1;
2619         case ISD::ZEXTLOAD:    // '16' bits known
2620           Tmp = LD->getMemoryVT().getScalarType().getSizeInBits();
2621           return VTBits-Tmp;
2622       }
2623     }
2624   }
2625
2626   // Allow the target to implement this method for its nodes.
2627   if (Op.getOpcode() >= ISD::BUILTIN_OP_END ||
2628       Op.getOpcode() == ISD::INTRINSIC_WO_CHAIN ||
2629       Op.getOpcode() == ISD::INTRINSIC_W_CHAIN ||
2630       Op.getOpcode() == ISD::INTRINSIC_VOID) {
2631     unsigned NumBits = TLI->ComputeNumSignBitsForTargetNode(Op, *this, Depth);
2632     if (NumBits > 1) FirstAnswer = std::max(FirstAnswer, NumBits);
2633   }
2634
2635   // Finally, if we can prove that the top bits of the result are 0's or 1's,
2636   // use this information.
2637   APInt KnownZero, KnownOne;
2638   computeKnownBits(Op, KnownZero, KnownOne, Depth);
2639
2640   APInt Mask;
2641   if (KnownZero.isNegative()) {        // sign bit is 0
2642     Mask = KnownZero;
2643   } else if (KnownOne.isNegative()) {  // sign bit is 1;
2644     Mask = KnownOne;
2645   } else {
2646     // Nothing known.
2647     return FirstAnswer;
2648   }
2649
2650   // Okay, we know that the sign bit in Mask is set.  Use CLZ to determine
2651   // the number of identical bits in the top of the input value.
2652   Mask = ~Mask;
2653   Mask <<= Mask.getBitWidth()-VTBits;
2654   // Return # leading zeros.  We use 'min' here in case Val was zero before
2655   // shifting.  We don't want to return '64' as for an i32 "0".
2656   return std::max(FirstAnswer, std::min(VTBits, Mask.countLeadingZeros()));
2657 }
2658
2659 /// isBaseWithConstantOffset - Return true if the specified operand is an
2660 /// ISD::ADD with a ConstantSDNode on the right-hand side, or if it is an
2661 /// ISD::OR with a ConstantSDNode that is guaranteed to have the same
2662 /// semantics as an ADD.  This handles the equivalence:
2663 ///     X|Cst == X+Cst iff X&Cst = 0.
2664 bool SelectionDAG::isBaseWithConstantOffset(SDValue Op) const {
2665   if ((Op.getOpcode() != ISD::ADD && Op.getOpcode() != ISD::OR) ||
2666       !isa<ConstantSDNode>(Op.getOperand(1)))
2667     return false;
2668
2669   if (Op.getOpcode() == ISD::OR &&
2670       !MaskedValueIsZero(Op.getOperand(0),
2671                      cast<ConstantSDNode>(Op.getOperand(1))->getAPIntValue()))
2672     return false;
2673
2674   return true;
2675 }
2676
2677
2678 bool SelectionDAG::isKnownNeverNaN(SDValue Op) const {
2679   // If we're told that NaNs won't happen, assume they won't.
2680   if (getTarget().Options.NoNaNsFPMath)
2681     return true;
2682
2683   // If the value is a constant, we can obviously see if it is a NaN or not.
2684   if (const ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(Op))
2685     return !C->getValueAPF().isNaN();
2686
2687   // TODO: Recognize more cases here.
2688
2689   return false;
2690 }
2691
2692 bool SelectionDAG::isKnownNeverZero(SDValue Op) const {
2693   // If the value is a constant, we can obviously see if it is a zero or not.
2694   if (const ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(Op))
2695     return !C->isZero();
2696
2697   // TODO: Recognize more cases here.
2698   switch (Op.getOpcode()) {
2699   default: break;
2700   case ISD::OR:
2701     if (const ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1)))
2702       return !C->isNullValue();
2703     break;
2704   }
2705
2706   return false;
2707 }
2708
2709 bool SelectionDAG::isEqualTo(SDValue A, SDValue B) const {
2710   // Check the obvious case.
2711   if (A == B) return true;
2712
2713   // For for negative and positive zero.
2714   if (const ConstantFPSDNode *CA = dyn_cast<ConstantFPSDNode>(A))
2715     if (const ConstantFPSDNode *CB = dyn_cast<ConstantFPSDNode>(B))
2716       if (CA->isZero() && CB->isZero()) return true;
2717
2718   // Otherwise they may not be equal.
2719   return false;
2720 }
2721
2722 /// getNode - Gets or creates the specified node.
2723 ///
2724 SDValue SelectionDAG::getNode(unsigned Opcode, SDLoc DL, EVT VT) {
2725   FoldingSetNodeID ID;
2726   AddNodeIDNode(ID, Opcode, getVTList(VT), None);
2727   void *IP = nullptr;
2728   if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
2729     return SDValue(E, 0);
2730
2731   SDNode *N = new (NodeAllocator) SDNode(Opcode, DL.getIROrder(),
2732                                          DL.getDebugLoc(), getVTList(VT));
2733   CSEMap.InsertNode(N, IP);
2734
2735   InsertNode(N);
2736   return SDValue(N, 0);
2737 }
2738
2739 SDValue SelectionDAG::getNode(unsigned Opcode, SDLoc DL,
2740                               EVT VT, SDValue Operand) {
2741   // Constant fold unary operations with an integer constant operand. Even
2742   // opaque constant will be folded, because the folding of unary operations
2743   // doesn't create new constants with different values. Nevertheless, the
2744   // opaque flag is preserved during folding to prevent future folding with
2745   // other constants.
2746   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Operand.getNode())) {
2747     const APInt &Val = C->getAPIntValue();
2748     switch (Opcode) {
2749     default: break;
2750     case ISD::SIGN_EXTEND:
2751       return getConstant(Val.sextOrTrunc(VT.getSizeInBits()), DL, VT,
2752                          C->isTargetOpcode(), C->isOpaque());
2753     case ISD::ANY_EXTEND:
2754     case ISD::ZERO_EXTEND:
2755     case ISD::TRUNCATE:
2756       return getConstant(Val.zextOrTrunc(VT.getSizeInBits()), DL, VT,
2757                          C->isTargetOpcode(), C->isOpaque());
2758     case ISD::UINT_TO_FP:
2759     case ISD::SINT_TO_FP: {
2760       APFloat apf(EVTToAPFloatSemantics(VT),
2761                   APInt::getNullValue(VT.getSizeInBits()));
2762       (void)apf.convertFromAPInt(Val,
2763                                  Opcode==ISD::SINT_TO_FP,
2764                                  APFloat::rmNearestTiesToEven);
2765       return getConstantFP(apf, DL, VT);
2766     }
2767     case ISD::BITCAST:
2768       if (VT == MVT::f16 && C->getValueType(0) == MVT::i16)
2769         return getConstantFP(APFloat(APFloat::IEEEhalf, Val), DL, VT);
2770       if (VT == MVT::f32 && C->getValueType(0) == MVT::i32)
2771         return getConstantFP(APFloat(APFloat::IEEEsingle, Val), DL, VT);
2772       else if (VT == MVT::f64 && C->getValueType(0) == MVT::i64)
2773         return getConstantFP(APFloat(APFloat::IEEEdouble, Val), DL, VT);
2774       break;
2775     case ISD::BSWAP:
2776       return getConstant(Val.byteSwap(), DL, VT, C->isTargetOpcode(),
2777                          C->isOpaque());
2778     case ISD::CTPOP:
2779       return getConstant(Val.countPopulation(), DL, VT, C->isTargetOpcode(),
2780                          C->isOpaque());
2781     case ISD::CTLZ:
2782     case ISD::CTLZ_ZERO_UNDEF:
2783       return getConstant(Val.countLeadingZeros(), DL, VT, C->isTargetOpcode(),
2784                          C->isOpaque());
2785     case ISD::CTTZ:
2786     case ISD::CTTZ_ZERO_UNDEF:
2787       return getConstant(Val.countTrailingZeros(), DL, VT, C->isTargetOpcode(),
2788                          C->isOpaque());
2789     }
2790   }
2791
2792   // Constant fold unary operations with a floating point constant operand.
2793   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(Operand.getNode())) {
2794     APFloat V = C->getValueAPF();    // make copy
2795     switch (Opcode) {
2796     case ISD::FNEG:
2797       V.changeSign();
2798       return getConstantFP(V, DL, VT);
2799     case ISD::FABS:
2800       V.clearSign();
2801       return getConstantFP(V, DL, VT);
2802     case ISD::FCEIL: {
2803       APFloat::opStatus fs = V.roundToIntegral(APFloat::rmTowardPositive);
2804       if (fs == APFloat::opOK || fs == APFloat::opInexact)
2805         return getConstantFP(V, DL, VT);
2806       break;
2807     }
2808     case ISD::FTRUNC: {
2809       APFloat::opStatus fs = V.roundToIntegral(APFloat::rmTowardZero);
2810       if (fs == APFloat::opOK || fs == APFloat::opInexact)
2811         return getConstantFP(V, DL, VT);
2812       break;
2813     }
2814     case ISD::FFLOOR: {
2815       APFloat::opStatus fs = V.roundToIntegral(APFloat::rmTowardNegative);
2816       if (fs == APFloat::opOK || fs == APFloat::opInexact)
2817         return getConstantFP(V, DL, VT);
2818       break;
2819     }
2820     case ISD::FP_EXTEND: {
2821       bool ignored;
2822       // This can return overflow, underflow, or inexact; we don't care.
2823       // FIXME need to be more flexible about rounding mode.
2824       (void)V.convert(EVTToAPFloatSemantics(VT),
2825                       APFloat::rmNearestTiesToEven, &ignored);
2826       return getConstantFP(V, DL, VT);
2827     }
2828     case ISD::FP_TO_SINT:
2829     case ISD::FP_TO_UINT: {
2830       integerPart x[2];
2831       bool ignored;
2832       static_assert(integerPartWidth >= 64, "APFloat parts too small!");
2833       // FIXME need to be more flexible about rounding mode.
2834       APFloat::opStatus s = V.convertToInteger(x, VT.getSizeInBits(),
2835                             Opcode==ISD::FP_TO_SINT,
2836                             APFloat::rmTowardZero, &ignored);
2837       if (s==APFloat::opInvalidOp)     // inexact is OK, in fact usual
2838         break;
2839       APInt api(VT.getSizeInBits(), x);
2840       return getConstant(api, DL, VT);
2841     }
2842     case ISD::BITCAST:
2843       if (VT == MVT::i16 && C->getValueType(0) == MVT::f16)
2844         return getConstant((uint16_t)V.bitcastToAPInt().getZExtValue(), DL, VT);
2845       else if (VT == MVT::i32 && C->getValueType(0) == MVT::f32)
2846         return getConstant((uint32_t)V.bitcastToAPInt().getZExtValue(), DL, VT);
2847       else if (VT == MVT::i64 && C->getValueType(0) == MVT::f64)
2848         return getConstant(V.bitcastToAPInt().getZExtValue(), DL, VT);
2849       break;
2850     }
2851   }
2852
2853   // Constant fold unary operations with a vector integer or float operand.
2854   if (BuildVectorSDNode *BV = dyn_cast<BuildVectorSDNode>(Operand.getNode())) {
2855     if (BV->isConstant()) {
2856       switch (Opcode) {
2857       default:
2858         // FIXME: Entirely reasonable to perform folding of other unary
2859         // operations here as the need arises.
2860         break;
2861       case ISD::FNEG:
2862       case ISD::FABS:
2863       case ISD::FCEIL:
2864       case ISD::FTRUNC:
2865       case ISD::FFLOOR:
2866       case ISD::FP_EXTEND:
2867       case ISD::FP_TO_SINT:
2868       case ISD::FP_TO_UINT:
2869       case ISD::TRUNCATE:
2870       case ISD::UINT_TO_FP:
2871       case ISD::SINT_TO_FP: {
2872         EVT SVT = VT.getScalarType();
2873         EVT InVT = BV->getValueType(0);
2874         EVT InSVT = InVT.getScalarType();
2875
2876         // Find legal integer scalar type for constant promotion.
2877         EVT LegalSVT = SVT;
2878         if (SVT.isInteger()) {
2879           LegalSVT = TLI->getTypeToTransformTo(*getContext(), SVT);
2880           assert(LegalSVT.bitsGE(SVT) && "Unexpected legal scalar type size");
2881         }
2882
2883         // Let the above scalar folding handle the folding of each element.
2884         SmallVector<SDValue, 8> Ops;
2885         for (int i = 0, e = VT.getVectorNumElements(); i != e; ++i) {
2886           SDValue OpN = BV->getOperand(i);
2887           EVT OpVT = OpN.getValueType();
2888
2889           // Build vector (integer) scalar operands may need implicit
2890           // truncation - do this before constant folding.
2891           if (OpVT.isInteger() && OpVT.bitsGT(InSVT))
2892             OpN = getNode(ISD::TRUNCATE, DL, InSVT, OpN);
2893
2894           OpN = getNode(Opcode, DL, SVT, OpN);
2895
2896           // Legalize the (integer) scalar constant if necessary.
2897           if (LegalSVT != SVT)
2898             OpN = getNode(ISD::ANY_EXTEND, DL, LegalSVT, OpN);
2899
2900           if (OpN.getOpcode() != ISD::UNDEF &&
2901               OpN.getOpcode() != ISD::Constant &&
2902               OpN.getOpcode() != ISD::ConstantFP)
2903             break;
2904           Ops.push_back(OpN);
2905         }
2906         if (Ops.size() == VT.getVectorNumElements())
2907           return getNode(ISD::BUILD_VECTOR, DL, VT, Ops);
2908         break;
2909       }
2910       }
2911     }
2912   }
2913
2914   unsigned OpOpcode = Operand.getNode()->getOpcode();
2915   switch (Opcode) {
2916   case ISD::TokenFactor:
2917   case ISD::MERGE_VALUES:
2918   case ISD::CONCAT_VECTORS:
2919     return Operand;         // Factor, merge or concat of one node?  No need.
2920   case ISD::FP_ROUND: llvm_unreachable("Invalid method to make FP_ROUND node");
2921   case ISD::FP_EXTEND:
2922     assert(VT.isFloatingPoint() &&
2923            Operand.getValueType().isFloatingPoint() && "Invalid FP cast!");
2924     if (Operand.getValueType() == VT) return Operand;  // noop conversion.
2925     assert((!VT.isVector() ||
2926             VT.getVectorNumElements() ==
2927             Operand.getValueType().getVectorNumElements()) &&
2928            "Vector element count mismatch!");
2929     if (Operand.getOpcode() == ISD::UNDEF)
2930       return getUNDEF(VT);
2931     break;
2932   case ISD::SIGN_EXTEND:
2933     assert(VT.isInteger() && Operand.getValueType().isInteger() &&
2934            "Invalid SIGN_EXTEND!");
2935     if (Operand.getValueType() == VT) return Operand;   // noop extension
2936     assert(Operand.getValueType().getScalarType().bitsLT(VT.getScalarType()) &&
2937            "Invalid sext node, dst < src!");
2938     assert((!VT.isVector() ||
2939             VT.getVectorNumElements() ==
2940             Operand.getValueType().getVectorNumElements()) &&
2941            "Vector element count mismatch!");
2942     if (OpOpcode == ISD::SIGN_EXTEND || OpOpcode == ISD::ZERO_EXTEND)
2943       return getNode(OpOpcode, DL, VT, Operand.getNode()->getOperand(0));
2944     else if (OpOpcode == ISD::UNDEF)
2945       // sext(undef) = 0, because the top bits will all be the same.
2946       return getConstant(0, DL, VT);
2947     break;
2948   case ISD::ZERO_EXTEND:
2949     assert(VT.isInteger() && Operand.getValueType().isInteger() &&
2950            "Invalid ZERO_EXTEND!");
2951     if (Operand.getValueType() == VT) return Operand;   // noop extension
2952     assert(Operand.getValueType().getScalarType().bitsLT(VT.getScalarType()) &&
2953            "Invalid zext node, dst < src!");
2954     assert((!VT.isVector() ||
2955             VT.getVectorNumElements() ==
2956             Operand.getValueType().getVectorNumElements()) &&
2957            "Vector element count mismatch!");
2958     if (OpOpcode == ISD::ZERO_EXTEND)   // (zext (zext x)) -> (zext x)
2959       return getNode(ISD::ZERO_EXTEND, DL, VT,
2960                      Operand.getNode()->getOperand(0));
2961     else if (OpOpcode == ISD::UNDEF)
2962       // zext(undef) = 0, because the top bits will be zero.
2963       return getConstant(0, DL, VT);
2964     break;
2965   case ISD::ANY_EXTEND:
2966     assert(VT.isInteger() && Operand.getValueType().isInteger() &&
2967            "Invalid ANY_EXTEND!");
2968     if (Operand.getValueType() == VT) return Operand;   // noop extension
2969     assert(Operand.getValueType().getScalarType().bitsLT(VT.getScalarType()) &&
2970            "Invalid anyext node, dst < src!");
2971     assert((!VT.isVector() ||
2972             VT.getVectorNumElements() ==
2973             Operand.getValueType().getVectorNumElements()) &&
2974            "Vector element count mismatch!");
2975
2976     if (OpOpcode == ISD::ZERO_EXTEND || OpOpcode == ISD::SIGN_EXTEND ||
2977         OpOpcode == ISD::ANY_EXTEND)
2978       // (ext (zext x)) -> (zext x)  and  (ext (sext x)) -> (sext x)
2979       return getNode(OpOpcode, DL, VT, Operand.getNode()->getOperand(0));
2980     else if (OpOpcode == ISD::UNDEF)
2981       return getUNDEF(VT);
2982
2983     // (ext (trunx x)) -> x
2984     if (OpOpcode == ISD::TRUNCATE) {
2985       SDValue OpOp = Operand.getNode()->getOperand(0);
2986       if (OpOp.getValueType() == VT)
2987         return OpOp;
2988     }
2989     break;
2990   case ISD::TRUNCATE:
2991     assert(VT.isInteger() && Operand.getValueType().isInteger() &&
2992            "Invalid TRUNCATE!");
2993     if (Operand.getValueType() == VT) return Operand;   // noop truncate
2994     assert(Operand.getValueType().getScalarType().bitsGT(VT.getScalarType()) &&
2995            "Invalid truncate node, src < dst!");
2996     assert((!VT.isVector() ||
2997             VT.getVectorNumElements() ==
2998             Operand.getValueType().getVectorNumElements()) &&
2999            "Vector element count mismatch!");
3000     if (OpOpcode == ISD::TRUNCATE)
3001       return getNode(ISD::TRUNCATE, DL, VT, Operand.getNode()->getOperand(0));
3002     if (OpOpcode == ISD::ZERO_EXTEND || OpOpcode == ISD::SIGN_EXTEND ||
3003         OpOpcode == ISD::ANY_EXTEND) {
3004       // If the source is smaller than the dest, we still need an extend.
3005       if (Operand.getNode()->getOperand(0).getValueType().getScalarType()
3006             .bitsLT(VT.getScalarType()))
3007         return getNode(OpOpcode, DL, VT, Operand.getNode()->getOperand(0));
3008       if (Operand.getNode()->getOperand(0).getValueType().bitsGT(VT))
3009         return getNode(ISD::TRUNCATE, DL, VT, Operand.getNode()->getOperand(0));
3010       return Operand.getNode()->getOperand(0);
3011     }
3012     if (OpOpcode == ISD::UNDEF)
3013       return getUNDEF(VT);
3014     break;
3015   case ISD::BITCAST:
3016     // Basic sanity checking.
3017     assert(VT.getSizeInBits() == Operand.getValueType().getSizeInBits()
3018            && "Cannot BITCAST between types of different sizes!");
3019     if (VT == Operand.getValueType()) return Operand;  // noop conversion.
3020     if (OpOpcode == ISD::BITCAST)  // bitconv(bitconv(x)) -> bitconv(x)
3021       return getNode(ISD::BITCAST, DL, VT, Operand.getOperand(0));
3022     if (OpOpcode == ISD::UNDEF)
3023       return getUNDEF(VT);
3024     break;
3025   case ISD::SCALAR_TO_VECTOR:
3026     assert(VT.isVector() && !Operand.getValueType().isVector() &&
3027            (VT.getVectorElementType() == Operand.getValueType() ||
3028             (VT.getVectorElementType().isInteger() &&
3029              Operand.getValueType().isInteger() &&
3030              VT.getVectorElementType().bitsLE(Operand.getValueType()))) &&
3031            "Illegal SCALAR_TO_VECTOR node!");
3032     if (OpOpcode == ISD::UNDEF)
3033       return getUNDEF(VT);
3034     // scalar_to_vector(extract_vector_elt V, 0) -> V, top bits are undefined.
3035     if (OpOpcode == ISD::EXTRACT_VECTOR_ELT &&
3036         isa<ConstantSDNode>(Operand.getOperand(1)) &&
3037         Operand.getConstantOperandVal(1) == 0 &&
3038         Operand.getOperand(0).getValueType() == VT)
3039       return Operand.getOperand(0);
3040     break;
3041   case ISD::FNEG:
3042     // -(X-Y) -> (Y-X) is unsafe because when X==Y, -0.0 != +0.0
3043     if (getTarget().Options.UnsafeFPMath && OpOpcode == ISD::FSUB)
3044       return getNode(ISD::FSUB, DL, VT, Operand.getNode()->getOperand(1),
3045                      Operand.getNode()->getOperand(0));
3046     if (OpOpcode == ISD::FNEG)  // --X -> X
3047       return Operand.getNode()->getOperand(0);
3048     break;
3049   case ISD::FABS:
3050     if (OpOpcode == ISD::FNEG)  // abs(-X) -> abs(X)
3051       return getNode(ISD::FABS, DL, VT, Operand.getNode()->getOperand(0));
3052     break;
3053   }
3054
3055   SDNode *N;
3056   SDVTList VTs = getVTList(VT);
3057   if (VT != MVT::Glue) { // Don't CSE flag producing nodes
3058     FoldingSetNodeID ID;
3059     SDValue Ops[1] = { Operand };
3060     AddNodeIDNode(ID, Opcode, VTs, Ops);
3061     void *IP = nullptr;
3062     if (SDNode *E = CSEMap.FindNodeOrInsertPos(ID, IP))
3063       return SDValue(E, 0);
3064
3065     N = new (NodeAllocator) UnarySDNode(Opcode, DL.getIROrder(),
3066                                         DL.getDebugLoc(), VTs, Operand);
3067     CSEMap.InsertNode(N, IP);
3068   } else {
3069     N = new (NodeAllocator) UnarySDNode(Opcode, DL.getIROrder(),
3070                                         DL.getDebugLoc(), VTs, Operand);
3071   }
3072
3073   InsertNode(N);
3074   return SDValue(N, 0);
3075 }
3076
3077 SDValue SelectionDAG::FoldConstantArithmetic(unsigned Opcode, SDLoc DL, EVT VT,
3078                                              SDNode *Cst1, SDNode *Cst2) {
3079   // If the opcode is a target-specific ISD node, there's nothing we can
3080   // do here and the operand rules may not line up with the below, so
3081   // bail early.
3082   if (Opcode >= ISD::BUILTIN_OP_END)
3083     return SDValue();
3084
3085   SmallVector<std::pair<ConstantSDNode *, ConstantSDNode *>, 4> Inputs;
3086   SmallVector<SDValue, 4> Outputs;
3087   EVT SVT = VT.getScalarType();
3088
3089   ConstantSDNode *Scalar1 = dyn_cast<ConstantSDNode>(Cst1);
3090   ConstantSDNode *Scalar2 = dyn_cast<ConstantSDNode>(Cst2);
3091   if (Scalar1 && Scalar2 && (Scalar1->isOpaque() || Scalar2->isOpaque()))
3092     return SDValue();
3093
3094   if (Scalar1 && Scalar2)
3095     // Scalar instruction.
3096     Inputs.push_back(std::make_pair(Scalar1, Scalar2));
3097   else {
3098     // For vectors extract each constant element into Inputs so we can constant
3099     // fold them individually.
3100     BuildVectorSDNode *BV1 = dyn_cast<BuildVectorSDNode>(Cst1);
3101     BuildVectorSDNode *BV2 = dyn_cast<BuildVectorSDNode>(Cst2);
3102     if (!BV1 || !BV2)
3103       return SDValue();
3104
3105     assert(BV1->getNumOperands() == BV2->getNumOperands() && "Out of sync!");
3106
3107     for (unsigned I = 0, E = BV1->getNumOperands(); I != E; ++I) {
3108       ConstantSDNode *V1 = dyn_cast<ConstantSDNode>(BV1->getOperand(I));
3109       ConstantSDNode *V2 = dyn_cast<ConstantSDNode>(BV2->getOperand(I));
3110       if (!V1 || !V2) // Not a constant, bail.
3111         return SDValue();
3112
3113       if (V1->isOpaque() || V2->isOpaque())
3114         return SDValue();
3115
3116       // Avoid BUILD_VECTOR nodes that perform implicit truncation.
3117       // FIXME: This is valid and could be handled by truncating the APInts.
3118       if (V1->getValueType(0) != SVT || V2->getValueType(0) != SVT)
3119         return SDValue();
3120
3121       Inputs.push_back(std::make_pair(V1, V2));
3122     }
3123   }
3124
3125   // We have a number of constant values, constant fold them element by element.
3126   for (unsigned I = 0, E = Inputs.size(); I != E; ++I) {
3127     const APInt &C1 = Inputs[I].first->getAPIntValue();
3128     const APInt &C2 = Inputs[I].second->getAPIntValue();
3129
3130     switch (Opcode) {
3131     case ISD::ADD:
3132       Outputs.push_back(getConstant(C1 + C2, DL, SVT));
3133       break;
3134     case ISD::SUB:
3135       Outputs.push_back(getConstant(C1 - C2, DL, SVT));
3136       break;
3137     case ISD::MUL:
3138       Outputs.push_back(getConstant(C1 * C2, DL, SVT));
3139       break;
3140     case ISD::UDIV:
3141       if (!C2.getBoolValue())
3142         return SDValue();
3143       Outputs.push_back(getConstant(C1.udiv(C2), DL, SVT));
3144       break;
3145     case ISD::UREM:
3146       if (!C2.getBoolValue())
3147         return SDValue();
3148       Outputs.push_back(getConstant(C1.urem(C2), DL, SVT));
3149       break;
3150     case ISD::SDIV:
3151       if (!C2.getBoolValue())
3152         return SDValue();
3153       Outputs.push_back(getConstant(C1.sdiv(C2), DL, SVT));
3154       break;
3155     case ISD::SREM:
3156       if (!C2.getBoolValue())
3157         return SDValue();
3158       Outputs.push_back(getConstant(C1.srem(C2), DL, SVT));
3159       break;
3160     case ISD::AND:
3161       Outputs.push_back(getConstant(C1 & C2, DL, SVT));
3162       break;
3163     case ISD::OR:
3164       Outputs.push_back(getConstant(C1 | C2, DL, SVT));
3165       break;
3166     case ISD::XOR:
3167       Outputs.push_back(getConstant(C1 ^ C2, DL, SVT));
3168       break;
3169     case ISD::SHL:
3170       Outputs.push_back(getConstant(C1 << C2, DL, SVT));
3171       break;
3172     case ISD::SRL:
3173       Outputs.push_back(getConstant(C1.lshr(C2), DL, SVT));
3174       break;
3175     case ISD::SRA:
3176       Outputs.push_back(getConstant(C1.ashr(C2), DL, SVT));
3177       break;
3178     case ISD::ROTL:
3179       Outputs.push_back(getConstant(C1.rotl(C2), DL, SVT));
3180       break;
3181     case ISD::ROTR:
3182       Outputs.push_back(getConstant(C1.rotr(C2), DL, SVT));
3183       break;
3184     default:
3185       return SDValue();
3186     }
3187   }
3188
3189   assert((Scalar1 && Scalar2) || (VT.getVectorNumElements() == Outputs.size() &&
3190                                   "Expected a scalar or vector!"));
3191
3192   // Handle the scalar case first.
3193   if (!VT.isVector())
3194     return Outputs.back();
3195
3196   // We may have a vector type but a scalar result. Create a splat.
3197   Outputs.resize(VT.getVectorNumElements(), Outputs.back());
3198
3199   // Build a big vector out of the scalar elements we generated.
3200   return getNode(ISD::BUILD_VECTOR, SDLoc(), VT, Outputs);
3201 }
3202
3203 SDValue SelectionDAG::getNode(unsigned Opcode, SDLoc DL, EVT VT, SDValue N1,
3204                               SDValue N2, bool nuw, bool nsw, bool exact) {
3205   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
3206   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
3207   switch (Opcode) {
3208   default: break;
3209   case ISD::TokenFactor:
3210     assert(VT == MVT::Other && N1.getValueType() == MVT::Other &&
3211            N2.getValueType() == MVT::Other && "Invalid token factor!");
3212     // Fold trivial token factors.
3213     if (N1.getOpcode() == ISD::EntryToken) return N2;
3214     if (N2.getOpcode() == ISD::EntryToken) return N1;
3215     if (N1 == N2) return N1;
3216     break;
3217   case ISD::CONCAT_VECTORS:
3218     // Concat of UNDEFs is UNDEF.
3219     if (N1.getOpcode() == ISD::UNDEF &&
3220         N2.getOpcode() == ISD::UNDEF)
3221       return getUNDEF(VT);
3222
3223     // A CONCAT_VECTOR with all operands BUILD_VECTOR can be simplified to
3224     // one big BUILD_VECTOR.
3225     if (N1.getOpcode() == ISD::BUILD_VECTOR &&
3226         N2.getOpcode() == ISD::BUILD_VECTOR) {
3227       SmallVector<SDValue, 16> Elts(N1.getNode()->op_begin(),
3228                                     N1.getNode()->op_end());
3229       Elts.append(N2.getNode()->op_begin(), N2.getNode()->op_end());
3230
3231       // BUILD_VECTOR requires all inputs to be of the same type, find the
3232       // maximum type and extend them all.
3233       EVT SVT = VT.getScalarType();
3234       for (SDValue Op : Elts)
3235         SVT = (SVT.bitsLT(Op.getValueType()) ? Op.getValueType() : SVT);
3236       if (SVT.bitsGT(VT.getScalarType()))
3237         for (SDValue &Op : Elts)
3238           Op = TLI->isZExtFree(Op.getValueType(), SVT)
3239              ? getZExtOrTrunc(Op, DL, SVT)
3240              : getSExtOrTrunc(Op, DL, SVT);
3241
3242       return getNode(ISD::BUILD_VECTOR, DL, VT, Elts);
3243     }
3244     break;
3245   case ISD::AND:
3246     assert(VT.isInteger() && "This operator does not apply to FP types!");
3247     assert(N1.getValueType() == N2.getValueType() &&
3248            N1.getValueType() == VT && "Binary operator types must match!");
3249     // (X & 0) -> 0.  This commonly occurs when legalizing i64 values, so it's
3250     // worth handling here.
3251     if (N2C && N2C->isNullValue())
3252       return N2;
3253     if (N2C && N2C->isAllOnesValue())  // X & -1 -> X
3254       return N1;
3255     break;
3256   case ISD::OR:
3257   case ISD::XOR:
3258   case ISD::ADD:
3259   case ISD::SUB:
3260     assert(VT.isInteger() && "This operator does not apply to FP types!");
3261     assert(N1.getValueType() == N2.getValueType() &&
3262            N1.getValueType() == VT && "Binary operator types must match!");
3263     // (X ^|+- 0) -> X.  This commonly occurs when legalizing i64 values, so
3264     // it's worth handling here.
3265     if (N2C && N2C->isNullValue())
3266       return N1;
3267     break;
3268   case ISD::UDIV:
3269   case ISD::UREM:
3270   case ISD::MULHU:
3271   case ISD::MULHS:
3272   case ISD::MUL:
3273   case ISD::SDIV:
3274   case ISD::SREM:
3275     assert(VT.isInteger() && "This operator does not apply to FP types!");
3276     assert(N1.getValueType() == N2.getValueType() &&
3277            N1.getValueType() == VT && "Binary operator types must match!");
3278     break;
3279   case ISD::FADD:
3280   case ISD::FSUB:
3281   case ISD::FMUL:
3282   case ISD::FDIV:
3283   case ISD::FREM:
3284     if (getTarget().Options.UnsafeFPMath) {
3285       if (Opcode == ISD::FADD) {
3286         // 0+x --> x
3287         if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1))
3288           if (CFP->getValueAPF().isZero())
3289             return N2;
3290         // x+0 --> x
3291         if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N2))
3292           if (CFP->getValueAPF().isZero())
3293             return N1;
3294       } else if (Opcode == ISD::FSUB) {
3295         // x-0 --> x
3296         if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N2))
3297           if (CFP->getValueAPF().isZero())
3298             return N1;
3299       } else if (Opcode == ISD::FMUL) {
3300         ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1);
3301         SDValue V = N2;
3302
3303         // If the first operand isn't the constant, try the second
3304         if (!CFP) {
3305           CFP = dyn_cast<ConstantFPSDNode>(N2);
3306           V = N1;
3307         }
3308
3309         if (CFP) {
3310           // 0*x --> 0
3311           if (CFP->isZero())
3312             return SDValue(CFP,0);
3313           // 1*x --> x
3314           if (CFP->isExactlyValue(1.0))
3315             return V;
3316         }
3317       }
3318     }
3319     assert(VT.isFloatingPoint() && "This operator only applies to FP types!");
3320     assert(N1.getValueType() == N2.getValueType() &&
3321            N1.getValueType() == VT && "Binary operator types must match!");
3322     break;
3323   case ISD::FCOPYSIGN:   // N1 and result must match.  N1/N2 need not match.
3324     assert(N1.getValueType() == VT &&
3325            N1.getValueType().isFloatingPoint() &&
3326            N2.getValueType().isFloatingPoint() &&
3327            "Invalid FCOPYSIGN!");
3328     break;
3329   case ISD::SHL:
3330   case ISD::SRA:
3331   case ISD::SRL:
3332   case ISD::ROTL:
3333   case ISD::ROTR:
3334     assert(VT == N1.getValueType() &&
3335            "Shift operators return type must be the same as their first arg");
3336     assert(VT.isInteger() && N2.getValueType().isInteger() &&
3337            "Shifts only work on integers");
3338     assert((!VT.isVector() || VT == N2.getValueType()) &&
3339            "Vector shift amounts must be in the same as their first arg");
3340     // Verify that the shift amount VT is bit enough to hold valid shift
3341     // amounts.  This catches things like trying to shift an i1024 value by an
3342     // i8, which is easy to fall into in generic code that uses
3343     // TLI.getShiftAmount().
3344     assert(N2.getValueType().getSizeInBits() >=
3345                    Log2_32_Ceil(N1.getValueType().getSizeInBits()) &&
3346            "Invalid use of small shift amount with oversized value!");
3347
3348     // Always fold shifts of i1 values so the code generator doesn't need to
3349     // handle them.  Since we know the size of the shift has to be less than the
3350     // size of the value, the shift/rotate count is guaranteed to be zero.
3351     if (VT == MVT::i1)
3352       return N1;
3353     if (N2C && N2C->isNullValue())
3354       return N1;
3355     break;
3356   case ISD::FP_ROUND_INREG: {
3357     EVT EVT = cast<VTSDNode>(N2)->getVT();
3358     assert(VT == N1.getValueType() && "Not an inreg round!");
3359     assert(VT.isFloatingPoint() && EVT.isFloatingPoint() &&
3360            "Cannot FP_ROUND_INREG integer types");
3361     assert(EVT.isVector() == VT.isVector() &&
3362            "FP_ROUND_INREG type should be vector iff the operand "
3363            "type is vector!");
3364     assert((!EVT.isVector() ||
3365             EVT.getVectorNumElements() == VT.getVectorNumElements()) &&
3366 &