lib/CodeGen/SelectionDAG/LegalizeVectorTypes.cpp

   1 //===------- LegalizeVectorTypes.cpp - Legalization of vector types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file performs vector type splitting and scalarization for LegalizeTypes.
  11 // Scalarization is the act of changing a computation in an illegal one-element
  12 // vector type to be a computation in its scalar element type.  For example,
  13 // implementing <1 x f32> arithmetic in a scalar f32 register.  This is needed
  14 // as a base case when scalarizing vector arithmetic like <4 x f32>, which
  15 // eventually decomposes to scalars if the target doesn't support v4f32 or v2f32
  16 // types.
  17 // Splitting is the act of changing a computation in an invalid vector type to
  18 // be a computation in two vectors of half the size.  For example, implementing
  19 // <128 x f32> operations in terms of two <64 x f32> operations.
  20 //
  21 //===----------------------------------------------------------------------===//
  22
  23 #include "LegalizeTypes.h"
  24 #include "llvm/IR/DataLayout.h"
  25 #include "llvm/Support/ErrorHandling.h"
  26 #include "llvm/Support/raw_ostream.h"
  27 using namespace llvm;
  28
  29 #define DEBUG_TYPE "legalize-types"
  30
  31 //===----------------------------------------------------------------------===//
  32 //  Result Vector Scalarization: <1 x ty> -> ty.
  33 //===----------------------------------------------------------------------===//
  34
  35 void DAGTypeLegalizer::ScalarizeVectorResult(SDNode *N, unsigned ResNo) {
  36   DEBUG(dbgs() << "Scalarize node result " << ResNo << ": ";
  37         N->dump(&DAG);
  38         dbgs() << "\n");
  39   SDValue R = SDValue();
  40
  41   switch (N->getOpcode()) {
  42   default:
  43 #ifndef NDEBUG
  44     dbgs() << "ScalarizeVectorResult #" << ResNo << ": ";
  45     N->dump(&DAG);
  46     dbgs() << "\n";
  47 #endif
  48     report_fatal_error("Do not know how to scalarize the result of this "
  49                        "operator!\n");
  50
  51   case ISD::MERGE_VALUES:      R = ScalarizeVecRes_MERGE_VALUES(N, ResNo);break;
  52   case ISD::BITCAST:           R = ScalarizeVecRes_BITCAST(N); break;
  53   case ISD::BUILD_VECTOR:      R = ScalarizeVecRes_BUILD_VECTOR(N); break;
  54   case ISD::CONVERT_RNDSAT:    R = ScalarizeVecRes_CONVERT_RNDSAT(N); break;
  55   case ISD::EXTRACT_SUBVECTOR: R = ScalarizeVecRes_EXTRACT_SUBVECTOR(N); break;
  56   case ISD::FP_ROUND:          R = ScalarizeVecRes_FP_ROUND(N); break;
  57   case ISD::FP_ROUND_INREG:    R = ScalarizeVecRes_InregOp(N); break;
  58   case ISD::FPOWI:             R = ScalarizeVecRes_FPOWI(N); break;
  59   case ISD::INSERT_VECTOR_ELT: R = ScalarizeVecRes_INSERT_VECTOR_ELT(N); break;
  60   case ISD::LOAD:           R = ScalarizeVecRes_LOAD(cast<LoadSDNode>(N));break;
  61   case ISD::SCALAR_TO_VECTOR:  R = ScalarizeVecRes_SCALAR_TO_VECTOR(N); break;
  62   case ISD::SIGN_EXTEND_INREG: R = ScalarizeVecRes_InregOp(N); break;
  63   case ISD::VSELECT:           R = ScalarizeVecRes_VSELECT(N); break;
  64   case ISD::SELECT:            R = ScalarizeVecRes_SELECT(N); break;
  65   case ISD::SELECT_CC:         R = ScalarizeVecRes_SELECT_CC(N); break;
  66   case ISD::SETCC:             R = ScalarizeVecRes_SETCC(N); break;
  67   case ISD::UNDEF:             R = ScalarizeVecRes_UNDEF(N); break;
  68   case ISD::VECTOR_SHUFFLE:    R = ScalarizeVecRes_VECTOR_SHUFFLE(N); break;
  69   case ISD::ANY_EXTEND:
  70   case ISD::BSWAP:
  71   case ISD::CTLZ:
  72   case ISD::CTLZ_ZERO_UNDEF:
  73   case ISD::CTPOP:
  74   case ISD::CTTZ:
  75   case ISD::CTTZ_ZERO_UNDEF:
  76   case ISD::FABS:
  77   case ISD::FCEIL:
  78   case ISD::FCOS:
  79   case ISD::FEXP:
  80   case ISD::FEXP2:
  81   case ISD::FFLOOR:
  82   case ISD::FLOG:
  83   case ISD::FLOG10:
  84   case ISD::FLOG2:
  85   case ISD::FNEARBYINT:
  86   case ISD::FNEG:
  87   case ISD::FP_EXTEND:
  88   case ISD::FP_TO_SINT:
  89   case ISD::FP_TO_UINT:
  90   case ISD::FRINT:
  91   case ISD::FROUND:
  92   case ISD::FSIN:
  93   case ISD::FSQRT:
  94   case ISD::FTRUNC:
  95   case ISD::SIGN_EXTEND:
  96   case ISD::SINT_TO_FP:
  97   case ISD::TRUNCATE:
  98   case ISD::UINT_TO_FP:
  99   case ISD::ZERO_EXTEND:
 100     R = ScalarizeVecRes_UnaryOp(N);
 101     break;
 102
 103   case ISD::ADD:
 104   case ISD::AND:
 105   case ISD::FADD:
 106   case ISD::FCOPYSIGN:
 107   case ISD::FDIV:
 108   case ISD::FMUL:
 109   case ISD::FMINNUM:
 110   case ISD::FMAXNUM:
 111
 112   case ISD::FPOW:
 113   case ISD::FREM:
 114   case ISD::FSUB:
 115   case ISD::MUL:
 116   case ISD::OR:
 117   case ISD::SDIV:
 118   case ISD::SREM:
 119   case ISD::SUB:
 120   case ISD::UDIV:
 121   case ISD::UREM:
 122   case ISD::XOR:
 123   case ISD::SHL:
 124   case ISD::SRA:
 125   case ISD::SRL:
 126     R = ScalarizeVecRes_BinOp(N);
 127     break;
 128   case ISD::FMA:
 129     R = ScalarizeVecRes_TernaryOp(N);
 130     break;
 131   }
 132
 133   // If R is null, the sub-method took care of registering the result.
 134   if (R.getNode())
 135     SetScalarizedVector(SDValue(N, ResNo), R);
 136 }
 137
 138 SDValue DAGTypeLegalizer::ScalarizeVecRes_BinOp(SDNode *N) {
 139   SDValue LHS = GetScalarizedVector(N->getOperand(0));
 140   SDValue RHS = GetScalarizedVector(N->getOperand(1));
 141   return DAG.getNode(N->getOpcode(), SDLoc(N),
 142                      LHS.getValueType(), LHS, RHS);
 143 }
 144
 145 SDValue DAGTypeLegalizer::ScalarizeVecRes_TernaryOp(SDNode *N) {
 146   SDValue Op0 = GetScalarizedVector(N->getOperand(0));
 147   SDValue Op1 = GetScalarizedVector(N->getOperand(1));
 148   SDValue Op2 = GetScalarizedVector(N->getOperand(2));
 149   return DAG.getNode(N->getOpcode(), SDLoc(N),
 150                      Op0.getValueType(), Op0, Op1, Op2);
 151 }
 152
 153 SDValue DAGTypeLegalizer::ScalarizeVecRes_MERGE_VALUES(SDNode *N,
 154                                                        unsigned ResNo) {
 155   SDValue Op = DisintegrateMERGE_VALUES(N, ResNo);
 156   return GetScalarizedVector(Op);
 157 }
 158
 159 SDValue DAGTypeLegalizer::ScalarizeVecRes_BITCAST(SDNode *N) {
 160   EVT NewVT = N->getValueType(0).getVectorElementType();
 161   return DAG.getNode(ISD::BITCAST, SDLoc(N),
 162                      NewVT, N->getOperand(0));
 163 }
 164
 165 SDValue DAGTypeLegalizer::ScalarizeVecRes_BUILD_VECTOR(SDNode *N) {
 166   EVT EltVT = N->getValueType(0).getVectorElementType();
 167   SDValue InOp = N->getOperand(0);
 168   // The BUILD_VECTOR operands may be of wider element types and
 169   // we may need to truncate them back to the requested return type.
 170   if (EltVT.isInteger())
 171     return DAG.getNode(ISD::TRUNCATE, SDLoc(N), EltVT, InOp);
 172   return InOp;
 173 }
 174
 175 SDValue DAGTypeLegalizer::ScalarizeVecRes_CONVERT_RNDSAT(SDNode *N) {
 176   EVT NewVT = N->getValueType(0).getVectorElementType();
 177   SDValue Op0 = GetScalarizedVector(N->getOperand(0));
 178   return DAG.getConvertRndSat(NewVT, SDLoc(N),
 179                               Op0, DAG.getValueType(NewVT),
 180                               DAG.getValueType(Op0.getValueType()),
 181                               N->getOperand(3),
 182                               N->getOperand(4),
 183                               cast<CvtRndSatSDNode>(N)->getCvtCode());
 184 }
 185
 186 SDValue DAGTypeLegalizer::ScalarizeVecRes_EXTRACT_SUBVECTOR(SDNode *N) {
 187   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, SDLoc(N),
 188                      N->getValueType(0).getVectorElementType(),
 189                      N->getOperand(0), N->getOperand(1));
 190 }
 191
 192 SDValue DAGTypeLegalizer::ScalarizeVecRes_FP_ROUND(SDNode *N) {
 193   EVT NewVT = N->getValueType(0).getVectorElementType();
 194   SDValue Op = GetScalarizedVector(N->getOperand(0));
 195   return DAG.getNode(ISD::FP_ROUND, SDLoc(N),
 196                      NewVT, Op, N->getOperand(1));
 197 }
 198
 199 SDValue DAGTypeLegalizer::ScalarizeVecRes_FPOWI(SDNode *N) {
 200   SDValue Op = GetScalarizedVector(N->getOperand(0));
 201   return DAG.getNode(ISD::FPOWI, SDLoc(N),
 202                      Op.getValueType(), Op, N->getOperand(1));
 203 }
 204
 205 SDValue DAGTypeLegalizer::ScalarizeVecRes_INSERT_VECTOR_ELT(SDNode *N) {
 206   // The value to insert may have a wider type than the vector element type,
 207   // so be sure to truncate it to the element type if necessary.
 208   SDValue Op = N->getOperand(1);
 209   EVT EltVT = N->getValueType(0).getVectorElementType();
 210   if (Op.getValueType() != EltVT)
 211     // FIXME: Can this happen for floating point types?
 212     Op = DAG.getNode(ISD::TRUNCATE, SDLoc(N), EltVT, Op);
 213   return Op;
 214 }
 215
 216 SDValue DAGTypeLegalizer::ScalarizeVecRes_LOAD(LoadSDNode *N) {
 217   assert(N->isUnindexed() && "Indexed vector load?");
 218
 219   SDValue Result = DAG.getLoad(ISD::UNINDEXED,
 220                                N->getExtensionType(),
 221                                N->getValueType(0).getVectorElementType(),
 222                                SDLoc(N),
 223                                N->getChain(), N->getBasePtr(),
 224                                DAG.getUNDEF(N->getBasePtr().getValueType()),
 225                                N->getPointerInfo(),
 226                                N->getMemoryVT().getVectorElementType(),
 227                                N->isVolatile(), N->isNonTemporal(),
 228                                N->isInvariant(), N->getOriginalAlignment(),
 229                                N->getAAInfo());
 230
 231   // Legalized the chain result - switch anything that used the old chain to
 232   // use the new one.
 233   ReplaceValueWith(SDValue(N, 1), Result.getValue(1));
 234   return Result;
 235 }
 236
 237 SDValue DAGTypeLegalizer::ScalarizeVecRes_UnaryOp(SDNode *N) {
 238   // Get the dest type - it doesn't always match the input type, e.g. int_to_fp.
 239   EVT DestVT = N->getValueType(0).getVectorElementType();
 240   SDValue Op = N->getOperand(0);
 241   EVT OpVT = Op.getValueType();
 242   SDLoc DL(N);
 243   // The result needs scalarizing, but it's not a given that the source does.
 244   // This is a workaround for targets where it's impossible to scalarize the
 245   // result of a conversion, because the source type is legal.
 246   // For instance, this happens on AArch64: v1i1 is illegal but v1i{8,16,32}
 247   // are widened to v8i8, v4i16, and v2i32, which is legal, because v1i64 is
 248   // legal and was not scalarized.
 249   // See the similar logic in ScalarizeVecRes_VSETCC
 250   if (getTypeAction(OpVT) == TargetLowering::TypeScalarizeVector) {
 251     Op = GetScalarizedVector(Op);
 252   } else {
 253     EVT VT = OpVT.getVectorElementType();
 254     Op = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, VT, Op,
 255                       DAG.getConstant(0, TLI.getVectorIdxTy()));
 256   }
 257   return DAG.getNode(N->getOpcode(), SDLoc(N), DestVT, Op);
 258 }
 259
 260 SDValue DAGTypeLegalizer::ScalarizeVecRes_InregOp(SDNode *N) {
 261   EVT EltVT = N->getValueType(0).getVectorElementType();
 262   EVT ExtVT = cast<VTSDNode>(N->getOperand(1))->getVT().getVectorElementType();
 263   SDValue LHS = GetScalarizedVector(N->getOperand(0));
 264   return DAG.getNode(N->getOpcode(), SDLoc(N), EltVT,
 265                      LHS, DAG.getValueType(ExtVT));
 266 }
 267
 268 SDValue DAGTypeLegalizer::ScalarizeVecRes_SCALAR_TO_VECTOR(SDNode *N) {
 269   // If the operand is wider than the vector element type then it is implicitly
 270   // truncated.  Make that explicit here.
 271   EVT EltVT = N->getValueType(0).getVectorElementType();
 272   SDValue InOp = N->getOperand(0);
 273   if (InOp.getValueType() != EltVT)
 274     return DAG.getNode(ISD::TRUNCATE, SDLoc(N), EltVT, InOp);
 275   return InOp;
 276 }
 277
 278 SDValue DAGTypeLegalizer::ScalarizeVecRes_VSELECT(SDNode *N) {
 279   SDValue Cond = GetScalarizedVector(N->getOperand(0));
 280   SDValue LHS = GetScalarizedVector(N->getOperand(1));
 281   TargetLowering::BooleanContent ScalarBool =
 282       TLI.getBooleanContents(false, false);
 283   TargetLowering::BooleanContent VecBool = TLI.getBooleanContents(true, false);
 284
 285   // If integer and float booleans have different contents then we can't
 286   // reliably optimize in all cases. There is a full explanation for this in
 287   // DAGCombiner::visitSELECT() where the same issue affects folding
 288   // (select C, 0, 1) to (xor C, 1).
 289   if (TLI.getBooleanContents(false, false) !=
 290       TLI.getBooleanContents(false, true)) {
 291     // At least try the common case where the boolean is generated by a
 292     // comparison.
 293     if (Cond->getOpcode() == ISD::SETCC) {
 294       EVT OpVT = Cond->getOperand(0)->getValueType(0);
 295       ScalarBool = TLI.getBooleanContents(OpVT.getScalarType());
 296       VecBool = TLI.getBooleanContents(OpVT);
 297     } else
 298       ScalarBool = TargetLowering::UndefinedBooleanContent;
 299   }
 300
 301   if (ScalarBool != VecBool) {
 302     EVT CondVT = Cond.getValueType();
 303     switch (ScalarBool) {
 304       case TargetLowering::UndefinedBooleanContent:
 305         break;
 306       case TargetLowering::ZeroOrOneBooleanContent:
 307         assert(VecBool == TargetLowering::UndefinedBooleanContent ||
 308                VecBool == TargetLowering::ZeroOrNegativeOneBooleanContent);
 309         // Vector read from all ones, scalar expects a single 1 so mask.
 310         Cond = DAG.getNode(ISD::AND, SDLoc(N), CondVT,
 311                            Cond, DAG.getConstant(1, CondVT));
 312         break;
 313       case TargetLowering::ZeroOrNegativeOneBooleanContent:
 314         assert(VecBool == TargetLowering::UndefinedBooleanContent ||
 315                VecBool == TargetLowering::ZeroOrOneBooleanContent);
 316         // Vector reads from a one, scalar from all ones so sign extend.
 317         Cond = DAG.getNode(ISD::SIGN_EXTEND_INREG, SDLoc(N), CondVT,
 318                            Cond, DAG.getValueType(MVT::i1));
 319         break;
 320     }
 321   }
 322
 323   return DAG.getSelect(SDLoc(N),
 324                        LHS.getValueType(), Cond, LHS,
 325                        GetScalarizedVector(N->getOperand(2)));
 326 }
 327
 328 SDValue DAGTypeLegalizer::ScalarizeVecRes_SELECT(SDNode *N) {
 329   SDValue LHS = GetScalarizedVector(N->getOperand(1));
 330   return DAG.getSelect(SDLoc(N),
 331                        LHS.getValueType(), N->getOperand(0), LHS,
 332                        GetScalarizedVector(N->getOperand(2)));
 333 }
 334
 335 SDValue DAGTypeLegalizer::ScalarizeVecRes_SELECT_CC(SDNode *N) {
 336   SDValue LHS = GetScalarizedVector(N->getOperand(2));
 337   return DAG.getNode(ISD::SELECT_CC, SDLoc(N), LHS.getValueType(),
 338                      N->getOperand(0), N->getOperand(1),
 339                      LHS, GetScalarizedVector(N->getOperand(3)),
 340                      N->getOperand(4));
 341 }
 342
 343 SDValue DAGTypeLegalizer::ScalarizeVecRes_SETCC(SDNode *N) {
 344   assert(N->getValueType(0).isVector() ==
 345          N->getOperand(0).getValueType().isVector() &&
 346          "Scalar/Vector type mismatch");
 347
 348   if (N->getValueType(0).isVector()) return ScalarizeVecRes_VSETCC(N);
 349
 350   SDValue LHS = GetScalarizedVector(N->getOperand(0));
 351   SDValue RHS = GetScalarizedVector(N->getOperand(1));
 352   SDLoc DL(N);
 353
 354   // Turn it into a scalar SETCC.
 355   return DAG.getNode(ISD::SETCC, DL, MVT::i1, LHS, RHS, N->getOperand(2));
 356 }
 357
 358 SDValue DAGTypeLegalizer::ScalarizeVecRes_UNDEF(SDNode *N) {
 359   return DAG.getUNDEF(N->getValueType(0).getVectorElementType());
 360 }
 361
 362 SDValue DAGTypeLegalizer::ScalarizeVecRes_VECTOR_SHUFFLE(SDNode *N) {
 363   // Figure out if the scalar is the LHS or RHS and return it.
 364   SDValue Arg = N->getOperand(2).getOperand(0);
 365   if (Arg.getOpcode() == ISD::UNDEF)
 366     return DAG.getUNDEF(N->getValueType(0).getVectorElementType());
 367   unsigned Op = !cast<ConstantSDNode>(Arg)->isNullValue();
 368   return GetScalarizedVector(N->getOperand(Op));
 369 }
 370
 371 SDValue DAGTypeLegalizer::ScalarizeVecRes_VSETCC(SDNode *N) {
 372   assert(N->getValueType(0).isVector() &&
 373          N->getOperand(0).getValueType().isVector() &&
 374          "Operand types must be vectors");
 375   SDValue LHS = N->getOperand(0);
 376   SDValue RHS = N->getOperand(1);
 377   EVT OpVT = LHS.getValueType();
 378   EVT NVT = N->getValueType(0).getVectorElementType();
 379   SDLoc DL(N);
 380
 381   // The result needs scalarizing, but it's not a given that the source does.
 382   if (getTypeAction(OpVT) == TargetLowering::TypeScalarizeVector) {
 383     LHS = GetScalarizedVector(LHS);
 384     RHS = GetScalarizedVector(RHS);
 385   } else {
 386     EVT VT = OpVT.getVectorElementType();
 387     LHS = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, VT, LHS,
 388                       DAG.getConstant(0, TLI.getVectorIdxTy()));
 389     RHS = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, VT, RHS,
 390                       DAG.getConstant(0, TLI.getVectorIdxTy()));
 391   }
 392
 393   // Turn it into a scalar SETCC.
 394   SDValue Res = DAG.getNode(ISD::SETCC, DL, MVT::i1, LHS, RHS,
 395                             N->getOperand(2));
 396   // Vectors may have a different boolean contents to scalars.  Promote the
 397   // value appropriately.
 398   ISD::NodeType ExtendCode =
 399       TargetLowering::getExtendForContent(TLI.getBooleanContents(OpVT));
 400   return DAG.getNode(ExtendCode, DL, NVT, Res);
 401 }
 402
 403
 404 //===----------------------------------------------------------------------===//
 405 //  Operand Vector Scalarization <1 x ty> -> ty.
 406 //===----------------------------------------------------------------------===//
 407
 408 bool DAGTypeLegalizer::ScalarizeVectorOperand(SDNode *N, unsigned OpNo) {
 409   DEBUG(dbgs() << "Scalarize node operand " << OpNo << ": ";
 410         N->dump(&DAG);
 411         dbgs() << "\n");
 412   SDValue Res = SDValue();
 413
 414   if (!Res.getNode()) {
 415     switch (N->getOpcode()) {
 416     default:
 417 #ifndef NDEBUG
 418       dbgs() << "ScalarizeVectorOperand Op #" << OpNo << ": ";
 419       N->dump(&DAG);
 420       dbgs() << "\n";
 421 #endif
 422       llvm_unreachable("Do not know how to scalarize this operator's operand!");
 423     case ISD::BITCAST:
 424       Res = ScalarizeVecOp_BITCAST(N);
 425       break;
 426     case ISD::ANY_EXTEND:
 427     case ISD::ZERO_EXTEND:
 428     case ISD::SIGN_EXTEND:
 429     case ISD::TRUNCATE:
 430     case ISD::FP_TO_SINT:
 431     case ISD::FP_TO_UINT:
 432     case ISD::SINT_TO_FP:
 433     case ISD::UINT_TO_FP:
 434       Res = ScalarizeVecOp_UnaryOp(N);
 435       break;
 436     case ISD::CONCAT_VECTORS:
 437       Res = ScalarizeVecOp_CONCAT_VECTORS(N);
 438       break;
 439     case ISD::EXTRACT_VECTOR_ELT:
 440       Res = ScalarizeVecOp_EXTRACT_VECTOR_ELT(N);
 441       break;
 442     case ISD::VSELECT:
 443       Res = ScalarizeVecOp_VSELECT(N);
 444       break;
 445     case ISD::STORE:
 446       Res = ScalarizeVecOp_STORE(cast<StoreSDNode>(N), OpNo);
 447       break;
 448     case ISD::FP_ROUND:
 449       Res = ScalarizeVecOp_FP_ROUND(N, OpNo);
 450       break;
 451     }
 452   }
 453
 454   // If the result is null, the sub-method took care of registering results etc.
 455   if (!Res.getNode()) return false;
 456
 457   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 458   // core about this.
 459   if (Res.getNode() == N)
 460     return true;
 461
 462   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 463          "Invalid operand expansion");
 464
 465   ReplaceValueWith(SDValue(N, 0), Res);
 466   return false;
 467 }
 468
 469 /// ScalarizeVecOp_BITCAST - If the value to convert is a vector that needs
 470 /// to be scalarized, it must be <1 x ty>.  Convert the element instead.
 471 SDValue DAGTypeLegalizer::ScalarizeVecOp_BITCAST(SDNode *N) {
 472   SDValue Elt = GetScalarizedVector(N->getOperand(0));
 473   return DAG.getNode(ISD::BITCAST, SDLoc(N),
 474                      N->getValueType(0), Elt);
 475 }
 476
 477 /// ScalarizeVecOp_UnaryOp - If the input is a vector that needs to be
 478 /// scalarized, it must be <1 x ty>.  Do the operation on the element instead.
 479 SDValue DAGTypeLegalizer::ScalarizeVecOp_UnaryOp(SDNode *N) {
 480   assert(N->getValueType(0).getVectorNumElements() == 1 &&
 481          "Unexpected vector type!");
 482   SDValue Elt = GetScalarizedVector(N->getOperand(0));
 483   SDValue Op = DAG.getNode(N->getOpcode(), SDLoc(N),
 484                            N->getValueType(0).getScalarType(), Elt);
 485   // Revectorize the result so the types line up with what the uses of this
 486   // expression expect.
 487   return DAG.getNode(ISD::BUILD_VECTOR, SDLoc(N), N->getValueType(0), Op);
 488 }
 489
 490 /// ScalarizeVecOp_CONCAT_VECTORS - The vectors to concatenate have length one -
 491 /// use a BUILD_VECTOR instead.
 492 SDValue DAGTypeLegalizer::ScalarizeVecOp_CONCAT_VECTORS(SDNode *N) {
 493   SmallVector<SDValue, 8> Ops(N->getNumOperands());
 494   for (unsigned i = 0, e = N->getNumOperands(); i < e; ++i)
 495     Ops[i] = GetScalarizedVector(N->getOperand(i));
 496   return DAG.getNode(ISD::BUILD_VECTOR, SDLoc(N), N->getValueType(0), Ops);
 497 }
 498
 499 /// ScalarizeVecOp_EXTRACT_VECTOR_ELT - If the input is a vector that needs to
 500 /// be scalarized, it must be <1 x ty>, so just return the element, ignoring the
 501 /// index.
 502 SDValue DAGTypeLegalizer::ScalarizeVecOp_EXTRACT_VECTOR_ELT(SDNode *N) {
 503   SDValue Res = GetScalarizedVector(N->getOperand(0));
 504   if (Res.getValueType() != N->getValueType(0))
 505     Res = DAG.getNode(ISD::ANY_EXTEND, SDLoc(N), N->getValueType(0),
 506                       Res);
 507   return Res;
 508 }
 509
 510
 511 /// ScalarizeVecOp_VSELECT - If the input condition is a vector that needs to be
 512 /// scalarized, it must be <1 x i1>, so just convert to a normal ISD::SELECT
 513 /// (still with vector output type since that was acceptable if we got here).
 514 SDValue DAGTypeLegalizer::ScalarizeVecOp_VSELECT(SDNode *N) {
 515   SDValue ScalarCond = GetScalarizedVector(N->getOperand(0));
 516   EVT VT = N->getValueType(0);
 517
 518   return DAG.getNode(ISD::SELECT, SDLoc(N), VT, ScalarCond, N->getOperand(1),
 519                      N->getOperand(2));
 520 }
 521
 522 /// ScalarizeVecOp_STORE - If the value to store is a vector that needs to be
 523 /// scalarized, it must be <1 x ty>.  Just store the element.
 524 SDValue DAGTypeLegalizer::ScalarizeVecOp_STORE(StoreSDNode *N, unsigned OpNo){
 525   assert(N->isUnindexed() && "Indexed store of one-element vector?");
 526   assert(OpNo == 1 && "Do not know how to scalarize this operand!");
 527   SDLoc dl(N);
 528
 529   if (N->isTruncatingStore())
 530     return DAG.getTruncStore(N->getChain(), dl,
 531                              GetScalarizedVector(N->getOperand(1)),
 532                              N->getBasePtr(), N->getPointerInfo(),
 533                              N->getMemoryVT().getVectorElementType(),
 534                              N->isVolatile(), N->isNonTemporal(),
 535                              N->getAlignment(), N->getAAInfo());
 536
 537   return DAG.getStore(N->getChain(), dl, GetScalarizedVector(N->getOperand(1)),
 538                       N->getBasePtr(), N->getPointerInfo(),
 539                       N->isVolatile(), N->isNonTemporal(),
 540                       N->getOriginalAlignment(), N->getAAInfo());
 541 }
 542
 543 /// ScalarizeVecOp_FP_ROUND - If the value to round is a vector that needs
 544 /// to be scalarized, it must be <1 x ty>.  Convert the element instead.
 545 SDValue DAGTypeLegalizer::ScalarizeVecOp_FP_ROUND(SDNode *N, unsigned OpNo) {
 546   SDValue Elt = GetScalarizedVector(N->getOperand(0));
 547   SDValue Res = DAG.getNode(ISD::FP_ROUND, SDLoc(N),
 548                             N->getValueType(0).getVectorElementType(), Elt,
 549                             N->getOperand(1));
 550   return DAG.getNode(ISD::SCALAR_TO_VECTOR, SDLoc(N), N->getValueType(0), Res);
 551 }
 552
 553 //===----------------------------------------------------------------------===//
 554 //  Result Vector Splitting
 555 //===----------------------------------------------------------------------===//
 556
 557 /// SplitVectorResult - This method is called when the specified result of the
 558 /// specified node is found to need vector splitting.  At this point, the node
 559 /// may also have invalid operands or may have other results that need
 560 /// legalization, we just know that (at least) one result needs vector
 561 /// splitting.
 562 void DAGTypeLegalizer::SplitVectorResult(SDNode *N, unsigned ResNo) {
 563   DEBUG(dbgs() << "Split node result: ";
 564         N->dump(&DAG);
 565         dbgs() << "\n");
 566   SDValue Lo, Hi;
 567
 568   // See if the target wants to custom expand this node.
 569   if (CustomLowerNode(N, N->getValueType(ResNo), true))
 570     return;
 571
 572   switch (N->getOpcode()) {
 573   default:
 574 #ifndef NDEBUG
 575     dbgs() << "SplitVectorResult #" << ResNo << ": ";
 576     N->dump(&DAG);
 577     dbgs() << "\n";
 578 #endif
 579     report_fatal_error("Do not know how to split the result of this "
 580                        "operator!\n");
 581
 582   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, ResNo, Lo, Hi); break;
 583   case ISD::VSELECT:
 584   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
 585   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
 586   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
 587   case ISD::BITCAST:           SplitVecRes_BITCAST(N, Lo, Hi); break;
 588   case ISD::BUILD_VECTOR:      SplitVecRes_BUILD_VECTOR(N, Lo, Hi); break;
 589   case ISD::CONCAT_VECTORS:    SplitVecRes_CONCAT_VECTORS(N, Lo, Hi); break;
 590   case ISD::EXTRACT_SUBVECTOR: SplitVecRes_EXTRACT_SUBVECTOR(N, Lo, Hi); break;
 591   case ISD::INSERT_SUBVECTOR:  SplitVecRes_INSERT_SUBVECTOR(N, Lo, Hi); break;
 592   case ISD::FP_ROUND_INREG:    SplitVecRes_InregOp(N, Lo, Hi); break;
 593   case ISD::FPOWI:             SplitVecRes_FPOWI(N, Lo, Hi); break;
 594   case ISD::INSERT_VECTOR_ELT: SplitVecRes_INSERT_VECTOR_ELT(N, Lo, Hi); break;
 595   case ISD::SCALAR_TO_VECTOR:  SplitVecRes_SCALAR_TO_VECTOR(N, Lo, Hi); break;
 596   case ISD::SIGN_EXTEND_INREG: SplitVecRes_InregOp(N, Lo, Hi); break;
 597   case ISD::LOAD:
 598     SplitVecRes_LOAD(cast<LoadSDNode>(N), Lo, Hi);
 599     break;
 600   case ISD::MLOAD:
 601     SplitVecRes_MLOAD(cast<MaskedLoadSDNode>(N), Lo, Hi);
 602     break;
 603   case ISD::SETCC:
 604     SplitVecRes_SETCC(N, Lo, Hi);
 605     break;
 606   case ISD::VECTOR_SHUFFLE:
 607     SplitVecRes_VECTOR_SHUFFLE(cast<ShuffleVectorSDNode>(N), Lo, Hi);
 608     break;
 609
 610   case ISD::BSWAP:
 611   case ISD::CONVERT_RNDSAT:
 612   case ISD::CTLZ:
 613   case ISD::CTTZ:
 614   case ISD::CTLZ_ZERO_UNDEF:
 615   case ISD::CTTZ_ZERO_UNDEF:
 616   case ISD::CTPOP:
 617   case ISD::FABS:
 618   case ISD::FCEIL:
 619   case ISD::FCOS:
 620   case ISD::FEXP:
 621   case ISD::FEXP2:
 622   case ISD::FFLOOR:
 623   case ISD::FLOG:
 624   case ISD::FLOG10:
 625   case ISD::FLOG2:
 626   case ISD::FNEARBYINT:
 627   case ISD::FNEG:
 628   case ISD::FP_EXTEND:
 629   case ISD::FP_ROUND:
 630   case ISD::FP_TO_SINT:
 631   case ISD::FP_TO_UINT:
 632   case ISD::FRINT:
 633   case ISD::FROUND:
 634   case ISD::FSIN:
 635   case ISD::FSQRT:
 636   case ISD::FTRUNC:
 637   case ISD::SINT_TO_FP:
 638   case ISD::TRUNCATE:
 639   case ISD::UINT_TO_FP:
 640     SplitVecRes_UnaryOp(N, Lo, Hi);
 641     break;
 642
 643   case ISD::ANY_EXTEND:
 644   case ISD::SIGN_EXTEND:
 645   case ISD::ZERO_EXTEND:
 646     SplitVecRes_ExtendOp(N, Lo, Hi);
 647     break;
 648
 649   case ISD::ADD:
 650   case ISD::SUB:
 651   case ISD::MUL:
 652   case ISD::FADD:
 653   case ISD::FCOPYSIGN:
 654   case ISD::FSUB:
 655   case ISD::FMUL:
 656   case ISD::FMINNUM:
 657   case ISD::FMAXNUM:
 658   case ISD::SDIV:
 659   case ISD::UDIV:
 660   case ISD::FDIV:
 661   case ISD::FPOW:
 662   case ISD::AND:
 663   case ISD::OR:
 664   case ISD::XOR:
 665   case ISD::SHL:
 666   case ISD::SRA:
 667   case ISD::SRL:
 668   case ISD::UREM:
 669   case ISD::SREM:
 670   case ISD::FREM:
 671     SplitVecRes_BinOp(N, Lo, Hi);
 672     break;
 673   case ISD::FMA:
 674     SplitVecRes_TernaryOp(N, Lo, Hi);
 675     break;
 676   }
 677
 678   // If Lo/Hi is null, the sub-method took care of registering results etc.
 679   if (Lo.getNode())
 680     SetSplitVector(SDValue(N, ResNo), Lo, Hi);
 681 }
 682
 683 void DAGTypeLegalizer::SplitVecRes_BinOp(SDNode *N, SDValue &Lo,
 684                                          SDValue &Hi) {
 685   SDValue LHSLo, LHSHi;
 686   GetSplitVector(N->getOperand(0), LHSLo, LHSHi);
 687   SDValue RHSLo, RHSHi;
 688   GetSplitVector(N->getOperand(1), RHSLo, RHSHi);
 689   SDLoc dl(N);
 690
 691   Lo = DAG.getNode(N->getOpcode(), dl, LHSLo.getValueType(), LHSLo, RHSLo);
 692   Hi = DAG.getNode(N->getOpcode(), dl, LHSHi.getValueType(), LHSHi, RHSHi);
 693 }
 694
 695 void DAGTypeLegalizer::SplitVecRes_TernaryOp(SDNode *N, SDValue &Lo,
 696                                              SDValue &Hi) {
 697   SDValue Op0Lo, Op0Hi;
 698   GetSplitVector(N->getOperand(0), Op0Lo, Op0Hi);
 699   SDValue Op1Lo, Op1Hi;
 700   GetSplitVector(N->getOperand(1), Op1Lo, Op1Hi);
 701   SDValue Op2Lo, Op2Hi;
 702   GetSplitVector(N->getOperand(2), Op2Lo, Op2Hi);
 703   SDLoc dl(N);
 704
 705   Lo = DAG.getNode(N->getOpcode(), dl, Op0Lo.getValueType(),
 706                    Op0Lo, Op1Lo, Op2Lo);
 707   Hi = DAG.getNode(N->getOpcode(), dl, Op0Hi.getValueType(),
 708                    Op0Hi, Op1Hi, Op2Hi);
 709 }
 710
 711 void DAGTypeLegalizer::SplitVecRes_BITCAST(SDNode *N, SDValue &Lo,
 712                                            SDValue &Hi) {
 713   // We know the result is a vector.  The input may be either a vector or a
 714   // scalar value.
 715   EVT LoVT, HiVT;
 716   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
 717   SDLoc dl(N);
 718
 719   SDValue InOp = N->getOperand(0);
 720   EVT InVT = InOp.getValueType();
 721
 722   // Handle some special cases efficiently.
 723   switch (getTypeAction(InVT)) {
 724   case TargetLowering::TypeLegal:
 725   case TargetLowering::TypePromoteInteger:
 726   case TargetLowering::TypeSoftenFloat:
 727   case TargetLowering::TypeScalarizeVector:
 728   case TargetLowering::TypeWidenVector:
 729     break;
 730   case TargetLowering::TypeExpandInteger:
 731   case TargetLowering::TypeExpandFloat:
 732     // A scalar to vector conversion, where the scalar needs expansion.
 733     // If the vector is being split in two then we can just convert the
 734     // expanded pieces.
 735     if (LoVT == HiVT) {
 736       GetExpandedOp(InOp, Lo, Hi);
 737       if (TLI.isBigEndian())
 738         std::swap(Lo, Hi);
 739       Lo = DAG.getNode(ISD::BITCAST, dl, LoVT, Lo);
 740       Hi = DAG.getNode(ISD::BITCAST, dl, HiVT, Hi);
 741       return;
 742     }
 743     break;
 744   case TargetLowering::TypeSplitVector:
 745     // If the input is a vector that needs to be split, convert each split
 746     // piece of the input now.
 747     GetSplitVector(InOp, Lo, Hi);
 748     Lo = DAG.getNode(ISD::BITCAST, dl, LoVT, Lo);
 749     Hi = DAG.getNode(ISD::BITCAST, dl, HiVT, Hi);
 750     return;
 751   }
 752
 753   // In the general case, convert the input to an integer and split it by hand.
 754   EVT LoIntVT = EVT::getIntegerVT(*DAG.getContext(), LoVT.getSizeInBits());
 755   EVT HiIntVT = EVT::getIntegerVT(*DAG.getContext(), HiVT.getSizeInBits());
 756   if (TLI.isBigEndian())
 757     std::swap(LoIntVT, HiIntVT);
 758
 759   SplitInteger(BitConvertToInteger(InOp), LoIntVT, HiIntVT, Lo, Hi);
 760
 761   if (TLI.isBigEndian())
 762     std::swap(Lo, Hi);
 763   Lo = DAG.getNode(ISD::BITCAST, dl, LoVT, Lo);
 764   Hi = DAG.getNode(ISD::BITCAST, dl, HiVT, Hi);
 765 }
 766
 767 void DAGTypeLegalizer::SplitVecRes_BUILD_VECTOR(SDNode *N, SDValue &Lo,
 768                                                 SDValue &Hi) {
 769   EVT LoVT, HiVT;
 770   SDLoc dl(N);
 771   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
 772   unsigned LoNumElts = LoVT.getVectorNumElements();
 773   SmallVector<SDValue, 8> LoOps(N->op_begin(), N->op_begin()+LoNumElts);
 774   Lo = DAG.getNode(ISD::BUILD_VECTOR, dl, LoVT, LoOps);
 775
 776   SmallVector<SDValue, 8> HiOps(N->op_begin()+LoNumElts, N->op_end());
 777   Hi = DAG.getNode(ISD::BUILD_VECTOR, dl, HiVT, HiOps);
 778 }
 779
 780 void DAGTypeLegalizer::SplitVecRes_CONCAT_VECTORS(SDNode *N, SDValue &Lo,
 781                                                   SDValue &Hi) {
 782   assert(!(N->getNumOperands() & 1) && "Unsupported CONCAT_VECTORS");
 783   SDLoc dl(N);
 784   unsigned NumSubvectors = N->getNumOperands() / 2;
 785   if (NumSubvectors == 1) {
 786     Lo = N->getOperand(0);
 787     Hi = N->getOperand(1);
 788     return;
 789   }
 790
 791   EVT LoVT, HiVT;
 792   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
 793
 794   SmallVector<SDValue, 8> LoOps(N->op_begin(), N->op_begin()+NumSubvectors);
 795   Lo = DAG.getNode(ISD::CONCAT_VECTORS, dl, LoVT, LoOps);
 796
 797   SmallVector<SDValue, 8> HiOps(N->op_begin()+NumSubvectors, N->op_end());
 798   Hi = DAG.getNode(ISD::CONCAT_VECTORS, dl, HiVT, HiOps);
 799 }
 800
 801 void DAGTypeLegalizer::SplitVecRes_EXTRACT_SUBVECTOR(SDNode *N, SDValue &Lo,
 802                                                      SDValue &Hi) {
 803   SDValue Vec = N->getOperand(0);
 804   SDValue Idx = N->getOperand(1);
 805   SDLoc dl(N);
 806
 807   EVT LoVT, HiVT;
 808   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
 809
 810   Lo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, LoVT, Vec, Idx);
 811   uint64_t IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
 812   Hi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, HiVT, Vec,
 813                    DAG.getConstant(IdxVal + LoVT.getVectorNumElements(),
 814                                    TLI.getVectorIdxTy()));
 815 }
 816
 817 void DAGTypeLegalizer::SplitVecRes_INSERT_SUBVECTOR(SDNode *N, SDValue &Lo,
 818                                                     SDValue &Hi) {
 819   SDValue Vec = N->getOperand(0);
 820   SDValue SubVec = N->getOperand(1);
 821   SDValue Idx = N->getOperand(2);
 822   SDLoc dl(N);
 823   GetSplitVector(Vec, Lo, Hi);
 824
 825   // Spill the vector to the stack.
 826   EVT VecVT = Vec.getValueType();
 827   EVT SubVecVT = VecVT.getVectorElementType();
 828   SDValue StackPtr = DAG.CreateStackTemporary(VecVT);
 829   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, Vec, StackPtr,
 830                                MachinePointerInfo(), false, false, 0);
 831
 832   // Store the new subvector into the specified index.
 833   SDValue SubVecPtr = GetVectorElementPointer(StackPtr, SubVecVT, Idx);
 834   Type *VecType = VecVT.getTypeForEVT(*DAG.getContext());
 835   unsigned Alignment = TLI.getDataLayout()->getPrefTypeAlignment(VecType);
 836   Store = DAG.getStore(Store, dl, SubVec, SubVecPtr, MachinePointerInfo(),
 837                        false, false, 0);
 838
 839   // Load the Lo part from the stack slot.
 840   Lo = DAG.getLoad(Lo.getValueType(), dl, Store, StackPtr, MachinePointerInfo(),
 841                    false, false, false, 0);
 842
 843   // Increment the pointer to the other part.
 844   unsigned IncrementSize = Lo.getValueType().getSizeInBits() / 8;
 845   StackPtr =
 846       DAG.getNode(ISD::ADD, dl, StackPtr.getValueType(), StackPtr,
 847                   DAG.getConstant(IncrementSize, StackPtr.getValueType()));
 848
 849   // Load the Hi part from the stack slot.
 850   Hi = DAG.getLoad(Hi.getValueType(), dl, Store, StackPtr, MachinePointerInfo(),
 851                    false, false, false, MinAlign(Alignment, IncrementSize));
 852 }
 853
 854 void DAGTypeLegalizer::SplitVecRes_FPOWI(SDNode *N, SDValue &Lo,
 855                                          SDValue &Hi) {
 856   SDLoc dl(N);
 857   GetSplitVector(N->getOperand(0), Lo, Hi);
 858   Lo = DAG.getNode(ISD::FPOWI, dl, Lo.getValueType(), Lo, N->getOperand(1));
 859   Hi = DAG.getNode(ISD::FPOWI, dl, Hi.getValueType(), Hi, N->getOperand(1));
 860 }
 861
 862 void DAGTypeLegalizer::SplitVecRes_InregOp(SDNode *N, SDValue &Lo,
 863                                            SDValue &Hi) {
 864   SDValue LHSLo, LHSHi;
 865   GetSplitVector(N->getOperand(0), LHSLo, LHSHi);
 866   SDLoc dl(N);
 867
 868   EVT LoVT, HiVT;
 869   std::tie(LoVT, HiVT) =
 870     DAG.GetSplitDestVTs(cast<VTSDNode>(N->getOperand(1))->getVT());
 871
 872   Lo = DAG.getNode(N->getOpcode(), dl, LHSLo.getValueType(), LHSLo,
 873                    DAG.getValueType(LoVT));
 874   Hi = DAG.getNode(N->getOpcode(), dl, LHSHi.getValueType(), LHSHi,
 875                    DAG.getValueType(HiVT));
 876 }
 877
 878 void DAGTypeLegalizer::SplitVecRes_INSERT_VECTOR_ELT(SDNode *N, SDValue &Lo,
 879                                                      SDValue &Hi) {
 880   SDValue Vec = N->getOperand(0);
 881   SDValue Elt = N->getOperand(1);
 882   SDValue Idx = N->getOperand(2);
 883   SDLoc dl(N);
 884   GetSplitVector(Vec, Lo, Hi);
 885
 886   if (ConstantSDNode *CIdx = dyn_cast<ConstantSDNode>(Idx)) {
 887     unsigned IdxVal = CIdx->getZExtValue();
 888     unsigned LoNumElts = Lo.getValueType().getVectorNumElements();
 889     if (IdxVal < LoNumElts)
 890       Lo = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl,
 891                        Lo.getValueType(), Lo, Elt, Idx);
 892     else
 893       Hi = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, Hi.getValueType(), Hi, Elt,
 894                        DAG.getConstant(IdxVal - LoNumElts,
 895                                        TLI.getVectorIdxTy()));
 896     return;
 897   }
 898
 899   // See if the target wants to custom expand this node.
 900   if (CustomLowerNode(N, N->getValueType(0), true))
 901     return;
 902
 903   // Spill the vector to the stack.
 904   EVT VecVT = Vec.getValueType();
 905   EVT EltVT = VecVT.getVectorElementType();
 906   SDValue StackPtr = DAG.CreateStackTemporary(VecVT);
 907   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, Vec, StackPtr,
 908                                MachinePointerInfo(), false, false, 0);
 909
 910   // Store the new element.  This may be larger than the vector element type,
 911   // so use a truncating store.
 912   SDValue EltPtr = GetVectorElementPointer(StackPtr, EltVT, Idx);
 913   Type *VecType = VecVT.getTypeForEVT(*DAG.getContext());
 914   unsigned Alignment =
 915     TLI.getDataLayout()->getPrefTypeAlignment(VecType);
 916   Store = DAG.getTruncStore(Store, dl, Elt, EltPtr, MachinePointerInfo(), EltVT,
 917                             false, false, 0);
 918
 919   // Load the Lo part from the stack slot.
 920   Lo = DAG.getLoad(Lo.getValueType(), dl, Store, StackPtr, MachinePointerInfo(),
 921                    false, false, false, 0);
 922
 923   // Increment the pointer to the other part.
 924   unsigned IncrementSize = Lo.getValueType().getSizeInBits() / 8;
 925   StackPtr = DAG.getNode(ISD::ADD, dl, StackPtr.getValueType(), StackPtr,
 926                        DAG.getConstant(IncrementSize, StackPtr.getValueType()));
 927
 928   // Load the Hi part from the stack slot.
 929   Hi = DAG.getLoad(Hi.getValueType(), dl, Store, StackPtr, MachinePointerInfo(),
 930                    false, false, false, MinAlign(Alignment, IncrementSize));
 931 }
 932
 933 void DAGTypeLegalizer::SplitVecRes_SCALAR_TO_VECTOR(SDNode *N, SDValue &Lo,
 934                                                     SDValue &Hi) {
 935   EVT LoVT, HiVT;
 936   SDLoc dl(N);
 937   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
 938   Lo = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, LoVT, N->getOperand(0));
 939   Hi = DAG.getUNDEF(HiVT);
 940 }
 941
 942 void DAGTypeLegalizer::SplitVecRes_LOAD(LoadSDNode *LD, SDValue &Lo,
 943                                         SDValue &Hi) {
 944   assert(ISD::isUNINDEXEDLoad(LD) && "Indexed load during type legalization!");
 945   EVT LoVT, HiVT;
 946   SDLoc dl(LD);
 947   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(LD->getValueType(0));
 948
 949   ISD::LoadExtType ExtType = LD->getExtensionType();
 950   SDValue Ch = LD->getChain();
 951   SDValue Ptr = LD->getBasePtr();
 952   SDValue Offset = DAG.getUNDEF(Ptr.getValueType());
 953   EVT MemoryVT = LD->getMemoryVT();
 954   unsigned Alignment = LD->getOriginalAlignment();
 955   bool isVolatile = LD->isVolatile();
 956   bool isNonTemporal = LD->isNonTemporal();
 957   bool isInvariant = LD->isInvariant();
 958   AAMDNodes AAInfo = LD->getAAInfo();
 959
 960   EVT LoMemVT, HiMemVT;
 961   std::tie(LoMemVT, HiMemVT) = DAG.GetSplitDestVTs(MemoryVT);
 962
 963   Lo = DAG.getLoad(ISD::UNINDEXED, ExtType, LoVT, dl, Ch, Ptr, Offset,
 964                    LD->getPointerInfo(), LoMemVT, isVolatile, isNonTemporal,
 965                    isInvariant, Alignment, AAInfo);
 966
 967   unsigned IncrementSize = LoMemVT.getSizeInBits()/8;
 968   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
 969                     DAG.getConstant(IncrementSize, Ptr.getValueType()));
 970   Hi = DAG.getLoad(ISD::UNINDEXED, ExtType, HiVT, dl, Ch, Ptr, Offset,
 971                    LD->getPointerInfo().getWithOffset(IncrementSize),
 972                    HiMemVT, isVolatile, isNonTemporal, isInvariant, Alignment,
 973                    AAInfo);
 974
 975   // Build a factor node to remember that this load is independent of the
 976   // other one.
 977   Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
 978                    Hi.getValue(1));
 979
 980   // Legalized the chain result - switch anything that used the old chain to
 981   // use the new one.
 982   ReplaceValueWith(SDValue(LD, 1), Ch);
 983 }
 984
 985 void DAGTypeLegalizer::SplitVecRes_MLOAD(MaskedLoadSDNode *MLD,
 986                                          SDValue &Lo, SDValue &Hi) {
 987   EVT LoVT, HiVT;
 988   SDLoc dl(MLD);
 989   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(MLD->getValueType(0));
 990
 991   SDValue Ch = MLD->getChain();
 992   SDValue Ptr = MLD->getBasePtr();
 993   SDValue Mask = MLD->getMask();
 994   unsigned Alignment = MLD->getOriginalAlignment();
 995
 996   // if Alignment is equal to the vector size,
 997   // take the half of it for the second part
 998   unsigned SecondHalfAlignment =
 999     (Alignment == MLD->getValueType(0).getSizeInBits()/8) ?
1000      Alignment/2 : Alignment;
1001
1002   SDValue MaskLo, MaskHi;
1003   std::tie(MaskLo, MaskHi) = DAG.SplitVector(Mask, dl);
1004
1005   EVT MemoryVT = MLD->getMemoryVT();
1006   EVT LoMemVT, HiMemVT;
1007   std::tie(LoMemVT, HiMemVT) = DAG.GetSplitDestVTs(MemoryVT);
1008
1009   SDValue Src0 = MLD->getSrc0();
1010   SDValue Src0Lo, Src0Hi;
1011   std::tie(Src0Lo, Src0Hi) = DAG.SplitVector(Src0, dl);
1012
1013   MachineMemOperand *MMO = DAG.getMachineFunction().
1014     getMachineMemOperand(MLD->getPointerInfo(),
1015                          MachineMemOperand::MOLoad,  LoMemVT.getStoreSize(),
1016                          Alignment, MLD->getAAInfo(), MLD->getRanges());
1017
1018   Lo = DAG.getMaskedLoad(LoVT, dl, Ch, Ptr, MaskLo, Src0Lo, MMO);
1019
1020   unsigned IncrementSize = LoMemVT.getSizeInBits()/8;
1021   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1022                     DAG.getConstant(IncrementSize, Ptr.getValueType()));
1023
1024   MMO = DAG.getMachineFunction().
1025     getMachineMemOperand(MLD->getPointerInfo(),
1026                          MachineMemOperand::MOLoad,  HiMemVT.getStoreSize(),
1027                          SecondHalfAlignment, MLD->getAAInfo(), MLD->getRanges());
1028
1029   Hi = DAG.getMaskedLoad(HiVT, dl, Ch, Ptr, MaskHi, Src0Hi, MMO);
1030
1031
1032   // Build a factor node to remember that this load is independent of the
1033   // other one.
1034   Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1035                    Hi.getValue(1));
1036
1037   // Legalized the chain result - switch anything that used the old chain to
1038   // use the new one.
1039   ReplaceValueWith(SDValue(MLD, 1), Ch);
1040
1041 }
1042
1043 void DAGTypeLegalizer::SplitVecRes_SETCC(SDNode *N, SDValue &Lo, SDValue &Hi) {
1044   assert(N->getValueType(0).isVector() &&
1045          N->getOperand(0).getValueType().isVector() &&
1046          "Operand types must be vectors");
1047
1048   EVT LoVT, HiVT;
1049   SDLoc DL(N);
1050   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
1051
1052   // Split the input.
1053   SDValue LL, LH, RL, RH;
1054   std::tie(LL, LH) = DAG.SplitVectorOperand(N, 0);
1055   std::tie(RL, RH) = DAG.SplitVectorOperand(N, 1);
1056
1057   Lo = DAG.getNode(N->getOpcode(), DL, LoVT, LL, RL, N->getOperand(2));
1058   Hi = DAG.getNode(N->getOpcode(), DL, HiVT, LH, RH, N->getOperand(2));
1059 }
1060
1061 void DAGTypeLegalizer::SplitVecRes_UnaryOp(SDNode *N, SDValue &Lo,
1062                                            SDValue &Hi) {
1063   // Get the dest types - they may not match the input types, e.g. int_to_fp.
1064   EVT LoVT, HiVT;
1065   SDLoc dl(N);
1066   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(N->getValueType(0));
1067
1068   // If the input also splits, handle it directly for a compile time speedup.
1069   // Otherwise split it by hand.
1070   EVT InVT = N->getOperand(0).getValueType();
1071   if (getTypeAction(InVT) == TargetLowering::TypeSplitVector)
1072     GetSplitVector(N->getOperand(0), Lo, Hi);
1073   else
1074     std::tie(Lo, Hi) = DAG.SplitVectorOperand(N, 0);
1075
1076   if (N->getOpcode() == ISD::FP_ROUND) {
1077     Lo = DAG.getNode(N->getOpcode(), dl, LoVT, Lo, N->getOperand(1));
1078     Hi = DAG.getNode(N->getOpcode(), dl, HiVT, Hi, N->getOperand(1));
1079   } else if (N->getOpcode() == ISD::CONVERT_RNDSAT) {
1080     SDValue DTyOpLo = DAG.getValueType(LoVT);
1081     SDValue DTyOpHi = DAG.getValueType(HiVT);
1082     SDValue STyOpLo = DAG.getValueType(Lo.getValueType());
1083     SDValue STyOpHi = DAG.getValueType(Hi.getValueType());
1084     SDValue RndOp = N->getOperand(3);
1085     SDValue SatOp = N->getOperand(4);
1086     ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
1087     Lo = DAG.getConvertRndSat(LoVT, dl, Lo, DTyOpLo, STyOpLo, RndOp, SatOp,
1088                               CvtCode);
1089     Hi = DAG.getConvertRndSat(HiVT, dl, Hi, DTyOpHi, STyOpHi, RndOp, SatOp,
1090                               CvtCode);
1091   } else {
1092     Lo = DAG.getNode(N->getOpcode(), dl, LoVT, Lo);
1093     Hi = DAG.getNode(N->getOpcode(), dl, HiVT, Hi);
1094   }
1095 }
1096
1097 void DAGTypeLegalizer::SplitVecRes_ExtendOp(SDNode *N, SDValue &Lo,
1098                                             SDValue &Hi) {
1099   SDLoc dl(N);
1100   EVT SrcVT = N->getOperand(0).getValueType();
1101   EVT DestVT = N->getValueType(0);
1102   EVT LoVT, HiVT;
1103   std::tie(LoVT, HiVT) = DAG.GetSplitDestVTs(DestVT);
1104
1105   // We can do better than a generic split operation if the extend is doing
1106   // more than just doubling the width of the elements and the following are
1107   // true:
1108   //   - The number of vector elements is even,
1109   //   - the source type is legal,
1110   //   - the type of a split source is illegal,
1111   //   - the type of an extended (by doubling element size) source is legal, and
1112   //   - the type of that extended source when split is legal.
1113   //
1114   // This won't necessarily completely legalize the operation, but it will
1115   // more effectively move in the right direction and prevent falling down
1116   // to scalarization in many cases due to the input vector being split too
1117   // far.
1118   unsigned NumElements = SrcVT.getVectorNumElements();
1119   if ((NumElements & 1) == 0 &&
1120       SrcVT.getSizeInBits() * 2 < DestVT.getSizeInBits()) {
1121     LLVMContext &Ctx = *DAG.getContext();
1122     EVT NewSrcVT = EVT::getVectorVT(
1123         Ctx, EVT::getIntegerVT(
1124                  Ctx, SrcVT.getVectorElementType().getSizeInBits() * 2),
1125         NumElements);
1126     EVT SplitSrcVT =
1127         EVT::getVectorVT(Ctx, SrcVT.getVectorElementType(), NumElements / 2);
1128     EVT SplitLoVT, SplitHiVT;
1129     std::tie(SplitLoVT, SplitHiVT) = DAG.GetSplitDestVTs(NewSrcVT);
1130     if (TLI.isTypeLegal(SrcVT) && !TLI.isTypeLegal(SplitSrcVT) &&
1131         TLI.isTypeLegal(NewSrcVT) && TLI.isTypeLegal(SplitLoVT)) {
1132       DEBUG(dbgs() << "Split vector extend via incremental extend:";
1133             N->dump(&DAG); dbgs() << "\n");
1134       // Extend the source vector by one step.
1135       SDValue NewSrc =
1136           DAG.getNode(N->getOpcode(), dl, NewSrcVT, N->getOperand(0));
1137       // Get the low and high halves of the new, extended one step, vector.
1138       std::tie(Lo, Hi) = DAG.SplitVector(NewSrc, dl);
1139       // Extend those vector halves the rest of the way.
1140       Lo = DAG.getNode(N->getOpcode(), dl, LoVT, Lo);
1141       Hi = DAG.getNode(N->getOpcode(), dl, HiVT, Hi);
1142       return;
1143     }
1144   }
1145   // Fall back to the generic unary operator splitting otherwise.
1146   SplitVecRes_UnaryOp(N, Lo, Hi);
1147 }
1148
1149 void DAGTypeLegalizer::SplitVecRes_VECTOR_SHUFFLE(ShuffleVectorSDNode *N,
1150                                                   SDValue &Lo, SDValue &Hi) {
1151   // The low and high parts of the original input give four input vectors.
1152   SDValue Inputs[4];
1153   SDLoc dl(N);
1154   GetSplitVector(N->getOperand(0), Inputs[0], Inputs[1]);
1155   GetSplitVector(N->getOperand(1), Inputs[2], Inputs[3]);
1156   EVT NewVT = Inputs[0].getValueType();
1157   unsigned NewElts = NewVT.getVectorNumElements();
1158
1159   // If Lo or Hi uses elements from at most two of the four input vectors, then
1160   // express it as a vector shuffle of those two inputs.  Otherwise extract the
1161   // input elements by hand and construct the Lo/Hi output using a BUILD_VECTOR.
1162   SmallVector<int, 16> Ops;
1163   for (unsigned High = 0; High < 2; ++High) {
1164     SDValue &Output = High ? Hi : Lo;
1165
1166     // Build a shuffle mask for the output, discovering on the fly which
1167     // input vectors to use as shuffle operands (recorded in InputUsed).
1168     // If building a suitable shuffle vector proves too hard, then bail
1169     // out with useBuildVector set.
1170     unsigned InputUsed[2] = { -1U, -1U }; // Not yet discovered.
1171     unsigned FirstMaskIdx = High * NewElts;
1172     bool useBuildVector = false;
1173     for (unsigned MaskOffset = 0; MaskOffset < NewElts; ++MaskOffset) {
1174       // The mask element.  This indexes into the input.
1175       int Idx = N->getMaskElt(FirstMaskIdx + MaskOffset);
1176
1177       // The input vector this mask element indexes into.
1178       unsigned Input = (unsigned)Idx / NewElts;
1179
1180       if (Input >= array_lengthof(Inputs)) {
1181         // The mask element does not index into any input vector.
1182         Ops.push_back(-1);
1183         continue;
1184       }
1185
1186       // Turn the index into an offset from the start of the input vector.
1187       Idx -= Input * NewElts;
1188
1189       // Find or create a shuffle vector operand to hold this input.
1190       unsigned OpNo;
1191       for (OpNo = 0; OpNo < array_lengthof(InputUsed); ++OpNo) {
1192         if (InputUsed[OpNo] == Input) {
1193           // This input vector is already an operand.
1194           break;
1195         } else if (InputUsed[OpNo] == -1U) {
1196           // Create a new operand for this input vector.
1197           InputUsed[OpNo] = Input;
1198           break;
1199         }
1200       }
1201
1202       if (OpNo >= array_lengthof(InputUsed)) {
1203         // More than two input vectors used!  Give up on trying to create a
1204         // shuffle vector.  Insert all elements into a BUILD_VECTOR instead.
1205         useBuildVector = true;
1206         break;
1207       }
1208
1209       // Add the mask index for the new shuffle vector.
1210       Ops.push_back(Idx + OpNo * NewElts);
1211     }
1212
1213     if (useBuildVector) {
1214       EVT EltVT = NewVT.getVectorElementType();
1215       SmallVector<SDValue, 16> SVOps;
1216
1217       // Extract the input elements by hand.
1218       for (unsigned MaskOffset = 0; MaskOffset < NewElts; ++MaskOffset) {
1219         // The mask element.  This indexes into the input.
1220         int Idx = N->getMaskElt(FirstMaskIdx + MaskOffset);
1221
1222         // The input vector this mask element indexes into.
1223         unsigned Input = (unsigned)Idx / NewElts;
1224
1225         if (Input >= array_lengthof(Inputs)) {
1226           // The mask element is "undef" or indexes off the end of the input.
1227           SVOps.push_back(DAG.getUNDEF(EltVT));
1228           continue;
1229         }
1230
1231         // Turn the index into an offset from the start of the input vector.
1232         Idx -= Input * NewElts;
1233
1234         // Extract the vector element by hand.
1235         SVOps.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT,
1236                                     Inputs[Input], DAG.getConstant(Idx,
1237                                                    TLI.getVectorIdxTy())));
1238       }
1239
1240       // Construct the Lo/Hi output using a BUILD_VECTOR.
1241       Output = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, SVOps);
1242     } else if (InputUsed[0] == -1U) {
1243       // No input vectors were used!  The result is undefined.
1244       Output = DAG.getUNDEF(NewVT);
1245     } else {
1246       SDValue Op0 = Inputs[InputUsed[0]];
1247       // If only one input was used, use an undefined vector for the other.
1248       SDValue Op1 = InputUsed[1] == -1U ?
1249         DAG.getUNDEF(NewVT) : Inputs[InputUsed[1]];
1250       // At least one input vector was used.  Create a new shuffle vector.
1251       Output =  DAG.getVectorShuffle(NewVT, dl, Op0, Op1, &Ops[0]);
1252     }
1253
1254     Ops.clear();
1255   }
1256 }
1257
1258
1259 //===----------------------------------------------------------------------===//
1260 //  Operand Vector Splitting
1261 //===----------------------------------------------------------------------===//
1262
1263 /// SplitVectorOperand - This method is called when the specified operand of the
1264 /// specified node is found to need vector splitting.  At this point, all of the
1265 /// result types of the node are known to be legal, but other operands of the
1266 /// node may need legalization as well as the specified one.
1267 bool DAGTypeLegalizer::SplitVectorOperand(SDNode *N, unsigned OpNo) {
1268   DEBUG(dbgs() << "Split node operand: ";
1269         N->dump(&DAG);
1270         dbgs() << "\n");
1271   SDValue Res = SDValue();
1272
1273   // See if the target wants to custom split this node.
1274   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
1275     return false;
1276
1277   if (!Res.getNode()) {
1278     switch (N->getOpcode()) {
1279     default:
1280 #ifndef NDEBUG
1281       dbgs() << "SplitVectorOperand Op #" << OpNo << ": ";
1282       N->dump(&DAG);
1283       dbgs() << "\n";
1284 #endif
1285       report_fatal_error("Do not know how to split this operator's "
1286                          "operand!\n");
1287
1288     case ISD::SETCC:             Res = SplitVecOp_VSETCC(N); break;
1289     case ISD::BITCAST:           Res = SplitVecOp_BITCAST(N); break;
1290     case ISD::EXTRACT_SUBVECTOR: Res = SplitVecOp_EXTRACT_SUBVECTOR(N); break;
1291     case ISD::EXTRACT_VECTOR_ELT:Res = SplitVecOp_EXTRACT_VECTOR_ELT(N); break;
1292     case ISD::CONCAT_VECTORS:    Res = SplitVecOp_CONCAT_VECTORS(N); break;
1293     case ISD::TRUNCATE:          Res = SplitVecOp_TRUNCATE(N); break;
1294     case ISD::FP_ROUND:          Res = SplitVecOp_FP_ROUND(N); break;
1295     case ISD::STORE:
1296       Res = SplitVecOp_STORE(cast<StoreSDNode>(N), OpNo);
1297       break;
1298     case ISD::MSTORE:
1299       Res = SplitVecOp_MSTORE(cast<MaskedStoreSDNode>(N), OpNo);
1300       break;
1301     case ISD::VSELECT:
1302       Res = SplitVecOp_VSELECT(N, OpNo);
1303       break;
1304     case ISD::CTTZ:
1305     case ISD::CTLZ:
1306     case ISD::CTPOP:
1307     case ISD::FP_EXTEND:
1308     case ISD::FP_TO_SINT:
1309     case ISD::FP_TO_UINT:
1310     case ISD::SINT_TO_FP:
1311     case ISD::UINT_TO_FP:
1312     case ISD::FTRUNC:
1313     case ISD::SIGN_EXTEND:
1314     case ISD::ZERO_EXTEND:
1315     case ISD::ANY_EXTEND:
1316       Res = SplitVecOp_UnaryOp(N);
1317       break;
1318     }
1319   }
1320
1321   // If the result is null, the sub-method took care of registering results etc.
1322   if (!Res.getNode()) return false;
1323
1324   // If the result is N, the sub-method updated N in place.  Tell the legalizer
1325   // core about this.
1326   if (Res.getNode() == N)
1327     return true;
1328
1329   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
1330          "Invalid operand expansion");
1331
1332   ReplaceValueWith(SDValue(N, 0), Res);
1333   return false;
1334 }
1335
1336 SDValue DAGTypeLegalizer::SplitVecOp_VSELECT(SDNode *N, unsigned OpNo) {
1337   // The only possibility for an illegal operand is the mask, since result type
1338   // legalization would have handled this node already otherwise.
1339   assert(OpNo == 0 && "Illegal operand must be mask");
1340
1341   SDValue Mask = N->getOperand(0);
1342   SDValue Src0 = N->getOperand(1);
1343   SDValue Src1 = N->getOperand(2);
1344   EVT Src0VT = Src0.getValueType();
1345   SDLoc DL(N);
1346   assert(Mask.getValueType().isVector() && "VSELECT without a vector mask?");
1347
1348   SDValue Lo, Hi;
1349   GetSplitVector(N->getOperand(0), Lo, Hi);
1350   assert(Lo.getValueType() == Hi.getValueType() &&
1351          "Lo and Hi have differing types");
1352
1353   EVT LoOpVT, HiOpVT;
1354   std::tie(LoOpVT, HiOpVT) = DAG.GetSplitDestVTs(Src0VT);
1355   assert(LoOpVT == HiOpVT && "Asymmetric vector split?");
1356
1357   SDValue LoOp0, HiOp0, LoOp1, HiOp1, LoMask, HiMask;
1358   std::tie(LoOp0, HiOp0) = DAG.SplitVector(Src0, DL);
1359   std::tie(LoOp1, HiOp1) = DAG.SplitVector(Src1, DL);
1360   std::tie(LoMask, HiMask) = DAG.SplitVector(Mask, DL);
1361
1362   SDValue LoSelect =
1363     DAG.getNode(ISD::VSELECT, DL, LoOpVT, LoMask, LoOp0, LoOp1);
1364   SDValue HiSelect =
1365     DAG.getNode(ISD::VSELECT, DL, HiOpVT, HiMask, HiOp0, HiOp1);
1366
1367   return DAG.getNode(ISD::CONCAT_VECTORS, DL, Src0VT, LoSelect, HiSelect);
1368 }
1369
1370 SDValue DAGTypeLegalizer::SplitVecOp_UnaryOp(SDNode *N) {
1371   // The result has a legal vector type, but the input needs splitting.
1372   EVT ResVT = N->getValueType(0);
1373   SDValue Lo, Hi;
1374   SDLoc dl(N);
1375   GetSplitVector(N->getOperand(0), Lo, Hi);
1376   EVT InVT = Lo.getValueType();
1377
1378   EVT OutVT = EVT::getVectorVT(*DAG.getContext(), ResVT.getVectorElementType(),
1379                                InVT.getVectorNumElements());
1380
1381   Lo = DAG.getNode(N->getOpcode(), dl, OutVT, Lo);
1382   Hi = DAG.getNode(N->getOpcode(), dl, OutVT, Hi);
1383
1384   return DAG.getNode(ISD::CONCAT_VECTORS, dl, ResVT, Lo, Hi);
1385 }
1386
1387 SDValue DAGTypeLegalizer::SplitVecOp_BITCAST(SDNode *N) {
1388   // For example, i64 = BITCAST v4i16 on alpha.  Typically the vector will
1389   // end up being split all the way down to individual components.  Convert the
1390   // split pieces into integers and reassemble.
1391   SDValue Lo, Hi;
1392   GetSplitVector(N->getOperand(0), Lo, Hi);
1393   Lo = BitConvertToInteger(Lo);
1394   Hi = BitConvertToInteger(Hi);
1395
1396   if (TLI.isBigEndian())
1397     std::swap(Lo, Hi);
1398
1399   return DAG.getNode(ISD::BITCAST, SDLoc(N), N->getValueType(0),
1400                      JoinIntegers(Lo, Hi));
1401 }
1402
1403 SDValue DAGTypeLegalizer::SplitVecOp_EXTRACT_SUBVECTOR(SDNode *N) {
1404   // We know that the extracted result type is legal.
1405   EVT SubVT = N->getValueType(0);
1406   SDValue Idx = N->getOperand(1);
1407   SDLoc dl(N);
1408   SDValue Lo, Hi;
1409   GetSplitVector(N->getOperand(0), Lo, Hi);
1410
1411   uint64_t LoElts = Lo.getValueType().getVectorNumElements();
1412   uint64_t IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
1413
1414   if (IdxVal < LoElts) {
1415     assert(IdxVal + SubVT.getVectorNumElements() <= LoElts &&
1416            "Extracted subvector crosses vector split!");
1417     return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, SubVT, Lo, Idx);
1418   } else {
1419     return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, SubVT, Hi,
1420                        DAG.getConstant(IdxVal - LoElts, Idx.getValueType()));
1421   }
1422 }
1423
1424 SDValue DAGTypeLegalizer::SplitVecOp_EXTRACT_VECTOR_ELT(SDNode *N) {
1425   SDValue Vec = N->getOperand(0);
1426   SDValue Idx = N->getOperand(1);
1427   EVT VecVT = Vec.getValueType();
1428
1429   if (isa<ConstantSDNode>(Idx)) {
1430     uint64_t IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
1431     assert(IdxVal < VecVT.getVectorNumElements() && "Invalid vector index!");
1432
1433     SDValue Lo, Hi;
1434     GetSplitVector(Vec, Lo, Hi);
1435
1436     uint64_t LoElts = Lo.getValueType().getVectorNumElements();
1437
1438     if (IdxVal < LoElts)
1439       return SDValue(DAG.UpdateNodeOperands(N, Lo, Idx), 0);
1440     return SDValue(DAG.UpdateNodeOperands(N, Hi,
1441                                   DAG.getConstant(IdxVal - LoElts,
1442                                                   Idx.getValueType())), 0);
1443   }
1444
1445   // See if the target wants to custom expand this node.
1446   if (CustomLowerNode(N, N->getValueType(0), true))
1447     return SDValue();
1448
1449   // Store the vector to the stack.
1450   EVT EltVT = VecVT.getVectorElementType();
1451   SDLoc dl(N);
1452   SDValue StackPtr = DAG.CreateStackTemporary(VecVT);
1453   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, Vec, StackPtr,
1454                                MachinePointerInfo(), false, false, 0);
1455
1456   // Load back the required element.
1457   StackPtr = GetVectorElementPointer(StackPtr, EltVT, Idx);
1458   return DAG.getExtLoad(ISD::EXTLOAD, dl, N->getValueType(0), Store, StackPtr,
1459                         MachinePointerInfo(), EltVT, false, false, false, 0);
1460 }
1461
1462 SDValue DAGTypeLegalizer::SplitVecOp_MSTORE(MaskedStoreSDNode *N,
1463                                             unsigned OpNo) {
1464   SDValue Ch  = N->getChain();
1465   SDValue Ptr = N->getBasePtr();
1466   SDValue Mask = N->getMask();
1467   SDValue Data = N->getData();
1468   EVT MemoryVT = N->getMemoryVT();
1469   unsigned Alignment = N->getOriginalAlignment();
1470   SDLoc DL(N);
1471
1472   EVT LoMemVT, HiMemVT;
1473   std::tie(LoMemVT, HiMemVT) = DAG.GetSplitDestVTs(MemoryVT);
1474
1475   SDValue DataLo, DataHi;
1476   GetSplitVector(Data, DataLo, DataHi);
1477   SDValue MaskLo, MaskHi;
1478   GetSplitVector(Mask, MaskLo, MaskHi);
1479
1480   // if Alignment is equal to the vector size,
1481   // take the half of it for the second part
1482   unsigned SecondHalfAlignment =
1483     (Alignment == Data->getValueType(0).getSizeInBits()/8) ?
1484        Alignment/2 : Alignment;
1485
1486   SDValue Lo, Hi;
1487   MachineMemOperand *MMO = DAG.getMachineFunction().
1488     getMachineMemOperand(N->getPointerInfo(),
1489                          MachineMemOperand::MOStore, LoMemVT.getStoreSize(),
1490                          Alignment, N->getAAInfo(), N->getRanges());
1491
1492   Lo = DAG.getMaskedStore(Ch, DL, DataLo, Ptr, MaskLo, MMO);
1493
1494   unsigned IncrementSize = LoMemVT.getSizeInBits()/8;
1495   Ptr = DAG.getNode(ISD::ADD, DL, Ptr.getValueType(), Ptr,
1496                     DAG.getConstant(IncrementSize, Ptr.getValueType()));
1497
1498   MMO = DAG.getMachineFunction().
1499     getMachineMemOperand(N->getPointerInfo(),
1500                          MachineMemOperand::MOStore,  HiMemVT.getStoreSize(),
1501                          SecondHalfAlignment, N->getAAInfo(), N->getRanges());
1502
1503   Hi = DAG.getMaskedStore(Ch, DL, DataHi, Ptr, MaskHi, MMO);
1504
1505
1506   // Build a factor node to remember that this store is independent of the
1507   // other one.
1508   return DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Lo, Hi);
1509
1510 }
1511
1512 SDValue DAGTypeLegalizer::SplitVecOp_STORE(StoreSDNode *N, unsigned OpNo) {
1513   assert(N->isUnindexed() && "Indexed store of vector?");
1514   assert(OpNo == 1 && "Can only split the stored value");
1515   SDLoc DL(N);
1516
1517   bool isTruncating = N->isTruncatingStore();
1518   SDValue Ch  = N->getChain();
1519   SDValue Ptr = N->getBasePtr();
1520   EVT MemoryVT = N->getMemoryVT();
1521   unsigned Alignment = N->getOriginalAlignment();
1522   bool isVol = N->isVolatile();
1523   bool isNT = N->isNonTemporal();
1524   AAMDNodes AAInfo = N->getAAInfo();
1525   SDValue Lo, Hi;
1526   GetSplitVector(N->getOperand(1), Lo, Hi);
1527
1528   EVT LoMemVT, HiMemVT;
1529   std::tie(LoMemVT, HiMemVT) = DAG.GetSplitDestVTs(MemoryVT);
1530
1531   unsigned IncrementSize = LoMemVT.getSizeInBits()/8;
1532
1533   if (isTruncating)
1534     Lo = DAG.getTruncStore(Ch, DL, Lo, Ptr, N->getPointerInfo(),
1535                            LoMemVT, isVol, isNT, Alignment, AAInfo);
1536   else
1537     Lo = DAG.getStore(Ch, DL, Lo, Ptr, N->getPointerInfo(),
1538                       isVol, isNT, Alignment, AAInfo);
1539
1540   // Increment the pointer to the other half.
1541   Ptr = DAG.getNode(ISD::ADD, DL, Ptr.getValueType(), Ptr,
1542                     DAG.getConstant(IncrementSize, Ptr.getValueType()));
1543
1544   if (isTruncating)
1545     Hi = DAG.getTruncStore(Ch, DL, Hi, Ptr,
1546                            N->getPointerInfo().getWithOffset(IncrementSize),
1547                            HiMemVT, isVol, isNT, Alignment, AAInfo);
1548   else
1549     Hi = DAG.getStore(Ch, DL, Hi, Ptr,
1550                       N->getPointerInfo().getWithOffset(IncrementSize),
1551                       isVol, isNT, Alignment, AAInfo);
1552
1553   return DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Lo, Hi);
1554 }
1555
1556 SDValue DAGTypeLegalizer::SplitVecOp_CONCAT_VECTORS(SDNode *N) {
1557   SDLoc DL(N);
1558
1559   // The input operands all must have the same type, and we know the result
1560   // type is valid.  Convert this to a buildvector which extracts all the
1561   // input elements.
1562   // TODO: If the input elements are power-two vectors, we could convert this to
1563   // a new CONCAT_VECTORS node with elements that are half-wide.
1564   SmallVector<SDValue, 32> Elts;
1565   EVT EltVT = N->getValueType(0).getVectorElementType();
1566   for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
1567     SDValue Op = N->getOperand(op);
1568     for (unsigned i = 0, e = Op.getValueType().getVectorNumElements();
1569          i != e; ++i) {
1570       Elts.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, EltVT,
1571                                  Op, DAG.getConstant(i, TLI.getVectorIdxTy())));
1572
1573     }
1574   }
1575
1576   return DAG.getNode(ISD::BUILD_VECTOR, DL, N->getValueType(0), Elts);
1577 }
1578
1579 SDValue DAGTypeLegalizer::SplitVecOp_TRUNCATE(SDNode *N) {
1580   // The result type is legal, but the input type is illegal.  If splitting
1581   // ends up with the result type of each half still being legal, just
1582   // do that.  If, however, that would result in an illegal result type,
1583   // we can try to get more clever with power-two vectors. Specifically,
1584   // split the input type, but also widen the result element size, then
1585   // concatenate the halves and truncate again.  For example, consider a target
1586   // where v8i8 is legal and v8i32 is not (ARM, which doesn't have 256-bit
1587   // vectors). To perform a "%res = v8i8 trunc v8i32 %in" we do:
1588   //   %inlo = v4i32 extract_subvector %in, 0
1589   //   %inhi = v4i32 extract_subvector %in, 4
1590   //   %lo16 = v4i16 trunc v4i32 %inlo
1591   //   %hi16 = v4i16 trunc v4i32 %inhi
1592   //   %in16 = v8i16 concat_vectors v4i16 %lo16, v4i16 %hi16
1593   //   %res = v8i8 trunc v8i16 %in16
1594   //
1595   // Without this transform, the original truncate would end up being
1596   // scalarized, which is pretty much always a last resort.
1597   SDValue InVec = N->getOperand(0);
1598   EVT InVT = InVec->getValueType(0);
1599   EVT OutVT = N->getValueType(0);
1600   unsigned NumElements = OutVT.getVectorNumElements();
1601   // Widening should have already made sure this is a power-two vector
1602   // if we're trying to split it at all. assert() that's true, just in case.
1603   assert(!(NumElements & 1) && "Splitting vector, but not in half!");
1604
1605   unsigned InElementSize = InVT.getVectorElementType().getSizeInBits();
1606   unsigned OutElementSize = OutVT.getVectorElementType().getSizeInBits();
1607
1608   // If the input elements are only 1/2 the width of the result elements,
1609   // just use the normal splitting. Our trick only work if there's room
1610   // to split more than once.
1611   if (InElementSize <= OutElementSize * 2)
1612     return SplitVecOp_UnaryOp(N);
1613   SDLoc DL(N);
1614
1615   // Extract the halves of the input via extract_subvector.
1616   SDValue InLoVec, InHiVec;
1617   std::tie(InLoVec, InHiVec) = DAG.SplitVector(InVec, DL);
1618   // Truncate them to 1/2 the element size.
1619   EVT HalfElementVT = EVT::getIntegerVT(*DAG.getContext(), InElementSize/2);
1620   EVT HalfVT = EVT::getVectorVT(*DAG.getContext(), HalfElementVT,
1621                                 NumElements/2);
1622   SDValue HalfLo = DAG.getNode(ISD::TRUNCATE, DL, HalfVT, InLoVec);
1623   SDValue HalfHi = DAG.getNode(ISD::TRUNCATE, DL, HalfVT, InHiVec);
1624   // Concatenate them to get the full intermediate truncation result.
1625   EVT InterVT = EVT::getVectorVT(*DAG.getContext(), HalfElementVT, NumElements);
1626   SDValue InterVec = DAG.getNode(ISD::CONCAT_VECTORS, DL, InterVT, HalfLo,
1627                                  HalfHi);
1628   // Now finish up by truncating all the way down to the original result
1629   // type. This should normally be something that ends up being legal directly,
1630   // but in theory if a target has very wide vectors and an annoyingly
1631   // restricted set of legal types, this split can chain to build things up.
1632   return DAG.getNode(ISD::TRUNCATE, DL, OutVT, InterVec);
1633 }
1634
1635 SDValue DAGTypeLegalizer::SplitVecOp_VSETCC(SDNode *N) {
1636   assert(N->getValueType(0).isVector() &&
1637          N->getOperand(0).getValueType().isVector() &&
1638          "Operand types must be vectors");
1639   // The result has a legal vector type, but the input needs splitting.
1640   SDValue Lo0, Hi0, Lo1, Hi1, LoRes, HiRes;
1641   SDLoc DL(N);
1642   GetSplitVector(N->getOperand(0), Lo0, Hi0);
1643   GetSplitVector(N->getOperand(1), Lo1, Hi1);
1644   unsigned PartElements = Lo0.getValueType().getVectorNumElements();
1645   EVT PartResVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1, PartElements);
1646   EVT WideResVT = EVT::getVectorVT(*DAG.getContext(), MVT::i1, 2*PartElements);
1647
1648   LoRes = DAG.getNode(ISD::SETCC, DL, PartResVT, Lo0, Lo1, N->getOperand(2));
1649   HiRes = DAG.getNode(ISD::SETCC, DL, PartResVT, Hi0, Hi1, N->getOperand(2));
1650   SDValue Con = DAG.getNode(ISD::CONCAT_VECTORS, DL, WideResVT, LoRes, HiRes);
1651   return PromoteTargetBoolean(Con, N->getValueType(0));
1652 }
1653
1654
1655 SDValue DAGTypeLegalizer::SplitVecOp_FP_ROUND(SDNode *N) {
1656   // The result has a legal vector type, but the input needs splitting.
1657   EVT ResVT = N->getValueType(0);
1658   SDValue Lo, Hi;
1659   SDLoc DL(N);
1660   GetSplitVector(N->getOperand(0), Lo, Hi);
1661   EVT InVT = Lo.getValueType();
1662
1663   EVT OutVT = EVT::getVectorVT(*DAG.getContext(), ResVT.getVectorElementType(),
1664                                InVT.getVectorNumElements());
1665
1666   Lo = DAG.getNode(ISD::FP_ROUND, DL, OutVT, Lo, N->getOperand(1));
1667   Hi = DAG.getNode(ISD::FP_ROUND, DL, OutVT, Hi, N->getOperand(1));
1668
1669   return DAG.getNode(ISD::CONCAT_VECTORS, DL, ResVT, Lo, Hi);
1670 }
1671
1672
1673
1674 //===----------------------------------------------------------------------===//
1675 //  Result Vector Widening
1676 //===----------------------------------------------------------------------===//
1677
1678 void DAGTypeLegalizer::WidenVectorResult(SDNode *N, unsigned ResNo) {
1679   DEBUG(dbgs() << "Widen node result " << ResNo << ": ";
1680         N->dump(&DAG);
1681         dbgs() << "\n");
1682
1683   // See if the target wants to custom widen this node.
1684   if (CustomWidenLowerNode(N, N->getValueType(ResNo)))
1685     return;
1686
1687   SDValue Res = SDValue();
1688   switch (N->getOpcode()) {
1689   default:
1690 #ifndef NDEBUG
1691     dbgs() << "WidenVectorResult #" << ResNo << ": ";
1692     N->dump(&DAG);
1693     dbgs() << "\n";
1694 #endif
1695     llvm_unreachable("Do not know how to widen the result of this operator!");
1696
1697   case ISD::MERGE_VALUES:      Res = WidenVecRes_MERGE_VALUES(N, ResNo); break;
1698   case ISD::BITCAST:           Res = WidenVecRes_BITCAST(N); break;
1699   case ISD::BUILD_VECTOR:      Res = WidenVecRes_BUILD_VECTOR(N); break;
1700   case ISD::CONCAT_VECTORS:    Res = WidenVecRes_CONCAT_VECTORS(N); break;
1701   case ISD::CONVERT_RNDSAT:    Res = WidenVecRes_CONVERT_RNDSAT(N); break;
1702   case ISD::EXTRACT_SUBVECTOR: Res = WidenVecRes_EXTRACT_SUBVECTOR(N); break;
1703   case ISD::FP_ROUND_INREG:    Res = WidenVecRes_InregOp(N); break;
1704   case ISD::INSERT_VECTOR_ELT: Res = WidenVecRes_INSERT_VECTOR_ELT(N); break;
1705   case ISD::LOAD:              Res = WidenVecRes_LOAD(N); break;
1706   case ISD::SCALAR_TO_VECTOR:  Res = WidenVecRes_SCALAR_TO_VECTOR(N); break;
1707   case ISD::SIGN_EXTEND_INREG: Res = WidenVecRes_InregOp(N); break;
1708   case ISD::VSELECT:
1709   case ISD::SELECT:            Res = WidenVecRes_SELECT(N); break;
1710   case ISD::SELECT_CC:         Res = WidenVecRes_SELECT_CC(N); break;
1711   case ISD::SETCC:             Res = WidenVecRes_SETCC(N); break;
1712   case ISD::UNDEF:             Res = WidenVecRes_UNDEF(N); break;
1713   case ISD::VECTOR_SHUFFLE:
1714     Res = WidenVecRes_VECTOR_SHUFFLE(cast<ShuffleVectorSDNode>(N));
1715     break;
1716
1717   case ISD::ADD:
1718   case ISD::AND:
1719   case ISD::MUL:
1720   case ISD::MULHS:
1721   case ISD::MULHU:
1722   case ISD::OR:
1723   case ISD::SUB:
1724   case ISD::XOR:
1725   case ISD::FMINNUM:
1726   case ISD::FMAXNUM:
1727     Res = WidenVecRes_Binary(N);
1728     break;
1729
1730   case ISD::FADD:
1731   case ISD::FCOPYSIGN:
1732   case ISD::FMUL:
1733   case ISD::FPOW:
1734   case ISD::FSUB:
1735   case ISD::FDIV:
1736   case ISD::FREM:
1737   case ISD::SDIV:
1738   case ISD::UDIV:
1739   case ISD::SREM:
1740   case ISD::UREM:
1741     Res = WidenVecRes_BinaryCanTrap(N);
1742     break;
1743
1744   case ISD::FPOWI:
1745     Res = WidenVecRes_POWI(N);
1746     break;
1747
1748   case ISD::SHL:
1749   case ISD::SRA:
1750   case ISD::SRL:
1751     Res = WidenVecRes_Shift(N);
1752     break;
1753
1754   case ISD::ANY_EXTEND:
1755   case ISD::FP_EXTEND:
1756   case ISD::FP_ROUND:
1757   case ISD::FP_TO_SINT:
1758   case ISD::FP_TO_UINT:
1759   case ISD::SIGN_EXTEND:
1760   case ISD::SINT_TO_FP:
1761   case ISD::TRUNCATE:
1762   case ISD::UINT_TO_FP:
1763   case ISD::ZERO_EXTEND:
1764     Res = WidenVecRes_Convert(N);
1765     break;
1766
1767   case ISD::BSWAP:
1768   case ISD::CTLZ:
1769   case ISD::CTPOP:
1770   case ISD::CTTZ:
1771   case ISD::FABS:
1772   case ISD::FCEIL:
1773   case ISD::FCOS:
1774   case ISD::FEXP:
1775   case ISD::FEXP2:
1776   case ISD::FFLOOR:
1777   case ISD::FLOG:
1778   case ISD::FLOG10:
1779   case ISD::FLOG2:
1780   case ISD::FNEARBYINT:
1781   case ISD::FNEG:
1782   case ISD::FRINT:
1783   case ISD::FROUND:
1784   case ISD::FSIN:
1785   case ISD::FSQRT:
1786   case ISD::FTRUNC:
1787     Res = WidenVecRes_Unary(N);
1788     break;
1789   case ISD::FMA:
1790     Res = WidenVecRes_Ternary(N);
1791     break;
1792   }
1793
1794   // If Res is null, the sub-method took care of registering the result.
1795   if (Res.getNode())
1796     SetWidenedVector(SDValue(N, ResNo), Res);
1797 }
1798
1799 SDValue DAGTypeLegalizer::WidenVecRes_Ternary(SDNode *N) {
1800   // Ternary op widening.
1801   SDLoc dl(N);
1802   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1803   SDValue InOp1 = GetWidenedVector(N->getOperand(0));
1804   SDValue InOp2 = GetWidenedVector(N->getOperand(1));
1805   SDValue InOp3 = GetWidenedVector(N->getOperand(2));
1806   return DAG.getNode(N->getOpcode(), dl, WidenVT, InOp1, InOp2, InOp3);
1807 }
1808
1809 SDValue DAGTypeLegalizer::WidenVecRes_Binary(SDNode *N) {
1810   // Binary op widening.
1811   SDLoc dl(N);
1812   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1813   SDValue InOp1 = GetWidenedVector(N->getOperand(0));
1814   SDValue InOp2 = GetWidenedVector(N->getOperand(1));
1815   return DAG.getNode(N->getOpcode(), dl, WidenVT, InOp1, InOp2);
1816 }
1817
1818 SDValue DAGTypeLegalizer::WidenVecRes_BinaryCanTrap(SDNode *N) {
1819   // Binary op widening for operations that can trap.
1820   unsigned Opcode = N->getOpcode();
1821   SDLoc dl(N);
1822   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1823   EVT WidenEltVT = WidenVT.getVectorElementType();
1824   EVT VT = WidenVT;
1825   unsigned NumElts =  VT.getVectorNumElements();
1826   while (!TLI.isTypeLegal(VT) && NumElts != 1) {
1827     NumElts = NumElts / 2;
1828     VT = EVT::getVectorVT(*DAG.getContext(), WidenEltVT, NumElts);
1829   }
1830
1831   if (NumElts != 1 && !TLI.canOpTrap(N->getOpcode(), VT)) {
1832     // Operation doesn't trap so just widen as normal.
1833     SDValue InOp1 = GetWidenedVector(N->getOperand(0));
1834     SDValue InOp2 = GetWidenedVector(N->getOperand(1));
1835     return DAG.getNode(N->getOpcode(), dl, WidenVT, InOp1, InOp2);
1836   }
1837
1838   // No legal vector version so unroll the vector operation and then widen.
1839   if (NumElts == 1)
1840     return DAG.UnrollVectorOp(N, WidenVT.getVectorNumElements());
1841
1842   // Since the operation can trap, apply operation on the original vector.
1843   EVT MaxVT = VT;
1844   SDValue InOp1 = GetWidenedVector(N->getOperand(0));
1845   SDValue InOp2 = GetWidenedVector(N->getOperand(1));
1846   unsigned CurNumElts = N->getValueType(0).getVectorNumElements();
1847
1848   SmallVector<SDValue, 16> ConcatOps(CurNumElts);
1849   unsigned ConcatEnd = 0;  // Current ConcatOps index.
1850   int Idx = 0;        // Current Idx into input vectors.
1851
1852   // NumElts := greatest legal vector size (at most WidenVT)
1853   // while (orig. vector has unhandled elements) {
1854   //   take munches of size NumElts from the beginning and add to ConcatOps
1855   //   NumElts := next smaller supported vector size or 1
1856   // }
1857   while (CurNumElts != 0) {
1858     while (CurNumElts >= NumElts) {
1859       SDValue EOp1 = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, InOp1,
1860                                  DAG.getConstant(Idx, TLI.getVectorIdxTy()));
1861       SDValue EOp2 = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, InOp2,
1862                                  DAG.getConstant(Idx, TLI.getVectorIdxTy()));
1863       ConcatOps[ConcatEnd++] = DAG.getNode(Opcode, dl, VT, EOp1, EOp2);
1864       Idx += NumElts;
1865       CurNumElts -= NumElts;
1866     }
1867     do {
1868       NumElts = NumElts / 2;
1869       VT = EVT::getVectorVT(*DAG.getContext(), WidenEltVT, NumElts);
1870     } while (!TLI.isTypeLegal(VT) && NumElts != 1);
1871
1872     if (NumElts == 1) {
1873       for (unsigned i = 0; i != CurNumElts; ++i, ++Idx) {
1874         SDValue EOp1 = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, WidenEltVT,
1875                                    InOp1, DAG.getConstant(Idx,
1876                                                          TLI.getVectorIdxTy()));
1877         SDValue EOp2 = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, WidenEltVT,
1878                                    InOp2, DAG.getConstant(Idx,
1879                                                          TLI.getVectorIdxTy()));
1880         ConcatOps[ConcatEnd++] = DAG.getNode(Opcode, dl, WidenEltVT,
1881                                              EOp1, EOp2);
1882       }
1883       CurNumElts = 0;
1884     }
1885   }
1886
1887   // Check to see if we have a single operation with the widen type.
1888   if (ConcatEnd == 1) {
1889     VT = ConcatOps[0].getValueType();
1890     if (VT == WidenVT)
1891       return ConcatOps[0];
1892   }
1893
1894   // while (Some element of ConcatOps is not of type MaxVT) {
1895   //   From the end of ConcatOps, collect elements of the same type and put
1896   //   them into an op of the next larger supported type
1897   // }
1898   while (ConcatOps[ConcatEnd-1].getValueType() != MaxVT) {
1899     Idx = ConcatEnd - 1;
1900     VT = ConcatOps[Idx--].getValueType();
1901     while (Idx >= 0 && ConcatOps[Idx].getValueType() == VT)
1902       Idx--;
1903
1904     int NextSize = VT.isVector() ? VT.getVectorNumElements() : 1;
1905     EVT NextVT;
1906     do {
1907       NextSize *= 2;
1908       NextVT = EVT::getVectorVT(*DAG.getContext(), WidenEltVT, NextSize);
1909     } while (!TLI.isTypeLegal(NextVT));
1910
1911     if (!VT.isVector()) {
1912       // Scalar type, create an INSERT_VECTOR_ELEMENT of type NextVT
1913       SDValue VecOp = DAG.getUNDEF(NextVT);
1914       unsigned NumToInsert = ConcatEnd - Idx - 1;
1915       for (unsigned i = 0, OpIdx = Idx+1; i < NumToInsert; i++, OpIdx++) {
1916         VecOp = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NextVT, VecOp,
1917                             ConcatOps[OpIdx], DAG.getConstant(i,
1918                                                          TLI.getVectorIdxTy()));
1919       }
1920       ConcatOps[Idx+1] = VecOp;
1921       ConcatEnd = Idx + 2;
1922     } else {
1923       // Vector type, create a CONCAT_VECTORS of type NextVT
1924       SDValue undefVec = DAG.getUNDEF(VT);
1925       unsigned OpsToConcat = NextSize/VT.getVectorNumElements();
1926       SmallVector<SDValue, 16> SubConcatOps(OpsToConcat);
1927       unsigned RealVals = ConcatEnd - Idx - 1;
1928       unsigned SubConcatEnd = 0;
1929       unsigned SubConcatIdx = Idx + 1;
1930       while (SubConcatEnd < RealVals)
1931         SubConcatOps[SubConcatEnd++] = ConcatOps[++Idx];
1932       while (SubConcatEnd < OpsToConcat)
1933         SubConcatOps[SubConcatEnd++] = undefVec;
1934       ConcatOps[SubConcatIdx] = DAG.getNode(ISD::CONCAT_VECTORS, dl,
1935                                             NextVT, SubConcatOps);
1936       ConcatEnd = SubConcatIdx + 1;
1937     }
1938   }
1939
1940   // Check to see if we have a single operation with the widen type.
1941   if (ConcatEnd == 1) {
1942     VT = ConcatOps[0].getValueType();
1943     if (VT == WidenVT)
1944       return ConcatOps[0];
1945   }
1946
1947   // add undefs of size MaxVT until ConcatOps grows to length of WidenVT
1948   unsigned NumOps = WidenVT.getVectorNumElements()/MaxVT.getVectorNumElements();
1949   if (NumOps != ConcatEnd ) {
1950     SDValue UndefVal = DAG.getUNDEF(MaxVT);
1951     for (unsigned j = ConcatEnd; j < NumOps; ++j)
1952       ConcatOps[j] = UndefVal;
1953   }
1954   return DAG.getNode(ISD::CONCAT_VECTORS, dl, WidenVT,
1955                      makeArrayRef(ConcatOps.data(), NumOps));
1956 }
1957
1958 SDValue DAGTypeLegalizer::WidenVecRes_Convert(SDNode *N) {
1959   SDValue InOp = N->getOperand(0);
1960   SDLoc DL(N);
1961
1962   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1963   unsigned WidenNumElts = WidenVT.getVectorNumElements();
1964
1965   EVT InVT = InOp.getValueType();
1966   EVT InEltVT = InVT.getVectorElementType();
1967   EVT InWidenVT = EVT::getVectorVT(*DAG.getContext(), InEltVT, WidenNumElts);
1968
1969   unsigned Opcode = N->getOpcode();
1970   unsigned InVTNumElts = InVT.getVectorNumElements();
1971
1972   if (getTypeAction(InVT) == TargetLowering::TypeWidenVector) {
1973     InOp = GetWidenedVector(N->getOperand(0));
1974     InVT = InOp.getValueType();
1975     InVTNumElts = InVT.getVectorNumElements();
1976     if (InVTNumElts == WidenNumElts) {
1977       if (N->getNumOperands() == 1)
1978         return DAG.getNode(Opcode, DL, WidenVT, InOp);
1979       return DAG.getNode(Opcode, DL, WidenVT, InOp, N->getOperand(1));
1980     }
1981   }
1982
1983   if (TLI.isTypeLegal(InWidenVT)) {
1984     // Because the result and the input are different vector types, widening
1985     // the result could create a legal type but widening the input might make
1986     // it an illegal type that might lead to repeatedly splitting the input
1987     // and then widening it. To avoid this, we widen the input only if
1988     // it results in a legal type.
1989     if (WidenNumElts % InVTNumElts == 0) {
1990       // Widen the input and call convert on the widened input vector.
1991       unsigned NumConcat = WidenNumElts/InVTNumElts;
1992       SmallVector<SDValue, 16> Ops(NumConcat);
1993       Ops[0] = InOp;
1994       SDValue UndefVal = DAG.getUNDEF(InVT);
1995       for (unsigned i = 1; i != NumConcat; ++i)
1996         Ops[i] = UndefVal;
1997       SDValue InVec = DAG.getNode(ISD::CONCAT_VECTORS, DL, InWidenVT, Ops);
1998       if (N->getNumOperands() == 1)
1999         return DAG.getNode(Opcode, DL, WidenVT, InVec);
2000       return DAG.getNode(Opcode, DL, WidenVT, InVec, N->getOperand(1));
2001     }
2002
2003     if (InVTNumElts % WidenNumElts == 0) {
2004       SDValue InVal = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, InWidenVT,
2005                                   InOp, DAG.getConstant(0,
2006                                                         TLI.getVectorIdxTy()));
2007       // Extract the input and convert the shorten input vector.
2008       if (N->getNumOperands() == 1)
2009         return DAG.getNode(Opcode, DL, WidenVT, InVal);
2010       return DAG.getNode(Opcode, DL, WidenVT, InVal, N->getOperand(1));
2011     }
2012   }
2013
2014   // Otherwise unroll into some nasty scalar code and rebuild the vector.
2015   SmallVector<SDValue, 16> Ops(WidenNumElts);
2016   EVT EltVT = WidenVT.getVectorElementType();
2017   unsigned MinElts = std::min(InVTNumElts, WidenNumElts);
2018   unsigned i;
2019   for (i=0; i < MinElts; ++i) {
2020     SDValue Val = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, InEltVT, InOp,
2021                               DAG.getConstant(i, TLI.getVectorIdxTy()));
2022     if (N->getNumOperands() == 1)
2023       Ops[i] = DAG.getNode(Opcode, DL, EltVT, Val);
2024     else
2025       Ops[i] = DAG.getNode(Opcode, DL, EltVT, Val, N->getOperand(1));
2026   }
2027
2028   SDValue UndefVal = DAG.getUNDEF(EltVT);
2029   for (; i < WidenNumElts; ++i)
2030     Ops[i] = UndefVal;
2031
2032   return DAG.getNode(ISD::BUILD_VECTOR, DL, WidenVT, Ops);
2033 }
2034
2035 SDValue DAGTypeLegalizer::WidenVecRes_POWI(SDNode *N) {
2036   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2037   SDValue InOp = GetWidenedVector(N->getOperand(0));
2038   SDValue ShOp = N->getOperand(1);
2039   return DAG.getNode(N->getOpcode(), SDLoc(N), WidenVT, InOp, ShOp);
2040 }
2041
2042 SDValue DAGTypeLegalizer::WidenVecRes_Shift(SDNode *N) {
2043   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2044   SDValue InOp = GetWidenedVector(N->getOperand(0));
2045   SDValue ShOp = N->getOperand(1);
2046
2047   EVT ShVT = ShOp.getValueType();
2048   if (getTypeAction(ShVT) == TargetLowering::TypeWidenVector) {
2049     ShOp = GetWidenedVector(ShOp);
2050     ShVT = ShOp.getValueType();
2051   }
2052   EVT ShWidenVT = EVT::getVectorVT(*DAG.getContext(),
2053                                    ShVT.getVectorElementType(),
2054                                    WidenVT.getVectorNumElements());
2055   if (ShVT != ShWidenVT)
2056     ShOp = ModifyToType(ShOp, ShWidenVT);
2057
2058   return DAG.getNode(N->getOpcode(), SDLoc(N), WidenVT, InOp, ShOp);
2059 }
2060
2061 SDValue DAGTypeLegalizer::WidenVecRes_Unary(SDNode *N) {
2062   // Unary op widening.
2063   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2064   SDValue InOp = GetWidenedVector(N->getOperand(0));
2065   return DAG.getNode(N->getOpcode(), SDLoc(N), WidenVT, InOp);
2066 }
2067
2068 SDValue DAGTypeLegalizer::WidenVecRes_InregOp(SDNode *N) {
2069   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2070   EVT ExtVT = EVT::getVectorVT(*DAG.getContext(),
2071                                cast<VTSDNode>(N->getOperand(1))->getVT()
2072                                  .getVectorElementType(),
2073                                WidenVT.getVectorNumElements());
2074   SDValue WidenLHS = GetWidenedVector(N->getOperand(0));
2075   return DAG.getNode(N->getOpcode(), SDLoc(N),
2076                      WidenVT, WidenLHS, DAG.getValueType(ExtVT));
2077 }
2078
2079 SDValue DAGTypeLegalizer::WidenVecRes_MERGE_VALUES(SDNode *N, unsigned ResNo) {
2080   SDValue WidenVec = DisintegrateMERGE_VALUES(N, ResNo);
2081   return GetWidenedVector(WidenVec);
2082 }
2083
2084 SDValue DAGTypeLegalizer::WidenVecRes_BITCAST(SDNode *N) {
2085   SDValue InOp = N->getOperand(0);
2086   EVT InVT = InOp.getValueType();
2087   EVT VT = N->getValueType(0);
2088   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2089   SDLoc dl(N);
2090
2091   switch (getTypeAction(InVT)) {
2092   case TargetLowering::TypeLegal:
2093     break;
2094   case TargetLowering::TypePromoteInteger:
2095     // If the incoming type is a vector that is being promoted, then
2096     // we know that the elements are arranged differently and that we
2097     // must perform the conversion using a stack slot.
2098     if (InVT.isVector())
2099       break;
2100
2101     // If the InOp is promoted to the same size, convert it.  Otherwise,
2102     // fall out of the switch and widen the promoted input.
2103     InOp = GetPromotedInteger(InOp);
2104     InVT = InOp.getValueType();
2105     if (WidenVT.bitsEq(InVT))
2106       return DAG.getNode(ISD::BITCAST, dl, WidenVT, InOp);
2107     break;
2108   case TargetLowering::TypeSoftenFloat:
2109   case TargetLowering::TypeExpandInteger:
2110   case TargetLowering::TypeExpandFloat:
2111   case TargetLowering::TypeScalarizeVector:
2112   case TargetLowering::TypeSplitVector:
2113     break;
2114   case TargetLowering::TypeWidenVector:
2115     // If the InOp is widened to the same size, convert it.  Otherwise, fall
2116     // out of the switch and widen the widened input.
2117     InOp = GetWidenedVector(InOp);
2118     InVT = InOp.getValueType();
2119     if (WidenVT.bitsEq(InVT))
2120       // The input widens to the same size. Convert to the widen value.
2121       return DAG.getNode(ISD::BITCAST, dl, WidenVT, InOp);
2122     break;
2123   }
2124
2125   unsigned WidenSize = WidenVT.getSizeInBits();
2126   unsigned InSize = InVT.getSizeInBits();
2127   // x86mmx is not an acceptable vector element type, so don't try.
2128   if (WidenSize % InSize == 0 && InVT != MVT::x86mmx) {
2129     // Determine new input vector type.  The new input vector type will use
2130     // the same element type (if its a vector) or use the input type as a
2131     // vector.  It is the same size as the type to widen to.
2132     EVT NewInVT;
2133     unsigned NewNumElts = WidenSize / InSize;
2134     if (InVT.isVector()) {
2135       EVT InEltVT = InVT.getVectorElementType();
2136       NewInVT = EVT::getVectorVT(*DAG.getContext(), InEltVT,
2137                                  WidenSize / InEltVT.getSizeInBits());
2138     } else {
2139       NewInVT = EVT::getVectorVT(*DAG.getContext(), InVT, NewNumElts);
2140     }
2141
2142     if (TLI.isTypeLegal(NewInVT)) {
2143       // Because the result and the input are different vector types, widening
2144       // the result could create a legal type but widening the input might make
2145       // it an illegal type that might lead to repeatedly splitting the input
2146       // and then widening it. To avoid this, we widen the input only if
2147       // it results in a legal type.
2148       SmallVector<SDValue, 16> Ops(NewNumElts);
2149       SDValue UndefVal = DAG.getUNDEF(InVT);
2150       Ops[0] = InOp;
2151       for (unsigned i = 1; i < NewNumElts; ++i)
2152         Ops[i] = UndefVal;
2153
2154       SDValue NewVec;
2155       if (InVT.isVector())
2156         NewVec = DAG.getNode(ISD::CONCAT_VECTORS, dl, NewInVT, Ops);
2157       else
2158         NewVec = DAG.getNode(ISD::BUILD_VECTOR, dl, NewInVT, Ops);
2159       return DAG.getNode(ISD::BITCAST, dl, WidenVT, NewVec);
2160     }
2161   }
2162
2163   return CreateStackStoreLoad(InOp, WidenVT);
2164 }
2165
2166 SDValue DAGTypeLegalizer::WidenVecRes_BUILD_VECTOR(SDNode *N) {
2167   SDLoc dl(N);
2168   // Build a vector with undefined for the new nodes.
2169   EVT VT = N->getValueType(0);
2170
2171   // Integer BUILD_VECTOR operands may be larger than the node's vector element
2172   // type. The UNDEFs need to have the same type as the existing operands.
2173   EVT EltVT = N->getOperand(0).getValueType();
2174   unsigned NumElts = VT.getVectorNumElements();
2175
2176   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2177   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2178
2179   SmallVector<SDValue, 16> NewOps(N->op_begin(), N->op_end());
2180   assert(WidenNumElts >= NumElts && "Shrinking vector instead of widening!");
2181   NewOps.append(WidenNumElts - NumElts, DAG.getUNDEF(EltVT));
2182
2183   return DAG.getNode(ISD::BUILD_VECTOR, dl, WidenVT, NewOps);
2184 }
2185
2186 SDValue DAGTypeLegalizer::WidenVecRes_CONCAT_VECTORS(SDNode *N) {
2187   EVT InVT = N->getOperand(0).getValueType();
2188   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2189   SDLoc dl(N);
2190   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2191   unsigned NumInElts = InVT.getVectorNumElements();
2192   unsigned NumOperands = N->getNumOperands();
2193
2194   bool InputWidened = false; // Indicates we need to widen the input.
2195   if (getTypeAction(InVT) != TargetLowering::TypeWidenVector) {
2196     if (WidenVT.getVectorNumElements() % InVT.getVectorNumElements() == 0) {
2197       // Add undef vectors to widen to correct length.
2198       unsigned NumConcat = WidenVT.getVectorNumElements() /
2199                            InVT.getVectorNumElements();
2200       SDValue UndefVal = DAG.getUNDEF(InVT);
2201       SmallVector<SDValue, 16> Ops(NumConcat);
2202       for (unsigned i=0; i < NumOperands; ++i)
2203         Ops[i] = N->getOperand(i);
2204       for (unsigned i = NumOperands; i != NumConcat; ++i)
2205         Ops[i] = UndefVal;
2206       return DAG.getNode(ISD::CONCAT_VECTORS, dl, WidenVT, Ops);
2207     }
2208   } else {
2209     InputWidened = true;
2210     if (WidenVT == TLI.getTypeToTransformTo(*DAG.getContext(), InVT)) {
2211       // The inputs and the result are widen to the same value.
2212       unsigned i;
2213       for (i=1; i < NumOperands; ++i)
2214         if (N->getOperand(i).getOpcode() != ISD::UNDEF)
2215           break;
2216
2217       if (i == NumOperands)
2218         // Everything but the first operand is an UNDEF so just return the
2219         // widened first operand.
2220         return GetWidenedVector(N->getOperand(0));
2221
2222       if (NumOperands == 2) {
2223         // Replace concat of two operands with a shuffle.
2224         SmallVector<int, 16> MaskOps(WidenNumElts, -1);
2225         for (unsigned i = 0; i < NumInElts; ++i) {
2226           MaskOps[i] = i;
2227           MaskOps[i + NumInElts] = i + WidenNumElts;
2228         }
2229         return DAG.getVectorShuffle(WidenVT, dl,
2230                                     GetWidenedVector(N->getOperand(0)),
2231                                     GetWidenedVector(N->getOperand(1)),
2232                                     &MaskOps[0]);
2233       }
2234     }
2235   }
2236
2237   // Fall back to use extracts and build vector.
2238   EVT EltVT = WidenVT.getVectorElementType();
2239   SmallVector<SDValue, 16> Ops(WidenNumElts);
2240   unsigned Idx = 0;
2241   for (unsigned i=0; i < NumOperands; ++i) {
2242     SDValue InOp = N->getOperand(i);
2243     if (InputWidened)
2244       InOp = GetWidenedVector(InOp);
2245     for (unsigned j=0; j < NumInElts; ++j)
2246       Ops[Idx++] = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT, InOp,
2247                                DAG.getConstant(j, TLI.getVectorIdxTy()));
2248   }
2249   SDValue UndefVal = DAG.getUNDEF(EltVT);
2250   for (; Idx < WidenNumElts; ++Idx)
2251     Ops[Idx] = UndefVal;
2252   return DAG.getNode(ISD::BUILD_VECTOR, dl, WidenVT, Ops);
2253 }
2254
2255 SDValue DAGTypeLegalizer::WidenVecRes_CONVERT_RNDSAT(SDNode *N) {
2256   SDLoc dl(N);
2257   SDValue InOp  = N->getOperand(0);
2258   SDValue RndOp = N->getOperand(3);
2259   SDValue SatOp = N->getOperand(4);
2260
2261   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2262   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2263
2264   EVT InVT = InOp.getValueType();
2265   EVT InEltVT = InVT.getVectorElementType();
2266   EVT InWidenVT = EVT::getVectorVT(*DAG.getContext(), InEltVT, WidenNumElts);
2267
2268   SDValue DTyOp = DAG.getValueType(WidenVT);
2269   SDValue STyOp = DAG.getValueType(InWidenVT);
2270   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
2271
2272   unsigned InVTNumElts = InVT.getVectorNumElements();
2273   if (getTypeAction(InVT) == TargetLowering::TypeWidenVector) {
2274     InOp = GetWidenedVector(InOp);
2275     InVT = InOp.getValueType();
2276     InVTNumElts = InVT.getVectorNumElements();
2277     if (InVTNumElts == WidenNumElts)
2278       return DAG.getConvertRndSat(WidenVT, dl, InOp, DTyOp, STyOp, RndOp,
2279                                   SatOp, CvtCode);
2280   }
2281
2282   if (TLI.isTypeLegal(InWidenVT)) {
2283     // Because the result and the input are different vector types, widening
2284     // the result could create a legal type but widening the input might make
2285     // it an illegal type that might lead to repeatedly splitting the input
2286     // and then widening it. To avoid this, we widen the input only if
2287     // it results in a legal type.
2288     if (WidenNumElts % InVTNumElts == 0) {
2289       // Widen the input and call convert on the widened input vector.
2290       unsigned NumConcat = WidenNumElts/InVTNumElts;
2291       SmallVector<SDValue, 16> Ops(NumConcat);
2292       Ops[0] = InOp;
2293       SDValue UndefVal = DAG.getUNDEF(InVT);
2294       for (unsigned i = 1; i != NumConcat; ++i)
2295         Ops[i] = UndefVal;
2296
2297       InOp = DAG.getNode(ISD::CONCAT_VECTORS, dl, InWidenVT, Ops);
2298       return DAG.getConvertRndSat(WidenVT, dl, InOp, DTyOp, STyOp, RndOp,
2299                                   SatOp, CvtCode);
2300     }
2301
2302     if (InVTNumElts % WidenNumElts == 0) {
2303       // Extract the input and convert the shorten input vector.
2304       InOp = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, InWidenVT, InOp,
2305                          DAG.getConstant(0, TLI.getVectorIdxTy()));
2306       return DAG.getConvertRndSat(WidenVT, dl, InOp, DTyOp, STyOp, RndOp,
2307                                   SatOp, CvtCode);
2308     }
2309   }
2310
2311   // Otherwise unroll into some nasty scalar code and rebuild the vector.
2312   SmallVector<SDValue, 16> Ops(WidenNumElts);
2313   EVT EltVT = WidenVT.getVectorElementType();
2314   DTyOp = DAG.getValueType(EltVT);
2315   STyOp = DAG.getValueType(InEltVT);
2316
2317   unsigned MinElts = std::min(InVTNumElts, WidenNumElts);
2318   unsigned i;
2319   for (i=0; i < MinElts; ++i) {
2320     SDValue ExtVal = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, InEltVT, InOp,
2321                                  DAG.getConstant(i, TLI.getVectorIdxTy()));
2322     Ops[i] = DAG.getConvertRndSat(WidenVT, dl, ExtVal, DTyOp, STyOp, RndOp,
2323                                   SatOp, CvtCode);
2324   }
2325
2326   SDValue UndefVal = DAG.getUNDEF(EltVT);
2327   for (; i < WidenNumElts; ++i)
2328     Ops[i] = UndefVal;
2329
2330   return DAG.getNode(ISD::BUILD_VECTOR, dl, WidenVT, Ops);
2331 }
2332
2333 SDValue DAGTypeLegalizer::WidenVecRes_EXTRACT_SUBVECTOR(SDNode *N) {
2334   EVT      VT = N->getValueType(0);
2335   EVT      WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2336   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2337   SDValue  InOp = N->getOperand(0);
2338   SDValue  Idx  = N->getOperand(1);
2339   SDLoc dl(N);
2340
2341   if (getTypeAction(InOp.getValueType()) == TargetLowering::TypeWidenVector)
2342     InOp = GetWidenedVector(InOp);
2343
2344   EVT InVT = InOp.getValueType();
2345
2346   // Check if we can just return the input vector after widening.
2347   uint64_t IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
2348   if (IdxVal == 0 && InVT == WidenVT)
2349     return InOp;
2350
2351   // Check if we can extract from the vector.
2352   unsigned InNumElts = InVT.getVectorNumElements();
2353   if (IdxVal % WidenNumElts == 0 && IdxVal + WidenNumElts < InNumElts)
2354     return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, WidenVT, InOp, Idx);
2355
2356   // We could try widening the input to the right length but for now, extract
2357   // the original elements, fill the rest with undefs and build a vector.
2358   SmallVector<SDValue, 16> Ops(WidenNumElts);
2359   EVT EltVT = VT.getVectorElementType();
2360   unsigned NumElts = VT.getVectorNumElements();
2361   unsigned i;
2362   for (i=0; i < NumElts; ++i)
2363     Ops[i] = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT, InOp,
2364                          DAG.getConstant(IdxVal+i, TLI.getVectorIdxTy()));
2365
2366   SDValue UndefVal = DAG.getUNDEF(EltVT);
2367   for (; i < WidenNumElts; ++i)
2368     Ops[i] = UndefVal;
2369   return DAG.getNode(ISD::BUILD_VECTOR, dl, WidenVT, Ops);
2370 }
2371
2372 SDValue DAGTypeLegalizer::WidenVecRes_INSERT_VECTOR_ELT(SDNode *N) {
2373   SDValue InOp = GetWidenedVector(N->getOperand(0));
2374   return DAG.getNode(ISD::INSERT_VECTOR_ELT, SDLoc(N),
2375                      InOp.getValueType(), InOp,
2376                      N->getOperand(1), N->getOperand(2));
2377 }
2378
2379 SDValue DAGTypeLegalizer::WidenVecRes_LOAD(SDNode *N) {
2380   LoadSDNode *LD = cast<LoadSDNode>(N);
2381   ISD::LoadExtType ExtType = LD->getExtensionType();
2382
2383   SDValue Result;
2384   SmallVector<SDValue, 16> LdChain;  // Chain for the series of load
2385   if (ExtType != ISD::NON_EXTLOAD)
2386     Result = GenWidenVectorExtLoads(LdChain, LD, ExtType);
2387   else
2388     Result = GenWidenVectorLoads(LdChain, LD);
2389
2390   // If we generate a single load, we can use that for the chain.  Otherwise,
2391   // build a factor node to remember the multiple loads are independent and
2392   // chain to that.
2393   SDValue NewChain;
2394   if (LdChain.size() == 1)
2395     NewChain = LdChain[0];
2396   else
2397     NewChain = DAG.getNode(ISD::TokenFactor, SDLoc(LD), MVT::Other, LdChain);
2398
2399   // Modified the chain - switch anything that used the old chain to use
2400   // the new one.
2401   ReplaceValueWith(SDValue(N, 1), NewChain);
2402
2403   return Result;
2404 }
2405
2406 SDValue DAGTypeLegalizer::WidenVecRes_SCALAR_TO_VECTOR(SDNode *N) {
2407   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2408   return DAG.getNode(ISD::SCALAR_TO_VECTOR, SDLoc(N),
2409                      WidenVT, N->getOperand(0));
2410 }
2411
2412 SDValue DAGTypeLegalizer::WidenVecRes_SELECT(SDNode *N) {
2413   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2414   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2415
2416   SDValue Cond1 = N->getOperand(0);
2417   EVT CondVT = Cond1.getValueType();
2418   if (CondVT.isVector()) {
2419     EVT CondEltVT = CondVT.getVectorElementType();
2420     EVT CondWidenVT =  EVT::getVectorVT(*DAG.getContext(),
2421                                         CondEltVT, WidenNumElts);
2422     if (getTypeAction(CondVT) == TargetLowering::TypeWidenVector)
2423       Cond1 = GetWidenedVector(Cond1);
2424
2425     // If we have to split the condition there is no point in widening the
2426     // select. This would result in an cycle of widening the select ->
2427     // widening the condition operand -> splitting the condition operand ->
2428     // splitting the select -> widening the select. Instead split this select
2429     // further and widen the resulting type.
2430     if (getTypeAction(CondVT) == TargetLowering::TypeSplitVector) {
2431       SDValue SplitSelect = SplitVecOp_VSELECT(N, 0);
2432       SDValue Res = ModifyToType(SplitSelect, WidenVT);
2433       return Res;
2434     }
2435
2436     if (Cond1.getValueType() != CondWidenVT)
2437       Cond1 = ModifyToType(Cond1, CondWidenVT);
2438   }
2439
2440   SDValue InOp1 = GetWidenedVector(N->getOperand(1));
2441   SDValue InOp2 = GetWidenedVector(N->getOperand(2));
2442   assert(InOp1.getValueType() == WidenVT && InOp2.getValueType() == WidenVT);
2443   return DAG.getNode(N->getOpcode(), SDLoc(N),
2444                      WidenVT, Cond1, InOp1, InOp2);
2445 }
2446
2447 SDValue DAGTypeLegalizer::WidenVecRes_SELECT_CC(SDNode *N) {
2448   SDValue InOp1 = GetWidenedVector(N->getOperand(2));
2449   SDValue InOp2 = GetWidenedVector(N->getOperand(3));
2450   return DAG.getNode(ISD::SELECT_CC, SDLoc(N),
2451                      InOp1.getValueType(), N->getOperand(0),
2452                      N->getOperand(1), InOp1, InOp2, N->getOperand(4));
2453 }
2454
2455 SDValue DAGTypeLegalizer::WidenVecRes_SETCC(SDNode *N) {
2456   assert(N->getValueType(0).isVector() ==
2457          N->getOperand(0).getValueType().isVector() &&
2458          "Scalar/Vector type mismatch");
2459   if (N->getValueType(0).isVector()) return WidenVecRes_VSETCC(N);
2460
2461   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2462   SDValue InOp1 = GetWidenedVector(N->getOperand(0));
2463   SDValue InOp2 = GetWidenedVector(N->getOperand(1));
2464   return DAG.getNode(ISD::SETCC, SDLoc(N), WidenVT,
2465                      InOp1, InOp2, N->getOperand(2));
2466 }
2467
2468 SDValue DAGTypeLegalizer::WidenVecRes_UNDEF(SDNode *N) {
2469  EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2470  return DAG.getUNDEF(WidenVT);
2471 }
2472
2473 SDValue DAGTypeLegalizer::WidenVecRes_VECTOR_SHUFFLE(ShuffleVectorSDNode *N) {
2474   EVT VT = N->getValueType(0);
2475   SDLoc dl(N);
2476
2477   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2478   unsigned NumElts = VT.getVectorNumElements();
2479   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2480
2481   SDValue InOp1 = GetWidenedVector(N->getOperand(0));
2482   SDValue InOp2 = GetWidenedVector(N->getOperand(1));
2483
2484   // Adjust mask based on new input vector length.
2485   SmallVector<int, 16> NewMask;
2486   for (unsigned i = 0; i != NumElts; ++i) {
2487     int Idx = N->getMaskElt(i);
2488     if (Idx < (int)NumElts)
2489       NewMask.push_back(Idx);
2490     else
2491       NewMask.push_back(Idx - NumElts + WidenNumElts);
2492   }
2493   for (unsigned i = NumElts; i != WidenNumElts; ++i)
2494     NewMask.push_back(-1);
2495   return DAG.getVectorShuffle(WidenVT, dl, InOp1, InOp2, &NewMask[0]);
2496 }
2497
2498 SDValue DAGTypeLegalizer::WidenVecRes_VSETCC(SDNode *N) {
2499   assert(N->getValueType(0).isVector() &&
2500          N->getOperand(0).getValueType().isVector() &&
2501          "Operands must be vectors");
2502   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2503   unsigned WidenNumElts = WidenVT.getVectorNumElements();
2504
2505   SDValue InOp1 = N->getOperand(0);
2506   EVT InVT = InOp1.getValueType();
2507   assert(InVT.isVector() && "can not widen non-vector type");
2508   EVT WidenInVT = EVT::getVectorVT(*DAG.getContext(),
2509                                    InVT.getVectorElementType(), WidenNumElts);
2510   InOp1 = GetWidenedVector(InOp1);
2511   SDValue InOp2 = GetWidenedVector(N->getOperand(1));
2512
2513   // Assume that the input and output will be widen appropriately.  If not,
2514   // we will have to unroll it at some point.
2515   assert(InOp1.getValueType() == WidenInVT &&
2516          InOp2.getValueType() == WidenInVT &&
2517          "Input not widened to expected type!");
2518   (void)WidenInVT;
2519   return DAG.getNode(ISD::SETCC, SDLoc(N),
2520                      WidenVT, InOp1, InOp2, N->getOperand(2));
2521 }
2522
2523
2524 //===----------------------------------------------------------------------===//
2525 // Widen Vector Operand
2526 //===----------------------------------------------------------------------===//
2527 bool DAGTypeLegalizer::WidenVectorOperand(SDNode *N, unsigned OpNo) {
2528   DEBUG(dbgs() << "Widen node operand " << OpNo << ": ";
2529         N->dump(&DAG);
2530         dbgs() << "\n");
2531   SDValue Res = SDValue();
2532
2533   // See if the target wants to custom widen this node.
2534   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
2535     return false;
2536
2537   switch (N->getOpcode()) {
2538   default:
2539 #ifndef NDEBUG
2540     dbgs() << "WidenVectorOperand op #" << OpNo << ": ";
2541     N->dump(&DAG);
2542     dbgs() << "\n";
2543 #endif
2544     llvm_unreachable("Do not know how to widen this operator's operand!");
2545
2546   case ISD::BITCAST:            Res = WidenVecOp_BITCAST(N); break;
2547   case ISD::CONCAT_VECTORS:     Res = WidenVecOp_CONCAT_VECTORS(N); break;
2548   case ISD::EXTRACT_SUBVECTOR:  Res = WidenVecOp_EXTRACT_SUBVECTOR(N); break;
2549   case ISD::EXTRACT_VECTOR_ELT: Res = WidenVecOp_EXTRACT_VECTOR_ELT(N); break;
2550   case ISD::STORE:              Res = WidenVecOp_STORE(N); break;
2551   case ISD::SETCC:              Res = WidenVecOp_SETCC(N); break;
2552
2553   case ISD::ANY_EXTEND:
2554   case ISD::SIGN_EXTEND:
2555   case ISD::ZERO_EXTEND:
2556     Res = WidenVecOp_EXTEND(N);
2557     break;
2558
2559   case ISD::FP_EXTEND:
2560   case ISD::FP_TO_SINT:
2561   case ISD::FP_TO_UINT:
2562   case ISD::SINT_TO_FP:
2563   case ISD::UINT_TO_FP:
2564   case ISD::TRUNCATE:
2565     Res = WidenVecOp_Convert(N);
2566     break;
2567   }
2568
2569   // If Res is null, the sub-method took care of registering the result.
2570   if (!Res.getNode()) return false;
2571
2572   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2573   // core about this.
2574   if (Res.getNode() == N)
2575     return true;
2576
2577
2578   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2579          "Invalid operand expansion");
2580
2581   ReplaceValueWith(SDValue(N, 0), Res);
2582   return false;
2583 }
2584
2585 SDValue DAGTypeLegalizer::WidenVecOp_EXTEND(SDNode *N) {
2586   SDLoc DL(N);
2587   EVT VT = N->getValueType(0);
2588
2589   SDValue InOp = N->getOperand(0);
2590   // If some legalization strategy other than widening is used on the operand,
2591   // we can't safely assume that just extending the low lanes is the correct
2592   // transformation.
2593   if (getTypeAction(InOp.getValueType()) != TargetLowering::TypeWidenVector)
2594     return WidenVecOp_Convert(N);
2595   InOp = GetWidenedVector(InOp);
2596   assert(VT.getVectorNumElements() <
2597              InOp.getValueType().getVectorNumElements() &&
2598          "Input wasn't widened!");
2599
2600   // We may need to further widen the operand until it has the same total
2601   // vector size as the result.
2602   EVT InVT = InOp.getValueType();
2603   if (InVT.getSizeInBits() != VT.getSizeInBits()) {
2604     EVT InEltVT = InVT.getVectorElementType();
2605     for (int i = MVT::FIRST_VECTOR_VALUETYPE, e = MVT::LAST_VECTOR_VALUETYPE; i < e; ++i) {
2606       EVT FixedVT = (MVT::SimpleValueType)i;
2607       EVT FixedEltVT = FixedVT.getVectorElementType();
2608       if (TLI.isTypeLegal(FixedVT) &&
2609           FixedVT.getSizeInBits() == VT.getSizeInBits() &&
2610           FixedEltVT == InEltVT) {
2611         assert(FixedVT.getVectorNumElements() >= VT.getVectorNumElements() &&
2612                "Not enough elements in the fixed type for the operand!");
2613         assert(FixedVT.getVectorNumElements() != InVT.getVectorNumElements() &&
2614                "We can't have the same type as we started with!");
2615         if (FixedVT.getVectorNumElements() > InVT.getVectorNumElements())
2616           InOp = DAG.getNode(ISD::INSERT_SUBVECTOR, DL, FixedVT,
2617                              DAG.getUNDEF(FixedVT), InOp,
2618                              DAG.getConstant(0, TLI.getVectorIdxTy()));
2619         else
2620           InOp = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, FixedVT, InOp,
2621                              DAG.getConstant(0, TLI.getVectorIdxTy()));
2622         break;
2623       }
2624     }
2625     InVT = InOp.getValueType();
2626     if (InVT.getSizeInBits() != VT.getSizeInBits())
2627       // We couldn't find a legal vector type that was a widening of the input
2628       // and could be extended in-register to the result type, so we have to
2629       // scalarize.
2630       return WidenVecOp_Convert(N);
2631   }
2632
2633   // Use special DAG nodes to represent the operation of extending the
2634   // low lanes.
2635   switch (N->getOpcode()) {
2636   default:
2637     llvm_unreachable("Extend legalization on on extend operation!");
2638   case ISD::ANY_EXTEND:
2639     return DAG.getAnyExtendVectorInReg(InOp, DL, VT);
2640   case ISD::SIGN_EXTEND:
2641     return DAG.getSignExtendVectorInReg(InOp, DL, VT);
2642   case ISD::ZERO_EXTEND:
2643     return DAG.getZeroExtendVectorInReg(InOp, DL, VT);
2644   }
2645 }
2646
2647 SDValue DAGTypeLegalizer::WidenVecOp_Convert(SDNode *N) {
2648   // Since the result is legal and the input is illegal, it is unlikely
2649   // that we can fix the input to a legal type so unroll the convert
2650   // into some scalar code and create a nasty build vector.
2651   EVT VT = N->getValueType(0);
2652   EVT EltVT = VT.getVectorElementType();
2653   SDLoc dl(N);
2654   unsigned NumElts = VT.getVectorNumElements();
2655   SDValue InOp = N->getOperand(0);
2656   if (getTypeAction(InOp.getValueType()) == TargetLowering::TypeWidenVector)
2657     InOp = GetWidenedVector(InOp);
2658   EVT InVT = InOp.getValueType();
2659   EVT InEltVT = InVT.getVectorElementType();
2660
2661   unsigned Opcode = N->getOpcode();
2662   SmallVector<SDValue, 16> Ops(NumElts);
2663   for (unsigned i=0; i < NumElts; ++i)
2664     Ops[i] = DAG.getNode(Opcode, dl, EltVT,
2665                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, InEltVT, InOp,
2666                                      DAG.getConstant(i, TLI.getVectorIdxTy())));
2667
2668   return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
2669 }
2670
2671 SDValue DAGTypeLegalizer::WidenVecOp_BITCAST(SDNode *N) {
2672   EVT VT = N->getValueType(0);
2673   SDValue InOp = GetWidenedVector(N->getOperand(0));
2674   EVT InWidenVT = InOp.getValueType();
2675   SDLoc dl(N);
2676
2677   // Check if we can convert between two legal vector types and extract.
2678   unsigned InWidenSize = InWidenVT.getSizeInBits();
2679   unsigned Size = VT.getSizeInBits();
2680   // x86mmx is not an acceptable vector element type, so don't try.
2681   if (InWidenSize % Size == 0 && !VT.isVector() && VT != MVT::x86mmx) {
2682     unsigned NewNumElts = InWidenSize / Size;
2683     EVT NewVT = EVT::getVectorVT(*DAG.getContext(), VT, NewNumElts);
2684     if (TLI.isTypeLegal(NewVT)) {
2685       SDValue BitOp = DAG.getNode(ISD::BITCAST, dl, NewVT, InOp);
2686       return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, BitOp,
2687                          DAG.getConstant(0, TLI.getVectorIdxTy()));
2688     }
2689   }
2690
2691   return CreateStackStoreLoad(InOp, VT);
2692 }
2693
2694 SDValue DAGTypeLegalizer::WidenVecOp_CONCAT_VECTORS(SDNode *N) {
2695   // If the input vector is not legal, it is likely that we will not find a
2696   // legal vector of the same size. Replace the concatenate vector with a
2697   // nasty build vector.
2698   EVT VT = N->getValueType(0);
2699   EVT EltVT = VT.getVectorElementType();
2700   SDLoc dl(N);
2701   unsigned NumElts = VT.getVectorNumElements();
2702   SmallVector<SDValue, 16> Ops(NumElts);
2703
2704   EVT InVT = N->getOperand(0).getValueType();
2705   unsigned NumInElts = InVT.getVectorNumElements();
2706
2707   unsigned Idx = 0;
2708   unsigned NumOperands = N->getNumOperands();
2709   for (unsigned i=0; i < NumOperands; ++i) {
2710     SDValue InOp = N->getOperand(i);
2711     if (getTypeAction(InOp.getValueType()) == TargetLowering::TypeWidenVector)
2712       InOp = GetWidenedVector(InOp);
2713     for (unsigned j=0; j < NumInElts; ++j)
2714       Ops[Idx++] = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT, InOp,
2715                                DAG.getConstant(j, TLI.getVectorIdxTy()));
2716   }
2717   return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
2718 }
2719
2720 SDValue DAGTypeLegalizer::WidenVecOp_EXTRACT_SUBVECTOR(SDNode *N) {
2721   SDValue InOp = GetWidenedVector(N->getOperand(0));
2722   return DAG.getNode(ISD::EXTRACT_SUBVECTOR, SDLoc(N),
2723                      N->getValueType(0), InOp, N->getOperand(1));
2724 }
2725
2726 SDValue DAGTypeLegalizer::WidenVecOp_EXTRACT_VECTOR_ELT(SDNode *N) {
2727   SDValue InOp = GetWidenedVector(N->getOperand(0));
2728   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, SDLoc(N),
2729                      N->getValueType(0), InOp, N->getOperand(1));
2730 }
2731
2732 SDValue DAGTypeLegalizer::WidenVecOp_STORE(SDNode *N) {
2733   // We have to widen the value but we want only to store the original
2734   // vector type.
2735   StoreSDNode *ST = cast<StoreSDNode>(N);
2736
2737   SmallVector<SDValue, 16> StChain;
2738   if (ST->isTruncatingStore())
2739     GenWidenVectorTruncStores(StChain, ST);
2740   else
2741     GenWidenVectorStores(StChain, ST);
2742
2743   if (StChain.size() == 1)
2744     return StChain[0];
2745   else
2746     return DAG.getNode(ISD::TokenFactor, SDLoc(ST), MVT::Other, StChain);
2747 }
2748
2749 SDValue DAGTypeLegalizer::WidenVecOp_SETCC(SDNode *N) {
2750   SDValue InOp0 = GetWidenedVector(N->getOperand(0));
2751   SDValue InOp1 = GetWidenedVector(N->getOperand(1));
2752   SDLoc dl(N);
2753
2754   // WARNING: In this code we widen the compare instruction with garbage.
2755   // This garbage may contain denormal floats which may be slow. Is this a real
2756   // concern ? Should we zero the unused lanes if this is a float compare ?
2757
2758   // Get a new SETCC node to compare the newly widened operands.
2759   // Only some of the compared elements are legal.
2760   EVT SVT = TLI.getSetCCResultType(*DAG.getContext(), InOp0.getValueType());
2761   SDValue WideSETCC = DAG.getNode(ISD::SETCC, SDLoc(N),
2762                      SVT, InOp0, InOp1, N->getOperand(2));
2763
2764   // Extract the needed results from the result vector.
2765   EVT ResVT = EVT::getVectorVT(*DAG.getContext(),
2766                                SVT.getVectorElementType(),
2767                                N->getValueType(0).getVectorNumElements());
2768   SDValue CC = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl,
2769                            ResVT, WideSETCC, DAG.getConstant(0,
2770                                              TLI.getVectorIdxTy()));
2771
2772   return PromoteTargetBoolean(CC, N->getValueType(0));
2773 }
2774
2775
2776 //===----------------------------------------------------------------------===//
2777 // Vector Widening Utilities
2778 //===----------------------------------------------------------------------===//
2779
2780 // Utility function to find the type to chop up a widen vector for load/store
2781 //  TLI:       Target lowering used to determine legal types.
2782 //  Width:     Width left need to load/store.
2783 //  WidenVT:   The widen vector type to load to/store from
2784 //  Align:     If 0, don't allow use of a wider type
2785 //  WidenEx:   If Align is not 0, the amount additional we can load/store from.
2786
2787 static EVT FindMemType(SelectionDAG& DAG, const TargetLowering &TLI,
2788                        unsigned Width, EVT WidenVT,
2789                        unsigned Align = 0, unsigned WidenEx = 0) {
2790   EVT WidenEltVT = WidenVT.getVectorElementType();
2791   unsigned WidenWidth = WidenVT.getSizeInBits();
2792   unsigned WidenEltWidth = WidenEltVT.getSizeInBits();
2793   unsigned AlignInBits = Align*8;
2794
2795   // If we have one element to load/store, return it.
2796   EVT RetVT = WidenEltVT;
2797   if (Width == WidenEltWidth)
2798     return RetVT;
2799
2800   // See if there is larger legal integer than the element type to load/store
2801   unsigned VT;
2802   for (VT = (unsigned)MVT::LAST_INTEGER_VALUETYPE;
2803        VT >= (unsigned)MVT::FIRST_INTEGER_VALUETYPE; --VT) {
2804     EVT MemVT((MVT::SimpleValueType) VT);
2805     unsigned MemVTWidth = MemVT.getSizeInBits();
2806     if (MemVT.getSizeInBits() <= WidenEltWidth)
2807       break;
2808     if (TLI.isTypeLegal(MemVT) && (WidenWidth % MemVTWidth) == 0 &&
2809         isPowerOf2_32(WidenWidth / MemVTWidth) &&
2810         (MemVTWidth <= Width ||
2811          (Align!=0 && MemVTWidth<=AlignInBits && MemVTWidth<=Width+WidenEx))) {
2812       RetVT = MemVT;
2813       break;
2814     }
2815   }
2816
2817   // See if there is a larger vector type to load/store that has the same vector
2818   // element type and is evenly divisible with the WidenVT.
2819   for (VT = (unsigned)MVT::LAST_VECTOR_VALUETYPE;
2820        VT >= (unsigned)MVT::FIRST_VECTOR_VALUETYPE; --VT) {
2821     EVT MemVT = (MVT::SimpleValueType) VT;
2822     unsigned MemVTWidth = MemVT.getSizeInBits();
2823     if (TLI.isTypeLegal(MemVT) && WidenEltVT == MemVT.getVectorElementType() &&
2824         (WidenWidth % MemVTWidth) == 0 &&
2825         isPowerOf2_32(WidenWidth / MemVTWidth) &&
2826         (MemVTWidth <= Width ||
2827          (Align!=0 && MemVTWidth<=AlignInBits && MemVTWidth<=Width+WidenEx))) {
2828       if (RetVT.getSizeInBits() < MemVTWidth || MemVT == WidenVT)
2829         return MemVT;
2830     }
2831   }
2832
2833   return RetVT;
2834 }
2835
2836 // Builds a vector type from scalar loads
2837 //  VecTy: Resulting Vector type
2838 //  LDOps: Load operators to build a vector type
2839 //  [Start,End) the list of loads to use.
2840 static SDValue BuildVectorFromScalar(SelectionDAG& DAG, EVT VecTy,
2841                                      SmallVectorImpl<SDValue> &LdOps,
2842                                      unsigned Start, unsigned End) {
2843   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
2844   SDLoc dl(LdOps[Start]);
2845   EVT LdTy = LdOps[Start].getValueType();
2846   unsigned Width = VecTy.getSizeInBits();
2847   unsigned NumElts = Width / LdTy.getSizeInBits();
2848   EVT NewVecVT = EVT::getVectorVT(*DAG.getContext(), LdTy, NumElts);
2849
2850   unsigned Idx = 1;
2851   SDValue VecOp = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NewVecVT,LdOps[Start]);
2852
2853   for (unsigned i = Start + 1; i != End; ++i) {
2854     EVT NewLdTy = LdOps[i].getValueType();
2855     if (NewLdTy != LdTy) {
2856       NumElts = Width / NewLdTy.getSizeInBits();
2857       NewVecVT = EVT::getVectorVT(*DAG.getContext(), NewLdTy, NumElts);
2858       VecOp = DAG.getNode(ISD::BITCAST, dl, NewVecVT, VecOp);
2859       // Readjust position and vector position based on new load type
2860       Idx = Idx * LdTy.getSizeInBits() / NewLdTy.getSizeInBits();
2861       LdTy = NewLdTy;
2862     }
2863     VecOp = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NewVecVT, VecOp, LdOps[i],
2864                         DAG.getConstant(Idx++, TLI.getVectorIdxTy()));
2865   }
2866   return DAG.getNode(ISD::BITCAST, dl, VecTy, VecOp);
2867 }
2868
2869 SDValue DAGTypeLegalizer::GenWidenVectorLoads(SmallVectorImpl<SDValue> &LdChain,
2870                                               LoadSDNode *LD) {
2871   // The strategy assumes that we can efficiently load powers of two widths.
2872   // The routines chops the vector into the largest vector loads with the same
2873   // element type or scalar loads and then recombines it to the widen vector
2874   // type.
2875   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(),LD->getValueType(0));
2876   unsigned WidenWidth = WidenVT.getSizeInBits();
2877   EVT LdVT    = LD->getMemoryVT();
2878   SDLoc dl(LD);
2879   assert(LdVT.isVector() && WidenVT.isVector());
2880   assert(LdVT.getVectorElementType() == WidenVT.getVectorElementType());
2881
2882   // Load information
2883   SDValue   Chain = LD->getChain();
2884   SDValue   BasePtr = LD->getBasePtr();
2885   unsigned  Align    = LD->getAlignment();
2886   bool      isVolatile = LD->isVolatile();
2887   bool      isNonTemporal = LD->isNonTemporal();
2888   bool      isInvariant = LD->isInvariant();
2889   AAMDNodes AAInfo = LD->getAAInfo();
2890
2891   int LdWidth = LdVT.getSizeInBits();
2892   int WidthDiff = WidenWidth - LdWidth;          // Difference
2893   unsigned LdAlign = (isVolatile) ? 0 : Align; // Allow wider loads
2894
2895   // Find the vector type that can load from.
2896   EVT NewVT = FindMemType(DAG, TLI, LdWidth, WidenVT, LdAlign, WidthDiff);
2897   int NewVTWidth = NewVT.getSizeInBits();
2898   SDValue LdOp = DAG.getLoad(NewVT, dl, Chain, BasePtr, LD->getPointerInfo(),
2899                              isVolatile, isNonTemporal, isInvariant, Align,
2900                              AAInfo);
2901   LdChain.push_back(LdOp.getValue(1));
2902
2903   // Check if we can load the element with one instruction
2904   if (LdWidth <= NewVTWidth) {
2905     if (!NewVT.isVector()) {
2906       unsigned NumElts = WidenWidth / NewVTWidth;
2907       EVT NewVecVT = EVT::getVectorVT(*DAG.getContext(), NewVT, NumElts);
2908       SDValue VecOp = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NewVecVT, LdOp);
2909       return DAG.getNode(ISD::BITCAST, dl, WidenVT, VecOp);
2910     }
2911     if (NewVT == WidenVT)
2912       return LdOp;
2913
2914     assert(WidenWidth % NewVTWidth == 0);
2915     unsigned NumConcat = WidenWidth / NewVTWidth;
2916     SmallVector<SDValue, 16> ConcatOps(NumConcat);
2917     SDValue UndefVal = DAG.getUNDEF(NewVT);
2918     ConcatOps[0] = LdOp;
2919     for (unsigned i = 1; i != NumConcat; ++i)
2920       ConcatOps[i] = UndefVal;
2921     return DAG.getNode(ISD::CONCAT_VECTORS, dl, WidenVT, ConcatOps);
2922   }
2923
2924   // Load vector by using multiple loads from largest vector to scalar
2925   SmallVector<SDValue, 16> LdOps;
2926   LdOps.push_back(LdOp);
2927
2928   LdWidth -= NewVTWidth;
2929   unsigned Offset = 0;
2930
2931   while (LdWidth > 0) {
2932     unsigned Increment = NewVTWidth / 8;
2933     Offset += Increment;
2934     BasePtr = DAG.getNode(ISD::ADD, dl, BasePtr.getValueType(), BasePtr,
2935                           DAG.getConstant(Increment, BasePtr.getValueType()));
2936
2937     SDValue L;
2938     if (LdWidth < NewVTWidth) {
2939       // Our current type we are using is too large, find a better size
2940       NewVT = FindMemType(DAG, TLI, LdWidth, WidenVT, LdAlign, WidthDiff);
2941       NewVTWidth = NewVT.getSizeInBits();
2942       L = DAG.getLoad(NewVT, dl, Chain, BasePtr,
2943                       LD->getPointerInfo().getWithOffset(Offset), isVolatile,
2944                       isNonTemporal, isInvariant, MinAlign(Align, Increment),
2945                       AAInfo);
2946       LdChain.push_back(L.getValue(1));
2947       if (L->getValueType(0).isVector()) {
2948         SmallVector<SDValue, 16> Loads;
2949         Loads.push_back(L);
2950         unsigned size = L->getValueSizeInBits(0);
2951         while (size < LdOp->getValueSizeInBits(0)) {
2952           Loads.push_back(DAG.getUNDEF(L->getValueType(0)));
2953           size += L->getValueSizeInBits(0);
2954         }
2955         L = DAG.getNode(ISD::CONCAT_VECTORS, dl, LdOp->getValueType(0), Loads);
2956       }
2957     } else {
2958       L = DAG.getLoad(NewVT, dl, Chain, BasePtr,
2959                       LD->getPointerInfo().getWithOffset(Offset), isVolatile,
2960                       isNonTemporal, isInvariant, MinAlign(Align, Increment),
2961                       AAInfo);
2962       LdChain.push_back(L.getValue(1));
2963     }
2964
2965     LdOps.push_back(L);
2966
2967
2968     LdWidth -= NewVTWidth;
2969   }
2970
2971   // Build the vector from the loads operations
2972   unsigned End = LdOps.size();
2973   if (!LdOps[0].getValueType().isVector())
2974     // All the loads are scalar loads.
2975     return BuildVectorFromScalar(DAG, WidenVT, LdOps, 0, End);
2976
2977   // If the load contains vectors, build the vector using concat vector.
2978   // All of the vectors used to loads are power of 2 and the scalars load
2979   // can be combined to make a power of 2 vector.
2980   SmallVector<SDValue, 16> ConcatOps(End);
2981   int i = End - 1;
2982   int Idx = End;
2983   EVT LdTy = LdOps[i].getValueType();
2984   // First combine the scalar loads to a vector
2985   if (!LdTy.isVector())  {
2986     for (--i; i >= 0; --i) {
2987       LdTy = LdOps[i].getValueType();
2988       if (LdTy.isVector())
2989         break;
2990     }
2991     ConcatOps[--Idx] = BuildVectorFromScalar(DAG, LdTy, LdOps, i+1, End);
2992   }
2993   ConcatOps[--Idx] = LdOps[i];
2994   for (--i; i >= 0; --i) {
2995     EVT NewLdTy = LdOps[i].getValueType();
2996     if (NewLdTy != LdTy) {
2997       // Create a larger vector
2998       ConcatOps[End-1] = DAG.getNode(ISD::CONCAT_VECTORS, dl, NewLdTy,
2999                                      makeArrayRef(&ConcatOps[Idx], End - Idx));
3000       Idx = End - 1;
3001       LdTy = NewLdTy;
3002     }
3003     ConcatOps[--Idx] = LdOps[i];
3004   }
3005
3006   if (WidenWidth == LdTy.getSizeInBits()*(End - Idx))
3007     return DAG.getNode(ISD::CONCAT_VECTORS, dl, WidenVT,
3008                        makeArrayRef(&ConcatOps[Idx], End - Idx));
3009
3010   // We need to fill the rest with undefs to build the vector
3011   unsigned NumOps = WidenWidth / LdTy.getSizeInBits();
3012   SmallVector<SDValue, 16> WidenOps(NumOps);
3013   SDValue UndefVal = DAG.getUNDEF(LdTy);
3014   {
3015     unsigned i = 0;
3016     for (; i != End-Idx; ++i)
3017       WidenOps[i] = ConcatOps[Idx+i];
3018     for (; i != NumOps; ++i)
3019       WidenOps[i] = UndefVal;
3020   }
3021   return DAG.getNode(ISD::CONCAT_VECTORS, dl, WidenVT, WidenOps);
3022 }
3023
3024 SDValue
3025 DAGTypeLegalizer::GenWidenVectorExtLoads(SmallVectorImpl<SDValue> &LdChain,
3026                                          LoadSDNode *LD,
3027                                          ISD::LoadExtType ExtType) {
3028   // For extension loads, it may not be more efficient to chop up the vector
3029   // and then extended it.  Instead, we unroll the load and build a new vector.
3030   EVT WidenVT = TLI.getTypeToTransformTo(*DAG.getContext(),LD->getValueType(0));
3031   EVT LdVT    = LD->getMemoryVT();
3032   SDLoc dl(LD);
3033   assert(LdVT.isVector() && WidenVT.isVector());
3034
3035   // Load information
3036   SDValue   Chain = LD->getChain();
3037   SDValue   BasePtr = LD->getBasePtr();
3038   unsigned  Align    = LD->getAlignment();
3039   bool      isVolatile = LD->isVolatile();
3040   bool      isNonTemporal = LD->isNonTemporal();
3041   bool      isInvariant = LD->isInvariant();
3042   AAMDNodes AAInfo = LD->getAAInfo();
3043
3044   EVT EltVT = WidenVT.getVectorElementType();
3045   EVT LdEltVT = LdVT.getVectorElementType();
3046   unsigned NumElts = LdVT.getVectorNumElements();
3047
3048   // Load each element and widen
3049   unsigned WidenNumElts = WidenVT.getVectorNumElements();
3050   SmallVector<SDValue, 16> Ops(WidenNumElts);
3051   unsigned Increment = LdEltVT.getSizeInBits() / 8;
3052   Ops[0] = DAG.getExtLoad(ExtType, dl, EltVT, Chain, BasePtr,
3053                           LD->getPointerInfo(),
3054                           LdEltVT, isVolatile, isNonTemporal, isInvariant,
3055                           Align, AAInfo);
3056   LdChain.push_back(Ops[0].getValue(1));
3057   unsigned i = 0, Offset = Increment;
3058   for (i=1; i < NumElts; ++i, Offset += Increment) {
3059     SDValue NewBasePtr = DAG.getNode(ISD::ADD, dl, BasePtr.getValueType(),
3060                                      BasePtr,
3061                                      DAG.getConstant(Offset,
3062                                                      BasePtr.getValueType()));
3063     Ops[i] = DAG.getExtLoad(ExtType, dl, EltVT, Chain, NewBasePtr,
3064                             LD->getPointerInfo().getWithOffset(Offset), LdEltVT,
3065                             isVolatile, isNonTemporal, isInvariant, Align,
3066                             AAInfo);
3067     LdChain.push_back(Ops[i].getValue(1));
3068   }
3069
3070   // Fill the rest with undefs
3071   SDValue UndefVal = DAG.getUNDEF(EltVT);
3072   for (; i != WidenNumElts; ++i)
3073     Ops[i] = UndefVal;
3074
3075   return DAG.getNode(ISD::BUILD_VECTOR, dl, WidenVT, Ops);
3076 }
3077
3078
3079 void DAGTypeLegalizer::GenWidenVectorStores(SmallVectorImpl<SDValue> &StChain,
3080                                             StoreSDNode *ST) {
3081   // The strategy assumes that we can efficiently store powers of two widths.
3082   // The routines chops the vector into the largest vector stores with the same
3083   // element type or scalar stores.
3084   SDValue  Chain = ST->getChain();
3085   SDValue  BasePtr = ST->getBasePtr();
3086   unsigned Align = ST->getAlignment();
3087   bool     isVolatile = ST->isVolatile();
3088   bool     isNonTemporal = ST->isNonTemporal();
3089   AAMDNodes AAInfo = ST->getAAInfo();
3090   SDValue  ValOp = GetWidenedVector(ST->getValue());
3091   SDLoc dl(ST);
3092
3093   EVT StVT = ST->getMemoryVT();
3094   unsigned StWidth = StVT.getSizeInBits();
3095   EVT ValVT = ValOp.getValueType();
3096   unsigned ValWidth = ValVT.getSizeInBits();
3097   EVT ValEltVT = ValVT.getVectorElementType();
3098   unsigned ValEltWidth = ValEltVT.getSizeInBits();
3099   assert(StVT.getVectorElementType() == ValEltVT);
3100
3101   int Idx = 0;          // current index to store
3102   unsigned Offset = 0;  // offset from base to store
3103   while (StWidth != 0) {
3104     // Find the largest vector type we can store with
3105     EVT NewVT = FindMemType(DAG, TLI, StWidth, ValVT);
3106     unsigned NewVTWidth = NewVT.getSizeInBits();
3107     unsigned Increment = NewVTWidth / 8;
3108     if (NewVT.isVector()) {
3109       unsigned NumVTElts = NewVT.getVectorNumElements();
3110       do {
3111         SDValue EOp = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, NewVT, ValOp,
3112                                    DAG.getConstant(Idx, TLI.getVectorIdxTy()));
3113         StChain.push_back(DAG.getStore(Chain, dl, EOp, BasePtr,
3114                                     ST->getPointerInfo().getWithOffset(Offset),
3115                                        isVolatile, isNonTemporal,
3116                                        MinAlign(Align, Offset), AAInfo));
3117         StWidth -= NewVTWidth;
3118         Offset += Increment;
3119         Idx += NumVTElts;
3120         BasePtr = DAG.getNode(ISD::ADD, dl, BasePtr.getValueType(), BasePtr,
3121                               DAG.getConstant(Increment, BasePtr.getValueType()));
3122       } while (StWidth != 0 && StWidth >= NewVTWidth);
3123     } else {
3124       // Cast the vector to the scalar type we can store
3125       unsigned NumElts = ValWidth / NewVTWidth;
3126       EVT NewVecVT = EVT::getVectorVT(*DAG.getContext(), NewVT, NumElts);
3127       SDValue VecOp = DAG.getNode(ISD::BITCAST, dl, NewVecVT, ValOp);
3128       // Readjust index position based on new vector type
3129       Idx = Idx * ValEltWidth / NewVTWidth;
3130       do {
3131         SDValue EOp = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NewVT, VecOp,
3132                       DAG.getConstant(Idx++, TLI.getVectorIdxTy()));
3133         StChain.push_back(DAG.getStore(Chain, dl, EOp, BasePtr,
3134                                     ST->getPointerInfo().getWithOffset(Offset),
3135                                        isVolatile, isNonTemporal,
3136                                        MinAlign(Align, Offset), AAInfo));
3137         StWidth -= NewVTWidth;
3138         Offset += Increment;
3139         BasePtr = DAG.getNode(ISD::ADD, dl, BasePtr.getValueType(), BasePtr,
3140                             DAG.getConstant(Increment, BasePtr.getValueType()));
3141       } while (StWidth != 0 && StWidth >= NewVTWidth);
3142       // Restore index back to be relative to the original widen element type
3143       Idx = Idx * NewVTWidth / ValEltWidth;
3144     }
3145   }
3146 }
3147
3148 void
3149 DAGTypeLegalizer::GenWidenVectorTruncStores(SmallVectorImpl<SDValue> &StChain,
3150                                             StoreSDNode *ST) {
3151   // For extension loads, it may not be more efficient to truncate the vector
3152   // and then store it.  Instead, we extract each element and then store it.
3153   SDValue  Chain = ST->getChain();
3154   SDValue  BasePtr = ST->getBasePtr();
3155   unsigned Align = ST->getAlignment();
3156   bool     isVolatile = ST->isVolatile();
3157   bool     isNonTemporal = ST->isNonTemporal();
3158   AAMDNodes AAInfo = ST->getAAInfo();
3159   SDValue  ValOp = GetWidenedVector(ST->getValue());
3160   SDLoc dl(ST);
3161
3162   EVT StVT = ST->getMemoryVT();
3163   EVT ValVT = ValOp.getValueType();
3164
3165   // It must be true that we the widen vector type is bigger than where
3166   // we need to store.
3167   assert(StVT.isVector() && ValOp.getValueType().isVector());
3168   assert(StVT.bitsLT(ValOp.getValueType()));
3169
3170   // For truncating stores, we can not play the tricks of chopping legal
3171   // vector types and bit cast it to the right type.  Instead, we unroll
3172   // the store.
3173   EVT StEltVT  = StVT.getVectorElementType();
3174   EVT ValEltVT = ValVT.getVectorElementType();
3175   unsigned Increment = ValEltVT.getSizeInBits() / 8;
3176   unsigned NumElts = StVT.getVectorNumElements();
3177   SDValue EOp = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, ValEltVT, ValOp,
3178                             DAG.getConstant(0, TLI.getVectorIdxTy()));
3179   StChain.push_back(DAG.getTruncStore(Chain, dl, EOp, BasePtr,
3180                                       ST->getPointerInfo(), StEltVT,
3181                                       isVolatile, isNonTemporal, Align,
3182                                       AAInfo));
3183   unsigned Offset = Increment;
3184   for (unsigned i=1; i < NumElts; ++i, Offset += Increment) {
3185     SDValue NewBasePtr = DAG.getNode(ISD::ADD, dl, BasePtr.getValueType(),
3186                                      BasePtr, DAG.getConstant(Offset,
3187                                                        BasePtr.getValueType()));
3188     SDValue EOp = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, ValEltVT, ValOp,
3189                             DAG.getConstant(0, TLI.getVectorIdxTy()));
3190     StChain.push_back(DAG.getTruncStore(Chain, dl, EOp, NewBasePtr,
3191                                       ST->getPointerInfo().getWithOffset(Offset),
3192                                         StEltVT, isVolatile, isNonTemporal,
3193                                         MinAlign(Align, Offset), AAInfo));
3194   }
3195 }
3196
3197 /// Modifies a vector input (widen or narrows) to a vector of NVT.  The
3198 /// input vector must have the same element type as NVT.
3199 SDValue DAGTypeLegalizer::ModifyToType(SDValue InOp, EVT NVT) {
3200   // Note that InOp might have been widened so it might already have
3201   // the right width or it might need be narrowed.
3202   EVT InVT = InOp.getValueType();
3203   assert(InVT.getVectorElementType() == NVT.getVectorElementType() &&
3204          "input and widen element type must match");
3205   SDLoc dl(InOp);
3206
3207   // Check if InOp already has the right width.
3208   if (InVT == NVT)
3209     return InOp;
3210
3211   unsigned InNumElts = InVT.getVectorNumElements();
3212   unsigned WidenNumElts = NVT.getVectorNumElements();
3213   if (WidenNumElts > InNumElts && WidenNumElts % InNumElts == 0) {
3214     unsigned NumConcat = WidenNumElts / InNumElts;
3215     SmallVector<SDValue, 16> Ops(NumConcat);
3216     SDValue UndefVal = DAG.getUNDEF(InVT);
3217     Ops[0] = InOp;
3218     for (unsigned i = 1; i != NumConcat; ++i)
3219       Ops[i] = UndefVal;
3220
3221     return DAG.getNode(ISD::CONCAT_VECTORS, dl, NVT, Ops);
3222   }
3223
3224   if (WidenNumElts < InNumElts && InNumElts % WidenNumElts)
3225     return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, NVT, InOp,
3226                        DAG.getConstant(0, TLI.getVectorIdxTy()));
3227
3228   // Fall back to extract and build.
3229   SmallVector<SDValue, 16> Ops(WidenNumElts);
3230   EVT EltVT = NVT.getVectorElementType();
3231   unsigned MinNumElts = std::min(WidenNumElts, InNumElts);
3232   unsigned Idx;
3233   for (Idx = 0; Idx < MinNumElts; ++Idx)
3234     Ops[Idx] = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT, InOp,
3235                            DAG.getConstant(Idx, TLI.getVectorIdxTy()));
3236
3237   SDValue UndefVal = DAG.getUNDEF(EltVT);
3238   for ( ; Idx < WidenNumElts; ++Idx)
3239     Ops[Idx] = UndefVal;
3240   return DAG.getNode(ISD::BUILD_VECTOR, dl, NVT, Ops);
3241 }