lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/IR/DerivedTypes.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 #define DEBUG_TYPE "legalize-types"
  28
  29 //===----------------------------------------------------------------------===//
  30 //  Integer Result Promotion
  31 //===----------------------------------------------------------------------===//
  32
  33 /// PromoteIntegerResult - This method is called when a result of a node is
  34 /// found to be in need of promotion to a larger type.  At this point, the node
  35 /// may also have invalid operands or may have other results that need
  36 /// expansion, we just know that (at least) one result needs promotion.
  37 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  38   DEBUG(dbgs() << "Promote integer result: "; N->dump(&DAG); dbgs() << "\n");
  39   SDValue Res = SDValue();
  40
  41   // See if the target wants to custom expand this node.
  42   if (CustomLowerNode(N, N->getValueType(ResNo), true))
  43     return;
  44
  45   switch (N->getOpcode()) {
  46   default:
  47 #ifndef NDEBUG
  48     dbgs() << "PromoteIntegerResult #" << ResNo << ": ";
  49     N->dump(&DAG); dbgs() << "\n";
  50 #endif
  51     llvm_unreachable("Do not know how to promote this operator!");
  52   case ISD::MERGE_VALUES:Res = PromoteIntRes_MERGE_VALUES(N, ResNo); break;
  53   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  54   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  55   case ISD::BITCAST:     Res = PromoteIntRes_BITCAST(N); break;
  56   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  57   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  58   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  59   case ISD::CONVERT_RNDSAT:
  60                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  61   case ISD::CTLZ_ZERO_UNDEF:
  62   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  63   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  64   case ISD::CTTZ_ZERO_UNDEF:
  65   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  66   case ISD::EXTRACT_VECTOR_ELT:
  67                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  68   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  69   case ISD::MLOAD:       Res = PromoteIntRes_MLOAD(cast<MaskedLoadSDNode>(N));break;
  70   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  71   case ISD::VSELECT:     Res = PromoteIntRes_VSELECT(N); break;
  72   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  73   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  74   case ISD::SMIN:
  75   case ISD::SMAX:
  76   case ISD::UMIN:
  77   case ISD::UMAX:        Res = PromoteIntRes_SimpleIntBinOp(N); break;
  78   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  79   case ISD::SIGN_EXTEND_INREG:
  80                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  81   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  82   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  83   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  84   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  85   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  86
  87   case ISD::EXTRACT_SUBVECTOR:
  88                          Res = PromoteIntRes_EXTRACT_SUBVECTOR(N); break;
  89   case ISD::VECTOR_SHUFFLE:
  90                          Res = PromoteIntRes_VECTOR_SHUFFLE(N); break;
  91   case ISD::INSERT_VECTOR_ELT:
  92                          Res = PromoteIntRes_INSERT_VECTOR_ELT(N); break;
  93   case ISD::BUILD_VECTOR:
  94                          Res = PromoteIntRes_BUILD_VECTOR(N); break;
  95   case ISD::SCALAR_TO_VECTOR:
  96                          Res = PromoteIntRes_SCALAR_TO_VECTOR(N); break;
  97   case ISD::CONCAT_VECTORS:
  98                          Res = PromoteIntRes_CONCAT_VECTORS(N); break;
  99
 100   case ISD::SIGN_EXTEND:
 101   case ISD::ZERO_EXTEND:
 102   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
 103
 104   case ISD::FP_TO_SINT:
 105   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
 106
 107   case ISD::FP_TO_FP16:  Res = PromoteIntRes_FP_TO_FP16(N); break;
 108
 109   case ISD::AND:
 110   case ISD::OR:
 111   case ISD::XOR:
 112   case ISD::ADD:
 113   case ISD::SUB:
 114   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
 115
 116   case ISD::SDIV:
 117   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
 118
 119   case ISD::UDIV:
 120   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
 121
 122   case ISD::SADDO:
 123   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
 124   case ISD::UADDO:
 125   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
 126   case ISD::SMULO:
 127   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 128
 129   case ISD::ATOMIC_LOAD:
 130     Res = PromoteIntRes_Atomic0(cast<AtomicSDNode>(N)); break;
 131
 132   case ISD::ATOMIC_LOAD_ADD:
 133   case ISD::ATOMIC_LOAD_SUB:
 134   case ISD::ATOMIC_LOAD_AND:
 135   case ISD::ATOMIC_LOAD_OR:
 136   case ISD::ATOMIC_LOAD_XOR:
 137   case ISD::ATOMIC_LOAD_NAND:
 138   case ISD::ATOMIC_LOAD_MIN:
 139   case ISD::ATOMIC_LOAD_MAX:
 140   case ISD::ATOMIC_LOAD_UMIN:
 141   case ISD::ATOMIC_LOAD_UMAX:
 142   case ISD::ATOMIC_SWAP:
 143     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 144
 145   case ISD::ATOMIC_CMP_SWAP:
 146   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
 147     Res = PromoteIntRes_AtomicCmpSwap(cast<AtomicSDNode>(N), ResNo);
 148     break;
 149   case ISD::UABSDIFF:
 150   case ISD::SABSDIFF:
 151     Res = PromoteIntRes_SimpleIntBinOp(N);
 152     break;
 153   }
 154
 155   // If the result is null then the sub-method took care of registering it.
 156   if (Res.getNode())
 157     SetPromotedInteger(SDValue(N, ResNo), Res);
 158 }
 159
 160 SDValue DAGTypeLegalizer::PromoteIntRes_MERGE_VALUES(SDNode *N,
 161                                                      unsigned ResNo) {
 162   SDValue Op = DisintegrateMERGE_VALUES(N, ResNo);
 163   return GetPromotedInteger(Op);
 164 }
 165
 166 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 167   // Sign-extend the new bits, and continue the assertion.
 168   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 169   return DAG.getNode(ISD::AssertSext, SDLoc(N),
 170                      Op.getValueType(), Op, N->getOperand(1));
 171 }
 172
 173 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 174   // Zero the new bits, and continue the assertion.
 175   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 176   return DAG.getNode(ISD::AssertZext, SDLoc(N),
 177                      Op.getValueType(), Op, N->getOperand(1));
 178 }
 179
 180 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic0(AtomicSDNode *N) {
 181   EVT ResVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 182   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 183                               N->getMemoryVT(), ResVT,
 184                               N->getChain(), N->getBasePtr(),
 185                               N->getMemOperand(), N->getOrdering(),
 186                               N->getSynchScope());
 187   // Legalized the chain result - switch anything that used the old chain to
 188   // use the new one.
 189   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 190   return Res;
 191 }
 192
 193 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 194   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 195   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 196                               N->getMemoryVT(),
 197                               N->getChain(), N->getBasePtr(),
 198                               Op2, N->getMemOperand(), N->getOrdering(),
 199                               N->getSynchScope());
 200   // Legalized the chain result - switch anything that used the old chain to
 201   // use the new one.
 202   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 203   return Res;
 204 }
 205
 206 SDValue DAGTypeLegalizer::PromoteIntRes_AtomicCmpSwap(AtomicSDNode *N,
 207                                                       unsigned ResNo) {
 208   if (ResNo == 1) {
 209     assert(N->getOpcode() == ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS);
 210     EVT SVT = getSetCCResultType(N->getOperand(2).getValueType());
 211     EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 212
 213     // Only use the result of getSetCCResultType if it is legal,
 214     // otherwise just use the promoted result type (NVT).
 215     if (!TLI.isTypeLegal(SVT))
 216       SVT = NVT;
 217
 218     SDVTList VTs = DAG.getVTList(N->getValueType(0), SVT, MVT::Other);
 219     SDValue Res = DAG.getAtomicCmpSwap(
 220         ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, SDLoc(N), N->getMemoryVT(), VTs,
 221         N->getChain(), N->getBasePtr(), N->getOperand(2), N->getOperand(3),
 222         N->getMemOperand(), N->getSuccessOrdering(), N->getFailureOrdering(),
 223         N->getSynchScope());
 224     ReplaceValueWith(SDValue(N, 0), Res.getValue(0));
 225     ReplaceValueWith(SDValue(N, 2), Res.getValue(2));
 226     return Res.getValue(1);
 227   }
 228
 229   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 230   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 231   SDVTList VTs =
 232       DAG.getVTList(Op2.getValueType(), N->getValueType(1), MVT::Other);
 233   SDValue Res = DAG.getAtomicCmpSwap(
 234       N->getOpcode(), SDLoc(N), N->getMemoryVT(), VTs, N->getChain(),
 235       N->getBasePtr(), Op2, Op3, N->getMemOperand(), N->getSuccessOrdering(),
 236       N->getFailureOrdering(), N->getSynchScope());
 237   // Update the use to N with the newly created Res.
 238   for (unsigned i = 1, NumResults = N->getNumValues(); i < NumResults; ++i)
 239     ReplaceValueWith(SDValue(N, i), Res.getValue(i));
 240   return Res;
 241 }
 242
 243 SDValue DAGTypeLegalizer::PromoteIntRes_BITCAST(SDNode *N) {
 244   SDValue InOp = N->getOperand(0);
 245   EVT InVT = InOp.getValueType();
 246   EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
 247   EVT OutVT = N->getValueType(0);
 248   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
 249   SDLoc dl(N);
 250
 251   switch (getTypeAction(InVT)) {
 252   case TargetLowering::TypeLegal:
 253     break;
 254   case TargetLowering::TypePromoteInteger:
 255     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector() && !NInVT.isVector())
 256       // The input promotes to the same size.  Convert the promoted value.
 257       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetPromotedInteger(InOp));
 258     break;
 259   case TargetLowering::TypeSoftenFloat:
 260     // Promote the integer operand by hand.
 261     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 262   case TargetLowering::TypePromoteFloat: {
 263     // Convert the promoted float by hand.
 264     if (NOutVT.bitsEq(NInVT)) {
 265       SDValue PromotedOp = GetPromotedFloat(InOp);
 266       SDValue Trunc = DAG.getNode(ISD::FP_TO_FP16, dl, NOutVT, PromotedOp);
 267       return DAG.getNode(ISD::AssertZext, dl, NOutVT, Trunc,
 268                          DAG.getValueType(OutVT));
 269     }
 270     break;
 271   }
 272   case TargetLowering::TypeExpandInteger:
 273   case TargetLowering::TypeExpandFloat:
 274     break;
 275   case TargetLowering::TypeScalarizeVector:
 276     // Convert the element to an integer and promote it by hand.
 277     if (!NOutVT.isVector())
 278       return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 279                          BitConvertToInteger(GetScalarizedVector(InOp)));
 280     break;
 281   case TargetLowering::TypeSplitVector: {
 282     // For example, i32 = BITCAST v2i16 on alpha.  Convert the split
 283     // pieces of the input into integers and reassemble in the final type.
 284     SDValue Lo, Hi;
 285     GetSplitVector(N->getOperand(0), Lo, Hi);
 286     Lo = BitConvertToInteger(Lo);
 287     Hi = BitConvertToInteger(Hi);
 288
 289     if (DAG.getDataLayout().isBigEndian())
 290       std::swap(Lo, Hi);
 291
 292     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 293                        EVT::getIntegerVT(*DAG.getContext(),
 294                                          NOutVT.getSizeInBits()),
 295                        JoinIntegers(Lo, Hi));
 296     return DAG.getNode(ISD::BITCAST, dl, NOutVT, InOp);
 297   }
 298   case TargetLowering::TypeWidenVector:
 299     // The input is widened to the same size. Convert to the widened value.
 300     // Make sure that the outgoing value is not a vector, because this would
 301     // make us bitcast between two vectors which are legalized in different ways.
 302     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector())
 303       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetWidenedVector(InOp));
 304   }
 305
 306   return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 307                      CreateStackStoreLoad(InOp, OutVT));
 308 }
 309
 310 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 311   SDValue Op = GetPromotedInteger(N->getOperand(0));
 312   EVT OVT = N->getValueType(0);
 313   EVT NVT = Op.getValueType();
 314   SDLoc dl(N);
 315
 316   unsigned DiffBits = NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits();
 317   return DAG.getNode(
 318       ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 319       DAG.getConstant(DiffBits, dl,
 320                       TLI.getShiftAmountTy(NVT, DAG.getDataLayout())));
 321 }
 322
 323 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 324   // The pair element type may be legal, or may not promote to the same type as
 325   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 326   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N),
 327                      TLI.getTypeToTransformTo(*DAG.getContext(),
 328                      N->getValueType(0)), JoinIntegers(N->getOperand(0),
 329                      N->getOperand(1)));
 330 }
 331
 332 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 333   EVT VT = N->getValueType(0);
 334   // FIXME there is no actual debug info here
 335   SDLoc dl(N);
 336   // Zero extend things like i1, sign extend everything else.  It shouldn't
 337   // matter in theory which one we pick, but this tends to give better code?
 338   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 339   SDValue Result = DAG.getNode(Opc, dl,
 340                                TLI.getTypeToTransformTo(*DAG.getContext(), VT),
 341                                SDValue(N, 0));
 342   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 343   return Result;
 344 }
 345
 346 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 347   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 348   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 349            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 350            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 351           "can only promote integers");
 352   EVT OutVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 353   return DAG.getConvertRndSat(OutVT, SDLoc(N), N->getOperand(0),
 354                               N->getOperand(1), N->getOperand(2),
 355                               N->getOperand(3), N->getOperand(4), CvtCode);
 356 }
 357
 358 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 359   // Zero extend to the promoted type and do the count there.
 360   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 361   SDLoc dl(N);
 362   EVT OVT = N->getValueType(0);
 363   EVT NVT = Op.getValueType();
 364   Op = DAG.getNode(N->getOpcode(), dl, NVT, Op);
 365   // Subtract off the extra leading bits in the bigger type.
 366   return DAG.getNode(
 367       ISD::SUB, dl, NVT, Op,
 368       DAG.getConstant(NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits(), dl,
 369                       NVT));
 370 }
 371
 372 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 373   // Zero extend to the promoted type and do the count there.
 374   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 375   return DAG.getNode(ISD::CTPOP, SDLoc(N), Op.getValueType(), Op);
 376 }
 377
 378 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 379   SDValue Op = GetPromotedInteger(N->getOperand(0));
 380   EVT OVT = N->getValueType(0);
 381   EVT NVT = Op.getValueType();
 382   SDLoc dl(N);
 383   if (N->getOpcode() == ISD::CTTZ) {
 384     // The count is the same in the promoted type except if the original
 385     // value was zero.  This can be handled by setting the bit just off
 386     // the top of the original type.
 387     auto TopBit = APInt::getOneBitSet(NVT.getScalarSizeInBits(),
 388                                       OVT.getScalarSizeInBits());
 389     Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, dl, NVT));
 390   }
 391   return DAG.getNode(N->getOpcode(), dl, NVT, Op);
 392 }
 393
 394 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 395   SDLoc dl(N);
 396   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 397   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NVT, N->getOperand(0),
 398                      N->getOperand(1));
 399 }
 400
 401 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 402   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 403   unsigned NewOpc = N->getOpcode();
 404   SDLoc dl(N);
 405
 406   // If we're promoting a UINT to a larger size and the larger FP_TO_UINT is
 407   // not Legal, check to see if we can use FP_TO_SINT instead.  (If both UINT
 408   // and SINT conversions are Custom, there is no way to tell which is
 409   // preferable. We choose SINT because that's the right thing on PPC.)
 410   if (N->getOpcode() == ISD::FP_TO_UINT &&
 411       !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
 412       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 413     NewOpc = ISD::FP_TO_SINT;
 414
 415   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 416
 417   // Assert that the converted value fits in the original type.  If it doesn't
 418   // (eg: because the value being converted is too big), then the result of the
 419   // original operation was undefined anyway, so the assert is still correct.
 420   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 421                      ISD::AssertZext : ISD::AssertSext, dl, NVT, Res,
 422                      DAG.getValueType(N->getValueType(0).getScalarType()));
 423 }
 424
 425 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_FP16(SDNode *N) {
 426   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 427   SDLoc dl(N);
 428
 429   SDValue Res = DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 430
 431   return DAG.getNode(ISD::AssertZext, dl,
 432                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 433 }
 434
 435 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 436   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 437   SDLoc dl(N);
 438
 439   if (getTypeAction(N->getOperand(0).getValueType())
 440       == TargetLowering::TypePromoteInteger) {
 441     SDValue Res = GetPromotedInteger(N->getOperand(0));
 442     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 443
 444     // If the result and operand types are the same after promotion, simplify
 445     // to an in-register extension.
 446     if (NVT == Res.getValueType()) {
 447       // The high bits are not guaranteed to be anything.  Insert an extend.
 448       if (N->getOpcode() == ISD::SIGN_EXTEND)
 449         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 450                            DAG.getValueType(N->getOperand(0).getValueType()));
 451       if (N->getOpcode() == ISD::ZERO_EXTEND)
 452         return DAG.getZeroExtendInReg(Res, dl,
 453                       N->getOperand(0).getValueType().getScalarType());
 454       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 455       return Res;
 456     }
 457   }
 458
 459   // Otherwise, just extend the original operand all the way to the larger type.
 460   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 461 }
 462
 463 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 464   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 465   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 466   ISD::LoadExtType ExtType =
 467     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 468   SDLoc dl(N);
 469   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 470                                N->getMemoryVT(), N->getMemOperand());
 471
 472   // Legalized the chain result - switch anything that used the old chain to
 473   // use the new one.
 474   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 475   return Res;
 476 }
 477
 478 SDValue DAGTypeLegalizer::PromoteIntRes_MLOAD(MaskedLoadSDNode *N) {
 479   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 480   SDValue ExtSrc0 = GetPromotedInteger(N->getSrc0());
 481
 482   SDValue Mask = N->getMask();
 483   EVT NewMaskVT = getSetCCResultType(NVT);
 484   if (NewMaskVT != N->getMask().getValueType())
 485     Mask = PromoteTargetBoolean(Mask, NewMaskVT);
 486   SDLoc dl(N);
 487
 488   SDValue Res = DAG.getMaskedLoad(NVT, dl, N->getChain(), N->getBasePtr(),
 489                                   Mask, ExtSrc0, N->getMemoryVT(),
 490                                   N->getMemOperand(), ISD::SEXTLOAD);
 491   // Legalized the chain result - switch anything that used the old chain to
 492   // use the new one.
 493   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 494   return Res;
 495 }
 496 /// Promote the overflow flag of an overflowing arithmetic node.
 497 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 498   // Simply change the return type of the boolean result.
 499   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 500   EVT ValueVTs[] = { N->getValueType(0), NVT };
 501   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 502   SDValue Res = DAG.getNode(N->getOpcode(), SDLoc(N),
 503                             DAG.getVTList(ValueVTs), Ops);
 504
 505   // Modified the sum result - switch anything that used the old sum to use
 506   // the new one.
 507   ReplaceValueWith(SDValue(N, 0), Res);
 508
 509   return SDValue(Res.getNode(), 1);
 510 }
 511
 512 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 513   if (ResNo == 1)
 514     return PromoteIntRes_Overflow(N);
 515
 516   // The operation overflowed iff the result in the larger type is not the
 517   // sign extension of its truncation to the original type.
 518   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 519   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 520   EVT OVT = N->getOperand(0).getValueType();
 521   EVT NVT = LHS.getValueType();
 522   SDLoc dl(N);
 523
 524   // Do the arithmetic in the larger type.
 525   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 526   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 527
 528   // Calculate the overflow flag: sign extend the arithmetic result from
 529   // the original type.
 530   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 531                             DAG.getValueType(OVT));
 532   // Overflowed if and only if this is not equal to Res.
 533   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 534
 535   // Use the calculated overflow everywhere.
 536   ReplaceValueWith(SDValue(N, 1), Ofl);
 537
 538   return Res;
 539 }
 540
 541 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 542   // Sign extend the input.
 543   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 544   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 545   return DAG.getNode(N->getOpcode(), SDLoc(N),
 546                      LHS.getValueType(), LHS, RHS);
 547 }
 548
 549 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 550   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 551   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 552   return DAG.getSelect(SDLoc(N),
 553                        LHS.getValueType(), N->getOperand(0), LHS, RHS);
 554 }
 555
 556 SDValue DAGTypeLegalizer::PromoteIntRes_VSELECT(SDNode *N) {
 557   SDValue Mask = N->getOperand(0);
 558   EVT OpTy = N->getOperand(1).getValueType();
 559
 560   // Promote all the way up to the canonical SetCC type.
 561   Mask = PromoteTargetBoolean(Mask, OpTy);
 562   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 563   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 564   return DAG.getNode(ISD::VSELECT, SDLoc(N),
 565                      LHS.getValueType(), Mask, LHS, RHS);
 566 }
 567
 568 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 569   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 570   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 571   return DAG.getNode(ISD::SELECT_CC, SDLoc(N),
 572                      LHS.getValueType(), N->getOperand(0),
 573                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 574 }
 575
 576 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 577   EVT SVT = getSetCCResultType(N->getOperand(0).getValueType());
 578
 579   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 580
 581   // Only use the result of getSetCCResultType if it is legal,
 582   // otherwise just use the promoted result type (NVT).
 583   if (!TLI.isTypeLegal(SVT))
 584     SVT = NVT;
 585
 586   SDLoc dl(N);
 587   assert(SVT.isVector() == N->getOperand(0).getValueType().isVector() &&
 588          "Vector compare must return a vector result!");
 589
 590   SDValue LHS = N->getOperand(0);
 591   SDValue RHS = N->getOperand(1);
 592   if (LHS.getValueType() != RHS.getValueType()) {
 593     if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 594         !LHS.getValueType().isVector())
 595       LHS = GetPromotedInteger(LHS);
 596     if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 597         !RHS.getValueType().isVector())
 598       RHS = GetPromotedInteger(RHS);
 599   }
 600
 601   // Get the SETCC result using the canonical SETCC type.
 602   SDValue SetCC = DAG.getNode(N->getOpcode(), dl, SVT, LHS, RHS,
 603                               N->getOperand(2));
 604
 605   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 606   // Convert to the expected type.
 607   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 608 }
 609
 610 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 611   SDValue LHS = N->getOperand(0);
 612   SDValue RHS = N->getOperand(1);
 613   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 614     LHS = GetPromotedInteger(LHS);
 615   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 616     RHS = ZExtPromotedInteger(RHS);
 617   return DAG.getNode(ISD::SHL, SDLoc(N), LHS.getValueType(), LHS, RHS);
 618 }
 619
 620 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 621   SDValue Op = GetPromotedInteger(N->getOperand(0));
 622   return DAG.getNode(ISD::SIGN_EXTEND_INREG, SDLoc(N),
 623                      Op.getValueType(), Op, N->getOperand(1));
 624 }
 625
 626 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 627   // The input may have strange things in the top bits of the registers, but
 628   // these operations don't care.  They may have weird bits going out, but
 629   // that too is okay if they are integer operations.
 630   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 631   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 632   return DAG.getNode(N->getOpcode(), SDLoc(N),
 633                      LHS.getValueType(), LHS, RHS);
 634 }
 635
 636 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 637   SDValue LHS = N->getOperand(0);
 638   SDValue RHS = N->getOperand(1);
 639   // The input value must be properly sign extended.
 640   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 641     LHS = SExtPromotedInteger(LHS);
 642   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 643     RHS = ZExtPromotedInteger(RHS);
 644   return DAG.getNode(ISD::SRA, SDLoc(N), LHS.getValueType(), LHS, RHS);
 645 }
 646
 647 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 648   SDValue LHS = N->getOperand(0);
 649   SDValue RHS = N->getOperand(1);
 650   // The input value must be properly zero extended.
 651   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 652     LHS = ZExtPromotedInteger(LHS);
 653   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 654     RHS = ZExtPromotedInteger(RHS);
 655   return DAG.getNode(ISD::SRL, SDLoc(N), LHS.getValueType(), LHS, RHS);
 656 }
 657
 658 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 659   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 660   SDValue Res;
 661   SDValue InOp = N->getOperand(0);
 662   SDLoc dl(N);
 663
 664   switch (getTypeAction(InOp.getValueType())) {
 665   default: llvm_unreachable("Unknown type action!");
 666   case TargetLowering::TypeLegal:
 667   case TargetLowering::TypeExpandInteger:
 668     Res = InOp;
 669     break;
 670   case TargetLowering::TypePromoteInteger:
 671     Res = GetPromotedInteger(InOp);
 672     break;
 673   case TargetLowering::TypeSplitVector:
 674     EVT InVT = InOp.getValueType();
 675     assert(InVT.isVector() && "Cannot split scalar types");
 676     unsigned NumElts = InVT.getVectorNumElements();
 677     assert(NumElts == NVT.getVectorNumElements() &&
 678            "Dst and Src must have the same number of elements");
 679     assert(isPowerOf2_32(NumElts) &&
 680            "Promoted vector type must be a power of two");
 681
 682     SDValue EOp1, EOp2;
 683     GetSplitVector(InOp, EOp1, EOp2);
 684
 685     EVT HalfNVT = EVT::getVectorVT(*DAG.getContext(), NVT.getScalarType(),
 686                                    NumElts/2);
 687     EOp1 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp1);
 688     EOp2 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp2);
 689
 690     return DAG.getNode(ISD::CONCAT_VECTORS, dl, NVT, EOp1, EOp2);
 691   }
 692
 693   // Truncate to NVT instead of VT
 694   return DAG.getNode(ISD::TRUNCATE, dl, NVT, Res);
 695 }
 696
 697 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 698   if (ResNo == 1)
 699     return PromoteIntRes_Overflow(N);
 700
 701   // The operation overflowed iff the result in the larger type is not the
 702   // zero extension of its truncation to the original type.
 703   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 704   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 705   EVT OVT = N->getOperand(0).getValueType();
 706   EVT NVT = LHS.getValueType();
 707   SDLoc dl(N);
 708
 709   // Do the arithmetic in the larger type.
 710   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 711   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 712
 713   // Calculate the overflow flag: zero extend the arithmetic result from
 714   // the original type.
 715   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 716   // Overflowed if and only if this is not equal to Res.
 717   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 718
 719   // Use the calculated overflow everywhere.
 720   ReplaceValueWith(SDValue(N, 1), Ofl);
 721
 722   return Res;
 723 }
 724
 725 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 726   // Promote the overflow bit trivially.
 727   if (ResNo == 1)
 728     return PromoteIntRes_Overflow(N);
 729
 730   SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
 731   SDLoc DL(N);
 732   EVT SmallVT = LHS.getValueType();
 733
 734   // To determine if the result overflowed in a larger type, we extend the
 735   // input to the larger type, do the multiply (checking if it overflows),
 736   // then also check the high bits of the result to see if overflow happened
 737   // there.
 738   if (N->getOpcode() == ISD::SMULO) {
 739     LHS = SExtPromotedInteger(LHS);
 740     RHS = SExtPromotedInteger(RHS);
 741   } else {
 742     LHS = ZExtPromotedInteger(LHS);
 743     RHS = ZExtPromotedInteger(RHS);
 744   }
 745   SDVTList VTs = DAG.getVTList(LHS.getValueType(), N->getValueType(1));
 746   SDValue Mul = DAG.getNode(N->getOpcode(), DL, VTs, LHS, RHS);
 747
 748   // Overflow occurred if it occurred in the larger type, or if the high part
 749   // of the result does not zero/sign-extend the low part.  Check this second
 750   // possibility first.
 751   SDValue Overflow;
 752   if (N->getOpcode() == ISD::UMULO) {
 753     // Unsigned overflow occurred if the high part is non-zero.
 754     SDValue Hi = DAG.getNode(ISD::SRL, DL, Mul.getValueType(), Mul,
 755                              DAG.getIntPtrConstant(SmallVT.getSizeInBits(),
 756                                                    DL));
 757     Overflow = DAG.getSetCC(DL, N->getValueType(1), Hi,
 758                             DAG.getConstant(0, DL, Hi.getValueType()),
 759                             ISD::SETNE);
 760   } else {
 761     // Signed overflow occurred if the high part does not sign extend the low.
 762     SDValue SExt = DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, Mul.getValueType(),
 763                                Mul, DAG.getValueType(SmallVT));
 764     Overflow = DAG.getSetCC(DL, N->getValueType(1), SExt, Mul, ISD::SETNE);
 765   }
 766
 767   // The only other way for overflow to occur is if the multiplication in the
 768   // larger type itself overflowed.
 769   Overflow = DAG.getNode(ISD::OR, DL, N->getValueType(1), Overflow,
 770                          SDValue(Mul.getNode(), 1));
 771
 772   // Use the calculated overflow everywhere.
 773   ReplaceValueWith(SDValue(N, 1), Overflow);
 774   return Mul;
 775 }
 776
 777 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 778   // Zero extend the input.
 779   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 780   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 781   return DAG.getNode(N->getOpcode(), SDLoc(N),
 782                      LHS.getValueType(), LHS, RHS);
 783 }
 784
 785 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 786   return DAG.getUNDEF(TLI.getTypeToTransformTo(*DAG.getContext(),
 787                                                N->getValueType(0)));
 788 }
 789
 790 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 791   SDValue Chain = N->getOperand(0); // Get the chain.
 792   SDValue Ptr = N->getOperand(1); // Get the pointer.
 793   EVT VT = N->getValueType(0);
 794   SDLoc dl(N);
 795
 796   MVT RegVT = TLI.getRegisterType(*DAG.getContext(), VT);
 797   unsigned NumRegs = TLI.getNumRegisters(*DAG.getContext(), VT);
 798   // The argument is passed as NumRegs registers of type RegVT.
 799
 800   SmallVector<SDValue, 8> Parts(NumRegs);
 801   for (unsigned i = 0; i < NumRegs; ++i) {
 802     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2),
 803                             N->getConstantOperandVal(3));
 804     Chain = Parts[i].getValue(1);
 805   }
 806
 807   // Handle endianness of the load.
 808   if (DAG.getDataLayout().isBigEndian())
 809     std::reverse(Parts.begin(), Parts.end());
 810
 811   // Assemble the parts in the promoted type.
 812   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 813   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 814   for (unsigned i = 1; i < NumRegs; ++i) {
 815     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 816     // Shift it to the right position and "or" it in.
 817     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 818                        DAG.getConstant(i * RegVT.getSizeInBits(), dl,
 819                                        TLI.getPointerTy(DAG.getDataLayout())));
 820     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 821   }
 822
 823   // Modified the chain result - switch anything that used the old chain to
 824   // use the new one.
 825   ReplaceValueWith(SDValue(N, 1), Chain);
 826
 827   return Res;
 828 }
 829
 830 //===----------------------------------------------------------------------===//
 831 //  Integer Operand Promotion
 832 //===----------------------------------------------------------------------===//
 833
 834 /// PromoteIntegerOperand - This method is called when the specified operand of
 835 /// the specified node is found to need promotion.  At this point, all of the
 836 /// result types of the node are known to be legal, but other operands of the
 837 /// node may need promotion or expansion as well as the specified one.
 838 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 839   DEBUG(dbgs() << "Promote integer operand: "; N->dump(&DAG); dbgs() << "\n");
 840   SDValue Res = SDValue();
 841
 842   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
 843     return false;
 844
 845   switch (N->getOpcode()) {
 846     default:
 847   #ifndef NDEBUG
 848     dbgs() << "PromoteIntegerOperand Op #" << OpNo << ": ";
 849     N->dump(&DAG); dbgs() << "\n";
 850   #endif
 851     llvm_unreachable("Do not know how to promote this operator's operand!");
 852
 853   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 854   case ISD::ATOMIC_STORE:
 855     Res = PromoteIntOp_ATOMIC_STORE(cast<AtomicSDNode>(N));
 856     break;
 857   case ISD::BITCAST:      Res = PromoteIntOp_BITCAST(N); break;
 858   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 859   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 860   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 861   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 862   case ISD::CONCAT_VECTORS: Res = PromoteIntOp_CONCAT_VECTORS(N); break;
 863   case ISD::EXTRACT_VECTOR_ELT: Res = PromoteIntOp_EXTRACT_VECTOR_ELT(N); break;
 864   case ISD::CONVERT_RNDSAT:
 865                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 866   case ISD::INSERT_VECTOR_ELT:
 867                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 868   case ISD::SCALAR_TO_VECTOR:
 869                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 870   case ISD::VSELECT:
 871   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 872   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 873   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 874   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 875   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 876   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 877                                                    OpNo); break;
 878   case ISD::MSTORE:       Res = PromoteIntOp_MSTORE(cast<MaskedStoreSDNode>(N),
 879                                                     OpNo); break;
 880   case ISD::MLOAD:        Res = PromoteIntOp_MLOAD(cast<MaskedLoadSDNode>(N),
 881                                                     OpNo); break;
 882   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 883   case ISD::FP16_TO_FP:
 884   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 885   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 886   case ISD::EXTRACT_SUBVECTOR: Res = PromoteIntOp_EXTRACT_SUBVECTOR(N); break;
 887
 888   case ISD::SHL:
 889   case ISD::SRA:
 890   case ISD::SRL:
 891   case ISD::ROTL:
 892   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 893   }
 894
 895   // If the result is null, the sub-method took care of registering results etc.
 896   if (!Res.getNode()) return false;
 897
 898   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 899   // core about this.
 900   if (Res.getNode() == N)
 901     return true;
 902
 903   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 904          "Invalid operand expansion");
 905
 906   ReplaceValueWith(SDValue(N, 0), Res);
 907   return false;
 908 }
 909
 910 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 911 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 912 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 913                                             ISD::CondCode CCCode) {
 914   // We have to insert explicit sign or zero extends.  Note that we could
 915   // insert sign extends for ALL conditions, but zero extend is cheaper on
 916   // many machines (an AND instead of two shifts), so prefer it.
 917   switch (CCCode) {
 918   default: llvm_unreachable("Unknown integer comparison!");
 919   case ISD::SETEQ:
 920   case ISD::SETNE: {
 921     SDValue OpL = GetPromotedInteger(NewLHS);
 922     SDValue OpR = GetPromotedInteger(NewRHS);
 923
 924     // We would prefer to promote the comparison operand with sign extension,
 925     // if we find the operand is actually to truncate an AssertSext. With this
 926     // optimization, we can avoid inserting real truncate instruction, which
 927     // is redudant eventually.
 928     if (OpL->getOpcode() == ISD::AssertSext &&
 929         cast<VTSDNode>(OpL->getOperand(1))->getVT() == NewLHS.getValueType() &&
 930         OpR->getOpcode() == ISD::AssertSext &&
 931         cast<VTSDNode>(OpR->getOperand(1))->getVT() == NewRHS.getValueType()) {
 932       NewLHS = OpL;
 933       NewRHS = OpR;
 934     } else {
 935       NewLHS = ZExtPromotedInteger(NewLHS);
 936       NewRHS = ZExtPromotedInteger(NewRHS);
 937     }
 938     break;
 939   }
 940   case ISD::SETUGE:
 941   case ISD::SETUGT:
 942   case ISD::SETULE:
 943   case ISD::SETULT:
 944     // ALL of these operations will work if we either sign or zero extend
 945     // the operands (including the unsigned comparisons!).  Zero extend is
 946     // usually a simpler/cheaper operation, so prefer it.
 947     NewLHS = ZExtPromotedInteger(NewLHS);
 948     NewRHS = ZExtPromotedInteger(NewRHS);
 949     break;
 950   case ISD::SETGE:
 951   case ISD::SETGT:
 952   case ISD::SETLT:
 953   case ISD::SETLE:
 954     NewLHS = SExtPromotedInteger(NewLHS);
 955     NewRHS = SExtPromotedInteger(NewRHS);
 956     break;
 957   }
 958 }
 959
 960 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 961   SDValue Op = GetPromotedInteger(N->getOperand(0));
 962   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N), N->getValueType(0), Op);
 963 }
 964
 965 SDValue DAGTypeLegalizer::PromoteIntOp_ATOMIC_STORE(AtomicSDNode *N) {
 966   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 967   return DAG.getAtomic(N->getOpcode(), SDLoc(N), N->getMemoryVT(),
 968                        N->getChain(), N->getBasePtr(), Op2, N->getMemOperand(),
 969                        N->getOrdering(), N->getSynchScope());
 970 }
 971
 972 SDValue DAGTypeLegalizer::PromoteIntOp_BITCAST(SDNode *N) {
 973   // This should only occur in unusual situations like bitcasting to an
 974   // x86_fp80, so just turn it into a store+load
 975   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 976 }
 977
 978 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 979   assert(OpNo == 2 && "Don't know how to promote this operand!");
 980
 981   SDValue LHS = N->getOperand(2);
 982   SDValue RHS = N->getOperand(3);
 983   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 984
 985   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 986   // legal types.
 987   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
 988                                 N->getOperand(1), LHS, RHS, N->getOperand(4)),
 989                  0);
 990 }
 991
 992 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 993   assert(OpNo == 1 && "only know how to promote condition");
 994
 995   // Promote all the way up to the canonical SetCC type.
 996   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), MVT::Other);
 997
 998   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 999   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Cond,
1000                                         N->getOperand(2)), 0);
1001 }
1002
1003 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
1004   // Since the result type is legal, the operands must promote to it.
1005   EVT OVT = N->getOperand(0).getValueType();
1006   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
1007   SDValue Hi = GetPromotedInteger(N->getOperand(1));
1008   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
1009   SDLoc dl(N);
1010
1011   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
1012                    DAG.getConstant(OVT.getSizeInBits(), dl,
1013                                    TLI.getPointerTy(DAG.getDataLayout())));
1014   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
1015 }
1016
1017 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
1018   // The vector type is legal but the element type is not.  This implies
1019   // that the vector is a power-of-two in length and that the element
1020   // type does not have a strange size (eg: it is not i1).
1021   EVT VecVT = N->getValueType(0);
1022   unsigned NumElts = VecVT.getVectorNumElements();
1023   assert(!((NumElts & 1) && (!TLI.isTypeLegal(VecVT))) &&
1024          "Legal vector of one illegal element?");
1025
1026   // Promote the inserted value.  The type does not need to match the
1027   // vector element type.  Check that any extra bits introduced will be
1028   // truncated away.
1029   assert(N->getOperand(0).getValueType().getSizeInBits() >=
1030          N->getValueType(0).getVectorElementType().getSizeInBits() &&
1031          "Type of inserted value narrower than vector element type!");
1032
1033   SmallVector<SDValue, 16> NewOps;
1034   for (unsigned i = 0; i < NumElts; ++i)
1035     NewOps.push_back(GetPromotedInteger(N->getOperand(i)));
1036
1037   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1038 }
1039
1040 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
1041   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
1042   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
1043            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
1044            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
1045            "can only promote integer arguments");
1046   SDValue InOp = GetPromotedInteger(N->getOperand(0));
1047   return DAG.getConvertRndSat(N->getValueType(0), SDLoc(N), InOp,
1048                               N->getOperand(1), N->getOperand(2),
1049                               N->getOperand(3), N->getOperand(4), CvtCode);
1050 }
1051
1052 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
1053                                                          unsigned OpNo) {
1054   if (OpNo == 1) {
1055     // Promote the inserted value.  This is valid because the type does not
1056     // have to match the vector element type.
1057
1058     // Check that any extra bits introduced will be truncated away.
1059     assert(N->getOperand(1).getValueType().getSizeInBits() >=
1060            N->getValueType(0).getVectorElementType().getSizeInBits() &&
1061            "Type of inserted value narrower than vector element type!");
1062     return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1063                                   GetPromotedInteger(N->getOperand(1)),
1064                                   N->getOperand(2)),
1065                    0);
1066   }
1067
1068   assert(OpNo == 2 && "Different operand and result vector types?");
1069
1070   // Promote the index.
1071   SDValue Idx = DAG.getZExtOrTrunc(N->getOperand(2), SDLoc(N),
1072                                    TLI.getVectorIdxTy(DAG.getDataLayout()));
1073   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1074                                 N->getOperand(1), Idx), 0);
1075 }
1076
1077 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
1078   // Integer SCALAR_TO_VECTOR operands are implicitly truncated, so just promote
1079   // the operand in place.
1080   return SDValue(DAG.UpdateNodeOperands(N,
1081                                 GetPromotedInteger(N->getOperand(0))), 0);
1082 }
1083
1084 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
1085   assert(OpNo == 0 && "Only know how to promote the condition!");
1086   SDValue Cond = N->getOperand(0);
1087   EVT OpTy = N->getOperand(1).getValueType();
1088
1089   // Promote all the way up to the canonical SetCC type.
1090   EVT OpVT = N->getOpcode() == ISD::SELECT ? OpTy.getScalarType() : OpTy;
1091   Cond = PromoteTargetBoolean(Cond, OpVT);
1092
1093   return SDValue(DAG.UpdateNodeOperands(N, Cond, N->getOperand(1),
1094                                         N->getOperand(2)), 0);
1095 }
1096
1097 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
1098   assert(OpNo == 0 && "Don't know how to promote this operand!");
1099
1100   SDValue LHS = N->getOperand(0);
1101   SDValue RHS = N->getOperand(1);
1102   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
1103
1104   // The CC (#4) and the possible return values (#2 and #3) have legal types.
1105   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2),
1106                                 N->getOperand(3), N->getOperand(4)), 0);
1107 }
1108
1109 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
1110   assert(OpNo == 0 && "Don't know how to promote this operand!");
1111
1112   SDValue LHS = N->getOperand(0);
1113   SDValue RHS = N->getOperand(1);
1114   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
1115
1116   // The CC (#2) is always legal.
1117   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2)), 0);
1118 }
1119
1120 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
1121   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1122                                 ZExtPromotedInteger(N->getOperand(1))), 0);
1123 }
1124
1125 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
1126   SDValue Op = GetPromotedInteger(N->getOperand(0));
1127   SDLoc dl(N);
1128   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1129   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
1130                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
1131 }
1132
1133 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
1134   return SDValue(DAG.UpdateNodeOperands(N,
1135                                 SExtPromotedInteger(N->getOperand(0))), 0);
1136 }
1137
1138 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
1139   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
1140   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
1141   SDLoc dl(N);
1142
1143   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
1144
1145   // Truncate the value and store the result.
1146   return DAG.getTruncStore(Ch, dl, Val, Ptr,
1147                            N->getMemoryVT(), N->getMemOperand());
1148 }
1149
1150 SDValue DAGTypeLegalizer::PromoteIntOp_MSTORE(MaskedStoreSDNode *N, unsigned OpNo){
1151
1152   SDValue DataOp = N->getValue();
1153   EVT DataVT = DataOp.getValueType();
1154   SDValue Mask = N->getMask();
1155   EVT MaskVT = Mask.getValueType();
1156   SDLoc dl(N);
1157
1158   bool TruncateStore = false;
1159   if (!TLI.isTypeLegal(DataVT)) {
1160     if (getTypeAction(DataVT) == TargetLowering::TypePromoteInteger) {
1161       DataOp = GetPromotedInteger(DataOp);
1162       if (!TLI.isTypeLegal(MaskVT))
1163         Mask = PromoteTargetBoolean(Mask, DataOp.getValueType());
1164       TruncateStore = true;
1165     }
1166     else {
1167       assert(getTypeAction(DataVT) == TargetLowering::TypeWidenVector &&
1168              "Unexpected data legalization in MSTORE");
1169       DataOp = GetWidenedVector(DataOp);
1170
1171       if (getTypeAction(MaskVT) == TargetLowering::TypeWidenVector)
1172         Mask = GetWidenedVector(Mask);
1173       else {
1174         EVT BoolVT = getSetCCResultType(DataOp.getValueType());
1175
1176         // We can't use ModifyToType() because we should fill the mask with
1177         // zeroes
1178         unsigned WidenNumElts = BoolVT.getVectorNumElements();
1179         unsigned MaskNumElts = MaskVT.getVectorNumElements();
1180
1181         unsigned NumConcat = WidenNumElts / MaskNumElts;
1182         SmallVector<SDValue, 16> Ops(NumConcat);
1183         SDValue ZeroVal = DAG.getConstant(0, dl, MaskVT);
1184         Ops[0] = Mask;
1185         for (unsigned i = 1; i != NumConcat; ++i)
1186           Ops[i] = ZeroVal;
1187
1188         Mask = DAG.getNode(ISD::CONCAT_VECTORS, dl, BoolVT, Ops);
1189       }
1190     }
1191   }
1192   else
1193     Mask = PromoteTargetBoolean(N->getMask(), DataOp.getValueType());
1194   return DAG.getMaskedStore(N->getChain(), dl, DataOp, N->getBasePtr(), Mask,
1195                             N->getMemoryVT(), N->getMemOperand(),
1196                             TruncateStore);
1197 }
1198
1199 SDValue DAGTypeLegalizer::PromoteIntOp_MLOAD(MaskedLoadSDNode *N, unsigned OpNo){
1200   assert(OpNo == 2 && "Only know how to promote the mask!");
1201   EVT DataVT = N->getValueType(0);
1202   SDValue Mask = PromoteTargetBoolean(N->getOperand(OpNo), DataVT);
1203   SmallVector<SDValue, 4> NewOps(N->op_begin(), N->op_end());
1204   NewOps[OpNo] = Mask;
1205   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1206 }
1207
1208 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
1209   SDValue Op = GetPromotedInteger(N->getOperand(0));
1210   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), Op);
1211 }
1212
1213 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
1214   return SDValue(DAG.UpdateNodeOperands(N,
1215                                 ZExtPromotedInteger(N->getOperand(0))), 0);
1216 }
1217
1218 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
1219   SDLoc dl(N);
1220   SDValue Op = GetPromotedInteger(N->getOperand(0));
1221   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1222   return DAG.getZeroExtendInReg(Op, dl,
1223                                 N->getOperand(0).getValueType().getScalarType());
1224 }
1225
1226
1227 //===----------------------------------------------------------------------===//
1228 //  Integer Result Expansion
1229 //===----------------------------------------------------------------------===//
1230
1231 /// ExpandIntegerResult - This method is called when the specified result of the
1232 /// specified node is found to need expansion.  At this point, the node may also
1233 /// have invalid operands or may have other results that need promotion, we just
1234 /// know that (at least) one result needs expansion.
1235 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
1236   DEBUG(dbgs() << "Expand integer result: "; N->dump(&DAG); dbgs() << "\n");
1237   SDValue Lo, Hi;
1238   Lo = Hi = SDValue();
1239
1240   // See if the target wants to custom expand this node.
1241   if (CustomLowerNode(N, N->getValueType(ResNo), true))
1242     return;
1243
1244   switch (N->getOpcode()) {
1245   default:
1246 #ifndef NDEBUG
1247     dbgs() << "ExpandIntegerResult #" << ResNo << ": ";
1248     N->dump(&DAG); dbgs() << "\n";
1249 #endif
1250     llvm_unreachable("Do not know how to expand the result of this operator!");
1251
1252   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, ResNo, Lo, Hi); break;
1253   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
1254   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
1255   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
1256
1257   case ISD::BITCAST:            ExpandRes_BITCAST(N, Lo, Hi); break;
1258   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
1259   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
1260   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
1261   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
1262
1263   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
1264   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
1265   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
1266   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
1267   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
1268   case ISD::CTLZ_ZERO_UNDEF:
1269   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
1270   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
1271   case ISD::CTTZ_ZERO_UNDEF:
1272   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
1273   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
1274   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
1275   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
1276   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
1277   case ISD::READCYCLECOUNTER: ExpandIntRes_READCYCLECOUNTER(N, Lo, Hi); break;
1278   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
1279   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
1280   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
1281   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
1282   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
1283   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
1284   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
1285   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
1286   case ISD::ATOMIC_LOAD: ExpandIntRes_ATOMIC_LOAD(N, Lo, Hi); break;
1287
1288   case ISD::ATOMIC_LOAD_ADD:
1289   case ISD::ATOMIC_LOAD_SUB:
1290   case ISD::ATOMIC_LOAD_AND:
1291   case ISD::ATOMIC_LOAD_OR:
1292   case ISD::ATOMIC_LOAD_XOR:
1293   case ISD::ATOMIC_LOAD_NAND:
1294   case ISD::ATOMIC_LOAD_MIN:
1295   case ISD::ATOMIC_LOAD_MAX:
1296   case ISD::ATOMIC_LOAD_UMIN:
1297   case ISD::ATOMIC_LOAD_UMAX:
1298   case ISD::ATOMIC_SWAP:
1299   case ISD::ATOMIC_CMP_SWAP: {
1300     std::pair<SDValue, SDValue> Tmp = ExpandAtomic(N);
1301     SplitInteger(Tmp.first, Lo, Hi);
1302     ReplaceValueWith(SDValue(N, 1), Tmp.second);
1303     break;
1304   }
1305   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
1306     AtomicSDNode *AN = cast<AtomicSDNode>(N);
1307     SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::Other);
1308     SDValue Tmp = DAG.getAtomicCmpSwap(
1309         ISD::ATOMIC_CMP_SWAP, SDLoc(N), AN->getMemoryVT(), VTs,
1310         N->getOperand(0), N->getOperand(1), N->getOperand(2), N->getOperand(3),
1311         AN->getMemOperand(), AN->getSuccessOrdering(), AN->getFailureOrdering(),
1312         AN->getSynchScope());
1313
1314     // Expanding to the strong ATOMIC_CMP_SWAP node means we can determine
1315     // success simply by comparing the loaded value against the ingoing
1316     // comparison.
1317     SDValue Success = DAG.getSetCC(SDLoc(N), N->getValueType(1), Tmp,
1318                                    N->getOperand(2), ISD::SETEQ);
1319
1320     SplitInteger(Tmp, Lo, Hi);
1321     ReplaceValueWith(SDValue(N, 1), Success);
1322     ReplaceValueWith(SDValue(N, 2), Tmp.getValue(1));
1323     break;
1324   }
1325
1326   case ISD::AND:
1327   case ISD::OR:
1328   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
1329
1330   case ISD::ADD:
1331   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
1332
1333   case ISD::ADDC:
1334   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
1335
1336   case ISD::ADDE:
1337   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
1338
1339   case ISD::SHL:
1340   case ISD::SRA:
1341   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
1342
1343   case ISD::SADDO:
1344   case ISD::SSUBO: ExpandIntRes_SADDSUBO(N, Lo, Hi); break;
1345   case ISD::UADDO:
1346   case ISD::USUBO: ExpandIntRes_UADDSUBO(N, Lo, Hi); break;
1347   case ISD::UMULO:
1348   case ISD::SMULO: ExpandIntRes_XMULO(N, Lo, Hi); break;
1349   }
1350
1351   // If Lo/Hi is null, the sub-method took care of registering results etc.
1352   if (Lo.getNode())
1353     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
1354 }
1355
1356 /// Lower an atomic node to the appropriate builtin call.
1357 std::pair <SDValue, SDValue> DAGTypeLegalizer::ExpandAtomic(SDNode *Node) {
1358   unsigned Opc = Node->getOpcode();
1359   MVT VT = cast<AtomicSDNode>(Node)->getMemoryVT().getSimpleVT();
1360   RTLIB::Libcall LC = RTLIB::getATOMIC(Opc, VT);
1361   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected atomic op or value type!");
1362
1363   return ExpandChainLibCall(LC, Node, false);
1364 }
1365
1366 /// N is a shift by a value that needs to be expanded,
1367 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1368 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, const APInt &Amt,
1369                                              SDValue &Lo, SDValue &Hi) {
1370   SDLoc DL(N);
1371   // Expand the incoming operand to be shifted, so that we have its parts
1372   SDValue InL, InH;
1373   GetExpandedInteger(N->getOperand(0), InL, InH);
1374
1375   // Though Amt shouldn't usually be 0, it's possible. E.g. when legalization
1376   // splitted a vector shift, like this: <op1, op2> SHL <0, 2>.
1377   if (!Amt) {
1378     Lo = InL;
1379     Hi = InH;
1380     return;
1381   }
1382
1383   EVT NVT = InL.getValueType();
1384   unsigned VTBits = N->getValueType(0).getSizeInBits();
1385   unsigned NVTBits = NVT.getSizeInBits();
1386   EVT ShTy = N->getOperand(1).getValueType();
1387
1388   if (N->getOpcode() == ISD::SHL) {
1389     if (Amt.ugt(VTBits)) {
1390       Lo = Hi = DAG.getConstant(0, DL, NVT);
1391     } else if (Amt.ugt(NVTBits)) {
1392       Lo = DAG.getConstant(0, DL, NVT);
1393       Hi = DAG.getNode(ISD::SHL, DL,
1394                        NVT, InL, DAG.getConstant(Amt - NVTBits, DL, ShTy));
1395     } else if (Amt == NVTBits) {
1396       Lo = DAG.getConstant(0, DL, NVT);
1397       Hi = InL;
1398     } else if (Amt == 1 &&
1399                TLI.isOperationLegalOrCustom(ISD::ADDC,
1400                               TLI.getTypeToExpandTo(*DAG.getContext(), NVT))) {
1401       // Emit this X << 1 as X+X.
1402       SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1403       SDValue LoOps[2] = { InL, InL };
1404       Lo = DAG.getNode(ISD::ADDC, DL, VTList, LoOps);
1405       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1406       Hi = DAG.getNode(ISD::ADDE, DL, VTList, HiOps);
1407     } else {
1408       Lo = DAG.getNode(ISD::SHL, DL, NVT, InL, DAG.getConstant(Amt, DL, ShTy));
1409       Hi = DAG.getNode(ISD::OR, DL, NVT,
1410                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1411                                    DAG.getConstant(Amt, DL, ShTy)),
1412                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1413                                    DAG.getConstant(-Amt + NVTBits, DL, ShTy)));
1414     }
1415     return;
1416   }
1417
1418   if (N->getOpcode() == ISD::SRL) {
1419     if (Amt.ugt(VTBits)) {
1420       Lo = Hi = DAG.getConstant(0, DL, NVT);
1421     } else if (Amt.ugt(NVTBits)) {
1422       Lo = DAG.getNode(ISD::SRL, DL,
1423                        NVT, InH, DAG.getConstant(Amt - NVTBits, DL, ShTy));
1424       Hi = DAG.getConstant(0, DL, NVT);
1425     } else if (Amt == NVTBits) {
1426       Lo = InH;
1427       Hi = DAG.getConstant(0, DL, NVT);
1428     } else {
1429       Lo = DAG.getNode(ISD::OR, DL, NVT,
1430                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1431                                    DAG.getConstant(Amt, DL, ShTy)),
1432                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1433                                    DAG.getConstant(-Amt + NVTBits, DL, ShTy)));
1434       Hi = DAG.getNode(ISD::SRL, DL, NVT, InH, DAG.getConstant(Amt, DL, ShTy));
1435     }
1436     return;
1437   }
1438
1439   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1440   if (Amt.ugt(VTBits)) {
1441     Hi = Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1442                           DAG.getConstant(NVTBits - 1, DL, ShTy));
1443   } else if (Amt.ugt(NVTBits)) {
1444     Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1445                      DAG.getConstant(Amt - NVTBits, DL, ShTy));
1446     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1447                      DAG.getConstant(NVTBits - 1, DL, ShTy));
1448   } else if (Amt == NVTBits) {
1449     Lo = InH;
1450     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1451                      DAG.getConstant(NVTBits - 1, DL, ShTy));
1452   } else {
1453     Lo = DAG.getNode(ISD::OR, DL, NVT,
1454                      DAG.getNode(ISD::SRL, DL, NVT, InL,
1455                                  DAG.getConstant(Amt, DL, ShTy)),
1456                      DAG.getNode(ISD::SHL, DL, NVT, InH,
1457                                  DAG.getConstant(-Amt + NVTBits, DL, ShTy)));
1458     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH, DAG.getConstant(Amt, DL, ShTy));
1459   }
1460 }
1461
1462 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1463 /// this shift based on knowledge of the high bit of the shift amount.  If we
1464 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1465 /// shift amount.
1466 bool DAGTypeLegalizer::
1467 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1468   SDValue Amt = N->getOperand(1);
1469   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1470   EVT ShTy = Amt.getValueType();
1471   unsigned ShBits = ShTy.getScalarType().getSizeInBits();
1472   unsigned NVTBits = NVT.getScalarType().getSizeInBits();
1473   assert(isPowerOf2_32(NVTBits) &&
1474          "Expanded integer type size not a power of two!");
1475   SDLoc dl(N);
1476
1477   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1478   APInt KnownZero, KnownOne;
1479   DAG.computeKnownBits(N->getOperand(1), KnownZero, KnownOne);
1480
1481   // If we don't know anything about the high bits, exit.
1482   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1483     return false;
1484
1485   // Get the incoming operand to be shifted.
1486   SDValue InL, InH;
1487   GetExpandedInteger(N->getOperand(0), InL, InH);
1488
1489   // If we know that any of the high bits of the shift amount are one, then we
1490   // can do this as a couple of simple shifts.
1491   if (KnownOne.intersects(HighBitMask)) {
1492     // Mask out the high bit, which we know is set.
1493     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1494                       DAG.getConstant(~HighBitMask, dl, ShTy));
1495
1496     switch (N->getOpcode()) {
1497     default: llvm_unreachable("Unknown shift");
1498     case ISD::SHL:
1499       Lo = DAG.getConstant(0, dl, NVT);              // Low part is zero.
1500       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1501       return true;
1502     case ISD::SRL:
1503       Hi = DAG.getConstant(0, dl, NVT);              // Hi part is zero.
1504       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1505       return true;
1506     case ISD::SRA:
1507       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1508                        DAG.getConstant(NVTBits - 1, dl, ShTy));
1509       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1510       return true;
1511     }
1512   }
1513
1514   // If we know that all of the high bits of the shift amount are zero, then we
1515   // can do this as a couple of simple shifts.
1516   if ((KnownZero & HighBitMask) == HighBitMask) {
1517     // Calculate 31-x. 31 is used instead of 32 to avoid creating an undefined
1518     // shift if x is zero.  We can use XOR here because x is known to be smaller
1519     // than 32.
1520     SDValue Amt2 = DAG.getNode(ISD::XOR, dl, ShTy, Amt,
1521                                DAG.getConstant(NVTBits - 1, dl, ShTy));
1522
1523     unsigned Op1, Op2;
1524     switch (N->getOpcode()) {
1525     default: llvm_unreachable("Unknown shift");
1526     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1527     case ISD::SRL:
1528     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1529     }
1530
1531     // When shifting right the arithmetic for Lo and Hi is swapped.
1532     if (N->getOpcode() != ISD::SHL)
1533       std::swap(InL, InH);
1534
1535     // Use a little trick to get the bits that move from Lo to Hi. First
1536     // shift by one bit.
1537     SDValue Sh1 = DAG.getNode(Op2, dl, NVT, InL, DAG.getConstant(1, dl, ShTy));
1538     // Then compute the remaining shift with amount-1.
1539     SDValue Sh2 = DAG.getNode(Op2, dl, NVT, Sh1, Amt2);
1540
1541     Lo = DAG.getNode(N->getOpcode(), dl, NVT, InL, Amt);
1542     Hi = DAG.getNode(ISD::OR, dl, NVT, DAG.getNode(Op1, dl, NVT, InH, Amt),Sh2);
1543
1544     if (N->getOpcode() != ISD::SHL)
1545       std::swap(Hi, Lo);
1546     return true;
1547   }
1548
1549   return false;
1550 }
1551
1552 /// ExpandShiftWithUnknownAmountBit - Fully general expansion of integer shift
1553 /// of any size.
1554 bool DAGTypeLegalizer::
1555 ExpandShiftWithUnknownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1556   SDValue Amt = N->getOperand(1);
1557   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1558   EVT ShTy = Amt.getValueType();
1559   unsigned NVTBits = NVT.getSizeInBits();
1560   assert(isPowerOf2_32(NVTBits) &&
1561          "Expanded integer type size not a power of two!");
1562   SDLoc dl(N);
1563
1564   // Get the incoming operand to be shifted.
1565   SDValue InL, InH;
1566   GetExpandedInteger(N->getOperand(0), InL, InH);
1567
1568   SDValue NVBitsNode = DAG.getConstant(NVTBits, dl, ShTy);
1569   SDValue AmtExcess = DAG.getNode(ISD::SUB, dl, ShTy, Amt, NVBitsNode);
1570   SDValue AmtLack = DAG.getNode(ISD::SUB, dl, ShTy, NVBitsNode, Amt);
1571   SDValue isShort = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1572                                  Amt, NVBitsNode, ISD::SETULT);
1573   SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1574                                 Amt, DAG.getConstant(0, dl, ShTy),
1575                                 ISD::SETEQ);
1576
1577   SDValue LoS, HiS, LoL, HiL;
1578   switch (N->getOpcode()) {
1579   default: llvm_unreachable("Unknown shift");
1580   case ISD::SHL:
1581     // Short: ShAmt < NVTBits
1582     LoS = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt);
1583     HiS = DAG.getNode(ISD::OR, dl, NVT,
1584                       DAG.getNode(ISD::SHL, dl, NVT, InH, Amt),
1585                       DAG.getNode(ISD::SRL, dl, NVT, InL, AmtLack));
1586
1587     // Long: ShAmt >= NVTBits
1588     LoL = DAG.getConstant(0, dl, NVT);                    // Lo part is zero.
1589     HiL = DAG.getNode(ISD::SHL, dl, NVT, InL, AmtExcess); // Hi from Lo part.
1590
1591     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1592     Hi = DAG.getSelect(dl, NVT, isZero, InH,
1593                        DAG.getSelect(dl, NVT, isShort, HiS, HiL));
1594     return true;
1595   case ISD::SRL:
1596     // Short: ShAmt < NVTBits
1597     HiS = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt);
1598     LoS = DAG.getNode(ISD::OR, dl, NVT,
1599                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1600     // FIXME: If Amt is zero, the following shift generates an undefined result
1601     // on some architectures.
1602                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1603
1604     // Long: ShAmt >= NVTBits
1605     HiL = DAG.getConstant(0, dl, NVT);                    // Hi part is zero.
1606     LoL = DAG.getNode(ISD::SRL, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1607
1608     Lo = DAG.getSelect(dl, NVT, isZero, InL,
1609                        DAG.getSelect(dl, NVT, isShort, LoS, LoL));
1610     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1611     return true;
1612   case ISD::SRA:
1613     // Short: ShAmt < NVTBits
1614     HiS = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt);
1615     LoS = DAG.getNode(ISD::OR, dl, NVT,
1616                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1617                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1618
1619     // Long: ShAmt >= NVTBits
1620     HiL = DAG.getNode(ISD::SRA, dl, NVT, InH,             // Sign of Hi part.
1621                       DAG.getConstant(NVTBits - 1, dl, ShTy));
1622     LoL = DAG.getNode(ISD::SRA, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1623
1624     Lo = DAG.getSelect(dl, NVT, isZero, InL,
1625                        DAG.getSelect(dl, NVT, isShort, LoS, LoL));
1626     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1627     return true;
1628   }
1629 }
1630
1631 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1632                                            SDValue &Lo, SDValue &Hi) {
1633   SDLoc dl(N);
1634   // Expand the subcomponents.
1635   SDValue LHSL, LHSH, RHSL, RHSH;
1636   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1637   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1638
1639   EVT NVT = LHSL.getValueType();
1640   SDValue LoOps[2] = { LHSL, RHSL };
1641   SDValue HiOps[3] = { LHSH, RHSH };
1642
1643   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1644   // them.  TODO: Teach operation legalization how to expand unsupported
1645   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1646   // a carry of type MVT::Glue, but there doesn't seem to be any way to
1647   // generate a value of this type in the expanded code sequence.
1648   bool hasCarry =
1649     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1650                                    ISD::ADDC : ISD::SUBC,
1651                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1652
1653   if (hasCarry) {
1654     SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1655     if (N->getOpcode() == ISD::ADD) {
1656       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1657       HiOps[2] = Lo.getValue(1);
1658       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1659     } else {
1660       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1661       HiOps[2] = Lo.getValue(1);
1662       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1663     }
1664     return;
1665   }
1666
1667   bool hasOVF =
1668     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1669                                    ISD::UADDO : ISD::USUBO,
1670                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1671   if (hasOVF) {
1672     SDVTList VTList = DAG.getVTList(NVT, NVT);
1673     TargetLoweringBase::BooleanContent BoolType = TLI.getBooleanContents(NVT);
1674     int RevOpc;
1675     if (N->getOpcode() == ISD::ADD) {
1676       RevOpc = ISD::SUB;
1677       Lo = DAG.getNode(ISD::UADDO, dl, VTList, LoOps);
1678       Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1679     } else {
1680       RevOpc = ISD::ADD;
1681       Lo = DAG.getNode(ISD::USUBO, dl, VTList, LoOps);
1682       Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1683     }
1684     SDValue OVF = Lo.getValue(1);
1685
1686     switch (BoolType) {
1687     case TargetLoweringBase::UndefinedBooleanContent:
1688       OVF = DAG.getNode(ISD::AND, dl, NVT, DAG.getConstant(1, dl, NVT), OVF);
1689       // Fallthrough
1690     case TargetLoweringBase::ZeroOrOneBooleanContent:
1691       Hi = DAG.getNode(N->getOpcode(), dl, NVT, Hi, OVF);
1692       break;
1693     case TargetLoweringBase::ZeroOrNegativeOneBooleanContent:
1694       Hi = DAG.getNode(RevOpc, dl, NVT, Hi, OVF);
1695     }
1696     return;
1697   }
1698
1699   if (N->getOpcode() == ISD::ADD) {
1700     Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps);
1701     Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1702     SDValue Cmp1 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[0],
1703                                 ISD::SETULT);
1704     SDValue Carry1 = DAG.getSelect(dl, NVT, Cmp1,
1705                                    DAG.getConstant(1, dl, NVT),
1706                                    DAG.getConstant(0, dl, NVT));
1707     SDValue Cmp2 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[1],
1708                                 ISD::SETULT);
1709     SDValue Carry2 = DAG.getSelect(dl, NVT, Cmp2,
1710                                    DAG.getConstant(1, dl, NVT), Carry1);
1711     Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1712   } else {
1713     Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps);
1714     Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1715     SDValue Cmp =
1716       DAG.getSetCC(dl, getSetCCResultType(LoOps[0].getValueType()),
1717                    LoOps[0], LoOps[1], ISD::SETULT);
1718     SDValue Borrow = DAG.getSelect(dl, NVT, Cmp,
1719                                    DAG.getConstant(1, dl, NVT),
1720                                    DAG.getConstant(0, dl, NVT));
1721     Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1722   }
1723 }
1724
1725 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1726                                             SDValue &Lo, SDValue &Hi) {
1727   // Expand the subcomponents.
1728   SDValue LHSL, LHSH, RHSL, RHSH;
1729   SDLoc dl(N);
1730   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1731   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1732   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1733   SDValue LoOps[2] = { LHSL, RHSL };
1734   SDValue HiOps[3] = { LHSH, RHSH };
1735
1736   if (N->getOpcode() == ISD::ADDC) {
1737     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1738     HiOps[2] = Lo.getValue(1);
1739     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1740   } else {
1741     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1742     HiOps[2] = Lo.getValue(1);
1743     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1744   }
1745
1746   // Legalized the flag result - switch anything that used the old flag to
1747   // use the new one.
1748   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1749 }
1750
1751 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1752                                             SDValue &Lo, SDValue &Hi) {
1753   // Expand the subcomponents.
1754   SDValue LHSL, LHSH, RHSL, RHSH;
1755   SDLoc dl(N);
1756   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1757   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1758   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1759   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1760   SDValue HiOps[3] = { LHSH, RHSH };
1761
1762   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps);
1763   HiOps[2] = Lo.getValue(1);
1764   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps);
1765
1766   // Legalized the flag result - switch anything that used the old flag to
1767   // use the new one.
1768   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1769 }
1770
1771 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1772                                                SDValue &Lo, SDValue &Hi) {
1773   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1774   SDLoc dl(N);
1775   SDValue Op = N->getOperand(0);
1776   if (Op.getValueType().bitsLE(NVT)) {
1777     // The low part is any extension of the input (which degenerates to a copy).
1778     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1779     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1780   } else {
1781     // For example, extension of an i48 to an i64.  The operand type necessarily
1782     // promotes to the result type, so will end up being expanded too.
1783     assert(getTypeAction(Op.getValueType()) ==
1784            TargetLowering::TypePromoteInteger &&
1785            "Only know how to promote this result!");
1786     SDValue Res = GetPromotedInteger(Op);
1787     assert(Res.getValueType() == N->getValueType(0) &&
1788            "Operand over promoted?");
1789     // Split the promoted operand.  This will simplify when it is expanded.
1790     SplitInteger(Res, Lo, Hi);
1791   }
1792 }
1793
1794 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1795                                                SDValue &Lo, SDValue &Hi) {
1796   SDLoc dl(N);
1797   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1798   EVT NVT = Lo.getValueType();
1799   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1800   unsigned NVTBits = NVT.getSizeInBits();
1801   unsigned EVTBits = EVT.getSizeInBits();
1802
1803   if (NVTBits < EVTBits) {
1804     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1805                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1806                                                         EVTBits - NVTBits)));
1807   } else {
1808     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1809     // The high part replicates the sign bit of Lo, make it explicit.
1810     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1811                      DAG.getConstant(NVTBits - 1, dl,
1812                                      TLI.getPointerTy(DAG.getDataLayout())));
1813   }
1814 }
1815
1816 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1817                                                SDValue &Lo, SDValue &Hi) {
1818   SDLoc dl(N);
1819   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1820   EVT NVT = Lo.getValueType();
1821   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1822   unsigned NVTBits = NVT.getSizeInBits();
1823   unsigned EVTBits = EVT.getSizeInBits();
1824
1825   if (NVTBits < EVTBits) {
1826     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1827                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1828                                                         EVTBits - NVTBits)));
1829   } else {
1830     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1831     // The high part must be zero, make it explicit.
1832     Hi = DAG.getConstant(0, dl, NVT);
1833   }
1834 }
1835
1836 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1837                                           SDValue &Lo, SDValue &Hi) {
1838   SDLoc dl(N);
1839   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1840   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1841   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1842 }
1843
1844 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1845                                              SDValue &Lo, SDValue &Hi) {
1846   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1847   unsigned NBitWidth = NVT.getSizeInBits();
1848   auto Constant = cast<ConstantSDNode>(N);
1849   const APInt &Cst = Constant->getAPIntValue();
1850   bool IsTarget = Constant->isTargetOpcode();
1851   bool IsOpaque = Constant->isOpaque();
1852   SDLoc dl(N);
1853   Lo = DAG.getConstant(Cst.trunc(NBitWidth), dl, NVT, IsTarget, IsOpaque);
1854   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), dl, NVT, IsTarget,
1855                        IsOpaque);
1856 }
1857
1858 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1859                                          SDValue &Lo, SDValue &Hi) {
1860   SDLoc dl(N);
1861   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1862   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1863   EVT NVT = Lo.getValueType();
1864
1865   SDValue HiNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Hi,
1866                                    DAG.getConstant(0, dl, NVT), ISD::SETNE);
1867
1868   SDValue LoLZ = DAG.getNode(N->getOpcode(), dl, NVT, Lo);
1869   SDValue HiLZ = DAG.getNode(ISD::CTLZ_ZERO_UNDEF, dl, NVT, Hi);
1870
1871   Lo = DAG.getSelect(dl, NVT, HiNotZero, HiLZ,
1872                      DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1873                                  DAG.getConstant(NVT.getSizeInBits(), dl,
1874                                                  NVT)));
1875   Hi = DAG.getConstant(0, dl, NVT);
1876 }
1877
1878 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1879                                           SDValue &Lo, SDValue &Hi) {
1880   SDLoc dl(N);
1881   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1882   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1883   EVT NVT = Lo.getValueType();
1884   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1885                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1886   Hi = DAG.getConstant(0, dl, NVT);
1887 }
1888
1889 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1890                                          SDValue &Lo, SDValue &Hi) {
1891   SDLoc dl(N);
1892   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1893   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1894   EVT NVT = Lo.getValueType();
1895
1896   SDValue LoNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo,
1897                                    DAG.getConstant(0, dl, NVT), ISD::SETNE);
1898
1899   SDValue LoLZ = DAG.getNode(ISD::CTTZ_ZERO_UNDEF, dl, NVT, Lo);
1900   SDValue HiLZ = DAG.getNode(N->getOpcode(), dl, NVT, Hi);
1901
1902   Lo = DAG.getSelect(dl, NVT, LoNotZero, LoLZ,
1903                      DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1904                                  DAG.getConstant(NVT.getSizeInBits(), dl,
1905                                                  NVT)));
1906   Hi = DAG.getConstant(0, dl, NVT);
1907 }
1908
1909 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1910                                                SDValue &Hi) {
1911   SDLoc dl(N);
1912   EVT VT = N->getValueType(0);
1913
1914   SDValue Op = N->getOperand(0);
1915   if (getTypeAction(Op.getValueType()) == TargetLowering::TypePromoteFloat)
1916     Op = GetPromotedFloat(Op);
1917
1918   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1919   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1920   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Op, true/*irrelevant*/, dl).first,
1921                Lo, Hi);
1922 }
1923
1924 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1925                                                SDValue &Hi) {
1926   SDLoc dl(N);
1927   EVT VT = N->getValueType(0);
1928
1929   SDValue Op = N->getOperand(0);
1930   if (getTypeAction(Op.getValueType()) == TargetLowering::TypePromoteFloat)
1931     Op = GetPromotedFloat(Op);
1932
1933   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1934   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1935   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Op, false/*irrelevant*/, dl).first,
1936                Lo, Hi);
1937 }
1938
1939 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1940                                          SDValue &Lo, SDValue &Hi) {
1941   if (ISD::isNormalLoad(N)) {
1942     ExpandRes_NormalLoad(N, Lo, Hi);
1943     return;
1944   }
1945
1946   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1947
1948   EVT VT = N->getValueType(0);
1949   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1950   SDValue Ch  = N->getChain();
1951   SDValue Ptr = N->getBasePtr();
1952   ISD::LoadExtType ExtType = N->getExtensionType();
1953   unsigned Alignment = N->getAlignment();
1954   bool isVolatile = N->isVolatile();
1955   bool isNonTemporal = N->isNonTemporal();
1956   bool isInvariant = N->isInvariant();
1957   AAMDNodes AAInfo = N->getAAInfo();
1958   SDLoc dl(N);
1959
1960   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1961
1962   if (N->getMemoryVT().bitsLE(NVT)) {
1963     EVT MemVT = N->getMemoryVT();
1964
1965     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1966                         MemVT, isVolatile, isNonTemporal, isInvariant,
1967                         Alignment, AAInfo);
1968
1969     // Remember the chain.
1970     Ch = Lo.getValue(1);
1971
1972     if (ExtType == ISD::SEXTLOAD) {
1973       // The high part is obtained by SRA'ing all but one of the bits of the
1974       // lo part.
1975       unsigned LoSize = Lo.getValueType().getSizeInBits();
1976       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1977                        DAG.getConstant(LoSize - 1, dl,
1978                                        TLI.getPointerTy(DAG.getDataLayout())));
1979     } else if (ExtType == ISD::ZEXTLOAD) {
1980       // The high part is just a zero.
1981       Hi = DAG.getConstant(0, dl, NVT);
1982     } else {
1983       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1984       // The high part is undefined.
1985       Hi = DAG.getUNDEF(NVT);
1986     }
1987   } else if (DAG.getDataLayout().isLittleEndian()) {
1988     // Little-endian - low bits are at low addresses.
1989     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getPointerInfo(),
1990                      isVolatile, isNonTemporal, isInvariant, Alignment,
1991                      AAInfo);
1992
1993     unsigned ExcessBits =
1994       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
1995     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
1996
1997     // Increment the pointer to the other half.
1998     unsigned IncrementSize = NVT.getSizeInBits()/8;
1999     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2000                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2001     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr,
2002                         N->getPointerInfo().getWithOffset(IncrementSize), NEVT,
2003                         isVolatile, isNonTemporal, isInvariant,
2004                         MinAlign(Alignment, IncrementSize), AAInfo);
2005
2006     // Build a factor node to remember that this load is independent of the
2007     // other one.
2008     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
2009                      Hi.getValue(1));
2010   } else {
2011     // Big-endian - high bits are at low addresses.  Favor aligned loads at
2012     // the cost of some bit-fiddling.
2013     EVT MemVT = N->getMemoryVT();
2014     unsigned EBytes = MemVT.getStoreSize();
2015     unsigned IncrementSize = NVT.getSizeInBits()/8;
2016     unsigned ExcessBits = (EBytes - IncrementSize)*8;
2017
2018     // Load both the high bits and maybe some of the low bits.
2019     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
2020                         EVT::getIntegerVT(*DAG.getContext(),
2021                                           MemVT.getSizeInBits() - ExcessBits),
2022                         isVolatile, isNonTemporal, isInvariant, Alignment,
2023                         AAInfo);
2024
2025     // Increment the pointer to the other half.
2026     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2027                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2028     // Load the rest of the low bits.
2029     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr,
2030                         N->getPointerInfo().getWithOffset(IncrementSize),
2031                         EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2032                         isVolatile, isNonTemporal, isInvariant,
2033                         MinAlign(Alignment, IncrementSize), AAInfo);
2034
2035     // Build a factor node to remember that this load is independent of the
2036     // other one.
2037     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
2038                      Hi.getValue(1));
2039
2040     if (ExcessBits < NVT.getSizeInBits()) {
2041       // Transfer low bits from the bottom of Hi to the top of Lo.
2042       Lo = DAG.getNode(
2043           ISD::OR, dl, NVT, Lo,
2044           DAG.getNode(ISD::SHL, dl, NVT, Hi,
2045                       DAG.getConstant(ExcessBits, dl,
2046                                       TLI.getPointerTy(DAG.getDataLayout()))));
2047       // Move high bits to the right position in Hi.
2048       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl, NVT,
2049                        Hi,
2050                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits, dl,
2051                                        TLI.getPointerTy(DAG.getDataLayout())));
2052     }
2053   }
2054
2055   // Legalized the chain result - switch anything that used the old chain to
2056   // use the new one.
2057   ReplaceValueWith(SDValue(N, 1), Ch);
2058 }
2059
2060 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
2061                                             SDValue &Lo, SDValue &Hi) {
2062   SDLoc dl(N);
2063   SDValue LL, LH, RL, RH;
2064   GetExpandedInteger(N->getOperand(0), LL, LH);
2065   GetExpandedInteger(N->getOperand(1), RL, RH);
2066   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
2067   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
2068 }
2069
2070 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
2071                                         SDValue &Lo, SDValue &Hi) {
2072   EVT VT = N->getValueType(0);
2073   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2074   SDLoc dl(N);
2075
2076   SDValue LL, LH, RL, RH;
2077   GetExpandedInteger(N->getOperand(0), LL, LH);
2078   GetExpandedInteger(N->getOperand(1), RL, RH);
2079
2080   if (TLI.expandMUL(N, Lo, Hi, NVT, DAG, LL, LH, RL, RH))
2081     return;
2082
2083   // If nothing else, we can make a libcall.
2084   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2085   if (VT == MVT::i16)
2086     LC = RTLIB::MUL_I16;
2087   else if (VT == MVT::i32)
2088     LC = RTLIB::MUL_I32;
2089   else if (VT == MVT::i64)
2090     LC = RTLIB::MUL_I64;
2091   else if (VT == MVT::i128)
2092     LC = RTLIB::MUL_I128;
2093   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
2094
2095   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2096   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, true/*irrelevant*/, dl).first,
2097                Lo, Hi);
2098 }
2099
2100 void DAGTypeLegalizer::ExpandIntRes_READCYCLECOUNTER(SDNode *N, SDValue &Lo,
2101                                                      SDValue &Hi) {
2102   SDLoc DL(N);
2103   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2104   SDVTList VTs = DAG.getVTList(NVT, NVT, MVT::Other);
2105   SDValue R = DAG.getNode(N->getOpcode(), DL, VTs, N->getOperand(0));
2106   Lo = R.getValue(0);
2107   Hi = R.getValue(1);
2108   ReplaceValueWith(SDValue(N, 1), R.getValue(2));
2109 }
2110
2111 void DAGTypeLegalizer::ExpandIntRes_SADDSUBO(SDNode *Node,
2112                                              SDValue &Lo, SDValue &Hi) {
2113   SDValue LHS = Node->getOperand(0);
2114   SDValue RHS = Node->getOperand(1);
2115   SDLoc dl(Node);
2116
2117   // Expand the result by simply replacing it with the equivalent
2118   // non-overflow-checking operation.
2119   SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::SADDO ?
2120                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2121                             LHS, RHS);
2122   SplitInteger(Sum, Lo, Hi);
2123
2124   // Compute the overflow.
2125   //
2126   //   LHSSign -> LHS >= 0
2127   //   RHSSign -> RHS >= 0
2128   //   SumSign -> Sum >= 0
2129   //
2130   //   Add:
2131   //   Overflow -> (LHSSign == RHSSign) && (LHSSign != SumSign)
2132   //   Sub:
2133   //   Overflow -> (LHSSign != RHSSign) && (LHSSign != SumSign)
2134   //
2135   EVT OType = Node->getValueType(1);
2136   SDValue Zero = DAG.getConstant(0, dl, LHS.getValueType());
2137
2138   SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
2139   SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
2140   SDValue SignsMatch = DAG.getSetCC(dl, OType, LHSSign, RHSSign,
2141                                     Node->getOpcode() == ISD::SADDO ?
2142                                     ISD::SETEQ : ISD::SETNE);
2143
2144   SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
2145   SDValue SumSignNE = DAG.getSetCC(dl, OType, LHSSign, SumSign, ISD::SETNE);
2146
2147   SDValue Cmp = DAG.getNode(ISD::AND, dl, OType, SignsMatch, SumSignNE);
2148
2149   // Use the calculated overflow everywhere.
2150   ReplaceValueWith(SDValue(Node, 1), Cmp);
2151 }
2152
2153 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
2154                                          SDValue &Lo, SDValue &Hi) {
2155   EVT VT = N->getValueType(0);
2156   SDLoc dl(N);
2157   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2158
2159   if (TLI.getOperationAction(ISD::SDIVREM, VT) == TargetLowering::Custom) {
2160     SDValue Res = DAG.getNode(ISD::SDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2161     SplitInteger(Res.getValue(0), Lo, Hi);
2162     return;
2163   }
2164
2165   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2166   if (VT == MVT::i16)
2167     LC = RTLIB::SDIV_I16;
2168   else if (VT == MVT::i32)
2169     LC = RTLIB::SDIV_I32;
2170   else if (VT == MVT::i64)
2171     LC = RTLIB::SDIV_I64;
2172   else if (VT == MVT::i128)
2173     LC = RTLIB::SDIV_I128;
2174   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
2175
2176   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, true, dl).first, Lo, Hi);
2177 }
2178
2179 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
2180                                           SDValue &Lo, SDValue &Hi) {
2181   EVT VT = N->getValueType(0);
2182   SDLoc dl(N);
2183
2184   // If we can emit an efficient shift operation, do so now.  Check to see if
2185   // the RHS is a constant.
2186   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2187     return ExpandShiftByConstant(N, CN->getAPIntValue(), Lo, Hi);
2188
2189   // If we can determine that the high bit of the shift is zero or one, even if
2190   // the low bits are variable, emit this shift in an optimized form.
2191   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
2192     return;
2193
2194   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
2195   unsigned PartsOpc;
2196   if (N->getOpcode() == ISD::SHL) {
2197     PartsOpc = ISD::SHL_PARTS;
2198   } else if (N->getOpcode() == ISD::SRL) {
2199     PartsOpc = ISD::SRL_PARTS;
2200   } else {
2201     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2202     PartsOpc = ISD::SRA_PARTS;
2203   }
2204
2205   // Next check to see if the target supports this SHL_PARTS operation or if it
2206   // will custom expand it.
2207   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2208   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
2209   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
2210       Action == TargetLowering::Custom) {
2211     // Expand the subcomponents.
2212     SDValue LHSL, LHSH;
2213     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
2214     EVT VT = LHSL.getValueType();
2215
2216     // If the shift amount operand is coming from a vector legalization it may
2217     // have an illegal type.  Fix that first by casting the operand, otherwise
2218     // the new SHL_PARTS operation would need further legalization.
2219     SDValue ShiftOp = N->getOperand(1);
2220     EVT ShiftTy = TLI.getShiftAmountTy(VT, DAG.getDataLayout());
2221     assert(ShiftTy.getScalarType().getSizeInBits() >=
2222            Log2_32_Ceil(VT.getScalarType().getSizeInBits()) &&
2223            "ShiftAmountTy is too small to cover the range of this type!");
2224     if (ShiftOp.getValueType() != ShiftTy)
2225       ShiftOp = DAG.getZExtOrTrunc(ShiftOp, dl, ShiftTy);
2226
2227     SDValue Ops[] = { LHSL, LHSH, ShiftOp };
2228     Lo = DAG.getNode(PartsOpc, dl, DAG.getVTList(VT, VT), Ops);
2229     Hi = Lo.getValue(1);
2230     return;
2231   }
2232
2233   // Otherwise, emit a libcall.
2234   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2235   bool isSigned;
2236   if (N->getOpcode() == ISD::SHL) {
2237     isSigned = false; /*sign irrelevant*/
2238     if (VT == MVT::i16)
2239       LC = RTLIB::SHL_I16;
2240     else if (VT == MVT::i32)
2241       LC = RTLIB::SHL_I32;
2242     else if (VT == MVT::i64)
2243       LC = RTLIB::SHL_I64;
2244     else if (VT == MVT::i128)
2245       LC = RTLIB::SHL_I128;
2246   } else if (N->getOpcode() == ISD::SRL) {
2247     isSigned = false;
2248     if (VT == MVT::i16)
2249       LC = RTLIB::SRL_I16;
2250     else if (VT == MVT::i32)
2251       LC = RTLIB::SRL_I32;
2252     else if (VT == MVT::i64)
2253       LC = RTLIB::SRL_I64;
2254     else if (VT == MVT::i128)
2255       LC = RTLIB::SRL_I128;
2256   } else {
2257     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2258     isSigned = true;
2259     if (VT == MVT::i16)
2260       LC = RTLIB::SRA_I16;
2261     else if (VT == MVT::i32)
2262       LC = RTLIB::SRA_I32;
2263     else if (VT == MVT::i64)
2264       LC = RTLIB::SRA_I64;
2265     else if (VT == MVT::i128)
2266       LC = RTLIB::SRA_I128;
2267   }
2268
2269   if (LC != RTLIB::UNKNOWN_LIBCALL && TLI.getLibcallName(LC)) {
2270     SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2271     SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, isSigned, dl).first, Lo, Hi);
2272     return;
2273   }
2274
2275   if (!ExpandShiftWithUnknownAmountBit(N, Lo, Hi))
2276     llvm_unreachable("Unsupported shift!");
2277 }
2278
2279 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
2280                                                 SDValue &Lo, SDValue &Hi) {
2281   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2282   SDLoc dl(N);
2283   SDValue Op = N->getOperand(0);
2284   if (Op.getValueType().bitsLE(NVT)) {
2285     // The low part is sign extension of the input (degenerates to a copy).
2286     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
2287     // The high part is obtained by SRA'ing all but one of the bits of low part.
2288     unsigned LoSize = NVT.getSizeInBits();
2289     Hi = DAG.getNode(
2290         ISD::SRA, dl, NVT, Lo,
2291         DAG.getConstant(LoSize - 1, dl, TLI.getPointerTy(DAG.getDataLayout())));
2292   } else {
2293     // For example, extension of an i48 to an i64.  The operand type necessarily
2294     // promotes to the result type, so will end up being expanded too.
2295     assert(getTypeAction(Op.getValueType()) ==
2296            TargetLowering::TypePromoteInteger &&
2297            "Only know how to promote this result!");
2298     SDValue Res = GetPromotedInteger(Op);
2299     assert(Res.getValueType() == N->getValueType(0) &&
2300            "Operand over promoted?");
2301     // Split the promoted operand.  This will simplify when it is expanded.
2302     SplitInteger(Res, Lo, Hi);
2303     unsigned ExcessBits =
2304       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2305     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2306                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2307                                                         ExcessBits)));
2308   }
2309 }
2310
2311 void DAGTypeLegalizer::
2312 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
2313   SDLoc dl(N);
2314   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2315   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2316
2317   if (EVT.bitsLE(Lo.getValueType())) {
2318     // sext_inreg the low part if needed.
2319     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
2320                      N->getOperand(1));
2321
2322     // The high part gets the sign extension from the lo-part.  This handles
2323     // things like sextinreg V:i64 from i8.
2324     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
2325                      DAG.getConstant(Hi.getValueType().getSizeInBits() - 1, dl,
2326                                      TLI.getPointerTy(DAG.getDataLayout())));
2327   } else {
2328     // For example, extension of an i48 to an i64.  Leave the low part alone,
2329     // sext_inreg the high part.
2330     unsigned ExcessBits =
2331       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
2332     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2333                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2334                                                         ExcessBits)));
2335   }
2336 }
2337
2338 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
2339                                          SDValue &Lo, SDValue &Hi) {
2340   EVT VT = N->getValueType(0);
2341   SDLoc dl(N);
2342   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2343
2344   if (TLI.getOperationAction(ISD::SDIVREM, VT) == TargetLowering::Custom) {
2345     SDValue Res = DAG.getNode(ISD::SDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2346     SplitInteger(Res.getValue(1), Lo, Hi);
2347     return;
2348   }
2349
2350   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2351   if (VT == MVT::i16)
2352     LC = RTLIB::SREM_I16;
2353   else if (VT == MVT::i32)
2354     LC = RTLIB::SREM_I32;
2355   else if (VT == MVT::i64)
2356     LC = RTLIB::SREM_I64;
2357   else if (VT == MVT::i128)
2358     LC = RTLIB::SREM_I128;
2359   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
2360
2361   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, true, dl).first, Lo, Hi);
2362 }
2363
2364 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
2365                                              SDValue &Lo, SDValue &Hi) {
2366   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2367   SDLoc dl(N);
2368   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
2369   Hi = DAG.getNode(ISD::SRL, dl, N->getOperand(0).getValueType(),
2370                    N->getOperand(0),
2371                    DAG.getConstant(NVT.getSizeInBits(), dl,
2372                                    TLI.getPointerTy(DAG.getDataLayout())));
2373   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
2374 }
2375
2376 void DAGTypeLegalizer::ExpandIntRes_UADDSUBO(SDNode *N,
2377                                              SDValue &Lo, SDValue &Hi) {
2378   SDValue LHS = N->getOperand(0);
2379   SDValue RHS = N->getOperand(1);
2380   SDLoc dl(N);
2381
2382   // Expand the result by simply replacing it with the equivalent
2383   // non-overflow-checking operation.
2384   SDValue Sum = DAG.getNode(N->getOpcode() == ISD::UADDO ?
2385                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2386                             LHS, RHS);
2387   SplitInteger(Sum, Lo, Hi);
2388
2389   // Calculate the overflow: addition overflows iff a + b < a, and subtraction
2390   // overflows iff a - b > a.
2391   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Sum, LHS,
2392                              N->getOpcode () == ISD::UADDO ?
2393                              ISD::SETULT : ISD::SETUGT);
2394
2395   // Use the calculated overflow everywhere.
2396   ReplaceValueWith(SDValue(N, 1), Ofl);
2397 }
2398
2399 void DAGTypeLegalizer::ExpandIntRes_XMULO(SDNode *N,
2400                                           SDValue &Lo, SDValue &Hi) {
2401   EVT VT = N->getValueType(0);
2402   SDLoc dl(N);
2403
2404   // A divide for UMULO should be faster than a function call.
2405   if (N->getOpcode() == ISD::UMULO) {
2406     SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
2407
2408     SDValue MUL = DAG.getNode(ISD::MUL, dl, LHS.getValueType(), LHS, RHS);
2409     SplitInteger(MUL, Lo, Hi);
2410
2411     // A divide for UMULO will be faster than a function call. Select to
2412     // make sure we aren't using 0.
2413     SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(VT),
2414                                   RHS, DAG.getConstant(0, dl, VT), ISD::SETEQ);
2415     SDValue NotZero = DAG.getSelect(dl, VT, isZero,
2416                                     DAG.getConstant(1, dl, VT), RHS);
2417     SDValue DIV = DAG.getNode(ISD::UDIV, dl, VT, MUL, NotZero);
2418     SDValue Overflow = DAG.getSetCC(dl, N->getValueType(1), DIV, LHS,
2419                                     ISD::SETNE);
2420     Overflow = DAG.getSelect(dl, N->getValueType(1), isZero,
2421                              DAG.getConstant(0, dl, N->getValueType(1)),
2422                              Overflow);
2423     ReplaceValueWith(SDValue(N, 1), Overflow);
2424     return;
2425   }
2426
2427   Type *RetTy = VT.getTypeForEVT(*DAG.getContext());
2428   EVT PtrVT = TLI.getPointerTy(DAG.getDataLayout());
2429   Type *PtrTy = PtrVT.getTypeForEVT(*DAG.getContext());
2430
2431   // Replace this with a libcall that will check overflow.
2432   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2433   if (VT == MVT::i32)
2434     LC = RTLIB::MULO_I32;
2435   else if (VT == MVT::i64)
2436     LC = RTLIB::MULO_I64;
2437   else if (VT == MVT::i128)
2438     LC = RTLIB::MULO_I128;
2439   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported XMULO!");
2440
2441   SDValue Temp = DAG.CreateStackTemporary(PtrVT);
2442   // Temporary for the overflow value, default it to zero.
2443   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl,
2444                                DAG.getConstant(0, dl, PtrVT), Temp,
2445                                MachinePointerInfo(), false, false, 0);
2446
2447   TargetLowering::ArgListTy Args;
2448   TargetLowering::ArgListEntry Entry;
2449   for (const SDValue &Op : N->op_values()) {
2450     EVT ArgVT = Op.getValueType();
2451     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
2452     Entry.Node = Op;
2453     Entry.Ty = ArgTy;
2454     Entry.isSExt = true;
2455     Entry.isZExt = false;
2456     Args.push_back(Entry);
2457   }
2458
2459   // Also pass the address of the overflow check.
2460   Entry.Node = Temp;
2461   Entry.Ty = PtrTy->getPointerTo();
2462   Entry.isSExt = true;
2463   Entry.isZExt = false;
2464   Args.push_back(Entry);
2465
2466   SDValue Func = DAG.getExternalSymbol(TLI.getLibcallName(LC), PtrVT);
2467
2468   TargetLowering::CallLoweringInfo CLI(DAG);
2469   CLI.setDebugLoc(dl).setChain(Chain)
2470     .setCallee(TLI.getLibcallCallingConv(LC), RetTy, Func, std::move(Args), 0)
2471     .setSExtResult();
2472
2473   std::pair<SDValue, SDValue> CallInfo = TLI.LowerCallTo(CLI);
2474
2475   SplitInteger(CallInfo.first, Lo, Hi);
2476   SDValue Temp2 = DAG.getLoad(PtrVT, dl, CallInfo.second, Temp,
2477                               MachinePointerInfo(), false, false, false, 0);
2478   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Temp2,
2479                              DAG.getConstant(0, dl, PtrVT),
2480                              ISD::SETNE);
2481   // Use the overflow from the libcall everywhere.
2482   ReplaceValueWith(SDValue(N, 1), Ofl);
2483 }
2484
2485 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
2486                                          SDValue &Lo, SDValue &Hi) {
2487   EVT VT = N->getValueType(0);
2488   SDLoc dl(N);
2489   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2490
2491   if (TLI.getOperationAction(ISD::UDIVREM, VT) == TargetLowering::Custom) {
2492     SDValue Res = DAG.getNode(ISD::UDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2493     SplitInteger(Res.getValue(0), Lo, Hi);
2494     return;
2495   }
2496
2497   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2498   if (VT == MVT::i16)
2499     LC = RTLIB::UDIV_I16;
2500   else if (VT == MVT::i32)
2501     LC = RTLIB::UDIV_I32;
2502   else if (VT == MVT::i64)
2503     LC = RTLIB::UDIV_I64;
2504   else if (VT == MVT::i128)
2505     LC = RTLIB::UDIV_I128;
2506   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
2507
2508   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, false, dl).first, Lo, Hi);
2509 }
2510
2511 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
2512                                          SDValue &Lo, SDValue &Hi) {
2513   EVT VT = N->getValueType(0);
2514   SDLoc dl(N);
2515   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2516
2517   if (TLI.getOperationAction(ISD::UDIVREM, VT) == TargetLowering::Custom) {
2518     SDValue Res = DAG.getNode(ISD::UDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2519     SplitInteger(Res.getValue(1), Lo, Hi);
2520     return;
2521   }
2522
2523   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2524   if (VT == MVT::i16)
2525     LC = RTLIB::UREM_I16;
2526   else if (VT == MVT::i32)
2527     LC = RTLIB::UREM_I32;
2528   else if (VT == MVT::i64)
2529     LC = RTLIB::UREM_I64;
2530   else if (VT == MVT::i128)
2531     LC = RTLIB::UREM_I128;
2532   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
2533
2534   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, false, dl).first, Lo, Hi);
2535 }
2536
2537 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
2538                                                 SDValue &Lo, SDValue &Hi) {
2539   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2540   SDLoc dl(N);
2541   SDValue Op = N->getOperand(0);
2542   if (Op.getValueType().bitsLE(NVT)) {
2543     // The low part is zero extension of the input (degenerates to a copy).
2544     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
2545     Hi = DAG.getConstant(0, dl, NVT);   // The high part is just a zero.
2546   } else {
2547     // For example, extension of an i48 to an i64.  The operand type necessarily
2548     // promotes to the result type, so will end up being expanded too.
2549     assert(getTypeAction(Op.getValueType()) ==
2550            TargetLowering::TypePromoteInteger &&
2551            "Only know how to promote this result!");
2552     SDValue Res = GetPromotedInteger(Op);
2553     assert(Res.getValueType() == N->getValueType(0) &&
2554            "Operand over promoted?");
2555     // Split the promoted operand.  This will simplify when it is expanded.
2556     SplitInteger(Res, Lo, Hi);
2557     unsigned ExcessBits =
2558       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2559     Hi = DAG.getZeroExtendInReg(Hi, dl,
2560                                 EVT::getIntegerVT(*DAG.getContext(),
2561                                                   ExcessBits));
2562   }
2563 }
2564
2565 void DAGTypeLegalizer::ExpandIntRes_ATOMIC_LOAD(SDNode *N,
2566                                                 SDValue &Lo, SDValue &Hi) {
2567   SDLoc dl(N);
2568   EVT VT = cast<AtomicSDNode>(N)->getMemoryVT();
2569   SDVTList VTs = DAG.getVTList(VT, MVT::i1, MVT::Other);
2570   SDValue Zero = DAG.getConstant(0, dl, VT);
2571   SDValue Swap = DAG.getAtomicCmpSwap(
2572       ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, dl,
2573       cast<AtomicSDNode>(N)->getMemoryVT(), VTs, N->getOperand(0),
2574       N->getOperand(1), Zero, Zero, cast<AtomicSDNode>(N)->getMemOperand(),
2575       cast<AtomicSDNode>(N)->getOrdering(),
2576       cast<AtomicSDNode>(N)->getOrdering(),
2577       cast<AtomicSDNode>(N)->getSynchScope());
2578
2579   ReplaceValueWith(SDValue(N, 0), Swap.getValue(0));
2580   ReplaceValueWith(SDValue(N, 1), Swap.getValue(2));
2581 }
2582
2583 //===----------------------------------------------------------------------===//
2584 //  Integer Operand Expansion
2585 //===----------------------------------------------------------------------===//
2586
2587 /// ExpandIntegerOperand - This method is called when the specified operand of
2588 /// the specified node is found to need expansion.  At this point, all of the
2589 /// result types of the node are known to be legal, but other operands of the
2590 /// node may need promotion or expansion as well as the specified one.
2591 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
2592   DEBUG(dbgs() << "Expand integer operand: "; N->dump(&DAG); dbgs() << "\n");
2593   SDValue Res = SDValue();
2594
2595   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
2596     return false;
2597
2598   switch (N->getOpcode()) {
2599   default:
2600   #ifndef NDEBUG
2601     dbgs() << "ExpandIntegerOperand Op #" << OpNo << ": ";
2602     N->dump(&DAG); dbgs() << "\n";
2603   #endif
2604     llvm_unreachable("Do not know how to expand this operator's operand!");
2605
2606   case ISD::BITCAST:           Res = ExpandOp_BITCAST(N); break;
2607   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
2608   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
2609   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
2610   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
2611   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
2612   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
2613   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
2614   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
2615   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
2616   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
2617   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
2618
2619   case ISD::SHL:
2620   case ISD::SRA:
2621   case ISD::SRL:
2622   case ISD::ROTL:
2623   case ISD::ROTR:              Res = ExpandIntOp_Shift(N); break;
2624   case ISD::RETURNADDR:
2625   case ISD::FRAMEADDR:         Res = ExpandIntOp_RETURNADDR(N); break;
2626
2627   case ISD::ATOMIC_STORE:      Res = ExpandIntOp_ATOMIC_STORE(N); break;
2628   }
2629
2630   // If the result is null, the sub-method took care of registering results etc.
2631   if (!Res.getNode()) return false;
2632
2633   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2634   // core about this.
2635   if (Res.getNode() == N)
2636     return true;
2637
2638   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2639          "Invalid operand expansion");
2640
2641   ReplaceValueWith(SDValue(N, 0), Res);
2642   return false;
2643 }
2644
2645 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2646 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2647 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2648                                                   SDValue &NewRHS,
2649                                                   ISD::CondCode &CCCode,
2650                                                   SDLoc dl) {
2651   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2652   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2653   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2654
2655   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2656     if (RHSLo == RHSHi) {
2657       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2658         if (RHSCST->isAllOnesValue()) {
2659           // Equality comparison to -1.
2660           NewLHS = DAG.getNode(ISD::AND, dl,
2661                                LHSLo.getValueType(), LHSLo, LHSHi);
2662           NewRHS = RHSLo;
2663           return;
2664         }
2665       }
2666     }
2667
2668     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2669     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2670     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2671     NewRHS = DAG.getConstant(0, dl, NewLHS.getValueType());
2672     return;
2673   }
2674
2675   // If this is a comparison of the sign bit, just look at the top part.
2676   // X > -1,  x < 0
2677   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2678     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2679         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2680       NewLHS = LHSHi;
2681       NewRHS = RHSHi;
2682       return;
2683     }
2684
2685   // FIXME: This generated code sucks.
2686   ISD::CondCode LowCC;
2687   switch (CCCode) {
2688   default: llvm_unreachable("Unknown integer setcc!");
2689   case ISD::SETLT:
2690   case ISD::SETULT: LowCC = ISD::SETULT; break;
2691   case ISD::SETGT:
2692   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2693   case ISD::SETLE:
2694   case ISD::SETULE: LowCC = ISD::SETULE; break;
2695   case ISD::SETGE:
2696   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2697   }
2698
2699   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2700   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2701   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2702
2703   // NOTE: on targets without efficient SELECT of bools, we can always use
2704   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2705   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, AfterLegalizeTypes, true,
2706                                                  nullptr);
2707   SDValue Tmp1, Tmp2;
2708   if (TLI.isTypeLegal(LHSLo.getValueType()) &&
2709       TLI.isTypeLegal(RHSLo.getValueType()))
2710     Tmp1 = TLI.SimplifySetCC(getSetCCResultType(LHSLo.getValueType()),
2711                              LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2712   if (!Tmp1.getNode())
2713     Tmp1 = DAG.getSetCC(dl, getSetCCResultType(LHSLo.getValueType()),
2714                         LHSLo, RHSLo, LowCC);
2715   if (TLI.isTypeLegal(LHSHi.getValueType()) &&
2716       TLI.isTypeLegal(RHSHi.getValueType()))
2717     Tmp2 = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2718                              LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2719   if (!Tmp2.getNode())
2720     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2721                        getSetCCResultType(LHSHi.getValueType()),
2722                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2723
2724   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2725   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2726   if ((Tmp1C && Tmp1C->isNullValue()) ||
2727       (Tmp2C && Tmp2C->isNullValue() &&
2728        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2729         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2730       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2731        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2732         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2733     // low part is known false, returns high part.
2734     // For LE / GE, if high part is known false, ignore the low part.
2735     // For LT / GT, if high part is known true, ignore the low part.
2736     NewLHS = Tmp2;
2737     NewRHS = SDValue();
2738     return;
2739   }
2740
2741   NewLHS = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2742                              LHSHi, RHSHi, ISD::SETEQ, false,
2743                              DagCombineInfo, dl);
2744   if (!NewLHS.getNode())
2745     NewLHS = DAG.getSetCC(dl, getSetCCResultType(LHSHi.getValueType()),
2746                           LHSHi, RHSHi, ISD::SETEQ);
2747   NewLHS = DAG.getSelect(dl, Tmp1.getValueType(),
2748                          NewLHS, Tmp1, Tmp2);
2749   NewRHS = SDValue();
2750 }
2751
2752 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2753   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2754   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2755   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2756
2757   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2758   // against zero to select between true and false values.
2759   if (!NewRHS.getNode()) {
2760     NewRHS = DAG.getConstant(0, SDLoc(N), NewLHS.getValueType());
2761     CCCode = ISD::SETNE;
2762   }
2763
2764   // Update N to have the operands specified.
2765   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
2766                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2767                                 N->getOperand(4)), 0);
2768 }
2769
2770 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2771   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2772   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2773   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2774
2775   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2776   // against zero to select between true and false values.
2777   if (!NewRHS.getNode()) {
2778     NewRHS = DAG.getConstant(0, SDLoc(N), NewLHS.getValueType());
2779     CCCode = ISD::SETNE;
2780   }
2781
2782   // Update N to have the operands specified.
2783   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2784                                 N->getOperand(2), N->getOperand(3),
2785                                 DAG.getCondCode(CCCode)), 0);
2786 }
2787
2788 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2789   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2790   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2791   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2792
2793   // If ExpandSetCCOperands returned a scalar, use it.
2794   if (!NewRHS.getNode()) {
2795     assert(NewLHS.getValueType() == N->getValueType(0) &&
2796            "Unexpected setcc expansion!");
2797     return NewLHS;
2798   }
2799
2800   // Otherwise, update N to have the operands specified.
2801   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2802                                 DAG.getCondCode(CCCode)), 0);
2803 }
2804
2805 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2806   // The value being shifted is legal, but the shift amount is too big.
2807   // It follows that either the result of the shift is undefined, or the
2808   // upper half of the shift amount is zero.  Just use the lower half.
2809   SDValue Lo, Hi;
2810   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2811   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Lo), 0);
2812 }
2813
2814 SDValue DAGTypeLegalizer::ExpandIntOp_RETURNADDR(SDNode *N) {
2815   // The argument of RETURNADDR / FRAMEADDR builtin is 32 bit contant.  This
2816   // surely makes pretty nice problems on 8/16 bit targets. Just truncate this
2817   // constant to valid type.
2818   SDValue Lo, Hi;
2819   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2820   return SDValue(DAG.UpdateNodeOperands(N, Lo), 0);
2821 }
2822
2823 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2824   SDValue Op = N->getOperand(0);
2825   EVT DstVT = N->getValueType(0);
2826   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2827   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2828          "Don't know how to expand this SINT_TO_FP!");
2829   return TLI.makeLibCall(DAG, LC, DstVT, Op, true, SDLoc(N)).first;
2830 }
2831
2832 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2833   if (ISD::isNormalStore(N))
2834     return ExpandOp_NormalStore(N, OpNo);
2835
2836   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2837   assert(OpNo == 1 && "Can only expand the stored value so far");
2838
2839   EVT VT = N->getOperand(1).getValueType();
2840   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2841   SDValue Ch  = N->getChain();
2842   SDValue Ptr = N->getBasePtr();
2843   unsigned Alignment = N->getAlignment();
2844   bool isVolatile = N->isVolatile();
2845   bool isNonTemporal = N->isNonTemporal();
2846   AAMDNodes AAInfo = N->getAAInfo();
2847   SDLoc dl(N);
2848   SDValue Lo, Hi;
2849
2850   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2851
2852   if (N->getMemoryVT().bitsLE(NVT)) {
2853     GetExpandedInteger(N->getValue(), Lo, Hi);
2854     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2855                              N->getMemoryVT(), isVolatile, isNonTemporal,
2856                              Alignment, AAInfo);
2857   }
2858
2859   if (DAG.getDataLayout().isLittleEndian()) {
2860     // Little-endian - low bits are at low addresses.
2861     GetExpandedInteger(N->getValue(), Lo, Hi);
2862
2863     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2864                       isVolatile, isNonTemporal, Alignment, AAInfo);
2865
2866     unsigned ExcessBits =
2867       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2868     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2869
2870     // Increment the pointer to the other half.
2871     unsigned IncrementSize = NVT.getSizeInBits()/8;
2872     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2873                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2874     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr,
2875                            N->getPointerInfo().getWithOffset(IncrementSize),
2876                            NEVT, isVolatile, isNonTemporal,
2877                            MinAlign(Alignment, IncrementSize), AAInfo);
2878     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2879   }
2880
2881   // Big-endian - high bits are at low addresses.  Favor aligned stores at
2882   // the cost of some bit-fiddling.
2883   GetExpandedInteger(N->getValue(), Lo, Hi);
2884
2885   EVT ExtVT = N->getMemoryVT();
2886   unsigned EBytes = ExtVT.getStoreSize();
2887   unsigned IncrementSize = NVT.getSizeInBits()/8;
2888   unsigned ExcessBits = (EBytes - IncrementSize)*8;
2889   EVT HiVT = EVT::getIntegerVT(*DAG.getContext(),
2890                                ExtVT.getSizeInBits() - ExcessBits);
2891
2892   if (ExcessBits < NVT.getSizeInBits()) {
2893     // Transfer high bits from the top of Lo to the bottom of Hi.
2894     Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2895                      DAG.getConstant(NVT.getSizeInBits() - ExcessBits, dl,
2896                                      TLI.getPointerTy(DAG.getDataLayout())));
2897     Hi = DAG.getNode(
2898         ISD::OR, dl, NVT, Hi,
2899         DAG.getNode(ISD::SRL, dl, NVT, Lo,
2900                     DAG.getConstant(ExcessBits, dl,
2901                                     TLI.getPointerTy(DAG.getDataLayout()))));
2902   }
2903
2904   // Store both the high bits and maybe some of the low bits.
2905   Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getPointerInfo(),
2906                          HiVT, isVolatile, isNonTemporal, Alignment, AAInfo);
2907
2908   // Increment the pointer to the other half.
2909   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2910                     DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2911   // Store the lowest ExcessBits bits in the second half.
2912   Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr,
2913                          N->getPointerInfo().getWithOffset(IncrementSize),
2914                          EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2915                          isVolatile, isNonTemporal,
2916                          MinAlign(Alignment, IncrementSize), AAInfo);
2917   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2918 }
2919
2920 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2921   SDValue InL, InH;
2922   GetExpandedInteger(N->getOperand(0), InL, InH);
2923   // Just truncate the low part of the source.
2924   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), InL);
2925 }
2926
2927 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2928   SDValue Op = N->getOperand(0);
2929   EVT SrcVT = Op.getValueType();
2930   EVT DstVT = N->getValueType(0);
2931   SDLoc dl(N);
2932
2933   // The following optimization is valid only if every value in SrcVT (when
2934   // treated as signed) is representable in DstVT.  Check that the mantissa
2935   // size of DstVT is >= than the number of bits in SrcVT -1.
2936   const fltSemantics &sem = DAG.EVTToAPFloatSemantics(DstVT);
2937   if (APFloat::semanticsPrecision(sem) >= SrcVT.getSizeInBits()-1 &&
2938       TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2939     // Do a signed conversion then adjust the result.
2940     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2941     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2942
2943     // The result of the signed conversion needs adjusting if the 'sign bit' of
2944     // the incoming integer was set.  To handle this, we dynamically test to see
2945     // if it is set, and, if so, add a fudge factor.
2946
2947     const uint64_t F32TwoE32  = 0x4F800000ULL;
2948     const uint64_t F32TwoE64  = 0x5F800000ULL;
2949     const uint64_t F32TwoE128 = 0x7F800000ULL;
2950
2951     APInt FF(32, 0);
2952     if (SrcVT == MVT::i32)
2953       FF = APInt(32, F32TwoE32);
2954     else if (SrcVT == MVT::i64)
2955       FF = APInt(32, F32TwoE64);
2956     else if (SrcVT == MVT::i128)
2957       FF = APInt(32, F32TwoE128);
2958     else
2959       llvm_unreachable("Unsupported UINT_TO_FP!");
2960
2961     // Check whether the sign bit is set.
2962     SDValue Lo, Hi;
2963     GetExpandedInteger(Op, Lo, Hi);
2964     SDValue SignSet = DAG.getSetCC(dl,
2965                                    getSetCCResultType(Hi.getValueType()),
2966                                    Hi,
2967                                    DAG.getConstant(0, dl, Hi.getValueType()),
2968                                    ISD::SETLT);
2969
2970     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2971     SDValue FudgePtr =
2972         DAG.getConstantPool(ConstantInt::get(*DAG.getContext(), FF.zext(64)),
2973                             TLI.getPointerTy(DAG.getDataLayout()));
2974
2975     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2976     SDValue Zero = DAG.getIntPtrConstant(0, dl);
2977     SDValue Four = DAG.getIntPtrConstant(4, dl);
2978     if (DAG.getDataLayout().isBigEndian())
2979       std::swap(Zero, Four);
2980     SDValue Offset = DAG.getSelect(dl, Zero.getValueType(), SignSet,
2981                                    Zero, Four);
2982     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2983     FudgePtr = DAG.getNode(ISD::ADD, dl, FudgePtr.getValueType(),
2984                            FudgePtr, Offset);
2985     Alignment = std::min(Alignment, 4u);
2986
2987     // Load the value out, extending it from f32 to the destination float type.
2988     // FIXME: Avoid the extend by constructing the right constant pool?
2989     SDValue Fudge = DAG.getExtLoad(
2990         ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(), FudgePtr,
2991         MachinePointerInfo::getConstantPool(DAG.getMachineFunction()), MVT::f32,
2992         false, false, false, Alignment);
2993     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2994   }
2995
2996   // Otherwise, use a libcall.
2997   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2998   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2999          "Don't know how to expand this UINT_TO_FP!");
3000   return TLI.makeLibCall(DAG, LC, DstVT, Op, true, dl).first;
3001 }
3002
3003 SDValue DAGTypeLegalizer::ExpandIntOp_ATOMIC_STORE(SDNode *N) {
3004   SDLoc dl(N);
3005   SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
3006                                cast<AtomicSDNode>(N)->getMemoryVT(),
3007                                N->getOperand(0),
3008                                N->getOperand(1), N->getOperand(2),
3009                                cast<AtomicSDNode>(N)->getMemOperand(),
3010                                cast<AtomicSDNode>(N)->getOrdering(),
3011                                cast<AtomicSDNode>(N)->getSynchScope());
3012   return Swap.getValue(1);
3013 }
3014
3015
3016 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_SUBVECTOR(SDNode *N) {
3017   SDValue InOp0 = N->getOperand(0);
3018   EVT InVT = InOp0.getValueType();
3019
3020   EVT OutVT = N->getValueType(0);
3021   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3022   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3023   unsigned OutNumElems = OutVT.getVectorNumElements();
3024   EVT NOutVTElem = NOutVT.getVectorElementType();
3025
3026   SDLoc dl(N);
3027   SDValue BaseIdx = N->getOperand(1);
3028
3029   SmallVector<SDValue, 8> Ops;
3030   Ops.reserve(OutNumElems);
3031   for (unsigned i = 0; i != OutNumElems; ++i) {
3032
3033     // Extract the element from the original vector.
3034     SDValue Index = DAG.getNode(ISD::ADD, dl, BaseIdx.getValueType(),
3035       BaseIdx, DAG.getConstant(i, dl, BaseIdx.getValueType()));
3036     SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3037       InVT.getVectorElementType(), N->getOperand(0), Index);
3038
3039     SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, Ext);
3040     // Insert the converted element to the new vector.
3041     Ops.push_back(Op);
3042   }
3043
3044   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3045 }
3046
3047
3048 SDValue DAGTypeLegalizer::PromoteIntRes_VECTOR_SHUFFLE(SDNode *N) {
3049   ShuffleVectorSDNode *SV = cast<ShuffleVectorSDNode>(N);
3050   EVT VT = N->getValueType(0);
3051   SDLoc dl(N);
3052
3053   ArrayRef<int> NewMask = SV->getMask().slice(0, VT.getVectorNumElements());
3054
3055   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3056   SDValue V1 = GetPromotedInteger(N->getOperand(1));
3057   EVT OutVT = V0.getValueType();
3058
3059   return DAG.getVectorShuffle(OutVT, dl, V0, V1, NewMask);
3060 }
3061
3062
3063 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_VECTOR(SDNode *N) {
3064   EVT OutVT = N->getValueType(0);
3065   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3066   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3067   unsigned NumElems = N->getNumOperands();
3068   EVT NOutVTElem = NOutVT.getVectorElementType();
3069
3070   SDLoc dl(N);
3071
3072   SmallVector<SDValue, 8> Ops;
3073   Ops.reserve(NumElems);
3074   for (unsigned i = 0; i != NumElems; ++i) {
3075     SDValue Op;
3076     // BUILD_VECTOR integer operand types are allowed to be larger than the
3077     // result's element type. This may still be true after the promotion. For
3078     // example, we might be promoting (<v?i1> = BV <i32>, <i32>, ...) to
3079     // (v?i16 = BV <i32>, <i32>, ...), and we can't any_extend <i32> to <i16>.
3080     if (N->getOperand(i).getValueType().bitsLT(NOutVTElem))
3081       Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(i));
3082     else
3083       Op = N->getOperand(i);
3084     Ops.push_back(Op);
3085   }
3086
3087   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3088 }
3089
3090 SDValue DAGTypeLegalizer::PromoteIntRes_SCALAR_TO_VECTOR(SDNode *N) {
3091
3092   SDLoc dl(N);
3093
3094   assert(!N->getOperand(0).getValueType().isVector() &&
3095          "Input must be a scalar");
3096
3097   EVT OutVT = N->getValueType(0);
3098   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3099   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3100   EVT NOutVTElem = NOutVT.getVectorElementType();
3101
3102   SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(0));
3103
3104   return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NOutVT, Op);
3105 }
3106
3107 SDValue DAGTypeLegalizer::PromoteIntRes_CONCAT_VECTORS(SDNode *N) {
3108   SDLoc dl(N);
3109
3110   EVT OutVT = N->getValueType(0);
3111   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3112   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3113
3114   EVT InElemTy = OutVT.getVectorElementType();
3115   EVT OutElemTy = NOutVT.getVectorElementType();
3116
3117   unsigned NumElem = N->getOperand(0).getValueType().getVectorNumElements();
3118   unsigned NumOutElem = NOutVT.getVectorNumElements();
3119   unsigned NumOperands = N->getNumOperands();
3120   assert(NumElem * NumOperands == NumOutElem &&
3121          "Unexpected number of elements");
3122
3123   // Take the elements from the first vector.
3124   SmallVector<SDValue, 8> Ops(NumOutElem);
3125   for (unsigned i = 0; i < NumOperands; ++i) {
3126     SDValue Op = N->getOperand(i);
3127     for (unsigned j = 0; j < NumElem; ++j) {
3128       SDValue Ext = DAG.getNode(
3129           ISD::EXTRACT_VECTOR_ELT, dl, InElemTy, Op,
3130           DAG.getConstant(j, dl, TLI.getVectorIdxTy(DAG.getDataLayout())));
3131       Ops[i * NumElem + j] = DAG.getNode(ISD::ANY_EXTEND, dl, OutElemTy, Ext);
3132     }
3133   }
3134
3135   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3136 }
3137
3138 SDValue DAGTypeLegalizer::PromoteIntRes_INSERT_VECTOR_ELT(SDNode *N) {
3139   EVT OutVT = N->getValueType(0);
3140   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3141   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3142
3143   EVT NOutVTElem = NOutVT.getVectorElementType();
3144
3145   SDLoc dl(N);
3146   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3147
3148   SDValue ConvElem = DAG.getNode(ISD::ANY_EXTEND, dl,
3149     NOutVTElem, N->getOperand(1));
3150   return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NOutVT,
3151     V0, ConvElem, N->getOperand(2));
3152 }
3153
3154 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_VECTOR_ELT(SDNode *N) {
3155   SDLoc dl(N);
3156   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3157   SDValue V1 = DAG.getZExtOrTrunc(N->getOperand(1), dl,
3158                                   TLI.getVectorIdxTy(DAG.getDataLayout()));
3159   SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3160     V0->getValueType(0).getScalarType(), V0, V1);
3161
3162   // EXTRACT_VECTOR_ELT can return types which are wider than the incoming
3163   // element types. If this is the case then we need to expand the outgoing
3164   // value and not truncate it.
3165   return DAG.getAnyExtOrTrunc(Ext, dl, N->getValueType(0));
3166 }
3167
3168 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_SUBVECTOR(SDNode *N) {
3169   SDLoc dl(N);
3170   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3171   MVT InVT = V0.getValueType().getSimpleVT();
3172   MVT OutVT = MVT::getVectorVT(InVT.getVectorElementType(),
3173                                N->getValueType(0).getVectorNumElements());
3174   SDValue Ext = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, OutVT, V0, N->getOperand(1));
3175   return DAG.getNode(ISD::TRUNCATE, dl, N->getValueType(0), Ext);
3176 }
3177
3178 SDValue DAGTypeLegalizer::PromoteIntOp_CONCAT_VECTORS(SDNode *N) {
3179   SDLoc dl(N);
3180   unsigned NumElems = N->getNumOperands();
3181
3182   EVT RetSclrTy = N->getValueType(0).getVectorElementType();
3183
3184   SmallVector<SDValue, 8> NewOps;
3185   NewOps.reserve(NumElems);
3186
3187   // For each incoming vector
3188   for (unsigned VecIdx = 0; VecIdx != NumElems; ++VecIdx) {
3189     SDValue Incoming = GetPromotedInteger(N->getOperand(VecIdx));
3190     EVT SclrTy = Incoming->getValueType(0).getVectorElementType();
3191     unsigned NumElem = Incoming->getValueType(0).getVectorNumElements();
3192
3193     for (unsigned i=0; i<NumElem; ++i) {
3194       // Extract element from incoming vector
3195       SDValue Ex = DAG.getNode(
3196           ISD::EXTRACT_VECTOR_ELT, dl, SclrTy, Incoming,
3197           DAG.getConstant(i, dl, TLI.getVectorIdxTy(DAG.getDataLayout())));
3198       SDValue Tr = DAG.getNode(ISD::TRUNCATE, dl, RetSclrTy, Ex);
3199       NewOps.push_back(Tr);
3200     }
3201   }
3202
3203   return DAG.getNode(ISD::BUILD_VECTOR, dl,  N->getValueType(0), NewOps);
3204 }