lib/CodeGen/MachineInstr.cpp

   1 //===-- lib/CodeGen/MachineInstr.cpp --------------------------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // Methods common to all machine instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/MachineInstr.h"
  15 #include "llvm/ADT/FoldingSet.h"
  16 #include "llvm/ADT/Hashing.h"
  17 #include "llvm/Analysis/AliasAnalysis.h"
  18 #include "llvm/Assembly/Writer.h"
  19 #include "llvm/CodeGen/MachineConstantPool.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineMemOperand.h"
  22 #include "llvm/CodeGen/MachineModuleInfo.h"
  23 #include "llvm/CodeGen/MachineRegisterInfo.h"
  24 #include "llvm/CodeGen/PseudoSourceValue.h"
  25 #include "llvm/DebugInfo.h"
  26 #include "llvm/IR/Constants.h"
  27 #include "llvm/IR/Function.h"
  28 #include "llvm/IR/InlineAsm.h"
  29 #include "llvm/IR/LLVMContext.h"
  30 #include "llvm/IR/Metadata.h"
  31 #include "llvm/IR/Module.h"
  32 #include "llvm/IR/Type.h"
  33 #include "llvm/IR/Value.h"
  34 #include "llvm/MC/MCInstrDesc.h"
  35 #include "llvm/MC/MCSymbol.h"
  36 #include "llvm/Support/Debug.h"
  37 #include "llvm/Support/ErrorHandling.h"
  38 #include "llvm/Support/MathExtras.h"
  39 #include "llvm/Support/raw_ostream.h"
  40 #include "llvm/Target/TargetInstrInfo.h"
  41 #include "llvm/Target/TargetMachine.h"
  42 #include "llvm/Target/TargetRegisterInfo.h"
  43 using namespace llvm;
  44
  45 //===----------------------------------------------------------------------===//
  46 // MachineOperand Implementation
  47 //===----------------------------------------------------------------------===//
  48
  49 void MachineOperand::setReg(unsigned Reg) {
  50   if (getReg() == Reg) return; // No change.
  51
  52   // Otherwise, we have to change the register.  If this operand is embedded
  53   // into a machine function, we need to update the old and new register's
  54   // use/def lists.
  55   if (MachineInstr *MI = getParent())
  56     if (MachineBasicBlock *MBB = MI->getParent())
  57       if (MachineFunction *MF = MBB->getParent()) {
  58         MachineRegisterInfo &MRI = MF->getRegInfo();
  59         MRI.removeRegOperandFromUseList(this);
  60         SmallContents.RegNo = Reg;
  61         MRI.addRegOperandToUseList(this);
  62         return;
  63       }
  64
  65   // Otherwise, just change the register, no problem.  :)
  66   SmallContents.RegNo = Reg;
  67 }
  68
  69 void MachineOperand::substVirtReg(unsigned Reg, unsigned SubIdx,
  70                                   const TargetRegisterInfo &TRI) {
  71   assert(TargetRegisterInfo::isVirtualRegister(Reg));
  72   if (SubIdx && getSubReg())
  73     SubIdx = TRI.composeSubRegIndices(SubIdx, getSubReg());
  74   setReg(Reg);
  75   if (SubIdx)
  76     setSubReg(SubIdx);
  77 }
  78
  79 void MachineOperand::substPhysReg(unsigned Reg, const TargetRegisterInfo &TRI) {
  80   assert(TargetRegisterInfo::isPhysicalRegister(Reg));
  81   if (getSubReg()) {
  82     Reg = TRI.getSubReg(Reg, getSubReg());
  83     // Note that getSubReg() may return 0 if the sub-register doesn't exist.
  84     // That won't happen in legal code.
  85     setSubReg(0);
  86   }
  87   setReg(Reg);
  88 }
  89
  90 /// Change a def to a use, or a use to a def.
  91 void MachineOperand::setIsDef(bool Val) {
  92   assert(isReg() && "Wrong MachineOperand accessor");
  93   assert((!Val || !isDebug()) && "Marking a debug operation as def");
  94   if (IsDef == Val)
  95     return;
  96   // MRI may keep uses and defs in different list positions.
  97   if (MachineInstr *MI = getParent())
  98     if (MachineBasicBlock *MBB = MI->getParent())
  99       if (MachineFunction *MF = MBB->getParent()) {
 100         MachineRegisterInfo &MRI = MF->getRegInfo();
 101         MRI.removeRegOperandFromUseList(this);
 102         IsDef = Val;
 103         MRI.addRegOperandToUseList(this);
 104         return;
 105       }
 106   IsDef = Val;
 107 }
 108
 109 /// ChangeToImmediate - Replace this operand with a new immediate operand of
 110 /// the specified value.  If an operand is known to be an immediate already,
 111 /// the setImm method should be used.
 112 void MachineOperand::ChangeToImmediate(int64_t ImmVal) {
 113   assert((!isReg() || !isTied()) && "Cannot change a tied operand into an imm");
 114   // If this operand is currently a register operand, and if this is in a
 115   // function, deregister the operand from the register's use/def list.
 116   if (isReg() && isOnRegUseList())
 117     if (MachineInstr *MI = getParent())
 118       if (MachineBasicBlock *MBB = MI->getParent())
 119         if (MachineFunction *MF = MBB->getParent())
 120           MF->getRegInfo().removeRegOperandFromUseList(this);
 121
 122   OpKind = MO_Immediate;
 123   Contents.ImmVal = ImmVal;
 124 }
 125
 126 /// ChangeToRegister - Replace this operand with a new register operand of
 127 /// the specified value.  If an operand is known to be an register already,
 128 /// the setReg method should be used.
 129 void MachineOperand::ChangeToRegister(unsigned Reg, bool isDef, bool isImp,
 130                                       bool isKill, bool isDead, bool isUndef,
 131                                       bool isDebug) {
 132   MachineRegisterInfo *RegInfo = 0;
 133   if (MachineInstr *MI = getParent())
 134     if (MachineBasicBlock *MBB = MI->getParent())
 135       if (MachineFunction *MF = MBB->getParent())
 136         RegInfo = &MF->getRegInfo();
 137   // If this operand is already a register operand, remove it from the
 138   // register's use/def lists.
 139   bool WasReg = isReg();
 140   if (RegInfo && WasReg)
 141     RegInfo->removeRegOperandFromUseList(this);
 142
 143   // Change this to a register and set the reg#.
 144   OpKind = MO_Register;
 145   SmallContents.RegNo = Reg;
 146   SubReg_TargetFlags = 0;
 147   IsDef = isDef;
 148   IsImp = isImp;
 149   IsKill = isKill;
 150   IsDead = isDead;
 151   IsUndef = isUndef;
 152   IsInternalRead = false;
 153   IsEarlyClobber = false;
 154   IsDebug = isDebug;
 155   // Ensure isOnRegUseList() returns false.
 156   Contents.Reg.Prev = 0;
 157   // Preserve the tie when the operand was already a register.
 158   if (!WasReg)
 159     TiedTo = 0;
 160
 161   // If this operand is embedded in a function, add the operand to the
 162   // register's use/def list.
 163   if (RegInfo)
 164     RegInfo->addRegOperandToUseList(this);
 165 }
 166
 167 /// isIdenticalTo - Return true if this operand is identical to the specified
 168 /// operand. Note that this should stay in sync with the hash_value overload
 169 /// below.
 170 bool MachineOperand::isIdenticalTo(const MachineOperand &Other) const {
 171   if (getType() != Other.getType() ||
 172       getTargetFlags() != Other.getTargetFlags())
 173     return false;
 174
 175   switch (getType()) {
 176   case MachineOperand::MO_Register:
 177     return getReg() == Other.getReg() && isDef() == Other.isDef() &&
 178            getSubReg() == Other.getSubReg();
 179   case MachineOperand::MO_Immediate:
 180     return getImm() == Other.getImm();
 181   case MachineOperand::MO_CImmediate:
 182     return getCImm() == Other.getCImm();
 183   case MachineOperand::MO_FPImmediate:
 184     return getFPImm() == Other.getFPImm();
 185   case MachineOperand::MO_MachineBasicBlock:
 186     return getMBB() == Other.getMBB();
 187   case MachineOperand::MO_FrameIndex:
 188     return getIndex() == Other.getIndex();
 189   case MachineOperand::MO_ConstantPoolIndex:
 190   case MachineOperand::MO_TargetIndex:
 191     return getIndex() == Other.getIndex() && getOffset() == Other.getOffset();
 192   case MachineOperand::MO_JumpTableIndex:
 193     return getIndex() == Other.getIndex();
 194   case MachineOperand::MO_GlobalAddress:
 195     return getGlobal() == Other.getGlobal() && getOffset() == Other.getOffset();
 196   case MachineOperand::MO_ExternalSymbol:
 197     return !strcmp(getSymbolName(), Other.getSymbolName()) &&
 198            getOffset() == Other.getOffset();
 199   case MachineOperand::MO_BlockAddress:
 200     return getBlockAddress() == Other.getBlockAddress() &&
 201            getOffset() == Other.getOffset();
 202   case MO_RegisterMask:
 203     return getRegMask() == Other.getRegMask();
 204   case MachineOperand::MO_MCSymbol:
 205     return getMCSymbol() == Other.getMCSymbol();
 206   case MachineOperand::MO_Metadata:
 207     return getMetadata() == Other.getMetadata();
 208   }
 209   llvm_unreachable("Invalid machine operand type");
 210 }
 211
 212 // Note: this must stay exactly in sync with isIdenticalTo above.
 213 hash_code llvm::hash_value(const MachineOperand &MO) {
 214   switch (MO.getType()) {
 215   case MachineOperand::MO_Register:
 216     // Register operands don't have target flags.
 217     return hash_combine(MO.getType(), MO.getReg(), MO.getSubReg(), MO.isDef());
 218   case MachineOperand::MO_Immediate:
 219     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getImm());
 220   case MachineOperand::MO_CImmediate:
 221     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getCImm());
 222   case MachineOperand::MO_FPImmediate:
 223     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getFPImm());
 224   case MachineOperand::MO_MachineBasicBlock:
 225     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getMBB());
 226   case MachineOperand::MO_FrameIndex:
 227     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getIndex());
 228   case MachineOperand::MO_ConstantPoolIndex:
 229   case MachineOperand::MO_TargetIndex:
 230     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getIndex(),
 231                         MO.getOffset());
 232   case MachineOperand::MO_JumpTableIndex:
 233     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getIndex());
 234   case MachineOperand::MO_ExternalSymbol:
 235     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getOffset(),
 236                         MO.getSymbolName());
 237   case MachineOperand::MO_GlobalAddress:
 238     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getGlobal(),
 239                         MO.getOffset());
 240   case MachineOperand::MO_BlockAddress:
 241     return hash_combine(MO.getType(), MO.getTargetFlags(),
 242                         MO.getBlockAddress(), MO.getOffset());
 243   case MachineOperand::MO_RegisterMask:
 244     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getRegMask());
 245   case MachineOperand::MO_Metadata:
 246     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getMetadata());
 247   case MachineOperand::MO_MCSymbol:
 248     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getMCSymbol());
 249   }
 250   llvm_unreachable("Invalid machine operand type");
 251 }
 252
 253 /// print - Print the specified machine operand.
 254 ///
 255 void MachineOperand::print(raw_ostream &OS, const TargetMachine *TM) const {
 256   // If the instruction is embedded into a basic block, we can find the
 257   // target info for the instruction.
 258   if (!TM)
 259     if (const MachineInstr *MI = getParent())
 260       if (const MachineBasicBlock *MBB = MI->getParent())
 261         if (const MachineFunction *MF = MBB->getParent())
 262           TM = &MF->getTarget();
 263   const TargetRegisterInfo *TRI = TM ? TM->getRegisterInfo() : 0;
 264
 265   switch (getType()) {
 266   case MachineOperand::MO_Register:
 267     OS << PrintReg(getReg(), TRI, getSubReg());
 268
 269     if (isDef() || isKill() || isDead() || isImplicit() || isUndef() ||
 270         isInternalRead() || isEarlyClobber() || isTied()) {
 271       OS << '<';
 272       bool NeedComma = false;
 273       if (isDef()) {
 274         if (NeedComma) OS << ',';
 275         if (isEarlyClobber())
 276           OS << "earlyclobber,";
 277         if (isImplicit())
 278           OS << "imp-";
 279         OS << "def";
 280         NeedComma = true;
 281         // <def,read-undef> only makes sense when getSubReg() is set.
 282         // Don't clutter the output otherwise.
 283         if (isUndef() && getSubReg())
 284           OS << ",read-undef";
 285       } else if (isImplicit()) {
 286           OS << "imp-use";
 287           NeedComma = true;
 288       }
 289
 290       if (isKill()) {
 291         if (NeedComma) OS << ',';
 292         OS << "kill";
 293         NeedComma = true;
 294       }
 295       if (isDead()) {
 296         if (NeedComma) OS << ',';
 297         OS << "dead";
 298         NeedComma = true;
 299       }
 300       if (isUndef() && isUse()) {
 301         if (NeedComma) OS << ',';
 302         OS << "undef";
 303         NeedComma = true;
 304       }
 305       if (isInternalRead()) {
 306         if (NeedComma) OS << ',';
 307         OS << "internal";
 308         NeedComma = true;
 309       }
 310       if (isTied()) {
 311         if (NeedComma) OS << ',';
 312         OS << "tied";
 313         if (TiedTo != 15)
 314           OS << unsigned(TiedTo - 1);
 315         NeedComma = true;
 316       }
 317       OS << '>';
 318     }
 319     break;
 320   case MachineOperand::MO_Immediate:
 321     OS << getImm();
 322     break;
 323   case MachineOperand::MO_CImmediate:
 324     getCImm()->getValue().print(OS, false);
 325     break;
 326   case MachineOperand::MO_FPImmediate:
 327     if (getFPImm()->getType()->isFloatTy())
 328       OS << getFPImm()->getValueAPF().convertToFloat();
 329     else
 330       OS << getFPImm()->getValueAPF().convertToDouble();
 331     break;
 332   case MachineOperand::MO_MachineBasicBlock:
 333     OS << "<BB#" << getMBB()->getNumber() << ">";
 334     break;
 335   case MachineOperand::MO_FrameIndex:
 336     OS << "<fi#" << getIndex() << '>';
 337     break;
 338   case MachineOperand::MO_ConstantPoolIndex:
 339     OS << "<cp#" << getIndex();
 340     if (getOffset()) OS << "+" << getOffset();
 341     OS << '>';
 342     break;
 343   case MachineOperand::MO_TargetIndex:
 344     OS << "<ti#" << getIndex();
 345     if (getOffset()) OS << "+" << getOffset();
 346     OS << '>';
 347     break;
 348   case MachineOperand::MO_JumpTableIndex:
 349     OS << "<jt#" << getIndex() << '>';
 350     break;
 351   case MachineOperand::MO_GlobalAddress:
 352     OS << "<ga:";
 353     WriteAsOperand(OS, getGlobal(), /*PrintType=*/false);
 354     if (getOffset()) OS << "+" << getOffset();
 355     OS << '>';
 356     break;
 357   case MachineOperand::MO_ExternalSymbol:
 358     OS << "<es:" << getSymbolName();
 359     if (getOffset()) OS << "+" << getOffset();
 360     OS << '>';
 361     break;
 362   case MachineOperand::MO_BlockAddress:
 363     OS << '<';
 364     WriteAsOperand(OS, getBlockAddress(), /*PrintType=*/false);
 365     if (getOffset()) OS << "+" << getOffset();
 366     OS << '>';
 367     break;
 368   case MachineOperand::MO_RegisterMask:
 369     OS << "<regmask>";
 370     break;
 371   case MachineOperand::MO_Metadata:
 372     OS << '<';
 373     WriteAsOperand(OS, getMetadata(), /*PrintType=*/false);
 374     OS << '>';
 375     break;
 376   case MachineOperand::MO_MCSymbol:
 377     OS << "<MCSym=" << *getMCSymbol() << '>';
 378     break;
 379   }
 380
 381   if (unsigned TF = getTargetFlags())
 382     OS << "[TF=" << TF << ']';
 383 }
 384
 385 //===----------------------------------------------------------------------===//
 386 // MachineMemOperand Implementation
 387 //===----------------------------------------------------------------------===//
 388
 389 /// getAddrSpace - Return the LLVM IR address space number that this pointer
 390 /// points into.
 391 unsigned MachinePointerInfo::getAddrSpace() const {
 392   if (V == 0) return 0;
 393   return cast<PointerType>(V->getType())->getAddressSpace();
 394 }
 395
 396 /// getConstantPool - Return a MachinePointerInfo record that refers to the
 397 /// constant pool.
 398 MachinePointerInfo MachinePointerInfo::getConstantPool() {
 399   return MachinePointerInfo(PseudoSourceValue::getConstantPool());
 400 }
 401
 402 /// getFixedStack - Return a MachinePointerInfo record that refers to the
 403 /// the specified FrameIndex.
 404 MachinePointerInfo MachinePointerInfo::getFixedStack(int FI, int64_t offset) {
 405   return MachinePointerInfo(PseudoSourceValue::getFixedStack(FI), offset);
 406 }
 407
 408 MachinePointerInfo MachinePointerInfo::getJumpTable() {
 409   return MachinePointerInfo(PseudoSourceValue::getJumpTable());
 410 }
 411
 412 MachinePointerInfo MachinePointerInfo::getGOT() {
 413   return MachinePointerInfo(PseudoSourceValue::getGOT());
 414 }
 415
 416 MachinePointerInfo MachinePointerInfo::getStack(int64_t Offset) {
 417   return MachinePointerInfo(PseudoSourceValue::getStack(), Offset);
 418 }
 419
 420 MachineMemOperand::MachineMemOperand(MachinePointerInfo ptrinfo, unsigned f,
 421                                      uint64_t s, unsigned int a,
 422                                      const MDNode *TBAAInfo,
 423                                      const MDNode *Ranges)
 424   : PtrInfo(ptrinfo), Size(s),
 425     Flags((f & ((1 << MOMaxBits) - 1)) | ((Log2_32(a) + 1) << MOMaxBits)),
 426     TBAAInfo(TBAAInfo), Ranges(Ranges) {
 427   assert((PtrInfo.V == 0 || isa<PointerType>(PtrInfo.V->getType())) &&
 428          "invalid pointer value");
 429   assert(getBaseAlignment() == a && "Alignment is not a power of 2!");
 430   assert((isLoad() || isStore()) && "Not a load/store!");
 431 }
 432
 433 /// Profile - Gather unique data for the object.
 434 ///
 435 void MachineMemOperand::Profile(FoldingSetNodeID &ID) const {
 436   ID.AddInteger(getOffset());
 437   ID.AddInteger(Size);
 438   ID.AddPointer(getValue());
 439   ID.AddInteger(Flags);
 440 }
 441
 442 void MachineMemOperand::refineAlignment(const MachineMemOperand *MMO) {
 443   // The Value and Offset may differ due to CSE. But the flags and size
 444   // should be the same.
 445   assert(MMO->getFlags() == getFlags() && "Flags mismatch!");
 446   assert(MMO->getSize() == getSize() && "Size mismatch!");
 447
 448   if (MMO->getBaseAlignment() >= getBaseAlignment()) {
 449     // Update the alignment value.
 450     Flags = (Flags & ((1 << MOMaxBits) - 1)) |
 451       ((Log2_32(MMO->getBaseAlignment()) + 1) << MOMaxBits);
 452     // Also update the base and offset, because the new alignment may
 453     // not be applicable with the old ones.
 454     PtrInfo = MMO->PtrInfo;
 455   }
 456 }
 457
 458 /// getAlignment - Return the minimum known alignment in bytes of the
 459 /// actual memory reference.
 460 uint64_t MachineMemOperand::getAlignment() const {
 461   return MinAlign(getBaseAlignment(), getOffset());
 462 }
 463
 464 raw_ostream &llvm::operator<<(raw_ostream &OS, const MachineMemOperand &MMO) {
 465   assert((MMO.isLoad() || MMO.isStore()) &&
 466          "SV has to be a load, store or both.");
 467
 468   if (MMO.isVolatile())
 469     OS << "Volatile ";
 470
 471   if (MMO.isLoad())
 472     OS << "LD";
 473   if (MMO.isStore())
 474     OS << "ST";
 475   OS << MMO.getSize();
 476
 477   // Print the address information.
 478   OS << "[";
 479   if (!MMO.getValue())
 480     OS << "<unknown>";
 481   else
 482     WriteAsOperand(OS, MMO.getValue(), /*PrintType=*/false);
 483
 484   // If the alignment of the memory reference itself differs from the alignment
 485   // of the base pointer, print the base alignment explicitly, next to the base
 486   // pointer.
 487   if (MMO.getBaseAlignment() != MMO.getAlignment())
 488     OS << "(align=" << MMO.getBaseAlignment() << ")";
 489
 490   if (MMO.getOffset() != 0)
 491     OS << "+" << MMO.getOffset();
 492   OS << "]";
 493
 494   // Print the alignment of the reference.
 495   if (MMO.getBaseAlignment() != MMO.getAlignment() ||
 496       MMO.getBaseAlignment() != MMO.getSize())
 497     OS << "(align=" << MMO.getAlignment() << ")";
 498
 499   // Print TBAA info.
 500   if (const MDNode *TBAAInfo = MMO.getTBAAInfo()) {
 501     OS << "(tbaa=";
 502     if (TBAAInfo->getNumOperands() > 0)
 503       WriteAsOperand(OS, TBAAInfo->getOperand(0), /*PrintType=*/false);
 504     else
 505       OS << "<unknown>";
 506     OS << ")";
 507   }
 508
 509   // Print nontemporal info.
 510   if (MMO.isNonTemporal())
 511     OS << "(nontemporal)";
 512
 513   return OS;
 514 }
 515
 516 //===----------------------------------------------------------------------===//
 517 // MachineInstr Implementation
 518 //===----------------------------------------------------------------------===//
 519
 520 void MachineInstr::addImplicitDefUseOperands(MachineFunction &MF) {
 521   if (MCID->ImplicitDefs)
 522     for (const uint16_t *ImpDefs = MCID->getImplicitDefs(); *ImpDefs; ++ImpDefs)
 523       addOperand(MF, MachineOperand::CreateReg(*ImpDefs, true, true));
 524   if (MCID->ImplicitUses)
 525     for (const uint16_t *ImpUses = MCID->getImplicitUses(); *ImpUses; ++ImpUses)
 526       addOperand(MF, MachineOperand::CreateReg(*ImpUses, false, true));
 527 }
 528
 529 /// MachineInstr ctor - This constructor creates a MachineInstr and adds the
 530 /// implicit operands. It reserves space for the number of operands specified by
 531 /// the MCInstrDesc.
 532 MachineInstr::MachineInstr(MachineFunction &MF, const MCInstrDesc &tid,
 533                            const DebugLoc dl, bool NoImp)
 534   : MCID(&tid), Parent(0), Operands(0), NumOperands(0),
 535     Flags(0), AsmPrinterFlags(0),
 536     NumMemRefs(0), MemRefs(0), debugLoc(dl) {
 537   // Reserve space for the expected number of operands.
 538   if (unsigned NumOps = MCID->getNumOperands() +
 539     MCID->getNumImplicitDefs() + MCID->getNumImplicitUses()) {
 540     CapOperands = OperandCapacity::get(NumOps);
 541     Operands = MF.allocateOperandArray(CapOperands);
 542   }
 543
 544   if (!NoImp)
 545     addImplicitDefUseOperands(MF);
 546 }
 547
 548 /// MachineInstr ctor - Copies MachineInstr arg exactly
 549 ///
 550 MachineInstr::MachineInstr(MachineFunction &MF, const MachineInstr &MI)
 551   : MCID(&MI.getDesc()), Parent(0), Operands(0), NumOperands(0),
 552     Flags(0), AsmPrinterFlags(0),
 553     NumMemRefs(MI.NumMemRefs), MemRefs(MI.MemRefs),
 554     debugLoc(MI.getDebugLoc()) {
 555   CapOperands = OperandCapacity::get(MI.getNumOperands());
 556   Operands = MF.allocateOperandArray(CapOperands);
 557
 558   // Copy operands.
 559   for (unsigned i = 0; i != MI.getNumOperands(); ++i)
 560     addOperand(MF, MI.getOperand(i));
 561
 562   // Copy all the sensible flags.
 563   setFlags(MI.Flags);
 564 }
 565
 566 /// getRegInfo - If this instruction is embedded into a MachineFunction,
 567 /// return the MachineRegisterInfo object for the current function, otherwise
 568 /// return null.
 569 MachineRegisterInfo *MachineInstr::getRegInfo() {
 570   if (MachineBasicBlock *MBB = getParent())
 571     return &MBB->getParent()->getRegInfo();
 572   return 0;
 573 }
 574
 575 /// RemoveRegOperandsFromUseLists - Unlink all of the register operands in
 576 /// this instruction from their respective use lists.  This requires that the
 577 /// operands already be on their use lists.
 578 void MachineInstr::RemoveRegOperandsFromUseLists(MachineRegisterInfo &MRI) {
 579   for (unsigned i = 0, e = getNumOperands(); i != e; ++i)
 580     if (Operands[i].isReg())
 581       MRI.removeRegOperandFromUseList(&Operands[i]);
 582 }
 583
 584 /// AddRegOperandsToUseLists - Add all of the register operands in
 585 /// this instruction from their respective use lists.  This requires that the
 586 /// operands not be on their use lists yet.
 587 void MachineInstr::AddRegOperandsToUseLists(MachineRegisterInfo &MRI) {
 588   for (unsigned i = 0, e = getNumOperands(); i != e; ++i)
 589     if (Operands[i].isReg())
 590       MRI.addRegOperandToUseList(&Operands[i]);
 591 }
 592
 593 void MachineInstr::addOperand(const MachineOperand &Op) {
 594   MachineBasicBlock *MBB = getParent();
 595   assert(MBB && "Use MachineInstrBuilder to add operands to dangling instrs");
 596   MachineFunction *MF = MBB->getParent();
 597   assert(MF && "Use MachineInstrBuilder to add operands to dangling instrs");
 598   addOperand(*MF, Op);
 599 }
 600
 601 /// Move NumOps MachineOperands from Src to Dst, with support for overlapping
 602 /// ranges. If MRI is non-null also update use-def chains.
 603 static void moveOperands(MachineOperand *Dst, MachineOperand *Src,
 604                          unsigned NumOps, MachineRegisterInfo *MRI) {
 605   if (MRI)
 606     return MRI->moveOperands(Dst, Src, NumOps);
 607
 608   // Here it would be convenient to call memmove, so that isn't allowed because
 609   // MachineOperand has a constructor and so isn't a POD type.
 610   if (Dst < Src)
 611     for (unsigned i = 0; i != NumOps; ++i)
 612       new (Dst + i) MachineOperand(Src[i]);
 613   else
 614     for (unsigned i = NumOps; i ; --i)
 615       new (Dst + i - 1) MachineOperand(Src[i - 1]);
 616 }
 617
 618 /// addOperand - Add the specified operand to the instruction.  If it is an
 619 /// implicit operand, it is added to the end of the operand list.  If it is
 620 /// an explicit operand it is added at the end of the explicit operand list
 621 /// (before the first implicit operand).
 622 void MachineInstr::addOperand(MachineFunction &MF, const MachineOperand &Op) {
 623   assert(MCID && "Cannot add operands before providing an instr descriptor");
 624
 625   // Check if we're adding one of our existing operands.
 626   if (&Op >= Operands && &Op < Operands + NumOperands) {
 627     // This is unusual: MI->addOperand(MI->getOperand(i)).
 628     // If adding Op requires reallocating or moving existing operands around,
 629     // the Op reference could go stale. Support it by copying Op.
 630     MachineOperand CopyOp(Op);
 631     return addOperand(MF, CopyOp);
 632   }
 633
 634   // Find the insert location for the new operand.  Implicit registers go at
 635   // the end, everything else goes before the implicit regs.
 636   //
 637   // FIXME: Allow mixed explicit and implicit operands on inline asm.
 638   // InstrEmitter::EmitSpecialNode() is marking inline asm clobbers as
 639   // implicit-defs, but they must not be moved around.  See the FIXME in
 640   // InstrEmitter.cpp.
 641   unsigned OpNo = getNumOperands();
 642   bool isImpReg = Op.isReg() && Op.isImplicit();
 643   if (!isImpReg && !isInlineAsm()) {
 644     while (OpNo && Operands[OpNo-1].isReg() && Operands[OpNo-1].isImplicit()) {
 645       --OpNo;
 646       assert(!Operands[OpNo].isTied() && "Cannot move tied operands");
 647     }
 648   }
 649
 650   bool isMetaDataOp = Op.getType() == MachineOperand::MO_Metadata;
 651   // OpNo now points as the desired insertion point.  Unless this is a variadic
 652   // instruction, only implicit regs are allowed beyond MCID->getNumOperands().
 653   // RegMask operands go between the explicit and implicit operands.
 654   assert((isImpReg || Op.isRegMask() || MCID->isVariadic() ||
 655           OpNo < MCID->getNumOperands() || isMetaDataOp) &&
 656          "Trying to add an operand to a machine instr that is already done!");
 657
 658   MachineRegisterInfo *MRI = getRegInfo();
 659
 660   // Determine if the Operands array needs to be reallocated.
 661   // Save the old capacity and operand array.
 662   OperandCapacity OldCap = CapOperands;
 663   MachineOperand *OldOperands = Operands;
 664   if (!OldOperands || OldCap.getSize() == getNumOperands()) {
 665     CapOperands = OldOperands ? OldCap.getNext() : OldCap.get(1);
 666     Operands = MF.allocateOperandArray(CapOperands);
 667     // Move the operands before the insertion point.
 668     if (OpNo)
 669       moveOperands(Operands, OldOperands, OpNo, MRI);
 670   }
 671
 672   // Move the operands following the insertion point.
 673   if (OpNo != NumOperands)
 674     moveOperands(Operands + OpNo + 1, OldOperands + OpNo, NumOperands - OpNo,
 675                  MRI);
 676   ++NumOperands;
 677
 678   // Deallocate the old operand array.
 679   if (OldOperands != Operands && OldOperands)
 680     MF.deallocateOperandArray(OldCap, OldOperands);
 681
 682   // Copy Op into place. It still needs to be inserted into the MRI use lists.
 683   MachineOperand *NewMO = new (Operands + OpNo) MachineOperand(Op);
 684   NewMO->ParentMI = this;
 685
 686   // When adding a register operand, tell MRI about it.
 687   if (NewMO->isReg()) {
 688     // Ensure isOnRegUseList() returns false, regardless of Op's status.
 689     NewMO->Contents.Reg.Prev = 0;
 690     // Ignore existing ties. This is not a property that can be copied.
 691     NewMO->TiedTo = 0;
 692     // Add the new operand to MRI, but only for instructions in an MBB.
 693     if (MRI)
 694       MRI->addRegOperandToUseList(NewMO);
 695     // The MCID operand information isn't accurate until we start adding
 696     // explicit operands. The implicit operands are added first, then the
 697     // explicits are inserted before them.
 698     if (!isImpReg) {
 699       // Tie uses to defs as indicated in MCInstrDesc.
 700       if (NewMO->isUse()) {
 701         int DefIdx = MCID->getOperandConstraint(OpNo, MCOI::TIED_TO);
 702         if (DefIdx != -1)
 703           tieOperands(DefIdx, OpNo);
 704       }
 705       // If the register operand is flagged as early, mark the operand as such.
 706       if (MCID->getOperandConstraint(OpNo, MCOI::EARLY_CLOBBER) != -1)
 707         NewMO->setIsEarlyClobber(true);
 708     }
 709   }
 710 }
 711
 712 /// RemoveOperand - Erase an operand  from an instruction, leaving it with one
 713 /// fewer operand than it started with.
 714 ///
 715 void MachineInstr::RemoveOperand(unsigned OpNo) {
 716   assert(OpNo < getNumOperands() && "Invalid operand number");
 717   untieRegOperand(OpNo);
 718
 719 #ifndef NDEBUG
 720   // Moving tied operands would break the ties.
 721   for (unsigned i = OpNo + 1, e = getNumOperands(); i != e; ++i)
 722     if (Operands[i].isReg())
 723       assert(!Operands[i].isTied() && "Cannot move tied operands");
 724 #endif
 725
 726   MachineRegisterInfo *MRI = getRegInfo();
 727   if (MRI && Operands[OpNo].isReg())
 728     MRI->removeRegOperandFromUseList(Operands + OpNo);
 729
 730   // Don't call the MachineOperand destructor. A lot of this code depends on
 731   // MachineOperand having a trivial destructor anyway, and adding a call here
 732   // wouldn't make it 'destructor-correct'.
 733
 734   if (unsigned N = NumOperands - 1 - OpNo)
 735     moveOperands(Operands + OpNo, Operands + OpNo + 1, N, MRI);
 736   --NumOperands;
 737 }
 738
 739 /// addMemOperand - Add a MachineMemOperand to the machine instruction.
 740 /// This function should be used only occasionally. The setMemRefs function
 741 /// is the primary method for setting up a MachineInstr's MemRefs list.
 742 void MachineInstr::addMemOperand(MachineFunction &MF,
 743                                  MachineMemOperand *MO) {
 744   mmo_iterator OldMemRefs = MemRefs;
 745   unsigned OldNumMemRefs = NumMemRefs;
 746
 747   unsigned NewNum = NumMemRefs + 1;
 748   mmo_iterator NewMemRefs = MF.allocateMemRefsArray(NewNum);
 749
 750   std::copy(OldMemRefs, OldMemRefs + OldNumMemRefs, NewMemRefs);
 751   NewMemRefs[NewNum - 1] = MO;
 752   setMemRefs(NewMemRefs, NewMemRefs + NewNum);
 753 }
 754
 755 bool MachineInstr::hasPropertyInBundle(unsigned Mask, QueryType Type) const {
 756   assert(!isBundledWithPred() && "Must be called on bundle header");
 757   for (MachineBasicBlock::const_instr_iterator MII = this;; ++MII) {
 758     if (MII->getDesc().getFlags() & Mask) {
 759       if (Type == AnyInBundle)
 760         return true;
 761     } else {
 762       if (Type == AllInBundle && !MII->isBundle())
 763         return false;
 764     }
 765     // This was the last instruction in the bundle.
 766     if (!MII->isBundledWithSucc())
 767       return Type == AllInBundle;
 768   }
 769 }
 770
 771 bool MachineInstr::isIdenticalTo(const MachineInstr *Other,
 772                                  MICheckType Check) const {
 773   // If opcodes or number of operands are not the same then the two
 774   // instructions are obviously not identical.
 775   if (Other->getOpcode() != getOpcode() ||
 776       Other->getNumOperands() != getNumOperands())
 777     return false;
 778
 779   if (isBundle()) {
 780     // Both instructions are bundles, compare MIs inside the bundle.
 781     MachineBasicBlock::const_instr_iterator I1 = *this;
 782     MachineBasicBlock::const_instr_iterator E1 = getParent()->instr_end();
 783     MachineBasicBlock::const_instr_iterator I2 = *Other;
 784     MachineBasicBlock::const_instr_iterator E2= Other->getParent()->instr_end();
 785     while (++I1 != E1 && I1->isInsideBundle()) {
 786       ++I2;
 787       if (I2 == E2 || !I2->isInsideBundle() || !I1->isIdenticalTo(I2, Check))
 788         return false;
 789     }
 790   }
 791
 792   // Check operands to make sure they match.
 793   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
 794     const MachineOperand &MO = getOperand(i);
 795     const MachineOperand &OMO = Other->getOperand(i);
 796     if (!MO.isReg()) {
 797       if (!MO.isIdenticalTo(OMO))
 798         return false;
 799       continue;
 800     }
 801
 802     // Clients may or may not want to ignore defs when testing for equality.
 803     // For example, machine CSE pass only cares about finding common
 804     // subexpressions, so it's safe to ignore virtual register defs.
 805     if (MO.isDef()) {
 806       if (Check == IgnoreDefs)
 807         continue;
 808       else if (Check == IgnoreVRegDefs) {
 809         if (TargetRegisterInfo::isPhysicalRegister(MO.getReg()) ||
 810             TargetRegisterInfo::isPhysicalRegister(OMO.getReg()))
 811           if (MO.getReg() != OMO.getReg())
 812             return false;
 813       } else {
 814         if (!MO.isIdenticalTo(OMO))
 815           return false;
 816         if (Check == CheckKillDead && MO.isDead() != OMO.isDead())
 817           return false;
 818       }
 819     } else {
 820       if (!MO.isIdenticalTo(OMO))
 821         return false;
 822       if (Check == CheckKillDead && MO.isKill() != OMO.isKill())
 823         return false;
 824     }
 825   }
 826   // If DebugLoc does not match then two dbg.values are not identical.
 827   if (isDebugValue())
 828     if (!getDebugLoc().isUnknown() && !Other->getDebugLoc().isUnknown()
 829         && getDebugLoc() != Other->getDebugLoc())
 830       return false;
 831   return true;
 832 }
 833
 834 MachineInstr *MachineInstr::removeFromParent() {
 835   assert(getParent() && "Not embedded in a basic block!");
 836   return getParent()->remove(this);
 837 }
 838
 839 MachineInstr *MachineInstr::removeFromBundle() {
 840   assert(getParent() && "Not embedded in a basic block!");
 841   return getParent()->remove_instr(this);
 842 }
 843
 844 void MachineInstr::eraseFromParent() {
 845   assert(getParent() && "Not embedded in a basic block!");
 846   getParent()->erase(this);
 847 }
 848
 849 void MachineInstr::eraseFromBundle() {
 850   assert(getParent() && "Not embedded in a basic block!");
 851   getParent()->erase_instr(this);
 852 }
 853
 854 /// getNumExplicitOperands - Returns the number of non-implicit operands.
 855 ///
 856 unsigned MachineInstr::getNumExplicitOperands() const {
 857   unsigned NumOperands = MCID->getNumOperands();
 858   if (!MCID->isVariadic())
 859     return NumOperands;
 860
 861   for (unsigned i = NumOperands, e = getNumOperands(); i != e; ++i) {
 862     const MachineOperand &MO = getOperand(i);
 863     if (!MO.isReg() || !MO.isImplicit())
 864       NumOperands++;
 865   }
 866   return NumOperands;
 867 }
 868
 869 void MachineInstr::bundleWithPred() {
 870   assert(!isBundledWithPred() && "MI is already bundled with its predecessor");
 871   setFlag(BundledPred);
 872   MachineBasicBlock::instr_iterator Pred = this;
 873   --Pred;
 874   assert(!Pred->isBundledWithSucc() && "Inconsistent bundle flags");
 875   Pred->setFlag(BundledSucc);
 876 }
 877
 878 void MachineInstr::bundleWithSucc() {
 879   assert(!isBundledWithSucc() && "MI is already bundled with its successor");
 880   setFlag(BundledSucc);
 881   MachineBasicBlock::instr_iterator Succ = this;
 882   ++Succ;
 883   assert(!Succ->isBundledWithPred() && "Inconsistent bundle flags");
 884   Succ->setFlag(BundledPred);
 885 }
 886
 887 void MachineInstr::unbundleFromPred() {
 888   assert(isBundledWithPred() && "MI isn't bundled with its predecessor");
 889   clearFlag(BundledPred);
 890   MachineBasicBlock::instr_iterator Pred = this;
 891   --Pred;
 892   assert(Pred->isBundledWithSucc() && "Inconsistent bundle flags");
 893   Pred->clearFlag(BundledSucc);
 894 }
 895
 896 void MachineInstr::unbundleFromSucc() {
 897   assert(isBundledWithSucc() && "MI isn't bundled with its successor");
 898   clearFlag(BundledSucc);
 899   MachineBasicBlock::instr_iterator Succ = this;
 900   ++Succ;
 901   assert(Succ->isBundledWithPred() && "Inconsistent bundle flags");
 902   Succ->clearFlag(BundledPred);
 903 }
 904
 905 bool MachineInstr::isStackAligningInlineAsm() const {
 906   if (isInlineAsm()) {
 907     unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
 908     if (ExtraInfo & InlineAsm::Extra_IsAlignStack)
 909       return true;
 910   }
 911   return false;
 912 }
 913
 914 InlineAsm::AsmDialect MachineInstr::getInlineAsmDialect() const {
 915   assert(isInlineAsm() && "getInlineAsmDialect() only works for inline asms!");
 916   unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
 917   return InlineAsm::AsmDialect((ExtraInfo & InlineAsm::Extra_AsmDialect) != 0);
 918 }
 919
 920 int MachineInstr::findInlineAsmFlagIdx(unsigned OpIdx,
 921                                        unsigned *GroupNo) const {
 922   assert(isInlineAsm() && "Expected an inline asm instruction");
 923   assert(OpIdx < getNumOperands() && "OpIdx out of range");
 924
 925   // Ignore queries about the initial operands.
 926   if (OpIdx < InlineAsm::MIOp_FirstOperand)
 927     return -1;
 928
 929   unsigned Group = 0;
 930   unsigned NumOps;
 931   for (unsigned i = InlineAsm::MIOp_FirstOperand, e = getNumOperands(); i < e;
 932        i += NumOps) {
 933     const MachineOperand &FlagMO = getOperand(i);
 934     // If we reach the implicit register operands, stop looking.
 935     if (!FlagMO.isImm())
 936       return -1;
 937     NumOps = 1 + InlineAsm::getNumOperandRegisters(FlagMO.getImm());
 938     if (i + NumOps > OpIdx) {
 939       if (GroupNo)
 940         *GroupNo = Group;
 941       return i;
 942     }
 943     ++Group;
 944   }
 945   return -1;
 946 }
 947
 948 const TargetRegisterClass*
 949 MachineInstr::getRegClassConstraint(unsigned OpIdx,
 950                                     const TargetInstrInfo *TII,
 951                                     const TargetRegisterInfo *TRI) const {
 952   assert(getParent() && "Can't have an MBB reference here!");
 953   assert(getParent()->getParent() && "Can't have an MF reference here!");
 954   const MachineFunction &MF = *getParent()->getParent();
 955
 956   // Most opcodes have fixed constraints in their MCInstrDesc.
 957   if (!isInlineAsm())
 958     return TII->getRegClass(getDesc(), OpIdx, TRI, MF);
 959
 960   if (!getOperand(OpIdx).isReg())
 961     return NULL;
 962
 963   // For tied uses on inline asm, get the constraint from the def.
 964   unsigned DefIdx;
 965   if (getOperand(OpIdx).isUse() && isRegTiedToDefOperand(OpIdx, &DefIdx))
 966     OpIdx = DefIdx;
 967
 968   // Inline asm stores register class constraints in the flag word.
 969   int FlagIdx = findInlineAsmFlagIdx(OpIdx);
 970   if (FlagIdx < 0)
 971     return NULL;
 972
 973   unsigned Flag = getOperand(FlagIdx).getImm();
 974   unsigned RCID;
 975   if (InlineAsm::hasRegClassConstraint(Flag, RCID))
 976     return TRI->getRegClass(RCID);
 977
 978   // Assume that all registers in a memory operand are pointers.
 979   if (InlineAsm::getKind(Flag) == InlineAsm::Kind_Mem)
 980     return TRI->getPointerRegClass(MF);
 981
 982   return NULL;
 983 }
 984
 985 /// Return the number of instructions inside the MI bundle, not counting the
 986 /// header instruction.
 987 unsigned MachineInstr::getBundleSize() const {
 988   MachineBasicBlock::const_instr_iterator I = this;
 989   unsigned Size = 0;
 990   while (I->isBundledWithSucc())
 991     ++Size, ++I;
 992   return Size;
 993 }
 994
 995 /// findRegisterUseOperandIdx() - Returns the MachineOperand that is a use of
 996 /// the specific register or -1 if it is not found. It further tightens
 997 /// the search criteria to a use that kills the register if isKill is true.
 998 int MachineInstr::findRegisterUseOperandIdx(unsigned Reg, bool isKill,
 999                                           const TargetRegisterInfo *TRI) const {
1000   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1001     const MachineOperand &MO = getOperand(i);
1002     if (!MO.isReg() || !MO.isUse())
1003       continue;
1004     unsigned MOReg = MO.getReg();
1005     if (!MOReg)
1006       continue;
1007     if (MOReg == Reg ||
1008         (TRI &&
1009          TargetRegisterInfo::isPhysicalRegister(MOReg) &&
1010          TargetRegisterInfo::isPhysicalRegister(Reg) &&
1011          TRI->isSubRegister(MOReg, Reg)))
1012       if (!isKill || MO.isKill())
1013         return i;
1014   }
1015   return -1;
1016 }
1017
1018 /// readsWritesVirtualRegister - Return a pair of bools (reads, writes)
1019 /// indicating if this instruction reads or writes Reg. This also considers
1020 /// partial defines.
1021 std::pair<bool,bool>
1022 MachineInstr::readsWritesVirtualRegister(unsigned Reg,
1023                                          SmallVectorImpl<unsigned> *Ops) const {
1024   bool PartDef = false; // Partial redefine.
1025   bool FullDef = false; // Full define.
1026   bool Use = false;
1027
1028   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1029     const MachineOperand &MO = getOperand(i);
1030     if (!MO.isReg() || MO.getReg() != Reg)
1031       continue;
1032     if (Ops)
1033       Ops->push_back(i);
1034     if (MO.isUse())
1035       Use |= !MO.isUndef();
1036     else if (MO.getSubReg() && !MO.isUndef())
1037       // A partial <def,undef> doesn't count as reading the register.
1038       PartDef = true;
1039     else
1040       FullDef = true;
1041   }
1042   // A partial redefine uses Reg unless there is also a full define.
1043   return std::make_pair(Use || (PartDef && !FullDef), PartDef || FullDef);
1044 }
1045
1046 /// findRegisterDefOperandIdx() - Returns the operand index that is a def of
1047 /// the specified register or -1 if it is not found. If isDead is true, defs
1048 /// that are not dead are skipped. If TargetRegisterInfo is non-null, then it
1049 /// also checks if there is a def of a super-register.
1050 int
1051 MachineInstr::findRegisterDefOperandIdx(unsigned Reg, bool isDead, bool Overlap,
1052                                         const TargetRegisterInfo *TRI) const {
1053   bool isPhys = TargetRegisterInfo::isPhysicalRegister(Reg);
1054   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1055     const MachineOperand &MO = getOperand(i);
1056     // Accept regmask operands when Overlap is set.
1057     // Ignore them when looking for a specific def operand (Overlap == false).
1058     if (isPhys && Overlap && MO.isRegMask() && MO.clobbersPhysReg(Reg))
1059       return i;
1060     if (!MO.isReg() || !MO.isDef())
1061       continue;
1062     unsigned MOReg = MO.getReg();
1063     bool Found = (MOReg == Reg);
1064     if (!Found && TRI && isPhys &&
1065         TargetRegisterInfo::isPhysicalRegister(MOReg)) {
1066       if (Overlap)
1067         Found = TRI->regsOverlap(MOReg, Reg);
1068       else
1069         Found = TRI->isSubRegister(MOReg, Reg);
1070     }
1071     if (Found && (!isDead || MO.isDead()))
1072       return i;
1073   }
1074   return -1;
1075 }
1076
1077 /// findFirstPredOperandIdx() - Find the index of the first operand in the
1078 /// operand list that is used to represent the predicate. It returns -1 if
1079 /// none is found.
1080 int MachineInstr::findFirstPredOperandIdx() const {
1081   // Don't call MCID.findFirstPredOperandIdx() because this variant
1082   // is sometimes called on an instruction that's not yet complete, and
1083   // so the number of operands is less than the MCID indicates. In
1084   // particular, the PTX target does this.
1085   const MCInstrDesc &MCID = getDesc();
1086   if (MCID.isPredicable()) {
1087     for (unsigned i = 0, e = getNumOperands(); i != e; ++i)
1088       if (MCID.OpInfo[i].isPredicate())
1089         return i;
1090   }
1091
1092   return -1;
1093 }
1094
1095 // MachineOperand::TiedTo is 4 bits wide.
1096 const unsigned TiedMax = 15;
1097
1098 /// tieOperands - Mark operands at DefIdx and UseIdx as tied to each other.
1099 ///
1100 /// Use and def operands can be tied together, indicated by a non-zero TiedTo
1101 /// field. TiedTo can have these values:
1102 ///
1103 /// 0:              Operand is not tied to anything.
1104 /// 1 to TiedMax-1: Tied to getOperand(TiedTo-1).
1105 /// TiedMax:        Tied to an operand >= TiedMax-1.
1106 ///
1107 /// The tied def must be one of the first TiedMax operands on a normal
1108 /// instruction. INLINEASM instructions allow more tied defs.
1109 ///
1110 void MachineInstr::tieOperands(unsigned DefIdx, unsigned UseIdx) {
1111   MachineOperand &DefMO = getOperand(DefIdx);
1112   MachineOperand &UseMO = getOperand(UseIdx);
1113   assert(DefMO.isDef() && "DefIdx must be a def operand");
1114   assert(UseMO.isUse() && "UseIdx must be a use operand");
1115   assert(!DefMO.isTied() && "Def is already tied to another use");
1116   assert(!UseMO.isTied() && "Use is already tied to another def");
1117
1118   if (DefIdx < TiedMax)
1119     UseMO.TiedTo = DefIdx + 1;
1120   else {
1121     // Inline asm can use the group descriptors to find tied operands, but on
1122     // normal instruction, the tied def must be within the first TiedMax
1123     // operands.
1124     assert(isInlineAsm() && "DefIdx out of range");
1125     UseMO.TiedTo = TiedMax;
1126   }
1127
1128   // UseIdx can be out of range, we'll search for it in findTiedOperandIdx().
1129   DefMO.TiedTo = std::min(UseIdx + 1, TiedMax);
1130 }
1131
1132 /// Given the index of a tied register operand, find the operand it is tied to.
1133 /// Defs are tied to uses and vice versa. Returns the index of the tied operand
1134 /// which must exist.
1135 unsigned MachineInstr::findTiedOperandIdx(unsigned OpIdx) const {
1136   const MachineOperand &MO = getOperand(OpIdx);
1137   assert(MO.isTied() && "Operand isn't tied");
1138
1139   // Normally TiedTo is in range.
1140   if (MO.TiedTo < TiedMax)
1141     return MO.TiedTo - 1;
1142
1143   // Uses on normal instructions can be out of range.
1144   if (!isInlineAsm()) {
1145     // Normal tied defs must be in the 0..TiedMax-1 range.
1146     if (MO.isUse())
1147       return TiedMax - 1;
1148     // MO is a def. Search for the tied use.
1149     for (unsigned i = TiedMax - 1, e = getNumOperands(); i != e; ++i) {
1150       const MachineOperand &UseMO = getOperand(i);
1151       if (UseMO.isReg() && UseMO.isUse() && UseMO.TiedTo == OpIdx + 1)
1152         return i;
1153     }
1154     llvm_unreachable("Can't find tied use");
1155   }
1156
1157   // Now deal with inline asm by parsing the operand group descriptor flags.
1158   // Find the beginning of each operand group.
1159   SmallVector<unsigned, 8> GroupIdx;
1160   unsigned OpIdxGroup = ~0u;
1161   unsigned NumOps;
1162   for (unsigned i = InlineAsm::MIOp_FirstOperand, e = getNumOperands(); i < e;
1163        i += NumOps) {
1164     const MachineOperand &FlagMO = getOperand(i);
1165     assert(FlagMO.isImm() && "Invalid tied operand on inline asm");
1166     unsigned CurGroup = GroupIdx.size();
1167     GroupIdx.push_back(i);
1168     NumOps = 1 + InlineAsm::getNumOperandRegisters(FlagMO.getImm());
1169     // OpIdx belongs to this operand group.
1170     if (OpIdx > i && OpIdx < i + NumOps)
1171       OpIdxGroup = CurGroup;
1172     unsigned TiedGroup;
1173     if (!InlineAsm::isUseOperandTiedToDef(FlagMO.getImm(), TiedGroup))
1174       continue;
1175     // Operands in this group are tied to operands in TiedGroup which must be
1176     // earlier. Find the number of operands between the two groups.
1177     unsigned Delta = i - GroupIdx[TiedGroup];
1178
1179     // OpIdx is a use tied to TiedGroup.
1180     if (OpIdxGroup == CurGroup)
1181       return OpIdx - Delta;
1182
1183     // OpIdx is a def tied to this use group.
1184     if (OpIdxGroup == TiedGroup)
1185       return OpIdx + Delta;
1186   }
1187   llvm_unreachable("Invalid tied operand on inline asm");
1188 }
1189
1190 /// clearKillInfo - Clears kill flags on all operands.
1191 ///
1192 void MachineInstr::clearKillInfo() {
1193   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1194     MachineOperand &MO = getOperand(i);
1195     if (MO.isReg() && MO.isUse())
1196       MO.setIsKill(false);
1197   }
1198 }
1199
1200 void MachineInstr::substituteRegister(unsigned FromReg,
1201                                       unsigned ToReg,
1202                                       unsigned SubIdx,
1203                                       const TargetRegisterInfo &RegInfo) {
1204   if (TargetRegisterInfo::isPhysicalRegister(ToReg)) {
1205     if (SubIdx)
1206       ToReg = RegInfo.getSubReg(ToReg, SubIdx);
1207     for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1208       MachineOperand &MO = getOperand(i);
1209       if (!MO.isReg() || MO.getReg() != FromReg)
1210         continue;
1211       MO.substPhysReg(ToReg, RegInfo);
1212     }
1213   } else {
1214     for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1215       MachineOperand &MO = getOperand(i);
1216       if (!MO.isReg() || MO.getReg() != FromReg)
1217         continue;
1218       MO.substVirtReg(ToReg, SubIdx, RegInfo);
1219     }
1220   }
1221 }
1222
1223 /// isSafeToMove - Return true if it is safe to move this instruction. If
1224 /// SawStore is set to true, it means that there is a store (or call) between
1225 /// the instruction's location and its intended destination.
1226 bool MachineInstr::isSafeToMove(const TargetInstrInfo *TII,
1227                                 AliasAnalysis *AA,
1228                                 bool &SawStore) const {
1229   // Ignore stuff that we obviously can't move.
1230   //
1231   // Treat volatile loads as stores. This is not strictly necessary for
1232   // volatiles, but it is required for atomic loads. It is not allowed to move
1233   // a load across an atomic load with Ordering > Monotonic.
1234   if (mayStore() || isCall() ||
1235       (mayLoad() && hasOrderedMemoryRef())) {
1236     SawStore = true;
1237     return false;
1238   }
1239
1240   if (isLabel() || isDebugValue() ||
1241       isTerminator() || hasUnmodeledSideEffects())
1242     return false;
1243
1244   // See if this instruction does a load.  If so, we have to guarantee that the
1245   // loaded value doesn't change between the load and the its intended
1246   // destination. The check for isInvariantLoad gives the targe the chance to
1247   // classify the load as always returning a constant, e.g. a constant pool
1248   // load.
1249   if (mayLoad() && !isInvariantLoad(AA))
1250     // Otherwise, this is a real load.  If there is a store between the load and
1251     // end of block, we can't move it.
1252     return !SawStore;
1253
1254   return true;
1255 }
1256
1257 /// hasOrderedMemoryRef - Return true if this instruction may have an ordered
1258 /// or volatile memory reference, or if the information describing the memory
1259 /// reference is not available. Return false if it is known to have no ordered
1260 /// memory references.
1261 bool MachineInstr::hasOrderedMemoryRef() const {
1262   // An instruction known never to access memory won't have a volatile access.
1263   if (!mayStore() &&
1264       !mayLoad() &&
1265       !isCall() &&
1266       !hasUnmodeledSideEffects())
1267     return false;
1268
1269   // Otherwise, if the instruction has no memory reference information,
1270   // conservatively assume it wasn't preserved.
1271   if (memoperands_empty())
1272     return true;
1273
1274   // Check the memory reference information for ordered references.
1275   for (mmo_iterator I = memoperands_begin(), E = memoperands_end(); I != E; ++I)
1276     if (!(*I)->isUnordered())
1277       return true;
1278
1279   return false;
1280 }
1281
1282 /// isInvariantLoad - Return true if this instruction is loading from a
1283 /// location whose value is invariant across the function.  For example,
1284 /// loading a value from the constant pool or from the argument area
1285 /// of a function if it does not change.  This should only return true of
1286 /// *all* loads the instruction does are invariant (if it does multiple loads).
1287 bool MachineInstr::isInvariantLoad(AliasAnalysis *AA) const {
1288   // If the instruction doesn't load at all, it isn't an invariant load.
1289   if (!mayLoad())
1290     return false;
1291
1292   // If the instruction has lost its memoperands, conservatively assume that
1293   // it may not be an invariant load.
1294   if (memoperands_empty())
1295     return false;
1296
1297   const MachineFrameInfo *MFI = getParent()->getParent()->getFrameInfo();
1298
1299   for (mmo_iterator I = memoperands_begin(),
1300        E = memoperands_end(); I != E; ++I) {
1301     if ((*I)->isVolatile()) return false;
1302     if ((*I)->isStore()) return false;
1303     if ((*I)->isInvariant()) return true;
1304
1305     if (const Value *V = (*I)->getValue()) {
1306       // A load from a constant PseudoSourceValue is invariant.
1307       if (const PseudoSourceValue *PSV = dyn_cast<PseudoSourceValue>(V))
1308         if (PSV->isConstant(MFI))
1309           continue;
1310       // If we have an AliasAnalysis, ask it whether the memory is constant.
1311       if (AA && AA->pointsToConstantMemory(
1312                       AliasAnalysis::Location(V, (*I)->getSize(),
1313                                               (*I)->getTBAAInfo())))
1314         continue;
1315     }
1316
1317     // Otherwise assume conservatively.
1318     return false;
1319   }
1320
1321   // Everything checks out.
1322   return true;
1323 }
1324
1325 /// isConstantValuePHI - If the specified instruction is a PHI that always
1326 /// merges together the same virtual register, return the register, otherwise
1327 /// return 0.
1328 unsigned MachineInstr::isConstantValuePHI() const {
1329   if (!isPHI())
1330     return 0;
1331   assert(getNumOperands() >= 3 &&
1332          "It's illegal to have a PHI without source operands");
1333
1334   unsigned Reg = getOperand(1).getReg();
1335   for (unsigned i = 3, e = getNumOperands(); i < e; i += 2)
1336     if (getOperand(i).getReg() != Reg)
1337       return 0;
1338   return Reg;
1339 }
1340
1341 bool MachineInstr::hasUnmodeledSideEffects() const {
1342   if (hasProperty(MCID::UnmodeledSideEffects))
1343     return true;
1344   if (isInlineAsm()) {
1345     unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
1346     if (ExtraInfo & InlineAsm::Extra_HasSideEffects)
1347       return true;
1348   }
1349
1350   return false;
1351 }
1352
1353 /// allDefsAreDead - Return true if all the defs of this instruction are dead.
1354 ///
1355 bool MachineInstr::allDefsAreDead() const {
1356   for (unsigned i = 0, e = getNumOperands(); i < e; ++i) {
1357     const MachineOperand &MO = getOperand(i);
1358     if (!MO.isReg() || MO.isUse())
1359       continue;
1360     if (!MO.isDead())
1361       return false;
1362   }
1363   return true;
1364 }
1365
1366 /// copyImplicitOps - Copy implicit register operands from specified
1367 /// instruction to this instruction.
1368 void MachineInstr::copyImplicitOps(MachineFunction &MF,
1369                                    const MachineInstr *MI) {
1370   for (unsigned i = MI->getDesc().getNumOperands(), e = MI->getNumOperands();
1371        i != e; ++i) {
1372     const MachineOperand &MO = MI->getOperand(i);
1373     if (MO.isReg() && MO.isImplicit())
1374       addOperand(MF, MO);
1375   }
1376 }
1377
1378 void MachineInstr::dump() const {
1379 #if !defined(NDEBUG) || defined(LLVM_ENABLE_DUMP)
1380   dbgs() << "  " << *this;
1381 #endif
1382 }
1383
1384 static void printDebugLoc(DebugLoc DL, const MachineFunction *MF,
1385                          raw_ostream &CommentOS) {
1386   const LLVMContext &Ctx = MF->getFunction()->getContext();
1387   if (!DL.isUnknown()) {          // Print source line info.
1388     DIScope Scope(DL.getScope(Ctx));
1389     assert((!Scope || Scope.isScope()) &&
1390       "Scope of a DebugLoc should be null or a DIScope.");
1391     // Omit the directory, because it's likely to be long and uninteresting.
1392     if (Scope)
1393       CommentOS << Scope.getFilename();
1394     else
1395       CommentOS << "<unknown>";
1396     CommentOS << ':' << DL.getLine();
1397     if (DL.getCol() != 0)
1398       CommentOS << ':' << DL.getCol();
1399     DebugLoc InlinedAtDL = DebugLoc::getFromDILocation(DL.getInlinedAt(Ctx));
1400     if (!InlinedAtDL.isUnknown()) {
1401       CommentOS << " @[ ";
1402       printDebugLoc(InlinedAtDL, MF, CommentOS);
1403       CommentOS << " ]";
1404     }
1405   }
1406 }
1407
1408 void MachineInstr::print(raw_ostream &OS, const TargetMachine *TM,
1409                          bool SkipOpers) const {
1410   // We can be a bit tidier if we know the TargetMachine and/or MachineFunction.
1411   const MachineFunction *MF = 0;
1412   const MachineRegisterInfo *MRI = 0;
1413   if (const MachineBasicBlock *MBB = getParent()) {
1414     MF = MBB->getParent();
1415     if (!TM && MF)
1416       TM = &MF->getTarget();
1417     if (MF)
1418       MRI = &MF->getRegInfo();
1419   }
1420
1421   // Save a list of virtual registers.
1422   SmallVector<unsigned, 8> VirtRegs;
1423
1424   // Print explicitly defined operands on the left of an assignment syntax.
1425   unsigned StartOp = 0, e = getNumOperands();
1426   for (; StartOp < e && getOperand(StartOp).isReg() &&
1427          getOperand(StartOp).isDef() &&
1428          !getOperand(StartOp).isImplicit();
1429        ++StartOp) {
1430     if (StartOp != 0) OS << ", ";
1431     getOperand(StartOp).print(OS, TM);
1432     unsigned Reg = getOperand(StartOp).getReg();
1433     if (TargetRegisterInfo::isVirtualRegister(Reg))
1434       VirtRegs.push_back(Reg);
1435   }
1436
1437   if (StartOp != 0)
1438     OS << " = ";
1439
1440   // Print the opcode name.
1441   if (TM && TM->getInstrInfo())
1442     OS << TM->getInstrInfo()->getName(getOpcode());
1443   else
1444     OS << "UNKNOWN";
1445
1446   if (SkipOpers)
1447     return;
1448
1449   // Print the rest of the operands.
1450   bool OmittedAnyCallClobbers = false;
1451   bool FirstOp = true;
1452   unsigned AsmDescOp = ~0u;
1453   unsigned AsmOpCount = 0;
1454
1455   if (isInlineAsm() && e >= InlineAsm::MIOp_FirstOperand) {
1456     // Print asm string.
1457     OS << " ";
1458     getOperand(InlineAsm::MIOp_AsmString).print(OS, TM);
1459
1460     // Print HasSideEffects, MayLoad, MayStore, IsAlignStack
1461     unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
1462     if (ExtraInfo & InlineAsm::Extra_HasSideEffects)
1463       OS << " [sideeffect]";
1464     if (ExtraInfo & InlineAsm::Extra_MayLoad)
1465       OS << " [mayload]";
1466     if (ExtraInfo & InlineAsm::Extra_MayStore)
1467       OS << " [maystore]";
1468     if (ExtraInfo & InlineAsm::Extra_IsAlignStack)
1469       OS << " [alignstack]";
1470     if (getInlineAsmDialect() == InlineAsm::AD_ATT)
1471       OS << " [attdialect]";
1472     if (getInlineAsmDialect() == InlineAsm::AD_Intel)
1473       OS << " [inteldialect]";
1474
1475     StartOp = AsmDescOp = InlineAsm::MIOp_FirstOperand;
1476     FirstOp = false;
1477   }
1478
1479
1480   for (unsigned i = StartOp, e = getNumOperands(); i != e; ++i) {
1481     const MachineOperand &MO = getOperand(i);
1482
1483     if (MO.isReg() && TargetRegisterInfo::isVirtualRegister(MO.getReg()))
1484       VirtRegs.push_back(MO.getReg());
1485
1486     // Omit call-clobbered registers which aren't used anywhere. This makes
1487     // call instructions much less noisy on targets where calls clobber lots
1488     // of registers. Don't rely on MO.isDead() because we may be called before
1489     // LiveVariables is run, or we may be looking at a non-allocatable reg.
1490     if (MF && isCall() &&
1491         MO.isReg() && MO.isImplicit() && MO.isDef()) {
1492       unsigned Reg = MO.getReg();
1493       if (TargetRegisterInfo::isPhysicalRegister(Reg)) {
1494         const MachineRegisterInfo &MRI = MF->getRegInfo();
1495         if (MRI.use_empty(Reg)) {
1496           bool HasAliasLive = false;
1497           for (MCRegAliasIterator AI(Reg, TM->getRegisterInfo(), true);
1498                AI.isValid(); ++AI) {
1499             unsigned AliasReg = *AI;
1500             if (!MRI.use_empty(AliasReg)) {
1501               HasAliasLive = true;
1502               break;
1503             }
1504           }
1505           if (!HasAliasLive) {
1506             OmittedAnyCallClobbers = true;
1507             continue;
1508           }
1509         }
1510       }
1511     }
1512
1513     if (FirstOp) FirstOp = false; else OS << ",";
1514     OS << " ";
1515     if (i < getDesc().NumOperands) {
1516       const MCOperandInfo &MCOI = getDesc().OpInfo[i];
1517       if (MCOI.isPredicate())
1518         OS << "pred:";
1519       if (MCOI.isOptionalDef())
1520         OS << "opt:";
1521     }
1522     if (isDebugValue() && MO.isMetadata()) {
1523       // Pretty print DBG_VALUE instructions.
1524       const MDNode *MD = MO.getMetadata();
1525       if (const MDString *MDS = dyn_cast<MDString>(MD->getOperand(2)))
1526         OS << "!\"" << MDS->getString() << '\"';
1527       else
1528         MO.print(OS, TM);
1529     } else if (TM && (isInsertSubreg() || isRegSequence()) && MO.isImm()) {
1530       OS << TM->getRegisterInfo()->getSubRegIndexName(MO.getImm());
1531     } else if (i == AsmDescOp && MO.isImm()) {
1532       // Pretty print the inline asm operand descriptor.
1533       OS << '$' << AsmOpCount++;
1534       unsigned Flag = MO.getImm();
1535       switch (InlineAsm::getKind(Flag)) {
1536       case InlineAsm::Kind_RegUse:             OS << ":[reguse"; break;
1537       case InlineAsm::Kind_RegDef:             OS << ":[regdef"; break;
1538       case InlineAsm::Kind_RegDefEarlyClobber: OS << ":[regdef-ec"; break;
1539       case InlineAsm::Kind_Clobber:            OS << ":[clobber"; break;
1540       case InlineAsm::Kind_Imm:                OS << ":[imm"; break;
1541       case InlineAsm::Kind_Mem:                OS << ":[mem"; break;
1542       default: OS << ":[??" << InlineAsm::getKind(Flag); break;
1543       }
1544
1545       unsigned RCID = 0;
1546       if (InlineAsm::hasRegClassConstraint(Flag, RCID)) {
1547         if (TM)
1548           OS << ':' << TM->getRegisterInfo()->getRegClass(RCID)->getName();
1549         else
1550           OS << ":RC" << RCID;
1551       }
1552
1553       unsigned TiedTo = 0;
1554       if (InlineAsm::isUseOperandTiedToDef(Flag, TiedTo))
1555         OS << " tiedto:$" << TiedTo;
1556
1557       OS << ']';
1558
1559       // Compute the index of the next operand descriptor.
1560       AsmDescOp += 1 + InlineAsm::getNumOperandRegisters(Flag);
1561     } else
1562       MO.print(OS, TM);
1563   }
1564
1565   // Briefly indicate whether any call clobbers were omitted.
1566   if (OmittedAnyCallClobbers) {
1567     if (!FirstOp) OS << ",";
1568     OS << " ...";
1569   }
1570
1571   bool HaveSemi = false;
1572   const unsigned PrintableFlags = FrameSetup;
1573   if (Flags & PrintableFlags) {
1574     if (!HaveSemi) OS << ";"; HaveSemi = true;
1575     OS << " flags: ";
1576
1577     if (Flags & FrameSetup)
1578       OS << "FrameSetup";
1579   }
1580
1581   if (!memoperands_empty()) {
1582     if (!HaveSemi) OS << ";"; HaveSemi = true;
1583
1584     OS << " mem:";
1585     for (mmo_iterator i = memoperands_begin(), e = memoperands_end();
1586          i != e; ++i) {
1587       OS << **i;
1588       if (llvm::next(i) != e)
1589         OS << " ";
1590     }
1591   }
1592
1593   // Print the regclass of any virtual registers encountered.
1594   if (MRI && !VirtRegs.empty()) {
1595     if (!HaveSemi) OS << ";"; HaveSemi = true;
1596     for (unsigned i = 0; i != VirtRegs.size(); ++i) {
1597       const TargetRegisterClass *RC = MRI->getRegClass(VirtRegs[i]);
1598       OS << " " << RC->getName() << ':' << PrintReg(VirtRegs[i]);
1599       for (unsigned j = i+1; j != VirtRegs.size();) {
1600         if (MRI->getRegClass(VirtRegs[j]) != RC) {
1601           ++j;
1602           continue;
1603         }
1604         if (VirtRegs[i] != VirtRegs[j])
1605           OS << "," << PrintReg(VirtRegs[j]);
1606         VirtRegs.erase(VirtRegs.begin()+j);
1607       }
1608     }
1609   }
1610
1611   // Print debug location information.
1612   if (isDebugValue() && getOperand(e - 1).isMetadata()) {
1613     if (!HaveSemi) OS << ";"; HaveSemi = true;
1614     DIVariable DV(getOperand(e - 1).getMetadata());
1615     OS << " line no:" <<  DV.getLineNumber();
1616     if (MDNode *InlinedAt = DV.getInlinedAt()) {
1617       DebugLoc InlinedAtDL = DebugLoc::getFromDILocation(InlinedAt);
1618       if (!InlinedAtDL.isUnknown()) {
1619         OS << " inlined @[ ";
1620         printDebugLoc(InlinedAtDL, MF, OS);
1621         OS << " ]";
1622       }
1623     }
1624   } else if (!debugLoc.isUnknown() && MF) {
1625     if (!HaveSemi) OS << ";"; HaveSemi = true;
1626     OS << " dbg:";
1627     printDebugLoc(debugLoc, MF, OS);
1628   }
1629
1630   OS << '\n';
1631 }
1632
1633 bool MachineInstr::addRegisterKilled(unsigned IncomingReg,
1634                                      const TargetRegisterInfo *RegInfo,
1635                                      bool AddIfNotFound) {
1636   bool isPhysReg = TargetRegisterInfo::isPhysicalRegister(IncomingReg);
1637   bool hasAliases = isPhysReg &&
1638     MCRegAliasIterator(IncomingReg, RegInfo, false).isValid();
1639   bool Found = false;
1640   SmallVector<unsigned,4> DeadOps;
1641   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1642     MachineOperand &MO = getOperand(i);
1643     if (!MO.isReg() || !MO.isUse() || MO.isUndef())
1644       continue;
1645     unsigned Reg = MO.getReg();
1646     if (!Reg)
1647       continue;
1648
1649     if (Reg == IncomingReg) {
1650       if (!Found) {
1651         if (MO.isKill())
1652           // The register is already marked kill.
1653           return true;
1654         if (isPhysReg && isRegTiedToDefOperand(i))
1655           // Two-address uses of physregs must not be marked kill.
1656           return true;
1657         MO.setIsKill();
1658         Found = true;
1659       }
1660     } else if (hasAliases && MO.isKill() &&
1661                TargetRegisterInfo::isPhysicalRegister(Reg)) {
1662       // A super-register kill already exists.
1663       if (RegInfo->isSuperRegister(IncomingReg, Reg))
1664         return true;
1665       if (RegInfo->isSubRegister(IncomingReg, Reg))
1666         DeadOps.push_back(i);
1667     }
1668   }
1669
1670   // Trim unneeded kill operands.
1671   while (!DeadOps.empty()) {
1672     unsigned OpIdx = DeadOps.back();
1673     if (getOperand(OpIdx).isImplicit())
1674       RemoveOperand(OpIdx);
1675     else
1676       getOperand(OpIdx).setIsKill(false);
1677     DeadOps.pop_back();
1678   }
1679
1680   // If not found, this means an alias of one of the operands is killed. Add a
1681   // new implicit operand if required.
1682   if (!Found && AddIfNotFound) {
1683     addOperand(MachineOperand::CreateReg(IncomingReg,
1684                                          false /*IsDef*/,
1685                                          true  /*IsImp*/,
1686                                          true  /*IsKill*/));
1687     return true;
1688   }
1689   return Found;
1690 }
1691
1692 void MachineInstr::clearRegisterKills(unsigned Reg,
1693                                       const TargetRegisterInfo *RegInfo) {
1694   if (!TargetRegisterInfo::isPhysicalRegister(Reg))
1695     RegInfo = 0;
1696   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1697     MachineOperand &MO = getOperand(i);
1698     if (!MO.isReg() || !MO.isUse() || !MO.isKill())
1699       continue;
1700     unsigned OpReg = MO.getReg();
1701     if (OpReg == Reg || (RegInfo && RegInfo->isSuperRegister(Reg, OpReg)))
1702       MO.setIsKill(false);
1703   }
1704 }
1705
1706 bool MachineInstr::addRegisterDead(unsigned Reg,
1707                                    const TargetRegisterInfo *RegInfo,
1708                                    bool AddIfNotFound) {
1709   bool isPhysReg = TargetRegisterInfo::isPhysicalRegister(Reg);
1710   bool hasAliases = isPhysReg &&
1711     MCRegAliasIterator(Reg, RegInfo, false).isValid();
1712   bool Found = false;
1713   SmallVector<unsigned,4> DeadOps;
1714   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1715     MachineOperand &MO = getOperand(i);
1716     if (!MO.isReg() || !MO.isDef())
1717       continue;
1718     unsigned MOReg = MO.getReg();
1719     if (!MOReg)
1720       continue;
1721
1722     if (MOReg == Reg) {
1723       MO.setIsDead();
1724       Found = true;
1725     } else if (hasAliases && MO.isDead() &&
1726                TargetRegisterInfo::isPhysicalRegister(MOReg)) {
1727       // There exists a super-register that's marked dead.
1728       if (RegInfo->isSuperRegister(Reg, MOReg))
1729         return true;
1730       if (RegInfo->isSubRegister(Reg, MOReg))
1731         DeadOps.push_back(i);
1732     }
1733   }
1734
1735   // Trim unneeded dead operands.
1736   while (!DeadOps.empty()) {
1737     unsigned OpIdx = DeadOps.back();
1738     if (getOperand(OpIdx).isImplicit())
1739       RemoveOperand(OpIdx);
1740     else
1741       getOperand(OpIdx).setIsDead(false);
1742     DeadOps.pop_back();
1743   }
1744
1745   // If not found, this means an alias of one of the operands is dead. Add a
1746   // new implicit operand if required.
1747   if (Found || !AddIfNotFound)
1748     return Found;
1749
1750   addOperand(MachineOperand::CreateReg(Reg,
1751                                        true  /*IsDef*/,
1752                                        true  /*IsImp*/,
1753                                        false /*IsKill*/,
1754                                        true  /*IsDead*/));
1755   return true;
1756 }
1757
1758 void MachineInstr::addRegisterDefined(unsigned Reg,
1759                                       const TargetRegisterInfo *RegInfo) {
1760   if (TargetRegisterInfo::isPhysicalRegister(Reg)) {
1761     MachineOperand *MO = findRegisterDefOperand(Reg, false, RegInfo);
1762     if (MO)
1763       return;
1764   } else {
1765     for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1766       const MachineOperand &MO = getOperand(i);
1767       if (MO.isReg() && MO.getReg() == Reg && MO.isDef() &&
1768           MO.getSubReg() == 0)
1769         return;
1770     }
1771   }
1772   addOperand(MachineOperand::CreateReg(Reg,
1773                                        true  /*IsDef*/,
1774                                        true  /*IsImp*/));
1775 }
1776
1777 void MachineInstr::setPhysRegsDeadExcept(ArrayRef<unsigned> UsedRegs,
1778                                          const TargetRegisterInfo &TRI) {
1779   bool HasRegMask = false;
1780   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1781     MachineOperand &MO = getOperand(i);
1782     if (MO.isRegMask()) {
1783       HasRegMask = true;
1784       continue;
1785     }
1786     if (!MO.isReg() || !MO.isDef()) continue;
1787     unsigned Reg = MO.getReg();
1788     if (!TargetRegisterInfo::isPhysicalRegister(Reg)) continue;
1789     bool Dead = true;
1790     for (ArrayRef<unsigned>::iterator I = UsedRegs.begin(), E = UsedRegs.end();
1791          I != E; ++I)
1792       if (TRI.regsOverlap(*I, Reg)) {
1793         Dead = false;
1794         break;
1795       }
1796     // If there are no uses, including partial uses, the def is dead.
1797     if (Dead) MO.setIsDead();
1798   }
1799
1800   // This is a call with a register mask operand.
1801   // Mask clobbers are always dead, so add defs for the non-dead defines.
1802   if (HasRegMask)
1803     for (ArrayRef<unsigned>::iterator I = UsedRegs.begin(), E = UsedRegs.end();
1804          I != E; ++I)
1805       addRegisterDefined(*I, &TRI);
1806 }
1807
1808 unsigned
1809 MachineInstrExpressionTrait::getHashValue(const MachineInstr* const &MI) {
1810   // Build up a buffer of hash code components.
1811   SmallVector<size_t, 8> HashComponents;
1812   HashComponents.reserve(MI->getNumOperands() + 1);
1813   HashComponents.push_back(MI->getOpcode());
1814   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1815     const MachineOperand &MO = MI->getOperand(i);
1816     if (MO.isReg() && MO.isDef() &&
1817         TargetRegisterInfo::isVirtualRegister(MO.getReg()))
1818       continue;  // Skip virtual register defs.
1819
1820     HashComponents.push_back(hash_value(MO));
1821   }
1822   return hash_combine_range(HashComponents.begin(), HashComponents.end());
1823 }
1824
1825 void MachineInstr::emitError(StringRef Msg) const {
1826   // Find the source location cookie.
1827   unsigned LocCookie = 0;
1828   const MDNode *LocMD = 0;
1829   for (unsigned i = getNumOperands(); i != 0; --i) {
1830     if (getOperand(i-1).isMetadata() &&
1831         (LocMD = getOperand(i-1).getMetadata()) &&
1832         LocMD->getNumOperands() != 0) {
1833       if (const ConstantInt *CI = dyn_cast<ConstantInt>(LocMD->getOperand(0))) {
1834         LocCookie = CI->getZExtValue();
1835         break;
1836       }
1837     }
1838   }
1839
1840   if (const MachineBasicBlock *MBB = getParent())
1841     if (const MachineFunction *MF = MBB->getParent())
1842       return MF->getMMI().getModule()->getContext().emitError(LocCookie, Msg);
1843   report_fatal_error(Msg);
1844 }