UPSTREAM: PCI: Add pci_unmap_iospace() to unmap I/O resources
[firefly-linux-kernel-4.4.55.git] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/of.h>
14 #include <linux/of_pci.h>
15 #include <linux/pci.h>
16 #include <linux/pm.h>
17 #include <linux/slab.h>
18 #include <linux/module.h>
19 #include <linux/spinlock.h>
20 #include <linux/string.h>
21 #include <linux/log2.h>
22 #include <linux/pci-aspm.h>
23 #include <linux/pm_wakeup.h>
24 #include <linux/interrupt.h>
25 #include <linux/device.h>
26 #include <linux/pm_runtime.h>
27 #include <linux/pci_hotplug.h>
28 #include <linux/vmalloc.h>
29 #include <asm/setup.h>
30 #include <linux/aer.h>
31 #include "pci.h"
32
33 const char *pci_power_names[] = {
34         "error", "D0", "D1", "D2", "D3hot", "D3cold", "unknown",
35 };
36 EXPORT_SYMBOL_GPL(pci_power_names);
37
38 int isa_dma_bridge_buggy;
39 EXPORT_SYMBOL(isa_dma_bridge_buggy);
40
41 int pci_pci_problems;
42 EXPORT_SYMBOL(pci_pci_problems);
43
44 unsigned int pci_pm_d3_delay;
45
46 static void pci_pme_list_scan(struct work_struct *work);
47
48 static LIST_HEAD(pci_pme_list);
49 static DEFINE_MUTEX(pci_pme_list_mutex);
50 static DECLARE_DELAYED_WORK(pci_pme_work, pci_pme_list_scan);
51
52 struct pci_pme_device {
53         struct list_head list;
54         struct pci_dev *dev;
55 };
56
57 #define PME_TIMEOUT 1000 /* How long between PME checks */
58
59 static void pci_dev_d3_sleep(struct pci_dev *dev)
60 {
61         unsigned int delay = dev->d3_delay;
62
63         if (delay < pci_pm_d3_delay)
64                 delay = pci_pm_d3_delay;
65
66         msleep(delay);
67 }
68
69 #ifdef CONFIG_PCI_DOMAINS
70 int pci_domains_supported = 1;
71 #endif
72
73 #define DEFAULT_CARDBUS_IO_SIZE         (256)
74 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
75 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
76 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
77 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
78
79 #define DEFAULT_HOTPLUG_IO_SIZE         (256)
80 #define DEFAULT_HOTPLUG_MEM_SIZE        (2*1024*1024)
81 /* pci=hpmemsize=nnM,hpiosize=nn can override this */
82 unsigned long pci_hotplug_io_size  = DEFAULT_HOTPLUG_IO_SIZE;
83 unsigned long pci_hotplug_mem_size = DEFAULT_HOTPLUG_MEM_SIZE;
84
85 enum pcie_bus_config_types pcie_bus_config = PCIE_BUS_DEFAULT;
86
87 /*
88  * The default CLS is used if arch didn't set CLS explicitly and not
89  * all pci devices agree on the same value.  Arch can override either
90  * the dfl or actual value as it sees fit.  Don't forget this is
91  * measured in 32-bit words, not bytes.
92  */
93 u8 pci_dfl_cache_line_size = L1_CACHE_BYTES >> 2;
94 u8 pci_cache_line_size;
95
96 /*
97  * If we set up a device for bus mastering, we need to check the latency
98  * timer as certain BIOSes forget to set it properly.
99  */
100 unsigned int pcibios_max_latency = 255;
101
102 /* If set, the PCIe ARI capability will not be used. */
103 static bool pcie_ari_disabled;
104
105 /**
106  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
107  * @bus: pointer to PCI bus structure to search
108  *
109  * Given a PCI bus, returns the highest PCI bus number present in the set
110  * including the given PCI bus and its list of child PCI buses.
111  */
112 unsigned char pci_bus_max_busnr(struct pci_bus *bus)
113 {
114         struct pci_bus *tmp;
115         unsigned char max, n;
116
117         max = bus->busn_res.end;
118         list_for_each_entry(tmp, &bus->children, node) {
119                 n = pci_bus_max_busnr(tmp);
120                 if (n > max)
121                         max = n;
122         }
123         return max;
124 }
125 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
126
127 #ifdef CONFIG_HAS_IOMEM
128 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
129 {
130         struct resource *res = &pdev->resource[bar];
131
132         /*
133          * Make sure the BAR is actually a memory resource, not an IO resource
134          */
135         if (res->flags & IORESOURCE_UNSET || !(res->flags & IORESOURCE_MEM)) {
136                 dev_warn(&pdev->dev, "can't ioremap BAR %d: %pR\n", bar, res);
137                 return NULL;
138         }
139         return ioremap_nocache(res->start, resource_size(res));
140 }
141 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
142
143 void __iomem *pci_ioremap_wc_bar(struct pci_dev *pdev, int bar)
144 {
145         /*
146          * Make sure the BAR is actually a memory resource, not an IO resource
147          */
148         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
149                 WARN_ON(1);
150                 return NULL;
151         }
152         return ioremap_wc(pci_resource_start(pdev, bar),
153                           pci_resource_len(pdev, bar));
154 }
155 EXPORT_SYMBOL_GPL(pci_ioremap_wc_bar);
156 #endif
157
158
159 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
160                                    u8 pos, int cap, int *ttl)
161 {
162         u8 id;
163         u16 ent;
164
165         pci_bus_read_config_byte(bus, devfn, pos, &pos);
166
167         while ((*ttl)--) {
168                 if (pos < 0x40)
169                         break;
170                 pos &= ~3;
171                 pci_bus_read_config_word(bus, devfn, pos, &ent);
172
173                 id = ent & 0xff;
174                 if (id == 0xff)
175                         break;
176                 if (id == cap)
177                         return pos;
178                 pos = (ent >> 8);
179         }
180         return 0;
181 }
182
183 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
184                                u8 pos, int cap)
185 {
186         int ttl = PCI_FIND_CAP_TTL;
187
188         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
189 }
190
191 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
192 {
193         return __pci_find_next_cap(dev->bus, dev->devfn,
194                                    pos + PCI_CAP_LIST_NEXT, cap);
195 }
196 EXPORT_SYMBOL_GPL(pci_find_next_capability);
197
198 static int __pci_bus_find_cap_start(struct pci_bus *bus,
199                                     unsigned int devfn, u8 hdr_type)
200 {
201         u16 status;
202
203         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
204         if (!(status & PCI_STATUS_CAP_LIST))
205                 return 0;
206
207         switch (hdr_type) {
208         case PCI_HEADER_TYPE_NORMAL:
209         case PCI_HEADER_TYPE_BRIDGE:
210                 return PCI_CAPABILITY_LIST;
211         case PCI_HEADER_TYPE_CARDBUS:
212                 return PCI_CB_CAPABILITY_LIST;
213         }
214
215         return 0;
216 }
217
218 /**
219  * pci_find_capability - query for devices' capabilities
220  * @dev: PCI device to query
221  * @cap: capability code
222  *
223  * Tell if a device supports a given PCI capability.
224  * Returns the address of the requested capability structure within the
225  * device's PCI configuration space or 0 in case the device does not
226  * support it.  Possible values for @cap:
227  *
228  *  %PCI_CAP_ID_PM           Power Management
229  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
230  *  %PCI_CAP_ID_VPD          Vital Product Data
231  *  %PCI_CAP_ID_SLOTID       Slot Identification
232  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
233  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
234  *  %PCI_CAP_ID_PCIX         PCI-X
235  *  %PCI_CAP_ID_EXP          PCI Express
236  */
237 int pci_find_capability(struct pci_dev *dev, int cap)
238 {
239         int pos;
240
241         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
242         if (pos)
243                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
244
245         return pos;
246 }
247 EXPORT_SYMBOL(pci_find_capability);
248
249 /**
250  * pci_bus_find_capability - query for devices' capabilities
251  * @bus:   the PCI bus to query
252  * @devfn: PCI device to query
253  * @cap:   capability code
254  *
255  * Like pci_find_capability() but works for pci devices that do not have a
256  * pci_dev structure set up yet.
257  *
258  * Returns the address of the requested capability structure within the
259  * device's PCI configuration space or 0 in case the device does not
260  * support it.
261  */
262 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
263 {
264         int pos;
265         u8 hdr_type;
266
267         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
268
269         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
270         if (pos)
271                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
272
273         return pos;
274 }
275 EXPORT_SYMBOL(pci_bus_find_capability);
276
277 /**
278  * pci_find_next_ext_capability - Find an extended capability
279  * @dev: PCI device to query
280  * @start: address at which to start looking (0 to start at beginning of list)
281  * @cap: capability code
282  *
283  * Returns the address of the next matching extended capability structure
284  * within the device's PCI configuration space or 0 if the device does
285  * not support it.  Some capabilities can occur several times, e.g., the
286  * vendor-specific capability, and this provides a way to find them all.
287  */
288 int pci_find_next_ext_capability(struct pci_dev *dev, int start, int cap)
289 {
290         u32 header;
291         int ttl;
292         int pos = PCI_CFG_SPACE_SIZE;
293
294         /* minimum 8 bytes per capability */
295         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
296
297         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
298                 return 0;
299
300         if (start)
301                 pos = start;
302
303         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
304                 return 0;
305
306         /*
307          * If we have no capabilities, this is indicated by cap ID,
308          * cap version and next pointer all being 0.
309          */
310         if (header == 0)
311                 return 0;
312
313         while (ttl-- > 0) {
314                 if (PCI_EXT_CAP_ID(header) == cap && pos != start)
315                         return pos;
316
317                 pos = PCI_EXT_CAP_NEXT(header);
318                 if (pos < PCI_CFG_SPACE_SIZE)
319                         break;
320
321                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
322                         break;
323         }
324
325         return 0;
326 }
327 EXPORT_SYMBOL_GPL(pci_find_next_ext_capability);
328
329 /**
330  * pci_find_ext_capability - Find an extended capability
331  * @dev: PCI device to query
332  * @cap: capability code
333  *
334  * Returns the address of the requested extended capability structure
335  * within the device's PCI configuration space or 0 if the device does
336  * not support it.  Possible values for @cap:
337  *
338  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
339  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
340  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
341  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
342  */
343 int pci_find_ext_capability(struct pci_dev *dev, int cap)
344 {
345         return pci_find_next_ext_capability(dev, 0, cap);
346 }
347 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
348
349 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
350 {
351         int rc, ttl = PCI_FIND_CAP_TTL;
352         u8 cap, mask;
353
354         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
355                 mask = HT_3BIT_CAP_MASK;
356         else
357                 mask = HT_5BIT_CAP_MASK;
358
359         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
360                                       PCI_CAP_ID_HT, &ttl);
361         while (pos) {
362                 rc = pci_read_config_byte(dev, pos + 3, &cap);
363                 if (rc != PCIBIOS_SUCCESSFUL)
364                         return 0;
365
366                 if ((cap & mask) == ht_cap)
367                         return pos;
368
369                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
370                                               pos + PCI_CAP_LIST_NEXT,
371                                               PCI_CAP_ID_HT, &ttl);
372         }
373
374         return 0;
375 }
376 /**
377  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
378  * @dev: PCI device to query
379  * @pos: Position from which to continue searching
380  * @ht_cap: Hypertransport capability code
381  *
382  * To be used in conjunction with pci_find_ht_capability() to search for
383  * all capabilities matching @ht_cap. @pos should always be a value returned
384  * from pci_find_ht_capability().
385  *
386  * NB. To be 100% safe against broken PCI devices, the caller should take
387  * steps to avoid an infinite loop.
388  */
389 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
390 {
391         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
392 }
393 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
394
395 /**
396  * pci_find_ht_capability - query a device's Hypertransport capabilities
397  * @dev: PCI device to query
398  * @ht_cap: Hypertransport capability code
399  *
400  * Tell if a device supports a given Hypertransport capability.
401  * Returns an address within the device's PCI configuration space
402  * or 0 in case the device does not support the request capability.
403  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
404  * which has a Hypertransport capability matching @ht_cap.
405  */
406 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
407 {
408         int pos;
409
410         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
411         if (pos)
412                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
413
414         return pos;
415 }
416 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
417
418 /**
419  * pci_find_parent_resource - return resource region of parent bus of given region
420  * @dev: PCI device structure contains resources to be searched
421  * @res: child resource record for which parent is sought
422  *
423  *  For given resource region of given device, return the resource
424  *  region of parent bus the given region is contained in.
425  */
426 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
427                                           struct resource *res)
428 {
429         const struct pci_bus *bus = dev->bus;
430         struct resource *r;
431         int i;
432
433         pci_bus_for_each_resource(bus, r, i) {
434                 if (!r)
435                         continue;
436                 if (res->start && resource_contains(r, res)) {
437
438                         /*
439                          * If the window is prefetchable but the BAR is
440                          * not, the allocator made a mistake.
441                          */
442                         if (r->flags & IORESOURCE_PREFETCH &&
443                             !(res->flags & IORESOURCE_PREFETCH))
444                                 return NULL;
445
446                         /*
447                          * If we're below a transparent bridge, there may
448                          * be both a positively-decoded aperture and a
449                          * subtractively-decoded region that contain the BAR.
450                          * We want the positively-decoded one, so this depends
451                          * on pci_bus_for_each_resource() giving us those
452                          * first.
453                          */
454                         return r;
455                 }
456         }
457         return NULL;
458 }
459 EXPORT_SYMBOL(pci_find_parent_resource);
460
461 /**
462  * pci_find_pcie_root_port - return PCIe Root Port
463  * @dev: PCI device to query
464  *
465  * Traverse up the parent chain and return the PCIe Root Port PCI Device
466  * for a given PCI Device.
467  */
468 struct pci_dev *pci_find_pcie_root_port(struct pci_dev *dev)
469 {
470         struct pci_dev *bridge, *highest_pcie_bridge = NULL;
471
472         bridge = pci_upstream_bridge(dev);
473         while (bridge && pci_is_pcie(bridge)) {
474                 highest_pcie_bridge = bridge;
475                 bridge = pci_upstream_bridge(bridge);
476         }
477
478         if (pci_pcie_type(highest_pcie_bridge) != PCI_EXP_TYPE_ROOT_PORT)
479                 return NULL;
480
481         return highest_pcie_bridge;
482 }
483 EXPORT_SYMBOL(pci_find_pcie_root_port);
484
485 /**
486  * pci_wait_for_pending - wait for @mask bit(s) to clear in status word @pos
487  * @dev: the PCI device to operate on
488  * @pos: config space offset of status word
489  * @mask: mask of bit(s) to care about in status word
490  *
491  * Return 1 when mask bit(s) in status word clear, 0 otherwise.
492  */
493 int pci_wait_for_pending(struct pci_dev *dev, int pos, u16 mask)
494 {
495         int i;
496
497         /* Wait for Transaction Pending bit clean */
498         for (i = 0; i < 4; i++) {
499                 u16 status;
500                 if (i)
501                         msleep((1 << (i - 1)) * 100);
502
503                 pci_read_config_word(dev, pos, &status);
504                 if (!(status & mask))
505                         return 1;
506         }
507
508         return 0;
509 }
510
511 /**
512  * pci_restore_bars - restore a device's BAR values (e.g. after wake-up)
513  * @dev: PCI device to have its BARs restored
514  *
515  * Restore the BAR values for a given device, so as to make it
516  * accessible by its driver.
517  */
518 static void pci_restore_bars(struct pci_dev *dev)
519 {
520         int i;
521
522         /* Per SR-IOV spec 3.4.1.11, VF BARs are RO zero */
523         if (dev->is_virtfn)
524                 return;
525
526         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
527                 pci_update_resource(dev, i);
528 }
529
530 static struct pci_platform_pm_ops *pci_platform_pm;
531
532 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
533 {
534         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
535             || !ops->sleep_wake)
536                 return -EINVAL;
537         pci_platform_pm = ops;
538         return 0;
539 }
540
541 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
542 {
543         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
544 }
545
546 static inline int platform_pci_set_power_state(struct pci_dev *dev,
547                                                pci_power_t t)
548 {
549         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
550 }
551
552 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
553 {
554         return pci_platform_pm ?
555                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
556 }
557
558 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
559 {
560         return pci_platform_pm ?
561                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
562 }
563
564 static inline int platform_pci_run_wake(struct pci_dev *dev, bool enable)
565 {
566         return pci_platform_pm ?
567                         pci_platform_pm->run_wake(dev, enable) : -ENODEV;
568 }
569
570 static inline bool platform_pci_need_resume(struct pci_dev *dev)
571 {
572         return pci_platform_pm ? pci_platform_pm->need_resume(dev) : false;
573 }
574
575 /**
576  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
577  *                           given PCI device
578  * @dev: PCI device to handle.
579  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
580  *
581  * RETURN VALUE:
582  * -EINVAL if the requested state is invalid.
583  * -EIO if device does not support PCI PM or its PM capabilities register has a
584  * wrong version, or device doesn't support the requested state.
585  * 0 if device already is in the requested state.
586  * 0 if device's power state has been successfully changed.
587  */
588 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
589 {
590         u16 pmcsr;
591         bool need_restore = false;
592
593         /* Check if we're already there */
594         if (dev->current_state == state)
595                 return 0;
596
597         if (!dev->pm_cap)
598                 return -EIO;
599
600         if (state < PCI_D0 || state > PCI_D3hot)
601                 return -EINVAL;
602
603         /* Validate current state:
604          * Can enter D0 from any state, but if we can only go deeper
605          * to sleep if we're already in a low power state
606          */
607         if (state != PCI_D0 && dev->current_state <= PCI_D3cold
608             && dev->current_state > state) {
609                 dev_err(&dev->dev, "invalid power transition (from state %d to %d)\n",
610                         dev->current_state, state);
611                 return -EINVAL;
612         }
613
614         /* check if this device supports the desired state */
615         if ((state == PCI_D1 && !dev->d1_support)
616            || (state == PCI_D2 && !dev->d2_support))
617                 return -EIO;
618
619         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
620
621         /* If we're (effectively) in D3, force entire word to 0.
622          * This doesn't affect PME_Status, disables PME_En, and
623          * sets PowerState to 0.
624          */
625         switch (dev->current_state) {
626         case PCI_D0:
627         case PCI_D1:
628         case PCI_D2:
629                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
630                 pmcsr |= state;
631                 break;
632         case PCI_D3hot:
633         case PCI_D3cold:
634         case PCI_UNKNOWN: /* Boot-up */
635                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
636                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
637                         need_restore = true;
638                 /* Fall-through: force to D0 */
639         default:
640                 pmcsr = 0;
641                 break;
642         }
643
644         /* enter specified state */
645         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
646
647         /* Mandatory power management transition delays */
648         /* see PCI PM 1.1 5.6.1 table 18 */
649         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
650                 pci_dev_d3_sleep(dev);
651         else if (state == PCI_D2 || dev->current_state == PCI_D2)
652                 udelay(PCI_PM_D2_DELAY);
653
654         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
655         dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
656         if (dev->current_state != state && printk_ratelimit())
657                 dev_info(&dev->dev, "Refused to change power state, currently in D%d\n",
658                          dev->current_state);
659
660         /*
661          * According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
662          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
663          * from D3hot to D0 _may_ perform an internal reset, thereby
664          * going to "D0 Uninitialized" rather than "D0 Initialized".
665          * For example, at least some versions of the 3c905B and the
666          * 3c556B exhibit this behaviour.
667          *
668          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
669          * devices in a D3hot state at boot.  Consequently, we need to
670          * restore at least the BARs so that the device will be
671          * accessible to its driver.
672          */
673         if (need_restore)
674                 pci_restore_bars(dev);
675
676         if (dev->bus->self)
677                 pcie_aspm_pm_state_change(dev->bus->self);
678
679         return 0;
680 }
681
682 /**
683  * pci_update_current_state - Read PCI power state of given device from its
684  *                            PCI PM registers and cache it
685  * @dev: PCI device to handle.
686  * @state: State to cache in case the device doesn't have the PM capability
687  */
688 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
689 {
690         if (dev->pm_cap) {
691                 u16 pmcsr;
692
693                 /*
694                  * Configuration space is not accessible for device in
695                  * D3cold, so just keep or set D3cold for safety
696                  */
697                 if (dev->current_state == PCI_D3cold)
698                         return;
699                 if (state == PCI_D3cold) {
700                         dev->current_state = PCI_D3cold;
701                         return;
702                 }
703                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
704                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
705         } else {
706                 dev->current_state = state;
707         }
708 }
709
710 /**
711  * pci_power_up - Put the given device into D0 forcibly
712  * @dev: PCI device to power up
713  */
714 void pci_power_up(struct pci_dev *dev)
715 {
716         if (platform_pci_power_manageable(dev))
717                 platform_pci_set_power_state(dev, PCI_D0);
718
719         pci_raw_set_power_state(dev, PCI_D0);
720         pci_update_current_state(dev, PCI_D0);
721 }
722
723 /**
724  * pci_platform_power_transition - Use platform to change device power state
725  * @dev: PCI device to handle.
726  * @state: State to put the device into.
727  */
728 static int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state)
729 {
730         int error;
731
732         if (platform_pci_power_manageable(dev)) {
733                 error = platform_pci_set_power_state(dev, state);
734                 if (!error)
735                         pci_update_current_state(dev, state);
736         } else
737                 error = -ENODEV;
738
739         if (error && !dev->pm_cap) /* Fall back to PCI_D0 */
740                 dev->current_state = PCI_D0;
741
742         return error;
743 }
744
745 /**
746  * pci_wakeup - Wake up a PCI device
747  * @pci_dev: Device to handle.
748  * @ign: ignored parameter
749  */
750 static int pci_wakeup(struct pci_dev *pci_dev, void *ign)
751 {
752         pci_wakeup_event(pci_dev);
753         pm_request_resume(&pci_dev->dev);
754         return 0;
755 }
756
757 /**
758  * pci_wakeup_bus - Walk given bus and wake up devices on it
759  * @bus: Top bus of the subtree to walk.
760  */
761 static void pci_wakeup_bus(struct pci_bus *bus)
762 {
763         if (bus)
764                 pci_walk_bus(bus, pci_wakeup, NULL);
765 }
766
767 /**
768  * __pci_start_power_transition - Start power transition of a PCI device
769  * @dev: PCI device to handle.
770  * @state: State to put the device into.
771  */
772 static void __pci_start_power_transition(struct pci_dev *dev, pci_power_t state)
773 {
774         if (state == PCI_D0) {
775                 pci_platform_power_transition(dev, PCI_D0);
776                 /*
777                  * Mandatory power management transition delays, see
778                  * PCI Express Base Specification Revision 2.0 Section
779                  * 6.6.1: Conventional Reset.  Do not delay for
780                  * devices powered on/off by corresponding bridge,
781                  * because have already delayed for the bridge.
782                  */
783                 if (dev->runtime_d3cold) {
784                         msleep(dev->d3cold_delay);
785                         /*
786                          * When powering on a bridge from D3cold, the
787                          * whole hierarchy may be powered on into
788                          * D0uninitialized state, resume them to give
789                          * them a chance to suspend again
790                          */
791                         pci_wakeup_bus(dev->subordinate);
792                 }
793         }
794 }
795
796 /**
797  * __pci_dev_set_current_state - Set current state of a PCI device
798  * @dev: Device to handle
799  * @data: pointer to state to be set
800  */
801 static int __pci_dev_set_current_state(struct pci_dev *dev, void *data)
802 {
803         pci_power_t state = *(pci_power_t *)data;
804
805         dev->current_state = state;
806         return 0;
807 }
808
809 /**
810  * __pci_bus_set_current_state - Walk given bus and set current state of devices
811  * @bus: Top bus of the subtree to walk.
812  * @state: state to be set
813  */
814 static void __pci_bus_set_current_state(struct pci_bus *bus, pci_power_t state)
815 {
816         if (bus)
817                 pci_walk_bus(bus, __pci_dev_set_current_state, &state);
818 }
819
820 /**
821  * __pci_complete_power_transition - Complete power transition of a PCI device
822  * @dev: PCI device to handle.
823  * @state: State to put the device into.
824  *
825  * This function should not be called directly by device drivers.
826  */
827 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state)
828 {
829         int ret;
830
831         if (state <= PCI_D0)
832                 return -EINVAL;
833         ret = pci_platform_power_transition(dev, state);
834         /* Power off the bridge may power off the whole hierarchy */
835         if (!ret && state == PCI_D3cold)
836                 __pci_bus_set_current_state(dev->subordinate, PCI_D3cold);
837         return ret;
838 }
839 EXPORT_SYMBOL_GPL(__pci_complete_power_transition);
840
841 /**
842  * pci_set_power_state - Set the power state of a PCI device
843  * @dev: PCI device to handle.
844  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
845  *
846  * Transition a device to a new power state, using the platform firmware and/or
847  * the device's PCI PM registers.
848  *
849  * RETURN VALUE:
850  * -EINVAL if the requested state is invalid.
851  * -EIO if device does not support PCI PM or its PM capabilities register has a
852  * wrong version, or device doesn't support the requested state.
853  * 0 if device already is in the requested state.
854  * 0 if device's power state has been successfully changed.
855  */
856 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
857 {
858         int error;
859
860         /* bound the state we're entering */
861         if (state > PCI_D3cold)
862                 state = PCI_D3cold;
863         else if (state < PCI_D0)
864                 state = PCI_D0;
865         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
866                 /*
867                  * If the device or the parent bridge do not support PCI PM,
868                  * ignore the request if we're doing anything other than putting
869                  * it into D0 (which would only happen on boot).
870                  */
871                 return 0;
872
873         /* Check if we're already there */
874         if (dev->current_state == state)
875                 return 0;
876
877         __pci_start_power_transition(dev, state);
878
879         /* This device is quirked not to be put into D3, so
880            don't put it in D3 */
881         if (state >= PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
882                 return 0;
883
884         /*
885          * To put device in D3cold, we put device into D3hot in native
886          * way, then put device into D3cold with platform ops
887          */
888         error = pci_raw_set_power_state(dev, state > PCI_D3hot ?
889                                         PCI_D3hot : state);
890
891         if (!__pci_complete_power_transition(dev, state))
892                 error = 0;
893
894         return error;
895 }
896 EXPORT_SYMBOL(pci_set_power_state);
897
898 /**
899  * pci_choose_state - Choose the power state of a PCI device
900  * @dev: PCI device to be suspended
901  * @state: target sleep state for the whole system. This is the value
902  *      that is passed to suspend() function.
903  *
904  * Returns PCI power state suitable for given device and given system
905  * message.
906  */
907
908 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
909 {
910         pci_power_t ret;
911
912         if (!dev->pm_cap)
913                 return PCI_D0;
914
915         ret = platform_pci_choose_state(dev);
916         if (ret != PCI_POWER_ERROR)
917                 return ret;
918
919         switch (state.event) {
920         case PM_EVENT_ON:
921                 return PCI_D0;
922         case PM_EVENT_FREEZE:
923         case PM_EVENT_PRETHAW:
924                 /* REVISIT both freeze and pre-thaw "should" use D0 */
925         case PM_EVENT_SUSPEND:
926         case PM_EVENT_HIBERNATE:
927                 return PCI_D3hot;
928         default:
929                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
930                          state.event);
931                 BUG();
932         }
933         return PCI_D0;
934 }
935 EXPORT_SYMBOL(pci_choose_state);
936
937 #define PCI_EXP_SAVE_REGS       7
938
939 static struct pci_cap_saved_state *_pci_find_saved_cap(struct pci_dev *pci_dev,
940                                                        u16 cap, bool extended)
941 {
942         struct pci_cap_saved_state *tmp;
943
944         hlist_for_each_entry(tmp, &pci_dev->saved_cap_space, next) {
945                 if (tmp->cap.cap_extended == extended && tmp->cap.cap_nr == cap)
946                         return tmp;
947         }
948         return NULL;
949 }
950
951 struct pci_cap_saved_state *pci_find_saved_cap(struct pci_dev *dev, char cap)
952 {
953         return _pci_find_saved_cap(dev, cap, false);
954 }
955
956 struct pci_cap_saved_state *pci_find_saved_ext_cap(struct pci_dev *dev, u16 cap)
957 {
958         return _pci_find_saved_cap(dev, cap, true);
959 }
960
961 static int pci_save_pcie_state(struct pci_dev *dev)
962 {
963         int i = 0;
964         struct pci_cap_saved_state *save_state;
965         u16 *cap;
966
967         if (!pci_is_pcie(dev))
968                 return 0;
969
970         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
971         if (!save_state) {
972                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
973                 return -ENOMEM;
974         }
975
976         cap = (u16 *)&save_state->cap.data[0];
977         pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &cap[i++]);
978         pcie_capability_read_word(dev, PCI_EXP_LNKCTL, &cap[i++]);
979         pcie_capability_read_word(dev, PCI_EXP_SLTCTL, &cap[i++]);
980         pcie_capability_read_word(dev, PCI_EXP_RTCTL,  &cap[i++]);
981         pcie_capability_read_word(dev, PCI_EXP_DEVCTL2, &cap[i++]);
982         pcie_capability_read_word(dev, PCI_EXP_LNKCTL2, &cap[i++]);
983         pcie_capability_read_word(dev, PCI_EXP_SLTCTL2, &cap[i++]);
984
985         return 0;
986 }
987
988 static void pci_restore_pcie_state(struct pci_dev *dev)
989 {
990         int i = 0;
991         struct pci_cap_saved_state *save_state;
992         u16 *cap;
993
994         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
995         if (!save_state)
996                 return;
997
998         cap = (u16 *)&save_state->cap.data[0];
999         pcie_capability_write_word(dev, PCI_EXP_DEVCTL, cap[i++]);
1000         pcie_capability_write_word(dev, PCI_EXP_LNKCTL, cap[i++]);
1001         pcie_capability_write_word(dev, PCI_EXP_SLTCTL, cap[i++]);
1002         pcie_capability_write_word(dev, PCI_EXP_RTCTL, cap[i++]);
1003         pcie_capability_write_word(dev, PCI_EXP_DEVCTL2, cap[i++]);
1004         pcie_capability_write_word(dev, PCI_EXP_LNKCTL2, cap[i++]);
1005         pcie_capability_write_word(dev, PCI_EXP_SLTCTL2, cap[i++]);
1006 }
1007
1008
1009 static int pci_save_pcix_state(struct pci_dev *dev)
1010 {
1011         int pos;
1012         struct pci_cap_saved_state *save_state;
1013
1014         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1015         if (!pos)
1016                 return 0;
1017
1018         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
1019         if (!save_state) {
1020                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
1021                 return -ENOMEM;
1022         }
1023
1024         pci_read_config_word(dev, pos + PCI_X_CMD,
1025                              (u16 *)save_state->cap.data);
1026
1027         return 0;
1028 }
1029
1030 static void pci_restore_pcix_state(struct pci_dev *dev)
1031 {
1032         int i = 0, pos;
1033         struct pci_cap_saved_state *save_state;
1034         u16 *cap;
1035
1036         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
1037         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1038         if (!save_state || !pos)
1039                 return;
1040         cap = (u16 *)&save_state->cap.data[0];
1041
1042         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
1043 }
1044
1045
1046 /**
1047  * pci_save_state - save the PCI configuration space of a device before suspending
1048  * @dev: - PCI device that we're dealing with
1049  */
1050 int pci_save_state(struct pci_dev *dev)
1051 {
1052         int i;
1053         /* XXX: 100% dword access ok here? */
1054         for (i = 0; i < 16; i++)
1055                 pci_read_config_dword(dev, i * 4, &dev->saved_config_space[i]);
1056         dev->state_saved = true;
1057
1058         i = pci_save_pcie_state(dev);
1059         if (i != 0)
1060                 return i;
1061
1062         i = pci_save_pcix_state(dev);
1063         if (i != 0)
1064                 return i;
1065
1066         return pci_save_vc_state(dev);
1067 }
1068 EXPORT_SYMBOL(pci_save_state);
1069
1070 static void pci_restore_config_dword(struct pci_dev *pdev, int offset,
1071                                      u32 saved_val, int retry)
1072 {
1073         u32 val;
1074
1075         pci_read_config_dword(pdev, offset, &val);
1076         if (val == saved_val)
1077                 return;
1078
1079         for (;;) {
1080                 dev_dbg(&pdev->dev, "restoring config space at offset %#x (was %#x, writing %#x)\n",
1081                         offset, val, saved_val);
1082                 pci_write_config_dword(pdev, offset, saved_val);
1083                 if (retry-- <= 0)
1084                         return;
1085
1086                 pci_read_config_dword(pdev, offset, &val);
1087                 if (val == saved_val)
1088                         return;
1089
1090                 mdelay(1);
1091         }
1092 }
1093
1094 static void pci_restore_config_space_range(struct pci_dev *pdev,
1095                                            int start, int end, int retry)
1096 {
1097         int index;
1098
1099         for (index = end; index >= start; index--)
1100                 pci_restore_config_dword(pdev, 4 * index,
1101                                          pdev->saved_config_space[index],
1102                                          retry);
1103 }
1104
1105 static void pci_restore_config_space(struct pci_dev *pdev)
1106 {
1107         if (pdev->hdr_type == PCI_HEADER_TYPE_NORMAL) {
1108                 pci_restore_config_space_range(pdev, 10, 15, 0);
1109                 /* Restore BARs before the command register. */
1110                 pci_restore_config_space_range(pdev, 4, 9, 10);
1111                 pci_restore_config_space_range(pdev, 0, 3, 0);
1112         } else {
1113                 pci_restore_config_space_range(pdev, 0, 15, 0);
1114         }
1115 }
1116
1117 /**
1118  * pci_restore_state - Restore the saved state of a PCI device
1119  * @dev: - PCI device that we're dealing with
1120  */
1121 void pci_restore_state(struct pci_dev *dev)
1122 {
1123         if (!dev->state_saved)
1124                 return;
1125
1126         /* PCI Express register must be restored first */
1127         pci_restore_pcie_state(dev);
1128         pci_restore_ats_state(dev);
1129         pci_restore_vc_state(dev);
1130
1131         pci_cleanup_aer_error_status_regs(dev);
1132
1133         pci_restore_config_space(dev);
1134
1135         pci_restore_pcix_state(dev);
1136         pci_restore_msi_state(dev);
1137
1138         /* Restore ACS and IOV configuration state */
1139         pci_enable_acs(dev);
1140         pci_restore_iov_state(dev);
1141
1142         dev->state_saved = false;
1143 }
1144 EXPORT_SYMBOL(pci_restore_state);
1145
1146 struct pci_saved_state {
1147         u32 config_space[16];
1148         struct pci_cap_saved_data cap[0];
1149 };
1150
1151 /**
1152  * pci_store_saved_state - Allocate and return an opaque struct containing
1153  *                         the device saved state.
1154  * @dev: PCI device that we're dealing with
1155  *
1156  * Return NULL if no state or error.
1157  */
1158 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev)
1159 {
1160         struct pci_saved_state *state;
1161         struct pci_cap_saved_state *tmp;
1162         struct pci_cap_saved_data *cap;
1163         size_t size;
1164
1165         if (!dev->state_saved)
1166                 return NULL;
1167
1168         size = sizeof(*state) + sizeof(struct pci_cap_saved_data);
1169
1170         hlist_for_each_entry(tmp, &dev->saved_cap_space, next)
1171                 size += sizeof(struct pci_cap_saved_data) + tmp->cap.size;
1172
1173         state = kzalloc(size, GFP_KERNEL);
1174         if (!state)
1175                 return NULL;
1176
1177         memcpy(state->config_space, dev->saved_config_space,
1178                sizeof(state->config_space));
1179
1180         cap = state->cap;
1181         hlist_for_each_entry(tmp, &dev->saved_cap_space, next) {
1182                 size_t len = sizeof(struct pci_cap_saved_data) + tmp->cap.size;
1183                 memcpy(cap, &tmp->cap, len);
1184                 cap = (struct pci_cap_saved_data *)((u8 *)cap + len);
1185         }
1186         /* Empty cap_save terminates list */
1187
1188         return state;
1189 }
1190 EXPORT_SYMBOL_GPL(pci_store_saved_state);
1191
1192 /**
1193  * pci_load_saved_state - Reload the provided save state into struct pci_dev.
1194  * @dev: PCI device that we're dealing with
1195  * @state: Saved state returned from pci_store_saved_state()
1196  */
1197 int pci_load_saved_state(struct pci_dev *dev,
1198                          struct pci_saved_state *state)
1199 {
1200         struct pci_cap_saved_data *cap;
1201
1202         dev->state_saved = false;
1203
1204         if (!state)
1205                 return 0;
1206
1207         memcpy(dev->saved_config_space, state->config_space,
1208                sizeof(state->config_space));
1209
1210         cap = state->cap;
1211         while (cap->size) {
1212                 struct pci_cap_saved_state *tmp;
1213
1214                 tmp = _pci_find_saved_cap(dev, cap->cap_nr, cap->cap_extended);
1215                 if (!tmp || tmp->cap.size != cap->size)
1216                         return -EINVAL;
1217
1218                 memcpy(tmp->cap.data, cap->data, tmp->cap.size);
1219                 cap = (struct pci_cap_saved_data *)((u8 *)cap +
1220                        sizeof(struct pci_cap_saved_data) + cap->size);
1221         }
1222
1223         dev->state_saved = true;
1224         return 0;
1225 }
1226 EXPORT_SYMBOL_GPL(pci_load_saved_state);
1227
1228 /**
1229  * pci_load_and_free_saved_state - Reload the save state pointed to by state,
1230  *                                 and free the memory allocated for it.
1231  * @dev: PCI device that we're dealing with
1232  * @state: Pointer to saved state returned from pci_store_saved_state()
1233  */
1234 int pci_load_and_free_saved_state(struct pci_dev *dev,
1235                                   struct pci_saved_state **state)
1236 {
1237         int ret = pci_load_saved_state(dev, *state);
1238         kfree(*state);
1239         *state = NULL;
1240         return ret;
1241 }
1242 EXPORT_SYMBOL_GPL(pci_load_and_free_saved_state);
1243
1244 int __weak pcibios_enable_device(struct pci_dev *dev, int bars)
1245 {
1246         return pci_enable_resources(dev, bars);
1247 }
1248
1249 static int do_pci_enable_device(struct pci_dev *dev, int bars)
1250 {
1251         int err;
1252         struct pci_dev *bridge;
1253         u16 cmd;
1254         u8 pin;
1255
1256         err = pci_set_power_state(dev, PCI_D0);
1257         if (err < 0 && err != -EIO)
1258                 return err;
1259
1260         bridge = pci_upstream_bridge(dev);
1261         if (bridge)
1262                 pcie_aspm_powersave_config_link(bridge);
1263
1264         err = pcibios_enable_device(dev, bars);
1265         if (err < 0)
1266                 return err;
1267         pci_fixup_device(pci_fixup_enable, dev);
1268
1269         if (dev->msi_enabled || dev->msix_enabled)
1270                 return 0;
1271
1272         pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &pin);
1273         if (pin) {
1274                 pci_read_config_word(dev, PCI_COMMAND, &cmd);
1275                 if (cmd & PCI_COMMAND_INTX_DISABLE)
1276                         pci_write_config_word(dev, PCI_COMMAND,
1277                                               cmd & ~PCI_COMMAND_INTX_DISABLE);
1278         }
1279
1280         return 0;
1281 }
1282
1283 /**
1284  * pci_reenable_device - Resume abandoned device
1285  * @dev: PCI device to be resumed
1286  *
1287  *  Note this function is a backend of pci_default_resume and is not supposed
1288  *  to be called by normal code, write proper resume handler and use it instead.
1289  */
1290 int pci_reenable_device(struct pci_dev *dev)
1291 {
1292         if (pci_is_enabled(dev))
1293                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
1294         return 0;
1295 }
1296 EXPORT_SYMBOL(pci_reenable_device);
1297
1298 static void pci_enable_bridge(struct pci_dev *dev)
1299 {
1300         struct pci_dev *bridge;
1301         int retval;
1302
1303         bridge = pci_upstream_bridge(dev);
1304         if (bridge)
1305                 pci_enable_bridge(bridge);
1306
1307         if (pci_is_enabled(dev)) {
1308                 if (!dev->is_busmaster)
1309                         pci_set_master(dev);
1310                 return;
1311         }
1312
1313         retval = pci_enable_device(dev);
1314         if (retval)
1315                 dev_err(&dev->dev, "Error enabling bridge (%d), continuing\n",
1316                         retval);
1317         pci_set_master(dev);
1318 }
1319
1320 static int pci_enable_device_flags(struct pci_dev *dev, unsigned long flags)
1321 {
1322         struct pci_dev *bridge;
1323         int err;
1324         int i, bars = 0;
1325
1326         /*
1327          * Power state could be unknown at this point, either due to a fresh
1328          * boot or a device removal call.  So get the current power state
1329          * so that things like MSI message writing will behave as expected
1330          * (e.g. if the device really is in D0 at enable time).
1331          */
1332         if (dev->pm_cap) {
1333                 u16 pmcsr;
1334                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1335                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
1336         }
1337
1338         if (atomic_inc_return(&dev->enable_cnt) > 1)
1339                 return 0;               /* already enabled */
1340
1341         bridge = pci_upstream_bridge(dev);
1342         if (bridge)
1343                 pci_enable_bridge(bridge);
1344
1345         /* only skip sriov related */
1346         for (i = 0; i <= PCI_ROM_RESOURCE; i++)
1347                 if (dev->resource[i].flags & flags)
1348                         bars |= (1 << i);
1349         for (i = PCI_BRIDGE_RESOURCES; i < DEVICE_COUNT_RESOURCE; i++)
1350                 if (dev->resource[i].flags & flags)
1351                         bars |= (1 << i);
1352
1353         err = do_pci_enable_device(dev, bars);
1354         if (err < 0)
1355                 atomic_dec(&dev->enable_cnt);
1356         return err;
1357 }
1358
1359 /**
1360  * pci_enable_device_io - Initialize a device for use with IO space
1361  * @dev: PCI device to be initialized
1362  *
1363  *  Initialize device before it's used by a driver. Ask low-level code
1364  *  to enable I/O resources. Wake up the device if it was suspended.
1365  *  Beware, this function can fail.
1366  */
1367 int pci_enable_device_io(struct pci_dev *dev)
1368 {
1369         return pci_enable_device_flags(dev, IORESOURCE_IO);
1370 }
1371 EXPORT_SYMBOL(pci_enable_device_io);
1372
1373 /**
1374  * pci_enable_device_mem - Initialize a device for use with Memory space
1375  * @dev: PCI device to be initialized
1376  *
1377  *  Initialize device before it's used by a driver. Ask low-level code
1378  *  to enable Memory resources. Wake up the device if it was suspended.
1379  *  Beware, this function can fail.
1380  */
1381 int pci_enable_device_mem(struct pci_dev *dev)
1382 {
1383         return pci_enable_device_flags(dev, IORESOURCE_MEM);
1384 }
1385 EXPORT_SYMBOL(pci_enable_device_mem);
1386
1387 /**
1388  * pci_enable_device - Initialize device before it's used by a driver.
1389  * @dev: PCI device to be initialized
1390  *
1391  *  Initialize device before it's used by a driver. Ask low-level code
1392  *  to enable I/O and memory. Wake up the device if it was suspended.
1393  *  Beware, this function can fail.
1394  *
1395  *  Note we don't actually enable the device many times if we call
1396  *  this function repeatedly (we just increment the count).
1397  */
1398 int pci_enable_device(struct pci_dev *dev)
1399 {
1400         return pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
1401 }
1402 EXPORT_SYMBOL(pci_enable_device);
1403
1404 /*
1405  * Managed PCI resources.  This manages device on/off, intx/msi/msix
1406  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
1407  * there's no need to track it separately.  pci_devres is initialized
1408  * when a device is enabled using managed PCI device enable interface.
1409  */
1410 struct pci_devres {
1411         unsigned int enabled:1;
1412         unsigned int pinned:1;
1413         unsigned int orig_intx:1;
1414         unsigned int restore_intx:1;
1415         u32 region_mask;
1416 };
1417
1418 static void pcim_release(struct device *gendev, void *res)
1419 {
1420         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
1421         struct pci_devres *this = res;
1422         int i;
1423
1424         if (dev->msi_enabled)
1425                 pci_disable_msi(dev);
1426         if (dev->msix_enabled)
1427                 pci_disable_msix(dev);
1428
1429         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
1430                 if (this->region_mask & (1 << i))
1431                         pci_release_region(dev, i);
1432
1433         if (this->restore_intx)
1434                 pci_intx(dev, this->orig_intx);
1435
1436         if (this->enabled && !this->pinned)
1437                 pci_disable_device(dev);
1438 }
1439
1440 static struct pci_devres *get_pci_dr(struct pci_dev *pdev)
1441 {
1442         struct pci_devres *dr, *new_dr;
1443
1444         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
1445         if (dr)
1446                 return dr;
1447
1448         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
1449         if (!new_dr)
1450                 return NULL;
1451         return devres_get(&pdev->dev, new_dr, NULL, NULL);
1452 }
1453
1454 static struct pci_devres *find_pci_dr(struct pci_dev *pdev)
1455 {
1456         if (pci_is_managed(pdev))
1457                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
1458         return NULL;
1459 }
1460
1461 /**
1462  * pcim_enable_device - Managed pci_enable_device()
1463  * @pdev: PCI device to be initialized
1464  *
1465  * Managed pci_enable_device().
1466  */
1467 int pcim_enable_device(struct pci_dev *pdev)
1468 {
1469         struct pci_devres *dr;
1470         int rc;
1471
1472         dr = get_pci_dr(pdev);
1473         if (unlikely(!dr))
1474                 return -ENOMEM;
1475         if (dr->enabled)
1476                 return 0;
1477
1478         rc = pci_enable_device(pdev);
1479         if (!rc) {
1480                 pdev->is_managed = 1;
1481                 dr->enabled = 1;
1482         }
1483         return rc;
1484 }
1485 EXPORT_SYMBOL(pcim_enable_device);
1486
1487 /**
1488  * pcim_pin_device - Pin managed PCI device
1489  * @pdev: PCI device to pin
1490  *
1491  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
1492  * driver detach.  @pdev must have been enabled with
1493  * pcim_enable_device().
1494  */
1495 void pcim_pin_device(struct pci_dev *pdev)
1496 {
1497         struct pci_devres *dr;
1498
1499         dr = find_pci_dr(pdev);
1500         WARN_ON(!dr || !dr->enabled);
1501         if (dr)
1502                 dr->pinned = 1;
1503 }
1504 EXPORT_SYMBOL(pcim_pin_device);
1505
1506 /*
1507  * pcibios_add_device - provide arch specific hooks when adding device dev
1508  * @dev: the PCI device being added
1509  *
1510  * Permits the platform to provide architecture specific functionality when
1511  * devices are added. This is the default implementation. Architecture
1512  * implementations can override this.
1513  */
1514 int __weak pcibios_add_device(struct pci_dev *dev)
1515 {
1516         return 0;
1517 }
1518
1519 /**
1520  * pcibios_release_device - provide arch specific hooks when releasing device dev
1521  * @dev: the PCI device being released
1522  *
1523  * Permits the platform to provide architecture specific functionality when
1524  * devices are released. This is the default implementation. Architecture
1525  * implementations can override this.
1526  */
1527 void __weak pcibios_release_device(struct pci_dev *dev) {}
1528
1529 /**
1530  * pcibios_disable_device - disable arch specific PCI resources for device dev
1531  * @dev: the PCI device to disable
1532  *
1533  * Disables architecture specific PCI resources for the device. This
1534  * is the default implementation. Architecture implementations can
1535  * override this.
1536  */
1537 void __weak pcibios_disable_device (struct pci_dev *dev) {}
1538
1539 /**
1540  * pcibios_penalize_isa_irq - penalize an ISA IRQ
1541  * @irq: ISA IRQ to penalize
1542  * @active: IRQ active or not
1543  *
1544  * Permits the platform to provide architecture-specific functionality when
1545  * penalizing ISA IRQs. This is the default implementation. Architecture
1546  * implementations can override this.
1547  */
1548 void __weak pcibios_penalize_isa_irq(int irq, int active) {}
1549
1550 static void do_pci_disable_device(struct pci_dev *dev)
1551 {
1552         u16 pci_command;
1553
1554         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
1555         if (pci_command & PCI_COMMAND_MASTER) {
1556                 pci_command &= ~PCI_COMMAND_MASTER;
1557                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
1558         }
1559
1560         pcibios_disable_device(dev);
1561 }
1562
1563 /**
1564  * pci_disable_enabled_device - Disable device without updating enable_cnt
1565  * @dev: PCI device to disable
1566  *
1567  * NOTE: This function is a backend of PCI power management routines and is
1568  * not supposed to be called drivers.
1569  */
1570 void pci_disable_enabled_device(struct pci_dev *dev)
1571 {
1572         if (pci_is_enabled(dev))
1573                 do_pci_disable_device(dev);
1574 }
1575
1576 /**
1577  * pci_disable_device - Disable PCI device after use
1578  * @dev: PCI device to be disabled
1579  *
1580  * Signal to the system that the PCI device is not in use by the system
1581  * anymore.  This only involves disabling PCI bus-mastering, if active.
1582  *
1583  * Note we don't actually disable the device until all callers of
1584  * pci_enable_device() have called pci_disable_device().
1585  */
1586 void pci_disable_device(struct pci_dev *dev)
1587 {
1588         struct pci_devres *dr;
1589
1590         dr = find_pci_dr(dev);
1591         if (dr)
1592                 dr->enabled = 0;
1593
1594         dev_WARN_ONCE(&dev->dev, atomic_read(&dev->enable_cnt) <= 0,
1595                       "disabling already-disabled device");
1596
1597         if (atomic_dec_return(&dev->enable_cnt) != 0)
1598                 return;
1599
1600         do_pci_disable_device(dev);
1601
1602         dev->is_busmaster = 0;
1603 }
1604 EXPORT_SYMBOL(pci_disable_device);
1605
1606 /**
1607  * pcibios_set_pcie_reset_state - set reset state for device dev
1608  * @dev: the PCIe device reset
1609  * @state: Reset state to enter into
1610  *
1611  *
1612  * Sets the PCIe reset state for the device. This is the default
1613  * implementation. Architecture implementations can override this.
1614  */
1615 int __weak pcibios_set_pcie_reset_state(struct pci_dev *dev,
1616                                         enum pcie_reset_state state)
1617 {
1618         return -EINVAL;
1619 }
1620
1621 /**
1622  * pci_set_pcie_reset_state - set reset state for device dev
1623  * @dev: the PCIe device reset
1624  * @state: Reset state to enter into
1625  *
1626  *
1627  * Sets the PCI reset state for the device.
1628  */
1629 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1630 {
1631         return pcibios_set_pcie_reset_state(dev, state);
1632 }
1633 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
1634
1635 /**
1636  * pci_check_pme_status - Check if given device has generated PME.
1637  * @dev: Device to check.
1638  *
1639  * Check the PME status of the device and if set, clear it and clear PME enable
1640  * (if set).  Return 'true' if PME status and PME enable were both set or
1641  * 'false' otherwise.
1642  */
1643 bool pci_check_pme_status(struct pci_dev *dev)
1644 {
1645         int pmcsr_pos;
1646         u16 pmcsr;
1647         bool ret = false;
1648
1649         if (!dev->pm_cap)
1650                 return false;
1651
1652         pmcsr_pos = dev->pm_cap + PCI_PM_CTRL;
1653         pci_read_config_word(dev, pmcsr_pos, &pmcsr);
1654         if (!(pmcsr & PCI_PM_CTRL_PME_STATUS))
1655                 return false;
1656
1657         /* Clear PME status. */
1658         pmcsr |= PCI_PM_CTRL_PME_STATUS;
1659         if (pmcsr & PCI_PM_CTRL_PME_ENABLE) {
1660                 /* Disable PME to avoid interrupt flood. */
1661                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1662                 ret = true;
1663         }
1664
1665         pci_write_config_word(dev, pmcsr_pos, pmcsr);
1666
1667         return ret;
1668 }
1669
1670 /**
1671  * pci_pme_wakeup - Wake up a PCI device if its PME Status bit is set.
1672  * @dev: Device to handle.
1673  * @pme_poll_reset: Whether or not to reset the device's pme_poll flag.
1674  *
1675  * Check if @dev has generated PME and queue a resume request for it in that
1676  * case.
1677  */
1678 static int pci_pme_wakeup(struct pci_dev *dev, void *pme_poll_reset)
1679 {
1680         if (pme_poll_reset && dev->pme_poll)
1681                 dev->pme_poll = false;
1682
1683         if (pci_check_pme_status(dev)) {
1684                 pci_wakeup_event(dev);
1685                 pm_request_resume(&dev->dev);
1686         }
1687         return 0;
1688 }
1689
1690 /**
1691  * pci_pme_wakeup_bus - Walk given bus and wake up devices on it, if necessary.
1692  * @bus: Top bus of the subtree to walk.
1693  */
1694 void pci_pme_wakeup_bus(struct pci_bus *bus)
1695 {
1696         if (bus)
1697                 pci_walk_bus(bus, pci_pme_wakeup, (void *)true);
1698 }
1699
1700
1701 /**
1702  * pci_pme_capable - check the capability of PCI device to generate PME#
1703  * @dev: PCI device to handle.
1704  * @state: PCI state from which device will issue PME#.
1705  */
1706 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1707 {
1708         if (!dev->pm_cap)
1709                 return false;
1710
1711         return !!(dev->pme_support & (1 << state));
1712 }
1713 EXPORT_SYMBOL(pci_pme_capable);
1714
1715 static void pci_pme_list_scan(struct work_struct *work)
1716 {
1717         struct pci_pme_device *pme_dev, *n;
1718
1719         mutex_lock(&pci_pme_list_mutex);
1720         list_for_each_entry_safe(pme_dev, n, &pci_pme_list, list) {
1721                 if (pme_dev->dev->pme_poll) {
1722                         struct pci_dev *bridge;
1723
1724                         bridge = pme_dev->dev->bus->self;
1725                         /*
1726                          * If bridge is in low power state, the
1727                          * configuration space of subordinate devices
1728                          * may be not accessible
1729                          */
1730                         if (bridge && bridge->current_state != PCI_D0)
1731                                 continue;
1732                         pci_pme_wakeup(pme_dev->dev, NULL);
1733                 } else {
1734                         list_del(&pme_dev->list);
1735                         kfree(pme_dev);
1736                 }
1737         }
1738         if (!list_empty(&pci_pme_list))
1739                 schedule_delayed_work(&pci_pme_work,
1740                                       msecs_to_jiffies(PME_TIMEOUT));
1741         mutex_unlock(&pci_pme_list_mutex);
1742 }
1743
1744 static void __pci_pme_active(struct pci_dev *dev, bool enable)
1745 {
1746         u16 pmcsr;
1747
1748         if (!dev->pme_support)
1749                 return;
1750
1751         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1752         /* Clear PME_Status by writing 1 to it and enable PME# */
1753         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1754         if (!enable)
1755                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1756
1757         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1758 }
1759
1760 /**
1761  * pci_pme_active - enable or disable PCI device's PME# function
1762  * @dev: PCI device to handle.
1763  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1764  *
1765  * The caller must verify that the device is capable of generating PME# before
1766  * calling this function with @enable equal to 'true'.
1767  */
1768 void pci_pme_active(struct pci_dev *dev, bool enable)
1769 {
1770         __pci_pme_active(dev, enable);
1771
1772         /*
1773          * PCI (as opposed to PCIe) PME requires that the device have
1774          * its PME# line hooked up correctly. Not all hardware vendors
1775          * do this, so the PME never gets delivered and the device
1776          * remains asleep. The easiest way around this is to
1777          * periodically walk the list of suspended devices and check
1778          * whether any have their PME flag set. The assumption is that
1779          * we'll wake up often enough anyway that this won't be a huge
1780          * hit, and the power savings from the devices will still be a
1781          * win.
1782          *
1783          * Although PCIe uses in-band PME message instead of PME# line
1784          * to report PME, PME does not work for some PCIe devices in
1785          * reality.  For example, there are devices that set their PME
1786          * status bits, but don't really bother to send a PME message;
1787          * there are PCI Express Root Ports that don't bother to
1788          * trigger interrupts when they receive PME messages from the
1789          * devices below.  So PME poll is used for PCIe devices too.
1790          */
1791
1792         if (dev->pme_poll) {
1793                 struct pci_pme_device *pme_dev;
1794                 if (enable) {
1795                         pme_dev = kmalloc(sizeof(struct pci_pme_device),
1796                                           GFP_KERNEL);
1797                         if (!pme_dev) {
1798                                 dev_warn(&dev->dev, "can't enable PME#\n");
1799                                 return;
1800                         }
1801                         pme_dev->dev = dev;
1802                         mutex_lock(&pci_pme_list_mutex);
1803                         list_add(&pme_dev->list, &pci_pme_list);
1804                         if (list_is_singular(&pci_pme_list))
1805                                 schedule_delayed_work(&pci_pme_work,
1806                                                       msecs_to_jiffies(PME_TIMEOUT));
1807                         mutex_unlock(&pci_pme_list_mutex);
1808                 } else {
1809                         mutex_lock(&pci_pme_list_mutex);
1810                         list_for_each_entry(pme_dev, &pci_pme_list, list) {
1811                                 if (pme_dev->dev == dev) {
1812                                         list_del(&pme_dev->list);
1813                                         kfree(pme_dev);
1814                                         break;
1815                                 }
1816                         }
1817                         mutex_unlock(&pci_pme_list_mutex);
1818                 }
1819         }
1820
1821         dev_dbg(&dev->dev, "PME# %s\n", enable ? "enabled" : "disabled");
1822 }
1823 EXPORT_SYMBOL(pci_pme_active);
1824
1825 /**
1826  * __pci_enable_wake - enable PCI device as wakeup event source
1827  * @dev: PCI device affected
1828  * @state: PCI state from which device will issue wakeup events
1829  * @runtime: True if the events are to be generated at run time
1830  * @enable: True to enable event generation; false to disable
1831  *
1832  * This enables the device as a wakeup event source, or disables it.
1833  * When such events involves platform-specific hooks, those hooks are
1834  * called automatically by this routine.
1835  *
1836  * Devices with legacy power management (no standard PCI PM capabilities)
1837  * always require such platform hooks.
1838  *
1839  * RETURN VALUE:
1840  * 0 is returned on success
1841  * -EINVAL is returned if device is not supposed to wake up the system
1842  * Error code depending on the platform is returned if both the platform and
1843  * the native mechanism fail to enable the generation of wake-up events
1844  */
1845 int __pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1846                       bool runtime, bool enable)
1847 {
1848         int ret = 0;
1849
1850         if (enable && !runtime && !device_may_wakeup(&dev->dev))
1851                 return -EINVAL;
1852
1853         /* Don't do the same thing twice in a row for one device. */
1854         if (!!enable == !!dev->wakeup_prepared)
1855                 return 0;
1856
1857         /*
1858          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1859          * Anderson we should be doing PME# wake enable followed by ACPI wake
1860          * enable.  To disable wake-up we call the platform first, for symmetry.
1861          */
1862
1863         if (enable) {
1864                 int error;
1865
1866                 if (pci_pme_capable(dev, state))
1867                         pci_pme_active(dev, true);
1868                 else
1869                         ret = 1;
1870                 error = runtime ? platform_pci_run_wake(dev, true) :
1871                                         platform_pci_sleep_wake(dev, true);
1872                 if (ret)
1873                         ret = error;
1874                 if (!ret)
1875                         dev->wakeup_prepared = true;
1876         } else {
1877                 if (runtime)
1878                         platform_pci_run_wake(dev, false);
1879                 else
1880                         platform_pci_sleep_wake(dev, false);
1881                 pci_pme_active(dev, false);
1882                 dev->wakeup_prepared = false;
1883         }
1884
1885         return ret;
1886 }
1887 EXPORT_SYMBOL(__pci_enable_wake);
1888
1889 /**
1890  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1891  * @dev: PCI device to prepare
1892  * @enable: True to enable wake-up event generation; false to disable
1893  *
1894  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1895  * and this function allows them to set that up cleanly - pci_enable_wake()
1896  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1897  * ordering constraints.
1898  *
1899  * This function only returns error code if the device is not capable of
1900  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1901  * enable wake-up power for it.
1902  */
1903 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1904 {
1905         return pci_pme_capable(dev, PCI_D3cold) ?
1906                         pci_enable_wake(dev, PCI_D3cold, enable) :
1907                         pci_enable_wake(dev, PCI_D3hot, enable);
1908 }
1909 EXPORT_SYMBOL(pci_wake_from_d3);
1910
1911 /**
1912  * pci_target_state - find an appropriate low power state for a given PCI dev
1913  * @dev: PCI device
1914  *
1915  * Use underlying platform code to find a supported low power state for @dev.
1916  * If the platform can't manage @dev, return the deepest state from which it
1917  * can generate wake events, based on any available PME info.
1918  */
1919 static pci_power_t pci_target_state(struct pci_dev *dev)
1920 {
1921         pci_power_t target_state = PCI_D3hot;
1922
1923         if (platform_pci_power_manageable(dev)) {
1924                 /*
1925                  * Call the platform to choose the target state of the device
1926                  * and enable wake-up from this state if supported.
1927                  */
1928                 pci_power_t state = platform_pci_choose_state(dev);
1929
1930                 switch (state) {
1931                 case PCI_POWER_ERROR:
1932                 case PCI_UNKNOWN:
1933                         break;
1934                 case PCI_D1:
1935                 case PCI_D2:
1936                         if (pci_no_d1d2(dev))
1937                                 break;
1938                 default:
1939                         target_state = state;
1940                 }
1941         } else if (!dev->pm_cap) {
1942                 target_state = PCI_D0;
1943         } else if (device_may_wakeup(&dev->dev)) {
1944                 /*
1945                  * Find the deepest state from which the device can generate
1946                  * wake-up events, make it the target state and enable device
1947                  * to generate PME#.
1948                  */
1949                 if (dev->pme_support) {
1950                         while (target_state
1951                               && !(dev->pme_support & (1 << target_state)))
1952                                 target_state--;
1953                 }
1954         }
1955
1956         return target_state;
1957 }
1958
1959 /**
1960  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1961  * @dev: Device to handle.
1962  *
1963  * Choose the power state appropriate for the device depending on whether
1964  * it can wake up the system and/or is power manageable by the platform
1965  * (PCI_D3hot is the default) and put the device into that state.
1966  */
1967 int pci_prepare_to_sleep(struct pci_dev *dev)
1968 {
1969         pci_power_t target_state = pci_target_state(dev);
1970         int error;
1971
1972         if (target_state == PCI_POWER_ERROR)
1973                 return -EIO;
1974
1975         pci_enable_wake(dev, target_state, device_may_wakeup(&dev->dev));
1976
1977         error = pci_set_power_state(dev, target_state);
1978
1979         if (error)
1980                 pci_enable_wake(dev, target_state, false);
1981
1982         return error;
1983 }
1984 EXPORT_SYMBOL(pci_prepare_to_sleep);
1985
1986 /**
1987  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1988  * @dev: Device to handle.
1989  *
1990  * Disable device's system wake-up capability and put it into D0.
1991  */
1992 int pci_back_from_sleep(struct pci_dev *dev)
1993 {
1994         pci_enable_wake(dev, PCI_D0, false);
1995         return pci_set_power_state(dev, PCI_D0);
1996 }
1997 EXPORT_SYMBOL(pci_back_from_sleep);
1998
1999 /**
2000  * pci_finish_runtime_suspend - Carry out PCI-specific part of runtime suspend.
2001  * @dev: PCI device being suspended.
2002  *
2003  * Prepare @dev to generate wake-up events at run time and put it into a low
2004  * power state.
2005  */
2006 int pci_finish_runtime_suspend(struct pci_dev *dev)
2007 {
2008         pci_power_t target_state = pci_target_state(dev);
2009         int error;
2010
2011         if (target_state == PCI_POWER_ERROR)
2012                 return -EIO;
2013
2014         dev->runtime_d3cold = target_state == PCI_D3cold;
2015
2016         __pci_enable_wake(dev, target_state, true, pci_dev_run_wake(dev));
2017
2018         error = pci_set_power_state(dev, target_state);
2019
2020         if (error) {
2021                 __pci_enable_wake(dev, target_state, true, false);
2022                 dev->runtime_d3cold = false;
2023         }
2024
2025         return error;
2026 }
2027
2028 /**
2029  * pci_dev_run_wake - Check if device can generate run-time wake-up events.
2030  * @dev: Device to check.
2031  *
2032  * Return true if the device itself is capable of generating wake-up events
2033  * (through the platform or using the native PCIe PME) or if the device supports
2034  * PME and one of its upstream bridges can generate wake-up events.
2035  */
2036 bool pci_dev_run_wake(struct pci_dev *dev)
2037 {
2038         struct pci_bus *bus = dev->bus;
2039
2040         if (device_run_wake(&dev->dev))
2041                 return true;
2042
2043         if (!dev->pme_support)
2044                 return false;
2045
2046         /* PME-capable in principle, but not from the intended sleep state */
2047         if (!pci_pme_capable(dev, pci_target_state(dev)))
2048                 return false;
2049
2050         while (bus->parent) {
2051                 struct pci_dev *bridge = bus->self;
2052
2053                 if (device_run_wake(&bridge->dev))
2054                         return true;
2055
2056                 bus = bus->parent;
2057         }
2058
2059         /* We have reached the root bus. */
2060         if (bus->bridge)
2061                 return device_run_wake(bus->bridge);
2062
2063         return false;
2064 }
2065 EXPORT_SYMBOL_GPL(pci_dev_run_wake);
2066
2067 /**
2068  * pci_dev_keep_suspended - Check if the device can stay in the suspended state.
2069  * @pci_dev: Device to check.
2070  *
2071  * Return 'true' if the device is runtime-suspended, it doesn't have to be
2072  * reconfigured due to wakeup settings difference between system and runtime
2073  * suspend and the current power state of it is suitable for the upcoming
2074  * (system) transition.
2075  *
2076  * If the device is not configured for system wakeup, disable PME for it before
2077  * returning 'true' to prevent it from waking up the system unnecessarily.
2078  */
2079 bool pci_dev_keep_suspended(struct pci_dev *pci_dev)
2080 {
2081         struct device *dev = &pci_dev->dev;
2082
2083         if (!pm_runtime_suspended(dev)
2084             || pci_target_state(pci_dev) != pci_dev->current_state
2085             || platform_pci_need_resume(pci_dev))
2086                 return false;
2087
2088         /*
2089          * At this point the device is good to go unless it's been configured
2090          * to generate PME at the runtime suspend time, but it is not supposed
2091          * to wake up the system.  In that case, simply disable PME for it
2092          * (it will have to be re-enabled on exit from system resume).
2093          *
2094          * If the device's power state is D3cold and the platform check above
2095          * hasn't triggered, the device's configuration is suitable and we don't
2096          * need to manipulate it at all.
2097          */
2098         spin_lock_irq(&dev->power.lock);
2099
2100         if (pm_runtime_suspended(dev) && pci_dev->current_state < PCI_D3cold &&
2101             !device_may_wakeup(dev))
2102                 __pci_pme_active(pci_dev, false);
2103
2104         spin_unlock_irq(&dev->power.lock);
2105         return true;
2106 }
2107
2108 /**
2109  * pci_dev_complete_resume - Finalize resume from system sleep for a device.
2110  * @pci_dev: Device to handle.
2111  *
2112  * If the device is runtime suspended and wakeup-capable, enable PME for it as
2113  * it might have been disabled during the prepare phase of system suspend if
2114  * the device was not configured for system wakeup.
2115  */
2116 void pci_dev_complete_resume(struct pci_dev *pci_dev)
2117 {
2118         struct device *dev = &pci_dev->dev;
2119
2120         if (!pci_dev_run_wake(pci_dev))
2121                 return;
2122
2123         spin_lock_irq(&dev->power.lock);
2124
2125         if (pm_runtime_suspended(dev) && pci_dev->current_state < PCI_D3cold)
2126                 __pci_pme_active(pci_dev, true);
2127
2128         spin_unlock_irq(&dev->power.lock);
2129 }
2130
2131 void pci_config_pm_runtime_get(struct pci_dev *pdev)
2132 {
2133         struct device *dev = &pdev->dev;
2134         struct device *parent = dev->parent;
2135
2136         if (parent)
2137                 pm_runtime_get_sync(parent);
2138         pm_runtime_get_noresume(dev);
2139         /*
2140          * pdev->current_state is set to PCI_D3cold during suspending,
2141          * so wait until suspending completes
2142          */
2143         pm_runtime_barrier(dev);
2144         /*
2145          * Only need to resume devices in D3cold, because config
2146          * registers are still accessible for devices suspended but
2147          * not in D3cold.
2148          */
2149         if (pdev->current_state == PCI_D3cold)
2150                 pm_runtime_resume(dev);
2151 }
2152
2153 void pci_config_pm_runtime_put(struct pci_dev *pdev)
2154 {
2155         struct device *dev = &pdev->dev;
2156         struct device *parent = dev->parent;
2157
2158         pm_runtime_put(dev);
2159         if (parent)
2160                 pm_runtime_put_sync(parent);
2161 }
2162
2163 /**
2164  * pci_pm_init - Initialize PM functions of given PCI device
2165  * @dev: PCI device to handle.
2166  */
2167 void pci_pm_init(struct pci_dev *dev)
2168 {
2169         int pm;
2170         u16 pmc;
2171
2172         pm_runtime_forbid(&dev->dev);
2173         pm_runtime_set_active(&dev->dev);
2174         pm_runtime_enable(&dev->dev);
2175         device_enable_async_suspend(&dev->dev);
2176         dev->wakeup_prepared = false;
2177
2178         dev->pm_cap = 0;
2179         dev->pme_support = 0;
2180
2181         /* find PCI PM capability in list */
2182         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
2183         if (!pm)
2184                 return;
2185         /* Check device's ability to generate PME# */
2186         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
2187
2188         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
2189                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
2190                         pmc & PCI_PM_CAP_VER_MASK);
2191                 return;
2192         }
2193
2194         dev->pm_cap = pm;
2195         dev->d3_delay = PCI_PM_D3_WAIT;
2196         dev->d3cold_delay = PCI_PM_D3COLD_WAIT;
2197         dev->d3cold_allowed = true;
2198
2199         dev->d1_support = false;
2200         dev->d2_support = false;
2201         if (!pci_no_d1d2(dev)) {
2202                 if (pmc & PCI_PM_CAP_D1)
2203                         dev->d1_support = true;
2204                 if (pmc & PCI_PM_CAP_D2)
2205                         dev->d2_support = true;
2206
2207                 if (dev->d1_support || dev->d2_support)
2208                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
2209                                    dev->d1_support ? " D1" : "",
2210                                    dev->d2_support ? " D2" : "");
2211         }
2212
2213         pmc &= PCI_PM_CAP_PME_MASK;
2214         if (pmc) {
2215                 dev_printk(KERN_DEBUG, &dev->dev,
2216                          "PME# supported from%s%s%s%s%s\n",
2217                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
2218                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
2219                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
2220                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
2221                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
2222                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
2223                 dev->pme_poll = true;
2224                 /*
2225                  * Make device's PM flags reflect the wake-up capability, but
2226                  * let the user space enable it to wake up the system as needed.
2227                  */
2228                 device_set_wakeup_capable(&dev->dev, true);
2229                 /* Disable the PME# generation functionality */
2230                 pci_pme_active(dev, false);
2231         }
2232 }
2233
2234 static unsigned long pci_ea_flags(struct pci_dev *dev, u8 prop)
2235 {
2236         unsigned long flags = IORESOURCE_PCI_FIXED;
2237
2238         switch (prop) {
2239         case PCI_EA_P_MEM:
2240         case PCI_EA_P_VF_MEM:
2241                 flags |= IORESOURCE_MEM;
2242                 break;
2243         case PCI_EA_P_MEM_PREFETCH:
2244         case PCI_EA_P_VF_MEM_PREFETCH:
2245                 flags |= IORESOURCE_MEM | IORESOURCE_PREFETCH;
2246                 break;
2247         case PCI_EA_P_IO:
2248                 flags |= IORESOURCE_IO;
2249                 break;
2250         default:
2251                 return 0;
2252         }
2253
2254         return flags;
2255 }
2256
2257 static struct resource *pci_ea_get_resource(struct pci_dev *dev, u8 bei,
2258                                             u8 prop)
2259 {
2260         if (bei <= PCI_EA_BEI_BAR5 && prop <= PCI_EA_P_IO)
2261                 return &dev->resource[bei];
2262 #ifdef CONFIG_PCI_IOV
2263         else if (bei >= PCI_EA_BEI_VF_BAR0 && bei <= PCI_EA_BEI_VF_BAR5 &&
2264                  (prop == PCI_EA_P_VF_MEM || prop == PCI_EA_P_VF_MEM_PREFETCH))
2265                 return &dev->resource[PCI_IOV_RESOURCES +
2266                                       bei - PCI_EA_BEI_VF_BAR0];
2267 #endif
2268         else if (bei == PCI_EA_BEI_ROM)
2269                 return &dev->resource[PCI_ROM_RESOURCE];
2270         else
2271                 return NULL;
2272 }
2273
2274 /* Read an Enhanced Allocation (EA) entry */
2275 static int pci_ea_read(struct pci_dev *dev, int offset)
2276 {
2277         struct resource *res;
2278         int ent_size, ent_offset = offset;
2279         resource_size_t start, end;
2280         unsigned long flags;
2281         u32 dw0, bei, base, max_offset;
2282         u8 prop;
2283         bool support_64 = (sizeof(resource_size_t) >= 8);
2284
2285         pci_read_config_dword(dev, ent_offset, &dw0);
2286         ent_offset += 4;
2287
2288         /* Entry size field indicates DWORDs after 1st */
2289         ent_size = ((dw0 & PCI_EA_ES) + 1) << 2;
2290
2291         if (!(dw0 & PCI_EA_ENABLE)) /* Entry not enabled */
2292                 goto out;
2293
2294         bei = (dw0 & PCI_EA_BEI) >> 4;
2295         prop = (dw0 & PCI_EA_PP) >> 8;
2296
2297         /*
2298          * If the Property is in the reserved range, try the Secondary
2299          * Property instead.
2300          */
2301         if (prop > PCI_EA_P_BRIDGE_IO && prop < PCI_EA_P_MEM_RESERVED)
2302                 prop = (dw0 & PCI_EA_SP) >> 16;
2303         if (prop > PCI_EA_P_BRIDGE_IO)
2304                 goto out;
2305
2306         res = pci_ea_get_resource(dev, bei, prop);
2307         if (!res) {
2308                 dev_err(&dev->dev, "Unsupported EA entry BEI: %u\n", bei);
2309                 goto out;
2310         }
2311
2312         flags = pci_ea_flags(dev, prop);
2313         if (!flags) {
2314                 dev_err(&dev->dev, "Unsupported EA properties: %#x\n", prop);
2315                 goto out;
2316         }
2317
2318         /* Read Base */
2319         pci_read_config_dword(dev, ent_offset, &base);
2320         start = (base & PCI_EA_FIELD_MASK);
2321         ent_offset += 4;
2322
2323         /* Read MaxOffset */
2324         pci_read_config_dword(dev, ent_offset, &max_offset);
2325         ent_offset += 4;
2326
2327         /* Read Base MSBs (if 64-bit entry) */
2328         if (base & PCI_EA_IS_64) {
2329                 u32 base_upper;
2330
2331                 pci_read_config_dword(dev, ent_offset, &base_upper);
2332                 ent_offset += 4;
2333
2334                 flags |= IORESOURCE_MEM_64;
2335
2336                 /* entry starts above 32-bit boundary, can't use */
2337                 if (!support_64 && base_upper)
2338                         goto out;
2339
2340                 if (support_64)
2341                         start |= ((u64)base_upper << 32);
2342         }
2343
2344         end = start + (max_offset | 0x03);
2345
2346         /* Read MaxOffset MSBs (if 64-bit entry) */
2347         if (max_offset & PCI_EA_IS_64) {
2348                 u32 max_offset_upper;
2349
2350                 pci_read_config_dword(dev, ent_offset, &max_offset_upper);
2351                 ent_offset += 4;
2352
2353                 flags |= IORESOURCE_MEM_64;
2354
2355                 /* entry too big, can't use */
2356                 if (!support_64 && max_offset_upper)
2357                         goto out;
2358
2359                 if (support_64)
2360                         end += ((u64)max_offset_upper << 32);
2361         }
2362
2363         if (end < start) {
2364                 dev_err(&dev->dev, "EA Entry crosses address boundary\n");
2365                 goto out;
2366         }
2367
2368         if (ent_size != ent_offset - offset) {
2369                 dev_err(&dev->dev,
2370                         "EA Entry Size (%d) does not match length read (%d)\n",
2371                         ent_size, ent_offset - offset);
2372                 goto out;
2373         }
2374
2375         res->name = pci_name(dev);
2376         res->start = start;
2377         res->end = end;
2378         res->flags = flags;
2379
2380         if (bei <= PCI_EA_BEI_BAR5)
2381                 dev_printk(KERN_DEBUG, &dev->dev, "BAR %d: %pR (from Enhanced Allocation, properties %#02x)\n",
2382                            bei, res, prop);
2383         else if (bei == PCI_EA_BEI_ROM)
2384                 dev_printk(KERN_DEBUG, &dev->dev, "ROM: %pR (from Enhanced Allocation, properties %#02x)\n",
2385                            res, prop);
2386         else if (bei >= PCI_EA_BEI_VF_BAR0 && bei <= PCI_EA_BEI_VF_BAR5)
2387                 dev_printk(KERN_DEBUG, &dev->dev, "VF BAR %d: %pR (from Enhanced Allocation, properties %#02x)\n",
2388                            bei - PCI_EA_BEI_VF_BAR0, res, prop);
2389         else
2390                 dev_printk(KERN_DEBUG, &dev->dev, "BEI %d res: %pR (from Enhanced Allocation, properties %#02x)\n",
2391                            bei, res, prop);
2392
2393 out:
2394         return offset + ent_size;
2395 }
2396
2397 /* Enhanced Allocation Initalization */
2398 void pci_ea_init(struct pci_dev *dev)
2399 {
2400         int ea;
2401         u8 num_ent;
2402         int offset;
2403         int i;
2404
2405         /* find PCI EA capability in list */
2406         ea = pci_find_capability(dev, PCI_CAP_ID_EA);
2407         if (!ea)
2408                 return;
2409
2410         /* determine the number of entries */
2411         pci_bus_read_config_byte(dev->bus, dev->devfn, ea + PCI_EA_NUM_ENT,
2412                                         &num_ent);
2413         num_ent &= PCI_EA_NUM_ENT_MASK;
2414
2415         offset = ea + PCI_EA_FIRST_ENT;
2416
2417         /* Skip DWORD 2 for type 1 functions */
2418         if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE)
2419                 offset += 4;
2420
2421         /* parse each EA entry */
2422         for (i = 0; i < num_ent; ++i)
2423                 offset = pci_ea_read(dev, offset);
2424 }
2425
2426 static void pci_add_saved_cap(struct pci_dev *pci_dev,
2427         struct pci_cap_saved_state *new_cap)
2428 {
2429         hlist_add_head(&new_cap->next, &pci_dev->saved_cap_space);
2430 }
2431
2432 /**
2433  * _pci_add_cap_save_buffer - allocate buffer for saving given
2434  *                            capability registers
2435  * @dev: the PCI device
2436  * @cap: the capability to allocate the buffer for
2437  * @extended: Standard or Extended capability ID
2438  * @size: requested size of the buffer
2439  */
2440 static int _pci_add_cap_save_buffer(struct pci_dev *dev, u16 cap,
2441                                     bool extended, unsigned int size)
2442 {
2443         int pos;
2444         struct pci_cap_saved_state *save_state;
2445
2446         if (extended)
2447                 pos = pci_find_ext_capability(dev, cap);
2448         else
2449                 pos = pci_find_capability(dev, cap);
2450
2451         if (!pos)
2452                 return 0;
2453
2454         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
2455         if (!save_state)
2456                 return -ENOMEM;
2457
2458         save_state->cap.cap_nr = cap;
2459         save_state->cap.cap_extended = extended;
2460         save_state->cap.size = size;
2461         pci_add_saved_cap(dev, save_state);
2462
2463         return 0;
2464 }
2465
2466 int pci_add_cap_save_buffer(struct pci_dev *dev, char cap, unsigned int size)
2467 {
2468         return _pci_add_cap_save_buffer(dev, cap, false, size);
2469 }
2470
2471 int pci_add_ext_cap_save_buffer(struct pci_dev *dev, u16 cap, unsigned int size)
2472 {
2473         return _pci_add_cap_save_buffer(dev, cap, true, size);
2474 }
2475
2476 /**
2477  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
2478  * @dev: the PCI device
2479  */
2480 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
2481 {
2482         int error;
2483
2484         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP,
2485                                         PCI_EXP_SAVE_REGS * sizeof(u16));
2486         if (error)
2487                 dev_err(&dev->dev,
2488                         "unable to preallocate PCI Express save buffer\n");
2489
2490         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
2491         if (error)
2492                 dev_err(&dev->dev,
2493                         "unable to preallocate PCI-X save buffer\n");
2494
2495         pci_allocate_vc_save_buffers(dev);
2496 }
2497
2498 void pci_free_cap_save_buffers(struct pci_dev *dev)
2499 {
2500         struct pci_cap_saved_state *tmp;
2501         struct hlist_node *n;
2502
2503         hlist_for_each_entry_safe(tmp, n, &dev->saved_cap_space, next)
2504                 kfree(tmp);
2505 }
2506
2507 /**
2508  * pci_configure_ari - enable or disable ARI forwarding
2509  * @dev: the PCI device
2510  *
2511  * If @dev and its upstream bridge both support ARI, enable ARI in the
2512  * bridge.  Otherwise, disable ARI in the bridge.
2513  */
2514 void pci_configure_ari(struct pci_dev *dev)
2515 {
2516         u32 cap;
2517         struct pci_dev *bridge;
2518
2519         if (pcie_ari_disabled || !pci_is_pcie(dev) || dev->devfn)
2520                 return;
2521
2522         bridge = dev->bus->self;
2523         if (!bridge)
2524                 return;
2525
2526         pcie_capability_read_dword(bridge, PCI_EXP_DEVCAP2, &cap);
2527         if (!(cap & PCI_EXP_DEVCAP2_ARI))
2528                 return;
2529
2530         if (pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI)) {
2531                 pcie_capability_set_word(bridge, PCI_EXP_DEVCTL2,
2532                                          PCI_EXP_DEVCTL2_ARI);
2533                 bridge->ari_enabled = 1;
2534         } else {
2535                 pcie_capability_clear_word(bridge, PCI_EXP_DEVCTL2,
2536                                            PCI_EXP_DEVCTL2_ARI);
2537                 bridge->ari_enabled = 0;
2538         }
2539 }
2540
2541 static int pci_acs_enable;
2542
2543 /**
2544  * pci_request_acs - ask for ACS to be enabled if supported
2545  */
2546 void pci_request_acs(void)
2547 {
2548         pci_acs_enable = 1;
2549 }
2550
2551 /**
2552  * pci_std_enable_acs - enable ACS on devices using standard ACS capabilites
2553  * @dev: the PCI device
2554  */
2555 static int pci_std_enable_acs(struct pci_dev *dev)
2556 {
2557         int pos;
2558         u16 cap;
2559         u16 ctrl;
2560
2561         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ACS);
2562         if (!pos)
2563                 return -ENODEV;
2564
2565         pci_read_config_word(dev, pos + PCI_ACS_CAP, &cap);
2566         pci_read_config_word(dev, pos + PCI_ACS_CTRL, &ctrl);
2567
2568         /* Source Validation */
2569         ctrl |= (cap & PCI_ACS_SV);
2570
2571         /* P2P Request Redirect */
2572         ctrl |= (cap & PCI_ACS_RR);
2573
2574         /* P2P Completion Redirect */
2575         ctrl |= (cap & PCI_ACS_CR);
2576
2577         /* Upstream Forwarding */
2578         ctrl |= (cap & PCI_ACS_UF);
2579
2580         pci_write_config_word(dev, pos + PCI_ACS_CTRL, ctrl);
2581
2582         return 0;
2583 }
2584
2585 /**
2586  * pci_enable_acs - enable ACS if hardware support it
2587  * @dev: the PCI device
2588  */
2589 void pci_enable_acs(struct pci_dev *dev)
2590 {
2591         if (!pci_acs_enable)
2592                 return;
2593
2594         if (!pci_std_enable_acs(dev))
2595                 return;
2596
2597         pci_dev_specific_enable_acs(dev);
2598 }
2599
2600 static bool pci_acs_flags_enabled(struct pci_dev *pdev, u16 acs_flags)
2601 {
2602         int pos;
2603         u16 cap, ctrl;
2604
2605         pos = pci_find_ext_capability(pdev, PCI_EXT_CAP_ID_ACS);
2606         if (!pos)
2607                 return false;
2608
2609         /*
2610          * Except for egress control, capabilities are either required
2611          * or only required if controllable.  Features missing from the
2612          * capability field can therefore be assumed as hard-wired enabled.
2613          */
2614         pci_read_config_word(pdev, pos + PCI_ACS_CAP, &cap);
2615         acs_flags &= (cap | PCI_ACS_EC);
2616
2617         pci_read_config_word(pdev, pos + PCI_ACS_CTRL, &ctrl);
2618         return (ctrl & acs_flags) == acs_flags;
2619 }
2620
2621 /**
2622  * pci_acs_enabled - test ACS against required flags for a given device
2623  * @pdev: device to test
2624  * @acs_flags: required PCI ACS flags
2625  *
2626  * Return true if the device supports the provided flags.  Automatically
2627  * filters out flags that are not implemented on multifunction devices.
2628  *
2629  * Note that this interface checks the effective ACS capabilities of the
2630  * device rather than the actual capabilities.  For instance, most single
2631  * function endpoints are not required to support ACS because they have no
2632  * opportunity for peer-to-peer access.  We therefore return 'true'
2633  * regardless of whether the device exposes an ACS capability.  This makes
2634  * it much easier for callers of this function to ignore the actual type
2635  * or topology of the device when testing ACS support.
2636  */
2637 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags)
2638 {
2639         int ret;
2640
2641         ret = pci_dev_specific_acs_enabled(pdev, acs_flags);
2642         if (ret >= 0)
2643                 return ret > 0;
2644
2645         /*
2646          * Conventional PCI and PCI-X devices never support ACS, either
2647          * effectively or actually.  The shared bus topology implies that
2648          * any device on the bus can receive or snoop DMA.
2649          */
2650         if (!pci_is_pcie(pdev))
2651                 return false;
2652
2653         switch (pci_pcie_type(pdev)) {
2654         /*
2655          * PCI/X-to-PCIe bridges are not specifically mentioned by the spec,
2656          * but since their primary interface is PCI/X, we conservatively
2657          * handle them as we would a non-PCIe device.
2658          */
2659         case PCI_EXP_TYPE_PCIE_BRIDGE:
2660         /*
2661          * PCIe 3.0, 6.12.1 excludes ACS on these devices.  "ACS is never
2662          * applicable... must never implement an ACS Extended Capability...".
2663          * This seems arbitrary, but we take a conservative interpretation
2664          * of this statement.
2665          */
2666         case PCI_EXP_TYPE_PCI_BRIDGE:
2667         case PCI_EXP_TYPE_RC_EC:
2668                 return false;
2669         /*
2670          * PCIe 3.0, 6.12.1.1 specifies that downstream and root ports should
2671          * implement ACS in order to indicate their peer-to-peer capabilities,
2672          * regardless of whether they are single- or multi-function devices.
2673          */
2674         case PCI_EXP_TYPE_DOWNSTREAM:
2675         case PCI_EXP_TYPE_ROOT_PORT:
2676                 return pci_acs_flags_enabled(pdev, acs_flags);
2677         /*
2678          * PCIe 3.0, 6.12.1.2 specifies ACS capabilities that should be
2679          * implemented by the remaining PCIe types to indicate peer-to-peer
2680          * capabilities, but only when they are part of a multifunction
2681          * device.  The footnote for section 6.12 indicates the specific
2682          * PCIe types included here.
2683          */
2684         case PCI_EXP_TYPE_ENDPOINT:
2685         case PCI_EXP_TYPE_UPSTREAM:
2686         case PCI_EXP_TYPE_LEG_END:
2687         case PCI_EXP_TYPE_RC_END:
2688                 if (!pdev->multifunction)
2689                         break;
2690
2691                 return pci_acs_flags_enabled(pdev, acs_flags);
2692         }
2693
2694         /*
2695          * PCIe 3.0, 6.12.1.3 specifies no ACS capabilities are applicable
2696          * to single function devices with the exception of downstream ports.
2697          */
2698         return true;
2699 }
2700
2701 /**
2702  * pci_acs_path_enable - test ACS flags from start to end in a hierarchy
2703  * @start: starting downstream device
2704  * @end: ending upstream device or NULL to search to the root bus
2705  * @acs_flags: required flags
2706  *
2707  * Walk up a device tree from start to end testing PCI ACS support.  If
2708  * any step along the way does not support the required flags, return false.
2709  */
2710 bool pci_acs_path_enabled(struct pci_dev *start,
2711                           struct pci_dev *end, u16 acs_flags)
2712 {
2713         struct pci_dev *pdev, *parent = start;
2714
2715         do {
2716                 pdev = parent;
2717
2718                 if (!pci_acs_enabled(pdev, acs_flags))
2719                         return false;
2720
2721                 if (pci_is_root_bus(pdev->bus))
2722                         return (end == NULL);
2723
2724                 parent = pdev->bus->self;
2725         } while (pdev != end);
2726
2727         return true;
2728 }
2729
2730 /**
2731  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
2732  * @dev: the PCI device
2733  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTC, 4=INTD)
2734  *
2735  * Perform INTx swizzling for a device behind one level of bridge.  This is
2736  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
2737  * behind bridges on add-in cards.  For devices with ARI enabled, the slot
2738  * number is always 0 (see the Implementation Note in section 2.2.8.1 of
2739  * the PCI Express Base Specification, Revision 2.1)
2740  */
2741 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin)
2742 {
2743         int slot;
2744
2745         if (pci_ari_enabled(dev->bus))
2746                 slot = 0;
2747         else
2748                 slot = PCI_SLOT(dev->devfn);
2749
2750         return (((pin - 1) + slot) % 4) + 1;
2751 }
2752
2753 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
2754 {
2755         u8 pin;
2756
2757         pin = dev->pin;
2758         if (!pin)
2759                 return -1;
2760
2761         while (!pci_is_root_bus(dev->bus)) {
2762                 pin = pci_swizzle_interrupt_pin(dev, pin);
2763                 dev = dev->bus->self;
2764         }
2765         *bridge = dev;
2766         return pin;
2767 }
2768
2769 /**
2770  * pci_common_swizzle - swizzle INTx all the way to root bridge
2771  * @dev: the PCI device
2772  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
2773  *
2774  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
2775  * bridges all the way up to a PCI root bus.
2776  */
2777 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
2778 {
2779         u8 pin = *pinp;
2780
2781         while (!pci_is_root_bus(dev->bus)) {
2782                 pin = pci_swizzle_interrupt_pin(dev, pin);
2783                 dev = dev->bus->self;
2784         }
2785         *pinp = pin;
2786         return PCI_SLOT(dev->devfn);
2787 }
2788 EXPORT_SYMBOL_GPL(pci_common_swizzle);
2789
2790 /**
2791  *      pci_release_region - Release a PCI bar
2792  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
2793  *      @bar: BAR to release
2794  *
2795  *      Releases the PCI I/O and memory resources previously reserved by a
2796  *      successful call to pci_request_region.  Call this function only
2797  *      after all use of the PCI regions has ceased.
2798  */
2799 void pci_release_region(struct pci_dev *pdev, int bar)
2800 {
2801         struct pci_devres *dr;
2802
2803         if (pci_resource_len(pdev, bar) == 0)
2804                 return;
2805         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
2806                 release_region(pci_resource_start(pdev, bar),
2807                                 pci_resource_len(pdev, bar));
2808         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
2809                 release_mem_region(pci_resource_start(pdev, bar),
2810                                 pci_resource_len(pdev, bar));
2811
2812         dr = find_pci_dr(pdev);
2813         if (dr)
2814                 dr->region_mask &= ~(1 << bar);
2815 }
2816 EXPORT_SYMBOL(pci_release_region);
2817
2818 /**
2819  *      __pci_request_region - Reserved PCI I/O and memory resource
2820  *      @pdev: PCI device whose resources are to be reserved
2821  *      @bar: BAR to be reserved
2822  *      @res_name: Name to be associated with resource.
2823  *      @exclusive: whether the region access is exclusive or not
2824  *
2825  *      Mark the PCI region associated with PCI device @pdev BR @bar as
2826  *      being reserved by owner @res_name.  Do not access any
2827  *      address inside the PCI regions unless this call returns
2828  *      successfully.
2829  *
2830  *      If @exclusive is set, then the region is marked so that userspace
2831  *      is explicitly not allowed to map the resource via /dev/mem or
2832  *      sysfs MMIO access.
2833  *
2834  *      Returns 0 on success, or %EBUSY on error.  A warning
2835  *      message is also printed on failure.
2836  */
2837 static int __pci_request_region(struct pci_dev *pdev, int bar,
2838                                 const char *res_name, int exclusive)
2839 {
2840         struct pci_devres *dr;
2841
2842         if (pci_resource_len(pdev, bar) == 0)
2843                 return 0;
2844
2845         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
2846                 if (!request_region(pci_resource_start(pdev, bar),
2847                             pci_resource_len(pdev, bar), res_name))
2848                         goto err_out;
2849         } else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
2850                 if (!__request_mem_region(pci_resource_start(pdev, bar),
2851                                         pci_resource_len(pdev, bar), res_name,
2852                                         exclusive))
2853                         goto err_out;
2854         }
2855
2856         dr = find_pci_dr(pdev);
2857         if (dr)
2858                 dr->region_mask |= 1 << bar;
2859
2860         return 0;
2861
2862 err_out:
2863         dev_warn(&pdev->dev, "BAR %d: can't reserve %pR\n", bar,
2864                  &pdev->resource[bar]);
2865         return -EBUSY;
2866 }
2867
2868 /**
2869  *      pci_request_region - Reserve PCI I/O and memory resource
2870  *      @pdev: PCI device whose resources are to be reserved
2871  *      @bar: BAR to be reserved
2872  *      @res_name: Name to be associated with resource
2873  *
2874  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
2875  *      being reserved by owner @res_name.  Do not access any
2876  *      address inside the PCI regions unless this call returns
2877  *      successfully.
2878  *
2879  *      Returns 0 on success, or %EBUSY on error.  A warning
2880  *      message is also printed on failure.
2881  */
2882 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
2883 {
2884         return __pci_request_region(pdev, bar, res_name, 0);
2885 }
2886 EXPORT_SYMBOL(pci_request_region);
2887
2888 /**
2889  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
2890  *      @pdev: PCI device whose resources are to be reserved
2891  *      @bar: BAR to be reserved
2892  *      @res_name: Name to be associated with resource.
2893  *
2894  *      Mark the PCI region associated with PCI device @pdev BR @bar as
2895  *      being reserved by owner @res_name.  Do not access any
2896  *      address inside the PCI regions unless this call returns
2897  *      successfully.
2898  *
2899  *      Returns 0 on success, or %EBUSY on error.  A warning
2900  *      message is also printed on failure.
2901  *
2902  *      The key difference that _exclusive makes it that userspace is
2903  *      explicitly not allowed to map the resource via /dev/mem or
2904  *      sysfs.
2905  */
2906 int pci_request_region_exclusive(struct pci_dev *pdev, int bar,
2907                                  const char *res_name)
2908 {
2909         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
2910 }
2911 EXPORT_SYMBOL(pci_request_region_exclusive);
2912
2913 /**
2914  * pci_release_selected_regions - Release selected PCI I/O and memory resources
2915  * @pdev: PCI device whose resources were previously reserved
2916  * @bars: Bitmask of BARs to be released
2917  *
2918  * Release selected PCI I/O and memory resources previously reserved.
2919  * Call this function only after all use of the PCI regions has ceased.
2920  */
2921 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
2922 {
2923         int i;
2924
2925         for (i = 0; i < 6; i++)
2926                 if (bars & (1 << i))
2927                         pci_release_region(pdev, i);
2928 }
2929 EXPORT_SYMBOL(pci_release_selected_regions);
2930
2931 static int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
2932                                           const char *res_name, int excl)
2933 {
2934         int i;
2935
2936         for (i = 0; i < 6; i++)
2937                 if (bars & (1 << i))
2938                         if (__pci_request_region(pdev, i, res_name, excl))
2939                                 goto err_out;
2940         return 0;
2941
2942 err_out:
2943         while (--i >= 0)
2944                 if (bars & (1 << i))
2945                         pci_release_region(pdev, i);
2946
2947         return -EBUSY;
2948 }
2949
2950
2951 /**
2952  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
2953  * @pdev: PCI device whose resources are to be reserved
2954  * @bars: Bitmask of BARs to be requested
2955  * @res_name: Name to be associated with resource
2956  */
2957 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
2958                                  const char *res_name)
2959 {
2960         return __pci_request_selected_regions(pdev, bars, res_name, 0);
2961 }
2962 EXPORT_SYMBOL(pci_request_selected_regions);
2963
2964 int pci_request_selected_regions_exclusive(struct pci_dev *pdev, int bars,
2965                                            const char *res_name)
2966 {
2967         return __pci_request_selected_regions(pdev, bars, res_name,
2968                         IORESOURCE_EXCLUSIVE);
2969 }
2970 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2971
2972 /**
2973  *      pci_release_regions - Release reserved PCI I/O and memory resources
2974  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
2975  *
2976  *      Releases all PCI I/O and memory resources previously reserved by a
2977  *      successful call to pci_request_regions.  Call this function only
2978  *      after all use of the PCI regions has ceased.
2979  */
2980
2981 void pci_release_regions(struct pci_dev *pdev)
2982 {
2983         pci_release_selected_regions(pdev, (1 << 6) - 1);
2984 }
2985 EXPORT_SYMBOL(pci_release_regions);
2986
2987 /**
2988  *      pci_request_regions - Reserved PCI I/O and memory resources
2989  *      @pdev: PCI device whose resources are to be reserved
2990  *      @res_name: Name to be associated with resource.
2991  *
2992  *      Mark all PCI regions associated with PCI device @pdev as
2993  *      being reserved by owner @res_name.  Do not access any
2994  *      address inside the PCI regions unless this call returns
2995  *      successfully.
2996  *
2997  *      Returns 0 on success, or %EBUSY on error.  A warning
2998  *      message is also printed on failure.
2999  */
3000 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
3001 {
3002         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
3003 }
3004 EXPORT_SYMBOL(pci_request_regions);
3005
3006 /**
3007  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
3008  *      @pdev: PCI device whose resources are to be reserved
3009  *      @res_name: Name to be associated with resource.
3010  *
3011  *      Mark all PCI regions associated with PCI device @pdev as
3012  *      being reserved by owner @res_name.  Do not access any
3013  *      address inside the PCI regions unless this call returns
3014  *      successfully.
3015  *
3016  *      pci_request_regions_exclusive() will mark the region so that
3017  *      /dev/mem and the sysfs MMIO access will not be allowed.
3018  *
3019  *      Returns 0 on success, or %EBUSY on error.  A warning
3020  *      message is also printed on failure.
3021  */
3022 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
3023 {
3024         return pci_request_selected_regions_exclusive(pdev,
3025                                         ((1 << 6) - 1), res_name);
3026 }
3027 EXPORT_SYMBOL(pci_request_regions_exclusive);
3028
3029 /**
3030  *      pci_remap_iospace - Remap the memory mapped I/O space
3031  *      @res: Resource describing the I/O space
3032  *      @phys_addr: physical address of range to be mapped
3033  *
3034  *      Remap the memory mapped I/O space described by the @res
3035  *      and the CPU physical address @phys_addr into virtual address space.
3036  *      Only architectures that have memory mapped IO functions defined
3037  *      (and the PCI_IOBASE value defined) should call this function.
3038  */
3039 int __weak pci_remap_iospace(const struct resource *res, phys_addr_t phys_addr)
3040 {
3041 #if defined(PCI_IOBASE) && defined(CONFIG_MMU)
3042         unsigned long vaddr = (unsigned long)PCI_IOBASE + res->start;
3043
3044         if (!(res->flags & IORESOURCE_IO))
3045                 return -EINVAL;
3046
3047         if (res->end > IO_SPACE_LIMIT)
3048                 return -EINVAL;
3049
3050         return ioremap_page_range(vaddr, vaddr + resource_size(res), phys_addr,
3051                                   pgprot_device(PAGE_KERNEL));
3052 #else
3053         /* this architecture does not have memory mapped I/O space,
3054            so this function should never be called */
3055         WARN_ONCE(1, "This architecture does not support memory mapped I/O\n");
3056         return -ENODEV;
3057 #endif
3058 }
3059
3060 /**
3061  *      pci_unmap_iospace - Unmap the memory mapped I/O space
3062  *      @res: resource to be unmapped
3063  *
3064  *      Unmap the CPU virtual address @res from virtual address space.
3065  *      Only architectures that have memory mapped IO functions defined
3066  *      (and the PCI_IOBASE value defined) should call this function.
3067  */
3068 void pci_unmap_iospace(struct resource *res)
3069 {
3070 #if defined(PCI_IOBASE) && defined(CONFIG_MMU)
3071         unsigned long vaddr = (unsigned long)PCI_IOBASE + res->start;
3072
3073         unmap_kernel_range(vaddr, resource_size(res));
3074 #endif
3075 }
3076
3077 static void __pci_set_master(struct pci_dev *dev, bool enable)
3078 {
3079         u16 old_cmd, cmd;
3080
3081         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
3082         if (enable)
3083                 cmd = old_cmd | PCI_COMMAND_MASTER;
3084         else
3085                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
3086         if (cmd != old_cmd) {
3087                 dev_dbg(&dev->dev, "%s bus mastering\n",
3088                         enable ? "enabling" : "disabling");
3089                 pci_write_config_word(dev, PCI_COMMAND, cmd);
3090         }
3091         dev->is_busmaster = enable;
3092 }
3093
3094 /**
3095  * pcibios_setup - process "pci=" kernel boot arguments
3096  * @str: string used to pass in "pci=" kernel boot arguments
3097  *
3098  * Process kernel boot arguments.  This is the default implementation.
3099  * Architecture specific implementations can override this as necessary.
3100  */
3101 char * __weak __init pcibios_setup(char *str)
3102 {
3103         return str;
3104 }
3105
3106 /**
3107  * pcibios_set_master - enable PCI bus-mastering for device dev
3108  * @dev: the PCI device to enable
3109  *
3110  * Enables PCI bus-mastering for the device.  This is the default
3111  * implementation.  Architecture specific implementations can override
3112  * this if necessary.
3113  */
3114 void __weak pcibios_set_master(struct pci_dev *dev)
3115 {
3116         u8 lat;
3117
3118         /* The latency timer doesn't apply to PCIe (either Type 0 or Type 1) */
3119         if (pci_is_pcie(dev))
3120                 return;
3121
3122         pci_read_config_byte(dev, PCI_LATENCY_TIMER, &lat);
3123         if (lat < 16)
3124                 lat = (64 <= pcibios_max_latency) ? 64 : pcibios_max_latency;
3125         else if (lat > pcibios_max_latency)
3126                 lat = pcibios_max_latency;
3127         else
3128                 return;
3129
3130         pci_write_config_byte(dev, PCI_LATENCY_TIMER, lat);
3131 }
3132
3133 /**
3134  * pci_set_master - enables bus-mastering for device dev
3135  * @dev: the PCI device to enable
3136  *
3137  * Enables bus-mastering on the device and calls pcibios_set_master()
3138  * to do the needed arch specific settings.
3139  */
3140 void pci_set_master(struct pci_dev *dev)
3141 {
3142         __pci_set_master(dev, true);
3143         pcibios_set_master(dev);
3144 }
3145 EXPORT_SYMBOL(pci_set_master);
3146
3147 /**
3148  * pci_clear_master - disables bus-mastering for device dev
3149  * @dev: the PCI device to disable
3150  */
3151 void pci_clear_master(struct pci_dev *dev)
3152 {
3153         __pci_set_master(dev, false);
3154 }
3155 EXPORT_SYMBOL(pci_clear_master);
3156
3157 /**
3158  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
3159  * @dev: the PCI device for which MWI is to be enabled
3160  *
3161  * Helper function for pci_set_mwi.
3162  * Originally copied from drivers/net/acenic.c.
3163  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
3164  *
3165  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
3166  */
3167 int pci_set_cacheline_size(struct pci_dev *dev)
3168 {
3169         u8 cacheline_size;
3170
3171         if (!pci_cache_line_size)
3172                 return -EINVAL;
3173
3174         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
3175            equal to or multiple of the right value. */
3176         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
3177         if (cacheline_size >= pci_cache_line_size &&
3178             (cacheline_size % pci_cache_line_size) == 0)
3179                 return 0;
3180
3181         /* Write the correct value. */
3182         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
3183         /* Read it back. */
3184         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
3185         if (cacheline_size == pci_cache_line_size)
3186                 return 0;
3187
3188         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not supported\n",
3189                    pci_cache_line_size << 2);
3190
3191         return -EINVAL;
3192 }
3193 EXPORT_SYMBOL_GPL(pci_set_cacheline_size);
3194
3195 /**
3196  * pci_set_mwi - enables memory-write-invalidate PCI transaction
3197  * @dev: the PCI device for which MWI is enabled
3198  *
3199  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
3200  *
3201  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
3202  */
3203 int pci_set_mwi(struct pci_dev *dev)
3204 {
3205 #ifdef PCI_DISABLE_MWI
3206         return 0;
3207 #else
3208         int rc;
3209         u16 cmd;
3210
3211         rc = pci_set_cacheline_size(dev);
3212         if (rc)
3213                 return rc;
3214
3215         pci_read_config_word(dev, PCI_COMMAND, &cmd);
3216         if (!(cmd & PCI_COMMAND_INVALIDATE)) {
3217                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
3218                 cmd |= PCI_COMMAND_INVALIDATE;
3219                 pci_write_config_word(dev, PCI_COMMAND, cmd);
3220         }
3221         return 0;
3222 #endif
3223 }
3224 EXPORT_SYMBOL(pci_set_mwi);
3225
3226 /**
3227  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
3228  * @dev: the PCI device for which MWI is enabled
3229  *
3230  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
3231  * Callers are not required to check the return value.
3232  *
3233  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
3234  */
3235 int pci_try_set_mwi(struct pci_dev *dev)
3236 {
3237 #ifdef PCI_DISABLE_MWI
3238         return 0;
3239 #else
3240         return pci_set_mwi(dev);
3241 #endif
3242 }
3243 EXPORT_SYMBOL(pci_try_set_mwi);
3244
3245 /**
3246  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
3247  * @dev: the PCI device to disable
3248  *
3249  * Disables PCI Memory-Write-Invalidate transaction on the device
3250  */
3251 void pci_clear_mwi(struct pci_dev *dev)
3252 {
3253 #ifndef PCI_DISABLE_MWI
3254         u16 cmd;
3255
3256         pci_read_config_word(dev, PCI_COMMAND, &cmd);
3257         if (cmd & PCI_COMMAND_INVALIDATE) {
3258                 cmd &= ~PCI_COMMAND_INVALIDATE;
3259                 pci_write_config_word(dev, PCI_COMMAND, cmd);
3260         }
3261 #endif
3262 }
3263 EXPORT_SYMBOL(pci_clear_mwi);
3264
3265 /**
3266  * pci_intx - enables/disables PCI INTx for device dev
3267  * @pdev: the PCI device to operate on
3268  * @enable: boolean: whether to enable or disable PCI INTx
3269  *
3270  * Enables/disables PCI INTx for device dev
3271  */
3272 void pci_intx(struct pci_dev *pdev, int enable)
3273 {
3274         u16 pci_command, new;
3275
3276         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
3277
3278         if (enable)
3279                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
3280         else
3281                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
3282
3283         if (new != pci_command) {
3284                 struct pci_devres *dr;
3285
3286                 pci_write_config_word(pdev, PCI_COMMAND, new);
3287
3288                 dr = find_pci_dr(pdev);
3289                 if (dr && !dr->restore_intx) {
3290                         dr->restore_intx = 1;
3291                         dr->orig_intx = !enable;
3292                 }
3293         }
3294 }
3295 EXPORT_SYMBOL_GPL(pci_intx);
3296
3297 /**
3298  * pci_intx_mask_supported - probe for INTx masking support
3299  * @dev: the PCI device to operate on
3300  *
3301  * Check if the device dev support INTx masking via the config space
3302  * command word.
3303  */
3304 bool pci_intx_mask_supported(struct pci_dev *dev)
3305 {
3306         bool mask_supported = false;
3307         u16 orig, new;
3308
3309         if (dev->broken_intx_masking)
3310                 return false;
3311
3312         pci_cfg_access_lock(dev);
3313
3314         pci_read_config_word(dev, PCI_COMMAND, &orig);
3315         pci_write_config_word(dev, PCI_COMMAND,
3316                               orig ^ PCI_COMMAND_INTX_DISABLE);
3317         pci_read_config_word(dev, PCI_COMMAND, &new);
3318
3319         /*
3320          * There's no way to protect against hardware bugs or detect them
3321          * reliably, but as long as we know what the value should be, let's
3322          * go ahead and check it.
3323          */
3324         if ((new ^ orig) & ~PCI_COMMAND_INTX_DISABLE) {
3325                 dev_err(&dev->dev, "Command register changed from 0x%x to 0x%x: driver or hardware bug?\n",
3326                         orig, new);
3327         } else if ((new ^ orig) & PCI_COMMAND_INTX_DISABLE) {
3328                 mask_supported = true;
3329                 pci_write_config_word(dev, PCI_COMMAND, orig);
3330         }
3331
3332         pci_cfg_access_unlock(dev);
3333         return mask_supported;
3334 }
3335 EXPORT_SYMBOL_GPL(pci_intx_mask_supported);
3336
3337 static bool pci_check_and_set_intx_mask(struct pci_dev *dev, bool mask)
3338 {
3339         struct pci_bus *bus = dev->bus;
3340         bool mask_updated = true;
3341         u32 cmd_status_dword;
3342         u16 origcmd, newcmd;
3343         unsigned long flags;
3344         bool irq_pending;
3345
3346         /*
3347          * We do a single dword read to retrieve both command and status.
3348          * Document assumptions that make this possible.
3349          */
3350         BUILD_BUG_ON(PCI_COMMAND % 4);
3351         BUILD_BUG_ON(PCI_COMMAND + 2 != PCI_STATUS);
3352
3353         raw_spin_lock_irqsave(&pci_lock, flags);
3354
3355         bus->ops->read(bus, dev->devfn, PCI_COMMAND, 4, &cmd_status_dword);
3356
3357         irq_pending = (cmd_status_dword >> 16) & PCI_STATUS_INTERRUPT;
3358
3359         /*
3360          * Check interrupt status register to see whether our device
3361          * triggered the interrupt (when masking) or the next IRQ is
3362          * already pending (when unmasking).
3363          */
3364         if (mask != irq_pending) {
3365                 mask_updated = false;
3366                 goto done;
3367         }
3368
3369         origcmd = cmd_status_dword;
3370         newcmd = origcmd & ~PCI_COMMAND_INTX_DISABLE;
3371         if (mask)
3372                 newcmd |= PCI_COMMAND_INTX_DISABLE;
3373         if (newcmd != origcmd)
3374                 bus->ops->write(bus, dev->devfn, PCI_COMMAND, 2, newcmd);
3375
3376 done:
3377         raw_spin_unlock_irqrestore(&pci_lock, flags);
3378
3379         return mask_updated;
3380 }
3381
3382 /**
3383  * pci_check_and_mask_intx - mask INTx on pending interrupt
3384  * @dev: the PCI device to operate on
3385  *
3386  * Check if the device dev has its INTx line asserted, mask it and
3387  * return true in that case. False is returned if not interrupt was
3388  * pending.
3389  */
3390 bool pci_check_and_mask_intx(struct pci_dev *dev)
3391 {
3392         return pci_check_and_set_intx_mask(dev, true);
3393 }
3394 EXPORT_SYMBOL_GPL(pci_check_and_mask_intx);
3395
3396 /**
3397  * pci_check_and_unmask_intx - unmask INTx if no interrupt is pending
3398  * @dev: the PCI device to operate on
3399  *
3400  * Check if the device dev has its INTx line asserted, unmask it if not
3401  * and return true. False is returned and the mask remains active if
3402  * there was still an interrupt pending.
3403  */
3404 bool pci_check_and_unmask_intx(struct pci_dev *dev)
3405 {
3406         return pci_check_and_set_intx_mask(dev, false);
3407 }
3408 EXPORT_SYMBOL_GPL(pci_check_and_unmask_intx);
3409
3410 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
3411 {
3412         return dma_set_max_seg_size(&dev->dev, size);
3413 }
3414 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
3415
3416 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
3417 {
3418         return dma_set_seg_boundary(&dev->dev, mask);
3419 }