arch/arm64/boot/dts/rockchip/rk3399-box-rev2-disvr.dts

   1 /*
   2  * Copyright (c) 2016 Fuzhou Rockchip Electronics Co., Ltd
   3  *
   4  * This file is dual-licensed: you can use it either under the terms
   5  * of the GPL or the X11 license, at your option. Note that this dual
   6  * licensing only applies to this file, and not this project as a
   7  * whole.
   8  *
   9  *  a) This file is free software; you can redistribute it and/or
  10  *     modify it under the terms of the GNU General Public License as
  11  *     published by the Free Software Foundation; either version 2 of the
  12  *     License, or (at your option) any later version.
  13  *
  14  *     This file is distributed in the hope that it will be useful,
  15  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  *     GNU General Public License for more details.
  18  *
  19  * Or, alternatively,
  20  *
  21  *  b) Permission is hereby granted, free of charge, to any person
  22  *     obtaining a copy of this software and associated documentation
  23  *     files (the "Software"), to deal in the Software without
  24  *     restriction, including without limitation the rights to use,
  25  *     copy, modify, merge, publish, distribute, sublicense, and/or
  26  *     sell copies of the Software, and to permit persons to whom the
  27  *     Software is furnished to do so, subject to the following
  28  *     conditions:
  29  *
  30  *     The above copyright notice and this permission notice shall be
  31  *     included in all copies or substantial portions of the Software.
  32  *
  33  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  34  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  35  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  36  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  37  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  38  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  39  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  40  *     OTHER DEALINGS IN THE SOFTWARE.
  41  */
  42
  43 /dts-v1/;
  44 #include "rk3399-box.dtsi"
  45
  46 / {
  47         model = "Rockchip RK3399 Board rev2 (BOX)";
  48         compatible = "rockchip-box-rev2","rockchip,rk3399-box";
  49
  50         mpu6500_hid {
  51                 status = "okay";
  52                 compatible = "inv-hid,mpu6500";
  53         };
  54 };
  55
  56 &pinctrl {
  57         sdio0 {
  58                 sdio0_bus1: sdio0-bus1 {
  59                         rockchip,pins =
  60                                 <2 20 RK_FUNC_1 &pcfg_pull_up_20ma>;
  61                 };
  62
  63                 sdio0_bus4: sdio0-bus4 {
  64                         rockchip,pins =
  65                                 <2 20 RK_FUNC_1 &pcfg_pull_up_20ma>,
  66                                 <2 21 RK_FUNC_1 &pcfg_pull_up_20ma>,
  67                                 <2 22 RK_FUNC_1 &pcfg_pull_up_20ma>,
  68                                 <2 23 RK_FUNC_1 &pcfg_pull_up_20ma>;
  69                 };
  70
  71                 sdio0_cmd: sdio0-cmd {
  72                         rockchip,pins =
  73                                 <2 24 RK_FUNC_1 &pcfg_pull_up_20ma>;
  74                 };
  75
  76                 sdio0_clk: sdio0-clk {
  77                         rockchip,pins =
  78                                 <2 25 RK_FUNC_1 &pcfg_pull_none_20ma>;
  79                 };
  80         };
  81
  82         sdmmc {
  83                 sdmmc_bus1: sdmmc-bus1 {
  84                         rockchip,pins =
  85                                 <4 8 RK_FUNC_1 &pcfg_pull_up_8ma>;
  86                 };
  87
  88                 sdmmc_bus4: sdmmc-bus4 {
  89                         rockchip,pins =
  90                                 <4 8 RK_FUNC_1 &pcfg_pull_up_8ma>,
  91                                 <4 9 RK_FUNC_1 &pcfg_pull_up_8ma>,
  92                                 <4 10 RK_FUNC_1 &pcfg_pull_up_8ma>,
  93                                 <4 11 RK_FUNC_1 &pcfg_pull_up_8ma>;
  94                 };
  95
  96                 sdmmc_clk: sdmmc-clk {
  97                         rockchip,pins =
  98                                 <4 12 RK_FUNC_1 &pcfg_pull_none_18ma>;
  99                 };
 100
 101                 sdmmc_cmd: sdmmc-cmd {
 102                         rockchip,pins =
 103                                 <4 13 RK_FUNC_1 &pcfg_pull_up_8ma>;
 104                 };
 105         };
 106
 107         fusb30x {
 108                 fusb0_int: fusb0-int {
 109                         rockchip,pins =
 110                                 <1 2 RK_FUNC_GPIO &pcfg_pull_up>;
 111                 };
 112         };
 113
 114         pmic {
 115                 vsel1_gpio: vsel1-gpio {
 116                         rockchip,pins =
 117                                 <1 18 RK_FUNC_GPIO &pcfg_pull_up>;
 118                 };
 119         };
 120 };
 121
 122 &i2c4 {
 123         status = "okay";
 124         fusb0: fusb30x@22 {
 125                 compatible = "fairchild,fusb302";
 126                 reg = <0x22>;
 127                 pinctrl-names = "default";
 128                 pinctrl-0 = <&fusb0_int>;
 129                 vbus-5v-gpios = <&gpio1 3 GPIO_ACTIVE_LOW>;
 130                 int-n-gpios = <&gpio1 2 GPIO_ACTIVE_HIGH>;
 131                 status = "okay";
 132         };
 133 };
 134
 135 &u2phy0 {
 136         rockchip,u2phy-tuning;
 137 };
 138
 139 &u2phy1 {
 140         rockchip,u2phy-tuning;
 141 };
 142
 143 /*
 144  * if your hardware board have two typec port, you should define
 145  * fusb1 and tcphy1, such as:
 146  *&tcphy1 {
 147  *      status = "okay";
 148  *      extcon = <&fusb1>;
 149  *};
 150  *&cdn_dp_fb {
 151  *      status = "okay";
 152  *      extcon = <&fusb0>, <&fusb1>;
 153  *      dp_vop_sel = <DISPLAY_SOURCE_LCDC0>;
 154  *      dp_defaultmode = <0>;
 155  *};
 156  */
 157
 158 &tcphy0 {
 159         status = "okay";
 160         extcon = <&fusb0>;
 161 };
 162
 163 &cdn_dp_fb {
 164         status = "okay";
 165         extcon = <&fusb0>;
 166         dp_vop_sel = <DISPLAY_SOURCE_LCDC0>;
 167         dp_defaultmode = <0>;
 168         dp_edid_auto_support = <1>;
 169         dp_edid_prop_value =
 170         /*
 171         * vid, pid, sn, xres, yres, vic, width, height, x_w,
 172         * x_h, hwrotation, orientation, vsync, panel, scan
 173         */
 174         <
 175         /* rayken */
 176         0x6252 0x0532 0x00000005 1440 2560 0x805 68 120 1152 2048 0 0 0 0 0
 177         /* auo */
 178         0x6252 0x0532 0x00000003 2160 1200 0x803 120 68 1728 1080 0 0 0 1 0
 179         /* pico */
 180         0x6252 0x8888 0x88888800 1440 2560 0x806 68 120 1152 2048 90 0 0 0 0
 181         >;
 182 };
 183
 184 &cdn_dp_sound {
 185         status = "disabled";
 186 };
 187
 188 &hdmi_rk_fb {
 189         status = "okay";
 190         rockchip,hdmi_video_source = <DISPLAY_SOURCE_LCDC1>;
 191         hdmi_edid_auto_support = <1>;
 192         hdmi_edid_prop_value =
 193         /*
 194         * vid, pid, sn, xres, yres, vic, width, height, x_w,
 195         * x_h, hwrotation, orientation, vsync, panel, scan
 196         */
 197         <
 198         /* pico */
 199         0x6252 0x8888 0x88888800 2160 1200 0x80f 120 68 2160 1200 90 180 0 0 0
 200         >;
 201 };
 202
 203 &hdmi_sound {
 204         status = "okay";
 205 };
 206
 207 &vopb_rk_fb {
 208         assigned-clocks = <&cru DCLK_VOP0_DIV>;
 209         assigned-clock-parents = <&cru PLL_CPLL>;
 210         status = "okay";
 211 };
 212
 213 &vopl_rk_fb {
 214         assigned-clocks = <&cru DCLK_VOP1_DIV>;
 215         assigned-clock-parents = <&cru PLL_VPLL>;
 216         status = "okay";
 217 };
 218
 219 &disp_timings {
 220         /* for rayken dp */
 221         native-mode = <&timing1>;
 222         timing1 {
 223                 screen-width = <68>;
 224                 screen-hight = <120>;
 225         };
 226 };
 227
 228 /*
 229  * if the screen of vr helmet has a high screen resolution or
 230  * high refresh rate,please increase the lowest gpu(gpu_opp_table)
 231  * and cpu(cluster1_opp) frequence.
 232  */
 233 &gpu_opp_table {
 234         opp@200000000 {
 235                 status = "disabled";
 236         };
 237         opp@297000000 {
 238                 status = "disabled";
 239         };
 240 };
 241
 242 &cluster1_opp {
 243         opp@408000000 {
 244                 status = "disabled";
 245         };
 246         opp@600000000 {
 247                 status = "disabled";
 248         };
 249         opp@816000000 {
 250                 status = "disabled";
 251         };
 252 };
 253
 254 &vdd_cpu_b {
 255         vsel-gpios = <&gpio1 18 GPIO_ACTIVE_HIGH>;
 256         fcs,suspend-voltage-selector = <0>;
 257 };
 258
 259 &rockchip_suspend {
 260         rockchip,power-ctrl =
 261                 <&gpio1 18 GPIO_ACTIVE_LOW>,
 262                 <&gpio1 14 GPIO_ACTIVE_HIGH>;
 263 };