arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARCH_HAS_UBSAN_SANITIZE_ALL
  17         select ARM_AMBA
  18         select ARM_ARCH_TIMER
  19         select ARM_GIC
  20         select AUDIT_ARCH_COMPAT_GENERIC
  21         select ARM_GIC_V2M if PCI_MSI
  22         select ARM_GIC_V3
  23         select ARM_GIC_V3_ITS if PCI_MSI
  24         select ARM_PSCI_FW
  25         select BUILDTIME_EXTABLE_SORT
  26         select CLONE_BACKWARDS
  27         select COMMON_CLK
  28         select CPU_PM if (SUSPEND || CPU_IDLE)
  29         select DCACHE_WORD_ACCESS
  30         select EDAC_SUPPORT
  31         select FRAME_POINTER
  32         select GENERIC_ALLOCATOR
  33         select GENERIC_CLOCKEVENTS
  34         select GENERIC_CLOCKEVENTS_BROADCAST
  35         select GENERIC_CPU_AUTOPROBE
  36         select GENERIC_EARLY_IOREMAP
  37         select GENERIC_IDLE_POLL_SETUP
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_SHOW_LEVEL
  41         select GENERIC_PCI_IOMAP
  42         select GENERIC_SCHED_CLOCK
  43         select GENERIC_SMP_IDLE_THREAD
  44         select GENERIC_STRNCPY_FROM_USER
  45         select GENERIC_STRNLEN_USER
  46         select GENERIC_TIME_VSYSCALL
  47         select HANDLE_DOMAIN_IRQ
  48         select HARDIRQS_SW_RESEND
  49         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  50         select HAVE_ARCH_AUDITSYSCALL
  51         select HAVE_ARCH_BITREVERSE
  52         select HAVE_ARCH_HUGE_VMAP
  53         select HAVE_ARCH_JUMP_LABEL
  54         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  55         select HAVE_ARCH_KGDB
  56         select HAVE_ARCH_MMAP_RND_BITS
  57         select HAVE_ARCH_MMAP_RND_COMPAT_BITS if COMPAT
  58         select HAVE_ARCH_SECCOMP_FILTER
  59         select HAVE_ARCH_TRACEHOOK
  60         select HAVE_BPF_JIT
  61         select HAVE_C_RECORDMCOUNT
  62         select HAVE_CC_STACKPROTECTOR
  63         select HAVE_CMPXCHG_DOUBLE
  64         select HAVE_CMPXCHG_LOCAL
  65         select HAVE_DEBUG_BUGVERBOSE
  66         select HAVE_DEBUG_KMEMLEAK
  67         select HAVE_DMA_API_DEBUG
  68         select HAVE_DMA_ATTRS
  69         select HAVE_DMA_CONTIGUOUS
  70         select HAVE_DYNAMIC_FTRACE
  71         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  72         select HAVE_FTRACE_MCOUNT_RECORD
  73         select HAVE_FUNCTION_TRACER
  74         select HAVE_FUNCTION_GRAPH_TRACER
  75         select HAVE_GENERIC_DMA_COHERENT
  76         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  77         select HAVE_IRQ_TIME_ACCOUNTING
  78         select HAVE_MEMBLOCK
  79         select HAVE_PATA_PLATFORM
  80         select HAVE_PERF_EVENTS
  81         select HAVE_PERF_REGS
  82         select HAVE_PERF_USER_STACK_DUMP
  83         select HAVE_RCU_TABLE_FREE
  84         select HAVE_SYSCALL_TRACEPOINTS
  85         select IOMMU_DMA if IOMMU_SUPPORT
  86         select IRQ_DOMAIN
  87         select IRQ_FORCED_THREADING
  88         select MODULES_USE_ELF_RELA
  89         select NO_BOOTMEM
  90         select OF
  91         select OF_EARLY_FLATTREE
  92         select OF_RESERVED_MEM
  93         select PERF_USE_VMALLOC
  94         select POWER_RESET
  95         select POWER_SUPPLY
  96         select RTC_LIB
  97         select SPARSE_IRQ
  98         select SYSCTL_EXCEPTION_TRACE
  99         select HAVE_CONTEXT_TRACKING
 100         select HAVE_ARM_SMCCC
 101         help
 102           ARM 64-bit (AArch64) Linux support.
 103
 104 config 64BIT
 105         def_bool y
 106
 107 config ARCH_PHYS_ADDR_T_64BIT
 108         def_bool y
 109
 110 config MMU
 111         def_bool y
 112
 113 config ARCH_MMAP_RND_BITS_MIN
 114        default 14 if ARM64_64K_PAGES
 115        default 16 if ARM64_16K_PAGES
 116        default 18
 117
 118 # max bits determined by the following formula:
 119 #  VA_BITS - PAGE_SHIFT - 3
 120 config ARCH_MMAP_RND_BITS_MAX
 121        default 19 if ARM64_VA_BITS=36
 122        default 24 if ARM64_VA_BITS=39
 123        default 27 if ARM64_VA_BITS=42
 124        default 30 if ARM64_VA_BITS=47
 125        default 29 if ARM64_VA_BITS=48 && ARM64_64K_PAGES
 126        default 31 if ARM64_VA_BITS=48 && ARM64_16K_PAGES
 127        default 33 if ARM64_VA_BITS=48
 128        default 14 if ARM64_64K_PAGES
 129        default 16 if ARM64_16K_PAGES
 130        default 18
 131
 132 config ARCH_MMAP_RND_COMPAT_BITS_MIN
 133        default 7 if ARM64_64K_PAGES
 134        default 9 if ARM64_16K_PAGES
 135        default 11
 136
 137 config ARCH_MMAP_RND_COMPAT_BITS_MAX
 138        default 16
 139
 140 config NO_IOPORT_MAP
 141         def_bool y if !PCI
 142
 143 config ILLEGAL_POINTER_VALUE
 144         hex
 145         default 0xdead000000000000
 146
 147 config STACKTRACE_SUPPORT
 148         def_bool y
 149
 150 config ILLEGAL_POINTER_VALUE
 151         hex
 152         default 0xdead000000000000
 153
 154 config LOCKDEP_SUPPORT
 155         def_bool y
 156
 157 config TRACE_IRQFLAGS_SUPPORT
 158         def_bool y
 159
 160 config RWSEM_XCHGADD_ALGORITHM
 161         def_bool y
 162
 163 config GENERIC_BUG
 164         def_bool y
 165         depends on BUG
 166
 167 config GENERIC_BUG_RELATIVE_POINTERS
 168         def_bool y
 169         depends on GENERIC_BUG
 170
 171 config GENERIC_HWEIGHT
 172         def_bool y
 173
 174 config GENERIC_CSUM
 175         def_bool y
 176
 177 config GENERIC_CALIBRATE_DELAY
 178         def_bool y
 179
 180 config ZONE_DMA
 181         def_bool y
 182
 183 config HAVE_GENERIC_RCU_GUP
 184         def_bool y
 185
 186 config ARCH_DMA_ADDR_T_64BIT
 187         def_bool y
 188
 189 config NEED_DMA_MAP_STATE
 190         def_bool y
 191
 192 config NEED_SG_DMA_LENGTH
 193         def_bool y
 194
 195 config SMP
 196         def_bool y
 197
 198 config SWIOTLB
 199         def_bool y
 200
 201 config IOMMU_HELPER
 202         def_bool SWIOTLB
 203
 204 config KERNEL_MODE_NEON
 205         def_bool y
 206
 207 config FIX_EARLYCON_MEM
 208         def_bool y
 209
 210 config PGTABLE_LEVELS
 211         int
 212         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 213         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 214         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 215         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 216         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 217         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 218
 219 source "init/Kconfig"
 220
 221 source "kernel/Kconfig.freezer"
 222
 223 source "arch/arm64/Kconfig.platforms"
 224
 225 menu "Bus support"
 226
 227 config PCI
 228         bool "PCI support"
 229         help
 230           This feature enables support for PCI bus system. If you say Y
 231           here, the kernel will include drivers and infrastructure code
 232           to support PCI bus devices.
 233
 234 config PCI_DOMAINS
 235         def_bool PCI
 236
 237 config PCI_DOMAINS_GENERIC
 238         def_bool PCI
 239
 240 config PCI_SYSCALL
 241         def_bool PCI
 242
 243 source "drivers/pci/Kconfig"
 244 source "drivers/pci/pcie/Kconfig"
 245 source "drivers/pci/hotplug/Kconfig"
 246
 247 endmenu
 248
 249 menu "Kernel Features"
 250
 251 menu "ARM errata workarounds via the alternatives framework"
 252
 253 config ARM64_ERRATUM_826319
 254         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 255         default y
 256         help
 257           This option adds an alternative code sequence to work around ARM
 258           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 259           AXI master interface and an L2 cache.
 260
 261           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 262           and is unable to accept a certain write via this interface, it will
 263           not progress on read data presented on the read data channel and the
 264           system can deadlock.
 265
 266           The workaround promotes data cache clean instructions to
 267           data cache clean-and-invalidate.
 268           Please note that this does not necessarily enable the workaround,
 269           as it depends on the alternative framework, which will only patch
 270           the kernel if an affected CPU is detected.
 271
 272           If unsure, say Y.
 273
 274 config ARM64_ERRATUM_827319
 275         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 276         default y
 277         help
 278           This option adds an alternative code sequence to work around ARM
 279           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 280           master interface and an L2 cache.
 281
 282           Under certain conditions this erratum can cause a clean line eviction
 283           to occur at the same time as another transaction to the same address
 284           on the AMBA 5 CHI interface, which can cause data corruption if the
 285           interconnect reorders the two transactions.
 286
 287           The workaround promotes data cache clean instructions to
 288           data cache clean-and-invalidate.
 289           Please note that this does not necessarily enable the workaround,
 290           as it depends on the alternative framework, which will only patch
 291           the kernel if an affected CPU is detected.
 292
 293           If unsure, say Y.
 294
 295 config ARM64_ERRATUM_824069
 296         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 297         default y
 298         help
 299           This option adds an alternative code sequence to work around ARM
 300           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 301           to a coherent interconnect.
 302
 303           If a Cortex-A53 processor is executing a store or prefetch for
 304           write instruction at the same time as a processor in another
 305           cluster is executing a cache maintenance operation to the same
 306           address, then this erratum might cause a clean cache line to be
 307           incorrectly marked as dirty.
 308
 309           The workaround promotes data cache clean instructions to
 310           data cache clean-and-invalidate.
 311           Please note that this option does not necessarily enable the
 312           workaround, as it depends on the alternative framework, which will
 313           only patch the kernel if an affected CPU is detected.
 314
 315           If unsure, say Y.
 316
 317 config ARM64_ERRATUM_819472
 318         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 319         default y
 320         help
 321           This option adds an alternative code sequence to work around ARM
 322           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 323           present when it is connected to a coherent interconnect.
 324
 325           If the processor is executing a load and store exclusive sequence at
 326           the same time as a processor in another cluster is executing a cache
 327           maintenance operation to the same address, then this erratum might
 328           cause data corruption.
 329
 330           The workaround promotes data cache clean instructions to
 331           data cache clean-and-invalidate.
 332           Please note that this does not necessarily enable the workaround,
 333           as it depends on the alternative framework, which will only patch
 334           the kernel if an affected CPU is detected.
 335
 336           If unsure, say Y.
 337
 338 config ARM64_ERRATUM_832075
 339         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 340         default y
 341         help
 342           This option adds an alternative code sequence to work around ARM
 343           erratum 832075 on Cortex-A57 parts up to r1p2.
 344
 345           Affected Cortex-A57 parts might deadlock when exclusive load/store
 346           instructions to Write-Back memory are mixed with Device loads.
 347
 348           The workaround is to promote device loads to use Load-Acquire
 349           semantics.
 350           Please note that this does not necessarily enable the workaround,
 351           as it depends on the alternative framework, which will only patch
 352           the kernel if an affected CPU is detected.
 353
 354           If unsure, say Y.
 355
 356 config ARM64_ERRATUM_834220
 357         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 358         depends on KVM
 359         default y
 360         help
 361           This option adds an alternative code sequence to work around ARM
 362           erratum 834220 on Cortex-A57 parts up to r1p2.
 363
 364           Affected Cortex-A57 parts might report a Stage 2 translation
 365           fault as the result of a Stage 1 fault for load crossing a
 366           page boundary when there is a permission or device memory
 367           alignment fault at Stage 1 and a translation fault at Stage 2.
 368
 369           The workaround is to verify that the Stage 1 translation
 370           doesn't generate a fault before handling the Stage 2 fault.
 371           Please note that this does not necessarily enable the workaround,
 372           as it depends on the alternative framework, which will only patch
 373           the kernel if an affected CPU is detected.
 374
 375           If unsure, say Y.
 376
 377 config ARM64_ERRATUM_845719
 378         bool "Cortex-A53: 845719: a load might read incorrect data"
 379         depends on COMPAT
 380         default y
 381         help
 382           This option adds an alternative code sequence to work around ARM
 383           erratum 845719 on Cortex-A53 parts up to r0p4.
 384
 385           When running a compat (AArch32) userspace on an affected Cortex-A53
 386           part, a load at EL0 from a virtual address that matches the bottom 32
 387           bits of the virtual address used by a recent load at (AArch64) EL1
 388           might return incorrect data.
 389
 390           The workaround is to write the contextidr_el1 register on exception
 391           return to a 32-bit task.
 392           Please note that this does not necessarily enable the workaround,
 393           as it depends on the alternative framework, which will only patch
 394           the kernel if an affected CPU is detected.
 395
 396           If unsure, say Y.
 397
 398 config ARM64_ERRATUM_843419
 399         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 400         depends on MODULES
 401         default y
 402         select ARM64_MODULE_CMODEL_LARGE
 403         help
 404           This option builds kernel modules using the large memory model in
 405           order to avoid the use of the ADRP instruction, which can cause
 406           a subsequent memory access to use an incorrect address on Cortex-A53
 407           parts up to r0p4.
 408
 409           Note that the kernel itself must be linked with a version of ld
 410           which fixes potentially affected ADRP instructions through the
 411           use of veneers.
 412
 413           If unsure, say Y.
 414
 415 config CAVIUM_ERRATUM_22375
 416         bool "Cavium erratum 22375, 24313"
 417         default y
 418         help
 419           Enable workaround for erratum 22375, 24313.
 420
 421           This implements two gicv3-its errata workarounds for ThunderX. Both
 422           with small impact affecting only ITS table allocation.
 423
 424             erratum 22375: only alloc 8MB table size
 425             erratum 24313: ignore memory access type
 426
 427           The fixes are in ITS initialization and basically ignore memory access
 428           type and table size provided by the TYPER and BASER registers.
 429
 430           If unsure, say Y.
 431
 432 config CAVIUM_ERRATUM_23154
 433         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 434         default y
 435         help
 436           The gicv3 of ThunderX requires a modified version for
 437           reading the IAR status to ensure data synchronization
 438           (access to icc_iar1_el1 is not sync'ed before and after).
 439
 440           If unsure, say Y.
 441
 442 endmenu
 443
 444
 445 choice
 446         prompt "Page size"
 447         default ARM64_4K_PAGES
 448         help
 449           Page size (translation granule) configuration.
 450
 451 config ARM64_4K_PAGES
 452         bool "4KB"
 453         help
 454           This feature enables 4KB pages support.
 455
 456 config ARM64_16K_PAGES
 457         bool "16KB"
 458         help
 459           The system will use 16KB pages support. AArch32 emulation
 460           requires applications compiled with 16K (or a multiple of 16K)
 461           aligned segments.
 462
 463 config ARM64_64K_PAGES
 464         bool "64KB"
 465         help
 466           This feature enables 64KB pages support (4KB by default)
 467           allowing only two levels of page tables and faster TLB
 468           look-up. AArch32 emulation requires applications compiled
 469           with 64K aligned segments.
 470
 471 endchoice
 472
 473 choice
 474         prompt "Virtual address space size"
 475         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 476         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 477         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 478         help
 479           Allows choosing one of multiple possible virtual address
 480           space sizes. The level of translation table is determined by
 481           a combination of page size and virtual address space size.
 482
 483 config ARM64_VA_BITS_36
 484         bool "36-bit" if EXPERT
 485         depends on ARM64_16K_PAGES
 486
 487 config ARM64_VA_BITS_39
 488         bool "39-bit"
 489         depends on ARM64_4K_PAGES
 490
 491 config ARM64_VA_BITS_42
 492         bool "42-bit"
 493         depends on ARM64_64K_PAGES
 494
 495 config ARM64_VA_BITS_47
 496         bool "47-bit"
 497         depends on ARM64_16K_PAGES
 498
 499 config ARM64_VA_BITS_48
 500         bool "48-bit"
 501
 502 endchoice
 503
 504 config ARM64_VA_BITS
 505         int
 506         default 36 if ARM64_VA_BITS_36
 507         default 39 if ARM64_VA_BITS_39
 508         default 42 if ARM64_VA_BITS_42
 509         default 47 if ARM64_VA_BITS_47
 510         default 48 if ARM64_VA_BITS_48
 511
 512 config CPU_BIG_ENDIAN
 513        bool "Build big-endian kernel"
 514        help
 515          Say Y if you plan on running a kernel in big-endian mode.
 516
 517 config SCHED_MC
 518         bool "Multi-core scheduler support"
 519         help
 520           Multi-core scheduler support improves the CPU scheduler's decision
 521           making when dealing with multi-core CPU chips at a cost of slightly
 522           increased overhead in some places. If unsure say N here.
 523
 524 config SCHED_SMT
 525         bool "SMT scheduler support"
 526         help
 527           Improves the CPU scheduler's decision making when dealing with
 528           MultiThreading at a cost of slightly increased overhead in some
 529           places. If unsure say N here.
 530
 531 config NR_CPUS
 532         int "Maximum number of CPUs (2-4096)"
 533         range 2 4096
 534         # These have to remain sorted largest to smallest
 535         default "64"
 536
 537 config HOTPLUG_CPU
 538         bool "Support for hot-pluggable CPUs"
 539         select GENERIC_IRQ_MIGRATION
 540         help
 541           Say Y here to experiment with turning CPUs off and on.  CPUs
 542           can be controlled through /sys/devices/system/cpu.
 543
 544 source kernel/Kconfig.preempt
 545 source kernel/Kconfig.hz
 546
 547 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
 548         def_bool y
 549
 550 config ARCH_HAS_HOLES_MEMORYMODEL
 551         def_bool y if SPARSEMEM
 552
 553 config ARCH_SPARSEMEM_ENABLE
 554         def_bool y
 555         select SPARSEMEM_VMEMMAP_ENABLE
 556
 557 config ARCH_SPARSEMEM_DEFAULT
 558         def_bool ARCH_SPARSEMEM_ENABLE
 559
 560 config ARCH_SELECT_MEMORY_MODEL
 561         def_bool ARCH_SPARSEMEM_ENABLE
 562
 563 config HAVE_ARCH_PFN_VALID
 564         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 565
 566 config HW_PERF_EVENTS
 567         def_bool y
 568         depends on ARM_PMU
 569
 570 config SYS_SUPPORTS_HUGETLBFS
 571         def_bool y
 572
 573 config ARCH_WANT_HUGE_PMD_SHARE
 574         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 575
 576 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 577         def_bool y
 578
 579 config ARCH_HAS_CACHE_LINE_SIZE
 580         def_bool y
 581
 582 source "mm/Kconfig"
 583
 584 config SECCOMP
 585         bool "Enable seccomp to safely compute untrusted bytecode"
 586         ---help---
 587           This kernel feature is useful for number crunching applications
 588           that may need to compute untrusted bytecode during their
 589           execution. By using pipes or other transports made available to
 590           the process as file descriptors supporting the read/write
 591           syscalls, it's possible to isolate those applications in
 592           their own address space using seccomp. Once seccomp is
 593           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 594           and the task is only allowed to execute a few safe syscalls
 595           defined by each seccomp mode.
 596
 597 config XEN_DOM0
 598         def_bool y
 599         depends on XEN
 600
 601 config XEN
 602         bool "Xen guest support on ARM64"
 603         depends on ARM64 && OF
 604         select SWIOTLB_XEN
 605         help
 606           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 607
 608 config FORCE_MAX_ZONEORDER
 609         int
 610         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 611         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 612         default "11"
 613         help
 614           The kernel memory allocator divides physically contiguous memory
 615           blocks into "zones", where each zone is a power of two number of
 616           pages.  This option selects the largest power of two that the kernel
 617           keeps in the memory allocator.  If you need to allocate very large
 618           blocks of physically contiguous memory, then you may need to
 619           increase this value.
 620
 621           This config option is actually maximum order plus one. For example,
 622           a value of 11 means that the largest free memory block is 2^10 pages.
 623
 624           We make sure that we can allocate upto a HugePage size for each configuration.
 625           Hence we have :
 626                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 627
 628           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 629           4M allocations matching the default size used by generic code.
 630
 631 menuconfig ARMV8_DEPRECATED
 632         bool "Emulate deprecated/obsolete ARMv8 instructions"
 633         depends on COMPAT
 634         help
 635           Legacy software support may require certain instructions
 636           that have been deprecated or obsoleted in the architecture.
 637
 638           Enable this config to enable selective emulation of these
 639           features.
 640
 641           If unsure, say Y
 642
 643 if ARMV8_DEPRECATED
 644
 645 config SWP_EMULATION
 646         bool "Emulate SWP/SWPB instructions"
 647         help
 648           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 649           they are always undefined. Say Y here to enable software
 650           emulation of these instructions for userspace using LDXR/STXR.
 651
 652           In some older versions of glibc [<=2.8] SWP is used during futex
 653           trylock() operations with the assumption that the code will not
 654           be preempted. This invalid assumption may be more likely to fail
 655           with SWP emulation enabled, leading to deadlock of the user
 656           application.
 657
 658           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 659           on an external transaction monitoring block called a global
 660           monitor to maintain update atomicity. If your system does not
 661           implement a global monitor, this option can cause programs that
 662           perform SWP operations to uncached memory to deadlock.
 663
 664           If unsure, say Y
 665
 666 config CP15_BARRIER_EMULATION
 667         bool "Emulate CP15 Barrier instructions"
 668         help
 669           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 670           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 671           strongly recommended to use the ISB, DSB, and DMB
 672           instructions instead.
 673
 674           Say Y here to enable software emulation of these
 675           instructions for AArch32 userspace code. When this option is
 676           enabled, CP15 barrier usage is traced which can help
 677           identify software that needs updating.
 678
 679           If unsure, say Y
 680
 681 config SETEND_EMULATION
 682         bool "Emulate SETEND instruction"
 683         help
 684           The SETEND instruction alters the data-endianness of the
 685           AArch32 EL0, and is deprecated in ARMv8.
 686
 687           Say Y here to enable software emulation of the instruction
 688           for AArch32 userspace code.
 689
 690           Note: All the cpus on the system must have mixed endian support at EL0
 691           for this feature to be enabled. If a new CPU - which doesn't support mixed
 692           endian - is hotplugged in after this feature has been enabled, there could
 693           be unexpected results in the applications.
 694
 695           If unsure, say Y
 696 endif
 697
 698 menu "ARMv8.1 architectural features"
 699
 700 config ARM64_HW_AFDBM
 701         bool "Support for hardware updates of the Access and Dirty page flags"
 702         default y
 703         help
 704           The ARMv8.1 architecture extensions introduce support for
 705           hardware updates of the access and dirty information in page
 706           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 707           capable processors, accesses to pages with PTE_AF cleared will
 708           set this bit instead of raising an access flag fault.
 709           Similarly, writes to read-only pages with the DBM bit set will
 710           clear the read-only bit (AP[2]) instead of raising a
 711           permission fault.
 712
 713           Kernels built with this configuration option enabled continue
 714           to work on pre-ARMv8.1 hardware and the performance impact is
 715           minimal. If unsure, say Y.
 716
 717 config ARM64_PAN
 718         bool "Enable support for Privileged Access Never (PAN)"
 719         default y
 720         help
 721          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 722          prevents the kernel or hypervisor from accessing user-space (EL0)
 723          memory directly.
 724
 725          Choosing this option will cause any unprotected (not using
 726          copy_to_user et al) memory access to fail with a permission fault.
 727
 728          The feature is detected at runtime, and will remain as a 'nop'
 729          instruction if the cpu does not implement the feature.
 730
 731 config ARM64_LSE_ATOMICS
 732         bool "Atomic instructions"
 733         help
 734           As part of the Large System Extensions, ARMv8.1 introduces new
 735           atomic instructions that are designed specifically to scale in
 736           very large systems.
 737
 738           Say Y here to make use of these instructions for the in-kernel
 739           atomic routines. This incurs a small overhead on CPUs that do
 740           not support these instructions and requires the kernel to be
 741           built with binutils >= 2.25.
 742
 743 endmenu
 744
 745 config ARM64_UAO
 746         bool "Enable support for User Access Override (UAO)"
 747         default y
 748         help
 749           User Access Override (UAO; part of the ARMv8.2 Extensions)
 750           causes the 'unprivileged' variant of the load/store instructions to
 751           be overriden to be privileged.
 752
 753           This option changes get_user() and friends to use the 'unprivileged'
 754           variant of the load/store instructions. This ensures that user-space
 755           really did have access to the supplied memory. When addr_limit is
 756           set to kernel memory the UAO bit will be set, allowing privileged
 757           access to kernel memory.
 758
 759           Choosing this option will cause copy_to_user() et al to use user-space
 760           memory permissions.
 761
 762           The feature is detected at runtime, the kernel will use the
 763           regular load/store instructions if the cpu does not implement the
 764           feature.
 765
 766 config ARM64_MODULE_CMODEL_LARGE
 767         bool
 768
 769 config ARM64_MODULE_PLTS
 770         bool
 771         select ARM64_MODULE_CMODEL_LARGE
 772         select HAVE_MOD_ARCH_SPECIFIC
 773
 774 config RELOCATABLE
 775         bool
 776         help
 777           This builds the kernel as a Position Independent Executable (PIE),
 778           which retains all relocation metadata required to relocate the
 779           kernel binary at runtime to a different virtual address than the
 780           address it was linked at.
 781           Since AArch64 uses the RELA relocation format, this requires a
 782           relocation pass at runtime even if the kernel is loaded at the
 783           same address it was linked at.
 784
 785 config RANDOMIZE_BASE
 786         bool "Randomize the address of the kernel image"
 787         select ARM64_MODULE_PLTS
 788         select RELOCATABLE
 789         help
 790           Randomizes the virtual address at which the kernel image is
 791           loaded, as a security feature that deters exploit attempts
 792           relying on knowledge of the location of kernel internals.
 793
 794           It is the bootloader's job to provide entropy, by passing a
 795           random u64 value in /chosen/kaslr-seed at kernel entry.
 796
 797           When booting via the UEFI stub, it will invoke the firmware's
 798           EFI_RNG_PROTOCOL implementation (if available) to supply entropy
 799           to the kernel proper. In addition, it will randomise the physical
 800           location of the kernel Image as well.
 801
 802           If unsure, say N.
 803
 804 config RANDOMIZE_MODULE_REGION_FULL
 805         bool "Randomize the module region independently from the core kernel"
 806         depends on RANDOMIZE_BASE
 807         default y
 808         help
 809           Randomizes the location of the module region without considering the
 810           location of the core kernel. This way, it is impossible for modules
 811           to leak information about the location of core kernel data structures
 812           but it does imply that function calls between modules and the core
 813           kernel will need to be resolved via veneers in the module PLT.
 814
 815           When this option is not set, the module region will be randomized over
 816           a limited range that contains the [_stext, _etext] interval of the
 817           core kernel, so branch relocations are always in range.
 818
 819 endmenu
 820
 821 menu "Boot options"
 822
 823 config ARM64_ACPI_PARKING_PROTOCOL
 824         bool "Enable support for the ARM64 ACPI parking protocol"
 825         depends on ACPI
 826         help
 827           Enable support for the ARM64 ACPI parking protocol. If disabled
 828           the kernel will not allow booting through the ARM64 ACPI parking
 829           protocol even if the corresponding data is present in the ACPI
 830           MADT table.
 831
 832 config CMDLINE
 833         string "Default kernel command string"
 834         default ""
 835         help
 836           Provide a set of default command-line options at build time by
 837           entering them here. As a minimum, you should specify the the
 838           root device (e.g. root=/dev/nfs).
 839
 840 choice
 841         prompt "Kernel command line type" if CMDLINE != ""
 842         default CMDLINE_FROM_BOOTLOADER
 843
 844 config CMDLINE_FROM_BOOTLOADER
 845         bool "Use bootloader kernel arguments if available"
 846         help
 847           Uses the command-line options passed by the boot loader. If
 848           the boot loader doesn't provide any, the default kernel command
 849           string provided in CMDLINE will be used.
 850
 851 config CMDLINE_EXTEND
 852         bool "Extend bootloader kernel arguments"
 853         help
 854           The command-line arguments provided by the boot loader will be
 855           appended to the default kernel command string.
 856
 857 config CMDLINE_FORCE
 858         bool "Always use the default kernel command string"
 859         help
 860           Always use the default kernel command string, even if the boot
 861           loader passes other arguments to the kernel.
 862           This is useful if you cannot or don't want to change the
 863           command-line options your boot loader passes to the kernel.
 864 endchoice
 865
 866 config EFI_STUB
 867         bool
 868
 869 config EFI
 870         bool "UEFI runtime support"
 871         depends on OF && !CPU_BIG_ENDIAN
 872         select LIBFDT
 873         select UCS2_STRING
 874         select EFI_PARAMS_FROM_FDT
 875         select EFI_RUNTIME_WRAPPERS
 876         select EFI_STUB
 877         select EFI_ARMSTUB
 878         default y
 879         help
 880           This option provides support for runtime services provided
 881           by UEFI firmware (such as non-volatile variables, realtime
 882           clock, and platform reset). A UEFI stub is also provided to
 883           allow the kernel to be booted as an EFI application. This
 884           is only useful on systems that have UEFI firmware.
 885
 886 config DMI
 887         bool "Enable support for SMBIOS (DMI) tables"
 888         depends on EFI
 889         default y
 890         help
 891           This enables SMBIOS/DMI feature for systems.
 892
 893           This option is only useful on systems that have UEFI firmware.
 894           However, even with this option, the resultant kernel should
 895           continue to boot on existing non-UEFI platforms.
 896
 897 config BUILD_ARM64_APPENDED_DTB_IMAGE
 898         bool "Build a concatenated Image.gz/dtb by default"
 899         depends on OF
 900         help
 901           Enabling this option will cause a concatenated Image.gz and list of
 902           DTBs to be built by default (instead of a standalone Image.gz.)
 903           The image will built in arch/arm64/boot/Image.gz-dtb
 904
 905 config BUILD_ARM64_APPENDED_DTB_IMAGE_NAMES
 906         string "Default dtb names"
 907         depends on BUILD_ARM64_APPENDED_DTB_IMAGE
 908         help
 909           Space separated list of names of dtbs to append when
 910           building a concatenated Image.gz-dtb.
 911
 912 endmenu
 913
 914 menu "Userspace binary formats"
 915
 916 source "fs/Kconfig.binfmt"
 917
 918 config COMPAT
 919         bool "Kernel support for 32-bit EL0"
 920         depends on ARM64_4K_PAGES || EXPERT
 921         select COMPAT_BINFMT_ELF
 922         select HAVE_UID16
 923         select OLD_SIGSUSPEND3
 924         select COMPAT_OLD_SIGACTION
 925         help
 926           This option enables support for a 32-bit EL0 running under a 64-bit
 927           kernel at EL1. AArch32-specific components such as system calls,
 928           the user helper functions, VFP support and the ptrace interface are
 929           handled appropriately by the kernel.
 930
 931           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 932           that you will only be able to execute AArch32 binaries that were compiled
 933           with page size aligned segments.
 934
 935           If you want to execute 32-bit userspace applications, say Y.
 936
 937 config SYSVIPC_COMPAT
 938         def_bool y
 939         depends on COMPAT && SYSVIPC
 940
 941 endmenu
 942
 943 menu "Power management options"
 944
 945 source "kernel/power/Kconfig"
 946
 947 config ARCH_SUSPEND_POSSIBLE
 948         def_bool y
 949
 950 endmenu
 951
 952 menu "CPU Power Management"
 953
 954 source "drivers/cpuidle/Kconfig"
 955
 956 source "drivers/cpufreq/Kconfig"
 957
 958 endmenu
 959
 960 source "net/Kconfig"
 961
 962 source "drivers/Kconfig"
 963
 964 source "drivers/firmware/Kconfig"
 965
 966 source "drivers/acpi/Kconfig"
 967
 968 source "fs/Kconfig"
 969
 970 source "arch/arm64/kvm/Kconfig"
 971
 972 source "arch/arm64/Kconfig.debug"
 973
 974 source "security/Kconfig"
 975
 976 source "crypto/Kconfig"
 977 if CRYPTO
 978 source "arch/arm64/crypto/Kconfig"
 979 endif
 980
 981 source "lib/Kconfig"