Correct the pre-increment load latencies in the PPC A2 itinerary
authorHal Finkel <hfinkel@anl.gov>
Sun, 22 Sep 2013 00:08:14 +0000 (00:08 +0000)
committerHal Finkel <hfinkel@anl.gov>
Sun, 22 Sep 2013 00:08:14 +0000 (00:08 +0000)
commit50019d8f7e1af96b85098ba501acbb9845682e4a
treec7e01ae2061ce48d9f9cde0e44da55416fe23b08
parent20b5879e0ec5c926c3b636ad36d5b6cfb278f736
Correct the pre-increment load latencies in the PPC A2 itinerary

Pre-increment loads are microcoded on the A2, and the address increment occurs
only after the load completes. As a result, the latency of the GPR address
update is an additional 2 cycles on top of the load latency.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@191156 91177308-0d34-0410-b5e6-96231b3b80d8
lib/Target/PowerPC/PPCScheduleA2.td