test/Instrumentation/MemorySanitizer/msan_basic.ll

   1 ; RUN: opt < %s -msan -msan-check-access-address=0 -S | FileCheck %s
   2 ; RUN: opt < %s -msan -msan-check-access-address=0 -msan-track-origins=1 -S | FileCheck -check-prefix=CHECK-ORIGINS %s
   3 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128-n8:16:32:64-S128"
   4
   5 ; Check the presence of __msan_init
   6 ; CHECK: @llvm.global_ctors {{.*}} @__msan_init
   7
   8 ; Check the presence and the linkage type of __msan_track_origins
   9 ; CHECK: @__msan_track_origins = weak_odr constant i32 0
  10
  11
  12 ; Check instrumentation of stores
  13
  14 define void @Store(i32* nocapture %p, i32 %x) nounwind uwtable {
  15 entry:
  16   store i32 %x, i32* %p, align 4
  17   ret void
  18 }
  19
  20 ; CHECK: @Store
  21 ; CHECK: load {{.*}} @__msan_param_tls
  22 ; CHECK: store
  23 ; CHECK: store
  24 ; CHECK: ret void
  25 ; CHECK-ORIGINS: @Store
  26 ; CHECK-ORIGINS: load {{.*}} @__msan_param_tls
  27 ; CHECK-ORIGINS: store
  28 ; CHECK-ORIGINS: icmp
  29 ; CHECK-ORIGINS: br i1
  30 ; CHECK-ORIGINS: <label>
  31 ; CHECK-ORIGINS: store
  32 ; CHECK-ORIGINS: br label
  33 ; CHECK-ORIGINS: <label>
  34 ; CHECK-ORIGINS: store
  35 ; CHECK-ORIGINS: ret void
  36
  37
  38 ; Check instrumentation of aligned stores
  39 ; Shadow store has the same alignment as the original store; origin store
  40 ; does not specify explicit alignment.
  41
  42 define void @AlignedStore(i32* nocapture %p, i32 %x) nounwind uwtable {
  43 entry:
  44   store i32 %x, i32* %p, align 32
  45   ret void
  46 }
  47
  48 ; CHECK: @AlignedStore
  49 ; CHECK: load {{.*}} @__msan_param_tls
  50 ; CHECK: store {{.*}} align 32
  51 ; CHECK: store {{.*}} align 32
  52 ; CHECK: ret void
  53 ; CHECK-ORIGINS: @AlignedStore
  54 ; CHECK-ORIGINS: load {{.*}} @__msan_param_tls
  55 ; CHECK-ORIGINS: store {{.*}} align 32
  56 ; CHECK-ORIGINS: icmp
  57 ; CHECK-ORIGINS: br i1
  58 ; CHECK-ORIGINS: <label>
  59 ; CHECK-ORIGINS: store {{.*}} align 32
  60 ; CHECK-ORIGINS: br label
  61 ; CHECK-ORIGINS: <label>
  62 ; CHECK-ORIGINS: store {{.*}} align 32
  63 ; CHECK-ORIGINS: ret void
  64
  65
  66 ; load followed by cmp: check that we load the shadow and call __msan_warning.
  67 define void @LoadAndCmp(i32* nocapture %a) nounwind uwtable {
  68 entry:
  69   %0 = load i32* %a, align 4
  70   %tobool = icmp eq i32 %0, 0
  71   br i1 %tobool, label %if.end, label %if.then
  72
  73 if.then:                                          ; preds = %entry
  74   tail call void (...)* @foo() nounwind
  75   br label %if.end
  76
  77 if.end:                                           ; preds = %entry, %if.then
  78   ret void
  79 }
  80
  81 declare void @foo(...)
  82
  83 ; CHECK: @LoadAndCmp
  84 ; CHECK: = load
  85 ; CHECK: = load
  86 ; CHECK: call void @__msan_warning_noreturn()
  87 ; CHECK-NEXT: call void asm sideeffect
  88 ; CHECK-NEXT: unreachable
  89 ; CHECK: ret void
  90
  91 ; Check that we store the shadow for the retval.
  92 define i32 @ReturnInt() nounwind uwtable readnone {
  93 entry:
  94   ret i32 123
  95 }
  96
  97 ; CHECK: @ReturnInt
  98 ; CHECK: store i32 0,{{.*}}__msan_retval_tls
  99 ; CHECK: ret i32
 100
 101 ; Check that we get the shadow for the retval.
 102 define void @CopyRetVal(i32* nocapture %a) nounwind uwtable {
 103 entry:
 104   %call = tail call i32 @ReturnInt() nounwind
 105   store i32 %call, i32* %a, align 4
 106   ret void
 107 }
 108
 109 ; CHECK: @CopyRetVal
 110 ; CHECK: load{{.*}}__msan_retval_tls
 111 ; CHECK: store
 112 ; CHECK: store
 113 ; CHECK: ret void
 114
 115
 116 ; Check that we generate PHIs for shadow.
 117 define void @FuncWithPhi(i32* nocapture %a, i32* %b, i32* nocapture %c) nounwind uwtable {
 118 entry:
 119   %tobool = icmp eq i32* %b, null
 120   br i1 %tobool, label %if.else, label %if.then
 121
 122   if.then:                                          ; preds = %entry
 123   %0 = load i32* %b, align 4
 124   br label %if.end
 125
 126   if.else:                                          ; preds = %entry
 127   %1 = load i32* %c, align 4
 128   br label %if.end
 129
 130   if.end:                                           ; preds = %if.else, %if.then
 131   %t.0 = phi i32 [ %0, %if.then ], [ %1, %if.else ]
 132   store i32 %t.0, i32* %a, align 4
 133   ret void
 134 }
 135
 136 ; CHECK: @FuncWithPhi
 137 ; CHECK: = phi
 138 ; CHECK-NEXT: = phi
 139 ; CHECK: store
 140 ; CHECK: store
 141 ; CHECK: ret void
 142
 143 ; Compute shadow for "x << 10"
 144 define void @ShlConst(i32* nocapture %x) nounwind uwtable {
 145 entry:
 146   %0 = load i32* %x, align 4
 147   %1 = shl i32 %0, 10
 148   store i32 %1, i32* %x, align 4
 149   ret void
 150 }
 151
 152 ; CHECK: @ShlConst
 153 ; CHECK: = load
 154 ; CHECK: = load
 155 ; CHECK: shl
 156 ; CHECK: shl
 157 ; CHECK: store
 158 ; CHECK: store
 159 ; CHECK: ret void
 160
 161 ; Compute shadow for "10 << x": it should have 'sext i1'.
 162 define void @ShlNonConst(i32* nocapture %x) nounwind uwtable {
 163 entry:
 164   %0 = load i32* %x, align 4
 165   %1 = shl i32 10, %0
 166   store i32 %1, i32* %x, align 4
 167   ret void
 168 }
 169
 170 ; CHECK: @ShlNonConst
 171 ; CHECK: = load
 172 ; CHECK: = load
 173 ; CHECK: = sext i1
 174 ; CHECK: store
 175 ; CHECK: store
 176 ; CHECK: ret void
 177
 178 ; SExt
 179 define void @SExt(i32* nocapture %a, i16* nocapture %b) nounwind uwtable {
 180 entry:
 181   %0 = load i16* %b, align 2
 182   %1 = sext i16 %0 to i32
 183   store i32 %1, i32* %a, align 4
 184   ret void
 185 }
 186
 187 ; CHECK: @SExt
 188 ; CHECK: = load
 189 ; CHECK: = load
 190 ; CHECK: = sext
 191 ; CHECK: = sext
 192 ; CHECK: store
 193 ; CHECK: store
 194 ; CHECK: ret void
 195
 196
 197 ; memset
 198 define void @MemSet(i8* nocapture %x) nounwind uwtable {
 199 entry:
 200   call void @llvm.memset.p0i8.i64(i8* %x, i8 42, i64 10, i32 1, i1 false)
 201   ret void
 202 }
 203
 204 declare void @llvm.memset.p0i8.i64(i8* nocapture, i8, i64, i32, i1) nounwind
 205
 206 ; CHECK: @MemSet
 207 ; CHECK: call i8* @__msan_memset
 208 ; CHECK: ret void
 209
 210
 211 ; memcpy
 212 define void @MemCpy(i8* nocapture %x, i8* nocapture %y) nounwind uwtable {
 213 entry:
 214   call void @llvm.memcpy.p0i8.p0i8.i64(i8* %x, i8* %y, i64 10, i32 1, i1 false)
 215   ret void
 216 }
 217
 218 declare void @llvm.memcpy.p0i8.p0i8.i64(i8* nocapture, i8* nocapture, i64, i32, i1) nounwind
 219
 220 ; CHECK: @MemCpy
 221 ; CHECK: call i8* @__msan_memcpy
 222 ; CHECK: ret void
 223
 224
 225 ; memmove is lowered to a call
 226 define void @MemMove(i8* nocapture %x, i8* nocapture %y) nounwind uwtable {
 227 entry:
 228   call void @llvm.memmove.p0i8.p0i8.i64(i8* %x, i8* %y, i64 10, i32 1, i1 false)
 229   ret void
 230 }
 231
 232 declare void @llvm.memmove.p0i8.p0i8.i64(i8* nocapture, i8* nocapture, i64, i32, i1) nounwind
 233
 234 ; CHECK: @MemMove
 235 ; CHECK: call i8* @__msan_memmove
 236 ; CHECK: ret void
 237
 238
 239 ; Check that we propagate shadow for "select"
 240
 241 define i32 @Select(i32 %a, i32 %b, i32 %c) nounwind uwtable readnone {
 242 entry:
 243   %tobool = icmp ne i32 %c, 0
 244   %cond = select i1 %tobool, i32 %a, i32 %b
 245   ret i32 %cond
 246 }
 247
 248 ; CHECK: @Select
 249 ; CHECK: select
 250 ; CHECK-NEXT: select
 251 ; CHECK: ret i32
 252
 253
 254 ; Check that we propagate origin for "select" with vector condition.
 255 ; Select condition is flattened to i1, which is then used to select one of the
 256 ; argument origins.
 257
 258 define <8 x i16> @SelectVector(<8 x i16> %a, <8 x i16> %b, <8 x i1> %c) nounwind uwtable readnone {
 259 entry:
 260   %cond = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 261   ret <8 x i16> %cond
 262 }
 263
 264 ; CHECK-ORIGINS: @SelectVector
 265 ; CHECK-ORIGINS: bitcast <8 x i1> {{.*}} to i8
 266 ; CHECK-ORIGINS: icmp ne i8
 267 ; CHECK-ORIGINS: select i1
 268 ; CHECK-ORIGINS: ret <8 x i16>
 269
 270
 271 define i8* @IntToPtr(i64 %x) nounwind uwtable readnone {
 272 entry:
 273   %0 = inttoptr i64 %x to i8*
 274   ret i8* %0
 275 }
 276
 277 ; CHECK: @IntToPtr
 278 ; CHECK: load i64*{{.*}}__msan_param_tls
 279 ; CHECK-NEXT: inttoptr
 280 ; CHECK-NEXT: store i64{{.*}}__msan_retval_tls
 281 ; CHECK: ret i8
 282
 283
 284 define i8* @IntToPtr_ZExt(i16 %x) nounwind uwtable readnone {
 285 entry:
 286   %0 = inttoptr i16 %x to i8*
 287   ret i8* %0
 288 }
 289
 290 ; CHECK: @IntToPtr_ZExt
 291 ; CHECK: zext
 292 ; CHECK-NEXT: inttoptr
 293 ; CHECK: ret i8
 294
 295
 296 ; Check that we insert exactly one check on udiv
 297 ; (2nd arg shadow is checked, 1st arg shadow is propagated)
 298
 299 define i32 @Div(i32 %a, i32 %b) nounwind uwtable readnone {
 300 entry:
 301   %div = udiv i32 %a, %b
 302   ret i32 %div
 303 }
 304
 305 ; CHECK: @Div
 306 ; CHECK: icmp
 307 ; CHECK: call void @__msan_warning
 308 ; CHECK-NOT: icmp
 309 ; CHECK: udiv
 310 ; CHECK-NOT: icmp
 311 ; CHECK: ret i32
 312
 313
 314 ; Check that we propagate shadow for x<0, x>=0, etc (i.e. sign bit tests)
 315
 316 define zeroext i1 @ICmpSLT(i32 %x) nounwind uwtable readnone {
 317   %1 = icmp slt i32 %x, 0
 318   ret i1 %1
 319 }
 320
 321 ; CHECK: @ICmpSLT
 322 ; CHECK: icmp slt
 323 ; CHECK-NOT: call void @__msan_warning
 324 ; CHECK: icmp slt
 325 ; CHECK-NOT: call void @__msan_warning
 326 ; CHECK: ret i1
 327
 328 define zeroext i1 @ICmpSGE(i32 %x) nounwind uwtable readnone {
 329   %1 = icmp sge i32 %x, 0
 330   ret i1 %1
 331 }
 332
 333 ; CHECK: @ICmpSGE
 334 ; CHECK: icmp slt
 335 ; CHECK-NOT: call void @__msan_warning
 336 ; CHECK: icmp sge
 337 ; CHECK-NOT: call void @__msan_warning
 338 ; CHECK: ret i1
 339
 340 define zeroext i1 @ICmpSGT(i32 %x) nounwind uwtable readnone {
 341   %1 = icmp sgt i32 0, %x
 342   ret i1 %1
 343 }
 344
 345 ; CHECK: @ICmpSGT
 346 ; CHECK: icmp slt
 347 ; CHECK-NOT: call void @__msan_warning
 348 ; CHECK: icmp sgt
 349 ; CHECK-NOT: call void @__msan_warning
 350 ; CHECK: ret i1
 351
 352 define zeroext i1 @ICmpSLE(i32 %x) nounwind uwtable readnone {
 353   %1 = icmp sle i32 0, %x
 354   ret i1 %1
 355 }
 356
 357 ; CHECK: @ICmpSLE
 358 ; CHECK: icmp slt
 359 ; CHECK-NOT: call void @__msan_warning
 360 ; CHECK: icmp sle
 361 ; CHECK-NOT: call void @__msan_warning
 362 ; CHECK: ret i1
 363
 364
 365 ; Check that loads of shadow have the same aligment as the original loads.
 366 ; Check that loads of origin have the aligment of max(4, original alignment).
 367
 368 define i32 @ShadowLoadAlignmentLarge() nounwind uwtable {
 369   %y = alloca i32, align 64
 370   %1 = load volatile i32* %y, align 64
 371   ret i32 %1
 372 }
 373
 374 ; CHECK: @ShadowLoadAlignmentLarge
 375 ; CHECK: load i32* {{.*}} align 64
 376 ; CHECK: load volatile i32* {{.*}} align 64
 377 ; CHECK: ret i32
 378
 379 define i32 @ShadowLoadAlignmentSmall() nounwind uwtable {
 380   %y = alloca i32, align 2
 381   %1 = load volatile i32* %y, align 2
 382   ret i32 %1
 383 }
 384
 385 ; CHECK: @ShadowLoadAlignmentSmall
 386 ; CHECK: load i32* {{.*}} align 2
 387 ; CHECK: load volatile i32* {{.*}} align 2
 388 ; CHECK: ret i32
 389
 390 ; CHECK-ORIGINS: @ShadowLoadAlignmentSmall
 391 ; CHECK-ORIGINS: load i32* {{.*}} align 2
 392 ; CHECK-ORIGINS: load i32* {{.*}} align 4
 393 ; CHECK-ORIGINS: load volatile i32* {{.*}} align 2
 394 ; CHECK-ORIGINS: ret i32
 395
 396
 397 ; Test vector manipulation instructions.
 398 ; Check that the same bit manipulation is applied to the shadow values.
 399 ; Check that there is a zero test of the shadow of %idx argument, where present.
 400
 401 define i32 @ExtractElement(<4 x i32> %vec, i32 %idx) {
 402   %x = extractelement <4 x i32> %vec, i32 %idx
 403   ret i32 %x
 404 }
 405
 406 ; CHECK: @ExtractElement
 407 ; CHECK: extractelement
 408 ; CHECK: call void @__msan_warning
 409 ; CHECK: extractelement
 410 ; CHECK: ret i32
 411
 412 define <4 x i32> @InsertElement(<4 x i32> %vec, i32 %idx, i32 %x) {
 413   %vec1 = insertelement <4 x i32> %vec, i32 %x, i32 %idx
 414   ret <4 x i32> %vec1
 415 }
 416
 417 ; CHECK: @InsertElement
 418 ; CHECK: insertelement
 419 ; CHECK: call void @__msan_warning
 420 ; CHECK: insertelement
 421 ; CHECK: ret <4 x i32>
 422
 423 define <4 x i32> @ShuffleVector(<4 x i32> %vec, <4 x i32> %vec1) {
 424   %vec2 = shufflevector <4 x i32> %vec, <4 x i32> %vec1,
 425                         <4 x i32> <i32 0, i32 4, i32 1, i32 5>
 426   ret <4 x i32> %vec2
 427 }
 428
 429 ; CHECK: @ShuffleVector
 430 ; CHECK: shufflevector
 431 ; CHECK-NOT: call void @__msan_warning
 432 ; CHECK: shufflevector
 433 ; CHECK: ret <4 x i32>
 434
 435
 436 ; Test bswap intrinsic instrumentation
 437 define i32 @BSwap(i32 %x) nounwind uwtable readnone {
 438   %y = tail call i32 @llvm.bswap.i32(i32 %x)
 439   ret i32 %y
 440 }
 441
 442 declare i32 @llvm.bswap.i32(i32) nounwind readnone
 443
 444 ; CHECK: @BSwap
 445 ; CHECK-NOT: call void @__msan_warning
 446 ; CHECK: @llvm.bswap.i32
 447 ; CHECK-NOT: call void @__msan_warning
 448 ; CHECK: @llvm.bswap.i32
 449 ; CHECK-NOT: call void @__msan_warning
 450 ; CHECK: ret i32
 451
 452
 453 ; Store intrinsic.
 454
 455 define void @StoreIntrinsic(i8* %p, <4 x float> %x) nounwind uwtable {
 456   call void @llvm.x86.sse.storeu.ps(i8* %p, <4 x float> %x)
 457   ret void
 458 }
 459
 460 declare void @llvm.x86.sse.storeu.ps(i8*, <4 x float>) nounwind
 461
 462 ; CHECK: @StoreIntrinsic
 463 ; CHECK-NOT: br
 464 ; CHECK-NOT: = or
 465 ; CHECK: store <4 x i32> {{.*}} align 1
 466 ; CHECK: call void @llvm.x86.sse.storeu.ps
 467 ; CHECK: ret void
 468
 469
 470 ; Load intrinsic.
 471
 472 define <16 x i8> @LoadIntrinsic(i8* %p) nounwind uwtable {
 473   %call = call <16 x i8> @llvm.x86.sse3.ldu.dq(i8* %p)
 474   ret <16 x i8> %call
 475 }
 476
 477 declare <16 x i8> @llvm.x86.sse3.ldu.dq(i8* %p) nounwind
 478
 479 ; CHECK: @LoadIntrinsic
 480 ; CHECK: load <16 x i8>* {{.*}} align 1
 481 ; CHECK-NOT: br
 482 ; CHECK-NOT: = or
 483 ; CHECK: call <16 x i8> @llvm.x86.sse3.ldu.dq
 484 ; CHECK: store <16 x i8> {{.*}} @__msan_retval_tls
 485 ; CHECK: ret <16 x i8>
 486
 487 ; CHECK-ORIGINS: @LoadIntrinsic
 488 ; CHECK-ORIGINS: [[ORIGIN:%[01-9a-z]+]] = load i32* {{.*}}
 489 ; CHECK-ORIGINS: call <16 x i8> @llvm.x86.sse3.ldu.dq
 490 ; CHECK-ORIGINS: store i32 {{.*}}[[ORIGIN]], i32* @__msan_retval_origin_tls
 491 ; CHECK-ORIGINS: ret <16 x i8>
 492
 493
 494 ; Simple NoMem intrinsic
 495 ; Check that shadow is OR'ed, and origin is Select'ed
 496 ; And no shadow checks!
 497
 498 define <8 x i16> @Paddsw128(<8 x i16> %a, <8 x i16> %b) nounwind uwtable {
 499   %call = call <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16> %a, <8 x i16> %b)
 500   ret <8 x i16> %call
 501 }
 502
 503 declare <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16> %a, <8 x i16> %b) nounwind
 504
 505 ; CHECK: @Paddsw128
 506 ; CHECK-NEXT: load <8 x i16>* {{.*}} @__msan_param_tls
 507 ; CHECK-NEXT: load <8 x i16>* {{.*}} @__msan_param_tls
 508 ; CHECK-NEXT: = or <8 x i16>
 509 ; CHECK-NEXT: call <8 x i16> @llvm.x86.sse2.padds.w
 510 ; CHECK-NEXT: store <8 x i16> {{.*}} @__msan_retval_tls
 511 ; CHECK-NEXT: ret <8 x i16>
 512
 513 ; CHECK-ORIGINS: @Paddsw128
 514 ; CHECK-ORIGINS: load i32* {{.*}} @__msan_param_origin_tls
 515 ; CHECK-ORIGINS: load i32* {{.*}} @__msan_param_origin_tls
 516 ; CHECK-ORIGINS: = bitcast <8 x i16> {{.*}} to i128
 517 ; CHECK-ORIGINS-NEXT: = icmp ne i128 {{.*}}, 0
 518 ; CHECK-ORIGINS-NEXT: = select i1 {{.*}}, i32 {{.*}}, i32
 519 ; CHECK-ORIGINS: call <8 x i16> @llvm.x86.sse2.padds.w
 520 ; CHECK-ORIGINS: store i32 {{.*}} @__msan_retval_origin_tls
 521 ; CHECK-ORIGINS: ret <8 x i16>
 522
 523
 524 ; Test handling of vectors of pointers.
 525 ; Check that shadow of such vector is a vector of integers.
 526
 527 define <8 x i8*> @VectorOfPointers(<8 x i8*>* %p) nounwind uwtable {
 528   %x = load <8 x i8*>* %p
 529   ret <8 x i8*> %x
 530 }
 531
 532 ; CHECK: @VectorOfPointers
 533 ; CHECK: load <8 x i64>*
 534 ; CHECK: load <8 x i8*>*
 535 ; CHECK: store <8 x i64> {{.*}} @__msan_retval_tls
 536 ; CHECK: ret <8 x i8*>
 537
 538 ; Test handling of va_copy.
 539
 540 declare void @llvm.va_copy(i8*, i8*) nounwind
 541
 542 define void @VACopy(i8* %p1, i8* %p2) nounwind uwtable {
 543   call void @llvm.va_copy(i8* %p1, i8* %p2) nounwind
 544   ret void
 545 }
 546
 547 ; CHECK: @VACopy
 548 ; CHECK: call void @llvm.memset.p0i8.i64({{.*}}, i8 0, i64 24, i32 8, i1 false)
 549 ; CHECK: ret void