1 ; RUN: llc < %s -march=x86 -relocation-model=static -disable-fp-elim -post-RA-scheduler=false -asm-verbose=0 | FileCheck %s
4 ; CHECK: andl $65534, %
8 @g_5 = external global i16 ; <i16*> [#uses=2]
9 @g_107 = external global i16 ; <i16*> [#uses=1]
10 @g_229 = external global i32 ; <i32*> [#uses=1]
11 @g_227 = external global i16 ; <i16*> [#uses=1]
13 define i32 @func_54(i32 %p_55, i16 zeroext %p_56) nounwind {
15 load i16* @g_5, align 2 ; <i16>:0 [#uses=1]
16 zext i16 %0 to i32 ; <i32>:1 [#uses=1]
17 %.mask = and i32 %1, 65534 ; <i32> [#uses=1]
18 icmp eq i32 %.mask, 0 ; <i1>:2 [#uses=1]
19 load i32* @g_229, align 4 ; <i32>:3 [#uses=1]
20 load i16* @g_227, align 2 ; <i16>:4 [#uses=1]
21 icmp eq i16 %4, 0 ; <i1>:5 [#uses=1]
22 load i16* @g_5, align 2 ; <i16>:6 [#uses=1]
25 bb: ; preds = %bb7.preheader, %entry
26 %indvar4 = phi i32 [ 0, %entry ], [ %indvar.next5, %bb7.preheader ] ; <i32> [#uses=1]
27 %p_56_addr.1.reg2mem.0 = phi i16 [ %p_56, %entry ], [ %p_56_addr.0, %bb7.preheader ] ; <i16> [#uses=2]
28 br i1 %2, label %bb7.preheader, label %bb5
31 store i16 %6, i16* @g_107, align 2
32 br label %bb7.preheader
34 bb7.preheader: ; preds = %bb5, %bb
35 icmp eq i16 %p_56_addr.1.reg2mem.0, 0 ; <i1>:7 [#uses=1]
36 %.0 = select i1 %7, i32 1, i32 %3 ; <i32> [#uses=1]
37 urem i32 1, %.0 ; <i32>:8 [#uses=1]
38 icmp eq i32 %8, 0 ; <i1>:9 [#uses=1]
39 %.not = xor i1 %9, true ; <i1> [#uses=1]
40 %.not1 = xor i1 %5, true ; <i1> [#uses=1]
41 %brmerge = or i1 %.not, %.not1 ; <i1> [#uses=1]
42 %iftmp.6.0 = select i1 %brmerge, i32 3, i32 0 ; <i32> [#uses=1]
43 mul i32 %iftmp.6.0, %3 ; <i32>:10 [#uses=1]
44 icmp eq i32 %10, 0 ; <i1>:11 [#uses=1]
45 %p_56_addr.0 = select i1 %11, i16 %p_56_addr.1.reg2mem.0, i16 1 ; <i16> [#uses=1]
46 %indvar.next5 = add i32 %indvar4, 1 ; <i32> [#uses=2]
47 %exitcond6 = icmp eq i32 %indvar.next5, 17 ; <i1> [#uses=1]
48 br i1 %exitcond6, label %bb25, label %bb
50 bb25: ; preds = %bb7.preheader