test/CodeGen/R600/unsupported-cc.ll

   1 ; RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
   2
   3 ; These tests are for condition codes that are not supported by the hardware
   4
   5 ; CHECK: @slt
   6 ; CHECK: SETGT_INT {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
   7 ; CHECK-NEXT: LSHR
   8 ; CHECK-NEXT: 5(7.006492e-45)
   9 define void @slt(i32 addrspace(1)* %out, i32 %in) {
  10 entry:
  11   %0 = icmp slt i32 %in, 5
  12   %1 = select i1 %0, i32 -1, i32 0
  13   store i32 %1, i32 addrspace(1)* %out
  14   ret void
  15 }
  16
  17 ; CHECK: @ult_i32
  18 ; CHECK: SETGT_UINT {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  19 ; CHECK-NEXT: LSHR
  20 ; CHECK-NEXT: 5(7.006492e-45)
  21 define void @ult_i32(i32 addrspace(1)* %out, i32 %in) {
  22 entry:
  23   %0 = icmp ult i32 %in, 5
  24   %1 = select i1 %0, i32 -1, i32 0
  25   store i32 %1, i32 addrspace(1)* %out
  26   ret void
  27 }
  28
  29 ; CHECK: @ult_float
  30 ; CHECK: SETGT {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  31 ; CHECK-NEXT: LSHR
  32 ; CHECK-NEXT: 1084227584(5.000000e+00)
  33 define void @ult_float(float addrspace(1)* %out, float %in) {
  34 entry:
  35   %0 = fcmp ult float %in, 5.0
  36   %1 = select i1 %0, float 1.0, float 0.0
  37   store float %1, float addrspace(1)* %out
  38   ret void
  39 }
  40
  41 ; CHECK: @olt
  42 ; CHECK: SETGT {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  43 ; CHECK-NEXT: LSHR
  44 ;CHECK-NEXT: 1084227584(5.000000e+00)
  45 define void @olt(float addrspace(1)* %out, float %in) {
  46 entry:
  47   %0 = fcmp olt float %in, 5.0
  48   %1 = select i1 %0, float 1.0, float 0.0
  49   store float %1, float addrspace(1)* %out
  50   ret void
  51 }
  52
  53 ; CHECK: @sle
  54 ; CHECK: SETGT_INT {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  55 ; CHECK-NEXT: LSHR
  56 ; CHECK-NEXT: 6(8.407791e-45)
  57 define void @sle(i32 addrspace(1)* %out, i32 %in) {
  58 entry:
  59   %0 = icmp sle i32 %in, 5
  60   %1 = select i1 %0, i32 -1, i32 0
  61   store i32 %1, i32 addrspace(1)* %out
  62   ret void
  63 }
  64
  65 ; CHECK: @ule_i32
  66 ; CHECK: SETGT_UINT {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  67 ; CHECK-NEXT: LSHR
  68 ; CHECK-NEXT: 6(8.407791e-45)
  69 define void @ule_i32(i32 addrspace(1)* %out, i32 %in) {
  70 entry:
  71   %0 = icmp ule i32 %in, 5
  72   %1 = select i1 %0, i32 -1, i32 0
  73   store i32 %1, i32 addrspace(1)* %out
  74   ret void
  75 }
  76
  77 ; CHECK: @ule_float
  78 ; CHECK: SETGE {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  79 ; CHECK-NEXT: LSHR
  80 ; CHECK-NEXT: 1084227584(5.000000e+00)
  81 define void @ule_float(float addrspace(1)* %out, float %in) {
  82 entry:
  83   %0 = fcmp ule float %in, 5.0
  84   %1 = select i1 %0, float 1.0, float 0.0
  85   store float %1, float addrspace(1)* %out
  86   ret void
  87 }
  88
  89 ; CHECK: @ole
  90 ; CHECK: SETGE {{\** *}}T{{[0-9]+\.[XYZW]}}, literal.x, KC0[2].Z
  91 ; CHECK-NEXT: LSHR
  92 ; CHECK-NEXT:1084227584(5.000000e+00)
  93 define void @ole(float addrspace(1)* %out, float %in) {
  94 entry:
  95   %0 = fcmp ole float %in, 5.0
  96   %1 = select i1 %0, float 1.0, float 0.0
  97   store float %1, float addrspace(1)* %out
  98   ret void
  99 }