test/CodeGen/Mips/msa/basic_operations_float.ll

   1 ; RUN: llc -march=mips -mattr=+msa,+fp64 < %s | FileCheck -check-prefix=MIPS32 %s
   2
   3 @v4f32 = global <4 x float> <float 0.0, float 0.0, float 0.0, float 0.0>
   4 @v2f64 = global <2 x double> <double 0.0, double 0.0>
   5 @f32 = global float 0.0
   6 @f64 = global double 0.0
   7
   8 define void @const_v4f32() nounwind {
   9   ; MIPS32: const_v4f32:
  10
  11   store volatile <4 x float> <float 0.0, float 0.0, float 0.0, float 0.0>, <4 x float>*@v4f32
  12   ; MIPS32: ldi.b  [[R1:\$w[0-9]+]], 0
  13
  14   store volatile <4 x float> <float 1.0, float 1.0, float 1.0, float 1.0>, <4 x float>*@v4f32
  15   ; MIPS32: lui     [[R1:\$[0-9]+]], 16256
  16   ; MIPS32: fill.w  [[R2:\$w[0-9]+]], [[R1]]
  17
  18   store volatile <4 x float> <float 1.0, float 1.0, float 1.0, float 31.0>, <4 x float>*@v4f32
  19   ; MIPS32: ld.w  [[R1:\$w[0-9]+]], %lo(
  20
  21   store volatile <4 x float> <float 65537.0, float 65537.0, float 65537.0, float 65537.0>, <4 x float>*@v4f32
  22   ; MIPS32: lui     [[R1:\$[0-9]+]], 18304
  23   ; MIPS32: ori     [[R2:\$[0-9]+]], [[R1]], 128
  24   ; MIPS32: fill.w  [[R3:\$w[0-9]+]], [[R2]]
  25
  26   store volatile <4 x float> <float 1.0, float 2.0, float 1.0, float 2.0>, <4 x float>*@v4f32
  27   ; MIPS32: ld.w  [[R1:\$w[0-9]+]], %lo(
  28
  29   store volatile <4 x float> <float 3.0, float 4.0, float 5.0, float 6.0>, <4 x float>*@v4f32
  30   ; MIPS32: ld.w  [[R1:\$w[0-9]+]], %lo(
  31
  32   ret void
  33   ; MIPS32: .size const_v4f32
  34 }
  35
  36 define void @const_v2f64() nounwind {
  37   ; MIPS32: const_v2f64:
  38
  39   store volatile <2 x double> <double 0.0, double 0.0>, <2 x double>*@v2f64
  40   ; MIPS32: ldi.b  [[R1:\$w[0-9]+]], 0
  41
  42   store volatile <2 x double> <double 72340172838076673.0, double 72340172838076673.0>, <2 x double>*@v2f64
  43   ; MIPS32: ld.d  [[R1:\$w[0-9]+]], %lo(
  44
  45   store volatile <2 x double> <double 281479271743489.0, double 281479271743489.0>, <2 x double>*@v2f64
  46   ; MIPS32: ld.d  [[R1:\$w[0-9]+]], %lo(
  47
  48   store volatile <2 x double> <double 4294967297.0, double 4294967297.0>, <2 x double>*@v2f64
  49   ; MIPS32: ld.d  [[R1:\$w[0-9]+]], %lo(
  50
  51   store volatile <2 x double> <double 1.0, double 1.0>, <2 x double>*@v2f64
  52   ; MIPS32: ld.d  [[R1:\$w[0-9]+]], %lo(
  53
  54   store volatile <2 x double> <double 1.0, double 31.0>, <2 x double>*@v2f64
  55   ; MIPS32: ld.d  [[R1:\$w[0-9]+]], %lo(
  56
  57   store volatile <2 x double> <double 3.0, double 4.0>, <2 x double>*@v2f64
  58   ; MIPS32: ld.d  [[R1:\$w[0-9]+]], %lo(
  59
  60   ret void
  61   ; MIPS32: .size const_v2f64
  62 }
  63
  64 define void @nonconst_v4f32() nounwind {
  65   ; MIPS32: nonconst_v4f32:
  66
  67   %1 = load float *@f32
  68   %2 = insertelement <4 x float> undef, float %1, i32 0
  69   %3 = insertelement <4 x float> %2, float %1, i32 1
  70   %4 = insertelement <4 x float> %3, float %1, i32 2
  71   %5 = insertelement <4 x float> %4, float %1, i32 3
  72   store volatile <4 x float> %5, <4 x float>*@v4f32
  73   ; MIPS32: lwc1 $f[[R1:[0-9]+]], 0(
  74   ; MIPS32: splati.w [[R2:\$w[0-9]+]], $w[[R1]]
  75
  76   ret void
  77   ; MIPS32: .size nonconst_v4f32
  78 }
  79
  80 define void @nonconst_v2f64() nounwind {
  81   ; MIPS32: nonconst_v2f64:
  82
  83   %1 = load double *@f64
  84   %2 = insertelement <2 x double> undef, double %1, i32 0
  85   %3 = insertelement <2 x double> %2, double %1, i32 1
  86   store volatile <2 x double> %3, <2 x double>*@v2f64
  87   ; MIPS32: ldc1 $f[[R1:[0-9]+]], 0(
  88   ; MIPS32: splati.d [[R2:\$w[0-9]+]], $w[[R1]]
  89
  90   ret void
  91   ; MIPS32: .size nonconst_v2f64
  92 }
  93
  94 define float @extract_v4f32() nounwind {
  95   ; MIPS32: extract_v4f32:
  96
  97   %1 = load <4 x float>* @v4f32
  98   ; MIPS32-DAG: ld.w [[R1:\$w[0-9]+]],
  99
 100   %2 = fadd <4 x float> %1, %1
 101   ; MIPS32-DAG: fadd.w [[R2:\$w[0-9]+]], [[R1]], [[R1]]
 102
 103   %3 = extractelement <4 x float> %2, i32 1
 104   ; Element 1 can be obtained by splatting it across the vector and extracting
 105   ; $w0:sub_lo
 106   ; MIPS32-DAG: splati.w $w0, [[R1]][1]
 107
 108   ret float %3
 109   ; MIPS32: .size extract_v4f32
 110 }
 111
 112 define float @extract_v4f32_elt0() nounwind {
 113   ; MIPS32: extract_v4f32_elt0:
 114
 115   %1 = load <4 x float>* @v4f32
 116   ; MIPS32-DAG: ld.w [[R1:\$w[0-9]+]],
 117
 118   %2 = fadd <4 x float> %1, %1
 119   ; MIPS32-DAG: fadd.w $w0, [[R1]], [[R1]]
 120
 121   %3 = extractelement <4 x float> %2, i32 0
 122   ; Element 0 can be obtained by extracting $w0:sub_lo ($f0)
 123   ; MIPS32-NOT: copy_u.w
 124   ; MIPS32-NOT: mtc1
 125
 126   ret float %3
 127   ; MIPS32: .size extract_v4f32_elt0
 128 }
 129
 130 define double @extract_v2f64() nounwind {
 131   ; MIPS32: extract_v2f64:
 132
 133   %1 = load <2 x double>* @v2f64
 134   ; MIPS32-DAG: ld.d [[R1:\$w[0-9]+]],
 135
 136   %2 = fadd <2 x double> %1, %1
 137   ; MIPS32-DAG: fadd.d [[R2:\$w[0-9]+]], [[R1]], [[R1]]
 138
 139   %3 = extractelement <2 x double> %2, i32 1
 140   ; Element 1 can be obtained by splatting it across the vector and extracting
 141   ; $w0:sub_64
 142   ; MIPS32-DAG: splati.d $w0, [[R1]][1]
 143   ; MIPS32-NOT: copy_u.w
 144   ; MIPS32-NOT: mtc1
 145   ; MIPS32-NOT: mthc1
 146   ; MIPS32-NOT: sll
 147   ; MIPS32-NOT: sra
 148
 149   ret double %3
 150   ; MIPS32: .size extract_v2f64
 151 }
 152
 153 define double @extract_v2f64_elt0() nounwind {
 154   ; MIPS32: extract_v2f64_elt0:
 155
 156   %1 = load <2 x double>* @v2f64
 157   ; MIPS32-DAG: ld.d [[R1:\$w[0-9]+]],
 158
 159   %2 = fadd <2 x double> %1, %1
 160   ; MIPS32-DAG: fadd.d $w0, [[R1]], [[R1]]
 161
 162   %3 = extractelement <2 x double> %2, i32 0
 163   ; Element 0 can be obtained by extracting $w0:sub_64 ($f0)
 164   ; MIPS32-NOT: copy_u.w
 165   ; MIPS32-NOT: mtc1
 166   ; MIPS32-NOT: mthc1
 167   ; MIPS32-NOT: sll
 168   ; MIPS32-NOT: sra
 169
 170   ret double %3
 171   ; MIPS32: .size extract_v2f64_elt0
 172 }
 173
 174 define void @insert_v4f32(float %a) nounwind {
 175   ; MIPS32: insert_v4f32:
 176
 177   %1 = load <4 x float>* @v4f32
 178   ; MIPS32-DAG: ld.w [[R1:\$w[0-9]+]],
 179
 180   %2 = insertelement <4 x float> %1, float %a, i32 1
 181   ; float argument passed in $f12
 182   ; MIPS32-DAG: insve.w [[R1]][1], $w12[0]
 183
 184   store <4 x float> %2, <4 x float>* @v4f32
 185   ; MIPS32-DAG: st.w [[R1]]
 186
 187   ret void
 188   ; MIPS32: .size insert_v4f32
 189 }
 190
 191 define void @insert_v2f64(double %a) nounwind {
 192   ; MIPS32: insert_v2f64:
 193
 194   %1 = load <2 x double>* @v2f64
 195   ; MIPS32-DAG: ld.d [[R1:\$w[0-9]+]],
 196
 197   %2 = insertelement <2 x double> %1, double %a, i32 1
 198   ; double argument passed in $f12
 199   ; MIPS32-DAG: insve.d [[R1]][1], $w12[0]
 200
 201   store <2 x double> %2, <2 x double>* @v2f64
 202   ; MIPS32-DAG: st.d [[R1]]
 203
 204   ret void
 205   ; MIPS32: .size insert_v2f64
 206 }