test/CodeGen/ARM/select-imm.ll

   1 ; RUN: llc < %s -march=arm                | FileCheck %s --check-prefix=ARM
   2 ; RUN: llc < %s -march=arm -mattr=+thumb2 | FileCheck %s --check-prefix=T2
   3
   4 define i32 @t1(i32 %c) nounwind readnone {
   5 entry:
   6 ; ARM: t1:
   7 ; ARM: mov r1, #101
   8 ; ARM: orr r1, r1, #1, 24
   9 ; ARM: movgt r0, #123
  10
  11 ; T2: t1:
  12 ; T2: movw r0, #357
  13 ; T2: movgt r0, #123
  14
  15   %0 = icmp sgt i32 %c, 1
  16   %1 = select i1 %0, i32 123, i32 357
  17   ret i32 %1
  18 }
  19
  20 define i32 @t2(i32 %c) nounwind readnone {
  21 entry:
  22 ; ARM: t2:
  23 ; ARM: mov r1, #101
  24 ; ARM: orr r1, r1, #1, 24
  25 ; ARM: movle r0, #123
  26
  27 ; T2: t2:
  28 ; T2: mov r0, #123
  29 ; T2: movwgt r0, #357
  30
  31   %0 = icmp sgt i32 %c, 1
  32   %1 = select i1 %0, i32 357, i32 123
  33   ret i32 %1
  34 }
  35
  36 define i32 @t3(i32 %a) nounwind readnone {
  37 entry:
  38 ; ARM: t3:
  39 ; ARM: mov r0, #0
  40 ; ARM: moveq r0, #1
  41
  42 ; T2: t3:
  43 ; T2: mov r0, #0
  44 ; T2: moveq r0, #1
  45   %0 = icmp eq i32 %a, 160
  46   %1 = zext i1 %0 to i32
  47   ret i32 %1
  48 }