test/CodeGen/AArch64/directcond.ll

   1 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64-none-linux-gnu | FileCheck %s --check-prefix=CHECK --check-prefix=CHECK-AARCH64
   2 ; RUN: llc -verify-machineinstrs -o - %s -mtriple=arm64-apple-ios7.0 | FileCheck %s --check-prefix=CHECK --check-prefix=CHECK-ARM64
   3 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64-none-linux-gnu -mattr=-fp-armv8 | FileCheck --check-prefix=CHECK-NOFP %s
   4 ; RUN: llc -verify-machineinstrs < %s -mtriple=arm64-none-linux-gnu -mattr=-fp-armv8 | FileCheck --check-prefix=CHECK-NOFP %s
   5
   6 define i32 @test_select_i32(i1 %bit, i32 %a, i32 %b) {
   7 ; CHECK-LABEL: test_select_i32:
   8   %val = select i1 %bit, i32 %a, i32 %b
   9 ; CHECK-AARCH64: movz [[ONE:w[0-9]+]], #1
  10 ; CHECK-AARCH64: tst w0, [[ONE]]
  11 ; CHECK-ARM64: tst w0, #0x1
  12 ; CHECK-NEXT: csel w0, w1, w2, ne
  13
  14   ret i32 %val
  15 }
  16
  17 define i64 @test_select_i64(i1 %bit, i64 %a, i64 %b) {
  18 ; CHECK-LABEL: test_select_i64:
  19   %val = select i1 %bit, i64 %a, i64 %b
  20 ; CHECK-AARCH64: movz [[ONE:w[0-9]+]], #1
  21 ; CHECK-AARCH64: tst w0, [[ONE]]
  22 ; CHECK-ARM64: tst w0, #0x1
  23 ; CHECK-NEXT: csel x0, x1, x2, ne
  24
  25   ret i64 %val
  26 }
  27
  28 define float @test_select_float(i1 %bit, float %a, float %b) {
  29 ; CHECK-LABEL: test_select_float:
  30   %val = select i1 %bit, float %a, float %b
  31 ; CHECK-AARCH64: movz [[ONE:w[0-9]+]], #1
  32 ; CHECK-AARCH64: tst w0, [[ONE]]
  33 ; CHECK-ARM64: tst w0, #0x1
  34 ; CHECK-NEXT: fcsel s0, s0, s1, ne
  35 ; CHECK-NOFP-NOT: fcsel
  36   ret float %val
  37 }
  38
  39 define double @test_select_double(i1 %bit, double %a, double %b) {
  40 ; CHECK-LABEL: test_select_double:
  41   %val = select i1 %bit, double %a, double %b
  42 ; CHECK-AARCH64: movz [[ONE:w[0-9]+]], #1
  43 ; CHECK-AARCH64: tst w0, [[ONE]]
  44 ; CHECK-ARM64: tst w0, #0x1
  45 ; CHECK-NEXT: fcsel d0, d0, d1, ne
  46 ; CHECK-NOFP-NOT: fcsel
  47
  48   ret double %val
  49 }
  50
  51 define i32 @test_brcond(i1 %bit) {
  52 ; CHECK-LABEL: test_brcond:
  53   br i1 %bit, label %true, label %false
  54 ; CHECK: tbz {{w[0-9]+}}, #0, {{.?LBB}}
  55
  56 true:
  57   ret i32 0
  58 false:
  59   ret i32 42
  60 }
  61
  62 define i1 @test_setcc_float(float %lhs, float %rhs) {
  63 ; CHECK: test_setcc_float
  64   %val = fcmp oeq float %lhs, %rhs
  65 ; CHECK: fcmp s0, s1
  66 ; CHECK: csinc w0, wzr, wzr, ne
  67 ; CHECK-NOFP-NOT: fcmp
  68   ret i1 %val
  69 }
  70
  71 define i1 @test_setcc_double(double %lhs, double %rhs) {
  72 ; CHECK: test_setcc_double
  73   %val = fcmp oeq double %lhs, %rhs
  74 ; CHECK: fcmp d0, d1
  75 ; CHECK: csinc w0, wzr, wzr, ne
  76 ; CHECK-NOFP-NOT: fcmp
  77   ret i1 %val
  78 }
  79
  80 define i1 @test_setcc_i32(i32 %lhs, i32 %rhs) {
  81 ; CHECK: test_setcc_i32
  82   %val = icmp ugt i32 %lhs, %rhs
  83 ; CHECK: cmp w0, w1
  84 ; CHECK: csinc w0, wzr, wzr, ls
  85   ret i1 %val
  86 }
  87
  88 define i1 @test_setcc_i64(i64 %lhs, i64 %rhs) {
  89 ; CHECK: test_setcc_i64
  90   %val = icmp ne i64 %lhs, %rhs
  91 ; CHECK: cmp x0, x1
  92 ; CHECK: csinc w0, wzr, wzr, eq
  93   ret i1 %val
  94 }