sound/soc/codecs/rt5677.c

   1 /*
   2  * rt5677.c  --  RT5677 ALSA SoC audio codec driver
   3  *
   4  * Copyright 2013 Realtek Semiconductor Corp.
   5  * Author: Oder Chiou <oder_chiou@realtek.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11
  12 #include <linux/fs.h>
  13 #include <linux/module.h>
  14 #include <linux/moduleparam.h>
  15 #include <linux/init.h>
  16 #include <linux/delay.h>
  17 #include <linux/pm.h>
  18 #include <linux/of_gpio.h>
  19 #include <linux/regmap.h>
  20 #include <linux/i2c.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/spi/spi.h>
  23 #include <linux/firmware.h>
  24 #include <linux/gpio.h>
  25 #include <sound/core.h>
  26 #include <sound/pcm.h>
  27 #include <sound/pcm_params.h>
  28 #include <sound/soc.h>
  29 #include <sound/soc-dapm.h>
  30 #include <sound/initval.h>
  31 #include <sound/tlv.h>
  32
  33 #include "rl6231.h"
  34 #include "rt5677.h"
  35 #include "rt5677-spi.h"
  36
  37 #define RT5677_DEVICE_ID 0x6327
  38
  39 #define RT5677_PR_RANGE_BASE (0xff + 1)
  40 #define RT5677_PR_SPACING 0x100
  41
  42 #define RT5677_PR_BASE (RT5677_PR_RANGE_BASE + (0 * RT5677_PR_SPACING))
  43
  44 static const struct regmap_range_cfg rt5677_ranges[] = {
  45         {
  46                 .name = "PR",
  47                 .range_min = RT5677_PR_BASE,
  48                 .range_max = RT5677_PR_BASE + 0xfd,
  49                 .selector_reg = RT5677_PRIV_INDEX,
  50                 .selector_mask = 0xff,
  51                 .selector_shift = 0x0,
  52                 .window_start = RT5677_PRIV_DATA,
  53                 .window_len = 0x1,
  54         },
  55 };
  56
  57 static const struct reg_default init_list[] = {
  58         {RT5677_ASRC_12,        0x0018},
  59         {RT5677_PR_BASE + 0x3d, 0x364d},
  60         {RT5677_PR_BASE + 0x17, 0x4fc0},
  61         {RT5677_PR_BASE + 0x13, 0x0312},
  62         {RT5677_PR_BASE + 0x1e, 0x0000},
  63         {RT5677_PR_BASE + 0x12, 0x0eaa},
  64         {RT5677_PR_BASE + 0x14, 0x018a},
  65 };
  66 #define RT5677_INIT_REG_LEN ARRAY_SIZE(init_list)
  67
  68 static const struct reg_default rt5677_reg[] = {
  69         {RT5677_RESET                   , 0x0000},
  70         {RT5677_LOUT1                   , 0xa800},
  71         {RT5677_IN1                     , 0x0000},
  72         {RT5677_MICBIAS                 , 0x0000},
  73         {RT5677_SLIMBUS_PARAM           , 0x0000},
  74         {RT5677_SLIMBUS_RX              , 0x0000},
  75         {RT5677_SLIMBUS_CTRL            , 0x0000},
  76         {RT5677_SIDETONE_CTRL           , 0x000b},
  77         {RT5677_ANA_DAC1_2_3_SRC        , 0x0000},
  78         {RT5677_IF_DSP_DAC3_4_MIXER     , 0x1111},
  79         {RT5677_DAC4_DIG_VOL            , 0xafaf},
  80         {RT5677_DAC3_DIG_VOL            , 0xafaf},
  81         {RT5677_DAC1_DIG_VOL            , 0xafaf},
  82         {RT5677_DAC2_DIG_VOL            , 0xafaf},
  83         {RT5677_IF_DSP_DAC2_MIXER       , 0x0011},
  84         {RT5677_STO1_ADC_DIG_VOL        , 0x2f2f},
  85         {RT5677_MONO_ADC_DIG_VOL        , 0x2f2f},
  86         {RT5677_STO1_2_ADC_BST          , 0x0000},
  87         {RT5677_STO2_ADC_DIG_VOL        , 0x2f2f},
  88         {RT5677_ADC_BST_CTRL2           , 0x0000},
  89         {RT5677_STO3_4_ADC_BST          , 0x0000},
  90         {RT5677_STO3_ADC_DIG_VOL        , 0x2f2f},
  91         {RT5677_STO4_ADC_DIG_VOL        , 0x2f2f},
  92         {RT5677_STO4_ADC_MIXER          , 0xd4c0},
  93         {RT5677_STO3_ADC_MIXER          , 0xd4c0},
  94         {RT5677_STO2_ADC_MIXER          , 0xd4c0},
  95         {RT5677_STO1_ADC_MIXER          , 0xd4c0},
  96         {RT5677_MONO_ADC_MIXER          , 0xd4d1},
  97         {RT5677_ADC_IF_DSP_DAC1_MIXER   , 0x8080},
  98         {RT5677_STO1_DAC_MIXER          , 0xaaaa},
  99         {RT5677_MONO_DAC_MIXER          , 0xaaaa},
 100         {RT5677_DD1_MIXER               , 0xaaaa},
 101         {RT5677_DD2_MIXER               , 0xaaaa},
 102         {RT5677_IF3_DATA                , 0x0000},
 103         {RT5677_IF4_DATA                , 0x0000},
 104         {RT5677_PDM_OUT_CTRL            , 0x8888},
 105         {RT5677_PDM_DATA_CTRL1          , 0x0000},
 106         {RT5677_PDM_DATA_CTRL2          , 0x0000},
 107         {RT5677_PDM1_DATA_CTRL2         , 0x0000},
 108         {RT5677_PDM1_DATA_CTRL3         , 0x0000},
 109         {RT5677_PDM1_DATA_CTRL4         , 0x0000},
 110         {RT5677_PDM2_DATA_CTRL2         , 0x0000},
 111         {RT5677_PDM2_DATA_CTRL3         , 0x0000},
 112         {RT5677_PDM2_DATA_CTRL4         , 0x0000},
 113         {RT5677_TDM1_CTRL1              , 0x0300},
 114         {RT5677_TDM1_CTRL2              , 0x0000},
 115         {RT5677_TDM1_CTRL3              , 0x4000},
 116         {RT5677_TDM1_CTRL4              , 0x0123},
 117         {RT5677_TDM1_CTRL5              , 0x4567},
 118         {RT5677_TDM2_CTRL1              , 0x0300},
 119         {RT5677_TDM2_CTRL2              , 0x0000},
 120         {RT5677_TDM2_CTRL3              , 0x4000},
 121         {RT5677_TDM2_CTRL4              , 0x0123},
 122         {RT5677_TDM2_CTRL5              , 0x4567},
 123         {RT5677_I2C_MASTER_CTRL1        , 0x0001},
 124         {RT5677_I2C_MASTER_CTRL2        , 0x0000},
 125         {RT5677_I2C_MASTER_CTRL3        , 0x0000},
 126         {RT5677_I2C_MASTER_CTRL4        , 0x0000},
 127         {RT5677_I2C_MASTER_CTRL5        , 0x0000},
 128         {RT5677_I2C_MASTER_CTRL6        , 0x0000},
 129         {RT5677_I2C_MASTER_CTRL7        , 0x0000},
 130         {RT5677_I2C_MASTER_CTRL8        , 0x0000},
 131         {RT5677_DMIC_CTRL1              , 0x1505},
 132         {RT5677_DMIC_CTRL2              , 0x0055},
 133         {RT5677_HAP_GENE_CTRL1          , 0x0111},
 134         {RT5677_HAP_GENE_CTRL2          , 0x0064},
 135         {RT5677_HAP_GENE_CTRL3          , 0xef0e},
 136         {RT5677_HAP_GENE_CTRL4          , 0xf0f0},
 137         {RT5677_HAP_GENE_CTRL5          , 0xef0e},
 138         {RT5677_HAP_GENE_CTRL6          , 0xf0f0},
 139         {RT5677_HAP_GENE_CTRL7          , 0xef0e},
 140         {RT5677_HAP_GENE_CTRL8          , 0xf0f0},
 141         {RT5677_HAP_GENE_CTRL9          , 0xf000},
 142         {RT5677_HAP_GENE_CTRL10         , 0x0000},
 143         {RT5677_PWR_DIG1                , 0x0000},
 144         {RT5677_PWR_DIG2                , 0x0000},
 145         {RT5677_PWR_ANLG1               , 0x0055},
 146         {RT5677_PWR_ANLG2               , 0x0000},
 147         {RT5677_PWR_DSP1                , 0x0001},
 148         {RT5677_PWR_DSP_ST              , 0x0000},
 149         {RT5677_PWR_DSP2                , 0x0000},
 150         {RT5677_ADC_DAC_HPF_CTRL1       , 0x0e00},
 151         {RT5677_PRIV_INDEX              , 0x0000},
 152         {RT5677_PRIV_DATA               , 0x0000},
 153         {RT5677_I2S4_SDP                , 0x8000},
 154         {RT5677_I2S1_SDP                , 0x8000},
 155         {RT5677_I2S2_SDP                , 0x8000},
 156         {RT5677_I2S3_SDP                , 0x8000},
 157         {RT5677_CLK_TREE_CTRL1          , 0x1111},
 158         {RT5677_CLK_TREE_CTRL2          , 0x1111},
 159         {RT5677_CLK_TREE_CTRL3          , 0x0000},
 160         {RT5677_PLL1_CTRL1              , 0x0000},
 161         {RT5677_PLL1_CTRL2              , 0x0000},
 162         {RT5677_PLL2_CTRL1              , 0x0c60},
 163         {RT5677_PLL2_CTRL2              , 0x2000},
 164         {RT5677_GLB_CLK1                , 0x0000},
 165         {RT5677_GLB_CLK2                , 0x0000},
 166         {RT5677_ASRC_1                  , 0x0000},
 167         {RT5677_ASRC_2                  , 0x0000},
 168         {RT5677_ASRC_3                  , 0x0000},
 169         {RT5677_ASRC_4                  , 0x0000},
 170         {RT5677_ASRC_5                  , 0x0000},
 171         {RT5677_ASRC_6                  , 0x0000},
 172         {RT5677_ASRC_7                  , 0x0000},
 173         {RT5677_ASRC_8                  , 0x0000},
 174         {RT5677_ASRC_9                  , 0x0000},
 175         {RT5677_ASRC_10                 , 0x0000},
 176         {RT5677_ASRC_11                 , 0x0000},
 177         {RT5677_ASRC_12                 , 0x0018},
 178         {RT5677_ASRC_13                 , 0x0000},
 179         {RT5677_ASRC_14                 , 0x0000},
 180         {RT5677_ASRC_15                 , 0x0000},
 181         {RT5677_ASRC_16                 , 0x0000},
 182         {RT5677_ASRC_17                 , 0x0000},
 183         {RT5677_ASRC_18                 , 0x0000},
 184         {RT5677_ASRC_19                 , 0x0000},
 185         {RT5677_ASRC_20                 , 0x0000},
 186         {RT5677_ASRC_21                 , 0x000c},
 187         {RT5677_ASRC_22                 , 0x0000},
 188         {RT5677_ASRC_23                 , 0x0000},
 189         {RT5677_VAD_CTRL1               , 0x2184},
 190         {RT5677_VAD_CTRL2               , 0x010a},
 191         {RT5677_VAD_CTRL3               , 0x0aea},
 192         {RT5677_VAD_CTRL4               , 0x000c},
 193         {RT5677_VAD_CTRL5               , 0x0000},
 194         {RT5677_DSP_INB_CTRL1           , 0x0000},
 195         {RT5677_DSP_INB_CTRL2           , 0x0000},
 196         {RT5677_DSP_IN_OUTB_CTRL        , 0x0000},
 197         {RT5677_DSP_OUTB0_1_DIG_VOL     , 0x2f2f},
 198         {RT5677_DSP_OUTB2_3_DIG_VOL     , 0x2f2f},
 199         {RT5677_DSP_OUTB4_5_DIG_VOL     , 0x2f2f},
 200         {RT5677_DSP_OUTB6_7_DIG_VOL     , 0x2f2f},
 201         {RT5677_ADC_EQ_CTRL1            , 0x6000},
 202         {RT5677_ADC_EQ_CTRL2            , 0x0000},
 203         {RT5677_EQ_CTRL1                , 0xc000},
 204         {RT5677_EQ_CTRL2                , 0x0000},
 205         {RT5677_EQ_CTRL3                , 0x0000},
 206         {RT5677_SOFT_VOL_ZERO_CROSS1    , 0x0009},
 207         {RT5677_JD_CTRL1                , 0x0000},
 208         {RT5677_JD_CTRL2                , 0x0000},
 209         {RT5677_JD_CTRL3                , 0x0000},
 210         {RT5677_IRQ_CTRL1               , 0x0000},
 211         {RT5677_IRQ_CTRL2               , 0x0000},
 212         {RT5677_GPIO_ST                 , 0x0000},
 213         {RT5677_GPIO_CTRL1              , 0x0000},
 214         {RT5677_GPIO_CTRL2              , 0x0000},
 215         {RT5677_GPIO_CTRL3              , 0x0000},
 216         {RT5677_STO1_ADC_HI_FILTER1     , 0xb320},
 217         {RT5677_STO1_ADC_HI_FILTER2     , 0x0000},
 218         {RT5677_MONO_ADC_HI_FILTER1     , 0xb300},
 219         {RT5677_MONO_ADC_HI_FILTER2     , 0x0000},
 220         {RT5677_STO2_ADC_HI_FILTER1     , 0xb300},
 221         {RT5677_STO2_ADC_HI_FILTER2     , 0x0000},
 222         {RT5677_STO3_ADC_HI_FILTER1     , 0xb300},
 223         {RT5677_STO3_ADC_HI_FILTER2     , 0x0000},
 224         {RT5677_STO4_ADC_HI_FILTER1     , 0xb300},
 225         {RT5677_STO4_ADC_HI_FILTER2     , 0x0000},
 226         {RT5677_MB_DRC_CTRL1            , 0x0f20},
 227         {RT5677_DRC1_CTRL1              , 0x001f},
 228         {RT5677_DRC1_CTRL2              , 0x020c},
 229         {RT5677_DRC1_CTRL3              , 0x1f00},
 230         {RT5677_DRC1_CTRL4              , 0x0000},
 231         {RT5677_DRC1_CTRL5              , 0x0000},
 232         {RT5677_DRC1_CTRL6              , 0x0029},
 233         {RT5677_DRC2_CTRL1              , 0x001f},
 234         {RT5677_DRC2_CTRL2              , 0x020c},
 235         {RT5677_DRC2_CTRL3              , 0x1f00},
 236         {RT5677_DRC2_CTRL4              , 0x0000},
 237         {RT5677_DRC2_CTRL5              , 0x0000},
 238         {RT5677_DRC2_CTRL6              , 0x0029},
 239         {RT5677_DRC1_HL_CTRL1           , 0x8000},
 240         {RT5677_DRC1_HL_CTRL2           , 0x0200},
 241         {RT5677_DRC2_HL_CTRL1           , 0x8000},
 242         {RT5677_DRC2_HL_CTRL2           , 0x0200},
 243         {RT5677_DSP_INB1_SRC_CTRL1      , 0x5800},
 244         {RT5677_DSP_INB1_SRC_CTRL2      , 0x0000},
 245         {RT5677_DSP_INB1_SRC_CTRL3      , 0x0000},
 246         {RT5677_DSP_INB1_SRC_CTRL4      , 0x0800},
 247         {RT5677_DSP_INB2_SRC_CTRL1      , 0x5800},
 248         {RT5677_DSP_INB2_SRC_CTRL2      , 0x0000},
 249         {RT5677_DSP_INB2_SRC_CTRL3      , 0x0000},
 250         {RT5677_DSP_INB2_SRC_CTRL4      , 0x0800},
 251         {RT5677_DSP_INB3_SRC_CTRL1      , 0x5800},
 252         {RT5677_DSP_INB3_SRC_CTRL2      , 0x0000},
 253         {RT5677_DSP_INB3_SRC_CTRL3      , 0x0000},
 254         {RT5677_DSP_INB3_SRC_CTRL4      , 0x0800},
 255         {RT5677_DSP_OUTB1_SRC_CTRL1     , 0x5800},
 256         {RT5677_DSP_OUTB1_SRC_CTRL2     , 0x0000},
 257         {RT5677_DSP_OUTB1_SRC_CTRL3     , 0x0000},
 258         {RT5677_DSP_OUTB1_SRC_CTRL4     , 0x0800},
 259         {RT5677_DSP_OUTB2_SRC_CTRL1     , 0x5800},
 260         {RT5677_DSP_OUTB2_SRC_CTRL2     , 0x0000},
 261         {RT5677_DSP_OUTB2_SRC_CTRL3     , 0x0000},
 262         {RT5677_DSP_OUTB2_SRC_CTRL4     , 0x0800},
 263         {RT5677_DSP_OUTB_0123_MIXER_CTRL, 0xfefe},
 264         {RT5677_DSP_OUTB_45_MIXER_CTRL  , 0xfefe},
 265         {RT5677_DSP_OUTB_67_MIXER_CTRL  , 0xfefe},
 266         {RT5677_DIG_MISC                , 0x0000},
 267         {RT5677_GEN_CTRL1               , 0x0000},
 268         {RT5677_GEN_CTRL2               , 0x0000},
 269         {RT5677_VENDOR_ID               , 0x0000},
 270         {RT5677_VENDOR_ID1              , 0x10ec},
 271         {RT5677_VENDOR_ID2              , 0x6327},
 272 };
 273
 274 static bool rt5677_volatile_register(struct device *dev, unsigned int reg)
 275 {
 276         int i;
 277
 278         for (i = 0; i < ARRAY_SIZE(rt5677_ranges); i++) {
 279                 if (reg >= rt5677_ranges[i].range_min &&
 280                         reg <= rt5677_ranges[i].range_max) {
 281                         return true;
 282                 }
 283         }
 284
 285         switch (reg) {
 286         case RT5677_RESET:
 287         case RT5677_SLIMBUS_PARAM:
 288         case RT5677_PDM_DATA_CTRL1:
 289         case RT5677_PDM_DATA_CTRL2:
 290         case RT5677_PDM1_DATA_CTRL4:
 291         case RT5677_PDM2_DATA_CTRL4:
 292         case RT5677_I2C_MASTER_CTRL1:
 293         case RT5677_I2C_MASTER_CTRL7:
 294         case RT5677_I2C_MASTER_CTRL8:
 295         case RT5677_HAP_GENE_CTRL2:
 296         case RT5677_PWR_DSP_ST:
 297         case RT5677_PRIV_DATA:
 298         case RT5677_PLL1_CTRL2:
 299         case RT5677_PLL2_CTRL2:
 300         case RT5677_ASRC_22:
 301         case RT5677_ASRC_23:
 302         case RT5677_VAD_CTRL5:
 303         case RT5677_ADC_EQ_CTRL1:
 304         case RT5677_EQ_CTRL1:
 305         case RT5677_IRQ_CTRL1:
 306         case RT5677_IRQ_CTRL2:
 307         case RT5677_GPIO_ST:
 308         case RT5677_DSP_INB1_SRC_CTRL4:
 309         case RT5677_DSP_INB2_SRC_CTRL4:
 310         case RT5677_DSP_INB3_SRC_CTRL4:
 311         case RT5677_DSP_OUTB1_SRC_CTRL4:
 312         case RT5677_DSP_OUTB2_SRC_CTRL4:
 313         case RT5677_VENDOR_ID:
 314         case RT5677_VENDOR_ID1:
 315         case RT5677_VENDOR_ID2:
 316                 return true;
 317         default:
 318                 return false;
 319         }
 320 }
 321
 322 static bool rt5677_readable_register(struct device *dev, unsigned int reg)
 323 {
 324         int i;
 325
 326         for (i = 0; i < ARRAY_SIZE(rt5677_ranges); i++) {
 327                 if (reg >= rt5677_ranges[i].range_min &&
 328                         reg <= rt5677_ranges[i].range_max) {
 329                         return true;
 330                 }
 331         }
 332
 333         switch (reg) {
 334         case RT5677_RESET:
 335         case RT5677_LOUT1:
 336         case RT5677_IN1:
 337         case RT5677_MICBIAS:
 338         case RT5677_SLIMBUS_PARAM:
 339         case RT5677_SLIMBUS_RX:
 340         case RT5677_SLIMBUS_CTRL:
 341         case RT5677_SIDETONE_CTRL:
 342         case RT5677_ANA_DAC1_2_3_SRC:
 343         case RT5677_IF_DSP_DAC3_4_MIXER:
 344         case RT5677_DAC4_DIG_VOL:
 345         case RT5677_DAC3_DIG_VOL:
 346         case RT5677_DAC1_DIG_VOL:
 347         case RT5677_DAC2_DIG_VOL:
 348         case RT5677_IF_DSP_DAC2_MIXER:
 349         case RT5677_STO1_ADC_DIG_VOL:
 350         case RT5677_MONO_ADC_DIG_VOL:
 351         case RT5677_STO1_2_ADC_BST:
 352         case RT5677_STO2_ADC_DIG_VOL:
 353         case RT5677_ADC_BST_CTRL2:
 354         case RT5677_STO3_4_ADC_BST:
 355         case RT5677_STO3_ADC_DIG_VOL:
 356         case RT5677_STO4_ADC_DIG_VOL:
 357         case RT5677_STO4_ADC_MIXER:
 358         case RT5677_STO3_ADC_MIXER:
 359         case RT5677_STO2_ADC_MIXER:
 360         case RT5677_STO1_ADC_MIXER:
 361         case RT5677_MONO_ADC_MIXER:
 362         case RT5677_ADC_IF_DSP_DAC1_MIXER:
 363         case RT5677_STO1_DAC_MIXER:
 364         case RT5677_MONO_DAC_MIXER:
 365         case RT5677_DD1_MIXER:
 366         case RT5677_DD2_MIXER:
 367         case RT5677_IF3_DATA:
 368         case RT5677_IF4_DATA:
 369         case RT5677_PDM_OUT_CTRL:
 370         case RT5677_PDM_DATA_CTRL1:
 371         case RT5677_PDM_DATA_CTRL2:
 372         case RT5677_PDM1_DATA_CTRL2:
 373         case RT5677_PDM1_DATA_CTRL3:
 374         case RT5677_PDM1_DATA_CTRL4:
 375         case RT5677_PDM2_DATA_CTRL2:
 376         case RT5677_PDM2_DATA_CTRL3:
 377         case RT5677_PDM2_DATA_CTRL4:
 378         case RT5677_TDM1_CTRL1:
 379         case RT5677_TDM1_CTRL2:
 380         case RT5677_TDM1_CTRL3:
 381         case RT5677_TDM1_CTRL4:
 382         case RT5677_TDM1_CTRL5:
 383         case RT5677_TDM2_CTRL1:
 384         case RT5677_TDM2_CTRL2:
 385         case RT5677_TDM2_CTRL3:
 386         case RT5677_TDM2_CTRL4:
 387         case RT5677_TDM2_CTRL5:
 388         case RT5677_I2C_MASTER_CTRL1:
 389         case RT5677_I2C_MASTER_CTRL2:
 390         case RT5677_I2C_MASTER_CTRL3:
 391         case RT5677_I2C_MASTER_CTRL4:
 392         case RT5677_I2C_MASTER_CTRL5:
 393         case RT5677_I2C_MASTER_CTRL6:
 394         case RT5677_I2C_MASTER_CTRL7:
 395         case RT5677_I2C_MASTER_CTRL8:
 396         case RT5677_DMIC_CTRL1:
 397         case RT5677_DMIC_CTRL2:
 398         case RT5677_HAP_GENE_CTRL1:
 399         case RT5677_HAP_GENE_CTRL2:
 400         case RT5677_HAP_GENE_CTRL3:
 401         case RT5677_HAP_GENE_CTRL4:
 402         case RT5677_HAP_GENE_CTRL5:
 403         case RT5677_HAP_GENE_CTRL6:
 404         case RT5677_HAP_GENE_CTRL7:
 405         case RT5677_HAP_GENE_CTRL8:
 406         case RT5677_HAP_GENE_CTRL9:
 407         case RT5677_HAP_GENE_CTRL10:
 408         case RT5677_PWR_DIG1:
 409         case RT5677_PWR_DIG2:
 410         case RT5677_PWR_ANLG1:
 411         case RT5677_PWR_ANLG2:
 412         case RT5677_PWR_DSP1:
 413         case RT5677_PWR_DSP_ST:
 414         case RT5677_PWR_DSP2:
 415         case RT5677_ADC_DAC_HPF_CTRL1:
 416         case RT5677_PRIV_INDEX:
 417         case RT5677_PRIV_DATA:
 418         case RT5677_I2S4_SDP:
 419         case RT5677_I2S1_SDP:
 420         case RT5677_I2S2_SDP:
 421         case RT5677_I2S3_SDP:
 422         case RT5677_CLK_TREE_CTRL1:
 423         case RT5677_CLK_TREE_CTRL2:
 424         case RT5677_CLK_TREE_CTRL3:
 425         case RT5677_PLL1_CTRL1:
 426         case RT5677_PLL1_CTRL2:
 427         case RT5677_PLL2_CTRL1:
 428         case RT5677_PLL2_CTRL2:
 429         case RT5677_GLB_CLK1:
 430         case RT5677_GLB_CLK2:
 431         case RT5677_ASRC_1:
 432         case RT5677_ASRC_2:
 433         case RT5677_ASRC_3:
 434         case RT5677_ASRC_4:
 435         case RT5677_ASRC_5:
 436         case RT5677_ASRC_6:
 437         case RT5677_ASRC_7:
 438         case RT5677_ASRC_8:
 439         case RT5677_ASRC_9:
 440         case RT5677_ASRC_10:
 441         case RT5677_ASRC_11:
 442         case RT5677_ASRC_12:
 443         case RT5677_ASRC_13:
 444         case RT5677_ASRC_14:
 445         case RT5677_ASRC_15:
 446         case RT5677_ASRC_16:
 447         case RT5677_ASRC_17:
 448         case RT5677_ASRC_18:
 449         case RT5677_ASRC_19:
 450         case RT5677_ASRC_20:
 451         case RT5677_ASRC_21:
 452         case RT5677_ASRC_22:
 453         case RT5677_ASRC_23:
 454         case RT5677_VAD_CTRL1:
 455         case RT5677_VAD_CTRL2:
 456         case RT5677_VAD_CTRL3:
 457         case RT5677_VAD_CTRL4:
 458         case RT5677_VAD_CTRL5:
 459         case RT5677_DSP_INB_CTRL1:
 460         case RT5677_DSP_INB_CTRL2:
 461         case RT5677_DSP_IN_OUTB_CTRL:
 462         case RT5677_DSP_OUTB0_1_DIG_VOL:
 463         case RT5677_DSP_OUTB2_3_DIG_VOL:
 464         case RT5677_DSP_OUTB4_5_DIG_VOL:
 465         case RT5677_DSP_OUTB6_7_DIG_VOL:
 466         case RT5677_ADC_EQ_CTRL1:
 467         case RT5677_ADC_EQ_CTRL2:
 468         case RT5677_EQ_CTRL1:
 469         case RT5677_EQ_CTRL2:
 470         case RT5677_EQ_CTRL3:
 471         case RT5677_SOFT_VOL_ZERO_CROSS1:
 472         case RT5677_JD_CTRL1:
 473         case RT5677_JD_CTRL2:
 474         case RT5677_JD_CTRL3:
 475         case RT5677_IRQ_CTRL1:
 476         case RT5677_IRQ_CTRL2:
 477         case RT5677_GPIO_ST:
 478         case RT5677_GPIO_CTRL1:
 479         case RT5677_GPIO_CTRL2:
 480         case RT5677_GPIO_CTRL3:
 481         case RT5677_STO1_ADC_HI_FILTER1:
 482         case RT5677_STO1_ADC_HI_FILTER2:
 483         case RT5677_MONO_ADC_HI_FILTER1:
 484         case RT5677_MONO_ADC_HI_FILTER2:
 485         case RT5677_STO2_ADC_HI_FILTER1:
 486         case RT5677_STO2_ADC_HI_FILTER2:
 487         case RT5677_STO3_ADC_HI_FILTER1:
 488         case RT5677_STO3_ADC_HI_FILTER2:
 489         case RT5677_STO4_ADC_HI_FILTER1:
 490         case RT5677_STO4_ADC_HI_FILTER2:
 491         case RT5677_MB_DRC_CTRL1:
 492         case RT5677_DRC1_CTRL1:
 493         case RT5677_DRC1_CTRL2:
 494         case RT5677_DRC1_CTRL3:
 495         case RT5677_DRC1_CTRL4:
 496         case RT5677_DRC1_CTRL5:
 497         case RT5677_DRC1_CTRL6:
 498         case RT5677_DRC2_CTRL1:
 499         case RT5677_DRC2_CTRL2:
 500         case RT5677_DRC2_CTRL3:
 501         case RT5677_DRC2_CTRL4:
 502         case RT5677_DRC2_CTRL5:
 503         case RT5677_DRC2_CTRL6:
 504         case RT5677_DRC1_HL_CTRL1:
 505         case RT5677_DRC1_HL_CTRL2:
 506         case RT5677_DRC2_HL_CTRL1:
 507         case RT5677_DRC2_HL_CTRL2:
 508         case RT5677_DSP_INB1_SRC_CTRL1:
 509         case RT5677_DSP_INB1_SRC_CTRL2:
 510         case RT5677_DSP_INB1_SRC_CTRL3:
 511         case RT5677_DSP_INB1_SRC_CTRL4:
 512         case RT5677_DSP_INB2_SRC_CTRL1:
 513         case RT5677_DSP_INB2_SRC_CTRL2:
 514         case RT5677_DSP_INB2_SRC_CTRL3:
 515         case RT5677_DSP_INB2_SRC_CTRL4:
 516         case RT5677_DSP_INB3_SRC_CTRL1:
 517         case RT5677_DSP_INB3_SRC_CTRL2:
 518         case RT5677_DSP_INB3_SRC_CTRL3:
 519         case RT5677_DSP_INB3_SRC_CTRL4:
 520         case RT5677_DSP_OUTB1_SRC_CTRL1:
 521         case RT5677_DSP_OUTB1_SRC_CTRL2:
 522         case RT5677_DSP_OUTB1_SRC_CTRL3:
 523         case RT5677_DSP_OUTB1_SRC_CTRL4:
 524         case RT5677_DSP_OUTB2_SRC_CTRL1:
 525         case RT5677_DSP_OUTB2_SRC_CTRL2:
 526         case RT5677_DSP_OUTB2_SRC_CTRL3:
 527         case RT5677_DSP_OUTB2_SRC_CTRL4:
 528         case RT5677_DSP_OUTB_0123_MIXER_CTRL:
 529         case RT5677_DSP_OUTB_45_MIXER_CTRL:
 530         case RT5677_DSP_OUTB_67_MIXER_CTRL:
 531         case RT5677_DIG_MISC:
 532         case RT5677_GEN_CTRL1:
 533         case RT5677_GEN_CTRL2:
 534         case RT5677_VENDOR_ID:
 535         case RT5677_VENDOR_ID1:
 536         case RT5677_VENDOR_ID2:
 537                 return true;
 538         default:
 539                 return false;
 540         }
 541 }
 542
 543 /**
 544  * rt5677_dsp_mode_i2c_write_addr - Write value to address on DSP mode.
 545  * @rt5677: Private Data.
 546  * @addr: Address index.
 547  * @value: Address data.
 548  *
 549  *
 550  * Returns 0 for success or negative error code.
 551  */
 552 static int rt5677_dsp_mode_i2c_write_addr(struct rt5677_priv *rt5677,
 553                 unsigned int addr, unsigned int value, unsigned int opcode)
 554 {
 555         struct snd_soc_codec *codec = rt5677->codec;
 556         int ret;
 557
 558         mutex_lock(&rt5677->dsp_cmd_lock);
 559
 560         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_MSB,
 561                 addr >> 16);
 562         if (ret < 0) {
 563                 dev_err(codec->dev, "Failed to set addr msb value: %d\n", ret);
 564                 goto err;
 565         }
 566
 567         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_LSB,
 568                 addr & 0xffff);
 569         if (ret < 0) {
 570                 dev_err(codec->dev, "Failed to set addr lsb value: %d\n", ret);
 571                 goto err;
 572         }
 573
 574         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_MSB,
 575                 value >> 16);
 576         if (ret < 0) {
 577                 dev_err(codec->dev, "Failed to set data msb value: %d\n", ret);
 578                 goto err;
 579         }
 580
 581         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_LSB,
 582                 value & 0xffff);
 583         if (ret < 0) {
 584                 dev_err(codec->dev, "Failed to set data lsb value: %d\n", ret);
 585                 goto err;
 586         }
 587
 588         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_OP_CODE,
 589                 opcode);
 590         if (ret < 0) {
 591                 dev_err(codec->dev, "Failed to set op code value: %d\n", ret);
 592                 goto err;
 593         }
 594
 595 err:
 596         mutex_unlock(&rt5677->dsp_cmd_lock);
 597
 598         return ret;
 599 }
 600
 601 /**
 602  * rt5677_dsp_mode_i2c_read_addr - Read value from address on DSP mode.
 603  * rt5677: Private Data.
 604  * @addr: Address index.
 605  * @value: Address data.
 606  *
 607  *
 608  * Returns 0 for success or negative error code.
 609  */
 610 static int rt5677_dsp_mode_i2c_read_addr(
 611         struct rt5677_priv *rt5677, unsigned int addr, unsigned int *value)
 612 {
 613         struct snd_soc_codec *codec = rt5677->codec;
 614         int ret;
 615         unsigned int msb, lsb;
 616
 617         mutex_lock(&rt5677->dsp_cmd_lock);
 618
 619         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_MSB,
 620                 addr >> 16);
 621         if (ret < 0) {
 622                 dev_err(codec->dev, "Failed to set addr msb value: %d\n", ret);
 623                 goto err;
 624         }
 625
 626         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_LSB,
 627                 addr & 0xffff);
 628         if (ret < 0) {
 629                 dev_err(codec->dev, "Failed to set addr lsb value: %d\n", ret);
 630                 goto err;
 631         }
 632
 633         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_OP_CODE,
 634                 0x0002);
 635         if (ret < 0) {
 636                 dev_err(codec->dev, "Failed to set op code value: %d\n", ret);
 637                 goto err;
 638         }
 639
 640         regmap_read(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_MSB, &msb);
 641         regmap_read(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_LSB, &lsb);
 642         *value = (msb << 16) | lsb;
 643
 644 err:
 645         mutex_unlock(&rt5677->dsp_cmd_lock);
 646
 647         return ret;
 648 }
 649
 650 /**
 651  * rt5677_dsp_mode_i2c_write - Write register on DSP mode.
 652  * rt5677: Private Data.
 653  * @reg: Register index.
 654  * @value: Register data.
 655  *
 656  *
 657  * Returns 0 for success or negative error code.
 658  */
 659 static int rt5677_dsp_mode_i2c_write(struct rt5677_priv *rt5677,
 660                 unsigned int reg, unsigned int value)
 661 {
 662         return rt5677_dsp_mode_i2c_write_addr(rt5677, 0x18020000 + reg * 2,
 663                 value, 0x0001);
 664 }
 665
 666 /**
 667  * rt5677_dsp_mode_i2c_read - Read register on DSP mode.
 668  * @codec: SoC audio codec device.
 669  * @reg: Register index.
 670  * @value: Register data.
 671  *
 672  *
 673  * Returns 0 for success or negative error code.
 674  */
 675 static int rt5677_dsp_mode_i2c_read(
 676         struct rt5677_priv *rt5677, unsigned int reg, unsigned int *value)
 677 {
 678         int ret = rt5677_dsp_mode_i2c_read_addr(rt5677, 0x18020000 + reg * 2,
 679                 value);
 680
 681         *value &= 0xffff;
 682
 683         return ret;
 684 }
 685
 686 static void rt5677_set_dsp_mode(struct snd_soc_codec *codec, bool on)
 687 {
 688         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 689
 690         if (on) {
 691                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x2, 0x2);
 692                 rt5677->is_dsp_mode = true;
 693         } else {
 694                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x2, 0x0);
 695                 rt5677->is_dsp_mode = false;
 696         }
 697 }
 698
 699 static int rt5677_set_dsp_vad(struct snd_soc_codec *codec, bool on)
 700 {
 701         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 702         static bool activity;
 703         int ret;
 704
 705         if (on && !activity) {
 706                 activity = true;
 707
 708                 regcache_cache_only(rt5677->regmap, false);
 709                 regcache_cache_bypass(rt5677->regmap, true);
 710
 711                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x1, 0x1);
 712                 regmap_update_bits(rt5677->regmap,
 713                         RT5677_PR_BASE + RT5677_BIAS_CUR4, 0x0f00, 0x0f00);
 714                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
 715                         RT5677_LDO1_SEL_MASK, 0x0);
 716                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
 717                         RT5677_PWR_LDO1, RT5677_PWR_LDO1);
 718                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
 719                         RT5677_MCLK_SRC_MASK, RT5677_MCLK2_SRC);
 720                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK2,
 721                         RT5677_PLL2_PR_SRC_MASK | RT5677_DSP_CLK_SRC_MASK,
 722                         RT5677_PLL2_PR_SRC_MCLK2 | RT5677_DSP_CLK_SRC_BYPASS);
 723                 regmap_write(rt5677->regmap, RT5677_PWR_DSP2, 0x07ff);
 724                 regmap_write(rt5677->regmap, RT5677_PWR_DSP1, 0x07fd);
 725                 rt5677_set_dsp_mode(codec, true);
 726
 727                 ret = request_firmware(&rt5677->fw1, RT5677_FIRMWARE1,
 728                         codec->dev);
 729                 if (ret == 0) {
 730                         rt5677_spi_burst_write(0x50000000, rt5677->fw1);
 731                         release_firmware(rt5677->fw1);
 732                 }
 733
 734                 ret = request_firmware(&rt5677->fw2, RT5677_FIRMWARE2,
 735                         codec->dev);
 736                 if (ret == 0) {
 737                         rt5677_spi_burst_write(0x60000000, rt5677->fw2);
 738                         release_firmware(rt5677->fw2);
 739                 }
 740
 741                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x1, 0x0);
 742
 743                 regcache_cache_bypass(rt5677->regmap, false);
 744                 regcache_cache_only(rt5677->regmap, true);
 745         } else if (!on && activity) {
 746                 activity = false;
 747
 748                 regcache_cache_only(rt5677->regmap, false);
 749                 regcache_cache_bypass(rt5677->regmap, true);
 750
 751                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x1, 0x1);
 752                 rt5677_set_dsp_mode(codec, false);
 753                 regmap_write(rt5677->regmap, RT5677_PWR_DSP1, 0x0001);
 754
 755                 regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
 756
 757                 regcache_cache_bypass(rt5677->regmap, false);
 758                 regcache_mark_dirty(rt5677->regmap);
 759                 regcache_sync(rt5677->regmap);
 760         }
 761
 762         return 0;
 763 }
 764
 765 static const DECLARE_TLV_DB_SCALE(out_vol_tlv, -4650, 150, 0);
 766 static const DECLARE_TLV_DB_SCALE(dac_vol_tlv, -6525, 75, 0);
 767 static const DECLARE_TLV_DB_SCALE(in_vol_tlv, -3450, 150, 0);
 768 static const DECLARE_TLV_DB_SCALE(adc_vol_tlv, -1725, 75, 0);
 769 static const DECLARE_TLV_DB_SCALE(adc_bst_tlv, 0, 1200, 0);
 770 static const DECLARE_TLV_DB_SCALE(st_vol_tlv, -4650, 150, 0);
 771
 772 /* {0, +20, +24, +30, +35, +40, +44, +50, +52} dB */
 773 static unsigned int bst_tlv[] = {
 774         TLV_DB_RANGE_HEAD(7),
 775         0, 0, TLV_DB_SCALE_ITEM(0, 0, 0),
 776         1, 1, TLV_DB_SCALE_ITEM(2000, 0, 0),
 777         2, 2, TLV_DB_SCALE_ITEM(2400, 0, 0),
 778         3, 5, TLV_DB_SCALE_ITEM(3000, 500, 0),
 779         6, 6, TLV_DB_SCALE_ITEM(4400, 0, 0),
 780         7, 7, TLV_DB_SCALE_ITEM(5000, 0, 0),
 781         8, 8, TLV_DB_SCALE_ITEM(5200, 0, 0),
 782 };
 783
 784 static int rt5677_dsp_vad_get(struct snd_kcontrol *kcontrol,
 785                 struct snd_ctl_elem_value *ucontrol)
 786 {
 787         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 788         struct rt5677_priv *rt5677 = snd_soc_component_get_drvdata(component);
 789
 790         ucontrol->value.integer.value[0] = rt5677->dsp_vad_en;
 791
 792         return 0;
 793 }
 794
 795 static int rt5677_dsp_vad_put(struct snd_kcontrol *kcontrol,
 796                 struct snd_ctl_elem_value *ucontrol)
 797 {
 798         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 799         struct rt5677_priv *rt5677 = snd_soc_component_get_drvdata(component);
 800         struct snd_soc_codec *codec = snd_soc_component_to_codec(component);
 801
 802         rt5677->dsp_vad_en = !!ucontrol->value.integer.value[0];
 803
 804         if (codec->dapm.bias_level == SND_SOC_BIAS_OFF)
 805                 rt5677_set_dsp_vad(codec, rt5677->dsp_vad_en);
 806
 807         return 0;
 808 }
 809
 810 static const struct snd_kcontrol_new rt5677_snd_controls[] = {
 811         /* OUTPUT Control */
 812         SOC_SINGLE("OUT1 Playback Switch", RT5677_LOUT1,
 813                 RT5677_LOUT1_L_MUTE_SFT, 1, 1),
 814         SOC_SINGLE("OUT2 Playback Switch", RT5677_LOUT1,
 815                 RT5677_LOUT2_L_MUTE_SFT, 1, 1),
 816         SOC_SINGLE("OUT3 Playback Switch", RT5677_LOUT1,
 817                 RT5677_LOUT3_L_MUTE_SFT, 1, 1),
 818
 819         /* DAC Digital Volume */
 820         SOC_DOUBLE_TLV("DAC1 Playback Volume", RT5677_DAC1_DIG_VOL,
 821                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 822         SOC_DOUBLE_TLV("DAC2 Playback Volume", RT5677_DAC2_DIG_VOL,
 823                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 824         SOC_DOUBLE_TLV("DAC3 Playback Volume", RT5677_DAC3_DIG_VOL,
 825                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 826         SOC_DOUBLE_TLV("DAC4 Playback Volume", RT5677_DAC4_DIG_VOL,
 827                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 828
 829         /* IN1/IN2 Control */
 830         SOC_SINGLE_TLV("IN1 Boost", RT5677_IN1, RT5677_BST_SFT1, 8, 0, bst_tlv),
 831         SOC_SINGLE_TLV("IN2 Boost", RT5677_IN1, RT5677_BST_SFT2, 8, 0, bst_tlv),
 832
 833         /* ADC Digital Volume Control */
 834         SOC_DOUBLE("ADC1 Capture Switch", RT5677_STO1_ADC_DIG_VOL,
 835                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 836         SOC_DOUBLE("ADC2 Capture Switch", RT5677_STO2_ADC_DIG_VOL,
 837                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 838         SOC_DOUBLE("ADC3 Capture Switch", RT5677_STO3_ADC_DIG_VOL,
 839                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 840         SOC_DOUBLE("ADC4 Capture Switch", RT5677_STO4_ADC_DIG_VOL,
 841                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 842         SOC_DOUBLE("Mono ADC Capture Switch", RT5677_MONO_ADC_DIG_VOL,
 843                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 844
 845         SOC_DOUBLE_TLV("ADC1 Capture Volume", RT5677_STO1_ADC_DIG_VOL,
 846                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 847                 adc_vol_tlv),
 848         SOC_DOUBLE_TLV("ADC2 Capture Volume", RT5677_STO2_ADC_DIG_VOL,
 849                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 850                 adc_vol_tlv),
 851         SOC_DOUBLE_TLV("ADC3 Capture Volume", RT5677_STO3_ADC_DIG_VOL,
 852                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 853                 adc_vol_tlv),
 854         SOC_DOUBLE_TLV("ADC4 Capture Volume", RT5677_STO4_ADC_DIG_VOL,
 855                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 856                 adc_vol_tlv),
 857         SOC_DOUBLE_TLV("Mono ADC Capture Volume", RT5677_MONO_ADC_DIG_VOL,
 858                 RT5677_MONO_ADC_L_VOL_SFT, RT5677_MONO_ADC_R_VOL_SFT, 63, 0,
 859                 adc_vol_tlv),
 860
 861         /* Sidetone Control */
 862         SOC_SINGLE_TLV("Sidetone Volume", RT5677_SIDETONE_CTRL,
 863                 RT5677_ST_VOL_SFT, 31, 0, st_vol_tlv),
 864
 865         /* ADC Boost Volume Control */
 866         SOC_DOUBLE_TLV("STO1 ADC Boost Volume", RT5677_STO1_2_ADC_BST,
 867                 RT5677_STO1_ADC_L_BST_SFT, RT5677_STO1_ADC_R_BST_SFT, 3, 0,
 868                 adc_bst_tlv),
 869         SOC_DOUBLE_TLV("STO2 ADC Boost Volume", RT5677_STO1_2_ADC_BST,
 870                 RT5677_STO2_ADC_L_BST_SFT, RT5677_STO2_ADC_R_BST_SFT, 3, 0,
 871                 adc_bst_tlv),
 872         SOC_DOUBLE_TLV("STO3 ADC Boost Volume", RT5677_STO3_4_ADC_BST,
 873                 RT5677_STO3_ADC_L_BST_SFT, RT5677_STO3_ADC_R_BST_SFT, 3, 0,
 874                 adc_bst_tlv),
 875         SOC_DOUBLE_TLV("STO4 ADC Boost Volume", RT5677_STO3_4_ADC_BST,
 876                 RT5677_STO4_ADC_L_BST_SFT, RT5677_STO4_ADC_R_BST_SFT, 3, 0,
 877                 adc_bst_tlv),
 878         SOC_DOUBLE_TLV("Mono ADC Boost Volume", RT5677_ADC_BST_CTRL2,
 879                 RT5677_MONO_ADC_L_BST_SFT, RT5677_MONO_ADC_R_BST_SFT, 3, 0,
 880                 adc_bst_tlv),
 881
 882         SOC_SINGLE_EXT("DSP VAD Switch", SND_SOC_NOPM, 0, 1, 0,
 883                 rt5677_dsp_vad_get, rt5677_dsp_vad_put),
 884 };
 885
 886 /**
 887  * set_dmic_clk - Set parameter of dmic.
 888  *
 889  * @w: DAPM widget.
 890  * @kcontrol: The kcontrol of this widget.
 891  * @event: Event id.
 892  *
 893  * Choose dmic clock between 1MHz and 3MHz.
 894  * It is better for clock to approximate 3MHz.
 895  */
 896 static int set_dmic_clk(struct snd_soc_dapm_widget *w,
 897         struct snd_kcontrol *kcontrol, int event)
 898 {
 899         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
 900         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 901         int idx = rl6231_calc_dmic_clk(rt5677->sysclk);
 902
 903         if (idx < 0)
 904                 dev_err(codec->dev, "Failed to set DMIC clock\n");
 905         else
 906                 regmap_update_bits(rt5677->regmap, RT5677_DMIC_CTRL1,
 907                         RT5677_DMIC_CLK_MASK, idx << RT5677_DMIC_CLK_SFT);
 908         return idx;
 909 }
 910
 911 static int is_sys_clk_from_pll(struct snd_soc_dapm_widget *source,
 912                          struct snd_soc_dapm_widget *sink)
 913 {
 914         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
 915         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 916         unsigned int val;
 917
 918         regmap_read(rt5677->regmap, RT5677_GLB_CLK1, &val);
 919         val &= RT5677_SCLK_SRC_MASK;
 920         if (val == RT5677_SCLK_SRC_PLL1)
 921                 return 1;
 922         else
 923                 return 0;
 924 }
 925
 926 static int is_using_asrc(struct snd_soc_dapm_widget *source,
 927                          struct snd_soc_dapm_widget *sink)
 928 {
 929         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
 930         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 931         unsigned int reg, shift, val;
 932
 933         if (source->reg == RT5677_ASRC_1) {
 934                 switch (source->shift) {
 935                 case 12:
 936                         reg = RT5677_ASRC_4;
 937                         shift = 0;
 938                         break;
 939                 case 13:
 940                         reg = RT5677_ASRC_4;
 941                         shift = 4;
 942                         break;
 943                 case 14:
 944                         reg = RT5677_ASRC_4;
 945                         shift = 8;
 946                         break;
 947                 case 15:
 948                         reg = RT5677_ASRC_4;
 949                         shift = 12;
 950                         break;
 951                 default:
 952                         return 0;
 953                 }
 954         } else {
 955                 switch (source->shift) {
 956                 case 0:
 957                         reg = RT5677_ASRC_6;
 958                         shift = 8;
 959                         break;
 960                 case 1:
 961                         reg = RT5677_ASRC_6;
 962                         shift = 12;
 963                         break;
 964                 case 2:
 965                         reg = RT5677_ASRC_5;
 966                         shift = 0;
 967                         break;
 968                 case 3:
 969                         reg = RT5677_ASRC_5;
 970                         shift = 4;
 971                         break;
 972                 case 4:
 973                         reg = RT5677_ASRC_5;
 974                         shift = 8;
 975                         break;
 976                 case 5:
 977                         reg = RT5677_ASRC_5;
 978                         shift = 12;
 979                         break;
 980                 case 12:
 981                         reg = RT5677_ASRC_3;
 982                         shift = 0;
 983                         break;
 984                 case 13:
 985                         reg = RT5677_ASRC_3;
 986                         shift = 4;
 987                         break;
 988                 case 14:
 989                         reg = RT5677_ASRC_3;
 990                         shift = 12;
 991                         break;
 992                 default:
 993                         return 0;
 994                 }
 995         }
 996
 997         regmap_read(rt5677->regmap, reg, &val);
 998         val = (val >> shift) & 0xf;
 999
1000         switch (val) {
1001         case 1 ... 6:
1002                 return 1;
1003         default:
1004                 return 0;
1005         }
1006
1007 }
1008
1009 static int can_use_asrc(struct snd_soc_dapm_widget *source,
1010                          struct snd_soc_dapm_widget *sink)
1011 {
1012         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
1013         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1014
1015         if (rt5677->sysclk > rt5677->lrck[RT5677_AIF1] * 384)
1016                 return 1;
1017
1018         return 0;
1019 }
1020
1021 /* Digital Mixer */
1022 static const struct snd_kcontrol_new rt5677_sto1_adc_l_mix[] = {
1023         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO1_ADC_MIXER,
1024                         RT5677_M_STO1_ADC_L1_SFT, 1, 1),
1025         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO1_ADC_MIXER,
1026                         RT5677_M_STO1_ADC_L2_SFT, 1, 1),
1027 };
1028
1029 static const struct snd_kcontrol_new rt5677_sto1_adc_r_mix[] = {
1030         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO1_ADC_MIXER,
1031                         RT5677_M_STO1_ADC_R1_SFT, 1, 1),
1032         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO1_ADC_MIXER,
1033                         RT5677_M_STO1_ADC_R2_SFT, 1, 1),
1034 };
1035
1036 static const struct snd_kcontrol_new rt5677_sto2_adc_l_mix[] = {
1037         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO2_ADC_MIXER,
1038                         RT5677_M_STO2_ADC_L1_SFT, 1, 1),
1039         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO2_ADC_MIXER,
1040                         RT5677_M_STO2_ADC_L2_SFT, 1, 1),
1041 };
1042
1043 static const struct snd_kcontrol_new rt5677_sto2_adc_r_mix[] = {
1044         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO2_ADC_MIXER,
1045                         RT5677_M_STO2_ADC_R1_SFT, 1, 1),
1046         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO2_ADC_MIXER,
1047                         RT5677_M_STO2_ADC_R2_SFT, 1, 1),
1048 };
1049
1050 static const struct snd_kcontrol_new rt5677_sto3_adc_l_mix[] = {
1051         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO3_ADC_MIXER,
1052                         RT5677_M_STO3_ADC_L1_SFT, 1, 1),
1053         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO3_ADC_MIXER,
1054                         RT5677_M_STO3_ADC_L2_SFT, 1, 1),
1055 };
1056
1057 static const struct snd_kcontrol_new rt5677_sto3_adc_r_mix[] = {
1058         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO3_ADC_MIXER,
1059                         RT5677_M_STO3_ADC_R1_SFT, 1, 1),
1060         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO3_ADC_MIXER,
1061                         RT5677_M_STO3_ADC_R2_SFT, 1, 1),
1062 };
1063
1064 static const struct snd_kcontrol_new rt5677_sto4_adc_l_mix[] = {
1065         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO4_ADC_MIXER,
1066                         RT5677_M_STO4_ADC_L1_SFT, 1, 1),
1067         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO4_ADC_MIXER,
1068                         RT5677_M_STO4_ADC_L2_SFT, 1, 1),
1069 };
1070
1071 static const struct snd_kcontrol_new rt5677_sto4_adc_r_mix[] = {
1072         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO4_ADC_MIXER,
1073                         RT5677_M_STO4_ADC_R1_SFT, 1, 1),
1074         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO4_ADC_MIXER,
1075                         RT5677_M_STO4_ADC_R2_SFT, 1, 1),
1076 };
1077
1078 static const struct snd_kcontrol_new rt5677_mono_adc_l_mix[] = {
1079         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_MONO_ADC_MIXER,
1080                         RT5677_M_MONO_ADC_L1_SFT, 1, 1),
1081         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_MONO_ADC_MIXER,
1082                         RT5677_M_MONO_ADC_L2_SFT, 1, 1),
1083 };
1084
1085 static const struct snd_kcontrol_new rt5677_mono_adc_r_mix[] = {
1086         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_MONO_ADC_MIXER,
1087                         RT5677_M_MONO_ADC_R1_SFT, 1, 1),
1088         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_MONO_ADC_MIXER,
1089                         RT5677_M_MONO_ADC_R2_SFT, 1, 1),
1090 };
1091
1092 static const struct snd_kcontrol_new rt5677_dac_l_mix[] = {
1093         SOC_DAPM_SINGLE("Stereo ADC Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1094                         RT5677_M_ADDA_MIXER1_L_SFT, 1, 1),
1095         SOC_DAPM_SINGLE("DAC1 Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1096                         RT5677_M_DAC1_L_SFT, 1, 1),
1097 };
1098
1099 static const struct snd_kcontrol_new rt5677_dac_r_mix[] = {
1100         SOC_DAPM_SINGLE("Stereo ADC Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1101                         RT5677_M_ADDA_MIXER1_R_SFT, 1, 1),
1102         SOC_DAPM_SINGLE("DAC1 Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1103                         RT5677_M_DAC1_R_SFT, 1, 1),
1104 };
1105
1106 static const struct snd_kcontrol_new rt5677_sto1_dac_l_mix[] = {
1107         SOC_DAPM_SINGLE("ST L Switch", RT5677_STO1_DAC_MIXER,
1108                         RT5677_M_ST_DAC1_L_SFT, 1, 1),
1109         SOC_DAPM_SINGLE("DAC1 L Switch", RT5677_STO1_DAC_MIXER,
1110                         RT5677_M_DAC1_L_STO_L_SFT, 1, 1),
1111         SOC_DAPM_SINGLE("DAC2 L Switch", RT5677_STO1_DAC_MIXER,
1112                         RT5677_M_DAC2_L_STO_L_SFT, 1, 1),
1113         SOC_DAPM_SINGLE("DAC1 R Switch", RT5677_STO1_DAC_MIXER,
1114                         RT5677_M_DAC1_R_STO_L_SFT, 1, 1),
1115 };
1116
1117 static const struct snd_kcontrol_new rt5677_sto1_dac_r_mix[] = {
1118         SOC_DAPM_SINGLE("ST R Switch", RT5677_STO1_DAC_MIXER,
1119                         RT5677_M_ST_DAC1_R_SFT, 1, 1),
1120         SOC_DAPM_SINGLE("DAC1 R Switch", RT5677_STO1_DAC_MIXER,
1121                         RT5677_M_DAC1_R_STO_R_SFT, 1, 1),
1122         SOC_DAPM_SINGLE("DAC2 R Switch", RT5677_STO1_DAC_MIXER,
1123                         RT5677_M_DAC2_R_STO_R_SFT, 1, 1),
1124         SOC_DAPM_SINGLE("DAC1 L Switch", RT5677_STO1_DAC_MIXER,
1125                         RT5677_M_DAC1_L_STO_R_SFT, 1, 1),
1126 };
1127
1128 static const struct snd_kcontrol_new rt5677_mono_dac_l_mix[] = {
1129         SOC_DAPM_SINGLE("ST L Switch", RT5677_MONO_DAC_MIXER,
1130                         RT5677_M_ST_DAC2_L_SFT, 1, 1),
1131         SOC_DAPM_SINGLE("DAC1 L Switch", RT5677_MONO_DAC_MIXER,
1132                         RT5677_M_DAC1_L_MONO_L_SFT, 1, 1),
1133         SOC_DAPM_SINGLE("DAC2 L Switch", RT5677_MONO_DAC_MIXER,
1134                         RT5677_M_DAC2_L_MONO_L_SFT, 1, 1),
1135         SOC_DAPM_SINGLE("DAC2 R Switch", RT5677_MONO_DAC_MIXER,
1136                         RT5677_M_DAC2_R_MONO_L_SFT, 1, 1),
1137 };
1138
1139 static const struct snd_kcontrol_new rt5677_mono_dac_r_mix[] = {
1140         SOC_DAPM_SINGLE("ST R Switch", RT5677_MONO_DAC_MIXER,
1141                         RT5677_M_ST_DAC2_R_SFT, 1, 1),
1142         SOC_DAPM_SINGLE("DAC1 R Switch", RT5677_MONO_DAC_MIXER,
1143                         RT5677_M_DAC1_R_MONO_R_SFT, 1, 1),
1144         SOC_DAPM_SINGLE("DAC2 R Switch", RT5677_MONO_DAC_MIXER,
1145                         RT5677_M_DAC2_R_MONO_R_SFT, 1, 1),
1146         SOC_DAPM_SINGLE("DAC2 L Switch", RT5677_MONO_DAC_MIXER,
1147                         RT5677_M_DAC2_L_MONO_R_SFT, 1, 1),
1148 };
1149
1150 static const struct snd_kcontrol_new rt5677_dd1_l_mix[] = {
1151         SOC_DAPM_SINGLE("Sto DAC Mix L Switch", RT5677_DD1_MIXER,
1152                         RT5677_M_STO_L_DD1_L_SFT, 1, 1),
1153         SOC_DAPM_SINGLE("Mono DAC Mix L Switch", RT5677_DD1_MIXER,
1154                         RT5677_M_MONO_L_DD1_L_SFT, 1, 1),
1155         SOC_DAPM_SINGLE("DAC3 L Switch", RT5677_DD1_MIXER,
1156                         RT5677_M_DAC3_L_DD1_L_SFT, 1, 1),
1157         SOC_DAPM_SINGLE("DAC3 R Switch", RT5677_DD1_MIXER,
1158                         RT5677_M_DAC3_R_DD1_L_SFT, 1, 1),
1159 };
1160
1161 static const struct snd_kcontrol_new rt5677_dd1_r_mix[] = {
1162         SOC_DAPM_SINGLE("Sto DAC Mix R Switch", RT5677_DD1_MIXER,
1163                         RT5677_M_STO_R_DD1_R_SFT, 1, 1),
1164         SOC_DAPM_SINGLE("Mono DAC Mix R Switch", RT5677_DD1_MIXER,
1165                         RT5677_M_MONO_R_DD1_R_SFT, 1, 1),
1166         SOC_DAPM_SINGLE("DAC3 R Switch", RT5677_DD1_MIXER,
1167                         RT5677_M_DAC3_R_DD1_R_SFT, 1, 1),
1168         SOC_DAPM_SINGLE("DAC3 L Switch", RT5677_DD1_MIXER,
1169                         RT5677_M_DAC3_L_DD1_R_SFT, 1, 1),
1170 };
1171
1172 static const struct snd_kcontrol_new rt5677_dd2_l_mix[] = {
1173         SOC_DAPM_SINGLE("Sto DAC Mix L Switch", RT5677_DD2_MIXER,
1174                         RT5677_M_STO_L_DD2_L_SFT, 1, 1),
1175         SOC_DAPM_SINGLE("Mono DAC Mix L Switch", RT5677_DD2_MIXER,
1176                         RT5677_M_MONO_L_DD2_L_SFT, 1, 1),
1177         SOC_DAPM_SINGLE("DAC4 L Switch", RT5677_DD2_MIXER,
1178                         RT5677_M_DAC4_L_DD2_L_SFT, 1, 1),
1179         SOC_DAPM_SINGLE("DAC4 R Switch", RT5677_DD2_MIXER,
1180                         RT5677_M_DAC4_R_DD2_L_SFT, 1, 1),
1181 };
1182
1183 static const struct snd_kcontrol_new rt5677_dd2_r_mix[] = {
1184         SOC_DAPM_SINGLE("Sto DAC Mix R Switch", RT5677_DD2_MIXER,
1185                         RT5677_M_STO_R_DD2_R_SFT, 1, 1),
1186         SOC_DAPM_SINGLE("Mono DAC Mix R Switch", RT5677_DD2_MIXER,
1187                         RT5677_M_MONO_R_DD2_R_SFT, 1, 1),
1188         SOC_DAPM_SINGLE("DAC4 R Switch", RT5677_DD2_MIXER,
1189                         RT5677_M_DAC4_R_DD2_R_SFT, 1, 1),
1190         SOC_DAPM_SINGLE("DAC4 L Switch", RT5677_DD2_MIXER,
1191                         RT5677_M_DAC4_L_DD2_R_SFT, 1, 1),
1192 };
1193
1194 static const struct snd_kcontrol_new rt5677_ob_01_mix[] = {
1195         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1196                         RT5677_DSP_IB_01_H_SFT, 1, 1),
1197         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1198                         RT5677_DSP_IB_23_H_SFT, 1, 1),
1199         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1200                         RT5677_DSP_IB_45_H_SFT, 1, 1),
1201         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1202                         RT5677_DSP_IB_6_H_SFT, 1, 1),
1203         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1204                         RT5677_DSP_IB_7_H_SFT, 1, 1),
1205         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1206                         RT5677_DSP_IB_8_H_SFT, 1, 1),
1207         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1208                         RT5677_DSP_IB_9_H_SFT, 1, 1),
1209 };
1210
1211 static const struct snd_kcontrol_new rt5677_ob_23_mix[] = {
1212         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1213                         RT5677_DSP_IB_01_L_SFT, 1, 1),
1214         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1215                         RT5677_DSP_IB_23_L_SFT, 1, 1),
1216         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1217                         RT5677_DSP_IB_45_L_SFT, 1, 1),
1218         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1219                         RT5677_DSP_IB_6_L_SFT, 1, 1),
1220         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1221                         RT5677_DSP_IB_7_L_SFT, 1, 1),
1222         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1223                         RT5677_DSP_IB_8_L_SFT, 1, 1),
1224         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1225                         RT5677_DSP_IB_9_L_SFT, 1, 1),
1226 };
1227
1228 static const struct snd_kcontrol_new rt5677_ob_4_mix[] = {
1229         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1230                         RT5677_DSP_IB_01_H_SFT, 1, 1),
1231         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1232                         RT5677_DSP_IB_23_H_SFT, 1, 1),
1233         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1234                         RT5677_DSP_IB_45_H_SFT, 1, 1),
1235         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1236                         RT5677_DSP_IB_6_H_SFT, 1, 1),
1237         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1238                         RT5677_DSP_IB_7_H_SFT, 1, 1),
1239         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1240                         RT5677_DSP_IB_8_H_SFT, 1, 1),
1241         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1242                         RT5677_DSP_IB_9_H_SFT, 1, 1),
1243 };
1244
1245 static const struct snd_kcontrol_new rt5677_ob_5_mix[] = {
1246         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1247                         RT5677_DSP_IB_01_L_SFT, 1, 1),
1248         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1249                         RT5677_DSP_IB_23_L_SFT, 1, 1),
1250         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1251                         RT5677_DSP_IB_45_L_SFT, 1, 1),
1252         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1253                         RT5677_DSP_IB_6_L_SFT, 1, 1),
1254         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1255                         RT5677_DSP_IB_7_L_SFT, 1, 1),
1256         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1257                         RT5677_DSP_IB_8_L_SFT, 1, 1),
1258         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1259                         RT5677_DSP_IB_9_L_SFT, 1, 1),
1260 };
1261
1262 static const struct snd_kcontrol_new rt5677_ob_6_mix[] = {
1263         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1264                         RT5677_DSP_IB_01_H_SFT, 1, 1),
1265         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1266                         RT5677_DSP_IB_23_H_SFT, 1, 1),
1267         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1268                         RT5677_DSP_IB_45_H_SFT, 1, 1),
1269         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1270                         RT5677_DSP_IB_6_H_SFT, 1, 1),
1271         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1272                         RT5677_DSP_IB_7_H_SFT, 1, 1),
1273         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1274                         RT5677_DSP_IB_8_H_SFT, 1, 1),
1275         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1276                         RT5677_DSP_IB_9_H_SFT, 1, 1),
1277 };
1278
1279 static const struct snd_kcontrol_new rt5677_ob_7_mix[] = {
1280         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1281                         RT5677_DSP_IB_01_L_SFT, 1, 1),
1282         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1283                         RT5677_DSP_IB_23_L_SFT, 1, 1),
1284         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1285                         RT5677_DSP_IB_45_L_SFT, 1, 1),
1286         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1287                         RT5677_DSP_IB_6_L_SFT, 1, 1),
1288         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1289                         RT5677_DSP_IB_7_L_SFT, 1, 1),
1290         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1291                         RT5677_DSP_IB_8_L_SFT, 1, 1),
1292         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1293                         RT5677_DSP_IB_9_L_SFT, 1, 1),
1294 };
1295
1296
1297 /* Mux */
1298 /* DAC1 L/R Source */ /* MX-29 [10:8] */
1299 static const char * const rt5677_dac1_src[] = {
1300         "IF1 DAC 01", "IF2 DAC 01", "IF3 DAC LR", "IF4 DAC LR", "SLB DAC 01",
1301         "OB 01"
1302 };
1303
1304 static SOC_ENUM_SINGLE_DECL(
1305         rt5677_dac1_enum, RT5677_ADC_IF_DSP_DAC1_MIXER,
1306         RT5677_DAC1_L_SEL_SFT, rt5677_dac1_src);
1307
1308 static const struct snd_kcontrol_new rt5677_dac1_mux =
1309         SOC_DAPM_ENUM("DAC1 Source", rt5677_dac1_enum);
1310
1311 /* ADDA1 L/R Source */ /* MX-29 [1:0] */
1312 static const char * const rt5677_adda1_src[] = {
1313         "STO1 ADC MIX", "STO2 ADC MIX", "OB 67",
1314 };
1315
1316 static SOC_ENUM_SINGLE_DECL(
1317         rt5677_adda1_enum, RT5677_ADC_IF_DSP_DAC1_MIXER,
1318         RT5677_ADDA1_SEL_SFT, rt5677_adda1_src);
1319
1320 static const struct snd_kcontrol_new rt5677_adda1_mux =
1321         SOC_DAPM_ENUM("ADDA1 Source", rt5677_adda1_enum);
1322
1323
1324 /*DAC2 L/R Source*/ /* MX-1B [6:4] [2:0] */
1325 static const char * const rt5677_dac2l_src[] = {
1326         "IF1 DAC 2", "IF2 DAC 2", "IF3 DAC L", "IF4 DAC L", "SLB DAC 2",
1327         "OB 2",
1328 };
1329
1330 static SOC_ENUM_SINGLE_DECL(
1331         rt5677_dac2l_enum, RT5677_IF_DSP_DAC2_MIXER,
1332         RT5677_SEL_DAC2_L_SRC_SFT, rt5677_dac2l_src);
1333
1334 static const struct snd_kcontrol_new rt5677_dac2_l_mux =
1335         SOC_DAPM_ENUM("DAC2 L Source", rt5677_dac2l_enum);
1336
1337 static const char * const rt5677_dac2r_src[] = {
1338         "IF1 DAC 3", "IF2 DAC 3", "IF3 DAC R", "IF4 DAC R", "SLB DAC 3",
1339         "OB 3", "Haptic Generator", "VAD ADC"
1340 };
1341
1342 static SOC_ENUM_SINGLE_DECL(
1343         rt5677_dac2r_enum, RT5677_IF_DSP_DAC2_MIXER,
1344         RT5677_SEL_DAC2_R_SRC_SFT, rt5677_dac2r_src);
1345
1346 static const struct snd_kcontrol_new rt5677_dac2_r_mux =
1347         SOC_DAPM_ENUM("DAC2 R Source", rt5677_dac2r_enum);
1348
1349 /*DAC3 L/R Source*/ /* MX-16 [6:4] [2:0] */
1350 static const char * const rt5677_dac3l_src[] = {
1351         "IF1 DAC 4", "IF2 DAC 4", "IF3 DAC L", "IF4 DAC L",
1352         "SLB DAC 4", "OB 4"
1353 };
1354
1355 static SOC_ENUM_SINGLE_DECL(
1356         rt5677_dac3l_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1357         RT5677_SEL_DAC3_L_SRC_SFT, rt5677_dac3l_src);
1358
1359 static const struct snd_kcontrol_new rt5677_dac3_l_mux =
1360         SOC_DAPM_ENUM("DAC3 L Source", rt5677_dac3l_enum);
1361
1362 static const char * const rt5677_dac3r_src[] = {
1363         "IF1 DAC 5", "IF2 DAC 5", "IF3 DAC R", "IF4 DAC R",
1364         "SLB DAC 5", "OB 5"
1365 };
1366
1367 static SOC_ENUM_SINGLE_DECL(
1368         rt5677_dac3r_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1369         RT5677_SEL_DAC3_R_SRC_SFT, rt5677_dac3r_src);
1370
1371 static const struct snd_kcontrol_new rt5677_dac3_r_mux =
1372         SOC_DAPM_ENUM("DAC3 R Source", rt5677_dac3r_enum);
1373
1374 /*DAC4 L/R Source*/ /* MX-16 [14:12] [10:8] */
1375 static const char * const rt5677_dac4l_src[] = {
1376         "IF1 DAC 6", "IF2 DAC 6", "IF3 DAC L", "IF4 DAC L",
1377         "SLB DAC 6", "OB 6"
1378 };
1379
1380 static SOC_ENUM_SINGLE_DECL(
1381         rt5677_dac4l_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1382         RT5677_SEL_DAC4_L_SRC_SFT, rt5677_dac4l_src);
1383
1384 static const struct snd_kcontrol_new rt5677_dac4_l_mux =
1385         SOC_DAPM_ENUM("DAC4 L Source", rt5677_dac4l_enum);
1386
1387 static const char * const rt5677_dac4r_src[] = {
1388         "IF1 DAC 7", "IF2 DAC 7", "IF3 DAC R", "IF4 DAC R",
1389         "SLB DAC 7", "OB 7"
1390 };
1391
1392 static SOC_ENUM_SINGLE_DECL(
1393         rt5677_dac4r_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1394         RT5677_SEL_DAC4_R_SRC_SFT, rt5677_dac4r_src);
1395
1396 static const struct snd_kcontrol_new rt5677_dac4_r_mux =
1397         SOC_DAPM_ENUM("DAC4 R Source", rt5677_dac4r_enum);
1398
1399 /* In/OutBound Source Pass SRC */ /* MX-A5 [3] [4] [0] [1] [2] */
1400 static const char * const rt5677_iob_bypass_src[] = {
1401         "Bypass", "Pass SRC"
1402 };
1403
1404 static SOC_ENUM_SINGLE_DECL(
1405         rt5677_ob01_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1406         RT5677_SEL_SRC_OB01_SFT, rt5677_iob_bypass_src);
1407
1408 static const struct snd_kcontrol_new rt5677_ob01_bypass_src_mux =
1409         SOC_DAPM_ENUM("OB01 Bypass Source", rt5677_ob01_bypass_src_enum);
1410
1411 static SOC_ENUM_SINGLE_DECL(
1412         rt5677_ob23_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1413         RT5677_SEL_SRC_OB23_SFT, rt5677_iob_bypass_src);
1414
1415 static const struct snd_kcontrol_new rt5677_ob23_bypass_src_mux =
1416         SOC_DAPM_ENUM("OB23 Bypass Source", rt5677_ob23_bypass_src_enum);
1417
1418 static SOC_ENUM_SINGLE_DECL(
1419         rt5677_ib01_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1420         RT5677_SEL_SRC_IB01_SFT, rt5677_iob_bypass_src);
1421
1422 static const struct snd_kcontrol_new rt5677_ib01_bypass_src_mux =
1423         SOC_DAPM_ENUM("IB01 Bypass Source", rt5677_ib01_bypass_src_enum);
1424
1425 static SOC_ENUM_SINGLE_DECL(
1426         rt5677_ib23_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1427         RT5677_SEL_SRC_IB23_SFT, rt5677_iob_bypass_src);
1428
1429 static const struct snd_kcontrol_new rt5677_ib23_bypass_src_mux =
1430         SOC_DAPM_ENUM("IB23 Bypass Source", rt5677_ib23_bypass_src_enum);
1431
1432 static SOC_ENUM_SINGLE_DECL(
1433         rt5677_ib45_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1434         RT5677_SEL_SRC_IB45_SFT, rt5677_iob_bypass_src);
1435
1436 static const struct snd_kcontrol_new rt5677_ib45_bypass_src_mux =
1437         SOC_DAPM_ENUM("IB45 Bypass Source", rt5677_ib45_bypass_src_enum);
1438
1439 /* Stereo ADC Source 2 */ /* MX-27 MX26 MX25 [11:10] */
1440 static const char * const rt5677_stereo_adc2_src[] = {
1441         "DD MIX1", "DMIC", "Stereo DAC MIX"
1442 };
1443
1444 static SOC_ENUM_SINGLE_DECL(
1445         rt5677_stereo1_adc2_enum, RT5677_STO1_ADC_MIXER,
1446         RT5677_SEL_STO1_ADC2_SFT, rt5677_stereo_adc2_src);
1447
1448 static const struct snd_kcontrol_new rt5677_sto1_adc2_mux =
1449         SOC_DAPM_ENUM("Stereo1 ADC2 Source", rt5677_stereo1_adc2_enum);
1450
1451 static SOC_ENUM_SINGLE_DECL(
1452         rt5677_stereo2_adc2_enum, RT5677_STO2_ADC_MIXER,
1453         RT5677_SEL_STO2_ADC2_SFT, rt5677_stereo_adc2_src);
1454
1455 static const struct snd_kcontrol_new rt5677_sto2_adc2_mux =
1456         SOC_DAPM_ENUM("Stereo2 ADC2 Source", rt5677_stereo2_adc2_enum);
1457
1458 static SOC_ENUM_SINGLE_DECL(
1459         rt5677_stereo3_adc2_enum, RT5677_STO3_ADC_MIXER,
1460         RT5677_SEL_STO3_ADC2_SFT, rt5677_stereo_adc2_src);
1461
1462 static const struct snd_kcontrol_new rt5677_sto3_adc2_mux =
1463         SOC_DAPM_ENUM("Stereo3 ADC2 Source", rt5677_stereo3_adc2_enum);
1464
1465 /* DMIC Source */ /* MX-28 [9:8][1:0] MX-27 MX-26 MX-25 MX-24 [9:8] */
1466 static const char * const rt5677_dmic_src[] = {
1467         "DMIC1", "DMIC2", "DMIC3", "DMIC4"
1468 };
1469
1470 static SOC_ENUM_SINGLE_DECL(
1471         rt5677_mono_dmic_l_enum, RT5677_MONO_ADC_MIXER,
1472         RT5677_SEL_MONO_DMIC_L_SFT, rt5677_dmic_src);
1473
1474 static const struct snd_kcontrol_new rt5677_mono_dmic_l_mux =
1475         SOC_DAPM_ENUM("Mono DMIC L Source", rt5677_mono_dmic_l_enum);
1476
1477 static SOC_ENUM_SINGLE_DECL(
1478         rt5677_mono_dmic_r_enum, RT5677_MONO_ADC_MIXER,
1479         RT5677_SEL_MONO_DMIC_R_SFT, rt5677_dmic_src);
1480
1481 static const struct snd_kcontrol_new rt5677_mono_dmic_r_mux =
1482         SOC_DAPM_ENUM("Mono DMIC R Source", rt5677_mono_dmic_r_enum);
1483
1484 static SOC_ENUM_SINGLE_DECL(
1485         rt5677_stereo1_dmic_enum, RT5677_STO1_ADC_MIXER,
1486         RT5677_SEL_STO1_DMIC_SFT, rt5677_dmic_src);
1487
1488 static const struct snd_kcontrol_new rt5677_sto1_dmic_mux =
1489         SOC_DAPM_ENUM("Stereo1 DMIC Source", rt5677_stereo1_dmic_enum);
1490
1491 static SOC_ENUM_SINGLE_DECL(
1492         rt5677_stereo2_dmic_enum, RT5677_STO2_ADC_MIXER,
1493         RT5677_SEL_STO2_DMIC_SFT, rt5677_dmic_src);
1494
1495 static const struct snd_kcontrol_new rt5677_sto2_dmic_mux =
1496         SOC_DAPM_ENUM("Stereo2 DMIC Source", rt5677_stereo2_dmic_enum);
1497
1498 static SOC_ENUM_SINGLE_DECL(
1499         rt5677_stereo3_dmic_enum, RT5677_STO3_ADC_MIXER,
1500         RT5677_SEL_STO3_DMIC_SFT, rt5677_dmic_src);
1501
1502 static const struct snd_kcontrol_new rt5677_sto3_dmic_mux =
1503         SOC_DAPM_ENUM("Stereo3 DMIC Source", rt5677_stereo3_dmic_enum);
1504
1505 static SOC_ENUM_SINGLE_DECL(
1506         rt5677_stereo4_dmic_enum, RT5677_STO4_ADC_MIXER,
1507         RT5677_SEL_STO4_DMIC_SFT, rt5677_dmic_src);
1508
1509 static const struct snd_kcontrol_new rt5677_sto4_dmic_mux =
1510         SOC_DAPM_ENUM("Stereo4 DMIC Source", rt5677_stereo4_dmic_enum);
1511
1512 /* Stereo2 ADC Source */ /* MX-26 [0] */
1513 static const char * const rt5677_stereo2_adc_lr_src[] = {
1514         "L", "LR"
1515 };
1516
1517 static SOC_ENUM_SINGLE_DECL(
1518         rt5677_stereo2_adc_lr_enum, RT5677_STO2_ADC_MIXER,
1519         RT5677_SEL_STO2_LR_MIX_SFT, rt5677_stereo2_adc_lr_src);
1520
1521 static const struct snd_kcontrol_new rt5677_sto2_adc_lr_mux =
1522         SOC_DAPM_ENUM("Stereo2 ADC LR Source", rt5677_stereo2_adc_lr_enum);
1523
1524 /* Stereo1 ADC Source 1 */ /* MX-27 MX26 MX25 [13:12] */
1525 static const char * const rt5677_stereo_adc1_src[] = {
1526         "DD MIX1", "ADC1/2", "Stereo DAC MIX"
1527 };
1528
1529 static SOC_ENUM_SINGLE_DECL(
1530         rt5677_stereo1_adc1_enum, RT5677_STO1_ADC_MIXER,
1531         RT5677_SEL_STO1_ADC1_SFT, rt5677_stereo_adc1_src);
1532
1533 static const struct snd_kcontrol_new rt5677_sto1_adc1_mux =
1534         SOC_DAPM_ENUM("Stereo1 ADC1 Source", rt5677_stereo1_adc1_enum);
1535
1536 static SOC_ENUM_SINGLE_DECL(
1537         rt5677_stereo2_adc1_enum, RT5677_STO2_ADC_MIXER,
1538         RT5677_SEL_STO2_ADC1_SFT, rt5677_stereo_adc1_src);
1539
1540 static const struct snd_kcontrol_new rt5677_sto2_adc1_mux =
1541         SOC_DAPM_ENUM("Stereo2 ADC1 Source", rt5677_stereo2_adc1_enum);
1542
1543 static SOC_ENUM_SINGLE_DECL(
1544         rt5677_stereo3_adc1_enum, RT5677_STO3_ADC_MIXER,
1545         RT5677_SEL_STO3_ADC1_SFT, rt5677_stereo_adc1_src);
1546
1547 static const struct snd_kcontrol_new rt5677_sto3_adc1_mux =
1548         SOC_DAPM_ENUM("Stereo3 ADC1 Source", rt5677_stereo3_adc1_enum);
1549
1550 /* Mono ADC Left Source 2 */ /* MX-28 [11:10] */
1551 static const char * const rt5677_mono_adc2_l_src[] = {
1552         "DD MIX1L", "DMIC", "MONO DAC MIXL"
1553 };
1554
1555 static SOC_ENUM_SINGLE_DECL(
1556         rt5677_mono_adc2_l_enum, RT5677_MONO_ADC_MIXER,
1557         RT5677_SEL_MONO_ADC_L2_SFT, rt5677_mono_adc2_l_src);
1558
1559 static const struct snd_kcontrol_new rt5677_mono_adc2_l_mux =
1560         SOC_DAPM_ENUM("Mono ADC2 L Source", rt5677_mono_adc2_l_enum);
1561
1562 /* Mono ADC Left Source 1 */ /* MX-28 [13:12] */
1563 static const char * const rt5677_mono_adc1_l_src[] = {
1564         "DD MIX1L", "ADC1", "MONO DAC MIXL"
1565 };
1566
1567 static SOC_ENUM_SINGLE_DECL(
1568         rt5677_mono_adc1_l_enum, RT5677_MONO_ADC_MIXER,
1569         RT5677_SEL_MONO_ADC_L1_SFT, rt5677_mono_adc1_l_src);
1570
1571 static const struct snd_kcontrol_new rt5677_mono_adc1_l_mux =
1572         SOC_DAPM_ENUM("Mono ADC1 L Source", rt5677_mono_adc1_l_enum);
1573
1574 /* Mono ADC Right Source 2 */ /* MX-28 [3:2] */
1575 static const char * const rt5677_mono_adc2_r_src[] = {
1576         "DD MIX1R", "DMIC", "MONO DAC MIXR"
1577 };
1578
1579 static SOC_ENUM_SINGLE_DECL(
1580         rt5677_mono_adc2_r_enum, RT5677_MONO_ADC_MIXER,
1581         RT5677_SEL_MONO_ADC_R2_SFT, rt5677_mono_adc2_r_src);
1582
1583 static const struct snd_kcontrol_new rt5677_mono_adc2_r_mux =
1584         SOC_DAPM_ENUM("Mono ADC2 R Source", rt5677_mono_adc2_r_enum);
1585
1586 /* Mono ADC Right Source 1 */ /* MX-28 [5:4] */
1587 static const char * const rt5677_mono_adc1_r_src[] = {
1588         "DD MIX1R", "ADC2", "MONO DAC MIXR"
1589 };
1590
1591 static SOC_ENUM_SINGLE_DECL(
1592         rt5677_mono_adc1_r_enum, RT5677_MONO_ADC_MIXER,
1593         RT5677_SEL_MONO_ADC_R1_SFT, rt5677_mono_adc1_r_src);
1594
1595 static const struct snd_kcontrol_new rt5677_mono_adc1_r_mux =
1596         SOC_DAPM_ENUM("Mono ADC1 R Source", rt5677_mono_adc1_r_enum);
1597
1598 /* Stereo4 ADC Source 2 */ /* MX-24 [11:10] */
1599 static const char * const rt5677_stereo4_adc2_src[] = {
1600         "DD MIX1", "DMIC", "DD MIX2"
1601 };
1602
1603 static SOC_ENUM_SINGLE_DECL(
1604         rt5677_stereo4_adc2_enum, RT5677_STO4_ADC_MIXER,
1605         RT5677_SEL_STO4_ADC2_SFT, rt5677_stereo4_adc2_src);
1606
1607 static const struct snd_kcontrol_new rt5677_sto4_adc2_mux =
1608         SOC_DAPM_ENUM("Stereo4 ADC2 Source", rt5677_stereo4_adc2_enum);
1609
1610
1611 /* Stereo4 ADC Source 1 */ /* MX-24 [13:12] */
1612 static const char * const rt5677_stereo4_adc1_src[] = {
1613         "DD MIX1", "ADC1/2", "DD MIX2"
1614 };
1615
1616 static SOC_ENUM_SINGLE_DECL(
1617         rt5677_stereo4_adc1_enum, RT5677_STO4_ADC_MIXER,
1618         RT5677_SEL_STO4_ADC1_SFT, rt5677_stereo4_adc1_src);
1619
1620 static const struct snd_kcontrol_new rt5677_sto4_adc1_mux =
1621         SOC_DAPM_ENUM("Stereo4 ADC1 Source", rt5677_stereo4_adc1_enum);
1622
1623 /* InBound0/1 Source */ /* MX-A3 [14:12] */
1624 static const char * const rt5677_inbound01_src[] = {
1625         "IF1 DAC 01", "IF2 DAC 01", "SLB DAC 01", "STO1 ADC MIX",
1626         "VAD ADC/DAC1 FS"
1627 };
1628
1629 static SOC_ENUM_SINGLE_DECL(
1630         rt5677_inbound01_enum, RT5677_DSP_INB_CTRL1,
1631         RT5677_IB01_SRC_SFT, rt5677_inbound01_src);
1632
1633 static const struct snd_kcontrol_new rt5677_ib01_src_mux =
1634         SOC_DAPM_ENUM("InBound0/1 Source", rt5677_inbound01_enum);
1635
1636 /* InBound2/3 Source */ /* MX-A3 [10:8] */
1637 static const char * const rt5677_inbound23_src[] = {
1638         "IF1 DAC 23", "IF2 DAC 23", "SLB DAC 23", "STO2 ADC MIX",
1639         "DAC1 FS", "IF4 DAC"
1640 };
1641
1642 static SOC_ENUM_SINGLE_DECL(
1643         rt5677_inbound23_enum, RT5677_DSP_INB_CTRL1,
1644         RT5677_IB23_SRC_SFT, rt5677_inbound23_src);
1645
1646 static const struct snd_kcontrol_new rt5677_ib23_src_mux =
1647         SOC_DAPM_ENUM("InBound2/3 Source", rt5677_inbound23_enum);
1648
1649 /* InBound4/5 Source */ /* MX-A3 [6:4] */
1650 static const char * const rt5677_inbound45_src[] = {
1651         "IF1 DAC 45", "IF2 DAC 45", "SLB DAC 45", "STO3 ADC MIX",
1652         "IF3 DAC"
1653 };
1654
1655 static SOC_ENUM_SINGLE_DECL(
1656         rt5677_inbound45_enum, RT5677_DSP_INB_CTRL1,
1657         RT5677_IB45_SRC_SFT, rt5677_inbound45_src);
1658
1659 static const struct snd_kcontrol_new rt5677_ib45_src_mux =
1660         SOC_DAPM_ENUM("InBound4/5 Source", rt5677_inbound45_enum);
1661
1662 /* InBound6 Source */ /* MX-A3 [2:0] */
1663 static const char * const rt5677_inbound6_src[] = {
1664         "IF1 DAC 6", "IF2 DAC 6", "SLB DAC 6", "STO4 ADC MIX L",
1665         "IF4 DAC L", "STO1 ADC MIX L", "STO2 ADC MIX L", "STO3 ADC MIX L"
1666 };
1667
1668 static SOC_ENUM_SINGLE_DECL(
1669         rt5677_inbound6_enum, RT5677_DSP_INB_CTRL1,
1670         RT5677_IB6_SRC_SFT, rt5677_inbound6_src);
1671
1672 static const struct snd_kcontrol_new rt5677_ib6_src_mux =
1673         SOC_DAPM_ENUM("InBound6 Source", rt5677_inbound6_enum);
1674
1675 /* InBound7 Source */ /* MX-A4 [14:12] */
1676 static const char * const rt5677_inbound7_src[] = {
1677         "IF1 DAC 7", "IF2 DAC 7", "SLB DAC 7", "STO4 ADC MIX R",
1678         "IF4 DAC R", "STO1 ADC MIX R", "STO2 ADC MIX R", "STO3 ADC MIX R"
1679 };
1680
1681 static SOC_ENUM_SINGLE_DECL(
1682         rt5677_inbound7_enum, RT5677_DSP_INB_CTRL2,
1683         RT5677_IB7_SRC_SFT, rt5677_inbound7_src);
1684
1685 static const struct snd_kcontrol_new rt5677_ib7_src_mux =
1686         SOC_DAPM_ENUM("InBound7 Source", rt5677_inbound7_enum);
1687
1688 /* InBound8 Source */ /* MX-A4 [10:8] */
1689 static const char * const rt5677_inbound8_src[] = {
1690         "STO1 ADC MIX L", "STO2 ADC MIX L", "STO3 ADC MIX L", "STO4 ADC MIX L",
1691         "MONO ADC MIX L", "DACL1 FS"
1692 };
1693
1694 static SOC_ENUM_SINGLE_DECL(
1695         rt5677_inbound8_enum, RT5677_DSP_INB_CTRL2,
1696         RT5677_IB8_SRC_SFT, rt5677_inbound8_src);
1697
1698 static const struct snd_kcontrol_new rt5677_ib8_src_mux =
1699         SOC_DAPM_ENUM("InBound8 Source", rt5677_inbound8_enum);
1700
1701 /* InBound9 Source */ /* MX-A4 [6:4] */
1702 static const char * const rt5677_inbound9_src[] = {
1703         "STO1 ADC MIX R", "STO2 ADC MIX R", "STO3 ADC MIX R", "STO4 ADC MIX R",
1704         "MONO ADC MIX R", "DACR1 FS", "DAC1 FS"
1705 };
1706
1707 static SOC_ENUM_SINGLE_DECL(
1708         rt5677_inbound9_enum, RT5677_DSP_INB_CTRL2,
1709         RT5677_IB9_SRC_SFT, rt5677_inbound9_src);
1710
1711 static const struct snd_kcontrol_new rt5677_ib9_src_mux =
1712         SOC_DAPM_ENUM("InBound9 Source", rt5677_inbound9_enum);
1713
1714 /* VAD Source */ /* MX-9F [6:4] */
1715 static const char * const rt5677_vad_src[] = {
1716         "STO1 ADC MIX L", "MONO ADC MIX L", "MONO ADC MIX R", "STO2 ADC MIX L",
1717         "STO3 ADC MIX L"
1718 };
1719
1720 static SOC_ENUM_SINGLE_DECL(
1721         rt5677_vad_enum, RT5677_VAD_CTRL4,
1722         RT5677_VAD_SRC_SFT, rt5677_vad_src);
1723
1724 static const struct snd_kcontrol_new rt5677_vad_src_mux =
1725         SOC_DAPM_ENUM("VAD Source", rt5677_vad_enum);
1726
1727 /* Sidetone Source */ /* MX-13 [11:9] */
1728 static const char * const rt5677_sidetone_src[] = {
1729         "DMIC1 L", "DMIC2 L", "DMIC3 L", "DMIC4 L", "ADC1", "ADC2"
1730 };
1731
1732 static SOC_ENUM_SINGLE_DECL(
1733         rt5677_sidetone_enum, RT5677_SIDETONE_CTRL,
1734         RT5677_ST_SEL_SFT, rt5677_sidetone_src);
1735
1736 static const struct snd_kcontrol_new rt5677_sidetone_mux =
1737         SOC_DAPM_ENUM("Sidetone Source", rt5677_sidetone_enum);
1738
1739 /* DAC1/2 Source */ /* MX-15 [1:0] */
1740 static const char * const rt5677_dac12_src[] = {
1741         "STO1 DAC MIX", "MONO DAC MIX", "DD MIX1", "DD MIX2"
1742 };
1743
1744 static SOC_ENUM_SINGLE_DECL(
1745         rt5677_dac12_enum, RT5677_ANA_DAC1_2_3_SRC,
1746         RT5677_ANA_DAC1_2_SRC_SEL_SFT, rt5677_dac12_src);
1747
1748 static const struct snd_kcontrol_new rt5677_dac12_mux =
1749         SOC_DAPM_ENUM("Analog DAC1/2 Source", rt5677_dac12_enum);
1750
1751 /* DAC3 Source */ /* MX-15 [5:4] */
1752 static const char * const rt5677_dac3_src[] = {
1753         "MONO DAC MIXL", "MONO DAC MIXR", "DD MIX1L", "DD MIX2L"
1754 };
1755
1756 static SOC_ENUM_SINGLE_DECL(
1757         rt5677_dac3_enum, RT5677_ANA_DAC1_2_3_SRC,
1758         RT5677_ANA_DAC3_SRC_SEL_SFT, rt5677_dac3_src);
1759
1760 static const struct snd_kcontrol_new rt5677_dac3_mux =
1761         SOC_DAPM_ENUM("Analog DAC3 Source", rt5677_dac3_enum);
1762
1763 /* PDM channel Source */ /* MX-31 [13:12][9:8][5:4][1:0] */
1764 static const char * const rt5677_pdm_src[] = {
1765         "STO1 DAC MIX", "MONO DAC MIX", "DD MIX1", "DD MIX2"
1766 };
1767
1768 static SOC_ENUM_SINGLE_DECL(
1769         rt5677_pdm1_l_enum, RT5677_PDM_OUT_CTRL,
1770         RT5677_SEL_PDM1_L_SFT, rt5677_pdm_src);
1771
1772 static const struct snd_kcontrol_new rt5677_pdm1_l_mux =
1773         SOC_DAPM_ENUM("PDM1 Source", rt5677_pdm1_l_enum);
1774
1775 static SOC_ENUM_SINGLE_DECL(
1776         rt5677_pdm2_l_enum, RT5677_PDM_OUT_CTRL,
1777         RT5677_SEL_PDM2_L_SFT, rt5677_pdm_src);
1778
1779 static const struct snd_kcontrol_new rt5677_pdm2_l_mux =
1780         SOC_DAPM_ENUM("PDM2 Source", rt5677_pdm2_l_enum);
1781
1782 static SOC_ENUM_SINGLE_DECL(
1783         rt5677_pdm1_r_enum, RT5677_PDM_OUT_CTRL,
1784         RT5677_SEL_PDM1_R_SFT, rt5677_pdm_src);
1785
1786 static const struct snd_kcontrol_new rt5677_pdm1_r_mux =
1787         SOC_DAPM_ENUM("PDM1 Source", rt5677_pdm1_r_enum);
1788
1789 static SOC_ENUM_SINGLE_DECL(
1790         rt5677_pdm2_r_enum, RT5677_PDM_OUT_CTRL,
1791         RT5677_SEL_PDM2_R_SFT, rt5677_pdm_src);
1792
1793 static const struct snd_kcontrol_new rt5677_pdm2_r_mux =
1794         SOC_DAPM_ENUM("PDM2 Source", rt5677_pdm2_r_enum);
1795
1796 /* TDM IF1/2 SLB ADC1 Data Selection */ /* MX-3C MX-41 [5:4] MX-08 [1:0] */
1797 static const char * const rt5677_if12_adc1_src[] = {
1798         "STO1 ADC MIX", "OB01", "VAD ADC"
1799 };
1800
1801 static SOC_ENUM_SINGLE_DECL(
1802         rt5677_if1_adc1_enum, RT5677_TDM1_CTRL2,
1803         RT5677_IF1_ADC1_SFT, rt5677_if12_adc1_src);
1804
1805 static const struct snd_kcontrol_new rt5677_if1_adc1_mux =
1806         SOC_DAPM_ENUM("IF1 ADC1 Source", rt5677_if1_adc1_enum);
1807
1808 static SOC_ENUM_SINGLE_DECL(
1809         rt5677_if2_adc1_enum, RT5677_TDM2_CTRL2,
1810         RT5677_IF2_ADC1_SFT, rt5677_if12_adc1_src);
1811
1812 static const struct snd_kcontrol_new rt5677_if2_adc1_mux =
1813         SOC_DAPM_ENUM("IF2 ADC1 Source", rt5677_if2_adc1_enum);
1814
1815 static SOC_ENUM_SINGLE_DECL(
1816         rt5677_slb_adc1_enum, RT5677_SLIMBUS_RX,
1817         RT5677_SLB_ADC1_SFT, rt5677_if12_adc1_src);
1818
1819 static const struct snd_kcontrol_new rt5677_slb_adc1_mux =
1820         SOC_DAPM_ENUM("SLB ADC1 Source", rt5677_slb_adc1_enum);
1821
1822 /* TDM IF1/2 SLB ADC2 Data Selection */ /* MX-3C MX-41 [7:6] MX-08 [3:2] */
1823 static const char * const rt5677_if12_adc2_src[] = {
1824         "STO2 ADC MIX", "OB23"
1825 };
1826
1827 static SOC_ENUM_SINGLE_DECL(
1828         rt5677_if1_adc2_enum, RT5677_TDM1_CTRL2,
1829         RT5677_IF1_ADC2_SFT, rt5677_if12_adc2_src);
1830
1831 static const struct snd_kcontrol_new rt5677_if1_adc2_mux =
1832         SOC_DAPM_ENUM("IF1 ADC2 Source", rt5677_if1_adc2_enum);
1833
1834 static SOC_ENUM_SINGLE_DECL(
1835         rt5677_if2_adc2_enum, RT5677_TDM2_CTRL2,
1836         RT5677_IF2_ADC2_SFT, rt5677_if12_adc2_src);
1837
1838 static const struct snd_kcontrol_new rt5677_if2_adc2_mux =
1839         SOC_DAPM_ENUM("IF2 ADC2 Source", rt5677_if2_adc2_enum);
1840
1841 static SOC_ENUM_SINGLE_DECL(
1842         rt5677_slb_adc2_enum, RT5677_SLIMBUS_RX,
1843         RT5677_SLB_ADC2_SFT, rt5677_if12_adc2_src);
1844
1845 static const struct snd_kcontrol_new rt5677_slb_adc2_mux =
1846         SOC_DAPM_ENUM("SLB ADC2 Source", rt5677_slb_adc2_enum);
1847
1848 /* TDM IF1/2 SLB ADC3 Data Selection */ /* MX-3C MX-41 [9:8] MX-08 [5:4] */
1849 static const char * const rt5677_if12_adc3_src[] = {
1850         "STO3 ADC MIX", "MONO ADC MIX", "OB45"
1851 };
1852
1853 static SOC_ENUM_SINGLE_DECL(
1854         rt5677_if1_adc3_enum, RT5677_TDM1_CTRL2,
1855         RT5677_IF1_ADC3_SFT, rt5677_if12_adc3_src);
1856
1857 static const struct snd_kcontrol_new rt5677_if1_adc3_mux =
1858         SOC_DAPM_ENUM("IF1 ADC3 Source", rt5677_if1_adc3_enum);
1859
1860 static SOC_ENUM_SINGLE_DECL(
1861         rt5677_if2_adc3_enum, RT5677_TDM2_CTRL2,
1862         RT5677_IF2_ADC3_SFT, rt5677_if12_adc3_src);
1863
1864 static const struct snd_kcontrol_new rt5677_if2_adc3_mux =
1865         SOC_DAPM_ENUM("IF2 ADC3 Source", rt5677_if2_adc3_enum);
1866
1867 static SOC_ENUM_SINGLE_DECL(
1868         rt5677_slb_adc3_enum, RT5677_SLIMBUS_RX,
1869         RT5677_SLB_ADC3_SFT, rt5677_if12_adc3_src);
1870
1871 static const struct snd_kcontrol_new rt5677_slb_adc3_mux =
1872         SOC_DAPM_ENUM("SLB ADC3 Source", rt5677_slb_adc3_enum);
1873
1874 /* TDM IF1/2 SLB ADC4 Data Selection */ /* MX-3C MX-41 [11:10] MX-08 [7:6] */
1875 static const char * const rt5677_if12_adc4_src[] = {
1876         "STO4 ADC MIX", "OB67", "OB01"
1877 };
1878
1879 static SOC_ENUM_SINGLE_DECL(
1880         rt5677_if1_adc4_enum, RT5677_TDM1_CTRL2,
1881         RT5677_IF1_ADC4_SFT, rt5677_if12_adc4_src);
1882
1883 static const struct snd_kcontrol_new rt5677_if1_adc4_mux =
1884         SOC_DAPM_ENUM("IF1 ADC4 Source", rt5677_if1_adc4_enum);
1885
1886 static SOC_ENUM_SINGLE_DECL(
1887         rt5677_if2_adc4_enum, RT5677_TDM2_CTRL2,
1888         RT5677_IF2_ADC4_SFT, rt5677_if12_adc4_src);
1889
1890 static const struct snd_kcontrol_new rt5677_if2_adc4_mux =
1891         SOC_DAPM_ENUM("IF2 ADC4 Source", rt5677_if2_adc4_enum);
1892
1893 static SOC_ENUM_SINGLE_DECL(
1894         rt5677_slb_adc4_enum, RT5677_SLIMBUS_RX,
1895         RT5677_SLB_ADC4_SFT, rt5677_if12_adc4_src);
1896
1897 static const struct snd_kcontrol_new rt5677_slb_adc4_mux =
1898         SOC_DAPM_ENUM("SLB ADC4 Source", rt5677_slb_adc4_enum);
1899
1900 /* Interface3/4 ADC Data Input */ /* MX-2F [3:0] MX-30 [7:4] */
1901 static const char * const rt5677_if34_adc_src[] = {
1902         "STO1 ADC MIX", "STO2 ADC MIX", "STO3 ADC MIX", "STO4 ADC MIX",
1903         "MONO ADC MIX", "OB01", "OB23", "VAD ADC"
1904 };
1905
1906 static SOC_ENUM_SINGLE_DECL(
1907         rt5677_if3_adc_enum, RT5677_IF3_DATA,
1908         RT5677_IF3_ADC_IN_SFT, rt5677_if34_adc_src);
1909
1910 static const struct snd_kcontrol_new rt5677_if3_adc_mux =
1911         SOC_DAPM_ENUM("IF3 ADC Source", rt5677_if3_adc_enum);
1912
1913 static SOC_ENUM_SINGLE_DECL(
1914         rt5677_if4_adc_enum, RT5677_IF4_DATA,
1915         RT5677_IF4_ADC_IN_SFT, rt5677_if34_adc_src);
1916
1917 static const struct snd_kcontrol_new rt5677_if4_adc_mux =
1918         SOC_DAPM_ENUM("IF4 ADC Source", rt5677_if4_adc_enum);
1919
1920 /* TDM IF1/2 ADC Data Selection */ /* MX-3B MX-40 [7:6][5:4][3:2][1:0] */
1921 static const char * const rt5677_if12_adc_swap_src[] = {
1922         "L/R", "R/L", "L/L", "R/R"
1923 };
1924
1925 static SOC_ENUM_SINGLE_DECL(
1926         rt5677_if1_adc1_swap_enum, RT5677_TDM1_CTRL1,
1927         RT5677_IF1_ADC1_SWAP_SFT, rt5677_if12_adc_swap_src);
1928
1929 static const struct snd_kcontrol_new rt5677_if1_adc1_swap_mux =
1930         SOC_DAPM_ENUM("IF1 ADC1 Swap Source", rt5677_if1_adc1_swap_enum);
1931
1932 static SOC_ENUM_SINGLE_DECL(
1933         rt5677_if1_adc2_swap_enum, RT5677_TDM1_CTRL1,
1934         RT5677_IF1_ADC2_SWAP_SFT, rt5677_if12_adc_swap_src);
1935
1936 static const struct snd_kcontrol_new rt5677_if1_adc2_swap_mux =
1937         SOC_DAPM_ENUM("IF1 ADC2 Swap Source", rt5677_if1_adc2_swap_enum);
1938
1939 static SOC_ENUM_SINGLE_DECL(
1940         rt5677_if1_adc3_swap_enum, RT5677_TDM1_CTRL1,
1941         RT5677_IF1_ADC3_SWAP_SFT, rt5677_if12_adc_swap_src);
1942
1943 static const struct snd_kcontrol_new rt5677_if1_adc3_swap_mux =
1944         SOC_DAPM_ENUM("IF1 ADC3 Swap Source", rt5677_if1_adc3_swap_enum);
1945
1946 static SOC_ENUM_SINGLE_DECL(
1947         rt5677_if1_adc4_swap_enum, RT5677_TDM1_CTRL1,
1948         RT5677_IF1_ADC4_SWAP_SFT, rt5677_if12_adc_swap_src);
1949
1950 static const struct snd_kcontrol_new rt5677_if1_adc4_swap_mux =
1951         SOC_DAPM_ENUM("IF1 ADC4 Swap Source", rt5677_if1_adc4_swap_enum);
1952
1953 static SOC_ENUM_SINGLE_DECL(
1954         rt5677_if2_adc1_swap_enum, RT5677_TDM2_CTRL1,
1955         RT5677_IF1_ADC2_SWAP_SFT, rt5677_if12_adc_swap_src);
1956
1957 static const struct snd_kcontrol_new rt5677_if2_adc1_swap_mux =
1958         SOC_DAPM_ENUM("IF1 ADC2 Swap Source", rt5677_if2_adc1_swap_enum);
1959
1960 static SOC_ENUM_SINGLE_DECL(
1961         rt5677_if2_adc2_swap_enum, RT5677_TDM2_CTRL1,
1962         RT5677_IF2_ADC2_SWAP_SFT, rt5677_if12_adc_swap_src);
1963
1964 static const struct snd_kcontrol_new rt5677_if2_adc2_swap_mux =
1965         SOC_DAPM_ENUM("IF2 ADC2 Swap Source", rt5677_if2_adc2_swap_enum);
1966
1967 static SOC_ENUM_SINGLE_DECL(
1968         rt5677_if2_adc3_swap_enum, RT5677_TDM2_CTRL1,
1969         RT5677_IF2_ADC3_SWAP_SFT, rt5677_if12_adc_swap_src);
1970
1971 static const struct snd_kcontrol_new rt5677_if2_adc3_swap_mux =
1972         SOC_DAPM_ENUM("IF2 ADC3 Swap Source", rt5677_if2_adc3_swap_enum);
1973
1974 static SOC_ENUM_SINGLE_DECL(
1975         rt5677_if2_adc4_swap_enum, RT5677_TDM2_CTRL1,
1976         RT5677_IF2_ADC4_SWAP_SFT, rt5677_if12_adc_swap_src);
1977
1978 static const struct snd_kcontrol_new rt5677_if2_adc4_swap_mux =
1979         SOC_DAPM_ENUM("IF2 ADC4 Swap Source", rt5677_if2_adc4_swap_enum);
1980
1981 /* TDM IF1 ADC Data Selection */ /* MX-3C [2:0] */
1982 static const char * const rt5677_if1_adc_tdm_swap_src[] = {
1983         "1/2/3/4", "2/1/3/4", "2/3/1/4", "4/1/2/3", "1/3/2/4", "1/4/2/3",
1984         "3/1/2/4", "3/4/1/2"
1985 };
1986
1987 static SOC_ENUM_SINGLE_DECL(
1988         rt5677_if1_adc_tdm_swap_enum, RT5677_TDM1_CTRL2,
1989         RT5677_IF1_ADC_CTRL_SFT, rt5677_if1_adc_tdm_swap_src);
1990
1991 static const struct snd_kcontrol_new rt5677_if1_adc_tdm_swap_mux =
1992         SOC_DAPM_ENUM("IF1 ADC TDM Swap Source", rt5677_if1_adc_tdm_swap_enum);
1993
1994 /* TDM IF2 ADC Data Selection */ /* MX-41[2:0] */
1995 static const char * const rt5677_if2_adc_tdm_swap_src[] = {
1996         "1/2/3/4", "2/1/3/4", "3/1/2/4", "4/1/2/3", "1/3/2/4", "1/4/2/3",
1997         "2/3/1/4", "3/4/1/2"
1998 };
1999
2000 static SOC_ENUM_SINGLE_DECL(
2001         rt5677_if2_adc_tdm_swap_enum, RT5677_TDM2_CTRL2,
2002         RT5677_IF2_ADC_CTRL_SFT, rt5677_if2_adc_tdm_swap_src);
2003
2004 static const struct snd_kcontrol_new rt5677_if2_adc_tdm_swap_mux =
2005         SOC_DAPM_ENUM("IF2 ADC TDM Swap Source", rt5677_if2_adc_tdm_swap_enum);
2006
2007 /* TDM IF1/2 DAC Data Selection */ /* MX-3E[14:12][10:8][6:4][2:0]
2008                                         MX-3F[14:12][10:8][6:4][2:0]
2009                                         MX-43[14:12][10:8][6:4][2:0]
2010                                         MX-44[14:12][10:8][6:4][2:0] */
2011 static const char * const rt5677_if12_dac_tdm_sel_src[] = {
2012         "Slot0", "Slot1", "Slot2", "Slot3", "Slot4", "Slot5", "Slot6", "Slot7"
2013 };
2014
2015 static SOC_ENUM_SINGLE_DECL(
2016         rt5677_if1_dac0_tdm_sel_enum, RT5677_TDM1_CTRL4,
2017         RT5677_IF1_DAC0_SFT, rt5677_if12_dac_tdm_sel_src);
2018
2019 static const struct snd_kcontrol_new rt5677_if1_dac0_tdm_sel_mux =
2020         SOC_DAPM_ENUM("IF1 DAC0 TDM Source", rt5677_if1_dac0_tdm_sel_enum);
2021
2022 static SOC_ENUM_SINGLE_DECL(
2023         rt5677_if1_dac1_tdm_sel_enum, RT5677_TDM1_CTRL4,
2024         RT5677_IF1_DAC1_SFT, rt5677_if12_dac_tdm_sel_src);
2025
2026 static const struct snd_kcontrol_new rt5677_if1_dac1_tdm_sel_mux =
2027         SOC_DAPM_ENUM("IF1 DAC1 TDM Source", rt5677_if1_dac1_tdm_sel_enum);
2028
2029 static SOC_ENUM_SINGLE_DECL(
2030         rt5677_if1_dac2_tdm_sel_enum, RT5677_TDM1_CTRL4,
2031         RT5677_IF1_DAC2_SFT, rt5677_if12_dac_tdm_sel_src);
2032
2033 static const struct snd_kcontrol_new rt5677_if1_dac2_tdm_sel_mux =
2034         SOC_DAPM_ENUM("IF1 DAC2 TDM Source", rt5677_if1_dac2_tdm_sel_enum);
2035
2036 static SOC_ENUM_SINGLE_DECL(
2037         rt5677_if1_dac3_tdm_sel_enum, RT5677_TDM1_CTRL4,
2038         RT5677_IF1_DAC3_SFT, rt5677_if12_dac_tdm_sel_src);
2039
2040 static const struct snd_kcontrol_new rt5677_if1_dac3_tdm_sel_mux =
2041         SOC_DAPM_ENUM("IF1 DAC3 TDM Source", rt5677_if1_dac3_tdm_sel_enum);
2042
2043 static SOC_ENUM_SINGLE_DECL(
2044         rt5677_if1_dac4_tdm_sel_enum, RT5677_TDM1_CTRL5,
2045         RT5677_IF1_DAC4_SFT, rt5677_if12_dac_tdm_sel_src);
2046
2047 static const struct snd_kcontrol_new rt5677_if1_dac4_tdm_sel_mux =
2048         SOC_DAPM_ENUM("IF1 DAC4 TDM Source", rt5677_if1_dac4_tdm_sel_enum);
2049
2050 static SOC_ENUM_SINGLE_DECL(
2051         rt5677_if1_dac5_tdm_sel_enum, RT5677_TDM1_CTRL5,
2052         RT5677_IF1_DAC5_SFT, rt5677_if12_dac_tdm_sel_src);
2053
2054 static const struct snd_kcontrol_new rt5677_if1_dac5_tdm_sel_mux =
2055         SOC_DAPM_ENUM("IF1 DAC5 TDM Source", rt5677_if1_dac5_tdm_sel_enum);
2056
2057 static SOC_ENUM_SINGLE_DECL(
2058         rt5677_if1_dac6_tdm_sel_enum, RT5677_TDM1_CTRL5,
2059         RT5677_IF1_DAC6_SFT, rt5677_if12_dac_tdm_sel_src);
2060
2061 static const struct snd_kcontrol_new rt5677_if1_dac6_tdm_sel_mux =
2062         SOC_DAPM_ENUM("IF1 DAC6 TDM Source", rt5677_if1_dac6_tdm_sel_enum);
2063
2064 static SOC_ENUM_SINGLE_DECL(
2065         rt5677_if1_dac7_tdm_sel_enum, RT5677_TDM1_CTRL5,
2066         RT5677_IF1_DAC7_SFT, rt5677_if12_dac_tdm_sel_src);
2067
2068 static const struct snd_kcontrol_new rt5677_if1_dac7_tdm_sel_mux =
2069         SOC_DAPM_ENUM("IF1 DAC7 TDM Source", rt5677_if1_dac7_tdm_sel_enum);
2070
2071 static SOC_ENUM_SINGLE_DECL(
2072         rt5677_if2_dac0_tdm_sel_enum, RT5677_TDM2_CTRL4,
2073         RT5677_IF2_DAC0_SFT, rt5677_if12_dac_tdm_sel_src);
2074
2075 static const struct snd_kcontrol_new rt5677_if2_dac0_tdm_sel_mux =
2076         SOC_DAPM_ENUM("IF2 DAC0 TDM Source", rt5677_if2_dac0_tdm_sel_enum);
2077
2078 static SOC_ENUM_SINGLE_DECL(
2079         rt5677_if2_dac1_tdm_sel_enum, RT5677_TDM2_CTRL4,
2080         RT5677_IF2_DAC1_SFT, rt5677_if12_dac_tdm_sel_src);
2081
2082 static const struct snd_kcontrol_new rt5677_if2_dac1_tdm_sel_mux =
2083         SOC_DAPM_ENUM("IF2 DAC1 TDM Source", rt5677_if2_dac1_tdm_sel_enum);
2084
2085 static SOC_ENUM_SINGLE_DECL(
2086         rt5677_if2_dac2_tdm_sel_enum, RT5677_TDM2_CTRL4,
2087         RT5677_IF2_DAC2_SFT, rt5677_if12_dac_tdm_sel_src);
2088
2089 static const struct snd_kcontrol_new rt5677_if2_dac2_tdm_sel_mux =
2090         SOC_DAPM_ENUM("IF2 DAC2 TDM Source", rt5677_if2_dac2_tdm_sel_enum);
2091
2092 static SOC_ENUM_SINGLE_DECL(
2093         rt5677_if2_dac3_tdm_sel_enum, RT5677_TDM2_CTRL4,
2094         RT5677_IF2_DAC3_SFT, rt5677_if12_dac_tdm_sel_src);
2095
2096 static const struct snd_kcontrol_new rt5677_if2_dac3_tdm_sel_mux =
2097         SOC_DAPM_ENUM("IF2 DAC3 TDM Source", rt5677_if2_dac3_tdm_sel_enum);
2098
2099 static SOC_ENUM_SINGLE_DECL(
2100         rt5677_if2_dac4_tdm_sel_enum, RT5677_TDM2_CTRL5,
2101         RT5677_IF2_DAC4_SFT, rt5677_if12_dac_tdm_sel_src);
2102
2103 static const struct snd_kcontrol_new rt5677_if2_dac4_tdm_sel_mux =
2104         SOC_DAPM_ENUM("IF2 DAC4 TDM Source", rt5677_if2_dac4_tdm_sel_enum);
2105
2106 static SOC_ENUM_SINGLE_DECL(
2107         rt5677_if2_dac5_tdm_sel_enum, RT5677_TDM2_CTRL5,
2108         RT5677_IF2_DAC5_SFT, rt5677_if12_dac_tdm_sel_src);
2109
2110 static const struct snd_kcontrol_new rt5677_if2_dac5_tdm_sel_mux =
2111         SOC_DAPM_ENUM("IF2 DAC5 TDM Source", rt5677_if2_dac5_tdm_sel_enum);
2112
2113 static SOC_ENUM_SINGLE_DECL(
2114         rt5677_if2_dac6_tdm_sel_enum, RT5677_TDM2_CTRL5,
2115         RT5677_IF2_DAC6_SFT, rt5677_if12_dac_tdm_sel_src);
2116
2117 static const struct snd_kcontrol_new rt5677_if2_dac6_tdm_sel_mux =
2118         SOC_DAPM_ENUM("IF2 DAC6 TDM Source", rt5677_if2_dac6_tdm_sel_enum);
2119
2120 static SOC_ENUM_SINGLE_DECL(
2121         rt5677_if2_dac7_tdm_sel_enum, RT5677_TDM2_CTRL5,
2122         RT5677_IF2_DAC7_SFT, rt5677_if12_dac_tdm_sel_src);
2123
2124 static const struct snd_kcontrol_new rt5677_if2_dac7_tdm_sel_mux =
2125         SOC_DAPM_ENUM("IF2 DAC7 TDM Source", rt5677_if2_dac7_tdm_sel_enum);
2126
2127 static int rt5677_bst1_event(struct snd_soc_dapm_widget *w,
2128         struct snd_kcontrol *kcontrol, int event)
2129 {
2130         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2131         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2132
2133         switch (event) {
2134         case SND_SOC_DAPM_POST_PMU:
2135                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2136                         RT5677_PWR_BST1_P, RT5677_PWR_BST1_P);
2137                 break;
2138
2139         case SND_SOC_DAPM_PRE_PMD:
2140                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2141                         RT5677_PWR_BST1_P, 0);
2142                 break;
2143
2144         default:
2145                 return 0;
2146         }
2147
2148         return 0;
2149 }
2150
2151 static int rt5677_bst2_event(struct snd_soc_dapm_widget *w,
2152         struct snd_kcontrol *kcontrol, int event)
2153 {
2154         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2155         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2156
2157         switch (event) {
2158         case SND_SOC_DAPM_POST_PMU:
2159                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2160                         RT5677_PWR_BST2_P, RT5677_PWR_BST2_P);
2161                 break;
2162
2163         case SND_SOC_DAPM_PRE_PMD:
2164                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2165                         RT5677_PWR_BST2_P, 0);
2166                 break;
2167
2168         default:
2169                 return 0;
2170         }
2171
2172         return 0;
2173 }
2174
2175 static int rt5677_set_pll1_event(struct snd_soc_dapm_widget *w,
2176         struct snd_kcontrol *kcontrol, int event)
2177 {
2178         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2179         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2180
2181         switch (event) {
2182         case SND_SOC_DAPM_PRE_PMU:
2183                 regmap_update_bits(rt5677->regmap, RT5677_PLL1_CTRL2, 0x2, 0x2);
2184                 break;
2185
2186         case SND_SOC_DAPM_POST_PMU:
2187                 regmap_update_bits(rt5677->regmap, RT5677_PLL1_CTRL2, 0x2, 0x0);
2188                 break;
2189
2190         default:
2191                 return 0;
2192         }
2193
2194         return 0;
2195 }
2196
2197 static int rt5677_set_pll2_event(struct snd_soc_dapm_widget *w,
2198         struct snd_kcontrol *kcontrol, int event)
2199 {
2200         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2201         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2202
2203         switch (event) {
2204         case SND_SOC_DAPM_PRE_PMU:
2205                 regmap_update_bits(rt5677->regmap, RT5677_PLL2_CTRL2, 0x2, 0x2);
2206                 break;
2207
2208         case SND_SOC_DAPM_POST_PMU:
2209                 regmap_update_bits(rt5677->regmap, RT5677_PLL2_CTRL2, 0x2, 0x0);
2210                 break;
2211
2212         default:
2213                 return 0;
2214         }
2215
2216         return 0;
2217 }
2218
2219 static int rt5677_set_micbias1_event(struct snd_soc_dapm_widget *w,
2220         struct snd_kcontrol *kcontrol, int event)
2221 {
2222         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2223         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2224
2225         switch (event) {
2226         case SND_SOC_DAPM_POST_PMU:
2227                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2228                         RT5677_PWR_CLK_MB1 | RT5677_PWR_PP_MB1 |
2229                         RT5677_PWR_CLK_MB, RT5677_PWR_CLK_MB1 |
2230                         RT5677_PWR_PP_MB1 | RT5677_PWR_CLK_MB);
2231                 break;
2232
2233         case SND_SOC_DAPM_PRE_PMD:
2234                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2235                         RT5677_PWR_CLK_MB1 | RT5677_PWR_PP_MB1 |
2236                         RT5677_PWR_CLK_MB, 0);
2237                 break;
2238
2239         default:
2240                 return 0;
2241         }
2242
2243         return 0;
2244 }
2245
2246 static int rt5677_if1_adc_tdm_event(struct snd_soc_dapm_widget *w,
2247         struct snd_kcontrol *kcontrol, int event)
2248 {
2249         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2250         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2251         unsigned int value;
2252
2253         switch (event) {
2254         case SND_SOC_DAPM_PRE_PMU:
2255                 regmap_read(rt5677->regmap, RT5677_TDM1_CTRL2, &value);
2256                 if (value & RT5677_IF1_ADC_CTRL_MASK)
2257                         regmap_update_bits(rt5677->regmap, RT5677_TDM1_CTRL1,
2258                                 RT5677_IF1_ADC_MODE_MASK,
2259                                 RT5677_IF1_ADC_MODE_TDM);
2260                 break;
2261
2262         default:
2263                 return 0;
2264         }
2265
2266         return 0;
2267 }
2268
2269 static int rt5677_if2_adc_tdm_event(struct snd_soc_dapm_widget *w,
2270         struct snd_kcontrol *kcontrol, int event)
2271 {
2272         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2273         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2274         unsigned int value;
2275
2276         switch (event) {
2277         case SND_SOC_DAPM_PRE_PMU:
2278                 regmap_read(rt5677->regmap, RT5677_TDM2_CTRL2, &value);
2279                 if (value & RT5677_IF2_ADC_CTRL_MASK)
2280                         regmap_update_bits(rt5677->regmap, RT5677_TDM2_CTRL1,
2281                                 RT5677_IF2_ADC_MODE_MASK,
2282                                 RT5677_IF2_ADC_MODE_TDM);
2283                 break;
2284
2285         default:
2286                 return 0;
2287         }
2288
2289         return 0;
2290 }
2291
2292 static int rt5677_vref_event(struct snd_soc_dapm_widget *w,
2293         struct snd_kcontrol *kcontrol, int event)
2294 {
2295         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2296         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2297
2298         switch (event) {
2299         case SND_SOC_DAPM_POST_PMU:
2300                 if (codec->dapm.bias_level != SND_SOC_BIAS_ON &&
2301                         !rt5677->is_vref_slow) {
2302                         mdelay(20);
2303                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
2304                                 RT5677_PWR_FV1 | RT5677_PWR_FV2,
2305                                 RT5677_PWR_FV1 | RT5677_PWR_FV2);
2306                         rt5677->is_vref_slow = true;
2307                 }
2308                 break;
2309
2310         default:
2311                 return 0;
2312         }
2313
2314         return 0;
2315 }
2316
2317 static const struct snd_soc_dapm_widget rt5677_dapm_widgets[] = {
2318         SND_SOC_DAPM_SUPPLY("PLL1", RT5677_PWR_ANLG2, RT5677_PWR_PLL1_BIT,
2319                 0, rt5677_set_pll1_event, SND_SOC_DAPM_PRE_PMU |
2320                 SND_SOC_DAPM_POST_PMU),
2321         SND_SOC_DAPM_SUPPLY("PLL2", RT5677_PWR_ANLG2, RT5677_PWR_PLL2_BIT,
2322                 0, rt5677_set_pll2_event, SND_SOC_DAPM_PRE_PMU |
2323                 SND_SOC_DAPM_POST_PMU),
2324
2325         /* ASRC */
2326         SND_SOC_DAPM_SUPPLY_S("I2S1 ASRC", 1, RT5677_ASRC_1, 0, 0, NULL, 0),
2327         SND_SOC_DAPM_SUPPLY_S("I2S2 ASRC", 1, RT5677_ASRC_1, 1, 0, NULL, 0),
2328         SND_SOC_DAPM_SUPPLY_S("I2S3 ASRC", 1, RT5677_ASRC_1, 2, 0, NULL, 0),
2329         SND_SOC_DAPM_SUPPLY_S("I2S4 ASRC", 1, RT5677_ASRC_1, 3, 0, NULL, 0),
2330         SND_SOC_DAPM_SUPPLY_S("DAC STO ASRC", 1, RT5677_ASRC_2, 14, 0, NULL, 0),
2331         SND_SOC_DAPM_SUPPLY_S("DAC MONO2 L ASRC", 1, RT5677_ASRC_2, 13, 0, NULL,
2332                 0),
2333         SND_SOC_DAPM_SUPPLY_S("DAC MONO2 R ASRC", 1, RT5677_ASRC_2, 12, 0, NULL,
2334                 0),
2335         SND_SOC_DAPM_SUPPLY_S("DAC MONO3 L ASRC", 1, RT5677_ASRC_1, 15, 0, NULL,
2336                 0),
2337         SND_SOC_DAPM_SUPPLY_S("DAC MONO3 R ASRC", 1, RT5677_ASRC_1, 14, 0, NULL,
2338                 0),
2339         SND_SOC_DAPM_SUPPLY_S("DAC MONO4 L ASRC", 1, RT5677_ASRC_1, 13, 0, NULL,
2340                 0),
2341         SND_SOC_DAPM_SUPPLY_S("DAC MONO4 R ASRC", 1, RT5677_ASRC_1, 12, 0, NULL,
2342                 0),
2343         SND_SOC_DAPM_SUPPLY_S("DMIC STO1 ASRC", 1, RT5677_ASRC_2, 11, 0, NULL,
2344                 0),
2345         SND_SOC_DAPM_SUPPLY_S("DMIC STO2 ASRC", 1, RT5677_ASRC_2, 10, 0, NULL,
2346                 0),
2347         SND_SOC_DAPM_SUPPLY_S("DMIC STO3 ASRC", 1, RT5677_ASRC_2, 9, 0, NULL,
2348                 0),
2349         SND_SOC_DAPM_SUPPLY_S("DMIC STO4 ASRC", 1, RT5677_ASRC_2, 8, 0, NULL,
2350                 0),
2351         SND_SOC_DAPM_SUPPLY_S("DMIC MONO L ASRC", 1, RT5677_ASRC_2, 7, 0, NULL,
2352                 0),
2353         SND_SOC_DAPM_SUPPLY_S("DMIC MONO R ASRC", 1, RT5677_ASRC_2, 6, 0, NULL,
2354                 0),
2355         SND_SOC_DAPM_SUPPLY_S("ADC STO1 ASRC", 1, RT5677_ASRC_2, 5, 0, NULL, 0),
2356         SND_SOC_DAPM_SUPPLY_S("ADC STO2 ASRC", 1, RT5677_ASRC_2, 4, 0, NULL, 0),
2357         SND_SOC_DAPM_SUPPLY_S("ADC STO3 ASRC", 1, RT5677_ASRC_2, 3, 0, NULL, 0),
2358         SND_SOC_DAPM_SUPPLY_S("ADC STO4 ASRC", 1, RT5677_ASRC_2, 2, 0, NULL, 0),
2359         SND_SOC_DAPM_SUPPLY_S("ADC MONO L ASRC", 1, RT5677_ASRC_2, 1, 0, NULL,
2360                 0),
2361         SND_SOC_DAPM_SUPPLY_S("ADC MONO R ASRC", 1, RT5677_ASRC_2, 0, 0, NULL,
2362                 0),
2363
2364         /* Input Side */
2365         /* micbias */
2366         SND_SOC_DAPM_SUPPLY("MICBIAS1", RT5677_PWR_ANLG2, RT5677_PWR_MB1_BIT,
2367                 0, rt5677_set_micbias1_event, SND_SOC_DAPM_PRE_PMD |
2368                 SND_SOC_DAPM_POST_PMU),
2369
2370         /* Input Lines */
2371         SND_SOC_DAPM_INPUT("DMIC L1"),
2372         SND_SOC_DAPM_INPUT("DMIC R1"),
2373         SND_SOC_DAPM_INPUT("DMIC L2"),
2374         SND_SOC_DAPM_INPUT("DMIC R2"),
2375         SND_SOC_DAPM_INPUT("DMIC L3"),
2376         SND_SOC_DAPM_INPUT("DMIC R3"),
2377         SND_SOC_DAPM_INPUT("DMIC L4"),
2378         SND_SOC_DAPM_INPUT("DMIC R4"),
2379
2380         SND_SOC_DAPM_INPUT("IN1P"),
2381         SND_SOC_DAPM_INPUT("IN1N"),
2382         SND_SOC_DAPM_INPUT("IN2P"),
2383         SND_SOC_DAPM_INPUT("IN2N"),
2384
2385         SND_SOC_DAPM_INPUT("Haptic Generator"),
2386
2387         SND_SOC_DAPM_PGA("DMIC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2388         SND_SOC_DAPM_PGA("DMIC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2389         SND_SOC_DAPM_PGA("DMIC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2390         SND_SOC_DAPM_PGA("DMIC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2391
2392         SND_SOC_DAPM_SUPPLY("DMIC1 power", RT5677_DMIC_CTRL1,
2393                 RT5677_DMIC_1_EN_SFT, 0, NULL, 0),
2394         SND_SOC_DAPM_SUPPLY("DMIC2 power", RT5677_DMIC_CTRL1,
2395                 RT5677_DMIC_2_EN_SFT, 0, NULL, 0),
2396         SND_SOC_DAPM_SUPPLY("DMIC3 power", RT5677_DMIC_CTRL1,
2397                 RT5677_DMIC_3_EN_SFT, 0, NULL, 0),
2398         SND_SOC_DAPM_SUPPLY("DMIC4 power", RT5677_DMIC_CTRL2,
2399                 RT5677_DMIC_4_EN_SFT, 0, NULL, 0),
2400
2401         SND_SOC_DAPM_SUPPLY("DMIC CLK", SND_SOC_NOPM, 0, 0,
2402                 set_dmic_clk, SND_SOC_DAPM_PRE_PMU),
2403
2404         /* Boost */
2405         SND_SOC_DAPM_PGA_E("BST1", RT5677_PWR_ANLG2,
2406                 RT5677_PWR_BST1_BIT, 0, NULL, 0, rt5677_bst1_event,
2407                 SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMU),
2408         SND_SOC_DAPM_PGA_E("BST2", RT5677_PWR_ANLG2,
2409                 RT5677_PWR_BST2_BIT, 0, NULL, 0, rt5677_bst2_event,
2410                 SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMU),
2411
2412         /* ADCs */
2413         SND_SOC_DAPM_ADC("ADC 1", NULL, SND_SOC_NOPM,
2414                 0, 0),
2415         SND_SOC_DAPM_ADC("ADC 2", NULL, SND_SOC_NOPM,
2416                 0, 0),
2417         SND_SOC_DAPM_PGA("ADC 1_2", SND_SOC_NOPM, 0, 0, NULL, 0),
2418
2419         SND_SOC_DAPM_SUPPLY("ADC 1 power", RT5677_PWR_DIG1,
2420                 RT5677_PWR_ADC_L_BIT, 0, NULL, 0),
2421         SND_SOC_DAPM_SUPPLY("ADC 2 power", RT5677_PWR_DIG1,
2422                 RT5677_PWR_ADC_R_BIT, 0, NULL, 0),
2423         SND_SOC_DAPM_SUPPLY("ADC1 clock", RT5677_PWR_DIG1,
2424                 RT5677_PWR_ADCFED1_BIT, 0, NULL, 0),
2425         SND_SOC_DAPM_SUPPLY("ADC2 clock", RT5677_PWR_DIG1,
2426                 RT5677_PWR_ADCFED2_BIT, 0, NULL, 0),
2427
2428         /* ADC Mux */
2429         SND_SOC_DAPM_MUX("Stereo1 DMIC Mux", SND_SOC_NOPM, 0, 0,
2430                                 &rt5677_sto1_dmic_mux),
2431         SND_SOC_DAPM_MUX("Stereo1 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2432                                 &rt5677_sto1_adc1_mux),
2433         SND_SOC_DAPM_MUX("Stereo1 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2434                                 &rt5677_sto1_adc2_mux),
2435         SND_SOC_DAPM_MUX("Stereo2 DMIC Mux", SND_SOC_NOPM, 0, 0,
2436                                 &rt5677_sto2_dmic_mux),
2437         SND_SOC_DAPM_MUX("Stereo2 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2438                                 &rt5677_sto2_adc1_mux),
2439         SND_SOC_DAPM_MUX("Stereo2 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2440                                 &rt5677_sto2_adc2_mux),
2441         SND_SOC_DAPM_MUX("Stereo2 ADC LR Mux", SND_SOC_NOPM, 0, 0,
2442                                 &rt5677_sto2_adc_lr_mux),
2443         SND_SOC_DAPM_MUX("Stereo3 DMIC Mux", SND_SOC_NOPM, 0, 0,
2444                                 &rt5677_sto3_dmic_mux),
2445         SND_SOC_DAPM_MUX("Stereo3 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2446                                 &rt5677_sto3_adc1_mux),
2447         SND_SOC_DAPM_MUX("Stereo3 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2448                                 &rt5677_sto3_adc2_mux),
2449         SND_SOC_DAPM_MUX("Stereo4 DMIC Mux", SND_SOC_NOPM, 0, 0,
2450                                 &rt5677_sto4_dmic_mux),
2451         SND_SOC_DAPM_MUX("Stereo4 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2452                                 &rt5677_sto4_adc1_mux),
2453         SND_SOC_DAPM_MUX("Stereo4 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2454                                 &rt5677_sto4_adc2_mux),
2455         SND_SOC_DAPM_MUX("Mono DMIC L Mux", SND_SOC_NOPM, 0, 0,
2456                                 &rt5677_mono_dmic_l_mux),
2457         SND_SOC_DAPM_MUX("Mono DMIC R Mux", SND_SOC_NOPM, 0, 0,
2458                                 &rt5677_mono_dmic_r_mux),
2459         SND_SOC_DAPM_MUX("Mono ADC2 L Mux", SND_SOC_NOPM, 0, 0,
2460                                 &rt5677_mono_adc2_l_mux),
2461         SND_SOC_DAPM_MUX("Mono ADC1 L Mux", SND_SOC_NOPM, 0, 0,
2462                                 &rt5677_mono_adc1_l_mux),
2463         SND_SOC_DAPM_MUX("Mono ADC1 R Mux", SND_SOC_NOPM, 0, 0,
2464                                 &rt5677_mono_adc1_r_mux),
2465         SND_SOC_DAPM_MUX("Mono ADC2 R Mux", SND_SOC_NOPM, 0, 0,
2466                                 &rt5677_mono_adc2_r_mux),
2467
2468         /* ADC Mixer */
2469         SND_SOC_DAPM_SUPPLY("adc stereo1 filter", RT5677_PWR_DIG2,
2470                 RT5677_PWR_ADC_S1F_BIT, 0, NULL, 0),
2471         SND_SOC_DAPM_SUPPLY("adc stereo2 filter", RT5677_PWR_DIG2,
2472                 RT5677_PWR_ADC_S2F_BIT, 0, NULL, 0),
2473         SND_SOC_DAPM_SUPPLY("adc stereo3 filter", RT5677_PWR_DIG2,
2474                 RT5677_PWR_ADC_S3F_BIT, 0, NULL, 0),
2475         SND_SOC_DAPM_SUPPLY("adc stereo4 filter", RT5677_PWR_DIG2,
2476                 RT5677_PWR_ADC_S4F_BIT, 0, NULL, 0),
2477         SND_SOC_DAPM_MIXER("Sto1 ADC MIXL", SND_SOC_NOPM, 0, 0,
2478                 rt5677_sto1_adc_l_mix, ARRAY_SIZE(rt5677_sto1_adc_l_mix)),
2479         SND_SOC_DAPM_MIXER("Sto1 ADC MIXR", SND_SOC_NOPM, 0, 0,
2480                 rt5677_sto1_adc_r_mix, ARRAY_SIZE(rt5677_sto1_adc_r_mix)),
2481         SND_SOC_DAPM_MIXER("Sto2 ADC MIXL", SND_SOC_NOPM, 0, 0,
2482                 rt5677_sto2_adc_l_mix, ARRAY_SIZE(rt5677_sto2_adc_l_mix)),
2483         SND_SOC_DAPM_MIXER("Sto2 ADC MIXR", SND_SOC_NOPM, 0, 0,
2484                 rt5677_sto2_adc_r_mix, ARRAY_SIZE(rt5677_sto2_adc_r_mix)),
2485         SND_SOC_DAPM_MIXER("Sto3 ADC MIXL", SND_SOC_NOPM, 0, 0,
2486                 rt5677_sto3_adc_l_mix, ARRAY_SIZE(rt5677_sto3_adc_l_mix)),
2487         SND_SOC_DAPM_MIXER("Sto3 ADC MIXR", SND_SOC_NOPM, 0, 0,
2488                 rt5677_sto3_adc_r_mix, ARRAY_SIZE(rt5677_sto3_adc_r_mix)),
2489         SND_SOC_DAPM_MIXER("Sto4 ADC MIXL", SND_SOC_NOPM, 0, 0,
2490                 rt5677_sto4_adc_l_mix, ARRAY_SIZE(rt5677_sto4_adc_l_mix)),
2491         SND_SOC_DAPM_MIXER("Sto4 ADC MIXR", SND_SOC_NOPM, 0, 0,
2492                 rt5677_sto4_adc_r_mix, ARRAY_SIZE(rt5677_sto4_adc_r_mix)),
2493         SND_SOC_DAPM_SUPPLY("adc mono left filter", RT5677_PWR_DIG2,
2494                 RT5677_PWR_ADC_MF_L_BIT, 0, NULL, 0),
2495         SND_SOC_DAPM_MIXER("Mono ADC MIXL", SND_SOC_NOPM, 0, 0,
2496                 rt5677_mono_adc_l_mix, ARRAY_SIZE(rt5677_mono_adc_l_mix)),
2497         SND_SOC_DAPM_SUPPLY("adc mono right filter", RT5677_PWR_DIG2,
2498                 RT5677_PWR_ADC_MF_R_BIT, 0, NULL, 0),
2499         SND_SOC_DAPM_MIXER("Mono ADC MIXR", SND_SOC_NOPM, 0, 0,
2500                 rt5677_mono_adc_r_mix, ARRAY_SIZE(rt5677_mono_adc_r_mix)),
2501
2502         /* ADC PGA */
2503         SND_SOC_DAPM_PGA("Stereo1 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2504         SND_SOC_DAPM_PGA("Stereo1 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2505         SND_SOC_DAPM_PGA("Stereo1 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2506         SND_SOC_DAPM_PGA("Stereo2 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2507         SND_SOC_DAPM_PGA("Stereo2 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2508         SND_SOC_DAPM_PGA("Stereo2 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2509         SND_SOC_DAPM_PGA("Stereo3 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2510         SND_SOC_DAPM_PGA("Stereo3 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2511         SND_SOC_DAPM_PGA("Stereo3 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2512         SND_SOC_DAPM_PGA("Stereo4 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2513         SND_SOC_DAPM_PGA("Stereo4 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2514         SND_SOC_DAPM_PGA("Stereo4 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2515         SND_SOC_DAPM_PGA("Sto2 ADC LR MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2516         SND_SOC_DAPM_PGA("Mono ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2517         SND_SOC_DAPM_PGA("IF1 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2518         SND_SOC_DAPM_PGA("IF2 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2519
2520         /* DSP */
2521         SND_SOC_DAPM_MUX("IB9 Mux", SND_SOC_NOPM, 0, 0,
2522                         &rt5677_ib9_src_mux),
2523         SND_SOC_DAPM_MUX("IB8 Mux", SND_SOC_NOPM, 0, 0,
2524                         &rt5677_ib8_src_mux),
2525         SND_SOC_DAPM_MUX("IB7 Mux", SND_SOC_NOPM, 0, 0,
2526                         &rt5677_ib7_src_mux),
2527         SND_SOC_DAPM_MUX("IB6 Mux", SND_SOC_NOPM, 0, 0,
2528                         &rt5677_ib6_src_mux),
2529         SND_SOC_DAPM_MUX("IB45 Mux", SND_SOC_NOPM, 0, 0,
2530                         &rt5677_ib45_src_mux),
2531         SND_SOC_DAPM_MUX("IB23 Mux", SND_SOC_NOPM, 0, 0,
2532                         &rt5677_ib23_src_mux),
2533         SND_SOC_DAPM_MUX("IB01 Mux", SND_SOC_NOPM, 0, 0,
2534                         &rt5677_ib01_src_mux),
2535         SND_SOC_DAPM_MUX("IB45 Bypass Mux", SND_SOC_NOPM, 0, 0,
2536                         &rt5677_ib45_bypass_src_mux),
2537         SND_SOC_DAPM_MUX("IB23 Bypass Mux", SND_SOC_NOPM, 0, 0,
2538                         &rt5677_ib23_bypass_src_mux),
2539         SND_SOC_DAPM_MUX("IB01 Bypass Mux", SND_SOC_NOPM, 0, 0,
2540                         &rt5677_ib01_bypass_src_mux),
2541         SND_SOC_DAPM_MUX("OB23 Bypass Mux", SND_SOC_NOPM, 0, 0,
2542                         &rt5677_ob23_bypass_src_mux),
2543         SND_SOC_DAPM_MUX("OB01 Bypass Mux", SND_SOC_NOPM, 0, 0,
2544                         &rt5677_ob01_bypass_src_mux),
2545
2546         SND_SOC_DAPM_PGA("OB45", SND_SOC_NOPM, 0, 0, NULL, 0),
2547         SND_SOC_DAPM_PGA("OB67", SND_SOC_NOPM, 0, 0, NULL, 0),
2548
2549         SND_SOC_DAPM_PGA("OutBound2", SND_SOC_NOPM, 0, 0, NULL, 0),
2550         SND_SOC_DAPM_PGA("OutBound3", SND_SOC_NOPM, 0, 0, NULL, 0),
2551         SND_SOC_DAPM_PGA("OutBound4", SND_SOC_NOPM, 0, 0, NULL, 0),
2552         SND_SOC_DAPM_PGA("OutBound5", SND_SOC_NOPM, 0, 0, NULL, 0),
2553         SND_SOC_DAPM_PGA("OutBound6", SND_SOC_NOPM, 0, 0, NULL, 0),
2554         SND_SOC_DAPM_PGA("OutBound7", SND_SOC_NOPM, 0, 0, NULL, 0),
2555
2556         /* Digital Interface */
2557         SND_SOC_DAPM_SUPPLY("I2S1", RT5677_PWR_DIG1,
2558                 RT5677_PWR_I2S1_BIT, 0, NULL, 0),
2559         SND_SOC_DAPM_PGA("IF1 DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
2560         SND_SOC_DAPM_PGA("IF1 DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2561         SND_SOC_DAPM_PGA("IF1 DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2562         SND_SOC_DAPM_PGA("IF1 DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2563         SND_SOC_DAPM_PGA("IF1 DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2564         SND_SOC_DAPM_PGA("IF1 DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
2565         SND_SOC_DAPM_PGA("IF1 DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
2566         SND_SOC_DAPM_PGA("IF1 DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
2567         SND_SOC_DAPM_PGA("IF1 DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
2568         SND_SOC_DAPM_PGA("IF1 DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
2569         SND_SOC_DAPM_PGA("IF1 DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
2570         SND_SOC_DAPM_PGA("IF1 DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
2571         SND_SOC_DAPM_PGA("IF1 ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2572         SND_SOC_DAPM_PGA("IF1 ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2573         SND_SOC_DAPM_PGA("IF1 ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2574         SND_SOC_DAPM_PGA("IF1 ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2575
2576         SND_SOC_DAPM_SUPPLY("I2S2", RT5677_PWR_DIG1,
2577                 RT5677_PWR_I2S2_BIT, 0, NULL, 0),
2578         SND_SOC_DAPM_PGA("IF2 DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
2579         SND_SOC_DAPM_PGA("IF2 DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2580         SND_SOC_DAPM_PGA("IF2 DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2581         SND_SOC_DAPM_PGA("IF2 DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2582         SND_SOC_DAPM_PGA("IF2 DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2583         SND_SOC_DAPM_PGA("IF2 DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
2584         SND_SOC_DAPM_PGA("IF2 DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
2585         SND_SOC_DAPM_PGA("IF2 DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
2586         SND_SOC_DAPM_PGA("IF2 DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
2587         SND_SOC_DAPM_PGA("IF2 DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
2588         SND_SOC_DAPM_PGA("IF2 DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
2589         SND_SOC_DAPM_PGA("IF2 DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
2590         SND_SOC_DAPM_PGA("IF2 ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2591         SND_SOC_DAPM_PGA("IF2 ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2592         SND_SOC_DAPM_PGA("IF2 ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2593         SND_SOC_DAPM_PGA("IF2 ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2594
2595         SND_SOC_DAPM_SUPPLY("I2S3", RT5677_PWR_DIG1,
2596                 RT5677_PWR_I2S3_BIT, 0, NULL, 0),
2597         SND_SOC_DAPM_PGA("IF3 DAC", SND_SOC_NOPM, 0, 0, NULL, 0),
2598         SND_SOC_DAPM_PGA("IF3 DAC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2599         SND_SOC_DAPM_PGA("IF3 DAC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2600         SND_SOC_DAPM_PGA("IF3 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2601         SND_SOC_DAPM_PGA("IF3 ADC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2602         SND_SOC_DAPM_PGA("IF3 ADC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2603
2604         SND_SOC_DAPM_SUPPLY("I2S4", RT5677_PWR_DIG1,
2605                 RT5677_PWR_I2S4_BIT, 0, NULL, 0),
2606         SND_SOC_DAPM_PGA("IF4 DAC", SND_SOC_NOPM, 0, 0, NULL, 0),
2607         SND_SOC_DAPM_PGA("IF4 DAC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2608         SND_SOC_DAPM_PGA("IF4 DAC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2609         SND_SOC_DAPM_PGA("IF4 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2610         SND_SOC_DAPM_PGA("IF4 ADC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2611         SND_SOC_DAPM_PGA("IF4 ADC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2612
2613         SND_SOC_DAPM_SUPPLY("SLB", RT5677_PWR_DIG1,
2614                 RT5677_PWR_SLB_BIT, 0, NULL, 0),
2615         SND_SOC_DAPM_PGA("SLB DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
2616         SND_SOC_DAPM_PGA("SLB DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2617         SND_SOC_DAPM_PGA("SLB DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2618         SND_SOC_DAPM_PGA("SLB DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2619         SND_SOC_DAPM_PGA("SLB DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2620         SND_SOC_DAPM_PGA("SLB DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
2621         SND_SOC_DAPM_PGA("SLB DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
2622         SND_SOC_DAPM_PGA("SLB DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
2623         SND_SOC_DAPM_PGA("SLB DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
2624         SND_SOC_DAPM_PGA("SLB DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
2625         SND_SOC_DAPM_PGA("SLB DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
2626         SND_SOC_DAPM_PGA("SLB DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
2627         SND_SOC_DAPM_PGA("SLB ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2628         SND_SOC_DAPM_PGA("SLB ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2629         SND_SOC_DAPM_PGA("SLB ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2630         SND_SOC_DAPM_PGA("SLB ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2631
2632         /* Digital Interface Select */
2633         SND_SOC_DAPM_MUX("IF1 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2634                         &rt5677_if1_adc1_mux),
2635         SND_SOC_DAPM_MUX("IF1 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2636                         &rt5677_if1_adc2_mux),
2637         SND_SOC_DAPM_MUX("IF1 ADC3 Mux", SND_SOC_NOPM, 0, 0,
2638                         &rt5677_if1_adc3_mux),
2639         SND_SOC_DAPM_MUX("IF1 ADC4 Mux", SND_SOC_NOPM, 0, 0,
2640                         &rt5677_if1_adc4_mux),
2641         SND_SOC_DAPM_MUX("IF1 ADC1 Swap Mux", SND_SOC_NOPM, 0, 0,
2642                         &rt5677_if1_adc1_swap_mux),
2643         SND_SOC_DAPM_MUX("IF1 ADC2 Swap Mux", SND_SOC_NOPM, 0, 0,
2644                         &rt5677_if1_adc2_swap_mux),
2645         SND_SOC_DAPM_MUX("IF1 ADC3 Swap Mux", SND_SOC_NOPM, 0, 0,
2646                         &rt5677_if1_adc3_swap_mux),
2647         SND_SOC_DAPM_MUX("IF1 ADC4 Swap Mux", SND_SOC_NOPM, 0, 0,
2648                         &rt5677_if1_adc4_swap_mux),
2649         SND_SOC_DAPM_MUX_E("IF1 ADC TDM Swap Mux", SND_SOC_NOPM, 0, 0,
2650                         &rt5677_if1_adc_tdm_swap_mux, rt5677_if1_adc_tdm_event,
2651                         SND_SOC_DAPM_PRE_PMU),
2652         SND_SOC_DAPM_MUX("IF2 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2653                         &rt5677_if2_adc1_mux),
2654         SND_SOC_DAPM_MUX("IF2 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2655                         &rt5677_if2_adc2_mux),
2656         SND_SOC_DAPM_MUX("IF2 ADC3 Mux", SND_SOC_NOPM, 0, 0,
2657                         &rt5677_if2_adc3_mux),
2658         SND_SOC_DAPM_MUX("IF2 ADC4 Mux", SND_SOC_NOPM, 0, 0,
2659                         &rt5677_if2_adc4_mux),
2660         SND_SOC_DAPM_MUX("IF2 ADC1 Swap Mux", SND_SOC_NOPM, 0, 0,
2661                         &rt5677_if2_adc1_swap_mux),
2662         SND_SOC_DAPM_MUX("IF2 ADC2 Swap Mux", SND_SOC_NOPM, 0, 0,
2663                         &rt5677_if2_adc2_swap_mux),
2664         SND_SOC_DAPM_MUX("IF2 ADC3 Swap Mux", SND_SOC_NOPM, 0, 0,
2665                         &rt5677_if2_adc3_swap_mux),
2666         SND_SOC_DAPM_MUX("IF2 ADC4 Swap Mux", SND_SOC_NOPM, 0, 0,
2667                         &rt5677_if2_adc4_swap_mux),
2668         SND_SOC_DAPM_MUX_E("IF2 ADC TDM Swap Mux", SND_SOC_NOPM, 0, 0,
2669                         &rt5677_if2_adc_tdm_swap_mux, rt5677_if2_adc_tdm_event,
2670                         SND_SOC_DAPM_PRE_PMU),
2671         SND_SOC_DAPM_MUX("IF3 ADC Mux", SND_SOC_NOPM, 0, 0,
2672                         &rt5677_if3_adc_mux),
2673         SND_SOC_DAPM_MUX("IF4 ADC Mux", SND_SOC_NOPM, 0, 0,
2674                         &rt5677_if4_adc_mux),
2675         SND_SOC_DAPM_MUX("SLB ADC1 Mux", SND_SOC_NOPM, 0, 0,
2676                         &rt5677_slb_adc1_mux),
2677         SND_SOC_DAPM_MUX("SLB ADC2 Mux", SND_SOC_NOPM, 0, 0,
2678                         &rt5677_slb_adc2_mux),
2679         SND_SOC_DAPM_MUX("SLB ADC3 Mux", SND_SOC_NOPM, 0, 0,
2680                         &rt5677_slb_adc3_mux),
2681         SND_SOC_DAPM_MUX("SLB ADC4 Mux", SND_SOC_NOPM, 0, 0,
2682                         &rt5677_slb_adc4_mux),
2683
2684         SND_SOC_DAPM_MUX("IF1 DAC0 Mux", SND_SOC_NOPM, 0, 0,
2685                         &rt5677_if1_dac0_tdm_sel_mux),
2686         SND_SOC_DAPM_MUX("IF1 DAC1 Mux", SND_SOC_NOPM, 0, 0,
2687                         &rt5677_if1_dac1_tdm_sel_mux),
2688         SND_SOC_DAPM_MUX("IF1 DAC2 Mux", SND_SOC_NOPM, 0, 0,
2689                         &rt5677_if1_dac2_tdm_sel_mux),
2690         SND_SOC_DAPM_MUX("IF1 DAC3 Mux", SND_SOC_NOPM, 0, 0,
2691                         &rt5677_if1_dac3_tdm_sel_mux),
2692         SND_SOC_DAPM_MUX("IF1 DAC4 Mux", SND_SOC_NOPM, 0, 0,
2693                         &rt5677_if1_dac4_tdm_sel_mux),
2694         SND_SOC_DAPM_MUX("IF1 DAC5 Mux", SND_SOC_NOPM, 0, 0,
2695                         &rt5677_if1_dac5_tdm_sel_mux),
2696         SND_SOC_DAPM_MUX("IF1 DAC6 Mux", SND_SOC_NOPM, 0, 0,
2697                         &rt5677_if1_dac6_tdm_sel_mux),
2698         SND_SOC_DAPM_MUX("IF1 DAC7 Mux", SND_SOC_NOPM, 0, 0,
2699                         &rt5677_if1_dac7_tdm_sel_mux),
2700
2701         SND_SOC_DAPM_MUX("IF2 DAC0 Mux", SND_SOC_NOPM, 0, 0,
2702                         &rt5677_if2_dac0_tdm_sel_mux),
2703         SND_SOC_DAPM_MUX("IF2 DAC1 Mux", SND_SOC_NOPM, 0, 0,
2704                         &rt5677_if2_dac1_tdm_sel_mux),
2705         SND_SOC_DAPM_MUX("IF2 DAC2 Mux", SND_SOC_NOPM, 0, 0,
2706                         &rt5677_if2_dac2_tdm_sel_mux),
2707         SND_SOC_DAPM_MUX("IF2 DAC3 Mux", SND_SOC_NOPM, 0, 0,
2708                         &rt5677_if2_dac3_tdm_sel_mux),
2709         SND_SOC_DAPM_MUX("IF2 DAC4 Mux", SND_SOC_NOPM, 0, 0,
2710                         &rt5677_if2_dac4_tdm_sel_mux),
2711         SND_SOC_DAPM_MUX("IF2 DAC5 Mux", SND_SOC_NOPM, 0, 0,
2712                         &rt5677_if2_dac5_tdm_sel_mux),
2713         SND_SOC_DAPM_MUX("IF2 DAC6 Mux", SND_SOC_NOPM, 0, 0,
2714                         &rt5677_if2_dac6_tdm_sel_mux),
2715         SND_SOC_DAPM_MUX("IF2 DAC7 Mux", SND_SOC_NOPM, 0, 0,
2716                         &rt5677_if2_dac7_tdm_sel_mux),
2717
2718         /* Audio Interface */
2719         SND_SOC_DAPM_AIF_IN("AIF1RX", "AIF1 Playback", 0, SND_SOC_NOPM, 0, 0),
2720         SND_SOC_DAPM_AIF_OUT("AIF1TX", "AIF1 Capture", 0, SND_SOC_NOPM, 0, 0),
2721         SND_SOC_DAPM_AIF_IN("AIF2RX", "AIF2 Playback", 0, SND_SOC_NOPM, 0, 0),
2722         SND_SOC_DAPM_AIF_OUT("AIF2TX", "AIF2 Capture", 0, SND_SOC_NOPM, 0, 0),
2723         SND_SOC_DAPM_AIF_IN("AIF3RX", "AIF3 Playback", 0, SND_SOC_NOPM, 0, 0),
2724         SND_SOC_DAPM_AIF_OUT("AIF3TX", "AIF3 Capture", 0, SND_SOC_NOPM, 0, 0),
2725         SND_SOC_DAPM_AIF_IN("AIF4RX", "AIF4 Playback", 0, SND_SOC_NOPM, 0, 0),
2726         SND_SOC_DAPM_AIF_OUT("AIF4TX", "AIF4 Capture", 0, SND_SOC_NOPM, 0, 0),
2727         SND_SOC_DAPM_AIF_IN("SLBRX", "SLIMBus Playback", 0, SND_SOC_NOPM, 0, 0),
2728         SND_SOC_DAPM_AIF_OUT("SLBTX", "SLIMBus Capture", 0, SND_SOC_NOPM, 0, 0),
2729
2730         /* Sidetone Mux */
2731         SND_SOC_DAPM_MUX("Sidetone Mux", SND_SOC_NOPM, 0, 0,
2732                         &rt5677_sidetone_mux),
2733         SND_SOC_DAPM_SUPPLY("Sidetone Power", RT5677_SIDETONE_CTRL,
2734                 RT5677_ST_EN_SFT, 0, NULL, 0),
2735
2736         /* VAD Mux*/
2737         SND_SOC_DAPM_MUX("VAD ADC Mux", SND_SOC_NOPM, 0, 0,
2738                         &rt5677_vad_src_mux),
2739
2740         /* Tensilica DSP */
2741         SND_SOC_DAPM_PGA("Tensilica DSP", SND_SOC_NOPM, 0, 0, NULL, 0),
2742         SND_SOC_DAPM_MIXER("OB01 MIX", SND_SOC_NOPM, 0, 0,
2743                 rt5677_ob_01_mix, ARRAY_SIZE(rt5677_ob_01_mix)),
2744         SND_SOC_DAPM_MIXER("OB23 MIX", SND_SOC_NOPM, 0, 0,
2745                 rt5677_ob_23_mix, ARRAY_SIZE(rt5677_ob_23_mix)),
2746         SND_SOC_DAPM_MIXER("OB4 MIX", SND_SOC_NOPM, 0, 0,
2747                 rt5677_ob_4_mix, ARRAY_SIZE(rt5677_ob_4_mix)),
2748         SND_SOC_DAPM_MIXER("OB5 MIX", SND_SOC_NOPM, 0, 0,
2749                 rt5677_ob_5_mix, ARRAY_SIZE(rt5677_ob_5_mix)),
2750         SND_SOC_DAPM_MIXER("OB6 MIX", SND_SOC_NOPM, 0, 0,
2751                 rt5677_ob_6_mix, ARRAY_SIZE(rt5677_ob_6_mix)),
2752         SND_SOC_DAPM_MIXER("OB7 MIX", SND_SOC_NOPM, 0, 0,
2753                 rt5677_ob_7_mix, ARRAY_SIZE(rt5677_ob_7_mix)),
2754
2755         /* Output Side */
2756         /* DAC mixer before sound effect */
2757         SND_SOC_DAPM_MIXER("DAC1 MIXL", SND_SOC_NOPM, 0, 0,
2758                 rt5677_dac_l_mix, ARRAY_SIZE(rt5677_dac_l_mix)),
2759         SND_SOC_DAPM_MIXER("DAC1 MIXR", SND_SOC_NOPM, 0, 0,
2760                 rt5677_dac_r_mix, ARRAY_SIZE(rt5677_dac_r_mix)),
2761         SND_SOC_DAPM_PGA("DAC1 FS", SND_SOC_NOPM, 0, 0, NULL, 0),
2762
2763         /* DAC Mux */
2764         SND_SOC_DAPM_MUX("DAC1 Mux", SND_SOC_NOPM, 0, 0,
2765                                 &rt5677_dac1_mux),
2766         SND_SOC_DAPM_MUX("ADDA1 Mux", SND_SOC_NOPM, 0, 0,
2767                                 &rt5677_adda1_mux),
2768         SND_SOC_DAPM_MUX("DAC12 SRC Mux", SND_SOC_NOPM, 0, 0,
2769                                 &rt5677_dac12_mux),
2770         SND_SOC_DAPM_MUX("DAC3 SRC Mux", SND_SOC_NOPM, 0, 0,
2771                                 &rt5677_dac3_mux),
2772
2773         /* DAC2 channel Mux */
2774         SND_SOC_DAPM_MUX("DAC2 L Mux", SND_SOC_NOPM, 0, 0,
2775                                 &rt5677_dac2_l_mux),
2776         SND_SOC_DAPM_MUX("DAC2 R Mux", SND_SOC_NOPM, 0, 0,
2777                                 &rt5677_dac2_r_mux),
2778
2779         /* DAC3 channel Mux */
2780         SND_SOC_DAPM_MUX("DAC3 L Mux", SND_SOC_NOPM, 0, 0,
2781                         &rt5677_dac3_l_mux),
2782         SND_SOC_DAPM_MUX("DAC3 R Mux", SND_SOC_NOPM, 0, 0,
2783                         &rt5677_dac3_r_mux),
2784
2785         /* DAC4 channel Mux */
2786         SND_SOC_DAPM_MUX("DAC4 L Mux", SND_SOC_NOPM, 0, 0,
2787                         &rt5677_dac4_l_mux),
2788         SND_SOC_DAPM_MUX("DAC4 R Mux", SND_SOC_NOPM, 0, 0,
2789                         &rt5677_dac4_r_mux),
2790
2791         /* DAC Mixer */
2792         SND_SOC_DAPM_SUPPLY("dac stereo1 filter", RT5677_PWR_DIG2,
2793                 RT5677_PWR_DAC_S1F_BIT, 0, NULL, 0),
2794         SND_SOC_DAPM_SUPPLY("dac mono2 left filter", RT5677_PWR_DIG2,
2795                 RT5677_PWR_DAC_M2F_L_BIT, 0, NULL, 0),
2796         SND_SOC_DAPM_SUPPLY("dac mono2 right filter", RT5677_PWR_DIG2,
2797                 RT5677_PWR_DAC_M2F_R_BIT, 0, NULL, 0),
2798         SND_SOC_DAPM_SUPPLY("dac mono3 left filter", RT5677_PWR_DIG2,
2799                 RT5677_PWR_DAC_M3F_L_BIT, 0, NULL, 0),
2800         SND_SOC_DAPM_SUPPLY("dac mono3 right filter", RT5677_PWR_DIG2,
2801                 RT5677_PWR_DAC_M3F_R_BIT, 0, NULL, 0),
2802         SND_SOC_DAPM_SUPPLY("dac mono4 left filter", RT5677_PWR_DIG2,
2803                 RT5677_PWR_DAC_M4F_L_BIT, 0, NULL, 0),
2804         SND_SOC_DAPM_SUPPLY("dac mono4 right filter", RT5677_PWR_DIG2,
2805                 RT5677_PWR_DAC_M4F_R_BIT, 0, NULL, 0),
2806
2807         SND_SOC_DAPM_MIXER("Stereo DAC MIXL", SND_SOC_NOPM, 0, 0,
2808                 rt5677_sto1_dac_l_mix, ARRAY_SIZE(rt5677_sto1_dac_l_mix)),
2809         SND_SOC_DAPM_MIXER("Stereo DAC MIXR", SND_SOC_NOPM, 0, 0,
2810                 rt5677_sto1_dac_r_mix, ARRAY_SIZE(rt5677_sto1_dac_r_mix)),
2811         SND_SOC_DAPM_MIXER("Mono DAC MIXL", SND_SOC_NOPM, 0, 0,
2812                 rt5677_mono_dac_l_mix, ARRAY_SIZE(rt5677_mono_dac_l_mix)),
2813         SND_SOC_DAPM_MIXER("Mono DAC MIXR", SND_SOC_NOPM, 0, 0,
2814                 rt5677_mono_dac_r_mix, ARRAY_SIZE(rt5677_mono_dac_r_mix)),
2815         SND_SOC_DAPM_MIXER("DD1 MIXL", SND_SOC_NOPM, 0, 0,
2816                 rt5677_dd1_l_mix, ARRAY_SIZE(rt5677_dd1_l_mix)),
2817         SND_SOC_DAPM_MIXER("DD1 MIXR", SND_SOC_NOPM, 0, 0,
2818                 rt5677_dd1_r_mix, ARRAY_SIZE(rt5677_dd1_r_mix)),
2819         SND_SOC_DAPM_MIXER("DD2 MIXL", SND_SOC_NOPM, 0, 0,
2820                 rt5677_dd2_l_mix, ARRAY_SIZE(rt5677_dd2_l_mix)),
2821         SND_SOC_DAPM_MIXER("DD2 MIXR", SND_SOC_NOPM, 0, 0,
2822                 rt5677_dd2_r_mix, ARRAY_SIZE(rt5677_dd2_r_mix)),
2823         SND_SOC_DAPM_PGA("Stereo DAC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2824         SND_SOC_DAPM_PGA("Mono DAC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2825         SND_SOC_DAPM_PGA("DD1 MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2826         SND_SOC_DAPM_PGA("DD2 MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2827
2828         /* DACs */
2829         SND_SOC_DAPM_DAC("DAC 1", NULL, RT5677_PWR_DIG1,
2830                 RT5677_PWR_DAC1_BIT, 0),
2831         SND_SOC_DAPM_DAC("DAC 2", NULL, RT5677_PWR_DIG1,
2832                 RT5677_PWR_DAC2_BIT, 0),
2833         SND_SOC_DAPM_DAC("DAC 3", NULL, RT5677_PWR_DIG1,
2834                 RT5677_PWR_DAC3_BIT, 0),
2835
2836         /* PDM */
2837         SND_SOC_DAPM_SUPPLY("PDM1 Power", RT5677_PWR_DIG2,
2838                 RT5677_PWR_PDM1_BIT, 0, NULL, 0),
2839         SND_SOC_DAPM_SUPPLY("PDM2 Power", RT5677_PWR_DIG2,
2840                 RT5677_PWR_PDM2_BIT, 0, NULL, 0),
2841
2842         SND_SOC_DAPM_MUX("PDM1 L Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM1_L_SFT,
2843                 1, &rt5677_pdm1_l_mux),
2844         SND_SOC_DAPM_MUX("PDM1 R Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM1_R_SFT,
2845                 1, &rt5677_pdm1_r_mux),
2846         SND_SOC_DAPM_MUX("PDM2 L Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM2_L_SFT,
2847                 1, &rt5677_pdm2_l_mux),
2848         SND_SOC_DAPM_MUX("PDM2 R Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM2_R_SFT,
2849                 1, &rt5677_pdm2_r_mux),
2850
2851         SND_SOC_DAPM_PGA_S("LOUT1 amp", 0, RT5677_PWR_ANLG1, RT5677_PWR_LO1_BIT,
2852                 0, NULL, 0),
2853         SND_SOC_DAPM_PGA_S("LOUT2 amp", 0, RT5677_PWR_ANLG1, RT5677_PWR_LO2_BIT,
2854                 0, NULL, 0),
2855         SND_SOC_DAPM_PGA_S("LOUT3 amp", 0, RT5677_PWR_ANLG1, RT5677_PWR_LO3_BIT,
2856                 0, NULL, 0),
2857
2858         SND_SOC_DAPM_PGA_S("LOUT1 vref", 1, SND_SOC_NOPM, 0, 0,
2859                 rt5677_vref_event, SND_SOC_DAPM_POST_PMU),
2860         SND_SOC_DAPM_PGA_S("LOUT2 vref", 1, SND_SOC_NOPM, 0, 0,
2861                 rt5677_vref_event, SND_SOC_DAPM_POST_PMU),
2862         SND_SOC_DAPM_PGA_S("LOUT3 vref", 1, SND_SOC_NOPM, 0, 0,
2863                 rt5677_vref_event, SND_SOC_DAPM_POST_PMU),
2864
2865         /* Output Lines */
2866         SND_SOC_DAPM_OUTPUT("LOUT1"),
2867         SND_SOC_DAPM_OUTPUT("LOUT2"),
2868         SND_SOC_DAPM_OUTPUT("LOUT3"),
2869         SND_SOC_DAPM_OUTPUT("PDM1L"),
2870         SND_SOC_DAPM_OUTPUT("PDM1R"),
2871         SND_SOC_DAPM_OUTPUT("PDM2L"),
2872         SND_SOC_DAPM_OUTPUT("PDM2R"),
2873
2874         SND_SOC_DAPM_POST("vref", rt5677_vref_event),
2875 };
2876
2877 static const struct snd_soc_dapm_route rt5677_dapm_routes[] = {
2878         { "Stereo1 DMIC Mux", NULL, "DMIC STO1 ASRC", can_use_asrc },
2879         { "Stereo2 DMIC Mux", NULL, "DMIC STO2 ASRC", can_use_asrc },
2880         { "Stereo3 DMIC Mux", NULL, "DMIC STO3 ASRC", can_use_asrc },
2881         { "Stereo4 DMIC Mux", NULL, "DMIC STO4 ASRC", can_use_asrc },
2882         { "Mono DMIC L Mux", NULL, "DMIC MONO L ASRC", can_use_asrc },
2883         { "Mono DMIC R Mux", NULL, "DMIC MONO R ASRC", can_use_asrc },
2884         { "I2S1", NULL, "I2S1 ASRC", can_use_asrc},
2885         { "I2S2", NULL, "I2S2 ASRC", can_use_asrc},
2886         { "I2S3", NULL, "I2S3 ASRC", can_use_asrc},
2887         { "I2S4", NULL, "I2S4 ASRC", can_use_asrc},
2888
2889         { "dac stereo1 filter", NULL, "DAC STO ASRC", is_using_asrc },
2890         { "dac mono2 left filter", NULL, "DAC MONO2 L ASRC", is_using_asrc },
2891         { "dac mono2 right filter", NULL, "DAC MONO2 R ASRC", is_using_asrc },
2892         { "dac mono3 left filter", NULL, "DAC MONO3 L ASRC", is_using_asrc },
2893         { "dac mono3 right filter", NULL, "DAC MONO3 R ASRC", is_using_asrc },
2894         { "dac mono4 left filter", NULL, "DAC MONO4 L ASRC", is_using_asrc },
2895         { "dac mono4 right filter", NULL, "DAC MONO4 R ASRC", is_using_asrc },
2896         { "adc stereo1 filter", NULL, "ADC STO1 ASRC", is_using_asrc },
2897         { "adc stereo2 filter", NULL, "ADC STO2 ASRC", is_using_asrc },
2898         { "adc stereo3 filter", NULL, "ADC STO3 ASRC", is_using_asrc },
2899         { "adc stereo4 filter", NULL, "ADC STO4 ASRC", is_using_asrc },
2900         { "adc mono left filter", NULL, "ADC MONO L ASRC", is_using_asrc },
2901         { "adc mono right filter", NULL, "ADC MONO R ASRC", is_using_asrc },
2902
2903         { "DMIC1", NULL, "DMIC L1" },
2904         { "DMIC1", NULL, "DMIC R1" },
2905         { "DMIC2", NULL, "DMIC L2" },
2906         { "DMIC2", NULL, "DMIC R2" },
2907         { "DMIC3", NULL, "DMIC L3" },
2908         { "DMIC3", NULL, "DMIC R3" },
2909         { "DMIC4", NULL, "DMIC L4" },
2910         { "DMIC4", NULL, "DMIC R4" },
2911
2912         { "DMIC L1", NULL, "DMIC CLK" },
2913         { "DMIC R1", NULL, "DMIC CLK" },
2914         { "DMIC L2", NULL, "DMIC CLK" },
2915         { "DMIC R2", NULL, "DMIC CLK" },
2916         { "DMIC L3", NULL, "DMIC CLK" },
2917         { "DMIC R3", NULL, "DMIC CLK" },
2918         { "DMIC L4", NULL, "DMIC CLK" },
2919         { "DMIC R4", NULL, "DMIC CLK" },
2920
2921         { "DMIC L1", NULL, "DMIC1 power" },
2922         { "DMIC R1", NULL, "DMIC1 power" },
2923         { "DMIC L3", NULL, "DMIC3 power" },
2924         { "DMIC R3", NULL, "DMIC3 power" },
2925         { "DMIC L4", NULL, "DMIC4 power" },
2926         { "DMIC R4", NULL, "DMIC4 power" },
2927
2928         { "BST1", NULL, "IN1P" },
2929         { "BST1", NULL, "IN1N" },
2930         { "BST2", NULL, "IN2P" },
2931         { "BST2", NULL, "IN2N" },
2932
2933         { "IN1P", NULL, "MICBIAS1" },
2934         { "IN1N", NULL, "MICBIAS1" },
2935         { "IN2P", NULL, "MICBIAS1" },
2936         { "IN2N", NULL, "MICBIAS1" },
2937
2938         { "ADC 1", NULL, "BST1" },
2939         { "ADC 1", NULL, "ADC 1 power" },
2940         { "ADC 1", NULL, "ADC1 clock" },
2941         { "ADC 2", NULL, "BST2" },
2942         { "ADC 2", NULL, "ADC 2 power" },
2943         { "ADC 2", NULL, "ADC2 clock" },
2944
2945         { "Stereo1 DMIC Mux", "DMIC1", "DMIC1" },
2946         { "Stereo1 DMIC Mux", "DMIC2", "DMIC2" },
2947         { "Stereo1 DMIC Mux", "DMIC3", "DMIC3" },
2948         { "Stereo1 DMIC Mux", "DMIC4", "DMIC4" },
2949
2950         { "Stereo2 DMIC Mux", "DMIC1", "DMIC1" },
2951         { "Stereo2 DMIC Mux", "DMIC2", "DMIC2" },
2952         { "Stereo2 DMIC Mux", "DMIC3", "DMIC3" },
2953         { "Stereo2 DMIC Mux", "DMIC4", "DMIC4" },
2954
2955         { "Stereo3 DMIC Mux", "DMIC1", "DMIC1" },
2956         { "Stereo3 DMIC Mux", "DMIC2", "DMIC2" },
2957         { "Stereo3 DMIC Mux", "DMIC3", "DMIC3" },
2958         { "Stereo3 DMIC Mux", "DMIC4", "DMIC4" },
2959
2960         { "Stereo4 DMIC Mux", "DMIC1", "DMIC1" },
2961         { "Stereo4 DMIC Mux", "DMIC2", "DMIC2" },
2962         { "Stereo4 DMIC Mux", "DMIC3", "DMIC3" },
2963         { "Stereo4 DMIC Mux", "DMIC4", "DMIC4" },
2964
2965         { "Mono DMIC L Mux", "DMIC1", "DMIC1" },
2966         { "Mono DMIC L Mux", "DMIC2", "DMIC2" },
2967         { "Mono DMIC L Mux", "DMIC3", "DMIC3" },
2968         { "Mono DMIC L Mux", "DMIC4", "DMIC4" },
2969
2970         { "Mono DMIC R Mux", "DMIC1", "DMIC1" },
2971         { "Mono DMIC R Mux", "DMIC2", "DMIC2" },
2972         { "Mono DMIC R Mux", "DMIC3", "DMIC3" },
2973         { "Mono DMIC R Mux", "DMIC4", "DMIC4" },
2974
2975         { "ADC 1_2", NULL, "ADC 1" },
2976         { "ADC 1_2", NULL, "ADC 2" },
2977
2978         { "Stereo1 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2979         { "Stereo1 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2980         { "Stereo1 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2981
2982         { "Stereo1 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2983         { "Stereo1 ADC2 Mux", "DMIC", "Stereo1 DMIC Mux" },
2984         { "Stereo1 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2985
2986         { "Stereo2 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2987         { "Stereo2 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2988         { "Stereo2 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2989
2990         { "Stereo2 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2991         { "Stereo2 ADC2 Mux", "DMIC", "Stereo2 DMIC Mux" },
2992         { "Stereo2 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2993
2994         { "Stereo3 ADC1 Mux", "DD MIX1", "DD1 MIX" },
2995         { "Stereo3 ADC1 Mux", "ADC1/2", "ADC 1_2" },
2996         { "Stereo3 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
2997
2998         { "Stereo3 ADC2 Mux", "DD MIX1", "DD1 MIX" },
2999         { "Stereo3 ADC2 Mux", "DMIC", "Stereo3 DMIC Mux" },
3000         { "Stereo3 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3001
3002         { "Stereo4 ADC1 Mux", "DD MIX1", "DD1 MIX" },
3003         { "Stereo4 ADC1 Mux", "ADC1/2", "ADC 1_2" },
3004         { "Stereo4 ADC1 Mux", "DD MIX2", "DD2 MIX" },
3005
3006         { "Stereo4 ADC2 Mux", "DD MIX1", "DD1 MIX" },
3007         { "Stereo4 ADC2 Mux", "DMIC", "Stereo3 DMIC Mux" },
3008         { "Stereo4 ADC2 Mux", "DD MIX2", "DD2 MIX" },
3009
3010         { "Mono ADC2 L Mux", "DD MIX1L", "DD1 MIXL" },
3011         { "Mono ADC2 L Mux", "DMIC", "Mono DMIC L Mux" },
3012         { "Mono ADC2 L Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
3013
3014         { "Mono ADC1 L Mux", "DD MIX1L", "DD1 MIXL" },
3015         { "Mono ADC1 L Mux", "ADC1", "ADC 1" },
3016         { "Mono ADC1 L Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
3017
3018         { "Mono ADC1 R Mux", "DD MIX1R", "DD1 MIXR" },
3019         { "Mono ADC1 R Mux", "ADC2", "ADC 2" },
3020         { "Mono ADC1 R Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
3021
3022         { "Mono ADC2 R Mux", "DD MIX1R", "DD1 MIXR" },
3023         { "Mono ADC2 R Mux", "DMIC", "Mono DMIC R Mux" },
3024         { "Mono ADC2 R Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
3025
3026         { "Sto1 ADC MIXL", "ADC1 Switch", "Stereo1 ADC1 Mux" },
3027         { "Sto1 ADC MIXL", "ADC2 Switch", "Stereo1 ADC2 Mux" },
3028         { "Sto1 ADC MIXR", "ADC1 Switch", "Stereo1 ADC1 Mux" },
3029         { "Sto1 ADC MIXR", "ADC2 Switch", "Stereo1 ADC2 Mux" },
3030
3031         { "Stereo1 ADC MIXL", NULL, "Sto1 ADC MIXL" },
3032         { "Stereo1 ADC MIXL", NULL, "adc stereo1 filter" },
3033         { "Stereo1 ADC MIXR", NULL, "Sto1 ADC MIXR" },
3034         { "Stereo1 ADC MIXR", NULL, "adc stereo1 filter" },
3035         { "adc stereo1 filter", NULL, "PLL1", is_sys_clk_from_pll },
3036
3037         { "Stereo1 ADC MIX", NULL, "Stereo1 ADC MIXL" },
3038         { "Stereo1 ADC MIX", NULL, "Stereo1 ADC MIXR" },
3039
3040         { "Sto2 ADC MIXL", "ADC1 Switch", "Stereo2 ADC1 Mux" },
3041         { "Sto2 ADC MIXL", "ADC2 Switch", "Stereo2 ADC2 Mux" },
3042         { "Sto2 ADC MIXR", "ADC1 Switch", "Stereo2 ADC1 Mux" },
3043         { "Sto2 ADC MIXR", "ADC2 Switch", "Stereo2 ADC2 Mux" },
3044
3045         { "Sto2 ADC LR MIX", NULL, "Sto2 ADC MIXL" },
3046         { "Sto2 ADC LR MIX", NULL, "Sto2 ADC MIXR" },
3047
3048         { "Stereo2 ADC LR Mux", "L", "Sto2 ADC MIXL" },
3049         { "Stereo2 ADC LR Mux", "LR", "Sto2 ADC LR MIX" },
3050
3051         { "Stereo2 ADC MIXL", NULL, "Stereo2 ADC LR Mux" },
3052         { "Stereo2 ADC MIXL", NULL, "adc stereo2 filter" },
3053         { "Stereo2 ADC MIXR", NULL, "Sto2 ADC MIXR" },
3054         { "Stereo2 ADC MIXR", NULL, "adc stereo2 filter" },
3055         { "adc stereo2 filter", NULL, "PLL1", is_sys_clk_from_pll },
3056
3057         { "Stereo2 ADC MIX", NULL, "Stereo2 ADC MIXL" },
3058         { "Stereo2 ADC MIX", NULL, "Stereo2 ADC MIXR" },
3059
3060         { "Sto3 ADC MIXL", "ADC1 Switch", "Stereo3 ADC1 Mux" },
3061         { "Sto3 ADC MIXL", "ADC2 Switch", "Stereo3 ADC2 Mux" },
3062         { "Sto3 ADC MIXR", "ADC1 Switch", "Stereo3 ADC1 Mux" },
3063         { "Sto3 ADC MIXR", "ADC2 Switch", "Stereo3 ADC2 Mux" },
3064
3065         { "Stereo3 ADC MIXL", NULL, "Sto3 ADC MIXL" },
3066         { "Stereo3 ADC MIXL", NULL, "adc stereo3 filter" },
3067         { "Stereo3 ADC MIXR", NULL, "Sto3 ADC MIXR" },
3068         { "Stereo3 ADC MIXR", NULL, "adc stereo3 filter" },
3069         { "adc stereo3 filter", NULL, "PLL1", is_sys_clk_from_pll },
3070
3071         { "Stereo3 ADC MIX", NULL, "Stereo3 ADC MIXL" },
3072         { "Stereo3 ADC MIX", NULL, "Stereo3 ADC MIXR" },
3073
3074         { "Sto4 ADC MIXL", "ADC1 Switch", "Stereo4 ADC1 Mux" },
3075         { "Sto4 ADC MIXL", "ADC2 Switch", "Stereo4 ADC2 Mux" },
3076         { "Sto4 ADC MIXR", "ADC1 Switch", "Stereo4 ADC1 Mux" },
3077         { "Sto4 ADC MIXR", "ADC2 Switch", "Stereo4 ADC2 Mux" },
3078
3079         { "Stereo4 ADC MIXL", NULL, "Sto4 ADC MIXL" },
3080         { "Stereo4 ADC MIXL", NULL, "adc stereo4 filter" },
3081         { "Stereo4 ADC MIXR", NULL, "Sto4 ADC MIXR" },
3082         { "Stereo4 ADC MIXR", NULL, "adc stereo4 filter" },
3083         { "adc stereo4 filter", NULL, "PLL1", is_sys_clk_from_pll },
3084
3085         { "Stereo4 ADC MIX", NULL, "Stereo4 ADC MIXL" },
3086         { "Stereo4 ADC MIX", NULL, "Stereo4 ADC MIXR" },
3087
3088         { "Mono ADC MIXL", "ADC1 Switch", "Mono ADC1 L Mux" },
3089         { "Mono ADC MIXL", "ADC2 Switch", "Mono ADC2 L Mux" },
3090         { "Mono ADC MIXL", NULL, "adc mono left filter" },
3091         { "adc mono left filter", NULL, "PLL1", is_sys_clk_from_pll },
3092
3093         { "Mono ADC MIXR", "ADC1 Switch", "Mono ADC1 R Mux" },
3094         { "Mono ADC MIXR", "ADC2 Switch", "Mono ADC2 R Mux" },
3095         { "Mono ADC MIXR", NULL, "adc mono right filter" },
3096         { "adc mono right filter", NULL, "PLL1", is_sys_clk_from_pll },
3097
3098         { "Mono ADC MIX", NULL, "Mono ADC MIXL" },
3099         { "Mono ADC MIX", NULL, "Mono ADC MIXR" },
3100
3101         { "VAD ADC Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
3102         { "VAD ADC Mux", "MONO ADC MIX L", "Mono ADC MIXL" },
3103         { "VAD ADC Mux", "MONO ADC MIX R", "Mono ADC MIXR" },
3104         { "VAD ADC Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
3105         { "VAD ADC Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
3106
3107         { "IF1 ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3108         { "IF1 ADC1 Mux", "OB01", "OB01 Bypass Mux" },
3109         { "IF1 ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
3110
3111         { "IF1 ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3112         { "IF1 ADC2 Mux", "OB23", "OB23 Bypass Mux" },
3113
3114         { "IF1 ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3115         { "IF1 ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
3116         { "IF1 ADC3 Mux", "OB45", "OB45" },
3117
3118         { "IF1 ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3119         { "IF1 ADC4 Mux", "OB67", "OB67" },
3120         { "IF1 ADC4 Mux", "OB01", "OB01 Bypass Mux" },
3121
3122         { "IF1 ADC1 Swap Mux", "L/R", "IF1 ADC1 Mux" },
3123         { "IF1 ADC1 Swap Mux", "R/L", "IF1 ADC1 Mux" },
3124         { "IF1 ADC1 Swap Mux", "L/L", "IF1 ADC1 Mux" },
3125         { "IF1 ADC1 Swap Mux", "R/R", "IF1 ADC1 Mux" },
3126
3127         { "IF1 ADC2 Swap Mux", "L/R", "IF1 ADC2 Mux" },
3128         { "IF1 ADC2 Swap Mux", "R/L", "IF1 ADC2 Mux" },
3129         { "IF1 ADC2 Swap Mux", "L/L", "IF1 ADC2 Mux" },
3130         { "IF1 ADC2 Swap Mux", "R/R", "IF1 ADC2 Mux" },
3131
3132         { "IF1 ADC3 Swap Mux", "L/R", "IF1 ADC3 Mux" },
3133         { "IF1 ADC3 Swap Mux", "R/L", "IF1 ADC3 Mux" },
3134         { "IF1 ADC3 Swap Mux", "L/L", "IF1 ADC3 Mux" },
3135         { "IF1 ADC3 Swap Mux", "R/R", "IF1 ADC3 Mux" },
3136
3137         { "IF1 ADC4 Swap Mux", "L/R", "IF1 ADC4 Mux" },
3138         { "IF1 ADC4 Swap Mux", "R/L", "IF1 ADC4 Mux" },
3139         { "IF1 ADC4 Swap Mux", "L/L", "IF1 ADC4 Mux" },
3140         { "IF1 ADC4 Swap Mux", "R/R", "IF1 ADC4 Mux" },
3141
3142         { "IF1 ADC", NULL, "IF1 ADC1 Swap Mux" },
3143         { "IF1 ADC", NULL, "IF1 ADC2 Swap Mux" },
3144         { "IF1 ADC", NULL, "IF1 ADC3 Swap Mux" },
3145         { "IF1 ADC", NULL, "IF1 ADC4 Swap Mux" },
3146
3147         { "IF1 ADC TDM Swap Mux", "1/2/3/4", "IF1 ADC" },
3148         { "IF1 ADC TDM Swap Mux", "2/1/3/4", "IF1 ADC" },
3149         { "IF1 ADC TDM Swap Mux", "2/3/1/4", "IF1 ADC" },
3150         { "IF1 ADC TDM Swap Mux", "4/1/2/3", "IF1 ADC" },
3151         { "IF1 ADC TDM Swap Mux", "1/3/2/4", "IF1 ADC" },
3152         { "IF1 ADC TDM Swap Mux", "1/4/2/3", "IF1 ADC" },
3153         { "IF1 ADC TDM Swap Mux", "3/1/2/4", "IF1 ADC" },
3154         { "IF1 ADC TDM Swap Mux", "3/4/1/2", "IF1 ADC" },
3155
3156         { "AIF1TX", NULL, "I2S1" },
3157         { "AIF1TX", NULL, "IF1 ADC TDM Swap Mux" },
3158
3159         { "IF2 ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3160         { "IF2 ADC1 Mux", "OB01", "OB01 Bypass Mux" },
3161         { "IF2 ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
3162
3163         { "IF2 ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3164         { "IF2 ADC2 Mux", "OB23", "OB23 Bypass Mux" },
3165
3166         { "IF2 ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3167         { "IF2 ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
3168         { "IF2 ADC3 Mux", "OB45", "OB45" },
3169
3170         { "IF2 ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3171         { "IF2 ADC4 Mux", "OB67", "OB67" },
3172         { "IF2 ADC4 Mux", "OB01", "OB01 Bypass Mux" },
3173
3174         { "IF2 ADC1 Swap Mux", "L/R", "IF2 ADC1 Mux" },
3175         { "IF2 ADC1 Swap Mux", "R/L", "IF2 ADC1 Mux" },
3176         { "IF2 ADC1 Swap Mux", "L/L", "IF2 ADC1 Mux" },
3177         { "IF2 ADC1 Swap Mux", "R/R", "IF2 ADC1 Mux" },
3178
3179         { "IF2 ADC2 Swap Mux", "L/R", "IF2 ADC2 Mux" },
3180         { "IF2 ADC2 Swap Mux", "R/L", "IF2 ADC2 Mux" },
3181         { "IF2 ADC2 Swap Mux", "L/L", "IF2 ADC2 Mux" },
3182         { "IF2 ADC2 Swap Mux", "R/R", "IF2 ADC2 Mux" },
3183
3184         { "IF2 ADC3 Swap Mux", "L/R", "IF2 ADC3 Mux" },
3185         { "IF2 ADC3 Swap Mux", "R/L", "IF2 ADC3 Mux" },
3186         { "IF2 ADC3 Swap Mux", "L/L", "IF2 ADC3 Mux" },
3187         { "IF2 ADC3 Swap Mux", "R/R", "IF2 ADC3 Mux" },
3188
3189         { "IF2 ADC4 Swap Mux", "L/R", "IF2 ADC4 Mux" },
3190         { "IF2 ADC4 Swap Mux", "R/L", "IF2 ADC4 Mux" },
3191         { "IF2 ADC4 Swap Mux", "L/L", "IF2 ADC4 Mux" },
3192         { "IF2 ADC4 Swap Mux", "R/R", "IF2 ADC4 Mux" },
3193
3194         { "IF2 ADC", NULL, "IF2 ADC1 Swap Mux" },
3195         { "IF2 ADC", NULL, "IF2 ADC2 Swap Mux" },
3196         { "IF2 ADC", NULL, "IF2 ADC3 Swap Mux" },
3197         { "IF2 ADC", NULL, "IF2 ADC4 Swap Mux" },
3198
3199         { "IF2 ADC TDM Swap Mux", "1/2/3/4", "IF2 ADC" },
3200         { "IF2 ADC TDM Swap Mux", "2/1/3/4", "IF2 ADC" },
3201         { "IF2 ADC TDM Swap Mux", "3/1/2/4", "IF2 ADC" },
3202         { "IF2 ADC TDM Swap Mux", "4/1/2/3", "IF2 ADC" },
3203         { "IF2 ADC TDM Swap Mux", "1/3/2/4", "IF2 ADC" },
3204         { "IF2 ADC TDM Swap Mux", "1/4/2/3", "IF2 ADC" },
3205         { "IF2 ADC TDM Swap Mux", "2/3/1/4", "IF2 ADC" },
3206         { "IF2 ADC TDM Swap Mux", "3/4/1/2", "IF2 ADC" },
3207
3208         { "AIF2TX", NULL, "I2S2" },
3209         { "AIF2TX", NULL, "IF2 ADC TDM Swap Mux" },
3210
3211         { "IF3 ADC Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3212         { "IF3 ADC Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3213         { "IF3 ADC Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3214         { "IF3 ADC Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3215         { "IF3 ADC Mux", "MONO ADC MIX", "Mono ADC MIX" },
3216         { "IF3 ADC Mux", "OB01", "OB01 Bypass Mux" },
3217         { "IF3 ADC Mux", "OB23", "OB23 Bypass Mux" },
3218         { "IF3 ADC Mux", "VAD ADC", "VAD ADC Mux" },
3219
3220         { "AIF3TX", NULL, "I2S3" },
3221         { "AIF3TX", NULL, "IF3 ADC Mux" },
3222
3223         { "IF4 ADC Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3224         { "IF4 ADC Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3225         { "IF4 ADC Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3226         { "IF4 ADC Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3227         { "IF4 ADC Mux", "MONO ADC MIX", "Mono ADC MIX" },
3228         { "IF4 ADC Mux", "OB01", "OB01 Bypass Mux" },
3229         { "IF4 ADC Mux", "OB23", "OB23 Bypass Mux" },
3230         { "IF4 ADC Mux", "VAD ADC", "VAD ADC Mux" },
3231
3232         { "AIF4TX", NULL, "I2S4" },
3233         { "AIF4TX", NULL, "IF4 ADC Mux" },
3234
3235         { "SLB ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3236         { "SLB ADC1 Mux", "OB01", "OB01 Bypass Mux" },
3237         { "SLB ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
3238
3239         { "SLB ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3240         { "SLB ADC2 Mux", "OB23", "OB23 Bypass Mux" },
3241
3242         { "SLB ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3243         { "SLB ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
3244         { "SLB ADC3 Mux", "OB45", "OB45" },
3245
3246         { "SLB ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3247         { "SLB ADC4 Mux", "OB67", "OB67" },
3248         { "SLB ADC4 Mux", "OB01", "OB01 Bypass Mux" },
3249
3250         { "SLBTX", NULL, "SLB" },
3251         { "SLBTX", NULL, "SLB ADC1 Mux" },
3252         { "SLBTX", NULL, "SLB ADC2 Mux" },
3253         { "SLBTX", NULL, "SLB ADC3 Mux" },
3254         { "SLBTX", NULL, "SLB ADC4 Mux" },
3255
3256         { "IB01 Mux", "IF1 DAC 01", "IF1 DAC01" },
3257         { "IB01 Mux", "IF2 DAC 01", "IF2 DAC01" },
3258         { "IB01 Mux", "SLB DAC 01", "SLB DAC01" },
3259         { "IB01 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3260         { "IB01 Mux", "VAD ADC/DAC1 FS", "DAC1 FS" },
3261
3262         { "IB01 Bypass Mux", "Bypass", "IB01 Mux" },
3263         { "IB01 Bypass Mux", "Pass SRC", "IB01 Mux" },
3264
3265         { "IB23 Mux", "IF1 DAC 23", "IF1 DAC23" },
3266         { "IB23 Mux", "IF2 DAC 23", "IF2 DAC23" },
3267         { "IB23 Mux", "SLB DAC 23", "SLB DAC23" },
3268         { "IB23 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3269         { "IB23 Mux", "DAC1 FS", "DAC1 FS" },
3270         { "IB23 Mux", "IF4 DAC", "IF4 DAC" },
3271
3272         { "IB23 Bypass Mux", "Bypass", "IB23 Mux" },
3273         { "IB23 Bypass Mux", "Pass SRC", "IB23 Mux" },
3274
3275         { "IB45 Mux", "IF1 DAC 45", "IF1 DAC45" },
3276         { "IB45 Mux", "IF2 DAC 45", "IF2 DAC45" },
3277         { "IB45 Mux", "SLB DAC 45", "SLB DAC45" },
3278         { "IB45 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3279         { "IB45 Mux", "IF3 DAC", "IF3 DAC" },
3280
3281         { "IB45 Bypass Mux", "Bypass", "IB45 Mux" },
3282         { "IB45 Bypass Mux", "Pass SRC", "IB45 Mux" },
3283
3284         { "IB6 Mux", "IF1 DAC 6", "IF1 DAC6" },
3285         { "IB6 Mux", "IF2 DAC 6", "IF2 DAC6" },
3286         { "IB6 Mux", "SLB DAC 6", "SLB DAC6" },
3287         { "IB6 Mux", "STO4 ADC MIX L", "Stereo4 ADC MIXL" },
3288         { "IB6 Mux", "IF4 DAC L", "IF4 DAC L" },
3289         { "IB6 Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
3290         { "IB6 Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
3291         { "IB6 Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
3292
3293         { "IB7 Mux", "IF1 DAC 7", "IF1 DAC7" },
3294         { "IB7 Mux", "IF2 DAC 7", "IF2 DAC7" },
3295         { "IB7 Mux", "SLB DAC 7", "SLB DAC7" },
3296         { "IB7 Mux", "STO4 ADC MIX R", "Stereo4 ADC MIXR" },
3297         { "IB7 Mux", "IF4 DAC R", "IF4 DAC R" },
3298         { "IB7 Mux", "STO1 ADC MIX R", "Stereo1 ADC MIXR" },
3299         { "IB7 Mux", "STO2 ADC MIX R", "Stereo2 ADC MIXR" },
3300         { "IB7 Mux", "STO3 ADC MIX R", "Stereo3 ADC MIXR" },
3301
3302         { "IB8 Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
3303         { "IB8 Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
3304         { "IB8 Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
3305         { "IB8 Mux", "STO4 ADC MIX L", "Stereo4 ADC MIXL" },
3306         { "IB8 Mux", "MONO ADC MIX L", "Mono ADC MIXL" },
3307         { "IB8 Mux", "DACL1 FS", "DAC1 MIXL" },
3308
3309         { "IB9 Mux", "STO1 ADC MIX R", "Stereo1 ADC MIXR" },
3310         { "IB9 Mux", "STO2 ADC MIX R", "Stereo2 ADC MIXR" },
3311         { "IB9 Mux", "STO3 ADC MIX R", "Stereo3 ADC MIXR" },
3312         { "IB9 Mux", "STO4 ADC MIX R", "Stereo4 ADC MIXR" },
3313         { "IB9 Mux", "MONO ADC MIX R", "Mono ADC MIXR" },
3314         { "IB9 Mux", "DACR1 FS", "DAC1 MIXR" },
3315         { "IB9 Mux", "DAC1 FS", "DAC1 FS" },
3316
3317         { "OB01 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3318         { "OB01 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3319         { "OB01 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3320         { "OB01 MIX", "IB6 Switch", "IB6 Mux" },
3321         { "OB01 MIX", "IB7 Switch", "IB7 Mux" },
3322         { "OB01 MIX", "IB8 Switch", "IB8 Mux" },
3323         { "OB01 MIX", "IB9 Switch", "IB9 Mux" },
3324
3325         { "OB23 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3326         { "OB23 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3327         { "OB23 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3328         { "OB23 MIX", "IB6 Switch", "IB6 Mux" },
3329         { "OB23 MIX", "IB7 Switch", "IB7 Mux" },
3330         { "OB23 MIX", "IB8 Switch", "IB8 Mux" },
3331         { "OB23 MIX", "IB9 Switch", "IB9 Mux" },
3332
3333         { "OB4 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3334         { "OB4 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3335         { "OB4 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3336         { "OB4 MIX", "IB6 Switch", "IB6 Mux" },
3337         { "OB4 MIX", "IB7 Switch", "IB7 Mux" },
3338         { "OB4 MIX", "IB8 Switch", "IB8 Mux" },
3339         { "OB4 MIX", "IB9 Switch", "IB9 Mux" },
3340
3341         { "OB5 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3342         { "OB5 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3343         { "OB5 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3344         { "OB5 MIX", "IB6 Switch", "IB6 Mux" },
3345         { "OB5 MIX", "IB7 Switch", "IB7 Mux" },
3346         { "OB5 MIX", "IB8 Switch", "IB8 Mux" },
3347         { "OB5 MIX", "IB9 Switch", "IB9 Mux" },
3348
3349         { "OB6 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3350         { "OB6 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3351         { "OB6 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3352         { "OB6 MIX", "IB6 Switch", "IB6 Mux" },
3353         { "OB6 MIX", "IB7 Switch", "IB7 Mux" },
3354         { "OB6 MIX", "IB8 Switch", "IB8 Mux" },
3355         { "OB6 MIX", "IB9 Switch", "IB9 Mux" },
3356
3357         { "OB7 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3358         { "OB7 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3359         { "OB7 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3360         { "OB7 MIX", "IB6 Switch", "IB6 Mux" },
3361         { "OB7 MIX", "IB7 Switch", "IB7 Mux" },
3362         { "OB7 MIX", "IB8 Switch", "IB8 Mux" },
3363         { "OB7 MIX", "IB9 Switch", "IB9 Mux" },
3364
3365         { "OB01 Bypass Mux", "Bypass", "OB01 MIX" },
3366         { "OB01 Bypass Mux", "Pass SRC", "OB01 MIX" },
3367         { "OB23 Bypass Mux", "Bypass", "OB23 MIX" },
3368         { "OB23 Bypass Mux", "Pass SRC", "OB23 MIX" },
3369
3370         { "OutBound2", NULL, "OB23 Bypass Mux" },
3371         { "OutBound3", NULL, "OB23 Bypass Mux" },
3372         { "OutBound4", NULL, "OB4 MIX" },
3373         { "OutBound5", NULL, "OB5 MIX" },
3374         { "OutBound6", NULL, "OB6 MIX" },
3375         { "OutBound7", NULL, "OB7 MIX" },
3376
3377         { "OB45", NULL, "OutBound4" },
3378         { "OB45", NULL, "OutBound5" },
3379         { "OB67", NULL, "OutBound6" },
3380         { "OB67", NULL, "OutBound7" },
3381
3382         { "IF1 DAC0", NULL, "AIF1RX" },
3383         { "IF1 DAC1", NULL, "AIF1RX" },
3384         { "IF1 DAC2", NULL, "AIF1RX" },
3385         { "IF1 DAC3", NULL, "AIF1RX" },
3386         { "IF1 DAC4", NULL, "AIF1RX" },
3387         { "IF1 DAC5", NULL, "AIF1RX" },
3388         { "IF1 DAC6", NULL, "AIF1RX" },
3389         { "IF1 DAC7", NULL, "AIF1RX" },
3390         { "IF1 DAC0", NULL, "I2S1" },
3391         { "IF1 DAC1", NULL, "I2S1" },
3392         { "IF1 DAC2", NULL, "I2S1" },
3393         { "IF1 DAC3", NULL, "I2S1" },
3394         { "IF1 DAC4", NULL, "I2S1" },
3395         { "IF1 DAC5", NULL, "I2S1" },
3396         { "IF1 DAC6", NULL, "I2S1" },
3397         { "IF1 DAC7", NULL, "I2S1" },
3398
3399         { "IF1 DAC0 Mux", "Slot0", "IF1 DAC0" },
3400         { "IF1 DAC0 Mux", "Slot1", "IF1 DAC1" },
3401         { "IF1 DAC0 Mux", "Slot2", "IF1 DAC2" },
3402         { "IF1 DAC0 Mux", "Slot3", "IF1 DAC3" },
3403         { "IF1 DAC0 Mux", "Slot4", "IF1 DAC4" },
3404         { "IF1 DAC0 Mux", "Slot5", "IF1 DAC5" },
3405         { "IF1 DAC0 Mux", "Slot6", "IF1 DAC6" },
3406         { "IF1 DAC0 Mux", "Slot7", "IF1 DAC7" },
3407
3408         { "IF1 DAC1 Mux", "Slot0", "IF1 DAC0" },
3409         { "IF1 DAC1 Mux", "Slot1", "IF1 DAC1" },
3410         { "IF1 DAC1 Mux", "Slot2", "IF1 DAC2" },
3411         { "IF1 DAC1 Mux", "Slot3", "IF1 DAC3" },
3412         { "IF1 DAC1 Mux", "Slot4", "IF1 DAC4" },
3413         { "IF1 DAC1 Mux", "Slot5", "IF1 DAC5" },
3414         { "IF1 DAC1 Mux", "Slot6", "IF1 DAC6" },
3415         { "IF1 DAC1 Mux", "Slot7", "IF1 DAC7" },
3416
3417         { "IF1 DAC2 Mux", "Slot0", "IF1 DAC0" },
3418         { "IF1 DAC2 Mux", "Slot1", "IF1 DAC1" },
3419         { "IF1 DAC2 Mux", "Slot2", "IF1 DAC2" },
3420         { "IF1 DAC2 Mux", "Slot3", "IF1 DAC3" },
3421         { "IF1 DAC2 Mux", "Slot4", "IF1 DAC4" },
3422         { "IF1 DAC2 Mux", "Slot5", "IF1 DAC5" },
3423         { "IF1 DAC2 Mux", "Slot6", "IF1 DAC6" },
3424         { "IF1 DAC2 Mux", "Slot7", "IF1 DAC7" },
3425
3426         { "IF1 DAC3 Mux", "Slot0", "IF1 DAC0" },
3427         { "IF1 DAC3 Mux", "Slot1", "IF1 DAC1" },
3428         { "IF1 DAC3 Mux", "Slot2", "IF1 DAC2" },
3429         { "IF1 DAC3 Mux", "Slot3", "IF1 DAC3" },
3430         { "IF1 DAC3 Mux", "Slot4", "IF1 DAC4" },
3431         { "IF1 DAC3 Mux", "Slot5", "IF1 DAC5" },
3432         { "IF1 DAC3 Mux", "Slot6", "IF1 DAC6" },
3433         { "IF1 DAC3 Mux", "Slot7", "IF1 DAC7" },
3434
3435         { "IF1 DAC4 Mux", "Slot0", "IF1 DAC0" },
3436         { "IF1 DAC4 Mux", "Slot1", "IF1 DAC1" },
3437         { "IF1 DAC4 Mux", "Slot2", "IF1 DAC2" },
3438         { "IF1 DAC4 Mux", "Slot3", "IF1 DAC3" },
3439         { "IF1 DAC4 Mux", "Slot4", "IF1 DAC4" },
3440         { "IF1 DAC4 Mux", "Slot5", "IF1 DAC5" },
3441         { "IF1 DAC4 Mux", "Slot6", "IF1 DAC6" },
3442         { "IF1 DAC4 Mux", "Slot7", "IF1 DAC7" },
3443
3444         { "IF1 DAC5 Mux", "Slot0", "IF1 DAC0" },
3445         { "IF1 DAC5 Mux", "Slot1", "IF1 DAC1" },
3446         { "IF1 DAC5 Mux", "Slot2", "IF1 DAC2" },
3447         { "IF1 DAC5 Mux", "Slot3", "IF1 DAC3" },
3448         { "IF1 DAC5 Mux", "Slot4", "IF1 DAC4" },
3449         { "IF1 DAC5 Mux", "Slot5", "IF1 DAC5" },
3450         { "IF1 DAC5 Mux", "Slot6", "IF1 DAC6" },
3451         { "IF1 DAC5 Mux", "Slot7", "IF1 DAC7" },
3452
3453         { "IF1 DAC6 Mux", "Slot0", "IF1 DAC0" },
3454         { "IF1 DAC6 Mux", "Slot1", "IF1 DAC1" },
3455         { "IF1 DAC6 Mux", "Slot2", "IF1 DAC2" },
3456         { "IF1 DAC6 Mux", "Slot3", "IF1 DAC3" },
3457         { "IF1 DAC6 Mux", "Slot4", "IF1 DAC4" },
3458         { "IF1 DAC6 Mux", "Slot5", "IF1 DAC5" },
3459         { "IF1 DAC6 Mux", "Slot6", "IF1 DAC6" },
3460         { "IF1 DAC6 Mux", "Slot7", "IF1 DAC7" },
3461
3462         { "IF1 DAC7 Mux", "Slot0", "IF1 DAC0" },
3463         { "IF1 DAC7 Mux", "Slot1", "IF1 DAC1" },
3464         { "IF1 DAC7 Mux", "Slot2", "IF1 DAC2" },
3465         { "IF1 DAC7 Mux", "Slot3", "IF1 DAC3" },
3466         { "IF1 DAC7 Mux", "Slot4", "IF1 DAC4" },
3467         { "IF1 DAC7 Mux", "Slot5", "IF1 DAC5" },
3468         { "IF1 DAC7 Mux", "Slot6", "IF1 DAC6" },
3469         { "IF1 DAC7 Mux", "Slot7", "IF1 DAC7" },
3470
3471         { "IF1 DAC01", NULL, "IF1 DAC0 Mux" },
3472         { "IF1 DAC01", NULL, "IF1 DAC1 Mux" },
3473         { "IF1 DAC23", NULL, "IF1 DAC2 Mux" },
3474         { "IF1 DAC23", NULL, "IF1 DAC3 Mux" },
3475         { "IF1 DAC45", NULL, "IF1 DAC4 Mux" },
3476         { "IF1 DAC45", NULL, "IF1 DAC5 Mux" },
3477         { "IF1 DAC67", NULL, "IF1 DAC6 Mux" },
3478         { "IF1 DAC67", NULL, "IF1 DAC7 Mux" },
3479
3480         { "IF2 DAC0", NULL, "AIF2RX" },
3481         { "IF2 DAC1", NULL, "AIF2RX" },
3482         { "IF2 DAC2", NULL, "AIF2RX" },
3483         { "IF2 DAC3", NULL, "AIF2RX" },
3484         { "IF2 DAC4", NULL, "AIF2RX" },
3485         { "IF2 DAC5", NULL, "AIF2RX" },
3486         { "IF2 DAC6", NULL, "AIF2RX" },
3487         { "IF2 DAC7", NULL, "AIF2RX" },
3488         { "IF2 DAC0", NULL, "I2S2" },
3489         { "IF2 DAC1", NULL, "I2S2" },
3490         { "IF2 DAC2", NULL, "I2S2" },
3491         { "IF2 DAC3", NULL, "I2S2" },
3492         { "IF2 DAC4", NULL, "I2S2" },
3493         { "IF2 DAC5", NULL, "I2S2" },
3494         { "IF2 DAC6", NULL, "I2S2" },
3495         { "IF2 DAC7", NULL, "I2S2" },
3496
3497         { "IF2 DAC0 Mux", "Slot0", "IF2 DAC0" },
3498         { "IF2 DAC0 Mux", "Slot1", "IF2 DAC1" },
3499         { "IF2 DAC0 Mux", "Slot2", "IF2 DAC2" },
3500         { "IF2 DAC0 Mux", "Slot3", "IF2 DAC3" },
3501         { "IF2 DAC0 Mux", "Slot4", "IF2 DAC4" },
3502         { "IF2 DAC0 Mux", "Slot5", "IF2 DAC5" },
3503         { "IF2 DAC0 Mux", "Slot6", "IF2 DAC6" },
3504         { "IF2 DAC0 Mux", "Slot7", "IF2 DAC7" },
3505
3506         { "IF2 DAC1 Mux", "Slot0", "IF2 DAC0" },
3507         { "IF2 DAC1 Mux", "Slot1", "IF2 DAC1" },
3508         { "IF2 DAC1 Mux", "Slot2", "IF2 DAC2" },
3509         { "IF2 DAC1 Mux", "Slot3", "IF2 DAC3" },
3510         { "IF2 DAC1 Mux", "Slot4", "IF2 DAC4" },
3511         { "IF2 DAC1 Mux", "Slot5", "IF2 DAC5" },
3512         { "IF2 DAC1 Mux", "Slot6", "IF2 DAC6" },
3513         { "IF2 DAC1 Mux", "Slot7", "IF2 DAC7" },
3514
3515         { "IF2 DAC2 Mux", "Slot0", "IF2 DAC0" },
3516         { "IF2 DAC2 Mux", "Slot1", "IF2 DAC1" },
3517         { "IF2 DAC2 Mux", "Slot2", "IF2 DAC2" },
3518         { "IF2 DAC2 Mux", "Slot3", "IF2 DAC3" },
3519         { "IF2 DAC2 Mux", "Slot4", "IF2 DAC4" },
3520         { "IF2 DAC2 Mux", "Slot5", "IF2 DAC5" },
3521         { "IF2 DAC2 Mux", "Slot6", "IF2 DAC6" },
3522         { "IF2 DAC2 Mux", "Slot7", "IF2 DAC7" },
3523
3524         { "IF2 DAC3 Mux", "Slot0", "IF2 DAC0" },
3525         { "IF2 DAC3 Mux", "Slot1", "IF2 DAC1" },
3526         { "IF2 DAC3 Mux", "Slot2", "IF2 DAC2" },
3527         { "IF2 DAC3 Mux", "Slot3", "IF2 DAC3" },
3528         { "IF2 DAC3 Mux", "Slot4", "IF2 DAC4" },
3529         { "IF2 DAC3 Mux", "Slot5", "IF2 DAC5" },
3530         { "IF2 DAC3 Mux", "Slot6", "IF2 DAC6" },
3531         { "IF2 DAC3 Mux", "Slot7", "IF2 DAC7" },
3532
3533         { "IF2 DAC4 Mux", "Slot0", "IF2 DAC0" },
3534         { "IF2 DAC4 Mux", "Slot1", "IF2 DAC1" },
3535         { "IF2 DAC4 Mux", "Slot2", "IF2 DAC2" },
3536         { "IF2 DAC4 Mux", "Slot3", "IF2 DAC3" },
3537         { "IF2 DAC4 Mux", "Slot4", "IF2 DAC4" },
3538         { "IF2 DAC4 Mux", "Slot5", "IF2 DAC5" },
3539         { "IF2 DAC4 Mux", "Slot6", "IF2 DAC6" },
3540         { "IF2 DAC4 Mux", "Slot7", "IF2 DAC7" },
3541
3542         { "IF2 DAC5 Mux", "Slot0", "IF2 DAC0" },
3543         { "IF2 DAC5 Mux", "Slot1", "IF2 DAC1" },
3544         { "IF2 DAC5 Mux", "Slot2", "IF2 DAC2" },
3545         { "IF2 DAC5 Mux", "Slot3", "IF2 DAC3" },
3546         { "IF2 DAC5 Mux", "Slot4", "IF2 DAC4" },
3547         { "IF2 DAC5 Mux", "Slot5", "IF2 DAC5" },
3548         { "IF2 DAC5 Mux", "Slot6", "IF2 DAC6" },
3549         { "IF2 DAC5 Mux", "Slot7", "IF2 DAC7" },
3550
3551         { "IF2 DAC6 Mux", "Slot0", "IF2 DAC0" },
3552         { "IF2 DAC6 Mux", "Slot1", "IF2 DAC1" },
3553         { "IF2 DAC6 Mux", "Slot2", "IF2 DAC2" },
3554         { "IF2 DAC6 Mux", "Slot3", "IF2 DAC3" },
3555         { "IF2 DAC6 Mux", "Slot4", "IF2 DAC4" },
3556         { "IF2 DAC6 Mux", "Slot5", "IF2 DAC5" },
3557         { "IF2 DAC6 Mux", "Slot6", "IF2 DAC6" },
3558         { "IF2 DAC6 Mux", "Slot7", "IF2 DAC7" },
3559
3560         { "IF2 DAC7 Mux", "Slot0", "IF2 DAC0" },
3561         { "IF2 DAC7 Mux", "Slot1", "IF2 DAC1" },
3562         { "IF2 DAC7 Mux", "Slot2", "IF2 DAC2" },
3563         { "IF2 DAC7 Mux", "Slot3", "IF2 DAC3" },
3564         { "IF2 DAC7 Mux", "Slot4", "IF2 DAC4" },
3565         { "IF2 DAC7 Mux", "Slot5", "IF2 DAC5" },
3566         { "IF2 DAC7 Mux", "Slot6", "IF2 DAC6" },
3567         { "IF2 DAC7 Mux", "Slot7", "IF2 DAC7" },
3568
3569         { "IF2 DAC01", NULL, "IF2 DAC0 Mux" },
3570         { "IF2 DAC01", NULL, "IF2 DAC1 Mux" },
3571         { "IF2 DAC23", NULL, "IF2 DAC2 Mux" },
3572         { "IF2 DAC23", NULL, "IF2 DAC3 Mux" },
3573         { "IF2 DAC45", NULL, "IF2 DAC4 Mux" },
3574         { "IF2 DAC45", NULL, "IF2 DAC5 Mux" },
3575         { "IF2 DAC67", NULL, "IF2 DAC6 Mux" },
3576         { "IF2 DAC67", NULL, "IF2 DAC7 Mux" },
3577
3578         { "IF3 DAC", NULL, "AIF3RX" },
3579         { "IF3 DAC", NULL, "I2S3" },
3580
3581         { "IF4 DAC", NULL, "AIF4RX" },
3582         { "IF4 DAC", NULL, "I2S4" },
3583
3584         { "IF3 DAC L", NULL, "IF3 DAC" },
3585         { "IF3 DAC R", NULL, "IF3 DAC" },
3586
3587         { "IF4 DAC L", NULL, "IF4 DAC" },
3588         { "IF4 DAC R", NULL, "IF4 DAC" },
3589
3590         { "SLB DAC0", NULL, "SLBRX" },
3591         { "SLB DAC1", NULL, "SLBRX" },
3592         { "SLB DAC2", NULL, "SLBRX" },
3593         { "SLB DAC3", NULL, "SLBRX" },
3594         { "SLB DAC4", NULL, "SLBRX" },
3595         { "SLB DAC5", NULL, "SLBRX" },
3596         { "SLB DAC6", NULL, "SLBRX" },
3597         { "SLB DAC7", NULL, "SLBRX" },
3598         { "SLB DAC0", NULL, "SLB" },
3599         { "SLB DAC1", NULL, "SLB" },
3600         { "SLB DAC2", NULL, "SLB" },
3601         { "SLB DAC3", NULL, "SLB" },
3602         { "SLB DAC4", NULL, "SLB" },
3603         { "SLB DAC5", NULL, "SLB" },
3604         { "SLB DAC6", NULL, "SLB" },
3605         { "SLB DAC7", NULL, "SLB" },
3606
3607         { "SLB DAC01", NULL, "SLB DAC0" },
3608         { "SLB DAC01", NULL, "SLB DAC1" },
3609         { "SLB DAC23", NULL, "SLB DAC2" },
3610         { "SLB DAC23", NULL, "SLB DAC3" },
3611         { "SLB DAC45", NULL, "SLB DAC4" },
3612         { "SLB DAC45", NULL, "SLB DAC5" },
3613         { "SLB DAC67", NULL, "SLB DAC6" },
3614         { "SLB DAC67", NULL, "SLB DAC7" },
3615
3616         { "ADDA1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3617         { "ADDA1 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3618         { "ADDA1 Mux", "OB 67", "OB67" },
3619
3620         { "DAC1 Mux", "IF1 DAC 01", "IF1 DAC01" },
3621         { "DAC1 Mux", "IF2 DAC 01", "IF2 DAC01" },
3622         { "DAC1 Mux", "IF3 DAC LR", "IF3 DAC" },
3623         { "DAC1 Mux", "IF4 DAC LR", "IF4 DAC" },
3624         { "DAC1 Mux", "SLB DAC 01", "SLB DAC01" },
3625         { "DAC1 Mux", "OB 01", "OB01 Bypass Mux" },
3626
3627         { "DAC1 MIXL", "Stereo ADC Switch", "ADDA1 Mux" },
3628         { "DAC1 MIXL", "DAC1 Switch", "DAC1 Mux" },
3629         { "DAC1 MIXR", "Stereo ADC Switch", "ADDA1 Mux" },
3630         { "DAC1 MIXR", "DAC1 Switch", "DAC1 Mux" },
3631
3632         { "DAC1 FS", NULL, "DAC1 MIXL" },
3633         { "DAC1 FS", NULL, "DAC1 MIXR" },
3634
3635         { "DAC2 L Mux", "IF1 DAC 2", "IF1 DAC2" },
3636         { "DAC2 L Mux", "IF2 DAC 2", "IF2 DAC2" },
3637         { "DAC2 L Mux", "IF3 DAC L", "IF3 DAC L" },
3638         { "DAC2 L Mux", "IF4 DAC L", "IF4 DAC L" },
3639         { "DAC2 L Mux", "SLB DAC 2", "SLB DAC2" },
3640         { "DAC2 L Mux", "OB 2", "OutBound2" },
3641
3642         { "DAC2 R Mux", "IF1 DAC 3", "IF1 DAC3" },
3643         { "DAC2 R Mux", "IF2 DAC 3", "IF2 DAC3" },
3644         { "DAC2 R Mux", "IF3 DAC R", "IF3 DAC R" },
3645         { "DAC2 R Mux", "IF4 DAC R", "IF4 DAC R" },
3646         { "DAC2 R Mux", "SLB DAC 3", "SLB DAC3" },
3647         { "DAC2 R Mux", "OB 3", "OutBound3" },
3648         { "DAC2 R Mux", "Haptic Generator", "Haptic Generator" },
3649         { "DAC2 R Mux", "VAD ADC", "VAD ADC Mux" },
3650
3651         { "DAC3 L Mux", "IF1 DAC 4", "IF1 DAC4" },
3652         { "DAC3 L Mux", "IF2 DAC 4", "IF2 DAC4" },
3653         { "DAC3 L Mux", "IF3 DAC L", "IF3 DAC L" },
3654         { "DAC3 L Mux", "IF4 DAC L", "IF4 DAC L" },
3655         { "DAC3 L Mux", "SLB DAC 4", "SLB DAC4" },
3656         { "DAC3 L Mux", "OB 4", "OutBound4" },
3657
3658         { "DAC3 R Mux", "IF1 DAC 5", "IF1 DAC4" },
3659         { "DAC3 R Mux", "IF2 DAC 5", "IF2 DAC4" },
3660         { "DAC3 R Mux", "IF3 DAC R", "IF3 DAC R" },
3661         { "DAC3 R Mux", "IF4 DAC R", "IF4 DAC R" },
3662         { "DAC3 R Mux", "SLB DAC 5", "SLB DAC5" },
3663         { "DAC3 R Mux", "OB 5", "OutBound5" },
3664
3665         { "DAC4 L Mux", "IF1 DAC 6", "IF1 DAC6" },
3666         { "DAC4 L Mux", "IF2 DAC 6", "IF2 DAC6" },
3667         { "DAC4 L Mux", "IF3 DAC L", "IF3 DAC L" },
3668         { "DAC4 L Mux", "IF4 DAC L", "IF4 DAC L" },
3669         { "DAC4 L Mux", "SLB DAC 6", "SLB DAC6" },
3670         { "DAC4 L Mux", "OB 6", "OutBound6" },
3671
3672         { "DAC4 R Mux", "IF1 DAC 7", "IF1 DAC7" },
3673         { "DAC4 R Mux", "IF2 DAC 7", "IF2 DAC7" },
3674         { "DAC4 R Mux", "IF3 DAC R", "IF3 DAC R" },
3675         { "DAC4 R Mux", "IF4 DAC R", "IF4 DAC R" },
3676         { "DAC4 R Mux", "SLB DAC 7", "SLB DAC7" },
3677         { "DAC4 R Mux", "OB 7", "OutBound7" },
3678
3679         { "Sidetone Mux", "DMIC1 L", "DMIC L1" },
3680         { "Sidetone Mux", "DMIC2 L", "DMIC L2" },
3681         { "Sidetone Mux", "DMIC3 L", "DMIC L3" },
3682         { "Sidetone Mux", "DMIC4 L", "DMIC L4" },
3683         { "Sidetone Mux", "ADC1", "ADC 1" },
3684         { "Sidetone Mux", "ADC2", "ADC 2" },
3685         { "Sidetone Mux", NULL, "Sidetone Power" },
3686
3687         { "Stereo DAC MIXL", "ST L Switch", "Sidetone Mux" },
3688         { "Stereo DAC MIXL", "DAC1 L Switch", "DAC1 MIXL" },
3689         { "Stereo DAC MIXL", "DAC2 L Switch", "DAC2 L Mux" },
3690         { "Stereo DAC MIXL", "DAC1 R Switch", "DAC1 MIXR" },
3691         { "Stereo DAC MIXL", NULL, "dac stereo1 filter" },
3692         { "Stereo DAC MIXR", "ST R Switch", "Sidetone Mux" },
3693         { "Stereo DAC MIXR", "DAC1 R Switch", "DAC1 MIXR" },
3694         { "Stereo DAC MIXR", "DAC2 R Switch", "DAC2 R Mux" },
3695         { "Stereo DAC MIXR", "DAC1 L Switch", "DAC1 MIXL" },
3696         { "Stereo DAC MIXR", NULL, "dac stereo1 filter" },
3697         { "dac stereo1 filter", NULL, "PLL1", is_sys_clk_from_pll },
3698
3699         { "Mono DAC MIXL", "ST L Switch", "Sidetone Mux" },
3700         { "Mono DAC MIXL", "DAC1 L Switch", "DAC1 MIXL" },
3701         { "Mono DAC MIXL", "DAC2 L Switch", "DAC2 L Mux" },
3702         { "Mono DAC MIXL", "DAC2 R Switch", "DAC2 R Mux" },
3703         { "Mono DAC MIXL", NULL, "dac mono2 left filter" },
3704         { "dac mono2 left filter", NULL, "PLL1", is_sys_clk_from_pll },
3705         { "Mono DAC MIXR", "ST R Switch", "Sidetone Mux" },
3706         { "Mono DAC MIXR", "DAC1 R Switch", "DAC1 MIXR" },
3707         { "Mono DAC MIXR", "DAC2 R Switch", "DAC2 R Mux" },
3708         { "Mono DAC MIXR", "DAC2 L Switch", "DAC2 L Mux" },
3709         { "Mono DAC MIXR", NULL, "dac mono2 right filter" },
3710         { "dac mono2 right filter", NULL, "PLL1", is_sys_clk_from_pll },
3711
3712         { "DD1 MIXL", "Sto DAC Mix L Switch", "Stereo DAC MIXL" },
3713         { "DD1 MIXL", "Mono DAC Mix L Switch", "Mono DAC MIXL" },
3714         { "DD1 MIXL", "DAC3 L Switch", "DAC3 L Mux" },
3715         { "DD1 MIXL", "DAC3 R Switch", "DAC3 R Mux" },
3716         { "DD1 MIXL", NULL, "dac mono3 left filter" },
3717         { "dac mono3 left filter", NULL, "PLL1", is_sys_clk_from_pll },
3718         { "DD1 MIXR", "Sto DAC Mix R Switch", "Stereo DAC MIXR" },
3719         { "DD1 MIXR", "Mono DAC Mix R Switch", "Mono DAC MIXR" },
3720         { "DD1 MIXR", "DAC3 L Switch", "DAC3 L Mux" },
3721         { "DD1 MIXR", "DAC3 R Switch", "DAC3 R Mux" },
3722         { "DD1 MIXR", NULL, "dac mono3 right filter" },
3723         { "dac mono3 right filter", NULL, "PLL1", is_sys_clk_from_pll },
3724
3725         { "DD2 MIXL", "Sto DAC Mix L Switch", "Stereo DAC MIXL" },
3726         { "DD2 MIXL", "Mono DAC Mix L Switch", "Mono DAC MIXL" },
3727         { "DD2 MIXL", "DAC4 L Switch", "DAC4 L Mux" },
3728         { "DD2 MIXL", "DAC4 R Switch", "DAC4 R Mux" },
3729         { "DD2 MIXL", NULL, "dac mono4 left filter" },
3730         { "dac mono4 left filter", NULL, "PLL1", is_sys_clk_from_pll },
3731         { "DD2 MIXR", "Sto DAC Mix R Switch", "Stereo DAC MIXR" },
3732         { "DD2 MIXR", "Mono DAC Mix R Switch", "Mono DAC MIXR" },
3733         { "DD2 MIXR", "DAC4 L Switch", "DAC4 L Mux" },
3734         { "DD2 MIXR", "DAC4 R Switch", "DAC4 R Mux" },
3735         { "DD2 MIXR", NULL, "dac mono4 right filter" },
3736         { "dac mono4 right filter", NULL, "PLL1", is_sys_clk_from_pll },
3737
3738         { "Stereo DAC MIX", NULL, "Stereo DAC MIXL" },
3739         { "Stereo DAC MIX", NULL, "Stereo DAC MIXR" },
3740         { "Mono DAC MIX", NULL, "Mono DAC MIXL" },
3741         { "Mono DAC MIX", NULL, "Mono DAC MIXR" },
3742         { "DD1 MIX", NULL, "DD1 MIXL" },
3743         { "DD1 MIX", NULL, "DD1 MIXR" },
3744         { "DD2 MIX", NULL, "DD2 MIXL" },
3745         { "DD2 MIX", NULL, "DD2 MIXR" },
3746
3747         { "DAC12 SRC Mux", "STO1 DAC MIX", "Stereo DAC MIX" },
3748         { "DAC12 SRC Mux", "MONO DAC MIX", "Mono DAC MIX" },
3749         { "DAC12 SRC Mux", "DD MIX1", "DD1 MIX" },
3750         { "DAC12 SRC Mux", "DD MIX2", "DD2 MIX" },
3751
3752         { "DAC3 SRC Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
3753         { "DAC3 SRC Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
3754         { "DAC3 SRC Mux", "DD MIX1L", "DD1 MIXL" },
3755         { "DAC3 SRC Mux", "DD MIX2L", "DD2 MIXL" },
3756
3757         { "DAC 1", NULL, "DAC12 SRC Mux" },
3758         { "DAC 2", NULL, "DAC12 SRC Mux" },
3759         { "DAC 3", NULL, "DAC3 SRC Mux" },
3760
3761         { "PDM1 L Mux", "STO1 DAC MIX", "Stereo DAC MIXL" },
3762         { "PDM1 L Mux", "MONO DAC MIX", "Mono DAC MIXL" },
3763         { "PDM1 L Mux", "DD MIX1", "DD1 MIXL" },
3764         { "PDM1 L Mux", "DD MIX2", "DD2 MIXL" },
3765         { "PDM1 L Mux", NULL, "PDM1 Power" },
3766         { "PDM1 R Mux", "STO1 DAC MIX", "Stereo DAC MIXR" },
3767         { "PDM1 R Mux", "MONO DAC MIX", "Mono DAC MIXR" },
3768         { "PDM1 R Mux", "DD MIX1", "DD1 MIXR" },
3769         { "PDM1 R Mux", "DD MIX2", "DD2 MIXR" },
3770         { "PDM1 R Mux", NULL, "PDM1 Power" },
3771         { "PDM2 L Mux", "STO1 DAC MIX", "Stereo DAC MIXL" },
3772         { "PDM2 L Mux", "MONO DAC MIX", "Mono DAC MIXL" },
3773         { "PDM2 L Mux", "DD MIX1", "DD1 MIXL" },
3774         { "PDM2 L Mux", "DD MIX2", "DD2 MIXL" },
3775         { "PDM2 L Mux", NULL, "PDM2 Power" },
3776         { "PDM2 R Mux", "STO1 DAC MIX", "Stereo DAC MIXR" },
3777         { "PDM2 R Mux", "MONO DAC MIX", "Mono DAC MIXR" },
3778         { "PDM2 R Mux", "DD MIX1", "DD1 MIXR" },
3779         { "PDM2 R Mux", "DD MIX1", "DD2 MIXR" },
3780         { "PDM2 R Mux", NULL, "PDM2 Power" },
3781
3782         { "LOUT1 amp", NULL, "DAC 1" },
3783         { "LOUT2 amp", NULL, "DAC 2" },
3784         { "LOUT3 amp", NULL, "DAC 3" },
3785
3786         { "LOUT1 vref", NULL, "LOUT1 amp" },
3787         { "LOUT2 vref", NULL, "LOUT2 amp" },
3788         { "LOUT3 vref", NULL, "LOUT3 amp" },
3789
3790         { "LOUT1", NULL, "LOUT1 vref" },
3791         { "LOUT2", NULL, "LOUT2 vref" },
3792         { "LOUT3", NULL, "LOUT3 vref" },
3793
3794         { "PDM1L", NULL, "PDM1 L Mux" },
3795         { "PDM1R", NULL, "PDM1 R Mux" },
3796         { "PDM2L", NULL, "PDM2 L Mux" },
3797         { "PDM2R", NULL, "PDM2 R Mux" },
3798 };
3799
3800 static const struct snd_soc_dapm_route rt5677_dmic2_clk_1[] = {
3801         { "DMIC L2", NULL, "DMIC1 power" },
3802         { "DMIC R2", NULL, "DMIC1 power" },
3803 };
3804
3805 static const struct snd_soc_dapm_route rt5677_dmic2_clk_2[] = {
3806         { "DMIC L2", NULL, "DMIC2 power" },
3807         { "DMIC R2", NULL, "DMIC2 power" },
3808 };
3809
3810 static int rt5677_hw_params(struct snd_pcm_substream *substream,
3811         struct snd_pcm_hw_params *params, struct snd_soc_dai *dai)
3812 {
3813         struct snd_soc_codec *codec = dai->codec;
3814         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3815         unsigned int val_len = 0, val_clk, mask_clk;
3816         int pre_div, bclk_ms, frame_size;
3817
3818         rt5677->lrck[dai->id] = params_rate(params);
3819         pre_div = rl6231_get_clk_info(rt5677->sysclk, rt5677->lrck[dai->id]);
3820         if (pre_div < 0) {
3821                 dev_err(codec->dev, "Unsupported clock setting: sysclk=%dHz lrck=%dHz\n",
3822                         rt5677->sysclk, rt5677->lrck[dai->id]);
3823                 return -EINVAL;
3824         }
3825         frame_size = snd_soc_params_to_frame_size(params);
3826         if (frame_size < 0) {
3827                 dev_err(codec->dev, "Unsupported frame size: %d\n", frame_size);
3828                 return -EINVAL;
3829         }
3830         bclk_ms = frame_size > 32;
3831         rt5677->bclk[dai->id] = rt5677->lrck[dai->id] * (32 << bclk_ms);
3832
3833         dev_dbg(dai->dev, "bclk is %dHz and lrck is %dHz\n",
3834                 rt5677->bclk[dai->id], rt5677->lrck[dai->id]);
3835         dev_dbg(dai->dev, "bclk_ms is %d and pre_div is %d for iis %d\n",
3836                                 bclk_ms, pre_div, dai->id);
3837
3838         switch (params_width(params)) {
3839         case 16:
3840                 break;
3841         case 20:
3842                 val_len |= RT5677_I2S_DL_20;
3843                 break;
3844         case 24:
3845                 val_len |= RT5677_I2S_DL_24;
3846                 break;
3847         case 8:
3848                 val_len |= RT5677_I2S_DL_8;
3849                 break;
3850         default:
3851                 return -EINVAL;
3852         }
3853
3854         switch (dai->id) {
3855         case RT5677_AIF1:
3856                 mask_clk = RT5677_I2S_PD1_MASK;
3857                 val_clk = pre_div << RT5677_I2S_PD1_SFT;
3858                 regmap_update_bits(rt5677->regmap, RT5677_I2S1_SDP,
3859                         RT5677_I2S_DL_MASK, val_len);
3860                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
3861                         mask_clk, val_clk);
3862                 break;
3863         case RT5677_AIF2:
3864                 mask_clk = RT5677_I2S_PD2_MASK;
3865                 val_clk = pre_div << RT5677_I2S_PD2_SFT;
3866                 regmap_update_bits(rt5677->regmap, RT5677_I2S2_SDP,
3867                         RT5677_I2S_DL_MASK, val_len);
3868                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
3869                         mask_clk, val_clk);
3870                 break;
3871         case RT5677_AIF3:
3872                 mask_clk = RT5677_I2S_BCLK_MS3_MASK | RT5677_I2S_PD3_MASK;
3873                 val_clk = bclk_ms << RT5677_I2S_BCLK_MS3_SFT |
3874                         pre_div << RT5677_I2S_PD3_SFT;
3875                 regmap_update_bits(rt5677->regmap, RT5677_I2S3_SDP,
3876                         RT5677_I2S_DL_MASK, val_len);
3877                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
3878                         mask_clk, val_clk);
3879                 break;
3880         case RT5677_AIF4:
3881                 mask_clk = RT5677_I2S_BCLK_MS4_MASK | RT5677_I2S_PD4_MASK;
3882                 val_clk = bclk_ms << RT5677_I2S_BCLK_MS4_SFT |
3883                         pre_div << RT5677_I2S_PD4_SFT;
3884                 regmap_update_bits(rt5677->regmap, RT5677_I2S4_SDP,
3885                         RT5677_I2S_DL_MASK, val_len);
3886                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
3887                         mask_clk, val_clk);
3888                 break;
3889         default:
3890                 break;
3891         }
3892
3893         return 0;
3894 }
3895
3896 static int rt5677_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
3897 {
3898         struct snd_soc_codec *codec = dai->codec;
3899         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3900         unsigned int reg_val = 0;
3901
3902         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
3903         case SND_SOC_DAIFMT_CBM_CFM:
3904                 rt5677->master[dai->id] = 1;
3905                 break;
3906         case SND_SOC_DAIFMT_CBS_CFS:
3907                 reg_val |= RT5677_I2S_MS_S;
3908                 rt5677->master[dai->id] = 0;
3909                 break;
3910         default:
3911                 return -EINVAL;
3912         }
3913
3914         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
3915         case SND_SOC_DAIFMT_NB_NF:
3916                 break;
3917         case SND_SOC_DAIFMT_IB_NF:
3918                 reg_val |= RT5677_I2S_BP_INV;
3919                 break;
3920         default:
3921                 return -EINVAL;
3922         }
3923
3924         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
3925         case SND_SOC_DAIFMT_I2S:
3926                 break;
3927         case SND_SOC_DAIFMT_LEFT_J:
3928                 reg_val |= RT5677_I2S_DF_LEFT;
3929                 break;
3930         case SND_SOC_DAIFMT_DSP_A:
3931                 reg_val |= RT5677_I2S_DF_PCM_A;
3932                 break;
3933         case SND_SOC_DAIFMT_DSP_B:
3934                 reg_val |= RT5677_I2S_DF_PCM_B;
3935                 break;
3936         default:
3937                 return -EINVAL;
3938         }
3939
3940         switch (dai->id) {
3941         case RT5677_AIF1:
3942                 regmap_update_bits(rt5677->regmap, RT5677_I2S1_SDP,
3943                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
3944                         RT5677_I2S_DF_MASK, reg_val);
3945                 break;
3946         case RT5677_AIF2:
3947                 regmap_update_bits(rt5677->regmap, RT5677_I2S2_SDP,
3948                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
3949                         RT5677_I2S_DF_MASK, reg_val);
3950                 break;
3951         case RT5677_AIF3:
3952                 regmap_update_bits(rt5677->regmap, RT5677_I2S3_SDP,
3953                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
3954                         RT5677_I2S_DF_MASK, reg_val);
3955                 break;
3956         case RT5677_AIF4:
3957                 regmap_update_bits(rt5677->regmap, RT5677_I2S4_SDP,
3958                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
3959                         RT5677_I2S_DF_MASK, reg_val);
3960                 break;
3961         default:
3962                 break;
3963         }
3964
3965
3966         return 0;
3967 }
3968
3969 static int rt5677_set_dai_sysclk(struct snd_soc_dai *dai,
3970                 int clk_id, unsigned int freq, int dir)
3971 {
3972         struct snd_soc_codec *codec = dai->codec;
3973         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
3974         unsigned int reg_val = 0;
3975
3976         if (freq == rt5677->sysclk && clk_id == rt5677->sysclk_src)
3977                 return 0;
3978
3979         switch (clk_id) {
3980         case RT5677_SCLK_S_MCLK:
3981                 reg_val |= RT5677_SCLK_SRC_MCLK;
3982                 break;
3983         case RT5677_SCLK_S_PLL1:
3984                 reg_val |= RT5677_SCLK_SRC_PLL1;
3985                 break;
3986         case RT5677_SCLK_S_RCCLK:
3987                 reg_val |= RT5677_SCLK_SRC_RCCLK;
3988                 break;
3989         default:
3990                 dev_err(codec->dev, "Invalid clock id (%d)\n", clk_id);
3991                 return -EINVAL;
3992         }
3993         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
3994                 RT5677_SCLK_SRC_MASK, reg_val);
3995         rt5677->sysclk = freq;
3996         rt5677->sysclk_src = clk_id;
3997
3998         dev_dbg(dai->dev, "Sysclk is %dHz and clock id is %d\n", freq, clk_id);
3999
4000         return 0;
4001 }
4002
4003 /**
4004  * rt5677_pll_calc - Calcualte PLL M/N/K code.
4005  * @freq_in: external clock provided to codec.
4006  * @freq_out: target clock which codec works on.
4007  * @pll_code: Pointer to structure with M, N, K, bypass K and bypass M flag.
4008  *
4009  * Calcualte M/N/K code and bypass K/M flag to configure PLL for codec.
4010  *
4011  * Returns 0 for success or negative error code.
4012  */
4013 static int rt5677_pll_calc(const unsigned int freq_in,
4014         const unsigned int freq_out, struct rl6231_pll_code *pll_code)
4015 {
4016         if (RT5677_PLL_INP_MIN > freq_in)
4017                 return -EINVAL;
4018
4019         return rl6231_pll_calc(freq_in, freq_out, pll_code);
4020 }
4021
4022 static int rt5677_set_dai_pll(struct snd_soc_dai *dai, int pll_id, int source,
4023                         unsigned int freq_in, unsigned int freq_out)
4024 {
4025         struct snd_soc_codec *codec = dai->codec;
4026         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4027         struct rl6231_pll_code pll_code;
4028         int ret;
4029
4030         if (source == rt5677->pll_src && freq_in == rt5677->pll_in &&
4031             freq_out == rt5677->pll_out)
4032                 return 0;
4033
4034         if (!freq_in || !freq_out) {
4035                 dev_dbg(codec->dev, "PLL disabled\n");
4036
4037                 rt5677->pll_in = 0;
4038                 rt5677->pll_out = 0;
4039                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4040                         RT5677_SCLK_SRC_MASK, RT5677_SCLK_SRC_MCLK);
4041                 return 0;
4042         }
4043
4044         switch (source) {
4045         case RT5677_PLL1_S_MCLK:
4046                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4047                         RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_MCLK);
4048                 break;
4049         case RT5677_PLL1_S_BCLK1:
4050         case RT5677_PLL1_S_BCLK2:
4051         case RT5677_PLL1_S_BCLK3:
4052         case RT5677_PLL1_S_BCLK4:
4053                 switch (dai->id) {
4054                 case RT5677_AIF1:
4055                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4056                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK1);
4057                         break;
4058                 case RT5677_AIF2:
4059                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4060                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK2);
4061                         break;
4062                 case RT5677_AIF3:
4063                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4064                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK3);
4065                         break;
4066                 case RT5677_AIF4:
4067                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4068                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK4);
4069                         break;
4070                 default:
4071                         break;
4072                 }
4073                 break;
4074         default:
4075                 dev_err(codec->dev, "Unknown PLL source %d\n", source);
4076                 return -EINVAL;
4077         }
4078
4079         ret = rt5677_pll_calc(freq_in, freq_out, &pll_code);
4080         if (ret < 0) {
4081                 dev_err(codec->dev, "Unsupport input clock %d\n", freq_in);
4082                 return ret;
4083         }
4084
4085         dev_dbg(codec->dev, "m_bypass=%d m=%d n=%d k=%d\n",
4086                 pll_code.m_bp, (pll_code.m_bp ? 0 : pll_code.m_code),
4087                 pll_code.n_code, pll_code.k_code);
4088
4089         regmap_write(rt5677->regmap, RT5677_PLL1_CTRL1,
4090                 pll_code.n_code << RT5677_PLL_N_SFT | pll_code.k_code);
4091         regmap_write(rt5677->regmap, RT5677_PLL1_CTRL2,
4092                 (pll_code.m_bp ? 0 : pll_code.m_code) << RT5677_PLL_M_SFT |
4093                 pll_code.m_bp << RT5677_PLL_M_BP_SFT);
4094
4095         rt5677->pll_in = freq_in;
4096         rt5677->pll_out = freq_out;
4097         rt5677->pll_src = source;
4098
4099         return 0;
4100 }
4101
4102 static int rt5677_set_tdm_slot(struct snd_soc_dai *dai, unsigned int tx_mask,
4103                         unsigned int rx_mask, int slots, int slot_width)
4104 {
4105         struct snd_soc_codec *codec = dai->codec;
4106         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4107         unsigned int val = 0, slot_width_25 = 0;
4108
4109         if (rx_mask || tx_mask)
4110                 val |= (1 << 12);
4111
4112         switch (slots) {
4113         case 4:
4114                 val |= (1 << 10);
4115                 break;
4116         case 6:
4117                 val |= (2 << 10);
4118                 break;
4119         case 8:
4120                 val |= (3 << 10);
4121                 break;
4122         case 2:
4123         default:
4124                 break;
4125         }
4126
4127         switch (slot_width) {
4128         case 20:
4129                 val |= (1 << 8);
4130                 break;
4131         case 25:
4132                 slot_width_25 = 0x8080;
4133         case 24:
4134                 val |= (2 << 8);
4135                 break;
4136         case 32:
4137                 val |= (3 << 8);
4138                 break;
4139         case 16:
4140         default:
4141                 break;
4142         }
4143
4144         switch (dai->id) {
4145         case RT5677_AIF1:
4146                 regmap_update_bits(rt5677->regmap, RT5677_TDM1_CTRL1, 0x1f00,
4147                         val);
4148                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x8000,
4149                         slot_width_25);
4150                 break;
4151         case RT5677_AIF2:
4152                 regmap_update_bits(rt5677->regmap, RT5677_TDM2_CTRL1, 0x1f00,
4153                         val);
4154                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x80,
4155                         slot_width_25);
4156                 break;
4157         default:
4158                 break;
4159         }
4160
4161         return 0;
4162 }
4163
4164 static int rt5677_set_bias_level(struct snd_soc_codec *codec,
4165                         enum snd_soc_bias_level level)
4166 {
4167         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4168
4169         switch (level) {
4170         case SND_SOC_BIAS_ON:
4171                 break;
4172
4173         case SND_SOC_BIAS_PREPARE:
4174                 if (codec->dapm.bias_level == SND_SOC_BIAS_STANDBY) {
4175                         rt5677_set_dsp_vad(codec, false);
4176
4177                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
4178                                 RT5677_LDO1_SEL_MASK | RT5677_LDO2_SEL_MASK,
4179                                 0x0055);
4180                         regmap_update_bits(rt5677->regmap,
4181                                 RT5677_PR_BASE + RT5677_BIAS_CUR4,
4182                                 0x0f00, 0x0f00);
4183                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
4184                                 RT5677_PWR_FV1 | RT5677_PWR_FV2 |
4185                                 RT5677_PWR_VREF1 | RT5677_PWR_MB |
4186                                 RT5677_PWR_BG | RT5677_PWR_VREF2,
4187                                 RT5677_PWR_VREF1 | RT5677_PWR_MB |
4188                                 RT5677_PWR_BG | RT5677_PWR_VREF2);
4189                         rt5677->is_vref_slow = false;
4190                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
4191                                 RT5677_PWR_CORE, RT5677_PWR_CORE);
4192                         regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC,
4193                                 0x1, 0x1);
4194                 }
4195                 break;
4196
4197         case SND_SOC_BIAS_STANDBY:
4198                 break;
4199
4200         case SND_SOC_BIAS_OFF:
4201                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x1, 0x0);
4202                 regmap_write(rt5677->regmap, RT5677_PWR_DIG1, 0x0000);
4203                 regmap_write(rt5677->regmap, RT5677_PWR_DIG2, 0x0000);
4204                 regmap_write(rt5677->regmap, RT5677_PWR_ANLG1, 0x0022);
4205                 regmap_write(rt5677->regmap, RT5677_PWR_ANLG2, 0x0000);
4206                 regmap_update_bits(rt5677->regmap,
4207                         RT5677_PR_BASE + RT5677_BIAS_CUR4, 0x0f00, 0x0000);
4208
4209                 if (rt5677->dsp_vad_en)
4210                         rt5677_set_dsp_vad(codec, true);
4211                 break;
4212
4213         default:
4214                 break;
4215         }
4216         codec->dapm.bias_level = level;
4217
4218         return 0;
4219 }
4220
4221 #ifdef CONFIG_GPIOLIB
4222 static inline struct rt5677_priv *gpio_to_rt5677(struct gpio_chip *chip)
4223 {
4224         return container_of(chip, struct rt5677_priv, gpio_chip);
4225 }
4226
4227 static void rt5677_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
4228 {
4229         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4230
4231         switch (offset) {
4232         case RT5677_GPIO1 ... RT5677_GPIO5:
4233                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4234                         0x1 << (offset * 3 + 1), !!value << (offset * 3 + 1));
4235                 break;
4236
4237         case RT5677_GPIO6:
4238                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL3,
4239                         RT5677_GPIO6_OUT_MASK, !!value << RT5677_GPIO6_OUT_SFT);
4240                 break;
4241
4242         default:
4243                 break;
4244         }
4245 }
4246
4247 static int rt5677_gpio_direction_out(struct gpio_chip *chip,
4248                                      unsigned offset, int value)
4249 {
4250         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4251
4252         switch (offset) {
4253         case RT5677_GPIO1 ... RT5677_GPIO5:
4254                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4255                         0x3 << (offset * 3 + 1),
4256                         (0x2 | !!value) << (offset * 3 + 1));
4257                 break;
4258
4259         case RT5677_GPIO6:
4260                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL3,
4261                         RT5677_GPIO6_DIR_MASK | RT5677_GPIO6_OUT_MASK,
4262                         RT5677_GPIO6_DIR_OUT | !!value << RT5677_GPIO6_OUT_SFT);
4263                 break;
4264
4265         default:
4266                 break;
4267         }
4268
4269         return 0;
4270 }
4271
4272 static int rt5677_gpio_get(struct gpio_chip *chip, unsigned offset)
4273 {
4274         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4275         int value, ret;
4276
4277         ret = regmap_read(rt5677->regmap, RT5677_GPIO_ST, &value);
4278         if (ret < 0)
4279                 return ret;
4280
4281         return (value & (0x1 << offset)) >> offset;
4282 }
4283
4284 static int rt5677_gpio_direction_in(struct gpio_chip *chip, unsigned offset)
4285 {
4286         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4287
4288         switch (offset) {
4289         case RT5677_GPIO1 ... RT5677_GPIO5:
4290                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4291                         0x1 << (offset * 3 + 2), 0x0);
4292                 break;
4293
4294         case RT5677_GPIO6:
4295                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL3,
4296                         RT5677_GPIO6_DIR_MASK, RT5677_GPIO6_DIR_IN);
4297                 break;
4298
4299         default:
4300                 break;
4301         }
4302
4303         return 0;
4304 }
4305
4306 /** Configures the gpio as
4307  *   0 - floating
4308  *   1 - pull down
4309  *   2 - pull up
4310  */
4311 static void rt5677_gpio_config(struct rt5677_priv *rt5677, unsigned offset,
4312                 int value)
4313 {
4314         int shift;
4315
4316         switch (offset) {
4317         case RT5677_GPIO1 ... RT5677_GPIO2:
4318                 shift = 2 * (1 - offset);
4319                 regmap_update_bits(rt5677->regmap,
4320                         RT5677_PR_BASE + RT5677_DIG_IN_PIN_ST_CTRL2,
4321                         0x3 << shift,
4322                         (value & 0x3) << shift);
4323                 break;
4324
4325         case RT5677_GPIO3 ... RT5677_GPIO6:
4326                 shift = 2 * (9 - offset);
4327                 regmap_update_bits(rt5677->regmap,
4328                         RT5677_PR_BASE + RT5677_DIG_IN_PIN_ST_CTRL3,
4329                         0x3 << shift,
4330                         (value & 0x3) << shift);
4331                 break;
4332
4333         default:
4334                 break;
4335         }
4336 }
4337
4338 static int rt5677_to_irq(struct gpio_chip *chip, unsigned offset)
4339 {
4340         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4341         struct regmap_irq_chip_data *data = rt5677->irq_data;
4342         int irq;
4343
4344         if (offset >= RT5677_GPIO1 && offset <= RT5677_GPIO3) {
4345                 if ((rt5677->pdata.jd1_gpio == 1 && offset == RT5677_GPIO1) ||
4346                         (rt5677->pdata.jd1_gpio == 2 &&
4347                                 offset == RT5677_GPIO2) ||
4348                         (rt5677->pdata.jd1_gpio == 3 &&
4349                                 offset == RT5677_GPIO3)) {
4350                         irq = RT5677_IRQ_JD1;
4351                 } else {
4352                         return -ENXIO;
4353                 }
4354         }
4355
4356         if (offset >= RT5677_GPIO4 && offset <= RT5677_GPIO6) {
4357                 if ((rt5677->pdata.jd2_gpio == 1 && offset == RT5677_GPIO4) ||
4358                         (rt5677->pdata.jd2_gpio == 2 &&
4359                                 offset == RT5677_GPIO5) ||
4360                         (rt5677->pdata.jd2_gpio == 3 &&
4361                                 offset == RT5677_GPIO6)) {
4362                         irq = RT5677_IRQ_JD2;
4363                 } else if ((rt5677->pdata.jd3_gpio == 1 &&
4364                                 offset == RT5677_GPIO4) ||
4365                         (rt5677->pdata.jd3_gpio == 2 &&
4366                                 offset == RT5677_GPIO5) ||
4367                         (rt5677->pdata.jd3_gpio == 3 &&
4368                                 offset == RT5677_GPIO6)) {
4369                         irq = RT5677_IRQ_JD3;
4370                 } else {
4371                         return -ENXIO;
4372                 }
4373         }
4374
4375         return regmap_irq_get_virq(data, irq);
4376 }
4377
4378 static struct gpio_chip rt5677_template_chip = {
4379         .label                  = "rt5677",
4380         .owner                  = THIS_MODULE,
4381         .direction_output       = rt5677_gpio_direction_out,
4382         .set                    = rt5677_gpio_set,
4383         .direction_input        = rt5677_gpio_direction_in,
4384         .get                    = rt5677_gpio_get,
4385         .to_irq                 = rt5677_to_irq,
4386         .can_sleep              = 1,
4387 };
4388
4389 static void rt5677_init_gpio(struct i2c_client *i2c)
4390 {
4391         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
4392         int ret;
4393
4394         rt5677->gpio_chip = rt5677_template_chip;
4395         rt5677->gpio_chip.ngpio = RT5677_GPIO_NUM;
4396         rt5677->gpio_chip.dev = &i2c->dev;
4397         rt5677->gpio_chip.base = -1;
4398
4399         ret = gpiochip_add(&rt5677->gpio_chip);
4400         if (ret != 0)
4401                 dev_err(&i2c->dev, "Failed to add GPIOs: %d\n", ret);
4402 }
4403
4404 static void rt5677_free_gpio(struct i2c_client *i2c)
4405 {
4406         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
4407
4408         gpiochip_remove(&rt5677->gpio_chip);
4409 }
4410 #else
4411 static void rt5677_gpio_config(struct rt5677_priv *rt5677, unsigned offset,
4412                 int value)
4413 {
4414 }
4415
4416 static void rt5677_init_gpio(struct i2c_client *i2c)
4417 {
4418 }
4419
4420 static void rt5677_free_gpio(struct i2c_client *i2c)
4421 {
4422 }
4423 #endif
4424
4425 static int rt5677_probe(struct snd_soc_codec *codec)
4426 {
4427         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4428         int i;
4429
4430         rt5677->codec = codec;
4431
4432         if (rt5677->pdata.dmic2_clk_pin == RT5677_DMIC_CLK2) {
4433                 snd_soc_dapm_add_routes(&codec->dapm,
4434                         rt5677_dmic2_clk_2,
4435                         ARRAY_SIZE(rt5677_dmic2_clk_2));
4436         } else { /*use dmic1 clock by default*/
4437                 snd_soc_dapm_add_routes(&codec->dapm,
4438                         rt5677_dmic2_clk_1,
4439                         ARRAY_SIZE(rt5677_dmic2_clk_1));
4440         }
4441
4442         rt5677_set_bias_level(codec, SND_SOC_BIAS_OFF);
4443
4444         regmap_write(rt5677->regmap, RT5677_DIG_MISC, 0x0020);
4445         regmap_write(rt5677->regmap, RT5677_PWR_DSP2, 0x0c00);
4446
4447         for (i = 0; i < RT5677_GPIO_NUM; i++)
4448                 rt5677_gpio_config(rt5677, i, rt5677->pdata.gpio_config[i]);
4449
4450         if (rt5677->irq_data) {
4451                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL1, 0x8000,
4452                         0x8000);
4453                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x0018,
4454                         0x0008);
4455
4456                 if (rt5677->pdata.jd1_gpio)
4457                         regmap_update_bits(rt5677->regmap, RT5677_JD_CTRL1,
4458                                 RT5677_SEL_GPIO_JD1_MASK,
4459                                 rt5677->pdata.jd1_gpio <<
4460                                 RT5677_SEL_GPIO_JD1_SFT);
4461
4462                 if (rt5677->pdata.jd2_gpio)
4463                         regmap_update_bits(rt5677->regmap, RT5677_JD_CTRL1,
4464                                 RT5677_SEL_GPIO_JD2_MASK,
4465                                 rt5677->pdata.jd2_gpio <<
4466                                 RT5677_SEL_GPIO_JD2_SFT);
4467
4468                 if (rt5677->pdata.jd3_gpio)
4469                         regmap_update_bits(rt5677->regmap, RT5677_JD_CTRL1,
4470                                 RT5677_SEL_GPIO_JD3_MASK,
4471                                 rt5677->pdata.jd3_gpio <<
4472                                 RT5677_SEL_GPIO_JD3_SFT);
4473         }
4474
4475         mutex_init(&rt5677->dsp_cmd_lock);
4476         mutex_init(&rt5677->dsp_pri_lock);
4477
4478         return 0;
4479 }
4480
4481 static int rt5677_remove(struct snd_soc_codec *codec)
4482 {
4483         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4484
4485         regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
4486         if (gpio_is_valid(rt5677->pow_ldo2))
4487                 gpio_set_value_cansleep(rt5677->pow_ldo2, 0);
4488
4489         return 0;
4490 }
4491
4492 #ifdef CONFIG_PM
4493 static int rt5677_suspend(struct snd_soc_codec *codec)
4494 {
4495         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4496
4497         if (!rt5677->dsp_vad_en) {
4498                 regcache_cache_only(rt5677->regmap, true);
4499                 regcache_mark_dirty(rt5677->regmap);
4500         }
4501
4502         if (gpio_is_valid(rt5677->pow_ldo2))
4503                 gpio_set_value_cansleep(rt5677->pow_ldo2, 0);
4504
4505         return 0;
4506 }
4507
4508 static int rt5677_resume(struct snd_soc_codec *codec)
4509 {
4510         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4511
4512         if (gpio_is_valid(rt5677->pow_ldo2)) {
4513                 gpio_set_value_cansleep(rt5677->pow_ldo2, 1);
4514                 msleep(10);
4515         }
4516
4517         if (!rt5677->dsp_vad_en) {
4518                 regcache_cache_only(rt5677->regmap, false);
4519                 regcache_sync(rt5677->regmap);
4520         }
4521
4522         return 0;
4523 }
4524 #else
4525 #define rt5677_suspend NULL
4526 #define rt5677_resume NULL
4527 #endif
4528
4529 static int rt5677_read(void *context, unsigned int reg, unsigned int *val)
4530 {
4531         struct i2c_client *client = context;
4532         struct rt5677_priv *rt5677 = i2c_get_clientdata(client);
4533
4534         if (rt5677->is_dsp_mode) {
4535                 if (reg > 0xff) {
4536                         mutex_lock(&rt5677->dsp_pri_lock);
4537                         rt5677_dsp_mode_i2c_write(rt5677, RT5677_PRIV_INDEX,
4538                                 reg & 0xff);
4539                         rt5677_dsp_mode_i2c_read(rt5677, RT5677_PRIV_DATA, val);
4540                         mutex_unlock(&rt5677->dsp_pri_lock);
4541                 } else {
4542                         rt5677_dsp_mode_i2c_read(rt5677, reg, val);
4543                 }
4544         } else {
4545                 regmap_read(rt5677->regmap_physical, reg, val);
4546         }
4547
4548         return 0;
4549 }
4550
4551 static int rt5677_write(void *context, unsigned int reg, unsigned int val)
4552 {
4553         struct i2c_client *client = context;
4554         struct rt5677_priv *rt5677 = i2c_get_clientdata(client);
4555
4556         if (rt5677->is_dsp_mode) {
4557                 if (reg > 0xff) {
4558                         mutex_lock(&rt5677->dsp_pri_lock);
4559                         rt5677_dsp_mode_i2c_write(rt5677, RT5677_PRIV_INDEX,
4560                                 reg & 0xff);
4561                         rt5677_dsp_mode_i2c_write(rt5677, RT5677_PRIV_DATA,
4562                                 val);
4563                         mutex_unlock(&rt5677->dsp_pri_lock);
4564                 } else {
4565                         rt5677_dsp_mode_i2c_write(rt5677, reg, val);
4566                 }
4567         } else {
4568                 regmap_write(rt5677->regmap_physical, reg, val);
4569         }
4570
4571         return 0;
4572 }
4573
4574 #define RT5677_STEREO_RATES SNDRV_PCM_RATE_8000_96000
4575 #define RT5677_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
4576                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S8)
4577
4578 static struct snd_soc_dai_ops rt5677_aif_dai_ops = {
4579         .hw_params = rt5677_hw_params,
4580         .set_fmt = rt5677_set_dai_fmt,
4581         .set_sysclk = rt5677_set_dai_sysclk,
4582         .set_pll = rt5677_set_dai_pll,
4583         .set_tdm_slot = rt5677_set_tdm_slot,
4584 };
4585
4586 static struct snd_soc_dai_driver rt5677_dai[] = {
4587         {
4588                 .name = "rt5677-aif1",
4589                 .id = RT5677_AIF1,
4590                 .playback = {
4591                         .stream_name = "AIF1 Playback",
4592                         .channels_min = 1,
4593                         .channels_max = 2,
4594                         .rates = RT5677_STEREO_RATES,
4595                         .formats = RT5677_FORMATS,
4596                 },
4597                 .capture = {
4598                         .stream_name = "AIF1 Capture",
4599                         .channels_min = 1,
4600                         .channels_max = 2,
4601                         .rates = RT5677_STEREO_RATES,
4602                         .formats = RT5677_FORMATS,
4603                 },
4604                 .ops = &rt5677_aif_dai_ops,
4605         },
4606         {
4607                 .name = "rt5677-aif2",
4608                 .id = RT5677_AIF2,
4609                 .playback = {
4610                         .stream_name = "AIF2 Playback",
4611                         .channels_min = 1,
4612                         .channels_max = 2,
4613                         .rates = RT5677_STEREO_RATES,
4614                         .formats = RT5677_FORMATS,
4615                 },
4616                 .capture = {
4617                         .stream_name = "AIF2 Capture",
4618                         .channels_min = 1,
4619                         .channels_max = 2,
4620                         .rates = RT5677_STEREO_RATES,
4621                         .formats = RT5677_FORMATS,
4622                 },
4623                 .ops = &rt5677_aif_dai_ops,
4624         },
4625         {
4626                 .name = "rt5677-aif3",
4627                 .id = RT5677_AIF3,
4628                 .playback = {
4629                         .stream_name = "AIF3 Playback",
4630                         .channels_min = 1,
4631                         .channels_max = 2,
4632                         .rates = RT5677_STEREO_RATES,
4633                         .formats = RT5677_FORMATS,
4634                 },
4635                 .capture = {
4636                         .stream_name = "AIF3 Capture",
4637                         .channels_min = 1,
4638                         .channels_max = 2,
4639                         .rates = RT5677_STEREO_RATES,
4640                         .formats = RT5677_FORMATS,
4641                 },
4642                 .ops = &rt5677_aif_dai_ops,
4643         },
4644         {
4645                 .name = "rt5677-aif4",
4646                 .id = RT5677_AIF4,
4647                 .playback = {
4648                         .stream_name = "AIF4 Playback",
4649                         .channels_min = 1,
4650                         .channels_max = 2,
4651                         .rates = RT5677_STEREO_RATES,
4652                         .formats = RT5677_FORMATS,
4653                 },
4654                 .capture = {
4655                         .stream_name = "AIF4 Capture",
4656                         .channels_min = 1,
4657                         .channels_max = 2,
4658                         .rates = RT5677_STEREO_RATES,
4659                         .formats = RT5677_FORMATS,
4660                 },
4661                 .ops = &rt5677_aif_dai_ops,
4662         },
4663         {
4664                 .name = "rt5677-slimbus",
4665                 .id = RT5677_AIF5,
4666                 .playback = {
4667                         .stream_name = "SLIMBus Playback",
4668                         .channels_min = 1,
4669                         .channels_max = 2,
4670                         .rates = RT5677_STEREO_RATES,
4671                         .formats = RT5677_FORMATS,
4672                 },
4673                 .capture = {
4674                         .stream_name = "SLIMBus Capture",
4675                         .channels_min = 1,
4676                         .channels_max = 2,
4677                         .rates = RT5677_STEREO_RATES,
4678                         .formats = RT5677_FORMATS,
4679                 },
4680                 .ops = &rt5677_aif_dai_ops,
4681         },
4682 };
4683
4684 static struct snd_soc_codec_driver soc_codec_dev_rt5677 = {
4685         .probe = rt5677_probe,
4686         .remove = rt5677_remove,
4687         .suspend = rt5677_suspend,
4688         .resume = rt5677_resume,
4689         .set_bias_level = rt5677_set_bias_level,
4690         .idle_bias_off = true,
4691         .controls = rt5677_snd_controls,
4692         .num_controls = ARRAY_SIZE(rt5677_snd_controls),
4693         .dapm_widgets = rt5677_dapm_widgets,
4694         .num_dapm_widgets = ARRAY_SIZE(rt5677_dapm_widgets),
4695         .dapm_routes = rt5677_dapm_routes,
4696         .num_dapm_routes = ARRAY_SIZE(rt5677_dapm_routes),
4697 };
4698
4699 static const struct regmap_config rt5677_regmap_physical = {
4700         .name = "physical",
4701         .reg_bits = 8,
4702         .val_bits = 16,
4703
4704         .max_register = RT5677_VENDOR_ID2 + 1 + (ARRAY_SIZE(rt5677_ranges) *
4705                                                 RT5677_PR_SPACING),
4706         .readable_reg = rt5677_readable_register,
4707
4708         .cache_type = REGCACHE_NONE,
4709         .ranges = rt5677_ranges,
4710         .num_ranges = ARRAY_SIZE(rt5677_ranges),
4711 };
4712
4713 static const struct regmap_config rt5677_regmap = {
4714         .reg_bits = 8,
4715         .val_bits = 16,
4716
4717         .max_register = RT5677_VENDOR_ID2 + 1 + (ARRAY_SIZE(rt5677_ranges) *
4718                                                 RT5677_PR_SPACING),
4719
4720         .volatile_reg = rt5677_volatile_register,
4721         .readable_reg = rt5677_readable_register,
4722         .reg_read = rt5677_read,
4723         .reg_write = rt5677_write,
4724
4725         .cache_type = REGCACHE_RBTREE,
4726         .reg_defaults = rt5677_reg,
4727         .num_reg_defaults = ARRAY_SIZE(rt5677_reg),
4728         .ranges = rt5677_ranges,
4729         .num_ranges = ARRAY_SIZE(rt5677_ranges),
4730 };
4731
4732 static const struct i2c_device_id rt5677_i2c_id[] = {
4733         { "rt5677", 0 },
4734         { }
4735 };
4736 MODULE_DEVICE_TABLE(i2c, rt5677_i2c_id);
4737
4738 static int rt5677_parse_dt(struct rt5677_priv *rt5677, struct device_node *np)
4739 {
4740         rt5677->pdata.in1_diff = of_property_read_bool(np,
4741                                         "realtek,in1-differential");
4742         rt5677->pdata.in2_diff = of_property_read_bool(np,
4743                                         "realtek,in2-differential");
4744         rt5677->pdata.lout1_diff = of_property_read_bool(np,
4745                                         "realtek,lout1-differential");
4746         rt5677->pdata.lout2_diff = of_property_read_bool(np,
4747                                         "realtek,lout2-differential");
4748         rt5677->pdata.lout3_diff = of_property_read_bool(np,
4749                                         "realtek,lout3-differential");
4750
4751         rt5677->pow_ldo2 = of_get_named_gpio(np,
4752                                         "realtek,pow-ldo2-gpio", 0);
4753
4754         /*
4755          * POW_LDO2 is optional (it may be statically tied on the board).
4756          * -ENOENT means that the property doesn't exist, i.e. there is no
4757          * GPIO, so is not an error. Any other error code means the property
4758          * exists, but could not be parsed.
4759          */
4760         if (!gpio_is_valid(rt5677->pow_ldo2) &&
4761                         (rt5677->pow_ldo2 != -ENOENT))
4762                 return rt5677->pow_ldo2;
4763
4764         of_property_read_u8_array(np, "realtek,gpio-config",
4765                 rt5677->pdata.gpio_config, RT5677_GPIO_NUM);
4766
4767         of_property_read_u32(np, "realtek,jd1-gpio", &rt5677->pdata.jd1_gpio);
4768         of_property_read_u32(np, "realtek,jd2-gpio", &rt5677->pdata.jd2_gpio);
4769         of_property_read_u32(np, "realtek,jd3-gpio", &rt5677->pdata.jd3_gpio);
4770
4771         return 0;
4772 }
4773
4774 static struct regmap_irq rt5677_irqs[] = {
4775         [RT5677_IRQ_JD1] = {
4776                 .reg_offset = 0,
4777                 .mask = RT5677_EN_IRQ_GPIO_JD1,
4778         },
4779         [RT5677_IRQ_JD2] = {
4780                 .reg_offset = 0,
4781                 .mask = RT5677_EN_IRQ_GPIO_JD2,
4782         },
4783         [RT5677_IRQ_JD3] = {
4784                 .reg_offset = 0,
4785                 .mask = RT5677_EN_IRQ_GPIO_JD3,
4786         },
4787 };
4788
4789 static struct regmap_irq_chip rt5677_irq_chip = {
4790         .name = "rt5677",
4791         .irqs = rt5677_irqs,
4792         .num_irqs = ARRAY_SIZE(rt5677_irqs),
4793
4794         .num_regs = 1,
4795         .status_base = RT5677_IRQ_CTRL1,
4796         .mask_base = RT5677_IRQ_CTRL1,
4797         .mask_invert = 1,
4798 };
4799
4800 static int rt5677_init_irq(struct i2c_client *i2c)
4801 {
4802         int ret;
4803         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
4804
4805         if (!rt5677->pdata.jd1_gpio &&
4806                 !rt5677->pdata.jd2_gpio &&
4807                 !rt5677->pdata.jd3_gpio)
4808                 return 0;
4809
4810         if (!i2c->irq) {
4811                 dev_err(&i2c->dev, "No interrupt specified\n");
4812                 return -EINVAL;
4813         }
4814
4815         ret = regmap_add_irq_chip(rt5677->regmap, i2c->irq,
4816                 IRQF_TRIGGER_RISING | IRQF_TRIGGER_FALLING | IRQF_ONESHOT, 0,
4817                 &rt5677_irq_chip, &rt5677->irq_data);
4818
4819         if (ret != 0) {
4820                 dev_err(&i2c->dev, "Failed to register IRQ chip: %d\n", ret);
4821                 return ret;
4822         }
4823
4824         return 0;
4825 }
4826
4827 static void rt5677_free_irq(struct i2c_client *i2c)
4828 {
4829         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
4830
4831         if (rt5677->irq_data)
4832                 regmap_del_irq_chip(i2c->irq, rt5677->irq_data);
4833 }
4834
4835 static int rt5677_i2c_probe(struct i2c_client *i2c,
4836                     const struct i2c_device_id *id)
4837 {
4838         struct rt5677_platform_data *pdata = dev_get_platdata(&i2c->dev);
4839         struct rt5677_priv *rt5677;
4840         int ret;
4841         unsigned int val;
4842
4843         rt5677 = devm_kzalloc(&i2c->dev, sizeof(struct rt5677_priv),
4844                                 GFP_KERNEL);
4845         if (rt5677 == NULL)
4846                 return -ENOMEM;
4847
4848         i2c_set_clientdata(i2c, rt5677);
4849
4850         if (pdata)
4851                 rt5677->pdata = *pdata;
4852
4853         if (i2c->dev.of_node) {
4854                 ret = rt5677_parse_dt(rt5677, i2c->dev.of_node);
4855                 if (ret) {
4856                         dev_err(&i2c->dev, "Failed to parse device tree: %d\n",
4857                                 ret);
4858                         return ret;
4859                 }
4860         } else {
4861                 rt5677->pow_ldo2 = -EINVAL;
4862         }
4863
4864         if (gpio_is_valid(rt5677->pow_ldo2)) {
4865                 ret = devm_gpio_request_one(&i2c->dev, rt5677->pow_ldo2,
4866                                             GPIOF_OUT_INIT_HIGH,
4867                                             "RT5677 POW_LDO2");
4868                 if (ret < 0) {
4869                         dev_err(&i2c->dev, "Failed to request POW_LDO2 %d: %d\n",
4870                                 rt5677->pow_ldo2, ret);
4871                         return ret;
4872                 }
4873                 /* Wait a while until I2C bus becomes available. The datasheet
4874                  * does not specify the exact we should wait but startup
4875                  * sequence mentiones at least a few milliseconds.
4876                  */
4877                 msleep(10);
4878         }
4879
4880         rt5677->regmap_physical = devm_regmap_init_i2c(i2c,
4881                                         &rt5677_regmap_physical);
4882         if (IS_ERR(rt5677->regmap_physical)) {
4883                 ret = PTR_ERR(rt5677->regmap_physical);
4884                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
4885                         ret);
4886                 return ret;
4887         }
4888
4889         rt5677->regmap = devm_regmap_init(&i2c->dev, NULL, i2c, &rt5677_regmap);
4890         if (IS_ERR(rt5677->regmap)) {
4891                 ret = PTR_ERR(rt5677->regmap);
4892                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
4893                         ret);
4894                 return ret;
4895         }
4896
4897         regmap_read(rt5677->regmap, RT5677_VENDOR_ID2, &val);
4898         if (val != RT5677_DEVICE_ID) {
4899                 dev_err(&i2c->dev,
4900                         "Device with ID register %x is not rt5677\n", val);
4901                 return -ENODEV;
4902         }
4903
4904         regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
4905
4906         ret = regmap_register_patch(rt5677->regmap, init_list,
4907                                     ARRAY_SIZE(init_list));
4908         if (ret != 0)
4909                 dev_warn(&i2c->dev, "Failed to apply regmap patch: %d\n", ret);
4910
4911         if (rt5677->pdata.in1_diff)
4912                 regmap_update_bits(rt5677->regmap, RT5677_IN1,
4913                                         RT5677_IN_DF1, RT5677_IN_DF1);
4914
4915         if (rt5677->pdata.in2_diff)
4916                 regmap_update_bits(rt5677->regmap, RT5677_IN1,
4917                                         RT5677_IN_DF2, RT5677_IN_DF2);
4918
4919         if (rt5677->pdata.lout1_diff)
4920                 regmap_update_bits(rt5677->regmap, RT5677_LOUT1,
4921                                         RT5677_LOUT1_L_DF, RT5677_LOUT1_L_DF);
4922
4923         if (rt5677->pdata.lout2_diff)
4924                 regmap_update_bits(rt5677->regmap, RT5677_LOUT1,
4925                                         RT5677_LOUT2_L_DF, RT5677_LOUT2_L_DF);
4926
4927         if (rt5677->pdata.lout3_diff)
4928                 regmap_update_bits(rt5677->regmap, RT5677_LOUT1,
4929                                         RT5677_LOUT3_L_DF, RT5677_LOUT3_L_DF);
4930
4931         if (rt5677->pdata.dmic2_clk_pin == RT5677_DMIC_CLK2) {
4932                 regmap_update_bits(rt5677->regmap, RT5677_GEN_CTRL2,
4933                                         RT5677_GPIO5_FUNC_MASK,
4934                                         RT5677_GPIO5_FUNC_DMIC);
4935                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4936                                         RT5677_GPIO5_DIR_MASK,
4937                                         RT5677_GPIO5_DIR_OUT);
4938         }
4939
4940         if (rt5677->pdata.micbias1_vdd_3v3)
4941                 regmap_update_bits(rt5677->regmap, RT5677_MICBIAS,
4942                         RT5677_MICBIAS1_CTRL_VDD_MASK,
4943                         RT5677_MICBIAS1_CTRL_VDD_3_3V);
4944
4945         rt5677_init_gpio(i2c);
4946         rt5677_init_irq(i2c);
4947
4948         return snd_soc_register_codec(&i2c->dev, &soc_codec_dev_rt5677,
4949                                       rt5677_dai, ARRAY_SIZE(rt5677_dai));
4950 }
4951
4952 static int rt5677_i2c_remove(struct i2c_client *i2c)
4953 {
4954         snd_soc_unregister_codec(&i2c->dev);
4955         rt5677_free_irq(i2c);
4956         rt5677_free_gpio(i2c);
4957
4958         return 0;
4959 }
4960
4961 static struct i2c_driver rt5677_i2c_driver = {
4962         .driver = {
4963                 .name = "rt5677",
4964                 .owner = THIS_MODULE,
4965         },
4966         .probe = rt5677_i2c_probe,
4967         .remove   = rt5677_i2c_remove,
4968         .id_table = rt5677_i2c_id,
4969 };
4970 module_i2c_driver(rt5677_i2c_driver);
4971
4972 MODULE_DESCRIPTION("ASoC RT5677 driver");
4973 MODULE_AUTHOR("Oder Chiou <oder_chiou@realtek.com>");
4974 MODULE_LICENSE("GPL v2");