sound/soc/codecs/max98095.c

   1 /*
   2  * max98095.c -- MAX98095 ALSA SoC Audio driver
   3  *
   4  * Copyright 2011 Maxim Integrated Products
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  */
  10
  11 #include <linux/module.h>
  12 #include <linux/moduleparam.h>
  13 #include <linux/kernel.h>
  14 #include <linux/init.h>
  15 #include <linux/delay.h>
  16 #include <linux/pm.h>
  17 #include <linux/i2c.h>
  18 #include <linux/platform_device.h>
  19 #include <sound/core.h>
  20 #include <sound/pcm.h>
  21 #include <sound/pcm_params.h>
  22 #include <sound/soc.h>
  23 #include <sound/initval.h>
  24 #include <sound/tlv.h>
  25 #include <linux/slab.h>
  26 #include <asm/div64.h>
  27 #include <sound/max98095.h>
  28 #include "max98095.h"
  29
  30 enum max98095_type {
  31         MAX98095,
  32 };
  33
  34 struct max98095_cdata {
  35         unsigned int rate;
  36         unsigned int fmt;
  37         int eq_sel;
  38         int bq_sel;
  39 };
  40
  41 struct max98095_priv {
  42         enum max98095_type devtype;
  43         void *control_data;
  44         struct max98095_pdata *pdata;
  45         unsigned int sysclk;
  46         struct max98095_cdata dai[3];
  47         const char **eq_texts;
  48         const char **bq_texts;
  49         struct soc_enum eq_enum;
  50         struct soc_enum bq_enum;
  51         int eq_textcnt;
  52         int bq_textcnt;
  53         u8 lin_state;
  54         unsigned int mic1pre;
  55         unsigned int mic2pre;
  56 };
  57
  58 static const u8 max98095_reg_def[M98095_REG_CNT] = {
  59         0x00, /* 00 */
  60         0x00, /* 01 */
  61         0x00, /* 02 */
  62         0x00, /* 03 */
  63         0x00, /* 04 */
  64         0x00, /* 05 */
  65         0x00, /* 06 */
  66         0x00, /* 07 */
  67         0x00, /* 08 */
  68         0x00, /* 09 */
  69         0x00, /* 0A */
  70         0x00, /* 0B */
  71         0x00, /* 0C */
  72         0x00, /* 0D */
  73         0x00, /* 0E */
  74         0x00, /* 0F */
  75         0x00, /* 10 */
  76         0x00, /* 11 */
  77         0x00, /* 12 */
  78         0x00, /* 13 */
  79         0x00, /* 14 */
  80         0x00, /* 15 */
  81         0x00, /* 16 */
  82         0x00, /* 17 */
  83         0x00, /* 18 */
  84         0x00, /* 19 */
  85         0x00, /* 1A */
  86         0x00, /* 1B */
  87         0x00, /* 1C */
  88         0x00, /* 1D */
  89         0x00, /* 1E */
  90         0x00, /* 1F */
  91         0x00, /* 20 */
  92         0x00, /* 21 */
  93         0x00, /* 22 */
  94         0x00, /* 23 */
  95         0x00, /* 24 */
  96         0x00, /* 25 */
  97         0x00, /* 26 */
  98         0x00, /* 27 */
  99         0x00, /* 28 */
 100         0x00, /* 29 */
 101         0x00, /* 2A */
 102         0x00, /* 2B */
 103         0x00, /* 2C */
 104         0x00, /* 2D */
 105         0x00, /* 2E */
 106         0x00, /* 2F */
 107         0x00, /* 30 */
 108         0x00, /* 31 */
 109         0x00, /* 32 */
 110         0x00, /* 33 */
 111         0x00, /* 34 */
 112         0x00, /* 35 */
 113         0x00, /* 36 */
 114         0x00, /* 37 */
 115         0x00, /* 38 */
 116         0x00, /* 39 */
 117         0x00, /* 3A */
 118         0x00, /* 3B */
 119         0x00, /* 3C */
 120         0x00, /* 3D */
 121         0x00, /* 3E */
 122         0x00, /* 3F */
 123         0x00, /* 40 */
 124         0x00, /* 41 */
 125         0x00, /* 42 */
 126         0x00, /* 43 */
 127         0x00, /* 44 */
 128         0x00, /* 45 */
 129         0x00, /* 46 */
 130         0x00, /* 47 */
 131         0x00, /* 48 */
 132         0x00, /* 49 */
 133         0x00, /* 4A */
 134         0x00, /* 4B */
 135         0x00, /* 4C */
 136         0x00, /* 4D */
 137         0x00, /* 4E */
 138         0x00, /* 4F */
 139         0x00, /* 50 */
 140         0x00, /* 51 */
 141         0x00, /* 52 */
 142         0x00, /* 53 */
 143         0x00, /* 54 */
 144         0x00, /* 55 */
 145         0x00, /* 56 */
 146         0x00, /* 57 */
 147         0x00, /* 58 */
 148         0x00, /* 59 */
 149         0x00, /* 5A */
 150         0x00, /* 5B */
 151         0x00, /* 5C */
 152         0x00, /* 5D */
 153         0x00, /* 5E */
 154         0x00, /* 5F */
 155         0x00, /* 60 */
 156         0x00, /* 61 */
 157         0x00, /* 62 */
 158         0x00, /* 63 */
 159         0x00, /* 64 */
 160         0x00, /* 65 */
 161         0x00, /* 66 */
 162         0x00, /* 67 */
 163         0x00, /* 68 */
 164         0x00, /* 69 */
 165         0x00, /* 6A */
 166         0x00, /* 6B */
 167         0x00, /* 6C */
 168         0x00, /* 6D */
 169         0x00, /* 6E */
 170         0x00, /* 6F */
 171         0x00, /* 70 */
 172         0x00, /* 71 */
 173         0x00, /* 72 */
 174         0x00, /* 73 */
 175         0x00, /* 74 */
 176         0x00, /* 75 */
 177         0x00, /* 76 */
 178         0x00, /* 77 */
 179         0x00, /* 78 */
 180         0x00, /* 79 */
 181         0x00, /* 7A */
 182         0x00, /* 7B */
 183         0x00, /* 7C */
 184         0x00, /* 7D */
 185         0x00, /* 7E */
 186         0x00, /* 7F */
 187         0x00, /* 80 */
 188         0x00, /* 81 */
 189         0x00, /* 82 */
 190         0x00, /* 83 */
 191         0x00, /* 84 */
 192         0x00, /* 85 */
 193         0x00, /* 86 */
 194         0x00, /* 87 */
 195         0x00, /* 88 */
 196         0x00, /* 89 */
 197         0x00, /* 8A */
 198         0x00, /* 8B */
 199         0x00, /* 8C */
 200         0x00, /* 8D */
 201         0x00, /* 8E */
 202         0x00, /* 8F */
 203         0x00, /* 90 */
 204         0x00, /* 91 */
 205         0x30, /* 92 */
 206         0xF0, /* 93 */
 207         0x00, /* 94 */
 208         0x00, /* 95 */
 209         0x3F, /* 96 */
 210         0x00, /* 97 */
 211         0x00, /* 98 */
 212         0x00, /* 99 */
 213         0x00, /* 9A */
 214         0x00, /* 9B */
 215         0x00, /* 9C */
 216         0x00, /* 9D */
 217         0x00, /* 9E */
 218         0x00, /* 9F */
 219         0x00, /* A0 */
 220         0x00, /* A1 */
 221         0x00, /* A2 */
 222         0x00, /* A3 */
 223         0x00, /* A4 */
 224         0x00, /* A5 */
 225         0x00, /* A6 */
 226         0x00, /* A7 */
 227         0x00, /* A8 */
 228         0x00, /* A9 */
 229         0x00, /* AA */
 230         0x00, /* AB */
 231         0x00, /* AC */
 232         0x00, /* AD */
 233         0x00, /* AE */
 234         0x00, /* AF */
 235         0x00, /* B0 */
 236         0x00, /* B1 */
 237         0x00, /* B2 */
 238         0x00, /* B3 */
 239         0x00, /* B4 */
 240         0x00, /* B5 */
 241         0x00, /* B6 */
 242         0x00, /* B7 */
 243         0x00, /* B8 */
 244         0x00, /* B9 */
 245         0x00, /* BA */
 246         0x00, /* BB */
 247         0x00, /* BC */
 248         0x00, /* BD */
 249         0x00, /* BE */
 250         0x00, /* BF */
 251         0x00, /* C0 */
 252         0x00, /* C1 */
 253         0x00, /* C2 */
 254         0x00, /* C3 */
 255         0x00, /* C4 */
 256         0x00, /* C5 */
 257         0x00, /* C6 */
 258         0x00, /* C7 */
 259         0x00, /* C8 */
 260         0x00, /* C9 */
 261         0x00, /* CA */
 262         0x00, /* CB */
 263         0x00, /* CC */
 264         0x00, /* CD */
 265         0x00, /* CE */
 266         0x00, /* CF */
 267         0x00, /* D0 */
 268         0x00, /* D1 */
 269         0x00, /* D2 */
 270         0x00, /* D3 */
 271         0x00, /* D4 */
 272         0x00, /* D5 */
 273         0x00, /* D6 */
 274         0x00, /* D7 */
 275         0x00, /* D8 */
 276         0x00, /* D9 */
 277         0x00, /* DA */
 278         0x00, /* DB */
 279         0x00, /* DC */
 280         0x00, /* DD */
 281         0x00, /* DE */
 282         0x00, /* DF */
 283         0x00, /* E0 */
 284         0x00, /* E1 */
 285         0x00, /* E2 */
 286         0x00, /* E3 */
 287         0x00, /* E4 */
 288         0x00, /* E5 */
 289         0x00, /* E6 */
 290         0x00, /* E7 */
 291         0x00, /* E8 */
 292         0x00, /* E9 */
 293         0x00, /* EA */
 294         0x00, /* EB */
 295         0x00, /* EC */
 296         0x00, /* ED */
 297         0x00, /* EE */
 298         0x00, /* EF */
 299         0x00, /* F0 */
 300         0x00, /* F1 */
 301         0x00, /* F2 */
 302         0x00, /* F3 */
 303         0x00, /* F4 */
 304         0x00, /* F5 */
 305         0x00, /* F6 */
 306         0x00, /* F7 */
 307         0x00, /* F8 */
 308         0x00, /* F9 */
 309         0x00, /* FA */
 310         0x00, /* FB */
 311         0x00, /* FC */
 312         0x00, /* FD */
 313         0x00, /* FE */
 314         0x00, /* FF */
 315 };
 316
 317 static struct {
 318         int readable;
 319         int writable;
 320 } max98095_access[M98095_REG_CNT] = {
 321         { 0x00, 0x00 }, /* 00 */
 322         { 0xFF, 0x00 }, /* 01 */
 323         { 0xFF, 0x00 }, /* 02 */
 324         { 0xFF, 0x00 }, /* 03 */
 325         { 0xFF, 0x00 }, /* 04 */
 326         { 0xFF, 0x00 }, /* 05 */
 327         { 0xFF, 0x00 }, /* 06 */
 328         { 0xFF, 0x00 }, /* 07 */
 329         { 0xFF, 0x00 }, /* 08 */
 330         { 0xFF, 0x00 }, /* 09 */
 331         { 0xFF, 0x00 }, /* 0A */
 332         { 0xFF, 0x00 }, /* 0B */
 333         { 0xFF, 0x00 }, /* 0C */
 334         { 0xFF, 0x00 }, /* 0D */
 335         { 0xFF, 0x00 }, /* 0E */
 336         { 0xFF, 0x9F }, /* 0F */
 337         { 0xFF, 0xFF }, /* 10 */
 338         { 0xFF, 0xFF }, /* 11 */
 339         { 0xFF, 0xFF }, /* 12 */
 340         { 0xFF, 0xFF }, /* 13 */
 341         { 0xFF, 0xFF }, /* 14 */
 342         { 0xFF, 0xFF }, /* 15 */
 343         { 0xFF, 0xFF }, /* 16 */
 344         { 0xFF, 0xFF }, /* 17 */
 345         { 0xFF, 0xFF }, /* 18 */
 346         { 0xFF, 0xFF }, /* 19 */
 347         { 0xFF, 0xFF }, /* 1A */
 348         { 0xFF, 0xFF }, /* 1B */
 349         { 0xFF, 0xFF }, /* 1C */
 350         { 0xFF, 0xFF }, /* 1D */
 351         { 0xFF, 0x77 }, /* 1E */
 352         { 0xFF, 0x77 }, /* 1F */
 353         { 0xFF, 0x77 }, /* 20 */
 354         { 0xFF, 0x77 }, /* 21 */
 355         { 0xFF, 0x77 }, /* 22 */
 356         { 0xFF, 0x77 }, /* 23 */
 357         { 0xFF, 0xFF }, /* 24 */
 358         { 0xFF, 0x7F }, /* 25 */
 359         { 0xFF, 0x31 }, /* 26 */
 360         { 0xFF, 0xFF }, /* 27 */
 361         { 0xFF, 0xFF }, /* 28 */
 362         { 0xFF, 0xFF }, /* 29 */
 363         { 0xFF, 0xF7 }, /* 2A */
 364         { 0xFF, 0x2F }, /* 2B */
 365         { 0xFF, 0xEF }, /* 2C */
 366         { 0xFF, 0xFF }, /* 2D */
 367         { 0xFF, 0xFF }, /* 2E */
 368         { 0xFF, 0xFF }, /* 2F */
 369         { 0xFF, 0xFF }, /* 30 */
 370         { 0xFF, 0xFF }, /* 31 */
 371         { 0xFF, 0xFF }, /* 32 */
 372         { 0xFF, 0xFF }, /* 33 */
 373         { 0xFF, 0xF7 }, /* 34 */
 374         { 0xFF, 0x2F }, /* 35 */
 375         { 0xFF, 0xCF }, /* 36 */
 376         { 0xFF, 0xFF }, /* 37 */
 377         { 0xFF, 0xFF }, /* 38 */
 378         { 0xFF, 0xFF }, /* 39 */
 379         { 0xFF, 0xFF }, /* 3A */
 380         { 0xFF, 0xFF }, /* 3B */
 381         { 0xFF, 0xFF }, /* 3C */
 382         { 0xFF, 0xFF }, /* 3D */
 383         { 0xFF, 0xF7 }, /* 3E */
 384         { 0xFF, 0x2F }, /* 3F */
 385         { 0xFF, 0xCF }, /* 40 */
 386         { 0xFF, 0xFF }, /* 41 */
 387         { 0xFF, 0x77 }, /* 42 */
 388         { 0xFF, 0xFF }, /* 43 */
 389         { 0xFF, 0xFF }, /* 44 */
 390         { 0xFF, 0xFF }, /* 45 */
 391         { 0xFF, 0xFF }, /* 46 */
 392         { 0xFF, 0xFF }, /* 47 */
 393         { 0xFF, 0xFF }, /* 48 */
 394         { 0xFF, 0x0F }, /* 49 */
 395         { 0xFF, 0xFF }, /* 4A */
 396         { 0xFF, 0xFF }, /* 4B */
 397         { 0xFF, 0x3F }, /* 4C */
 398         { 0xFF, 0x3F }, /* 4D */
 399         { 0xFF, 0x3F }, /* 4E */
 400         { 0xFF, 0xFF }, /* 4F */
 401         { 0xFF, 0x7F }, /* 50 */
 402         { 0xFF, 0x7F }, /* 51 */
 403         { 0xFF, 0x0F }, /* 52 */
 404         { 0xFF, 0x3F }, /* 53 */
 405         { 0xFF, 0x3F }, /* 54 */
 406         { 0xFF, 0x3F }, /* 55 */
 407         { 0xFF, 0xFF }, /* 56 */
 408         { 0xFF, 0xFF }, /* 57 */
 409         { 0xFF, 0xBF }, /* 58 */
 410         { 0xFF, 0x1F }, /* 59 */
 411         { 0xFF, 0xBF }, /* 5A */
 412         { 0xFF, 0x1F }, /* 5B */
 413         { 0xFF, 0xBF }, /* 5C */
 414         { 0xFF, 0x3F }, /* 5D */
 415         { 0xFF, 0x3F }, /* 5E */
 416         { 0xFF, 0x7F }, /* 5F */
 417         { 0xFF, 0x7F }, /* 60 */
 418         { 0xFF, 0x47 }, /* 61 */
 419         { 0xFF, 0x9F }, /* 62 */
 420         { 0xFF, 0x9F }, /* 63 */
 421         { 0xFF, 0x9F }, /* 64 */
 422         { 0xFF, 0x9F }, /* 65 */
 423         { 0xFF, 0x9F }, /* 66 */
 424         { 0xFF, 0xBF }, /* 67 */
 425         { 0xFF, 0xBF }, /* 68 */
 426         { 0xFF, 0xFF }, /* 69 */
 427         { 0xFF, 0xFF }, /* 6A */
 428         { 0xFF, 0x7F }, /* 6B */
 429         { 0xFF, 0xF7 }, /* 6C */
 430         { 0xFF, 0xFF }, /* 6D */
 431         { 0xFF, 0xFF }, /* 6E */
 432         { 0xFF, 0x1F }, /* 6F */
 433         { 0xFF, 0xF7 }, /* 70 */
 434         { 0xFF, 0xFF }, /* 71 */
 435         { 0xFF, 0xFF }, /* 72 */
 436         { 0xFF, 0x1F }, /* 73 */
 437         { 0xFF, 0xF7 }, /* 74 */
 438         { 0xFF, 0xFF }, /* 75 */
 439         { 0xFF, 0xFF }, /* 76 */
 440         { 0xFF, 0x1F }, /* 77 */
 441         { 0xFF, 0xF7 }, /* 78 */
 442         { 0xFF, 0xFF }, /* 79 */
 443         { 0xFF, 0xFF }, /* 7A */
 444         { 0xFF, 0x1F }, /* 7B */
 445         { 0xFF, 0xF7 }, /* 7C */
 446         { 0xFF, 0xFF }, /* 7D */
 447         { 0xFF, 0xFF }, /* 7E */
 448         { 0xFF, 0x1F }, /* 7F */
 449         { 0xFF, 0xF7 }, /* 80 */
 450         { 0xFF, 0xFF }, /* 81 */
 451         { 0xFF, 0xFF }, /* 82 */
 452         { 0xFF, 0x1F }, /* 83 */
 453         { 0xFF, 0x7F }, /* 84 */
 454         { 0xFF, 0x0F }, /* 85 */
 455         { 0xFF, 0xD8 }, /* 86 */
 456         { 0xFF, 0xFF }, /* 87 */
 457         { 0xFF, 0xEF }, /* 88 */
 458         { 0xFF, 0xFE }, /* 89 */
 459         { 0xFF, 0xFE }, /* 8A */
 460         { 0xFF, 0xFF }, /* 8B */
 461         { 0xFF, 0xFF }, /* 8C */
 462         { 0xFF, 0x3F }, /* 8D */
 463         { 0xFF, 0xFF }, /* 8E */
 464         { 0xFF, 0x3F }, /* 8F */
 465         { 0xFF, 0x8F }, /* 90 */
 466         { 0xFF, 0xFF }, /* 91 */
 467         { 0xFF, 0x3F }, /* 92 */
 468         { 0xFF, 0xFF }, /* 93 */
 469         { 0xFF, 0xFF }, /* 94 */
 470         { 0xFF, 0x0F }, /* 95 */
 471         { 0xFF, 0x3F }, /* 96 */
 472         { 0xFF, 0x8C }, /* 97 */
 473         { 0x00, 0x00 }, /* 98 */
 474         { 0x00, 0x00 }, /* 99 */
 475         { 0x00, 0x00 }, /* 9A */
 476         { 0x00, 0x00 }, /* 9B */
 477         { 0x00, 0x00 }, /* 9C */
 478         { 0x00, 0x00 }, /* 9D */
 479         { 0x00, 0x00 }, /* 9E */
 480         { 0x00, 0x00 }, /* 9F */
 481         { 0x00, 0x00 }, /* A0 */
 482         { 0x00, 0x00 }, /* A1 */
 483         { 0x00, 0x00 }, /* A2 */
 484         { 0x00, 0x00 }, /* A3 */
 485         { 0x00, 0x00 }, /* A4 */
 486         { 0x00, 0x00 }, /* A5 */
 487         { 0x00, 0x00 }, /* A6 */
 488         { 0x00, 0x00 }, /* A7 */
 489         { 0x00, 0x00 }, /* A8 */
 490         { 0x00, 0x00 }, /* A9 */
 491         { 0x00, 0x00 }, /* AA */
 492         { 0x00, 0x00 }, /* AB */
 493         { 0x00, 0x00 }, /* AC */
 494         { 0x00, 0x00 }, /* AD */
 495         { 0x00, 0x00 }, /* AE */
 496         { 0x00, 0x00 }, /* AF */
 497         { 0x00, 0x00 }, /* B0 */
 498         { 0x00, 0x00 }, /* B1 */
 499         { 0x00, 0x00 }, /* B2 */
 500         { 0x00, 0x00 }, /* B3 */
 501         { 0x00, 0x00 }, /* B4 */
 502         { 0x00, 0x00 }, /* B5 */
 503         { 0x00, 0x00 }, /* B6 */
 504         { 0x00, 0x00 }, /* B7 */
 505         { 0x00, 0x00 }, /* B8 */
 506         { 0x00, 0x00 }, /* B9 */
 507         { 0x00, 0x00 }, /* BA */
 508         { 0x00, 0x00 }, /* BB */
 509         { 0x00, 0x00 }, /* BC */
 510         { 0x00, 0x00 }, /* BD */
 511         { 0x00, 0x00 }, /* BE */
 512         { 0x00, 0x00 }, /* BF */
 513         { 0x00, 0x00 }, /* C0 */
 514         { 0x00, 0x00 }, /* C1 */
 515         { 0x00, 0x00 }, /* C2 */
 516         { 0x00, 0x00 }, /* C3 */
 517         { 0x00, 0x00 }, /* C4 */
 518         { 0x00, 0x00 }, /* C5 */
 519         { 0x00, 0x00 }, /* C6 */
 520         { 0x00, 0x00 }, /* C7 */
 521         { 0x00, 0x00 }, /* C8 */
 522         { 0x00, 0x00 }, /* C9 */
 523         { 0x00, 0x00 }, /* CA */
 524         { 0x00, 0x00 }, /* CB */
 525         { 0x00, 0x00 }, /* CC */
 526         { 0x00, 0x00 }, /* CD */
 527         { 0x00, 0x00 }, /* CE */
 528         { 0x00, 0x00 }, /* CF */
 529         { 0x00, 0x00 }, /* D0 */
 530         { 0x00, 0x00 }, /* D1 */
 531         { 0x00, 0x00 }, /* D2 */
 532         { 0x00, 0x00 }, /* D3 */
 533         { 0x00, 0x00 }, /* D4 */
 534         { 0x00, 0x00 }, /* D5 */
 535         { 0x00, 0x00 }, /* D6 */
 536         { 0x00, 0x00 }, /* D7 */
 537         { 0x00, 0x00 }, /* D8 */
 538         { 0x00, 0x00 }, /* D9 */
 539         { 0x00, 0x00 }, /* DA */
 540         { 0x00, 0x00 }, /* DB */
 541         { 0x00, 0x00 }, /* DC */
 542         { 0x00, 0x00 }, /* DD */
 543         { 0x00, 0x00 }, /* DE */
 544         { 0x00, 0x00 }, /* DF */
 545         { 0x00, 0x00 }, /* E0 */
 546         { 0x00, 0x00 }, /* E1 */
 547         { 0x00, 0x00 }, /* E2 */
 548         { 0x00, 0x00 }, /* E3 */
 549         { 0x00, 0x00 }, /* E4 */
 550         { 0x00, 0x00 }, /* E5 */
 551         { 0x00, 0x00 }, /* E6 */
 552         { 0x00, 0x00 }, /* E7 */
 553         { 0x00, 0x00 }, /* E8 */
 554         { 0x00, 0x00 }, /* E9 */
 555         { 0x00, 0x00 }, /* EA */
 556         { 0x00, 0x00 }, /* EB */
 557         { 0x00, 0x00 }, /* EC */
 558         { 0x00, 0x00 }, /* ED */
 559         { 0x00, 0x00 }, /* EE */
 560         { 0x00, 0x00 }, /* EF */
 561         { 0x00, 0x00 }, /* F0 */
 562         { 0x00, 0x00 }, /* F1 */
 563         { 0x00, 0x00 }, /* F2 */
 564         { 0x00, 0x00 }, /* F3 */
 565         { 0x00, 0x00 }, /* F4 */
 566         { 0x00, 0x00 }, /* F5 */
 567         { 0x00, 0x00 }, /* F6 */
 568         { 0x00, 0x00 }, /* F7 */
 569         { 0x00, 0x00 }, /* F8 */
 570         { 0x00, 0x00 }, /* F9 */
 571         { 0x00, 0x00 }, /* FA */
 572         { 0x00, 0x00 }, /* FB */
 573         { 0x00, 0x00 }, /* FC */
 574         { 0x00, 0x00 }, /* FD */
 575         { 0x00, 0x00 }, /* FE */
 576         { 0xFF, 0x00 }, /* FF */
 577 };
 578
 579 static int max98095_readable(struct snd_soc_codec *codec, unsigned int reg)
 580 {
 581         if (reg >= M98095_REG_CNT)
 582                 return 0;
 583         return max98095_access[reg].readable != 0;
 584 }
 585
 586 static int max98095_volatile(struct snd_soc_codec *codec, unsigned int reg)
 587 {
 588         if (reg > M98095_REG_MAX_CACHED)
 589                 return 1;
 590
 591         switch (reg) {
 592         case M98095_000_HOST_DATA:
 593         case M98095_001_HOST_INT_STS:
 594         case M98095_002_HOST_RSP_STS:
 595         case M98095_003_HOST_CMD_STS:
 596         case M98095_004_CODEC_STS:
 597         case M98095_005_DAI1_ALC_STS:
 598         case M98095_006_DAI2_ALC_STS:
 599         case M98095_007_JACK_AUTO_STS:
 600         case M98095_008_JACK_MANUAL_STS:
 601         case M98095_009_JACK_VBAT_STS:
 602         case M98095_00A_ACC_ADC_STS:
 603         case M98095_00B_MIC_NG_AGC_STS:
 604         case M98095_00C_SPK_L_VOLT_STS:
 605         case M98095_00D_SPK_R_VOLT_STS:
 606         case M98095_00E_TEMP_SENSOR_STS:
 607                 return 1;
 608         }
 609
 610         return 0;
 611 }
 612
 613 /*
 614  * Filter coefficients are in a separate register segment
 615  * and they share the address space of the normal registers.
 616  * The coefficient registers do not need or share the cache.
 617  */
 618 static int max98095_hw_write(struct snd_soc_codec *codec, unsigned int reg,
 619                              unsigned int value)
 620 {
 621         u8 data[2];
 622
 623         data[0] = reg;
 624         data[1] = value;
 625         if (codec->hw_write(codec->control_data, data, 2) == 2)
 626                 return 0;
 627         else
 628                 return -EIO;
 629 }
 630
 631 /*
 632  * Load equalizer DSP coefficient configurations registers
 633  */
 634 static void m98095_eq_band(struct snd_soc_codec *codec, unsigned int dai,
 635                     unsigned int band, u16 *coefs)
 636 {
 637         unsigned int eq_reg;
 638         unsigned int i;
 639
 640         BUG_ON(band > 4);
 641         BUG_ON(dai > 1);
 642
 643         /* Load the base register address */
 644         eq_reg = dai ? M98095_142_DAI2_EQ_BASE : M98095_110_DAI1_EQ_BASE;
 645
 646         /* Add the band address offset, note adjustment for word address */
 647         eq_reg += band * (M98095_COEFS_PER_BAND << 1);
 648
 649         /* Step through the registers and coefs */
 650         for (i = 0; i < M98095_COEFS_PER_BAND; i++) {
 651                 max98095_hw_write(codec, eq_reg++, M98095_BYTE1(coefs[i]));
 652                 max98095_hw_write(codec, eq_reg++, M98095_BYTE0(coefs[i]));
 653         }
 654 }
 655
 656 /*
 657  * Load biquad filter coefficient configurations registers
 658  */
 659 static void m98095_biquad_band(struct snd_soc_codec *codec, unsigned int dai,
 660                     unsigned int band, u16 *coefs)
 661 {
 662         unsigned int bq_reg;
 663         unsigned int i;
 664
 665         BUG_ON(band > 1);
 666         BUG_ON(dai > 1);
 667
 668         /* Load the base register address */
 669         bq_reg = dai ? M98095_17E_DAI2_BQ_BASE : M98095_174_DAI1_BQ_BASE;
 670
 671         /* Add the band address offset, note adjustment for word address */
 672         bq_reg += band * (M98095_COEFS_PER_BAND << 1);
 673
 674         /* Step through the registers and coefs */
 675         for (i = 0; i < M98095_COEFS_PER_BAND; i++) {
 676                 max98095_hw_write(codec, bq_reg++, M98095_BYTE1(coefs[i]));
 677                 max98095_hw_write(codec, bq_reg++, M98095_BYTE0(coefs[i]));
 678         }
 679 }
 680
 681 static const char * const max98095_fltr_mode[] = { "Voice", "Music" };
 682 static const struct soc_enum max98095_dai1_filter_mode_enum[] = {
 683         SOC_ENUM_SINGLE(M98095_02E_DAI1_FILTERS, 7, 2, max98095_fltr_mode),
 684 };
 685 static const struct soc_enum max98095_dai2_filter_mode_enum[] = {
 686         SOC_ENUM_SINGLE(M98095_038_DAI2_FILTERS, 7, 2, max98095_fltr_mode),
 687 };
 688
 689 static const char * const max98095_extmic_text[] = { "None", "MIC1", "MIC2" };
 690
 691 static const struct soc_enum max98095_extmic_enum =
 692         SOC_ENUM_SINGLE(M98095_087_CFG_MIC, 0, 3, max98095_extmic_text);
 693
 694 static const struct snd_kcontrol_new max98095_extmic_mux =
 695         SOC_DAPM_ENUM("External MIC Mux", max98095_extmic_enum);
 696
 697 static const char * const max98095_linein_text[] = { "INA", "INB" };
 698
 699 static const struct soc_enum max98095_linein_enum =
 700         SOC_ENUM_SINGLE(M98095_086_CFG_LINE, 6, 2, max98095_linein_text);
 701
 702 static const struct snd_kcontrol_new max98095_linein_mux =
 703         SOC_DAPM_ENUM("Linein Input Mux", max98095_linein_enum);
 704
 705 static const char * const max98095_line_mode_text[] = {
 706         "Stereo", "Differential"};
 707
 708 static const struct soc_enum max98095_linein_mode_enum =
 709         SOC_ENUM_SINGLE(M98095_086_CFG_LINE, 7, 2, max98095_line_mode_text);
 710
 711 static const struct soc_enum max98095_lineout_mode_enum =
 712         SOC_ENUM_SINGLE(M98095_086_CFG_LINE, 4, 2, max98095_line_mode_text);
 713
 714 static const char * const max98095_dai_fltr[] = {
 715         "Off", "Elliptical-HPF-16k", "Butterworth-HPF-16k",
 716         "Elliptical-HPF-8k", "Butterworth-HPF-8k", "Butterworth-HPF-Fs/240"};
 717 static const struct soc_enum max98095_dai1_dac_filter_enum[] = {
 718         SOC_ENUM_SINGLE(M98095_02E_DAI1_FILTERS, 0, 6, max98095_dai_fltr),
 719 };
 720 static const struct soc_enum max98095_dai2_dac_filter_enum[] = {
 721         SOC_ENUM_SINGLE(M98095_038_DAI2_FILTERS, 0, 6, max98095_dai_fltr),
 722 };
 723 static const struct soc_enum max98095_dai3_dac_filter_enum[] = {
 724         SOC_ENUM_SINGLE(M98095_042_DAI3_FILTERS, 0, 6, max98095_dai_fltr),
 725 };
 726
 727 static int max98095_mic1pre_set(struct snd_kcontrol *kcontrol,
 728                                 struct snd_ctl_elem_value *ucontrol)
 729 {
 730         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 731         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 732         unsigned int sel = ucontrol->value.integer.value[0];
 733
 734         max98095->mic1pre = sel;
 735         snd_soc_update_bits(codec, M98095_05F_LVL_MIC1, M98095_MICPRE_MASK,
 736                 (1+sel)<<M98095_MICPRE_SHIFT);
 737
 738         return 0;
 739 }
 740
 741 static int max98095_mic1pre_get(struct snd_kcontrol *kcontrol,
 742                                 struct snd_ctl_elem_value *ucontrol)
 743 {
 744         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 745         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 746
 747         ucontrol->value.integer.value[0] = max98095->mic1pre;
 748         return 0;
 749 }
 750
 751 static int max98095_mic2pre_set(struct snd_kcontrol *kcontrol,
 752                                 struct snd_ctl_elem_value *ucontrol)
 753 {
 754         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 755         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 756         unsigned int sel = ucontrol->value.integer.value[0];
 757
 758         max98095->mic2pre = sel;
 759         snd_soc_update_bits(codec, M98095_060_LVL_MIC2, M98095_MICPRE_MASK,
 760                 (1+sel)<<M98095_MICPRE_SHIFT);
 761
 762         return 0;
 763 }
 764
 765 static int max98095_mic2pre_get(struct snd_kcontrol *kcontrol,
 766                                 struct snd_ctl_elem_value *ucontrol)
 767 {
 768         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 769         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 770
 771         ucontrol->value.integer.value[0] = max98095->mic2pre;
 772         return 0;
 773 }
 774
 775 static const unsigned int max98095_micboost_tlv[] = {
 776         TLV_DB_RANGE_HEAD(2),
 777         0, 1, TLV_DB_SCALE_ITEM(0, 2000, 0),
 778         2, 2, TLV_DB_SCALE_ITEM(3000, 0, 0),
 779 };
 780
 781 static const DECLARE_TLV_DB_SCALE(max98095_mic_tlv, 0, 100, 0);
 782 static const DECLARE_TLV_DB_SCALE(max98095_adc_tlv, -1200, 100, 0);
 783 static const DECLARE_TLV_DB_SCALE(max98095_adcboost_tlv, 0, 600, 0);
 784
 785 static const unsigned int max98095_hp_tlv[] = {
 786         TLV_DB_RANGE_HEAD(5),
 787         0, 6, TLV_DB_SCALE_ITEM(-6700, 400, 0),
 788         7, 14, TLV_DB_SCALE_ITEM(-4000, 300, 0),
 789         15, 21, TLV_DB_SCALE_ITEM(-1700, 200, 0),
 790         22, 27, TLV_DB_SCALE_ITEM(-400, 100, 0),
 791         28, 31, TLV_DB_SCALE_ITEM(150, 50, 0),
 792 };
 793
 794 static const unsigned int max98095_spk_tlv[] = {
 795         TLV_DB_RANGE_HEAD(4),
 796         0, 10, TLV_DB_SCALE_ITEM(-5900, 400, 0),
 797         11, 18, TLV_DB_SCALE_ITEM(-1700, 200, 0),
 798         19, 27, TLV_DB_SCALE_ITEM(-200, 100, 0),
 799         28, 39, TLV_DB_SCALE_ITEM(650, 50, 0),
 800 };
 801
 802 static const unsigned int max98095_rcv_lout_tlv[] = {
 803         TLV_DB_RANGE_HEAD(5),
 804         0, 6, TLV_DB_SCALE_ITEM(-6200, 400, 0),
 805         7, 14, TLV_DB_SCALE_ITEM(-3500, 300, 0),
 806         15, 21, TLV_DB_SCALE_ITEM(-1200, 200, 0),
 807         22, 27, TLV_DB_SCALE_ITEM(100, 100, 0),
 808         28, 31, TLV_DB_SCALE_ITEM(650, 50, 0),
 809 };
 810
 811 static const unsigned int max98095_lin_tlv[] = {
 812         TLV_DB_RANGE_HEAD(3),
 813         0, 2, TLV_DB_SCALE_ITEM(-600, 300, 0),
 814         3, 3, TLV_DB_SCALE_ITEM(300, 1100, 0),
 815         4, 5, TLV_DB_SCALE_ITEM(1400, 600, 0),
 816 };
 817
 818 static const struct snd_kcontrol_new max98095_snd_controls[] = {
 819
 820         SOC_DOUBLE_R_TLV("Headphone Volume", M98095_064_LVL_HP_L,
 821                 M98095_065_LVL_HP_R, 0, 31, 0, max98095_hp_tlv),
 822
 823         SOC_DOUBLE_R_TLV("Speaker Volume", M98095_067_LVL_SPK_L,
 824                 M98095_068_LVL_SPK_R, 0, 39, 0, max98095_spk_tlv),
 825
 826         SOC_SINGLE_TLV("Receiver Volume", M98095_066_LVL_RCV,
 827                 0, 31, 0, max98095_rcv_lout_tlv),
 828
 829         SOC_DOUBLE_R_TLV("Lineout Volume", M98095_062_LVL_LINEOUT1,
 830                 M98095_063_LVL_LINEOUT2, 0, 31, 0, max98095_rcv_lout_tlv),
 831
 832         SOC_DOUBLE_R("Headphone Switch", M98095_064_LVL_HP_L,
 833                 M98095_065_LVL_HP_R, 7, 1, 1),
 834
 835         SOC_DOUBLE_R("Speaker Switch", M98095_067_LVL_SPK_L,
 836                 M98095_068_LVL_SPK_R, 7, 1, 1),
 837
 838         SOC_SINGLE("Receiver Switch", M98095_066_LVL_RCV, 7, 1, 1),
 839
 840         SOC_DOUBLE_R("Lineout Switch", M98095_062_LVL_LINEOUT1,
 841                 M98095_063_LVL_LINEOUT2, 7, 1, 1),
 842
 843         SOC_SINGLE_TLV("MIC1 Volume", M98095_05F_LVL_MIC1, 0, 20, 1,
 844                 max98095_mic_tlv),
 845
 846         SOC_SINGLE_TLV("MIC2 Volume", M98095_060_LVL_MIC2, 0, 20, 1,
 847                 max98095_mic_tlv),
 848
 849         SOC_SINGLE_EXT_TLV("MIC1 Boost Volume",
 850                         M98095_05F_LVL_MIC1, 5, 2, 0,
 851                         max98095_mic1pre_get, max98095_mic1pre_set,
 852                         max98095_micboost_tlv),
 853         SOC_SINGLE_EXT_TLV("MIC2 Boost Volume",
 854                         M98095_060_LVL_MIC2, 5, 2, 0,
 855                         max98095_mic2pre_get, max98095_mic2pre_set,
 856                         max98095_micboost_tlv),
 857
 858         SOC_SINGLE_TLV("Linein Volume", M98095_061_LVL_LINEIN, 0, 5, 1,
 859                 max98095_lin_tlv),
 860
 861         SOC_SINGLE_TLV("ADCL Volume", M98095_05D_LVL_ADC_L, 0, 15, 1,
 862                 max98095_adc_tlv),
 863         SOC_SINGLE_TLV("ADCR Volume", M98095_05E_LVL_ADC_R, 0, 15, 1,
 864                 max98095_adc_tlv),
 865
 866         SOC_SINGLE_TLV("ADCL Boost Volume", M98095_05D_LVL_ADC_L, 4, 3, 0,
 867                 max98095_adcboost_tlv),
 868         SOC_SINGLE_TLV("ADCR Boost Volume", M98095_05E_LVL_ADC_R, 4, 3, 0,
 869                 max98095_adcboost_tlv),
 870
 871         SOC_SINGLE("EQ1 Switch", M98095_088_CFG_LEVEL, 0, 1, 0),
 872         SOC_SINGLE("EQ2 Switch", M98095_088_CFG_LEVEL, 1, 1, 0),
 873
 874         SOC_SINGLE("Biquad1 Switch", M98095_088_CFG_LEVEL, 2, 1, 0),
 875         SOC_SINGLE("Biquad2 Switch", M98095_088_CFG_LEVEL, 3, 1, 0),
 876
 877         SOC_ENUM("DAI1 Filter Mode", max98095_dai1_filter_mode_enum),
 878         SOC_ENUM("DAI2 Filter Mode", max98095_dai2_filter_mode_enum),
 879         SOC_ENUM("DAI1 DAC Filter", max98095_dai1_dac_filter_enum),
 880         SOC_ENUM("DAI2 DAC Filter", max98095_dai2_dac_filter_enum),
 881         SOC_ENUM("DAI3 DAC Filter", max98095_dai3_dac_filter_enum),
 882
 883         SOC_ENUM("Linein Mode", max98095_linein_mode_enum),
 884         SOC_ENUM("Lineout Mode", max98095_lineout_mode_enum),
 885 };
 886
 887 /* Left speaker mixer switch */
 888 static const struct snd_kcontrol_new max98095_left_speaker_mixer_controls[] = {
 889         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_050_MIX_SPK_LEFT, 0, 1, 0),
 890         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_050_MIX_SPK_LEFT, 6, 1, 0),
 891         SOC_DAPM_SINGLE("Mono DAC2 Switch", M98095_050_MIX_SPK_LEFT, 3, 1, 0),
 892         SOC_DAPM_SINGLE("Mono DAC3 Switch", M98095_050_MIX_SPK_LEFT, 3, 1, 0),
 893         SOC_DAPM_SINGLE("MIC1 Switch", M98095_050_MIX_SPK_LEFT, 4, 1, 0),
 894         SOC_DAPM_SINGLE("MIC2 Switch", M98095_050_MIX_SPK_LEFT, 5, 1, 0),
 895         SOC_DAPM_SINGLE("IN1 Switch", M98095_050_MIX_SPK_LEFT, 1, 1, 0),
 896         SOC_DAPM_SINGLE("IN2 Switch", M98095_050_MIX_SPK_LEFT, 2, 1, 0),
 897 };
 898
 899 /* Right speaker mixer switch */
 900 static const struct snd_kcontrol_new max98095_right_speaker_mixer_controls[] = {
 901         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_051_MIX_SPK_RIGHT, 6, 1, 0),
 902         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_051_MIX_SPK_RIGHT, 0, 1, 0),
 903         SOC_DAPM_SINGLE("Mono DAC2 Switch", M98095_051_MIX_SPK_RIGHT, 3, 1, 0),
 904         SOC_DAPM_SINGLE("Mono DAC3 Switch", M98095_051_MIX_SPK_RIGHT, 3, 1, 0),
 905         SOC_DAPM_SINGLE("MIC1 Switch", M98095_051_MIX_SPK_RIGHT, 5, 1, 0),
 906         SOC_DAPM_SINGLE("MIC2 Switch", M98095_051_MIX_SPK_RIGHT, 4, 1, 0),
 907         SOC_DAPM_SINGLE("IN1 Switch", M98095_051_MIX_SPK_RIGHT, 1, 1, 0),
 908         SOC_DAPM_SINGLE("IN2 Switch", M98095_051_MIX_SPK_RIGHT, 2, 1, 0),
 909 };
 910
 911 /* Left headphone mixer switch */
 912 static const struct snd_kcontrol_new max98095_left_hp_mixer_controls[] = {
 913         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_04C_MIX_HP_LEFT, 0, 1, 0),
 914         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_04C_MIX_HP_LEFT, 5, 1, 0),
 915         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04C_MIX_HP_LEFT, 3, 1, 0),
 916         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04C_MIX_HP_LEFT, 4, 1, 0),
 917         SOC_DAPM_SINGLE("IN1 Switch", M98095_04C_MIX_HP_LEFT, 1, 1, 0),
 918         SOC_DAPM_SINGLE("IN2 Switch", M98095_04C_MIX_HP_LEFT, 2, 1, 0),
 919 };
 920
 921 /* Right headphone mixer switch */
 922 static const struct snd_kcontrol_new max98095_right_hp_mixer_controls[] = {
 923         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_04D_MIX_HP_RIGHT, 5, 1, 0),
 924         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_04D_MIX_HP_RIGHT, 0, 1, 0),
 925         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04D_MIX_HP_RIGHT, 3, 1, 0),
 926         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04D_MIX_HP_RIGHT, 4, 1, 0),
 927         SOC_DAPM_SINGLE("IN1 Switch", M98095_04D_MIX_HP_RIGHT, 1, 1, 0),
 928         SOC_DAPM_SINGLE("IN2 Switch", M98095_04D_MIX_HP_RIGHT, 2, 1, 0),
 929 };
 930
 931 /* Receiver earpiece mixer switch */
 932 static const struct snd_kcontrol_new max98095_mono_rcv_mixer_controls[] = {
 933         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_04F_MIX_RCV, 0, 1, 0),
 934         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_04F_MIX_RCV, 5, 1, 0),
 935         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04F_MIX_RCV, 3, 1, 0),
 936         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04F_MIX_RCV, 4, 1, 0),
 937         SOC_DAPM_SINGLE("IN1 Switch", M98095_04F_MIX_RCV, 1, 1, 0),
 938         SOC_DAPM_SINGLE("IN2 Switch", M98095_04F_MIX_RCV, 2, 1, 0),
 939 };
 940
 941 /* Left lineout mixer switch */
 942 static const struct snd_kcontrol_new max98095_left_lineout_mixer_controls[] = {
 943         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_053_MIX_LINEOUT1, 5, 1, 0),
 944         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_053_MIX_LINEOUT1, 0, 1, 0),
 945         SOC_DAPM_SINGLE("MIC1 Switch", M98095_053_MIX_LINEOUT1, 3, 1, 0),
 946         SOC_DAPM_SINGLE("MIC2 Switch", M98095_053_MIX_LINEOUT1, 4, 1, 0),
 947         SOC_DAPM_SINGLE("IN1 Switch", M98095_053_MIX_LINEOUT1, 1, 1, 0),
 948         SOC_DAPM_SINGLE("IN2 Switch", M98095_053_MIX_LINEOUT1, 2, 1, 0),
 949 };
 950
 951 /* Right lineout mixer switch */
 952 static const struct snd_kcontrol_new max98095_right_lineout_mixer_controls[] = {
 953         SOC_DAPM_SINGLE("Left DAC1 Switch", M98095_054_MIX_LINEOUT2, 0, 1, 0),
 954         SOC_DAPM_SINGLE("Right DAC1 Switch", M98095_054_MIX_LINEOUT2, 5, 1, 0),
 955         SOC_DAPM_SINGLE("MIC1 Switch", M98095_054_MIX_LINEOUT2, 3, 1, 0),
 956         SOC_DAPM_SINGLE("MIC2 Switch", M98095_054_MIX_LINEOUT2, 4, 1, 0),
 957         SOC_DAPM_SINGLE("IN1 Switch", M98095_054_MIX_LINEOUT2, 1, 1, 0),
 958         SOC_DAPM_SINGLE("IN2 Switch", M98095_054_MIX_LINEOUT2, 2, 1, 0),
 959 };
 960
 961 /* Left ADC mixer switch */
 962 static const struct snd_kcontrol_new max98095_left_ADC_mixer_controls[] = {
 963         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04A_MIX_ADC_LEFT, 7, 1, 0),
 964         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04A_MIX_ADC_LEFT, 6, 1, 0),
 965         SOC_DAPM_SINGLE("IN1 Switch", M98095_04A_MIX_ADC_LEFT, 3, 1, 0),
 966         SOC_DAPM_SINGLE("IN2 Switch", M98095_04A_MIX_ADC_LEFT, 2, 1, 0),
 967 };
 968
 969 /* Right ADC mixer switch */
 970 static const struct snd_kcontrol_new max98095_right_ADC_mixer_controls[] = {
 971         SOC_DAPM_SINGLE("MIC1 Switch", M98095_04B_MIX_ADC_RIGHT, 7, 1, 0),
 972         SOC_DAPM_SINGLE("MIC2 Switch", M98095_04B_MIX_ADC_RIGHT, 6, 1, 0),
 973         SOC_DAPM_SINGLE("IN1 Switch", M98095_04B_MIX_ADC_RIGHT, 3, 1, 0),
 974         SOC_DAPM_SINGLE("IN2 Switch", M98095_04B_MIX_ADC_RIGHT, 2, 1, 0),
 975 };
 976
 977 static int max98095_mic_event(struct snd_soc_dapm_widget *w,
 978                              struct snd_kcontrol *kcontrol, int event)
 979 {
 980         struct snd_soc_codec *codec = w->codec;
 981         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
 982
 983         switch (event) {
 984         case SND_SOC_DAPM_POST_PMU:
 985                 if (w->reg == M98095_05F_LVL_MIC1) {
 986                         snd_soc_update_bits(codec, w->reg, M98095_MICPRE_MASK,
 987                                 (1+max98095->mic1pre)<<M98095_MICPRE_SHIFT);
 988                 } else {
 989                         snd_soc_update_bits(codec, w->reg, M98095_MICPRE_MASK,
 990                                 (1+max98095->mic2pre)<<M98095_MICPRE_SHIFT);
 991                 }
 992                 break;
 993         case SND_SOC_DAPM_POST_PMD:
 994                 snd_soc_update_bits(codec, w->reg, M98095_MICPRE_MASK, 0);
 995                 break;
 996         default:
 997                 return -EINVAL;
 998         }
 999
1000         return 0;
1001 }
1002
1003 /*
1004  * The line inputs are stereo inputs with the left and right
1005  * channels sharing a common PGA power control signal.
1006  */
1007 static int max98095_line_pga(struct snd_soc_dapm_widget *w,
1008                              int event, u8 channel)
1009 {
1010         struct snd_soc_codec *codec = w->codec;
1011         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1012         u8 *state;
1013
1014         BUG_ON(!((channel == 1) || (channel == 2)));
1015
1016         state = &max98095->lin_state;
1017
1018         switch (event) {
1019         case SND_SOC_DAPM_POST_PMU:
1020                 *state |= channel;
1021                 snd_soc_update_bits(codec, w->reg,
1022                         (1 << w->shift), (1 << w->shift));
1023                 break;
1024         case SND_SOC_DAPM_POST_PMD:
1025                 *state &= ~channel;
1026                 if (*state == 0) {
1027                         snd_soc_update_bits(codec, w->reg,
1028                                 (1 << w->shift), 0);
1029                 }
1030                 break;
1031         default:
1032                 return -EINVAL;
1033         }
1034
1035         return 0;
1036 }
1037
1038 static int max98095_pga_in1_event(struct snd_soc_dapm_widget *w,
1039                                    struct snd_kcontrol *k, int event)
1040 {
1041         return max98095_line_pga(w, event, 1);
1042 }
1043
1044 static int max98095_pga_in2_event(struct snd_soc_dapm_widget *w,
1045                                    struct snd_kcontrol *k, int event)
1046 {
1047         return max98095_line_pga(w, event, 2);
1048 }
1049
1050 /*
1051  * The stereo line out mixer outputs to two stereo line outs.
1052  * The 2nd pair has a separate set of enables.
1053  */
1054 static int max98095_lineout_event(struct snd_soc_dapm_widget *w,
1055                              struct snd_kcontrol *kcontrol, int event)
1056 {
1057         struct snd_soc_codec *codec = w->codec;
1058
1059         switch (event) {
1060         case SND_SOC_DAPM_POST_PMU:
1061                 snd_soc_update_bits(codec, w->reg,
1062                         (1 << (w->shift+2)), (1 << (w->shift+2)));
1063                 break;
1064         case SND_SOC_DAPM_POST_PMD:
1065                 snd_soc_update_bits(codec, w->reg,
1066                         (1 << (w->shift+2)), 0);
1067                 break;
1068         default:
1069                 return -EINVAL;
1070         }
1071
1072         return 0;
1073 }
1074
1075 static const struct snd_soc_dapm_widget max98095_dapm_widgets[] = {
1076
1077         SND_SOC_DAPM_ADC("ADCL", "HiFi Capture", M98095_090_PWR_EN_IN, 0, 0),
1078         SND_SOC_DAPM_ADC("ADCR", "HiFi Capture", M98095_090_PWR_EN_IN, 1, 0),
1079
1080         SND_SOC_DAPM_DAC("DACL1", "HiFi Playback",
1081                 M98095_091_PWR_EN_OUT, 0, 0),
1082         SND_SOC_DAPM_DAC("DACR1", "HiFi Playback",
1083                 M98095_091_PWR_EN_OUT, 1, 0),
1084         SND_SOC_DAPM_DAC("DACM2", "Aux Playback",
1085                 M98095_091_PWR_EN_OUT, 2, 0),
1086         SND_SOC_DAPM_DAC("DACM3", "Voice Playback",
1087                 M98095_091_PWR_EN_OUT, 2, 0),
1088
1089         SND_SOC_DAPM_PGA("HP Left Out", M98095_091_PWR_EN_OUT,
1090                 6, 0, NULL, 0),
1091         SND_SOC_DAPM_PGA("HP Right Out", M98095_091_PWR_EN_OUT,
1092                 7, 0, NULL, 0),
1093
1094         SND_SOC_DAPM_PGA("SPK Left Out", M98095_091_PWR_EN_OUT,
1095                 4, 0, NULL, 0),
1096         SND_SOC_DAPM_PGA("SPK Right Out", M98095_091_PWR_EN_OUT,
1097                 5, 0, NULL, 0),
1098
1099         SND_SOC_DAPM_PGA("RCV Mono Out", M98095_091_PWR_EN_OUT,
1100                 3, 0, NULL, 0),
1101
1102         SND_SOC_DAPM_PGA_E("LINE Left Out", M98095_092_PWR_EN_OUT,
1103                 0, 0, NULL, 0, max98095_lineout_event, SND_SOC_DAPM_PRE_PMD),
1104         SND_SOC_DAPM_PGA_E("LINE Right Out", M98095_092_PWR_EN_OUT,
1105                 1, 0, NULL, 0, max98095_lineout_event, SND_SOC_DAPM_PRE_PMD),
1106
1107         SND_SOC_DAPM_MUX("External MIC", SND_SOC_NOPM, 0, 0,
1108                 &max98095_extmic_mux),
1109
1110         SND_SOC_DAPM_MUX("Linein Mux", SND_SOC_NOPM, 0, 0,
1111                 &max98095_linein_mux),
1112
1113         SND_SOC_DAPM_MIXER("Left Headphone Mixer", SND_SOC_NOPM, 0, 0,
1114                 &max98095_left_hp_mixer_controls[0],
1115                 ARRAY_SIZE(max98095_left_hp_mixer_controls)),
1116
1117         SND_SOC_DAPM_MIXER("Right Headphone Mixer", SND_SOC_NOPM, 0, 0,
1118                 &max98095_right_hp_mixer_controls[0],
1119                 ARRAY_SIZE(max98095_right_hp_mixer_controls)),
1120
1121         SND_SOC_DAPM_MIXER("Left Speaker Mixer", SND_SOC_NOPM, 0, 0,
1122                 &max98095_left_speaker_mixer_controls[0],
1123                 ARRAY_SIZE(max98095_left_speaker_mixer_controls)),
1124
1125         SND_SOC_DAPM_MIXER("Right Speaker Mixer", SND_SOC_NOPM, 0, 0,
1126                 &max98095_right_speaker_mixer_controls[0],
1127                 ARRAY_SIZE(max98095_right_speaker_mixer_controls)),
1128
1129         SND_SOC_DAPM_MIXER("Receiver Mixer", SND_SOC_NOPM, 0, 0,
1130           &max98095_mono_rcv_mixer_controls[0],
1131                 ARRAY_SIZE(max98095_mono_rcv_mixer_controls)),
1132
1133         SND_SOC_DAPM_MIXER("Left Lineout Mixer", SND_SOC_NOPM, 0, 0,
1134                 &max98095_left_lineout_mixer_controls[0],
1135                 ARRAY_SIZE(max98095_left_lineout_mixer_controls)),
1136
1137         SND_SOC_DAPM_MIXER("Right Lineout Mixer", SND_SOC_NOPM, 0, 0,
1138                 &max98095_right_lineout_mixer_controls[0],
1139                 ARRAY_SIZE(max98095_right_lineout_mixer_controls)),
1140
1141         SND_SOC_DAPM_MIXER("Left ADC Mixer", SND_SOC_NOPM, 0, 0,
1142                 &max98095_left_ADC_mixer_controls[0],
1143                 ARRAY_SIZE(max98095_left_ADC_mixer_controls)),
1144
1145         SND_SOC_DAPM_MIXER("Right ADC Mixer", SND_SOC_NOPM, 0, 0,
1146                 &max98095_right_ADC_mixer_controls[0],
1147                 ARRAY_SIZE(max98095_right_ADC_mixer_controls)),
1148
1149         SND_SOC_DAPM_PGA_E("MIC1 Input", M98095_05F_LVL_MIC1,
1150                 5, 0, NULL, 0, max98095_mic_event,
1151                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1152
1153         SND_SOC_DAPM_PGA_E("MIC2 Input", M98095_060_LVL_MIC2,
1154                 5, 0, NULL, 0, max98095_mic_event,
1155                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1156
1157         SND_SOC_DAPM_PGA_E("IN1 Input", M98095_090_PWR_EN_IN,
1158                 7, 0, NULL, 0, max98095_pga_in1_event,
1159                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1160
1161         SND_SOC_DAPM_PGA_E("IN2 Input", M98095_090_PWR_EN_IN,
1162                 7, 0, NULL, 0, max98095_pga_in2_event,
1163                 SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_POST_PMD),
1164
1165         SND_SOC_DAPM_MICBIAS("MICBIAS1", M98095_090_PWR_EN_IN, 2, 0),
1166         SND_SOC_DAPM_MICBIAS("MICBIAS2", M98095_090_PWR_EN_IN, 3, 0),
1167
1168         SND_SOC_DAPM_OUTPUT("HPL"),
1169         SND_SOC_DAPM_OUTPUT("HPR"),
1170         SND_SOC_DAPM_OUTPUT("SPKL"),
1171         SND_SOC_DAPM_OUTPUT("SPKR"),
1172         SND_SOC_DAPM_OUTPUT("RCV"),
1173         SND_SOC_DAPM_OUTPUT("OUT1"),
1174         SND_SOC_DAPM_OUTPUT("OUT2"),
1175         SND_SOC_DAPM_OUTPUT("OUT3"),
1176         SND_SOC_DAPM_OUTPUT("OUT4"),
1177
1178         SND_SOC_DAPM_INPUT("MIC1"),
1179         SND_SOC_DAPM_INPUT("MIC2"),
1180         SND_SOC_DAPM_INPUT("INA1"),
1181         SND_SOC_DAPM_INPUT("INA2"),
1182         SND_SOC_DAPM_INPUT("INB1"),
1183         SND_SOC_DAPM_INPUT("INB2"),
1184 };
1185
1186 static const struct snd_soc_dapm_route max98095_audio_map[] = {
1187         /* Left headphone output mixer */
1188         {"Left Headphone Mixer", "Left DAC1 Switch", "DACL1"},
1189         {"Left Headphone Mixer", "Right DAC1 Switch", "DACR1"},
1190         {"Left Headphone Mixer", "MIC1 Switch", "MIC1 Input"},
1191         {"Left Headphone Mixer", "MIC2 Switch", "MIC2 Input"},
1192         {"Left Headphone Mixer", "IN1 Switch", "IN1 Input"},
1193         {"Left Headphone Mixer", "IN2 Switch", "IN2 Input"},
1194
1195         /* Right headphone output mixer */
1196         {"Right Headphone Mixer", "Left DAC1 Switch", "DACL1"},
1197         {"Right Headphone Mixer", "Right DAC1 Switch", "DACR1"},
1198         {"Right Headphone Mixer", "MIC1 Switch", "MIC1 Input"},
1199         {"Right Headphone Mixer", "MIC2 Switch", "MIC2 Input"},
1200         {"Right Headphone Mixer", "IN1 Switch", "IN1 Input"},
1201         {"Right Headphone Mixer", "IN2 Switch", "IN2 Input"},
1202
1203         /* Left speaker output mixer */
1204         {"Left Speaker Mixer", "Left DAC1 Switch", "DACL1"},
1205         {"Left Speaker Mixer", "Right DAC1 Switch", "DACR1"},
1206         {"Left Speaker Mixer", "Mono DAC2 Switch", "DACM2"},
1207         {"Left Speaker Mixer", "Mono DAC3 Switch", "DACM3"},
1208         {"Left Speaker Mixer", "MIC1 Switch", "MIC1 Input"},
1209         {"Left Speaker Mixer", "MIC2 Switch", "MIC2 Input"},
1210         {"Left Speaker Mixer", "IN1 Switch", "IN1 Input"},
1211         {"Left Speaker Mixer", "IN2 Switch", "IN2 Input"},
1212
1213         /* Right speaker output mixer */
1214         {"Right Speaker Mixer", "Left DAC1 Switch", "DACL1"},
1215         {"Right Speaker Mixer", "Right DAC1 Switch", "DACR1"},
1216         {"Right Speaker Mixer", "Mono DAC2 Switch", "DACM2"},
1217         {"Right Speaker Mixer", "Mono DAC3 Switch", "DACM3"},
1218         {"Right Speaker Mixer", "MIC1 Switch", "MIC1 Input"},
1219         {"Right Speaker Mixer", "MIC2 Switch", "MIC2 Input"},
1220         {"Right Speaker Mixer", "IN1 Switch", "IN1 Input"},
1221         {"Right Speaker Mixer", "IN2 Switch", "IN2 Input"},
1222
1223         /* Earpiece/Receiver output mixer */
1224         {"Receiver Mixer", "Left DAC1 Switch", "DACL1"},
1225         {"Receiver Mixer", "Right DAC1 Switch", "DACR1"},
1226         {"Receiver Mixer", "MIC1 Switch", "MIC1 Input"},
1227         {"Receiver Mixer", "MIC2 Switch", "MIC2 Input"},
1228         {"Receiver Mixer", "IN1 Switch", "IN1 Input"},
1229         {"Receiver Mixer", "IN2 Switch", "IN2 Input"},
1230
1231         /* Left Lineout output mixer */
1232         {"Left Lineout Mixer", "Left DAC1 Switch", "DACL1"},
1233         {"Left Lineout Mixer", "Right DAC1 Switch", "DACR1"},
1234         {"Left Lineout Mixer", "MIC1 Switch", "MIC1 Input"},
1235         {"Left Lineout Mixer", "MIC2 Switch", "MIC2 Input"},
1236         {"Left Lineout Mixer", "IN1 Switch", "IN1 Input"},
1237         {"Left Lineout Mixer", "IN2 Switch", "IN2 Input"},
1238
1239         /* Right lineout output mixer */
1240         {"Right Lineout Mixer", "Left DAC1 Switch", "DACL1"},
1241         {"Right Lineout Mixer", "Right DAC1 Switch", "DACR1"},
1242         {"Right Lineout Mixer", "MIC1 Switch", "MIC1 Input"},
1243         {"Right Lineout Mixer", "MIC2 Switch", "MIC2 Input"},
1244         {"Right Lineout Mixer", "IN1 Switch", "IN1 Input"},
1245         {"Right Lineout Mixer", "IN2 Switch", "IN2 Input"},
1246
1247         {"HP Left Out", NULL, "Left Headphone Mixer"},
1248         {"HP Right Out", NULL, "Right Headphone Mixer"},
1249         {"SPK Left Out", NULL, "Left Speaker Mixer"},
1250         {"SPK Right Out", NULL, "Right Speaker Mixer"},
1251         {"RCV Mono Out", NULL, "Receiver Mixer"},
1252         {"LINE Left Out", NULL, "Left Lineout Mixer"},
1253         {"LINE Right Out", NULL, "Right Lineout Mixer"},
1254
1255         {"HPL", NULL, "HP Left Out"},
1256         {"HPR", NULL, "HP Right Out"},
1257         {"SPKL", NULL, "SPK Left Out"},
1258         {"SPKR", NULL, "SPK Right Out"},
1259         {"RCV", NULL, "RCV Mono Out"},
1260         {"OUT1", NULL, "LINE Left Out"},
1261         {"OUT2", NULL, "LINE Right Out"},
1262         {"OUT3", NULL, "LINE Left Out"},
1263         {"OUT4", NULL, "LINE Right Out"},
1264
1265         /* Left ADC input mixer */
1266         {"Left ADC Mixer", "MIC1 Switch", "MIC1 Input"},
1267         {"Left ADC Mixer", "MIC2 Switch", "MIC2 Input"},
1268         {"Left ADC Mixer", "IN1 Switch", "IN1 Input"},
1269         {"Left ADC Mixer", "IN2 Switch", "IN2 Input"},
1270
1271         /* Right ADC input mixer */
1272         {"Right ADC Mixer", "MIC1 Switch", "MIC1 Input"},
1273         {"Right ADC Mixer", "MIC2 Switch", "MIC2 Input"},
1274         {"Right ADC Mixer", "IN1 Switch", "IN1 Input"},
1275         {"Right ADC Mixer", "IN2 Switch", "IN2 Input"},
1276
1277         /* Inputs */
1278         {"ADCL", NULL, "Left ADC Mixer"},
1279         {"ADCR", NULL, "Right ADC Mixer"},
1280
1281         {"IN1 Input", NULL, "INA1"},
1282         {"IN2 Input", NULL, "INA2"},
1283
1284         {"MIC1 Input", NULL, "MIC1"},
1285         {"MIC2 Input", NULL, "MIC2"},
1286 };
1287
1288 static int max98095_add_widgets(struct snd_soc_codec *codec)
1289 {
1290         snd_soc_add_controls(codec, max98095_snd_controls,
1291                              ARRAY_SIZE(max98095_snd_controls));
1292
1293         return 0;
1294 }
1295
1296 /* codec mclk clock divider coefficients */
1297 static const struct {
1298         u32 rate;
1299         u8  sr;
1300 } rate_table[] = {
1301         {8000,  0x01},
1302         {11025, 0x02},
1303         {16000, 0x03},
1304         {22050, 0x04},
1305         {24000, 0x05},
1306         {32000, 0x06},
1307         {44100, 0x07},
1308         {48000, 0x08},
1309         {88200, 0x09},
1310         {96000, 0x0A},
1311 };
1312
1313 static int rate_value(int rate, u8 *value)
1314 {
1315         int i;
1316
1317         for (i = 0; i < ARRAY_SIZE(rate_table); i++) {
1318                 if (rate_table[i].rate >= rate) {
1319                         *value = rate_table[i].sr;
1320                         return 0;
1321                 }
1322         }
1323         *value = rate_table[0].sr;
1324         return -EINVAL;
1325 }
1326
1327 static int max98095_dai1_hw_params(struct snd_pcm_substream *substream,
1328                                    struct snd_pcm_hw_params *params,
1329                                    struct snd_soc_dai *dai)
1330 {
1331         struct snd_soc_codec *codec = dai->codec;
1332         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1333         struct max98095_cdata *cdata;
1334         unsigned long long ni;
1335         unsigned int rate;
1336         u8 regval;
1337
1338         cdata = &max98095->dai[0];
1339
1340         rate = params_rate(params);
1341
1342         switch (params_format(params)) {
1343         case SNDRV_PCM_FORMAT_S16_LE:
1344                 snd_soc_update_bits(codec, M98095_02A_DAI1_FORMAT,
1345                         M98095_DAI_WS, 0);
1346                 break;
1347         case SNDRV_PCM_FORMAT_S24_LE:
1348                 snd_soc_update_bits(codec, M98095_02A_DAI1_FORMAT,
1349                         M98095_DAI_WS, M98095_DAI_WS);
1350                 break;
1351         default:
1352                 return -EINVAL;
1353         }
1354
1355         if (rate_value(rate, &regval))
1356                 return -EINVAL;
1357
1358         snd_soc_update_bits(codec, M98095_027_DAI1_CLKMODE,
1359                 M98095_CLKMODE_MASK, regval);
1360         cdata->rate = rate;
1361
1362         /* Configure NI when operating as master */
1363         if (snd_soc_read(codec, M98095_02A_DAI1_FORMAT) & M98095_DAI_MAS) {
1364                 if (max98095->sysclk == 0) {
1365                         dev_err(codec->dev, "Invalid system clock frequency\n");
1366                         return -EINVAL;
1367                 }
1368                 ni = 65536ULL * (rate < 50000 ? 96ULL : 48ULL)
1369                                 * (unsigned long long int)rate;
1370                 do_div(ni, (unsigned long long int)max98095->sysclk);
1371                 snd_soc_write(codec, M98095_028_DAI1_CLKCFG_HI,
1372                         (ni >> 8) & 0x7F);
1373                 snd_soc_write(codec, M98095_029_DAI1_CLKCFG_LO,
1374                         ni & 0xFF);
1375         }
1376
1377         /* Update sample rate mode */
1378         if (rate < 50000)
1379                 snd_soc_update_bits(codec, M98095_02E_DAI1_FILTERS,
1380                         M98095_DAI_DHF, 0);
1381         else
1382                 snd_soc_update_bits(codec, M98095_02E_DAI1_FILTERS,
1383                         M98095_DAI_DHF, M98095_DAI_DHF);
1384
1385         return 0;
1386 }
1387
1388 static int max98095_dai2_hw_params(struct snd_pcm_substream *substream,
1389                                    struct snd_pcm_hw_params *params,
1390                                    struct snd_soc_dai *dai)
1391 {
1392         struct snd_soc_codec *codec = dai->codec;
1393         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1394         struct max98095_cdata *cdata;
1395         unsigned long long ni;
1396         unsigned int rate;
1397         u8 regval;
1398
1399         cdata = &max98095->dai[1];
1400
1401         rate = params_rate(params);
1402
1403         switch (params_format(params)) {
1404         case SNDRV_PCM_FORMAT_S16_LE:
1405                 snd_soc_update_bits(codec, M98095_034_DAI2_FORMAT,
1406                         M98095_DAI_WS, 0);
1407                 break;
1408         case SNDRV_PCM_FORMAT_S24_LE:
1409                 snd_soc_update_bits(codec, M98095_034_DAI2_FORMAT,
1410                         M98095_DAI_WS, M98095_DAI_WS);
1411                 break;
1412         default:
1413                 return -EINVAL;
1414         }
1415
1416         if (rate_value(rate, &regval))
1417                 return -EINVAL;
1418
1419         snd_soc_update_bits(codec, M98095_031_DAI2_CLKMODE,
1420                 M98095_CLKMODE_MASK, regval);
1421         cdata->rate = rate;
1422
1423         /* Configure NI when operating as master */
1424         if (snd_soc_read(codec, M98095_034_DAI2_FORMAT) & M98095_DAI_MAS) {
1425                 if (max98095->sysclk == 0) {
1426                         dev_err(codec->dev, "Invalid system clock frequency\n");
1427                         return -EINVAL;
1428                 }
1429                 ni = 65536ULL * (rate < 50000 ? 96ULL : 48ULL)
1430                                 * (unsigned long long int)rate;
1431                 do_div(ni, (unsigned long long int)max98095->sysclk);
1432                 snd_soc_write(codec, M98095_032_DAI2_CLKCFG_HI,
1433                         (ni >> 8) & 0x7F);
1434                 snd_soc_write(codec, M98095_033_DAI2_CLKCFG_LO,
1435                         ni & 0xFF);
1436         }
1437
1438         /* Update sample rate mode */
1439         if (rate < 50000)
1440                 snd_soc_update_bits(codec, M98095_038_DAI2_FILTERS,
1441                         M98095_DAI_DHF, 0);
1442         else
1443                 snd_soc_update_bits(codec, M98095_038_DAI2_FILTERS,
1444                         M98095_DAI_DHF, M98095_DAI_DHF);
1445
1446         return 0;
1447 }
1448
1449 static int max98095_dai3_hw_params(struct snd_pcm_substream *substream,
1450                                    struct snd_pcm_hw_params *params,
1451                                    struct snd_soc_dai *dai)
1452 {
1453         struct snd_soc_codec *codec = dai->codec;
1454         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1455         struct max98095_cdata *cdata;
1456         unsigned long long ni;
1457         unsigned int rate;
1458         u8 regval;
1459
1460         cdata = &max98095->dai[2];
1461
1462         rate = params_rate(params);
1463
1464         switch (params_format(params)) {
1465         case SNDRV_PCM_FORMAT_S16_LE:
1466                 snd_soc_update_bits(codec, M98095_03E_DAI3_FORMAT,
1467                         M98095_DAI_WS, 0);
1468                 break;
1469         case SNDRV_PCM_FORMAT_S24_LE:
1470                 snd_soc_update_bits(codec, M98095_03E_DAI3_FORMAT,
1471                         M98095_DAI_WS, M98095_DAI_WS);
1472                 break;
1473         default:
1474                 return -EINVAL;
1475         }
1476
1477         if (rate_value(rate, &regval))
1478                 return -EINVAL;
1479
1480         snd_soc_update_bits(codec, M98095_03B_DAI3_CLKMODE,
1481                 M98095_CLKMODE_MASK, regval);
1482         cdata->rate = rate;
1483
1484         /* Configure NI when operating as master */
1485         if (snd_soc_read(codec, M98095_03E_DAI3_FORMAT) & M98095_DAI_MAS) {
1486                 if (max98095->sysclk == 0) {
1487                         dev_err(codec->dev, "Invalid system clock frequency\n");
1488                         return -EINVAL;
1489                 }
1490                 ni = 65536ULL * (rate < 50000 ? 96ULL : 48ULL)
1491                                 * (unsigned long long int)rate;
1492                 do_div(ni, (unsigned long long int)max98095->sysclk);
1493                 snd_soc_write(codec, M98095_03C_DAI3_CLKCFG_HI,
1494                         (ni >> 8) & 0x7F);
1495                 snd_soc_write(codec, M98095_03D_DAI3_CLKCFG_LO,
1496                         ni & 0xFF);
1497         }
1498
1499         /* Update sample rate mode */
1500         if (rate < 50000)
1501                 snd_soc_update_bits(codec, M98095_042_DAI3_FILTERS,
1502                         M98095_DAI_DHF, 0);
1503         else
1504                 snd_soc_update_bits(codec, M98095_042_DAI3_FILTERS,
1505                         M98095_DAI_DHF, M98095_DAI_DHF);
1506
1507         return 0;
1508 }
1509
1510 static int max98095_dai_set_sysclk(struct snd_soc_dai *dai,
1511                                    int clk_id, unsigned int freq, int dir)
1512 {
1513         struct snd_soc_codec *codec = dai->codec;
1514         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1515
1516         /* Requested clock frequency is already setup */
1517         if (freq == max98095->sysclk)
1518                 return 0;
1519
1520         max98095->sysclk = freq; /* remember current sysclk */
1521
1522         /* Setup clocks for slave mode, and using the PLL
1523          * PSCLK = 0x01 (when master clk is 10MHz to 20MHz)
1524          *         0x02 (when master clk is 20MHz to 40MHz)..
1525          *         0x03 (when master clk is 40MHz to 60MHz)..
1526          */
1527         if ((freq >= 10000000) && (freq < 20000000)) {
1528                 snd_soc_write(codec, M98095_026_SYS_CLK, 0x10);
1529         } else if ((freq >= 20000000) && (freq < 40000000)) {
1530                 snd_soc_write(codec, M98095_026_SYS_CLK, 0x20);
1531         } else if ((freq >= 40000000) && (freq < 60000000)) {
1532                 snd_soc_write(codec, M98095_026_SYS_CLK, 0x30);
1533         } else {
1534                 dev_err(codec->dev, "Invalid master clock frequency\n");
1535                 return -EINVAL;
1536         }
1537
1538         dev_dbg(dai->dev, "Clock source is %d at %uHz\n", clk_id, freq);
1539
1540         max98095->sysclk = freq;
1541         return 0;
1542 }
1543
1544 static int max98095_dai1_set_fmt(struct snd_soc_dai *codec_dai,
1545                                  unsigned int fmt)
1546 {
1547         struct snd_soc_codec *codec = codec_dai->codec;
1548         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1549         struct max98095_cdata *cdata;
1550         u8 regval = 0;
1551
1552         cdata = &max98095->dai[0];
1553
1554         if (fmt != cdata->fmt) {
1555                 cdata->fmt = fmt;
1556
1557                 switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1558                 case SND_SOC_DAIFMT_CBS_CFS:
1559                         /* Slave mode PLL */
1560                         snd_soc_write(codec, M98095_028_DAI1_CLKCFG_HI,
1561                                 0x80);
1562                         snd_soc_write(codec, M98095_029_DAI1_CLKCFG_LO,
1563                                 0x00);
1564                         break;
1565                 case SND_SOC_DAIFMT_CBM_CFM:
1566                         /* Set to master mode */
1567                         regval |= M98095_DAI_MAS;
1568                         break;
1569                 case SND_SOC_DAIFMT_CBS_CFM:
1570                 case SND_SOC_DAIFMT_CBM_CFS:
1571                 default:
1572                         dev_err(codec->dev, "Clock mode unsupported");
1573                         return -EINVAL;
1574                 }
1575
1576                 switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1577                 case SND_SOC_DAIFMT_I2S:
1578                         regval |= M98095_DAI_DLY;
1579                         break;
1580                 case SND_SOC_DAIFMT_LEFT_J:
1581                         break;
1582                 default:
1583                         return -EINVAL;
1584                 }
1585
1586                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1587                 case SND_SOC_DAIFMT_NB_NF:
1588                         break;
1589                 case SND_SOC_DAIFMT_NB_IF:
1590                         regval |= M98095_DAI_WCI;
1591                         break;
1592                 case SND_SOC_DAIFMT_IB_NF:
1593                         regval |= M98095_DAI_BCI;
1594                         break;
1595                 case SND_SOC_DAIFMT_IB_IF:
1596                         regval |= M98095_DAI_BCI|M98095_DAI_WCI;
1597                         break;
1598                 default:
1599                         return -EINVAL;
1600                 }
1601
1602                 snd_soc_update_bits(codec, M98095_02A_DAI1_FORMAT,
1603                         M98095_DAI_MAS | M98095_DAI_DLY | M98095_DAI_BCI |
1604                         M98095_DAI_WCI, regval);
1605
1606                 snd_soc_write(codec, M98095_02B_DAI1_CLOCK, M98095_DAI_BSEL64);
1607         }
1608
1609         return 0;
1610 }
1611
1612 static int max98095_dai2_set_fmt(struct snd_soc_dai *codec_dai,
1613                                  unsigned int fmt)
1614 {
1615         struct snd_soc_codec *codec = codec_dai->codec;
1616         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1617         struct max98095_cdata *cdata;
1618         u8 regval = 0;
1619
1620         cdata = &max98095->dai[1];
1621
1622         if (fmt != cdata->fmt) {
1623                 cdata->fmt = fmt;
1624
1625                 switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1626                 case SND_SOC_DAIFMT_CBS_CFS:
1627                         /* Slave mode PLL */
1628                         snd_soc_write(codec, M98095_032_DAI2_CLKCFG_HI,
1629                                 0x80);
1630                         snd_soc_write(codec, M98095_033_DAI2_CLKCFG_LO,
1631                                 0x00);
1632                         break;
1633                 case SND_SOC_DAIFMT_CBM_CFM:
1634                         /* Set to master mode */
1635                         regval |= M98095_DAI_MAS;
1636                         break;
1637                 case SND_SOC_DAIFMT_CBS_CFM:
1638                 case SND_SOC_DAIFMT_CBM_CFS:
1639                 default:
1640                         dev_err(codec->dev, "Clock mode unsupported");
1641                         return -EINVAL;
1642                 }
1643
1644                 switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1645                 case SND_SOC_DAIFMT_I2S:
1646                         regval |= M98095_DAI_DLY;
1647                         break;
1648                 case SND_SOC_DAIFMT_LEFT_J:
1649                         break;
1650                 default:
1651                         return -EINVAL;
1652                 }
1653
1654                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1655                 case SND_SOC_DAIFMT_NB_NF:
1656                         break;
1657                 case SND_SOC_DAIFMT_NB_IF:
1658                         regval |= M98095_DAI_WCI;
1659                         break;
1660                 case SND_SOC_DAIFMT_IB_NF:
1661                         regval |= M98095_DAI_BCI;
1662                         break;
1663                 case SND_SOC_DAIFMT_IB_IF:
1664                         regval |= M98095_DAI_BCI|M98095_DAI_WCI;
1665                         break;
1666                 default:
1667                         return -EINVAL;
1668                 }
1669
1670                 snd_soc_update_bits(codec, M98095_034_DAI2_FORMAT,
1671                         M98095_DAI_MAS | M98095_DAI_DLY | M98095_DAI_BCI |
1672                         M98095_DAI_WCI, regval);
1673
1674                 snd_soc_write(codec, M98095_035_DAI2_CLOCK,
1675                         M98095_DAI_BSEL64);
1676         }
1677
1678         return 0;
1679 }
1680
1681 static int max98095_dai3_set_fmt(struct snd_soc_dai *codec_dai,
1682                                  unsigned int fmt)
1683 {
1684         struct snd_soc_codec *codec = codec_dai->codec;
1685         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1686         struct max98095_cdata *cdata;
1687         u8 regval = 0;
1688
1689         cdata = &max98095->dai[2];
1690
1691         if (fmt != cdata->fmt) {
1692                 cdata->fmt = fmt;
1693
1694                 switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1695                 case SND_SOC_DAIFMT_CBS_CFS:
1696                         /* Slave mode PLL */
1697                         snd_soc_write(codec, M98095_03C_DAI3_CLKCFG_HI,
1698                                 0x80);
1699                         snd_soc_write(codec, M98095_03D_DAI3_CLKCFG_LO,
1700                                 0x00);
1701                         break;
1702                 case SND_SOC_DAIFMT_CBM_CFM:
1703                         /* Set to master mode */
1704                         regval |= M98095_DAI_MAS;
1705                         break;
1706                 case SND_SOC_DAIFMT_CBS_CFM:
1707                 case SND_SOC_DAIFMT_CBM_CFS:
1708                 default:
1709                         dev_err(codec->dev, "Clock mode unsupported");
1710                         return -EINVAL;
1711                 }
1712
1713                 switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1714                 case SND_SOC_DAIFMT_I2S:
1715                         regval |= M98095_DAI_DLY;
1716                         break;
1717                 case SND_SOC_DAIFMT_LEFT_J:
1718                         break;
1719                 default:
1720                         return -EINVAL;
1721                 }
1722
1723                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1724                 case SND_SOC_DAIFMT_NB_NF:
1725                         break;
1726                 case SND_SOC_DAIFMT_NB_IF:
1727                         regval |= M98095_DAI_WCI;
1728                         break;
1729                 case SND_SOC_DAIFMT_IB_NF:
1730                         regval |= M98095_DAI_BCI;
1731                         break;
1732                 case SND_SOC_DAIFMT_IB_IF:
1733                         regval |= M98095_DAI_BCI|M98095_DAI_WCI;
1734                         break;
1735                 default:
1736                         return -EINVAL;
1737                 }
1738
1739                 snd_soc_update_bits(codec, M98095_03E_DAI3_FORMAT,
1740                         M98095_DAI_MAS | M98095_DAI_DLY | M98095_DAI_BCI |
1741                         M98095_DAI_WCI, regval);
1742
1743                 snd_soc_write(codec, M98095_03F_DAI3_CLOCK,
1744                         M98095_DAI_BSEL64);
1745         }
1746
1747         return 0;
1748 }
1749
1750 static int max98095_set_bias_level(struct snd_soc_codec *codec,
1751                                    enum snd_soc_bias_level level)
1752 {
1753         int ret;
1754
1755         switch (level) {
1756         case SND_SOC_BIAS_ON:
1757                 break;
1758
1759         case SND_SOC_BIAS_PREPARE:
1760                 break;
1761
1762         case SND_SOC_BIAS_STANDBY:
1763                 if (codec->dapm.bias_level == SND_SOC_BIAS_OFF) {
1764                         ret = snd_soc_cache_sync(codec);
1765
1766                         if (ret != 0) {
1767                                 dev_err(codec->dev, "Failed to sync cache: %d\n", ret);
1768                                 return ret;
1769                         }
1770                 }
1771
1772                 snd_soc_update_bits(codec, M98095_090_PWR_EN_IN,
1773                                 M98095_MBEN, M98095_MBEN);
1774                 break;
1775
1776         case SND_SOC_BIAS_OFF:
1777                 snd_soc_update_bits(codec, M98095_090_PWR_EN_IN,
1778                                 M98095_MBEN, 0);
1779                 codec->cache_sync = 1;
1780                 break;
1781         }
1782         codec->dapm.bias_level = level;
1783         return 0;
1784 }
1785
1786 #define MAX98095_RATES SNDRV_PCM_RATE_8000_96000
1787 #define MAX98095_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S24_LE)
1788
1789 static struct snd_soc_dai_ops max98095_dai1_ops = {
1790         .set_sysclk = max98095_dai_set_sysclk,
1791         .set_fmt = max98095_dai1_set_fmt,
1792         .hw_params = max98095_dai1_hw_params,
1793 };
1794
1795 static struct snd_soc_dai_ops max98095_dai2_ops = {
1796         .set_sysclk = max98095_dai_set_sysclk,
1797         .set_fmt = max98095_dai2_set_fmt,
1798         .hw_params = max98095_dai2_hw_params,
1799 };
1800
1801 static struct snd_soc_dai_ops max98095_dai3_ops = {
1802         .set_sysclk = max98095_dai_set_sysclk,
1803         .set_fmt = max98095_dai3_set_fmt,
1804         .hw_params = max98095_dai3_hw_params,
1805 };
1806
1807 static struct snd_soc_dai_driver max98095_dai[] = {
1808 {
1809         .name = "HiFi",
1810         .playback = {
1811                 .stream_name = "HiFi Playback",
1812                 .channels_min = 1,
1813                 .channels_max = 2,
1814                 .rates = MAX98095_RATES,
1815                 .formats = MAX98095_FORMATS,
1816         },
1817         .capture = {
1818                 .stream_name = "HiFi Capture",
1819                 .channels_min = 1,
1820                 .channels_max = 2,
1821                 .rates = MAX98095_RATES,
1822                 .formats = MAX98095_FORMATS,
1823         },
1824          .ops = &max98095_dai1_ops,
1825 },
1826 {
1827         .name = "Aux",
1828         .playback = {
1829                 .stream_name = "Aux Playback",
1830                 .channels_min = 1,
1831                 .channels_max = 1,
1832                 .rates = MAX98095_RATES,
1833                 .formats = MAX98095_FORMATS,
1834         },
1835         .ops = &max98095_dai2_ops,
1836 },
1837 {
1838         .name = "Voice",
1839         .playback = {
1840                 .stream_name = "Voice Playback",
1841                 .channels_min = 1,
1842                 .channels_max = 1,
1843                 .rates = MAX98095_RATES,
1844                 .formats = MAX98095_FORMATS,
1845         },
1846         .ops = &max98095_dai3_ops,
1847 }
1848
1849 };
1850
1851 static int max98095_get_eq_channel(const char *name)
1852 {
1853         if (strcmp(name, "EQ1 Mode") == 0)
1854                 return 0;
1855         if (strcmp(name, "EQ2 Mode") == 0)
1856                 return 1;
1857         return -EINVAL;
1858 }
1859
1860 static int max98095_put_eq_enum(struct snd_kcontrol *kcontrol,
1861                                  struct snd_ctl_elem_value *ucontrol)
1862 {
1863         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
1864         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1865         struct max98095_pdata *pdata = max98095->pdata;
1866         int channel = max98095_get_eq_channel(kcontrol->id.name);
1867         struct max98095_cdata *cdata;
1868         int sel = ucontrol->value.integer.value[0];
1869         struct max98095_eq_cfg *coef_set;
1870         int fs, best, best_val, i;
1871         int regmask, regsave;
1872
1873         BUG_ON(channel > 1);
1874
1875         if (!pdata || !max98095->eq_textcnt)
1876                 return 0;
1877
1878         if (sel >= pdata->eq_cfgcnt)
1879                 return -EINVAL;
1880
1881         cdata = &max98095->dai[channel];
1882         cdata->eq_sel = sel;
1883         fs = cdata->rate;
1884
1885         /* Find the selected configuration with nearest sample rate */
1886         best = 0;
1887         best_val = INT_MAX;
1888         for (i = 0; i < pdata->eq_cfgcnt; i++) {
1889                 if (strcmp(pdata->eq_cfg[i].name, max98095->eq_texts[sel]) == 0 &&
1890                         abs(pdata->eq_cfg[i].rate - fs) < best_val) {
1891                         best = i;
1892                         best_val = abs(pdata->eq_cfg[i].rate - fs);
1893                 }
1894         }
1895
1896         dev_dbg(codec->dev, "Selected %s/%dHz for %dHz sample rate\n",
1897                 pdata->eq_cfg[best].name,
1898                 pdata->eq_cfg[best].rate, fs);
1899
1900         coef_set = &pdata->eq_cfg[best];
1901
1902         regmask = (channel == 0) ? M98095_EQ1EN : M98095_EQ2EN;
1903
1904         /* Disable filter while configuring, and save current on/off state */
1905         regsave = snd_soc_read(codec, M98095_088_CFG_LEVEL);
1906         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, 0);
1907
1908         mutex_lock(&codec->mutex);
1909         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, M98095_SEG);
1910         m98095_eq_band(codec, channel, 0, coef_set->band1);
1911         m98095_eq_band(codec, channel, 1, coef_set->band2);
1912         m98095_eq_band(codec, channel, 2, coef_set->band3);
1913         m98095_eq_band(codec, channel, 3, coef_set->band4);
1914         m98095_eq_band(codec, channel, 4, coef_set->band5);
1915         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, 0);
1916         mutex_unlock(&codec->mutex);
1917
1918         /* Restore the original on/off state */
1919         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, regsave);
1920         return 0;
1921 }
1922
1923 static int max98095_get_eq_enum(struct snd_kcontrol *kcontrol,
1924                                  struct snd_ctl_elem_value *ucontrol)
1925 {
1926         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
1927         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1928         int channel = max98095_get_eq_channel(kcontrol->id.name);
1929         struct max98095_cdata *cdata;
1930
1931         cdata = &max98095->dai[channel];
1932         ucontrol->value.enumerated.item[0] = cdata->eq_sel;
1933
1934         return 0;
1935 }
1936
1937 static void max98095_handle_eq_pdata(struct snd_soc_codec *codec)
1938 {
1939         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
1940         struct max98095_pdata *pdata = max98095->pdata;
1941         struct max98095_eq_cfg *cfg;
1942         unsigned int cfgcnt;
1943         int i, j;
1944         const char **t;
1945         int ret;
1946
1947         struct snd_kcontrol_new controls[] = {
1948                 SOC_ENUM_EXT("EQ1 Mode",
1949                         max98095->eq_enum,
1950                         max98095_get_eq_enum,
1951                         max98095_put_eq_enum),
1952                 SOC_ENUM_EXT("EQ2 Mode",
1953                         max98095->eq_enum,
1954                         max98095_get_eq_enum,
1955                         max98095_put_eq_enum),
1956         };
1957
1958         cfg = pdata->eq_cfg;
1959         cfgcnt = pdata->eq_cfgcnt;
1960
1961         /* Setup an array of texts for the equalizer enum.
1962          * This is based on Mark Brown's equalizer driver code.
1963          */
1964         max98095->eq_textcnt = 0;
1965         max98095->eq_texts = NULL;
1966         for (i = 0; i < cfgcnt; i++) {
1967                 for (j = 0; j < max98095->eq_textcnt; j++) {
1968                         if (strcmp(cfg[i].name, max98095->eq_texts[j]) == 0)
1969                                 break;
1970                 }
1971
1972                 if (j != max98095->eq_textcnt)
1973                         continue;
1974
1975                 /* Expand the array */
1976                 t = krealloc(max98095->eq_texts,
1977                              sizeof(char *) * (max98095->eq_textcnt + 1),
1978                              GFP_KERNEL);
1979                 if (t == NULL)
1980                         continue;
1981
1982                 /* Store the new entry */
1983                 t[max98095->eq_textcnt] = cfg[i].name;
1984                 max98095->eq_textcnt++;
1985                 max98095->eq_texts = t;
1986         }
1987
1988         /* Now point the soc_enum to .texts array items */
1989         max98095->eq_enum.texts = max98095->eq_texts;
1990         max98095->eq_enum.max = max98095->eq_textcnt;
1991
1992         ret = snd_soc_add_controls(codec, controls, ARRAY_SIZE(controls));
1993         if (ret != 0)
1994                 dev_err(codec->dev, "Failed to add EQ control: %d\n", ret);
1995 }
1996
1997 static int max98095_get_bq_channel(const char *name)
1998 {
1999         if (strcmp(name, "Biquad1 Mode") == 0)
2000                 return 0;
2001         if (strcmp(name, "Biquad2 Mode") == 0)
2002                 return 1;
2003         return -EINVAL;
2004 }
2005
2006 static int max98095_put_bq_enum(struct snd_kcontrol *kcontrol,
2007                                  struct snd_ctl_elem_value *ucontrol)
2008 {
2009         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2010         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2011         struct max98095_pdata *pdata = max98095->pdata;
2012         int channel = max98095_get_bq_channel(kcontrol->id.name);
2013         struct max98095_cdata *cdata;
2014         int sel = ucontrol->value.integer.value[0];
2015         struct max98095_biquad_cfg *coef_set;
2016         int fs, best, best_val, i;
2017         int regmask, regsave;
2018
2019         BUG_ON(channel > 1);
2020
2021         if (!pdata || !max98095->bq_textcnt)
2022                 return 0;
2023
2024         if (sel >= pdata->bq_cfgcnt)
2025                 return -EINVAL;
2026
2027         cdata = &max98095->dai[channel];
2028         cdata->bq_sel = sel;
2029         fs = cdata->rate;
2030
2031         /* Find the selected configuration with nearest sample rate */
2032         best = 0;
2033         best_val = INT_MAX;
2034         for (i = 0; i < pdata->bq_cfgcnt; i++) {
2035                 if (strcmp(pdata->bq_cfg[i].name, max98095->bq_texts[sel]) == 0 &&
2036                         abs(pdata->bq_cfg[i].rate - fs) < best_val) {
2037                         best = i;
2038                         best_val = abs(pdata->bq_cfg[i].rate - fs);
2039                 }
2040         }
2041
2042         dev_dbg(codec->dev, "Selected %s/%dHz for %dHz sample rate\n",
2043                 pdata->bq_cfg[best].name,
2044                 pdata->bq_cfg[best].rate, fs);
2045
2046         coef_set = &pdata->bq_cfg[best];
2047
2048         regmask = (channel == 0) ? M98095_BQ1EN : M98095_BQ2EN;
2049
2050         /* Disable filter while configuring, and save current on/off state */
2051         regsave = snd_soc_read(codec, M98095_088_CFG_LEVEL);
2052         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, 0);
2053
2054         mutex_lock(&codec->mutex);
2055         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, M98095_SEG);
2056         m98095_biquad_band(codec, channel, 0, coef_set->band1);
2057         m98095_biquad_band(codec, channel, 1, coef_set->band2);
2058         snd_soc_update_bits(codec, M98095_00F_HOST_CFG, M98095_SEG, 0);
2059         mutex_unlock(&codec->mutex);
2060
2061         /* Restore the original on/off state */
2062         snd_soc_update_bits(codec, M98095_088_CFG_LEVEL, regmask, regsave);
2063         return 0;
2064 }
2065
2066 static int max98095_get_bq_enum(struct snd_kcontrol *kcontrol,
2067                                  struct snd_ctl_elem_value *ucontrol)
2068 {
2069         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2070         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2071         int channel = max98095_get_bq_channel(kcontrol->id.name);
2072         struct max98095_cdata *cdata;
2073
2074         cdata = &max98095->dai[channel];
2075         ucontrol->value.enumerated.item[0] = cdata->bq_sel;
2076
2077         return 0;
2078 }
2079
2080 static void max98095_handle_bq_pdata(struct snd_soc_codec *codec)
2081 {
2082         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2083         struct max98095_pdata *pdata = max98095->pdata;
2084         struct max98095_biquad_cfg *cfg;
2085         unsigned int cfgcnt;
2086         int i, j;
2087         const char **t;
2088         int ret;
2089
2090         struct snd_kcontrol_new controls[] = {
2091                 SOC_ENUM_EXT("Biquad1 Mode",
2092                         max98095->bq_enum,
2093                         max98095_get_bq_enum,
2094                         max98095_put_bq_enum),
2095                 SOC_ENUM_EXT("Biquad2 Mode",
2096                         max98095->bq_enum,
2097                         max98095_get_bq_enum,
2098                         max98095_put_bq_enum),
2099         };
2100
2101         cfg = pdata->bq_cfg;
2102         cfgcnt = pdata->bq_cfgcnt;
2103
2104         /* Setup an array of texts for the biquad enum.
2105          * This is based on Mark Brown's equalizer driver code.
2106          */
2107         max98095->bq_textcnt = 0;
2108         max98095->bq_texts = NULL;
2109         for (i = 0; i < cfgcnt; i++) {
2110                 for (j = 0; j < max98095->bq_textcnt; j++) {
2111                         if (strcmp(cfg[i].name, max98095->bq_texts[j]) == 0)
2112                                 break;
2113                 }
2114
2115                 if (j != max98095->bq_textcnt)
2116                         continue;
2117
2118                 /* Expand the array */
2119                 t = krealloc(max98095->bq_texts,
2120                              sizeof(char *) * (max98095->bq_textcnt + 1),
2121                              GFP_KERNEL);
2122                 if (t == NULL)
2123                         continue;
2124
2125                 /* Store the new entry */
2126                 t[max98095->bq_textcnt] = cfg[i].name;
2127                 max98095->bq_textcnt++;
2128                 max98095->bq_texts = t;
2129         }
2130
2131         /* Now point the soc_enum to .texts array items */
2132         max98095->bq_enum.texts = max98095->bq_texts;
2133         max98095->bq_enum.max = max98095->bq_textcnt;
2134
2135         ret = snd_soc_add_controls(codec, controls, ARRAY_SIZE(controls));
2136         if (ret != 0)
2137                 dev_err(codec->dev, "Failed to add Biquad control: %d\n", ret);
2138 }
2139
2140 static void max98095_handle_pdata(struct snd_soc_codec *codec)
2141 {
2142         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2143         struct max98095_pdata *pdata = max98095->pdata;
2144         u8 regval = 0;
2145
2146         if (!pdata) {
2147                 dev_dbg(codec->dev, "No platform data\n");
2148                 return;
2149         }
2150
2151         /* Configure mic for analog/digital mic mode */
2152         if (pdata->digmic_left_mode)
2153                 regval |= M98095_DIGMIC_L;
2154
2155         if (pdata->digmic_right_mode)
2156                 regval |= M98095_DIGMIC_R;
2157
2158         snd_soc_write(codec, M98095_087_CFG_MIC, regval);
2159
2160         /* Configure equalizers */
2161         if (pdata->eq_cfgcnt)
2162                 max98095_handle_eq_pdata(codec);
2163
2164         /* Configure bi-quad filters */
2165         if (pdata->bq_cfgcnt)
2166                 max98095_handle_bq_pdata(codec);
2167 }
2168
2169 #ifdef CONFIG_PM
2170 static int max98095_suspend(struct snd_soc_codec *codec, pm_message_t state)
2171 {
2172         max98095_set_bias_level(codec, SND_SOC_BIAS_OFF);
2173
2174         return 0;
2175 }
2176
2177 static int max98095_resume(struct snd_soc_codec *codec)
2178 {
2179         max98095_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
2180
2181         return 0;
2182 }
2183 #else
2184 #define max98095_suspend NULL
2185 #define max98095_resume NULL
2186 #endif
2187
2188 static int max98095_reset(struct snd_soc_codec *codec)
2189 {
2190         int i, ret;
2191
2192         /* Gracefully reset the DSP core and the codec hardware
2193          * in a proper sequence */
2194         ret = snd_soc_write(codec, M98095_00F_HOST_CFG, 0);
2195         if (ret < 0) {
2196                 dev_err(codec->dev, "Failed to reset DSP: %d\n", ret);
2197                 return ret;
2198         }
2199
2200         ret = snd_soc_write(codec, M98095_097_PWR_SYS, 0);
2201         if (ret < 0) {
2202                 dev_err(codec->dev, "Failed to reset codec: %d\n", ret);
2203                 return ret;
2204         }
2205
2206         /* Reset to hardware default for registers, as there is not
2207          * a soft reset hardware control register */
2208         for (i = M98095_010_HOST_INT_CFG; i < M98095_REG_MAX_CACHED; i++) {
2209                 ret = snd_soc_write(codec, i, max98095_reg_def[i]);
2210                 if (ret < 0) {
2211                         dev_err(codec->dev, "Failed to reset: %d\n", ret);
2212                         return ret;
2213                 }
2214         }
2215
2216         return ret;
2217 }
2218
2219 static int max98095_probe(struct snd_soc_codec *codec)
2220 {
2221         struct max98095_priv *max98095 = snd_soc_codec_get_drvdata(codec);
2222         struct max98095_cdata *cdata;
2223         int ret = 0;
2224
2225         ret = snd_soc_codec_set_cache_io(codec, 8, 8, SND_SOC_I2C);
2226         if (ret != 0) {
2227                 dev_err(codec->dev, "Failed to set cache I/O: %d\n", ret);
2228                 return ret;
2229         }
2230
2231         /* reset the codec, the DSP core, and disable all interrupts */
2232         max98095_reset(codec);
2233
2234         /* initialize private data */
2235
2236         max98095->sysclk = (unsigned)-1;
2237         max98095->eq_textcnt = 0;
2238         max98095->bq_textcnt = 0;
2239
2240         cdata = &max98095->dai[0];
2241         cdata->rate = (unsigned)-1;
2242         cdata->fmt  = (unsigned)-1;
2243         cdata->eq_sel = 0;
2244         cdata->bq_sel = 0;
2245
2246         cdata = &max98095->dai[1];
2247         cdata->rate = (unsigned)-1;
2248         cdata->fmt  = (unsigned)-1;
2249         cdata->eq_sel = 0;
2250         cdata->bq_sel = 0;
2251
2252         cdata = &max98095->dai[2];
2253         cdata->rate = (unsigned)-1;
2254         cdata->fmt  = (unsigned)-1;
2255         cdata->eq_sel = 0;
2256         cdata->bq_sel = 0;
2257
2258         max98095->lin_state = 0;
2259         max98095->mic1pre = 0;
2260         max98095->mic2pre = 0;
2261
2262         ret = snd_soc_read(codec, M98095_0FF_REV_ID);
2263         if (ret < 0) {
2264                 dev_err(codec->dev, "Failed to read device revision: %d\n",
2265                         ret);
2266                 goto err_access;
2267         }
2268         dev_info(codec->dev, "revision %c\n", ret + 'A');
2269
2270         snd_soc_write(codec, M98095_097_PWR_SYS, M98095_PWRSV);
2271
2272         /* initialize registers cache to hardware default */
2273         max98095_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
2274
2275         snd_soc_write(codec, M98095_048_MIX_DAC_LR,
2276                 M98095_DAI1L_TO_DACL|M98095_DAI1R_TO_DACR);
2277
2278         snd_soc_write(codec, M98095_049_MIX_DAC_M,
2279                 M98095_DAI2M_TO_DACM|M98095_DAI3M_TO_DACM);
2280
2281         snd_soc_write(codec, M98095_092_PWR_EN_OUT, M98095_SPK_SPREADSPECTRUM);
2282         snd_soc_write(codec, M98095_045_CFG_DSP, M98095_DSPNORMAL);
2283         snd_soc_write(codec, M98095_04E_CFG_HP, M98095_HPNORMAL);
2284
2285         snd_soc_write(codec, M98095_02C_DAI1_IOCFG,
2286                 M98095_S1NORMAL|M98095_SDATA);
2287
2288         snd_soc_write(codec, M98095_036_DAI2_IOCFG,
2289                 M98095_S2NORMAL|M98095_SDATA);
2290
2291         snd_soc_write(codec, M98095_040_DAI3_IOCFG,
2292                 M98095_S3NORMAL|M98095_SDATA);
2293
2294         max98095_handle_pdata(codec);
2295
2296         /* take the codec out of the shut down */
2297         snd_soc_update_bits(codec, M98095_097_PWR_SYS, M98095_SHDNRUN,
2298                 M98095_SHDNRUN);
2299
2300         max98095_add_widgets(codec);
2301
2302 err_access:
2303         return ret;
2304 }
2305
2306 static int max98095_remove(struct snd_soc_codec *codec)
2307 {
2308         max98095_set_bias_level(codec, SND_SOC_BIAS_OFF);
2309
2310         return 0;
2311 }
2312
2313 static struct snd_soc_codec_driver soc_codec_dev_max98095 = {
2314         .probe   = max98095_probe,
2315         .remove  = max98095_remove,
2316         .suspend = max98095_suspend,
2317         .resume  = max98095_resume,
2318         .set_bias_level = max98095_set_bias_level,
2319         .reg_cache_size = ARRAY_SIZE(max98095_reg_def),
2320         .reg_word_size = sizeof(u8),
2321         .reg_cache_default = max98095_reg_def,
2322         .readable_register = max98095_readable,
2323         .volatile_register = max98095_volatile,
2324         .dapm_widgets     = max98095_dapm_widgets,
2325         .num_dapm_widgets = ARRAY_SIZE(max98095_dapm_widgets),
2326         .dapm_routes     = max98095_audio_map,
2327         .num_dapm_routes = ARRAY_SIZE(max98095_audio_map),
2328 };
2329
2330 static int max98095_i2c_probe(struct i2c_client *i2c,
2331                              const struct i2c_device_id *id)
2332 {
2333         struct max98095_priv *max98095;
2334         int ret;
2335
2336         max98095 = kzalloc(sizeof(struct max98095_priv), GFP_KERNEL);
2337         if (max98095 == NULL)
2338                 return -ENOMEM;
2339
2340         max98095->devtype = id->driver_data;
2341         i2c_set_clientdata(i2c, max98095);
2342         max98095->control_data = i2c;
2343         max98095->pdata = i2c->dev.platform_data;
2344
2345         ret = snd_soc_register_codec(&i2c->dev,
2346                         &soc_codec_dev_max98095, &max98095_dai[0], 3);
2347         if (ret < 0)
2348                 kfree(max98095);
2349         return ret;
2350 }
2351
2352 static int __devexit max98095_i2c_remove(struct i2c_client *client)
2353 {
2354         snd_soc_unregister_codec(&client->dev);
2355         kfree(i2c_get_clientdata(client));
2356
2357         return 0;
2358 }
2359
2360 static const struct i2c_device_id max98095_i2c_id[] = {
2361         { "max98095", MAX98095 },
2362         { }
2363 };
2364 MODULE_DEVICE_TABLE(i2c, max98095_i2c_id);
2365
2366 static struct i2c_driver max98095_i2c_driver = {
2367         .driver = {
2368                 .name = "max98095",
2369                 .owner = THIS_MODULE,
2370         },
2371         .probe  = max98095_i2c_probe,
2372         .remove = __devexit_p(max98095_i2c_remove),
2373         .id_table = max98095_i2c_id,
2374 };
2375
2376 static int __init max98095_init(void)
2377 {
2378         int ret;
2379
2380         ret = i2c_add_driver(&max98095_i2c_driver);
2381         if (ret)
2382                 pr_err("Failed to register max98095 I2C driver: %d\n", ret);
2383
2384         return ret;
2385 }
2386 module_init(max98095_init);
2387
2388 static void __exit max98095_exit(void)
2389 {
2390         i2c_del_driver(&max98095_i2c_driver);
2391 }
2392 module_exit(max98095_exit);
2393
2394 MODULE_DESCRIPTION("ALSA SoC MAX98095 driver");
2395 MODULE_AUTHOR("Peter Hsiang");
2396 MODULE_LICENSE("GPL");