lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/MachineFunctionPass.h"
  25 #include "llvm/CodeGen/MachineInstr.h"
  26 #include "llvm/CodeGen/MachineModuleInfo.h"
  27 #include "llvm/CodeGen/Passes.h"
  28 #include "llvm/Function.h"
  29 #include "llvm/ADT/Statistic.h"
  30 #include "llvm/Support/Compiler.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Target/TargetOptions.h"
  33 using namespace llvm;
  34
  35 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  36
  37 namespace {
  38   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  39     const X86InstrInfo  *II;
  40     const TargetData    *TD;
  41     X86TargetMachine    &TM;
  42     MachineCodeEmitter  &MCE;
  43     intptr_t PICBaseOffset;
  44     bool Is64BitMode;
  45     bool IsPIC;
  46   public:
  47     static char ID;
  48     explicit Emitter(X86TargetMachine &tm, MachineCodeEmitter &mce)
  49       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  50       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  51       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  52     Emitter(X86TargetMachine &tm, MachineCodeEmitter &mce,
  53             const X86InstrInfo &ii, const TargetData &td, bool is64)
  54       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  55       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  56       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  57
  58     bool runOnMachineFunction(MachineFunction &MF);
  59
  60     virtual const char *getPassName() const {
  61       return "X86 Machine Code Emitter";
  62     }
  63
  64     void emitInstruction(const MachineInstr &MI,
  65                          const TargetInstrDesc *Desc);
  66
  67     void getAnalysisUsage(AnalysisUsage &AU) const {
  68       AU.addRequired<MachineModuleInfo>();
  69       MachineFunctionPass::getAnalysisUsage(AU);
  70     }
  71
  72   private:
  73     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  74     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  75                            int Disp = 0, intptr_t PCAdj = 0,
  76                            bool NeedStub = false, bool IsLazy = false);
  77     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  78     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, int Disp = 0,
  79                               intptr_t PCAdj = 0);
  80     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  81                               intptr_t PCAdj = 0);
  82
  83     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  84                                intptr_t PCAdj = 0);
  85
  86     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  87     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  88     void emitConstant(uint64_t Val, unsigned Size);
  89
  90     void emitMemModRMByte(const MachineInstr &MI,
  91                           unsigned Op, unsigned RegOpcodeField,
  92                           intptr_t PCAdj = 0);
  93
  94     unsigned getX86RegNum(unsigned RegNo) const;
  95
  96     bool gvNeedsLazyPtr(const GlobalValue *GV);
  97   };
  98   char Emitter::ID = 0;
  99 }
 100
 101 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 102 /// to the specified MCE object.
 103 FunctionPass *llvm::createX86CodeEmitterPass(X86TargetMachine &TM,
 104                                              MachineCodeEmitter &MCE) {
 105   return new Emitter(TM, MCE);
 106 }
 107
 108 bool Emitter::runOnMachineFunction(MachineFunction &MF) {
 109
 110   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 111
 112   II = TM.getInstrInfo();
 113   TD = TM.getTargetData();
 114   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 115   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 116
 117   do {
 118     DOUT << "JITTing function '" << MF.getFunction()->getName() << "'\n";
 119     MCE.startFunction(MF);
 120     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 121          MBB != E; ++MBB) {
 122       MCE.StartMachineBasicBlock(MBB);
 123       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 124            I != E; ++I) {
 125         const TargetInstrDesc &Desc = I->getDesc();
 126         emitInstruction(*I, &Desc);
 127         // MOVPC32r is basically a call plus a pop instruction.
 128         if (Desc.getOpcode() == X86::MOVPC32r)
 129           emitInstruction(*I, &II->get(X86::POP32r));
 130         NumEmitted++;  // Keep track of the # of mi's emitted
 131       }
 132     }
 133   } while (MCE.finishFunction(MF));
 134
 135   return false;
 136 }
 137
 138 /// emitPCRelativeBlockAddress - This method keeps track of the information
 139 /// necessary to resolve the address of this block later and emits a dummy
 140 /// value.
 141 ///
 142 void Emitter::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 143   // Remember where this reference was and where it is to so we can
 144   // deal with it later.
 145   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 146                                              X86::reloc_pcrel_word, MBB));
 147   MCE.emitWordLE(0);
 148 }
 149
 150 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 151 /// this is part of a "take the address of a global" instruction.
 152 ///
 153 void Emitter::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 154                                 int Disp /* = 0 */, intptr_t PCAdj /* = 0 */,
 155                                 bool NeedStub /* = false */,
 156                                 bool isLazy /* = false */) {
 157   intptr_t RelocCST = 0;
 158   if (Reloc == X86::reloc_picrel_word)
 159     RelocCST = PICBaseOffset;
 160   else if (Reloc == X86::reloc_pcrel_word)
 161     RelocCST = PCAdj;
 162   MachineRelocation MR = isLazy
 163     ? MachineRelocation::getGVLazyPtr(MCE.getCurrentPCOffset(), Reloc,
 164                                       GV, RelocCST, NeedStub)
 165     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 166                                GV, RelocCST, NeedStub);
 167   MCE.addRelocation(MR);
 168   if (Reloc == X86::reloc_absolute_dword)
 169     MCE.emitWordLE(0);
 170   MCE.emitWordLE(Disp); // The relocated value will be added to the displacement
 171 }
 172
 173 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 174 /// be emitted to the current location in the function, and allow it to be PC
 175 /// relative.
 176 void Emitter::emitExternalSymbolAddress(const char *ES, unsigned Reloc) {
 177   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 178   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 179                                                  Reloc, ES, RelocCST));
 180   if (Reloc == X86::reloc_absolute_dword)
 181     MCE.emitWordLE(0);
 182   MCE.emitWordLE(0);
 183 }
 184
 185 /// emitConstPoolAddress - Arrange for the address of an constant pool
 186 /// to be emitted to the current location in the function, and allow it to be PC
 187 /// relative.
 188 void Emitter::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 189                                    int Disp /* = 0 */,
 190                                    intptr_t PCAdj /* = 0 */) {
 191   intptr_t RelocCST = 0;
 192   if (Reloc == X86::reloc_picrel_word)
 193     RelocCST = PICBaseOffset;
 194   else if (Reloc == X86::reloc_pcrel_word)
 195     RelocCST = PCAdj;
 196   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 197                                                     Reloc, CPI, RelocCST));
 198   if (Reloc == X86::reloc_absolute_dword)
 199     MCE.emitWordLE(0);
 200   MCE.emitWordLE(Disp); // The relocated value will be added to the displacement
 201 }
 202
 203 /// emitJumpTableAddress - Arrange for the address of a jump table to
 204 /// be emitted to the current location in the function, and allow it to be PC
 205 /// relative.
 206 void Emitter::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 207                                    intptr_t PCAdj /* = 0 */) {
 208   intptr_t RelocCST = 0;
 209   if (Reloc == X86::reloc_picrel_word)
 210     RelocCST = PICBaseOffset;
 211   else if (Reloc == X86::reloc_pcrel_word)
 212     RelocCST = PCAdj;
 213   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 214                                                     Reloc, JTI, RelocCST));
 215   if (Reloc == X86::reloc_absolute_dword)
 216     MCE.emitWordLE(0);
 217   MCE.emitWordLE(0); // The relocated value will be added to the displacement
 218 }
 219
 220 unsigned Emitter::getX86RegNum(unsigned RegNo) const {
 221   return II->getRegisterInfo().getX86RegNum(RegNo);
 222 }
 223
 224 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 225                                       unsigned RM) {
 226   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 227   return RM | (RegOpcode << 3) | (Mod << 6);
 228 }
 229
 230 void Emitter::emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeFld){
 231   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 232 }
 233
 234 void Emitter::emitSIBByte(unsigned SS, unsigned Index, unsigned Base) {
 235   // SIB byte is in the same format as the ModRMByte...
 236   MCE.emitByte(ModRMByte(SS, Index, Base));
 237 }
 238
 239 void Emitter::emitConstant(uint64_t Val, unsigned Size) {
 240   // Output the constant in little endian byte order...
 241   for (unsigned i = 0; i != Size; ++i) {
 242     MCE.emitByte(Val & 255);
 243     Val >>= 8;
 244   }
 245 }
 246
 247 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 248 /// sign-extended field.
 249 static bool isDisp8(int Value) {
 250   return Value == (signed char)Value;
 251 }
 252
 253 bool Emitter::gvNeedsLazyPtr(const GlobalValue *GV) {
 254   // For Darwin, simulate the linktime GOT by using the same lazy-pointer
 255   // mechanism as 32-bit mode.
 256   return (!Is64BitMode || TM.getSubtarget<X86Subtarget>().isTargetDarwin()) &&
 257     TM.getSubtarget<X86Subtarget>().GVRequiresExtraLoad(GV, TM, false);
 258 }
 259
 260 void Emitter::emitDisplacementField(const MachineOperand *RelocOp,
 261                                     int DispVal, intptr_t PCAdj) {
 262   // If this is a simple integer displacement that doesn't require a relocation,
 263   // emit it now.
 264   if (!RelocOp) {
 265     emitConstant(DispVal, 4);
 266     return;
 267   }
 268
 269   // Otherwise, this is something that requires a relocation.  Emit it as such
 270   // now.
 271   if (RelocOp->isGlobal()) {
 272     // In 64-bit static small code model, we could potentially emit absolute.
 273     // But it's probably not beneficial.
 274     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 275     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 276     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 277       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 278     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 279     bool isLazy = gvNeedsLazyPtr(RelocOp->getGlobal());
 280     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 281                       PCAdj, NeedStub, isLazy);
 282   } else if (RelocOp->isCPI()) {
 283     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 284     emitConstPoolAddress(RelocOp->getIndex(), rt,
 285                          RelocOp->getOffset(), PCAdj);
 286   } else if (RelocOp->isJTI()) {
 287     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 288     emitJumpTableAddress(RelocOp->getIndex(), rt, PCAdj);
 289   } else {
 290     assert(0 && "Unknown value to relocate!");
 291   }
 292 }
 293
 294 void Emitter::emitMemModRMByte(const MachineInstr &MI,
 295                                unsigned Op, unsigned RegOpcodeField,
 296                                intptr_t PCAdj) {
 297   const MachineOperand &Op3 = MI.getOperand(Op+3);
 298   int DispVal = 0;
 299   const MachineOperand *DispForReloc = 0;
 300
 301   // Figure out what sort of displacement we have to handle here.
 302   if (Op3.isGlobal()) {
 303     DispForReloc = &Op3;
 304   } else if (Op3.isCPI()) {
 305     if (Is64BitMode || IsPIC) {
 306       DispForReloc = &Op3;
 307     } else {
 308       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 309       DispVal += Op3.getOffset();
 310     }
 311   } else if (Op3.isJTI()) {
 312     if (Is64BitMode || IsPIC) {
 313       DispForReloc = &Op3;
 314     } else {
 315       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 316     }
 317   } else {
 318     DispVal = Op3.getImm();
 319   }
 320
 321   const MachineOperand &Base     = MI.getOperand(Op);
 322   const MachineOperand &Scale    = MI.getOperand(Op+1);
 323   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 324
 325   unsigned BaseReg = Base.getReg();
 326
 327   // Is a SIB byte needed?
 328   if (IndexReg.getReg() == 0 &&
 329       (BaseReg == 0 || getX86RegNum(BaseReg) != N86::ESP)) {
 330     if (BaseReg == 0) {  // Just a displacement?
 331       // Emit special case [disp32] encoding
 332       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 333
 334       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 335     } else {
 336       unsigned BaseRegNo = getX86RegNum(BaseReg);
 337       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 338         // Emit simple indirect register encoding... [EAX] f.e.
 339         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 340       } else if (!DispForReloc && isDisp8(DispVal)) {
 341         // Emit the disp8 encoding... [REG+disp8]
 342         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 343         emitConstant(DispVal, 1);
 344       } else {
 345         // Emit the most general non-SIB encoding: [REG+disp32]
 346         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 347         emitDisplacementField(DispForReloc, DispVal, PCAdj);
 348       }
 349     }
 350
 351   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 352     assert(IndexReg.getReg() != X86::ESP &&
 353            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 354
 355     bool ForceDisp32 = false;
 356     bool ForceDisp8  = false;
 357     if (BaseReg == 0) {
 358       // If there is no base register, we emit the special case SIB byte with
 359       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 360       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 361       ForceDisp32 = true;
 362     } else if (DispForReloc) {
 363       // Emit the normal disp32 encoding.
 364       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 365       ForceDisp32 = true;
 366     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 367       // Emit no displacement ModR/M byte
 368       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 369     } else if (isDisp8(DispVal)) {
 370       // Emit the disp8 encoding...
 371       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 372       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 373     } else {
 374       // Emit the normal disp32 encoding...
 375       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 376     }
 377
 378     // Calculate what the SS field value should be...
 379     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 380     unsigned SS = SSTable[Scale.getImm()];
 381
 382     if (BaseReg == 0) {
 383       // Handle the SIB byte for the case where there is no base.  The
 384       // displacement has already been output.
 385       assert(IndexReg.getReg() && "Index register must be specified!");
 386       emitSIBByte(SS, getX86RegNum(IndexReg.getReg()), 5);
 387     } else {
 388       unsigned BaseRegNo = getX86RegNum(BaseReg);
 389       unsigned IndexRegNo;
 390       if (IndexReg.getReg())
 391         IndexRegNo = getX86RegNum(IndexReg.getReg());
 392       else
 393         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 394       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 395     }
 396
 397     // Do we need to output a displacement?
 398     if (ForceDisp8) {
 399       emitConstant(DispVal, 1);
 400     } else if (DispVal != 0 || ForceDisp32) {
 401       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 402     }
 403   }
 404 }
 405
 406 void Emitter::emitInstruction(const MachineInstr &MI,
 407                               const TargetInstrDesc *Desc) {
 408   DOUT << MI;
 409
 410   unsigned Opcode = Desc->Opcode;
 411
 412   // Emit the lock opcode prefix as needed.
 413   if (Desc->TSFlags & X86II::LOCK) MCE.emitByte(0xF0);
 414
 415   // Emit segment override opcode prefix as needed.
 416   switch (Desc->TSFlags & X86II::SegOvrMask) {
 417   case X86II::FS:
 418     MCE.emitByte(0x64);
 419     break;
 420   case X86II::GS:
 421     MCE.emitByte(0x65);
 422     break;
 423   default: assert(0 && "Invalid segment!");
 424   case 0: break;  // No segment override!
 425   }
 426
 427   // Emit the repeat opcode prefix as needed.
 428   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP) MCE.emitByte(0xF3);
 429
 430   // Emit the operand size opcode prefix as needed.
 431   if (Desc->TSFlags & X86II::OpSize) MCE.emitByte(0x66);
 432
 433   // Emit the address size opcode prefix as needed.
 434   if (Desc->TSFlags & X86II::AdSize) MCE.emitByte(0x67);
 435
 436   bool Need0FPrefix = false;
 437   switch (Desc->TSFlags & X86II::Op0Mask) {
 438   case X86II::TB:  // Two-byte opcode prefix
 439   case X86II::T8:  // 0F 38
 440   case X86II::TA:  // 0F 3A
 441     Need0FPrefix = true;
 442     break;
 443   case X86II::REP: break; // already handled.
 444   case X86II::XS:   // F3 0F
 445     MCE.emitByte(0xF3);
 446     Need0FPrefix = true;
 447     break;
 448   case X86II::XD:   // F2 0F
 449     MCE.emitByte(0xF2);
 450     Need0FPrefix = true;
 451     break;
 452   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 453   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 454     MCE.emitByte(0xD8+
 455                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 456                                    >> X86II::Op0Shift));
 457     break; // Two-byte opcode prefix
 458   default: assert(0 && "Invalid prefix!");
 459   case 0: break;  // No prefix!
 460   }
 461
 462   if (Is64BitMode) {
 463     // REX prefix
 464     unsigned REX = X86InstrInfo::determineREX(MI);
 465     if (REX)
 466       MCE.emitByte(0x40 | REX);
 467   }
 468
 469   // 0x0F escape code must be emitted just before the opcode.
 470   if (Need0FPrefix)
 471     MCE.emitByte(0x0F);
 472
 473   switch (Desc->TSFlags & X86II::Op0Mask) {
 474   case X86II::T8:  // 0F 38
 475     MCE.emitByte(0x38);
 476     break;
 477   case X86II::TA:    // 0F 3A
 478     MCE.emitByte(0x3A);
 479     break;
 480   }
 481
 482   // If this is a two-address instruction, skip one of the register operands.
 483   unsigned NumOps = Desc->getNumOperands();
 484   unsigned CurOp = 0;
 485   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 486     ++CurOp;
 487   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 488     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 489     --NumOps;
 490
 491   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 492   switch (Desc->TSFlags & X86II::FormMask) {
 493   default: assert(0 && "Unknown FormMask value in X86 MachineCodeEmitter!");
 494   case X86II::Pseudo:
 495     // Remember the current PC offset, this is the PIC relocation
 496     // base address.
 497     switch (Opcode) {
 498     default:
 499       assert(0 && "psuedo instructions should be removed before code emission");
 500       break;
 501     case TargetInstrInfo::INLINEASM: {
 502       const char* Value = MI.getOperand(0).getSymbolName();
 503       /* We allow inline assembler nodes with empty bodies - they can
 504          implicitly define registers, which is ok for JIT. */
 505       assert((Value[0] == 0) && "JIT does not support inline asm!\n");
 506       break;
 507     }
 508     case TargetInstrInfo::DBG_LABEL:
 509     case TargetInstrInfo::EH_LABEL:
 510       MCE.emitLabel(MI.getOperand(0).getImm());
 511       break;
 512     case TargetInstrInfo::IMPLICIT_DEF:
 513     case TargetInstrInfo::DECLARE:
 514     case X86::DWARF_LOC:
 515     case X86::FP_REG_KILL:
 516       break;
 517     case X86::MOVPC32r: {
 518       // This emits the "call" portion of this pseudo instruction.
 519       MCE.emitByte(BaseOpcode);
 520       emitConstant(0, X86InstrInfo::sizeOfImm(Desc));
 521       // Remember PIC base.
 522       PICBaseOffset = MCE.getCurrentPCOffset();
 523       X86JITInfo *JTI = TM.getJITInfo();
 524       JTI->setPICBase(MCE.getCurrentPCValue());
 525       break;
 526     }
 527     }
 528     CurOp = NumOps;
 529     break;
 530   case X86II::RawFrm:
 531     MCE.emitByte(BaseOpcode);
 532
 533     if (CurOp != NumOps) {
 534       const MachineOperand &MO = MI.getOperand(CurOp++);
 535
 536       DOUT << "RawFrm CurOp " << CurOp << "\n";
 537       DOUT << "isMBB " << MO.isMBB() << "\n";
 538       DOUT << "isGlobal " << MO.isGlobal() << "\n";
 539       DOUT << "isSymbol " << MO.isSymbol() << "\n";
 540       DOUT << "isImm " << MO.isImm() << "\n";
 541
 542       if (MO.isMBB()) {
 543         emitPCRelativeBlockAddress(MO.getMBB());
 544       } else if (MO.isGlobal()) {
 545         // Assume undefined functions may be outside the Small codespace.
 546         bool NeedStub =
 547           (Is64BitMode &&
 548               (TM.getCodeModel() == CodeModel::Large ||
 549                TM.getSubtarget<X86Subtarget>().isTargetDarwin())) ||
 550           Opcode == X86::TAILJMPd;
 551         emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 552                           0, 0, NeedStub);
 553       } else if (MO.isSymbol()) {
 554         emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 555       } else if (MO.isImm()) {
 556         emitConstant(MO.getImm(), X86InstrInfo::sizeOfImm(Desc));
 557       } else {
 558         assert(0 && "Unknown RawFrm operand!");
 559       }
 560     }
 561     break;
 562
 563   case X86II::AddRegFrm:
 564     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 565
 566     if (CurOp != NumOps) {
 567       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 568       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 569       if (MO1.isImm())
 570         emitConstant(MO1.getImm(), Size);
 571       else {
 572         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 573           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 574         // This should not occur on Darwin for relocatable objects.
 575         if (Opcode == X86::MOV64ri)
 576           rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 577         if (MO1.isGlobal()) {
 578           bool NeedStub = isa<Function>(MO1.getGlobal());
 579           bool isLazy = gvNeedsLazyPtr(MO1.getGlobal());
 580           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 581                             NeedStub, isLazy);
 582         } else if (MO1.isSymbol())
 583           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 584         else if (MO1.isCPI())
 585           emitConstPoolAddress(MO1.getIndex(), rt);
 586         else if (MO1.isJTI())
 587           emitJumpTableAddress(MO1.getIndex(), rt);
 588       }
 589     }
 590     break;
 591
 592   case X86II::MRMDestReg: {
 593     MCE.emitByte(BaseOpcode);
 594     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 595                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 596     CurOp += 2;
 597     if (CurOp != NumOps)
 598       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 599     break;
 600   }
 601   case X86II::MRMDestMem: {
 602     MCE.emitByte(BaseOpcode);
 603     emitMemModRMByte(MI, CurOp, getX86RegNum(MI.getOperand(CurOp+4).getReg()));
 604     CurOp += 5;
 605     if (CurOp != NumOps)
 606       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 607     break;
 608   }
 609
 610   case X86II::MRMSrcReg:
 611     MCE.emitByte(BaseOpcode);
 612     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 613                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 614     CurOp += 2;
 615     if (CurOp != NumOps)
 616       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 617     break;
 618
 619   case X86II::MRMSrcMem: {
 620     intptr_t PCAdj = (CurOp+5 != NumOps) ? X86InstrInfo::sizeOfImm(Desc) : 0;
 621
 622     MCE.emitByte(BaseOpcode);
 623     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 624                      PCAdj);
 625     CurOp += 5;
 626     if (CurOp != NumOps)
 627       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 628     break;
 629   }
 630
 631   case X86II::MRM0r: case X86II::MRM1r:
 632   case X86II::MRM2r: case X86II::MRM3r:
 633   case X86II::MRM4r: case X86II::MRM5r:
 634   case X86II::MRM6r: case X86II::MRM7r:
 635     MCE.emitByte(BaseOpcode);
 636     emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 637                      (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 638
 639     if (CurOp != NumOps) {
 640       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 641       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 642       if (MO1.isImm())
 643         emitConstant(MO1.getImm(), Size);
 644       else {
 645         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 646           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 647         if (Opcode == X86::MOV64ri32)
 648           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 649         if (MO1.isGlobal()) {
 650           bool NeedStub = isa<Function>(MO1.getGlobal());
 651           bool isLazy = gvNeedsLazyPtr(MO1.getGlobal());
 652           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 653                             NeedStub, isLazy);
 654         } else if (MO1.isSymbol())
 655           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 656         else if (MO1.isCPI())
 657           emitConstPoolAddress(MO1.getIndex(), rt);
 658         else if (MO1.isJTI())
 659           emitJumpTableAddress(MO1.getIndex(), rt);
 660       }
 661     }
 662     break;
 663
 664   case X86II::MRM0m: case X86II::MRM1m:
 665   case X86II::MRM2m: case X86II::MRM3m:
 666   case X86II::MRM4m: case X86II::MRM5m:
 667   case X86II::MRM6m: case X86II::MRM7m: {
 668     intptr_t PCAdj = (CurOp+4 != NumOps) ?
 669       (MI.getOperand(CurOp+4).isImm() ? X86InstrInfo::sizeOfImm(Desc) : 4) : 0;
 670
 671     MCE.emitByte(BaseOpcode);
 672     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 673                      PCAdj);
 674     CurOp += 4;
 675
 676     if (CurOp != NumOps) {
 677       const MachineOperand &MO = MI.getOperand(CurOp++);
 678       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 679       if (MO.isImm())
 680         emitConstant(MO.getImm(), Size);
 681       else {
 682         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 683           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 684         if (Opcode == X86::MOV64mi32)
 685           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 686         if (MO.isGlobal()) {
 687           bool NeedStub = isa<Function>(MO.getGlobal());
 688           bool isLazy = gvNeedsLazyPtr(MO.getGlobal());
 689           emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 690                             NeedStub, isLazy);
 691         } else if (MO.isSymbol())
 692           emitExternalSymbolAddress(MO.getSymbolName(), rt);
 693         else if (MO.isCPI())
 694           emitConstPoolAddress(MO.getIndex(), rt);
 695         else if (MO.isJTI())
 696           emitJumpTableAddress(MO.getIndex(), rt);
 697       }
 698     }
 699     break;
 700   }
 701
 702   case X86II::MRMInitReg:
 703     MCE.emitByte(BaseOpcode);
 704     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 705     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 706                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 707     ++CurOp;
 708     break;
 709   }
 710
 711   if (!Desc->isVariadic() && CurOp != NumOps) {
 712     cerr << "Cannot encode: ";
 713     MI.dump();
 714     cerr << '\n';
 715     abort();
 716   }
 717 }