lib/Target/SparcV9/SparcV9Instr.def

   1 //===-- SparcInstr.def - Sparc Instruction Information -----------*- C++ -*-==//
   2 //
   3 // This file describes all of the instructions that the sparc backend uses.  It
   4 // relys on an external 'I' macro being defined that takes the arguments
   5 // specified below, and is used to make all of the information relevant to an
   6 // instruction be in one place.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 // NOTE: No include guards desired
  11
  12 #ifndef I
  13 #errror "Must define I macro before including SparcInstr.def!"
  14 #endif
  15
  16 // Constants for defining the maximum constant size field.
  17 // One #define per bit size
  18 //
  19 #define B5  ((1 << 5) - 1)
  20 #define B6  ((1 << 6) - 1)
  21 #define B12 ((1 << 12) - 1)
  22 #define B15 ((1 << 15) - 1)
  23 #define B18 ((1 << 18) - 1)
  24 #define B21 ((1 << 21) - 1)
  25 #define B22 ((1 << 22) - 1)
  26 #define B29 ((1 << 29) - 1)
  27
  28 // Arguments passed into the I macro
  29 // enum name,
  30 //     opCodeString,
  31 //           numOperands,
  32 //                resultPosition (0-based; -1 if no result),
  33 //                     maxImmedConst,
  34 //                         immedIsSignExtended,
  35 //                                numDelaySlots (in cycles)
  36 //                                      latency (in cycles)
  37 //                                          instr sched class (defined above)
  38 //                                              instr class flags (defined in MachineInstrInfo.h)
  39
  40
  41
  42 I(NOP, "nop",           0,  -1,  0, false, 0,  1,  SPARC_NONE,  M_NOP_FLAG)
  43
  44 // Synthetic SPARC assembly opcodes for setting a register to a constant.
  45 // Max immediate constant should be ignored for both these instructions.
  46 // Use a latency > 1 since this may generate as many as 3 instructions.
  47 I(SETSW, "setsw",       2,   1,  0, true , 0,  2,  SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG | M_PSEUDO_FLAG )
  48 I(SETUW, "setuw",       2,   1,  0, false, 0,  2,  SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG | M_ARITH_FLAG | M_PSEUDO_FLAG )
  49 I(SETX,  "setx",        3,   2,  0, true,  0,  2,  SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG | M_ARITH_FLAG | M_PSEUDO_FLAG )
  50
  51 // Set high-order bits of register and clear low-order bits
  52 I(SETHI, "sethi",       2,  1, B22, false, 0,  1,  SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG | M_ARITH_FLAG)
  53
  54 // Add or add with carry.
  55 I(ADD   , "add",        3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  56 I(ADDcc , "addcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  57 I(ADDC  , "addc",       3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  58 I(ADDCcc, "addccc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  59
  60 // Subtract or subtract with carry.
  61 I(SUB   , "sub",        3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  62 I(SUBcc , "subcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  63 I(SUBC  , "subc",       3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  64 I(SUBCcc, "subccc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  65
  66 // Integer multiply, signed divide, unsigned divide.
  67 // Note that the deprecated 32-bit multiply and multiply-step are not used.
  68 I(MULX , "mulx",        3,  2, B12, true , 0, 3, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  69 I(SDIVX, "sdivx",       3,  2, B12, true , 0, 6, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  70 I(UDIVX, "udivx",       3,  2, B12, true , 0, 6, SPARC_IEUN,  M_INT_FLAG | M_ARITH_FLAG)
  71
  72   // Floating point add, subtract, compare.
  73   // Note that destination of FCMP* instructions is operand 0, not operand 2.
  74 I(FADDS, "fadds",       3,  2,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
  75 I(FADDD, "faddd",       3,  2,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
  76 I(FADDQ, "faddq",       3,  2,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
  77 I(FSUBS, "fsubs",       3,  2,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
  78 I(FSUBD, "fsubd",       3,  2,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
  79 I(FSUBQ, "fsubq",       3,  2,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
  80 I(FCMPS, "fcmps",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  81 I(FCMPD, "fcmpd",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  82 I(FCMPQ, "fcmpq",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG | M_CC_FLAG )
  83 // NOTE: FCMPE{S,D,Q}: FP Compare With Exception are currently unused!
  84
  85 // Floating point multiply or divide.
  86 I(FMULS , "fmuls",      3,  2,   0, false, 0, 3,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  87 I(FMULD , "fmuld",      3,  2,   0, false, 0, 3,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  88 I(FMULQ , "fmulq",      3,  2,   0, false, 0, 0,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  89 I(FSMULD, "fsmuld",     3,  2,   0, false, 0, 3,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  90 I(FDMULQ, "fdmulq",     3,  2,   0, false, 0, 0,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  91 I(FDIVS , "fdivs",      3,  2,   0, false, 0, 12, SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  92 I(FDIVD , "fdivd",      3,  2,   0, false, 0, 22, SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  93 I(FDIVQ , "fdivq",      3,  2,   0, false, 0, 0,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  94 I(FSQRTS, "fsqrts",     3,  2,   0, false, 0, 12, SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  95 I(FSQRTD, "fsqrtd",     3,  2,   0, false, 0, 22, SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  96 I(FSQRTQ, "fsqrtq",     3,  2,   0, false, 0, 0,  SPARC_FPM,  M_FLOAT_FLAG | M_ARITH_FLAG)
  97
  98 // Logical operations
  99 I(AND   , "and",        3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG)
 100 I(ANDcc , "andcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_LOGICAL_FLAG)
 101 I(ANDN  , "andn",       3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG)
 102 I(ANDNcc, "andncc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_LOGICAL_FLAG)
 103 I(OR    , "or",         3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG)
 104 I(ORcc  , "orcc",       4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_LOGICAL_FLAG)
 105 I(ORN   , "orn",        3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG)
 106 I(ORNcc , "orncc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_LOGICAL_FLAG)
 107 I(XOR   , "xor",        3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG)
 108 I(XORcc , "xorcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_LOGICAL_FLAG)
 109 I(XNOR  , "xnor",       3,  2, B12, true , 0, 1, SPARC_IEUN,  M_INT_FLAG | M_LOGICAL_FLAG)
 110 I(XNORcc, "xnorcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_INT_FLAG | M_LOGICAL_FLAG)
 111
 112 // Shift operations
 113 I(SLL , "sll",          3,  2,  B5, true , 0, 1, SPARC_IEU0,  M_INT_FLAG | M_LOGICAL_FLAG)
 114 I(SRL , "srl",          3,  2,  B5, true , 0, 1, SPARC_IEU0,  M_INT_FLAG | M_LOGICAL_FLAG)
 115 I(SRA , "sra",          3,  2,  B5, true , 0, 1, SPARC_IEU0,  M_INT_FLAG | M_ARITH_FLAG)
 116 I(SLLX, "sllx",         3,  2,  B6, true , 0, 1, SPARC_IEU0,  M_INT_FLAG | M_LOGICAL_FLAG)
 117 I(SRLX, "srlx",         3,  2,  B6, true , 0, 1, SPARC_IEU0,  M_INT_FLAG | M_LOGICAL_FLAG)
 118 I(SRAX, "srax",         3,  2,  B6, true , 0, 1, SPARC_IEU0,  M_INT_FLAG | M_ARITH_FLAG)
 119
 120 // Floating point move, negate, and abs instructions
 121 I(FMOVS, "fmovs",       2,  1,   0, false, 0, 1,  SPARC_FPA,  M_FLOAT_FLAG)
 122 I(FMOVD, "fmovd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  M_FLOAT_FLAG)
 123 //I(FMOVQ, "fmovq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  M_FLOAT_FLAG)
 124 I(FNEGS, "fnegs",       2,  1,   0, false, 0, 1,  SPARC_FPA,  M_FLOAT_FLAG)
 125 I(FNEGD, "fnegd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  M_FLOAT_FLAG)
 126 //I(FNEGQ, "fnegq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  M_FLOAT_FLAG)
 127 I(FABSS, "fabss",       2,  1,   0, false, 0, 1,  SPARC_FPA,  M_FLOAT_FLAG)
 128 I(FABSD, "fabsd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  M_FLOAT_FLAG)
 129 //I(FABSQ, "fabsq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  M_FLOAT_FLAG)
 130
 131 // Convert from floating point to floating point formats
 132 I(FSTOD, "fstod",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
 133 I(FSTOQ, "fstoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
 134 I(FDTOS, "fdtos",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
 135 I(FDTOQ, "fdtoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
 136 I(FQTOS, "fqtos",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
 137 I(FQTOD, "fqtod",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_ARITH_FLAG)
 138
 139 // Convert from floating point to integer formats.
 140 // Note that this accesses both integer and floating point registers.
 141 I(FSTOX, "fstox",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 142 I(FDTOX, "fdtox",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 143 I(FQTOX, "fqtox",       2,  1,   0, false, 0, 2,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 144 I(FSTOI, "fstoi",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 145 I(FDTOI, "fdtoi",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 146 I(FQTOI, "fqtoi",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 147
 148 // Convert from integer to floating point formats
 149 // Note that this accesses both integer and floating point registers.
 150 I(FXTOS, "fxtos",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 151 I(FXTOD, "fxtod",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 152 I(FXTOQ, "fxtoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 153 I(FITOS, "fitos",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 154 I(FITOD, "fitod",       2,  1,   0, false, 0, 3,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 155 I(FITOQ, "fitoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  M_FLOAT_FLAG | M_INT_FLAG | M_ARITH_FLAG)
 156
 157 // Branch on integer comparison with zero.
 158 // Latency excludes the delay slot since it can be issued in same cycle.
 159 I(BRZ  , "brz",         2, -1, B15, true , 1, 1,  SPARC_CTI,  M_INT_FLAG | M_BRANCH_FLAG)
 160 I(BRLEZ, "brlez",       2, -1, B15, true , 1, 1,  SPARC_CTI,  M_INT_FLAG | M_BRANCH_FLAG)
 161 I(BRLZ , "brlz",        2, -1, B15, true , 1, 1,  SPARC_CTI,  M_INT_FLAG | M_BRANCH_FLAG)
 162 I(BRNZ , "brnz",        2, -1, B15, true , 1, 1,  SPARC_CTI,  M_INT_FLAG | M_BRANCH_FLAG)
 163 I(BRGZ , "brgz",        2, -1, B15, true , 1, 1,  SPARC_CTI,  M_INT_FLAG | M_BRANCH_FLAG)
 164 I(BRGEZ, "brgez",       2, -1, B15, true , 1, 1,  SPARC_CTI,  M_INT_FLAG | M_BRANCH_FLAG)
 165
 166 // Branch on integer condition code.
 167 // The first argument specifies the ICC register: %icc or %xcc
 168 // Latency includes the delay slot.
 169 I(BA  , "ba",           1, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 170 I(BN  , "bn",           2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 171 I(BNE , "bne",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 172 I(BE  , "be",           2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 173 I(BG  , "bg",           2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 174 I(BLE , "ble",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 175 I(BGE , "bge",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 176 I(BL  , "bl",           2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 177 I(BGU , "bgu",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 178 I(BLEU, "bleu",         2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 179 I(BCC , "bcc",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 180 I(BCS , "bcs",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 181 I(BPOS, "bpos",         2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 182 I(BNEG, "bneg",         2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 183 I(BVC , "bvc",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 184 I(BVS , "bvs",          2, -1, B21, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 185
 186 // Branch on floating point condition code.
 187 // The first argument is the FCCn register (0 <= n <= 3).
 188 // Latency includes the delay slot.
 189 I(FBA  , "fba",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 190 I(FBN  , "fbn",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 191 I(FBU  , "fbu",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 192 I(FBG  , "fbg",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 193 I(FBUG , "fbug",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 194 I(FBL  , "fbl",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 195 I(FBUL , "fbul",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 196 I(FBLG , "fblg",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 197 I(FBNE , "fbne",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 198 I(FBE  , "fbe",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 199 I(FBUE , "fbue",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 200 I(FBGE , "fbge",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 201 I(FBUGE, "fbuge",       2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 202 I(FBLE , "fble",        2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 203 I(FBULE, "fbule",       2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 204 I(FBO  , "fbo",         2, -1, B18, true , 1, 2,  SPARC_CTI,  M_CC_FLAG | M_BRANCH_FLAG)
 205
 206 // Conditional move on integer comparison with zero.
 207 I(MOVRZ  , "movrz",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_INT_FLAG)
 208 I(MOVRLEZ, "movrlez",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_INT_FLAG)
 209 I(MOVRLZ , "movrlz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_INT_FLAG)
 210 I(MOVRNZ , "movrnz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_INT_FLAG)
 211 I(MOVRGZ , "movrgz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_INT_FLAG)
 212 I(MOVRGEZ, "movrgez",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_INT_FLAG)
 213
 214 // Conditional move on integer condition code.
 215 // The first argument specifies the ICC register: %icc or %xcc
 216 I(MOVA  , "mova",       3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 217 I(MOVN  , "movn",       3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 218 I(MOVNE , "movne",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 219 I(MOVE  , "move",       3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 220 I(MOVG  , "movg",       3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 221 I(MOVLE , "movle",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 222 I(MOVGE , "movge",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 223 I(MOVL  , "movl",       3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 224 I(MOVGU , "movgu",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 225 I(MOVLEU, "movleu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 226 I(MOVCC , "movcc",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 227 I(MOVCS , "movcs",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 228 I(MOVPOS, "movpos",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 229 I(MOVNEG, "movneg",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 230 I(MOVVC , "movvc",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 231 I(MOVVS , "movvs",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 232
 233 // Conditional move (of integer register) on floating point condition code.
 234 // The first argument is the FCCn register (0 <= n <= 3).
 235 // Note that the enum name above is not the same as the assembly mnemonic
 236 // because some of the assembly mnemonics are the same as the move on
 237 // integer CC (e.g., MOVG), and we cannot have the same enum entry twice.
 238 I(MOVFA  , "mova",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 239 I(MOVFN  , "movn",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 240 I(MOVFU  , "movu",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 241 I(MOVFG  , "movg",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 242 I(MOVFUG , "movug",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 243 I(MOVFL  , "movl",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 244 I(MOVFUL , "movul",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 245 I(MOVFLG , "movlg",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 246 I(MOVFNE , "movne",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 247 I(MOVFE  , "move",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 248 I(MOVFUE , "movue",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 249 I(MOVFGE , "movge",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 250 I(MOVFUGE, "movuge",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 251 I(MOVFLE , "movle",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 252 I(MOVFULE, "movule",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 253 I(MOVFO  , "movo",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_INT_FLAG)
 254
 255 // Conditional move of floating point register on each of the above:
 256 // i.   on integer comparison with zero.
 257 // ii.  on integer condition code
 258 // iii. on floating point condition code
 259 // Note that the same set is repeated for S,D,Q register classes.
 260 I(FMOVRSZ  ,"fmovrsz",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 261 I(FMOVRSLEZ,"fmovrslez",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 262 I(FMOVRSLZ ,"fmovrslz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 263 I(FMOVRSNZ ,"fmovrsnz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 264 I(FMOVRSGZ ,"fmovrsgz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 265 I(FMOVRSGEZ,"fmovrsgez",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 266
 267 I(FMOVSA  , "fmovsa",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 268 I(FMOVSN  , "fmovsn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 269 I(FMOVSNE , "fmovsne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 270 I(FMOVSE  , "fmovse",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 271 I(FMOVSG  , "fmovsg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 272 I(FMOVSLE , "fmovsle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 273 I(FMOVSGE , "fmovsge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 274 I(FMOVSL  , "fmovsl",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 275 I(FMOVSGU , "fmovsgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 276 I(FMOVSLEU, "fmovsleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 277 I(FMOVSCC , "fmovscc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 278 I(FMOVSCS , "fmovscs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 279 I(FMOVSPOS, "fmovspos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 280 I(FMOVSNEG, "fmovsneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 281 I(FMOVSVC , "fmovsvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 282 I(FMOVSVS , "fmovsvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 283
 284 I(FMOVSFA  , "fmovsa",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 285 I(FMOVSFN  , "fmovsn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 286 I(FMOVSFU  , "fmovsu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 287 I(FMOVSFG  , "fmovsg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 288 I(FMOVSFUG , "fmovsug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 289 I(FMOVSFL  , "fmovsl",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 290 I(FMOVSFUL , "fmovsul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 291 I(FMOVSFLG , "fmovslg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 292 I(FMOVSFNE , "fmovsne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 293 I(FMOVSFE  , "fmovse",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 294 I(FMOVSFUE , "fmovsue", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 295 I(FMOVSFGE , "fmovsge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 296 I(FMOVSFUGE, "fmovsuge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 297 I(FMOVSFLE , "fmovsle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 298 I(FMOVSFULE, "fmovslue",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 299 I(FMOVSFO  , "fmovso",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 300
 301 I(FMOVRDZ  , "fmovrdz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 302 I(FMOVRDLEZ, "fmovrdlez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 303 I(FMOVRDLZ , "fmovrdlz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 304 I(FMOVRDNZ , "fmovrdnz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 305 I(FMOVRDGZ , "fmovrdgz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 306 I(FMOVRDGEZ, "fmovrdgez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 307
 308 I(FMOVDA  , "fmovda",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 309 I(FMOVDN  , "fmovdn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 310 I(FMOVDNE , "fmovdne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 311 I(FMOVDE  , "fmovde",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 312 I(FMOVDG  , "fmovdg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 313 I(FMOVDLE , "fmovdle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 314 I(FMOVDGE , "fmovdge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 315 I(FMOVDL  , "fmovdl",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 316 I(FMOVDGU , "fmovdgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 317 I(FMOVDLEU, "fmovdleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 318 I(FMOVDCC , "fmovdcc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 319 I(FMOVDCS , "fmovdcs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 320 I(FMOVDPOS, "fmovdpos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 321 I(FMOVDNEG, "fmovdneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 322 I(FMOVDVC , "fmovdvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 323 I(FMOVDVS , "fmovdvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 324
 325 I(FMOVDFA  , "fmovda",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 326 I(FMOVDFN  , "fmovdn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 327 I(FMOVDFU  , "fmovdu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 328 I(FMOVDFG  , "fmovdg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 329 I(FMOVDFUG , "fmovdug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 330 I(FMOVDFL  , "fmovdl",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 331 I(FMOVDFUL , "fmovdul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 332 I(FMOVDFLG , "fmovdlg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 333 I(FMOVDFNE , "fmovdne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 334 I(FMOVDFE  , "fmovde",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 335 I(FMOVDFUE , "fmovdue", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 336 I(FMOVDFGE , "fmovdge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 337 I(FMOVDFUGE, "fmovduge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 338 I(FMOVDFLE , "fmovdle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 339 I(FMOVDFULE, "fmovdule",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 340 I(FMOVDFO  , "fmovdo",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 341
 342 I(FMOVRQZ  , "fmovrqz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 343 I(FMOVRQLEZ, "fmovrqlez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 344 I(FMOVRQLZ , "fmovrqlz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 345 I(FMOVRQNZ , "fmovrqnz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 346 I(FMOVRQGZ , "fmovrqgz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 347 I(FMOVRQGEZ, "fmovrqgez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,  M_CONDL_FLAG | M_FLOAT_FLAG | M_INT_FLAG)
 348
 349 I(FMOVQA  , "fmovqa",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 350 I(FMOVQN  , "fmovqn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 351 I(FMOVQNE , "fmovqne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 352 I(FMOVQE  , "fmovqe",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 353 I(FMOVQG  , "fmovqg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 354 I(FMOVQLE , "fmovqle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 355 I(FMOVQGE , "fmovqge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 356 I(FMOVQL  , "fmovql",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 357 I(FMOVQGU , "fmovqgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 358 I(FMOVQLEU, "fmovqleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 359 I(FMOVQCC , "fmovqcc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 360 I(FMOVQCS , "fmovqcs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 361 I(FMOVQPOS, "fmovqpos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 362 I(FMOVQNEG, "fmovqneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 363 I(FMOVQVC , "fmovqvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 364 I(FMOVQVS , "fmovqvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 365
 366 I(FMOVQFA  , "fmovqa",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 367 I(FMOVQFN  , "fmovqn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 368 I(FMOVQFU  , "fmovqu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 369 I(FMOVQFG  , "fmovqg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 370 I(FMOVQFUG , "fmovqug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 371 I(FMOVQFL  , "fmovql",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 372 I(FMOVQFUL , "fmovqul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 373 I(FMOVQFLG , "fmovqlg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 374 I(FMOVQFNE , "fmovqne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 375 I(FMOVQFE  , "fmovqe",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 376 I(FMOVQFUE , "fmovque", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 377 I(FMOVQFGE , "fmovqge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 378 I(FMOVQFUGE, "fmovquge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 379 I(FMOVQFLE , "fmovqle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 380 I(FMOVQFULE, "fmovqule",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 381 I(FMOVQFO  , "fmovqo",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG | M_FLOAT_FLAG)
 382
 383 // Load integer instructions
 384 // Latency includes 1 cycle for address generation (Sparc IIi),
 385 // plus 3 cycles assumed for average miss penalty (bias towards L1 hits).
 386 // Signed loads of less than 64 bits need an extra cycle for sign-extension.
 387 //
 388 // Not reflected here: After a 3-cycle loads, all subsequent consecutive
 389 // loads also require 3 cycles to avoid contention for the load return
 390 // stage.  Latency returns to 2 cycles after the first cycle with no load.
 391 I(LDSB, "ldsb",         3,  2, B12, true , 0, 6,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 392 I(LDSH, "ldsh",         3,  2, B12, true , 0, 6,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 393 I(LDSW, "ldsw",         3,  2, B12, true , 0, 6,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 394 I(LDUB, "ldub",         3,  2, B12, true , 0, 5,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 395 I(LDUH, "lduh",         3,  2, B12, true , 0, 5,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 396 I(LDUW, "lduw",         3,  2, B12, true , 0, 5,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 397 I(LDX , "ldx",          3,  2, B12, true , 0, 5,  SPARC_LD,  M_INT_FLAG | M_LOAD_FLAG)
 398
 399 // Load floating-point instructions
 400 // Latency includes 1 cycle for address generation (Sparc IIi)
 401 I(LD ,    "ld",         3,  2, B12, true , 0, 5,  SPARC_LD,  M_FLOAT_FLAG | M_LOAD_FLAG)
 402 I(LDD,    "ldd",        3,  2, B12, true , 0, 5,  SPARC_LD,  M_FLOAT_FLAG | M_LOAD_FLAG)
 403 I(LDQ,    "ldq",        3,  2, B12, true , 0, 5,  SPARC_LD,  M_FLOAT_FLAG | M_LOAD_FLAG)
 404 I(LDFSR,  "ld",         3,  2, B12, true , 0, 5,  SPARC_LD,  M_FLOAT_FLAG | M_LOAD_FLAG)
 405 I(LDXFSR, "ldx",        3,  2, B12, true , 0, 5,  SPARC_LD,  M_FLOAT_FLAG | M_LOAD_FLAG)
 406
 407 // Store integer instructions.
 408 // Requires 1 cycle for address generation (Sparc IIi).
 409 // Default latency is 0 because value is not explicitly used.
 410 I(STB, "stb",           3, -1, B12, true , 0, 0,  SPARC_ST,  M_INT_FLAG | M_STORE_FLAG)
 411 I(STH, "sth",           3, -1, B12, true , 0, 0,  SPARC_ST,  M_INT_FLAG | M_STORE_FLAG)
 412 I(STW, "stw",           3, -1, B12, true , 0, 0,  SPARC_ST,  M_INT_FLAG | M_STORE_FLAG)
 413 I(STX, "stx",           3, -1, B12, true , 0, 0,  SPARC_ST,  M_INT_FLAG | M_STORE_FLAG)
 414
 415 // Store floating-point instructions (Sparc IIi)
 416 I(ST ,    "st",         3, -1, B12, true , 0, 0,  SPARC_ST,  M_FLOAT_FLAG | M_STORE_FLAG)
 417 I(STD,    "std",        3, -1, B12, true , 0, 0,  SPARC_ST,  M_FLOAT_FLAG | M_STORE_FLAG)
 418 I(STFSR,  "st",         3, -1, B12, true , 0, 0,  SPARC_ST,  M_FLOAT_FLAG | M_STORE_FLAG)
 419 I(STXFSR, "stx",        3, -1, B12, true , 0, 0,  SPARC_ST,  M_FLOAT_FLAG | M_STORE_FLAG)
 420
 421 // Call, Return and "Jump and link".  Operand (2) for JMPL is marked as
 422 // a "result" because JMPL stores the return address for the call in it.
 423 // Latency includes the delay slot.
 424 I(CALL  , "call",       1, -1, B29, true , 1, 2,  SPARC_CTI,  M_CALL_FLAG)
 425 I(JMPLCALL, "jmpl",     3,  2, B12, true , 1, 2,  SPARC_CTI,  M_CALL_FLAG)
 426 I(JMPLRET, "jmpl",      3,  2, B12, true , 1, 2,  SPARC_CTI,  M_RET_FLAG)
 427 I(RETURN, "return",     2, -1,   0, false, 1, 2,  SPARC_CTI,  M_RET_FLAG)
 428
 429 // SAVE and restore instructions
 430 I(SAVE  , "save",       3,  2, B12, true , 0, 1,  SPARC_SINGLE, M_INT_FLAG | M_ARITH_FLAG)
 431 I(RESTORE, "restore",   3,  2, B12, true , 0, 1,  SPARC_SINGLE, M_INT_FLAG | M_ARITH_FLAG)
 432
 433 // Read and Write CCR register from/to an int reg
 434 I(RDCCR,  "rd",         2,   2, 0, false,  0,  1,  SPARC_SINGLE,  M_INT_FLAG | M_CC_FLAG)
 435 I(WRCCR,  "wr",         2,   2, 0, false,  0,  1,  SPARC_SINGLE,  M_INT_FLAG | M_CC_FLAG)
 436
 437 // Synthetic phi operation for near-SSA form of machine code
 438 // Number of operands is variable, indicated by -1.  Result is the first op.
 439 I(PHI, "<phi>",         -1, 0,   0, false, 0, 0,  SPARC_INV,  M_DUMMY_PHI_FLAG)
 440
 441
 442 #undef B5
 443 #undef B6
 444 #undef B12
 445 #undef B15
 446 #undef B18
 447 #undef B21
 448 #undef B22
 449 #undef B29
 450
 451 #undef I