f3a52cb7f967ba27c33226b5eb07864239fb48f4
[oota-llvm.git] / lib / Target / R600 / SIISelLowering.h
1 //===-- SIISelLowering.h - SI DAG Lowering Interface ------------*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 /// \file
11 /// \brief SI DAG Lowering interface definition
12 //
13 //===----------------------------------------------------------------------===//
14
15 #ifndef SIISELLOWERING_H
16 #define SIISELLOWERING_H
17
18 #include "AMDGPUISelLowering.h"
19 #include "SIInstrInfo.h"
20
21 namespace llvm {
22
23 class SITargetLowering : public AMDGPUTargetLowering {
24   SDValue LowerParameter(SelectionDAG &DAG, EVT VT, EVT MemVT, SDLoc DL,
25                          SDValue Chain, unsigned Offset, bool Signed) const;
26   SDValue LowerSampleIntrinsic(unsigned Opcode, const SDValue &Op,
27                                SelectionDAG &DAG) const;
28   SDValue LowerLOAD(SDValue Op, SelectionDAG &DAG) const;
29   SDValue LowerSELECT(SDValue Op, SelectionDAG &DAG) const;
30   SDValue LowerSELECT_CC(SDValue Op, SelectionDAG &DAG) const;
31   SDValue LowerSIGN_EXTEND(SDValue Op, SelectionDAG &DAG) const;
32   SDValue LowerSTORE(SDValue Op, SelectionDAG &DAG) const;
33   SDValue LowerZERO_EXTEND(SDValue Op, SelectionDAG &DAG) const;
34   SDValue LowerBRCOND(SDValue Op, SelectionDAG &DAG) const;
35
36   SDValue ResourceDescriptorToi128(SDValue Op, SelectionDAG &DAG) const;
37   bool foldImm(SDValue &Operand, int32_t &Immediate,
38                bool &ScalarSlotUsed) const;
39   const TargetRegisterClass *getRegClassForNode(SelectionDAG &DAG,
40                                                 const SDValue &Op) const;
41   bool fitsRegClass(SelectionDAG &DAG, const SDValue &Op,
42                     unsigned RegClass) const;
43   void ensureSRegLimit(SelectionDAG &DAG, SDValue &Operand,
44                        unsigned RegClass, bool &ScalarSlotUsed) const;
45
46   SDNode *foldOperands(MachineSDNode *N, SelectionDAG &DAG) const;
47   void adjustWritemask(MachineSDNode *&N, SelectionDAG &DAG) const;
48   MachineSDNode *AdjustRegClass(MachineSDNode *N, SelectionDAG &DAG) const;
49
50 public:
51   SITargetLowering(TargetMachine &tm);
52   bool allowsUnalignedMemoryAccesses(EVT VT, unsigned AS, bool *IsFast) const;
53   virtual bool shouldSplitVectorType(EVT VT) const override;
54
55   virtual bool shouldConvertConstantLoadToIntImm(const APInt &Imm,
56                                                  Type *Ty) const override;
57
58   SDValue LowerFormalArguments(SDValue Chain, CallingConv::ID CallConv,
59                                bool isVarArg,
60                                const SmallVectorImpl<ISD::InputArg> &Ins,
61                                SDLoc DL, SelectionDAG &DAG,
62                                SmallVectorImpl<SDValue> &InVals) const;
63
64   virtual MachineBasicBlock * EmitInstrWithCustomInserter(MachineInstr * MI,
65                                               MachineBasicBlock * BB) const;
66   virtual EVT getSetCCResultType(LLVMContext &Context, EVT VT) const;
67   virtual MVT getScalarShiftAmountTy(EVT VT) const;
68   virtual bool isFMAFasterThanFMulAndFAdd(EVT VT) const;
69   virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG) const;
70   virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
71   virtual SDNode *PostISelFolding(MachineSDNode *N, SelectionDAG &DAG) const;
72   virtual void AdjustInstrPostInstrSelection(MachineInstr *MI,
73                                              SDNode *Node) const;
74
75   int32_t analyzeImmediate(const SDNode *N) const;
76   SDValue CreateLiveInRegister(SelectionDAG &DAG, const TargetRegisterClass *RC,
77                                unsigned Reg, EVT VT) const;
78 };
79
80 } // End namespace llvm
81
82 #endif //SIISELLOWERING_H