lib/Target/PowerPC/PPCISelLowering.h

   1 //===-- PPCISelLowering.h - PPC32 DAG Lowering Interface --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Chris Lattner and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that PPC uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_TARGET_POWERPC_PPC32ISELLOWERING_H
  16 #define LLVM_TARGET_POWERPC_PPC32ISELLOWERING_H
  17
  18 #include "llvm/Target/TargetLowering.h"
  19 #include "llvm/CodeGen/SelectionDAG.h"
  20 #include "PPC.h"
  21
  22 namespace llvm {
  23   namespace PPCISD {
  24     enum NodeType {
  25       // Start the numbering where the builting ops and target ops leave off.
  26       FIRST_NUMBER = ISD::BUILTIN_OP_END+PPC::INSTRUCTION_LIST_END,
  27
  28       /// FSEL - Traditional three-operand fsel node.
  29       ///
  30       FSEL,
  31
  32       /// FCFID - The FCFID instruction, taking an f64 operand and producing
  33       /// and f64 value containing the FP representation of the integer that
  34       /// was temporarily in the f64 operand.
  35       FCFID,
  36
  37       /// FCTI[D,W]Z - The FCTIDZ and FCTIWZ instructions, taking an f32 or f64
  38       /// operand, producing an f64 value containing the integer representation
  39       /// of that FP value.
  40       FCTIDZ, FCTIWZ,
  41
  42       /// STFIWX - The STFIWX instruction.  The first operand is an input token
  43       /// chain, then an f64 value to store, then an address to store it to,
  44       /// then a SRCVALUE for the address.
  45       STFIWX,
  46
  47       // VMADDFP, VNMSUBFP - The VMADDFP and VNMSUBFP instructions, taking
  48       // three v4f32 operands and producing a v4f32 result.
  49       VMADDFP, VNMSUBFP,
  50
  51       /// Hi/Lo - These represent the high and low 16-bit parts of a global
  52       /// address respectively.  These nodes have two operands, the first of
  53       /// which must be a TargetGlobalAddress, and the second of which must be a
  54       /// Constant.  Selected naively, these turn into 'lis G+C' and 'li G+C',
  55       /// though these are usually folded into other nodes.
  56       Hi, Lo,
  57
  58       /// GlobalBaseReg - On Darwin, this node represents the result of the mflr
  59       /// at function entry, used for PIC code.
  60       GlobalBaseReg,
  61
  62       /// These nodes represent the 32-bit PPC shifts that operate on 6-bit
  63       /// shift amounts.  These nodes are generated by the multi-precision shift
  64       /// code.
  65       SRL, SRA, SHL,
  66
  67       /// CALL - A function call.
  68       CALL,
  69
  70       /// Return with a flag operand, matched by 'blr'
  71       RET_FLAG,
  72     };
  73   }
  74
  75   class PPCTargetLowering : public TargetLowering {
  76     int VarArgsFrameIndex;            // FrameIndex for start of varargs area.
  77     int ReturnAddrIndex;              // FrameIndex for return slot.
  78   public:
  79     PPCTargetLowering(TargetMachine &TM);
  80
  81     /// getTargetNodeName() - This method returns the name of a target specific
  82     /// DAG node.
  83     virtual const char *getTargetNodeName(unsigned Opcode) const;
  84
  85     /// LowerOperation - Provide custom lowering hooks for some operations.
  86     ///
  87     virtual SDOperand LowerOperation(SDOperand Op, SelectionDAG &DAG);
  88
  89     virtual SDOperand PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
  90
  91     /// LowerArguments - This hook must be implemented to indicate how we should
  92     /// lower the arguments for the specified function, into the specified DAG.
  93     virtual std::vector<SDOperand>
  94       LowerArguments(Function &F, SelectionDAG &DAG);
  95
  96     /// LowerCallTo - This hook lowers an abstract call to a function into an
  97     /// actual call.
  98     virtual std::pair<SDOperand, SDOperand>
  99       LowerCallTo(SDOperand Chain, const Type *RetTy, bool isVarArg,
 100                   unsigned CC,
 101                   bool isTailCall, SDOperand Callee, ArgListTy &Args,
 102                   SelectionDAG &DAG);
 103
 104     virtual MachineBasicBlock *InsertAtEndOfBasicBlock(MachineInstr *MI,
 105                                                        MachineBasicBlock *MBB);
 106
 107     ConstraintType getConstraintType(char ConstraintLetter) const;
 108     std::vector<unsigned>
 109       getRegClassForInlineAsmConstraint(const std::string &Constraint,
 110                                         MVT::ValueType VT) const;
 111     bool isOperandValidForConstraint(SDOperand Op, char ConstraintLetter);
 112   };
 113 }
 114
 115 #endif   // LLVM_TARGET_POWERPC_PPC32ISELLOWERING_H