lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16 #include "MipsISelLowering.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsTargetMachine.h"
  19 #include "MipsTargetObjectFile.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 using namespace llvm;
  36
  37 const char *MipsTargetLowering::getTargetNodeName(unsigned Opcode) const {
  38   switch (Opcode) {
  39   case MipsISD::JmpLink:           return "MipsISD::JmpLink";
  40   case MipsISD::Hi:                return "MipsISD::Hi";
  41   case MipsISD::Lo:                return "MipsISD::Lo";
  42   case MipsISD::GPRel:             return "MipsISD::GPRel";
  43   case MipsISD::Ret:               return "MipsISD::Ret";
  44   case MipsISD::FPBrcond:          return "MipsISD::FPBrcond";
  45   case MipsISD::FPCmp:             return "MipsISD::FPCmp";
  46   case MipsISD::CMovFP_T:          return "MipsISD::CMovFP_T";
  47   case MipsISD::CMovFP_F:          return "MipsISD::CMovFP_F";
  48   case MipsISD::FPRound:           return "MipsISD::FPRound";
  49   case MipsISD::MAdd:              return "MipsISD::MAdd";
  50   case MipsISD::MAddu:             return "MipsISD::MAddu";
  51   case MipsISD::MSub:              return "MipsISD::MSub";
  52   case MipsISD::MSubu:             return "MipsISD::MSubu";
  53   case MipsISD::DivRem:            return "MipsISD::DivRem";
  54   case MipsISD::DivRemU:           return "MipsISD::DivRemU";
  55   case MipsISD::BuildPairF64:      return "MipsISD::BuildPairF64";
  56   case MipsISD::ExtractElementF64: return "MipsISD::ExtractElementF64";
  57   default: return NULL;
  58   }
  59 }
  60
  61 MipsTargetLowering::
  62 MipsTargetLowering(MipsTargetMachine &TM)
  63   : TargetLowering(TM, new MipsTargetObjectFile()) {
  64   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  65
  66   // Mips does not have i1 type, so use i32 for
  67   // setcc operations results (slt, sgt, ...).
  68   setBooleanContents(ZeroOrOneBooleanContent);
  69
  70   // Set up the register classes
  71   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  72   addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  73
  74   // When dealing with single precision only, use libcalls
  75   if (!Subtarget->isSingleFloat())
  76     if (!Subtarget->isFP64bit())
  77       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  78
  79   // Load extented operations for i1 types must be promoted
  80   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  81   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  82   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  83
  84   // MIPS doesn't have extending float->double load/store
  85   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
  86   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
  87
  88   // Used by legalize types to correctly generate the setcc result.
  89   // Without this, every float setcc comes with a AND/OR with the result,
  90   // we don't want this, since the fpcmp result goes to a flag register,
  91   // which is used implicitly by brcond and select operations.
  92   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  93
  94   // Mips Custom Operations
  95   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  96   setOperationAction(ISD::BlockAddress,       MVT::i32,   Custom);
  97   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  98   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  99   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
 100   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
 101   setOperationAction(ISD::SELECT,             MVT::f64,   Custom);
 102   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
 103   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 104   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 105   setOperationAction(ISD::FP_TO_SINT,         MVT::i32,   Custom);
 106   setOperationAction(ISD::VASTART,            MVT::Other, Custom);
 107
 108   setOperationAction(ISD::SDIV, MVT::i32, Expand);
 109   setOperationAction(ISD::SREM, MVT::i32, Expand);
 110   setOperationAction(ISD::UDIV, MVT::i32, Expand);
 111   setOperationAction(ISD::UREM, MVT::i32, Expand);
 112
 113   // Operations not directly supported by Mips.
 114   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 115   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 116   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 117   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 118   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 119   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 120   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 121   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 122   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 123
 124   if (!Subtarget->isMips32r2())
 125     setOperationAction(ISD::ROTR, MVT::i32,   Expand);
 126
 127   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 128   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 129   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 130   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 131   setOperationAction(ISD::FCOPYSIGN,         MVT::f64,   Expand);
 132   setOperationAction(ISD::FSIN,              MVT::f32,   Expand);
 133   setOperationAction(ISD::FSIN,              MVT::f64,   Expand);
 134   setOperationAction(ISD::FCOS,              MVT::f32,   Expand);
 135   setOperationAction(ISD::FCOS,              MVT::f64,   Expand);
 136   setOperationAction(ISD::FPOWI,             MVT::f32,   Expand);
 137   setOperationAction(ISD::FPOW,              MVT::f32,   Expand);
 138   setOperationAction(ISD::FPOW,              MVT::f64,   Expand);
 139   setOperationAction(ISD::FLOG,              MVT::f32,   Expand);
 140   setOperationAction(ISD::FLOG2,             MVT::f32,   Expand);
 141   setOperationAction(ISD::FLOG10,            MVT::f32,   Expand);
 142   setOperationAction(ISD::FEXP,              MVT::f32,   Expand);
 143
 144   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 145
 146   setOperationAction(ISD::VAARG,             MVT::Other, Expand);
 147   setOperationAction(ISD::VACOPY,            MVT::Other, Expand);
 148   setOperationAction(ISD::VAEND,             MVT::Other, Expand);
 149
 150   // Use the default for now
 151   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 152   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 153   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 154
 155   if (Subtarget->isSingleFloat())
 156     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 157
 158   if (!Subtarget->hasSEInReg()) {
 159     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 160     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 161   }
 162
 163   if (!Subtarget->hasBitCount())
 164     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 165
 166   if (!Subtarget->hasSwap())
 167     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 168
 169   setTargetDAGCombine(ISD::ADDE);
 170   setTargetDAGCombine(ISD::SUBE);
 171   setTargetDAGCombine(ISD::SDIVREM);
 172   setTargetDAGCombine(ISD::UDIVREM);
 173   setTargetDAGCombine(ISD::SETCC);
 174
 175   setMinFunctionAlignment(2);
 176
 177   setStackPointerRegisterToSaveRestore(Mips::SP);
 178   computeRegisterProperties();
 179 }
 180
 181 MVT::SimpleValueType MipsTargetLowering::getSetCCResultType(EVT VT) const {
 182   return MVT::i32;
 183 }
 184
 185 // SelectMadd -
 186 // Transforms a subgraph in CurDAG if the following pattern is found:
 187 //  (addc multLo, Lo0), (adde multHi, Hi0),
 188 // where,
 189 //  multHi/Lo: product of multiplication
 190 //  Lo0: initial value of Lo register
 191 //  Hi0: initial value of Hi register
 192 // Return true if pattern matching was successful.
 193 static bool SelectMadd(SDNode* ADDENode, SelectionDAG* CurDAG) {
 194   // ADDENode's second operand must be a flag output of an ADDC node in order
 195   // for the matching to be successful.
 196   SDNode* ADDCNode = ADDENode->getOperand(2).getNode();
 197
 198   if (ADDCNode->getOpcode() != ISD::ADDC)
 199     return false;
 200
 201   SDValue MultHi = ADDENode->getOperand(0);
 202   SDValue MultLo = ADDCNode->getOperand(0);
 203   SDNode* MultNode = MultHi.getNode();
 204   unsigned MultOpc = MultHi.getOpcode();
 205
 206   // MultHi and MultLo must be generated by the same node,
 207   if (MultLo.getNode() != MultNode)
 208     return false;
 209
 210   // and it must be a multiplication.
 211   if (MultOpc != ISD::SMUL_LOHI && MultOpc != ISD::UMUL_LOHI)
 212     return false;
 213
 214   // MultLo amd MultHi must be the first and second output of MultNode
 215   // respectively.
 216   if (MultHi.getResNo() != 1 || MultLo.getResNo() != 0)
 217     return false;
 218
 219   // Transform this to a MADD only if ADDENode and ADDCNode are the only users
 220   // of the values of MultNode, in which case MultNode will be removed in later
 221   // phases.
 222   // If there exist users other than ADDENode or ADDCNode, this function returns
 223   // here, which will result in MultNode being mapped to a single MULT
 224   // instruction node rather than a pair of MULT and MADD instructions being
 225   // produced.
 226   if (!MultHi.hasOneUse() || !MultLo.hasOneUse())
 227     return false;
 228
 229   SDValue Chain = CurDAG->getEntryNode();
 230   DebugLoc dl = ADDENode->getDebugLoc();
 231
 232   // create MipsMAdd(u) node
 233   MultOpc = MultOpc == ISD::UMUL_LOHI ? MipsISD::MAddu : MipsISD::MAdd;
 234
 235   SDValue MAdd = CurDAG->getNode(MultOpc, dl,
 236                                  MVT::Glue,
 237                                  MultNode->getOperand(0),// Factor 0
 238                                  MultNode->getOperand(1),// Factor 1
 239                                  ADDCNode->getOperand(1),// Lo0
 240                                  ADDENode->getOperand(1));// Hi0
 241
 242   // create CopyFromReg nodes
 243   SDValue CopyFromLo = CurDAG->getCopyFromReg(Chain, dl, Mips::LO, MVT::i32,
 244                                               MAdd);
 245   SDValue CopyFromHi = CurDAG->getCopyFromReg(CopyFromLo.getValue(1), dl,
 246                                               Mips::HI, MVT::i32,
 247                                               CopyFromLo.getValue(2));
 248
 249   // replace uses of adde and addc here
 250   if (!SDValue(ADDCNode, 0).use_empty())
 251     CurDAG->ReplaceAllUsesOfValueWith(SDValue(ADDCNode, 0), CopyFromLo);
 252
 253   if (!SDValue(ADDENode, 0).use_empty())
 254     CurDAG->ReplaceAllUsesOfValueWith(SDValue(ADDENode, 0), CopyFromHi);
 255
 256   return true;
 257 }
 258
 259 // SelectMsub -
 260 // Transforms a subgraph in CurDAG if the following pattern is found:
 261 //  (addc Lo0, multLo), (sube Hi0, multHi),
 262 // where,
 263 //  multHi/Lo: product of multiplication
 264 //  Lo0: initial value of Lo register
 265 //  Hi0: initial value of Hi register
 266 // Return true if pattern matching was successful.
 267 static bool SelectMsub(SDNode* SUBENode, SelectionDAG* CurDAG) {
 268   // SUBENode's second operand must be a flag output of an SUBC node in order
 269   // for the matching to be successful.
 270   SDNode* SUBCNode = SUBENode->getOperand(2).getNode();
 271
 272   if (SUBCNode->getOpcode() != ISD::SUBC)
 273     return false;
 274
 275   SDValue MultHi = SUBENode->getOperand(1);
 276   SDValue MultLo = SUBCNode->getOperand(1);
 277   SDNode* MultNode = MultHi.getNode();
 278   unsigned MultOpc = MultHi.getOpcode();
 279
 280   // MultHi and MultLo must be generated by the same node,
 281   if (MultLo.getNode() != MultNode)
 282     return false;
 283
 284   // and it must be a multiplication.
 285   if (MultOpc != ISD::SMUL_LOHI && MultOpc != ISD::UMUL_LOHI)
 286     return false;
 287
 288   // MultLo amd MultHi must be the first and second output of MultNode
 289   // respectively.
 290   if (MultHi.getResNo() != 1 || MultLo.getResNo() != 0)
 291     return false;
 292
 293   // Transform this to a MSUB only if SUBENode and SUBCNode are the only users
 294   // of the values of MultNode, in which case MultNode will be removed in later
 295   // phases.
 296   // If there exist users other than SUBENode or SUBCNode, this function returns
 297   // here, which will result in MultNode being mapped to a single MULT
 298   // instruction node rather than a pair of MULT and MSUB instructions being
 299   // produced.
 300   if (!MultHi.hasOneUse() || !MultLo.hasOneUse())
 301     return false;
 302
 303   SDValue Chain = CurDAG->getEntryNode();
 304   DebugLoc dl = SUBENode->getDebugLoc();
 305
 306   // create MipsSub(u) node
 307   MultOpc = MultOpc == ISD::UMUL_LOHI ? MipsISD::MSubu : MipsISD::MSub;
 308
 309   SDValue MSub = CurDAG->getNode(MultOpc, dl,
 310                                  MVT::Glue,
 311                                  MultNode->getOperand(0),// Factor 0
 312                                  MultNode->getOperand(1),// Factor 1
 313                                  SUBCNode->getOperand(0),// Lo0
 314                                  SUBENode->getOperand(0));// Hi0
 315
 316   // create CopyFromReg nodes
 317   SDValue CopyFromLo = CurDAG->getCopyFromReg(Chain, dl, Mips::LO, MVT::i32,
 318                                               MSub);
 319   SDValue CopyFromHi = CurDAG->getCopyFromReg(CopyFromLo.getValue(1), dl,
 320                                               Mips::HI, MVT::i32,
 321                                               CopyFromLo.getValue(2));
 322
 323   // replace uses of sube and subc here
 324   if (!SDValue(SUBCNode, 0).use_empty())
 325     CurDAG->ReplaceAllUsesOfValueWith(SDValue(SUBCNode, 0), CopyFromLo);
 326
 327   if (!SDValue(SUBENode, 0).use_empty())
 328     CurDAG->ReplaceAllUsesOfValueWith(SDValue(SUBENode, 0), CopyFromHi);
 329
 330   return true;
 331 }
 332
 333 static SDValue PerformADDECombine(SDNode *N, SelectionDAG& DAG,
 334                                   TargetLowering::DAGCombinerInfo &DCI,
 335                                   const MipsSubtarget* Subtarget) {
 336   if (DCI.isBeforeLegalize())
 337     return SDValue();
 338
 339   if (Subtarget->isMips32() && SelectMadd(N, &DAG))
 340     return SDValue(N, 0);
 341
 342   return SDValue();
 343 }
 344
 345 static SDValue PerformSUBECombine(SDNode *N, SelectionDAG& DAG,
 346                                   TargetLowering::DAGCombinerInfo &DCI,
 347                                   const MipsSubtarget* Subtarget) {
 348   if (DCI.isBeforeLegalize())
 349     return SDValue();
 350
 351   if (Subtarget->isMips32() && SelectMsub(N, &DAG))
 352     return SDValue(N, 0);
 353
 354   return SDValue();
 355 }
 356
 357 static SDValue PerformDivRemCombine(SDNode *N, SelectionDAG& DAG,
 358                                     TargetLowering::DAGCombinerInfo &DCI,
 359                                     const MipsSubtarget* Subtarget) {
 360   if (DCI.isBeforeLegalizeOps())
 361     return SDValue();
 362
 363   unsigned opc = N->getOpcode() == ISD::SDIVREM ? MipsISD::DivRem :
 364                                                   MipsISD::DivRemU;
 365   DebugLoc dl = N->getDebugLoc();
 366
 367   SDValue DivRem = DAG.getNode(opc, dl, MVT::Glue,
 368                                N->getOperand(0), N->getOperand(1));
 369   SDValue InChain = DAG.getEntryNode();
 370   SDValue InGlue = DivRem;
 371
 372   // insert MFLO
 373   if (N->hasAnyUseOfValue(0)) {
 374     SDValue CopyFromLo = DAG.getCopyFromReg(InChain, dl, Mips::LO, MVT::i32,
 375                                             InGlue);
 376     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), CopyFromLo);
 377     InChain = CopyFromLo.getValue(1);
 378     InGlue = CopyFromLo.getValue(2);
 379   }
 380
 381   // insert MFHI
 382   if (N->hasAnyUseOfValue(1)) {
 383     SDValue CopyFromHi = DAG.getCopyFromReg(InChain, dl,
 384                                             Mips::HI, MVT::i32, InGlue);
 385     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), CopyFromHi);
 386   }
 387
 388   return SDValue();
 389 }
 390
 391 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 392   switch (CC) {
 393   default: llvm_unreachable("Unknown fp condition code!");
 394   case ISD::SETEQ:
 395   case ISD::SETOEQ: return Mips::FCOND_OEQ;
 396   case ISD::SETUNE: return Mips::FCOND_UNE;
 397   case ISD::SETLT:
 398   case ISD::SETOLT: return Mips::FCOND_OLT;
 399   case ISD::SETGT:
 400   case ISD::SETOGT: return Mips::FCOND_OGT;
 401   case ISD::SETLE:
 402   case ISD::SETOLE: return Mips::FCOND_OLE;
 403   case ISD::SETGE:
 404   case ISD::SETOGE: return Mips::FCOND_OGE;
 405   case ISD::SETULT: return Mips::FCOND_ULT;
 406   case ISD::SETULE: return Mips::FCOND_ULE;
 407   case ISD::SETUGT: return Mips::FCOND_UGT;
 408   case ISD::SETUGE: return Mips::FCOND_UGE;
 409   case ISD::SETUO:  return Mips::FCOND_UN;
 410   case ISD::SETO:   return Mips::FCOND_OR;
 411   case ISD::SETNE:
 412   case ISD::SETONE: return Mips::FCOND_ONE;
 413   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 414   }
 415 }
 416
 417
 418 // Returns true if condition code has to be inverted.
 419 static bool InvertFPCondCode(Mips::CondCode CC) {
 420   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 421     return false;
 422
 423   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 424     return true;
 425
 426   assert(false && "Illegal Condition Code");
 427   return false;
 428 }
 429
 430 // Creates and returns an FPCmp node from a setcc node.
 431 // Returns Op if setcc is not a floating point comparison.
 432 static SDValue CreateFPCmp(SelectionDAG& DAG, const SDValue& Op) {
 433   // must be a SETCC node
 434   if (Op.getOpcode() != ISD::SETCC)
 435     return Op;
 436
 437   SDValue LHS = Op.getOperand(0);
 438
 439   if (!LHS.getValueType().isFloatingPoint())
 440     return Op;
 441
 442   SDValue RHS = Op.getOperand(1);
 443   DebugLoc dl = Op.getDebugLoc();
 444
 445   // Assume the 3rd operand is a CondCodeSDNode. Add code to check the type of
 446   // node if necessary.
 447   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 448
 449   return DAG.getNode(MipsISD::FPCmp, dl, MVT::Glue, LHS, RHS,
 450                      DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 451 }
 452
 453 // Creates and returns a CMovFPT/F node.
 454 static SDValue CreateCMovFP(SelectionDAG& DAG, SDValue Cond, SDValue True,
 455                             SDValue False, DebugLoc DL) {
 456   bool invert = InvertFPCondCode((Mips::CondCode)
 457                                  cast<ConstantSDNode>(Cond.getOperand(2))
 458                                  ->getSExtValue());
 459
 460   return DAG.getNode((invert ? MipsISD::CMovFP_F : MipsISD::CMovFP_T), DL,
 461                      True.getValueType(), True, False, Cond);
 462 }
 463
 464 static SDValue PerformSETCCCombine(SDNode *N, SelectionDAG& DAG,
 465                                    TargetLowering::DAGCombinerInfo &DCI,
 466                                    const MipsSubtarget* Subtarget) {
 467   if (DCI.isBeforeLegalizeOps())
 468     return SDValue();
 469
 470   SDValue Cond = CreateFPCmp(DAG, SDValue(N, 0));
 471
 472   if (Cond.getOpcode() != MipsISD::FPCmp)
 473     return SDValue();
 474
 475   SDValue True  = DAG.getConstant(1, MVT::i32);
 476   SDValue False = DAG.getConstant(0, MVT::i32);
 477
 478   return CreateCMovFP(DAG, Cond, True, False, N->getDebugLoc());
 479 }
 480
 481 SDValue  MipsTargetLowering::PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI)
 482   const {
 483   SelectionDAG &DAG = DCI.DAG;
 484   unsigned opc = N->getOpcode();
 485
 486   switch (opc) {
 487   default: break;
 488   case ISD::ADDE:
 489     return PerformADDECombine(N, DAG, DCI, Subtarget);
 490   case ISD::SUBE:
 491     return PerformSUBECombine(N, DAG, DCI, Subtarget);
 492   case ISD::SDIVREM:
 493   case ISD::UDIVREM:
 494     return PerformDivRemCombine(N, DAG, DCI, Subtarget);
 495   case ISD::SETCC:
 496     return PerformSETCCCombine(N, DAG, DCI, Subtarget);
 497   }
 498
 499   return SDValue();
 500 }
 501
 502 SDValue MipsTargetLowering::
 503 LowerOperation(SDValue Op, SelectionDAG &DAG) const
 504 {
 505   switch (Op.getOpcode())
 506   {
 507     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 508     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 509     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 510     case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
 511     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 512     case ISD::BlockAddress:       return LowerBlockAddress(Op, DAG);
 513     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 514     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 515     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 516     case ISD::VASTART:            return LowerVASTART(Op, DAG);
 517   }
 518   return SDValue();
 519 }
 520
 521 //===----------------------------------------------------------------------===//
 522 //  Lower helper functions
 523 //===----------------------------------------------------------------------===//
 524
 525 // AddLiveIn - This helper function adds the specified physical register to the
 526 // MachineFunction as a live in value.  It also creates a corresponding
 527 // virtual register for it.
 528 static unsigned
 529 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 530 {
 531   assert(RC->contains(PReg) && "Not the correct regclass!");
 532   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 533   MF.getRegInfo().addLiveIn(PReg, VReg);
 534   return VReg;
 535 }
 536
 537 // Get fp branch code (not opcode) from condition code.
 538 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 539   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 540     return Mips::BRANCH_T;
 541
 542   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 543     return Mips::BRANCH_F;
 544
 545   return Mips::BRANCH_INVALID;
 546 }
 547
 548 MachineBasicBlock *
 549 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 550                                                 MachineBasicBlock *BB) const {
 551   // There is no need to expand CMov instructions if target has
 552   // conditional moves.
 553   if (Subtarget->hasCondMov())
 554     return BB;
 555
 556   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 557   bool isFPCmp = false;
 558   DebugLoc dl = MI->getDebugLoc();
 559   unsigned Opc;
 560
 561   switch (MI->getOpcode()) {
 562   default: assert(false && "Unexpected instr type to insert");
 563   case Mips::MOVT:
 564   case Mips::MOVT_S:
 565   case Mips::MOVT_D:
 566     isFPCmp = true;
 567     Opc = Mips::BC1F;
 568     break;
 569   case Mips::MOVF:
 570   case Mips::MOVF_S:
 571   case Mips::MOVF_D:
 572     isFPCmp = true;
 573     Opc = Mips::BC1T;
 574     break;
 575   case Mips::MOVZ_I:
 576   case Mips::MOVZ_S:
 577   case Mips::MOVZ_D:
 578     Opc = Mips::BNE;
 579     break;
 580   case Mips::MOVN_I:
 581   case Mips::MOVN_S:
 582   case Mips::MOVN_D:
 583     Opc = Mips::BEQ;
 584     break;
 585   }
 586
 587   // To "insert" a SELECT_CC instruction, we actually have to insert the
 588   // diamond control-flow pattern.  The incoming instruction knows the
 589   // destination vreg to set, the condition code register to branch on, the
 590   // true/false values to select between, and a branch opcode to use.
 591   const BasicBlock *LLVM_BB = BB->getBasicBlock();
 592   MachineFunction::iterator It = BB;
 593   ++It;
 594
 595   //  thisMBB:
 596   //  ...
 597   //   TrueVal = ...
 598   //   setcc r1, r2, r3
 599   //   bNE   r1, r0, copy1MBB
 600   //   fallthrough --> copy0MBB
 601   MachineBasicBlock *thisMBB  = BB;
 602   MachineFunction *F = BB->getParent();
 603   MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 604   MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 605   F->insert(It, copy0MBB);
 606   F->insert(It, sinkMBB);
 607
 608   // Transfer the remainder of BB and its successor edges to sinkMBB.
 609   sinkMBB->splice(sinkMBB->begin(), BB,
 610                   llvm::next(MachineBasicBlock::iterator(MI)),
 611                   BB->end());
 612   sinkMBB->transferSuccessorsAndUpdatePHIs(BB);
 613
 614   // Next, add the true and fallthrough blocks as its successors.
 615   BB->addSuccessor(copy0MBB);
 616   BB->addSuccessor(sinkMBB);
 617
 618   // Emit the right instruction according to the type of the operands compared
 619   if (isFPCmp)
 620     BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 621   else
 622     BuildMI(BB, dl, TII->get(Opc)).addReg(MI->getOperand(2).getReg())
 623       .addReg(Mips::ZERO).addMBB(sinkMBB);
 624
 625
 626   //  copy0MBB:
 627   //   %FalseValue = ...
 628   //   # fallthrough to sinkMBB
 629   BB = copy0MBB;
 630
 631   // Update machine-CFG edges
 632   BB->addSuccessor(sinkMBB);
 633
 634   //  sinkMBB:
 635   //   %Result = phi [ %TrueValue, thisMBB ], [ %FalseValue, copy0MBB ]
 636   //  ...
 637   BB = sinkMBB;
 638
 639   if (isFPCmp)
 640     BuildMI(*BB, BB->begin(), dl,
 641             TII->get(Mips::PHI), MI->getOperand(0).getReg())
 642       .addReg(MI->getOperand(2).getReg()).addMBB(thisMBB)
 643       .addReg(MI->getOperand(1).getReg()).addMBB(copy0MBB);
 644   else
 645     BuildMI(*BB, BB->begin(), dl,
 646             TII->get(Mips::PHI), MI->getOperand(0).getReg())
 647       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB)
 648       .addReg(MI->getOperand(1).getReg()).addMBB(copy0MBB);
 649
 650   MI->eraseFromParent();   // The pseudo instruction is gone now.
 651   return BB;
 652 }
 653
 654 //===----------------------------------------------------------------------===//
 655 //  Misc Lower Operation implementation
 656 //===----------------------------------------------------------------------===//
 657
 658 SDValue MipsTargetLowering::
 659 LowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG) const
 660 {
 661   if (!Subtarget->isMips1())
 662     return Op;
 663
 664   MachineFunction &MF = DAG.getMachineFunction();
 665   unsigned CCReg = AddLiveIn(MF, Mips::FCR31, Mips::CCRRegisterClass);
 666
 667   SDValue Chain = DAG.getEntryNode();
 668   DebugLoc dl = Op.getDebugLoc();
 669   SDValue Src = Op.getOperand(0);
 670
 671   // Set the condition register
 672   SDValue CondReg = DAG.getCopyFromReg(Chain, dl, CCReg, MVT::i32);
 673   CondReg = DAG.getCopyToReg(Chain, dl, Mips::AT, CondReg);
 674   CondReg = DAG.getCopyFromReg(CondReg, dl, Mips::AT, MVT::i32);
 675
 676   SDValue Cst = DAG.getConstant(3, MVT::i32);
 677   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::i32, CondReg, Cst);
 678   Cst = DAG.getConstant(2, MVT::i32);
 679   SDValue Xor = DAG.getNode(ISD::XOR, dl, MVT::i32, Or, Cst);
 680
 681   SDValue InFlag(0, 0);
 682   CondReg = DAG.getCopyToReg(Chain, dl, Mips::FCR31, Xor, InFlag);
 683
 684   // Emit the round instruction and bit convert to integer
 685   SDValue Trunc = DAG.getNode(MipsISD::FPRound, dl, MVT::f32,
 686                               Src, CondReg.getValue(1));
 687   SDValue BitCvt = DAG.getNode(ISD::BITCAST, dl, MVT::i32, Trunc);
 688   return BitCvt;
 689 }
 690
 691 SDValue MipsTargetLowering::
 692 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG) const
 693 {
 694   SDValue Chain = Op.getOperand(0);
 695   SDValue Size = Op.getOperand(1);
 696   DebugLoc dl = Op.getDebugLoc();
 697
 698   // Get a reference from Mips stack pointer
 699   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 700
 701   // Subtract the dynamic size from the actual stack size to
 702   // obtain the new stack size.
 703   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 704
 705   // The Sub result contains the new stack start address, so it
 706   // must be placed in the stack pointer register.
 707   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 708
 709   // This node always has two return values: a new stack pointer
 710   // value and a chain
 711   SDValue Ops[2] = { Sub, Chain };
 712   return DAG.getMergeValues(Ops, 2, dl);
 713 }
 714
 715 SDValue MipsTargetLowering::
 716 LowerBRCOND(SDValue Op, SelectionDAG &DAG) const
 717 {
 718   // The first operand is the chain, the second is the condition, the third is
 719   // the block to branch to if the condition is true.
 720   SDValue Chain = Op.getOperand(0);
 721   SDValue Dest = Op.getOperand(2);
 722   DebugLoc dl = Op.getDebugLoc();
 723
 724   SDValue CondRes = CreateFPCmp(DAG, Op.getOperand(1));
 725
 726   // Return if flag is not set by a floating point comparison.
 727   if (CondRes.getOpcode() != MipsISD::FPCmp)
 728     return Op;
 729
 730   SDValue CCNode  = CondRes.getOperand(2);
 731   Mips::CondCode CC =
 732     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 733   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 734
 735   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 736                      Dest, CondRes);
 737 }
 738
 739 SDValue MipsTargetLowering::
 740 LowerSELECT(SDValue Op, SelectionDAG &DAG) const
 741 {
 742   SDValue Cond = CreateFPCmp(DAG, Op.getOperand(0));
 743
 744   // Return if flag is not set by a floating point comparison.
 745   if (Cond.getOpcode() != MipsISD::FPCmp)
 746     return Op;
 747
 748   return CreateCMovFP(DAG, Cond, Op.getOperand(1), Op.getOperand(2),
 749                       Op.getDebugLoc());
 750 }
 751
 752 SDValue MipsTargetLowering::LowerGlobalAddress(SDValue Op,
 753                                                SelectionDAG &DAG) const {
 754   // FIXME there isn't actually debug info here
 755   DebugLoc dl = Op.getDebugLoc();
 756   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 757
 758   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 759     SDVTList VTs = DAG.getVTList(MVT::i32);
 760
 761     MipsTargetObjectFile &TLOF = (MipsTargetObjectFile&)getObjFileLowering();
 762
 763     // %gp_rel relocation
 764     if (TLOF.IsGlobalInSmallSection(GV, getTargetMachine())) {
 765       SDValue GA = DAG.getTargetGlobalAddress(GV, dl, MVT::i32, 0,
 766                                               MipsII::MO_GPREL);
 767       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, &GA, 1);
 768       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 769       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 770     }
 771     // %hi/%lo relocation
 772     SDValue GAHi = DAG.getTargetGlobalAddress(GV, dl, MVT::i32, 0,
 773                                               MipsII::MO_ABS_HI);
 774     SDValue GALo = DAG.getTargetGlobalAddress(GV, dl, MVT::i32, 0,
 775                                               MipsII::MO_ABS_LO);
 776     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, &GAHi, 1);
 777     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GALo);
 778     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 779   } else {
 780     SDValue GA = DAG.getTargetGlobalAddress(GV, dl, MVT::i32, 0,
 781                                             MipsII::MO_GOT);
 782     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 783                                   DAG.getEntryNode(), GA, MachinePointerInfo(),
 784                                   false, false, 0);
 785     // On functions and global targets not internal linked only
 786     // a load from got/GP is necessary for PIC to work.
 787     if (!GV->hasInternalLinkage() &&
 788         (!GV->hasLocalLinkage() || isa<Function>(GV)))
 789       return ResNode;
 790     SDValue GALo = DAG.getTargetGlobalAddress(GV, dl, MVT::i32, 0,
 791                                               MipsII::MO_ABS_LO);
 792     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GALo);
 793     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 794   }
 795
 796   llvm_unreachable("Dont know how to handle GlobalAddress");
 797   return SDValue(0,0);
 798 }
 799
 800 SDValue MipsTargetLowering::LowerBlockAddress(SDValue Op,
 801                                               SelectionDAG &DAG) const {
 802   const BlockAddress *BA = cast<BlockAddressSDNode>(Op)->getBlockAddress();
 803   // FIXME there isn't actually debug info here
 804   DebugLoc dl = Op.getDebugLoc();
 805
 806   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 807     // %hi/%lo relocation
 808     SDValue BAHi = DAG.getBlockAddress(BA, MVT::i32, true,
 809                                        MipsII::MO_ABS_HI);
 810     SDValue BALo = DAG.getBlockAddress(BA, MVT::i32, true,
 811                                        MipsII::MO_ABS_LO);
 812     SDValue Hi = DAG.getNode(MipsISD::Hi, dl, MVT::i32, BAHi);
 813     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, BALo);
 814     return DAG.getNode(ISD::ADD, dl, MVT::i32, Hi, Lo);
 815   }
 816
 817   SDValue BAGOTOffset = DAG.getBlockAddress(BA, MVT::i32, true,
 818                                             MipsII::MO_GOT);
 819   SDValue BALOOffset = DAG.getBlockAddress(BA, MVT::i32, true,
 820                                            MipsII::MO_ABS_LO);
 821   SDValue Load = DAG.getLoad(MVT::i32, dl,
 822                              DAG.getEntryNode(), BAGOTOffset,
 823                              MachinePointerInfo(), false, false, 0);
 824   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, BALOOffset);
 825   return DAG.getNode(ISD::ADD, dl, MVT::i32, Load, Lo);
 826 }
 827
 828 SDValue MipsTargetLowering::
 829 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const
 830 {
 831   llvm_unreachable("TLS not implemented for MIPS.");
 832   return SDValue(); // Not reached
 833 }
 834
 835 SDValue MipsTargetLowering::
 836 LowerJumpTable(SDValue Op, SelectionDAG &DAG) const
 837 {
 838   SDValue ResNode;
 839   SDValue HiPart;
 840   // FIXME there isn't actually debug info here
 841   DebugLoc dl = Op.getDebugLoc();
 842   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 843   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT : MipsII::MO_ABS_HI;
 844
 845   EVT PtrVT = Op.getValueType();
 846   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 847
 848   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT, OpFlag);
 849
 850   if (!IsPIC) {
 851     SDValue Ops[] = { JTI };
 852     HiPart = DAG.getNode(MipsISD::Hi, dl, DAG.getVTList(MVT::i32), Ops, 1);
 853   } else // Emit Load from Global Pointer
 854     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI,
 855                          MachinePointerInfo(),
 856                          false, false, 0);
 857
 858   SDValue JTILo = DAG.getTargetJumpTable(JT->getIndex(), PtrVT,
 859                                          MipsII::MO_ABS_LO);
 860   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTILo);
 861   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 862
 863   return ResNode;
 864 }
 865
 866 SDValue MipsTargetLowering::
 867 LowerConstantPool(SDValue Op, SelectionDAG &DAG) const
 868 {
 869   SDValue ResNode;
 870   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 871   const Constant *C = N->getConstVal();
 872   // FIXME there isn't actually debug info here
 873   DebugLoc dl = Op.getDebugLoc();
 874
 875   // gp_rel relocation
 876   // FIXME: we should reference the constant pool using small data sections,
 877   // but the asm printer currently doesn't support this feature without
 878   // hacking it. This feature should come soon so we can uncomment the
 879   // stuff below.
 880   //if (IsInSmallSection(C->getType())) {
 881   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 882   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 883   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 884
 885   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 886     SDValue CPHi = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 887                                              N->getOffset(), MipsII::MO_ABS_HI);
 888     SDValue CPLo = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 889                                              N->getOffset(), MipsII::MO_ABS_LO);
 890     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CPHi);
 891     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CPLo);
 892     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 893   } else {
 894     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 895                                            N->getOffset(), MipsII::MO_GOT);
 896     SDValue Load = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(),
 897                                CP, MachinePointerInfo::getConstantPool(),
 898                                false, false, 0);
 899     SDValue CPLo = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 900                                              N->getOffset(), MipsII::MO_ABS_LO);
 901     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CPLo);
 902     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, Load, Lo);
 903   }
 904
 905   return ResNode;
 906 }
 907
 908 SDValue MipsTargetLowering::LowerVASTART(SDValue Op, SelectionDAG &DAG) const {
 909   MachineFunction &MF = DAG.getMachineFunction();
 910   MipsFunctionInfo *FuncInfo = MF.getInfo<MipsFunctionInfo>();
 911
 912   DebugLoc dl = Op.getDebugLoc();
 913   SDValue FI = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
 914                                  getPointerTy());
 915
 916   // vastart just stores the address of the VarArgsFrameIndex slot into the
 917   // memory location argument.
 918   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 919   return DAG.getStore(Op.getOperand(0), dl, FI, Op.getOperand(1),
 920                       MachinePointerInfo(SV),
 921                       false, false, 0);
 922 }
 923
 924 //===----------------------------------------------------------------------===//
 925 //                      Calling Convention Implementation
 926 //===----------------------------------------------------------------------===//
 927
 928 #include "MipsGenCallingConv.inc"
 929
 930 //===----------------------------------------------------------------------===//
 931 // TODO: Implement a generic logic using tblgen that can support this.
 932 // Mips O32 ABI rules:
 933 // ---
 934 // i32 - Passed in A0, A1, A2, A3 and stack
 935 // f32 - Only passed in f32 registers if no int reg has been used yet to hold
 936 //       an argument. Otherwise, passed in A1, A2, A3 and stack.
 937 // f64 - Only passed in two aliased f32 registers if no int reg has been used
 938 //       yet to hold an argument. Otherwise, use A2, A3 and stack. If A1 is
 939 //       not used, it must be shadowed. If only A3 is avaiable, shadow it and
 940 //       go to stack.
 941 //
 942 //  For vararg functions, all arguments are passed in A0, A1, A2, A3 and stack.
 943 //===----------------------------------------------------------------------===//
 944
 945 static bool CC_MipsO32(unsigned ValNo, MVT ValVT,
 946                        MVT LocVT, CCValAssign::LocInfo LocInfo,
 947                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 948
 949   static const unsigned IntRegsSize=4, FloatRegsSize=2;
 950
 951   static const unsigned IntRegs[] = {
 952       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 953   };
 954   static const unsigned F32Regs[] = {
 955       Mips::F12, Mips::F14
 956   };
 957   static const unsigned F64Regs[] = {
 958       Mips::D6, Mips::D7
 959   };
 960
 961   // Promote i8 and i16
 962   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 963     LocVT = MVT::i32;
 964     if (ArgFlags.isSExt())
 965       LocInfo = CCValAssign::SExt;
 966     else if (ArgFlags.isZExt())
 967       LocInfo = CCValAssign::ZExt;
 968     else
 969       LocInfo = CCValAssign::AExt;
 970   }
 971
 972   unsigned Reg;
 973
 974   // f32 and f64 are allocated in A0, A1, A2, A3 when either of the following
 975   // is true: function is vararg, argument is 3rd or higher, there is previous
 976   // argument which is not f32 or f64.
 977   bool AllocateFloatsInIntReg = State.isVarArg() || ValNo > 1
 978       || State.getFirstUnallocated(F32Regs, FloatRegsSize) != ValNo;
 979   unsigned OrigAlign = ArgFlags.getOrigAlign();
 980   bool isI64 = (ValVT == MVT::i32 && OrigAlign == 8);
 981
 982   if (ValVT == MVT::i32 || (ValVT == MVT::f32 && AllocateFloatsInIntReg)) {
 983     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 984     // If this is the first part of an i64 arg,
 985     // the allocated register must be either A0 or A2.
 986     if (isI64 && (Reg == Mips::A1 || Reg == Mips::A3))
 987       Reg = State.AllocateReg(IntRegs, IntRegsSize);
 988     LocVT = MVT::i32;
 989   } else if (ValVT == MVT::f64 && AllocateFloatsInIntReg) {
 990     // Allocate int register and shadow next int register. If first
 991     // available register is Mips::A1 or Mips::A3, shadow it too.
 992     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 993     if (Reg == Mips::A1 || Reg == Mips::A3)
 994       Reg = State.AllocateReg(IntRegs, IntRegsSize);
 995     State.AllocateReg(IntRegs, IntRegsSize);
 996     LocVT = MVT::i32;
 997   } else if (ValVT.isFloatingPoint() && !AllocateFloatsInIntReg) {
 998     // we are guaranteed to find an available float register
 999     if (ValVT == MVT::f32) {
1000       Reg = State.AllocateReg(F32Regs, FloatRegsSize);
1001       // Shadow int register
1002       State.AllocateReg(IntRegs, IntRegsSize);
1003     } else {
1004       Reg = State.AllocateReg(F64Regs, FloatRegsSize);
1005       // Shadow int registers
1006       unsigned Reg2 = State.AllocateReg(IntRegs, IntRegsSize);
1007       if (Reg2 == Mips::A1 || Reg2 == Mips::A3)
1008         State.AllocateReg(IntRegs, IntRegsSize);
1009       State.AllocateReg(IntRegs, IntRegsSize);
1010     }
1011   } else
1012     llvm_unreachable("Cannot handle this ValVT.");
1013
1014   unsigned SizeInBytes = ValVT.getSizeInBits() >> 3;
1015   unsigned Offset = State.AllocateStack(SizeInBytes, OrigAlign);
1016
1017   if (!Reg)
1018     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
1019   else
1020     State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, LocVT, LocInfo));
1021
1022   return false; // CC must always match
1023 }
1024
1025 //===----------------------------------------------------------------------===//
1026 //                  Call Calling Convention Implementation
1027 //===----------------------------------------------------------------------===//
1028
1029 /// LowerCall - functions arguments are copied from virtual regs to
1030 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
1031 /// TODO: isTailCall.
1032 SDValue
1033 MipsTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
1034                               CallingConv::ID CallConv, bool isVarArg,
1035                               bool &isTailCall,
1036                               const SmallVectorImpl<ISD::OutputArg> &Outs,
1037                               const SmallVectorImpl<SDValue> &OutVals,
1038                               const SmallVectorImpl<ISD::InputArg> &Ins,
1039                               DebugLoc dl, SelectionDAG &DAG,
1040                               SmallVectorImpl<SDValue> &InVals) const {
1041   // MIPs target does not yet support tail call optimization.
1042   isTailCall = false;
1043
1044   MachineFunction &MF = DAG.getMachineFunction();
1045   MachineFrameInfo *MFI = MF.getFrameInfo();
1046   const TargetFrameLowering *TFL = MF.getTarget().getFrameLowering();
1047   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
1048   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1049
1050   // Analyze operands of the call, assigning locations to each operand.
1051   SmallVector<CCValAssign, 16> ArgLocs;
1052   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
1053                  *DAG.getContext());
1054
1055   if (Subtarget->isABI_O32())
1056     CCInfo.AnalyzeCallOperands(Outs, CC_MipsO32);
1057   else
1058     CCInfo.AnalyzeCallOperands(Outs, CC_Mips);
1059
1060   // Get a count of how many bytes are to be pushed on the stack.
1061   unsigned NumBytes = CCInfo.getNextStackOffset();
1062   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
1063
1064   // With EABI is it possible to have 16 args on registers.
1065   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
1066   SmallVector<SDValue, 8> MemOpChains;
1067   unsigned NextStackOffset = (Subtarget->isABI_EABI() ? 0 : 16);
1068
1069   MipsFI->setHasCall();
1070
1071   // Create GP frame object if this is the first call.
1072   // SPOffset will be updated after call frame size is known.
1073   if (IsPIC && !MipsFI->getGPFI())
1074     MipsFI->setGPFI(MFI->CreateFixedObject(4, 0, true));
1075
1076   int FirstFI = -MFI->getNumFixedObjects() - 1, LastFI = 0;
1077
1078   // Walk the register/memloc assignments, inserting copies/loads.
1079   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
1080     SDValue Arg = OutVals[i];
1081     CCValAssign &VA = ArgLocs[i];
1082
1083     // Promote the value if needed.
1084     switch (VA.getLocInfo()) {
1085     default: llvm_unreachable("Unknown loc info!");
1086     case CCValAssign::Full:
1087       if (Subtarget->isABI_O32() && VA.isRegLoc()) {
1088         if (VA.getValVT() == MVT::f32 && VA.getLocVT() == MVT::i32)
1089           Arg = DAG.getNode(ISD::BITCAST, dl, MVT::i32, Arg);
1090         if (VA.getValVT() == MVT::f64 && VA.getLocVT() == MVT::i32) {
1091           SDValue Lo = DAG.getNode(MipsISD::ExtractElementF64, dl, MVT::i32,
1092                                    Arg, DAG.getConstant(0, MVT::i32));
1093           SDValue Hi = DAG.getNode(MipsISD::ExtractElementF64, dl, MVT::i32,
1094                                    Arg, DAG.getConstant(1, MVT::i32));
1095           if (!Subtarget->isLittle())
1096             std::swap(Lo, Hi);
1097           RegsToPass.push_back(std::make_pair(VA.getLocReg(), Lo));
1098           RegsToPass.push_back(std::make_pair(VA.getLocReg()+1, Hi));
1099           continue;
1100         }
1101       }
1102       break;
1103     case CCValAssign::SExt:
1104       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
1105       break;
1106     case CCValAssign::ZExt:
1107       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
1108       break;
1109     case CCValAssign::AExt:
1110       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
1111       break;
1112     }
1113
1114     // Arguments that can be passed on register must be kept at
1115     // RegsToPass vector
1116     if (VA.isRegLoc()) {
1117       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
1118       continue;
1119     }
1120
1121     // Register can't get to this point...
1122     assert(VA.isMemLoc());
1123
1124     // Create the frame index object for this incoming parameter
1125     // This guarantees that when allocating Local Area the firsts
1126     // 16 bytes which are alwayes reserved won't be overwritten
1127     // if O32 ABI is used. For EABI the first address is zero.
1128     unsigned ArgSize = VA.getValVT().getSizeInBits()/8;
1129     NextStackOffset = VA.getLocMemOffset();
1130     LastFI = MFI->CreateFixedObject(ArgSize, NextStackOffset, true);
1131     NextStackOffset += ArgSize;
1132
1133     SDValue PtrOff = DAG.getFrameIndex(LastFI, getPointerTy());
1134
1135     // emit ISD::STORE whichs stores the
1136     // parameter value to a stack Location
1137     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff,
1138                                        MachinePointerInfo(),
1139                                        false, false, 0));
1140   }
1141
1142   // Transform all store nodes into one single node because all store
1143   // nodes are independent of each other.
1144   if (!MemOpChains.empty())
1145     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1146                         &MemOpChains[0], MemOpChains.size());
1147
1148   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
1149   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
1150   // node so that legalize doesn't hack it.
1151   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT_CALL : MipsII::MO_NO_FLAG;
1152   bool LoadSymAddr = false;
1153   SDValue CalleeLo;
1154
1155   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
1156     if (IsPIC && G->getGlobal()->hasInternalLinkage()) {
1157       Callee = DAG.getTargetGlobalAddress(G->getGlobal(), dl,
1158                                           getPointerTy(), 0,MipsII:: MO_GOT);
1159       CalleeLo = DAG.getTargetGlobalAddress(G->getGlobal(), dl, getPointerTy(),
1160                                             0, MipsII::MO_ABS_LO);
1161     } else {
1162       Callee = DAG.getTargetGlobalAddress(G->getGlobal(), dl,
1163                                           getPointerTy(), 0, OpFlag);
1164     }
1165
1166     LoadSymAddr = true;
1167   }
1168   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee)) {
1169     Callee = DAG.getTargetExternalSymbol(S->getSymbol(),
1170                                 getPointerTy(), OpFlag);
1171     LoadSymAddr = true;
1172   }
1173
1174   SDValue InFlag;
1175
1176   // Create nodes that load address of callee and copy it to T9
1177   if (IsPIC) {
1178     if (LoadSymAddr) {
1179       // Load callee address
1180       SDValue LoadValue = DAG.getLoad(MVT::i32, dl, Chain, Callee,
1181                                       MachinePointerInfo::getGOT(),
1182                                       false, false, 0);
1183
1184       // Use GOT+LO if callee has internal linkage.
1185       if (CalleeLo.getNode()) {
1186         SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CalleeLo);
1187         Callee = DAG.getNode(ISD::ADD, dl, MVT::i32, LoadValue, Lo);
1188       } else
1189         Callee = LoadValue;
1190
1191       // Use chain output from LoadValue
1192       Chain = LoadValue.getValue(1);
1193     }
1194
1195     // copy to T9
1196     Chain = DAG.getCopyToReg(Chain, dl, Mips::T9, Callee, SDValue(0, 0));
1197     InFlag = Chain.getValue(1);
1198     Callee = DAG.getRegister(Mips::T9, MVT::i32);
1199   }
1200
1201   // Build a sequence of copy-to-reg nodes chained together with token
1202   // chain and flag operands which copy the outgoing args into registers.
1203   // The InFlag in necessary since all emitted instructions must be
1204   // stuck together.
1205   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
1206     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
1207                              RegsToPass[i].second, InFlag);
1208     InFlag = Chain.getValue(1);
1209   }
1210
1211   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
1212   //             = Chain, Callee, Reg#1, Reg#2, ...
1213   //
1214   // Returns a chain & a flag for retval copy to use.
1215   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
1216   SmallVector<SDValue, 8> Ops;
1217   Ops.push_back(Chain);
1218   Ops.push_back(Callee);
1219
1220   // Add argument registers to the end of the list so that they are
1221   // known live into the call.
1222   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
1223     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
1224                                   RegsToPass[i].second.getValueType()));
1225
1226   if (InFlag.getNode())
1227     Ops.push_back(InFlag);
1228
1229   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
1230   InFlag = Chain.getValue(1);
1231
1232   // Create a stack location to hold GP when PIC is used. This stack
1233   // location is used on function prologue to save GP and also after all
1234   // emitted CALL's to restore GP.
1235   if (IsPIC) {
1236     // Function can have an arbitrary number of calls, so
1237     // hold the LastArgStackLoc with the biggest offset.
1238     int MaxCallFrameSize = MipsFI->getMaxCallFrameSize();
1239
1240     if (MaxCallFrameSize < (int)NextStackOffset) {
1241       MipsFI->setMaxCallFrameSize(NextStackOffset);
1242
1243       // $gp restore slot must be aligned.
1244       unsigned StackAlignment = TFL->getStackAlignment();
1245       NextStackOffset = (NextStackOffset + StackAlignment - 1) /
1246                         StackAlignment * StackAlignment;
1247       int GPFI = MipsFI->getGPFI();
1248       MFI->setObjectOffset(GPFI, NextStackOffset);
1249     }
1250   }
1251
1252   // Extend range of indices of frame objects for outgoing arguments that were
1253   // created during this function call. Skip this step if no such objects were
1254   // created.
1255   if (LastFI)
1256     MipsFI->extendOutArgFIRange(FirstFI, LastFI);
1257
1258   // Create the CALLSEQ_END node.
1259   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
1260                              DAG.getIntPtrConstant(0, true), InFlag);
1261   InFlag = Chain.getValue(1);
1262
1263   // Handle result values, copying them out of physregs into vregs that we
1264   // return.
1265   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
1266                          Ins, dl, DAG, InVals);
1267 }
1268
1269 /// LowerCallResult - Lower the result values of a call into the
1270 /// appropriate copies out of appropriate physical registers.
1271 SDValue
1272 MipsTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
1273                                     CallingConv::ID CallConv, bool isVarArg,
1274                                     const SmallVectorImpl<ISD::InputArg> &Ins,
1275                                     DebugLoc dl, SelectionDAG &DAG,
1276                                     SmallVectorImpl<SDValue> &InVals) const {
1277
1278   // Assign locations to each value returned by this call.
1279   SmallVector<CCValAssign, 16> RVLocs;
1280   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1281                  RVLocs, *DAG.getContext());
1282
1283   CCInfo.AnalyzeCallResult(Ins, RetCC_Mips);
1284
1285   // Copy all of the result registers out of their specified physreg.
1286   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1287     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
1288                                RVLocs[i].getValVT(), InFlag).getValue(1);
1289     InFlag = Chain.getValue(2);
1290     InVals.push_back(Chain.getValue(0));
1291   }
1292
1293   return Chain;
1294 }
1295
1296 //===----------------------------------------------------------------------===//
1297 //             Formal Arguments Calling Convention Implementation
1298 //===----------------------------------------------------------------------===//
1299
1300 /// LowerFormalArguments - transform physical registers into virtual registers
1301 /// and generate load operations for arguments places on the stack.
1302 SDValue
1303 MipsTargetLowering::LowerFormalArguments(SDValue Chain,
1304                                          CallingConv::ID CallConv,
1305                                          bool isVarArg,
1306                                          const SmallVectorImpl<ISD::InputArg>
1307                                          &Ins,
1308                                          DebugLoc dl, SelectionDAG &DAG,
1309                                          SmallVectorImpl<SDValue> &InVals)
1310                                           const {
1311
1312   MachineFunction &MF = DAG.getMachineFunction();
1313   MachineFrameInfo *MFI = MF.getFrameInfo();
1314   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1315
1316   MipsFI->setVarArgsFrameIndex(0);
1317
1318   // Used with vargs to acumulate store chains.
1319   std::vector<SDValue> OutChains;
1320
1321   // Keep track of the last register used for arguments
1322   unsigned ArgRegEnd = 0;
1323
1324   // Assign locations to all of the incoming arguments.
1325   SmallVector<CCValAssign, 16> ArgLocs;
1326   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1327                  ArgLocs, *DAG.getContext());
1328
1329   if (Subtarget->isABI_O32())
1330     CCInfo.AnalyzeFormalArguments(Ins, CC_MipsO32);
1331   else
1332     CCInfo.AnalyzeFormalArguments(Ins, CC_Mips);
1333
1334   unsigned NextStackOffset = (Subtarget->isABI_EABI() ? 0 : 16);
1335   EVT LastRegArgValVT;
1336   int LastFI = 0;// MipsFI->LastInArgFI is 0 at the entry of this function.
1337
1338   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
1339     CCValAssign &VA = ArgLocs[i];
1340
1341     // Arguments stored on registers
1342     if (VA.isRegLoc()) {
1343       EVT RegVT = VA.getLocVT();
1344       ArgRegEnd = VA.getLocReg();
1345       LastRegArgValVT = VA.getValVT();
1346       TargetRegisterClass *RC = 0;
1347
1348       if (RegVT == MVT::i32)
1349         RC = Mips::CPURegsRegisterClass;
1350       else if (RegVT == MVT::f32)
1351         RC = Mips::FGR32RegisterClass;
1352       else if (RegVT == MVT::f64) {
1353         if (!Subtarget->isSingleFloat())
1354           RC = Mips::AFGR64RegisterClass;
1355       } else
1356         llvm_unreachable("RegVT not supported by FormalArguments Lowering");
1357
1358       // Transform the arguments stored on
1359       // physical registers into virtual ones
1360       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), ArgRegEnd, RC);
1361       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
1362
1363       // If this is an 8 or 16-bit value, it has been passed promoted
1364       // to 32 bits.  Insert an assert[sz]ext to capture this, then
1365       // truncate to the right size.
1366       if (VA.getLocInfo() != CCValAssign::Full) {
1367         unsigned Opcode = 0;
1368         if (VA.getLocInfo() == CCValAssign::SExt)
1369           Opcode = ISD::AssertSext;
1370         else if (VA.getLocInfo() == CCValAssign::ZExt)
1371           Opcode = ISD::AssertZext;
1372         if (Opcode)
1373           ArgValue = DAG.getNode(Opcode, dl, RegVT, ArgValue,
1374                                  DAG.getValueType(VA.getValVT()));
1375         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
1376       }
1377
1378       // Handle O32 ABI cases: i32->f32 and (i32,i32)->f64
1379       if (Subtarget->isABI_O32()) {
1380         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f32)
1381           ArgValue = DAG.getNode(ISD::BITCAST, dl, MVT::f32, ArgValue);
1382         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f64) {
1383           unsigned Reg2 = AddLiveIn(DAG.getMachineFunction(),
1384                                     VA.getLocReg()+1, RC);
1385           SDValue ArgValue2 = DAG.getCopyFromReg(Chain, dl, Reg2, RegVT);
1386           if (!Subtarget->isLittle())
1387             std::swap(ArgValue, ArgValue2);
1388           ArgValue = DAG.getNode(MipsISD::BuildPairF64, dl, MVT::f64,
1389                                  ArgValue, ArgValue2);
1390         }
1391       }
1392
1393       InVals.push_back(ArgValue);
1394     } else { // VA.isRegLoc()
1395
1396       // sanity check
1397       assert(VA.isMemLoc());
1398
1399       // The last argument is not a register anymore
1400       ArgRegEnd = 0;
1401
1402       // The stack pointer offset is relative to the caller stack frame.
1403       // Since the real stack size is unknown here, a negative SPOffset
1404       // is used so there's a way to adjust these offsets when the stack
1405       // size get known (on EliminateFrameIndex). A dummy SPOffset is
1406       // used instead of a direct negative address (which is recorded to
1407       // be used on emitPrologue) to avoid mis-calc of the first stack
1408       // offset on PEI::calculateFrameObjectOffsets.
1409       unsigned ArgSize = VA.getValVT().getSizeInBits()/8;
1410       NextStackOffset = VA.getLocMemOffset();
1411       LastFI = MFI->CreateFixedObject(ArgSize, NextStackOffset, true);
1412       NextStackOffset += ArgSize;
1413
1414       // Create load nodes to retrieve arguments from the stack
1415       SDValue FIN = DAG.getFrameIndex(LastFI, getPointerTy());
1416       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN,
1417                                    MachinePointerInfo::getFixedStack(LastFI),
1418                                    false, false, 0));
1419     }
1420   }
1421
1422   // The mips ABIs for returning structs by value requires that we copy
1423   // the sret argument into $v0 for the return. Save the argument into
1424   // a virtual register so that we can access it from the return points.
1425   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1426     unsigned Reg = MipsFI->getSRetReturnReg();
1427     if (!Reg) {
1428       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
1429       MipsFI->setSRetReturnReg(Reg);
1430     }
1431     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1432     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1433   }
1434
1435   // To meet ABI, when VARARGS are passed on registers, the registers
1436   // must have their values written to the caller stack frame. If the last
1437   // argument was placed in the stack, there's no need to save any register.
1438   if (isVarArg && Subtarget->isABI_O32()) {
1439     if (ArgRegEnd) {
1440       // Last named formal argument is passed in register.
1441
1442       // The last register argument that must be saved is Mips::A3
1443       TargetRegisterClass *RC = Mips::CPURegsRegisterClass;
1444       if (LastRegArgValVT == MVT::f64)
1445         ArgRegEnd++;
1446
1447       if (ArgRegEnd < Mips::A3) {
1448         // Both the last named formal argument and the first variable
1449         // argument are passed in registers.
1450         for (++ArgRegEnd; ArgRegEnd <= Mips::A3; ++ArgRegEnd) {
1451           unsigned Reg = AddLiveIn(DAG.getMachineFunction(), ArgRegEnd, RC);
1452           SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, MVT::i32);
1453
1454           LastFI = MFI->CreateFixedObject(4, (ArgRegEnd-Mips::A0)*4, true);
1455           SDValue PtrOff = DAG.getFrameIndex(LastFI, getPointerTy());
1456           OutChains.push_back(DAG.getStore(Chain, dl, ArgValue, PtrOff,
1457                                            MachinePointerInfo(),
1458                                            false, false, 0));
1459
1460           // Record the frame index of the first variable argument
1461           // which is a value necessary to VASTART.
1462           if (!MipsFI->getVarArgsFrameIndex())
1463             MipsFI->setVarArgsFrameIndex(LastFI);
1464         }
1465       } else {
1466         // Last named formal argument is in register Mips::A3, and the first
1467         // variable argument is on stack. Record the frame index of the first
1468         // variable argument.
1469         LastFI = MFI->CreateFixedObject(4, 16, true);
1470         MipsFI->setVarArgsFrameIndex(LastFI);
1471       }
1472     } else {
1473       // Last named formal argument and all the variable arguments are passed
1474       // on stack. Record the frame index of the first variable argument.
1475       LastFI = MFI->CreateFixedObject(4, NextStackOffset, true);
1476       MipsFI->setVarArgsFrameIndex(LastFI);
1477     }
1478   }
1479
1480   MipsFI->setLastInArgFI(LastFI);
1481
1482   // All stores are grouped in one node to allow the matching between
1483   // the size of Ins and InVals. This only happens when on varg functions
1484   if (!OutChains.empty()) {
1485     OutChains.push_back(Chain);
1486     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1487                         &OutChains[0], OutChains.size());
1488   }
1489
1490   return Chain;
1491 }
1492
1493 //===----------------------------------------------------------------------===//
1494 //               Return Value Calling Convention Implementation
1495 //===----------------------------------------------------------------------===//
1496
1497 SDValue
1498 MipsTargetLowering::LowerReturn(SDValue Chain,
1499                                 CallingConv::ID CallConv, bool isVarArg,
1500                                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1501                                 const SmallVectorImpl<SDValue> &OutVals,
1502                                 DebugLoc dl, SelectionDAG &DAG) const {
1503
1504   // CCValAssign - represent the assignment of
1505   // the return value to a location
1506   SmallVector<CCValAssign, 16> RVLocs;
1507
1508   // CCState - Info about the registers and stack slot.
1509   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1510                  RVLocs, *DAG.getContext());
1511
1512   // Analize return values.
1513   CCInfo.AnalyzeReturn(Outs, RetCC_Mips);
1514
1515   // If this is the first return lowered for this function, add
1516   // the regs to the liveout set for the function.
1517   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1518     for (unsigned i = 0; i != RVLocs.size(); ++i)
1519       if (RVLocs[i].isRegLoc())
1520         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1521   }
1522
1523   SDValue Flag;
1524
1525   // Copy the result values into the output registers.
1526   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1527     CCValAssign &VA = RVLocs[i];
1528     assert(VA.isRegLoc() && "Can only return in registers!");
1529
1530     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1531                              OutVals[i], Flag);
1532
1533     // guarantee that all emitted copies are
1534     // stuck together, avoiding something bad
1535     Flag = Chain.getValue(1);
1536   }
1537
1538   // The mips ABIs for returning structs by value requires that we copy
1539   // the sret argument into $v0 for the return. We saved the argument into
1540   // a virtual register in the entry block, so now we copy the value out
1541   // and into $v0.
1542   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1543     MachineFunction &MF      = DAG.getMachineFunction();
1544     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1545     unsigned Reg = MipsFI->getSRetReturnReg();
1546
1547     if (!Reg)
1548       llvm_unreachable("sret virtual register not created in the entry block");
1549     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1550
1551     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1552     Flag = Chain.getValue(1);
1553   }
1554
1555   // Return on Mips is always a "jr $ra"
1556   if (Flag.getNode())
1557     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1558                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1559   else // Return Void
1560     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1561                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1562 }
1563
1564 //===----------------------------------------------------------------------===//
1565 //                           Mips Inline Assembly Support
1566 //===----------------------------------------------------------------------===//
1567
1568 /// getConstraintType - Given a constraint letter, return the type of
1569 /// constraint it is for this target.
1570 MipsTargetLowering::ConstraintType MipsTargetLowering::
1571 getConstraintType(const std::string &Constraint) const
1572 {
1573   // Mips specific constrainy
1574   // GCC config/mips/constraints.md
1575   //
1576   // 'd' : An address register. Equivalent to r
1577   //       unless generating MIPS16 code.
1578   // 'y' : Equivalent to r; retained for
1579   //       backwards compatibility.
1580   // 'f' : Floating Point registers.
1581   if (Constraint.size() == 1) {
1582     switch (Constraint[0]) {
1583       default : break;
1584       case 'd':
1585       case 'y':
1586       case 'f':
1587         return C_RegisterClass;
1588         break;
1589     }
1590   }
1591   return TargetLowering::getConstraintType(Constraint);
1592 }
1593
1594 /// Examine constraint type and operand type and determine a weight value.
1595 /// This object must already have been set up with the operand type
1596 /// and the current alternative constraint selected.
1597 TargetLowering::ConstraintWeight
1598 MipsTargetLowering::getSingleConstraintMatchWeight(
1599     AsmOperandInfo &info, const char *constraint) const {
1600   ConstraintWeight weight = CW_Invalid;
1601   Value *CallOperandVal = info.CallOperandVal;
1602     // If we don't have a value, we can't do a match,
1603     // but allow it at the lowest weight.
1604   if (CallOperandVal == NULL)
1605     return CW_Default;
1606   const Type *type = CallOperandVal->getType();
1607   // Look at the constraint type.
1608   switch (*constraint) {
1609   default:
1610     weight = TargetLowering::getSingleConstraintMatchWeight(info, constraint);
1611     break;
1612   case 'd':
1613   case 'y':
1614     if (type->isIntegerTy())
1615       weight = CW_Register;
1616     break;
1617   case 'f':
1618     if (type->isFloatTy())
1619       weight = CW_Register;
1620     break;
1621   }
1622   return weight;
1623 }
1624
1625 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1626 /// return a list of registers that can be used to satisfy the constraint.
1627 /// This should only be used for C_RegisterClass constraints.
1628 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1629 getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const
1630 {
1631   if (Constraint.size() == 1) {
1632     switch (Constraint[0]) {
1633     case 'r':
1634       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1635     case 'f':
1636       if (VT == MVT::f32)
1637         return std::make_pair(0U, Mips::FGR32RegisterClass);
1638       if (VT == MVT::f64)
1639         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1640           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1641     }
1642   }
1643   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1644 }
1645
1646 /// Given a register class constraint, like 'r', if this corresponds directly
1647 /// to an LLVM register class, return a register of 0 and the register class
1648 /// pointer.
1649 std::vector<unsigned> MipsTargetLowering::
1650 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1651                                   EVT VT) const
1652 {
1653   if (Constraint.size() != 1)
1654     return std::vector<unsigned>();
1655
1656   switch (Constraint[0]) {
1657     default : break;
1658     case 'r':
1659     // GCC Mips Constraint Letters
1660     case 'd':
1661     case 'y':
1662       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1663              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1664              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1665              Mips::T8, 0);
1666
1667     case 'f':
1668       if (VT == MVT::f32) {
1669         if (Subtarget->isSingleFloat())
1670           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1671                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1672                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1673                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1674                  Mips::F30, Mips::F31, 0);
1675         else
1676           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1677                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1678                  Mips::F28, Mips::F30, 0);
1679       }
1680
1681       if (VT == MVT::f64)
1682         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1683           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1684                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1685                  Mips::D14, Mips::D15, 0);
1686   }
1687   return std::vector<unsigned>();
1688 }
1689
1690 bool
1691 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1692   // The Mips target isn't yet aware of offsets.
1693   return false;
1694 }
1695
1696 bool MipsTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
1697   if (VT != MVT::f32 && VT != MVT::f64)
1698     return false;
1699   if (Imm.isNegZero())
1700     return false;
1701   return Imm.isZero();
1702 }